


UNIVERSITATEA "POLITEHNICA" DIN TIMIȘOARA
FACULTATEA DE ELECTRONICĂ ȘI
TELECOMUNICAȚII
DEPARTAMENTUL DE ELECTRONICĂ APLICATĂ

Teză de doctorat

**SISTEM SENZORIAL PENTRU RECUNOAȘTEREA
GESTURILOR UNEI MÂINI UTILIZÂND REȚELE
NEURONALE IMPLEMENTATE ÎN FPGA**

Doctorand: Ing. Ștefan Oniga

Conducător științific: Prof.Dr.Ing. Virgil Tiponuț



2005

CUPRINS

Capitolul I	1
Introducere	
1.1 Mâna artificială	1
1.1.1 Mâna de robot umanoid	1
1.1.1.1 Mâna Stanford / JPL	2
1.1.1.2 Mâna Utah/MIT	2
1.1.1.3 Mâna Belgrade/USC	4
1.1.1.4 Mâna Hirzinger	6
1.1.2 Proteze de mână	7
1.1.2.1 Mâna artificială dezvoltată la Universitatea LUND	8
1.1.2.2 Proiectul GRIP pentru dezvoltarea unei mâini artificiale	9
1.1.2.3 Proiectul INTER pentru dezvoltarea unei mâini artificiale	10
1.2 Sistem senzorial pentru o mână artificială	13
1.2.1 Senzorii de poziție a articulațiilor	13
1.2.2 Senzori tactili	14
1.2.2.1 Senzori de forță	15
1.2.2.2 Rezistoare detectoare de forță - FSR (Force sensing resistor)	16
1.3 Posibilități de utilizare a unui sistem senzorial pentru o mână artificială	18
1.3.1 Sistem senzorial pentru o mână de robot	18
1.3.2 Sistem senzorial pentru o proteză de mână	18
1.3.3 Sistem senzorial pentru o mână umană	19
1.3.4 Manipularea comandată cu mănuși senzoriale	19
1.3.5 Operarea de la distanță cu mănuși senzoriale	19
1.3.6 Interfață pentru recunoașterea limbajului semnelor	20
1.3.7 Interfețe om-calculator	20
1.4 Obiectivele și soluțiile propuse de prezenta teză	20
1.4.1 Senzorii pentru mâna artificială	21
1.4.2 Circuitele de preprocesare a semnalelor	21
1.4.3 Rețele neuronale artificiale	21
1.5 Structura tezei	22
Capitolul II	24
Implementări hardware de rețele neuronale artificiale	
2.1 Introducere	24
2.2 Clasificarea implementărilor rețelelor neuronale artificiale	24
2.2.1 Clasificarea după arhitectura sistemului	25
2.2.2 Clasificarea după gradul de paralelism	25
2.2.3 Clasificarea după reprezentarea numerică	26
2.2.4 Clasificarea după tipul de paralelism	26
2.2.5 Clasificare după comunicația dintre elementele de procesare	27
2.2.6 Clasificarea RNA după modul de implementare	27
2.3 Implementarea software a rețelelor neuronale artificiale	28
2.3.1 Implementări bazate pe calculatoare + plăci de accelerare	28

2.3.2	Implementări cu procesoare de uz general	29
2.4	Implementarea hardware a rețelelor neuronale artificiale	30
2.4.1	Implementarea analogică a rețelelor neuronale artificiale	30
2.4.2	Implementarea digitală a rețelelor neuronale artificiale	31
2.4.3	Implementarea hibridă a rețelelor neuronale artificiale	34
2.4.4	Comparație între implementările ASIC și FPGA	34
2.4.4.1	Circuite integrate specifice aplicației (ASIC)	34
2.4.4.2	Circuite logice programabile	35
2.4.5	Comparație între implementările folosind circuite DSP și FPGA	36
2.5	Implementări hibride hardware software	40
2.6	Alte aspecte pentru selectarea modului de implementare	40
2.6.1	Flexibilitatea	40
2.6.2	Integrarea cu alte sisteme	41
2.6.3	Timp de lansare pe piață	41
2.6.4	Toleranța la erori	42
2.6.5	Testabilitatea	42
2.7	Concluzii	43
 Capitolul III		48
Implementarea rețelelor neuronale artificiale în FPGA		
3.1	Introducere	48
3.2	Descrierea arhitecturii FPGA	49
3.2.1	Descrierea structurii interne a circuitelor FPGA din familia Virtex-II	50
	Descrierea blocurilor componente	51
3.2.1.1	Blocurile logice configurabile (CLB)	51
3.2.1.2	Module de memorie de tip Block SelectRAM	53
3.2.1.3	Blocurile multiplicatoare	54
3.2.1.4	Blocurile de intrare/ieșire (IOBs)	55
3.2.1.5	Interconexiunile programabile	56
3.2.2	Circuitele din familia Virtex-II Pro	58
3.2.3	Circuitele din familia Virtex-4	59
3.2.3.1	Slice-ul XtremeDSP	60
3.3	Probleme care se pun la implementarea RNA	61
3.3.1	Paralelism și virtualizare	61
3.3.2	Antrenarea	62
3.3.3	Memorarea ponderilor	63
3.3.4	Parametrii de performanță	63
3.3.4.1	Zgomotul și precizia	63
3.3.4.2	Perioada de eșantionare și lărgimea de bandă	64
3.3.4.3	Numărul de pini	64
3.3.4.4	Viteza	65
3.4	Clasificarea implementărilor RNA	65
3.4.1	Scopul reconfigurării	65
3.4.2	Reprezentarea datelor	66
3.5	Prezentarea implementărilor în FPGA a RNA	66
3.6	Concluzii	71

Capitolul IV	72
Mediul integrat hardware – software pentru implementarea RNA	
4.1 Etapele proiectării RNA	72
4.2 Structura hardware	74
4.2.1 Sistemul de achiziție de date	75
4.2.2 Sistemul de dezvoltare cu circuite programabile FPGA	77
4.3 Structura software a mediului de implementare a RNA	79
4.3.1 Matlab/Simulink	79
4.3.2 System Generator	80
4.4 Etapele implementării hardware-software a RNA	81
4.4.1 Implementarea software a fazei de antrenare	82
4.4.1.1 Achiziția datelor	82
4.4.1.2 Modelarea și antrenarea RNA cu NN Toolbox	83
4.4.2 Implementarea hardware a fazei de propagare	85
4.4.2.1 Modelarea și simularea RNA cu System Generator	86
4.4.2.2 Sinteza și implementarea folosind Xilinx ISE	90
4.4.2.3 Co-simulare HDL și Co-simulare cu hardware în buclă	92
4.5 Crearea bibliotecilor cu blocuri specifice RNA	93
4.5.1 Modelul neuronului artificial	93
4.5.1.1 Implementarea blocului multiplicator-acumulator	95
4.5.1.2 Memoriile de date și de ponderi	98
4.5.1.3 Funcția de activare	99
4.5.1.4 Blocul de comandă	99
4.5.1.5 Neuron implementat folosind biblioteca RNA Blockset	101
4.6 Concluzii	102
Capitolul V	103
Implementări de rețele neuronale feed-forward	
5.1 Structura	103
5.2 Antrenarea RNA	104
5.3 Paralelizarea RNA FF	104
5.4 Implementarea unei RNA FF cu paralelism de neuron	106
5.4.1 Antrenarea unei RNA FF	106
5.4.2 Implementarea hardware a RNA FF cu paralelism de neuron	109
5.4.2.1 Implementarea RNA cu algoritm de antrenare Hebbian	112
5.4.2.2 Optimizarea RNA cu algoritm de antrenare Hebbian	118
5.4.2.3 Implementarea RNA FF cu propagarea înapoi a erorii	121
5.5 Implementarea unei RNA cu paralelism de strat	132
5.6 Concluzii	134
Capitolul VI	136
Implementări de RNA competitive simple	
6.1 Structura	136
6.2 Implementarea unei RNA competitive simple	137
6.2.1 Antrenarea RNA competitive simple	137

6.2.2	Implementarea hardware a RNA competitive	138
6.2.2.1	Implementarea RNA competitive cu paralelism de strat	140
6.2.2.2	Implementarea RNA competitive cu paralelism de neuron	142
6.3	Concluzii	146
Capitolul VII		148
Aplicații ale RNA hibride la recunoașterea gesturilor statice ale unei mâini		
7.1	Soluția aleasă pentru sistemul senzorial al mâinii artificiale	148
7.1.1	Senzorii de forță de contact	148
7.1.2	Senzorii de poziție și de înclinare	148
7.1.2.1	Mănușa senzorială	148
7.2	Recunoașterea gesturilor	152
7.2.1	Metode pentru recunoașterii gesturilor.	152
7.2.2	Definirea posturilor	153
7.3	Sistemul de recunoaștere a gesturilor statice	157
7.3.1	Hardware	157
7.3.2	Software	157
7.3.3	Etapele implementării sistemului de recunoaștere a gesturilor	157
7.4	Simularea sistemului pentru recunoașterea gesturilor	158
7.5	Modelarea sistemului pentru recunoașterea gesturilor	162
7.6	Implementarea sistemului pentru recunoașterea gesturilor	164
7.7	Concluzii	165
7.7.1	Comparații cu alte metode	166
7.7.2	Aplicații posibile	166
7.7.3	Contribuții	167
Capitolul VIII		168
Contribuții personale și direcții de continuare a cercetării		
8.1	Contribuții personale	168
8.2	Posibilități de continuare a cercetării	171
Bibliografie		173
Anexe		187

Capitolul I

Introducere

Roboții umanoizi reprezintă o temă de interes pentru multe grupuri de cercetare din întreaga lume. S-au făcut eforturi considerabile pentru dezvoltarea roboților umanoizi și au fost obținute rezultate impresionante din punct de vedere tehnologic, în special în problema roboților bipezi pășitori. În particular dezvoltarea umanoizilor necesită implementarea capacității de manipulare care este încă o problemă complexă în robotică.

În ultimele două decenii s-a acordat o atenție sporită construirii mâinilor de roboți. Manipularea cu dexteritate este una din temele de interes major în asamblarea industrială, în aspectele de proiectare a protezelor și de asemenea în studiul mișcării umane. Ca urmare a acestor eforturi în SUA și Japonia au fost construite mâini cu dexteritate ridicată. Shimoga [121] prezintă câteva aspecte legate de controlul acestor mâini. În timp ce s-au obținut progrese semnificative în proiectarea, construcția și controlul mâinilor de roboți, unele aspecte importante rămân de explorat, incluzând aici aspectele legate de sistemul senzorial.

În proiectarea și construcția sistemelor senzoriale pentru o mână artificială se pun multe probleme plecând de la alegerea tipului de senzori folosiți, a numărului acestora, tehnologia de realizare, prelucrarea și interpretarea semnalelor obținute de la senzori. La acest din urmă aspect s-au concentrat cercetările din cadrul prezentei teze.

1.1 Mână artificială

Studiile efectuate de cercetători din întreaga lume subliniază complexitatea extraordinară a sistemului senzorial al mâinii umane. O mână artificială care poate fi o mână de robot, proteză de mână sau o mână umană căreia i se protezează anumite funcții pierdute, poate (trebuie) să fie capabilă să reproducă doar parțial această complexitate. Prezenta lucrare dorește să aducă contribuții în domeniul recunoașterii gesturilor unei astfel de mâini. Soluția propusă a identificat o serie de probleme care se pot rezolva precum și unele care necesită cercetări ulterioare.

Datorită conținutului lui științific și utilității în majoritatea aplicațiilor roboților, problema manipulării a fost investigată în amănunt și sunt disponibile multe rezultate, atât în partea de sistem senzorial al mâinii cât și în schemele de comandă. Popularitatea acestei teme este demonstrată de numărul mare de universități și centre de cercetare care au dezvoltat mâini de robot cărora le-au dat propriul nume.

1.1.1 Mâna de robot umanoid

În trecut au fost dezvoltate mâini cu scopul de a realiza cercetări în domeniul prinderii și a manipulării. Se vor prezenta în continuare cele mai evolute patru mâini de robot realizate de universitățile Stanford-JPL, Utah/MIT, Belgrade/USC și respectiv de către DLR (Deutsches Zentrum für Luft-und Raumfahrt).



(a) Mâna Stanford/JPL



(b) Mâna Utah/MIT



(c) Mâna Belgrade/USC



(d) Mâna Hirzinger

Figura 1.1 Mâini de roboți umanoizi

1.1.1.1 Mâna Stanford / JPL

J. Salisbury de la Salisbury Robotics a proiectat mâna Stanford/JPL [126]. Aceasta este o mână cu trei degete fiecare din ele are trei grade de libertate și 4 cabluri de comandă; mâna este comandată de un set de actuatori cu 12 servo-motoare de curent continuu cu reductoare de turație 25:1 (figura 1.1.a). În principal are următoarele tipuri de senzori încorporați:

1.1.1.1.1 Senzori de tensiune din tendoane

Tensiunea din tendoane este detectată la baza fiecărui deget prin detecția solicitării unui element încastrat peste care tendonul trece (printr-un scripete). În partea de sus și de jos a consolei sunt timbre tensometrice conectate ca o jumătate de punte. Semnalul de ieșire zgomotos este îmbunătățit cu un filtru activ trece jos de ordinul 2. Efectul neliniar al frecării în elementul de comandă este redus pentru că tensiunea este detectată la baza fiecărui deget.

1.1.1.1.2 Senzorii tactili

Un senzor forță - moment cu 6 axe plasat în vârful degetului este folosit pentru a urmări forțele de contact și orientările lor. În principal are 8 timbre tensometrice în jumătăți de punte conectate în cruce Malteză, care conectează învelișul exterior la bază.

1.1.1.2 Mâna Utah/MIT

Această mână cu 4 degete a fost construită în colaborare de către Center of Engineering Design a Universității Utah și Laboratorul de inteligență artificială de la Massachusetts Institute of Technology (figura 1.1.b) [180]. Mâna Utah/MIT are patru grade de libertate pentru fiecare deget și un deget mare tot cu 4 grade de libertate. Aspectul mâinii

este aproximativ antropomorf. Mâna cu 16 grade de libertate este acționată folosind 32 tendoane și actuatoare pneumatice. Actuatoarele pneumatice sunt rapide, au frecări mici și pot genera forțe mari. Comanda de la nivelul cel mai de jos al mâinii Utah/MIT include un controler analogic pentru fiecare din cele 16 segmente. Comanda la nivel superior este mapată într-o arhitectură VME constând dintr-un procesor din familia 68000.

Senzorii folosiți în această mână sunt prezentați în paragraful următor.

1.1.1.2.1 Senzorii de unghi a articulației

Cercetătorii de la Utah/MIT au luat în considerare două alternative cu privire la locul de amplasare a senzorilor care să furnizeze informații precise cu privire la unghiul articulației, informație necesară în scopul controlului mâinii. Cele două alternative au fost:

1. Senzori plasați în articulațiile din degete
2. Senzori plasați în actuator pentru a măsura deflecția tendoanelor care acționează mecanismul degetelor. Aceasta necesită determinarea unghiului articulației prin calcul.

A doua abordare nu a fost favorabilă din mai multe motive, cel mai important dintre acestea fiind faptul că este supusă erorilor excesive.

Printre posibilitățile investigate în timpul deciziei asupra metodei de determinare a unghiului au fost:

- Potențiometrică: Aceasta metodă este simplă dar introduce probleme legate de împachetare, fiabilitate și posibilitatea pătrunderii impurităților.

- Capacitivă și optică: Această abordare bazată pe tehnica măsurării discrete, dovedită a fi complexă, are rezoluție limitată, este fragilă și poate fi puțin fiabilă în anumite condiții.

- Magnetică: Abordarea magnetică pentru determinarea unghiului articulației, folosind senzori cu efect Hall, oferă un sistem foarte sigur, proporțional și compact. Elementele sistemului sunt încapsulate pentru a reduce posibilitatea pătrunderii murdăriei și altor impurități. Nivelul de zgomot produs de sistem este redus și semnalele sunt suficient de netede, pentru a putea fi direct diferențiate pentru a furniza informații legate de viteză. Fiecare senzor furnizează o ieșire corespunzând unei devieri unghiulare de la 0 la 95 de grade. Este linear într-un domeniu de 5%. Alte avantaje ale senzorilor cu efect Hall sunt:

1. Semnal de ieșire continuu,
2. Bandă de frecvență de lucru mare,
3. Forța de frecare redusă,
4. Fără contact mecanic,
5. Durată de funcționare ridicată,
6. Insensibilitate al impuritățile înconjurătoare.

Sistemul prezintă totuși un dezavantaj, și anume lucrul în prezența unui câmp magnetic puternic poate produce erori. S-a propus un sistem cu senzori cu efect Hall duali, în care tranzistoarele sunt plasate într-o configurație în punte, pentru a desensibiliza sistemul la câmpurile magnetice exterioare.

1.1.1.2.2 Senzori de tensiune din tendoane

Cercetătorii de la Utah/MIT au considerat că tensiunea din tendoane trebuie monitorizată pentru a putea furniza informații cu privire la cuplul din articulație precum și pentru compensarea sistemului de execuție. Acest lucru a putut fi realizat prin instalarea senzorului de tensiune la distanță în punctul de inserție al tendoanelor la fiecare articulație și aproape de ieșirea fiecărui actuator. Acest sistem dual poate furniza informații pentru compensarea caracteristicilor elastice și de frecare a tendoanelor. Totuși datorită problemelor legate de încapsulare și de complexitate, 32 de senzori de tensiune a tendoanelor au fost

poziționate în încheietura mâinii. Fiecare senzor folosește un timbru tensiometric semiconductor a cărei ieșire este proporțională cu tensiunea din tendoane. Ele furnizează o ieșire lineară pentru tensiunea din tendoane între 0 și 30 de pounds (13.59 kg). Circuitele electronice atât pentru senzorii de unghi cât și cei pentru tensiunea din tendoane sunt localizate în sistemele de control de la nivelul inferior.

1.1.1.2.3 Senzorii tactili

Ansamblul de senzori tactili folosiți acoperă toate segmentele degetului și palma mâinii Utah/MIT [50]. Senzorii pe baza de cauciuc folosesc detecția capacitivă și electrozi flotanți în stratul superior. Acești senzori folosesc circuite electronice locale pentru excitare, filtrare, conversie analog - digitală, și comunicație serială. Elementele tactile individuale (taxel) sunt dispuși la distanța între centrele lor de 2,77 mm. Această spațiere a fost dictată de cerințe de gabarit pentru a obține un semnal de ieșire destul de mare. Porțiunea plană din palmă conține 64 de senzori, primul segment din deget conține 76 de senzori, segmentul 2 conține 36 de senzori iar vârful degetului conține 58 de senzori. Sensibilitatea sistemului senzorial testat a fost de aproximativ $2,5 \times 10^4 \text{ Nm}^{-1}$ în domeniul lui de operare ($<5 \text{ N}$). Rezoluția locală a ariei de senzori din palmă este de aproximativ 1 mm. Datorită domeniului lui dinamic pentru forță, senzorul tactil poate fi folosit ca un dispozitiv de reacție în controlul forței tranzitorii. S-a dovedit experimental că forța de contact este mai bine controlată cu acest sistem senzorial decât prin folosirea unui senzor de forță (mai puțin local) cum ar fi un senzor de forță - moment plasat în încheietura mâinii. Totuși combinația senzor tactil plus senzor de forță conduce la cel mai bun răspuns, în timp ce domeniul dinamic poate fi împărțit între ei. Dezvoltată inițial pentru mâna realizată de universitățile Utah/MIT, sistemul senzorial poate fi ușor re-modelat pentru alte forme de segmente de deget.

1.1.1.2.4 Senzori externi

Mâna are cinci segmente demontabile ocupând suprafața disponibilă în structura degetelor. În timpul experimentelor secțiunile selecționate ale elementelor structurale au fost îndepărtate prin prelucrare pentru a face loc senzorilor tactili. De exemplu senzorii pentru detecția contactului direct, presiunii normale, temperaturii, etc., pot fi încorporați. Această abordare adaugă flexibilitate pentru experimente prin posibilitatea adăugării de diverși senzori astfel încât diverse metodologii pot fi încercate fără a se impune o anumită geometrie. Comunicația cu senzorii externi este posibilă prin conductoare care sunt atașate prin sloturi laterale în deget [180].

1.1.1.3 Mâna Belgrade/USC

Universitatea Belgrade și Universitatea de Sud California au cooperat în realizarea unei mâini antropomorfe cu cinci degete (figura 1.1.c). În această mână deciziile pregătire pentru prindere sunt luate folosind un sistem vizual extern [59]. Mâna este echipată cu două seturi de senzori. Acestea sunt:

1. Senzori de poziție/unghi al articulației,
2. Senzori de forță.

1.1.1.3.1 Senzorii de poziție/unghi al articulației

Senzori de unghi al articulației sunt plasați în toate degetele inclusiv degetul mare. Deoarece această mână este proiectată pentru "prindere reflexă", principala buclă de reacție este prevăzută să se închidă la acele semnale specifice care determină relația mână - obiect: apariția contactului și forța de contact. Prin urmare nu mai este nevoie de comandă pentru

servo sisteme care să includă controlul stabil, de mare precizie și rapide. Aceste aspecte conduc la folosirea unor potențiometre mici de plastic conductor (Bourns, Inc. [237]), câte unul pentru fiecare deget, care au o foarte mare rezoluție (de ordinul 320 ohmi/mm) și o durată de viață foarte mare (de ordinul un milion de cicluri). Ele sunt extrem de compacte (35x10x3 mm) și pot fi montate direct în interiorul structurii degetului. Ele oferă două avantaje suplimentare:

1. Poziția absolută a degetului este întotdeauna disponibilă,
2. Nu este nevoie de întrerupătoare pentru a marca poziția inițială, cum ar fi în cazul folosirii unui codificator de poziție a arborelui.

Aceste potențiometre sunt montate lateral pe mecanismul care conduce brațul mobil pentru fiecare pereche de degete, permițând sensorului de poziție să furnizeze informații despre mișcarea compozită a perechilor de degete în loc de mișcarea individuală a fiecărui deget. Datorită acestei adaptări a formei nu este necesară reacția poziției individuale.

1.1.1.3.2 Senzorii de forță

În acest proiect, 23 senzori de forță de contact sunt amplasați pe vârful degetului și în palmă pentru a determina contactul cu un obiect și forța care se exercită. Figura 1.2 prezintă localizarea acestor senzori de contact. Traductoarele folosite sunt de tipul Force Sensing Resistor (FSR) capabile să simtă forțe cuprinse în domeniul 20 g la 5 kg (produse de Interlink Electronics [78]).




Figura 1.2 Localizarea FSR pe mâna Belgrade/USC.

Foliile subțiri flexibile de FSR sunt potrivite pentru montarea pe suprafețe diverse și pot fi fabricate în forme speciale. Diferite tipuri de conductoare metalice și semiconductoare sunt adăugate pentru a reduce dependența de temperatură. Filmul rezultat își schimbă rezistența într-un mod relativ uniform ca o funcție de comprimare. Repetabilitatea semnalului de ieșire este în interiorul domeniului de 1 %, menținând histerezisul la minimum.

1.1.1.3.3 Senzorii de alunecare

Încorporarea în sistemul de control a mâinii Belgrade/USC a informației legate de alunecare este în dezvoltare [59]. Strategia de prindere adoptată de cercetătorii de la Universitatea Belgrade și Universitatea de Sud California necesită o adaptare a forței reflexe în timpul fazei inițiale de prindere ca și în cursul oricărei schimbări ulterioare în echilibrul forței. Această caracteristică reduce posibilitatea unei prinderi instabile. Senzorii de alunecare vor îmbunătăți oportunitatea de a detecta o prindere instabilă. Două concepte au fost luate în considerare pentru detecția alunecării:

1. Senzorii de alunecare pe baza de termistoare au avantajul unui preț scăzut și a dimensiunii mici. Totuși răspunsul lor poate fi zgomotos.

2. Un mic senzor cilindru rotativ (11x4x3 mm) a fost construit de echipa de la Belgrade/USC, care este suficient de mic pentru a fi inclus în vârful degetului. Au fost folosite traductoare de rotație standard pentru a obține un semnal cu zgomot redus. Rezoluția estimată a acestui tip de senzor este de aproximativ 1 mm.

1.1.1.4 Măna Hirzinger

Institutul pentru robotică și dinamica sistemelor, Institutul de cercetări spațiale din Germania DLR (Deutsches Zentrum für Luft- und Raumfahrt) a dezvoltat o mână multisenzorială cu 4 degete de mare precizie cu un total de 12 grade de libertate (figura 1.1.d), cu toate actuatorile integrate în palma mâinii sau direct în degete [64], [65], [66], [67].

Complexitatea sistemului de comandă al mâinii de robot este bine evidențiat de mâna Hirzinger, care are următoarele caracteristici:

- Sistem multiprocesor
- Arhitectura sistemului de comandă împărțită în două niveluri,
 - nivelul de comandă global al mâinii implementat pe un PC
 - nivelul local de comandă a degetelor
 - Un microcontroler/deget pentru managementul informației
 - Un procesor de semnal în virgulă mobilă de 60 MFLOPS

De asemenea sistemul senzorial al acestei mâini este foarte complex, fiecare deget cu cele trei grade de libertate încorporează câte 28 de senzori.

Sistemul senzorial întrebunțat de la aceasta mână este prezentată în continuare.

1.1.1.4.1 Senzorii de poziție unghiulară

Utilizează un senzor optic de poziție absolută. Acest senzor se compune dintr-un dispozitiv de detecție a poziției unidimensional (PSD Position Sensitive Devices) iluminat de un LED infraroșu printr-un slot de măsură gravat în formă de spirală. Fiecare deget folosește 4 asemenea senzori. Senzorul de poziție optic este construit compact (diametru 17 mm și grosime 4,8 mm) folosind un circuit imprimat optimizat echipat exclusiv cu dispozitive SMD. De asemenea este integrat regulatorul de tensiune și circuitul de condiționare a semnalului analogic. Rezoluția unghiulară este de 9 biți cu o eroare de liniaritate mai mică de 1% cu unghiul maxim măsurabil de 110° .

1.1.1.4.2 Senzorii de moment

Senzorii de moment transformă forțele din vârful degetelor în cupluri raportate la axele articulațiilor. Acestea sunt construite cu timbre tensometrice montate pe grinzi flexibile minuscule. Circuite electronice miniaturizate plasate în deget realizează preprocesarea semnalelor asigurând calitatea optimă a semnalelor. Acești senzori folosiți în 5 puncte diferite din deget sunt capabili să măsoare cupluri mai mici de 1,8 N-m cu o rezoluție de 9 biți.

1.1.1.4.3 Senzori de forță de contact

Folii tactile care determină existența și mărimea forțelor externe acoperă toate segmentele degetelor. Acestea sunt bazate pe rezistoare detectoare de forță (Force Sensing Resistor - FSR) din materiale semiconductoare și dispuse într-un configurație XYZ. Fiecare deget are patru senzori câte unul pentru fiecare segment de legătură și unul pentru vârful degetului. Fiecare senzor de pe segmentele de legătură aduce 3 trei informații folositoare:

- Mărimea forței normale,
- Doi parametri, indicând, localizarea forței aplicate.

Senzorul plasat pe vârful degetului poate măsura numai poziția unghiulară a forței aplicate pe suprafața curbată. Acești senzori sunt capabili să măsoare forțe cuprinse între 0.5 N și 10 N, cu o rezoluție de 35 mN. Circuitele analogice ale acestui sistem au fost proiectate astfel încât numărul firelor de ieșire din senzor să fie minim. În prezent există 10 fire pentru un deget și 30 de fire pentru întreaga mână. Tabelul 1.1 compară dispunerea tridimensională XYZ cu cel mai uzual aranjament pentru senzorii tactili: multi - taxel (taxel = element al matricii de senzori tactili).

Tabelul 1.1. Comparație dintre senzorii multi-taxel și de tip pad XYZ

Parametru	Multi-taxel	Pad XYZ
Numărul elementelor	16x16	1
Spațierea	2 mm	0,28mm
Distribuția forței	bună	nu
Cross-talk	rea	nu
Mărimea forței	rea	bună
Determinarea alunecării	Calc. $\Delta x_c, \Delta y_c$	ușoară
Sensibilitate	20g/mm ²	50 g/mm ²
Estimarea localizării	Calc. x_c, y_c	directă
Numărul firelor	32	4
Nr. fire pentru 3 degete	288	30
Protecție la suprasolicitare	slabă	bună
Montarea degetului	dificilă	ușoară
Circuitele electronice	complexe	simple
Rată de scanare	80 Hz (12,5ms)	500 Hz (2ms)
Preț	scump	ieftin

1.1.1.4.4 Senzori de temperatură

Fiecare senzor folosește 5 senzori de temperatură, plasați în diferite locații, pentru a culege informații pentru compensarea de temperatură. Ei sunt capabili să măsoare în domeniul 0-100⁰C, cu o rezoluție de 0.1⁰C.

1.1.1.4.5 Senzori vizuali

Mâna Hirzinger utilizează o cameră minusculă, care este localizată în palmă. LED-urile cu proiecție de lumină care sunt plasate în vârful degetelor sunt folosite pentru a simplifica procesarea imaginii.

1.1.2 Proteze de mână

În paralel cu dezvoltarea mâinilor de roboți umanoizi, problema dezvoltării de proteze de mână a fost cercetată pe larg în domeniul tehnologiilor de reabilitare: principalul scop fiind realizarea unei mâini asemănătoare mâinii umane a cărei cerințe principale sunt mărimea și greutatea reduse, lipsa de zgomot în funcționare, etc. În prezent există cinci moduri de reabilitare a funcționării unei mâini amputate. Printre acestea se pot enumera așa numitele *proteze cosmetice*, în general realizate prin duplicarea brațului colateral. Aceste proteze sunt ușoare și necesită puțină întreținere dar au funcționalitate redusă sau zero. *Protezele acționate cu corpul* sunt comandate de mișcările corpului, de obicei ale umărului. Protezele controlate mioelectric sunt în momentul de față cel mai bun mijloc de reabilitare parțială a funcționalității unui braț amputat, dar până acuma există mâini ce au capacitatea de prindere doar un grad de libertate, controlate de semnale electromiografice (EMG) pe un canal sau două. Cea mai avansată mână mioelectrică disponibilă comercial este mâna OttoBock SUVA (Figura 1.3).



Figura 1.3 Mâna OttoBock SUVA




Figura 1.4 Proteze (a) pentru bowling (b) pentru pescuit.

Protezele hibride combină ultimele două tipuri. O altă abordare reprezintă protezele proiectate special pentru anumite activități cum ar fi pescuitul sau bowlingul (Figura 1.4).

Cu toate îmbunătățirile realizate de noile componente și materiale utilizate majoritatea protezelor rămân simple dispozitive de apucare cu una sau două grade de libertate. Aceasta se datorează faptului că mai mult de două grade de libertate nu pot fi ușor controlate de mușchii din porțiunea de braț funcțională.

Doar recent mai multe grupuri au proiectat proteze de mână cu patru sau mai multe grade de libertate, prin combinarea intrărilor de la unul sau două canale EMG cu informațiile furnizate de senzori, pentru a permite circuitelor electronice să comande mai multe segmente. Figura 1.5 prezintă mâna Losh (a) și mâna NTU (b).

În continuare se prezintă câteva succese mai importante din domeniul cercetărilor pentru realizarea unei mâini artificiale.



Figura 1.5 (a) mâna Losh și (b) mâna NTU


1.1.2.1 Mâna artificială dezvoltată la Universitatea LUND

Obiectivul realizat de cercetătorii de la Universitatea Lund este dezvoltarea unei noi strategii pentru comanda motorului unei proteze de mână cu ajutorul semnalelor electrice generate de electrozi din mușchi sau microchipuri implantate în sistemul nervos periferic, sau central. Utilizarea rețelelor neuronale artificiale (RNA) este esențială în îndeplinirea acestui scop. Scopul este de asemenea dezvoltarea simțurilor artificiale pentru o astfel de proteză și pentru pacienții care și-au pierdut funcțiile nervilor senzoriali.

S-a demonstrat că axonul sciatic de șobolan este capabil de regenerare printr-o gaură într-un electrod implantat din siliciu sub formă de sită. Mai mult s-au înregistrat semnale cu ajutorul chipului după stimularea electrică a rădăcinii nervului. De asemenea s-a demonstrat că axonul sistemului nervos central este capabil de creștere într-un chip dacă este atras de nervi periferici. Rețelele neuronale artificiale au fost folosite pentru recunoașterea semnalelor complexe de pe mușchi culese cu electrozi multipli de suprafață pentru a asocia diverse semnale specifice cu mișcări specifice a unei mâini virtuale.

Membrana este implantată în calea nervului a cărui parte distantă este afectată (figura 1.6.a). După câteva luni mănuchiul de nervi a crescut prin găurile membranei de siliciu și s-a regenerat (reconectat) cu mănuchiul inferior (figura 1.6.b). Depunând o rețea de conductoare pe membrana de siliciu semnalele culese de la nervi vor fi disponibile pentru controlul protezei (figura 1.6.c).

În ceea ce privește bio-compatibilitatea siliciului studiile prezintă că aceasta este comparabilă cu cea a titanului care este cunoscut ca un material bio-compatibil.



(a) Membrană de siliciu cu matrice de găuri

(b) Reconectarea nervilor prin membrana de siliciu

(c) Membrană de siliciu cu rețea de conductoare.

Figura 1.6 Regenerarea nervului printr-o membrană de siliciu

Nervul proximal crește prin membrana de siliciu perforată și reacționează cu nervul inferior. Semnalele provenite de la nerv prin fiecare gaură prin membrana de siliciu sunt monitorizate și procesate de o rețea neuronală pentru a le face să comande mișcările de bază ale protezei.

În două experimente s-a testat principiul sensibilității artificiale prin utilizarea unui senzor piezorezistiv sau detecția stimulilor vibrotactili bazată pe senzori folosind simțul auzului. Aceste experimente indică că este posibil să se creeze simțuri artificiale într-o proteză sau o mână cu disfuncții senzoriale.

1.1.2.2 Proiectul GRIP pentru dezvoltarea unei mâini artificiale

În trecut, soluțiile la pierderea totală sau parțială a funcțiilor mâinii a fost investigată în două moduri separate pentru două patologii diferite: prin dezvoltarea unor proteze de mână mai îndemânatică și mai sensibile în cazul amputărilor; și prin dezvoltarea instrumentelor pentru stimulare electrică funcțională (Functional Electrical Stimulation - FES) a resturilor de mușchi sau nervi prin intermediul unor electrozi externi sau implantați, pentru persoanele cu anatomia mâinii intactă dar cu pierderea parțială sau totală a funcției nervilor. Proiectul GRIP [248] reprezintă o abordare unificată ale celor două clase de patologii. Motivația unei abordări unificate a restaurării funcționalității în cazul amputărilor și a persoanelor paralizate constă în observația: factorul cheie în ambele patologii este interfața de comandă, care este o interfață (implantată sau externă) care permite persoanelor cu handicap să controleze proteza sau unele funcții de bază ale mâinii paralizate într-un mod simplu și natural, cu posibilitatea de a detecta unele informații senzoriale.

Obiectivul proiectului GRIP este de a dezvolta o versiune simplă a unei interfețe "naturale", și de a evalua eficacitatea ei într-un sistem cu stimulare electrică a funcționării pentru a restaura funcțiile membrului superior în cazul persoanelor cu membru paralizat, folosind reacția de la un senzor artificial.




Figura 1.7 Schema sistemului stimulării electrice funcționale

Rezultatele proiectului GRIP reprezintă o soluție practică pentru nevoile unei părți importante a persoanelor cu handicap. De asemenea vor reprezenta un pas intermediar important în obiectivul mai dificil de realizarea unei proteze de mână "cibernetică" și un sistem cu stimulare electrică funcțională folosind semnalele nervoase aferente de la receptori naturali cutanați sau mușchi.

Controlul în buclă închisă a stimulatorului va putea fi implementat folosind semnale de la senzorii artificiali tactili și de la senzorii de mișcare a degetului încorporate într-o mânășă purtat de persoana cu handicap. Controlerul pentru sistemul cu stimulare electrică funcțională (FES) se va baza pe rețele neuronale artificiale și tehnica fuzzy și va încorpora strategii bazate pe rezultate obținute pe experiențe reacții cognitive. Contactul între sistemul de control și sistemul "natural" va fi realizată printr-o legătură radio. Interfața om/mașină va fi furnizată sau de senzori de tip regenerativ precum cele dezvoltate în proiectul INTER sau de tipul manșetă.

1.1.2.3 Proiectul INTER pentru dezvoltarea unei mâini artificiale

Proiectului INTER (Intelligent Neural InTERface) susținut de Uniunea Europeană, la care participă mai multe universități și centre de cercetare din Italia, Spania, Elveția și Germania, investighează aspectele fundamentale legate de proiectarea și fabricarea unei noi generații de microsisteme aplicabile ca proteze neurale [141], [142], [143], [144], [145].




Figura 1.8 Configurația unei proteze controlate bio-neural

Semnalele provenite de la sistemul nervos periferic sunt culese și amplificate de un **neurosenzor**, de tip regenerativ. Semnalul este procesat de o rețea neuronală artificială care elimină interferența între canale. **Unitatea de comandă** utilizează aceste semnale pentru comanda protezei. Proteza este echipată cu **senzori**. Semnalele provenite de la senzor sunt procesate de o a doua **RNA** și transmise **generatorului de semnal**. Acesta furnizează sistemului nervos periferic un semnal prin intermediul neurosenzorului. În consecință proteza este complet controlată prin intermediul sistemului nervos periferic ca un braț natural.

1.1.2.3.1 Neurosenzorii

Primele cercetări privind neurosenzorii de tip regenerativ au fost efectuate între anii 1965-1967 de Frishkoff, Goldstein și alții [69]. În 1969 Marks a demonstrat regenerarea nervului sciatic la broască printr-un implant poros [145]. Edell a informat despre prima înregistrare obținută cu o arie de tip regenerativ pe substrat de siliciu. Înregistrările cu amplitudinea de ordinul a $150 \mu\text{V}$ au fost obținute de la un astfel de dispozitiv implantat în nervul sciatic al iepurilor [45]. În 1991 Najafi a prezentat rezultatele stimulării nervilor utilizând un neurosenzor de tip regenerativ [205]. Acești neurosenzori permit stimularea cu impulsuri de curent până la $40 \mu\text{A}$.

Kovacs a implantat o arie de microelectrozi, fabricați pe un substrat de siliciu, în nervul preeoneal al șobolanilor [69]. El a folosit aceste arii pentru a înregistra și a stimula nervii la 13 luni după operație. Au fost înregistrate potențiale de vârf de ordinul a $100 \mu\text{V}$. El a stimulat nervul cu stimuli de curent relativ mare dar de scurtă durată de aproximativ $500 \mu\text{A}/10 \mu\text{s}$.

Principiul neurosenzorului utilizat în proiectul INTER este prezentat în figura 1.9. Nervii periferici al vertebratelor se regenerează dacă au fost secționați. Din acest motiv, axonii secționați chirurgical se vor regenera prin găurile de trecere prin chipul perforat. Semnalele nervilor pot fi culese de electrozi care înconjoară unele dintre găurile de trecere. Semnalele amplificate sunt transmise blocurilor care comandă proteza.




Figura 1.9 Modul de implementare a neuro-senzorului de tip regenerativ

1.1.2.3.2 Modul de operare

O vedere globală asupra soluției adoptate pentru procesarea semnalelor este prezentată în figura 1.10. Pentru a evita efectele datorate înregistrării, cum ar fi interferența, datele preprocesate (adică amplificate și filtrate) vor fi separate în funcție de sursa lor folosind metoda cunoscută sub numele de Independent Components Analysis (INCA), prezentată de Jutte și Herault [28].




Figura 1.10 Soluția propusă pentru procesarea semnalelor

Clasificarea semnalelor nervilor trebuie realizată cu un algoritm de învățare nesupraveheat deoarece trebuie să se verifice modul de abordare adoptat cu rezultatele din testele În Vivo. Din acest motiv se utilizează RNA cu autoorganizare de tip Kohonen (SOM).

1.1.2.3.3 Setul de date

În cadrul experimentelor realizate [141] s-a folosit un set de date pus la dispoziție de IBMT, St. Ingbert. Aceste date au fost culese cu un singur electrod din nervul gastric al unui crab. Au fost identificați 21 de neuroni motori. Durata înregistrării este de 40 de secunde. Setul de date a fost înregistrat cu frecvență de eșantionare de 5 kHz.

1.1.2.3.4 Clasificarea semnalelor folosind RNA cu autoorganizare tip Kohonen

Pentru clasificarea setului de date s-a folosit o rețea neuronală bidimensională de tip SOM cu 10 neuroni pe fiecare dimensiune. Setul de instruire a constat din 2667 vectori cu câte 6 componente.




Figura 1.11 RNA instruită și grupările obținute.

Două dintre grupări au fost alese pentru a fi alocate unei acțiuni a protezei.

Fiecare pătrat al rețelei instruite prezentat în figura 1.11 reprezintă un neuron. Dreptunghiurile gri corespund distanței euclidiene între neuroni. Curbele din interiorul pătratelor reprezintă vectorii codificați.

RNA SOM conține de asemenea grupările care s-au obținut după instruire. Fiecare grupare reprezintă semnalele de la un axon respectiv de la un grup de axoni. Aceasta înseamnă că la fiecare apariție a semnalului cules de pe nerv el va fi clasificat în grupul lui. Din acest motiv este posibil să fie recunoscute semnale de la anumiți axoni pentru a putea controla mișcarea unei protezei. Această proteză are două grade de libertate: 1) închis/deschis și 2) viteză/putere (dacă mâna întâlnește un obstacol el trece automat din modul viteză în modul putere). Primul grad de libertate este codat direct în RNA așa cum este prezentat în figura 1.11. Al doilea grad de libertate este codat în frecvența apariției semnalului.

1.2 Sistem senzorial pentru o mână artificială

Mâna unui robot autonom trebuie să posede dexteritate, echilibru, stabilitate și o bună comportare dinamică. Ea trebuie să fie controlată pentru a atinge aceste cerințe. Sistemul senzorial optim, împreună cu sistemul de control, permit robotului să îndeplinească sarcini complexe și dificile autorizând robotul să reacționeze inteligent la schimbarea condițiilor și a mediului.

Capabilitățile protezelor de mână actuale sunt limitate la închiderea și deschiderea mâinii. Aceasta limitează considerabil utilitatea protezei în comparație cu posibilitățile de mișcare ale mâinii umane sănătoase. Pentru a dezvolta proteze de mână mai avansate trebuie rezolvate două probleme. Prima este dezvoltarea unor soluții mecanice avansate care să permită mai multe grade de libertate. Cea de a doua problemă, care este abordată în această lucrare, este de a găsi soluții pentru sistemul senzorial capabil să furnizeze informațiile necesare controlului acestor abilități suplimentare ale unor astfel de proteze.

Mâna umană are 22 de grade de libertate conținute în degetul mare, patru degete și palma mâinii. Aceasta înseamnă un set de 5 degete cu câte 4 grade de libertate montate într-o palmă cu 2 grade de libertate. Multe mâini de robot au fost dezvoltate de-a lungul anilor devenind tot mai antropomorfe în ceea ce privește aspectul lor și funcționalitatea lor. Totuși multe provocări de ordin mecanic continuă să existe în ceea ce privește rigiditatea și fiabilitatea, dar dezvoltarea a ajuns la punctul în care construcția mecanică poate răspunde cerințelor unui sistem de control adecvat.

Acest paragraf prezintă un sistem senzorial posibil pentru segmentele degetelor și palma unei mâini artificiale.

O mână de robot poate incorpora câteva, sau toate din următoarele tipuri de senzori:

1. Senzori de poziție a articulației
2. Senzori de poziție a degetelor
3. Senzori de cuplu din articulație
4. Senzori de forță de contact
5. Senzori de presiune
6. Senzori de alunecare
7. Senzori de proximitate
8. Senzori tactili
9. Senzori vizuali
10. Senzori de temperatură

Senzorii esențiali pentru o mână artificială sunt senzorii de poziție a articulației și a degetelor (flexare) și senzorii de forță de contact.

1.2.1 Senzorii de poziție a articulațiilor

Poziția articulației este principala informație cerută pentru servo sistemele care controlează mișcarea mâinii. Aceasta informează circuitul de control asupra deplasării diferitelor articulații și astfel despre configurația cinematică a mâinii. Există multe tipuri disponibile pentru senzorii de poziție dintre care se pot aminti:

- Inductiv diferențial,
- Encoder,
- Resolver,

- Linear variable Displacement Transformer (LVDT),
- Rotary variable Displacement Transformer (RVDT),
- Potențiometrice,
- Dispozitive capacitive,
- Dispozitive bazate pe efectul curenților turbionari,
- Dispozitive optice.

Pentru determinarea poziției unghiulare a degetelor se poate utiliza, ca senzor, fibra optică. Fibra optică poate fi folosită atât ca mediu de ghidare a unui fascicol de lumină de la sursă la receptor, dar și ca detector pentru măsurarea gradului de curbare a fibrei optice la aplicarea unei forțe exterioare. Forța aplicată fibrei optice va modifica poziția suprafeței interne de reflexie deci și unghiul de incidență a fascicolului de lumină. În cazul în care unghiul de incidență va fi mai mare decât unghiul limită de reflexie internă, lumina va fi absorbită. Cu cât fibra optică este deformată mai tare cu atât se pierde mai multă lumină și fibra optică transmite un fascicol de lumină de intensitate mai scăzută. Poziția unghiulară a degetelor (gradul de flexare, îndoire) se măsoară funcție de atenuarea fascicolului de lumină prin fibra optică.



Figura 1.12 Atenuarea luminii funcție de gradul de îndoire a fibrei optice

1.2.2 Senzori tactili

Senzorii tactili detectează forța care acționează între mâna robotului și obiect. Ei cuprind senzori de atingere care detectează dacă robotul atinge sau nu obiectul (ca de exemplu un întrerupător), senzori de forță de prindere care detectează forța cu care obiectul este strâns, senzori de presiune care determină presiunea aplicată asupra obiectului și senzori de alunecare care detectează dacă obiectul apucat alunecă sau nu. Senzorii de distribuție a presiunii aparțin de asemenea acestei categorii. Ei determină distribuția planară a presiunii pe suprafața obiectului care este prins de mână. O subtilitate este reprezentată de senzorii de tipul matrice în care senzorii sunt aranjați orizontal și vertical într-o arie regulată. Senzorii forței de prindere sunt utilizați pentru a comanda forța de strângere iar senzorii de presiune de tip matrice sunt utilizați pentru a obține date despre obiectul care este prins. În cazul în care se utilizează senzori de forță, dacă obiectul a fost ridicat fără a fi spart sau scăpat, pentru operații ulterioare este necesară măsurarea presiunii aplicate și a locului aplicării pe suprafața degetelor. Aceasta duce la necesitatea utilizării matricelor de senzori de presiune. În forma cea mai simplă o matrice de senzori de presiune nu este altceva decât o arie regulată de senzori de tensiune sau încărcare folosind elemente piezoelectrice sau senzori de presiune pe bază de semiconductoare. Elementele semiconductoare prezintă avantajul că sunt de dimensiuni mici, pot fi încapsulate la densitate mare și sunt foarte sensibile. De asemenea se pot integra împreună cu circuite care realizează o anumită procesare a semnalului obținându-se astfel un senzor inteligent.

În stadiul actual, există multe restricții în construirea unei mâini de robot cu atâția mecanoreceptori câți există pe mâna umană (de exemplu structura mecanică, materialele pentru senzori, procesarea semnalelor, costul, etc.) Este rezonabil să se realizeze unele din cele mai importante caracteristici care se folosesc pentru manipulare cum ar fi de exemplu:

1. Semnal de contact pentru a determina dacă degetul este sau nu în contact cu un obiect,
2. Mărimea forței de contact care este foarte importantă pentru a menține o strângere stabilă a obiectului,
3. Localizarea suprafeței de contact care indică poziția și orientarea regiunii de contact. Este de obicei foarte dificil de măsurat și de asemenea foarte important pentru un deget să-și ajusteze poziția de apucare pentru a realiza o apucare stabilă,
4. Discriminarea între două puncte, care este abilitatea de a distinge doi stimuli. Este de dorit să existe posibilitatea de a măsura distribuția forței pe o suprafață de contact,
5. Forța de forfecare care este mărimea forței exercitate tangențial la suprafața sensorului și este foarte folositoare pentru determinarea alunecării unui obiect apucat de mână.

Din cele prezentate mai sus se poate concluziona care sunt cerințele generale pentru un senzor tactil de pe un deget de robot, după cum urmează:

- Să fie capabile să măsoare mărimea, direcția și punctul de aplicare a forței externe aplicate pe corpul degetului;
- Greutate mică astfel încât să nu cauzeze erori într-un control fin al articulațiilor degetelor;
- Sensibilitate mare și robustețe ridicată pentru a suporta forțele externe (normale și de forfecare), 0,5 - 10g;
- Domeniu dinamic bun și rezoluție spațială rezonabilă, 1-2 mm, răspuns rapid, cel puțin 100 Hz;
- Histerezis și derivă cu temperatura scăzute;
- Liniaritatea este de dorit dar poate fi tolerată și neliniaritatea între anumite limite;
- Consum redus de putere;
- Ușor de fabricat și să permită protecție la supraîncărcare;
- Durabile și ieftine.

1.2.2.1 Senzori de forță

Senzorii de forță determină forța care acționează în mâna robotului și sunt indispensabili în operațiile de asamblare și ajustare când operația se execută în timpul ajustărilor fine ale forței din brațului robotului. Acești senzori detectează solicitarea (tensiunea) în încheietura mâinii pentru a determina forțe și momente în diverse direcții.

În cea mai simplă formă un senzor de contact furnizează informații binare de tipul DA sau NU, indicând dacă există sau nu un contact. Mai mult decât atât tipurile mai avansate pot să dea unele sau toate din următoarele informații despre forța sau forțele de contact:

- Mărimea forței de contact,
- Localizarea punctului de aplicare a forței în sistemul de referință a mâinii,
- Orientarea forței aplicate în sistemul de referință a mâinii.

Senzorii de forță de contact pot fi implementați cu:

- Timbre tensometrice (piezorezistive sau piezoelectrice),
- Rezistoare detectoare de forță (FSR = Force Sensing Resistor)
- Senzori tactili funcționând pe principii optice,
- Dispozitive bazate pe fluide electroreologice,
- Sondă de forță implementabilă artificial (AIFP = Artificially Implantable Force Probe).

În plus față de acestea, unele aranjamente speciale a senzorilor de contact sunt utilizate pentru a determina fenomenul de alunecare, care de fapt determină forțele în direcția tangențială.

Senzori de forță de forma segmentelor degetelor pot fi imaginați ușor, dar senzori de forță de dimensiunile segmentelor degetelor umane pun probleme de miniaturizare. Consultând

literatura pentru diferite materiale pentru senzori au ieșit în evidență două tipuri de folii sensibile la presiune, una piezo-rezistivă (FSR) [78], și una piezo-electrică (PVDF) [239].

Aceste tipuri de senzori sunt populare în rândul cercetătorilor care se ocupă cu senzorii tactili. Alte grupuri s-au specializat în miniaturizarea timbrelor tensometrice, dar majoritatea utilizează senzorii FSR pentru determinarea formei [74], și foliile PVDF pentru comportarea dinamică. O abordare deosebită o reprezintă simțul tactil bazat pe transmisia ultrasunetelor într-un material elastic, dezvoltată de Shinoda [183]. Din păcate această tehnologie ingenioasă este greu de implementat.

Inițial literatura a sugerat că foliile FSR sunt folosite doar pentru detectarea profilurilor de presiune care se schimbă încet, în timp ce PVDF va genera un răspuns mult mai bun la schimbări rapide ale presiunii. Cum ambele măsurători sunt de dorit ar fi optimă adoptarea unei tehnici de stratificare, prin care senzorul PVDF ar fi plasat la suprafață și FSR la bază așa cum a fost realizat în prima fază și de către Grupul de Neuroinformatică, din cadrul Facultății Tehnice a Universității Bielefeld (figura 6.13), [97].



Figura 1.13 Senzorul tactil dezvoltat la Facultatea Tehnică a Universității Bielefeld

Construcția senzorului tactil constă din patru paduri FSR plasate pe un corp de aluminiu, acoperite cu un elastomer și o membrană de cauciuc cu excrescențe pentru determinarea alunecării. Secțiunea (a) prezintă structura stratificată iar figura (b) prezintă fazele constructive. Cele două tipuri de senzori utilizate sunt capabile să detecteze atât presiunea statică (cu rezistorul FSR, (c)) cât și mișcarea de alunecare (cu foliile PVDF atașate membranei (d)). Construcția a fost destul de reușită dar insuficient de fiabilă.

O abordare mai nouă și mai durabilă se poate baza pe folosirea numai a senzorilor FSR. Măsurătorile efectuate indică că domeniul de frecvență a senzorilor FSR este mai mare decât cel atribuit lor. Chiar este posibil să fie de ajuns pentru detectarea cu succes a alunecării.

1.2.2.2 Rezistoare detectoare de forță - FSR (Force sensing resistor)

Această tehnologie unică a fost dezvoltată și patentată de Interlink Electronics, CA [78]. Senzorul FSR este un dispozitiv cu un film subțire de polietilenă (PTF) care prezintă o scădere a rezistenței la o creștere a forței aplicate pe suprafața activă. Caracteristica rezistența funcție de forța aplicată este prezentată în figura 1.14.

În forma cea mai simplă acest senzor poate măsura numai forțele normale. Totuși, se poate concepe o dispunere pe cele trei axe XYZ cum a fost sugerat de Liu, H. și Hirzinger, G. în [74], pentru a le adăuga abilitatea de a detecta localizarea forței și de asemenea, alunecarea. Aceste dispozitive sunt disponibile în variate forme și mărimi, cea mai mică fiind de 0,5 x 0,5 cm, cu domeniul pentru grosimi cuprins între 0,2 și 1,25 mm. Acești senzori au o rezoluție pentru forță mai bună de 0.5% din domeniu maxim, cu o repetabilitate cuprinsă între +/-2% și +/- 5%. Domeniul temperaturilor de lucru este cuprins între 30⁰C și 170⁰C și nu este afectat semnificativ de zgomot/vibrație. Durata de viață este mai mare de 10 milioane de cicluri.




Figura 1.14 Caracteristica de răspuns a FSR (Rezistență funcție de forță)

Un senzor de forță rezistiv este compus din două părți. Prima este un material rezistiv aplicat pe un film. A doua este un set de contacte digitizate aplicate pe un alt film. Figura 1.15 prezintă această configurație. Materialul rezistiv face o legătură electrică între două seturi de conductoare de pe celălalt film. Când se aplică o forță acestui senzor se realizează o conexiune mai bună între contacte, deci crește conductivitatea. Pentru un domeniu larg de forțe, conductivitatea este o funcție liniară cu forța aplicată ($F \sim G$, $F \sim 1/R$). Figura 1.14 prezintă rezistența senzorului ca o funcție de forța aplicată. Este important de notat existența a trei regiuni de operarea senzorului. Prima este regiunea de tranziție abruptă care are loc undeva în apropierea unei forțe de 10 grame. În această regiune rezistența se schimbă foarte repede. Această comportare este foarte folositoare pentru realizarea comutatoarelor folosind FSR. Deasupra acestei regiuni forța este aproximativ proporțională cu $1/R$ până la atingerea regiunii de saturație. Când forța atinge această valoare, forțe suplimentare nu conduc la descreșterea substanțială a rezistenței.




Figura 1.15 Rezistor detector de forță tipic




Figura 1.16 Conductanță funcție de forța aplicată, pentru un FSR tipic

Figura 1.16 prezintă graficul conductanței funcție de forța aplicată. Pentru un senzor FSR tipic. De remarcă că axa x este liniară și deasupra punctului de frângere modificarea conductanței este aproximativ liniară cu forța.

1.3 Posibilități de utilizare a unui sistem senzorial pentru o mână artificială

Un sistem senzorial pentru o mână artificială poate avea multiple posibilități de utilizare. Mâna artificială poate fi mâna unui robot care trebuie comandată și care necesită un sistem senzorial pentru controlul acesteia. De asemenea mână artificială poate fi proteza implantată unui pacient care și pierdut brațul și care de asemenea are nevoie de un sistem senzorial pentru controlul în buclă închisă a acesteia. Pe de altă parte însă putem să folosim aceeași denumire de mână artificială și pentru mâna unui pacient cu anatomia mâinii intactă dar cu pierderea parțială sau totală a funcției nervilor, deci și a simțurilor care trebuiesc protezate prin intermediul unui sistem senzorial. Toate cele trei cazuri pot fi tratate unificat prin dezvoltarea unui sistem senzorial prevăzut cu simțurile minimale pentru o mână care să fie implementate într-o mănușă senzorială care poate fi ușor purtată de pacient, sau poate îmbrăca o mână de robot antropomorfă.

1.3.1 Sistem senzorial pentru o mână de robot

În cazul utilizării unei mănuși senzoriale atașate unei mâini de robot pentru a furniza informații senzorial pentru sistemul de comandă, o rețea neuronală feed-forward poate învăța relația neliniară dintre poziția vârfului degetului și măsurătorile mănușii senzoriale, așa cum se prezintă în figura 1.17.




Figura 1.17 Utilizarea unei mănuși senzoriale într-un sistem de comandă în buclă închisă pentru o mână de robot

1.3.2 Sistem senzorial pentru o proteză de mână

În acest caz proteza echipată cu senzori (mănușă senzorială) furnizează semnale ce sunt procesate de o RNA care face asocierea semnalelor provenite de la senzori cu semnalele de comandă provenite de la sistemul nervos periferic.




Figura 1.18 Mănușa senzorială într-un sistem de comandă pentru o proteză

1.3.3 Sistem senzorial pentru o mână umană

În cazul utilizării sistemului senzorial pentru un pacient cu anatomia mâinii intactă dar cu pierderea parțială sau totală a simțurilor, rețeaua neuronală artificială clasifică semnalele senzoriale provenite de la mănușa senzorială și le transmite unui generator de semnal care stimulează prin intermediul unui neurosenzor sistemul nervos periferic al pacientului (figura 1.19).




Figura 1.19 Utilizarea unei mănuși senzoriale pentru furnizarea de informații senzoriale sistemului nervos periferic

1.3.4 Manipularea comandată cu mănuși senzoriale

Această aplicație se referă la comanda de la distanță a unei mâini de robot. Sistemul include o mână de robot, și o mână comandată de un operator ce poartă o mănușă echipată cu senzori (figura 1.20). Controlul la distanță poate însemna controlul unei mâini aflate la câțiva metri (de exemplu în încăperea alăturată) sau la distanțe foarte mari sub apă sau în spațiu.



Figura 1.20 Telemanipularea folosind mănuși senzoriale

1.3.5 Operarea de la distanță cu mănuși senzoriale

Utilizarea unei mănuși senzoriale și a unui sistem de recunoaștere a gesturilor care permite controlul unor unelte chirurgicale aflate la distanță sau unelte pentru chirurgia endoscopică mai complexe având mai multe grade de libertate.

1.3.6 Interfață pentru recunoașterea limbajului semnelor

Mănușa senzorială poate servi ca dispozitiv de intrare pentru un sistem de recunoaștere a semnelor utilizate pentru comunicare de către persoanele cu dizabilități de vorbire. Utilizarea unui sintetizator de voce comandat de sistemul de recunoaștere permite acestor persoane să comunice.

1.3.7 Interfețe om-calculator

Utilizarea unor mănuși senzoriale ca dispozitive de intrare pentru calculator care să permită manipularea unor obiecte în realitatea virtuală, este o temă de mare actualitate. De asemenea ele pot fi de un real folos persoanelor cu anumite dizabilități să folosească calculatorul.

1.4 Obiectivele și soluțiile propuse de prezenta teză

În ultimul timp există un interes crescând pentru realizarea de interfețe senzoriale inteligente, cât mai naturale, care să nu necesite cunoștințe de specialitate pentru setarea parametrilor. Este de dorit ca aceste interfețe să posede capacitate de învățare și comportament adaptiv, ceea ce se poate obține prin utilizarea rețelelor neuronale.

Domeniul aplicațiilor posibile pentru interfețe senzoriale inteligente este foarte larg, de la interfețele om-calculator inteligente care să permită persoanelor cu orice tip de handicap să folosească calculatorul și să comunice până la orice tip de aparat industrial sau casnic cu capacitate de învățare și adaptare.

Lucrarea de față și-a propus realizarea unui mediu integrat hardware-software care permite dezvoltarea rapidă a unei interfețe inteligente folosind:

- senzori specifici aplicației
- module hardware care pot fi ușor interconectate
- module descrise cu ajutorul limbajul de descriere hardware VHDL (Very High Speed Integrated Circuit, **H**ardware **D**escription **L**anguage) care gestionează senzorii („drivere VHDL”)
- rețele neuronale artificiale (utilizate pentru extragerea trăsăturilor, recunoașterea tiparelor)

Având acest cadru, dezvoltarea unui senzor inteligent nou, constă în proiectarea și sinteza unor drivere noi (descrise în VHDL) pentru senzorii folosiți și a unor rețele neuronale specifice aplicației.

Analizând aplicațiile din paragraful 1.3, s-a ajuns la concluzia că implementarea unui sistem de recunoaștere a gesturilor unei mâini folosind rețele neuronale implementate în circuite logice programabile de tip FPGA (Field Programmable Gate Arrays), ar prezenta un pas important în crearea unei mâini artificiale complet echipată cu senzori. Din păcate realizările de până acum prezintă doar rezolvări parțiale a acestei teme, și în consecință abordarea ei prezintă interes.

Soluția propusă pentru implementarea unui sistem senzorial pentru o mână artificială se compune din următoarele blocuri funcționale:

1.4.1 Senzorii pentru mâna artificială

Senzorii esențiali pentru o mână artificială sunt senzorii de poziție a articulației mâinii și degetelor și senzorii de forță de contact. Sistemul realizat constă dintr-o mână senzorială având 5 senzori de poziție a articulației degetelor (câte unul pentru fiecare deget) un senzor de înclinare și un senzor de răsucire a mâinii. Acestei mânuși i se pot atașa senzori de forță de tip FSR care se pretează pentru lipire pe orice suprafață și furnizează informații cu privire la mărimea forței cât și la locul de exercitare a contactului. Se pot folosi 6 senzori de forță, câte unul pentru vârful fiecărui deget și unul pentru palmă. Mănușa senzorială poate fi folosită în oricare din următoarele cazuri: mână de robot antropomorfă, proteză sau mână umană.

1.4.2 Circuitele de preprocesare a semnalelor

Senzorii au fost astfel aleși încât ei să se poată interfața ușor cu circuite digitale. În consecință circuitele folosite pentru achiziția și procesarea semnalelor senzoriale constau dintr-un sistem de achiziție cu un microcontroler și un sistem de dezvoltare pentru circuite FPGA. Pentru experimentări s-au folosit diverse sisteme de dezvoltare pentru circuite FPGA, care permit implementarea unor circuite specializate în preprocesarea semnalelor pentru sistemul senzorial propus și rețele neuronale pentru clasificarea semnalelor senzoriale.

Configurația soft utilizată conferă sistemului o mare flexibilitate prin aceea că permite partajarea specificațiilor proiectului între FPGA și microcontroler. Astfel partea soft a aplicației se poate implementa în microcontroler în timp ce partea hard se implementează în circuitul logic programabil.

Calitatea esențială a sistemului experimental realizat, constă în faptul că este ușor reconfigurabil prin utilizarea unor unelte software, ceea ce permite experimentarea unui număr mare de circuite de procesare respectiv de rețele neuronale, pentru identificarea circuitului optim aplicației. Partea hardware poate fi descrisă utilizând limbajul VHDL iar partea soft este descrisă utilizând limbajul de asamblare a microcontrolerului.

1.4.3 Rețele neuronale artificiale

Utilizarea rețelelor neuronale artificiale în clasificarea semnalelor senzoriale este esențială. Dată fiind cantitatea foarte mare a informațiilor senzoriale rezultă un număr foarte mare de combinații (gesturi) posibile. Fiecare senzor utilizat are ieșirea pe 8 biți deci cei 13 senzori pot furniza $2^{8 \times 13} = 2^{104}$ combinații posibile. Nu se impune identificarea tuturor combinațiilor posibile ci doar a gesturilor esențiale pentru o mână. Pentru aceasta se pot folosi rețele neuronale cu autoorganizare. Metodele de învățare posibile sunt cele cu algoritmi de tip hebbian și competitiv.

Rețelele neuronale pot oferi soluții la următoarele probleme identificate pe parcursul documentării:

- Interfețele echipate cu RNA pot încorpora strategii bazate pe rezultate obținute din experiențe cognitive.
- Rețelele neuronale artificiale feed-forward pot învăța relația neliniară dintre poziția vârfului degetului și semnalele furnizate de mănușa de date.
- Procesarea semnalelor provenite de la senzori pentru eliminarea interferențelor și zgomotelor pentru obținerea unor semnale curate.

- O rețea neuronală artificială secundară poate clasifica semnalele pentru a asocia anumite clase de semnale cu gesturi ale mâinii.
- Posibilitatea includerii în același chip a circuitelor de procesare și a RNA duce la realizarea unor sisteme dedicate cu rețele neuronale specifice aplicației .

În consecință utilizarea rețelelor neuronale pentru adăugarea proprietăților de învățare și de adaptabilitate pentru un senzor inteligent este esențială iar utilizarea circuitelor logice programabile reprezintă o facilitate importantă în ceea ce privește implementare hardware a acestora.

1.5 Structura tezei

Prezenta teză abordează problema sistemului senzorial pentru o mână artificială. În cadrul acestui capitol au fost trecute în revistă realizările de mâini artificiale existente și sistemul senzorial al acestora. Din analiza făcută a reieșit că un sistem senzorial minimal trebuie să conțină senzori de poziție și de forță. A rezultat de asemenea necesitatea utilizării rețelelor neuronale pentru a realiza un sistem senzorial capabil să învețe gesturi noi și să se adapteze utilizatorului. De aceea o mare parte din teză este dedicată implementării RNA în circuite logice programabile de tipul FPGA.

Capitolul II prezintă posibilitățile existente în ceea ce privește implementarea rețelelor neuronale. Se face clasificarea implementărilor după diverse criterii și apoi sunt trecute în revistă implementările software și hardware cu avantajele și dezavantajele lor. Se prezintă o comparație între implementările în circuite integrate specifice aplicației (ASIC) și cele în circuite FPGA. O altă comparație se referă la procesoarele digitale de semnal DSP (Digital Signal Procesor) și FPGA. Implementările hibride hardware-software sunt prezentate în continuare și se evidențiază avantajele conferite de această abordare. Concluzia capitolului este că implementările hibride prezintă premisele atingerii scopului propus și în consecință este adoptată pentru implementarea RNA.

Întrucât teza se concentrează asupra implementării RNA în FPGA în capitolul III se face o descriere a arhitecturii circuitelor FPGA și a problemelor care se pun la implementarea în acest tip de circuit. Pentru a putea face o comparație între implementările existente se face o clasificare a acestora și o prezentare a performanțelor obținute de alte lucrări.

Capitolul IV prezintă METODA, prima contribuție importantă din cadrul prezentei teze. Este vorba de elaborarea unui mediu integrat pentru implementarea hibridă hardware-software a rețelelor neuronale. Sunt comparate pentru început etapele proiectării tradiționale a RNA și etapele metodei propuse. Se prezintă în continuare structura hardware și cea software implicată în acest proces. Sunt detaliate etapele implementării și se prezintă blocurile specifice RNA create folosind această metodă. Capitolul se încheie cu prezentarea modelului unui neuron realizat cu blocurile din biblioteca RNA.

În capitolul V se face uz de metoda dezvoltată pentru implementarea rețelelor neuronale feed-forward. După prezentarea structurii și a metodei de antrenare a RNA FF se prezintă posibilitățile existente în ceea ce privește gradul de paralelism al implementării. Se prezintă implementări de RNA FF cu unul și două straturi cu paralelism de neuron sau de strat antrenate prin metoda Hebbiană și cu propagarea înapoi a erorii. Apar aici primele contribuții cu privire la optimizarea implementărilor din punct de vedere a ariei și a frecvenței. Rezultatele obținute în urma implementării sunt identice sau superioare modelelor software, ceea ce demonstrează eficiența metodei dezvoltate.

Implementarea rețelelor competitive simple reprezintă obiectivul capitolului VI. De aceea se prezintă structura unei astfel de rețele și modul de implementare software a fazei de antrenare. Pentru implementarea hardware a fazei de propagare se prezintă noile blocuri

specifice RNA competitive, create de autor care se adăuga bibliotecii RNA dezvoltate. Sunt implementate rețele competitive cu paralelism de neuron și paralelism de strat. Se prezintă o simplificare a algoritmului de calcul a distanței euclidiene în urma căreia implementarea hardware se face mai ușor.

Capitolul VII introduce o altă contribuție importantă a prezentei teze și anume elaborarea unui sistem de recunoaștere a gesturilor statice ale unei mâini senzoriale folosind două rețele neuronale implementate hardware. Prima rețea are rol de preprocesare a datelor senzoriale în timp ce cea doua rețea face clasificarea datelor de intrare într-una din gesturile învățate. Tipul rețelei clasificatoare este diferit de cele folosite de alți autori. Capitolul debutează cu o prezentare a soluțiilor alese pentru sistemul senzorial și a metodei de recunoaștere adoptate. În continuare se prezintă sistemul de recunoaștere compus din platforma hardware și pachetul software, etapele implementării și simularea sistemului de recunoaștere. Urmează modelarea și implementarea sistemului folosind rețelele dezvoltate în cadrul capitolelor V și VI. În finalul capitolului se prezintă compararea rezultatelor obținute cu alte metode și posibilitățile de aplicare ale acestui sistem.

Teza se încheie cu prezentarea concluziilor și a contribuțiilor aduse pe parcursul elaborării acesteia.

Capitolul II

Implementări hardware de rețele neuronale artificiale

Acest capitol prezintă o clasificare în funcție de diverse criterii și apoi o trecere în revistă a implementărilor software și hardware a rețelelor neuronale artificiale. Sunt prezentate avantajele și dezavantajele implementărilor software și respectiv a implementărilor hardware analogice, digitale și hibride.

2.1 Introducere

Unul din cele mai active domenii de cercetare din zilele noastre este cel al implementării software sau hardware a rețelelor neuronale. În ultimul deceniu au fost dezvoltate o mare varietate de circuite care să exploateze paralelismul propriu modelului rețelelor neuronale artificiale. Acestea includ implementări analogice, digitale și hibride.

În anii precedenți mulți cercetători au încercat să exploateze caracteristicile proprii rețelelor neuronale (cum ar fi structura regulată, adaptabilitatea, toleranța la defecte) pentru a realiza implementări hardware eficiente, care erau considerate mai performante decât implementările realizate folosind tehnica de calcul.

Datorită creșterii vitezei procesoarelor utilizate în calculatoarele personale (PC) și în stațiile grafice precum și a procesoarelor digitale de semnal, performanțele oferite de implementările hardware (cost, viteza, etc.) depășesc rareori pe cele ale implementărilor software pe un procesor de uz general. Din acest motiv implementările hardware nu sunt atât de atractive cum păreau la început și aceasta explică utilizarea lor redusă în aplicațiile practice precum și insuccesul circuitelor neuronale comerciale.

Se pune deci întrebarea dacă mai are rost să se realizeze implementări hardware de rețele neuronale artificiale? Dacă răspunsul este pozitiv care sunt aplicațiile pentru care o implementare hardware este mai eficientă. Există o serie de aplicații în care implementările hardware oferă beneficii importante la un preț mult mai scăzut decât alte tehnici de implementare disponibile [132], și anume:

- ca blocuri componente ale sistemelor dedicate (embedded systems), în majoritatea echipamentelor electronice de larg consum și electronica auto;
- în sistemele pe un chip (system-on-a-chip), unde toate componentele sistemului, inclusiv circuitele neuronale și fuzzy, sunt implementate pe același chip;
- în aplicațiile unde este necesară o viteză foarte mare, de exemplu în detectoarele de coliziune utilizate în experiențele din domeniul fizicii energiilor înalte;
- în aplicațiile unde este necesar un consum de putere foarte scăzut, de exemplu în echipamentele alimentate de la baterie cum ar fi stimulatoarele cardiace;
- în aplicațiile unde este necesară o toleranță crescută la defecte, de exemplu în aplicațiile spațiale sau pentru a crește randamentul în procesul de fabricație a circuitelor integrate.

2.2 Clasificarea implementărilor rețelelor neuronale artificiale

Există o gamă foarte largă de implementări software și hardware a rețelelor neuronale artificiale și există de asemenea în literatură câteva studii privind aceste implementări. Având în vedere diversitatea implementărilor clasificarea acestora este destul de dificilă și diferă de la un autor la altul [32], [106], [210], [229]. În această lucrare s-a ales clasificarea propusă de

Schoenauer în [210]. Clasificarea se poate face după arhitectura sistemului, gradul de paralelism, tipul de paralelism implementat, comunicația între elementele de procesare, reprezentarea numerică, etc.

2.2.1 Clasificarea după arhitectura sistemului

În funcție de arhitectura sistemului există implementări de la un singur neurochip până la neurocomputere complete. Neurochip-urile pot servi ca un periferic pentru microprocesor sau pot fi utilizate independent pe o placă. Plăcile acceleratoare sunt conectate la un PC și de obicei oferă mai multă flexibilitate decât un neurochip. Ele sunt echipate cu un procesor de uz general sau cu procesor dedicat. Exemple de neurocomputere care utilizează neurochip-uri dedicate sunt CNAPS [39] realizat de firma Adaptive Solutions și SINAPSE al firmei Siemens . Există de asemenea plăci acceleratoare care utilizează aceleași neurochip-uri.




Figura 2.1 Clasificarea după arhitectura sistemului

2.2.2 Clasificarea după gradul de paralelism

Numărul de elemente de procesare determină gradul de paralelism al sistemului. Cu cât există mai multe unități de procesare paralele cu atât sunt prelucrate mai rapid datele. Dar gradul de paralelism este costisitor în raport cu aria de siliciu ocupată. De aceea sistemele cu un grad mare de paralelism întrebunțează elemente de procesare mai simple. Astfel gradul de paralelism se întinde de la implementări paralele cu doar câteva elemente de procesare, cunoscute sub denumirea de sisteme cu granulație mare (coarse-grained), până la implementări unu-la-unu a nodurilor de procesare neuronală, numite masiv paralele. Intre aceste clase nu există limite precise, ceea ce se poate observa în figura 2.2 din suprapunerea granițelor pentru clase învecinate.




Figura 2.2 Clasificarea după gradul de paralelism

2.2.3 Clasificarea după reprezentarea numerică

În general rețelele neuronale artificiale au cerințe mici față de precizia de reprezentare numerică, precizia necesară fiind dependentă de aplicație și algoritm. Profitând de această proprietate, implementările digitale folosesc reprezentarea în virgulă fixă. Reprezentarea în virgulă fixă este mai simplă decât cea în virgulă mobilă și ocupă mai puțină arie de siliciu, ceea ce se traduce într-un cost mai scăzut. Alte reprezentări numerice cum ar fi codificarea în tren de impulsuri stocastic.




Figura 2.3 Clasificarea după reprezentarea numerică

2.2.4 Clasificarea după tipul de paralelism

În funcție de corespondența realizată în procesul de mapare a elementelor rețelei neuronale la elementele de procesare paralelă putem avea un paralelism al sinapselor, al neuronilor, al straturilor sau chiar o mapare a întregii rețele neuronale la un singur element de procesare.




Figura 2.4 Clasificarea după tipul de paralelism

Paralelismul sinapselor este o mapare a fiecărei sinapse a unui neuron la un element de procesare diferit. Astfel o rețea de N neuroni, fiecare cu n sinapse se implementează folosind $N \times n$ elemente de procesare care lucrează în paralel. Este cel mai mare grad de paralelism care poate fi atins într-o rețea neuronală, toate conexiunile unui neuron cu alți neuroni sunt calculate în același timp. Aceasta implementare este rapidă dar inflexibilă, deoarece în cazul unei rețele de dimensiuni diferite este necesară modificarea arhitecturii. Transferul de date între straturi poate avea loc paralel, deoarece un neuron are nevoie de toate semnalele sinaptice în același timp. Acest paralelism conduce la performanțe ridicate ale rețelei dar o arhitectură poate fi folosită doar pentru o anumită implementare.

În cazul paralelismului nodurilor (neuronilor), toate sinapsele, intrarea netă și funcția de activare a unui neuron sunt mapate la același element de procesare. O rețea compusă din N neuroni este implementată folosind N elemente de procesare care lucrează în paralel. Elementul de memorare a ponderilor trebuie să fie individual pentru fiecare neuron, deoarece fiecare neuron trebuie să acceseze memoria cu ponderile proprii în același timp. Transferul de date între straturi trebuie să fie serial deoarece un neuron poate calcula doar o conexiune la un

moment dat. Neuronul mai are nevoie de element de stocare temporară pentru datele de ieșire deoarece transferul serial al datelor între straturi permite trimiterea unui singur cuvânt de date la un moment dat de timp.

Paralelismul straturilor este o mapare a unui strat la cel puțin un element de procesare, astfel pentru o rețea cu L straturi sunt necesare cel puțin L elemente de procesare care lucrează în paralel. Este necesar un element de stocare central pentru ponderi și un buffer pentru memorarea temporară a valorilor de intrare și ieșire. Transferul de date între straturi poate fi serial sau paralel, în funcție de numărul de elemente de procesare pe strat. Cerințele hardware sunt minime deci implementare poate fi realizată folosind un calculator personal.

2.2.5 Clasificare după comunicația dintre elementele de procesare

Elementele de procesare paralelă cresc viteza de calcul doar când nu sunt în stare inactivă. Pentru performanțele rețelei este esențială comunicația dintre elementele de procesare, astfel încât acestea să fie „alimentate” cu date suficiente. Cele mai utilizate metode de comunicație din rețele neuronale artificiale sunt prezentate în figura 2.5




Figura 2.5 Clasificare după comunicația dintre elementele de procesare

2.2.6 Clasificarea RNA după modul de implementare

Numărul de cercetări legate de implementarea rețelelor neuronale desfășurate în lumea întreagă este mult prea mare pentru o trecere în revistă și o clasificare atotcuprinzătoare. În continuare se prezintă clasificarea propusă de Ruckert (1993) care a fost preluată de mai mulți autori [106], [229].




Figura 2.6

Primele două categorii reprezintă implementări bazate pe circuite integrate standard și ele sunt denumite de anumiți autori ca implementări software a rețelelor neuronale. Ele constau din calculatoare personale sau stații grafice (echipate cu procesoarele secvențiale)

eventual cu o placă de accelerare și sisteme paralele multiprocesor care de obicei rulează independent și sunt monitorizate de un calculator gazdă.

Următoarele categorii constau în implementări realizate cu circuite neuronale dedicate. Acestea pot fi analogice, digitale sau hibride.

În continuare sunt prezentate diversele tehnici de implementare pe baza clasificării de mai sus.

2.3 Implementarea software a rețelelor neuronale artificiale

Prin implementări software se înțeleg în general acele implementări care se bazează pe un soft ce rulează pe un procesor de uz general (pe un PC) eventual cu o placă de accelerare. Există mai multe posibilități de implementare software a rețelelor neuronale, care vor fi prezentate în continuare.

- Programe software dedicate simulării rețelelor neuronale (cum ar fi Aspyrine, Explorenet, Neural Ware, Neurosolutions, etc.). Acestea sunt în general foarte complexe și flexibile dar destul de lente, acesta fiind prețul plătit pentru flexibilitate.

Plăcile de accelerare neuro-fuzzy sunt plăci ce pot fi inserate într-un calculator de uz general (PC sau stație grafică). Ele sunt asociate programelor de simulare neuro-fuzzy oferind deci aceeași flexibilitate la o viteză de execuție mult mai mare dar și la un preț de cost mult mai mare.

- Pachete de funcții dedicate specifice domeniului RNA (cum este de exemplu Neural Network Toolbox) pentru programe de simulare de uz general cum sunt Matlab sau Maple. Acestea au performanțe comparabile sau chiar mai bune decât programele de simulare dedicate, fiind mult mai deschise în ceea ce privește conectarea blocurilor neuronale cu alte blocuri matematice, grafice și funcții de control. De asemenea ele sunt și mai ieftine dacă se presupune că programul principal este deja achiziționat. Aceasta a dus la o mai mare răspândire a acestei metode decât a programelor dedicate de simulare.

Recent, firma Xilinx a dezvoltat un program care face conversia unei descrieri a sistemului din Simulink într-o descriere hardware care poate fi sintetizată și apoi implementată în circuite programabile de tipul FPGA sau în ASIC

- Implementări prin programe scrise într-un limbaj de programare cum ar fi de exemplu C/C++. Acestea au în general o viteză de execuție superioară (până la de zece ori mai mare), dar necesită o fază de elaborare mai îndelungată iar codul rezultat este mai lung. De aceea de obicei ele sunt elaborate după o fază prealabilă de dezvoltare realizată folosind programele sau pachetele dedicate.
- Implementări software ca parte componentă a unui sistem hibrid hardware-software. În prezent asemenea sisteme reprezintă una din cele mai atractive și promițătoare domenii de cercetare din aria implementărilor hardware.

2.3.1 Implementări bazate pe calculatoare + plăci de accelerare

Plăcile de accelerare sunt cele mai uzuale sisteme neuronale hardware comerciale, deoarece sunt ieftine, disponibile, simple de conectat la un calculator, furnizate de obicei cu software prietenos. Uneori utilizatorul este deja familiarizat cu unealta software care rulează pe sistemele standard, ne-accelerate, astfel încât prin adăugarea unei plăci acceleratoare, acesta va observa doar o reducere a timpului de antrenare sau propagare a rețelei neuronale.

Creșterea de viteză este de aproximativ un ordin de mărime față de implementarea secvențială.

Dintre plăcile de accelerare disponibile comercial se amintesc [106]:

- **ANZA plus**. (Hecht-Nielsen Cooperation), conține un procesor Motorola NC68020 și un coprocesor în virgulă mobilă MC 68881. Performanțele lui sunt: 1M elemente de procesare (PE), 1,5 M conexiuni, 1500 actualizări pe secundă a ponderilor (CUPS), 6 M conexiuni pe secundă (MCPS);
- **Ni1000 Recognition Accelerator Hardware**, (Intel Corp.), este o placă PC dezvoltată pentru recunoașterea optică a caracterelor (OCR). Rețelele implementate sunt RNA bazate pe funcții radiale, și backpropagation. Creșterea de viteză este 100-1000 față de implementarea în DSP sau procesor uzual;
- **SAIC SIGMA-1**, (Science Applications International Corporation), este un sistem construit cu un procesor în virgulă mobilă Delta. Performanțe: 3,1 M PE, 11 MCUPS.

Alte plăci comerciale sunt:

- **NT6000** (Neural Technologies Limited, HNC, and California Scientific Software)
- **Balboa 860 coprocessor board** (HNC, CA, USA)
- **IBM NEP** (IBM Scientific Center, Palo Alto)
- **NBS** (Micro Devices, FL, USA)
- **Neuro Turbo I, Neuro Turbo II** (Nagoya Institute of Technology, Mitec Corp.).

2.3.2 Implementări cu procesoare de uz general

Implementarea RNA este posibilă folosind unul sau mai multe procesoare de uz general. Cu toate că aceste implementări nu sunt foarte eficiente, datorită avantajelor legate de larga lor disponibilitate și a prețului relativ scăzut, există foarte multe neurocomputere realizate cu procesoare de uz general [106], [229]:

- **WISARD** (Imperial College London, UK)
- **Mark III and IV** (TRW-HNC, CA, USA). Marc III a fost primul neurocomputer disponibil comercial. Performanțele lui sunt: Mark III: compus din 15 procesoare, MC68020 + MC68881. 65.000 PE, peste 1.000.000 conexiuni, 0,45 MCPS; Mark IV: 236.000 PE. 5,5 M conexiuni, 5 MCUPS.
- **Sandy/8** (Fujitsu Laboratories, Japan) realizat cu 256 DSP-uri TMS320C30. Performanța estimată pentru o rețea backpropagation: 135 MCUPS.
- **GCN** (Sony Corp., Japan)
- **Topsi** (Texas Instruments, USA), este o arhitectură bazată pe DSP-uri, cu 100-1000 module conținând un DSP și un procesor de uz general. Performanțe: 150 MCUPS – 1,4 GCUPS.
- **DREAM Machine** (Hughes Research Laboratories, CA, USA)
- **RAP** (ICSI, Berkeley, CA), dezvoltat de ICSI (International Computer Science Institute) constă în 4 până la 40 procesoare digitale de semnal în virgulă mobilă Texas Instruments de tipul TI-TMS320C30, 256 Kocteți memorie RAM statică și 4 Mocteți memorie RAM dinamică. Aceste componente sunt conectate prin intermediul unor circuite FPGA Xilinx. O singură placă poate atinge 57 MCPS la calculul unei rețele MLP (multi-layer perceptron) la propagarea înainte, respectiv 13,2 MCPS cu antrenare backpropagation.

- **COKOS** (University of Tübingen, Germany), CO-processor for Kohonen's Self-organizing feature map. Performanțe: 16 MCUPS (pași de antrenare Kohonen).
- **REMAP** (Luleå University of Technology and Halmstad University, Sweden), REMAP (Real-time Embedded Modular Adaptive Parallel processor project) are o performanță estimată de 100 MCPS - 1000 MCPS.
- **General Purpose Parallel Neurocomputer** (Tampere University, Finland), acest neurocomputer de uz general constă într-un număr de procesoare DSP identice (TMS320C25), care poate implementa rețele neuronale diverse, cum ar fi MLP, backpropagation, Kohonen SOFM, etc.
- **TI NETSIM** (Texas Instruments and Cambridge University, UK), constă într-o serie de plăci emulatoare RNA conectate într-o arie 3-D. O placă este construită cu procesoare 80188. Pot fi adresate până la 15 plăci NETSIM în fiecare din cele 3 dimensiuni. Fiecare placă implementează 256 noduri cu 256 sinapse pe neuron. Neurocomputer-ul NETSIM suportă majoritatea arhitecturilor RNA. Performanța globală este de 450 MCS și 90 MCUPS.
- **GeNet** - Generic Network, (IBM Research Division, Munich, Germany)

2.4 Implementarea hardware a rețelelor neuronale artificiale

În ultimii zece ani mulți producători au realizat rețele neuronale de uz general comerciale dar acestea au avut un succes de piață limitat datorită flexibilității lor limitate, a suportului tehnic insuficient, precum și a performanțelor slabe.

Implementările folosind circuite dedicate cresc viteza de calcul a rețelelor neuronale cu două ordine de mărime față de implementările folosind procesoare de uz general.

Principalele metode de implementare hardware electronice sunt implementările analogice, digitale și mixte.

2.4.1 Implementarea analogică a rețelelor neuronale artificiale

Implementarea analogică este caracterizată de viteza mare de procesare dar și de precizia scăzută. Una din problemele majore ale implementărilor analogice este stocarea nevolatilă (sau pe termen lung) a ponderilor sinaptice.

Circuitele electronice analogice au câteva caracteristici care pot fi utilizate direct pentru implementarea rețelelor neuronale. Astfel amplificatoarele operaționale pot implementa ușor funcții neuronale precum integrarea și funcția sigmoid. Aceste calcule, altfel foarte complexe, sunt efectuate prin procese fizice cum ar fi însumarea curenților sau a sarcinilor. Rețele neuronale simple cum ar fi de exemplu memoriile asociative (fără antrenare) pot fi implementate într-un chip care poate conține 1000 neuroni cu câte 1000 intrări fiecare, având o viteză de calcul de 100 GCPS.

Dezavantajele implementărilor analogice sunt sensibilitatea la zgomote și variațiile parametrilor ceea ce duce la o precizie limitată a calculelor. Circuite construite după același proiect nu vor funcționa la fel, dar același lucru se poate spune și despre creierul biologic. Pe lângă dificultățile legate de proiectarea circuitelor analogice problema reprezentării ponderilor adaptabile limitează aplicabilitatea circuitelor analogice. Ponderile pot fi reprezentate prin rezistoare, dar acestea nu sunt adaptabile după producerea circuitului. Circuitele cu ponderi fixe pot fi utilizate numai în faza de propagare. Tehnicile care permit implementarea ponderilor variabile utilizează capacitățile, tranzistoarele cu poartă flotantă, dispozitivele cu cuplare prin sarcină (CCD), etc. Principalele probleme legate de aceste tehnici de

implementare apar datorită variațiilor parametrilor procesului, volatilitatea și slaba compatibilitate cu procesul tehnologic VLSI standard. Setul de ponderi pentru aceste circuite antrenabile se obțin prin antrenare pe un calculator și încărcare în chip.

Pentru a beneficia de viteza implementărilor analogice și de proprietatea de adaptabilitate a rețelelor neuronale ar fi necesară implementarea procesului de antrenare pe chip, dar implementarea majorității regulilor de învățare în circuitele VLSI analogice este foarte dificilă.

Cu toate că circuitele analogice nu vor atinge niciodată flexibilitatea ce poate fi obținută cu circuitele digitale, viteza lor și spațiul mai mic ocupat pe chip le fac atractive pentru implementarea rețelelor neuronale. Un alt avantaj îl reprezintă posibilitatea mai directă de interfațare cu lumea reală, preponderent analogică, în timp ce implementările digitale vor necesita întotdeauna convertoare analog digitale și digital analogice rapide pentru a prelua informații din lumea reală, respectiv pentru a trimite date înapoi.

În continuare sunt prezentate câteva neurochip-uri pur analogice adaptive [106].

- **ETANN**, Electrically Trainable Analog Neural Network (Intel Inc., CA, USA), a fost primul neurochip disponibil comercial care permite încărcarea ponderilor în urma antrenării dar nu permite învățarea on-board. Ponderile analogice sunt stocate ca diferența de tensiune între două porți flotante. Chip-ul conține 64 de neuroni și 1024 sinapse și are o viteză de 2GCPS.
- **The Mod2 Neurocomputer** (Naval Air Warfare Center Weapons Division, CA) Arhitectura acestui circuit este inspirată de structura sistemului olfactiv, auditiv și vizual uman. Mod2 este realizat cu circuite ETANN într-o arhitectură extensibilă care permite implementarea a diverse tipuri de rețele neuronale. O implementare inițială constă în 12 chip-uri ETTAN cu o viteză de calcul de 1,2 GCPS fiecare.
- **Fully analog chip** (Kansai University, Japan). Circuitul prototip constă într-un unitate neuronală, o unitate de antrenare și o unitate de control.

2.4.2 Implementarea digitală a rețelelor neuronale artificiale

Printre avantajele implementărilor digitale se pot enumera:

- sensibilitatea scăzută la perturbații electrice
- precizia ridicată
- ușurința proiectării
- repetabilitatea
- stocarea facilă a ponderilor
- raport performanță cost mai bun față de implementările analogice

Dezavantajele acestei metode de implementare sunt reprezentate de:

- aria mare de siliciu ocupata
- consumul ridicat de putere

În continuare se prezintă câteva implementări care folosesc circuite neuronale digitale [39], [40 - 43], [106], [210], [229].

- **SYNAPSE-1**, SYnthesis of Neural Algorithms on a Parallel Systolic Engine este un neurocomputer construit de Siemens AG, care constă dintr-o arie sistolică de procesoare, aranjate pe două rânduri și 4 coloane. Aceste procesoare sunt circuite neuronale speciale MA16 care implementează direct funcții comune rețelelor neuronale, cum ar fi multiplicarea matricială sau determinarea maximului. Toate

celelalte calcule care nu sunt critice se realizează folosind circuite comerciale. Ponderile sunt stocate în afara chip-ului în memorii locale. Fiecare chip conține o arie sistolică de 4 module de procesare, conținând multiplicatoare de 16x16 biți. Configurația standard pentru SYNAPSE-1 constă în 8 neurochip-uri MA16, două procesoare CISC MC68040, și o memorie DRAM de 128 Mocteți. Prototipul atinge viteza de 5,1GCPS (și 33 MCUPS), la o frecvență de ceas de 40 MHz.

- **CNAPS**, Connected Network of Adaptive Processors, (Adaptive Solutions, Inc., USA) este o arie de procesoare SIMD (Single Instruction, Multiple Data) cu 64 elemente de procesare pe chip, cum este prezentat în figura 2.7 [39].




Figura 2.7 Arhitectura CNAPS

Cele 64 elemente de procesare sunt circuite N6400 (figura 2.8), special proiectate, care se aseamănă cu circuitele DSP cu multiplicatoare de precizie limitată. Circuitele N6400 sunt conectate în cascadă și comunică prin magistrale comune.




Figura 2.8 Arhitectura elementului de procesare din CNAPS

Chip-urile dispun de o memorie SRAM suficientă pentru a stoca 128K ponderi pe 16 biți. Este prevăzut cu posibilitatea învățării pe chip. Fiecare N6400 conține 64 elemente de procesare și 256 Kocteți memorie de ponderi cu o rezoluție de (1-16 biți). Un singur chip poate atinge 1,6 GCPS (256 MCUPS, backpropagation) pentru ponderi pe 8 sau 16 biți și 12,8 GCPS pentru ponderi pe 1 bit.

Sistemul standard constă în patru chip-uri pe o placă controlate de un chip comun.

- **SNAP**, SIMD Neurocomputer Array Processor, (HNC, CA, USA), se bazează pe chip-urile HNC 100 NAP (Neural Array Processor), fiecare constând într-o arie uni-dimensională de 4 celule aritmetice. Organizarea elementelor de procesare este similară cu cea a sistemului CNAPS. O placă SNAP conține patru chip-uri HNC 100 NAP. O configurație standard de 2 plăci SNAP boards (32 procesoare) atinge 500 MCPS și 128 MCUPS (backpropagation).
- **CNS Connectionist Supercomputer** (ICSI, Berkeley, CA, USA), compus din 1024 noduri de procesare, care dau capacitate de calcul de 2 TeraOps (integer operations per second) și 32 Goctet de RAM. Un capăt al rețelei este rezervat pentru cuplarea dispozitivelor de Intrare/Iesire, permițând o lățime de bandă de până la 8 Gocteți/s. Performanța este de: 1011 CPS și 310 CUPS, care este de aproximativ 10.000 mai mare decât a unui stații RISC.
- **Hitachi WSI** (Hitachi Central Research Laboratory, Kokubinji Tokyo, Japan). Prototipul a fost lansat în 1990 fiind cea mai rapidă implementare a algoritmului backpropagation. Performanțe: 1152 noduri, 2,3 GCUPS.
- **LNeuro 1.0**, Learning Neurochip, (Neuromimetic Chip, Philips, Paris, France), este un circuit neuronal digital de uz general care implementează o rețea cu 32 neuroni de intrare și 16 neuroni de ieșire. Performanțe: 16 circuite LNeuro pe 4 plăci dedicate ajung la 19 MCPS, 4,2 MCUPS.
- **Mantra I** (Swiss Federal Institute of Technology) Performanțe: 400 MCPS, 133 MCUPS (backpropagation).
- **ZISC036** (IBM Micro electronics, France). Neurochip-ul Zero Instruction Set Computer (ZISC036) este primul dintr-o serie de implementări integrate a rețelelor neuronale bazate pe funcții radiale. Circuitul a fost proiectat pentru recunoaștere și clasificare în timp real. Are în componență 36 de neuroni cu memorie și regiștrii pentru stocarea datelor. Circuitele se pot lega în cascadă permițând implementarea de rețele de dimensiuni mari. Comunicația între circuite se face prin magistrale de comunicație. Circuitele ZISC pot fi ușor interfațate cu alte resurse hardware cum ar fi PC-urile.

Alte implementări, amintite în literatură, care folosesc circuite neuronale digitale sunt:

- **MY-NEUPOWER** (Hitachi Microcomputer System, Ltd., Tokyo, Japan)
- **Biologically-Inspired Emulator** (Duisberg, Germany)
- **INPG Architecture** (Institute Nationale Polytechnique de Grenoble, France)
- **BACHUS** (Darmstadt University of Technology, Univ. of Düsseldorf, Germany)
- **UTAK1**, Unit for Trained Adaptive Knowledge, (Catalunya University, Spain)
- **UCL** (Esprit Pygmalion/Galatea Project at University College London, UK)

2.4.3 Implementarea hibridă a rețelelor neuronale artificiale

Atât implementarea analogică cât și cea digitală oferă avantaje unice, așa cum s-au prezentat în paragrafele anterioare, dar de asemenea au și unele dezavantaje. Implementarea hibridă combină avantajele implementărilor analogice și a celor digitale.

În această categorie intră implementările bazate pe procesarea trenurilor de impulsuri (pulse stream) inspirate de comportamentul neuronilor reali. Ele reprezintă o abordare promițătoare a implementărilor hibride. În tehnica procesării impulsurilor starea analogică a neuronului este reprezentată ca o secvență de impulsuri. Aceasta oferă o serie de avantaje cu privire la consumul de putere, viteza de calcul și de propagare. Există mai multe tehnici de modulare a impulsurilor:

- Modularea în amplitudine a impulsului, în care amplitudinea unui impuls este modulată reflectând starea neuronului.
- Modularea în frecvență a impulsului. Valoarea analogică este reprezentată de frecvența unui impuls. Suma a două semnale se poate face simplu folosind un SAU logic, iar produsul se poate face cu un ȘI logic. Astfel operațiile elementare pot fi implementate cu porți logice simple.
- Modularea în durată a impulsului.
- Modularea în fază a impulsului.

Pe scurt există două avantaje ale procesării trenurilor de impulsuri:

- a. Circuitele analogice (de exemplu multiplicatoarele) ocupă mult mai puțin spațiu pe chip decât echivalentele lor digitale.
- b. Valorile analogice codate în format digital sunt robuste și ușor de transmis.

Printre implementările hibride cele mai cunoscute sunt [106]:

- **ANNA**, Analog Neural Network Arithmetic and logic unit, (AT&T Bell Labs, NJ, USA), este un chip care poate fi folosit pentru implementarea unei game largi de arhitecturi dar este optimizat pentru rețele neuronale conectate local și cu ponderi partajate. Ponderile sunt învățate în afara chip-ului, cuantificate la rezoluția chip-ului, și apoi încărcate în memoria ponderilor. Acestea sunt reprezentate de tensiuni. Interfața cu chip-ul este pur digitală cu două convertoare D/A care fac conversia valorii ponderilor reprezentate pe 6 biți în tensiunea corespunzătoare. Placa conține un procesor DSP în virgulă mobilă DSP-32C pentru faza de învățare și calculul stratului de ieșire a rețelei backpropagation. Chip-ul ANNA are 4096 sinapse și 8 neuroni. Performanțe: 5000 MCPS (valoare de vârf), 1000 la 2000 MCPS (în medie).
- **Epsilon**, Edinburgh Pulse Stream Implementation of a Learning Oriented Network, (Dept. of Electrical Engineering, Edinburgh University, UK), este un bloc constructiv generic care constă în 30 de noduri și 3600 ponderi sinaptice. Chip-ul are un singur strat dar poate fi legat în cascadă pentru a forma o rețea mai mare. Performanțe: 360 MCPS

2.4.4 Comparație între implementările ASIC și FPGA

2.4.4.1 Circuite integrate specifice aplicației (ASIC)

Circuitele ASIC sunt dispozitive dedicate, proiectate special pentru o aplicație și pot fi de tip analogic, digital sau pulse stream. Ele includ o varietate de soluții de la rețele neuronale de mici dimensiuni până la dimensiuni medii (de obicei mai puțin de 10.000 de sinapse, uneori până la 100.000). Avantajele lor sunt vitezele mari de procesare, putere consumată

scăzută și un raport scăzut preț/performanță în cazul producției în serie mare. Cu toate că în ASIC se pot implementa orice funcții, odată fabricate ele nu mai pot fi modificate, lipsa de flexibilitate fiind unul din dezavantajelor lor majore.

Faza de dezvoltare a unui circuit nou este cea mai costisitoare parte a unui proiect, cu un necesar de 1 până la 20 oameni-lună și un cost pentru măști, de la mai multe sute de mii de dolari (în tehnologia de 180 nm) până la 1,5 milioane dolari (în tehnologia de 90 nm). Deci circuitele ASIC se pretează doar la producții în serie mare sau când sunt necesare performanțe ridicate. Aceasta este un dezavantaj care limitează utilizarea lor pentru implementarea RNA.




Figura 2.9 Costul măștilor pentru diverse tehnologii de fabricație a circuitelor ASIC

2.4.4.2 Circuite logice programabile

Ariile de porți programabile de către utilizator (FPGA) sunt dispozitive ce pot fi configurate pentru implementarea aproape oricărui circuit digital deci și a rețelilor neuronale. Ele prezintă avantajul unei foarte mari flexibilități deoarece pot fi reprogramate ușor. FPGA-urile sunt ideale pentru aplicațiile prototip, în care trebuie să se producă versiuni numeroase ale proiectului, până la obținerea variantei finale, optime. Acestea sunt, de asemenea, ideale pentru lansarea rapidă a produselor și pentru aplicațiile de volum redus. Tabelul 2.1 prezintă o comparație din punct de vedere a costurilor între implementările FPGA și ASIC.

Tabelul 2.1 Comparație costuri FPGA – ASIC

	FPGA	ASIC.
Eșantioane prototip	50-1000 \$	>100.000 \$
Software PC	100-5000 \$	>25.000 \$
Software stații de lucru	10.000 \$	>50.000 \$

Circuitele FPGA permit o reconfigurare software rapidă a circuitului hardware pentru a adapta hardware-ul la o gamă largă de aplicații. Pe baza legii lui Moore, FPGA-urile cresc în densitate și viteză în aceeași măsură ca și procesoarele. Cu toate că FPGA-urile plătesc un preț în ceea ce privește viteza și densitatea (aria) datorită flexibilității lor, pentru anumite aplicații cu un număr suficient de operații paralele ele pot oferi un raport preț/performanță mai bun și putere disipată mai mică decât procesoarele actuale sau DSP-urile.

Datorită arhitecturii lor circuitele FPGA sunt potrivite pentru calculul paralel, ele fiind intens folosite în aplicațiile de procesare a imaginii și încep să fie folosite în implementarea rețelelor neuronale.

Circuitele cu FPGA pot fi proiectate cu aceleași unelte și limbaje de programare ca și circuitele ASIC dar reprogramabilitatea lor reduce în mod semnificativ timpul de lansare pe piață și costurile nerecurente (NRE, non-recurrent engineering), care includ: costurile proiectării, simulării, amortizarea programelor de proiectare, fabricarea măștilor și a tiparelor de testare, documentația, marketingul, etc. În același timp costurile recurente (RE, recurrent engineering) care includ fabricarea, testarea, încapsularea, asamblarea chip-ului, suportul tehnic aferent, etc., sunt mai mari (figura 2.10). De aceea ele sunt preferate pentru producția în serie mică și medie.




Figura 2.10 Evoluția costurilor de fabricație

Complexitatea circuitelor FPGA este exprimată în numărul de porți logice echivalente (unde o poartă = 4 tranzistoare) sau în numărul de celule logice care reprezintă un bloc component al unui FPGA. Există circuite de la câteva sute de porți până la câteva milioane de porți, astfel ele permit implementarea de rețele neuronale cu un singur neuron până la câteva sute de neuroni cu o capacitate de memorare de câteva sute de Kb pentru memorarea ponderilor. Rețelele neuronale trebuie să fie de dimensiuni mari deci pot ușor depăși capacitatea unui singur FPGA din ziua de azi. O soluție posibilă este stocarea parametrilor rețelei într-o memorie externă de tipul SDRAM sau DDRAM, conectată direct la FPGA.

2.4.5 Comparație între implementările folosind circuite DSP și FPGA

Principalele cerințe pentru implementările hardware ale rețelelor neuronale sunt necesitatea operării în timp real (sau la o viteză cât mai ridicată) și posibilitatea adaptării la schimbarea datelor de intrare, respectiv a condițiilor de calcul. Figura 2.11 prezintă o comparație între principalele tipuri de implementări din perspectiva celor două cerințe [178].

Prima cerință este cel mai bine satisfăcută de circuitele ASIC proiectate și realizate special pentru a răspunde aplicației sau domeniului de aplicații. Dezvoltarea unor circuite specifice duce însă de obicei la costuri prea mari. Cea de a doua cerință este de obicei adresată de circuitele programabile de tipul DSP. Cu toată flexibilitatea procesoarelor digitale de semnal, la implementarea unei rețele neuronale arhitectura rețelei trebuie adaptată la resursele procesorului. Avantajul flexibilității se plătește printr-o reducere a performanțelor și un consum de putere mai ridicat.




Figura 2.11 Spectrul implementărilor hardware a RNA

După cum se poate vedea din figura 2.11 circuitele reconfigurabile (FPGA) oferă un compromis între performanțele unui circuit specific și flexibilitatea unui circuit programabil prin soft. Ca și circuitele ASIC, acestea se remarcă prin abilitatea de a implementa direct circuite specializate în hardware. În plus, la fel ca și circuitele DSP pot fi ușor modificate în funcție de modificarea condițiilor de operare și a setului de date.

Procesoarele digitale de semnal convenționale utilizează o arhitectură care prin natura ei este serială. Blocurile de multiplicare – acumulare (MAC) sunt de obicei resurse partajate. Rețelele neuronale folosesc intensiv blocurile MAC deoarece fiecare intrare a neuronului trebuie multiplicată cu un coeficient și apoi rezultatele însumate. Cu cât rețeaua neuronală conține mai mulți neuroni și cu cât fiecare neuron are mai multe intrări, crește și numărul de blocuri MAC necesare pentru calculul rezultatului. Astfel în cazul unei rețele simple având un singur strat cu 15 neuroni cu câte 15 intrări sunt necesare un număr de 225 operații de multiplicare acumulare pentru calculul ieșirii rețelei pentru un singur vector de date aplicat la intrare. Folosirea unui procesor cu frecvență de lucru ridicată creează dificultăți suplimentare.




Figura 2.12 Implementarea unei RNA folosind un singur bloc MAC

Implementarea RNA folosind DSP-uri este foarte eficientă doar în cazul unor semnale cu frecvență mică și medie.

În cazul utilizării unui procesor cu un singur bloc MAC, relația dintre rata de eșantionare și complexitatea rețelei (număr de operații MAC necesare) este dată de formula:

$$\frac{\text{Frecvența procesor}}{\text{Nr. operații pe eșantion}} = \text{Rata max. de eșantionare} \quad (2.1)$$

Odată cu creșterea complexității rețelei neuronale crește numărului de operații MAC, și în consecință timpul de calcul a răspunsului rețelei pentru fiecare eșantion de date de intrare este mai lung. Din relația 2.1 rezultă necesitatea scăderii ratei de eșantionare (Figura 2.13).




Figura 2.13 Procesarea secvențială limitează performanțele sistemului

La funcționarea în timp real, pentru semnale de frecvență foarte ridicată este necesară utilizarea tehnicii de procesare în paralel utilizând mai multe blocuri MAC.

La implementarea în circuite FPGA a procesării paralele, un neuron folosește un bloc MAC dacă se implementează un paralelism de nod sau câte un bloc de multiplicare pentru fiecare intrare (sinapsă) a neuronului și apoi un bloc de acumulare, în cazul paralelismului de sinapsă.

În primul caz, RNA din exemplul precedent (prezentat în figura 2.12) furnizează un răspuns corect după 15 unități de timp (o unitate de timp = timpul necesar efectuării unei operații de multiplicare – acumulare), deoarece cei 15 neuroni lucrează în paralel.

În cel de-al doilea caz răspunsul RNA se obține după o singură unitate de timp, deoarece toate înmulțirile dintre datele de intrare și ponderile sinaptice sunt efectuate în paralel.




Figura 2.14 Implementarea unui paralelism de sinapsă pentru un neuron

Performanța circuitelor FPGA poate atinge 500 miliarde de MAC pe secundă într-un Virtex II XC2V8000 care este cu mult mai mult decât ceea ce poate fi realizat cu un procesor DSP convențional. O comparație între performanțele celui mai rapid DSP și a câtorva circuite FPGA este prezentată în tabelul 2.2.

Tabelul 2.2 Comparație între performanțele DSP și FPGA

Funcția implementată	Cel mai rapid procesor DSP	Virtex-II	Virtex-II Pro	Spartan-3
8 x 8 MAC	5,7 miliarde MAC/s	0,5 Tera MAC/s	1 Tera MAC/s	0,27 Tera MAC/s
Filtru FIR - 256 date/coeficienți - 16-biți	11.16 MSPS 720 MHz	180 MSPS 180 MHz	300 MSPS 300 MHz	140 MSPS 140 MHz
FFT Complex - 1024 puncte, date 16-biți	8,5 μ s 720 MHz	0,914 μ s* 140 MHz	0,853 μ s** 150 MHz	0,914 μ s*** 140 MHz

* Folosind 96 de multiplicatoare dedicate și 24 blocuri RAM din Vitex-II (XC2V3000)

** Folosind 96 de multiplicatoare dedicate și 24 blocuri RAM din Vitex-II Pro (XC2VP30)

*** Folosind 96 de multiplicatoare dedicate și 24 blocuri RAM din Spartan-3 (XC3S4000)

Procesorul de semnal cu care s-a făcut comparația este TMS320C64x. Acesta are patru blocuri MAC de 16x16 biți care pot lucra în paralel la o frecvență maximă de 720 MHz. Fiecare bloc MAC poate fi folosit ca două blocuri separate de 8x8 astfel încât rezultă:

$$8 \times 720 \text{ MHz} = 5,76 \text{ miliarde MAC/s}$$

Circuitul FPGA XC2V8000 are 46.592 celule logice elementare (slice-uri), care permit efectuarea a aproximativ 461 miliarde MAC/s și de asemenea 168 multiplicatoare dedicate care lucrează la frecvența de ~ 180 Hz (pentru 8x8) astfel încât:

$$168 \times 180 \text{ MHz} = 30 \text{ miliarde MAC/s,}$$

deci un total general de $461 + 30 = 491$ miliarde MAC/s.

2.5 Implementări hibride hardware software

Deoarece atât implementările hardware cât și cele software au avantaje și dezavantaje, o combinație potrivită a celor două metode poate duce la crearea de sisteme cu performanțe superioare și consum redus de putere sau sisteme dedicate care sunt tot mai răspândite.

Avantajele implementărilor hibride rezidă în combinarea dintre flexibilitatea părții software și performanțele de viteză și consum de putere ale părții hardware.

Dezavantajul implementărilor hibride este reprezentat de complexitatea mai ridicată de proiectare decât în cazul implementărilor software. De aceea majoritatea implementărilor sunt software, în cazul aplicațiilor în care ele oferă performanțe cum ar fi viteză, consum și fiabilitate corespunzătoare, chiar dacă alte caracteristici cum sunt costul și dimensiunile sunt mai puțin performante. Implementările HW/SW devin atractive în cazul în care sunt necesare performanțe ridicate (viteză mai mare, dimensiuni mai mici, cost mai mic, fiabilitate mai mare, consum mai redus). Acesta este și cazul implementărilor rețelelor neuronale, care necesită un efort de calcul mare.

În prezent există puține platforme comerciale de uz general pentru sisteme hibride HW/SW, cum ar fi:

- Carmen produs de SISDA [184]
- SMT355 produs de Sundance [254]
- E5 și A7 produs de Triscend [255]
- Excalibur produs de Altera [256]

de aceea multe aplicații necesită dezvoltarea de un chip sau a unei plăci specifice.

Tehnica de proiectare HW/SW codesign este cea mai potrivită pentru implementarea RNA. Ea permite proiectarea întregului sistem folosind același limbaj pentru descrierea, simularea, ajustarea și depanarea părții HW cât și acelei SW în mod unitar. Sistemul este descris cu ajutorul unui limbaj potrivit (cum ar fi Simulink, Java, etc.), cu care se poate genera un cod software (pentru un emulator sau DSP) sau descrierea unui sistem digital (un ASIC sau FPGA) sau combinația cea mai eficientă a celor două din punct de vedere a costului, dimensiunii, puterii consumare, etc.

În cazul rețelelor neuronale faza de învățare se pretează a fi implementată software (procesoare de uz general, Matlab), putându-se utiliza reprezentarea în virgulă mobilă ceea ce duce la convergența și acuratețea rețelei. Faza de propagare trebuie implementată hardware datorită cerințelor de viteză. Utilizând circuite dedicate (FPGA) operațiile de multiplicare-acumulare pot fi executate în paralel. În software (și în DSP) acest paralelism este imposibil deoarece execuția este secvențială.

Sistemele pe un chip (SoC's, systems-on-a-chip) reprezintă un caz particular al sistemelor hibride HW/SW, în care ambele părți, cea HW și cea SW sunt integrate pe aceeași arie de siliciu. Acestea pot conține și circuite analogice sau dispozitive de putere.

2.6 Alte aspecte pentru selectarea modului de implementare

În continuare sunt prezentate câteva caracteristici care chiar dacă nu afectează direct performanțele rețelelor implementate, trebuie luate în considerare când se optează pentru una sau alta dintre posibilitățile de implementare.

2.6.1 Flexibilitatea

Flexibilitatea este foarte importantă ori de câte ori se dorește utilizarea unei rețele neuronale în mai multe aplicații, unde arhitectura rețelei, numărul de straturi, numărul de neuroni ai stratului ascuns, numărul de intrări sau de ieșiri, sau valoarea ponderilor se poate modifica. Cu cât sunt mai flexibile cu atât acestea se pot adapta mai ușor aplicației.

Implementările software sunt cele mai flexibile dar au rareori performanțe bune. Implementările cu ponderi fixe (cele analogice, mixte și în circuite ASIC) sunt cele mai puțin flexibile, ele se pot utiliza doar pentru producție de serie de mare, caz în care costurile nerecurente devin neglijabile. Implementările complet paralele cu ponderi programabile (sau antrenabile) sunt mult mai flexibile dar ridică problema memorării ponderilor în cazul implementărilor hardware analogice. În prezent circuitele logice programabile de tipul FPGA (în combinație cu tehnica HW/SW codesign) oferă cel mai bun compromis între flexibilitate, cost și timp de lansare pe piață, cu excepția producției în serii mari sau cerințe foarte particulare. Tehnica HW/SW codesign îmbunătățește și flexibilitatea implementărilor digitale și hibride prin reducerea semnificativă a timpului de (re)proiectare.

2.6.2 Integrarea cu alte sisteme

În majoritatea aplicațiilor rețeaua neuronală este doar o parte din sistem, deci ea trebuie să fie integrată împreună cu alte subsisteme foarte diferite (filtrare, preprocesare, interfețe utilizator, circuite de evaluare a performanțelor, etc). Integrarea este dificilă în cazul implementărilor analogice și hibride (pulse stream), mai simplă în digital și foarte simplă în software. Tehnica HW/SW codesign simplifică foarte mult integrarea în cazul implementărilor hibride.

2.6.3 Timp de lansare pe piață

Acest aspect este o preocupare importantă pentru aplicațiile industriale, dar este mai puțin importantă pentru proiectele academice. Acest timp este alcătuit din două componente:

1. Faza de proiectare, care depinde de efortul economic depus;
2. Faza de fabricație, care depinde în cea mai mare măsură de tehnologia de fabricație aleasă.

Circuitele ASIC analogice și pulse stream au cel mai lung timp de lansare pe piață, deoarece trebuie proiectate și simulate la nivel de tranzistor și apoi testate. Faza de proiectare necesită de obicei între 6 și 24 oameni-lună, astfel timpul total nu poate fi mai mic de câteva luni, o valoare mai apropiată de realitate fiind cuprinsă între 6 până la 24 de luni.




Figura 2.15 Dinamica schimbărilor în industria electronică

Circuitele digitale sunt mai simplu de proiectat și testat deoarece pot fi proiectate la nivel de poartă logică sau nivel funcțional. Faza de proiectare durează între 0,5 până la 2 oameni-lună pentru FPGA sau software și respectiv între 1 și 6 luni pentru ASIC, ajungând astfel la un timp de lansare pe piață de 0,5 până la 2 luni, pentru FPGA sau SW, respectiv între 1 și 6 luni pentru ASIC digitale.

În industria electronică a bunurilor de larg consum există o tendință clară de reducere a timpului până la care se ajunge la producția în masă dar și a timpului de menținere pe piață a unui produs (figura 2.15).

Reducerea timpului de lansare pe piață duce la mărirea profitului așa cum se prezintă în figura 2.16. Prima companie care lansează pe piață un produs nou ocupă cu aproximativ 40% mai mult decât următoarea companie.




Figura 2.16 Importanța scurtării timpului de lansare pe piață a unui produs

Utilizarea unei tehnici de codesign HW/SW asociată cu circuitele FPGA poate micșora și mai mult timpul de lansare pe piață până la o săptămână. Prezenta teză propune o metodă de implementare folosind o tehnică de codesign HW/SW folosind un toolbox pentru Simulink creat de firma Xilinx pentru procesarea digitală a semnalelor. Aceasta permite integrarea facilă a rețelelor neuronale împreună cu alte blocuri funcționale hardware sau din bibliotecile standard Simulink. În prezent acesta este unul din foarte puținele medii de proiectare HW/SW integrat.

Implementările software au cel mai scurt timp de lansare pe piață, datorită mării flexibilități și interfeței prietenoase a limbajelor de programare și a compilatoarelor. Acesta este motivul principal pentru care ele sunt mai prezente pe piață decât implementările hardware.

2.6.4 Toleranța la erori

Orice defect într-un procesor secvențial duce la oprirea calculului și blocarea întregii rețele, în timp ce anumite defecte într-o rețea complet paralelă afectează calculul contribuției unei singure sinapse (eventual a unui neuron), care de obicei are un efect neglijabil asupra performanțelor întregii rețele. Rețelele paralele sunt în mod intrinsec mult mai tolerante la erori decât rețelele secvențiale în timp ce rețelele parțial paralele se situează între cele două.

2.6.5 Testabilitatea

Testarea este o problemă majoră pentru orice implementare hardware. Există câteva tipuri de verificări care trebuie făcute, cu impact diferit asupra costurilor:

- *testarea proiectului*, se referă la verificarea corectitudinii proiectării circuitelor și se face prin intermediul simulării și duce la descoperirea majorității defectelor de proiectare. Proiectele academice sunt mai puțin testate în timp ce proiectele industriale sunt testate cu mare atenție. Această testare este de obicei costisitoare, având un impact semnificativ asupra costurilor nerecurente, cu excepția cazurilor când se utilizează pentru implementare procesoare comerciale sau FPGA-uri.
- *testarea chip-ului*, se referă la verificarea faptului că chip-ul produs este fără defecte sau, când pe chip există unități de procesare (PEs, processing elements) suplimentare, localizarea și substituirea elementelor de procesare defecte. Testarea chip-ului se face de către producător, pentru dispozitivele industriale sau comerciale, respectiv de

proiectant în cazul dispozitivelor academice. Testarea chip-ului este foarte dificilă în cazul circuitelor ASIC analogice și pulse stream. În cazul circuitelor FPGA sau a altor procesoare comerciale testarea este făcută deja de către fabricant. Testarea chip-ului afectează costurile recurente.

- *autotestare*, permite ca chip-ul să se autotesteze în timpul funcționării normale. Este o facilitate întâlnită numai în sistemele foarte complexe care afectează dimensiunile chip-ului și deci costurile recurente.
- *testarea sistemului*, este verificarea funcționării corecte a întregului sistem compus din chip, plăci, soft, interfețe utilizator, senzori, actuatori, etc.

2.7 Concluzii

Acest capitol a prezentat și comparat posibilitățile existente pentru implementarea hardware a rețelelor neuronale artificiale. Au fost prezentate avantajele și dezavantajele tehnicilor de implementare analogice, digitale și hibride, așa cum sunt ele sumarizate în tabelul 2.3 [132].

Tabelul 2.3 Comparație între performanțele diverselor implementări ale RNA

	Viteză	Putere	Dim. chip	Repetabilitate	Precizie	Timp lansare	Cost nerec.	Cost rec.	Cant.	Integrabilitate	Flexibilitate
Analogic, pond. volatile	Foarte mare	Foarte mică	Mic-med.	Mică	Mică	Foarte mare	Foarte mari	Mici-med.	Mare	Mică-med.	Mică
Analogic, ponderi fixe	Foarte mare	Foarte mică	Mic-med.	Mică	Mică	Foarte mare	Foarte mari	Med-mari	Mare	Mică-med.	Foarte mică
Pulse stream, pond. volatile	Mare	Mică	Mică	Mică-med.	Mică-med.	Foarte mare	Mari	Mici-med.	Mare	Mică	Mică
Pulse stream, ponderi fixe	Mare	Mică	Mică	Mică-med.	Mică-med.	Foarte mare	Mari	Med-mari	Mare	Mică	Foarte mică
Digit. ASIC, off-chip	Mică-med	Med-mare	Mic-med.*	Foarte mare	Oarecare	Mare	Mari	Mici	Mare	Medie	Mică-med.
Digit. ASIC, on-chip	Mare	Med-mare	Mare	Foarte mare	Oarecare	Mare	Mari	Mici	Mare	Medie	Mică-med.
Digit. FPGA, off-chip	Mică-med	Mare	Mic-med.*	Foarte mare	Oarecare	Mic	Mici	Medii	Med-mare	Medie-mare	Mare
Digit. FPGA, on-chip	Mare	Mare	Mare	Foarte mare	Oarecare	Mic	Mici	Medii	Med-mare	Medie-mare	Mare
SW în DSP sau PC	Mică-med	Foarte mare	Mic-med.*	Foarte mare	8,16 sau 32 biți	Foarte mic	Foarte mici	Mici-med.	Orice	Foarte Mare	Foarte mare

* Includ memorie externă pentru ponderi.

Următoarele attribute permit compararea caracteristicilor implementărilor hardware a rețelelor neuronale artificiale.

1. Tipul dispozitivului

RNA pot fi implementate hardware folosind un:

- neuro-chip sau neurocomputer
- chip standard

2. Proprietățile neuronilor

Atributele legate de proprietățile neuronilor implementați sunt:

- a. numărul neuronilor
- b. locul memorării stării neuronului: pe chip sau în afara chip-ului
- c. modul de memorare a stării neuronului: analogic/digital
- d. precizie (număr de biți)

Numărul de neuroni se specifică direct. Starea neuronului poate fi memorată pe chip sau în afara lui. În cazul memorării pe chip aceasta poate fi făcută în formă analogică sau digitală. Sub formă analogică există posibilitatea reprezentării sub forma unei tensiuni sau a unei frecvențe. Precizia este numărul de biți care sunt utilizați pentru reprezentarea valorii de ieșire a neuronului.

3. Ponderile

Caracteristicile legate de ponderi sunt:

- a. memorarea ponderilor pe chip sau în afara chip-ului
- b. numărul de sinapse
- c. tipul ponderilor: analogic/digital

Memorarea ponderilor se poate face pe chip sau în afara lui. În cazul memorării pe chip-aceasta poate fi în format digital sau analogic. În formă analogică ponderile sunt stocate sub formă de tensiune sau sarcini electrice.

4. Caracteristicile de activare

Caracteristicile legate de activare, care necesită calculul sumei de produse sunt:

- a. calcul analogic sau digital
- b. ieșirea blocului de activare: probabilistic sau deterministic

Calculul activării (ieșirii nete) se face totdeauna pe chip în formă analogică sau digitală. Dacă rezultatul sumei de produse se aplică direct funcției de activare atunci ieșirea este deterministică, iar dacă ieșirii nete sau semnalului de intrare i se adaugă un factor de zgomot ieșirea devine probabilistică.

5. Caracteristicile funcției de transfer

Atributele care determină caracteristicile funcției de activare sunt:

- a. implementarea funcției de transfer: pe chip sau în afara lui
- b. tipul funcției de transfer: analogic sau digital
- c. evaluarea funcției de transfer: prag, tabele de memorii sau calcul

Funcția de transfer poate fi implementată în afara chip-ului sau pe chip sub formă analogică sau digitală. Implementarea în formă digitală a funcția de transfer presupune utilizarea unei tabele de memorii (look-up table), o comparare cu un prag sau un calcul direct. În cazul implementării analogice se pot utiliza circuite electronice cum ar fi amplificatoarele operaționale.

6. Modul de învățare

În funcție de modul cum are loc procesul de învățare aceasta poate fi:

- a. învățare pe chip sau în afara lui
- b. de sine stătătoare sau pe un calculator gazdă

Ponderile pot fi actualizate în urma unui proces de învățare. Dacă este posibilă învățarea pe chip, actualizarea ponderilor se poate face în mod automat pe chip. În cazul învățării off-chip calculul ponderilor se face pe un calculator gazdă și apoi se încarcă pe chip.

7. Viteza

Există două caracteristici de viteză:

- a. viteza de învățare
- b. viteza de propagare

Viteza de învățare se referă la calculul și actualizarea ponderilor în faza de învățare. Se măsoară în număr de conexiuni actualizate pe secundă (CUPS).

Viteza de propagare se referă la calculul produsului dintre ponderi și semnalele de intrare și calculul funcției de transfer. Ea indică cât de potrivită este arhitectura pentru algoritmul folosit și se măsoară în conexiuni pe secundă (CPS).

8. Numărul de intrări și de ieșiri

Numărul de intrări și de ieșiri poate fi fix sau în cazul circuitelor reconfigurabile variabil.

Pe baza celor prezentate mai sus tabelul 2.4 [15] prezintă o serie de dispozitive comerciale. S-au folosit următoarele notații:

- I: intrare
- O: ieșire
- A: blocul funcției de activare
- W: blocul ponderilor
- S: blocul de stare a neuronului (Neuron state block)
- T: funcția de transfer
- L: instruire
- a: analogic
- d: digital
- o: pe chip
- f: în afara chip-ului

Tabelul 2.4 Clasificarea implementărilor hardware a RNA

Clasa rețelei neuronale hardware	Caracteristici
Neurochip-uri digitale de uz special (Special Purpose Digital Neuro-chips)	
TiNMANN – Kohonen SOFM	Id/Ad/Wdo/Sdo/Tdo/Lo
Hughes M1718 – Multilayer Perceptron	Id/Ad/Wdo/Sdo/Tdo/Lf
EPLI France chip – Hopfield	Id/Ad/Wdo/Sdo/Tdo/Lo
Neurochip-uri analogice de uz special (Special Purpose Analog Neuro-Chip)	
Synaptics 110XX Object Recognized chip – Silicon Retina	Ia/Aa/Wao/Sao/Tao/Lf
Jolus Hopkins University chip – Silicon Cortex	Ia/Aa/Wao/Sao/Tao/Lf
Catholic University of Louvain processor chip – LVQ, RBF	Ia/Aa/Wao/Sao/Tao/Lo
Neurochip-uri digital-analogice de uz special (Special Purpose D-A Neuro-chips)	
BELLCORE CLNN 32 – Boltzmann Machine	Ia/Aa/Wdo/Sao/Tao/Lo
Kakadu-Multilayer Perceptron	Ia/Aa/Wdo/Saf/Tao/Lf
BELL Labs NET 32K – Template Matching	Id/Aa/Wso/Sdo/Tdo/Lf
Fujitsu chip	Ia/Aa/Wdo/Sao/Tao/Lf
Jet Propulsion Laboratory chip – Hopfield	Ia/Aa/Wdo/Sao/Tao/Lf

Clasa rețelei neuronale hardware	Caracteristici
National Microelectronics Center (CNM) chip – ART1	Id/Aa/Wao/Sdo/Tao/Lo
Neurochip-uri digitale de uz general (General Purpose Digital Neuro-chips)	
Ni1000 (Nestor)	Id/Ad/Wdo/Sdo/Tdo/Lo
Hirai's Chip	Id/Ad/Wdo/Sdo/Tdo/Lo
Digital chip (HITACHI)	Id/Ad/Wdo/Sdo/Tdo/Lo
MA 16 (Siemens)	Id/Ad/Wdf/Sdo/Tdf/Lf
GENES IV (EPFL)	Id/Ad/Wdf/Sdo/Tdf/Lo
ZISC 036 (IBM)	Id/Ad/Wdo/Sdo/Tdo/Lo
MT19003 (Micro Circuit Engineering)	Id/Ad/Wdf/Sdf/Tdf/Lf
MD – 1220 (Micro Devices)	Id/Ad/Wdo/Sdo/Tdo/Lf
NLX – 420 (Neural Logix)	Id/Ad/Wdf/Sdo/Tdo/Lf
OBL (Oxford Computer)	Id/Ad/Wdo/Sdo/Tdo/Lo
Pram – 256 (UCLi)	Id/Ad/Wdf/Sdo/Tdo/Lo
L-Neuro I (Philips)	Id/Ad/Wdo/Sdo/Tdf/Lf
100-NAP (HNC)	Id/Ad/Wdf/Sdo/Tdo/Lo
N64000 (Inova)	Id/Ad/Wdo/Sdo/Tdo/Lo
MM32K (Current Technology)	Id/Ad/Wdo/Sdo/Tdo/Lo
RN-200 (RICH0)	Id/Ad/Wdo/Sdo/Tdo/Lo
Neurochip-uri digital-analogice de uz general (General Purpose D–A Neuro-chips)	
EPSILON (University of Edinburgh)	Ia/Aa/Wao/Sdo/Tao/Lf
ANNA (AT & T Bell Labs)	Id/Aa/Wao/Sdo/Tao/Lf
ETANN (Intel)	Ia/Aa/Wdo/Sao/Tao/Lf
Neuro Classifier (Mesa Research)	Ia/Aa/Wdo/Sao/Tao/Lf
Neuroprocessor CCD chip (MIT)	Ia/Aa/Wdo/Sao/Tdo/Lf
Neurocalculatoare digitale de uz general (Neurocomputers General Purpose Digital)	
CNAPs (Adaptive Solutions)	Id/Ad/Wdo/Sdo/Tdo/Lo
BSP400 (Leiden University)	Id/Ad/Wdo/Sdo/Tdo/Lo
WSI (Hitachi)	Id/Ad/Wdo/Sdo/Tdf/Lo
MARK (TRW)	Id/Ad/Wdo/Sdo/Tdo/Lo
SNAP (HNC)	Id/Ad/Wdf/Sdo/Tdo/Lo
MANTRA (EPFL)	Id/Ad/Wdf/Sdo/Tdf/Lo
SYNAPSE (Siemens)	Id/Ad/Wdf/Sdo/Tdf/Lo

Implementările analogice și pulse stream sunt preferate pentru o producție în serie mare, pentru un consum redus de putere, rată de eșantionare mare, dimensiuni mici, de preferință cu ponderi fixe și o precizie mai mică.

Implementările digitale cu memorie pe chip sunt preferate pentru o precizie mai mare, repetabilitate mare, sensibilitate mică la perturbații, testabilitate mai bună, flexibilitate mai mare și compatibilitate cu alte tipuri de procesare, de obicei pentru rețele neuronale de dimensiuni mai mici.

Implementările digitale cu memorie în afara chip-ului sunt depășite în toate domeniile de DSP-uri sau alte procesoare, care oferă performanțe cel puțin egale la prețuri mai mici și un timp de dezvoltare mai mic. Doar consumul de putere este ceva mai redus.

Implementările digitale pot fi realizate mai ușor datorită existenței programelor de proiectare asistată. Există și câteva circuite comerciale de uz general care dispun de un set de instrucțiuni sau de o arhitectură specifică rețelelor neuronale.

Implementările analogice sunt mult mai greu de proiectat și sunt potrivite numai pentru producțiile de serie mare sau aplicații foarte specifice, fiind singura soluție în cazul cerințelor legate de consumul de putere redus și frecvența de eșantionare ridicată.

Toate implementările software și hibride cu FPGA sunt mult mai ieftine în cazul seriilor mici și medii, cu excepția aplicațiilor de viteză foarte mare. Implementările hibride și de tipul „sistem pe un chip” sunt foarte potrivite pentru sistemele dedicate oferind cel mai bun raport preț/performanță, datorită efortului mic de proiectare în tehnica HW/SW codesign.

Proiectarea integrată hardware-software (HW/SW codesign) a rețelelor neuronale artificiale devine tot mai răspândită deoarece oferă:

- viteză de procesare foarte mare sau medie spre mare la un preț mai scăzut, prin combinarea circuitelor HW mai rapide cu părțile software mai ieftine și mai flexibile;
- proiectarea simplă a „sistemelor pe un chip” care integrează pe un chip părțile hardware și software;
- toleranță crescută la defecte deoarece părțile HW și SW se pot testa sau își pot compensa defectele reciproc.

În concluzie implementările în circuite dedicate hardware pierd teren în timp ce implementările hibride HW/SW sunt tot mai folosite pentru dezvoltarea rapidă de sisteme specifice ce includ și blocuri de rețele neuronale.

Figura 2.17 [106] prezintă performanțele pentru mai multe arhitecturi. Performanța neurocomputerelor este exprimată în numărul de conexiuni. Viteza este măsurată în conexiuni pe secundă CPS. Poziția în grafic este starea de fapt la un moment dat și are doar scop orientativ. Implementările seriale sunt poziționate în colțul din stânga-jos. Sistemele multiprocesor, masiv paralele realizate cu neurochip-uri analogice au cele mai mari dimensiuni și cea mai mare viteză. Pentru comparare graficul prezintă și patru implementări biologice. Performanțele creierului uman, exprimate în număr de conexiuni și număr de conexiuni pe secundă, depășesc cu mult implementările artificiale.




Figura 2.17 Performanțele neurocomputerelor

Implementarea rețelelor neuronale artificiale în FPGA

3.1 Introducere

Rețelele neuronale artificiale sunt de inspirație biologică și necesită calcul paralel. Un model real poate să atingă 1 milion de neuroni și zeci de miliarde de conexiuni. Microprocesoarele și procesoarele digitale de semnal nu sunt potrivite pentru implementarea calculului paralel. Proiectarea de module complet paralele este posibilă în circuitele ASIC dar sunt scumpe, dezvoltarea lor necesită un timp îndelungat, iar RNA obținută este potrivită unui singur tip (clase) de aplicații.

Problemele care se pun la implementarea rețelelor neuronale (software sau hardware) se referă la:

- topologia rețelei (cu propagare înainte sau cu reacție)
- numărul de intrări și de ieșiri
- numărul de neuroni
- numărul de sinapse per neuron
- numărul de straturi
- algoritmul de învățare
- operații (calculul) în virgulă mobilă

Pentru implementările hardware se mai pun suplimentar următoarele probleme:

- tehnologia folosită (analogic, digital sau hibrid)
- reprezentarea numerică a intrărilor, ponderilor sinaptice și a ieșirilor funcției de activare (în virgulă fixă sau mobilă)
- precizia reprezentării intrărilor, ponderilor sinaptice și a ieșirilor funcției de activare (număr de biți)

Costul, performanțele și reconfigurabilitatea sunt determinate de tehnologia aleasă pentru implementare:

- implementările analogice au o performanță bună și preț scăzut, dar sunt dificil de implementat datorită cerințelor legate de referințele de tensiune și există probleme legate de stocarea ponderilor [173]
- implementările digitale în ASIC au preț mai ridicat și performanțe mai scăzute, dar sunt mai ușor de implementat

Ambele tehnologii, atât cea analogică cât și cea digitală în ASIC au topologie fixă deci sunt dedicate unei anumite aplicații.

Circuitele FPGA oferă nu numai paralelismul calculelor ci și flexibilitatea oferită de reprogramabilitate, scurtarea ciclului de fabricație și reducerea costurilor. De asemenea ele permit testarea diferitelor topologii de RNA folosind același hardware.

Datorită avantajelor oferite circuitele FPGA sunt tot mai folosite pentru implementarea RNA în hardware așa cum se prezintă și în [10]-[14], [18]-[19], [36], [71], [75], [96], [107], [116], [149]-[151], [185], [192], [216].

În continuare este prezentată arhitectura circuitelor FPGA, problemele care se pun la implementarea RNA în FPGA și se trec în revistă implementările existente.

3.2 Descrierea arhitecturii FPGA

Ariile logice reconfigurabile sunt cele mai răspândite circuite programabile în momentul de față. Ciclul redus de proiectare și densitatea elementelor integrate fac ca aceste circuite să fie preferate în proiectarea sistemelor digitale. Efortul de proiectare și riscul sunt mai reduse în comparație cu reducerea costurilor de proiectare, dar utilizate într-un volum mic ele sunt costisitoare.

Ariile logice FPGA au fost introduse în 1985 de firma XILINX. Poziția de lider a fost păstrată prin continua îmbunătățire a circuitelor, și prin oferta soluțiilor de proiectare completă. Criteriile pe baza cărora firma și-a păstrat prestigiul se pot unii în așa numitul "triunghi de siliciu", în care fiecare latură (siliciu, software și servicii oferite) își are importanța sa.

Procesul de proiectare cu circuite XILINX FPGA este rapid și eficient, iar durata acestui proces este de câteva zile în comparație cu câteva săptămâni, termen obișnuit cu alte tipuri de circuite programabile.




Figura 3.1 Arhitectura internă FPGA

Circuitele FPGA au structura internă asemănătoare cu cea a ariilor generice. Structura internă prezentată în figura 3.1, este organizată într-o matrice de celule înconjurată la periferie de celulele de intrare/ieșire I/O. Segmentele de interconexiuni din metal pot realiza prin intermediul punctelor de conexiune, legături între celulele logice configurabile și celulele de intrare/ieșire.

Abundența de porți logice, registre, interfețe I/O cu o viteză de răspuns mare, sunt doar câteva caracteristici ale circuitelor logice reprogramabile FPGA. Seria circuitelor cu aria de configurare de tip SRAM include în principal următoarele familii de produse: Spartan-I, Spartan-II, Spartan 3, Virtex, Virtex-II, Virtex-II Pro și Virtex-4 [221-225].

În continuare se prezintă pe scurt structura unui circuit din familia Virtex-II folosit pentru implementarea de rețele neuronale artificiale. Circuitele din familia Virtex-II sunt proiectate pentru dezvoltarea de aplicații de mare performanță, la o densitate medie și mare. Familia Virtex-II oferă soluții complete pentru aplicații din domeniul telecomunicațiilor, rețele, procesarea digitală a semnalelor, etc. De asemenea circuitele sunt prevăzute cu posibilitatea de interfațare cu varietate foarte mare de standarde, printre care PCI, LVDS, DDR, etc.

Realizate în tehnologie CMOS de 0,15 μm arhitectura lor este optimizată pentru viteză mare la un consum mic de putere. Așa cum se poate vedea în tabelul 3.1 familia este compusă din 11 circuite care conțin între 40.000 și 8 milioane de porți logice echivalente.

Tabelul 3.1 Membrii familiei Virtex-II

Circuitul	Porți logice echivalente	CLB (1 CLB = 4 slice = Max 128 biți)			Blocuri multiplicat.	Bloc SelectRAM		DCM	Nr. max. I/E
		Arie de Linii x Coloane	Slice-uri	Max. RAM Distribuit Kbiți		Bloc 18K bit	Max RAM (Kbiți)		
XC2V40	40K	8 x 8	256	8	4	4	72	4	88
XC2V80	80K	16 x 8	512	16	8	8	144	4	120
XC2V250	250K	24 x 16	1.536	48	24	24	432	8	200
XC2V500	500K	32 x 24	3.072	96	32	32	576	8	264
XC2V1000	1M	40 x 32	5.120	160	40	40	720	8	432
XC2V1500	1.5M	48 x 40	7.680	240	48	48	864	8	528
XC2V2000	2M	56 x 48	10.752	336	56	56	1.008	8	624
XC2V3000	3M	64 x 56	14.336	448	96	96	1.728	12	720
XC2V4000	4M	80 x 72	23.040	720	120	120	2.160	12	912
XC2V6000	6M	96 x 88	33.792	1.056	144	144	2.592	12	1.104
XC2V8000	8M	112 x 104	46.592	1.456	168	168	3.024	12	1.108

3.2.1 Descrierea structurii interne a circuitelor FPGA din familia Virtex-II

Familia **Virtex-II** [223] este implementată într-o structură regulată, flexibilă cu o arhitectură programabilă, realizată prin blocuri logice configurabile (*Configurable Logic Blocks, CLBs*), blocuri de intrare/ieșire (*Input/Output Blocks, IOBs*), module de memorie bloc RAM (*Bloc SelectRAM*), multiplicatoare dedicate *Multiplier Blocks*), blocuri DCM (*Digital Clock Manager*), și resurse de conexiuni programabile (*Active Interconnect Technology Interconnects*).

Circuitele sunt configurate cu ajutorul memoriei interne (inaccesibilă utilizatorului). Configurația este realizată fie în mod activ de către **FPGA** prin citirea unei memorii **EPROM** (serie/paralel), sau configurația este înscrisă de un microprocesor, microcontroler sau alt **FPGA** prin mai multe metode, care vor fi descrise în cele ce urmează.




Figura 3.2 Arhitectura Virtex-II

Descrierea blocurilor componente

Structura internă programabilă de utilizator include două elemente majore configurabile:

- Blocurile logice configurabile (CLBs);
- Blocurile de intrare/ieșire (IOBs).

Logica internă configurabilă include patru elemente majore organizate într-o arie regulată:

- Blocurile CLB furnizează elementele funcționale pentru logica combinațională și secvențială. Fiecărui CLB îi este asociat un 3-state buffer (TBUF) a cărui ieșire este conectată la liniile lungi asociate;
- Modulele de memorie Block SelectRAM asigură elemente de stocare de 18 Kbiți de tip dual-port RAM;
- Multiplicatoare dedicate de 18 x 18 biți;
- Blocurile DCM (Digital Clock Manager) oferă soluții complet digitale pentru compensarea întârzierilor pe traseele de ceas, multiplicarea și divizarea frecvenței semnalului de tact;

O nouă generație de interconexiuni programabile numite Active Interconnect Technology, furnizează resursele de conectare între elementele CLB, IOB.

Blocurile IOB furnizează interfața între semnalele interne și exteriorul circuitului (legătură realizată fizic prin intermediul pinilor). Sunt suportate standardele cele mai uzuale precum și cele mai noi.

Funcția logică realizată de fiecare bloc configurabil este implementată prin intermediul memoriei statice de configurare. Valorile stocate în aceste memorii determină starea blocurilor și a interconexiunilor în interiorul FPGA.

3.2.1.1 Blocurile logice configurabile (CLB)

CLB-urile includ patru unități funcționale numite slice-uri și două buferे cu 3 stări. Elementele principale ale unui bloc configurabil sunt prezentate în figura 3.3.




Figura 3.3 Structura internă a blocului logic configurabil (CLB)

Fiecare slice este echivalent și conține:

- Două generatoare de funcții (F și G) cu câte patru intrări;
- Două elemente de stocare
- Porți logice
- Multiplexoare

Așa cum se poate vedea în figura 3.4 fiecare generator de funcții poate fi implementat ca tabele de memorii (look-up table, LUT) cu patru intrări, memorie distribuită de 16 biți (RAM16 distributed SelectRAM), sau un registru de deplasare de 16 biți (SRL16). Ieșirea generatorului de funcții alimentează atât ieșirea din slice cât și intrarea D a elementului de stocare.




Figura 3.4 Structura internă a unui SLICE

În figura 3.5 se poate observa o reprezentare simplificată a unei celule logice elementare dintr-un circuit Virtex-II, iar o reprezentare mai detaliată a jumătății superioare dintr-un slice se poate vedea în figura 3.6. Două astfel de celule compun un slice.




Figura 3.5 Celula logică elementară din circuitul Virtex-II

Blocul configurabil CLB conține două elemente de stocare/registru (bistabili D), care se pot utiliza pentru stocarea rezultatelor date de generatoarele de funcții. De asemenea elementele de registru sau generatoarele de funcții se pot utiliza și independent.




Figura 3.6 Jumătatea superioară a unui slice Virtex-II

3.2.1.2 Module de memorie de tip Block SelectRAM

Circuitele Virtex-II conțin blocuri de memorie RAM de 18 Kbiți. Acestea completează resursele de memorie distribuită (distributed SelectRAM) ce pot fi implementate cu ajutorul blocurilor CLB. Fiecare modul de memorie bloc SelectRAM este un dual port RAM de 18 Kbiți cu semnale de ceas și semnale de control sincron independente care accesează o arie de stocare comună. Ambele porturi sunt identice din punct de vedere funcțional. Modurile de configurare posibile a acestor module de memorie sunt prezentate în tabelul 3.2.

16K x 1 bit	2K x 9 biți
8K x 2 biți	1K x 18 biți
4K x 4 biți	512 x 36 biți

Tabelul 3.2 Modurile de configurare posibilă a memoriei Block SelectRAM

Aceste blocuri sunt aranjate în coloane, așa cum se poate observa în figura 3.2. Numărul de coloane și blocuri pe coloană depinde de circuit Memoria totală disponibilă pentru această familie este cuprinsă între 72 Kbiți și 3 Mbiți.

3.2.1.3 Blocurile multiplicatoare

Un bloc multiplicator din Virtex-II este un multiplicator pe 18x18 biți a două numere cu semn reprezentate în complement față de 2. Aceste multiplicatoare pot fi asociate cu blocurile de memorie SelectRAM de 18 Kbiți, sau pot fi folosite independent. Ele sunt optimizate pentru viteză de lucru ridicată și au un consum de putere mai mic în comparație cu un multiplicator implementat în slice.




Figura 3.7 Blocul multiplicator

Fiecare bloc de memorie SelectRAM și bloc multiplicator este legat la patru matrici de interconexiuni, ca în figura 3.8.




Figura 3.8 Modul de interconectare între blocurile SelectRAM și multiplicatoare

Acest mod de legare este optimizat astfel încât blocul de memorie să alimenteze multiplicatorul cu date pe 18 biți. Utilizarea acestora împreună cu un acumulator realizat folosind tabele de memorii (LUT) permite implementarea foarte eficientă a unui bloc de multiplicare acumulare (MAC), specific procesoarelor digitale de semnal, folosit de obicei pentru realizarea filtrelor digitale FIR și IIR, precum și a rețelelor neuronale artificiale.

Localizarea și organizarea multiplicatoarelor este similară cu cea a blocurilor de memorie deoarece fiecare multiplicator este asociat cu un bloc de memorie SelectRAM de 18 Kbiți. Numărul de multiplicatoare diferă pentru fiecare membru al familiei, fiind cuprins între 4 și 168 pentru familia Virtex-II, respectiv 12 și 556 pentru familia Virtex-II Pro. Multiplicatoarele ating o frecvență maximă de lucru de 245 MHz la Virtex-II și 300MHz la Virtex-II Pro.

Pe lângă blocurile multiplicatoare dedicate, se mai pot implementa multiplicatoare folosind blocurile logice configurabile care dispun de resurse ce permit implementarea eficientă a multiplicatoarelor.

3.2.1.4 Blocurile de intrare/ieșire (IOBs)

Blocurile configurabile de intrare/ieșire realizează interfața între mediul exterior și structura internă a circuitului FPGA. Fiecare IOB controlează un pin al circuitului integrat. Blocurile de intrare ieșire se pot configura ca și

- port de intrare cu un registru opțional cu rată simplă de date sau rată dublă de date (double data rate, DDR);
- port de ieșire cu registru opțional rată simplă sau dublă de date și un bufer opțional cu trei stări;
- port bidirecțional (orice combinație a configurațiilor de intrare sau ieșire).

Aceste trei registre pot fi bistabile de tip D active pe front sau latch-uri active pe nivel. Blocurile IOB suportă o mare varietate de standarde de intrare-ieșire asimetrice sau diferențiale. Astfel sunt suportate următoarele standarde de intrare-ieșire asimetrice:

- LVTTTL, LVCMOS (3,3V, 2,5V, 1,8V, și 1,5V)
- PCI-X (133 MHz și 66 MHz) la 3,3V
- PCI (66 MHz și 33 MHz) la 3,3V
- CardBus (33 MHz) la 3,3V
- GTL și GTLP
- HSTL (Class I, II, III, și IV)
- SSTL (3,3V și 2,5V, Class I și II)
- AGP-2X

Blocurile posedă facilitatea de control digital al impedanței (digitally controlled impedance, DCI), care asigură automat controlul digital al impedanței pentru fiecare element de intrare ieșire.

Blocurile IOB suportă de asemenea următoarele standarde de intrare-ieșire diferențiale:

- LVDS
- BLVDS (Bus LVDS)
- ULVDS
- LDT
- LVPECL

Pinii adiacenți sunt folosiți pentru fiecare pereche diferențială. Două sau patru blocuri IOB sunt conectate la o matrice de conexiune pentru a avea acces la resursele de conexiune (figura 3.9).




Figura 3.9 Modul de conectare a blocurilor de intrare/ieșire

În figura 3.10 este prezentată diagrama simplificată a blocului IOB.




Figura 3.10 Blocul IOB

Blocurile IOB sunt împărțite în 8 bancuri care rezultă din împărțirea fiecărei laturi în două bancuri, cum se prezintă în figura 3.11. Fiecare banc are mai mulți pini de alimentare V_{CC0} conectați la aceeași tensiune, a cărei valoare depinde de standardul de ieșire folosit. În bancuri diferite pot fi folosite mai multe standarde de intrare-ieșire diferite în același timp.




Figura 3.11 Bancurile de blocuri IOB

3.2.1.5 Interconexiunile programabile

Toate blocurile IOB, CLB, bloc SelectRAM, multiplicatoarele și DCM folosesc aceeași schemă de interconectare și același acces la matricea de conexiune globală. Există un număr de 16 *linii globale de ceas* (global clock lines), 24 *linii lungi* (long lines) verticale și orizontale pe linie sau coloană și de asemenea resurse secundare și locale masive, care permit realizarea de conexiuni rapide. Interconexiunile din Virtex-II sunt afectate nesemnificativ de încărcare datorită bufferelor de ieșire, iar amplasarea legăturilor este astfel proiectată încât să minimizeze diafonia.

Resursele orizontale și verticale pentru fiecare rând sau coloană includ:

- 24 linii lungi
- 120 linii de 6 lungimi (hex lines)
- 40 linii duble
- 16 linii de conexiune directă (totale în toate cele patru direcții)

Blocurile logice sunt conectate la matrici de interconectare identice (figura 3.12).




Figura 3.12 Tehnologia Active Interconnect

Toate resursele de conexiune sunt segmentate pentru a oferi avantajele unei soluții ierarhice.

Fiecare dispozitiv Virtex-II poate fi reprezentat ca o arie de matrici de interconectare care au blocuri logice atașate, cum se prezintă în figura 3.13.




Figura 3.13 Resursele de interconectare

Programele de plasare și interconectare (place-and-route) folosesc avantajul oferit de această structură regulată pentru a obține performanțe maxime și timp de compilare mic.

3.2.1.5.1 Resursele de interconectare ierarhică

Majoritatea semnalelor sunt realizate folosind resursele de conexiune globale, care sunt localizate în canalele de conexiune orizontale și verticale între matricile de conexiune.

24 linii lungi orizontale 24 linii lungi verticale	
120 linii Hex orizontale 120 linii Hex verticale	
120 linii duble orizontale 120 linii duble verticale	




Figura 3.14 Resursele de interconectare ierarhică

- Liniile lungi sunt legături bidirecționale care distribuie semnalul în dispozitiv. Liniile lungi verticale sau orizontale acoperă întreaga înălțime și lățime a dispozitivului.
- Liniile de 6 lungimi (hex lines) leagă semnalele la fiecare al treilea sau al șaselea bloc distanța în toate cele patru direcții. Organizat sub forma unei table de șah, ele pot fi alimentate de la un singur capăt.
- Liniile duble leagă semnalele la fiecare bloc sau al doilea bloc, în toate cele patru direcții.
- Liniile de conexiune directă leagă semnalele între blocurile vecine pe verticală, orizontală și diagonală.
- Liniile de conexiune rapidă sunt conexiuni locale, interne CLB, de la ieșirile din LUT la intrările LUT.

3.2.1.5.2 Conexiuni dedicate

În plus față de resursele de conexiune globale și locale, sunt disponibile și conexiuni dedicate cum ar trasee globale de ceas, magistrale cu trei stări, etc.

3.2.2 Circuitele din familia Virtex-II Pro

În continuare sunt prezentate pe scurt îmbunătățirile aduse de familia Virtex-II Pro și diferențele față de familia Virtex-II.

Dispozitivele din familia Virtex-II Pro, realizate în tehnologie de 0,13 μm , sunt adaptate pentru proiectare cu module de tip proprietate intelectuală (IP cores) și module adaptabile [224]. Dispozitivele din această familie încorporează până la 24 tranceivere full-duplex cu o rată de transmisie cuprinsă între 622 Mb/s și 3,125Gb/s. Tot ca o noutate ele conțin până la patru nuclee de procesoare RISC PowerPC cu o frecvență de 300 MHz având o arhitectură Harvard. De asemenea ele dispun de:

- mai multă memorie, până la 10 Mbiți în bloc RAM și 1.738 Kbiți în memorie RAM distribuită;
- mai mulți pini per capsulă (până la 1704);
- mai multe multiplicatoare (până la 556), cu blocuri de memorie RAM asociate;
- blocuri IOB care suportă 22 standarde de intrare-ieșire asimetrice și 6 standarde diferențiale.

Membrii familiei Virte-II Pro și resursele de care dispun acestea sunt prezentate în tabelul 3.3.

Aceste dispozitive oferă soluții complete pentru aplicații de telecomunicații, wireless, rețele, video și procesare digitală a semnalelor.

Tabelul 3.3 Dispozitivele din familia Virtex-II Pro

Dispozitiv	Tran- ceivere RocketIO	Proce- soare PowerPC	Celule Logice	CLB		Multipli- catoare 18x18	Bloc SelectRAM		Nr. max pini utilizator	
				Slice	RAM distribuit (Kb)		Blocuri 18 Kb	BlocRAM Total (Kb)		
XC2VP2	4	0	3.168	1.408	44	12	12	216	4	204
XC2VP4	4	1	6.768	3.008	94	28	28	504	4	348
XC2VP7	8	1	11.088	4.928	154	44	44	792	4	396
XC2VP20	8	2	20.880	9.280	290	88	88	1.584	8	564
XC2VP30	8	2	30.816	13.696	428	136	136	2.448	8	644
XC2VP40	12	2	43.632	19.392	606	192	192	3.456	8	804
XC2VP50	16	2	53.136	23.616	738	232	232	4.176	8	852
XC2VP70	20	2	74.448	33.088	1.034	328	328	5.904	8	996
XC2VP100	20	2	99.216	44.096	1.378	444	444	7.992	12	1.164
XC2VP125	24	4	125.136	55.616	1.738	556	556	10.008	12	1.200

3.2.3 Circuitele din familia Virtex-4

Familia Virtex-4 reprezintă cea mai nouă generație de circuite FPGA a firmei Xilinx realizată în tehnologie de 90 nm [225]. Arhitectura circuitului are la bază un nou bloc inovativ, numit ASML (Advanced Silicon Modular Block), unic în industria circuitelor logice programabile. Familia conține trei platforme:

- LX, oferă soluții pentru aplicațiile logice de înaltă performanță;
- FX, oferă soluții complete pentru sistemele dedicate de înaltă performanță;
- SX, oferă soluții de înaltă performanță pentru aplicațiile de procesare digitală a semnalului

Posibilitatea combinării caracteristicilor și numărul mare de blocuri de tip proprietate intelectuală hardware (hard-IP blocks) completează soluțiile de sistem. Dispozitivele conțin de asemenea:

- procesoare PowerPC
- controlerul Ethernet MAC (Media Access Control) cu trei moduri de operare (10/100/1000 Mb/s)
- tranceivere seriale cu viteza cuprinsă între 622 Mb/s și 11,1 Gb/s
- slice-uri dedicate procesării digitale a semnalelor
- circuite de managementul semnalului de ceas de frecvență mare (Xesium Clock Tehnology)

Prin combinarea unei mari varietăți de caracteristici flexibile, familia Virtex-4 îmbunătățește foarte mult capabilitățile circuitelor logice programabile și reprezintă o alternativă la tehnologia ASIC

Dintre îmbunătățirile și modificările notabile față de dispozitivele din familiile Virtex anterioare, se remarcă următoarele:

- o creștere de până la 40% a vitezei de lucru a celulelor logice;
- includerea de blocuri dedicate funcțiilor DSP (XtremeDSP Slice) funcționând la 500 MHz. Acestea conțin:

- multiplicatoare pe 18x18 biți, dedicate,
- niveluri de pipeline opționale pentru îmbunătățirea performanțelor,
- blocuri multiplicatoare-acumulative sau multiplicatoare-sumatoare,
- acumulator opțional pe 48 de biți pentru operațiile de multiplicare acumulare (MACC),
- sumator integrat,
- blocurile de multiplicare sau MACC sunt cascadabile,
- creșterea vitezei cu 100% față de generația anterioară;
- blocuri de memorie integrate funcționând la 500 MHz, care conțin:
 - blocuri de memorie integrată de până la 10 Mb
 - mod de operare sincron sau asincron
 - arhitectura dual-port
 - creșterea vitezei cu 100% față de generația anterioară;

Tabelul 3.4 Dispozitivele din familia Virtex-4

Dispozitiv	Blocuri logice configurabile				Slice-uri XtremeDSP	Bloc RAM		Blocuri PowerPC	Ethernet MAC	Tran- ceivere
	Arie Rând x Col.	Celule logice	Slice-uri	RAM distrib.		Blocuri 18 Kb	RAM max (Kb)			
XC4VLX15	64 x 24	13.824	6.144	96	32	48	864	N/A	N/A	N/A
XC4VLX25	96 x 28	24.192	10.752	168	48	72	1.296	N/A	N/A	N/A
XC4VLX40	128 x 36	41.472	18.432	288	64	96	1.728	N/A	N/A	N/A
XC4VLX60	128 x 52	59.904	26.624	416	64	160	2.880	N/A	N/A	N/A
XC4VLX80	160 x 56	80.640	35.840	560	80	200	3.600	N/A	N/A	N/A
XC4VLX100	192 x 64	110.592	49.152	768	96	240	4.320	N/A	N/A	N/A
XC4VLX160	192 x 88	152.064	67.584	1056	96	288	5.184	N/A	N/A	N/A
XC4VLX200	192 x 116	200.448	89.088	1392	96	336	6.048	N/A	N/A	N/A
XC4VSX25	64 x 40	23.040	10.240	160	128	128	2.304	N/A	N/A	N/A
XC4VSX35	96 x 40	34.560	15.360	240	192	192	3.456	N/A	N/A	N/A
XC4VSX55	128 x 48	55.296	24.576	384	512	320	5.760	N/A	N/A	N/A
XC4VFX12	64 x 24	12.312	5.472	86	32	36	648	1	2	N/A
XC4VFX20	64 x 36	19.224	8.544	134	32	68	1.224	1	2	8
XC4VFX40	96 x 44	41.904	15.552	243	48	144	2.592	2	4	12
XC4VFX60	128 x 52	56.880	25.280	395	128	232	4.176	2	4	16
XC4VFX100	160 x 68	94.896	42.176	659	160	376	6.768	2	4	20
XC4VFX140	192 x 84	142.128	63.168	987	192	552	9.936	2	4	24

3.2.3.1 Slice-ul XtremeDSP

Blocul XtremeDSP (sau DSP48) este un multiplicator de mare performanță și o unitate aritmetică cu o mare flexibilitate care poate constitui blocul constructiv pentru implementarea în FPGA a diversilor algoritmi de procesare digitală a semnalelor. O schemă bloc detaliată a structurii DSP48 este prezentată în figura 3.15.

Slice-ul XtremeDSP include patru părți principale:

- Regiștrii de intrare-ieșire, care asigură o frecvență maximă de ceas de 500 MHz
- Multiplicatorul de 18x18 biți
- Blocul de adunare/scădere cu trei intrări
- Multiplexoarele (op-mode multiplexers), reprezintă cheia funcționării structurii, ele asigură deosebita flexibilitate a blocurilor DSP48.

În dispozitivele Virtex-4 blocurile XtremeDSP sunt aranjate în coloane.




Figura 3.15 Blocul XtremeDSP din circuitele Virtex-4

3.3 Probleme care se pun la implementarea RNA

Acest paragraf descrie toți parametrii de performanță relevanți care trebuie urmăriți la implementarea rețelelor neuronale în circuite FPGA. În funcție de aplicație și constrângerile ei doar o parte dintre acești parametri au relevanță.

3.3.1 Paralelism și virtualizare

Limitările majorității procesoarelor de uz general (microprocesoarele din calculatoarele personale, DSP-urile, microcontrolerele, etc.) sunt date de faptul că ele dispun de o unitate de procesare secvențială, ceea ce înseamnă că doar un singur calcul poate fi executat la un moment de timp dat. Pe de altă parte, gradul mare de paralelism al implementărilor hardware dedicate oferă o creștere a performanțelor de viteză și toleranță la defecte. Astfel o rețea neuronală, având N intrări și M neuroni, necesită $N \times M$ elemente de procesare.

Având un număr $Q > 1$ de elemente de procesare (PE), se obține o creștere a vitezei și o reducere a timpului de calcul cu un factor de până la Q . În practică factorul Q poate fi atins numai în cazul unui calcul repetitiv cum este și cel cerut de algoritmi rețelelor neuronale, pentru $N \times M \geq Q$. Se poate defini un factor de virtualizare:

$$v = \text{ceil}\left(\frac{N \times M}{Q}\right) \quad (3.1)$$

Unde funcția ceil întoarce numărul întreg superior argumentului
Există câteva cazuri particulare relevante:

- $v = 1$, adică pentru un element de procesare pe sinapsă. Acestea poartă numele de sisteme complet paralele și ele calculează întreaga arie de sinapse într-un singur ciclu de timp T_{CS} , care este timpul necesar pentru efectuarea unei operații elementare. Timpul T_{CS} reprezintă un număr C_s de perioade de ceas;

- $v = N$, adică un element de procesare pe neuron. Fiecare PE calculează secvențial în v cicluri consecutive, $v T_{CS}$) contribuția tuturor sinapselor asociate unui neuron. Aceasta se numește paralelism de neuron sau virtualizare per neuron;
- $v \gg N, M$, adică un număr relativ mic de PE calculează în v cicluri consecutive ieșirile neuronilor;
- $v = N \times M$, adică există un singur element de procesare. De fapt este vorba despre implementările software cu procesoare de uz general.

Primul caz este tipic pentru implementările analogice și pulse-stream, mai rar pentru implementări digitale deoarece Q este limitat de dimensiunile circuitului. Odată proiectat numărul de elemente de procesare mai poate fi modificat numai prin reprogramare

Următoarele trei cazuri sunt sisteme parțial paralele, tipice implementărilor digitale. Se mai spune că, Q elemente de procesare virtualizează $N \times M$ sinapse. Această abordare este mai flexibilă și expandabilă, numărul de sinapse poate fi ușor modificat, modificând v și păstrând numărul de PE constant. Factorul de virtualizare indică de câte ori este utilizat secvențial fiecare PE pentru calculul întregii arii sinaptice.

3.3.2 Antrenarea

Antrenarea este una din marile probleme ale rețelelor neuronale, deoarece necesită un algoritm mai complex și mai puțin regulat decât faza de propagare înainte și este de multe ori executată o singură dată într-un ciclu de existența a sistemului.

Antrenarea necesită întotdeauna atât hardware cât și software adițional. O parte din hardware poate fi utilizat atât în faza de antrenare cât și în faza de propagare. Sistemele complet paralele de obicei nu reutilizează blocurile hardware.

Există trei cazuri principale:

- Antrenarea off-line (numită și off-chip) antrenează rețeaua pe un calculator extern (de exemplu, cu un program de simulare comercial), fără HW dedicat. În acest caz este nevoie de un model exact al dispozitivului hardware pentru a putea fi utilizat de simulator în procesul de antrenare a rețelei. Se pot utiliza ponderi „numai-citire” (în cazul circuitelor ASIC pentru o antrenare inflexibilă ante-fabricație), inscriptibile o singură dată (în cazul FPGA pentru o antrenare mai flexibilă, ante-programare), sau inscriptibile (pentru antrenarea post-fabricație sau post-programare, care este mult mai flexibilă dar necesită memorare nevolatilă).
- Antrenarea cu dispozitivul HW în bucla de simulare numită chip-in-the-loop sau Hardware-in-the-loop, realizează antrenarea prin intermediul unui calculator. Dispozitivul hardware efectuează faza de propagare înainte (prezentând astfel comportamentul lui exact), în timp ce calculatorul efectuează actualizarea ponderilor (faza de antrenare). În acest caz nu este necesar modelul dispozitivului HW. Pentru antrenare continuă calculatorul trebuie să fie conectat permanent la dispozitiv

O variantă a acestei metode de antrenare este folosită la implementările hibride HW/SW, unde algoritmul de antrenare este implementat software în nucleul de procesor din chip, în timp ce faza de propagare înainte este implementată în HW digital. Astfel se obține atât o viteză mare în faza de propagare înainte cât și o flexibilitate ridicată în faza de antrenare (care adeseori necesită o viteză mai redusă de execuție).

Ponderile trebuie să fie inscriptibile și nevolatile, cu excepția antrenării continue.

- Antrenarea on-chip, antrenează rețeaua neuronală prin intermediul unor circuite adiționale implementate pe același chip. Cu toate că nu necesită un calculator extern aceasta soluție este destul de rar utilizată deoarece necesită dispozitive HW mai complexe (uneori de două-trei ori mai costisitoare), oferind o facilitate care este folosită de obicei o singură dată la începutul ciclului de viață a sistemului. Antrenarea on-chip devine atractivă când este necesară antrenarea continuă, cum este cazul sistemelor neuronale adaptive.

Este important de subliniat că spre diferență de rețelele neuronale analogice, cele digitale pot fi descrise printr-un model precis, repetabil și testabil, astfel încât orice metodă de antrenare a lor este potrivită.

Rezoluția ponderilor, necesită o analiză separată, deoarece mulți algoritmi de antrenare necesită o rezoluție minimă, care este mai mare decât precizia necesară pentru rețeaua neuronală. Această problemă poate fi depășită folosind mai mulți biți la memorarea ponderilor decât sunt folosiți la multiplicare.

3.3.3 Memorarea ponderilor

Antrenarea necesită întotdeauna calculul și modificarea ponderilor. Calculul ponderilor poate fi efectuat o singură dată înainte de programarea circuitului, caz în care ponderile nu trebuie actualizate (pot fi de tip numai-citire sau inscriptibile o singură dată), sau în mod repetat, caz în care ele trebuie actualizate deci trebuie să fie reinscriptibile. Antrenarea repetată este folosită în sisteme adaptabile (la condițiile de funcționare) sau flexibile (adaptabile la aplicații diferite).

3.3.4 Parametrii de performanță

Acest paragraf descrie parametrii de performanță care sunt cei mai relevanți pentru implementările HW dedicate.

3.3.4.1 Zgomotul și precizia

Precizia unui sistem neuronal este limitată de un număr de factori, numiți în mod generic, zgomote. Zgomotele pot fi deterministice, dacă efectul lor poate fi prevăzut și este reproductibil, sau stocastic, dacă efectul lor este total aleator, deci nereproductibil. Există două tipuri mari de zgomote cu impact diferit asupra preciziei:

- Zgomotul de cuantizare este datorat rezoluției limitate și este o funcție de numărul de biți, b , utilizați. Zgomotul de cuantizare este deterministic și este dat de partea trunchiată din semnalul digital. Rezoluția și zgomotul de cuantizare sunt invers proporționale cu 2^b .
- Zgomotul numeric se datorează aproximărilor de calcul, din orice tip de implementare. Este dat de diferența dintre răspunsul circuitului real și cel ideal sau a modelului folosit la antrenare. Uneori se datorează trunchierii suplimentare la ieșirea multiplicatorului digital sau a funcției de activare.

Ambele tipuri de erori sunt funcție de lungimea b a cuvântului, deci precizia lor poate fi ajustată în funcție de cerințe prin alegerea lungimii corespunzătoare a cuvântului. Sistemele digitale sunt intrinsec repetabile.

Dispozitivele digitale dedicate pot fi realizate pentru orice lungime $b \geq 1$ a cuvântului, în timp ce procesoarele de uz general au o lungime predefinită (de obicei $b=8, 16, 32$ biți). Precizia, consumul de putere, dimensiunile și costul sunt afectate de b , de aceea la proiectare trebuie să se accepte un compromis între acești parametri. Lungimea cuvintelor

este de obicei cuprinsă între 4 și 16 biți. Nu există o regulă care să precizeze lungimea optimă a cuvintelor și nici precizia minimă necesară pentru o aplicație dată. Ca o regulă empirică, este rareori un avantaj o precizie mai mare de calcul decât este disponibilă la intrare sau ieșire. În plus cu cât un neuron are mai multe sinapse cu atât ele trebuie să fie de precizie mai mică, deoarece erorile aleatoare deseori se anulează reciproc. Numai o simulare poate indica dacă o lungime de cuvânt sau o precizie dată, este suficientă sau trebuie crescută, și care este precizia obținută de întreaga rețea neuronală.

3.3.4.2 Perioada de eșantionare și lărgimea de bandă

Două mărimi importante care definesc performanțele sunt perioada de eșantionare T_s și lărgimea de bandă B , care sunt relevante când se procesează semnale eșantionate în timp respectiv semnale continue.

Pentru implementările digitale și software:

$$T_s \geq \max_i \{T_i, \nu_i\} = \frac{\max\{C_i, \nu_i\}}{F_{CK}} \quad (3.2)$$

unde T_i reprezintă timpul de întârziere (delay time), C_i = ciclurile de ceas pe operație, ν_i = factorul de virtualizare, iar F_{CK} este frecvența de ceas.

Din Teorema lui Nyquist rezultă:

$$B \leq \min_i \left\{ \frac{1}{2T_i, \nu_i} \right\} = \frac{F_{CK}}{2 \max_i \{C_i, \nu_i\}} \quad (3.3)$$

3.3.4.3 Numărul de pini

Numărul de pini este adeseori o problemă a implementărilor HW, și influențează în mod semnificativ dimensiunile, costul sau viteza.

Sistemele complet paralele ($\nu = 1$) au de obicei ponderile memorate pe chip, în timp ce în cazul sistemelor cu $\nu > 1$, pot avea ponderile memorate pe chip sau în afara lui. În cazul ponderilor stocate pe chip, pinii sunt utilizați pentru transferul semnalelor de intrare și ieșire în timp ce în cazul ponderilor stocate în memorii externe ei sunt utilizați și pentru transferul ponderilor.

De exemplu o rețea neuronală cu un singur strat cu N neuroni cu câte M intrări și un transfer de date la un ciclu de ceas, trebuie să efectueze $N \times M$ calcule, să transfere $N+M$ intrări și ieșiri și să citească $N \times M$ ponderi din memoria externă de date în $C_s \cdot \nu$ cicluri de ceas (așa cum rezultă din 3.2). Dacă $\nu > 1$ semnalele de intrare și ieșire respectiv ponderile pot fi multiplexate ceea ce duce la reducerea numărului de pini. Numărul de pini, excluzând pinii de alimentare P_{AL} și cei de configurare, este dat de:

$$N_p \approx \frac{b(N+M)}{C_s \nu} + \log_2(C_s \nu) \quad (3.4)$$

pentru implementările digitale cu stocarea ponderilor pe chip, și b pini pe intrare/ieșire;

$$N_p \approx \frac{b(N + M + NM)}{C_s v} + \log_2(C_s v) \quad (3.5)$$

pentru implementările digitale cu stocarea ponderilor off-chip, și b pini pe intrare/ieșire. N , M și b reprezintă numărul intrărilor, ieșirilor și lungimea cuvintelor, iar $\log_2(C_s v)$ sunt biții de adresă asociați. Numărul de pini este de multe ori limitat din motive de cost la $N_p \leq N_{pmax}$, ceea ce duce la limitarea lui v :

$$v > \frac{b(N + M + NM)}{C_s N_{pmax}} \quad (3.6)$$

3.3.4.4 Viteza

Un alt parametru important este viteza, care se exprimă de obicei în conexiuni pe secundă (CPS) sau conexiuni actualizate pe secundă (CUPS). Viteza implementărilor hardware se poate exprima astfel:

$$CPS \approx \frac{\sum_i O_i}{T_s} \quad (3.7)$$

unde O_i reprezintă numărul de operații elementare ale blocului i iar T_s este din ecuația 2.2.

În cazul stocării ponderilor în memorii exterioare, numărul de pini limitează viteza la:

$$CPS < \frac{F_{CK} N_{pmax}}{B} \text{ sau } CPS < \frac{F_{mem}}{b} \quad (3.8)$$

unde F_{mem} , exprimat în biți pe secundă, reprezintă viteza cu care memoria poate furniza date.

3.4 Clasificarea implementărilor RNA

Clasificarea implementărilor RNA se poate face după mai multe criterii, două dintre ele fiind prezentate în continuare.

3.4.1 Scopul reconfigurării

Implementările în FPGA a rețelelor neuronale exploatează caracteristica de reconfigurabilitate a circuitelor FPGA. Această reconfigurabilitate poate fi exploatată în diverse moduri și în funcție de scopul cu care se face reconfigurarea aceasta există mai multe abordări:

Dezvoltarea și simularea unei RNA, exploatează faptul că rețelele neuronale implementate în FPGA pot fi reconfigurate ușor și rapid de un număr nelimitat de ori, ceea ce permite testarea diferitelor arhitecturi și algoritmi de antrenare sau dovedirea unui concept. Un exemplu în acest sens este proiectul Ganglion [116] care permite implementarea unei rețele neuronale cu propagare înainte (FF) cu trei straturi. Implementarea este masiv paralelă și atinge 20 milioane de conexiuni pe secundă (MCUPS) utilizând 640-784 blocuri logice configurabile pe neuron. Rețeaua utilizează 2 circuite FPGA Xilinx XC3090 și o memorie PROM de 2k x 8 pe neuron oferind performanțe ridicate dar la o arie consumată mare.

Creșterea densității de elemente funcționale pe dispozitiv, care se obține prin reconfigurarea parțială a circuitului FPGA în timp real, în două moduri posibile. Prima modalitate permite multiplexarea în timp a resurselor circuitului FPGA pentru fiecare pas secvențial din algoritmul unei RNA. De exemplu Eldredge în [93], prezintă o implementare a unei RNA în care algoritmul de antrenare backpropagation este împărțit în faza de propagare înainte și cea de propagare înapoi a erorii executate pe același circuit FPGA multiplexat în timp.

A doua modalitate permite multiplexarea în timp a resurselor circuitului FPGA pentru fiecare rețea neuronală care este specializată cu un set de operanzi constanți pentru diferite faze din timpul execuției. Această tehnică este cunoscută ca „dinamic constant folding”. James-Roxby și Blodget au implementat un perceptron multistrat 4-8-8-4, într-un dispozitiv Xilinx Virtex, folosind multiplicatoare cu coeficienți constanți reprezentând ponderile sinaptice [116]. Toate ponderile pot fi modificate prin reconfigurare dinamică în mai puțin de 69 μ s. În cazul ambelor metode, rezultate bune se pot obține dacă timpul de reconfigurare este mic în comparație cu timpul de calcul.

Adaptarea topologiei se referă la faptul că dispozitivele FPGA reconfigurabile dinamic permit implementarea RNA cu topologie modificabilă. Un exemplu în acest sens este prezentat de Perez-Uribe și Sanchez în [10]. În timpul antrenării topologia și precizia de calcul poate fi adaptată în funcție de anumite criterii de învățare.

3.4.2 Reprezentarea datelor

Multe cercetări atestă că este posibilă antrenarea RNA cu ponderi numere întregi. Interesul pentru utilizarea ponderilor numere întregi constă în faptul că multiplicatoarele pentru numere întregi se pot implementa mai eficient decât cele în virgulă mobilă. Există și reprezentări ale ponderilor ca puteri ale lui doi. Acestea u avantajul operațiile de multiplicare necesare într-o RNA pot fi efectuate printr-o serie de operații de șiftare. Există câteva încercări de implementare în FPGA a RNA cu ponderi reprezentate în virgulă mobilă, dar până în prezent nu există relatări despre implementări reușite.

O reprezentare distinctă este cea numită „bit stream arithmetic” care utilizează secvențe de numere binare în care numărul de biți în starea unu logic împărțit la numărul total de biți, reprezintă valoarea numărului real. Aceasta are avantajul înlocuirii operațiilor de multiplicare și acumulare cu operații logice simple [169].

3.5 Prezentarea implementărilor în FPGA a RNA

Prima implementare reușită a unei rețele neuronale în circuite FPGA a fost publicată cu ceva mai mult de o decadă în urmă (Cox, C.E. and E. Blanz, GangLion - a fast field-programmable gate array implementation of a connectionist classifier. IEEE Journal of Solid-State Circuits, 1992).

De atunci interesul pentru implementările în FPGA a rețelelor neuronale artificiale a crescut foarte mult odată cu creșterea capacității circuitelor FPGA care ajung astăzi la densități de peste 10 milioane de porți logice pe chip, lucrând la frecvențe de sute de MHz.

Pentru a putea compara performanțele obținute de diversele implementări existente în FPGA a RNA am stabilit câteva criterii comune de evaluare. Acestea țin cont de parametrii enumerați în paragraful 3.3 și de cele prezentate la începutul capitolului. Astfel pe lângă numele proiectului și elementele de identificare a autorilor sau evidențiat următoarele:

- Aplicația căreia i se dresază implementarea rețelei neuronale
- Arhitectura utilizată și numărul de neuroni pe strat

- Precizia de reprezentare a datelor și a ponderilor
- Tipul și caracteristicile blocului MAC
- Modul de implementare a funcției de activare
- Gradul de paralelism implementat
- Modul cum se face antrenarea
- Performanțele obținute
- Tipul dispozitivului FPGA utilizat
- Resursele utilizate de un neuron sau întreaga rețea.

Pe lângă implementările amintite în paragraful precedent se prezintă în continuare câteva din cele mai cunoscute implementări și caracteristicile lor cele mai importante:

1. Hardware Implementation of a Feedforward Neural Network using FPGAs [18]

Autori	Aydoğan Savran, Serkan Ünsal
Instituția	Ege University, Department of Electrical and Electronics Engineering
Aplicația	problema SAU exclusiv cu 3 intrări
Arhitectura	FF cu algoritm de antrenare backpropagation
Număr de neuroni / strat	3-5-1
Precizie date	8 biți
Precizie ponderi	8 biți
MAC	8x8, ieșire multiplicator 16 biți, ieșire acumulator 16 biți
Funcția de activare	look-up table, 1024x8 ROM 10 biți
Paralelism	neuron
Antrenare	off-chip, software în Matlab folosind NN Toolbox
Performanțe (CPS)	10 cicluri de ceas (10x20ns) pentru calculul răspunsului (20 multiplicări și 20 de acumulări) => 10 nS/MAC ⇔ 100MCPS.
Dispozitiv FPGA utilizat	Spartan-II cu 200.000 porți logice
Resurse utilizate	
- Neuron	12 slice-uri,
- Logica de control	12 slice-uri
- Funcția de activare	2 BlockRAM
- RNA	91 slice-uri, 4 BlockRAM

2. A Fast FPGA Implementation of a General Purpose Neuron [216]

Autori	Valentin Salapura, Michael Gschwind, Oliver Maischberg
Instituția	Institut für Technische Informatik, Technische Universität Wien
Arhitectura	FF și recurente
Număr de neuroni / strat	4-4-2
Precizie date	8 biți (numere întregi fără semn)
Precizie ponderi	8 biți (numere întregi cu semn)
MAC	ieșire multiplicator 16 biți cu semn, ieșire acumulator 20 biți
Funcția de activare	diverse, de la funcția prag la sigmoid
Resurse / neuron	51 blocuri logice CLB, 1458 porți echivalente

3. A Generic Building Block for Hopfield NNs with On-Chip Learning [150]

Autori	Michael Gschwind, Valentina Salapura, Oliver Maischberger
Instituția	Institut für Technische Informatik, Technische Universität Wien
Arhitectura	RNA Hopfield
Număr de neuroni	64

Antrenare	on-chip
Performanțe (CPS)	25 MCPS.
Dispozitiv FPGA utilizat	Xilinx XC 4000
Resurse utilizate	
- Neuron	26 CLB
- RNA	1664 CLB

4. Artificial Neural Network Implementation on a Fine-Grained FPGA [169]

Autori	P. Lysaght, J Stockwood, J. Law, D. Girma
Instituția	Communications Division, Department of Electronic and Electrical Engineering, University of Strathclyde, Glasgow
Aplicația	problema sau exclusiv
Arhitectura	pulse-stream
Număr de neuroni / strat	4
Precizie ponderi	4 biți
Antrenare	off-chip
Performanțe (CPS)	0,77 MCPS.
Dispozitiv FPGA utilizat	Atmel AT6005
Resurse utilizate	
- de un strat (4 neuroni)	938 celule (din 3136)

5. Design and FPGA-Implementation of a Neural Network [75]

Autori	Henriette Ossoinig, Erwin Reisinger, Christian Steger, Reinhold Weiss
Instituția	Institute for Technical Informatics, Graz University of Technology
Arhitectura	FF cu algoritm de antrenare backpropagation
Număr de neuroni / strat	3-3-1
Precizie date	8 biți
Precizie ponderi	8 biți
MAC	8x8, ieșire multiplicator 16 biți, ieșire acumulator 18 biți
Funcția de activare	sigmoid implementat cu look-up table, pe 8 biți
Paralelism	neuron
Antrenare	off-chip
Dispozitiv FPGA utilizat	4x Xilinx XC4013 (13.000 porți echivalente) și 1x XC 4005

6. Fast Neural Network Implementation (Placa ECX) [160]

Autor	Miroslav Skrbek
Instituția	Department of Computer Science and Engineering, Czech Technical University Prague
Aplicația	XOR, recunoașterea semnalului sonarului, ș.a.
Arhitectura	perceptron și (RBF) rețele neuronale bazate pe funcții radiale
Număr de neuroni / strat	60-140-10
Precizie date	8 sau 16 biți
Precizie ponderi	8 sau 16 biți
MAC	șiftare și adunare
Funcția de activare	aproximație liniară
Performanțe (CPS)	3,5 MCPS
Dispozitiv FPGA utilizat	2x Xilinx XC3090 respectiv XC4010

Resurse utilizate	(pentru varianta cu XC4010)						
	Max	BP8	BP8D	BP16	RBF8	RBF8D	RBF16
CLB	400	239	368	365	211	332	308
Blocuri I/O	61	57	57	57	57	57	57
Flip-flop-uri	800	130	175	160	124	165	154





Figura 3.16 Schema bloc și fotografia plăcii ECX

7. Run-Time Reconfiguration Artificial Neural Network [94], [95]

Autori	James G. Eldredge și Brad L. Hutchings
Instituția	Department of Electrical and Computer Engineering Brigham Young University
Arhitectura	FF-BP
Funcția de activare	look-up table
Paralelism	neuron
Dispozitiv FPGA utilizat	Xilinx XC3090
Resurse utilizate	1-6 neuroni într-un FPGA




Figura 3.17 Arhitectura RRANN

Performanțele de antrenare ale circuitului sunt prezentate în figura 3.18 iar cele din faza de propagare în figura 3.19.




Figura 3.18 Performanțele la instruirea circuitului RRANN (CUPS)




Figura 3.19 Performanțele circuitului RRANN (CPS)

8. FPGA Implementation of Very Large Associative Memories [41]

Autori Dan Hammerstrom, Changjian Gao, Shaojuan Zhu, Mike Butts

Instituția OGI School of Science and Engineering, Oregon Health and Science University

Dispozitiv FPGA utilizat Spartan-II

Resurse utilizate Placa acceleratoare: *Relogix Mini-Mirax Memory-Intensive Reconfigurable Accelerator* compusă dintr-o pereche FPGA+SDRAM




Figura 3.20 Placa Mini-Mirax

Performanțe (CPS):




Figura 3.21 Comparație între rata de actualizare a nodurilor pentru P4 și FPGA

9. FPGA Implementation of an Adaptable-Size Neural Network [10]

Autori	Andres Perez-Urbe și Eduardo Sanchez
Instituția	Logic Systems Laboratory, Swiss Federal Institute of Technology
Arhitectura	FF cu 2 straturi
Număr de neuroni / strat	adaptabil
Precizie date	8 biți
Dispozitiv FPGA utilizat	Xilinx XC4013
Resurse utilizate	un microcontroler 68331, 4 circuite FPGA XC4013 și 4 dispozitive de interconecare programabile I-Cube 320

3.6 Concluzii

Cel mai mare avantaj al implementării RNA în FPGA rezidă în viteza mare de procesare care poate fi obținută datorită arhitecturii masiv paralele a circuitelor FPGA.

Alte avantaje ale implementării în FPGA a RNA sunt :

- flexibilitatea dată de posibilitatea reprogramării (reconfigurării) ceea ce permite experimentarea diferitelor arhitecturi
- principii de proiectare clare și unelte puternice de proiectare a circuitelor digitale (VHDL)
- stocarea ponderilor nu este o problemă
- sensibilitate mică la zgomote și față de temperatură

Implementarea aritmeticii în virgulă mobilă (utilizată mai ales în faza de învățare) în FPGA este prea costisitoare. De aceea faza de învățare se pretează a fi implementată software, folosind programe dedicate (Matlab sau Neural Network Toolbox pentru Simulink), putându-se utiliza reprezentarea în virgulă mobilă ceea ce duce la convergența și acuratețea rețelei. În cazul folosirii unei precizii ridicate în faza de propagare, scade viteza datorită numărului mare de operații de multiplicare-acumulare care trebuie executate. Precizia ponderilor în faza de propagare poate fi micșorată față de precizia calculată în faza de învățare, erorile rezultate fiind neglijabile [173]. Utilizând circuite dedicate (FPGA) operațiile de multiplicare-acumulare pot fi executate în paralel. În software și în DSP acest paralelism este imposibil iar execuția este secvențială.

Capitolul IV

Mediul integrat hardware – software pentru implementarea RNA

În mod tradițional rețelele neuronale artificiale sunt implementate software, folosind limbaje de programare, pentru utilizare off-line sau on-line (în timp real) la viteze medii. În cazul în care este nevoie de viteze de lucru ridicate sau implementarea ca bloc component a unui sistem dedicat este necesară implementarea RNA direct în circuite reconfigurabile de tipul FPGA. Aceste dispozitive combină avantajul reprogramabilității cu creșterea vitezei, datorată calculului masiv paralel ce rezultă din arhitectura lor.

În ultimii ani au fost dezvoltate diferite tehnici și arhitecturi pentru implementarea RNA folosind circuitele FPGA. Unele implementează direct întreaga rețea neuronală, inclusiv funcția de activare și folosesc procesarea paralelă în scopul obținerii de viteze ridicate cu prețul utilizării creșterii resurselor utilizate. Altele utilizează multiplexarea în timp a resurselor (cum ar fi multiplicatoarele) pentru a elimina problemele legate de resurse cu prețul scăderii vitezei.

Dezvoltările recente în sinteza circuitelor digitale au automatizat în mare măsură procesul de implementare în ASIC sau FPGA a unor algoritmi specifici procesării digitale a semnalelor precum și a rețelelor neuronale artificiale. În mod tradițional aceste circuite erau dezvoltate folosind limbaje de descriere hardware cum ar fi VHDL sau Verilog, dar acestea oferă un suport insuficient pentru descrierea comportamentului concurențial (paralel) al RNA [79]. Apariția uneltelor de sinteză bazate pe extensii ale limbajului de programare C cum ar fi Handel-C facilitează modelarea comportamentului concurențial al RNA. Totuși aceste limbaje au capabilități de sinteză limitate și modele slab dezvoltate de simulare în Matlab și Simulink. Aceste probleme au fost depășite de recenta introducere a unor unelte de sinteză care, dintr-o descriere comportamentală în Matlab Simulink a unui circuit de procesare digitală a semnalelor, realizează sinteza directă a unui circuit digital adecvat (folosind limbajul VHDL ca limbaj intermediar). Mai exact modelul Matlab Simulink este conceput folosind toolboxul Xilinx Blockset (care este comparabil în linii mari cu un subset al toolboxului Matlab DSP), în continuare modelul este simulat în Simulink și apoi transformat într-o descriere în limbaj VHDL folosind utilitarul Xilinx System Generator. Proiectul este apoi sintetizat prin procedeul obișnuit pentru descrierile VHDL și implementat în FPGA ca un circuit de prelucrare digitală a semnalelor specific aplicației

Acest capitol prezintă o nouă metodă concepută și testată în întregime de autor [186], [187], [192], pentru implementarea rețelelor neuronale artificiale în circuite logice programabile FPGA. Metoda permite proiectanților sistemului să se concentreze asupra specificațiilor de nivel înalt, și permite un răspuns rapid cu privire la performanțele și costurile arhitecturii și algoritmului de antrenare ales. Printre aplicațiile posibile sunt dezvoltarea unor senzori inteligenți cu capacitate de învățare și comportament adaptiv bazați pe rețele neuronale, pentru orice dispozitiv industrial sau casnic precum și a unor periferice inteligente care să permită oamenilor cu orice tip de handicap să folosească calculatorul și să comunice [193], [194].

4.1 Etapele proiectării RNA

Până în trecutul foarte apropiat proiectanții de rețele neuronale artificiale care doreau să implementeze în FPGA dispuneau doar de metoda de dezvoltare în doi pași prezentată în figura 4.1.

Proiectantul rețelei neuronale poate modela și simula rețeaua în Matlab/Simulink dar poate să aibă cunoștințe insuficiente despre implementarea în FPGA pentru a exploata avantajele arhitecturii FPGA și a evita o implementare greșită.

După o modelare reușită în Simulink trebuie proiectat sistemul în VHDL, etapă care poate fi executată de un proiectant FPGA care poate să nu fie un expert în RNA iar implementarea să nu funcționeze exact cum a fost conceput de către proiectantul RNA. Chiar dacă transpunerea în cod VHDL este făcută de însuși proiectantul RNA, aceasta necesită cel puțin același timp ca și proiectarea la nivel înalt și implică și riscul unei transpuneri incorecte.

De asemenea nu există posibilitatea de a co-simula sistemul astfel încât eventualele probleme pot fi observate foarte târziu, abia după implementare și testarea circuitului. Reproiectarea înseamnă timp pierdut și costuri suplimentare.




Figura 4.1 Metodologia tradițională de proiectare a RNA

O transformare automată și exactă a modelului de nivel înalt din Simulink într-o descriere VHDL direct sintetizabilă și implementabilă în FPGA este esențială și poate fi realizată folosind utilitarul System Generator, dezvoltat recent de către firma Xilinx pentru implementarea circuitelor de procesare digitală a semnalelor. Acesta este o extensie pentru Simulink care adaugă biblioteca Xilinx Blockset, bibliotecilor din Simulink, și integrează etapele proiectării DSP de la descrierea de nivel înalt până la fișierul de configurare a FPGA.

Metoda concepută de autorul prezentei teze folosește System Generator pentru a oferi proiectanților de RNA o metodologie și un mediu de proiectare familiar și ușor de folosit (Matlab/Simulink), care permite implementarea directă a rețelelor neuronale în FPGA. Principalele obiective propuse pentru acest proiect sunt:

- Dezvoltarea de blocuri specifice pentru RNA în Simulink folosind Xilinx blockset;
- Implementarea facilă în hardware a diverse RNA în faza de cercetare dezvoltare, în scopul determinării arhitecturii optime, și al algoritmului care se pretează cel mai bine la aplicația dezvoltată;

- Dezvoltarea de sisteme dedicate noi bazate pe rețele neuronale implementate în circuite logice programabile FPGA.

Noua metodologie de proiectare a RNA folosind programul System Generator și blocuri specifice RNA dezvoltate de autor și/sau blocuri din biblioteca Xilinx Blockset este prezentată în figura 4.2. Ea va fi descrisă pe larg în paragraful 4.4.




Figura 4.2 Metodologia de proiectare a RNA folosind System Generator

4.2 Structura hardware

Platforma hardware a mediului integrat dezvoltat de autor trebuie să asigure suportul necesar pentru proiectarea și implementarea rețelelor neuronale [1], [2]. Ea trebuie să asigure datele necesare în faza de antrenare, și respectiv fluxul de date în faza de propagare. Principalele părți componente ale platformei sunt:

- Sursă de date analogice și/sau digitale
- Sistem de achiziție de date
- Calculator gazdă
- Sistem de dezvoltare cu circuite FPGA




Figura 4.3 Platforma hardware pentru implementarea RNA

Platforma a fost astfel concepută încât să poată fi folosită împreună cu diverse surse de date analogice sau digitale. De aceea sistemul de achiziție a datelor permite preluarea datelor digitale de pe un port serial precum și a celor analogice prin intermediul unui convertor

analog digital. De asemenea sistemul de achiziție a datelor este prevăzut cu un port paralel prin care trimite date la un calculator personal și/sau la sistemul de dezvoltare cu circuite FPGA.




Figura 4.4 Fotografia platformei

4.2.1 Sistemul de achiziție de date

Sistemul de achiziție de date este construit în jurul unui microconvertor ADuC 812BS.

Microconvertorul, produs de Analog Devices, este un sistem de achiziții de date integrat, compus dintr-un nucleu de microprocesor pe 8 biți de tip 8051, prevăzut cu un convertor analog-digital pe 12 biți. Sistemul are 8k Bytes de memorie program Flash/EE, programabilă în sistem, 640k Bytes de memorie Flash/EE de date, 256 Bytes de memorie de date SRAM. De asemenea poate accesa 16M Bytes de memorie de date externă și 64k Bytes de memorie de program externă.

Caracteristicile acestui microconvertor sunt:

- 8 intrări analogice multiplexate folosind un convertor analog-digital pe 12 biți
- 2 convertoare digital-analogice pe 12 biți
- Senzor de temperatură integrat
- Controler DMA pentru capturi de mare viteză de la ADC-uri în RAM
- Frecvența nominală de 12MHz
- 3 numărătoare/temporizatoare pe 16 biți
- 32 linii de intrare/ieșire programabile
- Capacitate de curent mare pe portul 3
- 9 surse de întreruperi cu 2 nivele de prioritate
- Alimentare la 3V sau 5V
- Funcționare în 3 moduri: Normal, Inactiv sau cu consum redus
- Port serial UART de intrare/ieșire
- Port I²C și SPI
- Watchdog
- Monitor pentru sursa de alimentare

Schema bloc a microconvertorului ADuC812 este prezentată în figura 4.5




Figura 4.5 Blocurile funcționale ale microconvertorului AduC812BS

Schema sistemului de achiziție realizat este prezentată în figura 4.6.




Figura 4.6 Schema electrică a sistemului de achiziție folosind modulul AduC812

Datele digitale pot fi achiziționate prin portul serial UART standard al microconvertorului cărui i s-a atașat un circuit MAX202 pentru adaptarea de nivel TTL/RS232.

Datele analogice se pot achiziționa prin intermediul celor opt canale ale convertorului analog digital (ADC) cu aproximații succesive pe 12 biți. Senzorii utilizați în experimentele efectuate au fost conectați la microconvertor prin intermediul unor circuite de condiționare.

Portul paralel asigură transmisia datelor achiziționate spre calculator în faza antrenare a rețelelor neuronale artificiale, respectiv spre sistemul de dezvoltare cu FPGA în faza de programare. Protocolul implementat este un protocol asincron cu confirmare și condiționare totală care pe lângă cei 8 biți de date mai folosește și două semnale de control, *rdy* și *ack*. Codul care rulează în microcontroler nu face diferență între PC sau alt dispozitiv hardware conectat la portul lui paralel. Atâta timp cât protocolul de comunicație este respectat, el va furniza date indiferent cine le solicită.

Pentru transferul datelor spre calculator se utilizează un script Matlab care rulează pe calculatorul gazdă. Codul prezentat în Anexa 1 folosește utilitarul Data Acquisition Toolbox și permite citirea datelor de la sistemul de achiziție și preluarea lor în Workspace sub forma unei matrici de vectori de date. Acestea se salvează într-un fișier care este folosit de Neural Network Toolbox în faza de antrenare.

Pentru transferul datelor la sistemul de dezvoltare cu FPGA, în circuitul FPGA se implementează pe lângă circuitele neuronale și un port paralel cu același protocol pentru a asigura datele în faza de propagare.

Codul sursă pentru microconvertor scris în limbajul C și compilat cu Keil uVision2 este prezentat în Anexa 2. Microconvertorul este programabil în sistem prin portul serial.

4.2.2 Sistemul de dezvoltare cu circuite programabile FPGA

Structura HW a întregului sistem a fost concepută modular ca să ofere un mediu de dezvoltare ușor și flexibil. Astfel, ca sistem de dezvoltare cu circuite FPGA, poate fi folosită orice placă disponibilă, în funcție de numărul de neuroni ce se doresc a fi implementați. Pe parcursul experimentelor făcute au fost utilizate mai multe plăci de dezvoltare comerciale precum și plăci proiectate și realizate de către autor [190], [191], [46]. Placa de dezvoltare care permite implementarea unui număr mai mare de neuroni este un sistem de dezvoltare comercial, care conține circuite Virtex-II cu 1.000.000 porți logice echivalente, realizată de firma Xilinx în scopul dezvoltării circuitelor prototip.

Platforma prototip conține două circuite FPGA, unul notat DUT (Device Under Test), este disponibil pentru implementarea circuitelor concepute de utilizator, iar cel de al doilea, numit Service FPGA, are rolul de a face conexiunile între resursele plăcii.

Principalele facilități oferite de această platformă sunt:

- Posibilitatea alimentării de la trei surse independente V_{CCINT} , V_{AUX} și V_{CCO}
- Posibilitatea selectării V_{CCO} pentru fiecare banc de I/O
- Porturi de configurare MultiLINUX sau Parallel Cable III
- Patru intrări de ceas global, două prin conectori SMB 50 Ω , două socluri pentru oscilatoare tip LVTTTL
- Oscilator programabil pe placă
- Frecvență de ceas selectabilă (de la 25 MHz la 90 MHz)
- Soclu pentru PROM de configurare
- Port JTAG pentru programarea circuitului FPGA utilizator (DUT) precum și a circuitelor PROM XC17Vxx și XC18Vxx
- Conectoare care permit interconectarea mai multor platforme
- Zona pentru dezvoltarea de circuite prototip permite lipirea unor conectoare injectarea sau extragerea unor semnale

Schema bloc a platformei prototip Virtex-II este prezentată în figura 4.7.




Figura 4.7 Schema bloc a platformei prototip Virtex-II

Circuitul FPGA poate fi configurat direct din mediul Xilinx ISE, sau un alt program similar, prin cablul conectat la portul paralel al calculatorului.

Circuitul XC2V1000 este componenta principală a sistemului de dezvoltare. El este conținut într-o capsulă cu 456 pini, de tip BGA. El este alcătuit dintr-o arie de 40x32 blocuri logice configurabile conținând 5120 slice-uri, fiind echivalent cu 1.000.000 porți logice. Alte caracteristici notabile ale circuitului sunt:

- Memorie RAM distribuită, implementabilă în CLB: 160 Kbiți
- 40 blocuri multiplicatoare de 18x18 biți
- Memorie bloc SelectRAM 40 blocuri de 18 Kbiți, adică un total de 720 Kbiți
- Număr maxim de intrări/ieșiri disponibile utilizatorului: 432
- 8 blocuri Digital Clock Manager
- Blocurile de I/O suportă o mare varietate de standarde de intrare-ieșire asimetrice și diferențiale.

4.3 Structura software a mediului de implementare a RNA

Arhitectura software a mediului integrat HW/SW pentru implementarea RNA permite pe de o parte implementare părții software a aplicației, care constă în antrenarea RNA, și pe de altă parte proiectarea părții hardware a acesteia, adică implementarea RNA în FPGA, pentru faza de propagare. O simplă enumerare a resurselor software întrebuintate pentru dezvoltarea mediului integrat HW/SW arată complexitatea acesteia:

- Keil uVision2 – dezvoltarea programului pentru microconvertorul ADuC 812 din componența SAD
- Windows Serial Downloader (WSD v6.04) – pentru încărcarea programului în microconvertor
- Matlab – mediul de programare utilizat pentru modelarea RNA
 - Data Acquisition Toolbox – extensia Matlab pentru achiziția semnalelor
 - NTPort Library 2.5 – utilitar utilizat pentru controlul porturilor PC din Matlab
 - Neural Network Toolbox – extensia Matlab utilizată pentru antrenarea RNA
 - Simulink – pentru simularea RNA
 - System Generator – rulând în cadrul programului Simulink, pentru:
 - modelarea cu blocuri Xilinx a RNA
 - generarea fișierelor proiect Xilinx
 - generarea codului VHDL sintetizabil
 - generarea unui fișier Testbench în limbaj VHDL pentru simularea RNA
 - generarea fișierelor de constrângere
- Xilinx ISE – mediul integrat pentru sinteza și implementarea RNA în FPGA
 - ModelSim XE – permite simularea în diverse etape a rețelei de implementat
 - Impact – folosit pentru încărcarea fișierului de configurare în FPGA
 - ChipScope – utilizat în faza de depanare a proiectului, permite vizualizarea circuitului implementat în FPGA
- VHDL – folosit ca limbaj intermediar între Simulink și Xilinx, precum și pentru includerea unor blocuri de tip proprietate intelectuală (IP) în modelul RNA

Dintre cele de mai sus primele două programe se utilizează numai în faza de dezvoltare a platformei HW/SW, în timp ce restul programelor sunt utilizate în faza de implementare HW/SW a RNA. În timp ce programul Xilinx ISE este folosit numai pentru implementarea hardware a fazei de propagare a RNA, mediul Matlab este folosit atât pentru achiziția datelor de antrenare (folosind Data Acquisition Toolbox), implementarea software a fazei de antrenare a RNA (Neural Network Toolbox) cât și pentru modelarea și simularea RNA precum și pentru generarea codului VHDL sintetizabil (folosind System Generator ca extensie pentru Simulink).

4.3.1 Matlab/Simulink

Primul program implicat în implementarea HW/SW a unei rețele neuronale, Matlab, este un limbaj de programare, și un mediu de proiectare la nivel înalt. Fiind un program familiar unui număr mare de ingineri în general, și proiectanților de RNA în particular, și beneficiind de o arhitectură deschisă este o platformă ideală pentru dezvoltarea de unelte de proiectare la nivel înalt a rețelelor neuronale. Utilizatorul poate să dezvolte funcții specifice aplicației cu fișiere de tip .m (Matlab) și funcții-S (Simulink). Mediul Matlab oferă proiectantului RNA avantajul utilizării unui număr mare de biblioteci de funcții matematice, rețele neuronale, procesare de semnal, etc. De exemplu Neural Network Toolbox conține un ansamblu de funcții Matlab care implementează majoritatea arhitecturilor și a algoritmilor de

instruire a rețelelor neuronale. Funcțiile sunt flexibile și permit proiectantului să specifice arhitectura, funcția de transfer, modul de conectare între unități, și algoritmul de instruire.

Simulink este un mediu de modelare și simulare a sistemelor dinamice complet integrat în programul Matlab. El dispune de obiecte specifice diverselor domenii, (numite blocuri) cu ajutorul cărora se poate construi modelul. Editorul grafic este folosit pentru realizarea modelului și accesul la motorul de simulare. Simulink suportă simularea comportamentului concurențial al sistemelor ceea ce îl face potrivit pentru modelarea de circuite hardware de mare performanță.

De asemenea este posibilă interfațarea între Matlab și Simulink, ceea ce permite utilizatorului să includă fișiere .m în modelul Simulink, să importe date din Workspace (mediul de lucru Matlab) și să salveze date în Workspace.

Toate facilitățile prezentate mai sus, sunt exploatate de metoda de implementare a RNA dezvoltată de autor.

4.3.2 System Generator

System Generator este o extensie a programului Simulink care îi adaugă un set de biblioteci de blocuri Xilinx implementabile în hardware. Fiecare bloc este „bit and cycle true”, ceea ce înseamnă că ele se comportă identic la nivel de bit și ciclu în Simulink și în hardware. În Simulink aceste blocuri pot fi combinate cu blocuri din alte biblioteci neimplementabile în FPGA. Parametrii blocurilor Xilinx, ca și a celorlalte blocuri pot fi setate de utilizator. System Generator transferă în hardware numai porțiunea din model creată cu blocuri Xilinx. Comportamentul porțiunii cu blocuri non-Xilinx poate fi surprins într-un fișier HDL testbench care folosește vectorii de simulare din Simulink. Aceasta permite comparația între modelul din Simulink și implementarea hardware.

System Generator reprezintă un proces de proiectare integrat de la reprezentarea sistemului în Simulink la fișierul de configurare a circuitului FPGA. El asigură legătura între diferite tehnologii cum ar fi suita Matlab pentru proiectarea sistemului, mediul software integrat Xilinx ISE pentru implementarea lui și programul ModelSim pentru simulare. Programul permite co-simularea sistemului modelat în Simulink împreună cu așa numitele „cutii negre” (black box) care încorporează modele HDL. Procesul se numește „HDL Co-Simulation”. De asemenea în simulare pot fi încorporate și plăci hardware, ceea ce permite testarea hardware și duce la accelerarea simulării. Acest tip de simulare poartă numele de „Hardware in the Loop Co-Simulation” [220].




Figura 4.8 System Generator ca legătură între diverse tehnologii

4.4 Etapele implementării hardware-software a RNA

Mediul integrat HW/SW a fost conceput de autor ca o platformă de dezvoltare pentru circuite prototip folosind circuite programabile (FPGA) și un microcontroler. Etapele implementării rețelelor neuronale artificiale folosind mediul integrat HW-SW sunt prezentate în figura 4.9. Platforma este conectată la portul paralel al unui calculator personal pe care rulează programele Matlab/Simulink, System Generator, ModelSim, Xilinx ISE și altele. Microcontrolerul este folosit pentru implementarea sistemului de achiziție de date și adaptarea semnalelor de intrare la cerințele intrărilor rețelelor neuronale. Circuitul programabil Xilinx FPGA de tipul Virtex-II XC2V1000 este folosit pentru implementarea rețelelor neuronale. Calculatorul este folosit pentru implementarea părții software a aplicației, și proiectarea părții hardware. Astfel programul Matlab prin toolboxul Data Acquisition controlează achiziția datelor de antrenare a rețelei neuronale, și permite antrenarea rețelelor neuronale prin toolboxul Neural Network.




Figura 4.9 Mediul integrat HW – SW pentru implementarea RNA

Programul Simulink care rulează în mediul Matlab folosit în general pentru modelarea, simularea și analiza sistemelor dinamice, permite de asemenea modelarea și simularea diverselor arhitecturi de rețele neuronale cu ajutorul extensiei System Generator create de firma Xilinx și a unor blocuri IP create de autor. După identificarea configurației optime pentru aplicația dată, System Generator transformă reprezentarea de nivel înalt a RNA într-un cod VHDL sintetizabil. Mediul Xilinx ISE asigură sinteza și implementarea codului VHDL în dispozitivul FPGA ales, iar utilitarul Impact permite încărcarea fișierului de configurare în FPGA.

Ramura din stânga a diagramei reprezintă implementarea software. Ramura din dreapta prezintă etapele implementării hardware folosind blocuri specifice rețelelor neuronale artificiale dezvoltate de autor și/sau alte blocuri din biblioteca Xilinx Blockset, simularea acestui model și generarea codului VHDL.

4.4.1 Implementarea software a fazei de antrenare

4.4.1.1 Achiziția datelor

Sistemul de achiziție de date este conectat prin intermediul portului paralel la calculator pe care rulează programul Matlab și programul de achiziție creat de autor folosind Data Acquisition Toolbox. Achiziția unui set de date este inițiată din mediul Matlab. După setarea portului paralel al calculatorului în regim bidirecțional, se face setarea parametrilor achiziției. Mai exact se specifică dimensiunile vectorului de date și numărul de eșantioane pentru fiecare vector. Vectorii de date sunt furnizați de către sistemul de achiziție în format paralel. La atingerea numărului de eșantioane specificat achiziția se oprește și pe monitor apare întrebarea dacă se dorește achiziția unui nou vector. În caz afirmativ procesul se reia. În caz negativ procesul se termină și datele achiziționate sunt înregistrate într-un fișier împreună cu informațiile cu privire la numărul de vectori, dimensiunea vectorului de date și numărul de eșantioane pentru fiecare vector. Datele achiziționate servesc ca vectori de instruire sau de test pentru orice tip de rețea neuronală care se dorește a fi implementată și care se simulează folosind mediul Matlab.




Figura 4.10 Etapele implementării software a RNA

4.4.1.2 Modelarea și antrenarea RNA cu NN Toolbox

Avantajele implementării software a fazei de antrenare a RNA au fost prezentate în capitolele anterioare. Dintre acestea cel mai mare avantaj în faza de elaborare a unui prototip este oferit flexibilitatea implementării. Metoda propusă folosește Neural Network Toolbox din mediul Matlab pentru implementarea fazei de antrenare. Proiectarea, antrenarea și simularea rețelelor neuronale se fac în mod obișnuit printr-un cod Matlab. Interfața grafică Network/Data Manager oferă o soluție prietenoasă pentru importul, crearea, antrenarea, simularea, utilizarea, și exportul rețelelor neuronale și a datelor.




Figura 4.11 Interfața grafică Network/Data Manager

Etapele proiectării RNA folosind interfața grafică sunt prezentate în figura 4.12.




Figura 4.12 Etapele proiectării rețelei neuronale

Datele achiziționate pot fi încărcate direct din mediul de lucru Matlab, dacă achiziția de date și crearea rețelei se face în aceeași sesiune de lucru, sau din fișierul în care a fost salvat de programul de achiziție, în caz contrar.

A doua etapă este crearea propriu-zisă a rețelei care constă în alegerea tipului rețelei, a funcțiilor de antrenare, adaptare, performanță, a numărului de straturi, numărului de neuroni pe strat, și a funcției de activare pentru fiecare strat, așa cum se prezintă în figura 3.13. Odată creată rețeaua poate fi vizualizată (figura 3.14).




Figura 4.13 Crearea unei RNA noi






Figura 4.14 Vizualizarea rețelei create

În continuare se poate trece la inițializarea parametrilor antrenării și apoi la antrenarea propriu-zisă a rețelei. Se selectează datele de intrare, datele de ieșire țintă precum și parametrii antrenării.



a) Setarea datelor de antrenare



b) Parametrii antrenării

Figura 4.15 Antrenarea RNA

În cazul în care în timpul antrenării anumiți parametrii impuși nu pot fi atinși, se ajustează parametrii de antrenare sau se poate crea o nouă rețea cu altă arhitectură sau alți parametrii.

Dacă antrenarea s-a efectuat cu succes, rețeaua neuronală poate fi simulată folosind în acest scop un set de date intrare-ieșire diferit față de cel utilizat în faza de antrenare.

Răspunsul rețelei la datele de intrare sunt prezentate în figura 4.17.




Figura 4.16 Simularea RNA

Figura 4.17 Rezultatul simulării

Figura 4.18 prezintă posibilitatea vizualizării ponderilor și a factorilor de deplasare a scării (bias) pentru fiecare strat în parte.




Figura 4.18 Vizualizarea ponderilor și a bias-ului

Se pot face mai multe simulări cu diverse arhitecturi de rețele neuronale, diverse tipuri și diverși algoritmi de învățare pentru a determina soluția care satisface cerințele impuse de cele mai puține resurse (număr minim de straturi respectiv neuroni/strat). În acest mod pot fi create diverse tipuri de rețele neuronale artificiale pentru a identifica cea care corespunde cel mai bine aplicației date.

Rețeaua neuronală creată și antrenată poate fi exportată în mediul de lucru Matlab sau salvată într-un fișier, în vederea implementării hardware a fazei de propagare.

4.4.2 Implementarea hardware a fazei de propagare

Dacă în faza de dezvoltare a rețelei neuronale este importantă flexibilitatea în faza de propagare una din cele mai importante caracteristici este viteza de răspuns a rețelei. De aceea pentru implementare se folosesc tot mai des circuitele FPGA caracterizate de o structură masiv paralelă ceea ce duce la implementări cu performanțe foarte bune.

Descrierea unei rețele neuronale într-un mediu familiar cum este Matlab/Simulink și utilizarea System Generator pentru transformarea reprezentării la nivel de sistem într-un fișier de configurare a circuitelor hardware, reprezintă o soluție flexibilă, eficientă din punct de vedere al utilizării resurselor și rapidă, de implementare a RNA. Paragraful următor descrie metoda concepută pentru modelarea unei rețele neuronale folosind System Generator.

4.4.2.1 Modelarea și simularea RNA cu System Generator

System Generator este un software creat de firma Xilinx care permite modelarea și simularea sistemelor de procesare a semnalelor bazate pe circuite FPGA, prin intermediul interfeței grafice pentru modelarea sistemelor dinamice, oferite de Simulink. System Generator constă într-o bibliotecă pentru Simulink numită Xilinx Blockset, și un software care transformă un model Simulink într-un model implementabil hardware. System Generator mapează parametrii sistemului definiți în Simulink la entități, arhitecturi, porturi, semnale și atribute ale implementării hardware. În plus, generează automat fișiere de comandă pentru programele de simulare HDL, uneltele de sinteză și implementare FPGA, astfel că utilizatorul poate folosi mediul grafic de la specificațiile sistem până la realizarea hardware. Etapele implementării hardware a rețelelor neuronale artificiale folosind System Generator sunt prezentate în figura 4.19.




Figura 4.19 Etapele implementării hardware a RNA folosind System Generator

Crearea unui model implementabil de rețea neuronală începe cu crearea unui model nou în Simulink (fișier .mdl). Se adaugă blocurile Xilinx dorite și se interconectează într-un mod similar ca într-un editor schematic. Blocurile Xilinx pot fi combinate cu alte elemente Simulink, dar numai blocurile sau subsistemele realizate din blocuri din biblioteca Xilinx Blockset pot fi implementate. La fel ca majoritatea blocurilor din Simulink, blocurile Xilinx au parametri care pot fi setați de utilizator.




Figura 4.20 Crearea unui model nou de RNA

Biblioteca Xilinx blockset conține funcții logice, aritmetice, DSP și pentru comunicații. Aceste blocuri pot fi văzute folosind utilitarul Simulink Library Browser.




Figura 4.21 Biblioteca Xilinx Blockset Simulink Library Browser





Figura 4.22 Fereastră de dialog pentru setarea în parametrilor



Un model în System Generator poate fi împărțit în mai multe secțiuni. Secțiunea prezentată cu albastru în figura 4.23 reprezintă partea realizabilă hardware și ea va fi implementată în FPGA. Blocurile galbene reprezintă interfețe de intrare și ieșire între blocurile Xilinx și alte blocuri Simulink. Blocurile de intrare-ieșire reprezintă porturile de intrare-ieșire ale entității VHDL top-level (pinii dispozitivului). Celelalte blocuri Simulink delimitate cu linie punctată verde reprezintă surse care vor alimenta circuitul respectiv dispozitive de ieșire ce permit testarea proiectului. Orice bloc Simulink poate fi interfațat cu blocurile Xilinx cu ajutorul blocurilor de I/E, pentru a face conversia între reprezentarea numerelor în dublă precizie și reprezentarea în virgula fixă.

Blocul System Generator (de culoare maro) este obligatoriu în blocul ierarhic superior, pentru a putea simula orice model care folosește blocurile Xilinx.

Blocuri de VE folosite ca interfețe între blocurile din biblioteca Xilinx Blockset și alte blocuri Simulink




Figura 4.23 Model System Generator care prezintă diferitele secțiuni ale design-ului

Următoarea etapă este cea de simulare a modelului creat. Rezultatele pot văzute prin înserarea de blocuri de tip Scope în model.




Figura 4.24 Simularea modelului RNA

Ultima etapă din procesul System Generator este reprezentată de generarea codului VHDL. După crearea modelului și simularea acestuia se poate trece la generarea proiectului sintetizabil în format VHDL. Acest lucru este posibil prin intermediul blocului System Generator. Dacă proiectul este de tip ierarhic atunci în blocul ierarhic superior se inserează un bloc System Generator, ca în figura 4.25.

Pentru generarea codului VHDL și a modulelor Xilinx IP Core se face dublu clic pe blocul System Generator și se fac setările cu privire la:

- tipul compilării
 - HDL Netlist
 - NGC Netlist
 - Bitstream

- EDK Export Tool
- Hardware Co-Simulation
- tipul dispozitivului în care se dorește implementarea
- directorul în care se vor scrie fișierele
- programul de sinteză folosit
- perioada semnalului de ceas pentru FPGA
- locația pinului de ceas a FPGA
- generarea unui model pentru simulare (testbench)
- perioada sistemului Simulink




Figura 4.25 Setarea parametrilor System Generator și generarea codului VHDL

Butonul Apply salvează setările făcute și lasă fereastra deschisă, în timp ce butonul OK salvează setările și închide fereastra. Generarea codului VHDL se face prin apăsarea butonului Generate.

System Generator produce diverse fișiere, majoritatea de tip VHDL:

- Fișiere de descriere a modelului
 - .VHD : Fișiere VHDL echivalente modelului Simulink.
 - .EDN : Fișiere pentru implementarea modulelor Xilinx Core.
 - .XCF : Fișier cu constrângerile de timp. Acest fișier este foarte important pentru atingerea performanțelor specificate. Fișierul .XCF este generat pentru programul de sinteză Xilinx Synthesis Tool iar fișierul .NCF pentru Synplify și Leonardo Spectrum.
- Fișiere proiect
 - .NPL : Fișiere proiect pentru Project Navigator. Crucial pentru sintetiza proiectului printr-o simplă apăsare de buton.
 - .TCL : Script tcl pentru crearea proiectului Synplify și Leonardo.
- Fișiere simulare
 - .DO : Fișiere de tip DO pentru programul de simulare ModelSim. Fiecare fișier DO este apelat automat de proiectul ISE și este folosit pentru simulare funcțională, post-translatore, post-asociere și post-plasare și interconectare.
 - .DAT : Acestea sunt fișierele de date conținând vectorii de test din System Generator.
 - .VHD : nume_proiect_testbench este modelul VHDL folosit pentru testare. El folosește fișierele .DAT pentru a verifica rezultatele simulării.

4.4.2.2 Sinteza și implementarea folosind Xilinx ISE

După generarea codului urmează simularea comportamentală, sinteza și implementarea folosind un program care suportă dispozitivele Xilinx. În lucrarea de față s-a folosit programul de simulare ModelSim Xilinx Edition și programul de sinteză XST (Xilinx Synthesis Technology) din cadrul Xilinx ISE 6.2i.

System Generator a creat un fișier proiect ISE cu extensia .npl. Deschiderea acestui fișier încarcă proiectul în Xilinx ISE Project Navigator care permite sinteza și implementarea acestuia. Ca în orice proces Xilinx opțiunile de sinteză și implementare pot fi modificate.




Figura 4.26 Mediul XILINX ISE 6.2i pentru sinteza și implementarea proiectului

Diagrama procesul de sinteză și implementare este prezentată în figura 4.27.




Figura 4.27 Procesul de sinteză și implementare cu Xilinx ISE

Primul pas în această fază este sinteza codului *VHDL*, care constă în convertirea codului într-un set de primitive sau componente care pot fi asamblate în tehnologia către care este orientat proiectul. Proiectantul poate să “ajute” uneltele de sinteză prin specificarea unor constrângeri specifice tehnologiei.

Următoarea etapă este simularea funcțională cu simulatorul ModelSim. El va face uz de fișierul *pn_behavioral.do* creat de System Generator. Pentru rularea simulării în modulul surse din Project Navigator se selectează fișierul *nume_proiect_testbench.vhd* și apoi se dă comanda *Simulate Behavioral VHDL Model*. Aceasta comandă deschide consola ModelSim și rulează fișierul *pn_behavioral.do*.




Figura 4.28 Etapa de simulare comportamentală a proiectului

Etapă de implementare constă în translatarea, maparea, plasarea și interconectarea circuitelor, precum și generarea fișierului de configurare *.bit*. În această etapă se mai pot exercita câteva constrângeri asupra proiectului cum ar fi plasarea anumitor module în chip sau atribuirea de pini intrărilor și ieșirilor externe, etc. Procesul poate fi declanșat în urma selecției fișierului top-level VHDL și lansarea comenzii *Generate Programming File*. Project Navigator lansează în execuție diverse procese care sunt necesare pentru obținerea fișierului de configurare.




Figura 4.29 Etapa de implementare și generare a fișierului de configurare

Fișierele obținute în timpul creării fișierului de configurare pot fi vizualizate. Astfel de exemplu poate fi vizualizat modul în care sunt plasate componentele circuitului în FPGA folosind utilitarul Floorplanner. Un alt fișier creat este fișierul cu întârzierile reale din circuit, întârzieri datorate lungimii traseelor, încărcărilor electrice și a altor factori.

Faza finală este cea de verificare a întârzierilor (*timing verification*). Un alt fișier .do creat de System Generator este fișierul pn_postpar.do care servește pentru rularea simulării post implementare. Dacă se lansează procesul de simulare Post-place & Route VHDL Model se deschide consola ModelSim și fișierul pn_postpar.do va fi folosit pentru compilare și rularea modelului de testare. Testbench-ul folosește stimulii de intrare folosiți în Simulink și compară rezultatele cu ieșirile corespunzătoare generate de Simulink. Dacă proiectul este lipsit de erori acest raport apare în consolă.




Figura 4.30 Simularea post plasare și rutare

La fel ca în decursul oricărui proces de proiectare este posibil să avansezi doi pași și apoi să revii un pas sau chiar mai rău. Fiecare etapă oferă posibilitatea de a reveni asupra soluțiilor. Problema cea mai nedorită este cea de a fi obligat să revii din *faza finală*, de exemplu când un proiect sintetizat ocupă mai mult spațiu decât cel oferit de circuitul FPGA sau CPLD folosit. În aceste cazuri trebuie revenit asupra proiectului și trebuie regândit.

Odată ce fișierul de configurare este creat aceasta se încarcă în circuitul FPGA folosind unul din programele cunoscute cum este de exemplu utilitarul Impact.

4.4.2.3 Co-simulare HDL și Co-simulare cu hardware în buclă




Figura 4.31 Etapele Co-simulării HDL

Diagrama din figura 4.31 prezintă a doua modalitate, din cele trei existente, de proiectare a unei rețele neuronale artificiale folosind System Generator. Această metodă poartă numele de Co-simulare HDL. Ea permite utilizarea în proiect a unor blocuri de tip Black Box care pot include coduri VHDL dezvoltate de utilizator sau module de tip proprietate intelectuală, împreună cu blocuri Xilinx System Generator și generarea unui proiect sintetizabil care poate fi implementat folosind Xilinx ISE Project Navigator. De

asemenea folosește blocul ModelSim care invocă simulatorul ModelSim pentru simularea proiectului. Rezultatele simulării sunt aduse înapoi în Simulink și rezultatele pot fi vizualizate folosind blocurile tipice Simulink.

Cea de a treia modalitate de proiectare a unei rețele neuronale artificiale folosind System Generator este prezentată în diagrama din figura 4.32. Aceasta este un proces tipic pentru verificare rapidă cu hardware în buclă cunoscută sub numele de „Hardware in the loop Co-Simulation”. Un proiect poate conține Black-Box-uri, pentru includerea de coduri VHDL dezvoltate de utilizator sau module IP, blocuri de interfață hardware, și blocuri Xilinx System Generator. În acest proces se generează un proiect sintetizabil și implementabil folosind programul Xilinx, generându-se fișierul de configurare .bit și un bloc „hardware in the loop”. Adăugând acest bloc proiectului, utilizatorul poate porni simularea care încarcă fișierul de configurare în hardware și preia în timp real răspunsul circuitului hardware, care este reintrodus în Simulink și rezultatele pot fi vizualizate folosind blocurile tipice Simulink.




Figura 4.32 Etapele Co-simulării cu hardware în buclă

4.5 Crearea bibliotecilor cu blocuri specifice RNA

Metoda prezentată permite implementarea unei rețele neuronale artificiale prin simpla utilizare a bibliotecilor furnizate cu programul System Generator (Xilinx Toolbox), sau crearea unor biblioteci specifice RNA. Biblioteca Xilinx oferă proiectantului o mare varietate de blocuri pentru modelarea oricărui circuit, dar modelarea unei rețele neuronale este destul de dificilă de aceea crearea unei biblioteci cu blocuri specifice RNA este foarte utilă.

În cadrul prezentei lucrări s-a dezvoltat o bibliotecă cu blocuri RNA care pot fi configurate de proiectantul rețelei și sunt direct implementabile. Astfel au fost dezvoltate de la elementele mai simple cum ar fi blocuri de multiplicare – acumulare, funcții de activare, până la diverse rețele cu un singur strat cu un număr variabil de neuroni. Toate aceste elemente sunt parametrizabile prin interfața grafică sau încarcă parametrii din spațiul de lucru al programului Matlab sau dintr-un fișier specificat.

4.5.1 Modelul neuronului artificial

Rețelele neuronale artificiale sunt inspirate și modelate după rețelele neuronale biologice a căror complexitate este de exemplu în cazul creierului uman de 10^{11} neuroni fiecare cu o medie de 10^3 - 10^4 conexiuni. Transmitia semnalelor între neuronii biologici prin intermediul sinapselor este un proces chimic complex în care sunt emise substanțe purtătoare de informație (neurotransmițători). Efectul acestora este creșterea sau scăderea potențialului în interiorul celulei receptoare. Dacă potențialul atinge un prag, neuronul este excitat și produce impulsuri nervoase care sunt transmise prin intermediul axonilor spre alți neuroni. Aceasta

este caracteristica pe care încearcă să o reproducă și modelul propus de McCulloch Pitts. Modelul prezentat în figura 4.33, cu mici variații este modelul cel mai des folosit în rețele neuronale artificiale.




Figura 4.33 Modelul neuronului artificial

Neuronul artificial prezentat în figura de mai sus are N intrări fiecare având asignată o pondere w_i ($i=1..N$). Componenta principală a neuronului este sumatorul ponderat care calculează intrarea netă a neuronului conform relației:

$$a = \sum_{i=1}^N w_i x_i \quad (4.1)$$

Semnalul de ieșire a neuronului este o funcție a acestei valori:

$$y(x) = f(a - \theta) = f\left(\sum_{i=1}^N w_i x_i - \theta\right) \quad (4.2)$$

unde θ reprezintă valoarea pragului de activare al neuronului.

Funcția f poartă numele de funcție de activare. Inițial funcția propusă de modelul McCulloch Pitts era funcția prag dar sunt larg utilizate și alte funcții cum ar fi funcția liniară, saturație, sigmoid, etc.

O analiză a implementărilor hardware a rețelelor neuronale propuse în literatură conduce la diagrama bloc din figura 4.34 [15].




Figura 4.34 Schema bloc a neuronului artificial

Blocul de calcul al intrării nete realizează produsul $x_i w_i$ și însumarea acestor produse. Apoi ieșirile sunt obținute în blocul de memorarea stării neuronului în urma aplicării funcției de activare asupra sumei de produse.

Un element de procesare neuronal trebuie să fie compus din următoarele blocuri principale: buffer de intrare (memorie date), memorie ponderi, multiplicator – acumulator, funcția de activare, buffer de ieșire și blocul de comandă.

Ecuția 4.1 se poate implementa prin operația de multiplicare–acumulare (MAC), operație fundamentală în procesarea digitală a semnalelor și multe alte aplicații, folosind:

- un singur bloc MAC (paralelism de neuron)
- N blocuri MAC (pentru o implementare complet paralelă, sau paralelism de sinapsă)
- 1 până la N blocuri MAC (în cazul unei implementări parțial paralele)

Datele de intrare și ponderile trebuie să fie stocate în memorii și apoi introduse sub controlul unității de comandă în blocul multiplicator-acumulator. Modelul unui bloc MAC împreună cu memoriile de date și ponderi aferente este prezentat în figura 4.35.




Figura 4.35 Modelul unui bloc de MAC

Blocul multiplicator - acumulator acceptă date de intrare și ponderi cu sau fără semn pe n respectiv m biți. Toți acești parametrii pot fi modificați direct din interfața utilizator a blocul MAC. Ponderile și datele trebuie stocate în memorii.

4.5.1.1 Implementarea blocului multiplicator-acumulator

Deoarece nu există un bloc MAC în biblioteca Xilinx Blockset, aceasta trebuie creată folosind blocurile Xilinx existente, o soluție posibilă este prezentată în figura 4.36.




Figura 4.36 Blocul MAC realizat cu blocuri Xilinx

Multiplicatorul poate fi implementat foarte eficient folosind blocurile multiplicatoare dedicate care există în circuitele FPGA de tipul Virtex-II, Virtex-II Pro sau Spartan-3. De exemplu în circuitul Virtex-II XC2V250 (echivalent cu 250.000 porți logice) există 24 de

multiplicatoare dedicate pe 18 biți, în XC2V1000 (echivalent cu un milion porți logice), 40, iar în Virtex-II Pro XC2VP125, 556 de astfel de multiplicatoare. Precizia necesară este în funcție de numărul de biți ai datelor de intrare respectiv a ponderilor. Aceasta poate fi setată la precizie maximă sau valoarea aleasă de utilizator, așa cum se poate observa în figura 4.37 a respectiv b.




Figura 4.37 Setarea parametrilor blocului multiplicator

Multiplicatorul poate fi implementat eficient chiar și în alte tipuri de circuite prin utilizarea unor blocuri specifice, create folosind Xilinx LogiCORE Generator.

Acumulatorul se implementează folosind blocul acumulator din biblioteca Xilinx. Precizia acumulatorului depinde de numărul de operații de acumulare deci de numărul de intrări ale neuronului și trebuie să fie suficient de mare pentru a nu apărea depășire. Astfel numărul de biți ai acumulatorului este dat de relația 4.3:

$$nr.\text{biti}_{ac} = \text{ceil}(\log_2(p)) + (n + m) \quad (4.3)$$

unde p reprezintă numărul de operații de acumulare, iar $n+m$ reprezintă numărul de biți ai datelor de intrare în acumulator.

După reset acumulatorul nu se reinițializează cu zero ci cu valoarea curentă a intrării, ceea ce permite blocului MAC o funcționare continuă. Un registru asigură memorarea temporară a datelor pe parcursul operațiilor de acumulare.

Resursele folosite pentru implementarea unui MAC depind de un număr mare de factori, printre care numărul de biți ai intrărilor, ai ponderilor, precizia multiplicatorului, numărul de biți ai acumulatorului, și nu în ultimul rând de modul de implementare a multiplicatorului (cu multiplicatoare dedicate sau folosind resurse logice CLB).

De exemplu, pentru o reprezentare a datelor de intrare pe 8 biți fără semn (UFix_8_0), a ponderilor pe 12 biți cu semn (Fix_12_12), un multiplicator de precizie maximă (Fix_20_12), precizia acumulatorului calculată după formula 4.3 (Fix_23_12) și un neuron cu 8 intrări resursele utilizate sunt prezentate în tabelul 4.1. Tabelul prezintă „cazul cel mai defavorabil” pentru implementările, cu și fără multiplicatoare dedicate, în trei familii de dispozitive FPGA (primele două fiind folosite în experimentele efectuate).

Aceste resurse depind în foarte mare măsură de parametrii de mai sus și de aceea în funcție de aplicație ei trebuie modificați pentru un raport optim între resurse și performanță.

Tabelul 4.1 Resursele consumate pentru implementarea unui bloc MAC

Resurse consumate	MAC implementat cu un multiplicator dedicat VIRTEX-II				MAC implementat cu un multiplicator Xilinx LogiCORE			
	MAC	Mult.	Acu.	Reg.	MAC	Mult.	Acu.	Reg.
Slice-uri	58	20	26	12	93	55	26	12
Bistabile	87	40	24	23	156	109	24	23
Memorii Block RAM	0	0	0	0	0	0	0	0
Tabele de memorii (LUT)	50	0	50	0	154	104	50	0
Multiplicatoare dedicate	1	1	0	0	0	0	0	0
% dintr-un Spartan-II, 50.000 porți	--				12,10 %			
% dintr-un Virtex-II, 1.000.000 porți	1,13 %				1,81 %			
% dintr-un Virtex-II Pro, XC2VP125	0,1 %				0,16 %			

De exemplu în cazul în care precizia acumulatorului poate fi redusă de la 23 la 20 de biți, iar precizia cerută a ieșirilor este de 3 biți blocul MAC poate fi modificat ca în figura 4.38.




Figura 4.38 Bloc MAC modificat și simbolul acestuia

Intre acumulator și ieșire se poate introduce un bloc convertor care reduce numărul de biți pe care este reprezentată cuvântul de ieșire, astfel scade și numărul de bistabile necesare pentru implementarea registrului de ieșire. Resursele consumate se modifică astfel: 54 slice-uri, 64 bistabile, 61 LUT-uri, 1 multiplicator dedicat. Parametrii pot fi modificați direct din interfața grafică a blocului MAC prezentată în figura 4.39 pentru două setări diferite.




Figura 4.39 Interfața grafică pentru setarea parametrilor MAC

Prin diverse optimizări ce sunt prezentate în Capitolul V, resursele pot fi scăzute până la 10 slice-uri pentru un MAC implementat cu un multiplicator dedicat VIRTEX-II.

4.5.1.2 Memoriile de date și de ponderi

Datele și ponderile trebuie să fie stocate într-o memorie. Se poate opta între memoria distribuită (SelectRAM) și memoria bloc (block SelectRAM). Utilizarea memoriei distribuite este recomandată numai în cazul în care nu sunt disponibile memorii bloc sau cantitatea de date sau ponderi de memorat este mică.

Pentru implementarea memoriei de date se poate utiliza o memorie RAM dual-port care permite înscriserea datelor cu o anumită viteză și citirea acestora la portul B, la o viteză diferită. Numărul cuvintelor de date memorate este determinat de numărul perechilor date-ponderi care intră în procesul de multiplicare-acumulare pentru a produce un rezultat. Numărul de biți pe cuvânt depinde de precizia de reprezentare a datelor de intrare.




Figura 4.40 Memoriile de date și ponderi și meniurile de setare a parametrilor

Pentru memorarea ponderilor se poate folosi o memorie ROM distribuită dacă numărul intrărilor neuronului nu este mare, pentru a păstra memoriile de tip bloc pentru memorarea datelor.

Precizia de reprezentare a ponderilor este una din cele mai importante alegeri la implementarea RNA în FPGA. O precizie mai mare înseamnă mai puține erori de cuantizare în implementarea finală, în timp ce o precizie mai redusă conduce la un circuit mai simplu, viteză mai mare și reducerea resurselor necesare implementării și a puterii consumate. O modalitate de a rezolva acest compromis este de a determina precizia minimă necesară pentru rezolvarea problemei date. În mod tradițional precizia minimă este determinată prin încercări succesive, simulând soluțiile înainte de implementare. Mai mulți autori au studiat problema preciziei minime concluziile fiind diferite în funcție de tipul rețelei și a aplicației. Holt și Baker [102] au determinat că o reprezentare pe 16 biți a ponderilor este în general suficientă pentru o rețea de tip perceptron cu mai multe straturi și algoritm de învățare cu propagare înapoi a erorii.

Recent s-au făcut progrese mai importante în determinarea preciziei minime din punct de vedere teoretic. Draghici [181] a demonstrat în că în cazul cel mai defavorabil domeniul necesar pentru ponderi $[-p, p]$ este estimat prin distanța minimă între tipare din clase diferite:

$$d = (\sqrt{n}) / (2p) \quad (4.4)$$

unde p este un număr întreg și n este dimensiunea intrării.

4.5.1.3 Funcția de activare

Implementarea directă a unor funcții neliniare cum este și funcția sigmoid este foarte costisitoare. Există două abordări practice posibile pentru aproximarea unor astfel de funcții pentru a putea fi implementate în FPGA [116].

Aproximarea prin liniarizare pe porțiuni este o metodă de aproximare a unei funcții neliniare prin funcții de gradul I de forma:

$$y = ax + b \quad (4.5)$$

Dacă coeficienții sunt aleși să fie puteri ale lui 2, atunci funcția sigmoid poate fi obținută printr-o serie de operații de deplasare și adunare. Multe implementări ale funcției sigmoid folosesc o astfel de aproximare [37]

Implementarea folosind tabele de memorii este cea de a doua metodă uzuală folosită pentru implementarea funcției de activare. Pentru aceasta se pot folosi memoriile Single-Port ROM. Conținutul memoriei este determinat în Matlab și înscris în memorie prin intermediul unui fișier.

Cu toate că ambele implementări reprezintă doar aproximări (de ordinul 1 respectiv de ordinul 0) ale funcțiilor de transfer, este de preferat o îmbunătățire a performanțelor de viteză, cost, mărime, în detrimentul unei ușoare scăderi a preciziei. Aceste implementări se numesc hardware prietenoase. Figura 4.41 [4] prezintă capacitatea memoriei necesare pentru implementarea prin tabele de memorii în funcție de precizia echivalentă pentru aproximarea de ordinul 0 și 1 a funcției sigmoid.

$$f(x) = \frac{1}{1 + e^{-\lambda x}} \quad (4.6)$$

unde λ este o constantă.




Figura 4.41 Funcția sigmoid și capacitatea memoriei necesare implementării

4.5.1.4 Blocul de comandă

Blocul de comandă controlează fluxul de date de intrare și ieșire din memoria de date, citirea ponderilor și furnizează semnalele de control pentru MAC.

Înscrierea datelor în memoria de date de tip dual port are loc la viteza cu care acestea sunt furnizate la intrare. După ce și ultimul eșantion, reprezentând ultima intrare a neuronului, a fost memorat, extragerea datelor din memorie în vederea multiplicării cu ponderile aferente se face la o rată de $n+1$ ori mai mare, unde n reprezintă numărul de sinapse ale neuronului.

Astfel pe durata ultimului eșantion de intrare, la portul B a memoriei de date sunt disponibile cele n date de intrare la care se adaugă factorul de deplasare a scării (bias).

În figura 4.42.a se pot vedea cele două ieșiri ale memoriei de date în cazul unui neuron cu 7 intrări, iar figura 4.42.b prezintă cele două ieșiri pe durata ultimului eșantion de intrare.




Figura 4.42 Ieșirile memoriei de date pe durata înscrierii celor 7 intrări (a) respectiv pe durata ultimului eșantion de intrare (b)

Concomitent cu extragerea datelor de la portul B a memoriei de date blocul de comandă furnizează adresele pentru memoria de ponderi pentru extragerea ponderilor cu care trebuie să se multiplice intrările. Multiplicatorul introduce un timp de latență de 3 perioade de eșantionare iar memoria 1 perioadă. Astfel după $4/(n+1)$ din durata unui eșantion de intrare procesul de multiplicare-acumulare pentru un set de date de intrare este complet și blocul de comandă furnizează semnalul de enable pentru registrul de ieșire care memorează starea neuronului și de reset pentru acumulator.

Implementarea logicii de comandă prezentată mai sus se poate face cu ajutorul circuitului din figura 4.43 folosind numărătoare pentru generarea adreselor pentru memorii.




Figura 4.43 Simbolul și structura blocului de comandă

Formele de undă generate de acest bloc sunt prezentate în figura 4.44.




Figura 4.44 Semnalele de control generate de blocul de comandă

4.5.1.5 Neuron implementat folosind biblioteca RNA Blockset

Biblioteca RNA blockset realizată, conține un prim set de blocuri specifice rețelelor neuronale artificiale, create de autor (figura 4.45).




Figura 4.45 Biblioteca RNA Blockset

Cu ajutorul blocurilor de mai sus se poate trece la implementarea unui neuron după modelul din figura 4.34. Se obține astfel neuronul artificial din figura 3.46.

Parametrii neuronului pot fi setați din interfața utilizator. Principalii parametri sunt: numărul de intrări ale neuronului, numărul de biți folosiți pentru reprezentarea datelor de intrare, a ponderilor și ieșirilor, tipul și precizia multiplicatorului, numărul de biți alocați acumulatorului, numele fișierelor ce se încarcă în memoria de ponderi și în blocul de activare.




Figura 4.46 Neuron realizat folosind blocurile din biblioteca RNA Blockset

4.6 Concluzii

Din concluziile capitolelor anterioare au reieșit avantajele implementării hibride a RNA. Folosirea unui calculator cu un soft adecvat pentru implementarea etapei de antrenare a oferă avantajul flexibilității, în timp ce utilizarea circuitelor FPGA pentru faza de propagare prezintă avantajul vitezei de procesare.

Eforturile depuse în acest capitol s-au concentrat asupra dezvoltării unei platforme integrate hardware-software și a unei metode pentru implementarea hibridă a rețelelor neuronale. Platforma hardware se compune dintr-un sistem de achiziție a datelor, o placă de dezvoltare pentru circuite FPGA și un calculator. Această platformă permite proiectanților antrenarea rețelelor neuronale într-un mediu familiar oferit de Matlab/Simulink. Pentru modelarea rețelelor neuronale se folosește același mediu și o bibliotecă dezvoltată cu blocuri specifice rețelelor neuronale: blocul de calcul al intrării nete (MAC), diverse funcții de activare, memorii pentru ponderi, blocul de comandă, etc. Mediul permite co-simularea celor două modele pentru a verifica buna funcționare a modelului hardware.

Simularea modelelor hardware create cu blocurile concepute de autor, arată funcționarea identică cu modelul software și în consecință viabilitatea metodei.

Dintre contribuțiile personale aduse în cadrul acestui capitol se pot aminti:

- Elaborarea unei metode pentru implementarea hibridă a RNA;
- Proiectarea și realizarea unei platforme hardware care permite atât achiziția datelor de antrenare și testare, precum și implementarea fazei de propagare;
- Conceperea structurii software a mediului de implementare a RNA;
- Crearea unei biblioteci cu blocuri specifice RNA folosind blocuri din biblioteca Xilinx Blockset a programului Simulink/System Generator. Aceste blocuri sunt parametrizabile prin intermediul interfeței utilizator, sau, pot să preia parametrii din mediul de lucru al Matlab;
- Testarea blocurilor create prin modelarea unui neuron și co-simularea cu un model software;
- O primă evaluare a resurselor necesare pentru implementarea unui MAC și determinarea numărului minim de biți ai acumulatorului.

Implementări de rețele neuronale feed-forward

Rețelele neuronale de tip feed-forward (FF), sau cu propagare înainte, sunt printre cele mai răspândite tipuri de rețele neuronale artificiale utilizate în aplicațiile de asociere între un set de modele de intrare și un set de modele țintă. Din acest motiv primul tip de rețea implementată folosind metoda prezentată în capitolul anterior este acest tip de rețea.

5.1 Structura

O rețea de tip FF are o structură organizată pe straturi. Fiecare strat primește semnale doar de la stratul imediat inferior și trimite semnale doar spre stratul imediat superior. Nu există conexiuni între neuronii din același strat. Cele N_i intrări alimentează primul strat care are doar rol de conectare datelor de intrare la rețeaua neuronală, fără a avea rol în procesare datelor. Urmează apoi straturi intermediare numite și straturi ascunse care pot fi în număr de nici unul, unul sau mai multe. Stratul de ieșire, este atât un strat de procesare cât și un strat de conectare și la ieșirea lui se obține starea neuronului. În figura 5.1 este prezentată arhitectura RNA FF cu k straturi intermediare.




Figura 5.1 RNA de tip FF cu k straturi

Valoarea de ieșire a fiecărui neuron este dată de relația:

$$y_j = f \left(\sum_{i=k}^N w_{ij} x_i - \theta \right) \quad (5.1)$$

Nu există o regulă care să stabilească numărul de straturi ai unei rețele neuronale și nici numărul de neuroni pe strat, aceștia se stabilesc de obicei experimental. Ca o regulă generală este bine ca rețeaua să fie cât mai simplă. În majoritatea cazurilor un strat ascuns este suficient pentru a rezolva orice problemă. Numărul de straturi ascunse nu este în general mai mare decât doi. Numărul de neuroni din straturile de intrare și de ieșire depind de aplicație, în timp ce numărul de neuroni din stratul (straturile) ascunse se determină prin încercări. Un număr prea mare duce nu numai la o creștere importantă a timpului necesar pentru antrenare (care poate ajunge și la câteva zile) ci și la o diminuare a capacității de generalizare a rețelei. Astfel RNA va răspunde foarte bine la datele pe care le-a învățat dar va da rezultate slabe la datele de test. De aceea cel mai bine este să se pornească cu un număr mic de neuroni și acest număr să fie crescut dacă este necesar.

Cele două faze în implementarea unei RNA sunt faza de antrenare și faza de utilizare propriu-zisă a RNA (numită și faza de propagare).

5.2 Antrenarea RNA

Antrenarea unei rețele neuronale se face folosind un set de date de intrare și setul de date de ieșire corespondent (numite și valori țintă). RNA își modifică ponderile pentru a învăța asociațiile corecte între intrări și ieșiri. Există multe metode de antrenarea a RNA dar cele mai cunoscute sunt metoda gradientului descendent și metoda sau algoritmul Hebbian, [218]. În primul caz ponderile sunt ajustate ținând cont de gradientul funcției de cost conform relației 5.2 [53], [217].

$$\Delta w_{j,i}(n) = \eta \delta_j(n) y_i(n) \quad (5.2)$$

unde η reprezintă rata de învățare, iar δ_j gradientul local.

În cel de al doilea caz ponderile sunt ajustate ținând cont de valoarea dorită a ieșirii (t_i) ca în relația 5.3 [101].

$$\Delta w_{j,i}(n) = \eta t_i(n) x_j(n) \quad (5.3)$$

Indiferent de algoritmul de antrenare ales aceasta se poate face în timp real pe chip sau off-line. În prezenta teză s-a optat pentru cea de a doua variantă datorită avantajelor legate de simplitatea implementării și a versatilității atât de necesare în faza de dezvoltare a prototipurilor.

5.3 Paralelizarea RNA FF

După determinarea ponderilor următoarea etapă în proiectarea unei RNA este mapearea structurii RNA în hardware. Există mai multe posibilități de mapare în funcție de gradul de paralelism, așa cum au fost prezentate în capitolul II.

Paralelismul straturilor înseamnă că există cel puțin un element de procesare pe strat. Figura 5.2 prezintă o RNA compusă din 3 straturi.




Figura 5.2 Paralelism de strat pentru o RNA cu 3 straturi

Fiecare strat are structură asemănătoare cu a unui neuron, cu următoarele caracteristici specifice:

- Memoria de date este comună tuturor neuronilor și are $N \times M$ locații, unde N este numărul de neuroni din strat și M numărul de intrări ai neuronului;
- Memoria de ponderi este comună tuturor neuronilor și are dimensiunea $N \times (M+1)$;
- Datele sunt transferate succesiv între straturi.

Paralelismul de neuron este cel mai obișnuit mod de implementare paralelă a RNA. Acest mod de implementare are următoarele caracteristici:

- Necesită un element de procesare pentru fiecare neuron;
- Fiecare neuron are o memorie de ponderi proprie cu o capacitate de $M+1$ locații (unde M este numărul de sinapse ale neuronului);
- Deși ieșirile neuronilor sunt disponibile simultan, datele sunt transferate succesiv, deoarece un element de procesare din stratul următor poate calcula doar o singură conexiune la un moment dat;
- Blocul de activare poate fi comun tuturor neuronilor.

Figura 5.3 prezintă un strat neuronal compus din 3 neuroni. Datele de intrare x_0-x_2 se aplică succesiv la intrările fiecărui neuron. Neuronii lucrează în paralel și după $M+1$ cicluri de multiplicare (în figură $M=3$) și unul de acumulare, ieșirile y_0-y_2 sunt disponibile simultan la ieșirile neuronilor. Multiplexorul transferă succesiv datele la ieșirea stratului RNA.




Figura 5.3 Paralelism de neuron pentru un strat RNA cu 3 neuroni cu câte 3 sinapse

Paralelismul de sinapsă reprezintă cel mai mare grad de paralelism, toate conexiunile neuronului fiind calculate în același timp. Caracteristicile acestei implementări sunt:

- Fiecare sinapsă este mapată la un element de procesare (multiplicator), o rețea de N neuroni cu M sinapse necesită $N \times M$ elemente de procesare.
- Datele de intrare și ponderile trebuie furnizate simultan tuturor neuronilor dintr-un strat.
- Transferul de date între straturi are loc în mod paralel deoarece neuronul din stratul următor are nevoie de toate datele de intrare în același timp.
- Aceasta implementare este cea mai rapidă dar necesită foarte multe resurse și are o arhitectură fixă (inflexibilă).

Figura 5.4 prezintă un strat neuronal compus din 3 neuroni cu câte 2 sinapse. datele de intrare (x_0, x_1) se aplică simultan tuturor intrărilor. Multiplicatoarele calculează simultan, într-un singur pas, produsele dintre intrări și ponderile aferente, iar sumatoarele calculează intrarea

netă a fiecărui neuron. Ieșirile neuronilor, în format paralel, se obțin după aplicarea funcției de activare asupra intrării nete.




Figura 5.4 Paralelism de sinapsă (strat RNA cu 3 neuroni cu câte 2 sinapse)

Deși paralelismul de sinapsă este caracterizat de cea mai mare viteză, datorită dezavantajelor sale legate de utilizarea unor resurse foarte mari și a inflexibilității, această implementare nu face obiectul prezentei teze.

În continuare se vor prezenta celelalte două tipuri de implementări (din punct de vedere a gradului de paralelism) cu accentuarea paralelismului de neuron.

5.4 Implementarea unei RNA FF cu paralelism de neuron

Această implementare reprezintă un compromis între performanțele de viteză, pe de o parte, respectiv, resursele necesare implementării și flexibilitate, pe de altă parte. Din acest motiv acesta este tipul de paralelizare ales pentru implementare.

După cum s-a prezentat în capitolul IV, în prezenta teză s-a optat pentru implementarea software a fazei de antrenare a RNA, respectiv implementarea hardware a fazei de propagare. În continuare se prezintă modul de antrenare respectiv implementarea hardware a fazei de propagare.

5.4.1 Antrenarea unei RNA FF

Rețelele neuronale implementate au fost antrenate prin mai multe metode de antrenare. Una din metodele de antrenare testate este metoda Levenberg-Marquardt, care face parte din categoria algoritmilor rapizi de antrenare a RNA FF-BP.

Cu ajutorul NNToolbox pot fi create diverse rețele neuronale pentru a identifica acea rețea care răspunde cel mai bine aplicației date. Rețeaua neuronală poate fi creată folosind

interfața grafică așa cum se prezintă în figura 5.5. În figură se pot vedea două rețele create, prima compusă dintr-un strat cu 7 neuroni (figura 5.5.a), iar cea de a doua are două straturi cu câte 7 neuroni (figura 5.5.b).




Figura 5.5 Exemple de rețele neuronale create folosind Network/Data Manager

Figura 5.6 prezintă rezultatele antrenării celor două rețele pentru același set de perechi de date de intrare – ieșire. În cazul rețelei cu un singur strat se observă că nu se poate atinge criteriul de performanță stabilizat, în timp ce la cel de al doilea tip de rețea această performanță se atinge după 204 epoci de antrenare.




Figura 5.6 Antrenarea rețelelor create

Rețelele pot fi create și antrenate și fără a folosi interfața grafică, cu ajutorul unui cod Matlab. În continuare se prezintă codurile corespunzătoare celor două rețele de mai sus.


<pre> set_instruire; % incarca setul de date net=newff(minmax(c),[7],('logsig'),'trainlm'); net.trainParam.epochs = 10; net.trainParam.show = NaN; net.trainParam.goal = 1e-3; % Antrenarea RNA [net,tr]=train(net,c,d); % Salvarea ponderilor si a bias-ului ponderi=[net.IW{1,1} net.b{1}]; save pond ponderi % se salveaza in pond.mat </pre>	<pre> set_instruire; % incarca setul de date net=newff(minmax(c),[7 7],('tansig' , 'purelin'),'trainlm'); net.trainParam.epochs = 500; net.trainParam.show = 25; net.trainParam.goal = 1e-2; % Antrenarea RNA [net,tr]=train(net,c,d); % Salvarea ponderilor si a bias-ului ponderi=getx(net); save pond ponderi % se salveaza in pond.mat </pre>
--	---

a) RNA cu un strat cu 7 neuroni

b) RNA cu 2 straturi cu câte 7 neuroni

Figura 5.7 Crearea și antrenarea rețelelor neuronale cu ajutorul unui cod Matlab

Ponderile rețelei antrenate se pot salva într-un fișier ponderi cu ajutorul ultimelor două instrucțiuni din figura 5.7. După antrenare rețeaua poate fi încărcată și în Simulink pentru simulări. Acest model poate servi ca etalon pentru modelul care urmează să fie dezvoltat folosind Sistem generator. Cele două modele pot fi simulate simultan pentru a observa eventualele diferențe.



a) Stratul 1 al RNA FF

b) Blocul IW{1,1}

Figura 5.8 Modelul rețelei în Simulink

5.4.2 Implementarea hardware a RNA FF cu paralelism de neuron

Pentru implementarea unui strat neuronal cu paralelism de neuron trebuie respectate toate particularitățile enumerate în paragraful 5.3. Pentru aceasta se modifică structura neuronului prezentat în capitolul anterior astfel încât aceasta va conține numai un bloc MAC și o memorie pentru ponderi, așa cum se prezintă în figura 5.9.




Figura 5.9 Neuron modificat pentru implementarea paralelismului de neuron

Folosind neuroni astfel modificați, o memorie de date și un bloc de control logic se poate implementa un strat neuronal cu un număr oarecare de neuroni. Figura 5.10 prezintă un strat neuronal compus din 7 neuroni. Deoarece neuronii stratului următor nu au nevoie de toate datele simultan, multiplexorul transmite datele de ieșire a stratului RNA în mod succesiv. În consecință blocul funcției de activare poate fi comun tuturor neuronilor din strat.




Figura 5.10 Modelul hardware al unui strat neuronal compus din 7 neuroni

Memoria de date, de tip dual port RAM, are 8 locații (M+1, unde M este dimensiunea vectorului de intrare, iar 1 reprezintă bias-ul). Ea este înscrisă cu datele prezentate la intrarea RNA cu viteza cu care datele sunt furnizate și este citită la o viteză de M+1 ori mai mare, astfel încât pe perioada înscriserii ultimului element al vectorului de intrare la ieșirea B a memoriei sunt furnizate cele 7 intrări plus bias-ul (figura 4.11).




Figura 5.11 Datele de intrare la ieșirile A și B ale memoriei de date

Blocul de comandă asigură corelarea datelor de intrare cu ponderile, și asigură semnalele de comandă pentru MAC. Figura 5.12 prezintă formele de undă obținute la simularea modelului din figura 5.10 pentru neuronul 1.




Figura 5.12 Formele de undă pentru Neuron1

Figura 5.13. prezintă formele de undă obținute la simularea stratului neuronal din figura 5.10 pentru un set de perechi date intrare-ieșire:

$$x = [32, 255, 232, 255, 255, 61, 54], y = [1, 7, 7, 7, 7, 1, 1].$$

Se remarcă că după sosirea ultimului element al vectorului de intrare, datele de intrare cărora li s-a adăugat bias-ul sunt prezentate la intrarea MAC. Simultan cu sosirea la intrare a unui nou vector de date, la ieșire sunt furnizate datele asociate vectorului de intrare precedent.




Figura 5.13 Formele de undă corespunzătoare stratului neuronal din figura 5.10

Erorile la ieșirea RNA pentru setul de antrenare sunt reprezentate în figura 5.14. Linia albastră reprezintă erorile modelului rețelei create și simulate cu NNtools iar linia roșie erorile modelului Simulink creat cu System Generator. Numărul total al erorilor este 49 din 1050 deci procentul de asociere corectă este de 95,33%.




Figura 5.14 Erorile la ieșirea RNA

Răspunsul rețelei fiind cel dorit se poate trece la generarea proiectului Xilinx și implementarea acestuia.

Simularea funcțională folosind ModelSim XE (figura 5.15) arată comportarea identică a proiectului Xilinx cu modelul Simulink.




Figura 5.15 Simulare funcțională strat neuronal

5.4.2.1 Implementarea RNA cu algoritm de antrenare Hebbian

Metoda de antrenare Hebbiană supervizată este una din metodele folosite în antrenarea rețelelor asociative. În continuare se prezintă o rețea neuronală artificială compusă dintr-un strat cu 7 neuroni, antrenată folosind regula de învățare Hebbiana.

Regula Hebbiană calculează produsul dintre intrări și ținte pentru a calcula ponderile. În acest exemplu se implementează o rețea asociativă care asociază vectorului de intrare x vectorul de țintă t , modificarea ponderilor este dată de relația 5.3, astfel încât pentru $\eta=1$ actualizarea ponderilor este dată de relația:

$$w_{ij} = w_{ij} + t_i x_j \quad (5.4)$$

Pentru ponderi inițiale nule, matricea ponderilor se determină cu relația:

$$W = t_1 x_1^T + t_2 x_2^T + \dots + t_m x_m^T = \sum_{q=1}^m t_q x_q^T \quad (5.5)$$

sau sub formă matricială:

$$W = TX^T \quad (5.6)$$

Relația de mai sus se aplică în cazul în care vectorii de intrare sunt ortogonali. Dacă nu sunt ortogonali ei pot fi ortogonalizați prin diverse metode cum ar fi și transformarea Householder. Se poate astfel determina o matricea W a ponderilor care satisface relațiile:

$$Wx_1' = t_1, Wx_2' = t_2, \dots, Wx_m' = t_m \quad (5.7)$$

sau sub formă matricială:

$$WX' = T \quad (5.8)$$

unde x_i' reprezintă vectorii de intrare ortogonalizați iar X' și T matricile construite din vectorii coloană respectivi. Deoarece X' este o matrice ortogonală inversa ei este egală cu transpusa ei, astfel încât matricea ponderilor poate fi calculată simplu cu ajutorul relației:

$$W = Y(X')^T \quad (5.9)$$

Există diverse variante ale algoritmului de antrenare Hebbiană care oferă anumite îmbunătățiri. Pentru a analiza performanța unei rețele se poate folosi relația:

$$F(W) = \sum_{q=1}^m \|t_q - Wx_q\|^2 \quad (5.10)$$

În formă matricială relația de mai sus se scrie:

$$F(W) = \|T - WX\|^2 = \|E\|^2 \quad (5.11)$$

unde :

$$\|E\|^2 = \sum_i \sum_j e_{ij}^2 \quad (5.12)$$

Pentru a îmbunătăți performanțele rețelei trebuie minimizată funcția F. Dacă există o inversă pentru matricea X, F(W) va avea valoarea zero pentru:

$$W = TX^{-1} \quad (5.13)$$

Dacă nu există o inversă a matricei X, F(W) poate fi minimizată folosind pseudoinversa matricei X. Astfel matricea ponderilor se calculează cu relația:

$$W = TX^+ \quad (5.14)$$

unde:

$$X^+ = (X^T X)^{-1} X^T \quad (5.15)$$

Programul Matlab permite determinarea facilă a matricei ponderilor folosind funcția *pinv* care calculează pseudoinversa unei matrici:

$$W = T * \text{pinv}(X) \quad (5.16)$$

Pentru o pereche compusă din matricea X a vectorilor de antrenare de dimensiune 15 x 7 și matricea T a vectorilor țintă de dimensiune 15 x 7:

$$\begin{array}{cccccccc}
 32 & 4 & 37 & 247 & 28 & 39 & 3 & 36 & 51 & 17 & 1 & 45 & 15 & 13 & 34 & 1 & 0 & 1 & 7 & 0 & 1 & 0 & 1 & 1 & 0 & 0 & 1 & 0 & 0 & 1 \\
 255 & 2 & 0 & 39 & 3 & 33 & 9 & 21 & 6 & 255 & 192 & 12 & 2 & 56 & 252 & 7 & 0 & 0 & 1 & 0 & 1 & 0 & 0 & 0 & 7 & 6 & 0 & 0 & 1 & 7 \\
 232 & 233 & 0 & 0 & 0 & 21 & 9 & 10 & 0 & 255 & 28 & 23 & 31 & 194 & 58 & 7 & 7 & 0 & 0 & 0 & 0 & 0 & 0 & 7 & 0 & 0 & 0 & 6 & 1 \\
 X= & 255 & 255 & 255 & 12 & 15 & 35 & 29 & 227 & 57 & 255 & 205 & 209 & 240 & 255 & 255 & 7 & 7 & 7 & 0 & 0 & 1 & 0 & 7 & 1 & 7 & 6 & 6 & 7 & 7 & 7 \\
 & 255 & 255 & 255 & 12 & 24 & 1 & 55 & 15 & 238 & 255 & 223 & 209 & 228 & 31 & 255 & 7 & 7 & 7 & 0 & 0 & 0 & 1 & 0 & 7 & 7 & 6 & 6 & 7 & 0 & 7 \\
 & 61 & 61 & 1 & 58 & 59 & 23 & 35 & 45 & 27 & 58 & 57 & 8 & 57 & 13 & 13 & 1 & 1 & 0 & 1 & 1 & 0 & 1 & 1 & 0 & 1 & 1 & 0 & 1 & 0 & 0 \\
 & 54 & 50 & 51 & 60 & 54 & 246 & 239 & 218 & 220 & 54 & 41 & 236 & 59 & 50 & 52 & 1 & 1 & 1 & 1 & 1 & 7 & 7 & 6 & 6 & 1 & 1 & 7 & 1 & 1 & 1
 \end{array}$$

matricea ponderilor rezultă:

Tabelul 5.1 Matricea ponderilor

$$\begin{array}{cccccc}
 W= & 0.028975 & 0.00088032 & -0.00033009 & 0.00018113 & -0.00044445 & -0.0043131 \\
 & -0.0010741 & 0.028859 & -0.0014851 & -0.0012257 & 0.0012437 & 0.0029301 \\
 & 0.0017167 & -0.0018789 & 0.032755 & -0.0011173 & -0.0001889 & -0.0035418 \\
 & -0.0013623 & 0.00024185 & -0.0020491 & 0.030918 & -0.0019598 & 0.00070352 \\
 & -0.00053585 & -0.00079111 & -0.00065214 & -0.0015604 & 0.030691 & -0.0027596 \\
 & -0.0010582 & -7,61380E-05 & -0.00081411 & 0.00056685 & -0.00084007 & 0.021023 \\
 & -0.0023104 & 0.00028514 & -2,50820E-06 & -0.0010169 & -0.00021267 & -0.0052287
 \end{array}$$

Ponderile astfel calculate se încarcă într-o rețea nou creată folosind Neural Network Toolbox compusă dintr-un strat cu 7 neuroni, ca cea din figura 5.8. Rezultatele simulării, comparate cu vectorul țintă permit determinarea erorilor rețelei.

Erorilor rețelei antrenate se determină cu ajutorul relațiilor:

$$Y = \text{round}(\text{sim}(\text{net}, C)) \quad (5.17)$$

$$E = Y - T$$

unde C reprezintă matricea vectorilor de test, Y matricea ieșirilor rețelei, T matricea vectorilor țintă, iar E matricea erorilor.

Astfel RNA antrenată prin algoritmul hebbian și având ponderile reprezentate în precizia maximă (double precision= 64 biți în virgulă mobilă), generează la ieșire 3 vectori eronați ca răspuns la cei 15 vectorii de test aplicați la intrare adică un procent de recunoaștere de 80%. Numărul de ieșiri eronate este de 4 din 105 (15 vectori cu câte 7 elemente) adică un procent de asociere corectă de 96,19%.

După cum s-a prezentat în capitolele anterioare, precizia de calcul a ponderilor trebuie să fie cât mai mare pentru a obține convergența RNA și ponderi sinaptice corecte și deci mai puține erori de cuantizare în implementarea finală. De aceea faza de învățare se pretează a fi implementată software, folosind reprezentarea în virgulă mobilă ceea ce duce la convergența și acuratețea rețelei. Precizia ponderilor în faza de propagare poate fi micșorată față de precizia calculată în faza de învățare, erorile rezultate fiind neglijabile. Pentru calculul erorilor rețelei la diferite precizii de reprezentare a ponderilor am elaborat un cod Matlab care este prezentat în Anexa 3. Astfel reducând precizia de reprezentare a ponderilor și simulând din nou rețeaua se obține următorul grafic al erorilor în funcție de numărul de biți:




Figura 5.16 Erorile modelului software al RNA pentru setul de 15 vectori de test

Graficul cu linie roșie reprezintă numărul de elemente eronate din matricea ieșirii, Y , iar cel de culoare albastră numărul de vectori eronați.

Se poate observa că și la o reprezentare pe 11 biți se obține numărul minim de 3 vectori de ieșire eronați, o creștere a numărului de biți folosiți pentru reprezentarea ponderilor peste acest număr nu duce la scăderea numărului de vectori eronați.

Aceeași rețea neuronală, implementată folosind modelul hardware creat în System Generator, simulat pentru diverse precizii de reprezentare a ponderilor conduce la graficul erorilor din figura 5.17. Din nou a fost necesară elaborarea unui cod Matlab care rulează în mod repetat modelul RNA pentru diverse precizii ale ponderilor. Acest cod este prezentat în anexa 4.

Se poate observa ca la reprezentarea pe 11 biți a ponderilor se obține un minim de 2 vectori de test eronați, o performanță chiar mai bună decât a rețelei implementate software. Este de reținut că numărul erorilor nu este mai mic la o reprezentare a ponderilor pe 64 de biți.




Figura 5.17 Erorile modelului hardware al RNA pentru setul de 15 vectori de test

În tabelul următor se prezintă influența numărului de biți utilizați la reprezentarea ponderilor asupra erorilor dar și asupra resurselor utilizate pentru implementarea rețelei, precum și a frecvenței maxime de lucru a circuitului implementat.

Tabelul 5.2 Performanțele și resursele RNA pentru diverse precizii

Număr biți/ponderi	Poziții eronate	Vectori eronați	Slice-uri	Frecvența maximă (MHz)
8	24	14	363	110.135
9	9	7	436	106.516
10	7	6	459	105.371
11	3	2	467	104.226
12	4	4	509	103.597
13	3	3	510	103.005
16	3	3	575	99.855

Din tabel rezultă că reprezentarea pe 11 biți a ponderilor este un optim atât în ceea ce privește numărul de erori cât și al resurselor utilizate, respectiv al frecvenței maxime de lucru.

Reluând simulările și experimentele pentru un alt set de vectori de antrenare și de test de dimensiune 150 x 7, obținem următorul grafic al erorilor în funcție de numărul de biți, pentru modelul software al RNA:




Figura 5.18 Erorile modelului software al RNA pentru setul de 150 vectori de test

Din nou se poate constata că numărul de erori este minim (14 vectori) pentru o reprezentare pe 11 biți a ponderilor. Procentul de asociere corectă a vectorilor în acest caz este de 90,66%.

În cazul modelul hardware (System Generator), pentru diverse precizii de reprezentare a ponderilor obținem același număr de erori ca și în cazul simulării. Figura 5.19 prezintă un detaliu pentru precizia de reprezentare a ponderilor cuprinsă între 10 și 16 biți/ponderi.




Figura 5.19 Erorile modelului hardware a RNA pentru setul de 150 vectori de test

Minimul erorilor se obține pentru o precizie de 11 biți a ponderilor. Tabelul următor prezintă rezultatele implementării hardware a rețelei pentru diverse precizii a ponderilor.

Tabelul 4.3 Performanțele și resursele RNA pentru diverse precizii

Număr biți/ponderi	Poziții eronate	Vectori eronați	Slice-uri	Frecvența maximă (MHz)
8	446	145	336	117.976
9	150	87	364	114.151
10	25	16	378	113.362
11	15	14	399	112.583
12	21	16	420	111.815
13	19	15	441	111.092
14	20	16	455	110.377
15	19	15	483	109.705
16	19	15	497	109.074

Se poate face o comparație a erorilor rețelei implementate software și a celei hardware în funcție de vectorii de test pentru precizia de 11 biți (figura 5.20). Se observă că erorile sunt identice și ele sunt concentrate la ultimii 10 vectori de test (care sunt identici). Acest vector nu a putut fi „învățat” de RNA prin metoda de instruire utilizată.




Figura 5.20 Comparație între erorile RNA implementate SW și HW

O analiză a erorilor în funcție de neuronul care răspunde eronat arată că erorile sunt localizate la neuronii 5 și 6 cu câte 6, respectiv 9, răspunsuri greșite.




Figura 5.21 Erorile la ieșirea neuronilor pentru o precizie a ponderilor de 11 biți

Tabelul 5.4 prezintă ponderile calculate conform algoritmului Hebbian de antrenare supervizată, iar tabelul 4.5 ponderile utilizate în implementarea hardware.

Tabelul 5.4 Ponderile RNA calculate conform algoritmului Hebbian de antrenare

	P1	P2	P3	P4	P5	P6	P7
n1	0.02894	0.00027947	0.0011209	-0.016213	0.014308	-0.0022519	0.00069446
n2	-0.00056411	0.030878	-0.0016755	-0.0054595	0.0074901	-0.0026472	7.2017e-005
n3	-0.00079991	0.0030779	0.027673	-0.0067897	0.0088756	0.00077266	-0.002036
n4	-0.0013081	0.00097814	0.003329	0.011071	0.017741	-0.0018778	-0.00059441
n5	-0.0013119	0.0014151	0.0010534	-0.016167	0.046071	-0.0021935	-0.00048481
n6	-0.00097642	0.000264	0.0014618	-0.0059054	0.0043962	0.029967	-0.00094025
n7	-0.00044253	0.00059301	-0.0015293	0.014659	-0.016329	-0.0027892	0.030669

Tabelul 5.5 Ponderile utilizate în implementarea hardware a RNA

	P1	P2	P3	P4	P5	P6	P7
n1	0.028809	0.00048828	0.00097656	-0.016113	0.01416	-0.0024414	0.00048828
n2	-0.00048828	0.030762	-0.0014648	-0.0053711	0.0073242	-0.0024414	0
n3	-0.00097656	0.0029297	0.027832	-0.0068359	0.0087891	0.00097656	-0.0019531
n4	-0.0014648	0.00097656	0.003418	0.01123	0.017578	-0.0019531	-0.00048828
n5	-0.0014648	0.0014648	0.00097656	-0.016113	0.045898	-0.0019531	-0.00048828
n6	-0.00097656	0.00048828	0.0014648	-0.0058594	0.0043945	0.029785	-0.00097656
n7	-0.00048828	0.00048828	-0.0014648	0.014648	-0.016113	-0.0029297	0.030762

O prezentare mai intuitivă a ponderilor este prezentată în figura 5.22.




Figura 5.22 Ponderile utilizate în implementarea hardware a RNA

5.4.2.2 Optimizarea RNA cu algoritm de antrenare Hebbian

După identificarea preciziei optime de reprezentare a ponderilor din punctul de vedere al erorilor, se poate trece la optimizarea parametrilor de implementare a rețelei, și anume minimizarea resurselor utilizate și maximizarea frecvenței de lucru. Pentru aceasta se poate face un studiu al variației celor doi parametri în funcție de diverși factori, cum ar fi numărul de biți ai multiplicatorului, modul cum se face cuantizarea în blocul multiplicator și convertor, și cum se tratează depășirea în multiplicator, acumulator și convertor. Astfel numărul de biți ai multiplicatorului influențează major resursele utilizate de RNA. Numărul de biți necesari pentru a obține precizia maximă a multiplicatorului este dată de relația:

$$nbm_{\max} = n_i + n_p \quad (5.18)$$

unde n_i și n_p reprezintă numărul de biți utilizați la reprezentarea datelor, respectiv a ponderilor. Pentru exemplul considerat $nbm_{\max}=8+11=19$. Cu toate că în aparență reducerea numărului de biți ai multiplicatorului ar duce la reducerea resurselor utilizate de multiplicator, în realitate nu se întâmplă așa în orice situație. În cazul utilizării unui număr mai mic de biți decât cel specificat de relația 5.19 trebuiesc luate decizii legate de modul cum se face cuantizarea (prin trunchiere sau rotunjire) respectiv cum se tratează depășirea (saturare sau wrap). Folosirea opțiunilor de saturare (în cazul depășirii) și rotunjire (în cazul cuantizării) necesită logică suplimentară de calcul și reduc performanțele de viteză.

Numărul minim de biți necesari pentru reprezentarea corectă a părții întregi a ieșirii multiplicatorului se poate determina cu relația dedusă de autor:

$$nbm_{\min} = \text{ceil}(\log_2(\text{round}(\max(x_{\max} * \max(W), \text{abs}(x_{\max} * \min(W)))))) + 1 \quad (5.19)$$

unde x_{\max} reprezintă valoarea maximă posibilă pentru o intrare, W este matricea ponderilor, iar 1 reprezintă bitul de semn. Pentru vectorii și coeficienții prezentați în paragraful 5.4.2.1:

$x_{\max}=255$, $\min(W)= -0.01632930323365$ iar $\max(\text{coef})= 0.04607123369787$, astfel încât: $nbm_{\min}= 5$

Numărul de biți ai părții fracționare se păstrează egal cu numărul de biți utilizați pentru reprezentarea ponderilor (11). Astfel precizia de reprezentare a ieșirii multiplicatorului poate fi modificată între cea maximă Fix_19.11 și cea minimă Fix_16.11.

Pentru determinarea numărului de biți ai acumulatorului s-a dedus relația:

$$nba_{\max} = (n_i + n_p) + \text{ceil}(\log_2(M + 1)) \quad (5.20)$$

unde M reprezintă numărul sinapselor neuronului. Valoarea maximă respectiv minimă la ieșirea acumulatorului este dată de relațiile:

$$Y_{acc_max} = \max(W * X) \quad (5.21)$$

$$Y_{acc_min} = \min(W * X) \quad (5.22)$$

Numărul de biți necesari reprezentării părții întregi poate fi redus până la:

$$nba_{\min} = \text{ceil}(\log_2(\text{round}(\max(\max(W * X), \text{abs}(\min(W * X)))))) + 1 \quad (5.23)$$

Numărul minim de biți ai acumulatorului este limitat inferior de constrângerea impusă de blocul Xilinx pentru care numărul de biți ai ieșirii nu poate fi mai mic de numărul de biți ai intrării.

O sinteză a rezultatelor obținute în urma implementării RNA pentru diverse setări ale blocurilor multiplicatoare, acumulatori și convertoare este prezentată în tabelul 5.6:

	Nr. biți multiplic.	Cuantizare multiplic.	Depășire multiplic.	Nr. biți acumulat.	Depășire acumulat.	Cuantizare convert.	Depășire convert.	Slice-uri	F. max. (MHz)
1	$n_{b_{max}}=19$	-	-	$n_{b_{max}}=22$	saturare	rotunjire	saturare	473	112.583
2	-//-	-	-	$n_i+n_p=19$	saturare	rotunjire	saturare	430	115.018
3	-//-	-	-	-//-	wrap	rotunjire	saturare	353	150.421
4	-//-	-	-	-//-	wrap	trunchiere	saturare	354	149.970
5	-//-	-	-	-//-	wrap	trunchiere	wrap	304	179.122
6	-//-	-	-	-//-	wrap	rotunjire	wrap	269	179.122
7	$n_{b_{min}}=16$	trunchiere	saturare	-//-	wrap	rotunjire	wrap	350	162.364
8	-//-	rotunjire	saturare	-//-	wrap	rotunjire	wrap	350	162.364
9	-//-	rotunjire	wrap	-//-	wrap	rotunjire	wrap	269	179.122
10	-//-	trunchiere	wrap	-//-	wrap	rotunjire	wrap	269	179.122
11	-//-	trunchiere	saturare	-//-	saturare	rotunjire	saturare	521	106.216
12	-//-	rotunjire	wrap	$n_{b_{min}}=16$	wrap	rotunjire	wrap	269	184.680
13	-//-	trunchiere	wrap	$n_{b_{min}}=16$	wrap	trunchiere	wrap	283	184.680
14	$n_{b_{max}}=19$	-	-	$n_{b_{max}}=22$	wrap	rotunjire	wrap	269	174.344

Tabelul 5.6 Dependența resurselor utilizate și a frecvenței de lucru de parametrii blocurilor componente

Linia 11 din tabel prezintă cazul cel mai defavorabil. Cu toate că numărul de biți utilizați pentru multiplicator este mai mic decât cel corespunzător preciziei maxime, logica suplimentară necesară pentru implementarea opțiunii de saturare este costisitoare atât din punct de vedere al resurselor cât și al frecvenței de lucru.

Cazul cel mai avantajos în valori absolute este prezentat în linia 12. Comparând performanțele acestei setări cu cele din linia 6 se constată că resursele utilizate sunt aceleași chiar dacă multiplicatorul și acumulatorul lucrează pe un număr mai mic de biți (16 față de 19), crește însă frecvența de lucru. Totuși cele mai avantajoase setări sunt cele din linia 14 deoarece resursele utilizate sunt cele minime chiar la precizia maximă pentru multiplicator și acumulator, astfel că nu sunt necesare calcule în plus pentru determinarea numărului minim de biți pentru cele două blocuri. Scăderea de performanță în viteză nu este mare.

În continuare se mai pot face optimizări specifice procesului de sinteză și implementare. Astfel se poate stabili ca sinteza să fie optimă din punct de vedere al ariei, ceea ce duce la scăderea în continuare a resurselor utilizate. De exemplu pentru setările din linia 12 implementarea ocupă 255 slice-uri. Dacă se face în continuare și o optimizare a primitivelor instanțiate frecvența de lucru poate crește la 186,916 MHz

În urma implementării rețelei astfel optimizate într-un dispozitiv Virtex-II XC2V1000, se obține următorul raport complet al resurselor utilizate:

Device utilization summary:

Number of Slices:	243 out of 5120	5,12%
Number of Slice Flip Flops:	410 out of 10240	4,35%
Number of 4 input LUTs:	189 out of 10240	2,57%
Number of bonded IOBs:	23 out of 324	10,5%
Number of BRAMs:	8 out of 40	2%
Number of MULT18X18s:	7 out of 40	17%
Number of GCLKs:	1 out of 16	6%

Din raportul de mai sus rezultă că se pot implementa 40 de neuroni, folosind cele 40 de multiplicatoare dedicate disponibile în circuit.

Resursele utilizate de un neuron sunt de 28 slice-uri un multiplicator dedicat și un Block RAM.

Frecvență maximă de lucru este de 186,916 MHz. Astfel, deoarece se efectuează o înmulțire a datelor de intrare cu ponderea aferentă la fiecare impuls de ceas, un multiplicator poate efectua un număr 186,916 MMAC/s (mega operații MAC/s), astfel cele 7 multiplicatoare ale stratului neuronal pot efectua 1308,412 MMAC/s. Numărul maxim de conexiuni pe secundă care poate fi executat de cele 40 de multiplicatoare disponibile în circuit este de 7,477 GCPS.

RNA poate fi implementat și fără a folosi multiplicatoarele dedicate. Astfel se obține următorul raport de implementare:

Number of Slices:	469 out of 5120	9,16%
Number of Slice Flip Flops:	782 out of 10240	7,64%
Number of 4 input LUTs:	823 out of 10240	8,04%
Number of bonded IOBs:	34 out of 324	10,5%
Number of BRAMs:	1 out of 40	2%
Number of GCLKs:	1 out of 16	6%

Frecvență maximă de lucru este de 155,892 MHz.

La o implementare combinată a blocurilor MAC folosind toate cele 40 de multiplicatoare dedicate precum și logica distribuită într-un circuit de tip Virtex-II XC2V1000 se pot implementa un număr maxim de aproximativ 101 neuroni la o utilizare aproape completă a resurselor așa cum se vede în extrasul din raportul de implementare:

Number of MULT18X18s	40 out of 40	100%
Number of SLICES	5118 out of 5120	99%

Frecvența maximă de lucru este de 155,892 MHz deci RNA implementat atinge:

$$101 \times 155,892 \text{ MMAC/s} = 15,75 \text{ GCPS}$$

După furnizarea ultimului eșantion al vectorului de intrare, calculul intrării nete a neuronilor se face în 4 impulsuri de tact, adică jumătate din perioada vectorului de intrare. Elementele vectorului rezultat pot fi transmise succesiv stratului următor.




Figura 5.23 Simularea modelului hardware a RNA

Frecvența maximă a semnalului de intrare depinde de numărul de conexiuni ale neuronilor din strat (M) și este dată de relația:

$$f_{\max} = f_{\text{clk}} / (M+1) \tag{5.24}$$

$$f_{\max} = 186,916 / 8 = 23,365 \text{ MHz}$$

O reducere mult mai importantă a resurselor utilizate se obține dacă timpul de latență al multiplicatoarelor se reduce de la 3 la unu. Astfel resursele necesare pentru implementarea unui neuron scad de la 28 la 12 slice-uri, scade și timpul necesar pentru calculul răspunsului la două impulsuri de ceas.

5.4.2.3 Implementarea RNA FF cu propagarea înapoi a erorii

Algoritmul de antrenament cu propagare înapoi a erorii (BP, backpropagation) presupune modificarea ponderilor pentru minimizarea funcției cost. Algoritmul de antrenare standard prezintă dezavantaje, cum ar fi convergența lentă, influențată de parametrii rețelei. Algoritmii rapizi de antrenare converg spre valorile optime în mai puține epoci. Dezavantajul lor constă în complexitatea mai mare a calculelor, astfel că numărul mai mic de epoci de antrenare nu înseamnă neapărat și un timp mai scurt. Unul din algoritmii rapizi de antrenare este Levenberg-Marquardt (LM), care a fost folosită în cadrul acestei teze pentru antrenarea rețelelor implementate.

Algoritmul Levenberg-Marquardt, ca și metoda cvasi-Newton, elimină necesitatea calculării hessianului (derivata parțială de ordinul 2 a funcției cost) utilizat de metoda Newton. Metoda cvasi-Newton aproximează hessianul funcției de cost prin matricea calculată cu relația:

$$H = J^T J \quad (5.25)$$

Gradientul se calculează conform relației 5.26.

$$g = J^T e \quad (5.26)$$

unde, J este matricea Jacobiană care conține derivata de ordinul unu a erorilor în raport cu ponderile și erorile, iar e este vectorul erorilor rețelei. Calculul matricii Jacobiene este mult mai simplă decât calculul matricii hessiene.

$$J(\mathbf{x}) = \begin{bmatrix} \frac{\partial e_{1,1}}{\partial w_{1,1}^1} & \frac{\partial e_{1,1}}{\partial w_{1,2}^1} & \cdots & \frac{\partial e_{1,1}}{\partial w_{S^1,R}^1} & \frac{\partial e_{1,1}}{\partial b_1^1} & \cdots \\ \frac{\partial e_{2,1}}{\partial w_{1,1}^1} & \frac{\partial e_{2,1}}{\partial w_{1,2}^1} & \cdots & \frac{\partial e_{2,1}}{\partial w_{S^1,R}^1} & \frac{\partial e_{2,1}}{\partial b_1^1} & \cdots \\ \vdots & \vdots & & \vdots & \vdots & \\ \frac{\partial e_{S^M,1}}{\partial w_{1,1}^1} & \frac{\partial e_{S^M,1}}{\partial w_{1,2}^1} & \cdots & \frac{\partial e_{S^M,1}}{\partial w_{S^1,R}^1} & \frac{\partial e_{S^M,1}}{\partial b_1^1} & \cdots \\ \frac{\partial e_{1,2}}{\partial w_{1,1}^1} & \frac{\partial e_{1,2}}{\partial w_{1,2}^1} & \cdots & \frac{\partial e_{1,2}}{\partial w_{S^1,R}^1} & \frac{\partial e_{1,2}}{\partial b_1^1} & \cdots \\ \vdots & \vdots & & \vdots & \vdots & \end{bmatrix} \quad (5.27)$$

Matricea H calculată conform relației 5.25 poate fi singulară și în acest caz H^{-1} nu există deci nu se poate calcula modificarea ponderii conform relației:

$$\Delta w = -\eta \frac{\nabla \varepsilon(w_0)}{H^{-1}} \quad (5.28)$$

De aceea metoda Levenberg-Marquardt aproximează hessianul cu matricea:

$$G = H + \mu I = \nabla^2 \varepsilon(w) + \mu I \quad (5.29)$$

în care μ reprezintă un factor de obicei pozitiv, iar I matricea identică. matricea G este simetrică și nesingulară chiar dacă hessianul este singular.

Astfel Δw devine:

$$\Delta w = -\eta \frac{\nabla \varepsilon(w_0)}{[\nabla^2 \varepsilon(w) + \mu I]^{-1}} \quad (5.30)$$

iar actualizarea se face conform relației:

$$x_{k+1} = x_k - [J^T J + \mu I]^{-1} J^T e \quad (5.31)$$

Rețeaua poate fi creată și antrenată folosind Neural Network Toolbox sau cu un cod Matlab, așa cum s-a prezentat în paragraful 5.4.1.

5.4.2.3.1 Implementarea unui strat al RNA FF BP

Pentru un strat neuronal cu 7 neuroni prezentat în figura 5.5.a sau descris de codul 5.7.a și același set de 150 vectori de antrenare, simulat în precizie dublă se obțin 8 vectori de ieșire eronați. Acest rezultat nu este surprinzător având în vedere că stratul neuronal nu a atins performanțele de antrenare cerute, așa cum se poate vedea din figura 5.6.a.

Se poate trece în continuare la deducerea numărului minim (optim) de biți necesari pentru reprezentarea ponderilor. Simulând din nou rețeaua pentru diverse precizii de reprezentare a ponderilor se obține următorul grafic al erorilor în funcție de numărul de biți/ponderi:




Figura 5.24 Erorile modelului software al RNA FF-BP-LM 1x7

Surprinzător este faptul că pentru 11 respectiv 12 biți/ponderi se obțin mai puține erori ale rețelei decât pentru o reprezentare a ponderilor în dublă precizie (5 în loc de 8).

Rețeaua neuronală, implementată folosind modelul creat în System Generator, pentru diverse precizii de reprezentare a ponderilor conduce la graficul erorilor din figura următoare:




Figura 5.25 Erorile modelului hardware al RNA FF-BP-LM 1x7

Minimul erorilor (37) se obține pentru o precizie de 12 biți a ponderilor. Procentul de asociere corectă a vectorilor în acest caz este de numai 75,33%. Acest procent scăzut se datorează în parte reducerii preciziei de reprezentare a ponderilor, care au fost calculate în dublă precizie, dar și modului cum se face această reducere. Pentru a obține un procent mai ridicat de asociere corectă se analizează care este modul cel mai potrivit pentru a face această reducere a preciziei. În mod implicit, blocul de memorie ROM folosit pentru stocarea ponderilor face o reducere la numărul de biți specificați folosind cuantizarea prin rotunjire la valoarea cea mai apropiată exprimată cu numărul de biți specificați (funcția Matlab „round”). În cazul depășirii valorii maxime se aplică saturarea la valoarea maximă.

Pentru a modifica modul de reducere a preciziei de reprezentare a ponderilor, înainte de încărcarea acestora în memorie se poate face o reducere explicită a preciziei folosind funcții Matlab. De exemplu:

$$\begin{aligned}
 q &= \text{quantizer}('fixed', 'fix', 'saturate', [nb \text{ bp}]); \\
 \text{pond} &= \text{round}(q, \text{ponderi});
 \end{aligned}
 \tag{5.32}$$

permite exprimarea ponderilor în virgulă fixă cu semn. „q” reprezintă parametrii de cuantizare. Cuantizarea se face prin rotunjire la cea mai apropiată valoare de zero exprimată pe numărul de biți specificați de „nb” din care „bp” biți sunt utilizați pentru exprimarea părții fracționare. Depășirea se tratează prin saturare.

Posibilitățile de rotunjire sunt cele obișnuite din Matlab: round, fix, ceil, floor sau convergent. În cazul depășirii se poate opta între: wrap și saturate.

Testând diverse variante pentru reducerea preciziei se obțin rezultatele prezentate în tabelul următor:

Tabelul 5.6 Ponderile utilizate în implementarea hardware a RNA

Cuantizare Nr. biți	Număr vectori eronați									
	8	9	10	11	12	13	14	15	16	
round	109	50	44	60	37	39	41	41	41	
fix	123	78	19	22	35	37	38	39	41	
ceil	150	150	141	101	77	53	49	48	46	
floor	150	147	82	10	23	24	30	38	41	
convergent	109	50	44	60	37	39	41	41	41	

Numărul minim de erori (10) se obține pentru rotunjire la cea mai apropiată valoare de minus infinit (floor), pentru o reprezentare pe 11 biți a ponderilor.




Figura 5.26 Erorile RNA FF-BP-LM 1x7 implementate cu corecția ponderilor

Ponderile calculate conform relației 5.32, pentru $nb=bp=11$, prin rotunjire la cea mai apropiată valoare de zero exprimată în precizie fix_11_11 (round), respectiv prin rotunjire la cea mai apropiată valoare de minus infinit exprimată în precizie fix_11_11 (floor) sunt reprezentate în figura următoare.




Figura 5.27 Ponderile RNA FF-BP-LM 1x7 obținute prin reducerea preciziei

Precizia rețelei implementate hardware devine astfel 93,33%. Se poate face o analiză a erorilor, comparând erorile modelului software al rețelei pentru precizia de 11 biți cu erorile modelului hardware al rețelei pentru aceeași precizie (figura 5.28).




Figura 5.28 Erorile RNA FF-BP-LM 1x7 software respectiv hardware

Figura 5.29 prezintă o analiză a erorilor în funcție de neuronul care răspunde eronat. Se poate observa că neuronul 6 generează cele mai multe erori, 10 din totalul de 12. De altfel tot neuronul 6 este răspunzător și pentru cele 8 erori ale rețelei implementate software.




Figura 5.29 Erorile la ieșirea neuronilor pentru o precizie a ponderilor de 11 biți

Toate discuțiile de la paragraful 5.4.2.2. privind optimizarea implementării sunt valabile și în acest caz. Performanțele rețelei și resursele necesare pentru implementare sunt identice cu RNA antrenat prin algoritmul Hebbian. De fapt rețelele au aceeași structură, diferența dintre ele fiind doar modul de antrenare și eventual numărul de biți necesari reprezentării ponderilor.

Resursele utilizate de un neuron sunt 14 slice-uri, un multiplicator dedicat și o memorie de tip Block RAM, iar frecvența maximă de lucru a circuitului în urma optimizării sintezei este de 186,916 MHz.

Pentru verificarea funcționării corecte a rețelei, aceasta a fost simulată post implementare cu programul ModelSim folosind testbench-ul și vectorii de test generați de modelul Simulink/System Generator. Frecvența semnalului de tact utilizat este de 100 MHz. În figura următoare se prezintă o porțiune din această simulare.




Figura 5.30 Simularea post implementare a RNA FF-BP-LM 1x7

5.4.2.3.2 Implementarea RNA FF BP cu două straturi

În continuare se prezintă implementarea unei rețele neuronale compusă din 2 straturi cu câte 7 neuroni. Rețeaua creată folosind NNToolbox este prezentată în figura 5.5.b, respectiv codul 5.7.b. Analizând ponderile rețelei antrenate se pot trage câteva concluzii importante cu privire la numărul minim de biți necesari pentru reprezentarea acestora. Astfel numărul de biți necesari pentru reprezentarea părții întregi este dat de relația 5.33, dedusă de autor.

$$nbp_{l_min} = \text{ceil}(\log_2(\max(\max(W), \text{abs}(\min(W)))))) + 1 \quad (5.33)$$

În cazul exemplului considerat:

$$\max(W) = 7,8996; \quad \min(W) = -10,0390 \Rightarrow nbp_{l_min} = 5 \quad (5.34)$$

Determinarea numărului minim de biți necesari reprezentării părții fracționare se face prin simularea la diverse precizii a RNA folosind un cod Matlab scris în acest scop (Anexa 5). Rezultatele obținute sunt prezentate în figura 5.31. Numărul minim de erori se obține pentru 12 biți, iar pentru mai mult de 14 biți numărul de erorilor nu se mai modifică el fiind identic cu numărul erorilor rețelei software simulate în dublă precizie.




Figura 5.31 Erorile modelului software al RNA FF-BP-LM 2x7

În concluzie ponderile pot fi reprezentate în virgulă fixă folosind un bit de semn, 4 biți pentru partea întregă și 12 biți pentru partea fracționară, deci tipul datelor în Simulink este `Fix_17_12`.

Ponderile și bias-ul în precizia specificată sunt reprezentate în figura următoare:




Figura 5.32 Ponderile și biasul RNA FF-BP-LM 2x7

Modelul rețelei neuronale construit cu blocuri implementabile hardware, create de autor și blocuri din biblioteca Xilinx, este prezentat în figura următoare.




Figura 5.33 Rețea neuronală FF-BP-LM 2x7 cu paralelism de neuron

Simularea rețelei la precizia maximă a multiplicatoarelor și acumulateorilor conduce la rezultatele din figura 5.34. Se poate observa o „întârziere” a răspunsului rețelei de M_2+4 eșantioane de la aplicarea vectorului de intrare, unde M_2 reprezintă numărul de intrări ale neuronilor din stratul 2.




Figura 5.34 Formele de undă pentru RNA FF-BP-LM 2x7 din figura 4.32

Testând diverse variante pentru reducerea preciziei de reprezentare a ponderilor, numărul minim de erori (5) se obține pentru rotunjire la cea mai apropiată valoare, pentru o reprezentare pe 12 biți. Astfel procentul de asociere corectă este de 99,52%.




Figura 5.35 Dependența erorilor RNA FF-BP-LM 2x7 de numărul de biți

Numărul erorilor rețelei implementate software și a celei implementate hardware sunt identice pentru o reprezentare pe mai mult de 14 biți a părții fracționare. Pentru 12 biți modelul RNA hardware prezintă cele mai puține erori (5) în timp ce modelul RNA software prezintă 6 erori, față de RNA software simulat în dublă precizie care are 7 erori.

Analiza acestor erori în funcție de vectorii de test este prezentată în figura 5.36.




Figura 5.36 Dependența erorilor RNA FF-BP-LM 2x7 de vectorii de test

Se constată că din cei 150 de vectori de test, 5 conduc la erori atât în cazul rețelei software simulate în dublă precizie cât și a celei hardware, în plus rețeaua software mai prezintă două erori pe care modelul hardware reușește să le corecteze.

Erorile celor 7 neuroni din stratul de ieșire RNA pentru cei 150 de vectori de test sunt reprezentate în figura următoare.




Figura 5.37 Erorile la ieșirea RNA

5.4.2.3.3 Optimizarea implementării RNA FF BP cu două straturi

Implementarea RNA FF BP cu două straturi a câte 7 neuroni, la precizia maximă pentru multiplicatoare și acumulatele conduce la următorul raport de implementare:

Device utilization summary:

Number of MULT18X18s	14 out of 40	35%
Number of RAMB16s	18 out of 40	45%
Number of SLICES	653 out of 5120	12%
Number of BUFGMUXs	1 out of 16	6%

Un neuron utilizează 45 de slice-uri, un multiplicator și un Block RAM.

Frecvența maximă de lucru a circuitului este de 143,962MHz.

Dacă se reduce numărului de biți pe care se face înmulțirea, acumularea și respectiv memorarea datelor la ieșirea stratului neuronal, până la limita la care circuitul nu prezintă mai multe erori se pot reduce resursele consumate pentru implementare, așa cum se poate observa din raportul de implementare următor:

Device utilization summary:

Number of MULT18X18s	14 out of 40	35%
Number of RAMB16s	18 out of 40	45%
Number of SLICES	554 out of 5120	11%
Number of BUFGMUXs	1 out of 16	6%

Cu toate că reducerea numărului de biți ai multiplicatorului și acumulatorului a fost substanțială (de exemplu de la 25 la 12 pentru multiplicatoarele din primul strat), introducerea suplimentară a circuitelor pentru calculul rotunjirilor face ca resursele utilizate să nu scadă în aceeași măsură, în timp ce frecvența de lucru a circuitului scade la 135,465MHz.

Împărțirea resurselor pe blocuri este următoarea:

	Bloc c-dă strat 1	Neuroni strat 1	Funcție activare strat 1	Bloc c-dă strat 2	Neuroni strat 2
Slice-uri	65	217	9	32	231
Bloc RAM	1	7	2	1	7
Multiplicatoare	0	7	0	0	7

Un neuron din stratul unu utilizează 31 de slice-uri, un multiplicator dedicat și un Block RAM, în timp ce unul din stratul doi utilizează cu două slice-uri mai mult.

O posibilitate de reducere mult mai substanțială a resurselor utilizate o reprezintă reducerea timpului de latență a multiplicatorului de la 3 perioade a semnalului de ceas la o perioadă. Numărul slice-urilor utilizate de un neuron din stratul unu se reduce la 12, iar a unui neuron din stratul doi la 14. Numărul total de slice-uri utilizate de întreaga rețea este de numai 290. Calculul ieșirii rețelei se face în M_2+2 eșantioane de la aplicarea vectorului de intrare.




Figura 5.38 Formele de undă pentru RNA FF-BP-LM 2x7 din figura 5.32

Dezavantajul scăderii timpului de latență a multiplicatoarelor este reducerea frecvenței maxime de lucru a circuitului la 109,6 MHz.

Simularea post implementare a rețelei cu un semnal de tact cu perioada de 10 ns, furnizează rezultatele prezentate în figura următoare:




Figura 5.39 Simularea post implementare a RNA FF-BP-LM 2x7

Un element al vectorului de intrare are durata de 8 impulsuri de clock (8×10 ns) deci vectorul de intrare compus din 7 eșantioane, plus bias-ul este furnizat complet blocului de multiplicare acumulare în $T_s=640$ ns. Primului strat furnizează primul rezultat al ieșirii sale după 240 ns, deci cu o întârziere egală cu aproximativ $3 T_s/(n+1)$. Încă 560 ns sunt necesare pentru transferul de la ieșirea stratului 1 în stratul 2, după care la 20 ns RNA începe să furnizeze eșantioanele vectorului de ieșire. Întârzierea totală între aplicarea ultimului eșantion al vectorului de intrare și furnizarea primului eșantion al vectorului de ieșire este de aproximativ 820 ns deci aproximativ 1,28 T_s .

Pornind de la relația dintre durata unui element al vectorului de intrare și perioada semnalului de ceas:

$$T_s = (M_1 + 1)(M_2 + 1)T_{clk} \quad (5.35)$$

unde, M_1 și M_2 reprezintă numărul de conexiuni ale neuronilor din stratul 1 respectiv din stratul 2, frecvență maximă a semnalului de intrare poate fi calculată cu relația 5.36.

$$f_{max} = \frac{f_{clk}}{(M_1 + 1)(M_2 + 1)} \quad (5.36)$$

$$f_{max} = 135,465 / 64 = 2,17 \text{ MHz}$$

Dacă semnalul de intrare are o frecvență mai mare este nevoie de modificarea blocului de multiplicare acumulare astfel încât fiecare operație de multiplicare acumulare să se desfășoare pe un impuls de ceas. Pentru aceasta s-a modificat acumulatorul astfel încât bias-ul să poată fi încărcat înainte de a începe acumularea rezultatelor multiplicării vectorului de intrare cu ponderile. Noua arhitectură a blocului de multiplicare acumulare este prezentată în figura următoare:




Figura 5.40 Arhitectura modificată a blocului MAC

Resursele necesare pentru un neuron cresc la 18 slice-uri pentru stratul unu respectiv 21 pentru stratul doi, un multiplicator dedicat și un Block RAM. Resursele totale folosite de RNA sunt prezentate în tabelul următor:

	Bloc c-dă strat 1	Neuroni strat 1	Funcție activare strat 1	Bloc c-dă strat 2	Neuroni strat 2
Slice-uri	39	126	9	20	147
Bloc RAM	1	7	2	1	7
Multiplicatoare	0	7	0	0	7

Rezultatele simulării post implementare a rețelei modificate cu un semnal de tact cu perioada de 10 ns, sunt prezentate în figura următoare:




Figura 5.41 Simularea RNA cu acumulator modificat pentru încărcarea bias-ului

Un element al vectorului de intrare are durata egală cu perioada impulsului de ceas (10 ns) deci vectorul de intrare compus din 7 eșantioane, este furnizat complet blocului de multiplicare acumulare în $7 \times T_s = 70$ ns. Primului strat furnizează primul rezultat al ieșirii sale după 3 impulsuri de tact (30 ns), datorate multiplicatorului, registrului de la ieșirea MAC și funcției de activare. Încă 70 ns sunt necesare pentru transferul de la ieșirea stratului 1 în stratul 2, după care la 30 ns RNA începe să furnizeze eșantioanele vectorului de ieșire. Întârzierea totală între aplicarea ultimului eșantion al vectorului de intrare și furnizarea primului eșantion al vectorului de ieșire este de aproximativ 200 ns, deci 20 T_s .

Frecvență maximă a semnalului de intrare este:


$$f_{\max} = f_{\text{clk}} \quad (5.37)$$

Frecvență maximă a semnalului de ceas care rezultă din raportul de implementare este de 129,7 MHz în consecință și semnalul de intrare poate avea această frecvență.


5.5 Implementarea unei RNA cu paralelism de strat

O rețea neuronală cu paralelism al straturilor presupune existența unui element de procesare pe strat. În paragraful 5.3 s-au prezentat particularitățile unei astfel de rețele, iar figura 5.2 prezintă schema bloc a unei rețele compusă din trei straturi deci cu 3 elemente de procesare.

Pentru verificarea performanțelor unei RNA cu paralelism de strat s-a implementat un strat neuronal compus din $N=7$ neuroni fiecare având $M=7$ intrări plus bias-ul, așa cum se prezintă în figura următoare:


Figura 5.42 Strat neuronal compus din 7 neuroni

Folosind rezultatele obținute în paragraful 5.4.2.1 la implementarea unei rețele antrenate prin algoritmul Hebbian, se utilizează precizia de reprezentare a ponderilor care a dus la cele mai puține erori, și anume 11 biți, toți alocați părții fracționare. Rezultatele simulării post implementare a RNA cu paralelism de strat sunt prezentate în figura 5.43. S-a folosit același set de vectori de test ca la RNA cu paralelism de neuroni compus din 10×15 vectori. Prima simulare prezintă formele de undă în cazul în care multiplicatorul este implementat cu un timp de latență $T_{1_MAC}=1$, iar cea de a doua simulare pentru $T_{1_MAC}=3$. Un element al vectorului de intrare are durata de $8 \times T_{clk}$. După aproximativ $2,5 T_s$, respectiv $4,5 T_s$, de la aplicarea ultimului eșantion al vectorului de intrare la intrarea stratului neuronal, la ieșire este disponibil primul eșantion al vectorului de ieșire.


Figura 5.43 Simularea post implementare a RNA cu paralelism de strat

Numărul erorilor rețelei implementat hardware este identic cu cel implementat software, și anume de 15 elemente din totalul de 1050 (98,57%), ceea ce duce la 14 vectori eronați din 150 (93,33%). Analiza erorilor funcție de vectorul de test și neuron este prezentată în figura 5.43.




Figura 5.44 Erorile stratului neuronal funcție de vector și neuron

Resursele utilizate și frecvență maximă de lucru depind în mare măsură de timpul de latență al multiplicatorului. Rezultatele obținute pentru doi timpi de latență diferiți sunt prezentate în tabelul următor:

	$T_{\text{latență MAC}=1}$	$T_{\text{latență MAC}=3}$
Slice-uri	45	64
Bloc RAM	2	2
Multiplicatoare	1	1
Frecvența maximă	140,49	161,89

Diferența de 19 slice-uri se datorează în întregime multiplicatorului. Resursele utilizate de blocul de comandă sunt același în ambele cazuri (33 slice-uri), și ele sunt incluse în datele prezentate mai sus. Funcția de activare fiind liniară, practic nu necesită implementarea nici unui circuit hardware. În consecință resursele utilizate de un strat neuronal compus din 7 neuroni este de numai 12 (21) slice-uri, 2 memorii block RAM și un multiplicator dedicat.

Frecvența maximă a semnalului de intrare este de $N \times (M+1)$ ori mai mică decât frecvența maximă de lucru adică de 2,5 (2,89) MHz.

5.6 Concluzii

Acest capitol a permis testarea metodei dezvoltate în capitolul precedent și studiul efectelor pe care îl au parametri blocurilor create asupra performanțelor rețelei. Rezultatele obținute dovedesc corectitudinea metodei, iar studiul efectuat se constituie într-un ajutor important pentru cei care doresc să implementeze rețele neuronale în FPGA. Au fost implementate rețele cu unul sau două straturi cu propagare înainte. Rețelele au fost antrenate prin două metode diferite, și anume prin algoritmul Hebbian și prin metoda Levenberg-Marquardt.

Studiul efectului numărului de biți utilizați pentru reprezentarea ponderilor a demonstrat că un număr de 11-12 biți este de obicei suficient pentru a obține aceeași precizie ca cea obținută de modelul software care utilizează ponderi pe 64 biți. O altă concluzie se

referă la importanța modului cum se face reducerea preciziei ponderilor. Printr-o reducere adecvată se poate obține o precizie mai bună a modelului hardware decât celui software așa cum s-a arătat în figura 5.35.

Erorile au fost studiate și în funcție de vectorii de test sau de neuronii rețelei. Un spațiu important s-a acordat influenței parametrilor blocurilor componente asupra resurselor utilizate și a frecvenței maxime de lucru. Cea mai mare influență asupra resurselor utilizate o au timpul de latență al multiplicatorului și modul cum se face cuantizarea respectiv cum se tratează depășirea. S-a relevat că cele mai avantajoase opțiuni sunt timp de latență 1, cuantizare prin trunchiere și wrap în cazul depășirii. Astfel, resursele necesare pentru un singur MAC au putut fi reduse de la aproximativ 60 de slice-uri până la 12 slice-uri.

Pentru evaluarea performanțelor unei rețele neuronale sunt importante frecvența de lucru. De aceea au fost deduse și verificate relațiile care permit determinarea frecvenței maxime de lucru.

În faza de propagare performanțele rețelei se măsoară în număr de conexiuni pe secundă. S-a determinat că un circuit de tipul celui folosit (Virtex-II XC2V1000) permite implementarea a câteva sute neuroni deci circuitul poate atinge câteva zeci de GCPS. Un circuit de capacitate mai mare și cu frecvență de lucru mai ridicată cum ar fi cele din familiile Virtex-II Pro sau Virtex-4 permit implementarea a câtorva mii de neuroni și pot realiza câteva TCPS.

Verificarea experimentală, cu ajutorul platformei hardware, a modelele concepute arată o funcționare identică cu rezultatele obținute în urma simulării modelelor.

Contribuțiile personală a autorului aduse în acest capitol sunt următoarele:

- Modelarea unei rețele cu propagare înainte cu paralelism de neuron antrenată cu algoritmul Hebbian supervizat.
- Elaborarea unui script Matlab care permite evaluarea influenței numărul de biți folosiți pentru reprezentarea ponderilor asupra erorilor RNA implementate software.
- Studiul influenței numărul de biți/ponderi asupra erorilor modelului hardware a RNA. Elaborarea unui script Matlab pentru reprezentarea acestei dependențe.
- Reprezentarea erorilor RNA în funcție de vectorii de test și de neuron.
- Optimizarea RNA implementat din punct de vedere al resurselor HW necesare implementării respectiv pentru creșterea frecvenței maxime de lucru.
- Determinarea relației analitice de calcul a numărului minim de biți pentru reprezentarea părții întregi a ieșirii multiplicatorului din componența MAC.
- Determinarea relației analitice de calcul a numărului de biți ai acumulatorului, pentru reprezentarea părții întregi
- Implementarea unor rețele cu propagarea înapoi a erorilor cu paralelism de neuron având unul sau două straturi.
- Elaborarea unui script Matlab pentru analiza influenței metodei de reducere a ponderilor asupra erorilor.
- Implementarea unei rețele neuronale artificiale BP cu paralelism al straturilor.
- Elaborarea unui script Matlab pentru reprezentarea erorilor funcție de vector și neuron.
- Folosirea unui singur bloc al funcției de activare la ieșirea unui strat neuronal cu paralelism de neuron.
- Determinarea frecvenței maxime a semnalului de intrare în funcție de frecvența maximă a circuitului și a parametrilor rețelei.
- Verificarea experimentală tuturor circuitelor modelate.

Implementări de RNA competitive simple

Rețelele cu autoorganizare și învățare de tip competitiv cunoscute și sub denumirea de hărți de trăsături cu autoorganizare (SOFM, Self-Organizing Feature Map) reprezintă unele din cele mai interesante tipuri de RNA. Ele sunt inspirate din modul de organizare a informației în creierul uman. Cortexul cerebral este subdivizat în zone cum ar fi: cortexul motor, cortexul somatosenzorial, cortexul vizual și cortexul auditiv [208].

Sarcina pe care o execută rețelele competitive este de clasificare a modelele de intrare. Modelele similare sunt clasificate în aceeași clasă, reprezentată de aceeași unitate de ieșire. Fiecare neuron va deveni specializat în recunoașterea unei anumite trăsături a datelor de intrare

6.1 Structura

Rețelele neuronale cu autoorganizare sunt caracterizate de faptul că ele învață nesupervizat să descopere trăsături, regularități și corelații ale datelor de intrare. Neuronii rețelelor competitive simple sunt aranjați într-un strat de ieșire unidimensional, total conectați la neuronii stratului de intrare prin intermediul unor ponderi excitatorii. Ei sunt în permanentă competiție, la un moment dat doar unul singur fiind activat.




Figura 6.1 RNA cu învățare competitivă simplă

Fiecare neuron are atâtea conexiuni de intrare câte atribute sunt utilizate în clasificare. Pornind de la un set de ponderi inițiale, generate aleator, procedura de antrenare constă în găsirea neuronului cu ponderile cele mai apropiate de vectorul de intrare și declararea lui ca neuron câștigător. Există două metode pentru a determina similaritatea. Prima dintre ele determină intrarea netă a fiecărui neuron conform relației:

$$net_k = \sum_i^N w_{ki} x_i \quad (6.1)$$

Neuronul pentru care intrarea netă are valoarea cea mai mare este declarat câștigător.

A doua metodă constă în calculul distanței dintre vectorul de intrare și vectorul ponderilor, cea mai utilizată fiind distanța Euclidiană, ca în relația următoare [207]:

$$net_k = \sqrt{\sum_i^N [x_i - w_{ki}]^2} \quad (6.2)$$

Va câștiga competiția neuronul pentru care relația 6.2 are valoarea cea mai mică.

Procesul de învățare constă în modificarea ponderilor conform relației:

$$\Delta w_{ji} = \eta(x_j - w_{ji}) \quad (6.3)$$

pentru neuronul j care a câștigat competiția, și

$$\Delta w_{ki} = 0, \quad (6.4)$$

pentru $k \neq j$. η reprezintă rata de învățare.

Prin aceasta vectorul ponderilor neuronului câștigător j , se apropie și mai mult de tiparul prezentat la intrare.

După încheierea antrenării, procesul de clasificare constă în calculul distanței dintre vectorul de intrare și fiecare neuron și declararea intrării ca aparținând clasei reprezentate de neuronul învingător.

6.2 Implementarea unei RNA competitive simple

După cum s-a prezentat în capitolele anterioare, s-a optat pentru implementarea software a fazei de antrenare a RNA, respectiv implementarea hardware a fazei de propagare. În continuare se prezintă modul de antrenare respectiv implementarea hardware a fazei de propagare.

6.2.1 Antrenarea RNA competitive simple

Pentru antrenarea RNA competitivă se creează o RNA simplă cu ajutorul unui cod Matlab sau folosind interfața grafică Network/Data Manager. În figura următoare se prezintă o rețea competitivă având 7 neuroni în stratul de intrare și 15 neuroni în stratul de ieșire.




Figura 6.2 RNA competitivă creată cu NNTtoolbox

Blocul $IW\{1,1\}$ prezentat în figura 6.2.b calculează negativul distanței euclidiene dintre vectorul de intrare aplicat și vectorii formați din liniile matricei ponderilor. Dacă toate bias-urile sunt zero intrarea netă maximă a neuronului poate fi zero, când vectorul de intrare este identic cu vectorul ponderilor neuronului. Funcția de transfer competitivă primește intrarea netă a neuronului și furnizează valoarea zero pentru toți neuronii cu excepția celui câștigător, adică acela care are intrarea netă cea mai pozitivă, pentru care furnizează valoarea unu.

După antrenarea rețelei cu un set de 10x15 de vectori de test (prezentat în Anexa 6) și simularea ei se obțin rezultatele din figura următoare.




Figura 6.3 Rezultatele simulării RNA competitive

Se poate observa că la un moment dat doar un singur neuron este activ și că cele 15 seturi de câte 10 vectori sunt împărțite în 15 clase diferite. Astfel primul set de 10 vectori face parte din clasa 12, al doilea set din clasa 8 și așa mai departe.

Rezultatele simulării fiind cele dorite (clasificarea în 15 clase diferite ale celor 15 seturi de vectori) ponderile rețelei sunt salvate.

6.2.2 Implementarea hardware a RNA competitive

Pentru implementarea unei RNA competitive trebuie creat un model similar celui din figura 6.2 folosind blocuri Xilinx. Calculul distanței Euclidiene conform relației 6.2 este dificilă datorită radicalului care este greu de implementat hardware. Deoarece comparația între neuroni poate fi făcută și între pătratele distanțelor dintre vectorii de intrare și ponderile neuronilor, implementarea calculului radicalului nu este necesară și relația 6.2 poate fi înlocuită de:

$$y_k = \sum_i^N [x_i - w_{ki}]^2 \quad (6.5)$$

Pentru aceasta se modifică structura neuronului prezentat în capitolul anterior astfel încât aceasta va conține o memorie pentru ponderi, un bloc de calcul al diferențelor $x_i - w_{ki}$, un bloc MAC pentru calculul sumei pătratelor acestor diferențe și blocul funcției de activare competitive, așa cum se prezintă în figura 6.4. Blocul funcției de activare este comun tuturor neuronilor stratului de ieșire.




Figura 6.4 Modelul hardware al RNA competitive

Blocurile noi create și adăugate bibliotecii RNA sunt blocul Negdist de calcul al expresiei din relația 6.5 și blocul funcției de activare competitivă.

Blocul Negdist se compune dintr-un bloc AddSub din biblioteca Xilinx Blockset și un bloc MAC creat de autor. Blocul Addsub este folosit pentru calculul diferențelor $x_i - w_{ki}$, iar blocul MAC determină suma pătratelor acestor diferențe.




Figura 6.5 Structura blocului Negdist

Blocul funcției de activare, prezentat în figura următoare, se compune din două părți. O primă parte determină minimumul dintre ieșirile de tipul y_k a neuronilor ce compun stratul de ieșire, iar cea de a doua parte determină poziția neuronului cu ieșirea minimă.




Figura 6.6 Blocul funcției de activare competitivă

6.2.2.1 Implementarea RNA competitive cu paralelism de strat

Pentru implementarea unei RNA competitive cu paralelism de strat este nevoie de un singur element de procesare pe strat. Pentru verificarea performanțelor unei RNA competitive cu paralelism de strat s-a implementat o rețea având stratul de intrare compus din $n_1=7$ neuroni și stratul de ieșire $n_2=15$ neuroni. Modelul hardware are aceeași structură ca și modelul neuronului prezentat în figura 6.4. RNA competitivă cu paralelism al straturilor este compusă dintr-un bloc de control, un strat de intrare realizat cu o memorie de tip Block RAM, o memorie de ponderi comună tuturor neuronilor, blocul de calcul al distanței Euclidiene simplificate, și blocul funcției de activare competitive, de asemenea comun tuturor neuronilor. Arhitectura este aceeași indiferent de numărul neuronilor din stratul de intrare, respectiv de ieșire. Diferă doar parametrii blocurilor, capacitatea memoriilor și viteza de calcul.

Rezultatele simulării rețelei sunt prezentate în figura următoare. Primul grafic din figura 6.7.a prezintă clasificarea în cele 15 clase a celor 15 x 10 vectori de intrare, realizată de implementarea software a rețelei. Cel de-al doilea grafic prezintă clasificarea realizată de modelul hardware, în timp ce ultimul prezintă erorile acestuia față de modelul software. În figura 6.7.b se prezintă un detaliu al simulării modelului hardware.




Figura 6.7 Simularea modelului software și hardware a RNA competitive

După aplicarea unui vector la intrarea stratului de intrare acesta este aplicat stratului de ieșire la o frecvență de $(n_1+1)n_2$ ori mai mare deoarece blocul negdist trebuie să efectueze n_1+1 calcule pentru fiecare dintre cei n_2 neuroni.

După cum se poate observa nu există nici o diferență între clasificarea realizată de modelul hardware față de cea realizată de implementarea software. Simularea modelului hardware folosind alte două seturi de câte 15 x 10 vectori de test duce la aceleași rezultate, fără erori. Rezultatele acestor simulări sunt prezentate în Anexa 7.

Resursele consumate de RNA implementată într-un circuit Virtex II XC2V1000 sunt prezentate în tabelul următor:

Tabelul 6.1 Resursele utilizate de RNA competitivă


	Bloc c-dă	Strat intrare	Memorie ponderi	Bloc calcul distanță	Funcție activare	TOTAL
Slice-uri	16	3	0	15	34	68
Bistabile	15	4	3	25	27	74
Bloc RAM	0	1	1	0	0	2
Tabele de mem.	24	0	0	12	40	76
Multiplicatoare	0	0	0	1	0	1

Rezultatele simulării post implementare, prezentate în figura următoare, confirmă funcționarea corectă a circuitului implementat. Elementele vectorilor de intrare sunt aplicate stratului de intrare în mod succesiv cu frecvența $1/T_s$, unde T_s este durata unui element al vectorului de intrare egală cu:


$$T_s = (n_1+1)n_2 T_{clk} = 1200 \text{ ns} \quad (6.6)$$

pentru un semnal de ceas cu frecvența de 100 MHz. Perioada vectorului de intrare este de 8400 ns. Primul vector de test din figură ([1 5 6 6 5 3 7]) este atribuit primei clase, neuronul câștigător la aplicarea celui de al doilea vector ([1 1 5 6 5 2 7]) este neuronul 6, ș.a.m.d.

Stratul de intrare transmite succesiv aceste elemente stratului de ieșire cu frecvență $(n_1+1)n_2/T_s$ pentru ca acesta să efectueze cele $(n_1+1)n_2$ calcule. Neuronul care câștigă competiția este determinat după 128 ns.



a) Detaliu asupra primilor 4 vectori de test



b) Detaliu asupra timpilor de calcul pentru al doilea vectorul de test

Figura 6.8 Simularea post implementare a RNA competitive cu paralelism de strat

Frecvența maximă a semnalului de ceas din raportul de sinteză este de 136 MHz. Frecvența maximă cu care se pot aplica elementele vectorului de intrare este de:

$$F_{s \max} = F_{clk \max} / ((n_1+1)n_2) = 1,133 \text{ MHz} \quad (6.7)$$

6.2.2.2 Implementarea RNA competitive cu paralelism de neuron

RNA competitivă cu paralelism al neuronilor este compusă dintr-un bloc de control, un strat de intrare și un strat de ieșire. Stratul de ieșire este alcătuit dintr-un număr de neuroni egal cu numărul claselor în care dorim să se facă clasificarea și un bloc de calcul al funcției de activare, comun tuturor neuronilor. Neuronul este alcătuit dintr-o memorie de ponderi specifică fiecărui neuron și un bloc de calcul al distanței Euclidiene simplificate. Figura următoare prezintă RNA competitivă implementată cu paralelism al neuronilor, având aceiași parametri ca și RNA implementată cu paralelism al straturilor (7 neuroni în stratul de intrare și 15 neuroni în stratul de ieșire).




Figura 6.9 Modelul hardware al RNA competitive cu paralelism de neuron

Modificările aduse structurii RNA pentru implementarea paralelismului de neuron vor fi prezentate în continuare. Semnalele de comandă sunt generate de blocul de comandă care trebuie adaptat în funcție de numărul de neuroni. Acest bloc generează adresa de înscriere a vectorului de intrare în stratul de intrare, realizat sub forma unei memorii dual port. Blocul de comandă mai generează adresa de la care se citesc datele din memoria stratului de intrare care sunt folosite și de memoriile de ponderi din structura fiecărui neuron. De asemenea generează semnalele de reset și semnalul de selecție pentru multiplexor. Adaptarea blocului de comandă este facilă deoarece parametrii cu privire la numărul de neuroni, numărul de operații pe durata

unui eșantion al semnalului de intrare, întârzierile, etc., se încarcă automat din mediul de lucru Matlab.

Semnalele generate de blocul de comandă sunt prezentate în figura 6.10:




Figura 6.10 Semnalele generate de blocul de c-dă





Figura 6.11 Forme de undă strat intrare

Stratul de intrare are aceeași structură ca și în cazul RNA cu paralelism de strat diferă doar frecvența cu care se înscriu, respectiv se citesc datele. Figura 6.11 prezintă formele de undă corespunzătoare stratului de intrare.

Un neuron conține pe lângă blocul de calcul al distanței Euclidiene, similar cu cel prezentat în figura 6.5, și memoria de ponderi, așa cum se prezintă în figura următoare:



a) Schema bloc

b) Structura cu blocuri Xilinx

Figura 6.12 Neuron din structura RNA competitive cu paralelism de nod

În figura 6.12.b se prezintă structura unui neuron realizat folosind blocurile Xilinx. Blocul AddSub calculează diferențele dintre date și ponderi, iar blocul multiplicator ridică la putere aceste diferențe. blocul acumulator face suma pătratelor diferențelor, rezultatele fiind stocate temporar în registrul de ieșire. Astfel blocul de mai sus implementează cu succes relația 6.5 care permite determinarea ieșirii nete a neuronului.

Pentru calculul minimului și determinarea neuronului care are ieșirea de valoare minimă s-a implementat un bloc de calcul al funcției de activare competitivă, similar celui din figura 6.6. Deoarece există un singur bloc al funcției de activare competitivă, ieșirile neuronilor sunt furnizate succesiv la intrarea lui cu ajutorul unui multiplexor cu 15 intrări. Semnalul de selecție pentru multiplexor este generat de blocul de comandă.

Un detaliu cu formele de undă corespunzătoare primilor trei vectori de test pentru RNA competitivă cu paralelism de neuron sunt prezentate în figura 6.13.




Figura 6.13 Forme de undă corespunzătoare răspunsului RNA la primii 3 vectori

Simulările modelului hardware pentru două seturi distincte de câte 15 x 10 vectori de test sunt prezentate în Anexa 8.

Rezultatele implementării RNA competitive cu paralelism al neuronilor într-un circuit FPGA XC2V1000 sunt prezentate în tabelul următor:

Tabelul 6.2 Resursele utilizate de RNA competitivă cu paralelism neuronal


	Bloc c-dă	Strat intrare	15 Neuroni (resurse/neuron)	Multiplexor ieșiri neuroni	Funcție activare	TOTAL	% din XC2V1000
Slice-uri	19	0	12	43	29	271	5,27
Bistabile	17	0	18	2	23	312	3,05
Bloc RAM	0	1	1	0	0	16	40
Tabele de memorii	29	0	12	81	35	325	3,18
Multiplicatoare	0	0	1	0	0	15	37,5

Resursele utilizate pentru implementarea unui neuron sunt de numai 12 slice-uri, 1 Block RAM și un multiplicator dedicat. Totalul resurselor necesare pentru implementarea RNA competitivă cu 15 neuroni, reprezintă doar un mic procent din totalul resurselor disponibile în circuit, cu excepția blocurilor de memorie și a multiplicatoarelor dedicate care sunt utilizate în proporție de 40% respectiv 37,5%. Pentru a implementa mai mult de 40 de neuroni blocul multiplicator poate fi implementat folosind logica distribuită în locul multiplicatoarelor dedicate al căror număr este limitat la 40. Resursele per neuron cresc astfel la 22 slice-uri, 30 bistabile, 1 block RAM, 31 LUT-uri, 0 multiplicatoare. De asemenea memoriile pot fi implementate folosind memoria distribuită disponibilă în circuit (160 kbiți) în loc de memoriile de tip Block RAM. Resursele necesare mai cresc în acest caz cu 3 slice-uri, 3 bistabile și 3 LUT-uri. Se poate face o estimare a numărului maxim de neuroni competitivi care pot fi implementați în acest circuit, ca în tabelul următor. În urma calculelor efectuate rezultă că numărul maxim de neuroni cu circuitele aferente ce pot fi implementați în circuitul ales este de aproximativ 181. Dintre aceștia 40 se implementează cu multiplicatoare dedicate și 141 folosind logica distribuită.


Tabelul 6.3 Resursele utilizate de numărul maxim de neuroni ce se pot implementa in XC2V1000

	RNA 15 neuroni varianta 1	RNA 40 neuroni varianta 1	Total XC2V1000	Disponibil	RNA 15 neuroni varianta 2	Nr. neuroni	TOTAL 40 neuroni var 1+ 141 neuroni var 2
Slice-uri	271	723	5120	4397	466	141	5103
Bistabile	312	832	10240	9408	640	221	6848
Bloc RAM	16	40	40	0	0	-	40
LUT-uri	325	867	10240	9373	655	215	7024
Multiplicatoare	15	40	40	0	0	-	40

Rezultatele simulării funcționale a rețelei implementate, mai exact un detaliu asupra primilor 4 vectori de test și asupra timpilor de calcul a răspunsului pentru primul vector de test sunt prezentate în figura 6.14.a respectiv 6.14.b.



a) Detaliu asupra primilor 4 vectori de test



b) Detaliu asupra timpilor de calcul pentru primul vector de test

Figura 6.14 Simularea funcțională a RNA competitive cu paralelism de neuron

Simularea s-a făcut cu un semnal de ceas de 100 MHz. Elementele vectorilor de intrare sunt înscrise în memoria stratului de intrare în mod succesiv la intervale egale de timp:

$$T_s = (n_1+1)T_{clk} = 80 \text{ ns} \quad (6.8)$$

Perioada vectorului de intrare este de 560 ns.

Stratul de intrare transmite succesiv aceste elemente plus bias-ul, stratului de ieșire la intervale de timp $T_s/(n_1+1)$. Fiecare din cei n_2 neuroni ai acestui strat efectuează (n_1+1) calcule. Transferul ieșirilor către blocul de calcul al funcției de activare competitive se face în 15 perioade de ceas. Neuronul care câștigă competiția este determinat după 8,8 ns.

Rezultatele simulării arată că primul vector de test din figură [1 5 6 6 5 3 7] este atribuit primei clase, cel de al doilea vector [1 1 5 6 5 2 7] clasei 6, ș.a.m.d.

Frecvența maximă a semnalului de ceas din raportul de sinteză este de 123,7 MHz. Frecvența maximă cu care se pot aplica elementele vectorului de intrare este dată de relația:

$$F_{s \max} = F_{clk \max} / (n_1 + 1) = 15,45 \text{ MHz} \quad (6.9)$$

6.3 Concluzii

În acest capitol s-a prezentat implementarea cu succes a unor rețele neuronale competitive simple utilizate în sarcini de clasificare a modelelor. Antrenarea rețelei se face software cu ajutorul programului Matlab.

Prima rețea competitivă implementată este cea cu paralelism de strat care dispune de un singur element de procesare. Pentru modelarea rețelei în Simulink/System Generator au fost create și adăugate bibliotecii RNA Blockset două blocuri noi și anume blocul de calcul al distanței Euclidiene și blocul funcției de activare competitive. Pentru a putea fi implementat calculul distanței Euclidiene s-a făcut o simplificare pornind de la observația că pentru a compara radicalul a două numere este suficient să comparăm cele două numere. Astfel a fost evitată implementarea hardware a operației de extragerea radicalului. Structura rețelei este simplă și foarte flexibilă permițând implementarea unui număr oarecare de neuroni, parametrii rețelei fiind preluați din mediul de lucru Matlab. RNA implementat clasifică corect toți vectorii de antrenare și două seturi diferite de câte 15 x 10 vectori de test. Resursele utilizate sunt minime (în jur de 1,3% dintr-un circuit Virtex II XC2V1000 pentru o rețea cu 15 neuroni) ceea ce permite realizarea unor rețele de dimensiuni mari. Frecvența maximă de furnizare a vectorilor de intrare este de 1,133 MHz.

Cea de a doua rețea implementată este cu paralelism de neuron ea dispunând de atâtea blocuri de calcul al distanței Euclidiene câți neuroni are rețeaua, și un singur bloc al funcției de activare. Structura rețelei se modifică în funcție de numărul de neuroni care se doresc a fi implementați. Și această rețea clasifică corect toți vectorii de antrenare și de test furnizați. Resursele utilizate depind de numărul neuronilor în cazul implementării rețelei cu 15 neuroni aceasta utilizează 5,27% din numărul total de slice-uri și 37,5 % din numărul de multiplicatoare dedicate. Numărul maxim de neuroni competitivi ce pot fi implementați într-un circuit ca cel specificat mai sus este estimat la aproximativ 181. Frecvența maximă cu care pot fi aplicați vectorii la intrarea rețelei rețele este de 15,45 MHz.

Primul tip de rețea este avantajoasă în cazul în care frecvența tiparelor care trebuie clasificate este mai mică de 1 MHz deoarece permite realizarea unor rețele de dimensiuni mari fără a modifica structura circuitului. În cazul unor vectori de intrare cu frecvența cuprinsă între 1 MHz și 15 MHz trebuie utilizată cea de a doua rețea. Modelul trebuie creat în funcție de numărul de neuroni, iar dimensiunea rețelei nu poate depăși 180 de neuroni pentru circuitul specificat.

Pentru rețele de dimensiuni mai mari și frecvențe de lucru mai ridicate se pot folosi circuitele FPGA de dimensiuni mai mari și frecvență de lucru mai mare. Astfel circuitul XC2VP125 din familia Virtex II Pro conține 556 multiplicatoare dedicate și peste 55.000 slice-uri ceea ce permite implementarea a peste 2000 de neuroni competitivi. Frecvența de lucru a acestor circuite poate atinge 400-500 MHz. Frecvența semnalului de intrare este $1/(n_1 + 1)$ din frecvența maximă a circuitului, unde n_1 reprezintă numărul de neuroni ai stratului de intrare (numărul de dimensiuni ai vectorului de intrare).

Dintre contribuțiile aduse de autor în acest capitol se pot aminti:

- Crearea modelului hardware pentru blocul Negdist care permite calculul sumei pătratelor diferențelor dintre elementele a doi vectori (relația 6.5).
- Conceperea unui algoritm pentru determinarea neuronului pentru care distanța dintre vectorul pondere și vectorul de intrare este minimă.
- Crearea modelului hardware pentru blocul funcției de activare competitive.
- Modelarea unei RNA competitive cu paralelism de strat folosind blocurile IP create.
- Modelarea în Simulink/System Generator a unei RNA competitive cu paralelism de neuroni.
- Estimarea resurselor ocupate în circuitul FPGA și alegerea unui circuit FPGA cu caracteristicile cele mai potrivite.
- Determinarea frecvenței maxime a semnalului de intrare în funcție de frecvența maximă a circuitului și parametrii rețelei (număr de intrări respectiv număr de neuroni).
- Crearea unui bloc de evaluare a erorilor modelului hardware.
- Simularea, implementarea și verificarea experimentală a tuturor modelelor concepute cu ajutorul platformei hardware.

Aplicații ale RNA hibride la recunoașterea gesturilor statice ale unei mâini

7.1 Soluția aleasă pentru sistemul senzorial al mâinii artificiale

În urma studiului efectuat în [189], precum și a celor prezentate în capitolul I s-a dedus că un sistem senzorial minimal pentru o mână artificială trebuie să fie compus din senzori de poziție a articulației degetelor completați cu senzori de forță. De aceea soluția propusă în această lucrare constă dintr-o mănușa senzorială care permite determinarea poziției articulației degetelor pe care se pot fixa 6 senzori de forță de contact amplasați pe vârful degetelor și în palmă pentru a determina contactul cu un obiect și forța care se exercită [187], [188].

7.1.1 Senzorii de forță de contact

Folii tactile care determină existența și mărimea forțelor externe sunt bazate pe rezistoare detectoare de forță (Force Sensing Resistor - FSR) din materiale semiconductoare. Fiecare deget are câte un senzor pentru vârful degetului. Acești senzori sunt capabili să măsoare forțe cuprinse între 0,5 N și 10 N, cu o rezoluție de 35 mN. Figura 7.1 prezintă localizarea acestor senzori de contact. Foliile subțiri flexibile de FSR sunt potrivite pentru montarea pe suprafețe diverse și pot fi fabricate în forme speciale.




Figura 7.1 Localizarea FSR pe mănușa senzorială

7.1.2 Senzorii de poziție și de înclinare

Din multitudinea de soluții posibile pentru determinarea poziției articulațiilor unei mâini s-a ales varianta unei mănuși senzoriale din dorința de a crea o interfață om-mașină cât mai naturală, portabilă, suficient de robustă și fiabilă și nu în ultimul rând, din rațiuni economice.

7.1.2.1 Mănușa senzorială

În ultimii ani odată cu creșterea în popularitate a realității virtuale (VR) a început să fie folosită pe o scară din ce în ce mai largă un nou dispozitiv de intrare: mănușa senzorială (sau mănușa de date). Mănușa de date este un dispozitiv multisenzorial care poate furniza o mare

cantitate de date. Datorită caracteristicilor sale de interfațare naturală cu mâna umană, mănușa senzorială creează posibilitatea îmbunătățirii performanțelor în domeniile în care azi este tot mai utilizat: teleoperarea și comanda roboților [51], [146], telechirurgia și antrenarea chirurgicală [51], [146], realitatea virtuală [16], [60], [61], [148], producția industrială cu aplicații CAD/CAM [16], [146], etc.

Dintre multiplele posibilități existente pe piață cele mai cunoscute cinci sunt prezentate în continuare [27], [164], [243], [250], [252].



Figura 7.2 Mănușa VPL Dataglove



Figura 7.3 Mattel Power Glove

1. VPL DataGlove, una din cele mai populare mănuși, utilizează fibre optice montate în buclă în jurul fiecărei articulații ale degetelor. Gradul de flexare este determinat prin măsurarea intensității luminii reflectate de fibră. Mănușa VPL este confecționată din Lycra, conține 14 senzori și are avantajul că este ușoară [250].
2. Mattel Power Glove [176] senzori de flexare realizați din două straturi de cerneală conductoare conținând particule de carbon plasate pe un substrat. La flexarea substratului distanța dintre particulele de carbon crește ceea ce duce la creșterea rezistenței sensorului. Această rezistență este transformată într-o valoare unghiulară printr-o procedură de calibrare.



Figura 7.4 Mănușa Vertex CyberGlove



Figura 7.5 Exos Dextrous Hand Master

3. Virtex CyberGlove [252] este echipată cu 16-24 timbre tensometrice situate pe un material elastic. Rezoluția pentru unghiul articulației este în jur de $0,5^{\circ}$ și este constantă pentru toată amplitudinea mișcării.
4. Exos Dextrous Hand Master, are un schelet metalic fixat pe dosul palmei. Unghiul fiecărei articulații este măsurat de senzori cu efect Hall plasați pe articulațiile scheletului mecanic. Are patru senzori pe fiecare deget. Avantajul față de alte mănuși este reprezentat de sensibilitatea și rezoluția mare. [252].
5. Mănușa 5DT – Data Glove 5 a firmei 5DT folosește senzori de flexare cu fibră optică [243]. Există mai multe tipuri de mănuși cu 5 respectiv 14 senzori disponibile atât pentru mâna dreaptă cât și pentru cea stângă. Figura 7.6 prezintă mănușa 5DT 5.



Figura 7.6 Mănușa 5DT- Data Glove 5

În alegerea tipului de mănușă pe lângă caracteristicile tehnice, un rol important îl joacă și prețul de achiziție. Astfel prețurile la care pot fi achiziționate mănușile de date prezentate sunt următoarele: VPL Data Glove 8.000\$, Matel PowerGlove 62\$ (nu mai este disponibil), Virtex CyberGlove în funcție de numărul de senzori între 9.800 și 14.500 \$, Exox DHM 15.000\$, și 5DT-5 (variantea cu 5 senzori) 495\$.

În urma analizei cerințelor pe care trebuie să le îndeplinească sistemul senzorial pentru recunoașterea gesturilor statice ale unei mâini artificiale, precum și a raportului calitate - preț, rezultă că soluția optimă o reprezintă mănușa senzorială 5DT 5. Aceasta a fost achiziționată pentru a fi folosită în determinările experimentale din cadrul prezentei teze. Principalele ei caracteristici sunt prezentate în continuare.

Mănușa senzorială 5DT 5 permite determinarea flexării degetelor și orientarea mâinii (înclinare și răsucire). Pentru aceasta mănușa este dotată cu 5 senzori de poziție (câte unul pentru fiecare deget) și un senzor de înclinare cu două axe. De asemenea mănușa este prevăzută cu o interfață serială (RS232). Figura 7.7 prezintă mănușa și modul de amplasare a senzorilor și a circuitelor de interfațare cu calculatorul, iar tabelul 7.1 prezintă rolul fiecărui senzor. Senzorii de poziție a articulației degetelor au o rezoluție de 8 biți deci permit determinarea a 256 poziții pentru fiecare deget. Senzorul de înclinare are o rezoluție tot de 8 biți și permite determinarea poziției mâinii cu o precizie de $0,5^{\circ}$ în domeniul -60° la $+60^{\circ}$. Comunicația cu calculatorul are loc prin interfața serială RS232 (3 fire: GND, TX, RX), full duplex la 19200 bps. Structura blocului de date este: 8 biți date, 1 bit de stop, fără paritate.




Figura 7.7 Mănușa senzorială 5DT

Rata de eșantionare la mănușa standard (5 degete, înclinarea și răsucirea), este de 200 de eșantioane pe secundă.

Tabelul 7.1. Rolul senzorilor de pe mănușa senzorială

Senzor	Descriere
A	Flexarea degetului mare
B	Flexarea degetului arătător
C	Flexarea degetului mijlociu
D	Flexarea degetului inelar
E	Flexarea degetului mic
F	Unghiul de înclinare a mâinii
G	Unghiul de răsucire a mâinii

Informațiile sunt eșantionate și trimise cu frecvența de 200 Hz. Un pachet de date constă în 9 octeți și are următoarea structură:

Header	D1	D2	D3	D4	D5	înclinare	răsucire	checksum
--------	----	----	----	----	----	-----------	----------	----------

Header-ul este întotdeauna un octet cu valoarea 0x80 (128 zecimal), iar octetul corespunzător gradului de flexare a degetelor este asociat astfel:

- D1 Degetul mare
- D2 Degetul arătător
- D3 Degetul mijlociu
- D4 Degetul inelar
- D5 Degetul mic

Gradul de flexare a fiecărui deget este codificat pe 8 biți deci este cuprins în domeniul 0 la 255. O valoarea mică indică un deget neflexat.

Înclinarea și răsucirea sunt reprezentate pe câte 8 biți, deci au valori cuprinse între 0 și 255. Valoarea 128 indică o mână neînclinată (valoare centrală).

Checksum servește la verificarea corectitudinii datelor recepționate.

7.2 Recunoașterea gesturilor

Prin gesturi se înțelege în general o mișcare a mâinii și a corpului prin care se pot transmite informații de la o persoană la alta. În această lucrare prin gest se va înțelege strict un gest efectuat de mână. Gesturile în sens general pot fi dinamice sau statice. Gesturile statice se mai numesc posturi.

Definiții:

Postura este o combinație specifică a poziției, orientării și flexării mâinii la un moment de timp dat.

Gestul este o secvență de posturi conectate prin mișcări într-o perioadă scurtă de timp. Datorită dependenței de timp și mișcare, un gest este numit adesea și gest dinamic.

Posturile nu variază în timp și pot fi un element al unui gest sau de sine stătătoare. În continuare se va folosi atât termenul de postură cât și cel de gest cu referire la un gest static iar gesturile dependente de timp vor fi denumite gesturi dinamice.

Există foarte multe domenii de aplicare a recunoașterii gesturilor din cele mai diverse, de la manipularea roboților subacvatici sau spațiali, până la recunoașterea semnelor utilizate pentru comunicare de către persoanele cu dizabilități de auz sau vorbire. Dintre acestea se evidențiază trei domenii mai importante:

- Controlul de la distanță a roboților sau a vehiculelor în medii periculoase sau nocive pentru om, sub apă, în spațiu, etc. Cerința care se pune este de controla simultan un număr mare de parametrii.
- Simularea operațiilor chirurgicale sau telechirurgia. O aplicație specifică o reprezintă manipularea uneltelor endoscopice în interiorul corpului pacientului. De obicei acestea au unul sau două grade de libertate datorită controlului dificil a mai multor grade de libertate. Utilizarea unui sistem de recunoaștere a gesturilor permite controlul unor unelte pentru chirurgie endoscopică mai complexe având mai multe grade de libertate.
- Facilitarea comunicării pentru persoanele cu handicap. Există multe încercări în acest domeniu, dintre care cele mai multe se referă la recunoașterea alfabetului limbajului prin semne.

Numărul posturilor care sunt necesar a fi recunoscute depinde de domeniul de aplicație. Astfel pentru manipularea în spațiul virtual 3D, 3 posturi sunt în general suficiente: *apucă, start, stop*. În sisteme mai complexe trebuiesc recunoscute 5-10 posturi, în timp ce pentru recunoașterea limbajului prin semne trebuie luate în considerare 26-51 posturi.

Prezenta lucrare are drept scop realizarea unui sistem autonom, capabil să recunoască 15 posturi care vor fi prezentate în continuare.

7.2.1 Metode pentru recunoașterii gesturilor.

Există multe metode pentru recunoașterea gesturilor incluzând filtrarea unghiulară, metode statistice, analiza componentelor principale, rețele neuronale, testarea gradului de similaritate a tiparelor, etc. Aceste metode se pot împărți în două grupe mari: cele care pot învăța să recunoască gesturi prin exemple, și cele care nu pot. Dintre acestea se disting trei mai utilizate [175], [179]:

1. **Compararea tiparelor.** Dintre acestea cea mai cunoscută este metoda tabelară dezvoltată în [250]. Pentru fiecare postură, fiecare sensor are un domeniu de valori valide. La fiecare eșantionare datele citite de la sensor sunt comparate cu datele din tabelul posturilor. Dacă datele citite de la senzori sunt în interiorul domeniului pentru o postură dată, aceasta este recunoscută. Metoda deși simplă prezintă mai multe dezavantaje. Astfel domeniul valorilor pentru fiecare postură trebuie să fie destul de mare (până la 30 %) datorită impreciziei senzorilor și a impreciziei posturii adoptate de utilizator. Din această cauză pentru mai mult de 10 posturi domeniile se întrepătrund mult, ceea ce duce la alocarea unui gest al mâinii, mai multor posturi din tabel.
2. **Rețele neuronale.** Cunoscute pentru succesul lor în recunoașterea tiparelor, rețelele neuronale sunt folosite în multe sisteme de recunoaștere a gesturilor. Avantajele oferite de RN sunt multiple: antrenarea pe baza exemplurilor, recunoașterea posturilor în prezența zgomotului sau a datelor incomplete, și nu în ultimul rând generalizarea. Ultima proprietate joacă un rol crucial în performanțele sistemului deoarece nici măcar același utilizator nu reproduce gesturile cu acuratețe. Există multe sisteme de recunoaștere a gesturilor cele mai importante fiind [120], [125], [147], [196]-[201].
3. **Clasificare statistică.** În această metodă clasificarea posturilor se face pe baza statisticii vectorilor exemplu. Metoda folosește teorii de decizie statistică pentru a clasifica posturile.

Compararea metodelor de recunoaștere este dificil de realizat deoarece sistemele implementate nu lucrează cu aceleași gesturi și nu au fost testate în același mod, etc. Cu toate acestea este evident că metoda de recunoaștere folosind rețele neuronale furnizează cea mai mare rată de recunoaștere.

7.2.2 Definirea posturilor

Setul curent de gesturi statice implementate de fabricantul mănușii senzorială 5DT 5 utilizează o configurație binară închis/deschis a degetelor, exceptând degetul mare care nu este monitorizat. Nici informațiile de înclinare și rotire nu sunt luate în calcul. Există $2^4 = 16$ combinații posibile. Gestul 0 este definit cu toate degetele (exceptând degetul mare) închise și gestul numărul 15 cu toate degetele deschise. Degetul arătător reprezintă bitul cel mai puțin semnificativ. De exemplu, gestul de indicare cu degetul arătător este numărul 1, și indicarea cu degetul mic este numărul 8.

O ieșire a senzorilor mai mare decât pragul de sus indică un deget închis, iar o ieșire cu valoarea mai mică decât pragul de jos indică un deget deschis. O valoare între cele două praguri este invalidă și generează un gest invalid.

Mănușa are capacitatea de a recunoaște puține gesturi și de aceea este indicată folosirea rețelelor neuronale pentru implementarea unor algoritmi mai avansați de recunoaștere a gesturilor.

Tabelul 7.2 indică definiția gesturilor statice implementate pentru mănușa senzorială 5DT, iar figura 7.8 prezintă grafic aceste gesturi.

Tabelul 6.2 Definiția gesturilor implementate pentru mănușa senzorială 5DT comercială

Numărul gestului	Flexare (0=flexat, 1=neflexat)				Descrierea gestului
	1	2	3	4	
0	0	0	0	0	Pumn strâns
1	0	0	0	1	Indicare cu degetul arătător
2	0	0	1	0	Indicare cu degetul mijlociu
3	0	0	1	1	Indicare cu două degete
4	0	1	0	0	Indicare cu degetul inelar
5	0	1	0	1	Indicare cu degetele indicator și inelar
6	0	1	1	0	Indicare cu degetele mijlociu și inelar
7	0	1	1	1	Indicare cu trei degete
8	1	0	0	0	Indicare cu degetul mic
9	1	0	0	1	Indicare cu degetele indicator și mic
10	1	0	1	0	Indicare cu degetele mic și mijlociu
11	1	0	1	1	Indicare fără degetul inelar
12	1	1	0	0	Indicare cu degetele mic și inelar
13	1	1	0	1	Indicare fără degetul mijlociu
14	1	1	1	0	Indicare fără degetul arătător
15	1	1	1	1	Mâna deschisă



Figura 7.8 Ilustrarea gesturilor implementate în mănușa 5DT-5

Utilizarea rețelelor neuronale implementate în circuite FPGA permite extinderea capabilităților acestei mânuși pe mai multe planuri:

- portabilitatea - algoritmul de recunoaștere fiind implementat hardware într-un circuit FPGA nu necesită un calculator;
- numărul gesturilor recunoscute poate fi mult mai mare, fiind dependent de capacitatea circuitului FPGA utilizat;
- complexitatea mai mare a gesturilor ce pot fi recunoscute – datorită folosirii datelor de la toți cei 7 senzori, inclusiv cele referitoare la rotirea și înclinarea mâinii;
- posibilitatea adăugării de noi gesturi sau modificarea celor existente – necesită reantrenarea RNA;
- scăderea timpului de răspuns – nu este importantă în cazul recunoașterii gesturilor statice dar devine importantă în cazul în care se dorește recunoașterea gesturilor dinamice, când trebuie recunoscută o secvență rapidă de posturi și luată o decizie cu privire la gest.

Sistemul de recunoaștere a gesturilor statice realizat de autor a fost testat prin implementarea a 15 gesturi uzuale, prezentate în figura 7.9:

- 1-5: numerele de la unu la cinci cu palma în poziție verticală,
- 6-10: numerele de la unu la cinci cu palma în poziție orizontală,
- 11: pumn strâns,
- 12: semnul „victorie”
- 13: gestul apucării unui pahar,
- 14: gestul apucării unui instrument de scris,
- 15: STOP – palma ridicată vertical.

Tabelul 7.3 prezintă gesturile implementate de către autor și datele achiziționate de la ieșirea mânușii pentru fiecare gest.

Tabelul 7.3 Definiția gesturilor implementate folosind RNA

Număr gest	D1	D2	D3	D4	D5	Înclinare	Rotire	Descrierea gestului
0	44	189	236	211	177	83	247	Indicare nr. 1, palma vertical
1	45	46	211	211	179	79	247	Indicare nr.2, palma vertical
2	43	0	68	195	194	87	246	Indicare nr.3, palma vertical
3	245	7	12	13	17	109	244	Indicare nr.4, palma vertical
4	0	17	14	10	12	116	243	Indicare nr.5, palma vertical
5	46	189	211	211	177	144	112	Indicare nr.1, palma orizontal
6	40	45	206	210	182	139	115	Indicare nr.2, palma orizontal
7	28	0	71	181	182	141	115	Indicare nr.3, palma orizontal
8	255	17	12	23	13	144	107	Indicare nr.4, palma orizontal
9	0	14	14	15	6	148	111	Indicare nr.5, palma orizontal
10	206	152	179	200	206	5	254	Pumn strâns, palma vertical
11	255	12	48	187	189	34	102	Indicarea semnelui „victorie”
12	97	113	100	94	61	125	223	Apucare pahar
13	103	21	163	163	173	133	185	Apucare instrument de scris
14	201	0	0	19	29	21	90	STOP – palma ridicată vertical




Figura 7.9 Ilustrarea gesturilor implementate de autor

7.3 Sistemul de recunoaștere a gesturilor statice

Sistemul de recunoaștere a gesturilor statice se compune dintr-o platformă hardware și un pachet de componente software care sunt prezentate în continuare.

7.3.1 Hardware

Platforma hardware concepută și realizată de autorul teze a fost prezentată în paragraful 2 al capitolului 4. Ea permite atât achiziția vectorilor de antrenare și de test, necesari în faza de antrenare a RNA, cât și alimentarea cu date a RNA în faza de propagare. De asemenea această platformă permite implementarea rețelelor neuronale utilizate pentru recunoașterea posturilor și a circuitului de afișare a posturii recunoscute.

7.3.2 Software

Pachetul software pentru recunoașterea posturilor are două componente principale: programul Matlab/Simulink și programul Xilinx ISE.

Programul Matlab prin extensia Data Acquisition Toolbox permite achiziția vectorilor de antrenare și de test. Extensia Neural Network Toolbox permite antrenarea și simularea rețelelor neuronale pentru recunoașterea posturilor. Simulink/System Generator este utilizat pentru modelarea RNA cu blocuri Xilinx și generarea fișierelor VHDL sintetizabile.

Programul Xilinx ISE are rolul de a sintetiza și implementa într-un circuit FPGA codul VHDL reprezentând modelul RNA creat în System Generator.

7.3.3 Etapele implementării sistemului de recunoaștere a gesturilor

Etapele implementării sistemului de recunoaștere a posturilor sunt cele prezentate în paragraful 4.4 și ele vor fi detaliate în continuare:

1. **Achiziția datelor de antrenare și testare.** Prima etapă constă în achiziția seturilor de antrenare și testare. Utilizatorul a cărui posturi se doresc a fi recunoscute îmbracă mână senzorială și adoptă una din posturile prezentate în tabelul 7.3. Achiziția este inițiată din mediul Matlab prin rularea unui program conceput de autor (Anexa 1). Se specifică parametrii achiziției: dimensiunea vectorului de date și numărul de eșantioane/vector dorit. În cazul posturilor definite în tabelul 7.3 vectorul de date are 7 componente cu valori cuprinse între 0 și 255 și au fost achiziționate 10 eșantioane/vector. Vectorii sunt furnizați de sistemul de achiziție în format paralel pe 8 biți. La atingerea numărului prescris de eșantioane/vector utilizatorul este întrebat dacă dorește să continue procesul de achiziție a posturilor sau nu. Dacă se dorește continuarea achiziției utilizatorul va adopta o nouă postură și va răspunde afirmativ la întrebare. În cazul răspunsului negativ procesul se termină și datele achiziționate sunt înregistrate într-un fișier împreună cu informațiile cu privire la numărul de vectori (posturi), dimensiunea unui vector și numărul de eșantioane/vector. Au fost înregistrate mai multe seturi de vectori de la același utilizator respectiv de la mai mulți utilizatori pentru a forma o bază de date necesară antrenării și testării RNA create (anexa 6).
2. **Implementarea software a fazei de antrenare a RNA.** Modelarea, antrenarea și simularea RNA se face folosind Neural Network Toolbox printr-un cod scris de autor sau prin intermediul interfeței grafice Network/Data Manager. Datele achiziționate servesc ca vectori de instruire pentru orice tip de rețea neuronală care se dorește a fi

- implementată. Se pot face mai multe simulări cu diverse arhitecturi de rețele neuronale, diverse tipuri și algoritmi de învățare pentru a determina soluția care satisface cerințele impuse cu cele mai puține resurse (număr minim de straturi respectiv neuroni/strat).
3. **Realizarea modelarea hardware a sistemului de recunoaștere.** Modelarea sistemului de recunoaștere se face cu ajutorul Toolboxului System Generator din programul Simulink și a bibliotecii RNA create de autor. Parametrii RNA (număr de neuroni, ponderi, bias, etc.) create folosind modulele din biblioteca RNA se încarcă automat din mediul de lucru Matlab. Se simulează sistemul și dacă rezultatele sunt cele dorite se poate trece la generarea codului VHDL.
 4. **Generarea descrierii VHDL a sistemului.** Toolboxul System Generator din Simulink permite generarea ușoară a unui cod VHDL dintr-o reprezentare a sistemului în Simulink. Pentru a maximiza predictibilitatea, densitatea și performanța programul utilizează module sintetizabile, optimizate, de tipul LogicCORE.
 5. **Sintetiza și implementarea.** Codul VHDL este sintetizat și implementat în dispozitive FPGA din familia Xilinx folosind programul Xilinx ISE 6.2i. sistemul poate fi simulat în oricare din fazele intermediare ale implementării cu ajutorul programului ModelSim.
 6. **Încărcarea fișierului de configurare.** Fișierul de configurare "instruire.bit" se încarcă în circuitul FPGA folosind Cablul paralel IV și programul Xilinx ISE 6.2i.
 7. **Testare și utilizare.** Datele senzoriale sunt furnizate în mod continuu în frecvența de 100 eșantioane pe secundă, în format paralel pe 8 biți de către sistemul de achiziție de date. Sistemul de recunoaștere a gesturilor afișează gestul recunoscut pe un afișaj cu 7 segmente.

7.4 Simularea sistemului pentru recunoașterea gesturilor

Rețelele neuronale folosite pentru recunoașterea posturilor diferă de la un autor la altul în funcție și de posturile care au fost recunoscute [164], [179]. Pentru a putea alege o RNA capabilă să recunoască cât mai corect gesturile statice ale unei mâini, au fost simulate mai multe tipuri de RNA precum și combinații ale acestora.

Obiectivul sistemului de recunoaștere fiind cea de clasificare a posturilor în 15 clase diferite, apare ca o soluție evidentă utilizarea unei rețele neuronale competitive simple. Stratul de intrare trebuie să fie compus din 7 neuroni, câte unul pentru fiecare componentă a vectorului de intrare. Stratul de ieșire competitiv este format din 15 neuroni, câte unul pentru fiecare din cele 15 gesturi. În urma antrenării rețelei cu datele de intrare se constată că datele nu sunt clasificate în 15 clase diferite, anumite ieșiri sunt active pentru două gesturi diferite, în timp ce alte ieșiri nu se activează niciodată.

O altă posibilitate ce rezultă din lucrările publicate de alți autori [179], [179] o reprezintă utilizarea unor rețele FF BP cu unul sau mai multe straturi ascunse. Au fost testate de autor, rețele având 7 neuroni în stratul de intrare, N_1 neuroni în stratul ascuns și 15 neuroni în stratul de ieșire. Pentru $N_1=7$ RNA răspunde corect la 80% din vectorii cu care a fost antrenat și 73% din vectorii de test, în timp ce pentru $N_1=10$ acest procent crește la 93% pentru vectorii de antrenare și 86 % pentru vectorii de test. Numărul minim de neuroni ai stratului ascuns trebuie să fie $N_{1min}=11$ pentru ca rețeaua să răspundă fără eroare când la intrarea ei se aplică setul de antrenare. Pentru setul de test răspunsul rețelei este corect în proporție de 88%. Funcția de activare a stratului ascuns este funcția sigmoid, iar stratul de ieșire are funcția de activare liniară. Arhitectura RNA implementată este prezentată în figura următoare.




Figura 7.10 Arhitectura RNA FF-BP pentru recunoașterea gesturilor

Simulând această rețea cu vectorii de antrenare se obține rezultatul din figura următoare.




Figura 7.11 Simularea RNA FF-BP pentru recunoașterea gesturilor

O problemă importantă este cea cu privire la calitatea datelor de intrare. Distribuția datelor în spațiul M dimensional al datelor de intrare este necunoscută. Deoarece nici interdependențele dintre datele de intrare nu sunt cunoscute, este necesară utilizarea tuturor datelor senzoriale, chiar dacă doar o mică parte dintre acestea poartă informație importantă pentru recunoașterea anumitor posturi. De asemenea calitatea datelor de intrare poate să difere nu numai de la un utilizator la altul dar chiar și la același utilizator care adoptă aceeași postură. Datele de intrare pentru aceeași postură pot să difere și datorită slabei repetabilități a ieșirii senzorilor. O îmbunătățire esențială a calității datelor poate fi obținută prin preprocesarea datelor de intrare.

Mai mulți autori au propus o preprocesare a datelor de intrare prin diverse metode [16]. O primă posibilitate o prezintă normalizarea datelor, astfel încât media lor devine zero și eroarea medie pătratică unu

$$x_i^{norm}(t) = a_i x_i(t) + b_i \quad (7.1)$$

unde a_i și b_i coeficienți calculați anterior.

A doua posibilitate este filtrarea pentru a elimina zgomotele și a face datele mai stabile. Acest lucru se poate face, de exemplu, folosind un filtru IIR de forma:

$$x_i^{IIR}(t) = kx_i^{norm}(t) + (1-k)x_i^{IIR}(t-1) \quad (7.2)$$

unde k este o constantă de filtrare.

O metodă mai avansată de procesare a datelor care duce la reducerea dimensionalității datelor de intrare este analiza componentelor principale.

Toate metodele de mai sus necesită însă implementarea unor algoritmi de calcul rigizi. La schimbarea naturii datelor trebuie modificat și algoritmul. Din dorința de a implementa un mecanism de preprocesare universal și flexibil autorul a propus și experimentat cu succes utilizarea unei rețele neuronale pentru preprocesarea datelor.

Soluția nouă propusă de autor pentru recunoașterea gesturilor statice ale unei mâini constă în utilizarea a două rețele neuronale. O rețea FF cu rol de preprocesare a datelor, urmată de o rețea competitivă simplă utilizată pentru clasificarea datelor.




Figura 7.12 Structura sistemului pentru recunoașterea gesturilor

Deși mânușa furnizează informații legate de poziția degetelor cu o precizie de 8 biți, o precizie de 3 biți este în general suficientă pentru majoritatea aplicațiilor. De aceea se poate folosi RNA FF cu rolul de filtrare și de scalare a datelor de intrare din domeniul $[0-255]$ în domeniul $[0-7]$. Această RNA ține cont de toate componentele vectorului de intrare, precum și de interdependențele dintre acestea. Defectarea unui senzor nu duce la compromiterea totală a datelor de intrare, existând posibilitatea aproximării acestora. La ieșirea acestei rețele se obține o estimare a poziției degetelor într-una din cele 8 poziții alese, de la complet întins până la complet îndoit.

Funcția implementată de neuronii primei rețele este:

$$y_j^{(1)}(x) = f \left(\sum_{i=1}^M w_i^{(1)} x_i^{(1)} - \theta^{(1)} \right) \quad (7.3)$$

unde $j = 1, 2, \dots, N_1$, reprezintă neuronii primei rețele, ($N_1=7$ în cazul nostru), iar $i=1, 2, \dots, M$, ($M=7$) reprezintă numărul de intrări ai fiecărui neuron.

Pentru funcția de activare liniară relația 7.3 devine:

$$y_j^{(1)}(x) = \sum_{i=1}^M w_i^{(1)} x_i^{(1)} - \theta^{(1)} \quad (7.4)$$

Ieșirea netă a neuronilor din cea de a doua rețea este dată de relația:

$$net_k = \sqrt{\sum_j^{N_1} [y_j^{(1)} - w_{kj}^{(2)}]^2} \quad (7.5)$$

unde $k = 1, 2, \dots, N_2$, ($N_2=15$) reprezintă neuronii celei de a doua rețele. În urma simplificării adoptate în paragraful 6.2.2 expresia 7.5 devine:

$$net_k = \sum_j^{N_1} [y_j^{(1)} - w_{kj}^{(2)}]^2 \quad (7.6)$$

astfel că ieșirea netă a neuronilor competitivi este dată de relația următoare:

$$net_k = \sum_j^{N_1} \left[\left(\sum_{i=1}^M w_i^{(1)} x_i^{(1)} - \theta \right) - w_{kj}^{(2)} \right]^2 \quad (7.7)$$

Funcția de activare a neuronilor din cea de a doua RNA este funcția competitivă.

Figura următoare prezintă arhitectura rețelelor neuronale din componența sistemului de recunoaștere a gesturilor statice ale unei mâini.




Figura 7.13 Arhitectura rețelelor neuronale pentru recunoașterea gesturilor

Simularea sistemului format din cele două rețele neuronale în urma aplicării la intrare a setului de date de test compus 10 vectori M dimensionali ($M=7$) pentru fiecare din cele 15 gesturi, este prezentată în figura următoare. Se poate observa clasificarea datelor de intrare în 15 clase diferite.

Pentru a determina precizia cu care sistemul recunoaște gesturile învățate s-a conceput un script Matlab care calculează erorile (Anexa 9). Sistemul conceput recunoaște setul de vectori de antrenare în proporție de 100%. Sistemul a fost testat și cu alte două seturi de vectori de test reprezentând gesturi statice formate de același utilizator, procentul de recunoaștere fiind tot de 100%. La testarea cu un set de gesturi obținute de la un alt utilizator

doar 5 vectori din cei 150 au fost clasificați eronat, deci procentul de recunoaștere este de 96,67%. Trebuie subliniat că un asemenea procent ridicat de recunoașterea gesturilor statice nu a mai fost raportat de nimeni. De asemenea merită subliniat faptul că în comparație cu soluțiile propuse de alți autori, de exemplu utilizarea unor rețele FF-BP cu mai multe straturi, pe lângă precizia mai ridicată, resursele necesare sunt mai mici. Astfel, cum s-a arătat și la începutul acestui paragraf, în condițiile implementării sistemului de recunoaștere folosind o rețea FF-BP având 11 neuroni în stratul ascuns și 15 în stratul de ieșire (soluție propusă de alți autori), procentul de recunoaștere este de 100% pentru setul de antrenament dar scade 85,33% și 86,66% pentru seturile înregistrate de același utilizator, respectiv la 58,66% pentru setul de gesturi înregistrate de un alt utilizator. În concluzie soluția propusă este superioară altor implementări cunoscute.




Figura 7.14 Simularea sistemului de recunoaștere a gesturilor statice

Deoarece simulările sistemului conceput pentru recunoaștere a gesturilor statice ale unei mâini corespunde pe deplin cerințelor, se poate trece la implementarea lui folosind circuite logice programabile FPGA.

7.5 Modelarea sistemului pentru recunoașterea gesturilor

Modelul hardware al sistemului de recunoaștere a gesturilor este o implementare cu blocuri din biblioteca RNA creată, a modelul Simulink din figura 7.13. Pentru implementarea rețelei de preprocesare s-a implementat un strat neuronal antrenat cu algoritmul Hebbian cu paralelism de strat de tipul celei prezentate în figura 5.42 din paragraful 5.5. Cea de a doua rețea, cu rol de clasificare, s-a implementat folosind modelul hardware a RNA competitive cu paralelism de strat din figura 6.4 a paragrafului 6.2.2. Astfel modelul creat pentru Sistemul de recunoaștere în Simulink/System Generator are structura din figura următoare:




Figura 7.15 Modelul System Generator al sistemului de recunoaștere a gesturilor

Pe lângă cele două rețele neuronale, sistemul are în componență un port paralel prin intermediul căruia comunică cu sistemul de achiziție de date și un modul de afișare a gestului recunoscut. Portul paralel implementează un protocol asincron cu confirmare și condiționare totală prin intermediul semnalelor ready și acknowledge.

În urma simulării modelului hardware din figura 7.15 se obțin procente de recunoaștere foarte bune. Pentru setul de antrenament și cele două seturi de test înregistrate de la același utilizator, care a furnizat și setul de antrenament, procentul de recunoaștere este de 100%, în timp ce pentru setul de gesturi înregistrat de la un alt utilizator au fost recunoscute 138 din cei 150 de vectori, deci 92%. Aceste erori se datorează poziției incorecte a degetului mare, ieșirea senzorului fiind de cinci ori mai mare decât valoarea maximă corespunzătoare poziției. În consecință rata de recunoaștere poate fi considerată ca fiind 100% și în acest caz. Figura 7.16 prezintă rezultatele simulării modelului hardware a sistemului de recunoaștere, când la intrare s-a aplicat setul de vectori de antrenare compus din câte 10 vectori pentru fiecare din cele 15 gesturi.




Figura 7.16 Simularea modelului HW a sistemului de recunoaștere a gesturilor

Pentru a vedea mai exact întârzierea răspunsului față de momentul aplicării datelor corespunzătoare unui gest la intrarea sistemului, în figura următoare se prezintă un detaliu al simulării. Se poate observa că există o întârziere de aproximativ un vector și jumătate a răspunsului, mai exact $11/7 * T$ ($1/T$ fiind frecvența cu care se furnizează datele). Această întârziere se datorează în mai mică parte timpului necesar efectuării calculelor ($4/7 * T$) și în mai mare parte transferului datelor de la RNA preprocesor la RNA clasificator (T). Având în vedere că rata de eșantionare a sistemului de achiziție este mai mare decât frecvența cu care se modifică posturile, rezultă că există mai mulți vectori de intrare cu date identice și deci întârzierea răspunsului față de primul vector dintr-o serie reprezentând un gest, nu afectează performanțele sistemului.




Figura 7.17 Detaliu de simularea pentru sistemul de recunoaștere a gesturilor

Anexa 10 prezintă în detaliu modelul sistemului de recunoaștere a gesturilor statice ale unei mâini artificiale.

7.6 Implementarea sistemului pentru recunoașterea gesturilor

Sistemul de recunoaștere a gesturilor a fost implementat în diverse circuite FPGA. De exemplu pentru a exploata avantajul oferit de multiplicatoarele dedicate existente în circuitele Virtex s-a folosit circuitul XC2V1000. Sumarul raportului de implementare generat în urma implementării circuitului este prezentat în continuare:

Device utilization summary:

Number of MULT18X18s	2 out of 40	5%
Number of RAMB16s	5 out of 40	10%
Number of SLICES	137 out of 5120	2%

Se constată că circuitele utilizează foarte puțin din resursele circuitului FPGA, ceea ce conduce la concluzia că sistemul poate fi implementat și într-un circuit mai mic, chiar dacă acesta nu dispune de multiplicatoare dedicate.

Frecvența maximă de tact din raportul de implementare este de 121,86 MHz.

Simularea post implementare a circuitului este prezentată în figura următoare.




Figura 7.18 Simularea post implementare a sistemului de recunoaștere a gesturilor

Simularea corespunde unui semnal de ceas de 100 MHz. Perioada semnalului de intrare este de $7 \times 120 \times 10 \text{ ns} = 8,4 \mu\text{s}$. Timpul necesar pentru clasificarea gestului este de aproximativ $13 \mu\text{s}$, mai mult decât suficient având în vedere că sistemul de achiziție conceput transmite eșantioanele vectorului de intrare la intervale $T_s = 10 \text{ ms}$, ceea ce este echivalent cu aproximativ 14 gesturi pe secundă.

O simulare a sistemului în timp real, adică la o furnizare a elementelor vectorului de intrare cu frecvența de 100 Hz și o frecvență a semnalului de tact de $F_{clk} = 10 \text{ MHz}$, este prezentată în figura 7.19. Durata unui gest este de 70 ms, iar răspunsul este furnizat în aproximativ 106 ms de la aplicarea ultimului element al vectorului de intrare. Având în vedere că timpul minim pentru a îndoii respectiv întinde complet un deget este de 200 ms și respectiv 160 ms conform cu [146], răspunsul sistemului poate fi considerat a fi „în timp real”.




Figura 7.19 Răspunsul în timp real al sistemului de recunoaștere a gesturilor

7.7 Concluzii

Acest capitol prezintă realizările obținute în recunoașterea gesturilor statice ale unei mâini. S-a plecat de la dorință de a demonstra utilitatea și buna funcționare a unor rețele neuronale implementate hardware folosind circuite de tip FPGA. Din acest motiv cerințele inițiale impuse sistemului de recunoaștere nu au fost maximale obiectivul fiind utilizarea lui doar ca „platformă de testare”. Pe măsura realizării sistemului folosind mediul HW-SW integrat pentru implementare RNA realizat în cadrul capitolului IV și experiența acumulată în urma implementării RNA din capitolele V și VI, au apărut idei care au dus obținerea unor rezultate notabile.

7.7.1 Comparații cu alte metode

Pentru a evalua rezultatele obținute este util să le comparăm cu rezultatele altor lucrări similare. Acest lucru este dificil de făcut datorită seturilor diferite de posturi adoptate de autori. În figura 7.20 se prezintă o comparație a celor mai bune rezultate cunoscute [16], [164], [176], [179].

După cum se poate vedea doar Beale and Edwards au mai raportat un procent de recunoaștere de 100% dar ei au folosit un set de date de test compus din 5 gesturi simulate. Pentru recunoaștere au folosit o rețea FF având straturile compuse din 10-3-5 neuroni.

Murakami și Taguchi au folosit o rețea FF cu structura 13-100-42, unde cele 42 de ieșiri reprezintă cele 42 de posturi ale alfabetului Japonez pe care au dorit să le recunoască. rata de recunoaștere este de 98% pentru gesturile furnizate de cel care a antrenat mânușa și 77% pentru alte persoane.

Fels și Hilton raportează un procent de recunoaștere de 99,42% pentru datele antrenate și 96,79% pentru datele de test. Rețeaua utilizată are câte 16, 80 și respectiv 66 neuroni pe strat.

Prezenta lucrare are procentul maxim de reușită atât pentru datele antrenate cât și cele de test în condițiile în care numărul total de neuroni implementați este foarte mic, ceea ce îl face implementabil și într-un dispozitiv FPGA de cost redus.




Figura 7.20 Cele mai bune rate de recunoaștere a posturilor

7.7.2 Aplicații posibile

Sfera aplicațiilor posibile este vastă. Dintre posibilitățile de aplicare mai simple se pot aminti dispozitivele de intrare pentru calculator care permit manipularea unor obiecte virtuale sau în cadrul unor prezentări interactive. Utilizatorul purtând o asemenea mănușă poate să indice pe imaginea proiectată de calculator, poate să treacă la imaginea următoare, etc.

Aplicațiile mai importante sunt din domeniul reabilitării pacienților cu diverse tipuri de handicap. Sistemul poate servi de exemplu pentru asistarea recuperării bolnavilor în urma unor accidente când este necesară verificarea și chiar cuantizarea abilității pacientului de a realiza anumite gesturi [127]. Poate cea mai interesantă aplicație este cea de interfață între limbajul semnelor și un sintetizator vocal [198]. Astfel gestul recunoscut de sistem poate reprezenta o comandă pentru un sintetizator vocal. Există câteva încercări de acest gen dar majoritatea se rezumă la utilizarea unui calculator, în timp ce sistemul realizat permite realizarea unui dispozitiv mobil.

7.7.3 Contribuții

Sistemul de recunoaștere a gesturilor statice, conceput și realizat se bazează pe câteva idei noi propuse de autor. Astfel s-a propus utilizarea unei rețele neuronale pentru preprocesarea datelor în locul metodelor „clasice” de preprocesare. O altă noutate este utilizarea unor rețele competitive simple pentru clasificarea posturilor. Nu în ultimul rând, trebuie semnalată implementarea hardware a RNA folosind circuite FPGA, ceea ce face ca sistemul să se preteze pentru realizarea unui sistem de recunoaștere portabil. Toate ideile propuse au fost verificate cu succes cu ajutorul mediului de testare hardware/software realizat.

Cele mai importante contribuții aduse în cadrul acestui capitol sunt următoarele:

- **Alegerea unei soluții pentru un sistem senzorial minimal pentru o mână care să permită recunoașterea gesturilor statice.** Pornind de la studiul sistemelor senzoriale folosite de alți autori s-a stabilit că sistemul minimal pentru o mână trebuie să fie compus din senzori de poziție (flexare) a degetelor și mâinii.
- **Alegerea metodei de recunoaștere a gesturilor folosind rețele neuronale.** Metoda a fost aleasă, deoarece dintre metodele utilizate pentru recunoașterea gesturilor aceasta este cea mai potrivită scopului propus.
- **Stabilirea gesturilor statice care trebuiesc recunoscute.** În urma studierii literaturii s-a optat pentru implementarea unor gesturi uzuale care să utilizeze informația senzorială de la cât mai mulți senzori de care dispune mânușa.
- **Realizarea practică a sistemului.** Sistemul a fost realizat folosind un sistem de achiziție cu microcontroler și o placă de dezvoltare pentru circuite FPGA, la care s-a adăugat o mânușa senzorială și circuite de interfațare.
- **Crearea modelului sistemului pentru recunoașterea gesturilor structurat pe două niveluri.** Primul nivel este realizat cu o rețea FF, iar cel de al doilea nivel realizat cu o rețea competitivă simplă, care are rolul de clasificare a datelor de intrare (determinarea gesturilor).
- **Utilizarea unei RNA FF pentru preprocesare datelor.** Acesta înlocuiește circuitele obișnuite de preprocesare a datelor (filtrare, scalare, extragerea componentei principale, etc.).
- **Modelarea hardware a sistemului pentru recunoașterea gesturilor, implementarea și testarea practică a acestuia.**

Contribuții personale și direcții de continuare a cercetării

Realizarea unei mâini artificiale pentru un robot sau pentru protezarea unei mâini umane reprezintă o problemă de certă actualitate și cu consecințe aplicative deosebite. Abordarea acestei teme în cadrul prezentei teze s-a bazat pe domeniile de interes și de competență ale autorului: senzori inteligenți, circuitele logice programabile, protetică.

Rezultatele obținute în prezenta teza aduc contribuții în principal în următoarele trei direcții:

1. Dezvoltarea unei metode și a unui mediu integrat hardware-software, originale, pentru implementarea RNA în circuite FPGA,
2. Implementarea de RNA cu arhitecturi cunoscute în circuite FPGA,
3. Elaborarea unui sistem senzorial pentru recunoașterea gesturilor statice ale unei mâini utilizând RNA implementate în circuite FPGA.

Implementarea rețelelor neuronale în circuite programabile este un domeniu cu o vechime relativ redusă. Deși a trecut abia cu ceva mai mult de un deceniu de la primele implementări reușite, rezultatele obținute au demonstrat că aceasta procedură reprezintă o alternativă viabilă la metodele cunoscute de realizare hardware a RNA.

Contribuția cea mai importantă a prezentei teze constă în elaborarea unei noi metode și a unui mediu integrat HW-SW pentru implementarea RNA în circuite FPGA. Metodologia elaborată creează premisele pentru realizarea unui sistem portabil de recunoaștere a gesturilor statice ale unei mâini, fapt care permite utilizatorului (uman sau robot) să transmită informații prin gesturi către lumea înconjurătoare.

Recunoașterea gesturilor în general și a limbajului prin semne în mod special, este un domeniu deja tradițional și intens cercetat, cu multe teze de doctorat și contracte de cercetare științifică elaborate. Domeniul rămâne în continuare de mare interes datorită multiplelor aplicații posibile.

8.1 Contribuții personale

În opinia autorului, prezenta teză aduce contribuții în principal cu privire la următoarele aspecte:

1. Realizarea unui studiu privind sistemul senzorial al unei mâini artificiale, studiu care a relevat care este configurația minimală a unui asemenea sistem precum și necesitatea prelucrării informațiilor senzoriale utilizând RNA. Pentru recunoașterea gesturilor statice, sistemul senzorial minimal propus și testat cu succes în teză, constă dintr-o mână senzorială echipată cu senzori de poziție a articulațiilor degetelor și a încheieturii mâinii.

2. Realizarea unui studiu comparativ al posibilităților de implementare a RNA. Pe baza acestuia se ajunge la concluzia că varianta de implementare hibridă: hardware-software, este cea mai eficientă, deoarece combină avantajul flexibilității implementării software a fazei de antrenare, cu cea de viteză, portabilitate și consum mic de putere, specifice RNA implementate hardware.
3. Realizarea unui studiu aprofundat privind implementarea în circuite FPGA a RNA. Studiul scoate în evidență principalele probleme ce trebuie urmărite în cazul unor asemenea implementări și sunt propuse totodată, pe baza lui, câteva criterii pentru evaluarea performanțelor RNA astfel realizate. Alegerea circuitelor FPGA pentru implementarea de RNA (corespunzător fazei de propagare) este o consecință logică a facilității de procesare paralelă oferite de aceste circuite.
4. Elaborarea unui mediu integrat hardware-software pentru implementarea hibridă a RNA. Platforma hardware se compune în principal dintr-un sistem de achiziție de date, un sistem de dezvoltare cu circuite FPGA și un calculator gazdă. Sistemul de achiziție de date conectat la proces asigură datele de antrenare și testare necesare în faza de antrenare respectiv achiziția de date din proces în faza de propagare. Sistemul de dezvoltare cu FPGA permite implementarea efectivă a RNA precum și a altor circuite aferente acestora. Componenta software a mediului integrat propus utilizează în principal aplicații din mediile de programare și simulare Matlab/Simulink, System Generator și Xilinx ISE.
5. Elaborarea unei noi metode de implementare hibridă: hardware-software a RNA. Metoda propusă utilizează principii de proiectare clare și unelte puternice de proiectare a circuitelor digitale. Ea permite proiectarea RNA folosind mediul Matlab/Simulink, atât pentru implementarea software a fazei de antrenare, cât și pentru implementarea hardware a fazei de propagare. Modelarea software, antrenarea și simularea RNA se face prin procedeele cunoscute folosind uneltele NNTtoolbox. Pentru o modelare hardware eficientă se utilizează biblioteca RNA Blockset propusă de autor care include blocuri de rețele neuronale direct implementabile. Transferul parametrilor rețelei (număr de neuroni pe strat, ponderi, etc.) de la modelul software la cel hardware se face automat, în mediul nou elaborat. Cele două modele, software și respectiv hardware pot fi co-simulate pentru verificarea corectitudinii modelului hardware. Metoda propusă în teză permite conversia automată și exactă a modelului de nivel înalt din mediul Simulink într-un fișier de configurare a circuitului FPGA.
6. Pentru a exemplifica valabilitatea și eficiența noilor unelte de proiectare propuse în teză, autorul a implementat câteva tipuri de RNA mai larg utilizate. Astfel, sunt implementate rețele neuronale feed-forward cu paralelism de neuron având unul sau două straturi. Modelele elaborate folosesc biblioteca RNA Blockset, dezvoltată de autorul tezei și seturi de ponderi obținute în urma antrenării cu algoritmul de învățare Hebbian supervizat și respectiv algoritmul Levenberg-Marquardt. A fost implementată, de asemenea, o RNA cu paralelism de strat, antrenată cu algoritmul Hebbian care utilizează resurse

hardware foarte mici. Validitatea modelelor nou elaborate a fost verificată cu mai multe seturi de vectori de test.

7. Contribuții au fost aduse și în ceea ce privește optimizarea modelelor de rețele neuronale de tipul FF, din punctul de vedere a resurselor consumate și a frecvenței de lucru. S-a făcut un studiu pentru determinarea numărului optim de biți pe care trebuie să lucreze blocurile componente ale modelului hardware a RNA și s-au determinat relații de calcul pentru determinarea numărului de biți necesari reprezentării părții întregi.
8. O problemă abordată în teză și în legătură cu care au fost aduse contribuții proprii, o constituie studiul privind influența numărului de biți utilizați la reprezentarea ponderilor asupra erorilor modelelor software și hardware. Analiza arată că în faza de propagare nu este nevoie de precizie ridicată, 11-12 biți fiind în general suficienți pentru obținerea unor rezultate identice sau uneori chiar mai bune decât cele ale modelului software cu ponderile reprezentate pe 64 biți în virgulă flotantă. Aceste concluzii au fost stabilite prin simularea comportamentului modelului hardware pentru ponderi reprezentate pe un număr variabil de biți și determinarea erorilor corespunzătoare. Cercetările au fost efectuate utilizând pentru simularea și afișarea erorilor rețelei o aplicație - cod Matlab – elaborată de autor.
9. O contribuție aplicativă majoră o constituie implementarea, utilizând metodologia propusă în teză, a unor RNA competitive simple cu paralelism de neuron respectiv cu paralelism de strat. Modelele create folosesc noile blocuri adăugate bibliotecii RNA Blockset, și anume blocul de calcul al distanței euclidiene (simplificată) și blocul funcției de activare competitive. RNA implementată clasifică corect toți vectorii de antrenare și două seturi diferite de vectori de test. Resursele necesare implementării unei RNA cu paralelism de strat având 15 neuroni în stratul de ieșire sunt mici (68 de slice-uri) ceea ce permite implementarea pe același chip a unor rețele de mari dimensiuni. Frecvența maximă cu care se pot aplica vectorii ce se doresc a fi clasificați este cu ceva mai mare de 1 MHz. RNA implementată cu paralelism de neuron permite creșterea frecvenței de lucru până la 15 MHz, în condițiile în care resursele utilizate cresc de aproximativ 4 ori (271 slice-uri). Astfel, într-un circuit de tipul celui utilizat în experimente se pot implementa aproximativ 181 neuroni competitivi.
10. Pentru a valida soluțiile propuse în teză, autorul a realizat un sistem de recunoaștere a gesturilor statice ale unei mâini. Soluția aleasă pentru sistemul senzorial al mâinii constă dintr-o mână senzorială care furnizează date despre gradul de flexare a degetelor și respectiv poziția mâinii. Dintre metodele de recunoaștere cunoscute s-a optat pentru soluția care utilizează rețelele neuronale, deoarece oferă cele mai bune rezultate sub aspectul preciziei în funcționare. Sistemul de recunoaștere realizat utilizează platforma hardware-software descrisă în paragraful 7.3.
11. Pentru realizarea sistemului de recunoaștere menționat mai sus, se propune în teză un model al unui sistem pentru recunoașterea gesturilor statice ale unei

mâini structurat pe două niveluri. Primul nivel realizat cu o rețea FF antrenată cu algoritmul Hebbian supervizat, are rolul de preprocesare a datelor de intrare, iar cel de al doilea nivel, realizat cu o rețea competitivă simplă, are rolul de clasificare a datelor. Utilizarea unei RNA în preprocesarea datelor oferă flexibilitate în ceea ce privește implementarea unei metode de preprocesare. Utilizarea acestei combinații de RNA pentru recunoașterea gesturilor nu este semnalată în literatură și conduce la rezultate foarte bune. Procentul de recunoaștere pentru setul de antrenament și două seturi de test este de 100%.

12. Pe parcursul tezei au fost aduse, de asemenea, o serie de contribuții direct aplicative:

- Autorul a elaborat aplicația soft (cod C și respectiv cod Matlab) pentru sistemul de achiziție a datelor. Datele achiziționate servesc ca vectori de antrenare sau de test. Protocolul de comunicație implementat este un protocol paralel asincron cu confirmare și condiționare totală. Achiziția este inițiată din mediul Matlab, prin specificarea dimensiunilor vectorului de intrare și a numărului de eșantioane dorite din fiecare vector. La terminarea achiziției vectorii și parametrii acestora (dimensiune, număr eșantioane pe vector, număr de vectori) se salvează într-un fișier.
- Autorul tezei a elaborat o bibliotecă cu blocuri parametrizabile specifice arhitecturii rețelelor neuronale, ca de exemplu: strat de intrare (memorie date intrare), memoria pentru ponderi, blocul de calcul al intrării nete (MAC, Negdist), diverse funcții de activare, blocul de comandă, etc. Existența acestei biblioteci crește eficiența metodei de implementare nou propusă.
- În fine, a fost implementată hardware RNA pentru recunoașterea gesturilor folosind straturile neuronale create în capitolele V și VI și a fost testată practic funcționalitatea acesteia. Gestul recunoscut de sistem este afișat în timp real pe un afișaj cu 7 segmente.

8.2 Posibilități de continuare a cercetării

Cercetarea poate fi continuată în majoritatea domeniilor studiate de prezenta teză, după cum urmează:

- *Extinderea numărului și a tipului senzorilor utilizați*, pentru adăugarea de noi simțuri mâinii artificiale, cum ar fi simțul tactil. Un sistem senzorial mai performant se poate realiza folosind o mână 5DT-16 (care dispune de 16 senzori) și care poate fi echipată cu senzori de forță (FSR), senzori de temperatură, etc.
- *Metoda integrată hardware-software*. Extinderea facilităților metodei de implementare de RNA elaborată în această teză, prin analizarea automată a ponderilor determinate în faza de antrenare. Această analiză ar permite

determinarea numărului optim de biți ai ponderilor, multiplicatorului, acumulatorului, etc.

- *Extinderea Bibliotecii RNA Blockset* prin adăugarea de noi blocuri și straturi de rețele implementate cu un element de procesare pe strat. Este de dorit crearea unei biblioteci care să conțină majoritatea blocurilor bibliotecii Neural Network Blockset, pentru a putea crea modelul hardware al oricărei rețele realizate cu NNToolbox. Adăugarea la bibliotecă de rețele neuronale, cu un strat, implementate cu paralelism de neuron permite implementarea hardware foarte facilă a unor rețele simple cu unul sau două straturi.
- *Implementarea de noi tipuri de RNA*. Folosind noile blocuri din RNA blockset este de dorit să se implementeze și alte tipuri de rețele ca de exemplu: RNA Kohonen, RNA bazate pe funcții radiale, etc.
- *Implementarea fazei de antrenare în circuitul FPGA*. Pentru realizarea unui sistem complet independent de calculator ar fi necesară implementarea și a fazei de antrenare în FPGA. Această facilitate necesită crearea de noi blocuri de calcul. Pentru a evita ocuparea resurselor FPGA cu circuite suplimentare, care se folosesc rar, se poate utiliza proprietatea de reconfigurabilitate a circuitelor FPGA. Astfel circuitul se poate reconfigura în funcție de faza care se dorește a fi implementată (antrenare sau propagare).
- *Extinderea numărului de gesturi statice* pe care le recunoaște sistemul pentru implementarea unui set de gesturi care ar putea ajuta o persoană cu dizabilități de vorbire să comunice prin intermediul unui sintetizator de voce.
- *Recunoașterea gesturilor dinamice* este o problemă a cărei rezolvare ar reprezenta un pas important în realizarea unei mâini artificiale. Viteza de procesare de care este capabil sistemul prezentat pare să fie suficientă și pentru recunoașterea gesturilor dinamice.

BIBLIOGRAFIE

- [1] A. Buchman, S. Oniga, MATLAB Interfaced ADuC 812 Micro Converter Based Data Acquisition System, The 10th International Symposium for Design and Technology of Electronic Packages Conference Proceedings, Bucharest, 23-26 sept. 2004, pp. 175.
- [2] A. Buchman, S. Oniga, Development Framework for Hardware Implementation of Digital Neural Networks Used in Smart Sensors, Scientific Bulletin of the Politehnica University of Timișoara, Tomul 49(63), Fascicola 1, 22-23 octombrie 2004, pp..232.
- [3] A. Buchman, S. Oniga. Frequency Domain Analysis of an Ultrasonic Emitter - Receiver System. International Symposium for Design and Technology of Electronic Packages - 11th Edition, Cluj-Napoca, Romania. 2005.
- [4] A. Bernatzki, W. Eppler, H. Gemmeke. Interpretation of Neural Networks for Classification Tasks. Proceedings of EUFIT 1996, Aachen, Germany, <http://fuzzy.fzk.de/eppler/postscript/eufit.ps> 2005.
- [5] A. Cechin, U. Epperlein, W. Rosenstiel, B. Koppenhoefer. The Extraction of Sugeno Fuzzy Rules from Neural Networks. ESANN '96, Bruges, 1996.
- [6] A. Ignea. Măsurarea electrică a mărimilor neelectrice. Ed. de Vest, Timișoara, 1996.
- [7] A. Krukowski, I Kale. Simulink/Matlab-to-VHDL Route for Full-Custom/FPGA Rapid Prototyping of DSP Algorithms. Matlab DSP Conference DSP'99, Tampere, Finland, 16-17 November 1999.
- [8] A. Malinowski, T. J. Cholewo, J. M. Zurada. Capabilities and Limitations of Feedforward Neural Networks with Multilevel Neurons. Proceedings of the IEEE International Symposium on Circuits and Systems, volume 1, pages 131-134, Seattle, Wash., USA, April 1995.
- [9] A. Mulder. Human Movement Tracking Technology. Technical Report, NSERC Hand Centered Studies of Human Movement project, Burnaby, B.C., Canada: Simon Fraser University. <ftp://fas.sfu.ca/pub/es/graphics/vmi/HMTT/pub.ps.Z>.
- [10] A. Perez-Uribe, E. Sanchez. FPGA Implementation of an Adaptable-Size Neural Network. Proceedings of the VI International Conference on Artificial Neural Networks - ICANN 96, Bochum, Germany, July 16-19, 1996.
- [11] A. Perez-Uribe, E. Sanchez. A Digital Artificial Brain Architecture for Mobile Autonomous Robots. Proc. IV Intl. Symposium on Artificial Life and Robotics AROB'99, Oita, Japan, Jan., 1999, pp. 240-243.
- [12] A. Perez-Uribe, E. Sanchez. FPGA Implementation of a Network of Neuronlike Adaptive Elements. Proceedings of the 7th International Conference on Artificial Neural Networks - ICANN '97, pp. 1247-1252, Lausanne, Switzerland, October 8-10, 1997.
- [13] A. Pérez-Uribe. Structure-Adaptable Digital Neural Networks, PhD Thesis Nr. 2052, Swiss Federal Institute of Technology-Lausanne, Switzerland, 1999.
- [14] A. Perez-Uribe, E. Sanchez. Structure-Adaptable Neurocontrollers: A Hardware-Friendly Approach. Proceedings of the International Work-Conference on Artificial and Natural Neural Networks IWANN97, Lanzarote, Canary Islands, Spain. 1997. pp 1251-1259.
- [15] A. P. Singh. Design & Implementation of Neural Hardware. University School of Information Technology, GGS Indraprastha University, Delhi http://www.geocities.com/aps_ipu/papers/synopsis.pdf, 2005.
- [16] A. Sandberg, Gesture Recognition using Neural Networks, Master thesis TRITA-NA-E9727, 1997.

- [17] A. P. Paplinski. Self-Organizing Feature Maps. NNets — L. 10, June 26, 2000. <http://www.esse.monash.edu.au/courseware/cse5301/04/Lnts/L10.pdf>, 2005 .
- [18] A. Savran, S. Unsal. Hardware Implementation of a Feedforward Neural Network using FPGAs. International Conference on Electrical and Electronics Engineering. Bursa, December 2003.
- [19] A. Sareen. Reconfigurable Design for Pattern Recognition Using Field Programmable Gate Arrays. Master of Science thesis, College of Engineering and Technology Ohio University, August, 1999.
- [20] A. K. Sharma. Programable Logic Handbook: PLD, CPLDS and FPGAs. McGraw-Hill Handbooks, 1998.
- [21] A. S. Micilotta. The Tracking of Hands for the Development of a Gesture Recognition Algorithm. BSc. Thesys in Electrical and Electronic Engineering at the UNIVERSITY OF CAPE TOWN 18 October 2000 University of Cape Town 2000
- [22] A. V. Upasani, C. Kapoor, D. Tesar. Survey of Available Sensor Technology for Robotic Hands. Preceedings of DETC99: 1999 ASME Design Engineering Technical Conferences, September 12-15, 1999, Las Vegas, Nevada.
- [23] B. Krose, P. van der Smagt. An Introduction to Neural Networks. Eighth edition, November 1996. University of Amsterdam.
- [24] B. D. Ripley. Pattern Recognition via Neural Networks, Cambridge: Cambridge University Press. ISBN 0-521-46086-7.
- [25] B. K. Bharkhada. Efficient FPGA Implementation of a Generic Function Approximator and its Application to Neural Net Computation. M. S. Thesis. Electrical and Computer Engineering and Computer Science of the College of Engineering University Of Cincinnati. August 06, 2003.
- [26] C. Amerijckx, M. Verleysen, P. Thissen, Jean-Didier Legat. Image Compression by Self-Organized Kohonen Map. IEEE Transactions on Neural Networks, Vol. 9, No. 3, May 1998.
- [27] Chin-Shyung Fahn and H. Sun. Development of a Sensory Data Glove Using Neural-Network-Based Calibration. ICAT 2000 Conference, October 27, 2000.
- [28] C. Jutten und J. Herault. Blind separation of sources, Part I: An adaptive algorithm based on neuromimetic architecture. Signal Processing, Elsevier, 24:1-10, 1991.
- [29] C. De Stefano, C. Sansone, M. Vento. Evaluating Competitive Learning Strategies for Handwritten Character Recognition, Proceedings of 1994 IEEE International Conference on Systems Man and Cybernetics, San Antonio (USA), October 2-5, pp. 759-764, 1994.
- [30] C. Laschi, P. Dario, et. al. Grasping and Manipulation in Humanoid Robotics. Scuola Superiore Sant'Anna, Pisa, Italy, Syneragh Project (contract #BE-4505) of the EU community.
- [31] C. Lee, D. Yeung, M. Mah, J. Kapasi. Sign Language Glove: American Sign Language Translation Device. EE 552 The S.L.G. Project Final Documentation 2003-04-01.
- [32] C. S. Lindsey. Neural Networks in Hardware: Architectures, Products and Applications. Hardware Neural Network Course. Royal Institute of Technology Stockholm, Sweden. 1998. www.particle.kth.se/~lindsey.
- [33] C. S. Lovchik. The Design and Development of a Space Compatible Dexterous Robotic Hand with Capabilities Comparable to those of an Astronaut's Hand, NASA Intern Presentation Slides. Automation Robotics and Simulation Division. NASA.
- [34] C. S. Lovchik, M.A. Diftler. The Robonaut Hand: A Dexterous Robot Hand for Space. Proceeding of the 1999 IEEE International Conference on Robotics & Automation, Detroit, Michigan, May 1999, pp. 907-912.

- [35] C. S. Rai, A. P. Singh. A Review of Implementation Techniques for Artificial Neural Networks, Proceeding of National Conference on Research & Practices in Current Areas of IT, S.H.S. Longowal Central Institute of Engineering & Technology, Longowal, Punjab, India, March 26-27, 2004, pp.178-182.
- [36] D. Abramson, K. Smith, P. Logothetis, D. Duke. FPGA Based Implementation of a Hopfield Neural Network for Solving Constraint Satisfaction Problems, Workshop on Computational Intelligence of the 24th Euromicro Conference, Västerås, Sweden, August 25th-27th, 1998.
- [37] D. F. Wolf, R. A. F. Romero, E. Marques. Using Embedded Processors in Hardware Models of Artificial Neural Networks. In proceedings of SBAI - Simpósio Brasileiro de Automao Inteligente. 2001. pp 78-83.
- [38] D. Gonek, G. Barreiro, A. Ling, S. Chadha, T. Li, R. Orsten. EE552 Project Final Report. Hardware Implementation of a Neural Network Trainer and Associated Neural Network. March 21, 2002.
- [39] D. Hammerstrom. A Digital VLSI Architecture for Real-World Applications, An Introduction to Neural and Electronic Networks. S. F. Zornetzer, J. L. Davis, C. Lau and T. McKenna, San Diego, CA, Academic Press, pp.335-358, 1995.
- [40] D. Hammerstrom. Implementation of Neuro-Fuzzy Algorithms Using Field Programmable Gate Arrays (FPGAs). Lecture Notes, ECE Department OGI School of Science and Engineering Oregon Health and Science University.
- [41] D. Hammerstrom, C. Gao, S. Zhu, Mike Butts. FPGA Implementation of Very large Associative Memories. ECE Department OGI School of Science and Engineering Oregon Health and Science University. 2003.
- [42] D. Hammerstrom. Neural networks at Work. IEEE Spectrum July 1993. pp. 26-32.
- [43] D. Hammerstrom. Working with neural networks. IEEE Spectrum July 1993. pp. 45-53.
- [44] D. DeSieno. Adding a conscience to competitive learning. IEEE International Conference on Neural Networks, IEEE Press, New York, 1988, vol. 1, pp 117-124.
- [45] D. J Edell. A Peripheral Nerve Information Transducer for Amputees: Long-Term Multichannel Recordings from Rabbit Peripheral Nerves. IEEE Transactions on Biomedical Engineering, Vol. BME-33, No. 2, pp. 203 - 213, 1986.
- [46] D. Mic, **S. Oniga**. A Study Regarding the Implementation with VHDL of a Simulated Memory Used for Testing a Microprocessor, The 6th International Symposium for Design and Technology for Electronic Modules - SIITME '00, Bucharest, Romania, 21-24 Sept. 2000, pp. 132-135.
- [47] D. Mic, E. Micu, **S. Oniga**, C. Gavrincea. The FPGA Implementation of a Digital Controller as a Digital Filter, Buletinul Științific al Universității "Politehnica" din Timișoara, Transaction on Electronics and Telecommunications, Tom 49(63), Fascicola 1, 2004.
- [48] D. Mic, **S. Oniga**. Proiectare asistată cu circuite logice programabil. Risoprint Cluj-Napoca, 2002.
- [49] D. Sherman. Measure resistance and capacitance without an A/D. Philips Semiconductors Microcontroller Products Application Note, AN449, December 1993.
- [50] D. Johnston et al. A Full Tactile Sensing Suite for Dextrous Robot Hands and Use in Contact Force Control. Proceedings of the 1996 IEEE Conference on Robotics and Automation, Minneapolis, Minnesota, April 1996, pp. 3222-3227.
- [51] D. J. Sturman. Whole-hand Input. PhD thesis, Massachusetts Institute of Technology, February 1992. <ftp://media.mit.edu/pub/sturman/WholeHandInput/thesis.pix.ps/>
- [52] Dr. M. Turhan Taner. Kohonen's Self Organizing Networks with "Conscience". Rock Solid Images, November 1997.

- [53] E. Fiesler, R. Beale. Handbook of Neural Computation. Institute of Physics and Oxford University Press, Oxford 1997.
- [54] E. Karalis. Digital Design principles and Computer Architecture. Prentice Hall, 1999.
- [55] E. Sánchez-Nielsen, L. Antón-Canalís, M Hernández-Tejera. Hand Gesture Recognition for Human-Machine Interaction. Journal of WSCG, Vol.12, No.1-3, ISSN 1213-6972 WSCG'2004, February 2-6, 2003, Plzen, Czech Republic.
- [56] E. V. Simões, L. F. Uebel, D. A. Barone. Fast Prototyping of Artificial Neural Network: GSN Digital Implementation. Universidade Federal do Rio Grande do Sul. Porto Alegre, RS – Brazil, http://electronica.com.mx/neural/articulos/fast_desig.pdf
- [57] F. Aghili and M. Buehler J. M. Hollerbach. A Joint Torque Sensor for Robots. Proc. IEEE Int. Conf. Robotics and Automation, pp. 2865-2870, April 1997.
- [58] F. Vahid. Embedded System Design: A Unified Hardware Software Introduction. Editura Wiley 2002
- [59] G. A. Bakey et al. Control Architecture for the Belgrade/USC Hand, Dextrous Robot Hands. Springer-Verlag New York Inc., 1990, pp. 136-149.
- [60] G. C. Burdea. Haptic Feedback for Virtual Reality. Virtual Reality and Prototyping Workshop, June 1999, Laval (France).
- [61] G. C. Burdea, D. Gomez, N. Langrana, E. Roskos, P. Richard. Virtual Reality Graphics Simulation with Force Feedback. International Journal in Computer Simulation 5, pp. 287-303, 1995.
- [62] G. Fang, W. Gao, X. Chen, C. Wang, J. Ma. Signer-independent Continuous Sign Language Recognition Based on SRN/HMM. Proceeding of the Fifth IEEE International Conference on Automatic Face and Gesture Recognition (FG'02), Washington, USA, 2002, pp.312-317
- [63] G. Goodhue. Determining baud rates for 8051 UARTs and other UART issues. Philips Semiconductors Microcontroller Products Application Note, June 1993.
- [64] G. Hirzinger. Status Report 1997, Institute of Robotics and System Dynamics, DLR German Aerospace Research Establishment, 1997.
- [65] G. Hirzinger. Multisensory Shared Autonomy and tele-sensor programming – Key issues in space robotics. Robotics and Autonomous Systems 11, 1993, pp. 141-162.
- [66] G. Hirzinger, J. Butterfass, S. Knoch, H. Liu. DLR'S Multisensory Articulated Hand. Preprints Fifth Int. Symposium on Experimental Robotics, Barcelona, Spain, June 1997, pp. 28-34.
- [67] G. Hirzinger et al. A Mechatronics Approach to the design of light-weight arms and multifingered hands. Proceeding of the 2000 IEEE International Conference on Robotics & Automation. San Francisco, CA, April 24-28, 2000, pp.46-54.
- [68] Gh. Trémiolles, P. Tannhof, B. Plougonven, C. Demarigny, K. Madani. Visual Probe Mark Inspection, using Hardware Implementation of Artificial Neural Networks, in VLSI Production. In Proceedings IWANN'97, International Work-Conference on Artificial and Natural Neural Networks Lanzarote - Canary Islands, Spain - June 4-6, 1997, Springer Verlag, p 1374-1383.
- [69] G. T. A. Kovacs, C.W. Storment, and J.M. Rosen. Regeneration Microelectrode Array for Peripheral Nerve Recording and Stimulation. IEEE Transactions on Biomedical Engineering, Vol. 39, No. 9, 1992.
- [70] H. Demuth, M. Beale. Neural Network Toolbox For Use with MATLAB. User's Guide Version 4. The MathWorks, Inc. www.mathworks.com
- [71] H. F. Restrepo, R. Hoffmann, A. Perez-Uribe, Ch. Teuscher, E. Sanchez. A Networked FPGA-Based Hardware Implementation of a Neural Network Application. 2000 IEEE

- Symposium on Field-Programmable Custom Computing Machines: Proceedings: April 17-19, 2000 Napa Valley, California.
- [72] H. Liu, J. Butterfass, S. Knoch, P. Meusel, G. Hirzinger. A New Control Strategy for DLR's Multisensory Articulated Hand. Conference on Robotics & Automation, Leuven, Belgium, May 1998.
- [73] H. Liu, P. Meusel, J. Butterfass, G. Hirzinger, DLR's multisensory articulated Hand Part II: The Parallel Torque/Position Control System. Proceedings of the 1998 IEEE International Conference on Robotics & Automation, Leuven, Belgium, May 1998, pp. 2087 - 2093.
- [74] H. Liu, P. Meusel, and G. Hirzinger. A tactile sensing system for the DLR Three-Finger Robot Hand. Proceedings of the ISMCR'95, Slovakia, 1995, pp. 91-96.
- [75] H. Ossoinig, E. Reisinger, Ch. Steger, R. Weiss. Design and FPGA-Implementation of a Neural Network. Proceedings of the 7th International Conference on Signal Processing Applications & Technology. Boston, USA, October 1996. pp. 939-943.
- [76] H. R. Taylor. Data Acquisition for Sensors System. Chapman&Hall, 1997.
- [77] H. Shimodaira, J. Rokui, M. Nakai. Modified Minimum Classification Error Learning and Its Application to Neural Networks. School of Information Science Japan Advanced Institute of Science and Technology Tatsunokuchi, Ishikawa, JAPAN. <http://www-ks.jaist.ac.jp/index.html>
- [78] Interlink Electronics, Force Sensing Resistor Integration Guide & Evaluation parts catalog. URL: <http://www.interlinkelec.com>.
- [79] I. Petra, D. J. Holding, K. J. Blow, B. Tam, X. Ma, P. N. Brett. The design of a flexible digit towards wireless tactile sense feedback.pdf. Manuscript received March 12th 2004. This work was supported under ESPRC GR/R35520/01. Aston University, Aston Triangle, Birmingham B4 7ET, U.K.
- [80] J. B. Burr. Digital Neural Network Implementations. In Neural Networks, Concepts, Applications, and Implementations. Vol III. Englewood Cliffs, New Jersey, Prentice Hall, 1991.
- [81] J. B. Burr. Digital Neurochip Design, Chapter 8 of Parallel Digital Implementations of Neural Networks. Englewood Cliffs, New Jersey, Prentice Hall, 1993.
- [82] J. B. Burr. Digital Neural Network Implementations. January 2, 1995, <http://bwrc.eecs.berkeley.edu/People/kcamera/neural/papers/burr95digital.pdf>
- [83] J. Butterfass, G. Hirzinger, S. Knoch, H. Liu. DLR's Multisensory Articulated Hand Part I: Hard- and Software Architecture. Proceedings of the 1998 IEEE International Conference on Robotics & Automation, Leuven, Belgium, May 1998, pp. 2081 - 2086.
- [84] J. Cloutier, E. Cosatto, S. Pigeon, F. R. Boyer, P. Y. Simard. VIP: An FPGA-based Processor for Image Processing and Neural Networks. Proceedings of the fifth International Conference on Microelectronics for Neural Networks and Fuzzy Systems, Lausanne, Suisse, Feb. 1996.
- [85] J. Davis, M Shah. Recognizing Hand Gestures. ECCV-94, Stockholm, Sweden, May 2-6 1994.
- [86] J. Eisenstein, S. Ghandeharizadeh, L. Huang, C Shahabi, G. Shanbhang, R. Zimmermann. Analysis of Clustering Techniques to Detect Hand Signs. Proceedings of the 2001 International Symposium on Intelligent Multimedia, Video and Speech Processing. Hong Kong. May 2001.
- [87] J. Eisenstein, S. Ghandeharizadeh, L. Golubchik, C Shahabi, D. Yan, R. Zimmermann. Device Independence and Extensibility in Gesture Recognition, IEEE Virtual Reality 2003, p. 207.

- [88] J. Eisenstein, S. Ghandeharizadeh, L. Golubchik, C Shahabi, D. Yan, R. Zimmermann. Multi-Layer Gesture Recognition: An Experimental Evaluation, University of Southern California Department of Computer Science Technical Report: 02-766, <http://people.csail.mit.edu/jacobe/papers/use-tr.pdf>, 2005.
- [89] J. F. Wakerly. Digital Design Principles & Practices, third edn, Prentice Hall 2000
- [90] J. Fraden. Handbook of Modern Sensors, Springer. Verlag, New York, 1996.
- [91] J. G. Ganssle. The Art of Designing Embedded Systems. Newnes.
- [92] J. Gunthorpe, D. O'Reilly, R. Lewis. Implementing a Neural Network on an FPGA. March 8, 2000. http://www.ec.ualberta.ca/~elliott/ee552/studentAppNotes/2000_w/interfacing_NN_on_FPGA_NNappnotes.pdf, 2005.
- [93] J. G. Eldredge. FPGA Density Enhancement of a Neural Network Through Run-Time Reconfiguration. M. S. Thesis. Department of Electrical and Computer Engineering Brigham Young University. May 1994.
- [94] J. G. Eldredge and B. L. Hutchings. RRANN: A Hardware Implementation of the Backpropagation Algorithm Using Reconfigurable FPGAs. Proc. IEEE Int. Conf. on Neural Networks", Orlando, Florida, June 1994.
- [95] J. G. Eldredge and B. L. Hutchings. RRANN: The Run-Time Reconfiguration Artificial Neural Network. Presented at IEEE Custom Integrated Circuits Conference San Diego, CA. May 1-4, 1994. pp. 77-80.
- [96] J. G. Eldredge and B. L. Hutchings. RRANN: A Method for Enhancing the Functional Density of SRAM-Based FPGAs. Kluwer Academic Publishers, Boston.
- [97] J. Jockusch. Exploration based on Neural Networks with Applications in Manipulator Control. Ph.D. Dissertation, University of Bielefeld, February 2000.
- [98] J. J. Blake, LP. Maguire, B. Roche, TM. McGinnity, LJ. McDaid. The Implementation of Fuzzy Systems, Neural Networks and Fuzzy Neural Networks Using FPGAs. Faculty of Engineering, University of Ulster, Northern Ireland, <http://citeseer.ist.psu.edu/62029.html>, 2005.
- [99] J. J. LaViola Jr. Whole-Hand and Speech Input in Virtual Environments. Msc. Thesis Department of Computer Science at Brown University Providence, Rhode Island December 1999.
- [100] J. Kangas. On the Analysis of Pattern Sequences by Self-Organizing Maps. PhD Thesis. Helsinki University of Technology. Finland. 6 May 1994.
- [101] J. L. Noyes. Learning rules. Neural Network Training. Handbook of Neural Computation IOP Publishing Ltd and Oxford University Press. 1997
- [102] J. L. Holt, T.E. Baker. Back propagation simulations using limited precision calculations, in Proceedings of International Joint Conference on Neural Networks. 1991. pp 121-126 vol. 2.
- [103] J. L. Beuchat, J.O. Haenni, E. Sanchez. Hardware Reconfigurable Neural Networks, 5th Reconfigurable Architectures Workshop, International Parallel and Distributed Processing Symposium IPDPS 1998.
- [104] J. M. M. Aróstegui. VLSI Architectures for Evolutive Neural Models. Teză de doctorat. Barcelona, December 1994.
- [105] J. M. Hollerbach. Some Current Issues in Haptics Research.. Proc. IEEE Intl. Conf. Robotics and Automation, San Francisco, April 24-28, 2000, pp. 757-762.
- [106] J. N. H. Heemskerk. Overview of neural hardware. Capitolul 3 în: Neurocomputers for Brain-Style Processing. Design, Implementation and Application. PhD thesis, Unit of Experimental and Theoretical Psychology Leiden University, The Netherlands. 1995. <ftp.mre-apu.cam.ac.uk/pub/nm/murre/neurhard.ps>

- [107] J. P. Oliver, et. al. Implementation of Adaptive Logic Networks on an FPGA board, Configurable Computing: Technology and Applications, John Schewel, Editor, Proceedings of SPIE Vol. 3526, page numbers 264-273 (1998).
- [108] J. Starzyk, Y. Guo. A Self-Organizing Learning Array and its Hardware-Software Co-Simulation. Proc. ECCTD, (Krakow, Poland, 2003).
- [109] J. Starzyk, J. Pang. Evolvable Binary Artificial Neural Network for Data Classification. the 2000 Int. Conf. on Parallel and Distributed Processing Techniques and Applications, (Las Vegas, NV, June 2000).
- [110] J. Stader. Applying Neural Networks. Artificial Intelligence Applications Institute. University of Edimburg. UK. 1992. <http://citeseer.ist.psu.edu/stader92applying.html>.
- [111] J. Torresen. Two-Step Incremental Evolution of a Prosthetic Hand Controller Based on Digital Logic Gates. 4th International Conference on Evolvable Hardware (ICES2001), October 2001, Tokyo, Japan.
- [112] J. Torresen, Sh.Tomita. Chapter 2. A Review of Implementation of Backpropagation Neural Networks. Chapter 2 in the book by N. Sundararajan and P. Saratchandran (editors): Parallel Architectures for Artificial Neural Networks, IEEE CS Press, 1998. ISBN 0-8186-8399-6.
- [113] J. Torresen, Sh.Tomita. Chapter 7. Implementation of Backpropagation Neural Networks on Large Parallel Computers. Chapter 7 in the book by N. Sundararajan and P. Saratchandran (editors): Parallel Architectures for Artificial Neural Networks, IEEE CS Press, 1998. ISBN 0-8186-8399-6.
- [114] J. Torresen, Sh.Tomita. Implementation of Backpropagation Neural Networks on Large Parallel Computers. IEEE Los Alamitos, 2001.
- [115] J. U. Meyer, et. al. Perforated silicon dices with integrated nerve guidance channels for interfacing peripheral nerves.pdf. INTER project supported by the European Community under ESPRIT BR project #8897.
- [116] J. Zhu, P. Sutton. FPGA Implementations of Neural Networks – a Survey of a Decade of Progress. Proceedings of 13th International Conference on Field Programmable Logic and Applications (FPL 2003), Lisbon, Sep 2003.
- [117] J Wachs, U Kartoun, H Stern, Y. Edan. Real-Time Hand Gesture Telerobotic System Using Fuzzy C-Means Clustering. Proceedings of the 5th Biannual World Automation Congress, 2002.
- [118] K. Anderson. A new growing algorithm for SOFM. 19 September, 1997
- [119] K.A. Kwiat, W. H. Debany Jr. Modeling a Versatile FPGA for Prototyping Adaptive Systems. Sixth IEEE International Workshop on Rapid System Prototyping (RSP'95), June 07 - 09, 1995, Chapel Hill, North Carolina.
- [120] K. Boehm, W. Broll, M. Sokolewicz. Dynamic Gesture Recognition Using Neural Networks; A Fundament for Advanced Interaction Construction. SPIE Conference Electronic Imaging Science & Technology, San Jose California, USA, Feb. 1994.
- [121] K. B. Shimoga. Robot Grasp Synthesis Algorithms: A Survey. The International Journal of Robotic Research, Vol. 15, No. 3, June 1996, pp. 230-266.
- [122] K. F. D. Alotaibi. A High Level Hardware Description Environment for FPGA-Based Image Processing Applications. PhD Thesis Faculty of Science, Queen's University of Belfast. May 1999.
- [123] K. Parnell, N. Mehta. Programmable Logic Design Quick Start Handbook. Xilinx, Inc. 2003.
- [124] K. Rajagopalan, P. Sutton. A Flexible Multiplication Unit for an FPGA Logic Block. Proceedings of 2001 IEEE International Symposium on Circuits and Systems vol IV (ISCAS 2001), 6-9 May, 2001, Sydney, Australia, p546-549.

- [125] K. Symeonidis. Hand Gesture Recognition Using Neural Networks. Master of Science Thesis in Multimedia Signal Processing Communications School of Electronic and Electrical Engineering, August 23, 2000. http://www.ee.surrey.ac.uk/People/T.Windeatt/student_projects/klimis
- [126] K. Salisbury, C. Ruoff. The design and control of a dexterous mechanical hand. Proceeding of the 1981 ASME Computer Conference, Minneapolis, MN 1981.
- [127] L. Dipietro, A. M. Sabatini, P. Dario. Evaluation of an instrumented glove for hand-movement acquisition. Journal of Rehabilitation Research and Development Vol. 40, No. 2, March/April 2003 Pages 179–190.
- [128] L. Eriksson, F. Sebelius, C. Balkenius. Neural Control of a Virtual Prosthesis. Perspective in Neural Computing, ICANN 98.
- [129] L. Eriksson, F. Sebelius. Pattern recognition of nerve signals using artificial neural networks. M.Sc. thesis, Department of Solid State Physics, Lund University, 1996.
- [130] L. Lavagno, B. Pino, L.M. Reyneri, A. Serra. A Simulink-based Approach to System Level Design and Architecture Selection. Proc. of the 26th EUROMICRO Conference (EUROMICRO 2000), Vol. I, pp. 76-83 ISBN, 0-7695-0780-8, Maastricht, the Netherlands, September 5-7, 2000.
- [131] L. Mari, F Renga, L.M. Reyneri. A Simulink-based Hardware/Software Codesign Tool for Rapid Prototyping of Control Systems, research report Politecnico di Torino, 2004
- [132] L.M. Reyneri. Implementation Issues of Neuro-Fuzzy Hardware: Going Towards HW/SW Codesign, IEEE Transactions on Neural Networks, January 2003. pp. 176-194.
- [133] L.M. Reyneri, M. Chiaberge, L. Lavagno, B. Pino, E. Miranda. Simulink-Based HW/SW Codesign of Embedded Neuro-Fuzzy Systems. Int'l Journal on Neural Systems, June 2000.
- [134] L. Montelius, N. Danielsen et. al., The Artificial Hand Project, Lund University, <http://lucs.fil.lu.se/ArtHand>
- [135] L. Montelius, N. Danielsen et. al., Implantable nerve contacts for artificial prosthesis control, Lund University, <http://lucs.fil.lu.se/ArtHand/implants.html>
- [136] L. Montelius, F. Sebelius, et. al. Pattern recognition of nerve signals using an artificial neural network. Proceedings of the 18th Annual International Conference of the IEEE Engineering in Medicine and Biology Society, 1996.
- [137] L. Sekanina, V. Drabek. The Concept of Pseudo Evolvable Hardware. Department of Computer Science and Engineering Faculty of Electrical Engineering and Computer Science Brno University of Technology. <http://www.fee.vutbr.cz/UIVT>
- [138] Mathworks, Matlab The Language of Technical Computing, Simulink for Model Based on System Level Design. www.mathworks.com
- [139] M. A. Figueiredo. Implementation of a Probabilistic Neural Network for Multi-spectral Image Classification on an FPGA Based Custom Computing Machine. Vth Brazilian Symposium on Neural Networks, December 09 - 11, 1998 Belo Horizonte, MG, Brazil.
- [140] M Balch. Complete Digital Design. McGraw-Hill. 2003.
- [141] M. Bogdan. Intelligent Neural Interface – Signalprocessing of Nerve Signals using Artificial Neural Nets, INTER project supported by the European Community under ESPRIT BR project #8897.
- [142] M. Bogdan. Artificial Neural Nets for Peripheral Nervous System - Remoted Limb Prostheses. NeuroNimes 94. pp 193-202.
- [143] M. Bogdan, W. Rosenstiel. Classification of Nerve Signals using Kohonen's Self-Organizing Map.pdf. INTER project supported by the European Community under ESPRIT BR project #8897.

- [144] M. Bogdan, W. Rosenstiel. Intelligent Neural Interface - Signalprocessing of Nerve Signals using Artificial Neural Nets.pdf. INTER project supported by the European Community under ESPRIT BR project #8897.
- [145] M. Bogdan, A. Babanine, J. Kaniecki, W. Rosenstiel. Nerve Signal Processing using Artificial Neural Nets. Information Processing in Cells and Tissues, Liverpool, Seiten 55-68, 1995.
- [146] M. Bouzit. Design, Implementation and Testing of a Data Glove with Force Feedback for Virtual and Real Objects Telemanipulation. PhD Thesis, University of Pierre et Marie Curie, november 29, 1996.
- [147] M. Brooks. The DataGlove as a Man-Machine Interface for Robotics. The Second IARP Workshop on Medical and Healthcare Robotics, Newcastle upon Tyne, UK 5-7 September 1989.
- [148] M. Green, C. D. Shaw. Virtual Reality and Highly Interactive Three Dimensional User Interfaces: A Technical Outline.pdf. Department of Computing Science University of Alberta Edmonton, Alberta, Canada.
- [149] M. Gschwind, V. Salapura, D. Maurer. FPGA Rapid Prototyping of Application-Specific Processors. VHDL Forum in Europe, Toledo, Spain, May 1997.
- [150] M. Gschwind, V. Salapura, O. Maischberger. A Generic Building Block for Hopfield Neural Networks with On-Chip Learning.pdf. Institut für Technische Informatik Technische Universität Wien.
- [151] M. Gschwind, V. Salapura. A VHDL Design Methodology for FPGAs.pdf.
- [152] M. J. Wirthlin. Improving Functional Density Through Run-Time Circuit Reconfiguration. PhD Thesis. Department of Electrical and Computer Engineering Brigham Young University. November 1997.
- [153] M. M. Mano, C. R. Kime. Logic and Computer Design Fundamentals. Prentice Hall PTR, 1997.
- [154] M. Matsumiya, H. Takemura, N. Yokoya. An Immersive Modeling System for 3D Free-form Design Using Implicit Surfaces. Proc. ACM Symposium on Virtual Reality Software and Technology 2000 (VRST2000).
- [155] M. Ponca, C. Shauer. FPGA Implementation of a Spike-based Sound Localization System. Fifth International Conference on Artificial Neural Networks and Genetic Algorithms 22-25 April 2001, Prague, Czech Republic.
- [156] M. Ponca, G. Scarbata. Implementation of Artificial Neurons Using Programmable Hardware. Synopsys User Group Conference - SNUG Europe 2001.
- [157] M. P. T. Juvonen, J. G. F. Coutinho, J. L. Wang, B. L. Lo, W. Luk, O. Mencer and G. Z. Yang. Custom Hardware Architectures for Posture Analysis. Department of Computing, Imperial College London. IEEE International Conference on Field Programmable Technology (FPT), Singapore, Dec. 2005.
- [158] M. R. Tremblay, M. R. Cutkosky. Estimating Friction Using Incipient Slip Sensing During a Manipulation Task. Proceedings of the 1993 IEEE International Conference on Robotics and Automation, May 2-6, Atlanta, GA, pp. 363-368.
- [159] M. Rossmann, T. Jost, K. Goser, A. Bühlmeier, G. Manteuffel. Exponential Hebbian On-Line Learning Implemented in FPGAs. ICANN 96, pages 767--772. Springer Verlag.
- [160] M. Skrbek. Fast Neural Network Implementation. Neural Network World, 9, No.5, 1999, p. 375-391.
- [161] M. W. Gertz, P. K. Khosla. Onika: A Multilevel Human-Machine Interface for Real-Time Sensor-Based Systems. ASCE/SPACE 94: The 4th Int'l Conf. and Expo. on

- Engineering, Construction., and Operations in Space,” Feb. 26-Mar. 3, 1994, Albuquerque, New Mexico.
- [162] N. Lall. New XtremeDSP Slices Deliver As Much As 10X More GMACs Per Dollar. Xcell Journal. Winter 2004.
- [163] N. I. Badler, R. Bindiganavale, J. P. Granieri, S. Wei, X. Zhao. Posture Interpolation with Collision Avoidance. Center for Human Modeling and Simulation University of Pennsylvania Philadelphia. Proc. Computer Animation, pages 13--20, Los Alamitos, CA, 1994. IEEE Computer Society Press
- [164] P. A. Harling. Gesture Input using Neural Networks. BSc Thesis, Department of Computer Science, University of York, 1993.
- [165] P. A. Harling, A. D.N. Edwards. Hand Tension as a Gesture Segmentation Cue. Department of Computer Science. Philip A. Harling and Alistair D. N. Edwards, editors, Progress in Gestural Interaction: Proceedings of Gesture Workshop '96, pages 75--87, Springer, Berlin et al., 1997.
- [166] P. Donachy. Design and Implementation of a High Level Image Processing Machine Using Reconfigurable Hardware. PhD Thesis Faculty of Science, Queen's University of Belfast. September 1996.
- [167] Ph. Thissen, Jean-Didier Legat, Ch. Amerijckx, M. Verleysen. Image Compression by Self-Organized Kohonen Map. IEEE Transactions on Neural Networks, Vol. 9, No. 3, May 1998.
- [168] P. K. Allen, A. T. Miller, P. Y. Oh, B. S. Leibowitz. Using Tactile and Visual Sensing with a Robotic Hand. Proc. of the 1997 IEEE Int. Conf. on Robotics and Automation, April 1997. <http://citeseer.ist.psu.edu/article/allen97using.html>
- [169] P. Lysaght, J. Stockwood, J. Law, D. Girma. Artificial Neural Network Implementation on a Fine-Grained FPGA. In R. W. Hartenstein, M. Z. Servit (Eds.) Field-Programmable Logic. Springer Verlag pp. 421-431, Prague, Czech Republic, Sept. 1994
- [170] P. Moerland, E. Fiesler. Neural Network Adaptations to Hardware Implementations. E. Fiesler and R. Beale, editors, Handbook of Neural Computation, E1.2:1-13. Institute of Physics Publishing and Oxford University Publishing, New York. January 97.
- [171] R. D. Turney, C. Dick, D. B. Parlour, J. Hwang. Modeling and Implementation of DSP FPGA Solutions. Xilinx Inc.
- [172] R. Der, G. Balzuweit, M. Herrmann. Building Nonlinear Data Models with Self-Organizing Maps. Artificial Neural Networks - ICANN 96, pp. 821 – 826, Springer 1996.
- [173] R. F. Molz, Paulo M. Engel, Fernando G. Moraes, Lionel Torres, Michel Robert. Codesign of Fully Parallel Neural Network for a Classification Problem. International Conference on Information Systems, Analysis and Synthesis, Orlando, USA, 2000.
- [174] R. Frank. Understanding Smart Sensors, Artech House, 1996.
- [175] R. H. Liang, M. Ouhyoung. A Sign Language recognition System Using Hidden Markov Model and Context Sensitive Search, Proc. of ACM VRST'96, ACM International Symposium on Virtual Reality and Software Technology, pp. 59-66, Hong Kong, July 1996.
- [176] R. H. Liang, M. Ouhyoung. Taiwanese Sign Language recognition System. <http://www.emlab.esie.ntu.edu.tw/~f1506028/>
- [177] R. Ohba. Intelligent Sensors Technology, John Wiley & Sons, 1992.
- [178] R. Tessier, W. Burleson. Reconfigurable Computing for Digital Signal Processing: A Survey. Journal of VLSI Signal Processing 28, 7–27, 2001 Kluwer Academic Publishers. Manufactured in The Netherlands.

- [179] R. Watson. A Survey of Gesture Recognition Techniques. Technical Report TCD-CS-93-11. Department of Computer Science, Trinity College, Dublin 2, 1993. [ftp: ftp.cs.tcd.ie/pub/tet/tech-reports/reports.93/TCD-CS-93-11.ps.gz](http://ftp.cs.tcd.ie/pub/tet/tech-reports/reports.93/TCD-CS-93-11.ps.gz)
- [180] S. C. Jacobsen et al. Design of The Utah/MIT Dextrous Hand, Center for Engineering Design, University of Utah. Proceedings of the 1996 IEEE Conference on Robotics and Automation, Minneapolis, Minnesota, April 1996, pp. 1520-1532.
- [181] S. Draghici. On the capabilities of neural networks using limited precision weights. *Neural Networks*, 2002. **15**: p. 395-414.
- [182] S. Hollar, J. K. Perng, K. S. J. Pister. Wireless Static Hand Gesture Recognition with Accelerometers - The Acceleration Sensing Glove. Berkeley Sensor & Actuator Center University of California, Berkeley. www-bsac.eecs.berkeley.edu/archive/users/hollar-seth/publications/journalpapforglove4.pdf
- [183] Shinoda H., K. Matsumoto and S. Ando, "Tactile Sensing Based on Acoustic Resonance Tensor Cell," Proc. TRANSDUCERS '97, Vol. 1, pp. 129-132, 1997.
- [184] SIDA Semiconductor Design Solutions. CARMeN Core ARM emulation for Embedded SOC and Software Co-Development. www.sidsa.com. 2003.
- [185] S. Oniga, A. Tisan, C. Gavrincea, D. Mic. Implementări digitale ale rețelelor neuronale artificiale. Simpozionul de Electronică și Telecomunicații, ETc. 2002, Septembrie, 2002, Timișoara, România, pp. 43-47.
- [186] S. Oniga, A New Method for FPGA Implementation of Artificial Neural Network Used in Smart Devices, International Computer Science Conference microCAD 2005, Miskolc, 7-8 March. 2005. Hungary.
- [187] S. Oniga, A. Buchman, A new method for hardware implementation of Artificial Neural Networks Used in Smart Sensors, The 10th International Symposium for Design and Technology of Electronic Packages Conference Proceedings, Bucharest, 23-26 septembrie 2004, pp. 215.
- [188] S. Oniga, A. Tisan, Sensor System for an Artificial Hand, International Multidisciplinary Conference, 5th edition, Baia Mare, 23-24 May 2003, Scientific Bulletin, serie C, Volume XVII, pp. 391-396.
- [189] S. Oniga, Survey of Sensor Systems for Robotic Hands, International Computer Science Conference microCAD 2002, Miskolc, 7-8 March. 2002. Hungary.
- [190] S. Oniga, D. Mic. Application possibilities of a development board with FPGA in signal processing, International Computer Science Conference microCAD 2001, Miskolc, 1-2 March. 2001, Hungary.
- [191] S. Oniga, D. Mic. Some Aspects Regarding VHDL Description for Program Memory Used in Functional Simulation of Microcontroller, The 6th International Symposium for Design and Technology for Electronic Modules - SIITME '00, Bucharest, Romania, 21-24 Sept. 2000, pp. 135-139.
- [192] S. Oniga, V. Tiponut, A. Buchman, D. Mic, Adaptive Interface Based on FGA implemented Artificial Neural Network, Scientific Bulletin of the Politehnica University of Timișoara, Tomul 49(63), Fascicola 1, 22-23 octombrie 2004, pp.236.
- [193] S. Oniga, Sistemul senzorial pentru o mână artificială. Configurație hard și soft, Buletinul Științific, Seria C, Volumul X, Fascicola Electronică, Electrotehnică, Automatizări, Simpozionul Științific Național, Baia Mare, 8 - 9 Mai 2003, pp. 73 - 78.
- [194] S. Oniga, A. Tisan, A. Buchman, D. Mic, C. Gavrincea, Sistemul senzorial experimental pentru o mână artificială, Buletinul Științific, Seria C, Volumul X, Fascicola Electronică, Electrotehnică, Automatizări, Simpozionul Științific Național, Baia Mare, 8 - 9 Mai 2003, pp. 79 - 84.

- [195] S. Rüping, M. Porrman, U. Rückert. A High Performance SOFM Hardware-System. Proc. of the International Work-Conference on Artificial and Natural Neural Networks IWANN'97, Lanzarote, Spain, June 1997, pp. 772 – 781.
- [196] S. S. Fels. Glove-TalkII: Mapping Hand Gesture to Speech Using Neural Networks – An Approach to Build Adaptive Interfaces. PhD Thesis. Computer Science University of Toronto. 1994. <http://psy.uq.oz.au/~michaeln/crg/abstracts/fels.glove.html>
- [197] S. S. Fels. Neural Networks for Computer-Human Interfaces: Glove-TalkII. Progress in Neural Information Processing Vol.2, pages 1299--1304. ICONIP Hong Kong, Springer, September 1996.
- [198] S. S. Fels, G. Hinton. Glove-TalkII: A neural network interface which maps gestures to parallel formant speech synthesizer controls. IEEE Transactions on Neural Networks, 9 (1998), No. 1, 205-212
- [199] S. S. Fels and G. Hinton. Glove-TalkII: Mapping hand gestures to speech using neural networks. In G. Tesauro et. al., editor, Advances in Neural Information Processing Systems, volume 7, Denver, 1995. The MIT Press.
- [200] S. S. Fels and G. Hinton. Glove-Talk: A Neural Network Interface Between a Data-Glove and a Speech Synthesizer. IEEE Transaction on Neural Networks, 4:2-8, 1993.
- [201] S. S. Fels and G. Hinton. Glove-Talk: An Adaptive Gesture-to-Format Interface. In Proceedings of CHI95 Human Factors in Computing Systems, 1995
- [202] S Hauck. The Roles of FPGAs in Reprogrammable Systems. *Proceedings of the IEEE*, Vol. 86. No. 4, pp. 615-639, April, 1998.
- [203] S. Lam. Implementing DSP Algorithms in FPGAs. Xcell Journal. Winter 2004.
- [204] S. Soloman. Sensors Hanbook. McGraw-Hill Handbooks. 1998.
- [205] T. Akin and K. Najafi. A Micromachined Silicon Sieve Electrode for Nerve Regeneration Applications. IEEE, 1991.
- [206] T. Iberall, AH. Fagg. Neural Network Models for Selecting Hand Shapes. A.M. Wing, P. Haggard, and J.R. Flanagan (Eds) Hand and Brain: The Neurophysiology and Psychology of Hand Movements, NY: Academic Press.
- [207] T. Kohonen. Self-organization and associative memory. Springer-Verlag, Berlin, 1984.
- [208] T. Kohonen. Self-Organizing Maps. Third Edition. Springer-Verlag Berlin, 2001.
- [209] T. Kuroda, Y. Tabata, A. Goto, H. Ikuta, M. Murakami. Consumer price data-glove for sign language recognition. Proc. 5th Intl Conf. Disability, Virtual Reality & Assoc. Tech., Oxford, UK, 2004 ICDVRAT/University of Reading, UK; ISBN 07 049 11 44 2
- [210] T. Schoenauer, A. Jahnke, U. Roth and H. Klar. Digital Neurohardware: Principles and Perspectives. Neuronal Networks in Applications - NN'98 - Magdeburg 1998.
- [211] T. S. Huang, V. I. Pavlovic. Hand Gesture Modeling, Analysis, and Synthesis. Proc. International Workshop on Automatic Face- and Gesture- Recognition", pp. 73-79, 1995. 31 <http://citeseer.ist.psu.edu/huang95hand.html>.
- [212] U. Meyer-Baese. Digital Signal Processing with Field Programmable Gate Arrays. Springer-Verlag Berlin Heidelberg. 2001.
- [213] V. F. Cimpu. Hardware FPGA Implementation of a Neural Network. Proceedings International Conference in Technical Informatics, 1996.
- [214] V. G. Popescu, G. C. Burdea, M. Bouzit, V.R Hentz. A Virtual Reality-based Telerehabilitation System with Force Feedback. Proceedings of MMR 7, IOS Press, Amsterdam, Vol. 62, pp. 261-267.
- [215] V. G. Popescu, G. C. Burdea, M. Bouzit, Virtual Reality Simulation Modeling for a Haptic Glove.pdf. Department of Electrical and Computer Engineering Rutgers – The State University of New Jersey.

- [216] V. Salapura, M. Gschwind, O. Maischberger. A Fast FPGA Implementation of a General Purpose Neuron. Proceedings of the Fourth International Workshop on Field Programmable Logic and Applications, September 1994.
- [217] V. Tiponuş, C. D. Căleanu. Reţele neuronale. Arhitecturi şi algoritmi. Editura Politehnica Timişoara 2002.
- [218] V. Trifa, E. I. Gaura. Reţele Neuronale Artificiale. Editura Mediamira, 1996.
- [219] Xilinx Inc. Xilinx System Generator for DSP Tutorials. Xilinx Development System. www.xilinx.com.
- [220] Xilinx Inc. Nabeel Shirazi, Jonathan Ballagh, Put Hardware in the Loop with Xilinx System Generator for DSP, Fall 2003.
- [221] Xilinx Inc. Spartan-IIe FPGA Family, Complete Data Sheet, DS077, July 2004.
- [222] Xilinx Inc. Spartan-3 FPGA Family: Functional Description. DS099-2 (v1.3) August 24, 2004
- [223] Xilinx Inc. Virtex-II Platform FPGAs: Complete Data Sheet. DS031 (v3.3) June 24, 2004.
- [224] Xilinx Inc. Virtex-II Pro and Virtex-II Pro X Platform FPGAs: Complete Data Sheet. DS083 (v4.2) March 1, 2005.
- [225] Xilinx Inc. Virtex-4 Family Overview. DS112 (v1.2) December 8, 2004.
- [226] Xilinx Inc. Synthesis and Simulation Design Guide. www.xilinx.com
- [227] Xilinx Inc. Xilinx Design Reuse Methodology for ASIC and FPGA Designers. System-on-a-Chip Designs Reuse Solutions. www.xilinx.com
- [228] X. Zeng, D. S. Yeung. Sensitivity Analysis of Multilayer Perceptron to Input and Weight Perturbations. IEEE Transactions on Neural Networks, Vol. 12, No. 6, November 2001.
- [229] Yihua Liao. Neural Networks in Hardware: A Survey. Department of Computer Science, University of California, Davis.
- [230] Y. Wu, T. S. Huang. View-independent Recognition of Hand Postures. In Proc. of IEEE Conf. on CVPR'2000, Vol.II, pp.88-94, Hilton Head Island, SC, 2000.
- [231] Z. A. Ye, A. Moshovos, S. Hauck, P. Banerjee. CHIMAERA: A High-Performance Architecture with a Tightly-Coupled Reconfigurable Functional Unit. Proc. of ISCA (Symposium on Computer Architecture), June 2000.
- [232] W. Craelius. The Artificial Hand. Rutgers' College of Engineering, April 1999, <http://uc.rutgers.edu/medrel/newhand/>.
- [233] W. J. Tompkins, J. G. Webster, editors. Interfacing Sensors to the IBM PC. Prentice-Hall, Inc. 1998.
- [234] W. Kadous. GRASP: Recognition of Australian Sign Language using Instrumented Gloves. Master's Thesis, University of New South Wales, October 1995. <http://www.cse.unsw.edu.au/~waleed/thesis.html>
- [235] W. Philipsen. Optimization with Potts Neural Networks in High Level Synthesis. Ph.D. Thesis Eindhoven University of Technology, Eindhoven, The Netherlands, 1995.
- [236] W. Putnam, R. B. Knapp. Input/Data Acquisition System Design for Human Computer Interfacing. October 17, 1996.
- [237] ***. Bourns Inc., URL: <http://www.Bourns.com>
- [238] ***. EE563 Project Document: "Using A Neuroprocessor Model for Describing Artificial Neural Nets", <http://www.compumart.ab.ca>.
- [239] ***. AMP Incorporated, Valley Forge. Piezo Film Sensors Technical Manual, Dec. 1993.
- [240] ***. EE563 Project Document: "Using A Neuroprocessor Model for Describing Artificial Neural Nets", <http://www.compumart.ab.ca>

- [241] ***. EE602 Project Document: "A Stack Processor: Synthesis",
- [242] ***. EE635 Project Document: "A Writable Computer", <http://www.compusmart.ab.ca>
- [243] ***. Fifth Dimension Technologies. 5DT Data Glove 5. User manual, version 2.00, February 2000.
- [244] ***. Grasp Planning and Mechanics, The University of Texas at Austin, <http://www.robotics.utexas.edu>.
- [245] ***. Grasping and master Gloves, <http://www.cs.utah.edu/~jmh/UMDH.html>. McGill University.
- [246] ***. MicroStrain Inc., MicroStrain Product Catalog
- [247] ***. <http://www.compusmart.ab.ca>.
- [248] ***. Overview of the EU-Project GRIP (An Integrated System for the Neuroelectric Control of Grasp in Disabled Persons), <http://www.grip-europe.org/>.
- [249] ***. Simulating a Neuroprocessor, <http://www.compusmart.ab.ca>.
- [250] ***. VPL Research DataGlove Model 4. Operation Manual. 1993
- [251] ***. ACM Transactions on Computer-Human Interaction, Vol. 12, No. 1, March 2005.
- [252] ***. Primary User Input Interfaces. <http://www.hitl.washington.edu/scivw/scivw-ftp/publications/IDA-pdf/PRIMARY.PDF> . pp.97-116.
- [253] ***. Neural Network Hardware. <http://www1.cern.ch/NeuralNets/nwInHepHard.html>
- [254] ***. Datasheet of SMT355. Sundance. <http://www.sundance.com> .
- [255] ***. Datasheet of E5 and A7. Triscend. <http://www.triscend.com>.
- [256] ***. Datasheet of Excalibur. Altera <http://www.altera.com>

ANEXE

Anexa 1. Codul Matlab pentru achiziția datelor pe portul paralel	188
Anexa 2. Programul de achiziție și de transfer al datelor	189
Anexa 3. Codul Matlab pentru determinarea erorilor modelului software a unui strat Hebbian la diverse precizii de reprezentare a ponderilor	192
Anexa 4. Codul Matlab pentru determinarea erorilor modelului Simulink/System Generator pentru un strat Hebbian la diverse precizii de reprezentare a ponderilor.....	193
Anexa 5. Codul Matlab pentru determinarea erorilor modelului RNA-LM 2x7 la diverse precizii de reprezentare a ponderilor.....	194
Anexa 6. Vectorii de antrenare și test	196
6.1 Vectorii de antrenare: date_a.mat	196
6.2 Vectorii de test: date_t.mat	197
6.3 Vectorii de test: date_t1.mat	198
Anexa 7. Simularea RNA competitiv cu paralelism de strat	199
Anexa 8. Simularea RNA competitiv cu paralelism de neuron	201
Anexa 9. Codul Matlab pentru determinarea erorilor sistemului de recunoaștere.....	203
Anexa 10. Modelul sistemului de recunoaștere a gesturilor	204

Anexa 1. Codul Matlab pentru achiziția datelor pe portul paralel

```

% Acest program permite achiziția datelor de la portul paralel

% setarea portului paralel
% matport('Outport', 890, 252) % setarea bitului 5 din portul de comanda al portului paralel pe 1
% pentru ca portul de date sa devină bidirecțional
% matport('Outport', 880, 255) % setarea registrului de date al portului paralel
% pe "FF" pentru ca portul de intrare sa poate fi citit

% Setarea parametrilor achiziției
n=13 % numărul de senzori = numărul de neuroni
s=50 % numărul de eșantioane care se înregistrează pentru fiecare gest
g=0; % inițializarea numărului de gesturi care se înregistrează

% delete(dio);
dio = digitalio('parallel','LPT1');
addline(dio,0:7,'in'); %index 1:8, pini 2:9
addline(dio,9:10,'in'); %index 9:10, pini 13:12
addline(dio,13:14,'out'); %index 11, 12 pini 1,14
a=zeros(s*g,n); %loc pentru s linii de cate n octeți
reply = 'Y';
while reply == 'Y';
putvalue(dio.line(12),0);
putvalue(dio.line(12),1);
ack = 0;
putvalue(dio.line(11),ack);
for i=1:s,
for j=1:n,
while getvalue(dio.line(9))==1; %aștept rdy
end
b=getvalue(dio.line(1:8));
k=g*s+i;
a(k,j)=binvec2dec(b);
ack = 1;
putvalue(dio.line(11),ack);
while getvalue(dio.line(9))==0; %astept rdy
end
ack = 0;
putvalue(dio.line(11),ack);
end
end
reply = input('Do you want more? Y/N [Y]: ','s');
if isempty(reply)
reply = 'Y';
end
g=g+1;
end
a;

```

Anexa 2. Programul de achiziție și de transfer al datelor

```

//receptie date manusa , transmisie date la PC

#pragma DEBUG OBJECTEXTEND CODE
#include <stdio.h>
#include <ADuC812.h>

//
// SUBRUTINA RECEPTIE CHARACTER
char getch(void)
{
    char ch; // int i=0;
    while (!RI);
    ch = SBUF;
    RI = 0;
    return (ch);
}

//
// PROGRAMUL PRINCIPAL

void main (void)
{
    char start='C', reset='A', date[9], u=0, canal_curent, conv_val[6];
    int i,j;
    T0=0;
//CONFIGURARE PORT SERIAL
    PCON = 0X80 ; // 2*9600
    SCON = 0x50 ; // 8bit, fara paritate, 1stopbit
    TMOD = 0x20 ; // configurare Timer1..
    TH1 = 0xFD ; // ..pentru 9600baud..
    TR1 = 1 ; //start TIMER1
    TI = 1;
//CONFIGURARE INT0 - ACTIV PE NIVEL
// TCON.0=1;
//CONFIGURARE ADC
    ADCCON1 = 0x50 ; //configurare ADC mod normal
    //clk / 8, t de ach.= 4clk,start prin soft

//PROGRAMARE T2 PENTRU 7,5ms
    RCAP2L = 0x00 ; // perioada temporizare =
    RCAP2H = 0xE5 ; // = 2*(10000h-E500h)*1.085us
    TL2 = 0x00 ; // = 7,5ms
    TH2 = 0xE5 ;

//ACHIZITIE DE DATE
    printf ("%c",reset) ; // reset manusa

    while (u != 0x55) //astept confirmare reset

```

```

        {
        printf ("%c",reset) ;
        u = getch();
        }

printf ("%c",start) ;
u = getch();

for (i=0; i<9; i++)
    {u=getch();}
printf ("%c",start) ;
for (i=0; i<9; i++)
    {u=getch();}

T1=1;
start1: //while (!IE0);
T2CON = 0x04 ;

T0=!T0;
printf ("%c",start) ;
for (i=0; i<9; i++)
    {
    date[i]=getch();
    }

while (!TF2);
TF2=0;

//TRANSMIT DATE PARALEL
for (i=1; i<7; i++)
    {
    P2=date[i];
    RCAP2L = 0x00 ;
    RCAP2H = 0xF7 ;
    TL2 = 0x00 ;
    TH2 = 0xF7 ;
    T2CON = 0x04 ;

    T1=0;
    while (WR==1);

    //ASTEPT 2,5ms

    while (!TF2);
    TF2=0;

    T1=1;
    while (WR==0);
    T0=!T0;
    }

```

// cer date de la manusa
//sterg SBUF
//citesc in gol 18 date
//pentru revenire dupa reset
// ridic rdy=1;
//start temporizare 7,5 ms
// citesc 9 date manusa
// transmit 7 date manusa
//pun date
// perioada de transmisie =
// = 2*(10000h-EE00h)*1.085us
// = 2,5ms
//start temporizare 2,5 ms
// pun rdy=0;
// astept ack
// ridic rdy=1;

```

//ASTEPT 7,5ms
RCAP2L = 0x00 ; // perioada de pauza = per de achizitie
RCAP2H = 0xE5 ; // = 2*(10000h-E500h)*1.085us
TL2 = 0x00 ; // = 7,5ms
TH2 = 0xE5 ;
T2CON = 0x04 ;
while (!TF2);
TF2=0;
}
// trimit ultimul esantion de la manusa:
P2=date[7]; //pun ultimul esantion
RCAP2L = 0x00 ; // perioada transmisie =
RCAP2H = 0xF7 ; // = 2*(10000h-EE00h)*1.085us
TL2 = 0x00 ; // = 2,5ms
TH2 = 0xF7 ;
T2CON = 0x04 ;

T1=0; // pun rdy=0;
while (WR==1); // astept ack

//ASTEPT 2,5ms
while (!TF2);
TF2=0;
// while (WR==1); // astept ack
T1=1; //rdy=1;
while (WR==0);

RCAP2L = 0x00 ; // perioada de transmisie =
RCAP2H = 0xF7 ; // = 2*(10000h-EE00h)*1.085us
TL2 = 0x00 ; // = 2,5ms
TH2 = 0xF7 ;

goto start1;
}

```

Anexa 3. Codul Matlab pentru determinarea erorilor modelului software a unui strat Hebbian la diverse precizii de reprezentare a ponderilor

```

    Instructiuni si simulare RNA Hebbian
    Instructiuni
set_instruire_15x1    % incarca programul care genereaza vectorul
                    % de intrare c si vectorul tinta d

for p=8:16
    cnb=p;
    A=d*pinv(c);      % regula hebbiana de instruire supervizata
    A=round(2^p*A)/2^p; % reduce precizia de reprezentare matricii
                    % ponderilor la aprox. 11 biti

    Simulare
    net=newlin(minmax(c),n,0,0.01);
    net.b(1)=zeros(n,1);
    net.iw(1,1)=A;
    y=round(sin(net,c));
    e=y-d;
    ea=abs(e);
    em=zeros(n,g*s);
    %Calculul numarului total de erori
    r(p-7)=0;
    for m=1:g*s*n
        em(m)=ea(m);
        ev=sum(em);
        if ev>0
            r(p-7)=r(p-7)+1;
        end
    end
    end
    rl(p-7)=0;
    for k=1:g
        if ev(k)>0
            rl(p-7)=rl(p-7)+1;
        end
    end
    end
    end

    x=1:1:9;
    plot(x+7,rl(x), x+7,r(x),'r')

```

Anexa 4. Codul Matlab pentru determinarea erorilor modelului Simulink/System Generator pentru un strat Hebbian la diverse precizii de reprezentare a ponderilor

```

for p=8:16
    cnb=p;
    cbp=p;
    nob=8+cnb+ceil(log2(n));
    sim('Paralelism_neuron_15x1.mdl')

    load output.mat;
    out=out';
    dl=matcol(d);
    e=out(9:n*g*s+8,2)-dl;
    d3=[out(9:n*g*s+8,2) dl e];
    ea=abs(e);
    em=zeros(n,g*s);
    %Calculul numarului total de erori
    r(p-7)=0;
    for m=1:g*s*n
        if ea(m)>0
            r(p-7)=r(p-7)+1;
            em(m)=ea(m);
            ev=sum(em);
        end
    end
    r1(p-7)=0;
    for k=1:g*s
        if ev(k)>0
            r1(p-7)=r1(p-7)+1;
        end
    end
end
% x=1:1:g*s*n;
% plot(x,ea(x),'r*')
clear m;
clear k;
end
x=1:1:9;
plot(x+7,r(x),'r', x+7,r1(x))

```

Anexa 5. Codul Matlab pentru determinarea erorilor modelului RNA-LM 2x7 la diverse precizii de reprezentare a ponderilor

```

for p=8:16

cnb=p+5;
cbp=p;
q = quantizer('fixed', 'round', 'saturate', [cnb cbp]);
coef1=round(q,coef_o1);
coef2=round(q,coef_o2);
sim('Paralelism_neuron.mdl')

Yo1=sigmoid(Y); % iesirea calculata a stratului 1

X2=[Yo1;ones(1,150)]; %intrari + bias, strat 2
Yo2=A2'*X2; % iesirea neta calculata a stratului 2
Yo=round(Yo2); % iesire strat neuronal (rotunjit)
E=d-Yo; % eroare la iesire (calculata)

z1=simout1.signals.values; % iesirea strat 1 (simulare)
Zo1=(z1(10:1059,1)); % iesirea strat 1 (corectata)

Eo1=matcol(Yo1(1:1050))-Zo1; % eroare iesire strat 1 (calcul-simulare)
Ec1=[matcol(Yo1(1:1050)) Zo1 Eo1]; % comparatie calcul-simulare iesire

z2=simout2.signals.values; % iesirea neta simulare strat 2
Z2=(z2(21:1070,1)); % iesirea neta simulare (corectata) strat
Eo2=d1(1:1050,1)-Z2; % eroare la iesirea neta: calcul-simulare
Ec2=[d1(1:1050,1) Z2 Eo2]; % comparatie calcul-simulare iesire neta

ea=abs(Eo2);
em=zeros(n,g*s);
ea1=abs(Eo1);
em1=zeros(n,g*s);
eda=abs(E);
edm=zeros(n,g*s);

%Calculul numarului total de erori
r2(p-7)=0;
r1(p-7)=0;
rd(p-7)=0;
for m=1:1050
    if ea(m)>0
        r2(p-7)=r2(p-7)+1;
        em(m)=ea(m);
    end
end

```



```

ev=sum(em);
end
if ea1(m)>0.025
    r1(p-7)=r1(p-7)+1;
    em1(m)=ea1(m);
    ev1=sum(em1);
end
if eda(m)>0
    rd(p-7)=rd(p-7)+1;
    edm(m)=eda(m);
    edv=sum(edm);
end

end
rv2(p-7)=0;
rv1(p-7)=0;
rdv(p-7)=0;
for k=1:g*s
    if ev(k)>0
        rv2(p-7)=rv2(p-7)+1;
    end
    if ev1(k)>0
        rv1(p-7)=rv1(p-7)+1;
    end
    if edv(k)>0
        rdv(p-7)=rdv(p-7)+1;
    end
end

clear m;
clear k;
end
r1 % numar esantioane eronate la iesirea stratului 1
rv1 % numar vectori eronati la iesirea stratului 1
r2 % numar esantioane eronate la iesirea stratului 2
rv2 % numar vectori eronati la iesirea stratului 2
rd
rdv
x=1:1:9;

plot( x+7,rv2(x),'r', x+7, r1(x), x+7, rdv(x), 'g')

```

Anexa 6. Vectorii de antrenare și test

6.1 Vectorii de antrenare: date_a.mat

g=15,
n=7,
s=10,
a=

1	60	170	216	213	182	114	243	51	61	186	224	208	185	143	122	101	205	170	176	198	196	62	249
2	61	170	216	213	182	114	243	52	61	186	225	208	185	142	122	102	205	169	175	198	196	61	249
3	61	170	216	213	182	113	243	53	61	185	225	208	185	143	123	103	205	169	175	198	196	63	249
4	61	170	216	213	182	113	243	54	62	185	225	208	185	143	122	104	205	168	175	198	195	63	249
5	61	171	216	213	182	113	243	55	62	185	225	208	185	143	122	105	204	167	176	198	195	64	249
6	60	171	216	213	182	113	243	56	62	185	225	208	185	143	122	106	204	167	176	197	195	67	248
7	60	170	216	213	182	113	243	57	62	185	225	208	185	143	123	107	204	167	176	197	195	67	248
8	60	171	216	213	182	113	243	58	62	185	225	208	185	143	122	108	204	167	176	198	194	67	248
9	60	170	216	213	182	113	243	59	62	185	225	208	185	142	122	109	204	167	176	198	194	67	248
10	61	171	216	213	182	113	243	60	62	185	225	208	185	143	122	110	204	167	176	198	194	68	248
11	57	44	191	208	186	87	246	61	56	47	200	206	191	140	126	111	252	1	46	188	180	16	117
12	57	44	190	208	186	88	246	62	56	47	200	206	191	139	125	112	253	0	46	188	180	16	117
13	57	43	190	208	186	87	246	63	56	47	199	205	190	140	126	113	253	0	46	188	180	16	117
14	57	43	190	208	186	88	246	64	57	46	199	206	190	140	125	114	252	1	45	188	180	16	117
15	57	43	190	208	186	88	246	65	57	46	199	206	191	140	125	115	253	1	45	188	180	16	116
16	57	43	190	208	186	89	246	66	58	46	199	206	191	140	125	116	252	2	45	187	180	16	118
17	57	42	190	208	186	89	246	67	58	46	199	205	191	140	125	117	252	2	45	188	179	16	116
18	56	42	190	208	186	89	246	68	58	46	199	205	190	139	125	118	252	2	45	187	179	16	116
19	57	42	190	208	186	91	246	69	58	45	199	205	191	141	125	119	254	2	45	187	179	17	115
20	56	42	191	208	186	92	245	70	58	45	199	205	190	140	125	120	254	2	45	187	179	16	118
21	48	0	65	185	185	83	246	71	50	0	66	176	179	141	123	121	127	118	101	89	60	128	235
22	48	0	65	185	185	84	247	72	51	0	66	176	178	140	123	122	125	135	102	90	61	128	236
23	47	0	65	185	184	84	247	73	51	0	66	175	178	140	123	123	121	139	113	94	63	123	237
24	47	0	66	185	184	87	246	74	51	0	66	175	178	140	124	124	122	122	105	93	63	128	230
25	48	1	67	185	184	89	246	75	51	0	66	175	178	141	123	125	122	120	104	93	63	126	232
26	48	1	67	185	184	90	246	76	51	0	66	176	178	141	123	126	122	120	104	93	63	127	228
27	48	1	68	185	184	93	246	77	51	0	66	176	177	141	124	127	120	120	104	92	63	127	227
28	47	0	67	185	184	92	245	78	51	0	65	176	177	140	123	128	120	120	104	92	63	127	225
29	47	0	67	185	184	94	246	79	52	0	64	175	177	141	123	129	119	120	103	92	62	127	225
30	47	0	67	185	184	94	246	80	52	0	65	175	177	141	124	130	119	120	104	92	62	128	224
31	245	13	10	18	22	112	243	81	249	16	12	20	19	144	110	131	112	14	184	178	171	138	188
32	245	13	10	17	21	112	243	82	248	15	12	20	19	145	110	132	111	14	184	177	170	138	188
33	244	13	11	17	20	111	243	83	249	15	13	20	19	145	111	133	111	14	184	178	170	138	189
34	244	13	11	17	20	111	243	84	250	15	13	20	19	145	111	134	111	14	184	178	170	138	189
35	244	13	12	17	20	110	244	85	250	14	13	20	19	145	111	135	111	14	185	178	170	137	189
36	244	12	12	18	20	110	243	86	251	14	13	20	19	144	111	136	110	14	184	178	169	138	188
37	243	12	13	17	19	109	244	87	250	14	14	20	19	144	111	137	109	14	185	178	169	137	189
38	243	12	13	17	19	109	244	88	250	15	14	20	19	145	111	138	109	14	184	177	169	137	189
39	241	12	13	17	19	110	244	89	250	15	13	20	19	145	112	139	109	14	185	178	169	137	189
40	242	12	14	17	18	109	244	90	251	15	14	20	19	145	112	140	109	14	185	178	169	137	190
41	1	12	14	8	11	100	245	91	10	15	14	13	7	148	116	141	220	0	2	11	25	25	79
42	1	11	14	7	10	96	245	92	10	15	15	12	7	147	116	142	219	0	2	11	24	24	84
43	1	11	14	7	10	98	245	93	10	15	15	12	7	147	116	143	219	0	2	12	24	23	83
44	1	11	14	7	11	95	246	94	11	14	15	12	7	147	115	144	217	0	3	12	25	25	80
45	0	11	14	7	10	97	245	95	11	15	16	12	8	147	116	145	216	0	3	12	25	23	83
46	0	10	14	7	10	96	245	96	10	15	16	12	8	147	115	146	216	0	3	12	25	23	85
47	0	9	15	7	10	97	245	97	10	15	16	12	8	147	115	147	214	0	4	12	24	23	84
48	0	10	15	7	11	96	245	98	9	15	17	13	9	147	115	148	213	0	4	13	25	23	84
49	1	10	15	7	10	97	245	99	9	15	17	13	9	146	115	149	212	0	4	13	25	23	85
50	1	10	14	7	11	96	245	100	9	15	17	13	9	146	115	150	203	0	4	13	23	22	87

6.2 Vectorii de test: date_t.mat

g=15,
n=7,
s=10,
a=

1	49	154	200	205	181	49	250	51	63	150	185	197	179	139	126	101	212	186	202	192	191	39	250
2	49	154	200	205	182	48	250	52	63	150	185	197	179	138	126	102	212	185	203	193	191	40	251
3	49	154	200	205	182	49	250	53	63	150	185	198	179	138	125	103	212	186	202	192	191	39	251
4	49	154	200	205	182	49	250	54	63	150	185	197	179	139	125	104	212	186	203	192	191	39	251
5	49	155	200	205	181	49	250	55	62	150	185	197	179	139	125	105	212	186	202	193	191	40	251
6	49	154	200	205	182	50	250	56	62	150	185	197	178	139	125	106	212	186	202	192	191	41	251
7	49	154	200	205	182	50	250	57	62	149	185	198	179	139	125	107	212	186	202	192	191	41	250
8	49	154	200	205	182	50	250	58	62	149	185	198	179	138	125	108	212	185	203	193	191	42	251
9	49	155	200	205	182	50	250	59	62	150	186	198	179	138	125	109	212	185	203	193	191	42	251
10	50	155	200	205	182	50	250	60	62	150	186	198	179	138	125	110	212	186	202	192	191	44	250
11	52	35	176	203	190	46	250	61	62	35	177	197	185	135	127	111	255	0	40	178	181	50	121
12	52	35	176	203	190	46	250	62	62	34	179	197	185	135	127	112	255	0	41	178	181	50	119
13	52	35	176	203	190	46	250	63	62	34	178	197	185	135	127	113	255	0	41	178	180	51	120
14	52	35	176	203	190	45	250	64	62	36	180	197	185	136	126	114	255	0	40	179	180	49	119
15	52	34	176	203	190	46	250	65	62	35	180	197	185	136	126	115	255	0	40	179	180	52	119
16	51	33	175	203	190	44	250	66	62	35	180	197	184	135	126	116	255	0	40	179	180	51	119
17	51	33	175	203	190	44	250	67	62	34	181	197	184	135	127	117	255	0	40	179	180	50	119
18	52	33	176	203	190	43	250	68	61	34	181	197	184	136	126	118	255	0	40	179	180	52	119
19	52	33	176	203	190	42	251	69	61	34	181	197	184	136	126	119	255	0	40	179	180	50	119
20	52	34	175	203	189	43	250	70	62	34	181	197	185	136	126	120	255	0	39	179	179	51	119
21	54	2	52	182	193	54	249	71	52	0	61	170	163	136	126	121	104	109	109	95	61	123	198
22	54	1	53	182	193	56	249	72	52	0	62	170	164	135	126	122	104	109	109	95	61	123	198
23	53	1	53	182	193	58	249	73	52	0	62	170	163	135	125	123	103	109	110	96	62	123	198
24	54	1	54	182	193	58	249	74	51	0	62	170	162	135	126	124	104	109	110	96	62	123	197
25	54	1	54	182	193	59	249	75	51	0	62	170	162	136	126	125	104	109	109	96	62	123	198
26	54	2	54	182	192	58	249	76	52	0	61	170	162	135	125	126	103	109	110	95	61	123	198
27	54	2	55	182	192	59	249	77	53	0	60	170	162	135	126	127	102	109	110	96	61	123	199
28	54	4	55	182	192	60	249	78	52	0	59	170	162	136	126	128	102	109	110	96	61	124	198
29	55	4	55	182	192	60	249	79	53	0	58	170	161	135	126	129	102	109	110	96	61	123	198
30	54	4	55	182	192	62	249	80	54	0	58	170	161	135	126	130	102	109	110	95	61	124	197
31	225	7	15	19	15	107	244	81	244	5	7	23	18	135	118	131	104	17	162	174	178	132	183
32	225	7	15	19	16	107	244	82	244	4	8	24	18	135	118	132	105	17	162	174	179	132	183
33	225	7	15	19	16	108	244	83	244	4	8	23	17	135	119	133	104	17	163	174	179	131	183
34	224	7	16	19	16	107	244	84	243	4	8	24	17	135	119	134	104	17	163	174	178	131	183
35	224	7	16	19	16	108	244	85	244	3	8	23	17	135	118	135	104	17	163	174	179	131	183
36	224	7	16	19	16	108	244	86	244	2	8	23	16	135	118	136	104	17	163	174	179	131	183
37	224	7	17	19	17	108	244	87	243	2	9	23	16	136	119	137	104	17	163	174	179	131	183
38	224	7	17	19	17	108	244	88	243	1	10	23	17	135	118	138	103	17	163	174	179	131	182
39	224	8	17	19	18	108	244	89	243	0	9	23	16	136	119	139	103	17	163	174	179	131	182
40	223	6	17	19	17	109	244	90	243	0	9	23	16	136	119	140	103	17	164	174	179	131	182
41	25	9	11	12	18	112	243	91	12	6	5	15	10	140	121	141	203	0	0	20	30	22	89
42	24	9	12	12	18	111	243	92	12	6	5	15	10	140	121	142	203	0	0	20	30	22	87
43	24	9	12	12	18	111	244	93	12	5	5	15	10	140	120	143	201	0	0	21	30	22	88
44	24	9	12	12	19	111	243	94	12	6	5	15	10	140	120	144	202	0	0	21	30	22	87
45	24	9	12	12	19	111	243	95	12	5	6	15	10	140	120	145	203	0	0	19	29	21	90
46	24	9	12	12	19	111	243	96	12	5	5	15	9	140	120	146	203	0	0	20	30	21	90
47	24	9	12	11	20	112	243	97	12	5	6	15	9	140	120	147	202	0	0	20	30	21	92
48	24	8	12	11	20	111	243	98	12	5	6	15	10	140	120	148	204	0	0	20	29	21	91
49	24	8	12	11	21	112	243	99	12	5	7	15	10	140	120	149	202	0	0	19	29	21	91
50	24	8	12	11	21	111	243	100	12	5	7	15	10	139	120	150	202	0	0	19	29	21	91


6.3 Vectorii de test: date_t1.mat

g=15,
n=7,
s=10,
a=


1	27	211	233	200	182	109	244	51	39	212	241	209	179	143	117	101	212	186	202	192	191	39	250
2	28	211	233	200	182	109	244	52	39	212	241	209	179	142	117	102	212	185	203	193	191	40	251
3	27	210	233	200	182	108	244	53	40	213	240	209	179	143	118	103	212	186	202	192	191	39	251
4	27	210	233	200	182	110	244	54	41	213	240	209	178	142	118	104	212	186	203	192	191	39	251
5	27	210	233	200	182	109	244	55	41	213	241	209	178	143	119	105	212	186	202	193	191	40	251
6	27	211	233	200	182	110	244	56	41	213	240	209	178	142	118	106	212	186	202	192	191	41	251
7	27	211	233	200	182	109	244	57	42	213	240	209	178	142	118	107	212	186	202	192	191	41	250
8	27	210	233	200	182	110	244	58	43	213	240	209	178	141	118	108	212	185	203	193	191	42	251
9	27	211	233	199	182	109	244	59	43	213	240	209	178	142	118	109	212	185	203	193	191	42	251
10	28	211	233	200	182	109	244	60	43	212	240	209	179	141	118	110	212	186	202	192	191	44	250
11	17	51	222	206	183	101	245	61	28	53	222	212	181	142	120	111	255	0	40	178	181	50	121
12	17	51	223	206	183	101	245	62	28	52	223	213	181	142	120	112	255	0	41	178	181	50	119
13	19	49	222	206	183	102	244	63	29	53	223	212	181	143	120	113	255	0	41	178	180	51	120
14	20	49	222	206	183	102	244	64	29	53	223	213	181	142	121	114	255	0	40	179	180	49	119
15	21	48	222	206	183	103	244	65	29	53	223	213	180	142	120	115	255	0	40	179	180	52	119
16	24	46	222	206	182	104	244	66	30	53	223	213	180	142	120	116	255	0	40	179	180	51	119
17	24	45	222	206	182	104	244	67	30	53	223	213	180	143	120	117	255	0	40	179	180	50	119
18	22	45	222	206	182	103	244	68	29	53	224	213	181	142	120	118	255	0	40	179	180	52	119
19	22	45	222	206	183	103	244	69	29	53	224	213	180	142	119	119	255	0	40	179	180	50	119
20	22	46	222	206	182	105	244	70	30	53	224	213	181	143	119	120	255	0	39	179	179	51	119
21	25	0	89	194	183	103	244	71	26	0	72	189	201	144	121	121	104	109	109	95	61	123	198
22	26	0	89	194	184	103	244	72	27	0	71	189	200	143	119	122	104	109	109	95	61	123	198
23	26	0	90	194	183	105	244	73	28	0	71	189	200	144	120	123	103	109	110	96	62	123	198
24	27	0	90	193	183	105	244	74	28	0	72	188	199	144	119	124	104	109	110	96	62	123	197
25	27	0	90	193	183	104	244	75	29	0	72	189	200	143	118	125	104	109	109	96	62	123	198
26	26	0	89	193	182	106	244	76	29	0	71	188	199	144	119	126	103	109	110	95	61	123	198
27	25	0	89	193	182	105	244	77	30	0	72	188	199	144	119	127	102	109	110	96	61	123	199
28	25	0	89	193	182	105	244	78	30	0	71	188	199	144	119	128	102	109	110	96	61	124	198
29	24	0	88	193	182	105	244	79	30	0	70	188	199	143	118	129	102	109	110	96	61	123	198
30	23	0	89	193	182	106	244	80	31	0	70	188	199	144	119	130	102	109	110	95	61	124	197
31	255	6	25	13	34	108	244	81	255	14	13	21	21	144	112	131	104	17	162	174	178	132	183
32	255	6	25	13	34	108	244	82	255	14	13	21	22	143	111	132	105	17	162	174	179	132	183
33	255	6	26	13	34	108	244	83	255	12	13	20	21	144	111	133	104	17	163	174	179	131	183
34	255	5	25	13	34	108	244	84	255	12	13	20	21	143	110	134	104	17	163	174	178	131	183
35	255	6	25	13	34	109	244	85	255	12	14	19	21	143	111	135	104	17	163	174	179	131	183
36	255	6	25	13	34	108	244	86	255	12	14	20	21	143	111	136	104	17	163	174	179	131	183
37	255	6	25	13	34	108	244	87	255	12	14	19	21	144	111	137	104	17	163	174	179	131	183
38	255	6	25	13	34	109	244	88	255	11	13	18	20	144	112	138	103	17	163	174	179	131	182
39	255	5	25	13	34	108	244	89	255	11	13	18	20	144	112	139	103	17	163	174	179	131	182
40	255	5	25	12	34	109	244	90	255	11	12	18	20	144	112	140	103	17	164	174	179	131	182
41	0	0	13	0	12	93	246	91	0	0	9	8	10	150	116	141	203	0	0	20	30	22	89
42	0	0	13	0	12	90	246	92	0	0	9	8	10	149	116	142	203	0	0	20	30	22	87
43	0	0	13	1	12	92	245	93	0	0	9	8	10	149	116	143	201	0	0	21	30	22	88
44	0	0	13	1	12	90	246	94	0	0	10	8	10	149	116	144	202	0	0	21	30	22	87
45	0	0	13	1	12	93	246	95	0	0	10	8	10	149	116	145	203	0	0	19	29	21	90
46	0	0	14	1	12	89	246	96	0	0	10	8	9	149	116	146	203	0	0	20	30	21	90
47	0	0	14	0	12	90	246	97	0	0	10	7	9	149	115	147	202	0	0	20	30	21	92
48	0	0	14	1	12	90	246	98	1	0	10	8	10	149	116	148	204	0	0	20	29	21	91
49	0	0	14	1	12	89	246	99	0	0	11	8	9	149	115	149	202	0	0	19	29	21	91
50	0	0	14	1	13	90	246	100	0	0	11	7	9	149	116	150	202	0	0	19	29	21	91

Anexa 7. Simularea RNA competitiv cu paralelism de strat


Simulare folosind vectorii de antrenare date_a.mat:



Simulare folosind vectorii de test date_t.mat:




Simulare folosind vectorii de test date t1.mat:




Anexa 8. Simularea RNA competitiv cu paralelism de neuron


Simulare folosind vectorii de antrenare `date_a.mat`:



Simulare folosind vectorii de test `date_t.mat`:




Simulare folosind vectorii de test date_t1.mat:





Anexa 9. Codul Matlab pentru determinarea erorilor sistemului de recunoaștere


```
% Calculul numarului total de erori
sim ('sistem_recunoastere.mdl')
em=zeros(n,g*s);
r=0;
for m=1:n*s*g
    em(m)=simout(m);
    ev=sum(em);
    if simout(m)>0
        r=r+1;
    end
end
r1=0;
for k=1:g*s
    if ev(k)>0
        r1=r1+1;
    end
end
end
%
x=1:1:g*s;
plot(x,ev(x),'rx')
clear m;
clear k;
end
r
r1
procent_recunoastere=(g*s-r1)*100/(g*s)
x=2:1:9;
plot(x+7,r1(x), x+7,r(x),'r')
```


Anexa 10. Modelul sistemului de recunoaștere a gesturilor




















Sistem_recunoastere/Strat_intrare_1

