

UNIVERSITATEA TEHNICĂ DIN TIMIȘOARA  
FACULTATEA DE ELECTRONICĂ ȘI TELECOMUNICAȚII

Ing. MARIUS CRIȘAN

**CONTROLUL OPERAȚIILOR DE  
PROCESARE ÎN SISTEMELE NUMERICE  
COMPLEXE DE MĂSURARE**


TEZĂ DE DOCTORAT

BIBLIOTECA CENTRALĂ  
UNIVERSITATEA "POLITEHNICA"  
TIMIȘOARA

Conducător științific,  
Prof.dr.ing. EUGEN POP

TIMIȘOARA

1993



## C U P R I N S

Introducere.....	iii
<b>Cap. 1. Problematika specifică fiabilității sistemelor numerice.....</b>	<b>1</b>
1.1. Fiabilitatea sistemelor numerice.....	1
1.2. Obiectivele testării.....	3
1.3. Tipuri de defecțiuni și modul lor de manifestare în sistemele numerice.....	5
1.3.1. Defecțiuni hard.....	7
1.3.2. Defecțiuni soft.....	10
1.3.3. Modele de defecțiuni.....	12
<b>Cap. 2. Sisteme numerice tolerante la defectări.....</b>	<b>13</b>
2.1. Elemente ale strategiilor de toleranță la defectări...	13
2.2. Arhitecturi hardware și software tolerante la defectări.....	20
<b>Cap. 3. Detecția și corecția erorilor pe bază de coduri....</b>	<b>23</b>
3.1. Controlul erorilor în memoriile de mare viteză.....	23
3.2. Controlul erorilor în memoriile de masă.....	25
3.3. Coduri de control a erorilor unidirecționale.....	26
3.4. Controlul erorilor de procesare.....	27
<b>Cap. 4. Controlul operațiilor aritmetice și logice prin coduri cu resturi.....</b>	<b>29</b>
4.1. Noțiuni teoretice.....	29
4.2. Controlul operațiilor logice prin coduri cu resturi.....	36
4.3. Controlul operațiilor aritmetice prin coduri cu resturi.....	42
<b>Cap. 5. Organizarea fluxului informațional pentru controlul operațiilor de procesare.....</b>	<b>49</b>
<b>Cap. 6. Controlul operațiilor de procesare prin semnături.....</b>	<b>55</b>
6.1. Controlul operațiilor logice prin semnături.....	55
6.2. Controlul operațiilor aritmetice prin semnături.....	61
<b>Cap. 7. Organizarea controlului operațiilor de procesare... </b>	<b>66</b>
<b>Cap. 8. Blocul de control al operațiilor aritmetice și logice.....</b>	<b>70</b>
8.1. Sinteza blocului de control.....	70
8.2. Simularea funcționării blocului de control.....	90
8.2.1. Programul de simulare.....	90

8.2.2. Exemplificarea simulării funcționării blocului de control.....	92
8.3. Modelarea erorilor.....	143
Cap. 9. Performanțele de fiabilitate ale sistemului.....	162
9.1. Indicatori de fiabilitate.....	162
9.2. Funcția de fiabilitate a sistemului autotestabil.....	163
9.2.1. Calculul funcțiilor de fiabilitate ale modulelor.....	164
9.2.2. Evaluarea performanțelor sistemului autotestabil.....	166
Cap. 10. Concluzii.....	171
BIBLIOGRAFIE.....	178

## INTRODUCERE

Foarte multe preocupări sînt îndreptate, în prezent, spre găsirea de noi soluții în vederea îmbunătățirii fiabilității sistemelor numerice. Este un fapt stabilit deja că un factor determinant în fiabilitatea sistemelor digitale îl au defecțiunile cu mod de manifestare tranzitoriu sau intermitent, a căror frecvență de apariție este de cel puțin un ordin de mărime mai mare ca a defecțiunilor permanente. Problematika detecției unor asemenea tipuri de erori presupune verificarea sistemului în timp real, sau concurrent cu execuția sarcinilor de aplicație.

Teza de doctorat abordează aspectul creșterii fiabilității sistemelor numerice complexe de măsurare, pe baza efectuării controlului în timp real a operațiilor de procesare. Lucrarea se întinde pe 10 capitole, fiind anexată și o listă bibliografică.

Capitolul 1 tratează problematica specifică fiabilității echipamentelor numerice, clasificîndu-se principalele tipuri de defecțiuni și modul lor de manifestare. În capitolul 2 se prezintă o sinteză a soluțiilor de bază în realizarea sistemelor tolerante la defecțiuni, ca punct de plecare al prezentei lucrări. Capitolul 3 abordează sintetic problematica utilizării redundanței informaționale la detecția și corecția erorilor. În capitolul 4 se prezintă un studiu asupra realizării controlului operațiilor aritmetice și logice pe baza codurilor cu resturi, evidențiindu-se principalele dezavantaje ale metodei. În capitolul 5 se arată modalitatea originală de a organiza fluxul informațional în vederea controlului unitar al operațiilor de procesare. Capitolul 6 detaliază teoretic o metodă originală propusă de a controla prin semnături operațiile aritmetice și logice. În capitolul 7 se propune o structură originală a unui sistem de control în timp real a operațiilor de procesare. Capitolul 8 detaliază aspectele legate de sinteza blocului de control a operațiilor aritmetice și logice, simulare a corecteii funcționări precum

și de modelare a erorilor, verificându-se premisele teoretice admise. În capitolul 9 se evaluează performanțele de fiabilitate implicate de soluția de control peopusă în lucrare, rezultând avantajele utilizării acesteia. Capitolul 10 conține concluziile și reliefaarea contribuțiilor originale ale autorului.

Teza de doctorat a fost realizată sub îndrumarea competentă, eficientă și deosebit de generoasă a conducătorului științific, domnul prof.dr.ing. Eugen Pop, față de care autorul își exprimă întreaga sa grațitudine și considerație.

Alese mulțumiri se cuvin a fi aduse domnului prof.dr.ing. Mircea Vlăduțiu, cu care autorul a colaborat îndeaproape un număr însemnat de ani și ale cărui sugestii și recomandări i-au deschis posibilitatea abordării domeniului de cercetare științifică și finalizării lucrării.

Autorul aduce de asemenea mulțumiri absolvenților Ileana Dinescu, Ecaterina Keszeg și Gabriel Dochian pentru ajutorul acordat la realizarea părții aplicative a lucrării.

# PROBLEMATICA SPECIFICĂ FIABILITĂȚII SISTEMELOR NUMERICE

## 1.1 FIABILITATEA SISTEMELOR NUMERICE

Creșterea spectaculoasă a vitezei de operare și a complexității sistemelor numerice a determinat utilizarea acestora în procese economico-industriale sau științifice din ce în ce mai complexe. Aceasta a impus într-un mod obiectiv, ca o consecință, asigurarea unor valori superioare pentru indicatorii de fiabilitate [1], [2].

Într-o primă delimitare putem clasifica procedeele de creștere a fiabilității ca specifice celor trei mari faze de realizare a unui produs: proiectarea logică, proiectarea tehnologică și realizare constructivă.

Realizarea constructivă constă în ultimă instanță în ansamblarea optimă a sistemului numeric, începînd de la nivelul componentelor pe plachete pînă la conexiunile între module sau echipamente. După asamblare sistemul este supus încercărilor electrice și mecano-climatice în vederea fiabilizării. Efectul de îmbătrînire accelerată ca urmare a unui proces de tip "burn-in" este determinat de uzura fizică a componentelor, datorată în principal solicitărilor de temperatură și potențial electric. Dintre acestea temperatura joacă rolul dominant. Metodele de îmbătrînire accelerată, aplicate prin teste speciale au condus la o creștere semnificativă a calității și fiabilității în ultimii ani [13],[16],[17],[18].

Proiectarea tehnologică constă în principal din specificarea tipului componentelor de circuit utilizate și alegerea soluției de asamblare constructivă. Aceasta presupune etape premergătoare de proiectare, realizată asistat de calculator, constînd în partiționarea circuitelor integrate dedicate sau pentru aplicații specifice (ASIC's), amplasarea componentelor pe plachete, determinarea traseelor de interconectare și interconectarea la nivel de sertar sau echipament. Optimizarea proiectării sub aspectul diminuării influențelor perturbative reprezintă măsura specifică de creștere a fiabilității pentru această fază.

În faza de proiectare fiabilitatea sistemului poate fi

abordată în două moduri: prin evitarea defectării sistemului, respectiv prin toleranța la defectări a sistemului.

Evitarea defectării sistemului presupune adoptarea unor tehnici de verificare a proiectării logice, alegerea unor regimuri de funcționare facile pentru componentele sistemului, utilizarea de componente fiabile [71]. Aceste măsuri, deși conduc la o creștere a fiabilității, nu pot garanta însă funcționarea corectă pentru situația în care apare o defecțiune în sistem. Din acest punct de vedere această manieră de proiectare tradițională poate fi numită și intoleranță la defectări. Este evident că utilizarea unui sistem numeric intolerant la defectări în aplicații care înglobează valori deosebite este foarte riscantă. Nivelul de fiabilitate necesar în astfel de aplicații trebuie să fie net superior celui asigurat de o proiectare tradițională. A doua manieră de proiectare va asigura toleranța la defectări a sistemului, făcând posibilă operarea chiar atunci când în structura sa apar una sau mai multe defecțiuni. În esență, toleranța la defectări constă dintr-o suplimentare a părții hardware și/sau software a sistemului, care va acționa în momentul apariției unui defect în vederea menținerii parametrilor de funcționare, fie prin mascarea defecțiunilor, fie prin detecția acestora și reconfigurarea corespunzătoare a sistemului.

Performanțele de fiabilitate ale unui sistem pot fi apreciate cantitativ prin măsuri deterministe sau probabiliste. Un scop deterministic pentru un sistem tolerant la defectări poate fi acela că nici o defecțiune singulară poate cauza căderea sistemului.

Efectele unei strategii de proiectare tolerante la defectări asupra fiabilității sistemului pot fi exprimate în felul următor:

$$R = \text{Prob}(\text{fără defect}) + \text{Prob}(\text{operare corectă/defect}) - \text{Prob}(\text{defect}). \quad (1.1)$$

Primul termen reprezintă probabilitatea de a nu apare nici un defect. Ea este maximizată de proiectarea intolerantă la defectări, menționată anterior. Dacă  $\text{Prob}(\text{fără defect})$  poate fi făcută suficient de mare, se poate atinge un deziderat de fiabilitate pentru un sistem fără a fi necesare strategii de toleranță la defectări.

Efectele toleranței la defectare asupra fiabilității sînt

reprezentate de cel de-al doilea termen din (1.1), care este probabilitatea de a apare un defect fără a cădea sistemul, calculată asupra tuturor defectelor posibile. Prob (operare corectă/defect), referitoare la acoperirea mecanismului de toleranță la defectări, reprezintă probabilitatea condițională ca un sistem să continue să opereze corect în prezența unui defect particular. Fiecare termen de acoperire este ponderat de probabilitatea de apariție a defectului corespunzător. Astfel pentru o proiectare eficientă a sistemului, raportat la cost, mecanismele de toleranță la defectări trebuie orientate către defecțiunile cele mai probabile de a apare. De remarcă că dacă probabilitățile de defect sînt mari, un sistem poate fi capabil de a tolera tot setul de defecțiuni date și încă să nu fie suficient de fiabil pentru aplicația respectivă. Detecția automată a defecțiunilor, diagnoza, reparația și mecanismele de acoperire pot reduce sau elimina oprirea funcționării, îmbunătățind disponibilitatea.

Proiectantul de sistem tolerant la defectări trebuie să ia de asemenea în considerare performanțele, complexitatea, costul, gabaritul și alte restricții, toate care sînt afectate de redundanța și strategiile de toleranță la defectări utilizate. Aceste costuri trebuie apreciate în raport cu consecințele materiale sau umane implicate de căderea sistemului, care sînt dificil de precizat.

Prezentarea pe larg a modului de obținere a indicatorilor de fiabilitate și disponibilitate este arătată în [20],[63].

## 1.2. OBIECTIVELE TESTĂRII

Așa cum am precizat, produsele complexe, în clasa cărora se încadrează și echipamentele numerice, au asociate fiabilității noțiunile de mentenabilitate și disponibilitate, care completează imaginea calității. Evenimentul care afectează valoarea acestor indicatori este defectarea, constînd în ultimă instanță din pierderea capacității unui produs de a-și îndeplini funcția pentru care a fost realizat. Restabilirea funcționabilității are loc în urma acțiunii, definite prin termenul de mentenanță, avînd ca prim scop diagnoza defecțiunii. Aceasta, presupunînd detecția și localizarea defecțiunii, se îndeplinește de regulă în urma aplicării unei serii de operații, denumite generic de testare, caracterizate



printr-o metodă și avînd ca suport un anumit dispozitiv tehnic. În funcție de eficacitate, testul aplicat poate pune în evidență, sau nu, prezența unui anumit defect, gradul de rezoluție al testului influențînd concretizarea diagnozei, prin localizarea defecțiunii.

Faza premergătoare elaborării unui test se identifică cu necesitatea de a defini în mod precis obiectivele urmărite prin testul respectiv, în sensul defectelor pe care ar trebui să le poată pune în evidență. Realitatea însă se confruntă cu o gamă largă de defecte posibile, și ca urmare idealul de a fi toate detectate de testul elaborat nu poate fi atins. O abordare rezonabilă a acestei probleme constă în considerarea doar a defectelor avînd o apariție mai probabilă, limitîndu-se astfel obiectivele testării la o dimensiune acceptabilă. Mai mult, vor fi luate în considerare nu defectele propriu-zise, ci numai efectele pe care acestea le implică în comportarea obiectului testat, definindu-se astfel obiectivele testării relativ la anumite modele de defecțiuni [3]. Cu toate acestea pe măsura creșterii complexității structurilor logice, problema obiectivelor testării se complică, primind noi dimensiuni. În primul rînd, nu toate tipurile de defecțiuni cu șanse mai mari de apariție pot fi reprezentate prin modele acceptabile, rezultînd de aici necesitatea abordării separate a fiecărui tip de defecțiune prin secvențe de test corespunzătoare. În al doilea rînd, utilizarea eficientă a modelelor de defecțiuni presupune cunoștințe la nivelul structurii, aspect dependent de nivelul, la care se realizează testarea. De exemplu, utilizatorul, familiarizat numai cu comportarea funcțională, va urmări ca obiectiv de testare exersarea tuturor funcțiilor specifice produsului.

Odată elaborat un test, se pune în mod natural problema eficienței acestuia, uzual definită sub forma gradului de acoperire a defectelor, care reprezintă procentul defectelor selectate, care au fost puse în evidență. Deși de dorit, procentul maxim este dificil de atins, pe de-o parte din cauza faptului că anumite defecțiuni pot fi mascate de stările logice normale din schemă, iar pe de altă parte datorită unei testabilități restrînse, ce îngreunează atît specificarea gamei de defecțiuni, cît și elaborarea testelor.

Admițînd prezența defecțiunilor și a cauzelor de apariție a acestora dependente specific de fazele pe care le parcurge un

produs (proiectare, fabricație și exploatare), problematica testării va apare ca urmare diferențiată, în vederea asigurării eficienței corespunzatoare.

### 1.3. TIPURI DE DEFECȚIUNI ȘI MODUL LOR DE MANIFESTARE ÎN SISTEMELE NUMERICE

Cunoașterea tipurilor de defecțiuni, specifice sistemelor numerice, prezintă o importanță deosebită în vederea modelării, alegerii strategiei și metodei de testare cea mai eficace. Problema poate fi abordată din mai multe puncte de vedere, literatura de specialitate oferind mai multe încercări de clasificare a defecțiunilor [1],[2],[4],[5]. Prezentăm în continuare, într-o manieră sintetică, o clasificare după principalele criterii, care ar putea fi luate în considerare:

- în funcție de durată sau persistență:
  - permanente sau hard;
  - tranzitorii respectiv intermitente sau soft;
- în funcție de viteza de manifestare:
  - bruste;
  - progresive;
- în funcție de nivelul de apariție în sistem:
  - hardware ;
  - software ;
- în funcție de aria de răspîndire:
  - independente sau locale;
  - dependente sau distribuite;
- în funcție de valoarea logică:
  - logice;
  - parametrice;
- în funcție de dinamica de manifestare a efectelor:
  - statice;
  - dinamice;
- în funcție de cauzele defectărilor:
  - datorate proiectării;
  - datorate producției;
  - datorate exploatării;
- în funcție de efectele implicate în sistem:
  - minore;
  - majore;
  - catastrofice;
- în funcție de gradul de reducere a capacității de funcționare a sistemului:
  - parțiale;
  - totale.

Considerăm de interes, prin prisma operațiilor de testare, prezentarea tipurilor de defecțiuni mai mult sub aspectul

simptomaticii acestora în cadrul structurii logice și mai puțin în raport cu identificarea lor prin metode statistice pentru studiul fiabilistic.

Relativ la un sistem numeric, vom accepta prin termenul de defecțiune sau defect o imperfecțiune materială sau fizică cauzată de un eveniment de defectare și care determină modificarea unei variabile logice sau parametru funcțional, față de valoarea admisă inițial. Astfel, simptomul, sau efectul apariției unui defect, îl reprezintă eroarea, fiind de cele mai multe ori singura indicație despre existența defectului în sistem.

Luând în considerare criteriile de clasificare prezentate mai sus, apare evident că aceleași defecțiuni primare vor putea fi regăsite în clasificări după criterii diferite.

În vederea analizei arhitecturilor tolerante la defectări este util de a clasifica defecțiunile corespunzător cu independența și persistența lor.

Defecțiunile pot fi atât dependente cât și independente. Defecțiunile dependente provin de la o defecțiune comună tuturor variantelor. Defecțiunile dependente se manifestă ca erori similare și conduc la avarii de mod-comun, în timp ce defecțiunile independente, de regulă, cauzează erori distincte și avarii separate. Defecțiunile sînt clasificate ca hard sau soft bazat pe persistența lor. O asemenea distincție este uzuală în hardware unde natura unei defecțiuni, din acest punct de vedere, este importantă pentru toleranța la defectări. O componentă afectată de o defecțiune hard trebuie pasivizată după detecția defecțiunii, în timp ce o componentă afectată de o defecțiune soft poate fi reutilizată după restabilire. Cu alte cuvinte, o defecțiune hard necesită procesarea erorii și tratamentul defecțiunii, în timp ce o defecțiune soft reclamă numai procesarea erorii. O defecțiune permanentă este o defecțiune hard tipică și o defecțiune temporară (atît tranzitorie cât și intermitentă) este o defecțiune soft tipică [54], [55], [56]. La nivelul părții software a unui sistem de calcul, termenul de defecțiune reprezintă mai mult un abuz de limbaj, neputînd fi asociat unei imperfecțiuni de natură fizică.

În concluzie, acceptăm următoarele semnificații pentru defecțiunile hard și soft: o defecțiune software de tip soft are o probabilitate neglijabilă de recurență și sistemul poate fi restabilit, în timp ce o defecțiune software de tip hard este

recurentă în operarea normală și sistemul nu mai poate fi restabilit.

### 1.3.1. DEFEȚIUNI HARD

Defecțiunile hard se identifică de fapt cu defecțiunile fizice din sistem și pot afecta valorile atât ale variabilelor logice, cât și ale parametrilor statici și dinamici. În cazul în care variabila logică afectată de defect va avea o valoare admisă pentru una din cele două stări logice, ne vom afla în situația unei defecțiuni logice. Celelalte cazuri, caracterizate prin degradarea mărimilor specifice pentru curent, tensiune și timp se încadrează în clasa defecțiunilor parametrice. Prin urmare, procesul de testare poate fi defalcat corespunzător, în testare funcțională (TF), respectiv testare parametrică (TP).

În cele ce urmează vom detalia prezentarea defecțiunilor hard.

A. Defecțiuni logice. Privită în ansamblu, această clasă de defecțiuni conduce la lipsa datelor sau date eronate și se datorează întreruperilor, scurtcircuitelor, atât în interiorul, cât și exteriorul circuitelor integrate, imperfecțiunilor fizice sau conceptuale în cadrul nivelelor de realizare a unui produs.

A1. Puneri pe 0 (PP-0), respectiv pe 1 (PP-1) la nivelul nodurilor de circuit (se mai utilizează și o notație s-a-0, respectiv s-a-1, provenită din literatura de limbă engleză).

A2. Defecțiuni tip scurtcircuit.

Defecțiunile tip scurtcircuit sînt cauzate de punți nedorite, care apar cu precădere în faza de execuție a lipiturilor, între conductoarele imprimate ale plachetei, putînd provoca la rîndul lor și alte defecțiuni.

În ultimă instanță, diferitele tipuri de scurtcircuite au drept efect alterarea comportării statice, logice a schemelor, fapt pentru care unii autori le încadrează împreună cu defectele logice propriu-zise (blocări la 0, respectiv 1 logic) în familia mai largă a defectelor de curent continuu [10] sau a defectelor logice [11]. Insistînd asupra malfuncționării logice determinată de scurtcircuitele dintre conductoare de semnal, subliniem dependența acestora de dominanța valorii logice specifică circuitelor utilizate, caracteristică în strînsă legătură cu tehnologia de integrare apelată la implementarea schemelor de pe plachetă [10],[11].

Pe lângă defecțiunile logice de tip static, prezentate anterior, mai există o clasă de defecțiuni avînd un mod dinamic de manifestare, sub formă de impulsuri logice, pe care le enumerăm în continuare.

A3. Impulsuri logice eronate ("glitches"). Sub acest nume se definesc de regulă acele impulsuri care apar ca urmare a unor erori de proiectare. Spre exemplu, dacă la proiectarea unui numărător tip modulo aducerea în starea inițială pe linia de resetare, la finele numărării, se face printr-o logică adițională, timpul de propagare prin această logică va determina apariția unui impuls logic eronat la ieșire.

A4. Impulsuri parazite ("spikes"). Aceste impulsuri apar, în general, datorită cuplajelor capacitive între liniile unei magistrale, în momentul tranziției unor semnale cu fronturi crescătoare abrupte. Impulsul parazit, prezent pe linia perturbată un scurt timp, poate determina comanda eronată a altor diapozitive logice cuplate pe linie.

A5. Impulsuri eronate datorate semnalelor cu fronturi diferite ("races"). Acestea sînt similare cu cele descrise anterior și iau naștere cînd semnalele cu fronturi diferite comandă același circuit logic.

A6. Oscilații. Dacă inductivitatea la una dintre intrările unei porți este de valoare ridicată, frontul ascuțit al unui semnal aplicat la intrare poate cauza oscilații, a căror amplitudine să depășească de cîteva ori nivelul de prag al porții, determinînd impulsuri eronate la ieșire. Oscilații similare pot apare și datorită fenomenului de reflexie, evitarea acestora realizîndu-se prin restricții impuse fazei de proiectare tehnologică.

B. Defecțiuni parametrice. Majoritatea acestor așa numite defecțiuni parametrice determină, la o exploatare de durată apariția de neconcordanțe și din punct de vedere funcțional. Sub acest aspect, parametrii de interes sînt, pe de-o parte, cei statici, constînd din tensiuni și curenți de intrare, respectiv ieșire, precum și din curenți de alimentare, iar pe de altă parte, cei dinamici, constînd, în esență, din timpii de propagare, respectiv de tranziție. Aceste defecțiuni au drept efect alterarea comportării dinamice a schemelor, fapt pentru care sînt întîlnite și sub denumirea de defecte de curent alternativ [10]. Ele pot fi provocate de deficiențe multiple ale procesului tehnologic.

În continuare, se impun cîteva precizări referitoare la modul de manifestare a defecțiunilor de tip hard în cazul sistemelor de calcul cu microprocesor, avînd în vedere structura acestora orientată pe magistrale [5]. Distingem trei mari clase de defecțiuni, cu diferite posibilități de apariție :

1) Linii ale magistralei de date scurtcircuitate. Ca urmare, microprocesorul devine incapabil de a citi instrucțiunile corespunzătoare din ROM, sistemul fiind complet dezactivat.

2) Linii ale magistralei de adrese scurtcircuitate. Aceasta va determina imposibilitatea accesului în anumite zone din spațiul de adresare.

3) Conflict pe magistrala de date. Cauza uzuală a defecțiunii se află la nivelul decodificatorului de adrese, care este activat la o adresă diferită de cea prescrisă.

În ceea ce privește defecțiunile care pot apare la nivelul  $\mu P$ , ca prim abonat la magistrală, ele se pot împărți în :

(1) execuția eronată a anumitor instrucții, (2) interacțiunea sau defecțiunea la nivelul registrelor interne și (3) sensibilitatea la anumite secvențe de instrucții.

Printre defecțiunile hard cele mai răspîndite la nivelul memoriilor de tip RAM, caracterizate prin densitate mare de integrare, distingem :

a) Defectarea decodificatorului de adrese. Aceasta înseamnă că anumite zone de memorie nu pot fi adresate.

b) Înscrieri multiple. Înscrierea într-o celulă a unei capsule de memorie este însoțită de înscrierea a aceleași date în mai multe celule.

c) Sensibilitate la modele de biți. Înscrierea unei valori într-o celulă  $x$  va determina modificarea conținutului unei alte celule  $y$ , chiar dacă celulele au fost adresate corect.

d) Blocarea amplificatoarelor de ieșire. Se manifestă prin tendința de a favoriza valoarea unui bit după citirea unui lung șir de biți similari.

e) Împrospătarea necorespunzătoare.

f) Timp de acces mărit la revenire după înscriere. Timpul de acces poate crește datorită saturării amplificatorului de intrare/ieșire.

g) Întreruperi și scurtcircuite în structura internă.

Cauzele care duc la apariția defecțiunilor de tip hard în memoriile RAM sînt următoarele : metalizare săracă și

întreruperea legăturilor la paduri; defecțiuni la nivelul stratului de oxidare; contaminare cu ioni.

Defecțiunile ce pot apărea în memoriile de tip ROM sînt incluse în cele caracteristice pentru memoriile de tip RAM.

Prezentarea modului de manifestare și a cauzelor de apariție a defecțiunilor hard poate fi adîncită din mai multe puncte de vedere, evident în funcție și de gradul de complexitate a sistemului numeric implementat. Aceasta, însă, prezintă interes doar pentru defecțiunile cu probabilitate mai mare de apariție, corespunzător cu etapa de realizare, în care se află produsul. O prezentare detaliată a fost realizată de autor în [44].

### 1.3.2. DEFECȚIUNI SOFT

Defecțiunile de tip soft le vom defini, de fapt, prin erorile ce apar în cadrul programului. Din punctul de vedere al caracterului nepermanent de manifestare o modalitate de clasificare ar fi următoarea:

1. Instrucțiuni eronate. Prezența lor determină ca programul să nu fie executat în maniera pentru care a fost conceput. Aceeași situație apare și datorită omisiunii unor instrucții, adresare incorectă, etc.

2. Defecțiuni latente. Fie o parte dintr-un program, unde o operație de adunare este urmată de o instrucție de salt necondiționat. Dacă instrucția de salt (cod C3) este schimbată din greșeală cu o instrucție de salt condiționat "jump-non-zero" (cod C2), programul se va desfășura în modul așteptat atît timp cît rezultatul adunării registrului cu acumulatorul este diferit de zero. În cazul în care rezultatul este zero, saltul nu se va efectua și programul va continua cu execuția altor instrucțiuni, ceea ce evident nu se dorește. Erorile se pot datora instrucțiunilor greșite în program sau chiar defecțiunilor de tip hard. Din acest motiv defecțiunile de tipul menționat ar putea fi clasificate printre cele hard. Așa cum se poate observa, singura diferență dintre cele două instrucții de salt o constituie bitul cel mai puțin semnificativ.

3. Defecțiuni datorate timpului. Spre exemplu, în unele programe de comunicație între procesor și diverse echipamente periferice, între care există diferențe de viteză, rata de transmisie este controlată prin software necorespunzător.

Deși defecțiunile soft ca și cele hard, cauzează pierderea datelor, dispozitivul de memorie, în speță de tip RAM, nu suferă o defectare fizică. Recitirea celulei defecte va asigura aceeași dată eronată, în schimb după reînscriserea datei celula va funcționa corect.

Aceste erori soft la nivelul memoriilor se pot datora perturbațiilor prin diafonie și pe barele de alimentare.

O sursă principală a erorilor de tip soft la memoriile RAM se datorează particulelor alfa, care influențează sarcina celulei, conducând la modificarea valorii binare a acesteia. Fenomenul s-a intensificat pe măsura creșterii densității de integrare a memoriilor, prin reducerea atât a mărimii cât și a sarcinii celulelor. Dacă în trecut suportul de încapsulare era singura sursă de particule alfa care puteau conduce la erori, dimensiunile reduse de astăzi sînt sensibile și la radiația cosmică [13], [14]. O ameliorare în această direcție a fost totuși obținută, recent, prin realizarea unor ecrane protective din material semiconductor, aplicate direct pe suprafața activă a dispozitivului [15].

Din cauza caracterului aleator de manifestare punerea în evidență a acestor tipuri de defecțiuni este extrem de dificilă. Mai mult decît atât, rata defecțiunilor tranzitorii depășește cel puțin cu un ordin de mărime pe cea a defecțiunilor permanente. Impotriva lor deosebit de eficace devine utilizarea tehnicilor de testare concurrentă, de corecție a erorilor pe bază de coduri [76],[79],[87], sau de proiectare tolerantă la defecțiuni. Acesta este domeniul în care orientăm cercetarea în prezenta lucrare.

### 1.3.3. MODELE DE DEFECȚIUNI

Cîteva dintre modelele mai uzitate, sînt prezentate în continuare.

#### a. Modelul de defecțiune "punere pe" ("stuck-at")

Este cel mai răspîndit model de defecțiune și a apărut odată cu primele familii de circuite logice. Modelul de "punere pe" și-a păstrat utilitatea, chiar cu creșterea complexității tehnologiei de integrare a componentelor, pe de-o parte datorită simplității, iar pe de altă parte din cauza eficienței, dovedită de experiență, pe care o au testele dedicate defecțiunilor de "punere pe" în detecția și a altor tipuri de defecțiuni.



Cu toate acestea, există situații, datorate apariției circuitelor MOS și a utilizării dispozitivelor de tip RAM, în care validitatea acestui tip de model de defecțiune trebuie reconsiderată.

b. Modelul de defecțiune "întrerupere" ("open circuit")

Defecțiunile de tip întrerupere în tehnologia TTL sînt, în general, acoperite de modelul de defecțiune "punere pe". Ca urmare, considerarea separată a acestui tip de defecțiune nu mai este necesară. Totuși, o dată cu apariția tehnologiilor MOS, această premiză nu se mai menține valabilă, implicînd astfel utilizarea unui model de defecțiune specific.

c. Modelul de defecțiune "punte" ("bridging")

Acesta acoperă, de fapt, defecțiunile de tip scurtcircuit atît la nivelul circuitelor integrate cît și al plachetei.

d. Modelul de defecțiune de timp ("timing")

În principiu, evitarea utilizării circuitelor logice de tip asincron, în cazul unui proiect, conduce la minimizarea riscului de apariție a erorilor datorate parametrilor de timp. Totuși, în situația în care comportarea dinamică a schemei este dependentă strict de valorile acestor parametri, utilizarea unui model de defecțiune de timp apare ca necesară, deși inserarea acestui tip de defecțiune într-un circuit funcțional corect, sau simularea devine extrem de dificilă.

# SISTEME NUMERICE TOLERANTE LA DEFECTĂRI

### 2.1. ELEMENTE ALE STRATEGIILOR DE TOLERANȚĂ LA DEFECTĂRI

Obiectivele propuse în prezenta lucrare sînt orientate cu precădere spre tratarea erorilor de tip tranzitoriu sau intermitent. O modalitate de abordare a acestei problematici o constituie testarea concurrentă, ca un prim pas spre realizarea unor structuri tolerante la defectări.

Toleranța la defectări într-un sistem digital se realizează prin redundanța la nivel hardware, software, informațional și /sau computațional [62],[65],[73]. O astfel de redundanță poate fi implementată în configurații statice, dinamice sau hibride. O strategie de toleranță la defectări poate include unul sau mai multe din următoarele elemente:

- Mascarea. Corecția dinamică a erorilor generate.
- Detecția. Detecția unei erori ca simptom al unei defecțiuni.
- Izolarea. Prevenirea propagării erorii peste anumite granițe definite.
- Diagnoza. Identificarea modulului defect responsabil pentru eroarea detectată.
- Reparația/reconfigurarea. Eliminarea sau înlocuirea unei componente defecte sau mecanism prin șuntarea lui.
- Restabilirea. Corecția sistemului la o stare acceptabilă pentru a continua funcționarea.

Pentru o operare pe termen scurt ultrafiabilă, cînd nu există timp disponibil pentru diagnoza și reparația off-line, se prevede o configurație statică sau pasivă de elemente pentru a masca un număr maxim dat de defecțiuni.

Redundanța dinamică, pe de altă parte, implică comutarea de module sau reorientarea canalelor de comunicație la apariția defecțiunilor. Componentele defecte sînt detectate, diagnosticate și reparate sau înlocuite.

În soluția hibridă, o configurație statică de bază maschează un număr de defecțiuni, în timp ce modulele defecte sînt detectate și înlocuite în această configurație. Redundanța hibridă este convenabilă pentru aplicații de termen lung

ultrafiabile în care probabilitatea defectărilor multiple este mare.

Aplicațiile de înaltă disponibilitate nu impun în mod necesar operarea neîntreruptă fără erori, deși bazele de date și alte resurse critice trebuie protejate. În asemenea cazuri, se preferă detecția și izolarea erorilor în cadrul modulelor înlocuibile, în loc de mascare. Funcționarea sistemului este apoi oprită pentru a opera diagnoza, reconfigurarea și restabilirea.

În continuare, se indică sintetic aceste strategii reliefându-se mecanismul tolerării defectelor [21], [57], [58], [64], [66], [67], [72], [75].

A. Diagnosticarea defectărilor și înlocuirea componentelor defecte.

A.1. Cu structură redundantă selectivă : diagnosticarea elementelor se face individual pentru fiecare componentă.

A.1.1. Fără elemente funcționale de rezervă : are loc autodiagnosticarea defectelor și oprirea funcționării sistemului.

A.1.2. Se face apel la elementele funcționale de rezervă.

A.1.2.1. Rezervă activată.

A.1.2.2. Rezervă neactivată.

A.2. Cu structură redundantă masivă : diagnosticarea se face prin compararea funcțiilor de ieșire ale elementelor funcționale.

A.2.1. Cu posibilitatea de diagnosticare a elementelor defecte.

A.2.1.1. Formarea unor elemente perechi prin aplicarea unei rezerve la apariția defectului : sistem "duplex dinamic".

A.2.1.1.1. Rezervă activată.

A.2.1.1.2. Rezervă neactivată.

A.2.1.2. Continuarea funcționării numai a elementului în stare de funcționare fără a mai utiliza elementul defectat: degradarea securității sistemului (sistem "duplex-simplex").

A.2.2. Fără posibilitatea de diagnosticare a elementelor defecte: la apariția defectărilor se utilizează elemente de rezervă.

A.2.2.1. Se utilizează elemente perechi de rezervă: "sistem N-duplex".

A.2.2.1.1. Rezervă activată.

A.2.2.1.2. Rezervă neactivată.

A.2.2.2. Continuarea funcționării pe o singură unitate funcțională (se face apel la o singură rezervă); se produce degradarea securității sistemului.

A.2.2.2.1. Rezervă activată.

A.2.2.2.2. Rezervă neactivată.

A.2.3. Fără utilizarea elementului de rezervă la apariția defectării.

A.2.3.1. Sistemul își întrerupe automat funcționarea la detectarea unei defectări: sistem "duplex" cu oprire.

B. Mascarea defectărilor.

B.1. Cu structură redundantă masivă.

B.1.1. Redundanță modulară cu N unități: sistem NMR.

B.1.1.1. Cu detecția defectărilor.

B.1.1.1.1. Eliminarea elementului defect: "self purging system".

B.1.1.1.2. Cu oprirea funcționării sistemului la apariția a  $(N-1)/2$  defecte.

B.1.1.1.3. Continuarea funcționării pe o singură unitate: "TMR simplex".

B.1.1.2. Fără detecția defectărilor.

B.1.2. Mascarea intrinsecă a defectărilor.

B.1.2.1. Utilizarea de structuri redundante de tip "quading logic".

B.1.2.2. Utilizarea de circuite cu securitate intrinsecă de tipul "fail safe".

B.2. Cu structură redundanță selectivă: utilizarea de coduri corectoare de erori.

B.2.1. Cu detecția elementelor defecte și oprirea sistemului atunci când a fost atins un număr apriori stabilit.

B.2.2. Fără detecția elementelor defecte.

C. Hibridă.

C.1. Utilizare de coduri corectoare de erori și diagnosticarea elementelor defecte: se înlocuiește elementul defect cu un element de rezervă.

C.1.1. Rezervă activată.

C.1.2. Rezervă neactivată.

În continuare vom detalia câteva aspecte semnificative.

1. Detecția, mascarea și corecția erorilor. Complexitatea structurii unui sistem numeric influențează capacitatea de a distinge erorile de valorile corecte. Erorile care apar în elementele de memorare a datelor, cum ar fi registrele și memoriile, sau în timpul transmisiei datelor pe magistrale sau legături de rețea, sînt mai ușor de detectat ca erorile provenind din modulele care generează sau transformă datele. Mascarea sau corectarea erorilor este mai dificilă deoarece necesită copii multiple ale unui element sau alt tip de redundanță, astfel încît datele corecte să poată fi extrase din informația redundantă. Detecția și corecția erorilor poate fi concurentă cu operarea normală a sistemului sau poate fi executată off-line în timpul intervalelor dedicate testării.

2. Coduri detectoare și corectoare de erori. Teoria codurilor reprezintă mecanismul cel mai larg dezvoltat în vederea detecției și corecției erorilor în sistemele numerice, în general implicînd o redundanță mai mică decît alte scheme de detecție și corecție [68].

Codurile detectoare și corectoare de erori diferă într-o gamă largă privitoare la proprietățile de detecție și corecție, complexitatea codificării și decodificării și eficiența codului [78],[79],[80],[85]. O trecere în revistă a principalelor tipuri

de coduri utilizate se va face în următorul capitol.

3. Logica de autoverificare. Au fost realizate deja câteva circuite experimentale VLSI, avînd implementate în întregime circuite de autoverificare. Fiecare circuit de autoverificare are intrări și ieșiri codificate, de regulă în forma a 2 biți, prin care pentru fiecare linie există două cuvinte de cod valide și două în afara codului. Un circuit este calificat ca sigur la defectare, dacă, pentru oricare defecțiune specificată din circuit, acesta nu va genera nicodată la ieșire un cod incorect, atunci cînd se stimulează la intrare un cuvînt de cod corect. Pe de altă parte, un circuit autotestabil va da la ieșire un cuvînt din afara codului pentru cel puțin un cuvînt de cod la intrare la fiecare defecțiune posibilă. Un circuit total autotestabil are ambele proprietăți de sigur la defectare și autotestare și prin urmare nici o defecțiune internă nu poate converti o intrare eronată într-o ieșire validă și cel puțin o intrare normală va detecta fiecare defecțiune internă posibilă.

În ultimii ani s-a manifestat un interes crescînd pentru tehnicile de testare de tip "built-in" (BIT) [24]. Prin aceste tehnici se adaugă suficientă logică suplimentară la un modul sau circuit integrat ca să nu mai fie nevoie de un echipament extern pentru testare.

O tendință modernă de proiectare este de a utiliza blocuri de autoverificare care să asigure detecția concurrentă a erorilor în circuitele integrate. Astfel, au fost dezvoltate module de autoverificare atît pentru rețele logice cît și pentru unități centrale de calcul, contribuind la dezvoltarea circuitelor VLSI tolerante la defectări [26], [27], [28], [29], [60], [61], [74], [81], [82].

4. Redundanța modulară în vederea detecției și mascării erorilor. Frecvent, pentru circuite care generează sau transformă informația, redundanța modulară este singura soluție disponibilă pentru detecția și corecția erorilor [86]. În figura 2.1 se arată cea mai simplă soluție pentru detecția erorilor. Ieșirile a două

module identice sînt comparate, la fiecare tact, evidențiindu-se

defectarea unuia dintre ele prin formarea semnalului corespunzător de indicare a erorii [19],[21]. Sistemul cu această structură detectează prezența unui defect în sistem (atît timp cît nu intervine același tip de defect simultan în




Fig. 2.1. Redundanța modulară în vederea detecției erorilor: a - cu logică de comparare externă; b - cu logică de comparare internă circuitului integrat.

cele două module funcționale), dar nu poate identifica modulul defect. Pentru diagnoză este necesară oprirea sistemului. În figura 2.1b se prezintă varianta în care compararea se realizează în interiorul circuitului integrat. De menționat faptul că dublarea unui sistem nu aduce întotdeauna o creștere a fiabilității acestuia.

Pentru a asigura o funcționare continuă se utilizează dispozitive suplimentare de detecție a erorii, permițând autoverificarea modulelor duplicate. Figura 2.2a ilustrează faptul că atunci când un modul semnalizează o eroare, el poate fi dezactivat în timp ce celălalt modul continuă să furnizeze informația corectă, mascând de fapt defecțiunea. În figura 2.2b se prezintă un sistem duplex configurat în două perechi de module care se autoverifică, ca în figura 2.1.

Funcționarea neîntreruptă este adesea asigurată prin votul majoritar al ieșirilor a trei sau mai multe module identice, mascând defecțiunile minorității. În mod extensiv s-a utilizat soluția redundanței triple modulare, în sisteme ultrafiabile aerospațiale și industriale, cu majoritatea de două voturi din




Fig. 2.2. Redundanța modulară în vederea mascării erorilor:  
 a - prin două module autoverificabile; b - prin două perechi de module care se autoverifică.

trei, mascându-se defecțiunile la nivelul unui singur modul. O acoperire suplimentară a defectelor poate fi obținută cu  $N$  module dispuse într-o configurație hibridă redundantă modular, în care modulele defecte sînt înlocuite în cadrul unui nucleu configurat triplu modular. Configurația hibridă redundantă modular poate masca căderile tuturor modulelor, în afară de două, comparativ cu simpla majoritate din sistemele de votare.

O problemă esențială în redundanța modulară este asigurarea sincronizării modulelor replicate. Au fost studiate pe larg scheme de generatoare de tact și alte măsuri de sincronizare [30], cîteva circuite VLSI recente incluzînd configurația pentru sistemul duplex.

Proiectarea sistemelor tolerante la defectări prin utilizarea redundanței a fost abordată și sub aspectul unei teorii generale. Aceasta permite proiectarea structurilor tolerante la defectări la nivel de sistem, la nivel de poartă, sau la ambele nivele [31].

5. Izolarea defecțiunilor. Pentru a proteja resursele critice ale sistemului și minimiza timpul de restabilire, erorile trebuie limitate la modulul în care au apărut. În mod

tipic, granițele de limitare a erorilor sînt definite ierarhic, cu erorile limitate la nivelul cel mai de jos a modulului înlocuibil sau reparabil. Granițe suplimentare sînt stabilite în jurul subsistemelor ce conțin aceste module.

Granițele de limitare pot fi stabilite în două moduri: Fiecare modul își poate verifica propriile ieșiri sau fiecare poate verifica informația primită. Cea mai uzuală soluție este de a cere ca fiecare modul să verifice informația primită și să corecteze sau să blocheze datele eronate la nivelul interfeței.

Dacă un modul este responsabil pentru propria ieșire, devine necesară o graniță de limitare a erorilor. La interfața dintre modul și magistrala sistem sau canal de comunicație va fi plasat un circuit de detecție sau corecție a erorilor, împreună cu un circuit capabil să dezactiveze ieșirea modulului. Dacă nu este posibilă corecția erorii, modulul defect trebuie izolat pentru a preveni propagarea erorii, de regulă fiind efectiv oprit. Un dezavantaj în această configurație este acela că interfața cu modulul adesea nu poate proteja sistemul împotriva defectărilor propriilor circuite ale interfeței.

6. Reconfigurare și reparare. Un sistem poate fi reparat atît prin înlocuirea modulului defect cu unul de rezervă sau prin reconfigurarea structurii sistemului sau redistribuirea sarcinilor de lucru pe celelalte module din sistem [77]. Înlocuirea unui modul restabilește sistemul la deplină capacitate de funcționare, însă necesită module redundante neutilizate în funcționarea normală.

Multe strategii de reconfigurare utilizează toate componentele sistemului în acest sens. La apariția unei defecțiuni capacitatea sistemului se degradează prin redistribuirea sarcinilor de lucru între celelalte resurse. Redundanța sistemului se reduce afectînd pe mai departe toleranța la defectări. Sistemul de calcul al navetei spațiale este un exemplu al acestei strategii [19].

Unitățile înlocuibile pot fi "calde" sau "reci", pentru o rezervă caldă nefiind necesară inițializarea cînd se comută în sistem. La proiectarea sistemului trebuie apreciat costul rezervelor neutilizate în raport cu timpul de inițializare, atunci cînd se decide între rezerve calde sau reci.

Dacă un modul defect nu este înlocuit, capacitatea de operare a sistemului se degradează ca urmare a redistribuirii sarcinilor între resursele rămase active.



7. Restabilirea sistemului. Dacă o eroare nemască s-a produs prin sistem sau dacă hardware-ul sau software-ul sistemului a fost reconfigurat, este necesară o perioadă de restabilire pentru a corecta sistemul. Timpul între apariția și detecția unei erori determină totalul daunelor și lungimea perioadei de restabilire.

Majoritatea schemelor de restabilire a sistemului refac capacitatea de operare la o stare prealabilă corectă sau la un punct de restabilire. Un procesor este adus înapoi la un punct de restabilire prin refacerea registrelor și memoriilor la starea salvată, invalidarea memoțiilor (cache) și forțarea datelor din acestea de a fi restabilite din memoria globală. Datele globale sînt protejate, de regulă, prin protocoale redundante care permit actualizarea sau refacerea în urma unei defecțiuni. În sistemele multiprocesor cu memorie partajată, datele globale și listele de sarcini care trebuie executate sînt păstrate în memoria partajată, permițînd procesoarelor să continue automat cu sarcinile din listă, pe măsură ce procesoarele defecte sînt dezactivate. Această soluție ajută, de asemenea, de a echilibra sarcinile pe procesoarele individuale [77].

## 2.2. ARHITECTURI HARDWARE SI SOFTWARE TOLERANTE LA DEFECTĂRI

Aplicațiile critice în timp real ale sistemelor numerice reclamă posibilitați de toleranță la defectere nu numai pentru componentele hardware dar și pentru componentele software [32]. Cu toate că în literatură toleranța la defectări a părții software a fost puțin tratată, această problemă devine din ce în ce mai serioasă pe măsură ce software-ul crește în complexitate și ca urmare nu poate fi cu certitudine validat.

Cele mai bine documentate tehnici pentru toleranța erorilor de proiectare software sînt soluția "recovery block" (RB) și "N-version programming" (NVP). Într-o proiectare diversificată, diferitele sisteme produse dintr-o specificație comună se vor numi "variante". O proiectare diversificată are cel puțin două variante și în plus un element de decizie, care monitorizează rezultatele execuției variantei, asigurînd condițiile inițiale și intrările. Specificația comună trebuie să adreseze explicit punctele de decizie, adică trebuie să

stabilească cînd se iau decizii și pe ce date se bazează (datele procesate de elementul de decizie) [33]. În prima soluție menționată anterior, variantele sînt denumite alternative și elementul de decizie este un test de acceptanță, care este aplicat secvențial rezultatelor alternative. Dacă rezultatele primei alternative nu satisfac testul de acceptanță, se va executa a doua alternativă. În cea de-a doua soluție, variantele sînt denumite versiuni și elementul de decizie este un vot bazat pe toate rezultatele versiunilor.

Arhitecturile hardware tolerante la defectări echivalente cu RB și NVP sînt cele cu rezervare pasivă și respectiv redundanță N-modulară. O a treia soluție la toleranță la defectări hardware, redundanța activă dinamică, este de asemenea foarte răspîndită, în special cînd se bazează pe componente autoverificabile, dar nu este descrisă în literatură ca o tehnică generică pentru toleranța la defectări software. Cu toate acestea au fost dezvoltate în trecut programe de autoverificare. Un astfel de program rezultă din adăugarea redundanței la un program astfel încît să-și poată verifica comportarea dinamică în timpul execuției. O componentă software de autoverificare constă atît dintr-o variantă cît și dintr-un test de acceptanță sau din două variante și un algoritm de comparare.

Toleranța la defectări este asigurată de funcționarea paralelă a cel puțin două componente autoverificabile, o componentă asigurînd serviciul sau rezultatele aplicației, în timp ce cealaltă componentă rămîne rezervă caldă. Cînd componenta caldă cade, rezerva continuă să asigure serviciul. Procesarea erorii se face astfel prin detecția erorii și posibilitatea comutării rezultatelor. Această soluție poartă numele de "N self-checking programming" (NSCP). Cînd o componentă de autoverificare software se bazează pe asocierea a două variante, numai o variantă îndeplinește funcțiile așteptate, în timp ce cealaltă acționează ca un test de acceptanță extins. Fiecare componentă autoverificabilă în NSCP este responsabilă pentru a determina dacă un rezultat este acceptabil, în vreme ce hotărîrea de acceptabilitate în NVP este comună. De asemenea, fiecare test de acceptanță asociat cu o variantă, sau fiecare algoritm de comparare asociat cu o pereche de variante, poate fi același sau poate fi în mod

specific derivat dintr-o specificație comună pentru fiecare variantă sau pereche de variante. Ca în NVP execuția paralelă a componentelor necesită un mecanism de a asigura consistența de intrare.

Majoritatea sistemelor pentru aplicații critice în timp real nu implementează, de fapt, nici o soluție de restabilire la nivel de bloc, nici o soluție NVP, ci se bazează pe o autoverificare software. De exemplu, o soluție în [33] se bazează pe execuția paralelă a două variante care opresc operarea când compararea rezultatelor lor pune în evidență o eroare.

Un alt considerent important în restabilirea sistemului este noțiunea de variabile locale și globale pentru componente. În general, restabilirea din eroare implică ca programul dintre două puncte de decizie să fie de tip procedură, astfel ca activarea și comportarea lui să nu depindă de vreo stare internă. Cu alte cuvinte, toate datele necesare trebuie să fie date globale.

Privitor la arhitecturile care tolerează atât defecțiunile hardware cât și software se disting două niveluri de toleranță la defectări : arhitecturi care tolerează o defecțiune și arhitecturi care tolerează două defecțiuni consecutive.

Dintre factorii implicați în proiectarea toleranță de defectare, doi sînt deosebiți de importanți: numărul de variante și nivelul la care se aplică toleranța la defectare.

În afară de considerentele de ordin economic, numărul de variante pentru o metodă dată de toleranță la defectări este direct legat de numărul de defecțiuni care trebuie tolerate. Natura soft sau hard a defecțiunilor software afectează semnificativ arhitectura numai atunci cînd aceasta trebuie să tolereze mai mult de o defecțiune. Trebuie remarcat aici că, o arhitectură care tolerează o defecțiune hard poate de asemenea să tolereze, în mod teoretic, o secvență infinită de defecțiuni soft, considerînd că nu există coincidențe de defecțiuni.

Relația dintre probabilitatea unor asemenea defecțiuni și numărul de variante este dificil de stabilit, datorită unei multitudini de factori cu influențe contrare.

## DETECȚIA ȘI CORECȚIA ERORILOR PE BAZĂ DE CODURI

Codificarea informațiilor din sistemele de calcul a găsit o largă varietate de aplicații, inclusiv pentru memorii de mare viteză și de masă și chiar pentru procesoare.

Aplicarea teoriei codurilor în calculatoare dă naștere la o disciplină distinctă de codificare în transmiterea informației, impunându-se satisfacerea a trei cerințe restrictive: viteză, putere consumată și arie de integrare.

### 3.1. CONTROLUL ERORILOR ÎN MEMORIILE DE MARE VITEZĂ

Memoriile de tip "cashes" de mare viteză și memoriile principale sînt susceptibile de erori soft. Datorită acestui fapt s-au utilizat în proiectare coduri detectoare și corectoare de erori. Pentru ca un cod să fie util la memoriile de mare viteză, structura sa trebuie să permită codificarea și decodificarea paralelă rapidă.

#### Coduri detectoare și corectoare de erori la nivel de bit.

În memoriile de mare viteză, cel mai des utilizate sînt codurile detectoare de erori singulare și corectoare de erori duble (SEC-DED codes). Aceasta se justifică deoarece multe memorii semiconductoare RAM sînt organizate pe un bit de date și prin urmare orice defecțiune într-o capsulă se manifestă ca un bit eronat în cuvîntul de date.

Coduri..Hasiao. Se consideră 2 vectori de lungime  $k$ , de pondere impară. Se numește ponderea unui vector numărul componentelor sale diferite de zero. De remarcat că suma a doi vectori de lungime  $k$  cu pondere impară este un vector de lungime  $k$  cu pondere pară. Pe baza acestei proprietăți se poate construi un cod SEC-DED cu  $k$  biți de control.

Cercetările arată că utilizarea codurilor SEC-DED cu coloane de pondere impară are două avantaje practice: simplitatea codificării/decodificării și probabilitatea scăzută de decodificare eronată. Aceste coduri sînt, prin urmare, larg utilizate, spre exemplu în sistemele IBM, Cray și Tandem. Circuitele integrate comerciale disponibile pentru detecția și corecția paralelă a erorilor sînt bazate pe astfel

de coduri [22],[23],[87].

Codificarea în cazul erorilor multiple. Eroșile soft, în memoriile de mare densitate, pot apare alături de alte erori hard existente, dînd naștere la erori multiple care nu sînt corectabile cu codurile SEC-DED.

Metoda directă de a corecta erorile multiple este de a utiliza coduri corectoare de erori multiple. Dintre acestea, o răspîndire mare au căpătat codurile corectoare de erori duble, cel mai cunoscut fiind codul Bose-Chaudhuri-Hocquenghem (BCH). În [37] se prezintă o metodă de realizare a decodificatoarelor rapide pentru codurile BCH și Reed-Solomon, destinate corecției erorilor multiple. Aceste coduri reclamă însă de două ori mai mulți biți de control ca în cazul codurilor SEC-DED și prin urmare decodificarea devine mai complexă.

În vederea soluționării problemelor menționate s-au propus tehnici care utilizează extensii ale codurilor SEC-DED. Aceste tehnici utilizează "corecția la ștergere" pentru erorile a căror locație este deja cunoscută apriori. Cunoașterea locației permite unui cod cu distanța 4 (cod SEC-DED) de a corecta pînă la trei ștergeri. Într-o altă metodă (address skewing) erorile multiple de la aceeași adresă sînt dispersate ca erori singulare la diferite adrese. Erorile singulare pot fi apoi corectate [38]. O altă tehnică pentru corecția erorilor multiple (read-retry-technique) utilizează cicluri repetate de citire pentru a elimina erorile software. Un exemplu este circuitul comercial DP 8400 [22].

Pe baza codurilor SEC-DED au fost propuse circuite care realizează detecția și localizarea concurrentă a defecțiunii în condiții normale de intrare, asigurîndu-se o indicație separată internă a defecțiunii [39].

Coduri detectoare și corectoare de erori la nivel de byte. În anumite aplicații este recomandabil de a avea un cod corector de erori capabil de a corecta/detecta atît erori la nivel de byte cît și la nivel de bit.

Coduri corectoare de erori la nivel de byte. Codul, cunoscut sub numele de cod SbEC, este capabil de a corecta toate erorile de b biți la nivelul unui singur byte [36].

Deoarece codurile SbEC nu garantează detecția erorilor duble la nivel de bit, împrăștiate pe distanța de doi octeți, aceste coduri nu sînt utilizate în sistemele de calcul. Se preferă utilizarea codurilor corectoare de b biți dintr-un

byte și de  $b$  biți din 2 octeți, denumite coduri SbEC-DbED. Codurile Reed-Solomon sînt o clasă generală de coduri de orice distanță  $d$  peste  $GF(q)$ , din care, ca un caz aparte, se pot

deriva codurile SbEC-DbED de distanță 4 peste  $GF(2)$ .

O clasă de coduri, avînd lungimile de cod și de byte arbitrare, a fost propusă de Kaneda și Fujiwara în [36].

Un tip interesant de cod SbEC-SbED este codul modularizat. În [36] se dă un exemplu de cod modularizat S4EC-D4ED (80,64) utilizat în sistemul Fujitsu-380/383. Un alt exemplu de cod SED-DED (80,64) în  $GF(2)$  este prezentat în [41].

Coduri SEC-DED detectoare de erori la nivel de byte. O extensie în continuare, o reprezintă clasa de coduri care detectează erori de un singur byte și corectează erori singulare și detectează erori duble la nivel de bit. Codurile SEC-DED-SbED pot fi atractive, din moment ce implică numai o mică mărire a redundanței. Aceste coduri au fost pe larg studiate, dar un optim care să satisfacă pentru orice lungime arbitrară a lui  $b$  încă nu a fost găsit.

### 3.2 CONTROLUL ERORILOR ÎN MEMORIILE DE MASĂ

Problemele caracteristice cu benzile și discurile magnetice și cu discurile optice constau în pachete de erori. Codurile R-S detectoare/corectoare de erori, descrise mai sus, intercalate cu alte coduri, împreună cu tehnici de corecție la ștergere reprezintă o soluție eficientă de rezolvare a acestor probleme [80].

Coduri pentru memoriile de bandă magnetică. Datorită densităților și vitezelor crescute ale sistemelor de bandă devine necesară utilizarea unor coduri corectoare de erori mai sofisticate. Noile scheme de codificatoare includ așa numitul "optimal-rectangular code" (ORC) pentru unitățile de bandă de 6250 biți/inch, 9 piste și respectiv "adaptive cross-party (AXP) code" pentru unități cu densități mai mari, 18 piste [36].

Coduri pentru memoriile de disc. Pentru corecția pachetelor de erori la memoriile de disc cu largă utilizare pînă în prezent au fost codurile Fire, aparținînd clasei codurilor ciclice. În sistemele de disc recente aceste coduri au fost înlocuite cu codul R-S intercalat. În afară de acestea

se mai utilizează și alte tehnici importante de restabilire, pentru creșterea fiabilității, cum ar fi saltul peste o zonă defectă, și suplimentarea blocului de date și recitirea.

În cazul discurilor optice digitale este necesară corecția atât a pachetelor de erori cât și a erorilor aleatoare.

Sistemul de stocare digital denumit "compact disc ROM" (CD-ROM) are aproape o capacitate de 580 Mbyte pentru un disc. Aceste sisteme utilizează o dublă codificare R-S SbEC și un cod CRC ("cyclic redundancy check") suplimentar față de un nou cod propus, și anume "cross interleaved R-S code" (CIRC). Cele două coduri R-S utilizate sînt (26,24) și (45,43) peste GF(2). În felul acesta, datele sînt de fapt cvadruplu codificate. Dacă se include, de asemenea, un CRC atunci datele sînt codificate de 5 ori.

Alte sisteme optice răspîndite pentru memoriile de masă ale calculatoarelor sînt "write-once read-many optical disk" (CD-WORM) și "writable or erasable optical disk". Aceste memorii utilizează codul R-S cu distanță mare (distanța 17) și o lungime a cuvintului de cod de 120-140 octeți.

### 3.3. CODURI DE CONTROL A ERORILOR UNIDIRECȚIONALE

Erorile unidirecționale se definesc ca fiind o clasă de erori în care modul de manifestare a erorii se presupune a fi numai de forma 1 la 0 sau 0 la 1 într-un cuvînt de cod particular. Totuși nu există informații prealabile cu privire la care tip de eroare se așteaptă apariția. Prin urmare, într-o transmisie particulară, receptorul poate recepționa două cuvinte succesive cu două tipuri diferite de erori, dar fiecare cuvînt individual conține numai erori de tipul 1 la 0 sau 0 la 1. Se face aici o distincție între aceste tipuri de erori unidirecționale și erorile asimetrice, unde toate cuvintele de cod se presupun a avea același tip de erori, cunoscut în prealabil.

Codurile dezvoltate special pentru erorile unidirecționale au primit numai recent o atenție mai mare [51],[52],[53]. Una din propunerile care se fac în dezvoltarea acestor coduri este aceea că erorile induse de defecțiunile tranzitorii și intermitente sînt limitate numai la un mic număr de erori simetrice, iar restul reprezintă un număr

nelimitat de erori unidirecționale. În consecință, cercetarea a fost orientată spre dezvoltarea unor coduri care să poată corecta t erori simetrice și detecta toate erorile unidirecționale. Presupunerea de aici constă în faptul că aceste defecțiuni cauzează un mic număr de defecțiuni simetrice care necesită a fi corectate, în timp ce defecțiunile care cauzează un număr nelimitat de erori unidirecționale trebuie detectate [36].

### 3.4. CONTROLUL ERORILOR DE PROCESARE

Controlul erorilor de procesare reprezintă subiectul prezentei lucrări. Soluțiile utilizate în prezent, puține la număr, au la bază redundanța masivă.

În figura 3.1 este ilustrat un concept teoretic al corecției erorilor în procesoare, avînd la bază principiul duplicării [42],[43]. Sistemul utilizează patru perechi procesor-memorie.

Fiecare procesor este pe 16 biți, în timp ce memoriile sînt




Fig. 3.5. Corecția erorilor de procesare pe principiul duplicării.

organizate pe 8 biți. Prin urmare, redundanța pentru procesoare este de ordinul 4, în timp ce pentru memorii este de ordinul 2. Ieșirea de 16 biți a fiecărui procesor este codificată cu o versiune de cod R-S (4,2) peste GF(2), rezultînd un cod de 32 de biți. Acest cod poate corecta



oricare byte singular de 8 biți. Ieșirea oricărui procesor este codificată prin codificatoare separate. Fiecare codificator produce numai 8 biți din cuvîntul de cod de 32 de biți. Memoria, asociată cu procesorul  $i$ , stochează al  $i$ -lea byte și, prin urmare, codificatorul pentru procesorul  $i$  produce cei 8 biți corespunzători cu al  $i$ -lea byte. Cu aceste cuvinte, prima memorie a procesorului stochează primul byte, a doua stochează al doilea byte, ș.a.m.d.

La citire, toți cei patru bytes sînt aduși din memorie și decodificați prin decodificator, care poate corecta orice eroare a unui singur byte sau orice eroare de 2 biți în doi octeți diferiți. De remarcat că o avarie la un singur procesor sau memorie afectează numai un singur byte în cuvîntul de cod. În felul acesta, sistemul poate tolera avaria oricărei perechi singulare procesor-memorie. În plus, codul poate corecta ștergeri de cîte un byte și erori singulare la nivel de bit. Astfel, se poate îndepărta pentru reparații o pereche procesor-memorie, sistemul continuînd să funcționeze în baza posibilității de corecție la ștergere. În continuare, orice eroare ce apare la nivel de un bit va putea fi corectată.

Această tehnică pentru controlul erorilor de procesare prezintă în primul rînd dezavantajul unei redundanțe foarte mari. Un alt dezavantaj este legat de faptul că, din moment ce liniile de adresă ale memoriilor nu sînt codificate nu poate avea loc corecția erorilor la operația de scriere.

În general, se apreciază că, în viitor, prin utilizarea unor soluții neconvenționale, prin coduri de control, se va putea asigura un control eficient al erorilor de procesare [36]. O astfel de soluție este propusă în prezenta lucrare.

În acest sens, abordarea problemei controlului prin coduri a erorilor de procesare va porni de la nivelul operațiilor aritmetice și logice, ceea ce se va dezvolta în capitolul următor. Codurile utilizate sînt o generalizare a codurilor cu resturi și prezintă mari asemănări cu codurile ciclice [34],[44],[47].

## CONTROLUL OPERAȚIILOR ARITMETICE ȘI LOGICE PRIN CODURI CU RESTURI

### 4.1 NOȚIUNI TEORETICE

Două numere  $a$  și  $b$  sînt congruente după modulul  $p$  sau modulo  $p$ , dacă diferența lor  $a-b$  este divizibilă prin numărul întreg  $p$ :

$$(a-b) = p \cdot q, q \text{ număr întreg} \quad (4.1)$$

ceea ce se notează

$$a \equiv b \pmod{p}. \quad (4.2)$$

Dacă  $b=r$  este restul împărțirii numărului  $a$  prin  $p$ , se scrie:

$$a \equiv r \pmod{p}. \quad (4.3)$$

Această congruență înseamnă că  $a$  este egal cu suma dintre restul  $r$  și un multiplu întreg  $q$  de modulo  $p$  (sau un multiplu întreg  $q$  de bază  $p$ ):

$$a \equiv r + q \cdot p. \quad (4.4)$$

Deoarece  $r$  este întotdeauna mai mic decît  $p$ , ținînd seama de diferitele valori ale lui  $a$ , acest rest nu poate avea decît  $p$  valori distincte:  $0, 1, 2, \dots, p-1$ .

În continuare se enumeră cîteva proprietăți ale congruențelor [88]. Se consideră următorul sistem de congruențe avînd toate aceeași bază:

$$\begin{aligned} a &\equiv r_1 \pmod{p} \\ &\dots \dots \dots \\ a &\equiv r_n \pmod{p} \end{aligned}$$

1. Cînd se adună congruențe cu același modulo, rezultatul este o congruență avînd tot același modulo:

$$\sum_{i=1}^n a_i \equiv \left( \sum_{i=1}^n r_i \right) \pmod{p}. \quad (4.5)$$

2. Corolar. Dacă o congruență se scade din alta cu același modulo, rezultatul este o congruență tot de același modulo:

$$a_1 - a_2 = (r_1 - r_2) \text{ mod } p. \quad (4.6)$$

3. Corolar. Termenii dintr-o congruență pot fi trecuți dintr-o parte în alta, dacă se schimbă semnul.

4. Când se înmulțesc congruențe de același modulo, rezultatul este o congruență tot de același modulo:

$$\prod_{i=1}^n a_i = \left( \prod_{i=1}^n r_i \right) \text{ mod } p. \quad (4.7)$$

5. Corolar. Dacă ambele părți ale unei congruențe sînt ridicate la aceeași putere sau înmulțite cu aceeași constantă, se obține o congruență cu aceeași bază.

6. Congruențele sînt tranzitive. Dacă  $a=b$  și  $b=c$ , atunci și  $a=c$ .

7. Dacă numărul întreg, restul și modulo ale unei congruențe sînt împărțite cu un factor comun, se obține tot o congruență.

8. Dacă numărul întreg și restul unei congruențe sînt împărțite printr-un număr care este factor prim de modulo, se obține tot o congruență.

În general, controlul corectitudinii informației într-un sistem numeric se va putea realiza apelînd la o informație redundantă, rezultată în urma codificării informației de bază [89]. Astfel, considerînd sistemul compus din mai multe blocuri  $Y_i$ , informația redundantă se formează prin determinarea legii de codificare  $C_i$  în raport cu informația de bază. Prelucrarea sau modificarea informației de bază ca urmare a unor operații  $A_i$  implică determinarea unor legi  $K_i$  (care nu coincid cu legile  $A_i$ ) - coincidența se observă numai la dublarea automatelor de control de modificare a informației de control. Aceste transformări trebuie să se producă astfel încît să se obțină ca rezultat îndeplinirea ambelor operații autonome,  $A_i$  peste informația de bază și  $K_i$  peste informația de control, avînd codurile corespunzătoare mutual cu legea inițială  $C_i$ .

Dacă notăm cu  $I_{b_i}$  și  $I_{c_i}$  informația de bază, respectiv de control din blocul  $Y_i$ , prin  $I_{b_i}/A_i$  informația de bază după îndeplinirea asupra ei a operației  $A_i$ , iar prin  $I_{c_i}/K_i$  informația de control după transformarea ei prin legea  $K_i$  atunci pentru realizarea funcției de control trebuie să se

îndeplinească următoarea condiție:

$$\begin{aligned} I_{kb1} &= (C_1) I_{kb1} , \\ I_1 / A_1 &= (C_1) I_{kb1} / K_1, \end{aligned} \quad (4.8)$$

unde simbolul  $\equiv (C_1)$  semnifică coincidența după legea  $C_1$ .

Comparația ce se efectuează după (4.8) reprezintă legea logică de bază în vederea organizării dispozitivelor de control a sistemelor numerice. Construcția dispozitivelor de control pentru diferite operații  $A_1$  se reduce la căutarea acelei operații  $K_1$  asupra informației de control care va îndeplini a doua relație din (4.8) pentru legea codificării redundante  $C_1$ .

Cercetările în acest domeniu sînt orientate în vederea găsirii de noi legi de transformare  $K_1$ , care să conducă la simplificarea controlului [45], [34].

Structura unui dispozitiv de control a informației de bază presupune următoarele:

- biți suplimentari pentru reprezentarea, memorarea și transmiterea informației  $I_{kb1}$  și  $I_{kb1}/K_1$ ;
- convertor al codurilor de control pentru îndeplinirea asupra informației de control a operației  $K_1$ ;
- schema de convoluție și comparare (schema de control) pentru încercarea îndeplinirii operației  $\equiv (C_1)$  corespunzător informației de bază și redundante.

Prin urmare, pentru controlul corectitudinii transformărilor informației de bază este necesar să se îndeplinească următoarele operații:

- să se formeze un cod de control al rezultatului cu ajutorul îndeplinirii operației  $K_1$  asupra biților de control pe durata unui timp de conversie  $t_{conv}$ . De regulă, această operație în timp coincide cu îndeplinirea operației de bază  $A_1$  asupra cuvîntului inițial. De aceea, în continuare, pentru simplitatea exemplului timpul de conversie, atît pentru informația de bază, cît și pentru cea de control, îl luăm egal;
- să se formeze cu ajutorul convoluției codul de control din noul cuvînt care reprezintă rezultatul operației  $A_1$  pe timpul  $t_{conv}$ .
- se compară între ele codul de control format din rezultatul operației  $K_1$  și codul de control care se obține cu ajutorul convoluției rezultatului operației  $A_1$  pe timpul de comparație

$t_{comp}$ .

Prin urmare, timpul total de control este evaluat, de regulă:

$$t_{control} = t_{conv} + t_{comp}$$

În situația asigurării controlului neîntrerupt al blocului care execută un program, adică pentru organizarea controlului tuturor operațiilor în blocul dat  $Y$ , este necesar să existe o astfel de lege  $C$ , de codificare a informației care să permită îndeplinirea condiției (4.8). În caz general, aceasta înseamnă că pentru fiecare bloc trebuie să se îndeplinească  $K_{11}, \dots, K_{1w}$ , diferite operații asupra informației de control, corespunzător celor  $1, \dots, w$ , operații ale blocului. De aceea, alegerea tipului de lege  $C$ , va trebui să se facă pentru fiecare caz în parte de bloc funcțional.

Apare evident, din analiza relației (4.8), o distincție clară între organizarea controlului circuitelor "pasive", adică de transmisie și stocare a informației și a celor "active", care conduc la transformarea informației de bază, în urma unor operații aritmetice și/sau logice.

Controlul circuitelor "pasive" se poate realiza:

- după modul (pentru diferite metode de determinare a caracteristicii de control);
- cu utilizarea codurilor detectoare și corectoare de erori (cod Hamming, cod ciclic etc).

Funcțiile de control a dispozitivelor pentru controlul acestor circuite conduce la utilizarea numai a primei coincidențe din condiția (4.8), astfel că informația de intrare coincide cu cea de ieșire pentru circuitul controlat.

Pentru primul caz, există două feluri de control după modul: al numărului și al cifrei. Prin controlul numărului codul de control  $r$ , sau cuvântul care se compară reprezintă în sine restul de la împărțirea numărului  $A$  la modulul de control  $p$ . Cu alte cuvinte  $r$ , în acest caz reprezintă cel mai mic rest al numărului  $A$  după modulul  $p$ . De aceea controlul numărului se numește control după rest sau după reziduuri:

$$A = r, \text{ mod } p \quad (4.9)$$

Prin controlul cifrei codul de control  $r'$ , a numărului  $N$  se

determină ca rest de la împărțirea sumei cifrelor numărului la modulul de control  $d$  (pentru claritate s-a notat modulul de control al numărului cu  $p$ , iar cel al cifrei cu  $d$ ). Prin aceasta, în caz general, numărul  $A$  poate fi reprezentat în orice sistem de numerație în baza  $b$ :

$$\sum_{i=0}^{n-1} a_i \equiv r'_i \pmod{d}, \quad (4.10)$$

unde  $a_i = 0, 1, 2, \dots, b-1$  este valoarea ordinului  $i$  a numărului  $A$ ,  $n$  este numărul ordinului numărului  $A$  în sistemul de numerație  $b$ . În prezent pentru controlul informației "pasive" s-au răspândit câteva cazuri particulare de control după modul și anume codul de control cifric al parității (imparității) numărului de unități binare după modul, respectiv controlul după resturi prin modulele 3 și 7 [45], [44], [89].

Controlul parității (imparității) unităților binare dintr-un cuvânt exprimat în sistemul binar de numerație ( $b=2$ ) reprezintă de fapt cazul particular de control cifric pentru care codul de control al numărului este egal cu suma cifrelor numărului  $A$  după modulul  $d=b$ .

Caracteristica de control a parității  $P_a$  a numărului  $A$  prin metoda de control cifric reprezintă în sine suma după un modul oarecare a cifrelor numărului  $A$ :

$$P_a = \left( \sum_{i=0}^{n-1} a_i \right) \pmod{d}. \quad (4.11)$$

În scopul detecției erorii ce afectează numărul  $A$  se propune un cod de control al numărului pe baza unei metode numerice sub forma [89]:

$$Q_a = (d-1-P_a) \pmod{d}. \quad (4.12)$$

În situația în care informația relativă la numărul  $A$  împreună cu codul de control  $Q_a$  se pierde, ca urmare a erorii, rezultă:

$$\left[ \left( \sum_{i=0}^{n-1} a_i \right) \pmod{d} \right]_{er} = 0 \pmod{d}$$

și  $Q_{ser} = 0$ .

Schema de control formează codul de control  $Q'$  al numărului  $A$ , în conformitate cu (4.11) și (4.12), sub forma:

$$Q' = [d - 1 - \left(\sum_{i=0}^{n-1} a_i\right) \bmod d] \bmod d = d - 1 - Q = d - 1. \quad (4.13)$$

Pentru orice modul de control ( $d > 1$ ),  $Q' \neq 0$  și prin urmare  $Q' \neq Q$ . Prin urmare, la pierderea informației numărului împreună cu caracteristica de control, necoincidența codului  $Q'$  și  $Q$  va fi semnalizată de schema de comparație printr-un semnal de eroare.

Pentru numere binare, cu modulul de control  $d = b = 2$ , determinarea codului de control conduce la calculul de imparitate a numărului comun de semne binare în cuvânt:

$$Q = [1 - \left(\sum_{i=0}^{n-1} a_i\right) \bmod 2] \bmod 2. \quad (4.14)$$

În ceea ce privește controlul după resturi, caracteristica de control  $r_p$  a numărului  $A$  reprezintă restul de la împărțirea numărului dat la modulul de control  $p$ :

$$r_p = A \bmod p. \quad (4.15)$$

Utilizarea acestei metode de control în cazurile practice, conduce la elaborarea unor scheme de convoluție pentru calculul codurilor de control, evitându-se astfel efectuarea de fiecare dată a operației de împărțire propriu-zisă.

Și în acest caz, controlul poate fi efectuat în două moduri:

1. Controlul numărului după modulul  $p$ . Prin metoda de control a numărului restul se determină în concordanță cu următoarea dependență (numărul  $A$  se exprimă într-un sistem de numerație cu baza  $b$ ):

$$r_p = \left(\sum_{i=0}^{n-1} a_i \cdot b^i\right) \bmod p = \sum_{i=0}^{n-1} [a_i(b^i) \bmod p] \bmod p. \quad (4.16)$$

În sistemul de numerație binar codul de control este:

$$r_p = \sum_{i=0}^{n-1} [a_i(2) \bmod p] \bmod p. \quad (4.17)$$

unde  $a_i = 0;1$  este valoarea celui de-al  $i$ -lea bit a numărului binar. Relația conduce de fapt la calculul unităților codului numărului ținând cont de ponderea bitului. Valoarea factorului  $2^{i \bmod p}$ , numit coeficient de pondere a bitului, depinde de poziția bitului  $i=0,1,\dots,n-1$  și modulul de control  $p$ .

În vederea detecției pierderii informației numărului împreună cu caracteristica de control, se recomandă utilizarea unei mărimi suplimentare, într-o manieră asemănătoare cu relația (12) de la controlul cifric [89]:

$$S_p = (p-1-r) \bmod p. \quad (4.18)$$

2. Controlul cifrei după modulul  $d=p=b^m-1$  ("combinat"). Prin controlul numărului schema de convoluție formează codul de control ținând cont de ponderea fiecărui bit al numărului. Există o posibilitate de a nu calcula ponderea bitului, rezultând o schemă de convoluție mai simplă, cu condiția ca resturile de la împărțirea numărului  $A$  să coincidă cu restul de la împărțirea sumei cifrelor numărului  $A$ . Problema este de a găsi un asemenea modul de control.

Dacă numărul binar  $A$  de  $n$  biți se reprezintă în sistemul de numerație  $b^m$

$$A = \sum_{i=0}^{k-1} c_i (b^m)^i, \quad (4.19)$$

unde  $k=n/m$  este numărul de cifre a numărului  $A$  în sistemul de numerație  $b^m$ , iar  $q$  este cifra de ordinul  $m$  a numărului  $A$  în sistemul de numerație  $b^m$  ( $c_i=0,1,\dots,b^{m-1}$ ), atunci prin modulele  $p=b^m-1$  ( $p=3;7$ ), restul de la împărțirea numărului  $A$  la modulul  $p$  este:

$$r_p = \left[ \sum_{i=0}^{k-1} c_i (b^m)^i \right] \bmod (b^m-1) \equiv \left( \sum_{i=0}^{k-1} c_i \right) \bmod (b^m-1), \quad (4.20)$$

deoarece  $(b^m)^i \equiv 1 \bmod (b^m-1)$ .

Prin urmare, pentru obținerea restului de la împărțirea numărului  $A$  la modulul  $p=b^m-1$  este suficient de a face suma după modul a tuturor celor  $k$  cifre  $c_i$  de ordinul  $m$ , fără a socoti ponderea lor. Prin aceasta, în concordanță cu cele prezentate anterior (rel.4.10), se obține caracteristica de control a



cifrei. În scopul utilizării caracteristicii de control după (4.20), controlul cifrei și controlul după resturi a numărului sînt identice (cazul controlului "combinat").

În cazul controlului blocurilor "active" informația de bază și cea redundantă inițială, trebuie să îndeplinească prima relație din (4.8), iar rezultatul operației asupra informației de bază și redundantă trebuie să îndeplinească a doua condiție din (4.8). Pentru toate operațiile aritmetice și logice  $A_i$  există o operație  $K_i$  asupra informației de control (redundante) prin determinarea restului după modulul  $p$ , pe baza metodei de control după număr, sau a unei variante combinate.

În ceea ce privește operația de împărțire exprimată prin

$$Q = \frac{X-R}{Y} \quad (4.21)$$

are loc următoarea dependență

$$r_q = [(r_v * r_r) \pmod p] + r_r \pmod p, \quad (4.22)$$

unde  $r_v, r_r, r_q$  și  $r_r$  sînt resturile de la împărțirea la modulul de control  $p$  a deîmpărțitului  $X$ , împărțitorului  $Y$ , citului  $Q$  și restului  $R$ .

#### 4.2. CONTROLUL OPERAȚIILOR LOGICE PRIN CODURI CU RESTURI

În vederea controlului operației logice SAU  $C=A \vee B$ , a operației logice ȘI  $C=A \wedge B$  și a operației logice SAU-EXCLUSIV  $C=A \oplus B$ , se pot utiliza următoarele relații de control:

$$r_v = (r_a + r_b - r_\wedge) \pmod p, \quad (4.23)$$

$$r_\wedge = (r_a + r_b - r_v) \pmod p, \quad (4.24)$$

$$r_\oplus = (r_a + r_b - 2r_\wedge) \pmod p, \quad (4.25)$$

unde  $r_v, r_\wedge, r_\oplus$  reprezintă codurile de control ale rezultatului operațiilor logice SAU ( $\vee$ ), ȘI ( $\wedge$ ), respectiv SAU-EXCLUSIV ( $\oplus$ ).

Operația de inversare a unui număr binar cu  $n$  biți (în care se inversează toți biții inclusiv cel de semn) descrisă prin

$$\bar{A} = (2^n - 1) \cdot A$$

se poate verifica prin următoarea dependență:

$$r_r = (r_r - r_n) \bmod p, \quad (4.26)$$

unde  $r_n$  este un parametru ce depinde de numărul de biți  $n$  și modulul de control  $p$ :

$$r_n = (2^n - 1) \bmod p.$$

Pentru operația logică de deplasare cu un bit (în același timp cu deplasarea numărului va trebui să se deplaseze și codul lui de control) sînt valabile următoarele reguli de control:

-pentru deplasarea spre stînga fără pierderea informației, adică  $A^* = 2A$

$$r_n = 2r_n \bmod p; \quad (4.27)$$

-pentru deplasarea spre stînga cu pierderea informației bitului cel mai semnificativ

$$r_n = (2r_n - a_n + \alpha_n(2^n - 1)) \bmod (2^n + 1), \quad (4.28)$$

unde  $a_n$  este bitul cel mai semnificativ al numărului după deplasare, iar  $\alpha_n$  este bitul cel mai semnificativ al codului de control care se pierde prin deplasare;

-pentru deplasarea spre dreapta fără pierderea informației

$$r_n = r_n \cdot \frac{1}{2}; \quad (4.29)$$

-pentru deplasarea spre dreapta cu pierderea informației bitului cel mai puțin semnificativ

$$r_n = \left( \frac{1}{2} r_n + \alpha_n \cdot 2^{n-1} + \alpha_n \cdot 2^{n-1} \right) \bmod (2^n + 1), \quad (4.30)$$

unde  $\alpha_n$  este bitul cel mai puțin semnificativ după deplasare, iar  $\alpha_n$  este bitul cel mai puțin semnificativ al codului de control ca urmare a deplasării la dreapta;

-pentru rotația la dreapta, prin care bitul cel mai puțin semnificativ nu se pierde ci ocupă locul bitului cel mai

semnificativ, adică

$$A = \frac{A-a_1}{2} + a_1 * 2^n,$$

codul de control este:

$$r_n = \left[ \frac{1}{2} r_{n-1} * a_1 (r_{n-1} * 2^{n-1}) \pm a_1 * 2^{n-1} \right] \text{mod}(2^n + 1), \quad (4.31)$$

unde  $r_n$  este un coeficient de podere a bitului cel mai semnificativ care ajunge prin rotație în poziția bitului cel mai puțin semnificativ.

În cel de al doilea caz al controlului după modul al cifrei sînt valabile următoarele reguli privitoare la operațiile logice:

1. Numărul de unități binare  $N_V$  din codul sumei logice a două numere este egal cu suma unităților binare în codurile numerelor inițiale minus numărul unităților binare  $N_A$  din codul produsului logic al celor două numere:

$$N_V = N_1 + N_2 - N_A \quad (4.32)$$

În realitate, dacă toate unitățile binare în numerele A și B se află în poziții care nu coincid atunci numărul de unități  $N_V$  în codul sumei logice va fi egal cu suma  $N_1 + N_2$ . În schimb, dacă unitățile în codurile numerelor A și B se găsesc în aceleași poziții binare, în  $N_V$  trebuie introdusă numai o unitate din două. De aceea din  $(N_1 + N_2)$  se scade  $N_A$  unități binare, corespunzător numărului de unități binare în pozițiile din A și B care coincid.

2. Numărul unităților binare  $N_A$  din codul produsului logic a două numere este egal cu suma unităților în codurile numerelor inițiale minus numărul unităților  $N_V$  în codul sumei logice a celor două numere:

$$N_A = N_1 + N_2 - N_V \quad (4.33)$$

3. Numărul unităților binare  $N_0$  din codul rezultatului operației SAU-EXCLUSIV este egal cu suma unităților în codurile celor două numere minus dublul numărului de unități  $N_A$  în codul produsului logic al celor două numere:

$$N_b = N_a + N_b - 2N_a. \quad (4.34)$$

Dacă toate unitățile în codurile numerelor A și B se găsesc în poziții binare diferite, atunci  $N_b$  va fi egal cu suma  $(N_a + N_b)$ . Dacă în codurile numerelor A și B unitățile binare ocupă aceleași poziții, nici o unitate, în acest caz, nu trebuie să fie conținută în suma  $N_b$ . Prin urmare, din  $(N_a + N_b)$  se elimină dublul numărului de unități binare care se găsesc în poziții similare, ceea ce este echivalent cu a scădea  $2N_a$ .

Trecerea de la expresiile pentru număr la expresiile pentru resturile lor, considerînd un modul oarecare, se obține prin:

$$N_v \bmod d = (N_a + N_b - N_a) \bmod d, \quad (4.35)$$

$$N_a \bmod d = (N_a + N_b - N_v) \bmod d, \quad (4.36)$$

$$N_b \bmod d = (N_a + N_b - 2N_a) \bmod d. \quad (4.37)$$

Exprimăm egalitățile (4.35)-(4.37) prin codul de control Q, care însoțește informația de bază și este păstrat în dispozitive suplimentare de memorare. Avem în vedere că:

$$\begin{aligned} N_b \bmod d &= (d-1-Q) \bmod d, \\ N_b \bmod d &= (d-1-Q) \bmod d, \\ N_v \bmod d &= (d-1-Q) \bmod d, \\ N_a \bmod d &= (d-1-Q) \bmod d, \\ N_b \bmod d &= (d-1-Q) \bmod d, \end{aligned} \quad (4.38)$$

unde  $Q_v$ ,  $Q_a$  și  $Q_b$  sînt codurile de control ale rezultatului operațiilor  $V, \wedge$  și  $\oplus$  asupra numerelor A și B. Înlocuind aceste valori în (4.35)-(4.37), în final, după transformări, se obțin următoarele relații de control:

$$Q_v = (Q_a + Q_b - Q) \bmod d, \quad (4.39)$$

$$Q_a = (Q_a + Q_b - Q_v) \bmod d, \quad (4.40)$$

$$Q_b = (Q_a + Q_b - 2Q_a - 1) \bmod d. \quad (4.41)$$

După cum se vede din relațiile (4.39)-(4.41) pentru

controlul corectitudinii efectuării oricărei din cele trei operații logice  $AVB$ ,  $A \wedge B$  și  $A \oplus B$  este necesar de a se îndeplini și alte operații logice suplimentare ( $\wedge$ ,  $\vee$  și  $\oplus$  în mod corespunzător) asupra aceluiași numere inițiale  $A$  și  $B$ .

De exemplu, pentru controlul operației de sumă logică a două numere  $A$  și  $B$  este necesar, în concordanță cu relația (4.39), de a parcurge următoarele etape:

-efectuarea operațiilor de înmulțire logică  $A \wedge B$ ;

-cu ajutorul unei scheme de convoluție se formează codul de control al produsului logic

$$Q_A = (d - 1 - N_A \bmod d) \bmod d;$$

-într-un sumator se calculează codul de control așteptat  $Q_V$  al rezultatului operației de adunare logică, după relația (4.39);

-se efectuează operația de adunare logică propriu-zisă  $AVB$ ;

-schema de convoluție determină codul de control  $Q'_V$  obținut din suma logică  $AVB$ ;

-se compară între ele codurile de control așteptat  $Q_V$  și calculat  $Q'_V$ :

$$Q_V = Q'_V \bmod d,$$

și dacă nu coincid se generează un semnal de eroare.

În afară de cele trei operații logice de bază, a căror control a fost dezvoltat mai sus, în prelucrarea logică a informației mai intervin și operațiile de inversare și deplasare.

Operația de inversare are loc pentru toți biții cuvintului, inclusiv bitul de semn. În felul acesta, dacă  $n$  este numărul biților cuvintului  $A$  în care sînt conținute  $N_n$  unități binare, atunci numărul de unități  $N_n$  în codul numărului inversat  $\bar{A}$  este

$$N_{\bar{A}} = n - N_n. \quad (4.42)$$

Dacă se are în vedere că  $N_n \bmod d = (d - 1 - Q_n) \bmod d$  relația (4.42) devine:

$$(d - 1 - Q_n) \bmod d = (n - d + 1 + Q_n) \bmod d.$$

Prin urmare caracteristica de control a numărului inversat

este:

$$Q = [2(d-1) - n - Q_0] \bmod d = -(n+2+Q_0) \bmod d = [\mu d - (n+2+Q_0)] \bmod d, \quad (4.43)$$

unde  $\mu$  este un număr întreg, care îndeplinește condiția:

$$|\mu d - 1| < |n+2+Q_0| \leq |\mu d|.$$

În felul acesta pentru controlul operației de inversare trebuie parcurse următoarele etape:

- îndeplinirea operației de inversare propriu-zisă,  $\bar{A}$ ;
- determinarea pe baza schemei de convoluție a codului de control  $Q'$ , din rezultatul  $\bar{A}$ ;
- în sumator se calculează codul de control după relația (4.43);
- se compară între ele codurile  $Q_0$  și  $Q'$ , generându-se semnal de eroare în caz de necoincidență.

Operația logică de deplasare presupune deplasarea informației de bază fie la stînga, fie la dreapta cu un bit și va fi analizată în trei cazuri: deplasare fără pierderea informației, deplasare cu pierderea informației și rotație.

În primul caz, notînd cu  $A^*(\bar{A})$  numărul  $A$  deplasat la stînga (dreapta), iar prin  $Q^*(Q)$  codul de control aferent, este adevărată relația

$$Q^* = Q ; \quad Q = Q^*, \quad (4.44)$$

deoarece numărul de unități binare în numărul  $A^*(\bar{A})$  rămîne nemodificat ( $N_0 = N_1 = N_2$ ).

În cazul al doilea, deplasarea la stînga (dreapta) cu pierderea informației presupune că bitul cel mai semnificativ (cel mai puțin semnificativ) iese din limita lungimii cuvîntului. Dacă  $A_p^*(\bar{A}_p^*)$  reprezintă numărul după deplasare la stînga (dreapta) cu pierderea informației, iar  $Q_p(Q_p^*)$  codul de control corespunzător al numărului deplasat, atunci:

$$\begin{aligned} N_{i+1} &= N_i - a_{i+1} \\ N_{i+2} &= N_i - a_{i+2} \end{aligned} \quad (4.45)$$

unde  $a_{i+1}$  și  $a_{i+2}$  reprezintă în mod corespunzător valoarea bitului

cel mai semnificativ și mai puțin semnificativ pînă la îndeplinirea deplasării.

Codul de control  $Q_p^-(Q_p^-)$  al numărului A deplasat la stînga (dreapta), pe baza relației (4.12) este:

$$\begin{aligned} Q_p^- &= [d-1 - (N - a_n) \bmod d] \bmod d, \\ Q_p^- &= [d-1 - (N - a_1) \bmod d] \bmod d. \end{aligned} \quad (4.46)$$

Deoarece  $(d-1-N_n \bmod d) \bmod d$  este caracteristica de control a numărului A înainte de deplasare, obținem următoarea dependență între codurile de control ale numărului A, înainte și după deplasarea la stînga (dreapta) cu pierderea informației:

$$\begin{aligned} \bar{Q}_p &= (Q + a_n) \bmod d, \\ \bar{Q}_p &= (Q + a_1) \bmod d. \end{aligned} \quad (4.47)$$

În cel de al treilea caz, rotația presupune transportul ciclic al rangului cel mai semnificativ (de semn) în poziția celui mai semnificativ. Prin aceasta, chiar dacă în rangul cel mai semnificativ a fost 1, acesta nu s-a pierdut și deci sînt valabile relațiile:

$$\begin{aligned} N_p &= N_n, \\ Q_p &= Q_n. \end{aligned} \quad (4.48)$$

Astfel, caracteristica de control a numărului A după rotație rămîne neschimbată.

#### 4.3. CONTROLUL OPERAȚIILOR ARITMETICE PRIN CODURI CU RESTURI

Operațiile aritmetice se referă la adunarea, scăderea, înmulțirea și împărțirea numerelor.

O primă abordare a problematicii controlului operațiilor aritmetice face apel la proprietățile exprimate prin (4.5)–(4.7) și utilizate de codurile cu resturi.

În calitate de exemplu, în figura 4.1 se prezintă schema unui sumator, în care controlul operației de adunare se face după modul. În sumator se adună operanzii  $a_1$  și  $a_2$ . În continuare, se formează suma și cel mai mic rest pozitiv după modulul  $p$  și se formează restul sumei  $(b_1 + b_2)$  după modulul  $p$ .

Semnalul de eroare apare în cazul în care  $(a_1+a_2) \bmod p \neq (b_1+b_2) \bmod p$




Fig.4.1. Schema sumatorului cu controlul operatiei de adunare după modul.

p.  
 În continuare, se prezintă pentru fiecare operație aritmetică dependența dintre numărul de unități binare din codurile operanzilor și numărul de unități binare din codul rezultatului, introducându-se regula de control. Numerele se consideră în valoare absolută reprezentate în codul binar fără semn.

1.Operația de adunare. Utilizând proprietățile codului binar se poate formula următoarea regulă privitoare la adunarea numerelor binare.

Numărul de unități binare în codul termenilor este egal cu suma dintre numărul de unități în codul rezultatului și numărul de unități al transportului.

Dacă notăm cu a și b termenii binari, cu c rezultatul adunării, iar cu  $N_c$ ,  $N_a$  și  $N_b$  numărul de unități binare în codurile acestor numere, această regulă se exprimă:



$$N_a + N_b = N_c + (N_{tr})_{a,b}, \quad (4.49)$$

unde  $(N_{tr})_{a,b}$  reprezintă numărul unităților de transport ce apar la adunarea celor două numere.

Trecînd de la relația pentru numerele unităților binare la relația pentru resturile lor după modul, se obține:

$$(N_a + N_b) \bmod d = [N_c + (N_{tr})_{a,b}] \bmod d, \quad (4.50)$$

2. Operația de înmulțire. Dacă notăm cu a și b cei doi factori, cu c rezultatul înmulțirii, iar cu  $N_a$ ,  $N_b$  și  $N_c$  numerele de unități binare corespunzătoare de înmulțitului, înmulțitorului și produsului, atunci este adevărată următoarea relație:

$$N_a * N_b = N_c + \sum_{j=1}^N (N_{tr})_{(a,b),j}, \quad (4.51)$$

unde  $\sum_{j=1}^N (N_{tr})_{(a,b),j}$ , este suma unităților binare de transport care apar prin adunarea parțială, din procesul de înmulțire a numerelor a și b în j tacturi, unde  $j=1,2,\dots,N_a$  este numărul de unități din codul înmulțitorului.

Astfel se poate formula următoarea regulă:

Produsul numărului de unități binare în codurile factorilor este egal cu suma dintre numărul unităților în codul produsului și numărul comun de unități de transport care apar în procesul de înmulțire, prin adunare parțială.

Trecînd de la relația pentru numerele unităților binare la relația pentru resturile lor după modul, se obține:

$$(N_a * N_b) \bmod d = [N_c + \sum_{j=1}^N (N_{tr})_{(a,b),j}] \bmod d, \quad (4.52)$$

3. Operația de împărțire. Dacă notăm cu X deîmpărțitul, cu Y împărțitorul, cu Z citul și cu W restul, atunci se poate scrie:

$$Z = \frac{X + W}{Y} \quad \text{sau} \quad X = Y * Z + W. \quad (4.53)$$

Prin urmare, operația de împărțire se poate reprezenta ca fiind compusă din operațiile de înmulțire și adunare. Aplicând regula de control pentru adunare (4.49) termenilor  $Y$ ,  $Z$  și  $W$  se obține:

$$N_{yz} + N_z = N_x + (N_{t,r})_{yz,w} \quad (4.54)$$

unde  $(N_{t,r})_{yz,w}$  reprezintă numărul de unități binare de transport, care apar la adunarea numerelor  $Y \cdot Z$  și  $W$ ,  $N_x$  este numărul de unități în codul deîmpărțitului,  $N_w$  este numărul de unități în codul restului și  $N_{yz}$  este numărul de unități în codul produsului  $Y \cdot Z$ .

În continuare, pentru determinarea numărului de unități  $N_w$  se aplică relația (4.51):

$$N_y * N_z = N_{yz} + \sum_{j=1}^N (N_{t,r})_{(yz,z)_j} \quad (4.55)$$

de unde rezultă:

$$N_{yz} = N_y * N_z - \sum_{j=1}^N (N_{t,r})_{(yz,z)_j} \quad (4.56)$$

Înlocuind această valoare în (4.54) se obține în final:

$$N_y * N_z + N_w = N_x + \left[ \sum_{j=1}^N (N_{t,r})_{(yz,z)_j} + (N_{t,r})_{yz,w} \right]. \quad (4.57)$$

Astfel, se poate enunța următoarea regulă de control pentru operația de împărțire:

Suma dintre produsul numerelor de unități binare ale împărțitorului și cîtului și numărul de unități binare ale restului este egală cu suma dintre numărul de unități în codul deîmpărțitului și toate unitățile de transport care apar la efectuarea operațiilor de înmulțire dintre împărțitor și cît și adunare la rest.

Din relația (4.57) se obține relația de interdependență a resturilor după modul, sub forma:

$$(N_y * N_z + N_w) \text{ mod } d = [N_x + \sum_{j=1}^N (N_{t,r})_{(yz,z)_j} + (N_{t,r})_{yz,w}] \text{ mod } d. \quad (4.58)$$

Pentru efectuarea controlului operației de împărțire cu ajutorul relației (4.57) trebuie parcurse următoarele etape:

-determinarea numărului de unități binare în codurile deîmpărțitului, împărțitorului, citului și restului  $N_1, N_2, N_3$  și  $N_4$ ;

-efectuarea operației de înmulțire a împărțitorului cu citul  $Y*Z$ , determinându-se prin aceasta numărul tuturor unităților de transport

$$\sum_{i=1}^n (N_{t_i})_{(w, z)};$$

-adunarea codului produsului  $Y,Z$  cu codul restului  $W$  și determinarea numărului unităților de transport  $(N_{t_i})_{(w, z)}$ ;

-adunarea tuturor unităților de transport;

-efectuarea operației de multiplicare  $N_4 * N_3$ ;

-încercarea îndeplinirii egalității (4.57).

După cum se vede din relația (4.57) controlul operației de împărțire prin coduri cu resturi se prezintă sub o formă foarte complicată, deoarece este necesar să se îndeplinească două operații (adunare și înmulțire) asupra numerelor.

Rezultatul  $(Y*Z+W)$  obținut în procesul de control reprezintă în sine deîmpărțitul  $X$ . Prin urmare, pentru simplitate nu mai este necesară operația suplimentară de calcul a unităților de transport corespunzător cu (4.57), ci se compară între ele valorile  $Y*Z+W$  și  $X$  după (4.49).

Regulile pentru controlul operațiilor aritmetice prezentate mai sus sînt corecte dacă numerele se consideră în valori absolute, fără semn. În cazul reprezentării numerelor cu semn, într-o manieră asemănătoare se dezvoltă relațiile de control în funcție de tipul reprezentării.

Să considerăm spre exemplu operația de adunare. Pentru început, se prezintă dependența între caracteristica de control a numărului negativ reprezentat în mărime și semn și caracteristica corespunzătoare reprezentării în complement față de 1. Notăm caracteristica de control a numărului negativ în complement față de 1 cu  $F$ .

Dacă în reprezentarea prin mărime și semn a numărului negativ  $A$  (care conține bitul de semn) există  $k$  unități binare și  $n-k$  zerouri, atunci în reprezentarea prin complement față de

1 se vor găsi  $k-1$  zerouri și  $(n-k)+1$  unități, deoarece bitul de semn nu se inversează.

Caracteristica de control a codului în reprezentarea în mărime și semn (care însoțește numărul la transmisie și memorare) este egală cu:

$$Q_{\bullet} = (d-1-k \bmod d) \bmod d. \quad (4.59)$$

În mod analog se determină caracteristica de control a codului în reprezentarea prin complement față de 1:

$$\begin{aligned} F_{\bullet} &= [d-1-(n-k+1) \bmod d] \bmod d = \\ &= [(d-n-2) \bmod d + k \bmod d] \bmod d. \end{aligned} \quad (4.60)$$

Exprimînd din (4.59) pe  $k \bmod d$  în funcție de  $Q_{\bullet}$ .

$$k \bmod d = (d-1-Q_{\bullet}) \bmod d. \quad (4.61)$$

și înlocuind în (4.60) se obține:

$$\begin{aligned} F_{\bullet} &= [(d-n-2) \bmod d + (d-1-Q_{\bullet}) \bmod d] \bmod d = \\ &= (d-3-n-Q_{\bullet}) \bmod d. \end{aligned} \quad (4.62)$$

Dacă notăm  $(d-3-n)=k$ , (valoare constantă pentru un sistem de calcul, avînd mărimea cuvîntului de  $n$  biți și modulul de control  $d$  fixat), în final se obține următoarea dependență între caracteristica de control a codului în reprezentare prin număr și semn și caracteristica de control a codului în reprezentarea prin complement față de 1:

$$F = (K-Q) \bmod d. \quad (4.63)$$

În concluzie, avînd dat un număr  $A$  reprezentat prin mărime și semn, se determină mai întîi caracteristica de control după modulul dat  $d$ , cu relația (4.59). În continuare, în funcție de mărimea cuvîntului  $n$  se determină caracteristica  $F_{\bullet}$  după relația (4.62). Pentru numărul  $\bar{A}$  reprezentat în complement față de 1 se determină  $F'$ , după relația (4.60), care trebuie să coincidă cu  $F_{\bullet}$ .

În felul acesta determinarea caracteristicii de control  $F_{\bullet}$  a codului  $\bar{A}$ , în reprezentarea prin complement față de 1 a numărului  $A$  în funcție de caracteristica de control  $Q_{\bullet}$  a codului în reprezentarea prin număr și semn este doar o simplă corecție

adunării lui  $Q$  (relația (4.63)).

Aceeași problemă se pune în continuare de a găsi dependența între caracteristica de control  $Q$  în reprezentarea prin număr și semn și caracteristica de control  $D$  în reprezentarea prin complement față de 2 a unui număr negativ. Codul în complement față de 2  $A^*$  a numărului negativ se obține din  $\bar{A}$  prin adăugarea unei unități la bitul cel mai puțin semnificativ. Prin aceasta, în caz general, poate să apară un transport și ca urmare determinarea caracteristicii de control a codului în complement față de 2, din caracteristica de control  $Q$  a codului în reprezentarea prin număr și semn, se face mult mai complicat decât în cazul codului în complement față de 1 (relația (4.62)), deoarece trebuie calculat numărul unităților de transport. Din acest motiv, pentru controlul prin cod a operației de adunare și scădere este mai convenabilă reprezentarea numerelor prin complement față de 1. Similar se procedează și în celelalte cazuri.

S-a evidențiat în acest capitol posibilitatea de control a operațiilor logice și aritmetice pe baza codurilor cu resturi. A rezultat în general că pentru controlul fiecărui tip de operație este necesar de a efectua un număr mare de operații suplimentare, ceea ce complică foarte mult structura dispozitivului de control.

Unul din elementele esențiale ale structurii redundante implicate de utilizarea acestor coduri, indiferent de operația aritmetică sau logică executată, îl constituie schema de formare a restului. O analiză detaliată, orientată înspre codul generat pe baza modulului 3, a modalităților de sinteză a schemelor de formare a restului precum și a capacității de detecție a defecțiunilor la coduri cu resturi a fost întreprinsă de autor, în colaborare, în [45], [46] și [47]. Complexitatea schemelor de formare a resturilor devine deosebit de ridicată, în situația sistemelor numerice complexe actuale. În plus, utilizarea codurilor cu resturi pentru controlul operațiilor aritmetice și logice presupune prezența unor dispozitive UAL suplimentare, de complexitate ridicată. În ansamblu, redundanța mare implicată de utilizarea codurilor cu resturi a determinat o limitare severă în aplicarea acestei metode de control.

## ORGANIZAREA FLUXULUI INFORMAȚIONAL PENTRU CONTROLUL OPERAȚIILOR DE PROCESARE

În prezentul capitol se inițiază o analiză originală a posibilității de a defini fluxul de informație în vederea controlului operațiilor de procesare, problematică inițiată de autor în [101].

Sistemele destinate controlului echipamentelor numerice trebuie să pună în evidență toate tipurile de defecțiuni atât defecțiunile de tip hard cât și cele de tip soft. Prin urmare, apare necesar un control exhaustiv al tuturor blocurilor echipamentului, soluție care implică un preț de cost ridicat. Deoarece unele blocuri utilizează verigi comune de informație, pentru asigurarea unui control neîntrerupt nu este necesar de a controla fiecare bloc în parte.

Într-un sistem numeric, prin execuția instrucțiunilor unui program, informația poate fi departajată într-o serie de trasee autonome neîntrerupte. Un traseu informațional este numit neîntrerupt dacă între toate verigile acestuia există o legătură fermă de informație în toate etapele programului. În aceste trasee informația de bază și cea redundantă, prin îndeplinirea fiecărei instrucțiuni, fie că rămâne constantă, fie că se modifică după reguli bine determinate. Autonomia traseului informațional constă în aceea că circulația informației de bază și prin urmare și a informației redundante nu depinde de starea informației din alte trasee.

În structura tipică a unui sistem de calcul circulația informației poate fi departajată în următoarele trasee autonome neîntrerupte:

- traseul de date;
- traseul de comenzi;
- traseul de adrese;
- traseul codului operației;
- traseul de comandă a operației;
- traseul de comandă a adreselor microprogramului;

-traseul de comandă a mersului programului.

În figura 5.1 s-a prezentat traseul informațional al datelor.




Fig.5.1.Traseul informațional al datelor

Pe figură s-a specificat și posibilitatea organizării controlului, arătându-se informația de bază și redundantă utilizată pentru control (în dreptunghi punctat).

În figura 5.2 se arată traseul informațional al unității de comandă. Controlul corectitudinii citirii codului operației se poate realiza cu ajutorul informației redundante  $I_r$ .

În figura 5.3 este reprezentat traseul informațional al generării adreselor pentru date și instrucțiuni și modalitatea de control pe baza informației de redundante.

Controlul traseului codului operației (blocurile 1-3 din fig. 5.2) se bazează pe concatenarea operațiilor în  $n$  grupe specifice și utilizarea informației de control  $I_r$ , înscrisă în celule suplimentare ale memoriei și registrului de instrucțiuni.

Controlul traseului de comandă a operației se realizează cu ajutorul concatenării semnalelor de comandă în  $n$  grupe și compararea codului obținut  $I'$ , sau  $I''$ , cu informația redundantă înscrisă în rangurile suplimentare ale registrului de




Fig.5.2. Traseul informational al unitatii de comanda

instructiuni.

Corectitudinea selectiei comenzilor in executia unei operatii (blocurile 4-7 din fig. 5.2), adica traseul de comanda a adreselor microprogramului se realizeaza prin verificarea informatiei redundante  $I_{ka}$ .

In figura 5.4 se arata posibilitatea de a controla marul programului prin divizarea operatiilor calculatorului in mai multe grupe. In celule suplimentare de memorie se inscrie odata cu codul celei de a n-a operatii, informatia de control ( $I_{ka}$  sau ( $I_k'$ )) $_{n-1}$  si ( $I_k'$ )) $_{n-2}$  care caracterizeaza comenzile pentru executia celui de al (n+1) lea pas de program.

Dupa cum se observa din figurile prezentate (5.1-5.4) controlul traseelor informationale poate fi realizat in toate blocurile traseului, sau in numai cteva verigi din el.

Este important de specificat ca pentru controlul anumitor blocuri nu este necesara introducerea informatiei redundante. Astfel, in figura 5.4 in numarulul de program (tabel 1) lipseste informatia de control, realizandu-se un control






Fig.5.3.Traseul informational al generării adreselor

indirect prin mersul programului și existența elementelor hardware de circuit.

Unele dispozitive sau elemente de structură au anumite verigi comune ale traseului de informație. Natural, controlul unor astfel de blocuri poate fi organizat în mod diferit în limitele fiecărui traseu informațional în parte. Alegerea celei mai bune variante de control, în acest caz, se face ținând cont de necesitățile de a detecta și eventual localiza anumite tipuri de defecțiuni.

Un fapt evident, care trebuie menționat, este acela că într-o serie de trasee informația nu se prezintă neîntrerupt, în sens literal, ci se face referire la existența unei informații consistente de bază (prin urmare poate exista și informație redundantă) pentru toate buclele de circuit. De exemplu, în traseul de comandă al mersului programului (fig. 5.4) în blocurile 1-2 la al n-lea pas de program se găsește informația de bază ( $I_b$ ), care nu se mai transmite mai departe. În blocul 4




Fig.5.4.Traseul informațional al derulării programului

se aplică o nouă informație de bază  $(I)_n$ , corespunzătoare informației de bază  $(I)_n$  din blocurile 1-2. În același timp, în blocul 4 se atașează informația de control  $(I_k)_{n+1}$ , care caracterizează comenzile pentru execuția pasului  $n+1$  al programului. În continuare informația de bază  $(I)_n$  se convertește în celelalte blocuri în semnale de comandă pentru îndeplinirea

operațiilor. Pe baza analizei informației de ieșire a blocului 6 (sau a blocului 7) dispozitivul de control formează informația de testare  $(I'_k)_{n+1}$  (sau  $(I'_k)_{n+1}$ ,  $(I'_k)_{n+1}$ )

care se compară cu informația de control  $(I_k)_n$  ( $(I'_k)_n$ ,  $(I'_k)_n$ ) ce apare în blocul 4 la pasul  $n-1$ . Prin prezența unei defecțiuni la

numărătorul de program la al n-lea pas nu se va mai transmite comanda n-1, ci o alta oarecare și în caz general, în decodificatorul codului operației se va alege o altă cale de operare asupra datelor (blocurile 3-7, fig.5.2). În consecință dispozitivul de testare va furniza o informație diferită de cea înscrisă în celulele biților suplimentari ai codului celei de a n-a operație. Prin urmare blocurile 1-7 pot fi privite efectiv ca un traseu de informație unitară, cu toate că informația de bază din blocurile 1-2, 4-5, 7 diferă total din punct de vedere logic, fiind adresa codului operației, codul operației și respectiv semnalele de comandă a execuției operației.

Controlul informației într-un sistem numeric poate fi organizat în două moduri: concentrat și distribuit. Un control concentrat presupune realizarea controlului pentru fiecare traseu informațional (sau numai într-o parte a traseului). De exemplu, se poate controla informația numai în unele trasee de date. Evident că între informația de bază și cea redundantă există o dependență mutuală, controlul efectuându-se în anumite puncte, numite de control, o singură dată. În cazul controlului distribuit, informația se testează de mai multe ori, corespunzător punctelor de control dintr-un traseu informațional.

Noțiunea de punct de control presupune specificarea nu numai a locului fizic din circuit ci și a momentului când se realizează acest control. De exemplu, în porțiunea de traseu din fig.5.1 corespunzătoare registrului memoriei operative, efectuarea controlului trebuie specificată în funcție de momentul de citire sau scriere a informației, cu alte cuvinte înainte sau după prelucrarea informației în sistemul de calcul. În felul acesta se face distincție între testarea unor circuite diferite.

## CONTROLUL OPERAȚIILOR DE PROCESARE PRIN SEMNĂTURI

După cum s-a scos în evidență în capitolul 5, dacă se reușește asigurarea unui flux informațional de control unitar, în structura sistemului numeric, atunci este posibilă verificarea tuturor blocurilor prin care circulă și se prelucrează informația de bază, chiar dacă traseul acesteia este discontinuu. Mai mult, dacă verificarea corectei funcționări a sistemului ar putea fi făcută concurent cu funcționarea acestuia s-ar putea acoperi și defecțiunile de tip tranzitoriu, sau intermitent, preponderente ca frecvență de manifestare față de cele permanente. Remarcăm în literatură un interes deosebit legat de testarea concurentă și de găsirea de noi metode de control [48], [49], [50], [93], [95], [113], [114], [115], [116], soluțiile propuse abordând doar parțial cele două aspecte specificate anterior.

În prezentul capitol se propune o generalizare originală a abordării controlului sistemelor numerice, astfel încât să fie îndeplinit atât dezideratul legat de unicitatea fluxului informației de control, cât și cel legat de concurență. Metoda propusă, abordată de autor în [102], are în vedere asigurarea controlului concurent al tuturor operațiilor de procesare dintr-un sistem numeric, prin aceasta înțelegând controlul unitar atât al operațiilor aritmetice și logice, cât și al celor de transfer și memorare.

### 6.1. CONTROLUL OPERAȚIILOR LOGICE PRIN SEMNĂTURI

Considerînd pentru început relațiile de control după modul a operațiilor logice pentru număr, (4.23)-(4.25), respectiv pentru cifră, (4.39)-(4.41), se observă că acestea sînt echivalente în cazul în care codurile de control sînt binare, de lungime  $n$  și operațiile se fac în aritmetica modulo 2. Prin urmare, în vederea controlului, spre exemplu, a operațiilor logice SAU respectiv ȘI rezultă:

$$(\overline{A \vee B}) = \overline{A \oplus B} \oplus (\overline{A \wedge B}), \quad (6.1)$$

$$(\overline{A \wedge B}) = \overline{A \oplus B} \oplus (A \vee B), \quad (6.2)$$

relațiile fiind echivalente.

Operația de adunare modulo 2 stînd la baza relațiilor de control, operația logică SAU-EXCLUSIV, evident că se va verifica prin ea însăși. În cazul în care se urmărește controlul printr-o procedură distinctă, ținînd cont de (6.1), sau (6.2), se poate scrie:

$$(A \oplus B) = (\overline{A \wedge B}) \oplus (A \vee B). \quad (6.3)$$

În cazul operațiilor logice care implică un singur operand, poate fi dedusă aceeași echivalență. Astfel, pentru controlul operației de inversare rezultă:

$$\overline{A} = A \oplus \alpha_n, \quad (6.4)$$

unde  $\alpha_n = (11 \dots 11)_n$  este cuvîntul avînd toți cei  $n$  biți la valoarea logică 1.

Controlul operațiilor logice de deplasare spre stînga (dreapta) se reduce la verificarea parității. Astfel, pentru cazul deplasării spre stînga (dreapta), fără pierderea informației, sînt adevărate relațiile:

$$P(A^*) = P(A), \quad (6.5)$$

$$P(\overline{A^*}) = P(A). \quad (6.6)$$

Pentru operațiile logice de deplasare spre stînga (dreapta), cu pierderea informației, rezultă în mod evident:

$$P(\overline{A^*}) = P(A) \oplus a_n. \quad (6.7)$$

$$P(\overline{A}) = P(A) \oplus a_n. \quad (6.8)$$

Relațiile de control (6.5)-(6.8) pot fi generalizate pentru ambele situații, fără pierderea și cu pierderea informației, sub forma:

$$A^*(A_0^*) = \bigoplus H(A^*), \quad (6.9)$$

$$A^*(A_1^*) = \bigoplus H(A^*), \quad (6.10)$$

unde  $H(A^*)$  și respectiv  $H(A)$  sînt cuvintele de lungime  $n$ , de control a parității. Rangurile binare ale acestora rezultă în felul următor:

$$h_i(A^-) = (a_{i-1} \oplus a_i), i=2, \dots, n, h_1(A^-) = a_1, \quad (6.11)$$

$$h_i(A^-) = (a_i \oplus a_{i+1}), i=1, \dots, n-1, h_n(A^-) = a_n. \quad (6.12)$$

Operațiile logice de rotație spre stînga (dreapta) nu conduc la pierderea informației și prin urmare paritatea rămîne neschimbată. În consecință rezultă:

$$A^- = \bigoplus H(A^-), \quad (6.13)$$

$$A^- = \bigoplus H(A^-), \quad (6.14)$$

unde  $H(A^-)$ , respectiv  $H(A)$  sînt cuvintele de control a parității pentru operațiile de rotație spre stînga, respectiv spre dreapta. Rangurile binare ale acestora rezultă astfel:

$$h_i(\hat{A}^-) = (a_{i-1} \oplus a_i), i=\overline{2, n}, h_1(\hat{A}^-) = a_1 \oplus a_n, \quad (6.15)$$

$$h_i(\hat{A}^-) = (a_i \oplus a_{i+1}), i=\overline{1, n-1}, h_n(\hat{A}^-) = a_n \oplus a_1. \quad (6.16)$$

În ceea ce privește operația logică de coincidență, controlul acesteia se va face, ținînd cont de (6.4) prin relația:

$$(A \odot B) = A \oplus B \oplus q. \quad (6.17)$$

Avînd în vedere relațiile de control prezentate, propunem următoarea teoremă:

**Teorema 6.1.** Fie  $A$  și  $B$  două valori binare de lungime  $n$ . Pentru orice operație logică  $\diamond$ , care implică pe  $A$  și  $B$ , există o funcție binară  $H(A, B)$  și o operație logică  $\circ$ , prin intermediul carora poate fi executat controlul operației, după relația

$$(A \diamond B) = A \circ B \oplus H(A, B). \quad (6.18)$$

Demonstrație:  $A \diamond B$  fiind o funcție booleană, ea poate fi reprezentată printr-un polinom Zhegalkin, sau polinom mod 2, [91], în variabilele A și B. Astfel, pentru fiecare funcție logică există un set complet de reprezentări, printre care există și forma:

$$(A \diamond B) = A \oplus B \oplus H(A, B). \quad (6.19)$$

unde  $H(A, B)$  este o funcție binară oarecare. Apare, prin urmare, că operația logică  $\diamond$ , care stă la baza controlului este adunarea modulo 2, iar funcția binară  $H(A, B)$  are sens prin relația:

$$H(A, B) = (A \diamond B) \oplus A \oplus B. \quad (6.20)$$

$H(A, B)$  se va numi funcție de control a operației logice  $\diamond$ .

Relația de control generală (6.18), respectiv (6.19), în forma ei concretizată, este valabilă, prin particularizare, și pentru cazul operațiilor logice ce implică un singur operand.

Relația de control (6.19) este deosebit de avantajoasă pentru dezvoltarea ulterioară pe bază de coduri, prin faptul că la efectuarea controlului intervin operanzii A și B.

Singura problemă care mai trebuie specificată este cea a determinării funcțiilor logice de control  $H(A, B)$ . Forma acestor funcții rezultă din relația (6.20), precum și din examinarea relațiilor (6.1), (6.2), (6.4), (6.11), (6.12), (6.15), (6.16) și (6.17), pentru toate operațiile logice considerate.

Pe baza celor prezentate, rezultă ca atractivă soluția propusă de a generaliza printr-o singură metodă controlul operațiilor de procesare dintr-un sistem numeric, aceasta însemnând controlul atât al operațiilor din circuitele "pasive", de transfer și memorare, cât și al celor din circuitele "active", care determină modificarea informației prin operații aritmetice și/sau logice.

Cu referire la operațiile logice, propunem teorema:

**Teorema 6.2.** Fie  $G(x)$  un polinom generator de grad  $k$  al unui cod ciclic și fie  $R(A)$ ,  $R(B)$ ,  $R(A \diamond B)$  și  $R[H(A, B)]$  informația redundantă de control în cod ciclic a operanzilor A și B, a rezultatului operației logice  $A \diamond B$  și respectiv a

funcției de control  $H(A,B)$ . În aceste condiții este valabilă dependența:

$$R(A \diamond B) = R(A) \oplus R(B) \oplus R[H(A,B)]. \quad (6.21)$$

Demonstrație: Într-adevăr, dacă se codifică în cod ciclic operanzii  $A$  și  $B$ , rezultatul operației logice  $(A \diamond B)$  și funcția de control  $H(A,B)$  în baza relației (6.19), rezultă:

$$x^k (A \diamond B) \oplus R(A \diamond B) = x^k A \oplus R(A) \oplus x^k B \oplus R(B) \oplus x^k H(A,B) \oplus R[H(A,B)],$$

ceea ce conduce la valabilitatea relației (6.21).

Informația redundantă de control prin cod ciclic mai poartă numele de semnătură și prin urmare, utilizând notația sig, relația (6.21) se mai poate scrie:

$$\text{sig}(A \diamond B) = \text{sig}A \oplus \text{sig}B \oplus \text{sig}H(A,B). \quad (6.22)$$

Un fapt remarcabil este acela că relația (6.22) este valabilă atât pentru semnăturile care se formează în serie cât și în paralel. În cazul semnăturilor de tip paralel, în registrele de formare a semnăturii valorile operanzilor se introduc în paralel, în ordinea în care apar la execuția operațiilor. Semnăturile rezultatelor, în acest caz, se vor forma tot în paralel, în mod continuu. Verificarea îndeplinirii relației (6.22) se va face pentru fiecare operație în parte, după fiecare tact de încărcare, nefiind necesară inițializarea registrelor de formare a semnăturilor pentru fiecare operație, ca în cazul semnăturii formate serial.

Efectuînd controlul operațiilor logice prin semnături, avînd la bază semnăturile operanzilor  $A$  și  $B$ , se asigură posibilitatea de a controla prin aceeași metodă și operațiile de transfer și memorare. În felul acesta, metoda propusă împlinește dezideratul de a realiza unicitatea controlului operațiilor de procesare. Astfel, fiecărui cuvînt de informație îi va fi atașată, în permanență, o semnătură bine determinată de control, indiferent de transformările care au loc asupra informației utile, în urma oricăror operații de procesare.

Particularizînd relația (6.22) pentru cazul operațiilor logice considerate, rezultă relațiile de control prin semnături. Astfel, pentru operațiile logice SAU, respectiv I rezultă:



$$\text{sig}(A \vee B) = \text{sig}A \oplus \text{sig}B \oplus \text{sig}(A \wedge B), \quad (6.23)$$

$$\text{sig}(A \wedge B) = \text{sig}A \oplus \text{sig}B \oplus \text{sig}(A \vee B). \quad (6.24)$$

Pentru operațiile SAU-EXCLUSIV și COINCIDENȚĂ sînt valabile relațiile de control:

$$\text{sig}(A \oplus B) = \text{sig}A \oplus \text{sig}B, \quad (6.25)$$

$$\text{sig}(A \odot B) = \text{sig}A \oplus \text{sig}B \oplus \text{sig}\alpha_n, \quad (6.26)$$

După cum se vede din (6.23)-(6.26) pentru controlul corectitudinii îndeplinirii oricăreia din operațiile logice  $A \vee B$ ,  $A \wedge B$ ,  $A \oplus B$ , asupra operanzilor A și B este necesar să se îndeplinească în mod corespunzător și alte operații logice. Acestea, conform cu regula generală a controlului prin semnături (6.22) pot fi interpretate ca operații de formare a funcțiilor de control a celor doi operanzi, ca parte componentă a datelor de control pentru operațiile logice  $\diamond$ .

De remarcat că pentru controlul operațiilor de COINCIDENȚĂ și SAU-EXCLUSIV funcția de control (semnătura) degenerază într-o constantă. Aceasta arată generalitatea proprietăților de controlabilitate a operațiilor. Coincidența și suma modulo 2 a două variabile apar ca funcții liniare și funcțiile de control  $H(A, B) = \alpha_n = (11 \dots 11)_n$ , pentru COINCIDENȚĂ, respectiv negata acesteia,  $H(A, B) = (00 \dots 00)_n$ , se pot considera ca aparținînd acestor operații. De aici rezultă importanța practică de a organiza controlul prin semnături a operației de transfer. Dacă funcția logică de controlat este liniară, atunci funcția de control poate fi oricare funcție liniară cunoscută, cu valori corespunzătoare alese ale constantelor.

Operațiile logice care implică un singur operand vor fi, de asemenea, controlate prin semnături. Pentru operația de deplasare la stînga (dreapta), cu și fără pierderea informației, rezultă următoarea regulă de control prin semnături:

$$\text{sig}A^* = \text{sig}A \oplus H(A^*), \quad (6.27)$$

$$\text{sig}A^* = \text{sig}A \oplus \text{sig}H(A^*), \quad (6.28)$$

unde  $H(A^*)$  respectiv  $H(A)$  se determină pe baza relațiilor (6.11) respectiv (6.12). Pentru realizarea controlului este necesar un dispozitiv combinațional mod 2, care să sintetizeze pe  $H(A^*)$  respectiv  $H(A)$ , având  $n$  intrări și  $n-1$  ieșiri.

În mod similar, rotația spre stînga (dreapta) va fi controlată prin:

$$\text{sig}A^- = \text{sig}A \oplus \text{sig}H(A^-), \quad (6.29)$$

$$\text{sig}A^+ = \text{sig}A \oplus \text{sig}H(A^+), \quad (6.30)$$

unde funcțiile de control  $H(A^*)$  respectiv  $H(A)$  vor fi sintetizate printr-un dispozitiv combinațional corespunzător, avînd la bază relația (6.15) respectiv (6.16).

În fine operația de INVERSIUNE va fi controlată prin relația:

$$\text{sig}A^- = \text{sig}A \oplus \text{sig}q. \quad (6.31)$$

## 6.2. CONTROLUL OPERAȚIILOR ARITMETICE PRIN SEMNĂTURI

Abordarea problematicii controlului operațiilor aritmetice prin semnături se face într-o manieră similară cu cea de la controlul operațiilor logice.

Astfel, avînd în vedere forma generală (6.5) a controlului prin semnături a operațiilor logice, se poate reformula pentru operațiile aritmetice următoarea afirmație: dacă pentru operanzii  $A$  și  $B$  semnăturile acestora sînt sub forma  $\text{sig} A$  și  $\text{sig} B$ , atunci există o caracteristică mutuală de control oarecare, corespunzătoare acestor operanzi, avînd semnătura  $\text{sig} H(A \circ B)$ .

Problema constă în determinarea caracteristicii mutuale polinomiale  $H(A \circ B)$  a operanzilor  $A$  și  $B$ , corespunzătoare fiecărui tip de operație aritmetică.

Pentru cazul operației de adunare se are în vedere validitatea egalității (4.49). Avînd la bază relația (4.49) și ținînd cont de particularitățile de îndeplinire a operațiilor de adunare a numerelor cu semn în reprezentarea prin complement față de 1 și prin complement față de 2, se poate formula

următoarea regulă:

Prin adunarea a două numere binare, suma numărului de unități în codurile termenilor adunării (ce conțin bitul de semn) este egală cu suma unităților în codul rezultatului și a tuturor unităților care apar prin transport (inclusiv unitățile transportului secundar la adunarea în complement față de 1).

Este evident că această regulă este corectă în limitele utilizării unui singur cod. Astfel, dacă adunarea în UAL se realizează în reprezentarea prin complement față de 1 a numerelor negative, atunci este necesar de a opera cu caracteristica de control a acestui tip de reprezentare atât asupra termenilor, cât și asupra unităților de transport și a rezultatului operației de adunare (dacă este negativ).

Notînd cu  $N_s$ ,  $N_c$ ,  $N_r$  numărul de unități în codul termenilor și a rezultatului operației (se ține cont de bitul de semn), cu  $N_{tr}$  numărul de unități de transport în reprezentarea prin număr și semn, iar cu  $N^{c1}_s$ , ( $N^{c2}_s$ ),  $N^{c1}_c$ , ( $N^{c2}_c$ ) și  $N^{c1}_{tr}$ , ( $N^{c2}_{tr}$ ) aceleași mărimi în reprezentarea prin complement față de 1 (complement față de 2), se enunță următoarele reguli de bază:

$$N_s + N_r = N_c + N_{tr},$$

$$N^{c1}_s + N^{c1}_{tr} = N^{c1}_c + N^{c1}_{tr},$$

$$N^{c2}_s + N^{c2}_{tr} = N^{c2}_c + N^{c2}_{tr}.$$

Trecînd de la relațiile pentru număr la relația de control prin semnături se obține forma generală:

$$\text{sig}(A+B) = \text{sig}A \oplus \text{sig}B \oplus \text{sig}H(A+B), \quad (6.32)$$

unde codul  $H(A+B)$  se va forma astfel încît să conțină unități binare în acele două poziții în care provin unitățile de transport din adunarea celor două numere  $A$  și  $B$ . Cu alte cuvinte, caracteristica mutuală polinomială va reprezenta cuvîntul de transport rezultat la adunarea numerelor.

Determinarea practică a caracteristicii mutuale  $H(A+B)$  a unor operanzi de  $n$  biți se reduce la sinteza unui dispozitiv combinațional a cărui funcție de ieșire, pentru cazul reprezentării în complement față de 2, are forma:

$$h_{i/i-2} = (a_{i-1} \wedge b_{i-1}) \bigvee_{j=1}^{i-2} [(a_j \wedge b_j) \bigwedge_{k=j+1}^{i-1} (a_k \vee b_k)], i=3, \dots, n, h_1=0, h_2=a_1 b_1. \quad (6.33)$$

În mod analog, pentru operația de scădere, relația de control prin semnături apare sub forma:

$$\text{sig}(A-B) = \text{sig}A \oplus \text{sig}B \oplus \text{sig}H(A-B), \quad (6.34)$$

unde caracteristica mutuală polinomială reprezintă cuvîntul de împrumut rezultat din operația A-B.

Dispozitivul combinațional de generare a caracteristicii mutuale H(A-B) va avea următoarea funcție de ieșire:

$$h_{i/i-2} = (\overline{a_{i-1}} \wedge \overline{b_{i-1}}) \bigvee_{j=1}^{i-2} [(\overline{a_j} \wedge \overline{b_j}) \bigwedge_{k=j+1}^{i-1} (a_k \wedge b_k \vee \overline{a_k} \wedge \overline{b_k})], i=3, \dots, n, h_1=0, h_2=\overline{a_1} \overline{b_1}.$$

(6.45)

În dezvoltarea relațiilor (6.33) și (6.35) s-a considerat cazul reprezentării numerelor prin complementul față de 2. Spre deosebire de cazul controlului prin coduri cu resturi, în care era mai convenabilă reprezentarea prin complement față de 1, sinteza dispozitivului combinațional de generare a caracteristicii mutuale H la controlul prin semnături, în afară de faptul că e mult mai simplă, nu implică complicații deosebite în funcție de tipul reprezentării numerelor. Astfel, relații asemănătoare pentru caracteristica de control H pot fi dezvoltate fără dificultate și pentru cazul reprezentării numerelor prin complement față de 1 sau prin mărime și semn.

În ceea ce privește operația de înmulțire, se are în vedere ca punct de plecare validitatea egalității (4.51). Dacă exprimăm cu A(x), B(x) și D(x) deînmulțitul, înmulțitorul și respectiv produsul, într-o formă polinomială, obținem următoarea formulă:

$$A(x) * B(x) \uparrow T(x) \uparrow D(x), \quad (6.36)$$

respectiv următoarea relație de control prin semnături:

$$\text{sig}(A(x) B(x)) \text{ sig}T(x) \text{ sig}H(x) \text{ sig}D(x), \quad (6.37)$$

unde A(x)\*B(x) reprezintă înmulțirea polinomială, realizată

intr-un dispozitiv de convoluție corespunzător,  $T(x)$  este polinomul transportului ce intervine în adunarea parțială din procesul de înmulțire realizat în UAL, iar  $H(x)$  este caracteristica mutuală a operației de adunare (6.36).

Un avantaj al utilizării relației de control (6.36) pentru operația de înmulțire îl reprezintă faptul că determinarea polinomului  $T(x)$  nu implică accesul în UAL, cum ar apare la prima vedere, ci se poate face convenabil în dispozitivul de convoluție.

Înmulțirea numerelor în UAL se poate face în codul reprezentării prin număr și semn, prin complement față de 1 sau prin complement față de 2.

Dacă înmulțirea numerelor se realizează în reprezentarea prin număr și semn, rezultatul este egal cu produsul mantiselor numerelor, iar semnul se determină adunând semnele termenilor după modulul 2.

Notînd numerele prin  $A$  și  $B$ , mantisele lor cu  $A'$  și  $B'$ , iar prin  $C$  și  $C'$  în mod corespunzător produsul numerelor și al mantiselor, este adevărată relația:

$$N_A \cdot N_B = N_C + \sum_{i=1}^{n'} (N_{t_i})_{(d \neq 1)}, \quad (6.38)$$

Pe baza acestei relații rezultă regula de conversie a caracteristicii de control a produsului, ținînd cont de toate cazurile posibile de combinare a semnelor numerelor:

(i). Ambele numere  $A$  și  $B$  sînt pozitive, produsul  $C$  fiind de asemenea pozitiv, adică  $a_n=0$ ,  $b_n=0$  ( $n$ -lea bit de semn),  $c_{2n-1}=0$ . Prin urmare

$$N_A = N'_A, \quad N_B = N'_B, \quad N_C = N'_C.$$

(ii). Unul din factori este negativ, celălalt pozitiv, rezultatul negativ:

$$\begin{aligned} \text{a). } a_n=1, \quad b_n=0, \quad c_{2n-1}=1 \\ N_A = N_A - 1, \quad N_B = N'_B, \quad N_C = N'_C - 1. \end{aligned}$$

$$\text{b). } a_n=0, \quad b_n=1, \quad c_{2n-1}=1, \text{ în mod analog cu cazul a).}$$

(iii). Ambii factori sînt negativi, rezultatul fiind pozitiv:

$$a_n=1, \quad b_n=1, \quad c_{2n-1}=0, \quad N_a=N_a-1, \quad N_b=N_b-1, \quad N_c=N_c.$$

Astfel, pentru controlul operației de înmulțire realizată cu numere reprezentate prin mărime și semn trebuie să se îndeplinească următoarele acțiuni succesive:

- se analizează semnul factorilor pentru concretizarea relației (6.38) care stă la baza controlului;
- se determină numărul unităților de transport  $T(x)$  și a caracteristicii aferente de control  $H(x)$ ;
- se încearcă îndeplinirea relației de control necesară (6.37).

În continuare, în capitolul 8 se prezintă o modalitate de sinteză originală a unui bloc de control pentru operațiile logice și aritmetice tratate în acest capitol.

## CAPITOLUL 7

### ORGANIZAREA CONTROLULUI OPERAȚIILOR DE PROCESARE

Avînd stabilită metoda de verificare a operațiilor de procesare, în baza celor prezentate anterior, propunem în continuare o variantă originală de structurare a unui sistem de control a operațiilor de procesare.

Utilizarea sistemelor bazate pe microprocesoare de uz general a crescut foarte mult, simțindu-se nevoia tot mai imperioasă de aplicare și în domenii cu siguranță ridicată în funcționare. Astfel de aplicații tipice ar consta în controlul de zbor în situații dinamice instabile, protecția sistemelor în industria nucleară și petrochimică, controlul traficului feroviar și controlul echipamentelor în fabricile automatizate.

Proiectarea unor sisteme destinate acestor aplicații se confruntă cu o problemă, generată de faptul că microprocesoarele comerciale gîndite pentru produse de masă și de larg consum, nu satisfac cerințele unor aplicații de siguranță ridicată. De asemenea, probleme apar în acest sens și la nivelul plachetelor bazate pe asemenea microprocesoare, care oferă o bază inconsistentă pentru toleranța la defecțiuni, iar acoperirea defecțiunilor pe baza rutinelor de test "built-in" este foarte nesigură.

Problema poate fi rezolvată pe două căi:

-Abordarea unei proiectări dedicate a unui sistem corespunzător tolerant la defecțiuni;

-Găsirea unei structuri tolerante la defecțiuni, avînd la bază configurația unui procesor de uz general.

Variatatea de soluții propuse se referă în general la scheme de monitorizare on-line a operațiilor de transfer și de detecție a erorilor procesorului.

În mod tradițional, redundanța masivă, cum ar fi duplicarea sau triplicarea și codurile detectoare și corectoare de erori sînt utilizate în controlul on-line. Redundanța masivă reprezintă o cale foarte eficientă pentru detecția erorilor tranzitorii, însă este foarte costisitoare și, de asemenea, poate reduce fiabilitatea sistemului, cînd se aplică exhaustiv.

Soluțiile recente utilizează o combinație hardware/software în vederea monitorizării on-line a operațiilor procesoarelor de uz general [48],[49],[93]. Alte soluții oferă facilități complexe pentru testabilitatea la nivel de capsulă a procesoarelor VLSI [74],[94] sau pentru autoverificarea operațiilor de procesare [95].

În continuare, se prezintă o soluție originală, propusă pentru monitorizarea și controlul operațiilor de procesare. În figura 7.1 se prezintă schema bloc de organizare a controlului circulației și prelucrării informației într-un procesor. Schema prezentată a avut în vedere posibilitatea realizării integrate, într-o structură VLSI, dar și o realizare exterioară procesorului poate fi luată în considerare.

Principiul care stă la baza acestei soluții îl reprezintă controlul informațional pe bază de semnături. Circulația informației și prelucrarea ei este determinată de arhitectura procesorului, prin setul de instrucțiuni al acestuia.

Instrucțiunile unui procesor pot fi grupate în: transferuri de date, operații aritmetice și logice, transfer al comenzii, controlul procesorului și operații speciale. În aceste condiții, fiecărui cuvânt de informație i se atașează o semnătură de control. Această semnătură va fi utilizată pentru controlul operațiilor de transfer atât în interiorul procesorului, cât și în dialogul cu memoria externă. În ciclul de scriere, pe magistrala de date a procesorului se va furniza cuvântul de date împreună cu semnătura lui. În blocul generator de semnătură SIGGEN se formează o nouă semnătură, corespunzătoare cuvântului de date prezent pe magistrală, care se compară cu semnătura atașată datelor în registrele procesorului. Evident că și memoria externă va trebui să conțină un bloc auxiliar pentru biții de control ai semnăturii. În ciclul de citire, cuvântul pe magistrala de date va fi prezent alături de semnătura de control din memorie, care se va compara cu o nouă semnătură formată în SIGGEN. În felul acesta se verifică corectitudinea operațiilor de transfer, atât între procesor și memoria externă, cât și în interiorul procesorului, între registre. Controlul este aplicabil și instrucțiunilor, evident în condiția ca fiecărui cuvânt instrucțiune să-i fie atașată semnătura corespunzătoare în memoria de program. Redundanța implicată de controlul






Fig. 7.1. Schema bloc a controlului operațiilor de procesare.

operațiilor de transfer constă în numărul de biți suplimentari necesari pentru semnătura de control, corespunzător fiecărui cuvânt de informație. În afară de blocul auxiliar al memoriei externe și registrele interne ale procesorului, vor trebui să aibă o lungime corespunzător mai mare.

O altă problemă care trebuie soluționată constă în determinarea semnăturii de control pentru un cuvânt de date care se modifică ca urmare a prelucrării de către procesor, într-o operație aritmetică sau logică. Aceasta implică verificarea corectitudinii funcționării UAL. Având în vedere cele prezentate în cap.6, controlul prin semnături a operațiilor aritmetice și logice necesită pe lângă semnăturile operanzilor, care sînt deja disponibile, formarea caracteristicii mutuale de control și a semnăturii acestora pentru fiecare tip de operație în parte. În acest scop au fost prevăzute blocurile ȘI, SAU, T+ și T\*. Semnătura de control a operației aritmetice sau logice rezultă la ieșirea sumatorului modulo 2, unde se compară cu semnătura formată în blocul SIGC, din cuvîntul rezultat la ieșirea UAL.

Soluției propuse, i se mai poate adăuga un emulator de comandă a programelor ECPG, care să genereze adrese corespunzătoare, în vederea comparației, cu cele generate de unitatea de comandă a programelor UCPG. În acest fel se controlează on-line și traseul informațional de generare a adreselor de către procesor.

De asemenea, strategia de autotest se poate dezvolta convenabil pe baza considerentului că dacă microinstrucțiunile pot controla multe blocuri hardware, apare rezonabilă utilizarea lor în vederea autotestului [94]. Vectorii de test necesari sînt generați dintr-un ROM de test, rezultatele testelor fiind comprimate paralel într-un bloc de generare a semnăturii, conectat la magistrala internă.

## BLOCUL DE CONTROL AL OPERAȚIILOR ARITMETICE ȘI LOGICE

### 8.1 SINTEZA BLOCULUI DE CONTROL

Pornind de la rezultatele obținute în capitolul precedent sinteza blocului de control a operațiilor aritmetice și logice a fost orientată înspre posibilitatea integrării pe scară foarte largă. În acest sens, pentru a reduce aria de integrare la minim, toate modulele funcționale ale blocului de control au fost sintetizate sub formă de rețele logice regulate, avînd la bază porți ȘI-NU. Admițînd, spre exemplu o tehnologie NMOS, realizarea în continuare a integrării blocului de control se poate aborda cu ușurință.

Fără a reduce din generalitate, exemplificarea sintezei blocului de control a fost făcută pentru o lungime a cuvintelor operanzilor de 4 biți, pentru a facilita prezentarea metodei de control propuse. Evident, extinderea controlului la un număr mai mare de biți, pentru alte aplicații, nu va implica vreo problemă deosebită. Avînd în vedere organizarea de principiu a controlului operațiilor aritmetice și logice prezentată în fig. 7.1, schema bloc de control a fost conturată ca în fig. 8.1.

Prin SIGA, SIGB, respectiv SIGH, s-au reprezentat modulele de formare a semnăturii, pe 4 biți, pentru operanzii A și B, respectiv pentru cuvîntul caracteristicii de control H. Relațiile de control generale dezvoltate în capitolul 6 pentru operațiile aritmetice și logice nu depind de modul de formare a semnăturii, respectiv de metoda de comprimare a informației utilizată. Astfel, modulele de formare a semnăturii pot fi atît de tip serial cît și paralel [98]. În [97] și [100] autorul prezintă un studiu, în colaborare, asupra formării paralele și seriale a semnăturilor. Alegerea uneia sau alteia dintre metode depinde în principal de doi factori. Unul dintre ei îl reprezintă redundanța informațională implicată de formarea semnăturii. Astfel, la comprimarea serială redundanța poate fi variabilă în funcție de numărul de ranguri ale registrului de deplasare cu reacție utilizat. În schimb la comprimarea paralelă redundanța este de 100%, numărul rangurilor registrului de comprimare fiind egal cu numărul de biți ai cuvîntului de




Figura 8.1. Schema bloc de control a UAL.

informație. Cel de al doilea factor îl constituie viteza de comprimare, evident corespunzător mai mare în cazul comprimării seriale. Mai trebuie subliniat și avantajul semnăturii paralele privitor la posibilitatea încărcării datelor într-un flux continuu, nefiind necesară inițializarea de fiecare dată a registrului de comprimare, ca în cazul semnăturii seriale. În ceea ce privește capacitatea de detecție a erorilor, ea este aceeași pentru ambele metode, evident la aceeași redundanță. Prin urmare, optarea pentru una dintre soluțiile de formare a semnăturii trebuie făcută în funcție de mărimea cuvintelor din UAL și de viteza acestuia. Astfel, de exemplu, timpul de formare a semnăturii seriale trebuie să se încadreze în intervalul de timp în care UAL efectuează operația. Evident, în acest caz, tactul de comandă a registrului de comprimare poate fi ales la valoarea maximă permisă de tehnologie. Numărul de biți ai semnăturii va fi dictat de alegerea unui polinom generator pentru o acoperire convenabilă a defecțiunilor [44]. În cazul variantei de sinteză prezentate s-a ales soluția comprimării paralele, pentru a pune în evidență performanțele maxime ale blocului de control.




Fig. 8.2. Registru de formare a semnăturii pentru  $G(x) = x^4 + x + 1$ .

În fig. 8.2 s-a reprezentat schema de principiu a registrului de formare a semnăturii, pentru polinomul generator  $G(x) = x^4 + x + 1$ , sintetizat cu bistabile de tip D. Sinteza sub formă de rețea logică regulată a registrului de comprimare a pornit de la structura bistabilului din fig. 8.3. Astfel, în fig. 8.4 este prezentată schema completă de formare a semnăturii, comună




Fig. 8.3. Bistabil D sub formă de rețea logică regulată.

pentru operanzii A și B, precum și pentru cuvântul caracteristicii de control H. Formarea semnăturii este condiționată prin semnalul de tact de către codul operației CODOP, pentru toate operațiile cu excepția celei de înmulțire, unde controlul se organizează într-un bloc separat. Blocul ȘI pentru formarea caracteristicii de control a operației SAU, respectiv blocul SAU pentru formarea caracteristicii de control a operației ȘI sînt prezentate în fig. 8.5, respectiv fig. 8.6.




Fig. 8.5. Blocul ȘI.




Fig. 8.6. Blocul SAU.

Pentru controlul corectitudinii îndeplinirii operației logice SAU-EXCLUSIV ( $A \oplus B$ ) s-a optat pentru utilizarea relației (6.25),




Fig. 8.4. Schema de formare a semnăturii pe 4 biți.

exploatându-se avantajul formării semnăturii paralele. Astfel, relația (6.25) mai poate fi scrisă sub forma:

$$\text{sig}(A \oplus B) = \text{sig}A \oplus \text{sig}B \oplus \text{sig}\bar{\alpha}_n \quad (8.1)$$

unde  $\bar{\alpha}_n = (00\dots00)_n$  este cuvântul avînd toți cei n biți la valoarea logică 0. În felul acesta se observă simetria perfectă între relațiile (6.26) și (8.1), arătînd încă o dată generalitatea proprietăților de controlabilitate a operațiilor pentru metoda propusă.

Blocul SAU-EXCLUSIV a fost sintetizat, pentru 4 biți, conform cu fig. 8.7, fiind identic atît pentru BLOC1-XOR (fig. 8.1), necesar pentru execuția operației  $A \oplus B$ , cît și pentru BLOC2-




Fig. 8.7. Blocul SAU-EXCLUSIV.

XOR (fig. 8.1), utilizat pentru formarea informației de control a operațiilor aritmetice și logice, conform cu relațiile deduse.

Avînd în vedere structura relațiilor de control a






Fig. 8.8a. Schema de principiu pentru modulul de control a operației deplasare/rotație dreapta.




Fig. 8.10. Sistemul de control a operației deplasare/rotație stânga.

operațiilor de deplasare și rotație (6.27)–(6.30), s-a optat pentru sinteza comună în același bloc a controlului deplasării




Fig. 8.8b. Schema de principiu pentru modulul de control a operației deplasare/rotație stînga.




Fig. 8.9. Sinteza modulului de control a operației deplasare/rotație dreapta.

și rotației, utilizînd corespunzător circuite tri-state. În fig. 8.8a și b este arătată schema de principiu pentru blocurile de

control a operațiilor de deplasare/rotație dreapta și stînga.

Sinteza sub formă de rețea logică regulată a acestor blocuri apare în fig. 8.9, pentru deplasare/rotație dreapta, respectiv în fig. 8.10, pentru deplasare/rotație stînga.

Pentru controlul operațiilor de coincidență și inversiune nu a fost necesar de a prevedea blocuri separate.

Caracteristicile mutuale  $H(A+B)$  și  $H(A-B)$  necesare pentru controlul operațiilor de adunare și scădere, avînd la bază relațiile (6.33) și (6.35) sînt obținute într-un singur bloc, datorită simetriei celor două relații, prin utilizarea de circuite tri-state validate de codurile operațiilor de adunare și scădere. Blocul AD/SC este reprezentat în fig. 8.11. Acest




Fig. 8.12. Structura blocului multiplexor MUX1.

bloc a fost sintetizat și pentru posibilitatea formării caracteristicii mutuale la adunările pe 8 biți, care intervin la




Fig. 8.11. Structura blocului de control (AD/SC) pentru operația de adunare/scădere.




Fig. 8.11. (continue)

controlul operației de înmulțire. Selecția între operațiile pe 4 biți și cele pe 8 biți se face după codul operației.

Schema de control a fost prevăzută cu un bloc multiplexor MUX1, în vederea selecției între semnătura operandului A (sigA) și rezultatul operației SAU-EXCLUSIV între semnăturile operanzilor A și B (sigA⊕sigB). Schema multiplexorului MUX1 este prezentată în fig. 8.12.

În vederea formării semnăturii sigH, pentru caracteristicile mutuale ale operațiilor ȘI, SAU, SAU-EXCLUSIV, COINCIDENTĂ, INVERSIUNE, DEPLASARE/ROTAȚIE, ADUNARE/SCĂDERE a fost sintetizat un bloc multiplexor MUX2, reprezentat în fig. 8.13. Pentru selecția multiplexoarelor s-au utilizat codurile operațiilor din cuvântul de instrucție I<sub>0</sub> ... I<sub>3</sub>, care au fost stabilite, prin convenție, conform tab. 8.1.

Tab. 8.1. Codificarea operațiilor.

TIP OPERAȚIE	COD OPERAȚIE			
	I <sub>0</sub>	I <sub>1</sub>	I <sub>2</sub>	I <sub>3</sub>
SAU	1	0	0	0
ȘI	1	1	0	1
SAU-EXCLUSIV	1	0	0	1
COINCIDENTĂ	1	1	1	0
DEPLASARE STÎNGA	0	1	0	0
ROTAȚIE STÎNGA	0	1	0	1
DEPLASARE DREAPTA	0	0	1	0
ROTAȚIE DREAPTA	0	0	1	1
INVERSARE	0	1	1	0
ADUNARE	1	0	1	0
SCĂDERE	1	0	1	1
ÎNMULȚIRE	1	1	1	1

Ecuatiile celor două multiplexoare sînt:

$$z_1 = \text{sigA} \cdot \bar{I}_3 + (\text{sigA} \oplus \text{sigB}) \cdot I_3, \quad (8.2)$$

$$z_2 = \text{ȘI} \cdot \bar{I}_3 \bar{I}_2 I_1 I_0 + \text{SAU} \cdot \bar{I}_3 \bar{I}_2 \bar{I}_1 I_0 + \text{STG} \cdot \bar{I}_0 \bar{I}_2 I_1 + \text{DR} \cdot \bar{I}_0 I_2 \bar{I}_1 + \text{AS} \cdot I_0 I_2 \bar{I}_1 + \alpha_n \cdot I_2 I_1 \bar{I}_3 + \alpha_n \cdot \bar{I}_1 \bar{I}_2 I_3$$

(8.3)




Fig. 8.13. Structura blocului multiplexor MUX2.

Compararea informației de control formată la ieșirea celui de al doilea bloc SAU-EXCLUSIV (fig. 8.1) cu semnătura rezultatului operației din UAL, sigC, se realizează pe 4 biți, bit cu bit, în modulul comparator COMP1. În fig. 8.14 se prezintă schema modulului comparator. Rezultatul comparării,




Fig. 8.14. Modulul comparator.

reprezentat de semnalul EROARE, este validat la ieșirea modului prin linia VC. În ceea ce privește operația de înmulțire, compararea informației de control, formată într-un bloc separat, cu rezultatul din UAL se face pe 8 biți într-un al doilea modul comparator, COMP2 (fig. 8.1), sintetizat într-o matrice sumiliară. În funcție de codul operației este validată ieșirea corectă sau a situația dintre comparatoare.

Controlul operației de înmulțire, avînd la bază relația (8.17), implică o structură, formată din mai multe module, reprezentată în fig. 8.15. Astfel, este necesar un registru de înregistrare paralelă și de serializare a deînmulțitului, realizat conform schemei din fig. 8.16. Deînmulțitul se aplică serializat dispozitivului de înmulțire polinomială, iar înmulțitorul este înregistrat paralel. Ieșirea acestui dispozitiv este de asemenea serializată, iar rezultatul înmulțirii polinomiale,  $(17 \cdot 17)_{17}$ , este obținut după 7 tacturi. Acest timp este controlat de un numărător modulo 7. În cazul utilizării a 16






Fig. 8.15. Blocul de control pentru operația de înmulțire.




Fig. 8.16. Sinteza registrului de serializare.




Fig. 8.17. Structura modului de înmulțire polinomială.




Fig. 8.18. Modulul de determinare a transportului la controlul operației de înmulțire.




Fig. 8.18. (continue)

biți de date, înmulțirea polinomială va fi obținută după 31 tacturi. În fig. 8.17 se arată modalitatea de sinteză a dispozitivului de înmulțire polinomială. În paralel cu dispozitivul de înmulțire polinomială, funcționează dispozitivul de calcul al transportului  $T(x)$ , care se obține după 4 tacturi, timp controlat de un numărator modulo 4. Pentru cazul cuvintelor de date de 16 biți, transportul se va obține după 16 tacturi. Dispozitivul de calcul al transportului este prezentat în fig. 8.18. Rezultatul  $C(x)$ , al înmulțirii polinomiale este încărcat serial într-un registru de memorare, arătat în fig. 8.15. Ultimul bistabil din acest registru, reprezentând rangul c.m.s., este izolat de celelalte bistabile și conține întotdeauna valoarea logică "0". Aceasta, deoarece din înmulțirea polinomială  $C(x)$  va avea maximum 7 cifre binare (0...6), iar în schimb rezultatul înmulțirii aritmetice




Fig. 8.19. Registru de comprimare pe 8 biți.

finale a două numere pe 4 biți poate să aibă maximum 8 cifre binare (0...7). Odată obținute rezultatele  $C(x)$  și  $T(x)$ , acestea se adună în blocul AD/SC, selectat pentru operațiile pe 8 biți, în vederea formării caracteristicii mutuale  $H(x)$ . Semnăturile aferente lui  $C(x)$ ,  $T(x)$  și respectiv  $H(x)$  se formează în registre de comprimare paralele pe 8 biți. Polinomul generator

utilizat este  $G(x) = x^6 + x^5 + x^4 + x^3 + x^2 + x + 1$ , iar în fig. 8.19 apare schema de principiu a registrului de comprimare. Sinteza acestui registru s-a realizat în mod analog ca în cazul registrului de comprimare pe 4 biți (fig. 8.4). În fig. 8.1 s-au reprezentat cele trei module de formare a semnalelor pe 8 biți, SIGC(x), SIGT(x) și SIGH(x). De asemenea, mai sînt reprezentate două module SAU-EXCLUSIV, pe 8 biți, necesare pentru concretizarea informației de control după relația (6.37).

## 8.2. SIMULAREA FUNCȚIONĂRII BLOCULUI DE CONTROL

Avînd în vedere complexitatea ridicată a structurii blocului de control a operațiilor aritmetice și logice, verificarea corectei funcționări a acestuia nu s-a putut aborda printr-un prototip experimental. Prin urmare, punerea la punct a blocului de control și verificarea valabilității metodei de control propuse au fost abordate prin simulare pe calculator. Această soluție se aliniază tendinței moderne de proiectare [69],[70],[84], cu atît mai mult cu cît sinteza blocului de control a fost orientată spre integrarea pe scară foarte largă.

### 8.2.1. PROGRAMUL DE SIMULARE

În vederea simulării, a fost realizat un program modular în limbajul TurboC. Partea de început cuprinde directivele de includere a fișierelor header, ce conțin funcțiile de bibliotecă utilizate în program. Urmează prototipurile funcțiilor definite în program, iar în continuare sînt definite structurile și declarațiile variabilelor globale. Funcțiile utilizate urmează după corpul programului principal.

În programul principal, după inițializarea variabilelor se apelează funcția de culegere (), care creează ecranul de culegere date.

S-a definit o matrice M de noduri și stări, fiecărui element al matricii, care corespunde unui moment de timp, i se alocă dinamic un număr de octeți egal cu numărul nodurilor din schema simulată. Numărul nodurilor este obținut la introducerea datelor, prin incrementare. Într-o matrice L sînt conținute elementele tipurilor de porți, iar într-o matrice E elementele de tip stimul.

În matricea M fiecare element corespunde unui moment de timp și conține starea tuturor nodurilor existente în schemă. Stările sînt simbolizate corespunzător pentru cele trei stări




Fig. 8.20. Structura programului de simulare.

logice,

starea a treia "x", sau valoare necunoscută, nivelul logic "1" și nivelul logic "0". Inițial, toți octeții corespunzători nodurilor din schemă din matrice sînt aduși în starea "x". Valorile nodurilor corespunzătoare fiecărui stimul sînt trecute



Pentru fiecare moment de timp se calculează răspunsul fiecărei porți, valoarea obținută fiind înscrisă în octetul corespunzător fiecărui nod de ieșire din poartă. După terminarea calculului, se procedează la vizualizarea nodurilor printr-o funcție aferentă. După afișare are loc eliberarea memoriei alocată dinamic. Întirzierea dată de propagarea pe o poartă s-a adoptat pentru poarta logică ȘI-NU, care stă la baza sintezei dispozitivului de control, la valoarea medie de 10 ns. Evident, în cazul concret al tehnologiei de integrare utilizate, această valoare urmează a fi modificată.

Din funcția de afișare există posibilitatea de a reveni asupra datelor introduse, sau în ecranul de introducere pentru o nouă schemă. De asemenea, se pot încărca scheme salvate anterior.

Structura programului este prezentată schematic în fig. 8.20.

### 8.2.2. EXEMPLIFICAREA SIMULĂRII FUNCȚIONĂRII BLOCULUI DE CONTROL

Abordarea procesului de simulare a corectitudinii funcționării blocului de control a operațiilor aritmetice și logice s-a făcut pe module funcționale, pentru o mai bună controlabilitate și flexibilitate a fazei de punere la punct. Odată fiecare modul simulat și verificat în parte, s-a procedat la simularea funcțională a interconectării modulelor. Astfel, pentru asigurarea continuității fluxului informațional între module, semnalele de la ieșirea unui modul au constituit intrări pentru modulul interconectat următor. În felul acesta, se pot aborda scheme cu complexitate oricât de mare.

Exemplificăm, în continuare, fazele de simulare pentru o serie de operații aritmetice și logice, care se consideră derulate una după alta, într-o ordine oarecare și executate corect de o unitate aritmetică și logică ipotetică. Lungimea operanzilor A și B implicați în aceste operații este de 4 biți. În tab. 8.2 se prezintă tipul operațiilor implicate precum și codificarea acestora.

Verificarea corectitudinii funcționării blocului de control a UAL se face prin compararea semnăturii (sigC) rezultatului

corect al operației respective cu informația de control aferentă. În cazul în care blocul de control a funcționat corect, semnalul EROARE de la ieșirea modulului comparator va rămâne invalidat. Configurația de date a operanzilor A și B a fost aleasă încercînd să se acopere toate combinațiile binare posibile.

Admițînd operațiile exemplificate la simulare ca derulîndu-

Tab. 8.2. Operațiile simulate.

Nr. Op.	TIP OPERAȚIE	COD OPERAȚIE			
		$I_0$	$I_1$	$I_2$	$I_3$
1	AAB	1	1	0	1
2	AVB	1	0	0	0
3	$A \oplus B$	1	0	0	1
4	$\bar{A}$	0	1	1	0
5	$A \odot B$	1	1	1	0
6	$A^*$ (depl. dr.)	0	0	1	0
7	$A^*$ (depl. stg.)	0	1	0	0
8	$A^*$ (cu pierd. inform.)	0	1	0	0
9	$A^*$ (rot. dr.)	0	0	1	1
10	$A^*$ (rot. stg.)	0	1	0	1
11	A+B	1	0	1	0
12	A+B (cu depășire)	1	0	1	0
13	A-B	1	0	1	1
14	$A \times B$	1	1	1	1
15	$A \times B$	1	1	1	1

se una după alta, semnaturile sigA, sigB, sigH și sigC se formează în paralel prin încărcarea în secvență a fluxurilor de date corespunzătoare. Spre exemplu, în registrul de formare a sigB vor fi încărcăți toți operanzii B, în ordinea în care apar la execuția instrucțiunilor. Modalitatea de formare a semnaturilor este prezentată teoretic în fig. 8.21 pentru sigA, fig. 8.22 pentru sigB, fig. 8.23 pentru sigH și respectiv în fig. 8.24 pentru sigC, pentru toate operațiile implicate, cu excepția ultimelor două, care fiind de înmulțire vor fi tratate pe 8 biți.

Detaliam în continuare operațiile exemplificate în

simulare. Avînd în vedere derularea continuă în timp a tuturor operațiilor, cronogramele aferente funcționării tuturor modulelor blocului de control vor fi prezentate pe grupe de cîte patru operații.

### 1. OPERAȚIA LOGICĂ ȘI.

Aceasta este prima operație considerată a fi executată și prin urmare se presupune că în blocul de control toate modulele au fost inițializate prin semnalul RESET.

Operanzi: A=1010, B=1001.





Fig. 8.21. Formarea semnăturii sigA.

Fig. 8.22. Formarea semnăturii SigB.

Semnăturile operanzilor: sigA=1010, sigB=1001, (fig. 8.21, 8.22)

Caracteristica mutuală H (relația (6.2)): H=AVB=1011 (în blocul SAU).

Semnătura caracteristicii mutuale: sigH=1011, (fig. 8.23).

Ieșire BLOC1-XOR: sigA⊕sigB=0011.

Informația de control la ieșirea BLOC2-XOR:

$IC = (\text{sigA} \oplus \text{sigB}) \oplus \text{sigH} = 1000.$

Rezultatul UAL:  $C = A \oplus B = 1000.$

Semnătura rezultatului:  $\text{sigC} = 1000,$  (fig. 8.24).

Ieșire COMP1:  $\text{EROARE} = IC \oplus \text{sigC} = 0.$

## 2. OPERAȚIA LOGICĂ SAU.

Operanți:  $A = 0110, B = 0011.$

Semnăturile operanzilor:  $\text{sigA} = 0001, \text{sigB} = 0010,$  (fig. 8.21, 8.22).

Caracteristica mutuală H (relația (6.1)):  $H = A \oplus B = 0010$  (în




Fig. 8.23. Formarea semnăturii sigH.




Fig. 8.24. Formarea semnăturii sigC.

blocul ȘI).

Semnătura caracteristicii mutuale:  $\text{sigH} = 0111,$  (fig. 8.23).

Ieșire BLOC1-XOR:  $\text{sigA} \oplus \text{sigB} = 0011.$

Informația de control la ieșirea BLOC2-XOR:

$IC = (\text{sigA} \oplus \text{sigB}) \oplus \text{sigH} = 0100.$

Rezultatul UAL:  $C = A \oplus B = 0111,$  (fig. 8.24).

Semnătura rezultatului:  $\text{sigC} = 0100.$

Ieșire COMP1:  $\text{EROARE} = IC \oplus \text{sigC} = 0.$

### 3. OPERAȚIA LOGICĂ SAU-EXCLUSIV.

Operanți:  $A=0101$ ,  $B=1100$ .

Semnăturile operanzilor:  $\text{sig}A=0111$ ,  $\text{sig}B=1000$ , (fig. 8.21, 8.22).

Caracteristica mutuală  $H$  (relația (6.25)):  $H=\bar{a}_n=0000$ ,  $n=4$  (la ieșirea blocului multiplexor MUX2). În acest caz s-a procedat la controlul operației SAU-EXCLUSIV după relația (8.1), așa cum s-a specificat anterior.

Pe de altă parte, controlul aceleiași operații poate fi organizat pe baza relației (6.3). Astfel, rezultă  $AVB=1101$  și  $A\bar{A}B=0100$ .

Semnătura caracteristicii mutuale:  $\text{sig}H=1110$ , (fig. 8.23). Trebuie specificat aici că această semnătură rezultă în registrul de formare a semnăturilor în urma încărcării lui  $H=0000$ .

Pentru cea de a doua variantă a controlului rezultă  $\text{sig}(AVB)=0011$  și  $\text{sig}(A\bar{A}B)=0010$ .

Ieșire BLOC1-XOR:  $\text{sig}A \oplus \text{sig}B=1111$ .

Informația de control la ieșirea BLOC2-XOR:  $IC=(\text{sig}A \oplus \text{sig}B) \oplus \text{sig}H=0001$ .

Aceeași informație de control se va obține și în cea de a doua variantă de control:  $IC=\text{sig}(AVB) \oplus \text{sig}(A\bar{A}B)=0001$ .

Rezultatul UAL:  $C=A \oplus B=1001$ .

Semnătura rezultatului:  $\text{sig}C=0001$ , (fig. 8.24).

Ieșire COMP1:  $\text{EROARE}=IC \oplus \text{sig}C=0$ .

### 4. OPERAȚIA LOGICĂ DE INVERSIUNE.

Operanți:  $A=0111$ ,  $B=0000$ . În acest caz, precum și în cazul tuturor operațiilor ce implică un singur operand, cel de al doilea operand, în această situație  $B$ , este considerat nul. Astfel, se indică necesitatea de a încărca vectorul nul în registrul de comprimare paralelă, formându-se și pentru celălalt operand o semnătură. În felul acesta se asigură continuitatea fluxului informațional de control și respectarea generalității relației de control (6.22).

Semnăturile operanzilor:  $\text{sig}A=1001$ ,  $\text{sig}B=0011$ , (fig. 8.21, 8.22).

Caracteristica mutuală  $H$  (relația (6.4)):  $H=a_n=1111$ ,  $n=4$  (la ieșirea blocului multiplexor MUX2).

Semnătura caracteristicii mutuale:  $\text{sig}H=0000$ , (fig. 8.23).

Ieșire BLOC1-XOR:  $\text{sig}A \oplus \text{sig}B=1010$ .

Informația de control la ieșirea BLOC2-XOR:  
 $IC = (\text{sigA} \oplus \text{sigB}) \oplus \text{sigH} = 1010$ .

Rezultatul UAL:  $C = \bar{A} = 1000$ .

Semnătura rezultatului:  $\text{sigC} = 1010$ , (fig. 8.24).

Ieșire COMP1:  $\text{EROARE} = IC \oplus \text{sigC} = 0$ .

Controlul operațiilor 1-4, prezentate mai sus, poate fi urmărit în continuare pe diagramele de timp rezultate în urma simulării funcționării blocului de control. Astfel, în fig. 8.25 se arată modul de formare a semnăturii pentru operanzii A.




Fig. 8.25. Formarea semnăturii operanzilor A (operațiile 1-4).  
 1- $A_0$ , 2- $A_1$ , 3- $A_2$ , 4- $A_3$ , 5-RESET,  
 6-TACTS, 7- $\text{sig}A_0$ , 8- $\text{sig}A_1$ , 9- $\text{sig}A_2$ , 10- $\text{sig}A_3$ .

În mod similar, formarea semnăturilor pentru operanzii B este arătată în fig. 8.26. Corectitudinea funcționării se poate confirma prin compararea cu semnăturile operanzilor,  $\text{sigA}$  și  $\text{sigB}$ , calculate teoretic conform fig. 8.21, respectiv fig. 8.22.

Se observă pe diagrame că modificarea valorilor operanzilor s-a considerat a avea loc din 300 ns în 300ns. De asemenea, se poate urmări, de exemplu, că formarea primei semnături după RESET are loc la 180 ns, iar a doua se formează la 490 ns.

Funcționarea blocurilor ȘI/SAU se poate urmări prin cronogramele din fig. 8.27, unde se observă operanzii A și B de




Fig. 8.26. Formarea semnăturii operanzilor B (operațiile 1-4).  
 1-B<sub>0</sub>, 2-B<sub>1</sub>, 3-B<sub>2</sub>, 4-B<sub>3</sub>, 5-RESET,  
 6-TACTS, 7-sigB<sub>0</sub>, 8-sigB<sub>1</sub>, 9-sigB<sub>2</sub>, 10-sigB<sub>3</sub>.




Fig. 8.27. Intrările blocurilor ȘI/SAU (operațiile 1-4).  
 1-A<sub>0</sub>, 2-A<sub>1</sub>, 3-A<sub>2</sub>, 4-A<sub>3</sub>,  
 5-B<sub>0</sub>, 6-B<sub>1</sub>, 7-B<sub>2</sub>, 8-B<sub>3</sub>.

la intrare, respectiv fig. 8.28, în care se vede formarea caracteristicilor mutuale pentru operația SAU, H(AVB) în blocul ȘI, respectiv ȘI, H(A∧B) în blocul SAU.




Fig. 8.28. Formarea caracteristicilor mutuale pentru operațiile SAU/ȘI.

1- $H_0(AVB)$ , 2- $H_1(AVB)$ , 3- $H_2(AVB)$ , 4- $H_3(AVB)$ ,  
5- $H_0(A\wedge B)$ , 6- $H_1(A\wedge B)$ , 7- $H_2(A\wedge B)$ , 8- $H_3(A\wedge B)$ .

Executarea operațiilor SAU-EXCLUSIV între semnăturile celor doi operanzi, în BLOC1-XOR, se observă cu ajutorul fig. 8.29, în care apar datele de intrare în bloc, precum și fig. 8.30, unde se vizualizează semnalele la ieșire.

În continuare, vom urmări funcționarea primului bloc multiplexor, MUX1. Astfel, în fig. 8.31 se reprezintă semnalele de selecție, formate din codurile operațiilor, precum și semnalele de validare a porților tri-state de la ieșire,  $Z_0-Z_3$ .

În fig. 8.32 și respectiv fig. 8.33 se observă semnalele de intrare precum și cele validate la ieșirea multiplexorului, corespunzător derulării operațiilor 1-4.

Pentru cel de al doilea multiplexor, MUX2, funcționarea se poate urmări într-un mod similar. La intrările multiplexorului sînt prezente semnalele de la ieșirile blocurilor ȘI/SAU, (fig.






Fig. 8.29. Semnalele de intrare în BLOC1-XOR (operațiile 1-4).  
 1-sigA<sub>0</sub>, 2-sigA<sub>1</sub>, 3-sigA<sub>2</sub>, 4-sigA<sub>3</sub>,  
 5-sigB<sub>0</sub>, 6-sigB<sub>1</sub>, 7-sigB<sub>2</sub>, 8-sigB<sub>3</sub>.




Fig. 8.30. Semnalele de ieșire din BLOC1-XOR (operațiile 1-4).  
 1-sigA<sub>0</sub>⊗sigB<sub>0</sub>, 2-sigA<sub>1</sub>⊗sigB<sub>1</sub>,  
 3-sigA<sub>2</sub>⊗sigB<sub>2</sub>, 4-sigA<sub>3</sub>⊗sigB<sub>3</sub>.




Fig. 8.31. Selecția blocului MUX1 (operațiile 1-4).  
 1- $I_0$ , 2- $I_1$ , 3- $I_2$ , 4- $I_3$ , 5-validare sigA,  
 6-validare ieșire BLOC1-XOR.




Fig. 8.32. Intrările și ieșirile activate pentru sigA.  
 1-sigA<sub>0</sub>, 2-sigA<sub>1</sub>, 3-sigA<sub>2</sub>, 4-sigA<sub>3</sub>, 5-validare sigA,  
 6-validare ieșire BLOC1-XOR, 7-Z<sub>0</sub>, 8-Z<sub>1</sub>, 9-Z<sub>2</sub>, 10-Z<sub>3</sub>.

8.28). În fig. 8.34 se arată modul de activare a ieșirii pentru caracteristica mutuală a operației ȘI.

Pe cronogramele reprezentate, se poate vedea activarea caracteristicii mutuale în intervalul de timp 40-330 ns.

Semnalele de comandă constituite din codurile operațiilor,




Fig. 8.33. Intrările și ieșirile activate pentru BLOC1-XOR.  
 1-sigA<sub>0</sub>⊗sigB<sub>0</sub>, 2-sigA<sub>1</sub>⊗sigB<sub>1</sub>, 3-sigA<sub>2</sub>⊗sigB<sub>2</sub>,  
 4-sigA<sub>0</sub>⊗sigB<sub>1</sub>, 5-validare sigA, 6-validare ieșire  
 BLOC1-XOR, 7-Z<sub>0</sub>, 8-Z<sub>1</sub>, 9-Z<sub>2</sub>, 10-Z<sub>3</sub>.




Fig. 8.34. Activarea caracteristicii mutuale a operației ȘI.  
 1-I<sub>0</sub>, 2-I<sub>1</sub>, 3-I<sub>2</sub>, 4-I<sub>3</sub>,  
 5-H<sub>0</sub>(A∧B)<sub>out</sub>, 6-H<sub>1</sub>(A∧B)<sub>out</sub>, 7-H<sub>2</sub>(A∧B)<sub>out</sub>, 8-H<sub>3</sub>(A∧B)<sub>out</sub>.

I<sub>0</sub>...I<sub>3</sub>, apar active cu un avans de 160 ns față de semnalele de comandă ale multiplexorului MUX1, în felul acesta compensându-se

întârzierile în formarea caracteristicilor mutuale de control și asigurându-se sincronismul datelor la intrarea în BLOC2-XOR.

În mod asemănător, în fig. 8.35 se arată activarea ieșirii multiplexorului pentru caracteristica mutuală a operației SAU.




Fig. 8.35. Activarea caracteristicii mutuale a operației SAU.

1- $I_0$ , 2- $I_1$ , 3- $I_2$ , 4- $I_3$ ,  
5- $H_0(AVB)_{out}$ , 6- $H_1(AVB)_{out}$ , 7- $H_2(AVB)_{out}$ , 8- $H_3(AVB)_{out}$ .




Fig. 8.36. Activarea caracteristicii mutuale a operației SAU-EXCLUSIV

1- $I_0$ , 2- $I_1$ , 3- $I_2$ , 4- $I_3$ ,  
5- $H_0(A\oplus B)_{out}$ , 6- $H_1(A\oplus B)_{out}$ , 7- $H_2(A\oplus B)_{out}$ , 8- $H_3(A\oplus B)_{out}$ .

Caracteristica mutuală este prezentă la ieșire în intervalul 340-620 ns.

Pentru celelalte două operații, SAU-EXCLUSIV și INVERSIUNE, modul de activare a ieșirii se observă în fig. 8.36 și respectiv fig. 8.37.

Caracteristica mutuală a operației SAU-EXCLUSIV este  $\bar{a}_n=0000$  și apare activată în intervalul 630-930 ns.




Fig. 8.37. Activarea caracteristicii mutuale a operației de INVERSIUNE

1- $I_0$ , 2- $I_{1,1}$ , 3- $I_2$ , 4- $I_3$ ,  
5- $H_0(\bar{A})_{out}$ , 6- $H_1(\bar{A})_{out}$ , 7- $H_2(\bar{A})_{out}$ , 8- $H_3(\bar{A})_{out}$ .

La momentul de timp de 940 ns se poate observa validarea la ieșirea multiplexorului a caracteristicii mutuale  $a_n=1111$ .

Modalitatea de formare a semnăturilor caracteristicilor mutuale și funcționarea modului SIGH, pentru primele patru operații a fost simulată conform cu fig. 8.38.

Comparând rezultatul obținut prin simulare, pentru sigH, cu cel calculat teoretic, conform cu fig. 8.23, se verifică corectitudinea fluxului informațional pînă în acest punct.

În continuare, informația prezentă la intrarea celui de-al doilea bloc SAU-EXCLUSIV, BLOC2-XOR, apare conform cu fig. 8.39.

Informația de control, IC, pentru operațiile 1-4, se formează la ieșire și este prezentată în fig. 8.40.




Fig. 8.38. Formarea semnăturii caracteristicilor mutuale H (operațiile 1-4).  
 1-H<sub>0</sub>, 2-H<sub>1</sub>, 3-H<sub>2</sub>, 4-H<sub>3</sub>, 5-RESET,  
 6-TACTS, 7-sigH<sub>0</sub>, 8-sigH<sub>1</sub>, 9-sigH<sub>2</sub>, 10-sigH<sub>3</sub>.




Fig. 8.39. Informația la intrarea BLOC2-XOR (operațiile 1-4).  
 1-sigA<sub>0</sub>@sigB<sub>0</sub>, 2-sigA<sub>1</sub>@sigB<sub>1</sub>, 3-sigA<sub>2</sub>@sigB<sub>2</sub>,  
 4-sigA<sub>3</sub>@sigB<sub>3</sub>, 5-sigH<sub>0</sub>, 6-sigH<sub>1</sub>, 7-sigH<sub>2</sub>, 8-sigH<sub>3</sub>.




Fig. 8.40. Informația de control pentru operațiile 1-4.  
 1- $IC_0$ , 2- $IC_1$ , 3- $IC_2$ , 4- $IC_3$ .




Fig. 8.41. Formarea semnăturii rezultatului din UAL  
 (operațiile 1-4).  
 1- $C_0$ , 2- $C_1$ , 3- $C_2$ , 4- $C_3$ , 5-RESET,  
 6-TACTS, 7-sig $C_0$ , 8-sig $C_1$ , 9-sig $C_2$ , 10-sig $C_3$ .

Pe de altă parte, la ieșirea UAL se formează semnătura rezultatului, în modulul sigC. Funcționarea acestui modul este simulată în fig. 8.41. Corectitudinea funcționării se poate constata prin comparare cu rezultatele teoretice din fig. 8.24.

În continuare, fiind disponibile ambele informații, sigC precum și de control, IC, se activează modulul comparator COMPl. Funcționarea modulului este exemplificată în fig. 8.42. Se




Fig. 8.42. Funcționarea modulului comparator COMPl.  
 1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>,  
 6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.

observă mărimile aplicate la intrarea comparatorului, precum și rezultatul comparării, reprezentat prin semnalul EROARE. Validarea comparării este realizată prin semnalul VC (fig. 8.14). Starea logică "0" a semnalului EROARE, pe durata activării, indică faptul că operația s-a efectuat corect.

#### 5. OPERAȚIA LOGICĂ DE COINCIDENTĂ.

Operanzi: A=0000, B=1101.

Semnăturile operanzilor: sigA=0001, sigB=1011, (fig. 8.21, 8.22).

Caracteristica mutuală H (relația (6.17)):  $H = a_n = 1111$  (la ieșirea blocului multiplexor MUX2).



Semnătura caracteristicii mutuale:  $\text{sigH}=1111$ , (fig. 8.23).

Ieșire BLOC1-XOR:  $\text{sigA} \oplus \text{sigB}=1010$ .

Informația de control la ieșirea BLOC2-XOR:  
 $\text{IC}=(\text{sigA} \oplus \text{sigB}) \oplus \text{sigH}=0101$ .

Rezultatul UAL:  $C=A \oplus B=0010$ , (fig. 8.24).

Semnătura rezultatului:  $\text{sigC}=0101$ .

Ieșire COMP1: EROARE= $\text{IC} \oplus \text{sigC}=0$ .

#### 6. OPERAȚIA LOGICĂ DEPLASARE DREAPTA.

Operanzi:  $A=1010$ ,  $B=0000$  (operandul B este considerat nul pentru asigurarea continuității fluxului informațional la formarea semnăturii).

Semnăturile operanzilor:  $\text{sigA}=1000$ ,  $\text{sigB}=0101$ , (fig. 8.21, 8.22).

Caracteristica mutuală H (relația (6.12)):  $H=1111$  (în blocul DD/RD).

Semnătura caracteristicii mutuale:  $\text{sigH}=0010$ , (fig. 8.23).

Ieșire BLOC1-XOR:  $\text{sigA} \oplus \text{sigB}=1101$ .

Informația de control la ieșirea BLOC2-XOR:  
 $\text{IC}=(\text{sigA} \oplus \text{sigB}) \oplus \text{sigH}=1111$ .

Rezultatul UAL:  $C=A^*=0101$ , (fig. 8.24).

Semnătura rezultatului:  $\text{sigC}=1111$ .

Ieșire COMP1: EROARE= $\text{IC} \oplus \text{sigC}=0$ .

#### 7. OPERAȚIA LOGICĂ DEPLASARE STINGA.

Operanzi:  $A=0110$ ,  $B=0000$  (operandul B este considerat nul pentru asigurarea continuității fluxului informațional la formarea semnăturii).

Semnăturile operanzilor:  $\text{sigA}=0101$ ,  $\text{sigB}=1010$ , (fig. 8.21, 8.22).

Caracteristica mutuală H (relația (6.11)):  $H=1010$  (în blocul DS/RS).

Semnătura caracteristicii mutuale:  $\text{sigH}=1110$ , (fig. 8.23).

Ieșire BLOC1-XOR:  $\text{sigA} \oplus \text{sigB}=1111$ .

Informația de control la ieșirea BLOC2-XOR:  
 $\text{IC}=(\text{sigA} \oplus \text{sigB}) \oplus \text{sigH}=0001$ .

Rezultatul UAL:  $C=A^*=1100$ , (fig. 8.24).

Semnătura rezultatului:  $\text{sigC}=0001$ , (fig. 8.24).

Ieșire COMP1: EROARE= $\text{IC} \oplus \text{sigC}=0$ .

8. OPERAȚIA LOGICĂ DEPLASARE STINGA (cu pierderea informației).

Operanzi: A=1101, B=0000 (operandul B este considerat nul pentru asigurarea continuității fluxului informațional la formarea semnăturii).

Semnăturile operanzilor: sigA=0111, sigB=0111, (fig. 8.21, 8.22).

Caracteristica mutuală H (relația (6.11)): H=0111 (în blocul DS/RS).

Semnătura caracteristicii mutuale: sigH=1000, (fig. 8.23).

Ieșire BLOC1-XOR: sigA⊗sigB=0000.

Informația de control la ieșirea BLOC2-XOR: IC=(sigA⊗sigB)⊗sigH=1000.

Rezultatul UAL: C=A\*=1010, (fig. 8.24).

Semnătura rezultatului: sigC=1000, (fig. 8.24).

Ieșire COMP1: EROARE=IC⊗sigC=0.

Controlul operațiilor 5-8, prezentate mai sus, poate fi urmărit în continuare pe diagramele de timp rezultate în urma simulării funcționării blocului de control. Astfel, în fig. 8.43 se arată modul de formare a semnăturii pentru operanzii A.




Fig. 8.43. Formarea semnăturii operanzilor A (operațiile 5-8).  
 1-A<sub>0</sub>, 2-A<sub>1</sub>, 3-A<sub>2</sub>, 4-A<sub>3</sub>, 5-RESET,  
 6-TACTS, 7-sigA<sub>0</sub>, 8-sigA<sub>1</sub>, 9-sigA<sub>2</sub>, 10-sigA<sub>3</sub>.

Deoarece simulatorul a fost conceput pentru afișarea pe pagini de 1500 ns, la simularea controlului operațiilor 5-8 și respectiv a celorlalte în continuare, registrele de formare a semnăturilor au fost reinițializate cu valoarea ultimei semnături calculate pentru operația precedentă. Astfel, printr-un tact suplimentar, care la funcționarea neîntreruptă evident nu mai apare, s-a încărcat în registrul de formare a semnăturii sigA valoarea 1001, validă la momentul de 100 ns. După aplicarea impulsului de tact normal, semnătura se formează la momentul de 200 ns, adică față de origine la momentul de 1500+200 ns. Prin urmare, toate reprezentările, care vor apare la simularea controlului operațiilor 5-8, vor avea ca referință momentul de timp de 1500 ns.

În mod similar, formarea semnăturilor pentru operanzii B este arătată în fig. 8.44. Corectitudinea funcționării se poate confirma prin compararea cu semnăturile operanzilor, sigA și sigB, calculate teoretic conform fig. 8.21, respectiv fig. 8.22.




Fig. 8.44. Formarea semnăturii operanzilor B (operațiile 5-8).  
 1-B<sub>0</sub>, 2-B<sub>1</sub>, 3-B<sub>2</sub>, 4-B<sub>3</sub>, 5-RESET,  
 6-TACTS, 7-sigB<sub>0</sub>, 8-sigB<sub>1</sub>, 9-sigB<sub>2</sub>, 10-sigB<sub>3</sub>.

Se observă pe diagramă, conform celor menționate anterior.

inițializarea registrului cu valoarea anterioară sigB=0011.

Executarea operațiilor SAU-EXCLUSIV între semnăturile celor doi operanzi, în BLOC1-XOR, se observă cu ajutorul fig. 8.45, în care apar datele de intrare în bloc, precum și fig. 8.46, unde se vizualizează semnalele la ieșire.




Fig. 8.45. Semnalele de intrare în BLOC1-XOR (operațiile 5-8).  
1-sigA<sub>0</sub>, 2-sigA<sub>1</sub>, 3-sigA<sub>2</sub>, 4-sigA<sub>3</sub>,  
5-sigB<sub>0</sub>, 6-sigB<sub>1</sub>, 7-sigB<sub>2</sub>, 8-sigB<sub>3</sub>.

Formarea caracteristicii mutuale pentru operația de COINCIDENȚĂ nu implică probleme deosebite, fiind reprezentată de valoarea  $\alpha_4=1111$ , la intrarea blocului MUX2.

În ceea ce privește formarea caracteristicilor mutuale ale operațiilor de deplasare, aceasta se va urmări prin simularea funcționării blocurilor DD/RD și DS/RS. Astfel, în figura 8.47 sînt reprezentate codurile operațiilor 5-8 și semnalele rezultate pentru selecția liniei H<sub>3</sub>, în vederea formării caracteristicii mutuale pentru operația de DEPLASARE (v. fig. 8.9). Reamintim că blocul DD/RD este utilizat și pentru operația de ROTAȚIE.

În fig. 8.48 rezultă formarea caracteristicilor mutuale pentru operanzii A, în blocul DD/RD. Interes prezintă caracteristica validă pe intervalul 330-610 ns, corespunzătoare




Fig. 8.46. Semnalele de ieșire din BLOC1-XOR (operațiile 5-8).  
 1-sigA<sub>0</sub>⊗sigB<sub>0</sub>, 2-sigA<sub>1</sub>⊗sigB<sub>1</sub>,  
 3-sigA<sub>2</sub>⊗sigB<sub>2</sub>, 4-sigA<sub>3</sub>⊗sigB<sub>3</sub>.




Fig. 8.47. Semnalele de intrare și comandă ale blocului DD/RD (operațiile 5-8).  
 1-I<sub>0</sub>, 2-I<sub>1</sub>, 3-I<sub>2</sub>, 4-I<sub>3</sub>,  
 5-sel.depl.H<sub>3</sub>, 6-sel.rot.H<sub>3</sub>, 7-H<sub>3</sub>.




Fig. 8.48. Formarea caracteristicii mutuale pentru operația DEPLASARE DREAPTA.

1- $A_0$ , 2- $A_1$ , 3- $A_2$ , 4- $A_3$ ,  
5- $H_0(A^*)$ , 6- $H_1(A^*)$ , 7- $H_2(A^*)$ , 8- $H_3(A^*)$ .

operației nr. 6 DEPLASARE DREAPTA.

În mod similar, pentru operațiile nr. 7 și 8 de DEPLASARE STÎNGA, în fig. 8.49 se arată codurile operațiilor de la intrare și semnalele de selecție ale liniei  $H_0$ , în blocul DS/RS.

Formarea caracteristicilor mutuale ale celor două operații de DEPLASARE STÎNGA se observă în fig. 8.50. Astfel, caracteristica mutuală pentru operația nr. 7 este validă în intervalul 650-910 ns, iar pentru următoarea operație începând de la 950 ns.

Funcționarea blocului multiplexor MUX2 se va urmări în continuare. La intrările multiplexorului sînt prezente semnalele de la ieșirile blocurilor DD/RD și DS/RS, (fig. 8.48 și fig. 8.50). De asemenea, la intrarea multiplexorului este adusă și mărimea  $\alpha_4=1111$ . În fig. 8.51 se arată modul de activare a ieșirii pentru caracteristica mutuală a operației COINCIDENTĂ.

Pe cronogramele reprezentate, se poate vedea activarea caracteristicii mutuale în intervalul de timp 40-330 ns.

În mod asemănător, în fig. 8.52 se arată activarea ieșirii




Fig. 8.49. Semnalele de intrare și comandă ale blocului DS/RS (operațiile 5-8). 1- $I_0$ , 2- $I_1$ , 3- $I_2$ , 4- $I_3$ , 5-sel.depl. $H_0$ , 6-sel.rot. $H_0$ , 7- $H_0$ .




Fig. 8.50. Formarea caracteristicii mutuale pentru operațiile de DEPLASARE STÎNGA.

1- $A_0$ , 2- $A_1$ , 3- $A_2$ , 4- $A_3$ ,  
5- $H_0(A^*)$ , 6- $H_1(A^*)$ , 7- $H_2(A^*)$ , 8- $H_3(A^*)$ .




Fig. 8.51. Activarea caracteristicii mutuale a operației COINCIDENȚĂ. 1- $I_0$ , 2- $I_1$ , 3- $I_2$ , 4- $I_3$ , 5-sel.  $\odot$  6- $H_0(A \odot B)_{out}$ , 7- $H_1(A \odot B)_{out}$ , 8- $H_2(A \odot B)_{out}$ , 9- $H_3(A \odot B)_{out}$ .




Fig. 8.52. Activarea caracteristicii mutuale a operației DEPLASARE DREAPTA. 1- $I_0$ , 2- $I_1$ , 3- $I_2$ , 4- $I_3$ , 5-sel.depl.dr. 6- $H_0(A^*)_{out}$ , 7- $H_1(A^*)_{out}$ , 8- $H_2(A^*)_{out}$ , 9- $H_3(A^*)_{out}$ .



multiplexorului pentru caracteristica mutuală a operației DEPLASARE DREAPTA.

Caracteristica mutuală este prezentă la ieșire în intervalul 340-620 ns.

Pentru celelalte două operații de DEPLASARE STINGA, modul de activare a ieșirii se observă în fig. 8.53.




Fig. 8.53. Activarea caracteristicii mutuale a operației de DEPLASARE STINGA.

1- $I_0$ , 2- $I_1$ , 3- $I_2$ , 4- $I_3$ , 5-sel.depl.stg.  
6- $H_0(A^*)_{out}$ , 7- $H_1(A^*)_{out}$ , 8- $H_2(A^*)_{out}$ , 9- $H_3(A^*)_{out}$ .

Caracteristica mutuală a primei operații de DEPLASARE STINGA apare activată în intervalul 660-920 ns, iar pentru cea de-a doua operație începînd de la 960 ns.

Modalitatea de formare a semnăturilor caracteristicilor mutuale și funcționarea modulului SIGH, pentru operațiile 5-8 a fost simulată conform cu fig. 8.54. Registrul a fost inițializat cu valoarea  $sigH=0000$ , calculată pentru operația nr. 4.

Comparînd rezultatul obținut prin simulare, pentru  $sigH$ , cu cel calculat teoretic, conform cu fig. 8.23, se verifică corectitudinea fluxului informațional pînă în acest punct.

În continuare, informația prezentă la intrarea celui de-al




Fig. 8.54. Formarea semnăturii caracteristicilor mutuale H (operațiile 5-8).

1-H<sub>0</sub>, 2-H<sub>1</sub>, 3-H<sub>2</sub>, 4-H<sub>3</sub>, 5-RESET,  
6-TACTS, 7-sigH<sub>0</sub>, 8-sigH<sub>1</sub>, 9-sigH<sub>2</sub>, 10-sigH<sub>3</sub>.




Fig. 8.55. Informația la intrarea BLOC2-XOR (operațiile 5-8).

1-sigA<sub>0</sub>@sigB<sub>0</sub>, 2-sigA<sub>1</sub>@sigB<sub>1</sub>, 3-sigA<sub>2</sub>@sigB<sub>2</sub>,  
4-sigA<sub>3</sub>@sigB<sub>3</sub>, 5-sigH<sub>0</sub>, 6-sigH<sub>1</sub>, 7-sigH<sub>2</sub>, 8-sigH<sub>3</sub>.

doilea bloc SAU-EXCLUSIV, BLOC2-XOR, apare conform cu fig. 8.55.

Informația de control, IC, pentru operațiile 5-8, se formează la ieșire și este prezentată în fig. 8.56.




Fig. 8.56. Informația de control pentru operațiile 5-8.  
1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>.

La ieșirea UAL se formează semnătura rezultatului, în modulul sigC. Funcționarea acestui modul este simulată în fig. 8.57. Corectitudinea funcționării se poate constata prin comparare cu rezultatele teoretice din fig. 8.24.

Ca și în cazul formării semnăturilor paralel în celelalte registre, pentru asigurarea continuității simulării, registrul de formare a sigC a fost inițializat cu ultima semnătură formată, cea corespunzătoare operației nr. 4.

În continuare, fiind disponibile ambele informații, sigC precum și de control, IC, se activează modulul comparator COMP1. Funcționarea modulului este exemplificată în fig. 8.58. Se observă mărimile aplicate la intrarea comparatorului, precum și rezultatul comparării, reprezentat prin semnalul EROARE. Validarea comparării este realizată prin semnalul VC (fig. 8.14). Starea logică "0" a semnalului EROARE, pe durata activării,




Fig. 8.57. Formarea semnăturii rezultatului din UAL  
 (operațiile 5-8).  
 1- $C_0$ , 2- $C_1$ , 3- $C_2$ , 4- $C_3$ , 5-RESET,  
 6-TACTS, 7-sig $C_0$ , 8-sig $C_1$ , 9-sig $C_2$ , 10-sig $C_3$ .




Fig. 8.58. Funcționarea modului comparator COMP1.  
 1- $IC_0$ , 2- $IC_1$ , 3- $IC_2$ , 4- $IC_3$ , 5-sig $C_0$ ,  
 6-sig $C_1$ , 7-sig $C_2$ , 8-sig $C_3$ , 9-VC, 10-EROARE.

indică faptul că operația s-a efectuat corect.

#### 9. OPERAȚIA LOGICĂ DE ROTAJIE DREAPTA.

Operanzi: A=1101, B=0000 (operandul B este considerat nul pentru asigurarea continuității informației la formarea semnăturii).

Semnăturile operanzilor: sigA=0011, sigB=1110, (fig. 8.21, 8.22).

Caracteristica mutuală H (relația (6.16)): H=0011 (în blocul DD/RD).

Semnătura caracteristicii mutuale: sigH=0000, (fig. 8.23).

Ieșire BLOC1-XOR: sigA⊗sigB=1101.

Informația de control la ieșirea BLOC2-XOR:  
IC=(sigA⊗sigB)⊗sigH=1101.

Rezultatul UAL: C=Ā=1110, (fig. 8.24).

Semnătura rezultatului: sigC=1101.

Ieșire COMP1: EROARE=IC⊗sigC=0.

#### 10. OPERAȚIA LOGICĂ DE ROTAJIE STÎNGA.

Operanzi: A=1011, B=0000 (operandul B este considerat nul pentru asigurarea continuității informației la formarea semnăturii).

Semnăturile operanzilor: sigA=1101, sigB=1111, (fig. 8.21, 8.22).

Caracteristica mutuală H (relația (6.15)): H=1100 (în blocul DS/RS).

Semnătura caracteristicii mutuale: sigH=1100, (fig. 8.23).

Ieșire BLOC1-XOR: sigA⊗sigB=0010.

Informația de control la ieșirea BLOC2-XOR:  
IC=(sigA⊗sigB)⊗sigH=1110.

Rezultatul UAL: C=Ā=0111, (fig. 8.24).

Semnătura rezultatului: sigC=1110.

Ieșire COMP1: EROARE=IC⊗sigC=0.

#### 11. OPERAȚIA ARITMETICĂ DE ADUNARE (fără depășire).

Operanzi: A=0111 (+7), B=1011 (-5). Operanzii sînt considerați în reprezentarea prin complement față de 2.

Semnăturile operanzilor: sigA=1110, sigB=0110, (fig. 8.21, 8.22).

Caracteristica mutuală H (relația (6.33)): H=1110 (în blocul AD/SC).

Semnătura caracteristicii mutuale: sigH=0101, (fig. 8.23).

Ieșire BLOC1-XOR:  $\text{sigA} \oplus \text{sigB} = 1000$ .

Informația de control la ieșirea BLOC2-XOR:  
 $\text{IC} = (\text{sigA} \oplus \text{sigB}) \oplus \text{sigH} = 1101$ .

Rezultatul UAL:  $C = A + B = 0010 (+2)$ , (fig. 8.24).

Semnătura rezultatului:  $\text{sigC} = 1101$ , (fig. 8.24).

Ieșire COMP1:  $\text{EROARE} = \text{IC} \oplus \text{sigC} = 0$ .

12. OPERAȚIA ARITMETICĂ DE ADUNARE (cu depășire).

Operanzi:  $A = 0110 (+6)$ ,  $B = 0011 (+3)$ , în complement față de

2.

Semnăturile operanzilor:  $\text{sigA} = 1001$ ,  $\text{sigB} = 1111$ , (fig. 8.21, 8.22).

Caracteristica mutuală H (relația (6.33)):  $H = 1100$  (în blocul AD/SC).

Semnătura caracteristicii mutuale:  $\text{sigH} = 0110$ , (fig. 8.23).

Ieșire BLOC1-XOR:  $\text{sigA} \oplus \text{sigB} = 0110$ .

Informația de control la ieșirea BLOC2-XOR:  
 $\text{IC} = (\text{sigA} \oplus \text{sigB}) \oplus \text{sigH} = 0000$ .

Rezultatul UAL:  $C = A + B = 1001 (+9)$ , dar reprezentat negativ; fig. 8.24).

Semnătura rezultatului:  $\text{sigC} = 0000$ , (fig. 8.24).

Ieșire COMP1:  $\text{EROARE} = \text{IC} \oplus \text{sigC} = 0$ .

13. OPERAȚIA ARITMETICĂ DE SCĂDERE.

Operanzi:  $A = 1100 (-4)$ ,  $B = 1010 (-6)$ , în complement față de

2.

Semnăturile operanzilor:  $\text{sigA} = 1101$ ,  $\text{sigB} = 0111$ , (fig. 8.21, 8.22).

Caracteristica mutuală H (relația (6.35)):  $H = 0100$  (în blocul AD/SC).

Semnătura caracteristicii mutuale:  $\text{sigH} = 1000$ , (fig. 8.23).

Ieșire BLOC1-XOR:  $\text{sigA} \oplus \text{sigB} = 1010$ .

Informația de control la ieșirea BLOC2-XOR:  
 $\text{IC} = (\text{sigA} \oplus \text{sigB}) \oplus \text{sigH} = 0010$ .

Rezultatul UAL:  $C = A - B = 0010 (+2)$ .

Semnătura rezultatului:  $\text{sigC} = 0010$ , (fig. 8.24).

Ieșire COMP1:  $\text{EROARE} = \text{IC} \oplus \text{sigC} = 0$ .

Controlul operațiilor 9-13, prezentate mai sus, poate fi urmărit, de asemenea, pe diagramele de timp rezultate în urma simulării funcționării blocului de control. Astfel, în fig. 8.59 se arată modul de formare a semnăturii pentru operanzii A.




Fig. 8.59. Formarea semnăturii operanzilor A (operațiile 9-13).  
 1- $A_0$ , 2- $A_1$ , 3- $A_2$ , 4- $A_3$ , 5-RESET,  
 6-TACTS, 7-sig $A_0$ , 8-sig $A_1$ , 9-sig $A_2$ , 10-sig $A_3$ .

Registreele de formare a semnăturilor au fost reinițializate cu valoarea ultimei semnături calculate pentru operația precedentă, din motivele explicate anterior. Astfel, s-a încărcat în registrul de formare a semnăturii sigA valoarea 0111, validă la momentul de 100 ns. După aplicarea impulsului de tact normal, semnătura se formează la momentul de 200 ns, adică față de origine la momentul de  $3000+200$  ns. Prin urmare, toate reprezentările, care vor apare la simularea controlului operațiilor 9-13, vor avea ca referință momentul de timp de 3000 ns.

În mod similar, formarea semnăturilor pentru operanzii B este arătată în fig. 8.60. Corectitudinea funcționării se poate confirma prin compararea cu semnăturile operanzilor, sigA și sigB, calculate teoretic conform fig. 8.21, respectiv fig. 8.22.

Se observă pe diagramă, conform celor menționate anterior, inițializarea registrului cu valoarea anterioară sigB=0111.

Executarea operațiilor SAU-EXCLUSIV între semnăturile celor doi operanzi, în BLOC1-XOR, se observă cu ajutorul fig. 8.61, unde se vizualizează semnalele la ieșire.




Fig. 8.60. Formarea semnăturii operanzilor B (operațiile 9-13).  
 1- $B_0$ , 2- $B_1$ , 3- $B_2$ , 4- $B_3$ , 5-RESET,  
 6-TACTS, 7- $\text{sig}B_0$ , 8- $\text{sig}B_1$ , 9- $\text{sig}B_2$ , 10- $\text{sig}B_3$ .




Fig. 8.61. Semnalele de ieșire din BLOC1-XOR (operațiile 9-13).  
 1- $\text{sig}A_0 \oplus \text{sig}B_0$ , 2- $\text{sig}A_1 \oplus \text{sig}B_1$ ,  
 3- $\text{sig}A_2 \oplus \text{sig}B_2$ , 4- $\text{sig}A_3 \oplus \text{sig}B_3$ .

Formarea caracteristicilor mutuale ale operațiilor de rotație, se va urmări prin simularea funcționării blocurilor DD/RD și DS/RS. Astfel, în figura 8.62 sînt reprezentate valorile operanzilor A, semnalele rezultate pentru selecția liniei  $H_i$ , în vederea formării caracteristicii mutuale pentru operația de ROTAȚIE DREAPTA (v. fig. 8.9), precum și cuvîntul rezultat al caracteristicii de control. Interes prezintă caracteristica



validă pe intervalul 40-320 ns, corespunzătoare operației nr. 9  
 ROTAȚIE DREAPTA.




Fig. 8.62. Formarea caracteristicii mutuale pentru operația  
 DEPLASARE DREAPTA.  
 1- $A_0$ , 2- $A_1$ , 3- $A_2$ , 4- $A_3$ , 5-sel.depl. $H_3$ ,  
 6-sel.rot. $H_3$ , 7- $H_0(\bar{A}^*)$ , 8- $H_1(\bar{A}^*)$ , 9- $H_2(\bar{A}^*)$ , 10- $H_3(\bar{A}^*)$ .

În mod similar, pentru operația nr. 10 de ROTAȚIE STÎNGA, în fig. 8.63 se arată valorile operanzilor A de la intrare, semnalele de selecție ale liniei  $H_0$ , în blocul DS/RS (fig. 8.10) și caracteristica formată la ieșire. Astfel, caracteristica mutuală pentru operația nr. 10 este validă în intervalul 360-620 ns.

Caracteristicile mutuale de control pentru operațiile aritmetice se formează în blocul AD/SC (fig. 8.11). Mărimile de intrare, constituite de valorile operanzilor A și B și de codurile operațiilor sînt reprezentate în fig. 8.64.

Ieșirile blocului AD/SC sînt vizualizate în fig. 8.65. Linia  $H_0$  nu a mai fost reprezentată, aceasta fiind întotdeauna de valoarea logică "0". Blocul fiind utilizat atît pentru adunare cît și pentru scădere, selecția funcționării pentru o anumită operație se face prin două semnale aferente (fig. 8.11). Aceste




Fig. 8.63. Formarea caracteristicii mutuale pentru operația de ROTĂȚIE STÎNGA.

1-A<sub>0</sub>, 2-A<sub>1</sub>, 3-A<sub>2</sub>, 4-A<sub>3</sub>, 5-sel.depl.H<sub>0</sub>,  
6-sel.rot.H<sub>0</sub>, 7-H<sub>0</sub>(Ā\*), 8-H<sub>1</sub>(Ā\*), 9-H<sub>2</sub>(Ā\*), 10-H<sub>3</sub>(Ā\*).




Fig. 8.64. Semnalele de intrare în blocul AD/SC

(operațiile 9-13). 1-A<sub>0</sub>, 2-A<sub>1</sub>, 3-A<sub>2</sub>, 4-B<sub>0</sub>, 5-B<sub>1</sub>,  
6-B<sub>2</sub>, 7-I<sub>0</sub>, 8-I<sub>1</sub>, 9-I<sub>2</sub>, 10-I<sub>3</sub>.

semnale sînt, de asemenea, reprezentate în fig. 8.65.




Fig. 8.65. Semnalele de ieșire și de comandă în blocul AD/SC (operațiile 9-13).  
 1-sel.adun.(4 sau 8 biți), 2-sel.scăd.,  
 3- $H_1$ , 4- $H_2$ , 5- $H_1$ .

Se observă formarea caracteristicilor mutuale ale celor două operații de adunare în intervalul 690-1230 ns. Caracteristica mutuală pentru operația de scădere apare validă la 1260 ns.

Funcționarea blocului multiplexor MUX2 se va urmări în continuare. La intrările multiplexorului sînt prezente semnalele de la ieșirile blocurilor DD/RD și DS/RS, (fig. 8.62 și fig. 8.63). De asemenea, la intrarea multiplexorului sînt aduse și caracteristicile mutuale ale operațiilor de adunare și scădere din blocul AD/SC (fig. 8.65). În fig. 8.66 se arată modul de activare a ieșirii, prin semnale de selecție, pentru caracteristicile mutuale ale operațiilor de ROTAȚIE DREAPTA și STÎNGA.

Pe cronogramele reprezentate, se poate vedea activarea caracteristicii mutuale în intervalul de timp 50-330 ns pentru ROTAȚIE DREAPTA și, respectiv în intervalul 370-630 ns pentru ROTAȚIE STÎNGA.

În mod asemănător, în fig. 8.67 se arată activarea ieșirii multiplexorului pentru caracteristica mutuală a operațiilor de ADUNARE și SCĂDERE.

Caracteristicile mutuale sînt prezente la ieșire în intervalul 700-1240 ns, pentru cele două operații de adunare și, respectiv, începînd cu 1270 ns, pentru operația de scădere.

Modalitatea de formare a semnăturilor caracteristicilor




Fig. 8.66. Activarea caracteristicilor mutuale ale operațiilor de ROTAȚIE DREAPTA și STÎNGA.

1-sel.rot.stg., 2-sel.rot.dr.,  
 3- $H_0(\hat{A}^+)_{out}$ , 4- $H_1(\hat{A}^+)_{out}$ , 5- $H_2(\hat{A}^+)_{out}$ , 6- $H_3(\hat{A}^+)_{out}$ ,  
 7- $H_0(\hat{A}^+)_{out}$ , 8- $H_1(\hat{A}^+)_{out}$ , 9- $H_2(\hat{A}^+)_{out}$ , 10- $H_3(\hat{A}^+)_{out}$ .




Fig. 8.67.. Activarea caracteristicilor mutuale ale operațiilor de ADUNARE și SCĂDERE.

1-sel.ad/sc, 2- $H_0(+/-)_{out}$ , 3- $H_1(+/-)_{out}$ , 4- $H_2(+/-)_{out}$ ,  
 5- $H_3(+/-)_{out}$ .

mutuale și funcționarea modului SIGH, pentru operațiile 9-13 a fost simulată conform cu fig. 8.68. Se observă inițializarea registrului de comprimare cu valoarea sigH=1000 calculată pentru

operația nr. 8.




Fig. 8.68. Formarea semnăturii caracteristicilor mutuale H (operațiile 9-13).  
1-H<sub>0</sub>, 2-H<sub>1</sub>, 3-H<sub>2</sub>, 4-H<sub>3</sub>, 5-RESET,  
6-TACTS, 7-sigH<sub>0</sub>, 8-sigH<sub>1</sub>, 9-sigH<sub>2</sub>, 10-sigH<sub>3</sub>.

Comparând rezultatul obținut prin simulare, pentru sigH, cu cel calculat teoretic, conform cu fig. 8.23, se verifică corectitudinea fluxului informațional pînă în acest punct.

Informația prezentă la intrarea celui de-al doilea bloc SAU-EXCLUSIV. BLOC2-XOR, apare conform cu fig. 8.68 și fig. 8.61. Informația de control, IC, pentru operațiile 9-13, se formează la ieșire și este prezentată în fig. 8.69.

La ieșirea UAL se formează semnătura rezultatului, în modulul sigC. Funcționarea acestui modul este simulată în fig. 8.70. Corectitudinea funcționării se poate constata prin comparare cu rezultatele teoretice din fig. 8.24.

Ca și în cazul formării semnăturilor paralel în celelalte registre, pentru asigurarea continuității simulării, registrul de formare a sigC a fost inițializat cu ultima semnătură formată, cea corespunzătoare operației nr. 8.

În continuare, fiind disponibile ambele informații,




Fig. 8.69. Informația de control pentru operațiile 9-13.  
1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>.




Fig. 8.70. Formarea semnăturii rezultatului din UAL  
(operațiile 9-13).  
1-C<sub>0</sub>, 2-C<sub>1</sub>, 3-C<sub>2</sub>, 4-C<sub>3</sub>, 5-RESET,  
6-TACTS, 7-sigC<sub>0</sub>, 8-sigC<sub>1</sub>, 9-sigC<sub>2</sub>, 10-sigC<sub>3</sub>.

sigC precum și de control, IC, se activează modulul comparator COMPl. Funcționarea modulului este exemplificată în fig. 8.71, pentru operațiile 9-12 și în fig. 8.72, pentru operațiile 12-13. Se observă mărimile aplicate la intrarea comparatorului, precum și rezultatul comparării, reprezentat prin semnalul EROARE. Validarea comparării este realizată prin semnalul VC (fig. 8.14). Starea logică "0" a semnalului EROARE, pe durata activării,




Fig. 8.71. Funcționarea modului comparator COMP1  
(operațiile 9-12). 1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>,  
6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.




Fig. 8.72. Funcționarea modului comparator COMP1  
(operațiile 12-13). 1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>,  
6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.

indică faptul că operația s-a efectuat corect.

14. OPERAȚIA ARITMETICĂ DE ÎNMULȚIRE (exemplul nr. 1).

Operanzi:  $A=1111$  [ $A(x)=x^3+x^2+x+1$ ],  $B=1111$  [ $B(x)=x^3+x^2+x+1$ ].

Produsul polinomial:  $A*B=01010101$ , ( $A(x)*B(x)=x^6+x^4+x^2+1$ , blocul de înmulțire polinomială, fig. 8.17).

Polinomul de transport:  $T=10001100$ , ( $T(x)=x^7+x^3+x^2$ , blocul de formare al transportului, fig. 8.18).

Semnătura produsului polinomial:  $\text{sig}(A*B)=01010101$ , ( $\text{sig}[A(x)*B(x)]=x^6+x^4+x^2+1$ , blocul de formare a semnăturii pe 8 biți, fig. 8.19).

Semnătura transportului:  $\text{sig}T=10001100$ , ( $\text{sig}T(x)=x^7+x^3+x^2$ , fig. 8.19).

Caracteristica mutuală  $H$  (relația (6.36)):  $H=00111000$ , ( $H(x)=x^5+x^4+x^3$ , în blocul AD/SC pentru lungimea operanzilor de 8 biți).

Semnătura caracteristicii mutuale:  $\text{sig}H=00111000$ , ( $\text{sig}H(x)=x^5+x^4+x^3$ , fig. 8.19).

Ieșire BLOC3-XOR:  $\text{sig}(A*B)\oplus\text{sig}T=11011001$ .

Informația de control la ieșirea BLOC4-XOR, (rel. 6.37):  
 $IC=[\text{sig}(A*B)\oplus\text{sig}T]\oplus\text{sig}H=11100001$ .

Rezultatul UAL:  $C=A*B=11100001$

Semnătura rezultatului:  $\text{sig}C=11100001$ , (fig. 8.19).

Evident, configurația semnăturii rezultatului este aceeași cu a rezultatului, deoarece este prima semnătură formată pe 8 biți, după inițializare. Aceeași observație este valabilă și pentru semnăturile pe 8 biți, formate anterior, ale produsului polinomial  $A(x)*B(x)$ , transportului  $T(x)$  și respectiv, caracteristicii mutuale  $H(x)$ .

Ieșire COMP2: EROARE= $IC\oplus\text{sig}C=0$ .

15. OPERAȚIA ARITMETICĂ DE ÎNMULȚIRE (exemplul nr. 2).

Operanzi:  $A=0101$  [ $A(x)=x^2+1$ ],  $B=1010$  [ $B(x)=x^3+x$ ].

Produsul polinomial:  $A*B=00100010$ , ( $A(x)*B(x)=x^5+x$ , blocul de înmulțire polinomială, fig. 8.17).

Polinomul de transport:  $T=00010000$ , ( $T(x)=x^4$ , blocul de formare al transportului, fig. 8.18).

Semnătura produsului polinomial:  $\text{sig}(A*B)=10001000$ , ( $\text{sig}[A(x)*B(x)]=x^5+x$ , blocul de formare a semnăturii pe 8 biți, fig. 8.19).

Semnătura transportului:  $\text{sig}T=10111011$ ,



( $\text{sigT}(x)=x'+x^5+x^4+x^3+x+1$ , fig. 8.19).

Caracteristica mutuală H (relația (6.36)):  $H=00000000$ , ( $H(x)=0$ , în blocul AD/SC pentru lungimea operanzilor de 8 biți).

Semnătura caracteristicii mutuale:  $\text{sigH}=01110000$ , ( $\text{sigH}(x)=x^6+x^5+x^4$ , fig. 8.19).

Ieșire BLOC3-XOR:  $\text{sig}(A*B)\oplus\text{sigT}=00110011$ .

Informația de control la ieșirea BLOC4-XOR, (rel. 6.37):  
 $\text{IC}=[\text{sig}(A*B)\oplus\text{sigT}]\oplus\text{sigH}=01000011$ .

Rezultatul UAL:  $C=A*B=00110010$

Semnătura rezultatului:  $\text{sigC}=01000011$ , (fig. 8.19).

Ieșire COMP2:  $\text{EROARE}=\text{IC}\oplus\text{sigC}=0$ .

Simularea funcționării blocului de înmulțire, pentru operațiile nr. 14 și 15, va putea fi urmărită pe cronograme, în cele ce urmează. Astfel, în fig. 8.73 este simulată funcționarea modului de serializare (fig. 8.15 și fig. 8.16), a operanzilor A ai celor două operații. Ieșirea serie a datelor a fost notată cu  $A(x)$ .




Fig. 8.73. Funcționarea modului de serializare (operațiile 14-15).

1- $A_0$ , 2- $A_1$ , 3- $A_2$ , 4- $A_3$ ,  
5-PdA, 6-Pn0, 7-TACT1, 8- $A(x)$ .

Modificarea valorilor operanzilor s-a considerat a avea loc după un interval de 600 ns. Semnalul TACT1 a fost adoptat la o perioadă de 80 ns, pentru funcționarea modului fiind necesare

7 impulsuri de tact. Au fost, de asemenea, reprezentate și cele două semnale de comandă, PdA, pentru încărcarea paralelă și Pn0, pentru comanda serializării.

Înmulțirea polinomială între operanzii A, încărcăți serial sub forma  $A(x)$ , și operanzii B, încărcăți paralel (fig. 8.15 și fig. 8.17), este realizată conform diagramei din fig. 8.74.




Fig. 8.74. Funcționarea modului de înmulțire polinomială,  $P(x)=A(x)*B(x)$ , (operațiile 14-15).  
 1-A(x), 2-B<sub>0</sub>, 3-B<sub>1</sub>, 4-B<sub>2</sub>, 5-B<sub>3</sub>,  
 6-TACT2, 7-P(x), 8-TR1, 9-TR2, 10-TR3.

Prin TR1, TR2 și TR3 au fost notate cele trei linii de date necesare la formarea cuvântului de transport al operației de înmulțire. Semnalul TACT2 are aceeași perioadă ca și TACT1, dar apare cu o întârziere de 90 ns.

În continuare, rezultatul înmulțirii polinomiale este memorat într-un registru (fig. 8.15), comandat de același semnal TACT2. Funcționarea acestui registru se poate observa în fig. 8.75.

La comanda semnalului TACT3, care apare cu o întârziere de 140 ns față de TACT1, se formează cuvântul de transport, în registrul transportului prezentat în fig. 8.15 și fig. 8.18.




Fig. 8.75. Funcționarea registrului de memorare a rezultatului  $P(x)=A(x)*B(x)$ , (operațiile 14-15).  
 1- $P(x)$ , 2-TACT2, 3- $P_0$ , 4- $P_1$ , 5- $P_2$ ,  
 6- $P_3$ , 7- $P_4$ , 8- $P_5$ , 9- $P_6$ , 10- $P_7$ .

Mărimile de intrare în registru, TR1, TR2 și TR3, sînt prezentate în fig. 8.76. Funcționarea în timp se poate urmări pe diagrama din fig. 8.77. La formarea cuvîntului de transport sînt necesare doar 4 impulsuri de tact.




Fig. 8.76. Mărimile de intrare în registrul transportului (operațiile 14-15).  
 1-TR1, 2-TR2, 3-TR3, 4-RESET3, 5-TACT3.




Fig. 8.77. Formarea cuvîntului de transport (operațiile 14-15).  
 1-TACT3, 2-T<sub>0</sub>, 3-T<sub>1</sub>, 4-T<sub>2</sub>,  
 5-T<sub>3</sub>, 6-T<sub>4</sub>, 7-T<sub>5</sub>, 8-T<sub>6</sub>, 9-T<sub>7</sub>.

Determinarea caracteristicii mutuale a adunării rezultatului înmulțirii polinomiale,  $P(x)=A(x)*B(x)$ , la cuvîntul de transport se realizează în blocul AD/SC, care este comandat pentru funcționarea pe 8 biți. Semnalul de comandă PdOp, precum și formarea acestei caracteristici pot fi vizualizate pe cronograma din fig. 8.78. Semnalul de comandă PdOp devine activ spre sfîrșitul perioadei active a operanzilor A și B, în acest caz în intervalul 640-740 ns, pentru prima operație de înmulțire și, respectiv, în intervalul 1280-1380 ns, pentru cea de-a doua.

Semnăturile pe 8 biți ale caracteristicilor mutuale, pentru cele două operații de înmulțire, se realizează în maniera reprezentată în fig. 8.79. Semnalul de tact, TACTS, pentru comanda registrului de comprimare, este activ la momentele 720 ns și, respectiv, 1350 ns.

Același impuls de tact este utilizat și pentru formarea semnăturilor produsului polinomial și transportului. Astfel, în fig. 8.80 se arată modul de formare a semnăturii pentru produsul polinomial  $P(x)=A(x)*B(x)$ .

În mod similar, în fig. 8.81 apare formarea semnăturii pentru cuvîntul de transport  $T(x)$ .




Fig. 8.78. Formarea caracteristicii mutuale (operațiile 14-15).  
 1-PdOp, 2-H<sub>0</sub>, 3-H<sub>1</sub>, 4-H<sub>2</sub>,  
 5-H<sub>3</sub>, 6-H<sub>4</sub>, 7-H<sub>5</sub>, 8-H<sub>6</sub>, 9-H<sub>7</sub>.




Fig. 8.79. Formarea semnăturii caracteristicii mutuale (operațiile 14-15).  
 1-TACTS, 2-sigH<sub>0</sub>, 3-sigH<sub>1</sub>, 4-sigH<sub>2</sub>, 5-sigH<sub>3</sub>,  
 6-sigH<sub>4</sub>, 7-sigH<sub>5</sub>, 8-sigH<sub>6</sub>, 9-sigH<sub>7</sub>.

Între semnăturile produsului polinomial și transportului




Fig. 8.80. Formarea semnăturii produsului polinomial  $P(x)=A(x)*B(x)$  (operațiile 14-15).  
 1-TACTS, 2-sigP<sub>0</sub>, 3-sigP<sub>1</sub>, 4-sigP<sub>2</sub>, 5-sigP<sub>3</sub>,  
 6-sigP<sub>4</sub>, 7-sigP<sub>5</sub>, 8-sigP<sub>6</sub>, 9-sigP<sub>7</sub>.




Fig. 8.81. Formarea semnăturii cuvântului de transport  $T(x)$  (operațiile 14-15).  
 1-TACTS, 2-sigT<sub>0</sub>, 3-sigT<sub>1</sub>, 4-sigT<sub>2</sub>, 5-sigT<sub>3</sub>,  
 6-sigT<sub>4</sub>, 7-sigT<sub>5</sub>, 8-sigT<sub>6</sub>, 9-sigT<sub>7</sub>.

urmează a se executa operația logică SAU-EXCLUSIV, în BLOC3-XOR (fig. 8.1). Funcționarea acestui bloc este reprezentată în diagrama de simulare din fig. 8.82.




Fig. 8.82. Semnalele de ieșire din BLOC3-XOR (operațiile 14-15).  
 1-sigP<sub>0</sub>⊗sigT<sub>0</sub>, 2-sigP<sub>1</sub>⊗sigT<sub>1</sub>,  
 3-sigP<sub>2</sub>⊗sigT<sub>2</sub>, 4-sigP<sub>3</sub>⊗sigT<sub>3</sub>,  
 5-sigP<sub>4</sub>⊗sigT<sub>4</sub>, 6-sigP<sub>5</sub>⊗sigT<sub>5</sub>,  
 7-sigP<sub>6</sub>⊗sigT<sub>6</sub>, 8-sigP<sub>7</sub>⊗sigT<sub>7</sub>.

În fine, informația de control IC, se formează la ieșirea următorului modul, BLOC4-XOR (fig. 8.1), în urma operației SAU-EXCLUSIV între ieșirea din BLOC3-XOR și semnătura sigH a caracteristicii mutuale. În fig. 8.83 se arată modul de formare a informației de control pentru cele două operații de înmulțire considerate.

La ieșirea UAL se formează semnătura pe 8 biți a rezultatului, în modulul sigC. Pe baza mărimilor aplicate la intrare, reprezentate în fig. 8.84, funcționarea acestui modul este simulată în fig. 8.85. Corectitudinea funcționării se poate constata cu ușurință, pe baza celor prezentate anterior la descrierea celor două operații de înmulțire.

În continuare, fiind disponibile ambele informații, sigC precum și de control, IC, se activează modulul comparator COMP2, (fig. 8.1), pentru realizarea comparării pe 8 biți. Funcționarea modulului este exemplificată în fig. 8.86, pentru operațiile 14-




Fig. 8.83. Informația de control pentru operațiile 14-15.  
 1- $IC_0$ , 2- $IC_1$ , 3- $IC_2$ , 4- $IC_3$ ,  
 5- $IC_4$ , 6- $IC_5$ , 7- $IC_6$ , 8- $IC_7$ .




Fig. 8.84. Rzultatul din UAL pentru operațiile 14-15.  
 1- $C_0$ , 2- $C_1$ , 3- $C_2$ , 4- $C_3$ ,  
 5- $C_4$ , 6- $C_5$ , 7- $C_6$ , 8- $C_7$ .

15.

Se observă rezultatul comparării, reprezentat prin semnalul EROARE. Validarea comparării este realizată prin semnalul VC activ în intervalele 800-860 ns și 1420-1480 ns. Starea logică






Fig. 8.85. Formarea semnăturii rezultatului din UAL (operațiile 14-15).  
 1-TACTS, 2-sigC<sub>0</sub>, 3-sigC<sub>1</sub>, 4-sigC<sub>2</sub>, 5-sigC<sub>3</sub>,  
 6-sigC<sub>4</sub>, 7-sigC<sub>5</sub>, 8-sigC<sub>6</sub>, 9-sigC<sub>7</sub>.




Fig. 8.86. Funcționarea modului comparator COMP2 (operațiile 14-15).  
 1-VC, 2-EROARE.

"0" a semnalului EROARE, pe durata activării, indică faptul că operația s-a efectuat corect.

Funcționarea întregului bloc pentru controlul operației de înmulțire necesită o serie de semnale de comandă, care au fost în parte vizualizate în diagramele anterioare de simulare. O reprezentare unitară a acestor semnale se poate urmări în fig. 8.87. și fig. 8.88.

Performanțele deosebit de ridicate realizate de blocul de control a operațiilor de înmulțire se pot ușor constata din analiza diagramelor de simulare, reprezentate mai sus. Astfel,




Fig. 8.87. Semnalele de comandă ale blocului de control a operațiilor de înmulțire (operațiile 14-15).  
 1-PdA, 2-Pn0, 3-TACT1, 4-RESET1 (serializare),  
 5-TACT2, 6-RESET2 (înmulțire polinomială),  
 7-TACT3, 8-RESET3 (transport), 9-COD1 (fig.8.15),  
 10-COD2 (fig.8.15).




Fig. 8.88. Semnalele de comandă ale blocului de control a operațiilor de înmulțire (operațiile 14-15)-  
 continuare.  
 1-PdOp (bloc AD/SC), 2-TACTS, 3-VC.

în ansamblu, durata de realizare a controlului unei operații de înmulțire se poate considera de la momentul inițializării registrului de serializare (fig. 8.87), pînă la momentul

activării semnalului de comparare VC (fig. 8.88), ceea ce reprezintă un total de 780 ns. La intrarea blocului comparator, COMP2, informația de control este disponibilă după 750 ns. Considerînd tactul principal al sistemului de calcul, ca fiind la baza generării celorlalte semnale de tact, TACT1, TACT2, respectiv TACT3, durata totală acoperitoare de control este echivalentă cu 10 tacturi mașină. Comparativ, durata de execuție a operației de înmulțire într-o UAL, pe 4 biți, avînd o structură tip Intel 8086, este estimată la 41-45 de tacturi.

În ceea ce privește performanțele de control ale celorlalte tipuri de operații aritmetice și logice, acestea se încadrează în totalitate sub limita de execuție a operațiilor respective în UAL, așa cum se poate observa din diagramele de simulare. Astfel, pentru controlul operației de adunare, timpul maxim de formare a informației de control este de 170 ns, ceea ce se află sub limita celor 3 tacturi necesare pentru execuția operației în UAL. Pentru operațiile de tip deplasare/rotație, care se execută în UAL în timpul cel mai scurt de 2 tacturi, informația de control este formată în timpul de 100 ns, încadrîndu-se în intervalul de execuție. Reamintim că aceste valori rezultă în urma procesului de simulare în care s-a adoptat valoarea de 10 ns, ca timp mediu de propagare pe o poartă logică ȘI-NU. Evident că în funcție de tehnologia utilizată la integrare, la valori mai mici ale timpului de propagare pe o poartă, performanțele dispozitivului de control vor putea crește considerabil.

În tab. 8.3 se reprezintă comparativ, pentru diferite lungimi ale operanzilor, duratele de execuție și de control ale operației de înmulțire și a celorlalte tipuri de operații, avînd ca referință microprocesorul Intel 8086. Se observă, așadar, că performanțele dispozitivului de control realizat se încadrează în timpul de execuție a tuturor tipurilor de operații aritmetice și logice, care au loc în UAL. Prin urmare, degradarea performanțelor de viteză ale unui UAL, controlat prin această metodă, se datorează doar timpului de formare a semnăturii rezultatului operației, la ieșirea UAL. În cazul utilizării metodei de formare paralelă a semnăturilor, timpul de întîrziere este doar de 1 tact.

Tab. 8.3. Evaluarea performanțelor dispozitivului de control.

OPERAȚIE ARITMETICĂ SAU LOGICĂ	TIMP DE CALCUL UAL [nr. tacturi]	TIMP DE CONTROL [nr. tacturi]
ÎNMULȚIRE (4 biți)	41-45	9-10
ÎNMULȚIRE (8 biți)	70-77	17-18
ÎNMULȚIRE (16 biți)	118-133	33-34
OPERAȚII CU UN OPERAND	2	<2
OPERAȚII CU DOI OPERANZI	3	<3

### 8.3. MODELAREA ERORILOR

În paragraful anterior am pus în evidență corectitudinea funcționării blocului de control al operațiilor aritmetice și logice, prin simularea a câtorva cazuri semnificative. În continuare, vom aborda problema modelării capacității de detecție a erorilor ce pot apare la execuția operațiilor în UAL. În ceea ce privește capacitatea de detecție a metodei de control, exprimată probabilistic, remarcăm valoarea ei ridicată, specifică metodei de comprimare bazată pe generarea biților de control separați de cei utili la coduri ciclice [59],[99].

Modelarea erorilor va fi exemplificată pentru fiecare dintre operațiile considerate anterior, prin aceeași metodă de simulare. Astfel, pentru fiecare din valorile rezultat ale operațiilor în cauză s-a considerat cazul defavorabil cel mai probabil al erorilor singulare, distribuite aleator în toate rangurile binare. Evident, într-o manieră similară poate fi abordată problema și pentru modelarea erorilor de ordin superior. Reamintim că detecția erorilor multiple este corelată de modalitatea de alegere a tipului de polinom generator [34],[44], utilizat la formarea semnăturii și, prin urmare, este independentă de structura propusă a blocului de control. Remarcăm prin aceasta avantajul gradului ridicat de generalitate a metodei de control a operațiilor aritmetice și logice la alegerea polinomului generator al codului ciclic.

Rangul binar în care apare eroarea va fi specificat în mod

distinct, valorile eronate ale rezultatelor din UAL putându-se compara cu cele corecte prezentate în paragraful anterior.

### 1. OPERAȚIA LOGICĂ ȘI.

Rezultatul UAL:  $C=AAB=1010$

↑ eroare

Corespunzător valorii eronate a rezultatului la ieșirea din UAL, se formează o altă semnătură, care este vizualizată în fig. 8.89. În figură s-au arătat, de fapt, toate semnăturile formate pentru operațiile 1-4.




Fig. 8.89. Formarea semnăturii rezultatului eronat din UAL (operația nr. 1).

1- $C_0$ , 2- $C_1$ , 3- $C_2$ , 4- $C_3$ , 5-RESET,  
6-TACTS, 7-sig $C_0$ , 8-sig $C_1$ , 9-sig $C_2$ , 10-sig $C_3$ .

Datorită faptului că semnăturile se formează paralel, și celelalte semnături, corespunzătoare operațiilor 2-4, vor fi diferite de situația corectă, chiar dacă rezultatul din UAL a reieșit corect. Prin urmare, se observă gradul ridicat de punere în evidență a erorilor. Evident, în cazul apariției unei erori, acest fapt se semnalizează unității de decizie, urmînd a se reinițializa registrele de formare a semnăturilor, în vederea restabilirii capacității de control.

Detecția erorii este realizată în modulul comparator, COMP1,

activându-se semnalul EROARE. Funcționarea comparatorului și detecția erorii sînt reprezentate în fig. 8.90. Diagrama se poate analiza prin analogie cu cea reprezentată în fig. 8.42, pentru cazul funcționării fără defecțiuni.




Fig. 8.90. Detecția erorii în modulul comparator COMP1 (operația nr. 1).  
 1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>,  
 6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.

## 2. OPERAȚIA LOGICĂ SAU.

Rezultatul UAL:  $C=AVB=0110$

Semnătura rezultatului  $\uparrow$  eroare este formată conform cronogramei din fig. 8.91.

Detecția erorii se realizează în COMP1, conform cu fig. 8.92.

În acest caz, semnalul EROARE este activat începînd cu a doua operație exemplificată, execuția primei operații fiind considerată corectă.

## 3. OPERAȚIA LOGICĂ SAU-EXCLUSIV.

Rezultatul UAL:  $C=A\oplus B=0001$

Formarea semnăturii rezultatului eronat și detecția erorii  $\uparrow$  eroare




Fig. 8.91. Formarea semnăturii rezultatului eronat din UAL (operația nr. 2). 1- $C_0$ , 2- $C_1$ , 3- $C_2$ , 4- $C_3$ , 5-RESET, 6-TACTS, 7-sig $C_0$ , 8-sig $C_1$ , 9-sig $C_2$ , 10-sig $C_3$ .




Fig. 8.92. Detecția erorii în modulul comparator COMP1 (operația nr. 2). 1- $IC_0$ , 2- $IC_1$ , 3- $IC_2$ , 4- $IC_3$ , 5-sig $C_0$ , 6-sig $C_1$ , 7-sig $C_2$ , 8-sig $C_3$ , 9-VC, 10-EROARE.

sînt prezentate în fig. 8.93 și, respectiv, în fig. 8.94.




Fig. 8.93. Formarea semnăturii rezultatului eronat din UAL (operația nr. 3). 1-C<sub>0</sub>, 2-C<sub>1</sub>, 3-C<sub>2</sub>, 4-C<sub>3</sub>, 5-RESET, 6-TACTS, 7-sigC<sub>0</sub>, 8-sigC<sub>1</sub>, 9-sigC<sub>2</sub>, 10-sigC<sub>3</sub>.




Fig. 8.94. Detecția erorii în modulul comparator COMP1 (operația nr. 3). 1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>, 6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.



#### 4. OPERAȚIA LOGICĂ DE INVERSIUNE.

Rezultatul UAL:  $C = \bar{A} = 1100$

↑ eroare

Corespunzător acestui rezultat se formează semnătura pentru comparație, reprezentată în fig. 8.95.




Fig. 8.95. Formarea semnăturii rezultatului eronat din UAL (operația nr. 4).

1- $C_0$ , 2- $C_1$ , 3- $C_2$ , 4- $C_3$ , 5-RESET,  
6-TACTS, 7-sig $C_0$ , 8-sig $C_1$ , 9-sig $C_2$ , 10-sig $C_3$ .

Rezultatul comparării cu informația de control și detecția erorii se observă în fig. 8.96.

#### 5. OPERAȚIA LOGICĂ DE COINCIDENȚĂ.

Rezultatul UAL:  $C = A \odot B = 0000$

↑ eroare

Formarea semnăturii rezultatului eronat și detecția erorii sînt prezentate în fig. 8.97 și, respectiv, în fig. 8.98.

Ca și în cazul primelor patru operații eroarea s-a considerat doar la nivelul rezultatului unei singure operații (operația nr. 5), însă pentru claritatea prezentării s-a arătat formarea semnăturilor și detecția erorii, care se propagă, și pentru celelalte operații, nr. 6-9, chiar dacă acestea s-au considerat executate corect.




Fig. 8.96. Detecția erorii în modulul comparator CÒMP1 (operația nr. 4). 1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>, 6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.




Fig. 8.97. Formarea semnăturii rezultatului eronat din UAL (operația nr. 5). 1-C<sub>0</sub>, 2-C<sub>1</sub>, 3-C<sub>2</sub>, 4-C<sub>3</sub>, 5-RESET, 6-TACTS, 7-sigC<sub>0</sub>, 8-sigC<sub>1</sub>, 9-sigC<sub>2</sub>, 10-sigC<sub>3</sub>.




Fig. 8.98. Detecția erorii în modulul comparator COMP1 (operația nr. 5).  
 1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>,  
 6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.

#### 6. OPERAȚIA LOGICĂ DEPLASARE DREAPTA.

Rezultatul UAL:  $C=A^*=1101$

↑ eroare

Corespunzător acestui rezultat se formează semnătura pentru comparație, reprezentată în fig. 8.99.

Rezultatul comparării cu informația de control și detecția erorii se observă în fig. 8.100.

#### 7. OPERAȚIA LOGICĂ DEPLASARE STÎNGA.

Rezultatul UAL:  $C=A^*=1101$

↑ eroare

Eroarea manifestată determină o semnătură reprezentată în fig. 8.101, care diferă de cea rezultată în urma controlului, semnalizându-se apariția erorii, conform celor arătate în fig. 8.102.

#### 8. OPERAȚIA LOGICĂ DEPLASARE STÎNGA (cu pierderea informației).

Rezultatul UAL:  $C=A^*=1110$

↑ eroare

În mod similar, semnătura rezultatului afectat de eroare și funcționarea modulului comparator, cu detecția erorii sînt




Fig. 8.99. Formarea semnăturii rezultatului eronat din UAL (operația nr. 6). 1-C<sub>0</sub>, 2-C<sub>1</sub>, 3-C<sub>2</sub>, 4-C<sub>3</sub>, 5-RESET, 6-TACTS, 7-sigC<sub>0</sub>, 8-sigC<sub>1</sub>, 9-sigC<sub>2</sub>, 10-sigC<sub>3</sub>.




Fig. 8.100. Detectia erorii în modul comparator COMP1 (operația nr. 6). 1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>, 6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.




Fig. 8.101. Formarea semnăturii rezultatului eronat din UAL (operația nr. 7). 1-C<sub>0</sub>, 2-C<sub>1</sub>, 3-C<sub>2</sub>, 4-C<sub>3</sub>, 5-RESET, 6-TACTS, 7-sigC<sub>0</sub>, 8-sigC<sub>1</sub>, 9-sigC<sub>2</sub>, 10-sigC<sub>3</sub>.




Fig. 8.102. Detecția erorii în modulul comparator COMP1 (operația nr. 7). 1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>, 6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.




Fig. 8.103. Formarea semnăturii rezultatului eronat din UAL (operația nr. 8). 1-C<sub>0</sub>, 2-C<sub>1</sub>, 3-C<sub>2</sub>, 4-C<sub>3</sub>, 5-RESET, 6-TACTS, 7-sigC<sub>0</sub>, 8-sigC<sub>1</sub>, 9-sigC<sub>2</sub>, 10-sigC<sub>3</sub>.




Fig. 8.104. Detecția erorii în modulul comparator COMP1 (operația nr. 8). 1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>, 6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.

simulate în cronogramele din fig. 8.103 și, respectiv, fig. 8.104.

### 9. OPERAȚIA LOGICĂ ROTĂȚIE DREAPTA.

Rezultatul UAL:  $C=\hat{A}^*=0110$

↑ eroare

În fig. 8.105 se vizualizează formarea semnăturii pentru rezultatul eronat din UAL, iar în fig. 8.106 se arată modul de detecție a erorii și activarea semnalului EROARE de către modulul COMP1.




Fig. 8.105. Formarea semnăturii rezultatului eronat din UAL (operația nr. 9).  
1-sigC<sub>0</sub>, 2-sigC<sub>1</sub>, 3-sigC<sub>2</sub>, 4-sigC<sub>3</sub>.




Fig. 8.106. Detecția erorii în modulul comparator COMP1 (operația nr. 9). 1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>, 6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.

10. OPERAȚIA LOGICĂ ROTAȚIE STINGA.

Rezultatul UAL:  $C=\hat{A}=1111$

↑ eroare

În acest caz, formarea semnăturii pentru rezultatul eronat din UAL este reprezentată în fig. 8.107, iar în fig. 8.108 se arată modul de detecție a erorii și activarea semnalului EROARE de către modulul COMP1.




Fig. 8.107. Formarea semnăturii rezultatului eronat din UAL (operația nr. 10).  
1-sigC<sub>0</sub>, 2-sigC<sub>1</sub>, 3-sigC<sub>2</sub>, 4-sigC<sub>3</sub>.




Fig. 8.108. Detecția erorii în modulul comparator COMP1 (operația nr. 10).  
1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>,  
6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.



### 11. OPERAȚIA ARITMETICĂ DE ADUNARE.

Rezultatul UAL:  $C=A+B=0110$

↑ eroare

Corespunzător acestui rezultat se formează semnătura pentru comparație, reprezentată în fig. 8.109.




Fig. 8.109. Formarea semnăturii rezultatului eronat din UAL (operația nr. 11).  
1-sigC<sub>0</sub>, 2-sigC<sub>1</sub>, 3-sigC<sub>2</sub>, 4-sigC<sub>3</sub>.

Rezultatul comparării cu informația de control și detecția erorii se observă în fig. 8.110.




Fig. 8.110. Detecția erorii în modulul comparator COMP1 (operația nr. 11). 1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>, 6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.

12. OPERAȚIA ARITMETICĂ DE ADUNARE (cu depășire).

Rezultatul UAL:  $C=A+B=1000$

↑ eroare

În mod similar, semnătura rezultatului afectat de eroare și funcționarea modului comparator, cu detecția erorii sînt simulate în cronogramele din fig. 8.111 și, respectiv, fig. 8.112.




Fig. 8.111. Formarea semnăturii rezultatului eronat din UAL (operația nr. 12).  
1-sigC<sub>0</sub>, 2-sigC<sub>1</sub>, 3-sigC<sub>2</sub>, 4-sigC<sub>3</sub>.




Fig. 8.112. Detecția erorii în modulul comparator COMP1 (operația nr. 12).  
1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>,  
6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.

### 13. OPERAȚIA ARITMETICĂ DE SCĂDERE.

Rezultatul UAL:  $C=A-B=0000$

↑ eroare

În fig. 8.113 se vizualizează formarea semnăturii pentru rezultatul eronat din UAL, iar în fig. 8.114 se arată modul de detecție a erorii și activarea semnalului EROARE de către modulul COMP1.




Fig. 8.113. Formarea semnăturii rezultatului eronat din UAL (operația nr. 13).

1-C<sub>0</sub>, 2-C<sub>1</sub>, 3-C<sub>2</sub>, 4-C<sub>3</sub>, 5-RESET,  
6-TACTS, 7-sigC<sub>0</sub>, 8-sigC<sub>1</sub>, 9-sigC<sub>2</sub>, 10-sigC<sub>3</sub>.

### 14. OPERAȚIA ARITMETICĂ DE ÎNMULȚIRE (exemplul nr. 1).

Rezultatul UAL:  $C=A \times B=11000001$

↑ eroare

În acest caz, formarea semnăturii pe 8 biți pentru rezultatul eronat din UAL este reprezentată în fig. 8.115, iar în fig. 8.116 se arată modul de detecție a erorii și activarea semnalului EROARE de către modulul COMP2.

Configurația acestor semnături se poate compara cu cea de la funcționarea corectă, din fig. 8.85.

Ca și în situațiile anterioare activarea semnalului EROARE apare și pentru operația următoare, nr. 15, deoarece odată




Fig. 8.114. Detecția erorii în modulul comparator COMP1 (operația nr. 13).  
 1-IC<sub>0</sub>, 2-IC<sub>1</sub>, 3-IC<sub>2</sub>, 4-IC<sub>3</sub>, 5-sigC<sub>0</sub>,  
 6-sigC<sub>1</sub>, 7-sigC<sub>2</sub>, 8-sigC<sub>3</sub>, 9-VC, 10-EROARE.




Fig. 8.115. Formarea semnăturii rezultatului eronat din UAL (operația nr. 14).  
 1-TACTS, 2-sigC<sub>0</sub>, 3-sigC<sub>1</sub>, 4-sigC<sub>2</sub>, 5-sigC<sub>3</sub>,  
 6-sigC<sub>4</sub>, 7-sigC<sub>5</sub>, 8-sigC<sub>6</sub>, 9-sigC<sub>7</sub>.




Fig. 8.116. Detectia erorii în modul comparator COMP2 (operația nr. 14).  
1-VC, 2-EROARE.

prezentă eroarea în fluxul informatic, aceasta conduce la semnături diferite și pentru celelalte operații.

15. OPERAȚIA ARITMETICĂ DE ÎNMULȚIRE (exemplul nr. 2).

Rezultatul UAL:  $C=A \times B=00110110$

↑ eroare

În mod similar, formarea semnăturii pe 8 biți pentru rezultatul eronat din UAL este reprezentată în fig. 8.117, iar în fig. 8.118 se arată modul de detecție a erorii și activarea semnalului EROARE de către modulul COMP2.




Fig. 8.117. Formarea semnăturii rezultatului eronat din UAL (operația nr. 15).  
1-TACTS, 2-sigC<sub>0</sub>, 3-sigC<sub>1</sub>, 4-sigC<sub>2</sub>, 5-sigC<sub>3</sub>,  
6-sigC<sub>4</sub>, 7-sigC<sub>5</sub>, 8-sigC<sub>6</sub>, 9-sigC<sub>7</sub>.

În acest caz, activarea semnalului EROARE apare pentru a




Fig. 8.118. Detecția erorii în modulul comparator COMP2  
(operația nr. 15).  
1-VC, 2-EROARE.

doua operație de înmulțire, prima operație fiind considerată corect executată.

În concluzie, din exemplele prezentate de modele de erori, în care s-au considerat atât puneri pe "0", cât și puneri pe "1", cu o distribuție uniformă în toate rangurile cuvântului rezultat din UAL, reiese în mod clar capacitatea de control ridicată a operațiilor aritmetice și logice pentru metoda și dispozitivul propus, gradul de acoperire al erorilor fiind cel specific analizei de semnături. În [99] autorul întreprinde un studiu, în colaborare, asupra capacității de detecție a defecțiunilor la comprimarea bazată pe generarea biților de control la coduri ciclice.

## CAPITOLUL 9

### PERFORMANȚELE DE FIABILITATE ALE SISTEMULUI

#### 9.1. INDICATORI DE FIABILITATE

În general, evaluarea performanțelor de fiabilitate pentru un sistem se realizează prin stabilirea unei expresii analitice și respectiv a valorilor numerice ale indicatorilor de fiabilitate ai sistemului, cum este de regulă funcția de fiabilitate  $R(t)$ , [112].

În literatură, sînt definiți o serie de indicatori de fiabilitate aplicați diferitelor arhitecturi de sisteme [1], [2]. Pentru cazul sistemelor reconfigurabile, sau autotestabile, care generează semnal de EROARE sau STOP, indicatorii de fiabilitate standard nu se consideră adecvați [103], propunîndu-se definirea unor indicatori specifici. Caracteristic acestor sisteme autotestabile și tolerante la defectări este faptul că au două tipuri de ieșiri: o ieșire de DATE și cealaltă indicatoare de defect, care poate declanșa oprirea sistemului.

Se definesc, în continuare următorii indicatori specifici de fiabilitate, care caracterizează complet un sistem autotestabil:

1. Securitatea sistemului indică probabilitatea ca la ieșire să nu apară o informație eronată nedetectată, ceea ce se exprimă prin:

$S=1-\text{Prob}(\text{informație eronată la ieșire și semnal EROARE neactivat})$ .

2. Fiabilitatea sistemului reprezintă probabilitatea ca sistemul să funcționeze corect pe o durată de timp alocată și se exprimă sub forma:

$R=\text{Prob}(\text{informație corectă la ieșire și semnal EROARE neactivat})$ .

3. Disponibilitatea sistemului este probabilitatea de a fi disponibil la un moment dat, sau probabilitatea ca semnalul de EROARE să nu fi fost activat):

$A=\text{Prob}(\text{semnalul EROARE nu a fost activat})$ .

Această definiție a disponibilității are în vedere doar condiția de a nu se activa semnalul EROARE și diferă, astfel, de

definiția standard, în care se subînțelege că sistemul funcționează corect dacă este disponibil [21]. În cazul sistemelor autotestabile informația este corectă la ieșire dacă securitatea sistemului este totală.

4. Credibilitatea sistemului indică probabilitatea ca informația la ieșire să fie corectă, cu condiția ca sistemul să fie disponibil:

$$C = \text{Prob}(\text{informație corectă la ieșire} / \text{sistem disponibil}).$$

## 9.2. FUNCȚIA DE FIABILITATE A SISTEMULUI AUTOTESTABIL

Se admite sistemul autotestabil, cu modelul structural indicat în fig. 9.1.

Notăm cu  $R_f(t)$  funcția de fiabilitate a modulului funcțional, cu  $R_r(t)$  funcția de fiabilitate a modulului de control redundant, iar cu  $R_c(t)$  pe cea a modulului comparator.




fig. 9.1. Structura sistemului autotestabil.

Ipoteza adoptată, de regulă în literatura de specialitate, privind neapariția concomitentă a două defectări de același tip în modulul funcțional și în cel redundant este satisfăcută în acest caz prin însăși structura total diferită a modulului de control. Se adoptă notațiile F și FN pentru evenimentele de funcționare corectă, respectiv funcționare defectuoasă a modulului funcțional, R și RN, respectiv C și CN, pentru aceleași evenimente

privitoare la modulul de control redundant și respectiv comparator.

Sistemul autotestabil de acest tip prezintă două stări în care nu apare semnalul EROARE și informația pe canalul DATE este eronată. Acestea sînt atunci cînd modulul funcțional și comparatorul sînt defecte și atunci cînd modulul funcțional,



modulul de control și comparatorul sînt defecte. Avînd în vedere definițiile anterioare, rezultă relația de calcul a funcției de securitate:

$$S(t) = 1 - [P(FN\bar{R}\bar{A}CN) + P(FN\bar{R}N\bar{A}CN)] = 1 - R_r(t)[1 - R_c(t)][1 - R_c(t)] - [1 - R_r(t)][1 - R_r(t)][1 - R_c(t)] = R_r(t) + R_c(t) - R_r(t)R_c(t). \quad (9.1)$$

Starea în care sistemul este disponibil este unic determinată în situația în care nu se generează semnalul EROARE, iar cele două module, funcțional și de control, sînt în stare de bună funcționare, informația la ieșire fiind corectă. Prin urmare, funcția de fiabilitate este de forma:

$$R_{sa} = P(F\bar{R}\bar{A}C) = R_r(t) \cdot R_c(t) \cdot R_c(t). \quad (9.2)$$

Calculul funcției de credibilitate se abordează determinînd mai întîi stările în care informația este corectă. Ele sînt FARAC, sau FACACN. Pe de altă parte, stările în care sistemul este disponibil, adică nu apare semnalul EROARE, sînt: FARAC, sau FARACN, sau FARNACN, sau FNARACN, sau FNARNACN. Astfel, credibilitatea sistemului apare sub forma:

$$\frac{P(F\bar{R}\bar{A}C) + P(F\bar{R}\bar{A}CN) + P(F\bar{R}N\bar{A}CN)}{R_r(t)R_c(t)R_c(t) + R_r(t)R_c(t)[1 - R_c(t)] + R_r(t)[1 - R_c(t)][1 - R_c(t)] + R_r(t)R_c(t)R_c(t) + R_r(t)R_c(t)[1 - R_c(t)] + R_r(t)[1 - R_c(t)][1 - R_c(t)] + [1 - R_r(t)]R_c(t)[1 - R_c(t)] + [1 - R_r(t)][1 - R_c(t)][1 - R_c(t)]} = \quad (9.3)$$

### 9.2.1. CALCULUL FUNCȚIILOR DE FIABILITATE ALE MODULELOR

În marea majoritate a cazurilor practice, analizele de fiabilitate se bazează pe ipoteza simplificatoare a independenței defectărilor elementelor din sistem. În anumite situații se impune o analiză mai aprofundată a fiabilității în ipoteza considerării dependenței defectărilor elementelor din sistem.

Metodele uzuale de analiză a fiabilității sînt însă laborioase, în cazul considerării dependenței defectărilor componentelor sistemului, implicînd astfel o abordare bazată pe anumite modele matematice [20].

Lucrarea de față nu își propune abordarea unor asemenea metodologii, acestea constituind un studiu în sine și, prin urmare, în continuare se vor utiliza metode clasice de analiză a fiabilității previzionale pe baza calculului probabilităților. Scopul acestor calcule este de a scoate în evidență performanțele soluției propuse de autotestare, care utilizează un modul de verificare structural diferit de cel funcțional.

Considerînd modulele componente în mod individual, fără rezervare, structura acestora se poate considera serie, din punct de vedere fiabilistic. Prin urmare, relația dintre evenimentul constituit de funcționarea corectă a modului M și evenimentele de funcționare corectă a elementelor componente,  $E_i$  ( $i=1,2,\dots,n$ ) este:

$$M = E_1 \wedge E_2 \wedge \dots \wedge E_n. \quad (9.4)$$

Relația generală de calcul a fiabilității va fi:

$$R_{M(n)} = P(M) = P(E_1 \wedge E_2 \wedge \dots \wedge E_n), \quad (9.5)$$

prin  $R_{M(n)}$  înțelegîndu-se probabilitatea de funcționare fără defecțiuni a sistemului, avînd structura serie formată din  $n$  elemente.

Considerînd evenimentele independente, se obține:

$$R_{M(n)} = \prod_{i=1}^n P(E_i) = \prod_{i=1}^n R_i, \quad (9.6)$$

unde  $R_i = P(E_i)$  este funcția de fiabilitate a elementului  $i$ .

În cazul distribuției exponențiale, rezultă:

$$R_{M(n)} = \exp\left(-\sum_{i=1}^n \lambda_i \cdot t\right), \quad (9.7)$$

unde  $\lambda_i$  este intensitatea de defectare a elementului  $i$ .

### 9.2.2. EVALUAREA PERFORMANTELOR SISTEMULUI AUTOTESTABIL

Analizînd în mod comparativ complexitatea modulului de control redundant cu cea a unor module UAL convenționale [104-110], s-a putut estima redundanța implicată de soluția de control propusă. Astfel, a rezultat o valoare de 78% din totalul de porți necesare la sinteza unei UAL convenționale. Considerînd lungimea operanzilor pe 4 biți, conform studiului executat, a rezultat necesar pentru formarea informației de control, fără blocurile de formare a semnăturii, un număr de 342 de porți logice. În cazul cel mai defavorabil, al redundanței maxime implicate de formarea în paralel a semnăturilor, rezultă un număr suplimentar de 287 de porți. Astfel, se poate aprecia redundanța determinată de modulul de control la un număr de 629 de porți. Dat fiind liniaritatea demonstrată a soluției de control, se poate estima spre exemplu complexitatea modulului de control, pentru lungimea operanzilor de 16 biți, la un total de 2516 de porți. Această valoare obținută este condiționată de realizarea modulului de control în variantă integrată pe aceeași pastilă de Si cu microprocesorul ce urmează a fi controlat, beneficiindu-se de unicitatea unui bloc de comandă.

Luînd în considerare și numărul de porți necesare pentru sinteza blocurilor de formare în paralel a semnăturilor operanzilor și a rezultatului format în UAL rezultă un necesar de 834 de porți, ceea ce pentru operanzi cu lungimea de 16 biți, conduce la un număr de 3336 de porți. Ținînd cont, spre exemplu, de totalul de 23000 de porți ale microprocesorului MC 68000, rezultă o redundanță de aproximativ 14%, ceea ce se poate considera acceptabil, ținînd cont că prin formarea semnăturilor operanzilor se pot controla și operațiile de transfer, atît interne cît și externe microprocesorului (v. par. 7.1).

Spre comparație, în [49] este prezentat un modul de monitorizare pentru microprocesorul MC 68000, bazat pe un alt principiu de control (SIS-streams instruction signed), care a necesitat un total de 3947 de porți și 5435 octeți de memorie, adică o redundanță de aproximativ 17%.

În ceea ce privește blocul comparator, acesta necesită un total de 51 de porți, respectiv 204 porți pentru cazul operanzilor de 16 biți.

Corespunzător datelor prezentate în [1],[111] s-a putut aprecia valoarea medie pentru intensitatea de defectare a unei porți integrate pe scară largă la valoarea  $\lambda_{med}=0,01 \cdot 10^{-8} \text{ h}^{-1}$ .

În aceste condiții, pe baza rel. (9.7) se pot determina valorile de fiabilitate pentru fiecare modul al sistemului autotestabil. Astfel, pentru modulul funcțional (UAL), modulul redundant de control și respectiv modulul comparator rezultă următoarele relații de calcul ale fiabilității:

$$R_f = \exp(-3225 \cdot 0,01 \cdot 10^{-8} \cdot t), \quad (9.8)$$

$$R_r = \exp(-2516 \cdot 0,01 \cdot 10^{-8} \cdot t), \quad (9.9)$$

$$R_c = \exp(-204 \cdot 0,01 \cdot 10^{-8} \cdot t). \quad (9.10)$$

În fig. 9.2 se reprezintă valorile de fiabilitate ale celor




Fig. 9.2. Funcțiile de fiabilitate ale modulelor sistemului autotestabil.

trei module. Variația în timp este exponențială, cu rata de defectare a fiecărui modul proporțională cu numărul de porți componente.




Fig. 9.3. Funcțiile de fiabilitate ale sistemului autotestabil prin modulul de control propus, RSA, respectiv prin dublare, RSA<sub>db1</sub>.

Analiza performanțelor de fiabilitate ale sistemului autotestabil propus se va face comparativ față de soluția clasică a dublării modulului funcțional, prin evaluarea valorilor indicatorilor de fiabilitate definiți anterior. Astfel, în fig. 9.3 se reprezintă valorile funcției de fiabilitate în cele două cazuri. Prin RSA s-a reprezentat funcția de fiabilitate a sistemului autotestabil prin blocul de control propus în lucrare, iar prin RSA<sub>db1</sub> funcția de fiabilitate a sistemului autotestabil prin dublare. Valorile RSA<sub>db1</sub> au fost determinate pornind de la aceeași relație (9.2), în care evident  $R_r$  are aceeași valoare cu  $R_f$ . Performanțele superioare ale funcției de fiabilitate pentru structura propusă de sistem autotestabil se datorează redundanței

mai mici implicate, față de soluția cu dublare.

Comparînd valorile obținute pentru RSA cu cele ale fiabilității modulului funcțional,  $R_f$ , se constată o scădere a valorilor funcției de fiabilitate pentru sistemul autotestabil. Acest fapt este normal, fiind de așteptat în toate cazurile care implică structuri redundante. Performanțele de a asigura o informație corectă la ieșire, ale sistemelor autotestabile, se evaluează însă prin ceilalți indicatori de fiabilitate definiți.

În fig. 9.4 sînt reproduse valorile indicatorilor de fiabilitate, reprezentați prin securitate,  $S(t)$  și credibilitate,  $C(t)$ , pentru cele două soluții.




Fig. 9.4. Valorile indicatorilor credibilitate și securitate pentru soluția propusă, respectiv pentru cea cu dublare.

Trebuie remarcat faptul că valorile indicatorului de securitate sînt aceleași pentru ambele soluții. Aceasta apare evident dacă se ține seama de definiția adoptată anterior și de rel. (9.1). În schimb, se observă superioritatea soluției de control propusă prin valorile mai mari ale indicatorului de

credibilitate,  $C$ , față de cele ale soluției cu dublare,  $C_{dbl}$ . Astfel, sistemul autotestabil propus asigură aceeași securitate a informației la ieșire, dar cu o credibilitate mai mare, cu alte cuvinte cu o încredere mai mare acordată informației disponibile la ieșire.

## CAPITOLUL 10

### CONCLUZII

Cele prezentate în lucrare s-au referit la o soluție originală propusă pentru realizarea unui procesor cu facilități de autoverificare. Acest procesor va constitui elementul de bază în dezvoltarea unui sistem tolerant la defecțiuni. Cea mai simplă configurație a unui astfel de sistem ar putea fi constituită din două asemenea procesoare.

Noutatea soluției propuse și unul din avantajele majore ale acesteia constă pe de-o parte în controlul on-line, prin semnături, a circulației informației în interiorul procesorului (v. fig. 7.1) și pe de altă parte în controlul prin semnături a operațiilor aritmetice și logice, executate în UAL. În felul acesta s-a reușit îndeplinirea unui mare deziderat al testării, și anume asigurarea continuității fluxului informațional de control atât în interiorul cât și în exteriorul procesorului, simplificându-se și generalizându-se soluția de control, pe bază de semnături.

În continuare, se prezintă spre comparație soluțiile de autotestare utilizate în cazul a două microprocesoare de 32 biți, Motorola MC 68020 și Digital Equipment Vax [94]. La 68020 soluția se bazează pe conceptul de partiționare și utilizarea microinstrucțiunilor pentru a implementa proiectarea structurală pentru testabilitate, printr-o logică de control complicată și generarea testelor funcționale pentru blocurile procesorului. La procesorul Vax se exploatează caracteristicile inerente ale structurii, prevăzându-se circuite adiționale pentru testabilitate, având o strategie de testare asemănătoare. Întregul circuit este partiționat în blocuri hardware, iar fiecărui bloc  $i$  se aplică testele cele mai potrivite corespunzător anumitor criterii. În alegerea configurațiilor circuitelor adiționale de testare se urmărește o optimizare, avându-se în vedere aria de integrare implicată și degradarea performanțelor procesorului. În această direcție a proiectării pentru testabilitate a microprocesoarelor, o variantă alternativă la cele două soluții discutate mai sus, pe baza conceptului 'scan-design', este prezentată în [94]. Nici una din aceste



soluții nu asigură însă capacitatea de autotestare on-line a procesorului. Toate cele trei soluții sînt similare în ceea ce privește strategiile de bază de testare, și anume partiționarea întregului circuit în blocuri hardware și aplicarea celui mai potrivit set de vectori de test, potrivit cu anumite criterii.

O monitorizare pe bază de semnături a fluxului informațional vehiculat de procesor este abordată în [49], însă soluția este complicată, sub aspectul intervențiilor atât la nivel hardware cît și software. De asemenea, capacitatea de detecție a erorilor pentru întreg blocul de control este relativ scăzută, de 82%, mult inferioară capacității de detecție a erorilor pentru soluția propusă în prezenta lucrare, care este cea tipică de la comprimarea bazată pe generarea biților de control separați de cei utili la coduri ciclice (de exemplu 99,998% pentru o semnătură pe 16 biți).

Soluția propusă reprezintă, de asemenea, o abordare structurală a strategiei de testare. Avantajul soluției îl constituie faptul că se realizează, în realitate, o verificare, prin comparare în timp real, a corectitudinii totalității informației vehiculate de procesor. Astfel, pentru fiecare cuvînt al informației, rezultate fie în urma unei operații de transfer, fie în urma unei operații aritmetice sau logice, se formează o semnătură aferentă utilizată pentru control. Evident, o verificare asemănătoare se poate face într-o soluție dublată, ca cea prezentată în [95], în care se compară informația a două procesoare, ce funcționează în paralel. Dezavantajele unei asemenea soluții sînt legate de dificultățile întîmpinate în sincronizarea celor două procesoare, de numărul mare de semnale de test, ca și de costul ridicat. Soluția dublării, deși simplă nu este acceptabilă în cele mai multe cazuri și pentru faptul că nu poate asigura detectarea defecțiunilor identice simultane-cum ar fi cele de concepție-ale celor două module. Pentru o funcționare tolerantă la defecțiuni însă, ansamblul mai solicită o schemă de localizare a defecțiunilor, sau rularea de programe de autotest, pentru a determina care din procesoare este defect. În acest sens, soluția propusă oferă avantajul că procesoarele reprezintă de fapt module autoverificabile și prin urmare, o variantă duală, tolerantă la defecțiuni, nu mai necesită circuite adiționale de localizare a defecțiunilor. Un alt avantaj al

soluției este acela că, odată cu controlul operațiilor de transfer interne procesorului, se realizează și controlul corectitudinii informației pe magistrala de date externă și implicit și a corectei funcționări a memoriei.

În ceea ce privește aria de integrare suplimentară implicată, aceasta depinde de: (1) numărul rangurilor suplimentare ale registrelor de date interne, pentru biții de control, (2) realizarea schemelor de generare a semnăturii și (3) realizarea schemelor de generare a caracteristicii mutuale de control. Aceste scheme au fost implementate printr-o structură logică regulată, de tip PLA și prin urmare se estimează că aria suplimentară implicată de această soluție ar fi minimă. Privitor la performanțele dinamice ale procesorului controlat, s-a demonstrat că acestea nu vor fi afectate, deoarece verificarea se execută on-line într-un timp mai scurt ca cel de procesare, la viteza normală a procesorului.

În prezentarea soluției s-a presupus integrarea circuitelor adiționale în aceeași capsulă procesoare. O variantă alternativă ar putea fi realizată în forma a două capsule, cum este spre exemplu varianta prezentată în [83]. O capsulă ar fi ocupată de procesorul propriu-zis, iar cealaltă capsulă ar fi coprocesorul de control, care ar opera numai cu semnăturile corespunzătoare datelor de pe magistrală.

Un alt aspect, care trebuie menționat se referă la metoda de codificare aleasă. Abordarea pînă în prezent a problematicii controlului on-line a operațiilor aritmetice și logice este foarte sărac reprezentată în literatură, iar realizările practice moderne în acest sens sînt ca și inexistente. Soluțiile actuale de verificare a operațiilor din UAL, prezentate în literatură, se referă doar la testarea UAL prin programe de test și nicidecum la controlul on-line. Principial controlul on-line al operațiilor de procesare ar putea fi efectuat similar și după modul, prin resturi, avînd în vedere principiile teoretice prezentate în cap.4. Soluția de a utiliza coduri cu resturi necesită realizarea unor scheme de formare a resturilor, în locul celor de formare a semnăturilor, precum și dispozitive UAL suplimentare. Schemele de formare a resturilor însă, prezentate în [44],[89],[96], au o complexitate ridicată, motiv pentru care sînt puțin răspîndite în practică. Ele sînt mult mai complicate decît cele de formare

a semnăturii prezentate în lucrare, de unde rezultă avantajul variantei de codificare propusă pentru implementarea structurii de control.

Concluziv, contribuțiile originale ale autorului pe capitole sînt următoarele:

1. Sistematizarea principalelor aspecte prezentate în literatură asupra problematicii fiabilității echipamentelor numerice, privită prin prisma operațiilor de testare.

1.3. O împărțire sintetică în două clase, hard și soft, a tipurilor de defecțiuni și analiza modurilor lor de manifestare în echipamentele numerice.

2.1. Analiza detaliată și sistematică a principalelor strategii pentru asigurarea toleranței la defectări a sistemelor numerice.

3. Abordarea sintetică a problematicii redundanței informaționale în vederea detecției și corecției erorilor și clasificarea codurilor de control pentru:

3.1. Memorii de mare viteză;

3.2. Memorii de masă;

3.3. Controlul erorilor unidirecționale;

3.4. Operații de procesare.

4. Analiza și aprofundarea posibilităților de utilizare a codurilor cu resturi la controlul operațiilor aritmetice și logice. Reiese complexitatea aplicării practice a acestei metode de control.

5. Propunerea unei noi metode de testare în timp real a procesoarelor. Se arată modalitatea de organizare a fluxului informațional în vederea controlului operațiilor de procesare. Se configurează următoarele trasee informaționale:

-Traseul informațional al datelor;

-Traseul informațional al unității de comandă;

-Traseul informațional al generării adreselor;

-Traseul informațional al derulării programului.

Se evidențiază faptul că deoarece anumite blocuri din structura procesorului utilizează în comun aceleași trasee informaționale, pentru a asigura o verificare completă nu mai este necesară testarea fiecărui bloc separat, ca în metodele clasice, ci doar efectuarea controlului asupra unui lanț informațional continuu. Noua metodă propusă rezolvă dezideratul

verificării complete a procesoarelor în timpul funcționării acestora, printr-un control unitar, atât asupra operațiilor de transfer și stocare cât și asupra operațiilor aritmetice și logice.

6. Propunerea unei noi soluții de control a operațiilor aritmetice și logice pe bază de semnături. Astfel, se rezolvă dificila problemă a verificării blocurilor "active" din structura procesoarelor, care conduc la transformarea informației de bază prin operații aritmetice și/sau logice. Prin introducerea semnăturilor și la controlul circuitelor "pasive", care transferă și stochează informația, se asigură unicitatea controlului operațiilor de procesare. Utilizarea pentru control a semnăturilor are marele avantaj al capacității ridicate de detecție a defecțiunilor, specifică pentru codificarea în cod ciclic. De asemenea, soluția propusă are avantajul că asigură posibilitatea alegerii efectuării controlului atât prin semnături formate serial, cât și paralel. Soluția propusă poate constitui baza unor cercetări viitoare privind realizarea și a corecției erorilor la operațiile aritmetice și logice.

6.1. Deducerea relațiilor de control prin semnături pentru principalele operații logice. Relațiile rezultate sînt liniare constînd din egalitatea dintre semnătura rezultatului și suma modulo 2 a semnăturilor operanzilor cu semnătura unei caracteristici mutuale de control, specifice operației în cauză.

6.2. Deducerea relațiilor de control prin semnături pentru operațiile aritmetice de adunare, scădere și înmulțire. Se definesc caracteristicile mutuale de control pentru operațiile de adunare și scădere, astfel încît relațiile de control prin semnături să rezulte de asemenea liniare. Se dezvoltă o relație liniară pentru controlul operației de înmulțire, pe baza utilizării caracteristicii mutuale a operației de adunare. Relația de control dedusă are avantajul că asigură convenabil sinteza modulului de control a operației de înmulțire fără a fi necesar accesul în blocul UAL. Relațiile dezvoltate permit cu ușurință extinderea controlului și asupra operației de împărțire.

7. Elaborarea unei structuri originale de sistem de control pentru operațiile de procesare. Structura propusă asigură unicitatea controlului prin semnături a informației vehiculată atât în interiorul cât și în exteriorul elementului de procesare.

Structura propusă asigură controlul în timp real al funcționării procesorului, fără a afecta performanțele de viteză ale acestuia. Prin utilizarea acestei structuri de control procesorul devine capabil de a se autotesta în timpul funcționării normale, facilitându-se de asemenea, prin aceleași semnături, și controlul dispozitivelor externe de memorare și de intrare/ieșire.

8. Realizarea sintezei unui bloc de control a operațiilor aritmetice și logice, verificarea corectei funcționări și a capacității de control, confirmându-se rezultatele teoretice și ipotezele originale expuse de autor.

8.1. Propunerea unei variante moderne de sinteză a blocului de control a operațiilor aritmetice și logice, pe baza unei rețele logice regulate, în vederea integrării pe scară foarte largă. Rezultă avantajul deosebit al utilizării și realizării blocului de control propus, în aceeași capsulă procesoare. Se demonstrează astfel posibilitatea realizării unui procesor autotestabil, ce constituie nucleul oricăror structuri tolerante la defecțiuni.

8.2. Verificarea corectei funcționări a blocului de control a operațiilor aritmetice și logice prin simulare și demonstrarea practică a generalității metodei de control prin semnături a operațiilor de procesare.

8.2.1. Elaborarea unui program de simulare în limbaj Turbo C în vederea modelării și verificării exhaustive a funcționării blocului de control propus.

8.2.2. Exemplificarea simulării funcționării blocului de control pe baza unor modeluri pentru fiecare tip de operație aritmetică și logică. Modelurile exemplificate sînt alese astfel încît să se asigure o repartiție uniformă a ponderilor binare în cuvintele de informație. Se reprezintă cronogramele tuturor semnalelor care intervin în funcționarea blocului de control. Se demonstrează că performanțele dinamice ale structurii de control sînt mult superioare timpului de execuție a operațiilor aritmetice și logice, în felul acesta nefiind afectată viteza de operare a procesorului ca urmare a efectuării controlului.

8.3. Verificarea capacității de detecție a erorilor pentru blocul de control propus, pe baza unor modeluri de eroare simulate. Ponderea biților de eroare în cuvintele de date are, de asemenea, o repartiție uniformă. Se arată modalitatea de

detecrie a erorilor, prin activarea unui fanion de eroare, pentru fiecare tip de operație aritmetică și logică. Metoda de control propusă avînd la bază relații liniare între semnături are avantajul că păstrează capacitatea ridicată de dectecție a erorilor prin coduri ciclice.

9. Evaluarea performanțelor de fiabilitate ale unui sistem autotestabil, asigurate prin utilizarea blocului de control propus. Se utilizează indicatori specifici de fiabilitate, definiți pentru sisteme autotestabile.

9.2.2. Se evaluează complexitatea blocului de control propus, rezultînd o redundanță mai mică decît în cazul aplicării metodei de autocontrol prin dublare, sau a altor metode de autocontrol în timp real, prezentate în literatură. Aceasta, în condițiile în care se soluționează și problema dificilă a controlului operației de înmulțire. Se dovedește avantajul metodei și a blocului de control propuse, prin valorile superioare obținute pentru indicatorii de fiabilitate.

În final, se poate afirma că soluția propusă în lucrare pentru abordarea controlului unitar prin semnături a operațiilor aritmetice și logice și a operațiilor de transfer, rezolvă în ansamblu problema autotestării în timp real a procesoarelor, aducînd o contribuție importantă la perspectiva realizării de sisteme numerice integrate tolerante la defecțiuni.

## BIBLIOGRAFIE

1. Geber. T. ș.a., "*Fiabilitatea și mentenabilitatea sistemelor de calcul*", Editura Tehnică, București, 1984
2. Cătuneanu, V.N., Bacivarof, I.C., "*Fiabilitatea sistemelor de telecomunicații*", Editura Militară, București, 1985
3. Bennetts, R.G., Maunder, C., Morris, D., "*Proceedings of Automatic Testing and Test Instrumentation, Tutorial*", Network Events Ltd., 1983.
4. Bouwens. A.J., Koldenhof, H., Rijdsdijk, F., "*Digital Instrument Course - Part 5. Logic Analyzers*", N. V. Philips Gloeilampen fabriken, Test and Measuring Departament, Eindhoven, 1981.
5. Medich, Cathy I., "*Component Level Self-Diagnosis in a Digital System*", Teză de doctorat, Massachusetts Institute of Technology, 1979
6. Chang, H.I., Manning, E., Metze, C., "*Fault Diagnosis of Digital Systems*", Wiley-Interscience, New York, 1970
7. Abramovici, M., Breuer, M.A., "*Fault Diagnosis on Effect-Cause Analysis: An Introduction*", Proceedings of the 17-th Design Automation Conference p,17-24.
8. Ardelean, I., Giuroiu, H., Petrescu, L.L., "*Circuite integrate CMOS. Manual de utilizare*", Editura Tehnică, București, 1986.
9. Vernon. N.B., "*Testing CMOS Digital Logic Systems*". Application Report, Membrain Ltd.
10. Muehldorf, E.I., Savkar, A.D., "*LSI Testing-An Overview*", IEEE Transaction on Computers, January, 1981, p.1-17.
11. Breuer, M.A., Friedman, A.D., "*Diagnosis and Reliable Design of Digital Systems*", Computer Science Press Ins.
12. Iosupovicz, A., "*Optimal Detection of Bridge Faults and Stuck At Faults in Two-Level Logic*", IEEE Transaction on Computers, May 1978, p.452-455.
13. Scheiber, S.F., "*Dollars to Doughnuts-or , Testing the World's Cheapest Complex Parts*", Test and Measurement World, October 1985
14. Scheiber, S.F., "*Memory Testing - New Technologies, New Challenges, New Solutions*", Test and Measurement World, October 1984
15. Kookootsedes, G., "*Using High Purity Coatings for Alpha Particle Protection*", Microelectronic Manufacturing and Testing, July 1987.
16. Ost, G., "*The Anatomy of Burn-In-An Analysis*", Electronic

Production, February 1985, p.27-31.

17. Persons, R., "Is There a Future for Semiconductor-Device Burn-In?", *Microelectronic Manufacturing and Testing*, August 1987, p.36-37

18. Schell, M., Osteros, L., "Automated Burn-In Board Tester Requirements and ROI", *Microelectronic Manufacturing and Testing*, August 1987, p.28-29

19. Nelson, P.V., "Fault-Tolerant Computing: Fundamental Concepts", *Computer*, Vol.23, No.7, July 1990, p.19-25

20. Geist, R., Trivedi, k., "Reliability Estimation of Fault-Tolerant Systems: Tools and Techniques", *Computer*, Vol.23, No.7, July 1990, p.52-61

21. Cătuneanu, V.M., Bacivarof, A., "Structuri electronice de înaltă fiabilitate. Toleranța la defectări", Editura Militară, București, 1989.

22. Gaston, C., "Le circuit detecteur et correcteur d'erreurs simples et doubles", *Electronique Industrielle*, No.20, 15 sept. 1981, p.41-50.

23. Bazes, M., Farrell, L., May, B., Mebel, M., "Keep memory design simple yet cull-single-bit errors", *Electronic Design*, Sept. 30 1981, p. 195-201.

24. McCluskey, E.J., Bozorgui-Nesbat, S., "Design for Autonomous test", *IEEE Transactions on Computers*, Vol.C-30, No.11, Nov. 1981, p.866-874.

25. McCluskey E.J., "Design Techniques for Testable Embedded Error Checkers", *Computer*, Vol.23, No.7, July 1990, p.84-88.

26. Nicolaidis, M., Courtois, B., "Self-Checking logic arrays", *Microprocesors and Microsystems*, Vol.13, No.4, May 1989, p. 281-289.

27. Halbert, M. P., "Selfchecking computer module based on the Viper microprocessor", *Microprocessors and Microsystems*, Vol.12, No.5, June 1988, p.264-270.

28. Koren, I., Singh, A. D., "Fault Tolerance in VLSI Circuits", *Computer*, Vol.23, No.7, July 1990, p. 73-83.

29. Lea, R. M., Bolouri, H. S., "Fault tolerance : step towards WSI", *IEEE proceedings*, Vol. 135 Pt.E., No.6, Nov.1988, p.289-297

30. McConnel, S. R., Siewiorek, D.P., "Synchronization and Voting", *IEEE Transactions on Computers*, Vol. C-30, No.2, Febr. 1981, p. 161-164.

31. Barbour, A.E., Wojcik, A.S., "A General. Constructive Approach to Fault Tolerant Design Using Redundancy", *IEEE Transactions on Computers*, Vol. 38, No.1, Ianuary 1989, p.15-29.



32. Kim, K. H., Welch, H.O., "Distributed Execution of Recovery Blocks: An Approach for Union Treatment of Hardware and Software Faults in Real Time Applications", IEEE Transactions on Computers, Vol.38, No.5, May 1989, p.626-636.
33. Laprie, J.C., Arlat, J., Beounes, C., Kanoun, K., "Definition and Analysis of Hardware and Software-Fault-Tolerant Architectures", Computer Vol.23, No.7, July 1990, p.39-51.
34. Cullman, G., "Coduri detectoare și corectoare de erori" (trad. limba franceză), Ed.Tehnică, București 1972.
35. Ionescu, D., "Codificare și coduri", Ed. Tehnică, București, 1981.
36. Fujiwara, E., Pradham, D.K., "Error-Control Coding in Computer", Vol.23, No.7, July 1990, p.63-72.
37. Okano, H., Imai, H., "A Construction Method of High-Speed Decoders Using ROM's for Bose-Chaudhuri-Hocquenghem and Reed-Solomon Codes", IEEE Transactions on Computers, Vol. C-36, No.10, October 1987, p.1165-1171.
38. Kanai, T., "An Improvement of Reability of Memory System with Skewing Reconfiguration", IEEE Transactions on Computers, Vol.C-30, No.10, October 1981, p. 811-812.
39. Gaitanis, N., "TSC-error C/D circuits for SEC/DED product codes", IEEE Proceedings, Vol. 135, Pt.E.,No.5, Sept. 1988, p.253-258.
40. Senguota, A., Chattopadhyay, D.K., Palit, A., Bandyopadhyay, A.K., Choudhury, A.K., "Realization of Fault-Tolerant Machines-Linear Code Application", IEEE Transactions on Computers, Vol.c-30, No.3, March 1981, p.237-240.
41. Dao, T.T., "SEC/DED Nonbinary Code for Fault-Tolerant Byte-Organized Memory Implemented with Quaternary Logic", IEEE Transactions on Computers, Vol.C-30, No.9, Sept. 1981, p.662-666.
42. Pradham, D>K>, Reddy, S.M., "Error Control Techiques for Logic Processors", IEEE Transactions on Computers, Vol.C-21, No.12, Dec. 1972, p.1331-1337.
43. Krol, T., "N,K Concept Fault Tolerance", IEEE Transactions on Computers, Vol.C-35, No.4, Apr.1986, p.339-349.
44. Vlăduțiu, M., Crișan, M., "Tehnica testării echipamentelor automate de prelucrare a datelor", Ed.Facla, Timișoara, 1989.
45. Vlăduțiu, M., Crișan, M., "Sinteza schemelor de formare a resturilor pentru controlul operațiilor aritmetice și logice", Al 7-lea Simpozion Național TEF-87, Băile erculane 29-31 oct. 1987, p.317-324.
46. Vlăduțiu, M., Crișan, M., "Asupra impactului performanță/cost, la controlul operațiilor aritmetice prin coduri cu resturi". Al 7-lea Simpozion Național TEF-87, Băile Herculane,

29-31 oct.1987, p.327-334.

47. Vlăduțiu, M., Crișan. M., "*Asupra capacității de detecție a defecțiunilor la coduri cu resturi*", Al 7-lea Simpozion Național TEF-87, Băile Herculane, 29-31 oct. 1987, p.334-340.

48. Lu, D.I., "*Watchdog processors and structural integrity checking*", IEEE Transactions on Computers, Vol.C-31, July 1982, p.681-685.

49. Schuette, M.A., Shen, I.P., "*Processor control flow monitoring using signed instruction streams*", IEEE transactions on Computers, Vol.C-36, No.3, March 1987, p.264-275.

50. Tupkalo, V. N., "*Kontrol logiceskih operații na osnove ispolzovania signatur*," Avtomatizirovannie sistemi upravlenia i pribori avtomatiki, Vișa școla, Harcov, 1988, p.70-77.

51. Bose, B., Pradham, D.K., "*Optimal Unidirectional Error Detecting/Correcting Codes*", IEEE Transactions on Computers, Vol.C-31, No.6, June1982, p.564-568.

52. Nikolos, D., Gaitanis, N., Philekypron, G., "*Systematic t-error Correcting/All Unidirectional Error Detecting Codes*", IEEE Transactions on Computers, Vol. C35, No.5, May 1986, p.394-402.

53. Kundu, S., Reddy, S.M., "*On Symmetric Error Correcting Codes and All Unidirectional Error Detecting Codes*", IEEE Transactions on Computers, Vol. C-39, No.6, June 1990.

54. Malaiya, Y.K., Su, S.Y.H., "*Reliability Measure of Hardware Redundancy Fault-Tolerant Digital Systems with intermitent Faults*," IEEE Trans. Comput., vol. C-30, p.600-604, August 1981.

55. Koren, I., Su, S.Y.H., "*Reliability analysis of N-modular redundancy systems with intermitent and permanent faults*," IEEE Trans. Comput., vol. C-28, p.514-520, July 1979.

56. Su, S.Y.H., Koren, I., Malaiya, Y.K., "*A continous parameter Markov model and detection procedures for intermitent faults*," IEEE Trans. Comput., vol. C-27, p.567-570, June 1978.

57. Losq, J., "*A highly efficient redundancy scheme: Self purging redundancy*," IEEE Trans. Comput., vol. C-25, p.569-578, June 1976.

58. Su, S.Y.H., DuCasse, E., "*A harware redundancy reconfiguration scheme for tolerating multiple module failures*," IEEE Trans. Comput., vol. C-29, p.254-248, March 1980.

59. Smith, J.E., "*Measures of effectiveness of fault signature analysis*," IEEE Trans. Comput., vol. C-29, p.510-514, June 1980.

60. Williams, T.W., "*VLSI Testing*," Computer, p.126-136, Oct. 1984.

61. Barzilai, Z., Savir, J., Markovsky, G., Smith, M.G., "*VLSI*

- self-testing based on syndrome techniques*," IEEE Trans. Comput., vol. C-30, p.996-1000, Dec. 1981.
62. Avižienis, A., "Fault Tolerant Systems," IEEE Trans. Comput., vol. C-25, Dec. 1976.
63. Costes, A., Landrault, C., Laprie, J.C., "Reliability and Availability Models for Maintained Systems Featuring Hardware Failures and Design Faults," IEEE Trans. Comput., vol. C-27, p.548-560, June 1978.
64. Freeman, H., Metzger, G., "Fault Tolerant Computers Using 'Dotted Logic' Redundancy Techniques," IEEE Trans. Comput., vol. C-21, August 1972.
65. Kime, C.R., "Fault-Tolerant Computing. An Introduction and a Perspective," IEEE Trans. Comput., vol. C-24, May 1975.
66. Takaoko, T., Mine, H., "N-Fail Safe Logical Systems," IEEE Trans. Comput., vol. C-20, May 1971.
67. Avižienis, A., Gilley, G.G., Mathur, F.P., Rennels, D.A., Rohr, J.A., Rodin, D.K., "The STAR Computer: An Investigation of the Theory and Practice of Fault Tolerant Computer Design," IEEE Trans. Comput., vol. C-20, Jan. 1971.
68. Larsen, R.W., Reed, R.S., "Redundancy by Coding versus Redundancy by Replication," IEEE Trans. Comput., vol. C-21, Febr. 1972.
69. Armstrong, D.B., "A deductive Method for Simulating Faults in Logic Circuits," IEEE Trans. Comput., vol. C-20, May 1971.
70. Szigenda, S.A., Thompson, E.W., "Modelling and Digital Simulation for Design Verification and Diagnostic," IEEE Trans. Comput., vol. C-25, p.1242-1253, Dec. 1976.
71. Williams, T.W., "Design for Testability. A survey," IEEE Trans. Comput., vol. C-31, p.2-15, Jan. 1982.
72. Wakerly, J.F., "Microcomputer Reliability Improvement Using Triple Modular Redundancy," Proceedings of the IEEE, vol.64, June 1976.
73. Avižienis, A., Kelly, J., "Fault Tolerance by Design Diversity: Concepts and Experiments," Computer, vol.17, p.67-80, August 1984.
74. Johnson, D., "The Intel 432: A VLSI Architecture for Fault-Tolerant Computer Systems," Computer, vol.17, p.40-48, August 1984.
75. Avižienis, A., "The N-Version Approach to Fault-Tolerant Systems," IEEE Trans. Software Engineering, vol. SE-11, p.1491-1501, Dec. 1985.
76. Chen, C.L., "Byte-Oriented Error-Correcting Codes for Semiconductor Memory Systems," IEEE Trans. Comput., vol. C-35,

p.646-648, July 1986.

77. Chean, M., Fortes, J.A.B., "A Taxonomy of Reconfiguration Techniques for Fault-Tolerant Processor Arrays," Computer, vol.23, p.55-69, Jan. 1990.

78. Goldberg, J., Levitt, K.N., Wensley, J.H., "An organization for high survival memory," IEEE Trans. Comput., vol. C-23, p.693-705, July 1974.

79. Kaneda, S., Fujiwara, E., "Single byte error correcting-double byte error detecting codes for memory systems," IEEE Trans. Comput., vol. C-31, p.596-602, July 1982.

80. Shao, H.M., Truong, T.K., Deutsch, L.J., Yuen, J.H., Reed, I.S., "A VLSI design of a pipeline Reed-Solomon decoder," IEEE Trans. Comput., vol. C-34, p.393-403, May 1985.

81. Sedmark, R.M., Liebergot, H.I., "Fault-tolerance of a general purpose computer implemented by a very large scale integration," IEEE Trans. Comput., vol. C-29, p.492-500, June 1980.

82. Schwab, T.E., Yan, S.S., "An algebraic model of fault-masking logic circuits," IEEE Trans. Comput., vol. C-32, p.809-825, Sept. 1983.

83. Peterson, C.B., s.a., "Two chips endow 32-bit processor with fault-tolerant architecture," Electronics, 7 April 1983.

84. Rose, C., "Refinements for hardware-based logic simulation," Electronic Engineering, vol.61, p.91-99, Sept. 1989.

85. Pradhan, D.K., "A new class of error-correcting/deleting codes for fault-tolerant computer applications," IEEE Trans. Comput., vol. C-39, p.471-481, June 1980.

86. Snyder, F.G., "Modular fault tolerance keeps computer systems reliable," Electronic Design, 14 May, 1981, p.163-167.

87. Hunt, D., Tyson, T.J., "Error detection and correction using SN54/74LS630 or SN54/74LS631," Microprocessors and Microsystems, vol. 13, p.473-480, Sept. 1989.

88. Chu, Y., "Bazele proiectării calculatoarelor numerice", Ed. Tehnică, București 1968.

89. Uşakova, G.N., "Apparatnii kontrol i nadejnosti speşializirovanih EVM", Sovetskoe Radio, Moskva, 1969.

90. Verner, V.D., Vorobev, N.N. s.a., "Microproşessorí. Sredstva sopriajenia", Kn. 2, Vişş. sk., Minsk, 1987.

91. Yablonsky, S.V., "Introduction to discrete mathematics," Mir Publishers, Moscow, 1989.

92. Seelers Jr., F.F., Hsiao, H.Y., Bearnson, L.W., "Error detecting logic for digital computers," McGraw-Hill, 1968.

93. Iyergar, V.S., Kinney, L.L., "Current fault detection in microprogrammed control units", IEEE Trans. Comput., vol.c-34, p.810-821, sept. 1985.
94. Nozuyama, Y., Nishimura, A., Iwamura, I., "Design for testability of a 32-bit TRON microprocessor", Microprocessors and Microsystems vol.13, no.1, p.17-27, January/Febr. 1989.
95. Halbert, P.M., "Selfchecking computer module based on the Viper microprocessor", Microprocessors and Microsystems, vol.12, no.5, p.264-270, June 1988.
96. Putințev, N.D., "Apparatnii kontrol upravliaiușcih țifrovih vïcislitelnih mașin", Izdatelstvo Sovetskoe Radio, Moșkva, 1966.
97. Vlăduțiu, M., Crișan, M., "Program de determinare a restului prin comprimare paralelă a datelor", Al 7-lea Simpozion Național Tehnologie Electronică și Fiabilitate, Herculane, 1987, p.324-327.
98. Krivulia, G.F., Taranov, V.B., "Strukturî i pogreșnosti preobrazovania paralelnih signaturnîh analizatorov", Avtomatizirovannîe sistemî upravlenia i pribori avtomatiki, Vișa școla, Harcov, 1988.
99. Vlăduțiu, M., Crișan, M., "Detecția defecțiunilor la comprimarea bazată pe generarea biților de control la coduri ciclice", Al 6-lea Simpozion Național de Tehnologii și Echipamente de Testare Automată, Cluj-Napoca, 1987, p.102-108.
100. Vlăduțiu, M., Crișan, M., "Asupra comprimării seriale a informației", Simpozionul Național de Calculatoare și Conducerea Automată a Proceselor, Timișoara, 1988, p.163-167.
101. Crișan, M., "Data flow organization for processor checking," Buletinul Științific și Tehnic al Universității Tehnice din Timișoara, Tom 37(51), Electrotehnica, 1992.
102. Crișan, M., "Signature control of arithmetic and logic operations," Buletinul Științific și Tehnic al Universității Tehnice din Timișoara, Tom 37(51), Electrotehnica, 1992.
103. Meyer, J.F., "On Evaluation the Performability of Degradable Computing Systems", IEEE Trans. Comput., vol.c-29, p.720-731, August 1980.
104. Moralee, D., "Microprocessor architectures:ten years of development", Electronics & Power, nr.3, p.214-221, 1981.
105. Alexandridis, N., "Microprocessor System Design Concepts", Computer Science Press, 1984.
106. Veronis, A., "Microprocessors, Hardware and Applications", Prentice Hall Inc., Englewood Cliffs, N.J., 1984.
107. Triebel, W.A., Singh, A., "16-bit Microprocessors. Architecture, Software and Interface Techniques", Prentice Hall Inc., Englewood Cliffs, N.J., 1985.

108. Eccles, W.J., "*Microprocessor Systems. A 16-bit Approach*", Addison Wesley Publishing Co., 1985.
109. Wakerly, J.F., "*Microcomputer Architecture and Programming*", John Wiley & Sons, N.Y., 1981.
110. \* \* \* "*The TTL Data Book for Design Engineers*", Texas Instruments, 1977.
111. Cătuneanu, V.M. (coordonator), "*Materiale pentru electronică*", E.D.P., București, 1982.
112. Cătuneanu, V.M., Mihalache, A., "*Bazele teoretice ale fiabilității*", Ed. Academiei, București, 1983.
113. Mahmood, A., McCluskey, E.J., "*Concurrent Error Detection Using Watchdog processor-A Survey*", IEEE Trans. Comput., vol.c-37, p.160-174, Febr. 1988.
114. Yarmolik, V.N., "*Fault diagnosis of Digital Circuits*", John Wiley & Sons, 1990.
115. Rao, T.R.N., Fujiwara, E., "*Error-Control Coding for Computer Systems*", Prentice Hall Inc., 1989.
116. Fujiwara, H., "*Logic Testing and Design for Testability*", MIT Press, England, 1990.