

MINISTERUL EDUCAȚIEI SI ÎNVĂTAȚINTULUI  
Institutul Politehnic "Traian Vuia" Timișoara  
Facultatea de electrotehnica

ing.-INGEER STRATULAT

STRUCTURI DE CALCULATORE REALIZATE CU MICROPROCESOARE  
CU POSIBILITATE DE AUTOTESTARE

TEZA DE DOCTORAT

CONDUCATOR STIINȚIFIC:  
Prof.-dr.-ing. ALICEA PETRESCU

BIBLIOTECA CENTRALĂ  
UNIVERSITATEA "POLITEHNICA"  
TIMIȘOARA

1986

577.398

359 E

## P R E P A R A

Extinderea automatizării tuturor sectoarelor de activitate este determinată de dezvoltările fără precedent a electronicii și tehnicii de calcul, atât pe plan teoretic cât și în domeniul tehnologiei. În conformitate cu prevederile Congresului al XIII-lea al Partidului Comunist Român ca privire la dezvoltările economico-sociale a României în cincinatul 1985-1990 și orientării de perspectivă pînă în anul 2000, activitatea în acest domeniu va crește în viitorul cincinal cu 30-35 la sută, existind premise ca industria electronică să pătrundă masiv în întreaga activitate economico-socială, fiind orientată spre dezvoltările cu precădere a producției de componente electronice, mijloace de automatizare, echipamente de electronică industrială și tehnicii de calcul.

Lucrările de față se inseră în procesurile generale de ridicare a productivității muncii, de creștere a fiabilității și coeficientului de disponibilitate a sistemelor de calcul, pleină responsabilitate detectării și localizării defectelor chiar sistemului, prin metode de autotestare.

Autotestarea implică atât elaborarea unor concepte noi în proiectarea sistemelor de calcul cât și elaborarea unor sisteme de operare adecvate.

În lucrare sunt abordate aspectele teoretice privind proiectarea unor sisteme de calcul autotestabile și posibilitățea realizării practice a unor astfel de sisteme prin utilizarea unor structuri multiprocesor.

Pe perioada elaborării tesei, am beneficiat de îndrumarea atentă, exigentă și competență a regrettatului prof.dr.ing. Alexandru Hegoian, care cu înțelegere și răbdare mi-a conținut domenial, contribuind, în mod esențial, la pregătirea mea profesională în calitate de doctoral, condusă de colectiv de numai și condusă de doctoar. Paternica sa personalitate, contribuțiile de oasmei înaltă voleare pe care și le-a adunat în dezvoltarea tehnicii românești de calcul, făcă din profesorul Alexandru Hegoian o figură de merită pentru multe generații de ingineri specialiști în calculatoare electronice. Dar este că

aceste rânduri să fie considerate drept omagiu adus memoriei Domnicii-male.

În perioada finalizării tezei am beneficiat de sprijinul doctubit de competent, de sfaturile și observațiile zdrobite și exigeante ale condonatorului științific prof.dr.ing.-h.cresc Petrușel Amalia etantă a materialului tezei, observațiile și recomandările făcutele au fost elemente care au contribuit într-o măsură decisivă la etape finale de elaborare, motiv pentru care îmi exprim întreaga stima și considerație față de personalitatea Domnicii-male, impresionat de calea noii sinecure multumiri.

Multumesc în mod doborbit, profesorului de catedră, conf.dr. ing.-știință Strugoră pentru sprijinul real de care am beneficiat în cadrul la realizarea acestei lucrări, pentru discuțiile și observațiile care le-am formăt, pentru înțelegerea urățată în etape de finalizare a tezei.

Adesea mulțumiri de acordul tezv, prof.dr.ing.-rop Vasile pentru discuțiile fructuoase purtate, pentru încurajările susținute pe care le-am adresat și pentru sprijinul îndelungat și constant pe care le-am primit din partea Domnicii-male.

Dorește să mulțumesc colegului prof lmr.dic.ing.-h.cresc Vladutiu pentru sprijinul constant, pentru discuțiile și observațiile care le-am formăt pe totă perioada elaborării tezei, pentru bunele materiale și bibliografie pe care mi-a pus-o la dispoziție.

Mulțumesc în mod doborbit colegului și prietenului exist. ing.-loam Bog, pentru observațiile formulate, pentru sprijinul moral pe care mi le-am acordat pe întreg parcursul elaborării tezei, pentru înțelegeres și înțelesurile constante care m-au încurajat.

Dorește de acordul să mulțumesc colegului prof de lmr.ing. heda Stoenescu pentru sprijinul și, discuțiile și observațiile formulate pe perioada elaborării tezei.

Mulțumesc în final tuturor colegilor din catedra de automatică, căci care intr-o manieră sau alta nu-mi permis să-mi finalizez în bune condiții lucrarea.

#### Cuestionario tipo de doctorado

2.4.1. Modelul generalizat de diagnostic a SAT . . . . .	57
2.4.2. Relațiiile între tipul defectelor în cadrul modul	
SAT . . . . .	62
2.5. Simulație a unei structuri de SAT . . . . .	64
2.5.1. Simulație a unor SAT pentru defecte permanente . .	64
2.5.2. Simulație a unor SAT pentru defecte intermitente .	65
2.5.3. Simulație a unor SAT pentru t-defecte . . . . .	66
<b>3. METODA DE DIAGNOZA PENTRU STRUCTURI MULTIPROCESSOR CU POSIBILITATE DE AUTOTESTARE</b>	
3.1. Diagnostic structurilor multiprocesor autotestabile .	67
3.2. Metode de diagnostic a defectelor prin utilizarea conceptului de defect implicit . . . . .	70
3.3. Metode de diagnostic a defectelor prin utilizarea conceptului de matrice de incidentă . . . . .	78
3.3.1. Matricea de legătură și matricea de incidentă .	78
3.3.2. Deteccția defectelor cu ajutorul matricii de in-	
cidență . . . . .	80
3.4. Implementarea algoritmilor de diagnostic . . . . .	85
<b>4. DIAGNOZA UNITATILOR FUNCȚIONALE</b>	
4.1. Metode de diagnostic a unităților funcționale . . . .	93
4.2. Testarea pe blocuri mici . . . . .	94
4.2.1. Proceduri de testare algoritmice . . . . .	96
4.2.1.1. Metoda algoritmului D-extins . . . . .	96
4.2.1.2. Metoda derivatelor booleene și temporale . . .	98
4.2.1.3. Metoda tabelelor de adevăr . . . . .	100
4.2.2. Metode de identificare a nevoieilor . . . . .	100
4.2.2.1. Metoda Paige-LaCluskey . . . . .	100
4.2.2.2. Metoda Bannie . . . . .	101
4.2.2.3. Metoda Heisch . . . . .	103
4.2.2.4. Metoda Ad-hoc . . . . .	103
4.2.3. Metode de testare prin simulare . . . . .	103
4.2.3.1. Simulator bazat pe compilator . . . . .	103
4.2.3.2. Simulator bazat pe tabele . . . . .	104
4.3. Tehnici de proiectare (TP) . . . . .	106
4.3.1. TP la nivel de circuite integrate . . . . .	107
4.3.2. TP la nivel de blocuri . . . . .	111
4.3.3. TP la nivel de sistem . . . . .	114
4.4. Comenzile privind diagnoza blocurilor numerice	
complexe . . . . .	120

<b>5. ALTELE MECANISMURILE CU POSIBILITATI DE AUTOTESTARE</b>	
5.1. Arhitectura SAT . . . . .	12
5.1.1. SAT multiprocesor . . . . .	12
5.1.2. SAT multiprocesor conectare direct . . . . .	12
5.1.3. SAT redondante . . . . .	12
5.2. Sisteme multinumprocесор . . . . .	12
5.3. Implementarea unui SAT multinumprocесор . . . . .	13
5.3.1. Arhitectura SAT cu trei microprocesoare . . . . .	13
5.3.2. Arhitectura SAT cu două microprocesoare . . . . .	13
5.4. Sisteme biprocesor cu posibilitati de autotestare	13
5.4.1. Structura sistemului . . . . .	13
5.4.2. Interconectarea sistemelor . . . . .	14
5.4.2.1. Scheme de conectare a magistralilor . . . . .	14
5.4.2.2. Automatul de acces . . . . .	14
5.4.2.3. Cutia peisajă . . . . .	14
5.4.2.4. Vectorul de întrerupere . . . . .	14
5.4.3. Unitatea redondantă . . . . .	14
5.4.4. Programul monitor . . . . .	15
5.4.4.1. Comenziile sistemului . . . . .	15
5.4.4.2. Ordinările monitorului sistemului cu Z80	15
5.4.4.3. Programul monitor pentru sistemul cu 8086 . .	15
5.5. Comenzile privind realizarea unui sistem biprocesor cu posibilitati de autotestare . . . . .	15
<b>6. CONCLAVII</b>	
6.1. Contributii originale . . . . .	159
6.2. Valoarea aplicativă și direcții de dezvoltare viitoare . . . . .	162
<b>7. BIBLIOGRAFIE</b>	
7.1.1-ANEXA 1 - Programul de simulare SIMSIM . . . . .	165
7.1.2-ANEXA 2 - Programul de simulare SIMSAIN . . . . .	166
7.1.3-ANEXA 3 - Programul de simulare SIMALT	
7.1.4-ANEXA 4 - Programul de simulare SIMTEST . . . .	
7.1.5-ANEXA 5 - Programul de simulare SIMTEST	
7.1.6-ANEXA 6 - Programul de simulare SIMTEST	

## 1. PROBLEMATICA IASTARII STRUCIURILOR DE CALCUL REALIZATE CU CIRCUITE LSI SI VLSI

### 1.1. Introducere

Desvoltarea tot mai accentuată a tehnologiilor moderne a condus la introducerea pe scară largă a automatizărilor proceselor de producție, reabilitării aeroplanelor, cu implicarea tot mai frecventă a tehnicii de calcul, fără de care progresul tehnic actual devine greu de imaginat.

Utilizarea tehnicii de calcul în toate domeniile vieții social-economice a făcut posibilă datorită reducerii prețului de cest, creșterii performanțelor și îmbunătățirea fiabilității sistemelor numerice. Dar îmbunătățirea performanțelor și a fiabilității a condus la realizarea unor sisteme de calcul tot mai complexe, a căror eventuale defectări pot determina o serie de consecințe dintre cele mai grave.

Este suficient să se amintească sistemelor numerice de comandă și control din misiuni de cercetare spațială, din domeniul energiei nucleare, în sisteme de navigație și comunicație, reacțoare chimice, elevatoare, sisteme de ridicat, în prelucrarea automată a informației, pentru a înțelege necesitatea de asigurare impetriva unor evenimente nedorite.

Exemple de incidente grave datorate unor sisteme tehnice de mare complexitate sunt relativ numeroase [211], ele fiind caracterizate de o mare discrepanță între cauză și efect și de un grad mare de impreviziune.

Probleme deosebit de complexe apar în domeniul unor tehnici noi, în primul rînd domeniul electronicii și al tehnicii de calcul, care utilizează materiale și tehnologii în legătură cu care nu există suficientă experiență, iar dinamismul acestor domenii exclude practic posibilitatea constituirii viitoare a unor metode de proiectare, general valabile, care să garanteze în mod absolut conservarea calității produselor pe un timp îndelungat.

Documentele Partidului Comunist Român acordă o atenție deosebită ridicării continuă a nivelului tehnic și calitativ sporirii gradului de competitivitate al produselor românești. În raportul prezentat la cel de-al XIII-lea Congres

al partidului, tovarugul Nicolae Ceaușescu, secretarul general al Partidului Comunist Român președintele Republicii Socialiste România, sublinie: "Pînă în 1990, circa 95 la sută din produsele românești trebuie să fie din punct de vedere tehnic și calitativ la nivelul celor existente pe plan mondial, iar cel puțin într-un procent de 2-3 la sută să realizeze produse cu esențiale parametri tehnici și calitativi care să situeze România pe primul loc în lume" [1].

În lumina documentelor de partid și stat, de un mare interes economic îl constituie realizarea unor produse cu un grad ridicat de complexitate, fiabile, cu un consum de materii prime și energie scăzut, și cu perspective de utilizare într-un domeniu cît mai larg de aplicații. În acest context sistemele de calcul realizate cu circuite integrate pe scărî largă și foarte largă nu impus; implicind soluții tehnice noi de abordare a unor structuri de calcul, noi cercetări în domeniul arhitecturilor de sisteme de calcul, datorită unor avantaje cîtva de sistemele de calcul convenționale. Se pot enumera cîteva din aceste avantaje:

- costurile de fabricație ale produsului sunt mai mici;
- timpul și costul dezvoltării unor soluții originale sunt mai mici, deoarece proiectarea și realizarea structurilor cu microprocesoare se bazează pe metode mai sistematice și mai organizate ;
- flexibilitatea structurilor cu microprocesoare microgenând timpul de răspuns al producătorului la noile cerințe ale beneficiarului, conducind astfel la o creștere a duratăi de viață activă a produsului ;
- capacitatea funcțională este mai mare la un volum și pret de cost redus datorită, în primul rînd, gradului de integrare ;
- fiabilitatea sistemului va fi mai bună prin utilizarea unor componente cu un grad de integrare pe scărî largă și foarte largă ;
- puterea de calcul a microprocesoarelor poate fi utilizată și pentru diferite metode de testare și autotestare, ceea ce permite reducerea operațiilor de întreținere și reparații.

În lucrare se propune un model de structură de calcul cu posibilitatea de autotestare, structuri ce poate fi im-

plementă relativ așa că cu noile componente de circuite integrate. Sistemul rezultat ca urmare a modelului teoretic propus este bazat pe o arhitectură multiprocesor (multimicroprocesor) cu modalități de interconexiuni de așa menire încât să asigure autotestarea sistemului.

După ce se prezintă unele aspecte legate de problemele testării unor componente ISA și ISPA și se conturează dificultățile testării sistemelor numerice realizate ca astfel de componente, în capitolul 2 se prezintă modelul unui sistem numeric cu posibilități de autotestare. În acestă direcție sunt abordate sistemele autotestabile cu posibilitatea punerii în evidență a unor defecte multiple. Problematica este analizată din punctul de vedere al sistemelor autotestabile fără reparări. Modelul de diagnostică ce se analizează poate pune în evidență etiul defecte permanente cît și defecte întremitente cu precizarea unor particularități de natură să permită localizarea modulului defect. Modelul ce se prezintă face o localizare a defectelor la nivel de unități funcționale, răminind ca prin metode cunoscute [7] să se testeze, eventual, pînă la nivel de componentă.

În continuare, problemele teoretice ale modelului unui sistem autotestabil sunt simulăte pe calculator și prin programele ALIASII, ALIASII și ALASIT se validează valabilitatea aspectelor teoretice. În sensul că sindroamele, pe baza cărora se efectuează analiza autodiagnosăi, sunt univoc definite pentru fiecare situație de defect din sistem, ceea ce permite atribuirea cîte unui sindrom, fiecărui defect în parte.

În capitolul 3 se prezenă un număr de algoritmi pentru localizarea unității (unităților) defecte, pe baza sindromului obținut în cursul rutinării de test. Algoritmii sunt verificate pe calculator.

În capitolul 4 se analizează unele metode de testare a circuitelor securitățile și sunt prezentate cîteva metode de proiectare pentru îmbunătățirea testabilității sistemelor de calcul. Metodile de proiectare au fost analizate pe nivel de complexitate, și anume : la nivel de circuit integrat, la nivel de bloc și la nivel de sistem. Pe baza aplica-

telez analizate se poate trage concluzia că însumătările de diagnostică prin metode de proiectare duc la creșterea complexității sistemului și la prețului de cost.

În capitolul 5 se prezintă o structură reziliabilă cu două microprocesoare (8080 și 280) și un analizor de semnături paralel, conectat conform principiilor enunțate în capitolul 2.

Cele trei unități funcționale satisfac condițiile de realizare a unei structuri de calcul cu posibilități de autotestare. Structura a fost astfel concepută încât să aibă o aplicație generală. Piesa de microsistem este prevăzută cu semnalele independente, ceea ce permite cărora domeniul microsistemei să lucreze împreună și independent. Procedura de test este prevăzută și se poate executa fie concurent, cind un microsistem nu are sarcini posite execuție o rutină de test, fie prin întreruperea executării sarcinii și abordarea unor proceduri de self-test complet. În cursul detectării unui defect se prevăzută o parte din sarcinile microsistemei defect să fie preluate de sistemul de funcționare corect.

Determinarea defectului se face la panoul de ecrană.

### 1.2. Problemele testării structurilor de calcul realizate cu circuite integrate LSI și VLSI

#### 1.2.1. Diagnose în tehnici numerice

În cadrul diagnosticăi se pune problema detecției și localizării defectelor, dar cum între cele două aspecte există o strânsă interdependență se obținește să fie reunite sub numele de diagnostică tehnică (fig.1.1). 77, 86

Diagnostică tehnică cuprinde totalitatea măsurilor care permit (pe cît posibil fără demontarea aparatului) determinarea proprietăților și posibilităților.

și/sau a stării sistemelor tehnice; inclusiv evaluarea acestora în funcție de condițiile de exploatare, cit și localizarea componentelor defecte ale sistemului.




Fig.1.1

Sarcinile diagnozei în tehnica numerică sunt:

1. Perfectionarea și dezvoltarea de procedee și algoritmi de diagnoză prin:

- dezvoltarea unor modele de defecte corespunzătoare;
- realizarea unor algoritmi și programe de test performante pentru automatele de test, în special sub aspectul diagnozei sistemelor cu LSI;
- utilizarea intensivă a unor date statistice de analiză a defectelor;
- folosirea posibilităților de autotestare;
- optimizarea sistemelor pe baza teoriei informației.

2. Perfectionarea tehnico-constructivă:

- proiectarea la nivel de circuit integrat cu facilități de testare;
- proiectarea la nivel de subansembluri cu facilități de testare;
- proiectarea la nivel de sistem cu facilități de testare;
- elaborarea unor documentații de întreținere în paralel cu documentația de proiectare și cu realizarea produsului.
- formularea unor principii de realizare a unor

produse cu facilități de testare și mai bună.

3. Obținerea și prelucrarea imaginilor defectelor:

- obținerea de dicționare de semnături de defecte;
- obținerea de dicționare de simptome de defecte.

4. Proiectarea și construirea de mijloace de testare.

5. Dezvoltarea unor procedee practice pentru determinarea algoritmicii seturilor de teste pentru sisteme complexe realizate cu circuite integrate.

6. Creșterea calificării personalului din activitatea de diagnosticare.

In principiu problematica testării se întâlneste la două nivele: la nivelul punerii în fabricație și la nivelul exploatarii.

Soluțiile preconizate diferă, dependent de nivelul pentru care se asigură verificarea.

In ceea ce privește nivelul exploatarii dezideratul urmărit constă în obținerea pentru echipament a unei valori cit mai mari pentru coeficientul de disponibilitate [182,46] [53]:

$$k_D = \frac{T}{T + T_D} \quad (1.1)$$

unde:

$$T_D = T_S + T_{AN} + T_{AS} + T_R \quad (1.2)$$

cu:  $T$  - timpul mediu de funcționare fără defecte;

$T_L$  - timpul mediu de nefuncționare a sistemului;

$T_S$  - timpul de semnalizare (durata dintre apariția defectului și descoperirea prezenței defectului);

$T_{AN}$  - timpul de anunțare ;

$T_{AS}$  - timpul de așteptare (pînă la începerea remedierii)

$T_R$  - timpul de remediere a defectiunii.

$T_R$  poate fi exprimat prin:

$$T_R = T_{LD} + T_{ID} + T_C \quad (1.3)$$

unde:

$T_{LD}$  - timpul de localizare a defectului;

$T_{ID}$  - timpul de înălțurarea defectului ;

$T_C$  - timpul de control a corectei funcționări după depăzire.

O valoare cit mai mare a coefficientului de disponibilitate rezultă prin mărirea lui  $T_s$  sau micșorarea lui  $T_D$ .

Micșorarea lui  $T_D$ , lăsând deoparte timpii administrațiivi ( $T_{AM}, T_{AD}$ ) poate fi făcută prin termenii  $T_S$  și  $T_R$ .

Referitor la componentele  $T_{iD}$  și  $T_{id}$ , ale timpului  $T_a$ , acestea dă informații mai ales asupra soluțiilor adoptate la nivel de diagnostă. Pentru reducerea acestor timpi, în literatura de specialitate sunt prevăzute în principiu două căi, care pot să nu se excludă una pe alta:

1. Elaborarea și dezvoltarea unor algoritmi de diagnoză.

2. Proiectarea subensemblelor cu facilități de testare

În situația cînd sistemul lucrează într-un mediu sau o aplicație unde el practic trebuie să lucreze fără posibilitatea intervenției umane, pentru execuțarea operațiilor de întreținere și reparații, autotestarea sistemului este singura posibilitate de a controla exactitatea executării misiunii, [16].

În aplicații în care  $T_s$  devine critic sistemul trebuie să fie dotat pe lîngă o redondanță corespunzătoare aplicării și cu posibilitatea de autotestare, pentru a cunoaște în fiecare moment starea de bună funcționare a modulelor conectate în sistem, [17,18].

În cazul structurilor de calcul realizate cu microprocesoare introducerea posibilităților de autotestare nu implică o creștere exagerată a costului întregului sistem, tocmai datorită facilităților pe care le posedă microprocesoarele, care împreună cu o memorie fixă își pot autogenera stimuli de test (programe de test) rămînind ca un bloc suplimentar să evaluate corectitudinea funcționării microprocesorului, [15].

#### 1.2.2. Strategie folosită la testarea structurilor de calcul realizate cu circuite integrate LSI și VLSI.

Componentele integrate pe scară largă au din punct de vedere funcțional o complexitate ce corespunde unor grupe întregi de elemente primare. Ele nu pot fi testate cu metode aplicate la grupe cu elemente integrate pe scară mică sau mijlocie deoarece de multe ori structura internă nu este

- - -

cunoscută utilizatorului și pe de altă parte nu există acces la nivel de componentă, [7,9]. Extinderea algoritmilor și metodelor de detectie a defectelor folosite pentru circuite SSI și MSI ar duce la creșterea exagerată a timpului de testare; ca exemplu pentru o memorie ROM trebuie verificat  $n \cdot 2^m$  stări, unde  $n$  este numărul de biți a cuvântului de ieșire și  $m$  este numărul de intrări (pentru 2708 rezultă  $8 \cdot 2^{10}$  stări). Pentru un circuit sevențial sunt necesare să se verifice  $n \cdot 2^{m+g}$ , unde  $n$  și  $m$  au aceeași semnificație ca mai sus și  $g$  reprezintă numărul de stări interne (pentru 8080 rezultă  $10 \cdot 2^{10+117-3} \cdot 10^{39}$  stări, [90,84]).

În cazul utilizării componentelor LSI trebuie făcută o distincție clară între diagnostica elaborată de producător și cea elaborată de utilizator.

În procesul de fabricație trebuie efectuate teste asupra parametrilor și funcțiilor, care pun în evidență un defect în procesul tehnologic cît mai din timp. În cazul acesta se pot elabora teste și la nivel de porti prin utilizarea adaptoarelor de tip ac care se poziționează pe suprafața de contact a cristalelor. Pentru această fază s-ar putea, principal, aplica aceeași metode de test ca și în cazul schemelor realizate cu circuite integrate SSI și MSI.

În cazul testelor efectuate la nivelul utilizatorului sunt de menționat următoarele aspecte:

- Circuitele integrate LSI și VLSI își pierd din transparență, ceea ce determină ca procedeele de testare structurală să nu mai fie adecvate. În plus, avându-se în vedere că structura internă nu este cunoscută întotdeauna utilizatorului, testarea prin activarea căilor și găsirea de defecte de punere pe zero, respectiv de punere pe unu nu mai este adecvată. În acest caz n-ar putea trece de la metoda activării unei căi la cea a activării modulelor.

- Nu există procedee algoritmice pentru stabilirea vectorilor de stimuli de test.

- Testarea completă a tuturor funcțiilor cu toate combinațiile de date posibile nu mai este adecvată, datorită volumului mare de informații ce trebuie utilizat și a timpului de testare prohibit. Din acest motiv stabilirea testului are un pronunțat caracter empiric.

- Datorită caracterului complex și funcționării date, nemodificabile nici pentru scopuri de diagnoză, a circuitelor interne, nu sunt aplicabile metodele de testare cvasistatică, folosite în cazul circuitelor SSI și MSI. În acest caz fiind necesare metode de test dinamice.

Problemele prezentate duc la concluzia că o testare structurală este neaplicabilă fiind indicată o testare funcțională. Astfel metodele de testare se vor orienta tot mai mult pe software.

Din punct de vedere al testabilității sunt în acest sens convenabile structurile orientate pe magistrale. Prin aceasta se realizează un acces simplu la module, ceea ce permite introducerea și extragerea de informații de diagnoză, pentru a genera teste și a evalua răspunsurile [84,90].

În fig.1.2 se prezintă un sistem orientat pe magistrală. Modulele 1,2...n reprezintă unități constructive care-care (atât cu LSI cît și altele). Legătura la magistrala externă trebuie să prezinte o anumită standarizare pentru fiecare structură de microsistem, în timp ce magistrala internă este specifică modulului.

Conectarea și deconectarea unui modul la magistrala externă se face prin activarea informațiilor de comandă și/sau de adrese.

Înind în considerare toate aspectele prezentate s-ar desprinde următoarele cerințe pentru testarea unei structuri de calcul realizată cu microporcesor:

- Desvoltarea și utilizarea de procedee care să permită o comprimare a informațiilor necesare detectiei și diagnozei fără a pierde informații utile acestora, prin analiza semnalelor de recunoaștere [197].

- Elaborarea de metode, care permit diagnoza fără cunoașterea structurilor intime ale capsulelor LSI respectiv VLSI atât la stabilirea procedurilor de diagnoză cît și la aplicarea lor [207].

- Polosirea și dezvoltarea unor metode de testare dinamică.

- Utilizarea unor metode de analiză privind posibilitățile de diagnoză și pe baza acestora stabilirea unor structuri optime pentru testare [172,107,192,194].

- Aplicarea intensă a structurilor autotestabile [174, 175, 179, 45, 47].

- Folosirea programării modulare [126, 35].

- Elaborarea automatelor de test universale programabile, pentru testarea grupelor de elemente și a elementelor constructive, [98, 23, 24, 89].

- Proiectarea și realizarea de aparaturi de test ușor de manevrat, pentru utilizarea pe teren [37, 69, 70, 73].

### 1.3. metode de diagnostic a structurilor de calcul realizate cu microprocesoare.

Pe baza situațiilor de test descrise, mulți autori se ocupă de proceduri de diagnostic pentru circuite LSI și structuri de calcul realizate cu elemente LSI [90, 24, 127, 26, 159, 108, 88, 192, 69, 39, 41, 212]. Dintre testele procedurile de test sunt dovedit utile exclusiv metodele funcționale, care pot fi clasificate:

1. Metode de comparare;
2. Metode de generare algoritmică a stimulilor;
3. Metode de test prin memorarea răspunsurilor;
4. Metode de autodiagnostică.

#### 1.3.1. Metode de comparare.

Numite și procedee de referință prin care modulul de testat se compară cu un modul de referință ce funcționează în paralel. Atât în modulul de testat cât și în cel etalon se introduc aceleasi informații, iar semnalele de ieșire se compară. Pentru ca diagnostic să fie edificatoare este necesară o sincronizare perfectă a celor două module, sau cel puțin compararea rezultatelor să se facă sincron. Generarea unei noi serii de stimuli de test se va face doar după o comparație pozitivă.

Metoda prezintă o serie de avantaje:

- se poate aplica orice tip de circuit integrat.
- este eficientă în producție.
- se poate realiza și o testare în timp real.
- implementarea unui automat de testare nu este relativ dificilă, deoarece datele de ieșire nu trebuie să fie memorate într-o memorie pentru comparație.

Referitor la vectorii de test, acestia trebuie generati de o sa manieră incit teste defectele corespunzătoare modelului de defecte să fie recunoscute și să genereze date critice.

In funcție de modul de sincronizare se poate realiza o comparare pe semnalul de tact sau se pot folosi procedee de comprimare a datelor.

In fig.1.3 se prezintă principial structura unui automat de testat bazat pe metoda comparării.

Acest procedeu necesită un număr de puncte de test adecvat pentru a realiza o precizie a diagnozei corespunzătoare. Vectorul de diagnoză generat trebuie să conțină stimuli suficienți pentru obținerea unor informații dorite despre unitatea testată. Pe de altă parte dacă numărul de puncte de test este prea mare, compararea și evaluarea testului va influența asupra vitezei de generare a stimулilor de test.

Metoda prezintă următoarele limitări:

- depinde de unitatea etalon, din acest motiv stimuli de test sunt puțin flexibili. O modificare în structura unui bloc (modul) duce la modificarea stimулilor de test.

- este utilă numai în teste funcționale.
- trebuie asigurat un sincronism perfect între unitatea etalon și cea de testat.




Fig.1.3

- dacă numărul de puncte de test este prea mare blocul de evaluare va limita viteza de lucru.

Metoda comparării este eficientă atolo unde se testează un număr mare de unități de același tip (structură). Este

indicată la testarea microprocesoarelor a unor unități de comandă, a memorilor, a unor circuite de intrare/ieșire.

### 1.3.2. Metoda de generare algoritmică a stimulilor de test

Metoda de generare algoritmică a stimulilor de test este indicată atât la testarea microprocesoarelor cât și a memorilor. În principiu [88] metoda se bazează pe considerentul că instrucțiile unui microprocesor sunt unic definite, în sensul că rezultatul corect se obține după executarea unei anumite instrucții în conjuncție cu un operand.. Totuși nu este totdeauna posibil să se vadă la bornele de ieșire rezultatul executării unei singure instrucții. Pentru acesta trebuie executate o serie de instrucții începînd de a se interpreta rezultatul de la ieșire.

Poate de altă parte se utilizator îl interesează testarea microprocesorului pentru aplicațiile proprii. Din acest motiv diagnoza este orientată cu precădere spre o testare funcțională ceea ce poate duce la reducerea timpului de testare. Metoda din acest punct de vedere trebuie să asigure o flexibilitate de programare sporită.

Metoda de generare algoritmică a stimulilor de test numită și metoda recunoașterii modelelor de biți, comportă înregistrarea pe o memorie a unor rezultate de test corecte, modulul de testat este pus să execute un anumit program de test al căror rezultate sunt comparate cu cele corecte.

Principialul element al metodei îl reprezintă generatorul de stimuli. Acestea este realizat, în principiu, dintr-o memorie locală tampon de mare viteză în care se stochează instrucțiile și operații.

Metoda de generare a stimulilor de test constă în introducerea în registru tampon ( $T$ ), a generatorului de stimuli, a primei instrucții de testat (fig.1.4).

Generatorul de stimuli, pe baza analizei instrucției va depune în registru  $R$  codul instrucției, dacă aceasta generează un rezultat la ieșire, sau va forma o adresă, în cazul că sunt necesare secvențe de instrucții pentru obținerea unui rezultat. Adresa din registru de adresă ( $A$ ) va indica codul instrucției următoare necesare în secvență de

instructiuni, care este trimis de memoria tampon in registru T. Procedura se repeta pana la rularea intregului algoritm de testat.

Operatiunile diferitelor instructiuni sunt generati din exterior de catre utilizator fiind incorporate in programul de test, impreuna cu rezultatele corecte ce trebuie sa se obtina. Din acest motiv utilizatorul trebuie sa cunoasca la perfeccionat functionarea microprocesorului cit si aplicatia pentru care ii este destinat. Metoda exclude o testare dinamica.




Fig. 1.4

Metoda necesita un numar mare de programe de test, pentru fiecare aplicatie in parte. Diagnosa pe aceasta cale este facuta in bună parte de producător garantind calitatea produsului si din punct de vedere functional.

### 1.3.3. metoda de test prin memorarea raspunsurilor.

Acste tehnici de diagnostica implică două metode de test și două modalități de generarea stimulilor. Fiecare metodă menține și execută programe de diagnostica scrise foarte diferit și anume: prin emulare și prin simulare.

Cu această tehnică se obtine un program de emulare sau simulare resident intr-o memorie de masă. Programul de diagnostica se aplică microprocesorului de testat și compară răspunsul cu cel corect.

#### 1.3.3.1. Procedeu prin emulare.

Implică utilizarea unui dispozitiv de referinta /a stabilirea condițiilor de test, dar care nu mai este necesar la testarea propriu-său, ceea ce determină ca viteza de

testare să nu mai fie limitată de circuitul de referință. Testul este conceput pentru a diagnostica funcționarea în modul natural al microprocesorului (sau a circuitului testat).

Strategia procedurării de emulare constă în :

1. Crearea unui cadru natural de funcționare.
2. Încărcarea programului de diagnoză în sistemul de test, translatat în ~~cod~~ și apoi aplicat circuitului testat.

3. Executarea programului de diagnosticare de către dispozitivul de referință și memorarea răspunsurilor la fiecare ciclu de test, prin realizarea unui tabel de adevăr.

4. Executarea programului de diagnosticare de către dispozitivul de testat și comparat răspunsurile cu valorile din tabelele de adevăr obținute în pagii anterioare.

Condițiile naturale de funcționare a microprocesorului sunt asigurate de un testor automat care are rolul de a prelua din microsistem parte de memorie și periferice (fig. 1.5). În acest sens în testor 64.4 cuvinte sunt rezervate, ca reprezentând imaginea memoriei microsistemu și memoria instrucțiilor utilizatorului. Fiecare cuvint al testo-




FIG. 1.5

Fig. 1.5

reul este format din mai mulți biți, fiind utilizati pentru controlul porturilor /a mesă, simularea intreruperilor, eliberarea datelor de la periferice sau chiar pentru simularea modului de lucru DMA.

Testorul este prevăzut cu un program de generare a te-

tului, care pe baza programului de diagnostă, specific unei aplicatii, creează tabele de adăvăr IMLI pentru fiecare stare și fiecare instrucție executată de dispozitivul etalon. Procesul de învățare și înregistrare a stimulilor și a răspunsurilor microprocesorului este determinat de programul de diagnostă sub controlul programului de generare a testului.

Programul de test va fi rulat în continuare pe microprocesorul de verificat și răspunsurile vor fi comparate cu cele corecte.

Prin procedeul de emulare se poate experimenta, cu stimulii de test, funcționarea în condițiile cele mai defavorabile, pentru o aplicație specifică la care este utilizat microprocesorul. Se poate de asemenea studia sensibilitatea lui la diferite seturi de instrucții sau coduri. Mai mult sunt permise atât teste funcționale cât și parametrice. Programele de diagnostă sunt relativ ușor de modificat, ceea ce permite un grad ridicat de flexibilitate prin existența sistemului de test automat.

Po de altă parte costul echipamentului de test este ridicat. Pentru fiecare tip de microprocesor trebuie un program de generare a testului diferit.

#### 1.3.3.2. Procedeul prin simulare.

Simularea implică utilizarea unui sistem de calcul puternic și cunoașterea în detaliu a structurii circuitului simulet. Simularea se poate face atât la nivel de poartă cât și la nivel de blocuri (funcțională). În primul caz există mai multe informații utile, dar timpul de simulare este foarte mare, în cazul unor scheme complexe. De asemenea trebuie cunoscut detaliile constructive. Simularea funcțională permite o vedere mai de ansamblu, este mai simplă, dar aplicarea ei nu este directă, datorită lipsei de universalitate a metodelor folosite pentru descrierea unui modul corect. Simularea modulului este obținută prin evaluarea unei funcții, ceea ce produce în practică evantajul unei descrieri mai concise. În schimb, precizia obținută este în general limitată, deoarece nu se ia în considerare corect propagarea anumitor defecte. În general, pentru simularea unui sistem, sau scheme complexe se combină simularea la

nivel de poartă cu simulares funcțională. Fiecare parte din sistem se simulează în funcție de necesitățile diagnozei. În cadrul procedeului de simulare se determină prin program stările de ieșire ca rezultat al căilor de intrare, obținindu-se tabele de adevăr care vor fi comparate cu stările de ieșire a modulului de testat. Procedeul prin simulare permite tuturor circuitelor unui sistem să fie testate și chiar simularea întregului sistem.

#### 1.3.4. Metoda de autodiagnoze

Această metoda este cea mai la indemâna utilizatorului, deoarece nu necesită hard suplimentar, asistență de la fabricant și echipamente de laborator.

Diagnoza folosește o strategie de auto-test, astfel încât, dacă toate instrucțiunile sunt executate corect, programul ajunge la o adresă de sfîrșit și indică condiția de treccere. Dacă apar erori, diagnoza se termină la o locație de memorie ce indică eroarea.

Microprocesorul trebuie să lucreze într-o configurație minima, care să cuprindă memorii ROM, RAM, magistralele de date, adrese și comenzi și eventual unele periferice de introducere a informațiilor. Programul de diagnostic se încarcă într-o memorie RAM, sau există deja într-o memorie ROM. La testarea microprocesorului se rulează acest program. El trebuie să utilizeze cât mai multe instrucții posibile, într-o secvență defavorabilă și în cazul cel mai bun, cu date defavorabile registrelor interne.

Folosirea tehnicii de auto-testare în sisteme cu un singur microprocesor prezintă unele dezavantaje.

- erorile multiple și complementare pot fi ascunse și deci nedetectate.
- adevărata cauză a defectului poate rămâne nedagnosticată.
- programele de diagnosticare lungi trebuie rulate pînă la sfîrșit, chiar și în cazul că defectul este rapid pus în evidență, rezultînd un timp de test lung, fără a fi necesar.
- unele condiții externe, cum sunt intreruperile, nu pot fi testate în condiții defavorabile.

Principalele avantaje ale auto-testării sunt:

- sistemul lucrează în cadrul natural.
- avertizarea operatorului asupra unei posibile probleme de operare.

- asigurarea operatorului că sistemul funcționează chiar dacă în aparență are probleme de utilizare a lui în special datorită complexității.

- autotestarea indică în mod cert cind sistemul funcționează corect sau nu.

Metoda devine foarte utilă prin adăugarea unui hard suplimentar în partea de evaluare.

#### 1.4. Modalități de diagnosticare a defectiunilor din microsisteme prin tehnici de comprimare a datelor

În ultimul timp s-au dezvoltat metode de diagnosticare a defectiunilor din microsisteme prin tehnici de comprimare a sirurilor de date cum ar fi: numărarea de tranziții, numărarea de unu-ri, analiza de semnături. Prin aceste metode se urmărește simplificarea modalității de depanare.

Cel mai potrivit mod de testare ar fi cu analiza de semnături [69,70], ce asigură o probabilitate de eroare foarte mică și punerea în evidență a defectelor dinamice. Se poate analiza o multitudine de condiții intermedioare și de ieșire, iar microsistemul este testat la viteza de lucru normală. Astfel fiecărui mod i se stăgează un simbol, care descrie buna funcționare a circuitului. Depanatorul compară simbolul afișat de analizorul de semnături cu cel corect, trăgind concluzii asupra funcționării circuitului testat.

##### 1.4.1. Tehnica de testare cu analiza de semnături.

În principiu un analizor de semnături (AS) conține un registru de deplasare de 16 biți cu linii de reacții obținute de la ieșirea anumitor ranguri ale registrului (fig.1.6). Tehnica de comprimare a datelor [69,197,152] constă în faptul că informațiile binare, serie, culese de la modul de testat prin intrarea DI, sunt convertite într-o semnătură binară și comparată cu semnătura corectă din modul respectiv. Deplasarea în registrul de deplasare se face sincron cu un semnal de tact, într-un interval de 398 de secunde.

val de timp, determinat de semnalele START și STOP, numită terenstră [70,37].




Fig.1.6

acest scop se pot alege și una din fazele tactului sau un semnal de comandă pentru care informațiile de intrare sunt stabilite. Alegerea acestui punct de preluare a tactului este ușoară prin posibilitatea analizorului de a selecta fronturile tactului. Pentru circuite asincrone alegerea tactului pentru analizor se va prelua de la tactul circuitului care generează secvența la intrările de test.

In mod asemănător și semnalele de START și STOP, care determină intervalul de timp temporal în care analizorul citește datele de la intrare, au posibilitatea alegerii fronturilor active.

Informațiile de intrare se culeg în diferitele noduri ale sistemului ce conțin semnături caracteristice.

In casul determinării unei semnături false se urmăresc semnăturile modurilor pînă la sursa de generare a erorilor.

Caracteristicile AS îi determină flexibilitatea, permitîndu-i utilizarea la numeroase dispozitive numerice, de la circuite combinaționale și secvențiale, la memorii și microprocesoare.

AS se bazează pe tehnica generării unor vectori de stimuli la intrarea circuitului. Modul de generare a stimulilor de test depinde de circuitul de testat. Pentru circuite combinaționale și memorii ROM se poate utiliza un numărător ce poate genera semnale pentru testarea exhaustivă a acestor

Une din avantajele AS față de alte tehnici de testare constă în faptul că există posibilitatea de detecția erorilor legate timp. Pentru a avea această posibilitate, datele trebuie introduse în analizor în mod sincron cu tactul circuitului. In

dispozitive (fig.1.7.a și b). În cazul memoriielor ROM semnalele de START și STOP pot fi bitul cel mai semnificativ al numărătorului. Datele se culeg fie de la ieșire (ROM) sau de la ieșire și/sau puncte intermediare pentru circuite combinatoriale.




Fig.1.7  
adresare, asigurind astfel și stimuli corespunzători pentru celelalte circuite din sistem.

În cazul unor circuite cu reacție (-evential, microsisteme) se indică intreruperea nucleu de reacție.

Dezavantajul AS constă în faptul că nu poate furniza indicații asupra defectului în sensul că caracterele particulare ale unei semnături sunt neutilizabile pentru determinarea calitativă a defectului. Semnăturile oferă coar indicații asupra prezenței sau absenței defectului în modul respectiv.

#### 1.4.2. Testarea microsistemeelor cu analize de semnături.

Pentru sistemele bazate pe microprocesoare, pentru fiecare defecțiune, localizarea componentei defecte în structura magistralelor microprocesorului este particulară.

O defecțiune în sistem poate determina, datorită reacției formată de magistrale între microprocesor și memorie, propagarea acestei defecțiuni în tot sistemul, rezultând

In cazul că dispozitivul lucrează într-o structură autotestabilă atunci se poate genera convenabil stimuli de test. Pentru generarea stimuliilor de test către structurile realizate cu microprocesor, se poate asigura buclarea adresei pe întreg spațiu de

intrări eronate și în consecință ieșiri eronate.

Dificultățile determinate de reacție, în depanarea, pot fi soluționate prin suprimearea însăși a reacției. Cea mai sigură metodă de întrerupere a magistralei de date este cea mecanică. Utilizarea comutatoarelor, călăreților, implantarea într-un soclu de circuite integrate, a temporizatorilor de magistrală sau a amplificatoarelor de magistrală, sunt toate tehnici bune de izolare. O alternativă ar consta în utilizarea unor circuite cu trei-stări (TS). Programul de test asigură întreruperea trecerii prin magistrală de date cu ajutorul întrerupătorului  $\wedge_1$ , conectat cu o instrucție de masăcare a întreruperilor.

După deconectarea legăturilor de reacție, urmează aplicarea stimулilor de test. Cel mai simplu mod de obținere constă în forțarea executării de către microprocesor a unor cicluri identice (aceeași instrucție), prin care se realizează numai incrementarea numărătorului de adresa. În acest fel magistrala de adresa a microprocesorului parcurge întregul spațiu de adrese, asigurind aplicarea unui semnal de tip tabel de adevăr pe magistrală.

Alegerea instrucției care va fi executată de microprocesor nu este critică. În principiu, orice instrucție care asigură incrementarea numărătorului de adresa și trecerea microprocesorului în ciclu de aducere a instrucției poate fi utilizată.

Pentru crearea unor facilități de testare, se pot adăuga cîteva componente care să asigure testarea executării unei anumite instrucții. După cum se observă în fig.1.9 se conectează rezistențe de sarcină spre Vcc pe linia de date. Apoi, se conectează diode care mesajă printr-un comutator ce asigură "rularea buclă" a microprocesorului. Aceste conexiuni se execută spre partea magistralei de date conectată spre microprocesor. Prin deconectarea magistralei de date, microprocesorul va bucla executarea acelăși instrucției. În fig.1.9 se arată modul, cum instrucția NOVA,(0111111) forțează microprocesorul 8080 de a intra în modul de funcționare buclat. Această mod de funcționare este în general valabil și pentru alte tipuri de microprocesoare [197].

Pentru semnelele de START și STOP se va alege linia de

adresă, iar pentru FACT semnalul DEBLN sau oricare semnal




Fig.1.8

de comandă în timpul căruia liniile de adresă sunt stabilite.

După verificarea magistralei de adresă și a decodificatorului de adresa se vor conecta pe rind memoriile ROM prin menținerea în continuare a magistralei de date între memoriile ROM și microprocesor. Apoi se iau semnaturile de pe magistrala de date, verificindu-se toate cuvintele din primul ROM.




Fig.1.9

Dacă semnaturile sunt corecte se adaugă al doilea ROM (validindu-se CS) și se vor culege din nou semnaturile de pe magistrala de date, dar nu mai datele culese de la ROM1 și ROM2.

Se procedează la fel pentru toate memoriile ROM.

Prin metoda prezentată pînă la acest moment se cunoaște că microprocesorul poate să funcționeze în cîmpul său de adrese corect și din defecțiunile statistice ale microprocesorului probabil că și celelalte funcții ale sale sunt bune. Magistrala de date nu este afectată de defecțiuni, memoriile ROM sunt bune, iar circuitul de decodificare a adreselor funcționează corect.

Pentru verificarea memorilor RAM există multe algoritmi de test [210], ce au rolul de a testa:

- logica de adresare și decodificare ;
- posibilitatea de inscriere și citire a fiecărei celule de memorie ;
- interdependența fiecărei celule de memorie cu cele vecine (atât logic cât și tehnologic).

Datorită timpului de lucru al programului de test că și condițiile climatice ale mediului se mai includ probleme legate de domeniu de folosire, reimpresătare, tempi de acces, etc. Algoritmii de testare a memorilor semiconducătoare sunt enumerate în [213].

Scopul testării unei memorii RAM din cadrul unui microsistem constă în controlul magistralei de date a sistemului de la microprocesor spre memoria RAM, care trebuie să fie excitată într-o manieră controlată pentru a determina defecțiunile.

Metode mai folosite sunt:

- 1) Memorarea conținutului memoriei ROM, în memoria RAM, aceasta asigură o testare oarecum aleatoare a posibilităților de memorare a celulelor sale.
- 2) Memorarea unor siruri formate din zerouri și unități consecutive (tablă de gaz), apoi a complementului acestuia ; aceasta verifică posibilitatea memorării unui zero sau unu în fiecare celulă de memorie.
- 3) Pornind de la o memorie completată numai cu zerouri se deplasează o unitate prin locațiile de memorie. În continuare se completează memoria numai cu unuri și se deplasează către un zero prin locațiile de memorie; astfel se verifică dacă există conectări pe un nivel logic și, în plus, absența scuricircuitelor între celulele de memorie.
- 4) Poziționarea pe o diagonală a matricei de memorie numai cu unități. În continuare se deplasează tot conținutul memoriei cu o poziție pe linii în mod ciclic. Prin citirea de durată a acestor informații se testează amplificatorile de citire asupra efectelor de inertie.
- 5) Mutarea către unei unități (sau zero) într-o locație vecină și înapoi, după care se controlează celula modificată, dacă conținutul s-a menținut. Prin această metodă se verifică partea de adresare și semnalele de comandă.
- 6) Memorarea fiecărei adrese a memoriei RAM la adresele respective; se verifică posibilitatea adresării corecte a

fiecarei locații de memorie.

Verificarea circuitelor de intrare/ieșire (I/E) urmărește pe de-o parte controlul magistralei de date de la porturi spre microprocesor și pe de altă parte magistrale de date de la microprocesor spre porturile de I/E. Aceste circuite se testează în regimul de rulare buclată a microprocesorului. Astfel semnăturile pot fi prelevate la aceste porturi și de la perifericele asociate lor.

Fereastra SIAH1-SIOP se deschide, de obicei, cu semnalul de adresă A15. Ca tact se folosește semnalul IORQ.

Porturile de ieșire nu pot fi excitate prin rularea buclată. În acest caz o metodă va fi conectarea ieșirilor unor porturi la intrările porturilor de testat.

Folosirea analizei de semnături la testarea microsistemelor prezintă o serie de avantaje amintite, dar cum s-a constatat necesită un mod de proiectare adecvat, o diagnoză de tip funcționeză sau nu funcționează dispozitivul (utilă beneficiar), dind indicații reduse asupra caracterelor particulare ale unei erori. Fiind inutilizabile pentru determinarea calitativă a defectului. Necesită asistarea permanentă a personalului de deservire service. Prin introducerea într-o structură de calcul autotestabilă, considerăm că această metodă poate fi dezvoltată și utilizată cu un randament superior.

#### 1.5. Metoda de diagnoză accentuată.

În cazul în care microsistemul este implementat pe o placă, care cuprinde și alte circuite LSI (memorii RAM, ROM, circuite I/E, etc.), ce se caracterizează prin existența unor magistrale comune, la care au acces majoritatea circuitelor LSI din sistem. Piesă din aceste dispozitive ridică ele însăși probleme dificile la testare fig.1.10.

Prin magistrală se fac teste comunicările cu lumea externă în mod bidirectional. Datorită acestui fapt, plus starea de impedanță ridicată, operarea de test nu poate distinge informațiile de intrare de cele de ieșire precum și care din dispozitivele conectate la magistrală este defect, fără a recurge la informații suplimentare.

Organizarea pe magistrală duce la coabitarea între-

gului sistem identic cu un circuit sevențial cu bucle de reacție uriașe, unde informație de pe magistrala de date, la un moment dat, poate modifica adresa la momentul următor. Cind pe magistrală apare un defect, ea se propagă rapid și devine nediagnosticabilă.

Această situație poate fi prevenită prin punerea în evidență a primei defecțiuni. Identificarea acestui defect cere utilizarea unei memorii de referință a fiecărui cuvint care este așteptat pe magistrală. Prin organizarea pe magistrale comune diagnoza poate fi simplificată, dacă se cunoaște starea micropresorului la momentul detectării primului defect [90,84,58].

Pentru rezolvarea aspectelor prezentate, se utilizează algoritmul de diagnostic sevențial, cum este cel prezentat în fig.1.11. Dacă starea micropresorului, la detectarea primului defect, nu a fost un ciclu de citire, atunci fie micropresorul fie circuitul de acces direct la memorie poate să introducă erori. Cunoscând starea actuală a sistemului, respectiv dispozitivul care deține controlul magistralei se va cunoaște modulul defect. Dacă starea micropresorului, la prima defecțiune a fost un ciclu de citire, atunci un canal al magistralei pornind de la un beneficiar este defect. Acest dispozitiv specific poate fi identificat utilizând informațiile de adresă și datele de stare. Fiind primul circuit care furnizează date eronate pe magistrală pentru variabile de intrare corecte. În cazul în care conectarea unui dispozitiv la magistrală se face printr-o logică combinațională intermediară, prin algoritm corespunzător se poate detecta defectul la un mod specific său dispozitiv. Problema se reduce la conectarea dispozitivului direct la magistrală.

Stările inițiale ale fiecărui dispozitiv conectat la magistrală trebuie cunoscute.

Algoritmul sevențial se poate aplica presupunând că magistrala de date este fără defect și poate fi implementat pe orice testor capabil să recunoască toate ciclurile sistemului și să se oprească pe primul defect detectat prin comparare.

Această metodă necesită accesul sevențial a testorului la o memorie de masă pentru memoria de referință sau o memorie rapidă de capacitate mare. Se poate utiliza, în unele

casuri și un microsistem de referință pentru a măsura capacitatea memoriei testorului.

La nivel de sistem nu este indicată generaarea stimulatorilor de test ca în cazul modelelor cunoscute la componente, deoarece modelarea astăzi a funcțiilor căi și mecanismul de defectare al circuitelor LSI este foarte complexă.

In concluzie trebuie menționat că există multe metode de diagnostică a structurilor de calcul realizate cu componente LSI dar nu și o sistematizare bine formulată și o teorie unitară. Din acest motiv problematica testării în acest domeniu este direcțională în mare măsură spre rezolvarea unor cazuri, mai degrabă particulare, decât generale.

Pentru testarea sistemelor de calcul sunt necesare elaborarea unor metode noi specifice structurilor realizate cu circuite integrate pe scară largă, și utilizarea unor teste cu facilități de test corespunzătoare. Această direcție conduce la o creștere a prețului produsului final testat. Mai mult prin metodele de test prezentate se rezolvă doar aspectul că după testare, sistemul numeric este în stare de funcționare, neputindu-se preciza problemele legate de siguranță în funcționare a acestuia și mai precis cind sistemul se defectează. În rezolvarea acestui aspect proiectarea unor sisteme de calcul cu posibilități de autotestare, poate să-și aducă o contribuție hotărâtoare în aplicații care impun cunoașterea permanentă a stării de funcționare a sistemului.






FIG. 12



## CAPITOLUL 2

### MODELUL DE DIAGNOZA A SISTEMELOR NUMERICE CU POSIBILITATI DE AUTOTESTARE

#### 2.1. Conceptul autotestării sistemelor numerice.

Peleșivere tot mai frecventă a circuitelor integrate pe scară largă și foarte largă în construcția sistemelor de calcul a determinat o schimbare radicălită și în domeniul tehnologic, și arhitecturii sistemelor numerice, cît și în strategiile adoptate privind tehniciile de diagnostă și eroziile. Privite din acest punct de vedere, la proiectarea unui sistem numeric, se impune să se țină cont de următoarele trei caracteristici de bază: îmbunătățirea performanțelor, reducerea prețului de cota și creșterea fiabilității sistemului [162]. O proiectare ideală a unui sistem numeric ar conduce ca îmbunătățirea unui factor să se facă cu menținerea constantă a celorlalți doi factori.

În sensul proiectării unui sistem numeric ca circuite integrate pe scară mică la medie, creșterea numărului de componente pentru îmbunătățirea performanțelor sau a creșterii fiabilității, dace inevitabil le creșterea semnificativă a costului sistematici. Prin introducerea circuitelor ISK și ISNM problema difera puțin, în sensul că rata de creștere a prețului de cota per funcție adăugată este nesemnificativă. Acest lucru se justifică în sensul că la un moment bine determinat nu se utilizează totalitatea funcțiilor pe care le poate produce un circuit ISK sau ISNM. Deoarece se realizează o utilizare mai eficientă a funcțiilor unui circuit integrat și prin adăugarea unui număr de componente suplimentare, prețul de cota al sistematici, ar crește în mod nesemnificativ, fără de valoarea inițială, la presupunerea că s-a îmbunătățit performanța, sau a crescut fiabilitatea sistematici.

Rezultă că în ceea ce privind proiectările sistemelor numerice cu circuite integrate LSI și MSI se pot prevedea sarcini suplimentare, pe care să le acopere sistemul, fără a crește în mod exagerat prețul de cost. În această direcție pot fi prezentate și metode adecvate de îmbunătățire a procesului de diagnostică a întregului sistem. În [130] s-a pus bazele teoretice și experimentale a unei noi metode de proiectare a unui sistem, prin care sistemul este partitionat în blocuri funcționale de astfel manieră încit detectarea defectelor, din sistem, să poată fi făcută prin el însuși. Noastră concepție, care plasează responsabilitatea detectării eroilor chiar și sistemului este cunoscută prin denumirea de autodiagnosă, care se rezolvă prin metode de autotestare.

Domeniile în care un sistem numeric trebuie să lucreze cu siguranță sporită sunt: sisteme de comunicație (telefonie), sisteme de navigație (aeriane, spațiale, maritime, feroviare etc.), centrale atomice, reactoare chimice, sisteme de rădioint [214].

Defectele și eroile în sistemele numerice au fost împărțite în mai multe tipuri [214]. Considerind cauzele posibile de defectare a componentelor sau programelor, se pot distinge trei categorii diferențiate de defecți (fig.2.1):

1. Defecți de echipament datorită mecanismului de defectare fizică sau chimică.

2. Proiectarea eronată a echipamentelor și a programelor datorită intelegerii greșite, interpretării greșite, decisiilor eronate, etc. cauză de ero.

3. Defectarea programelor datorită defectelor sporadice în perioade de echipament, numite și defect de "otrăvire a programului".

Pentru a permite o funcționare sigură a sistemelor numerice s-a impus două strategii:

1. eliminarea totală a mecanismului de defectare. În această situație se tind să fie sisteme perfecte fără defecte, numite "sisteme ideale".

2. proiectarea unui sistem neperfect, din punct de vedere al defectelor, la care se adoptă unele mecanisme de toleranță a defectelor și aplicarea unor metode de întreținere specifice pentru prevenirea defectelor, numite "sisteme tolerante la defecte".

Dacă cele sisteme numerice sunt relativ complexe, strategia cea mai aplicată este să se pună în proiectarea unor sisteme numerice redundante, sau prin îmbunătățirea metodelor de diagnostic, inclusiv a autodiagnosării.




Fig.2.1

Cine se poate observa că cea de a doua strategie echătă în faptul că parteau de intrare și ieșirea de bază nu este redundanta, impunând ca aceste blocuri să fie proiectate după principiile metodei. Trebuie să existe în acest sens tehnici adecvate de verificare și corectare a informațiilor, metode sistematice de testare statistică și de analiză a stimulilor, care să garantze că datele sunt receptionate corect de partea numerică, respectiv rezultatele ajung corect la destinație.

Prin extinderea unui sistem numeric se va întări procesul prin adăugarea componentelor, modalelor, blocurile sistematice păstrând în stoc să-și genereze metode de stimuli de test și să evalueze corect răspunsurile emitătorilor emisitătoare.

Se observă că definirea este foarte largă și se impun anumite precizări.

În primul rând se poate întreba cum poate să-și genereze sistemele singur testele și să-și evalueze ră-

punctile deoarece componentele ele nu se sint defecte. Aceste consideratii nu vor clasifica in capitoul de fata cind se vor de conditiile necesare si suficiente ca un sistem sa se autotesteze.

In al doilea rind se pune intrebarea de ce prin autotestare se va detecta doar prima componenta gasita defecta sau autotestarea conduce la determinarea tuturor elementelor defecte. Pentru precizari suplimentare se va considera urmatoarele daturiri:

Daca intr-un sistem, in urma aplicarii procedurii de test, sunt identificate toate componentele defecte, printr-o singura trecere a testului, atunci autotestarea este fina reparatii.

Daca intr-un sistem, in urma aplicarii procedurii de test, sunt identificate toate componentele defecte, prin inlocuirea succesiva a elementelor gasite defecte, atunci autotestarea este cu reparatii, sau neconventionala.

In acest caz, prima componenta gasita defecta se inlocuieste, se reia testul, gasindu-se o a doua componenta defecta. Procedoul continua pana la determinarea tuturor elementelor defecte.

Metoda autotestarii sistemelor numerice devine din cauza mai raspandita datorita urorii avantajelor evidente:

1. Introducerea si posta reduse complex (daca istorica de defect a sistemului nu este avansata) necesitatea unor operatori de testat, care de obicei nu sunt prezente la beneficiari, reducind astfel costul de intretinere.

2. Timpul de obtinere a unei diagnoze corecte se reduce, ceea ce va determina cresterea eficientei de disponibilitate.

3. Sistemul este testat la frecvență de lucru normală.

Trecerea sistemului in regim de autotest posta fi fiind dinamica in cadrul programului, atunci cind sistemul, sau parti ale sistemului, in anumite momente, nu este utilizat, evindu-se astfel un control permanent al functionarii lui corecta 100%.

Cele citite avantaje esentiale sunt net cuferinate fata de cresterea spațiului ocupat în memorie (ROM) pentru programele de test si introducerea unor componente suplimentare care sa faca posibila autotestarea. Reducerea la minima a partii de hardware suplimentar, necesara unei structuri autotestabile, impune o

nouă concepție de testare. Se va renunța la testarea exhaustivă a sistemului în favoarea testării funcționale.

## 2.2. Diagnosa sistemelor autotestabile (SAT) în prezența defectelor permanente

Problema autodiagnozei unui sistem a fost abordată din punct de vedere teoretic, pentru prima dată în lucrarea [130]. În continuare au apărut o serie de alte lucrări [22, 86, 100, 114, 116, 140, 142] care au dezvoltat ideile lui Preparata [130] privind autodiagnosa unui sistem.

Pe baza modelelor prezentate în literatură, se va dezvolta în continuare un model de diagnostic generalizat, care permite diagnoza unui sistem cu posibilități de autotestare în cazul apariților unor defecte multiple. Modelul teoretic se va generaliza atât în cazul prezenței unor defecte permanente cât și în cazul prezenței unor defecte intermitente. Se va constata în final că modelul permite detectia și localizarea tuturor defectelor, indiferent de natura lor, permanentă sau intermitentă, dacă secvențele de test sunt rulate în mod corespunsător. Prin modelul generalizat, ce se va prezenta, se poate obține o diagnosă corectă sau în cazul cel mai defavorabil o diagnosă incompletă, dar niciodată o diagnosă incorrectă.

### 2.2.1. Modelul teoretic de diagnosă a SAT în prezența DP.

Analiza teoretică a diagnozei unui sistem numeric cu posibilități de autotestare în cazul prezenței unui defect permanent se va face pe baza teoriei grafurilor [34, 94, 149].

În acest sens se consideră că un sistem S se descompune în  $n$  unități de sine stătoare, notate cu setul (fig. 2.2)




Fig. 2.2

$$U = \{u_1, u_2, u_3, \dots, u_n\} \quad (2.1)$$

care să satisfacă următoarea ipoteză:

Ipoteza 2.1.

1. Fiecare unitate  $u_i \in U$  să poată genera stimuli de test pentru alte unități din sistem,  $u_j \in U$ , pentru  $i=1,2,\dots,n$  și  $j = 1,2,\dots,n$ .

2. Fiecare unitate  $u_i \in U$  să poată evalua corect răspunsul unității  $u_j \in U$  la stimulii de test aplicati.

Se presupune că o unitate a sistemului astfel descompus, nu mai poate fi divizată mai departe în alte subunități, mai simple, care să indeplinească condițiile enunțate în ipoteza 2.1.

În continuare, sistemului S i se atagează o matrice de conexiuni de test, I. Matricea  $T=(t_{ij})$  este definită în felul următor:

Definiția 2.4

$$t_{ij} = \begin{cases} 1 & \text{dacă unitatea } u_i \text{ testează unitatea } u_j \\ 0 & \text{în caz contrar.} \end{cases}$$

Pentru:  $i = 1,2,\dots,n$

$j = 1,2,\dots,n$

(2.2)

Pe baza setului de unități U și a matricei T sistemul se poate reprezenta sub forma unui graf  $G=(U,T)$ , unde nodurile grafului sunt unitățile  $u_i \in U$ , iar arcele de la nodul  $u_i$  la nodul  $u_j$  există dacă și numai dacă elementul  $t_{ij}$  a matricei T are valoarea "1".

Aplicarea setului de test, prin intermediul legăturilor de test,  $t_{ij} \in T$ , este însotită de o evaluare a unității  $u_j$  de către unitatea  $u_i$ , prin faptul că unitatea  $u_i$  specifică dacă  $u_j$  este defectă sau nu. Ca măsură de exprimare a acestei evaluări se va associa un răspuns, notat cu  $a_{ij}$ , fiecărui element  $t_{ij} \in T$ , unde  $a_{ij} \in \{0,1\}$ . Referitor la valoarea lui  $a_{ij}$  se presupune următoarea ipoteză:

Ipoteza 2.2.

1) Dacă  $t_{ij} \in T$ , și  $u_i$  nu este defectă, atunci  $a_{ij}=0$  implica că  $u_j$  nu este defectă.

2) Dacă  $t_{ij} \in T$ , și  $u_j$  nu este defectă, atunci  $u_{ij}$  nu, implică că  $u_j$  este defectă.

3) Dacă  $t_{ij} \in T$  și  $u_j$  este defectă, atunci  $u_{ij} = x$ , indiferent de comportarea unității  $u_j$ ; unde  $x \in \{0,1\}$ .

Definiție 2.2. Un vector de răspunsuri de test,  $u_{ij}$ , este numit sindrom  $[13, 22, 114, 116, 216, 121, 217, 18]$ .

Dacă reacția răspunsul  $u_{ij} = 0,1$ , rezultă că un sindrom este constituit dintr-un sir de cifre binare. Numărul de cifre binare cîntînănd sindrom corespunde cu numărul de conexiuni de test  $t_{ij}$  din  $T$ , pentru care  $t_{ij} = 1$ . În mod evident se constată că un sindrom ca este un număr mare de cifre binare va conține o cantitate de informații mai mare, referitoare la diagnostica. Pe de altă parte un sindrom de lungime prea mare va determina un timp de obținere mai mare, un număr mai mare de teste și în final o procedură de diagnostica mai complexă.

Definiție 2.3. Un sistem  $S$ , este diagnosticabil dacă și numai dacă fiecare sindrom, se corespunde unei situații de defect din sistem, diferă de teste celelalte sindroame pe care le poate produce sistemul.

Problema ce se pune, constă în faptul de a vedea dacă pe baza unui sindrom se poate realiza o diagnostă corectă, a unui sistem.

Într-o primă fază se presupune că defectele, care pot să opere în sistem, sunt permanente.

Se vor defini în continuare multoțilele seturi de unități.

Definiție 2.4.: Prin aplicație multivocă exprimată de relație :

$$\Gamma(u_i) = \{u_j / \text{pentru } t_{ij} \in T\} \quad (2.3)$$

se înțelege multimea de unități  $u_j$  testate de unitatea  $u_i$ , pe care cazul că există legătura de test de la  $u_i$  la  $u_j$  ( $t_{ij} \in T$ ).

Definiție 2.5.: Prin aplicație multivocă inversă exprimată de relație :

$$\Gamma^{-1}(u_i) = \{u_j / \text{pentru } t_{ij} \in T\} \quad (2.4)$$

se înțelege mulțimea de unități  $u_j$  ce sunt testate unitatea  $u_i$ , pentru care există legătura de test de la  $u_j$  la  $u_i$  ( $t_{ji} \in T$ ).

Definiție 2.6.: Prin aplicație multivocă exprimată de relație :

$$\Gamma(u_1) = \bigcup_{u_j \in U_1} \Gamma(u_j) = U_1 \quad (2.5)$$

se înțelege mulțimea reunită al tuturor unităților  $u_j$  care sunt testate de unitățile  $u_i \in U_1$ , și care nu fac parte din mulțimea  $U_1$ .

Definiție 2.7.: Prin aplicare multivocă inversă dată de relație :

$$\Gamma^{-1}(U_1) = \bigcup_{u_j \in U_1} \Gamma^{-1}(u_j) = U_1 \quad (2.6)$$

se înțelege mulțimea reunită al tuturor unităților  $u_j$  ce sunt testate unitățile  $u_i \in U_1$  și care nu fac parte din mulțimea  $U_1$ .

Avinde în vedere cele prezentate sistemele posete fi reprezentat sub formă unui graf, :  $G = (N, A)$ , unde nodurile N ale grafului reprezintă unitățile sistemului, iar muchile A sunt reprezentate prin legăturile de test între unități.

Pentru stabilirea condițiilor necesare și suficiente ca un sistem, descompus în n unități, să fie autotestabil se punește de la precizarea că nu toate unitățile sunt defecte simultan, decare se în acest caz nu se face cu un defect estastuzial. Problema care se pune este de a determina numărul maxim de unități ce pot fi defecte la un moment dat și care pot fi detectate.

Pie  $t_p$  numărul de unități maxime defecte, ce pot fi detectate simultan în urmă procesului de diagnostic și n numărul de unități din sistem.

În acest caz se poate enunța următoarea teoremă :

Teorema 2.1.: Un sistem S cu n unități este diagnosticabil fără repetării, pentru un număr maxim de  $t_p$  defecte, dacă și numai dacă sunt îndeplinite simultan următoarele trei condiții:

a1)  $n \geq 2t_p + 1$

a2)  $\Gamma^{-1}(u_1) \geq t_p$

a3)  $\bigcup_{j=i+1}^{i+t_p} u_j \subseteq \Gamma^{-1}(u_i)$

pentru:  $i = 1, 2, \dots, n$ .

Prin cele trei condiții ale teoremei 2.1 se specifică că numărul de unități funcțional corecte trebuie să fie cu cel puțin o unitate mai mare decât unitățile defecte (c1). În condiția c2) se arată că fiecare unitate este testată de cel puțin  $t_p$  alte unități, iar prin condiția c3) se precizează că două unități nu se testează reciproc.

Demonstrarea teoremei se face presupunând, pe rind, că una din condiții nu se înșeplinește, dar sistemul este diagnosticabil pentru  $t_p$  defecte.

Diagnosza sistemului se va face pe baza interpretării răspunsurilor unității testate de către unitățile ce trătescă. Sumele răspunsurilor formeză un sindrom.

Demonstrarea primei condiții se face presupunând că nu este înșeplinită, dar sistemul rămâne diagnosticabil.

Pie un sistem S diagnosticabil pentru care avem :

$$n \geq 2 t_p + 1 \quad (2.7)$$

pentru  $t_p$ , se poate imagina că sistemul se poate descompune în două subunități de unități, fiecare format din  $t_p$  unități :

Pie mulțimile  $U_1$  și  $U_2$  cu  $|U_1| \geq t_p$  și  $|U_2| \geq t_p$  și  $U_1 \cap U_2 = \emptyset$  adică:

$$U_1 \cup U_2 = S \quad (2.8)$$

când subunitatea  $U_1$  conține unitățile defecte și  $U_2$  conține unitățile funcțional corecte (fig.2.3 a). Rezultatele testelor vor conduce la obținerea sindroanelor indicate în fig.2.3.a. Toate unitățile bune ce vor teste alte unități bune vor da pe  $s_{ij}=0$ , respectiv  $s_{ij}=1$  pentru cazul cind vor testa unități defecte. În rindul lor, toate unitățile defecte vor genera un sindrom caracteristic  $s_{ij}=\infty$ , conform ipotezei 2.2. Dacă se consideră că  $U_1$  este mulțimea unităților corecte și  $U_2$  este mulțimea unităților defecte, rezultatele testelor sunt specificate în fig.2.3.b.

Se constată că cele două cazuri de diagnostic nu pot fi distinse, neputind preciza care este actual de unități corecte, respectiv defecte, deoarece valoarea lui  $x$  din fig.2.3 poate lua orice valoare binară;  $x = 0,1$ . Deși pot exista situații când rezultatul testului pentru cele două cazuri și

fie identice.

Diagnosă nu este posibilă, ceea ce implica că o condiție necesară este  $n \geq 2t_p + 1$ .

Să punem problema unei condiții care să fie și suficientă.

Să presupunem că se introduce în sistem cel puțin o unitate corectă în plus față de numărul de unități defecte. Această unitate  $u_1$  realizează cel puțin un test asupra unei unități din  $U_1$  sau  $U_2$ , atunci, pentru cele două cazuri prezentate mai sus, există cel puțin un element al celor două sindromuri care să difere. În cazul prezentat în fig. 2.4.a, testele elementelor  $s_{1,j}=1$ , iar în fig. 2.4.b, teste  $s_{1,j}=0$ , pentru  $u_j \in U_1$ .

Rezultă că sunt suficiente ca cel puțin  $t_p + 1$  unități să fie funcțional corecte ca să se poată găsi cele  $t_p$  unități defecte. Ceea ce demonstrează prima condiție a teoremi.

Referitor la demonstrarea condiției c2) se consideră că sistemul este diagnosticabil și că unitățile  $u_1, u_2, \dots, u_k$  sunt toate unități care testează o anumită unitate  $u_1$ .

Pentru oricare  $j > k > t_p$  și dacă unitățile  $u_1, u_2, \dots, u_k$  sunt toate defecte, rezultatul testelor, asupra  $k$  unităților, pot lua valori arbitrară. Deci nu se poate distinge dacă  $u_j$  este defectă sau nu. Preasupunem în continuare că multimea de unități  $u_2, u_3, \dots, u_k, u_j$  testează unitatea  $u_1$ . Dacă și  $u_j$  e foarte defectă (este posibilă decarece  $k > t_p$ ) de asemenea nu se poate preciza starea unității  $u_j$ . Există în acest caz două situații ce nu se pot distinge.

Pentru  $k=t_p$  și presupunem că celelalte  $k$  unități, defecte testează unitatea  $u_1$ . În prima fază unitatea  $u_j$  nu este distinsă (dă că este funcțional corectă, din ipoteza că numărul de unități defecte nu poate depăși  $t_p$  unități). În fază a doua, datează faptul că  $u_j$  este o unitate funcțional corectă și evalua că este




Fig.2.3

rezultă că sunt suficiente ca cel puțin  $t_p + 1$

unități să fie funcțional corecte ca să se poată găsi cele  $t_p$  unități defecte. Ceea ce demonstrează prima condiție a teoremi.


Referitor la demonstrarea condiției c2) se consideră că sistemul este diagnosticabil și că unitățile  $u_1, u_2, \dots, u_k$  sunt toate unități care testează o anumită unitate  $u_1$ .

Pentru oricare  $j > k > t_p$  și dacă unitățile  $u_1, u_2, \dots, u_k$  sunt toate defecte, rezultatul testelor, asupra  $k$  unităților, pot lua valori arbitrară. Deci nu se poate distinge dacă  $u_j$  este defectă sau nu. Preasupunem în continuare că multimea de unități  $u_2, u_3, \dots, u_k, u_j$  testează unitatea  $u_1$ . Dacă și  $u_j$  e foarte defectă (este posibilă decarece  $k > t_p$ ) de asemenea nu se poate preciza starea unității  $u_j$ . Există în acest caz două situații ce nu se pot distinge.

Pentru  $k=t_p$  și presupunem că celelalte  $k$  unități, defecte testează unitatea  $u_1$ . În prima fază unitatea  $u_j$  nu este distinsă (dă că este funcțional corectă, din ipoteza că numărul de unități defecte nu poate depăși  $t_p$  unități). În fază a doua, datează faptul că  $u_j$  este o unitate funcțional corectă și evalua că este

comportarea unității  $U_j$ , ceea ce duce la o situație diferită de cea din prima fază.

Pentru ilustrare se consideră un sistem S format din



$n=5$  unități și  $t_p=2$ , iar fiecare unitate este testată de  $k=1$  ( $k < t_p$ ) alte unități. Din figura 2.5 se poate constata ușor că cele două cazuri nu se disting, atunci cind variabila  $x$  ia valorile posibile indicate. Prin adăugarea a unui test suplimentar pentru fiecare unitate (linia punctată din fig.2.5) atunci  $k=t_p=2$ , iar sindromul obținut în cele două cazuri prezintă valorile din tabelul 2.1.

Tabel 2.1

unități	SINDROMUL OBTINUT										
	defecte	$a_{12}$	$a_{13}$	$a_{23}$	$a_{24}$	$a_{34}$	$a_{35}$	$a_{45}$	$a_{41}$	$a_{51}$	$a_{52}$
$U_1, U_2$	x	x	x	x	x	0	0	0	1	1	1
$U_1, U_3$	x	x	1	0	x	x	0	1	1	0	

Se constată, în această situație, că cele două sindrome diferă ferm prin elementul de pe ultima coloană, ceea ce permite să se facă distincția între cele două situații posibile de defect în sistem.

Rezultă că și această condiție este necesară și suficientă.

Se presupune în continuare că există o structură în care două unități se testează reciproc, iar sindromul rămâne diagnosticabil fără reparării.

Fie trei seturi de unități  $U_1$ ,  $U_2$  și  $U_3$ , unde  $U_2$  este

setul de unități defecte. Se mai presupune că  $|U_2| \leq t_p$ .

Se consideră că există cel puțin o unitate în setul  $U_1$  și  $U_2$ , care se testează reciproc. O structură posibilă de acest fel se prezintă în fig.2.6.




Fig.2.6.




Fig.2.7

Rezultatele testelor sunt specificate pe figură. Dacă se consideră o altă împărțire posibilă a unităților din sistem în care unitățile din setul  $U_3$  rămân nemodificate. Multimile  $U_1$  și  $U_2$  își modifică între ele unitățile ce se testează reciproc. În această situație rezultatele testelor specificate în fig.2.6 (în paranteză) nu se deosebesc de situația anterioară, ceea ce implică respectarea și celei de a treia condiție a teoremei. Un caz particular se prezintă în fig.2.7, unde dacă unitățile  $u_1$  și  $u_5$  sunt defecte sau  $u_1$  și  $u_4$ , se poate obține același sindrom prezentat în tabelul 2.2.

Tabel 2.2

		SINDROM OBTINUT									
unități	defecte	$a_{14}$	$a_{15}$	$a_{21}$	$a_{23}$	$a_{32}$	$a_{31}$	$a_{42}$	$a_{45}$	$a_{54}$	$a_{53}$
$u_1, u_2$	1	x	x	x	x	1	1	1	0	0	0
$u_1, u_3$	2	x	x	1	1	x	x	0	0	0	1
$u_1, u_4$	3	x	x	1	0	0	1	x	x	1	0
$u_1, u_5$	4	x	x	1	0	0	1	0	1	x	x

Se observă că există posibilități, având în vedere că  $x = \{0,1\}$  ca sindroamele de pe linia 3 și 4 a tabelului 2.2 să fie identice, ceea ce face să nu se deosebească cele două cazuri posibile de defect.

**Teorema 2.1** specifică condițiile restrictive pe care trebuie să le îndeplinească un sistem autotestabil pentru găsirea unui număr maxim de defecte  $t_p$  din totalul de  $n$  unități existente în sistem. Cele  $t_p$  unități defecte vor putea să fie determinate simultan printr-o procedură corespunzătoare, dacă și numai dacă structura de interconexiuni de test respectă cele trei condiții ale teoremei de mai sus.

Pe baza celor demonstate în teorema 2.1 se obține următorul enunț.

**Corolar 2.1:** Intr-un sistem  $S$ , cu  $n$  unități, și diagnosticabil pentru  $t_p$  defecte, există pentru fiecare situație de defect un sindrom unic definit.

Dacă în sistem sunt îndeplinite condițiile din teorema 2.1 rezultă că nu există o situație în care două cazuri de defect să prezinte același sindrom.

Numărul de sindroame posibile într-un sistem sănătății:

$$NS_p = C_n^{t_p} + C_n^{t_p-1} + \dots + C_n^1 + C_n^0 \quad (2.11)$$

Care pot fi generate de un număr de situații de defect din sistem obținut prin relația:

$$ND_p = C_n^{t_p} + C_n^{t_p-1} + \dots + C_n^1 \quad (2.12)$$

Pentru  $n=7$  și  $t_p=3$ ; rezultă  $NS_p = 19.320$  și  $ND=63$ .

Lungimea unui sindrom în cazul că fiecare unitate este testată de alte  $t_p$  unități este dată de relația:

$$LS_p = n \times t_p \quad (2.13)$$

Pentru  $n=7$  și  $t_p=3$ ; rezultă  $LS_p = 21$ .

Se constată că dintr-un număr mare de informații binare posibile ( $2^{LS_p}$ ) doar o parte relativ mică asigură un sindrom unic definit. Restul informațiilor binare sunt redondante, existând posibilitatea ca unele combinații binare să nu se poată produce niciodată în cazul unor defecte permanente.

### 2.2.2. Alegerea unei structuri optime pentru SAT.

În paragraful de față se va studia structura de interconexiuni optimă ce trebuie să existe între unitățile care se testează, plăcind de la faptul că numărul de unități din sistem este  $n$  și pot exista cel mult  $t_p$  unități defecte, care satisfac condițiile din teorema 2.1.

Definitia 2.11. Un sistem S, diagozabil fără reparații se zice că este optim interconectat dacă  $n=2t_p+1$  și fiecare unitate este testată exact de  $t_p$  unități.

In general există mai multe structuri de interconectare optime pentru sistemul dat.

Definitia 2.12. Un sistem S se zice că este simetric interconectat, dacă există o legătură de test de la unitatea  $u_i$  spre  $u_j$  și dacă  $\min(j-i) = \delta$  (modulo n) pentru  $j \neq i = 1, 2, 3, \dots, n$ . In acest caz structura de interconexiuni se va nota cu  $D_{\delta, t_p}$  [130].

Definitia 2.13. Un sistem S, se zice că este asimetric interconectat, dacă unitatea  $u_i$  testează  $t_p$  unități și pentru care  $\delta$  și valori diferite la fiecare unitate.

Un exemplu din fiecare tip de structură se arată în fig. 2.8 (sistem simetric)  $D_{1, t_p}$  respectiv fig. 2.9 (sistem asimetric).




Fig.2.8




Fig.2.9

Lemă 2.14: Dacă un sistem S, admite o structură de interconexiuni  $D_{1, t_p}$  atunci el este diagozabil fără reparații pentru  $t_p$  defecte [130].

Demonstrarea se face plecind de la o buclă ciclică, care cuprinde unitățile:  $u_1, u_2, \dots, u_n$ . Se consideră o secvență de

$\beta < t_p$  unități defecte, care sunt cuprinse între două unități corecte.

Pie unitățile defecte:  $u_i, u_{i+1}, \dots, u_{i+\beta-1}$ . Deoarece:

$$[(i+\beta-1) + 1] - (i-1) = \beta + 1 \leq t_p \quad (2.14)$$

rezultă că structura  $D_{1, t_p}$  are o legătură care conectează unitățile  $u_{i-1}$  cu  $u_{i+\beta}$  ambele funcționând corect., prin ipoteză. In acest fel se va găsi întotdeauna o legătură (buclă)

Intre  $\beta$  unități care sunt corecte ; pentru  $\beta \geq t_p + 1$ . Deci identificind unitățile corecte se poate identifica și unitățile ( $\beta$  la număr) care sunt defecte în sensul că fiecare unitate defectă este testată de cel puțin o unitate corectă și deci identificată.

In cazul cînd cele  $\beta = t_p$  unități sunt consecutiv defecte avem:

Fie unitățile defecte:  $u_i, u_{i+1}, \dots, u_{i+t_p-1}$ , aceasta implică că unitățile  $u_{i+t_p}, u_{i+t_p+1}, \dots, u_{i-1}$ , formează un sir de  $t_p + 1$  unități consecutiv corecte. Mai mult  $a_j, j+1=0$  pentru  $j=i+t_p, i+t_p+1 \dots, i-2$  și  $a_{i-1, i}=1$ .

Dacă se presupune că unitatea  $u_{i-1}$  este defectă, în acest caz toate unitățile  $u_j$  pentru  $j=i+t_p, i+t_p+1, \dots, i-2$ , sunt corecte, ceea ce determină un total de

$$(i+t_p-1) - (i-2) = t_p + 1 \quad (2.15)$$

unități defecte, ce contrazice ipoteza referitoare la numărul maxim de defecte; deci și unitatea  $u_{i-1}$  este corectă, rezultând un total de

$$(i+t_p) - (i-1) = t_p + 1 \quad (2.16)$$

Deoarece  $u_{i-1}$  este fără defect și cum aceasta testează unitățile defecte  $u_i, u_{i+1}, \dots, u_{i+t_p-1}$  va rezulta că lema este demonstrată în sensul că cel puțin o unitate să fie bună testează  $t_p$  unități defecte. Conform definiției 2.11 structura  $D_{1, t_p}$  este optimă și conform definiției 2.12 structura  $D_{1, t_p}$  este simetrică.

Teorema 2.2. Dacă într-un sistem S se folosesc struc-  
ture  $D_{\delta, t_p}$  astfel ca  $(\delta, n) = 1$  ( $\delta$  și  $n$  sint relativ prime)  
atunci S este diagnozabil fără reparări și  $D_{\delta, t_p}$  este o  
structură optimă.

Pentru demonstrarea teoremei se pleacă de la consideren-  
tul că o structură  $D_{\delta, t_p}$  este simetrică și conform [34,149]  
unde se arată că într-un graf finit G, cu  $2n+1$  virfuri, se  
pot forma n cicluri hamiltoniene dijuncte.

Prin ciclu hamiltonian se înțelege ciclu care întâlneg-  
te fiecare virf o singură dată (cu excepția virfului inițial  
care coincide cu virful final) [34].

Conform lemei 2.1, dacă într-un sistem există o buclă  
ciclică care cuprinde unitățile  $u_1, u_2, \dots, u_n$ , atunci se poate

identifică cel puțin o unitate bună, care să testeze cele  $t_p$  unități defecte, ceea ce conduce la concluzia că și structura  $D_{d,t_p}$  este optimă și diagnozabilă.

Teorema 2.3. Dacă într-un sistem S, există cel puțin un ciclu format din  $t_p+1$  unități, care conține toți termenii  $a_{ij}=0$ , atunci cele  $t_p+1$  unități sunt funcțional corecte și sistemul poate fi identificat.

Dacă se respectă condițiile teoremei 2.1, atunci fiecare unitate  $u_i$  testează alte  $t_p$  unități. Având în vedere că două unități nu se testează reciproc rezultă că fiecare unitate testată va testa la rândul ei cel puțin o unitate diferită de cele  $t_p$  unități testate de  $u_i$ . Fie unitatea  $u_j$  care testează aceleși unități ca și  $u_i$  plus o unitate în plus, astfel:

unitatea  $u_i$  va testa unitățile  $u_{i+1}, u_{i+2}, \dots, u_{i+t_p}$

unitatea  $u_{i+1}$  va testa unitățile  $u_{i+2}, u_{i+3}, \dots, u_{i+t_p+1}$

-----

unitatea  $u_{i+t_p}$  va testa unitățile  $u_{i+t_p+1}, u_{i+t_p+2}, \dots, u_{i+2t_p}$

unitatea  $u_{i+t_p+1}$  va testa unitățile  $u_{i+t_p+2}, u_{i+t_p+3}, \dots, u_{i+2t_p}$

(2.17)

unde:  $i+2t_p+1 = i$ .

deoarece șirul de unități  $u_{i+1}, u_{i+2}, \dots, u_{i+t_p}$  pot testa unitatea  $u_{i+t_p+1}$ , care la rândul ei poate testa unitatea  $u_i$  rezultă că în acest lanț de unități ce se testează există cel puțin  $t_p+1$  unități:

$$(i+t_p+1) - i = t_p+1 \quad (2.18)$$

Dacă în urma testelor, toate cele  $t_p+1$  unități au fost găsite că prezintă pe  $a_{ij}=0$  atunci pot exista doar două alternative: sau toate cele  $t_p+1$  unități sunt defecte, ceea ce contrazice ipoteza, sau cele  $t_p+1$  unități sunt corecte. Prin identificarea unităților corecte se pot identifica și unitățile defecte, deci sistemul a fost diagnozat.

Corolar 2.2. Într-un sistem S autodiagnosabil există cel puțin n cicluri ce conțin  $t_p+1$  unități.

Fiecare ciclu poate începe cu oricare din cele n unități, deci este evident că pot exista n cicluri format din  $t_p+1$  unități conform teoremei 2.3.

Ideal ar fi ca în fiecare structură autodiagnozabilă să se poată identifica ciclu de  $t_p + 1$  unități funcțional corecte ceea ce ar duce la simplificarea diagnozei. Acest lucru însă nu se întimplă la toate structurile, ceea ce impune creșterea informațiilor redondante din sindromul sistemului.

Rezultă că structura optimă de diagnoză este cea simetrică cu un număr de  $n=2t_p + 1$  unități care satisfac condițiile din teorema 2.1.

Diagnosa optimă se obține pentru o structură optimă și care satisfac condițiile teoremei 2.3.

Structurile care nu satisfac teorema 2.3 sunt acelea prin care cele  $t_p$  unități defecte testează aceeași unitate corectă, în același situație cele  $n$  cicluri de  $t_p + 1$  unități vor conține cel puțin o unitate defectă, datorită restricției impuse ce două unități să nu se testeze reciproc.

### 2.2.3. Metodă de identificare a SAToptim diagnostabile

Pentru identificarea unui sistem autotestabil optim diagnostabil trebuie să se găsească structurile și situațiile de defect din sistem care permit obținerea a cel puțin unui ciclu format din  $t_p + 1$  unități funcțional corecte. Un algoritm de identificare a SAToptim diagnostabile se dă mai jos.

#### Algoritm 2.1

1. Se formează matricea  $\underline{M}T = (a_{ij})$  cu relația:

$$a_{ij} = \begin{cases} 0 & \text{- dacă unitatea } u_i \text{ corectă testează unitatea } u_j \\ & \text{corectă.} \\ 1 & \text{- dacă unitatea } u_i \text{ corectă testează unitatea } u_j \\ & \text{defectă.} \\ x & \text{- dacă unitatea } u_i \text{ este defectă și testează uni-} \\ & \text{tatea } u_j. \end{cases} \quad (2.19)$$

2. Se formează vectorul  $\underline{L} = (l_j)$ , cu relația:

$$l_j = a_{1j} \cap a_{2j} \cap \dots \cap a_{nj} \quad (2.20)$$

pentru  $j=1, 2, \dots, n$

3. Se formează vectorul  $\underline{C} = (c_i)$  cu relația:

$$c_i = a_{i1} \cap a_{i2} \cap \dots \cap a_{in} \quad (2.21)$$

pentru  $i=1, 2, \dots, n$

4. Se formează vectorul  $\underline{v} = (v_k)$  cu relația:

$$v_k = l_j \cup c_i, \text{ pentru } i=j=k \\ k=1,2,\dots,n \quad (2.22)$$

5. Dacă există cel puțin  $t_p + 1$  elemente al vectorului  $\underline{v}$  care are valoarea 0 ( $v_k = 0$ ) atunci structura respectivă este optim diagnozabilă, decorece unitățile  $u_k$  pentru care  $v_k = 0$  aparțin unui ciclu care conține  $t_p + 1$  unități corecte.

6. STOP.

Vectorul linie  $\underline{l} = (l_j)$  exprimă unitățile găsite corecte de cel puțin o unitate ce o testează. Valoarea unui element  $l_j$  este

$$l_j = \begin{cases} 1 & - \text{dacă unitatea } u_j \text{ este găsită defectă de toate unitățile ce o testează.} \\ 0 & - \text{dacă unitatea } u_j \text{ este găsită corectă de cel puțin o unitate ce o testează.} \\ x & - \text{dacă unitatea } u_j \text{ este testată numai de unități defecte.} \end{cases} \quad (2.23)$$

Vectorul coloană  $\underline{c} = (c_i)$  determină dacă o unitate a găsit sau nu cel puțin o unitate corectă. Valoarea unui element  $c_i$  este

$$c_i = \begin{cases} 1 & - \text{dacă nici o unitate nu este găsită corectă de către unitatea } u_i \\ 0 & - \text{dacă cel puțin o unitate este găsită corectă de către unitatea } u_i \\ x & - \text{dacă unitatea } u_i \text{ este defectă.} \end{cases} \quad (2.24)$$

Vectorul  $\underline{v} = (v_k)$  arată dacă o unitate  $u_i$  este găsită cel puțin o dată corectă de altă unitate, atunci se consideră că testul lui  $u_i$  este corect. La rindul ei dacă  $u_i$  determină că  $u_j$  este corectă se poate aprecia că testul lui  $u_j$  este corect. În final dacă unitatea  $u_k$  găsită anterior corectă determină că  $u_1$  este corectă se obține un ciclu format din unități care prin testare au fost considerate bune. Dacă numărul de unități din ciclu este  $t_p + 1$  atunci au găsit unitățile funcțional corecte conform teoremei 2.3. Pentru exemplificarea algoritmului se prezintă două sisteme; unul optim diagnozabil (fig.2.10), re-

pectiv diagnozabil (fig.2.11). Exemplu a fost dat pentru  $n=7$ ,  $t_p=3$ . Ciclu obținut este format din unitățile  $u_2, u_4, u_5, u_7$  (fig.2.10). Unitățile defecte din cele două exemple au fost marcate pe figură.

	MIT- $(a_{ij})$ $\underline{Q}-(c_i)$						
	1	2	3	4	5	6	7
1	X X X						X
2	X X X						X
3		X X X					X
4			0 0 0				0
5	1		0 0				0
5	1	1		0			0
7	1	1	1				1

L ( $l_j$ )	1 X X X 0 0 0
C ( $c_i$ )	X X X 0 0 0 1
V ( $v_k$ )	1 X X X 0 0 1

	MIT- $(a_{ij})$ $\underline{Q}-(c_i)$						
	1	2	3	4	5	6	7
1	X X X						X
2		1 0 0					0
3			X X X				X
4				0 1 0			0
5	1			1 0			0
5	X X				X		X
7	1 0 1						0

L ( $l_j$ )	X 0 X 0 0 X 0
C ( $c_i$ )	X 0 X 0 0 X 0
V ( $v_k$ )	X 0 X 0 0 X 0

$u_2, u_4, u_5, u_7$

Fig.2.10

Fig.2.11

In capitolul 3 se dau două metode de diagnoză pentru casul unor structuri de SAToarecare.

### 2.3. Diagnoza SAT în prezenta defectelor intermitente.

#### 2.3.1. Defectele intermitente în cadrul SAT.

Definiția 2.14. Prin defecte intermitente, într-un sistem se înțeleg acele defecte care pot fi active la un moment dat, determinind funcționarea eronată a sistemului, sau pot fi inactive la alt moment, ceea ce permite sistemului să funcționeze corect [154].

Defectele intermitente pot fi puse în evidență atunci cind sunt active. Pentru activarea unui defect intermitent sunt necesare tehnici speciale de test care sunt studiate în literatură pentru circuite combinaționale [19, 96, 97] respectiv pentru circuite sevențiale [38, 154, 155]. În principiu metoda de punere în evidență a defectelor intermitente constă din repetarea unor teste (stimuli de test) de un număr de ori determinat prin metode statistice și probabilistice. Stimulii de test se aplică cu scopul de a face defectul intermitent activ. Tratarea unui defect intermitent activ se face cu procedee cunoscute pentru defecte permanente.

Pentru tratarea teoretică a defectelor intermitente în

casul unor circuite cunoscute se folosește cel mai frecvent modelul Markov [154].

In cadrul unui sistem S descompus în n unități funcționale se pune problema dacă apar defecte intermitente, modelul SAT pentru defecte permanente poate să pună în evidență acest tip de defecte.

In literatura de specialitate s-a încercat să se analizeze aspectele legate de defectele intermitente într-un sistem presupus diagnostabil pentru defecte permanente [114,116]. Trebuie precizat că analize defectelor intermitente s-a făcut pe unele modele de diognosă particulare.

In acest paragraf se va căuta găsirea unui model de structură generală care să permită și diognosă defectelor intermitente pentru toate cazurile, cu precizarea că defectul să fie activ cel puțin o dată în cadrul aplicării procedurilor de test.

Presupunem că procedurile de test au fost bine alese, astfel ca defectul intermitent să fie activ cel puțin o dată. Modul de obținere a procedurilor de test nu face obiectul acestei lucrări.

Existența unor defecte intermitente adaugă o nouă dimensiune la autodiagnosă defectului, în sensul că pot exista situații cind o unitate defectă, testată insuficient este determinată ca bună, care la rîndul ei evaluează incorrect o unitate bună. Pentru precizarea termenului se definește:

Definiția 2.15. Prin diognosă incorrectă vom înțelege aceea diognosă care identifică ca defectă o unitate corectă.

Definiția 2.16. Prin diognosă incompletă vom înțelege aceea diognosă care nu identifică toate unitățile defecte, datorită unor proceduri de test necorespunzătoare.

Pentru punerea în evidență a faptului că o unitate a fost găsită defectă cel puțin o dată, în casul defectelor intermitente, se va utiliza un sindrom caracterizat prin elementele sale definite cu relația:

$$s_{ij} = \begin{cases} 0 & \text{- dacă toate unitățile } u_i \text{ sau } u_j \text{ sunt funcțional corecte.} \\ x & \text{- dacă una din unitățile } u_i \text{ sau } u_j \text{ sunt defecte.} \end{cases}$$

unde:  $x = \{0,1\}$  (2.25)

Veroarea lui  $x$  va fi "1" dacă cel puțin o dată unitatea  $u_j$  este găsită defectă de unitatea  $u_i$  în cadrul procesului de test.

Se poate constata că în cazul unui test corect, sindromul unui defect intermitent aparține sindromului de defecte permanente.

Numerărul de sindroame intermitente ce pot exista într-un sistem cu  $t_i$  defecte este dată de relația:

$$NSI = C_n \cdot 2^{t_i} \cdot t_i(t_i+1) + \sum_{j=1}^{t_i-1} (t_i-j) + C_n \cdot 2^{t_i-1} \cdot t_i(t_i-1+1) + \sum_{j=1}^{t_i-2} (t_i-j) + \dots + C_n^1 \cdot 2^2 \cdot t_i \quad (2.26)$$

Spre exemplu pentru  $t_i = 3$  și  $n = 7$ , rezultă  $NSI = 207.335$ .

Numerărul de sindroame intermitente este foarte mare și dificil de analizat pentru obținerea unei diagnoze corespunzătoare. Din acest motiv nu se vor lua în considerare decât sindroamele intermitente ce aparțin sindroamelor permanente:

$$S_i \in S_p \quad (2.27)$$

Se pune problema dacă prin această limitare se poate realiza o diagnoză corectă, sau dacă nu există posibilitatea ca două cazuri de defect intermitent să genereze același sindrom  $S_i \in S_p$ , ceea ce ar duce la o diagnoză incorrectă.

În cazul defectelor intermitente le fiecare set de test s-ar putea obține alt sindrom, lucru care nu se întimplă în cazul defectelor permanente. Din acest motiv se va stabili condiția necesară și suficientă pentru ca un SAT să poată diagnoza defectele intermitente pe baza sindromului de defecte permanente, ceea ce reduce substanțial numărul de sindroame posibil de analizat, dar care va introduce unele restricții suplimentare în structură. În continuare se va considera sindromul de defecte permanente ca sindrom de bază.

Pe baza observațiilor făcute rezultă că strategia urmărită în diagnoza defectelor intermitente este:

1. unitățile defecte sunt diagozate pe baza sindromului de bază.

2. un set de unități defecte  $U_1$  este unic definit de un sindrom  $S_i$  dacă  $S_i(U_p) \in S_p(U_1)$ .

3. Se admite și o diagnostică incompletă.

### 2.3.2. Modelul de diagnostică a SAT în prezența Di

Se va determina condiția necesară și suficientă ca un sistem să fie autotestabil în cazul cind unitățile din sistem sunt defecte intermitente.

Se presupune că sistemul S s-a descompus în n unități funcționale care satisfac condițiile din ipoteza 2.1. și teorema 2.4.

Teorema 2.4: Un sistem S, cu n unități este diagnostabil fără reparații pentru  $t_i$  defecte intermitente dacă se îndeplinește condiția ca fiecare unitate să fie testată de cel puțin o unitate funcțională corectă.

Întrucât demonstrarea teoremei se presupune că unitățile din sistem se pot împărti în trei seturi  $U_1$ ,  $U_2$  și  $U_3$ .

$U_1$  reprezintă setul de unități defecte, iar numărul de unități din set este  $|U_1| \leq t_i$ .

$U_2$  reprezintă un set de unități corecte cu  $|U_2| \leq t_i$ .

$U_3$  reprezintă restul de unități corecte rămasă, unde:

$$U_3 = U - (U_2 \cup U_1) \quad (2.28)$$

iar :  $U_1 \cap U_2 = \emptyset \quad (2.29)$

Pentru demonstrarea condiției necesare, presupunem că toate unitățile din setul  $U_2$  sunt testate numai de unități defecte din setul  $U_1$ , deci

$$\Gamma(U_2) \subseteq U_1 \quad (2.30)$$

ceea ce implica că toate unitățile din setul  $U_3$  vor fi testate numai de unități din  $U_1$ :

$$\Gamma(U_3) \subseteq U_1 \quad (2.31)$$

Faptul că nu există legături de test de la  $U_3$  la  $U_2$  poate duce la situație obținerei unui sindrom în care toate răspunsurile testelor,  $a_{ij}=0$ , pentru  $u_i \in U_3$  și  $u_j \in U_2$ . Această lucru se poate întâmpla în cazul unor testări insuficiente. În plus dacă toate răspunsurile  $a_{ij} \neq 1$ , pentru  $u_i \in U_1$  și  $u_j \in U_2$  și  $a_{ij}=0$  pentru  $u_i$  și  $u_j \in U_1$ , situație posibilă deoarece unitățile din  $U_1$  sunt defecte, ceea ce poate conduce la orice rezultat, deci și la rezultatul presupus. Rezultatul testelor indică că sin-

dromul obținut corespunde unei situații reale de defecte permanente, ceea ce indice că multimea unității  $U_2$  este cel defect. Diagnosza obținută prin neîndeplinirea condiției din teorema 2.4 este incorrectă, ceea ce implicaș faptul că dacă unitățile din sistem sunt testate numai de unități defecte diagnosza defectelor intermitente nu este posibilă.

Demonstrarea condiției suficiente se va face pe baza următorului raționament: Deoarece  $U_1$  este multimea de unități defecte, cu  $|U_1| > t_1$ , și dacă în mod eronat se găsește cel puțin o unitate corectă ca fiind diagnosticată defectă, va rezulta că multimea unității defecte este altul și anume  $U_2$  cu  $|U_2| > t_1$ , deci :

$$U_1 \cup U_2 = \emptyset \quad (2.32)$$

rezultă că  $U_2$  este multimea de unități diferite de  $U_1$ . Pentru două multimi de unități diferite li defecte, ar trebui să se obțină sindroame diferențiale, în caz contrar nu se poate preciza care din cele două multimi de unități este defectă.

Deoarece fiecare unitate este testată de cel puțin o unitate bună, atunci :

$$\Gamma^{-1}(U_2) \subseteq U_1 \quad (2.33)$$

ceea ce în mod automat implică :

$$\Gamma^{-1}(U_3) \subseteq U_1 \quad (2.34)$$

aceea că înseamnă că cel puțin o unitate din  $U_3$  testează cel puțin o unitate din  $U_2$ . În acest caz dacă  $U_3$  testează unitățile din  $U_1$  și  $U_2$ , atunci pentru a fi determinată multimea  $U_2$  ca defectă, este necesar ca cel puțin un răspuns  $s_{ij}=1$  pentru  $u_i \in U_3$  și  $u_j \in U_2$ . Dacă răspunsul nu postează niciun "1", deci se presupune că  $U_1$  este defectă iar  $U_2$  nu va fi diagnosticat de către  $U_3$  (multime de unități corecte) ca fiind defect. Deoarece orice sindrom ca indică unitățile din  $U_1$  ca fiind defecte va fi diferențiat de sindromul ce corespunde situației cind  $U_2$  este defect. Analiza unor sindroame diferențiale pentru cazuri diferențiale conduce la identificarea stării unităților din sistem.

In cazul că răspunsul  $s_{ij}=0$  pentru toate sau unele unități  $u_i \in U_3$  și  $u_j \in U_2$  conduce la concluzia că unitățile

$a_j$  respective nu au fost testate corespunzător și sătăciile sunt bune. Diagnosă în acest caz este incompletă datorită procedurii de test.

Răspunsul  $s_{ij}=1$  pentru  $a_i \in U$  și  $a_j \in U_2$  va conduce la un sindrom  $S_i \in S_p$ .

Într-o structură diagnosticabilă pentru defecte intermitente și permanente există o legătură exprimată de următoarea teoremă :

Teorema 2.5: Un sistem  $S$  este diagnosticabil pentru  $t_1$  defecte intermitent dacă și numai dacă este optim diagnosticabil pentru același număr de defecte permanente.

Pentru demonstrarea teoremei se pune că de la faptul că un sistem optim diagnosticabil conține cel puțin un ciclu format din  $t_p+1$  unități corecte ce formează o buclă de test cu teste răspunsurile  $s_{ij}=0$ . Deoarece se poate demonstra că cele  $t_p$  unități defecte dintr-un sistem diagnosticabil sunt testate de cel puțin o unitate corectă atunci s-a verificat afirmația din teorema 2.5.

Se va descompune sistemul în două multimi de unități, unde  $U_1$  este mulțimea de unități corecte cu un număr de unități :

$$n_1 = t_p + 1 \quad (2.35)$$

și  $U_2$  mulțimea de unități defecte cu un număr de unități :

$$n_2 = t_p \quad (2.36)$$

Cunoșind faptul că numărul de legături de test spuse o unitate este  $t_p$  și că o unitate nu se testează pe ea însăși rezultă că cele  $t_p$  unități defecte sunt testate de cel puțin o unitate corectă. Dacă  $t_1=t_p$  s-a demonstrat că sistemele care au cel puțin o buclă de test cu teste răspunsurile  $s_{ij}=0$  sunt diagnosticabile pentru defecte intermitente. Trebuie precizat că acest lucru se poate întâmpla și în situația unei diagnostice incomplete, cind se vor găsi corecte unități insuficient testate.

În cazul SAT pentru defecte permanente care nu sunt optim diagnosticabile, diagoza defectelor intermitente nu este posibilă. Pentru a face și aceste sisteme optim diagnosticabile propunem un algoritm, prin care se vor schimba ordinea de aranjare a unităților, de acea manieră, încât sistemul să poată fi diagnosticat și pentru defecte intermitente.

Algoritm 2.2:

1.  $i = 1$
2.  $U_i^* = u_{i+t_p} - (t_p - 1)$
3.  $i = i + 1$
4. Dacă  $i \leq n$ ; atunci: se trece la pasul 2.  
altfel: se trece la pasul 5.
5. STOP

Toate operațiile cu indici se vor face în modula  $n$ . Practic algoritm 2.2 conduce la o structură de interconexiuni de test în care unitățile, din nou aranjament, să testeze cel puțin o unitate diferită față de cazul anterior. Dacă inițial o unitate a fost testată de  $t_p$  unități defecte, în nou aranjament cel puțin o unitate diferită de cele  $t_p$  unități defecte va testa unitatea respectivă, și această unitate nu poate fi decit o unitate corectă.

Spre exemplu dacă un sistem prezintă o structură în care unitățile au fost notate în ordinea crescătoare:  $u_1, u_2, u_3, \dots, u_7$  pentru  $n=7$ , va prezenta următorul sindrom:

$$s_{12}, s_{13}, s_{14}, s_{23}, s_{24}, s_{25}, s_{34}, s_{35}, s_{36}, \dots, s_{71}, s_{72}, s_{73} \quad (2.37)$$

Prin aplicarea algoritmului 2.2 ordinea de aranjare a unităților este:  $u_1, u_4, u_7, u_5, u_6, u_2, u_3$ , cu sindromul:

$$s_{12}, s_{14}, s_{17}, s_{47}, s_{43}, s_{46}, s_{73}, s_{76}, s_{72}, \dots, s_{51}, s_{54}, s_{57} \quad (2.38)$$

Practic unitatea  $u_1$  va testa unitatea  $u_7$  în loc de  $u_2$ , unitatea  $u_2$  va testa unitatea  $u_1$  în locul unității  $u_3$ , etc.

Corolar 2.3. Oricare sistem care este diagozabil fără reparații pentru  $t_i$  defecte este cel puțin diagozabil fără reparații pentru  $t_p$  defecte permanente.

Pentru demonstrare se presupune că  $U_1$  este setul de unități defecte și se pune problema dacă pe baza structurii propuse de teorema 2.4 și 2.5 este posibil să se găsească un alt sistem  $U_2$  care este defect. Acest lucru este posibil numai dacă  $U_2 \subset U_1$ , ceea ce corespunde unei diagnoze incomplete. Deci cel puțin  $t_p$  defecte permanente sunt detectate.

2.3.3. Relația dintre  $t_p$  și  $t_i$  în cadrul SAT.

Condiția din teorema 2.4 impune o structură restrictivă

pentru interconexiunile sistemului, în sensul că fiecare unitate trebuie să fie testată de cel puțin o unitate corectă. Cum în cazul SAT prezentat pentru defecte permanente o unitate este testată de  $t_p$  unități, rezultă că un sistem care este diagnosabil fără reparații pentru defecte permanente nu este sigur că poate fi diagnosabil pentru  $t_i$  defecte intermitente datorită unei condiții restrictive suplimentare, și anume ca sistemul să fie totuși diagnosticat conform teoremei 2.5.

In acest paragraf se consideră un sistem care este diagnosticat pentru  $t_p$  defecte propunind de a obține limita  $t_i$  de unități ce pot fi defecte intermitente, respectând structura propusă pentru defecte permanente.

Definiția 2.17. Se va nota cu  $\lfloor X \rfloor$  cel mai mare întreg mai mic decât  $X$ .

Definiția 2.18. Se va nota cu  $\lceil X \rceil$  cel mai mic întreg mai mare sau egal cu  $X$ .

Teorema 2.6. În oricare sistem S, cu  $n$  unități, care satisfac condițiile din teorema 2.1, numărul de unități ce pot fi defecte intermitente este dată de relația:

$$\left\lfloor \frac{2t_p + 1}{3} \right\rfloor \leq t_i \leq (t_p - 1) \quad (2.39)$$

Demonstrare va fi formată din două părți. Partea întâia va conține găsirea limitei inferioare, iar partea a doua găsirea limitei superioare.

Un sistem care îndeplinește condițiile din teorema 2.1 va avea fiecare unitate testată de cel puțin alte  $t_p$  unități.

Considerăm sistemul format din trei seturi de unități:  $U_1$ ,  $U_2$ ,  $U_3$ , unde  $U_1$  este setul de unități defecte.

Cele trei seturi de unități satisfac relațiile:

$$|U_1| \leq t_p \quad (2.40)$$

$$|U_2| \leq t_p \quad (2.41)$$

$$U_1 \cap U_2 = \emptyset \quad (2.42)$$

$$U_3 = U - (U_1 \cup U_2) \quad (2.43)$$

Dacă numărul de unități din  $U_1$  este  $n_1$ , în acest casum numărul minim de legături de test din cadrul setului  $U_1$  este:

$$m_1^1 = \frac{n_1(n_1 - 1)}{2} \quad (2.44)$$

Această valoare implică un număr minim de legături de test de la setul  $U_1$  spre celelalte unități ale sistemului. Cum fiecare unitate din setul  $U_1$  testează cel puțin  $t_p$  alte unități, rezultă că numărul cel mai mic de legături de test de la  $U_1$  este:

$$m_1 = n_1 \cdot t_p - \frac{n_1(n_1 - 1)}{2} \quad (2.45)$$

Dacă  $n_2$  este numărul cel mai mic de unități din setul  $U_2$  necesar pentru a testa toate unitățile  $n_1$  din setul  $U_1$  va rezulta că se poate obține numărul minim de unități din setul  $U_2$  ce testează unitățile din  $U_1$  ca fiind egal cu:

$$m_2^1 = n_1 \cdot n_2 - n_1 \cdot t_p - \frac{n_1(n_1 - 1)}{2} \quad (2.46)$$

sau:

$$n_2 = t_p - \frac{n_1 - 1}{2} \quad (2.47)$$

cum  $n_2$  trebuie să fie o mărime întreagă rezultă că:

$$|U_2|_{\min} = n_2_{\min} = \left\lceil t_p - \frac{n_1 - 1}{2} \right\rceil \quad (2.48)$$

Este posibil să se obțină o structură a sistemului care să fie divizat în sub-setul  $U_1$  și  $U_2$  cu valorile de mai sus. Se observă că dacă ~~este~~ valoarea lui  $n_1$  valoarea minimă a lui  $n_2$  va scădea (2.48). Numărul maxim de unități din setul  $U_1$  și  $U_2$  ( $\max(n_1, n_2)$ ) pentru care se asigură îndeplinirea condiției din teorema 2.4 pentru un număr minim de unități defecte intermitente se obține cind  $n_1 = n_2$ :

$$n_1 = n_2 = t_p - \frac{n_1 - 1}{2} \quad (2.49)$$

și:

$$n_1 = \frac{2t_p + 1}{3} \quad (2.50)$$

Dacă mărimea  $\frac{2t_p + 1}{3}$  este o valoare întreagă atunci:

$$\max(n_1, n_2) = \frac{2t_p + 1}{3} \quad (2.51)$$

dacă  $\frac{2t_p + 1}{3}$  nu este o mărime întreagă atunci:

$$n_1 = \left\lceil \frac{2t_p + 1}{3} \right\rceil \quad (2.52)$$

și

$$n_2 = \left\lceil \frac{2t_p + 1}{3} \right\rceil \quad (2.53)$$

Cum  $U_1$  este setul de unități defecte rezultă că:

$$t_{i \min} = n_1 \geq \left\lceil \frac{2t_p + 1}{3} \right\rceil \quad (2.54)$$

Pentru stabilirea limitei superioare a mărimilor  $t_i$  se ține cont de corolarul 2.3 care stabilește că  $t_i$  nu poate fi mai mare decât  $t_p$ , atunci cind structura a fost proiectată pentru diagnostica unor defecte permanente. Rezultă că există cel puțin o unitate  $u_i$  care este testată de exact  $t_p$  unități. Fie unitatea  $u_i \in U_2$  și setul  $|U_1| = t_p$  unități care testează unitatea  $u_i$ . Rezultă că unitatea  $u_i$  este testată de  $t_p$  unități defecte ( $U_1$  setul de unități defecte), ceea ce determină să se facă afirmația că valoarea lui  $t_i$  nu poate fi mai mare decât  $t_p$  rezultă că

$$t_{i \max} < t_p \quad (2.55)$$

sau

$$t_{i \ max} \leq (t_p - 1) \quad (2.56)$$

Teorema este demonstrată:

$$t_{i \ min} \leq t_i \leq t_{i \ max} \quad (2.57)$$

pentru cazul că sistemul a fost construit să diagnosticeze  $t_p$  defecte permanente.

In cazul că în sistem se poate realiza o reconfigurare a conexiunilor de test conform algoritmului 2.2, prin care fiecare unitate este testată de cel puțin o unitate diferență față de cele  $t_p$  unități inițiale se obține un sistem ce va avea practic cel puțin  $t_p + 1$  legături de test din care  $t_p$  sunt operaționale la un moment dat, ceea ce face ca sistemul să nu mai fie optim interconectat, dar devină optim diagnosticat.

Teorema 2.7. În orice sistem S, cu  $n$  unități, care este

diagnosabil pentru  $t_p$  defecte permanente și care admite cel puțin o legătură de test suplimentară față de valoarea  $t_p$ , numărul de unități ce pot fi defecte intermitență este dată de relația:

$$\left\lfloor \frac{2t_p + 3}{3} \right\rfloor \leq t_i \leq t_p \quad (2.58)$$

Pentru obținerea limitei inferioare a lui  $t_i$  se consideră că un sistem este diognosabil pentru  $t_p$  defecte dacă se indeplinesc condițiile din teorema 2.1, ceea ce înseamnă că indiferent de modul de realizare a interconexiunilor de test, sistemul are active, în cadrul unui test,  $t_p$  legături spre fiecare unitate. Rezultă că numărul maxim de legături de test rămîn:

$$m = n \cdot t_p \quad (2.59)$$

pentru ambele structuri de test, cu deosebirea că cele două structuri de test diferă prin faptul că fiecare unitate testeză cel puțin o unitate diferență. O structură care ar ține cont de toate interconexiunile din sistem, luând în considerare sistemul inițial și cel reconfigurat ar conduce la un număr de legături de test totale:

$$m = n(t_p + 1) \quad (2.60)$$

Pe baza celor arătate la determinarea limitei inferioare la teorema 2.6 rezultă că numărul cel mai mic de unități din setul  $U_2$  necesar pentru a teste toate unitățile  $n_1$  din setul  $U_1$  va fi egal cu:

$$n_2 = (t_p + 1) - \frac{n_1 - 1}{2} \quad (2.61)$$

și cum  $n_2$  trebuie să fie o mărime întreagă rezultă că:

$$|U_2|_{\min} = n_2 \quad \min = \left\lceil t_p - \frac{n_1 - 1}{2} \right\rceil \quad (2.62)$$

Deoarece  $n_1$  descrește cu creșterea lui  $n_2$ , numărul maxim de unități din setul  $U_1$  și  $U_2$ , care să asigure îndeplinirea condiției din teorema 2.6, pentru un număr minim de unități defecte intermitență se obține cind  $n_1 = n_2$ , ceea ce conduce la obținerea valoii lui  $n_1$  și  $n_2$ :

$$n_1 \geq \left\lceil \frac{2t_p + 3}{3} \right\rceil \quad (2.63)$$

și

$$n_2 = \left\lceil \frac{2t_p + 3}{5} \right\rceil \quad (2.64)$$

respectiv a limitei inferioare pentru  $t_i$ :

$$t_{i \min} = n_1 \geq \left\lceil \frac{2t_p + 3}{5} \right\rceil \quad (2.65)$$

Pentru stabilirea limitei superioare, se face afirmație evidentă că  $t_i$  nu poate fi mai mare decât  $t_p$ . Deoarece sistemul este constituit din două structuri de interconexiuni în serie, în final, fiecare unitate este testată de mai mult de  $t_p$ , alte unități, rezultă că fiecare unitate este testată de cel puțin o unitate corectă, ceea ce conform teoremei 2.4 conduce la concluzia că sistemul este diagnozabil pentru  $t_i$  defecte deci:

$$t_{i \max} = t_p \quad (2.66)$$

Se face precizarea că dacă sistemul este proiectat pentru a diagnostica defecte intermitente atunci structura poate fi lăsată de la început ca să indeplinească condiția din teorema 2.4, fără a fi necesară o reconfigurare a structurii de interconexiuni.

#### 2.4. Generalizarea diagnosticiului SAT

Intr-un sistem S, pot apărea simultan defecte permanente și defecte intermitente. Se pune problema dacă prin folosirea unei structuri de interconexiuni de test adecvate nu se poate generaliza diagnosa sistemului pentru toate tipurile de defec-

Pentru început se va pleca tot de la un SAT pentru defecte permanente, încercând să găsim condițiile ca acest sistem să fie diagnozabil pentru defecte permanente, defecte intermitente, cît și pentru defecte permanente și intermitente apărute simultan în sistem.

Se va adopta aceeași strategie ca la defectele intermitente, luindu-se în considerare doar acele sindroame ce aparțin la un sindrom permanent, acceptându-se că diagnostica incompletă. O diagnostică incompletă poate să apară în cazul unei teste incomplete a unităților ce sunt defecte intermitente.

Strategia utilizată la diagnostica tuturor defectelor se va baza pe următoarele considerente:

- 1) Unitățile defecte sunt diagozate numai pe baza sindro-

mului asociat defectelor permanente.

2) Un set de unități defecte  $U_1$ , este unic definit de un set de sindroame, care este asociat cu setul de sindroame  $S_t$  ce spartine sindroamelor de defecte permanente:  $S_t \in S_p(U_1)$ .

3) Structura de interconexiuni de test trebuie să permită și diagnoza casurilor extreme:  $t=t_p$ , pentru  $t_i=0$ , respectiv  $t=t_i$ , pentru  $t_p=0$ .

#### 2.4.1. Modelul generalizat de diagnosă a SAT.

Pentru determinarea condițiilor necesare și suficiente ca un sistem să fie diagnosticat atât pentru defecte permanente cât și pentru defecte intermitente, plecind de la o structură a unui SAT pentru defecte permanente, se enunță următoarea teoremă:

**Teorema 2.8:** Un sistem  $S$ , format dintr-un set de  $n$  unități ( $U$ ) este diagnostabil fără reparații pentru  $t$  defecte, dacă pentru oricare set de unități defecte  $U_2 \subseteq U$ , există un alt set  $U_1 \subseteq U$ , pentru  $U_1 \cap U_2 = \emptyset$  și  $|U_1| \leq t$ ,  $|U_2| \leq t$ , care satisfăce condiția de mai jos

cl) Fiecare unitate să fie testată de cel puțin o unitate funcțională corectă.

Condiția din teoremă este satisfăcută în două situații:

a) cind fiecare unitate testează exact  $t$  alte unități, iar în setul de unități defecte  $U_2$  nu există nici o unitate care să testeze același unități corecte, ceea ce implica:

$$\Gamma^{-1}(U_1) \not\subseteq U_2 \quad (2.67)$$

și:

$$\Gamma^{-1}(U_3) \not\subseteq U_2 \quad (2.68)$$

unde:  $U_1$  și  $U_3$  reprezintă două seturi de unități corecte, pentru:

$$U_3 = U - (U_2 \cup U_1) \quad (2.69)$$

b) Dacă există totuși o unitate corectă testată de  $t$  unități defecte, atunci pentru indeplinirea condiției cl) se impune ca fiecare unitate să testeze  $t+1$  alte unități. În acest caz:

$$|\Gamma(U_3)| > t+t_i - |U_1| \quad (2.70)$$

unde:

$$t = t_i + t_p \quad (2.71)$$

In acest caz se asigură că fiecare unitate să fie testată de cel puțin o unitate corectă.

Pentru demonstrarea condiției necesare se consideră că în sistem nu se indeplinește condiția din teoremă, dar sistemul ar rămâne diagnosticabil pentru defecte:

$$\Gamma^{-1}(U_1) \subseteq U_2 \quad (2.72)$$

și

$$|\Gamma(U_3)| \leq t + t_i - |U_1| \quad (2.73)$$

ceea ce conduce la o structură posibilă ca cea din fig.2.12,

unde se poate constata că setul de unități  $U_1$  este testat de unități aparținând lui  $U_2$ ; acest lucru implică automat că unitățile din setul  $U_3$  să testeze numai unități din  $U_2$ :

$$\Gamma(U_3) \subseteq U_2 \quad (2.74)$$

Se consideră că setul  $U_2$  este divizat în setul unităților defecte permanente ( $U_{21}$ ) și setul unităților defecte intermitenți ( $U_{22}$ ) astfel ca:

$$|U_{21}| \leq t - |U_1| \quad (2.75)$$

$$|U_{22} \cap \Gamma(U_3)| \leq t_i \quad (2.76)$$

Impărțirea în cele două sub集uri de unități a setului  $U_2$  specifică că cel mult  $t_i$  unități din  $U_{22}$  sunt testate de unități din  $U_3$ , care testează cel mult  $t + t_i - |U_1|$  unități din setul  $U_2$  (relația 2.73).

Pe baza presupunerii inițiale că  $U_2$  este setul unităților defecte, unde sub集ul  $U_{22}$  este format din unități defecte intermitenți și  $U_{21}$  din unități defecte permanente, unde:

$$|U_2| = |U_{21}| + |U_{22}| \leq t, \text{ pentru } t = t_p + t_i \quad (2.77)$$

rezultă o situație posibilă cu următoarele răspunsuri de test:




Fig.2.12

Se consideră că setul  $U_2$  este divizat în setul unităților defecte permanente ( $U_{21}$ ) și setul unităților defecte intermitenți ( $U_{22}$ ) astfel ca:

$$\Gamma(U_3) \subseteq U_2 \quad (2.74)$$

Se consideră că setul  $U_2$  este divizat în setul unităților defecte permanente ( $U_{21}$ ) și setul unităților defecte intermitenți ( $U_{22}$ ) astfel ca:

$$|U_{21}| \leq t - |U_1| \quad (2.75)$$

$$|U_{22} \cap \Gamma(U_3)| \leq t_i \quad (2.76)$$

Impărțirea în cele două sub集uri de unități a setului  $U_2$  specifică că cel mult  $t_i$  unități din  $U_{22}$  sunt testate de unități din  $U_3$ , care testează cel mult  $t + t_i - |U_1|$  unități din setul  $U_2$  (relația 2.73).

Pe baza presupunerii inițiale că  $U_2$  este setul unităților defecte, unde sub集ul  $U_{22}$  este format din unități defecte intermitenți și  $U_{21}$  din unități defecte permanente, unde:

$$|U_2| = |U_{21}| + |U_{22}| \leq t, \text{ pentru } t = t_p + t_i \quad (2.77)$$

rezultă o situație posibilă cu următoarele răspunsuri de test:

$s_{ij}=0$  pentru toate testeile  $t_{ij}$ , unde:

$$- u_i \in U_1, u_j \in U_1;$$

-  $u_i \in U_1, u_j \in U_3$ ; determinat de faptul că  $U_1$  și  $U_3$  este setul de unități corecte.

$$- u_i \in U_{22}, u_j \in U_{22};$$

$$- u_i \in U_3, u_j \in U_{22};$$

-  $u_i \in U_{22}, u_j \in U_3$ ; determinat de faptul că  $U_{22}$  este setul de unități defecte intermitent.

$s_{ij} = 1$  pentru toate testeile  $t_{ij}$ , unde:

-  $u_i \in U_3, u_j \in U_{21}$ , determinat de faptul că  $U_{21}$  este setul de unități defecte permanent și  $U_3$  este setul de unități corecte.

$$- u_i \in U_{22}, u_j \in U_1$$

-  $u_i \in U_{22}, u_j \in U_{21}$ ; determinat de faptul că  $U_{22}$  este setul de unități defecte intermitent.

Pe baza sindromului obținut rezultă că setul  $U_{21}$  și  $U_1$  este setul de unități defecte, unde:

$$|U_{21} \cup U_1| = |U_{21}| + |U_1| \leq t \quad (2.78)$$

conform relației (2.75), setul  $(U_{21} \cup U_1)$  este un set ce satisfac ipoteza din teoremă (2.76), ceea ce implică o diagnoză incorrectă. Condiția ca o unitate să fie testată de cel puțin o unitate corectă deci trebuie satisfăcută, sau dacă nu, diagnostica nu poate pune în evidență defectele intermitente pentru cazul extrem  $t_i=t$ .

Pe baza celor arătate rezultă condiția necesară ca un sistem să fie diagozat pentru a fi defect.

Pentru demonstrarea condiției suficiente, vom considera că se indeplinesc condițiile din teoremă, dar sindromul nu este unic definit. Presupunem că sindromul aparține la două situații de defect.

Fie  $U_2$  și  $U_4$  două seturi de unități defecte, unde  $|U_2| \leq t$  și  $|U_4| \leq t$ , cu  $U_2 \neq U_4$ . Notăm cele două sindrome obținute cu  $S_2 \in S_p(U_2)$  și  $S_4 \in S_p(U_4)$ .

Dacă  $U_2 \neq U_4$  poate exista situația ca  $U_4 \not\subseteq U_2$ , presupunem că:

$$U_{21} = U_2 \cap U_4 \quad (2.79)$$

$$U_1 = U_4 - U_{21} \quad (2.80)$$

este clar că:

$$U_1 \cap U_2 = \emptyset$$

și  $U_4 = U_1 \cup U_{21}$  (2.81)

o astfel de împărțire se arată în fig.2.13. Deoarece sindromul nu este unic definit rezultă că

$$S_i \in (S_p(U_4) \cap S_p(U_2)) \quad (2.82)$$




Fig.2.13

Dar în urma testului se poate obține următoarele răspunsuri:  $a_{ij} \neq 1$ , pentru  $u_i \in U_3$  și  $u_j \in U_4$  ( $U_4$  conține subșetul  $U_{21}$  ce este defect permanent, respectiv  $a_{ij} = 0$  pentru  $u_i \in U_3$  și  $u_j \in U_2$  ( $U_2$  conține subșetul  $U_{22}$  care este defect intermitent)).

Acum sindrom posibil contrasice presupunerea că:

$$S_i \in (S_p(U_4) \cap S_p(U_2)).$$

Dacă în schimb avem situația:

$$\Gamma^{-1}(U_1) \subseteq U_2 \quad (2.82)$$

cea ce implică că:

$$\Gamma(U_3) \subseteq U_2 \quad (2.83)$$

din relația (2.81) avem:

$$|U_{21}| = |U_4| - |U_1| \leq t - |U_1| = t_p \quad (2.84)$$

și din relația (2.73)

$$|\Gamma(U_3)| > t + t_i - |U_1| \geq t_p + t_i = t \quad (2.85)$$

Relație (2.85) indică că setul de unități  $U_3$  testează toate unitățile din subșetul  $U_{21}$ , toate unitățile din subșetul  $U_{22}$  și cel puțin o unitate din setul  $U_1$ . Acest fapt conduce la următoarele răspunsuri de test:

$a_{ij} = 0$  pentru cel puțin un cas, unde  $u_i \in U_3$ ,  $u_j \in U_4$  (setul  $U_1$  este inclus în setul  $U_4$ ) și

$a_{ij} \neq 1$  pentru  $u_i \in U_3$  și  $u_j \in U_{21}$  ( $U_{21}$  este inclus în setul  $U_2$ ). Aceast sindrom de asemenea nu aparține  $(S_p(U_2) \cap S_p(U_4))$ . Mai

mult relația (2.85) face ca relația (2.83) să nu mai fie valabilă, deci:

$$\Gamma(U_3) \not\subseteq U_2 \quad (2.86)$$

care la rîndul ei conduce la concluzia că și

$$\Gamma^{-1}(U_1) \not\subseteq U_2 \quad (2.87)$$

Concluzia este că dacă fiecare unitate este testată de o unitate corectă sindromul este unic definit, în sensul că nu va fi indicată ca defectă o unitate corectă.

S-a presupus pentru demonstrarea condiției suficiente că er poate să fie indicată ca defectă o unitate corectă. În continuare facem presupunerea că sindromul obținut indică tot setul  $U_4$  ca defect în locul setului  $U_2$ .  $U_4$  este ales cu relațiile (2.79) și (2.81).

Se face precizarea că în situația cînd setul  $U_2$  este setul de unități defecte, răspunsurile  $a_{ij}$  pot avea numai valoarea "0" pentru  $u_i \in U_3$  și  $u_j \in U_1$ .

rezupunem că  $U_4$  ar putea fi indicat ca setul de unități defecte, dar din condiția:

$$|\Gamma(U_3)| > t \quad (2.88)$$

și din relația (2.80) se obține că:

$$|U_{21}| = |U_4| - |U_1| \leq t_p$$

ceea ce conduce la concluzia că subșetul  $U_{21}$  conține cel mult  $t_p$  unități defecte permanent, mai mult din relația (2.85) rezultă că:

$$|\Gamma(U_3) \cap U_{22}| \geq t_1$$

subșetul  $U_{22}$  conține mai multe unități defecte decit mărimea  $t_1$ . Cum  $U_2$  este setul de unități defecte înseamnă că în subșetul  $U_{22}$  se găsește cel puțin o unitate defectă permanentă. În acest caz se va obține cel puțin un răspuns  $a_{ij}=1$ , pentru  $u_i \in U_3$  și  $u_j \in U_{22}$  și  $t_p$  răspunsuri  $a_{ij}=1$ , pentru  $u_i \in U_3$  și  $u_j \in U_2$ . Pe de altă parte sindromul lui  $U_4$  poate conține cel puțin un răspuns  $a_{ij}=0$ , pentru  $u_i \in U_3$  și  $u_j \in U_4$ , datorită faptului că setul  $U_3$  testează mai mult de  $t$  unități, din care cel mult  $t_1$  unități din  $U_{22}$  iar restul de unități testate pot apartine lui  $U_{21}$ , care are cel mult  $t_p$  unități. Rezultă că  $U_3$  va testa cel puțin o unitate co-

rectă, pentru care se obține un răspuns  $a_{ij}=0$ . Dar această unitate nu poate apartine decât setului  $U_1$ , respectiv  $U_4$ , ceea ce conduce la concluzia că  $U_4$  va conține cel puțin o unitate corectă și care este găsită ca stare. Deci setul de unități  $U_4$  nu poate fi un set de unități defecte.

S-a demonstrat în două etape că setul  $U_4$  nu poate conține numai unități defecte, respectiv chiar dacă ar conține unități defecte sindromul obținut este unic definit pentru fiecare situație de test în parte. Concluzia ce se obține este că un sistem în care fiecare unitate este testată de cel puțin o unitate corectă este diagnostabil pentru defecte mereuare.

În acest caz sindromul va conține pentru toate testele  $t_{ij} \in \Gamma$  răspunsuri  $a_{ij}=0$  pentru  $u_i \in (U-U_2)$  și  $u_j \in (U-U_2)$  și  $a_{ij}=1$  pentru  $u_i \in (U-U_2)$  și  $u_j \in (U_2)$  cu condiția ca rutina de test să permită activarea defectelor intermitente cel puțin odată.

Teorema 2.8. este valabilă și pentru cazurile extreme.

Pentru  $t_i=0$  și  $t_p=t$  atunci condițiile teoremei 2.8 sunt evidente.

Pentru  $t_i=t_p$  și  $t_p=0$  atunci condiția ca fiecare unitate să fie testată de cel puțin o unitate corectă a fost demonstrată în teorema 2.4, dacă această condiție se obține doar pentru:

$$|\Gamma(U_3)| > t_i + t - |U_1|$$

Atunci pentru  $t_p=0$  rezultă că:

$$|\Gamma(U_3)| > 2t_i - |U_1| \quad (2.89)$$

și cum:  $|U_1| \leq t = t_i$  se obține:

$$|\Gamma(U_3)| > t_i \quad (2.90)$$

relația (2.90) implică că setul de unități corecte  $U_3$  trebuie să testeze mai mult de  $t_i$  unități. Dar acest lucru implică că fiecare unitate corectă trebuie să testeze mai mult de  $t_i$  unități, ceea ce evident conduce la îndeplinirea condiției ca fiecare unitate să fie testată de o unitate corectă.

### 2.3.2. Relațiile între tipul defectelor în cadrul unui SAT

Pentru stabilirea relațiilor între tipul defectelor care pot apărea într-un sistem a cărui structură a fost organizată

să diagnozeze  $t_p$  defecte se dă următoarea teoremă:

**Teorema 2.9:** Un sistem S, care este diagozabil pentru  $t_p$  defecte permanente, și în care există  $t_p$  legături de test, numărul de unități ce pot fi defecte se obține cu relația:

$$\left\lfloor \frac{2t_p + 1}{3} \right\rfloor \leq t < t_p \quad (2.91)$$

Fie un sistem diagozabil pentru  $t_p$  defecte permanente, în care fiecare unitate este testată de  $t_p$  alte unități:

$$|\Gamma^{-1}(u_i)| = t_p \quad (2.92)$$

pentru  $u_i \in U$  și  $i=1,2,\dots,n$ .

Pentru demonstrarea limitei superioare se presupune definit setul de unități  $U_2$  și  $U_3$  prin relațiile:

$$U_2 = \Gamma^{-1}(u_i) \quad (2.93)$$

$$U_3 = U - \{u_i\} - \Gamma^{-1}(u_i) \quad (2.94)$$

Este evident că:

$$\{u_i\} \not\subseteq \Gamma^{-1}(u_i) \quad (2.95)$$

ce rezultă pe baza definirii lui  $\Gamma^{-1}(u_i)$ .

In cazul că  $t=t_p$  și  $t_i=0$  este îndeplinită relația

$$|\Gamma(U_3)| > t \cdot t_i - |\{u_i\}|$$

sau:

$$|\Gamma(U_3)| > t_p \cdot t_i - |\{u_i\}| \quad (2.96)$$

Relația (2.96) poate să fie satisfăcută numai pentru  $t_i=0$ .

In cazul că  $t_i > 0$  rezultă că  $t < t_p$ . Astfel limita superioară a lui  $t$  este

$$t \leq t_p \quad (2.97)$$

Pentru  $t_p=0$ , avem  $t=t_i$  și din teorema 2.6 se obține limită inferioară a lui  $t$ , care este:

$$t \geq \left\lfloor \frac{2t_p + 1}{3} \right\rfloor \quad (2.98)$$

Teorema este demonstrată și:

$$\left\lfloor \frac{2t_p + 1}{3} \right\rfloor \leq t \leq t_p, \text{ pentru } t=t_p+t_i$$

Că o concluzie la calea prezentată referitoare la structura unor sisteme autotestabile se poate preciza că un sistem poate diagnostica  $t_p$  defecți permanente simultan, dacă sunt îndeplinite cele trei condiții din teorema 2.1 și anume:

- c1)  $n \geq 2t_p + 1$
  - c2)  $|\Gamma^{-1}(u_i)| \geq t_p$ , fiecare unitate să fie testată de cel puțin  $t_p$  alte unități.
  - c3) Două unități nu se pot testa reciproc.
- Iar în cazul posibilității de apariție a defectelor intermitente mai apare o condiție:
- c4) Fiecare unitate să fie testată de cel puțin o unitate corectă.

Dacă structura a fost concepută să determine numai defecți permanenți, atunci pentru a se găsi și defecți intermitenți este necesar ca structura să fie prevăzută cu posibilități de reconfigurare a legăturilor de test. Un algoritm posibil de reconfigurare a structurii sistemului este dat prin algoritmul 2.2. Prin ecesă reconfigurare a structurii se păstrează numărul de legături de test, în schimb fiecare unitate își schimbă vecinul, ceea ce implică că un sistem care nu a fost optim diagnostat, să devină optim diagnostat.

In capitolul 3 se vor da două metode de diagnostică a unui sistem autotestabil, plecindu-se de la sindromul obținut în urma efectuării testelor în sistem.

### 2.5. Simularea unor structuri de SAT

În baza condițiilor necesare și suficiente ca un sistem să poată deveni autotestabil s-au conceput mai multe programe, în FORTRAN, prin care s-au simulat astfel de structuri cu scopul de a verifica că sindromul ce se obține este unic definit pentru fiecare situație de defect în parte.

Programele au fost concepute pentru cazul general și anume se consideră un sistem S, format din  $n$  unități care satisfac condițiile din ipoteza 2.1.

Simularea structurilor de SAT-a făcut pentru mai multe cazuri.

#### 2.5.1. Simularea unor SAT pentru defecți permanenți.

Pentru simularea unor SAT a căror structură poate diagnostica  $t_p$

defecte permanente, s-a luat în considerare cazul unor structuri simetrice, respectiv a unor structuri de interconexiuni asymetrice.

Pentru primul caz, programul de simulare SI<sub>n</sub>SIM (simularea structurilor simetrice) are ca date de intrare numărul de unități  $n$  și numărul maxim de defecte din sistem,  $t_p$ . Programul a fost conceput să respecte prescripțiile din paragraful 2.2. Modul de realizare a interconexiunilor de test nu sănătate nevoie să fie indicate, deoarece structura sistemului a fost presupusă simetrică.

Cu ajutorul programului SI<sub>n</sub>SIM se obțin toate sindroamele de test, pentru toate casurile de defect din sistem. Se poate constata că rezultatele obținute, respectând condițiile din teorema 2.1, generează căte un sindrom specific fiecărui caz în parte. Pentru exemplificare s-a luat  $n=7$  și  $t_p=3$ . În programul de simulare SI<sub>n</sub>SIM (P2.1) variabilele  $X$  aparțin multimii  $\{0,1\}$  și indică un răspuns de test nesemnificativ. Trebuie precizat că variabilele  $X = \{0,1\}$  din sindrom, introduse redondante, fără a determina informații utile.

Programul de simulare SI<sub>n</sub>SIM (simularea structurilor asymetrice) P2.2, are ca date de intrare pe lângă  $n$  și  $t_p$  și matricea interconexiunilor de test  $MCON_X = (t_{ij})$ , datorită strucaturii asymetrice a sistemului. Rezultatul obținut, pentru fiecare situație de defect, confirmă faptul că sindromul este unic definit.

În P2.2 s-au adoptat valorile  $n=7$  și  $t_p=3$ .

#### 2.5.2. Simularea unor SAT pentru defecte intermitente.

Programul de simulare pentru defecte intermitente a unor SAT, SI<sub>n</sub>SIT (P.2.3) a fost conceput să respecte condiția din teorema 2.4, unde interconexiunea de test suplimentară se introduce prin aplicarea algoritmului 2.2. Se constată că numărul de elemente din fiecare sindrom crește cu  $C_n^1$ . Prin legăturile de test suplimentare se asigură respectarea condiției din teorema 2.4 pentru toate casurile de diagnostic, pentru  $n \geq 2t_i + 1$ .

Rezultatele obținute în P2.3. confirmă faptul că sindromul este unic definit și pentru defecte intermitente. Indiferent de sindromul obținut în urma testelor se poate constata că diognosă este corectă, sau în cazul unor teste incomplete

se poate obține o diagnosă incompletă, dar niciodată o diagnosă incorrectă.

### 2.5.3. Simularea unor SAT pentru t defecte.

În cazul că în sistem apar defecte intermitente și permanente, simultan, se impune respectarea condițiilor din teorema 2.8. Având în vedere că astfel de structuri, pentru cazul cel mai defavorabil, cind  $t = t_i$ , sunt identice cu structurile unor SAT diagnostabile pentru defecte intermitente, programul de simulare utilizat este același ca și în cazul simulării SAT pentru defecte intermitente, SIMSIT (P.2.3).

## CAPITOLUL 3

### METODE DE DIAGNOZA PENTRU STRUCTURI MULTIPROCESOR CU POSIBILITATI DE AUTOTESTARE

#### 3.1. Diagnoza structurilor multiprocesor autotestabile

In situatia cind structura unui sistem poate fi descompusa in  $n$  unitati distincte care satisfac conditiile impuse de ipoteza 2.1, iar modul de organizare intre unitati respecta conditiile de diaganza automată propuse in capitolul 2 pentru diaganza defectelor permanente:

1.  $n > 2t+1$
2. Fiecare unitate este testata de cel putin alta unitate.
3. Doua unitati nu se vor testa reciproc; și conditia suplimentara necesara diaganzei defectelor intermitente [174]
4. Fiecare unitate trebuie sa fie testata de cel putin o unitate functional correctă.

In acest caz o astfel de structură devine autotestabilă, generind sindroame unic definite pentru fiecare situație de defect. Un sindrom se va obține in urma generării unei rutine de test.

Po baza sindromului obtinut conform [172] diaganza nu este terminata, decarece, in continuare, acesta trebuie comparat cu fiecare din sindroamele existente intr-un dictionar de sindroame. Dictionarul de sindroame este constituit din totalitatea situațiilor de defect din sistem, exprimată sub forma unui sindrom corespunzător fiecarui caz in parte.

Pentru comparare se va implica o unitate de comandă redondantă, care să asigure găsirea situației de defect din sistem, specificindu-se in acest fel unităile defecte respectiv unităile functional corecte, și o unitate de memorie asociată dictionarului de sindroame.

Numerărul de situații de defecte din sistem este dat de relația:

$$N_d = C_n^1 + C_n^2 + C_n^3 + \dots + C_n^t \quad (3.1)$$

pentru:

$$n \geq 2t+1 \quad (3.2)$$

unde:  $n$  reprezintă numărul de unități din sistem și  $t$  numărul maxim de unități ce pot fi detectate defecte în sistem.

Pentru aceste  $N_d$  situații de defect sistemul poate genera un număr de sindroame.

$$N_s = C_n^t \cdot 2^{t \cdot t} + C_n^{t-1} \cdot 2^{t(t-1)} + C_n^{t-2} \cdot 2^{t(t-2)} + \dots + C_n^1 \cdot 2^{t \cdot 1} \quad (3.3)$$

avind un număr de cifre binare:

$$L_s = n \times t \quad (3.4)$$

Memoria asociată dictionarului de sindroame trebuie să fie prevăzută cu o capacitate de  $N_s$  cuvinte de  $L_s$  biți, ceea ce implică, la o căutare secvențială în memorie, un timp de diagnostă inacceptabil de mare. În plus memoria trebuie să fie astfel concepută încât să nu introducă erori în procesul de diagnostă.

Pentru a elimina neajunsurile legate de timpul de diagnostă mare și capacitatea memoriei de asemenea relativ mare, în literatură s-au produs mai multe metode de determinare a unităților defecte, placindu-se de la sindromul defectelor.

Metodele prezentate în literatură prezintă dezavantajul că sunt asociate unor structuri particulare. Astfel în [3] se propune o metodă de diagnostă pentru structuri de procesare interconectate sub forma unei rețele de cuburi n Booleene. Meyer și Masson analizează în [110] un algoritm de diagnostă pentru structuri multiprocesor cu posibilități de interconectare simetrice. Pentru arhitecturi asymetrice se analizează în [113] un algoritm incomplet, dar care prezintă cîteva proprietăți utile privind conceptul de defect implicit.

Abordarea probabilistică a diagnozei sistemelor numerice este pe larg prezentată în lucrările [71, 111], iar în lucrările [6, 22, 100, 140, 142, 157] problematica diagnozei este analizată pe baza unor modele de diagnostă ce impun un număr

mult mai măre de condiții restrictive, care în practică sunt greu de realizat.

În continuare se vor prezenta două metode de diagnostică pentru determinarea unităților defecte într-o structură multimicroprocesor (multiprocesor) cu posibilități de autotestare. Metodele ce se vor analiza prezintă avantajul că pot fi aplicate pentru orice interconexiune între unitățile sistemului în cazul că unitățile din sistem satisfac condițiile prezentate în capitolul 2. Algoritmii pot fi ușor implementați în aplicații în care unul sau mai multe unități și sint realizate cu microprocesoare. Algoritmul mai poate fi implementat relativ simplu prin logică cablată sau printr-o unitate microprogramată cu un număr redus de componente față de restul sistemului. Logica redondantă introdusă pentru implementarea algoritmilor, fiind simplă, poate să fie realizată cu fiabilitate ridicată. În plus sistemul de diagnostică nu folosește dicționarul de sindroame; diagnostica se face pe baza sindromului obținut în urma unei rutine de test.

Pentru creșterea facilității de diagnostică se pot implementa algoritmi începuti să vor propune folosind conceptul de diagnostică concurrentă, propus în [164]. Metoda este utilă în sisteme ce se pot diviza într-un număr mare de unități, existând posibilitatea ca acele unități din sistem care nu au de indeplinit o anumită sarcină să se grupeze într-un subsistem, care să execute o rutină de test. Subsistemul devine astfel autotestabil, independent de celelalte unități, putând fi considerat ca hardcorul intregului sistem, pînă la îndeplinirea condițiilor de autotestabilitate a unui alt subsistem. Prin această procedură de diagnostică concurrentă se asigură o utilizare eficientă a resurselor sistemului, cu o creștere a responsabilităților părții de soft. Metoda poate fi aplicată doar în sisteme cu un număr de seci de unități, care satisfac condițiile enunțate mai sus, atât pentru întregul sistem cât și pentru subsistemele ce se formează.

### 3.2. Metoda de diagnoză a defectelor prin utilizarea conceptului de defect implicat

Se consideră un sistem S format din n unități:  $u_1, u_2 \dots u_n$  și interconexiunile de test date de matricea  $T = (t_{ij})$ , reprezentată sub formă unui graf:  $G = (N, T)$  (fig. 3.1).




Fig.3.1

Răspunsul la un test este dat de matricea  $A = (a_{ij})$  pentru  $i=1, 2 \dots n$  și  $j=i+1, i+2 \dots i+t$  pentru structuri simetrice, respectiv  $j=b_1, b_2 \dots b_t$ , unde:

$$\begin{aligned} b_1 &= \{1, 2 \dots n\} - \{i\} \\ b_2 &= \{1, 2 \dots n\} - \{i, b_1\} \\ b_3 &= \{1, 2 \dots n\} - \{i, b_1, b_2\} \\ &\vdots \\ b_t &= \{1, 2 \dots n\} - \{i, b_1, b_2 \dots b_{t-1}\} \end{aligned}$$

pentru structuri asymetrice.

Dacă sistemul S se poate diviza în două subsisteme B și D unde subsistemul B conține setul de unități funcțional corecte iar subsistemul D conține setul de unități defecte, atunci problema diagnozei este rezolvată. Pentru identificarea celor două subsisteme se plasează de la sindromul conținut în matricea  $T$ , sindrom care este unic definit pentru o situație de defect dată. Găsirea celor două subșeturi de unități determină terminea procesului de diagnoză. Se poate constata relativ simplu că

pentru fiecare sindrom posibil din sistem li corespunde o partiție  $(B \sqcup D)$ , ceea ce face dificil de a găsi pentru sindromul obținut partiția căreia li corespunde. Metoda căutării sevențiale constituie o soluție, dar prezintă, cum s-a văzut o serie de dezavantaje.

Metoda ce se va prezenta folosește conceptul de defect implicat [11].

Definiția 3.1.: Setul de unități implicate ca defecte, notat cu  $L(u_i)$  a unității  $u_i$  (cu referire la un sindrom dat) este setul tuturor unităților din  $S$  pe care unitatea  $u_i$  le consideră defecte, presupunind că unitatea  $u_i$  nu este defectă.

Definiția 3.2.: O partiție  $(B, D)$  a sistemului  $S$  este corectă (pentru un sindrom dat) dacă:

1)  $u_i$  este în subșetul  $B$  și  $a_{ij}=0$  implică că  $u_j$  este în subșetul  $B$ ;

2)  $u_i$  este în subșetul  $B$  și  $a_{ij}=1$  implică că  $u_j$  este în subșetul  $D$ .

Deci partiția  $(B, D)$  a sistemului  $S$  este asociată la un sindrom dat, dacă presupunem că toate modulele din  $B$  sunt funcțional corecte și toate modulele din  $D$  sunt defecte.

In casul utilizării conceptului de defecte implicate rezultă următoarele corolare obținute fără dificultate:

Corolar 3.1: Dacă o partiție  $(B, D)$  a sistemului  $S$  este asociată unui sindrom dat, atunci:  $L(B) \subseteq D$ , cind  $L(B) = \{ u_j \text{ în } S / \text{pentru } u_i \text{ aparține lui } B\}$ .

Corolar 3.2: Dacă o partiție  $(B, D)$  a sistemului  $S$  este asociată unui sindrom dat atunci:

$D \subseteq \{u_i / \text{pentru } u_i \text{ aparține la } L(u_j)\}$

Corolar 3.3: Dacă o partiție  $(B, D)$  a sistemului  $S$  satisfac relația:

$$L(B) = D$$

atunci  $(B, D)$  este o partiție unică asociată unui sindrom dat.

Corolarul 3.1 specifică că toate defectele implicate, determinate de unitățile lui funcțional corecte ( $u_i \in B$ ) sunt incluse în setul de unități defecte ( $D$ ), conform definiției 3.2 punctul 2.

Corolarul 3.2 precizează că setul unităților defecte

sunt incluse in setul unităților implicate ca defecte. Ceea ce este evident deoarece in setul unităților implicate ca defecte sunt incluse atit unitățile defecte specificate de unitățile funcțional corecte cît și unitățile propriu-zise defecte.

Corolarul 3.3 este evident, în sensul că dacă toate unitățile defecte sunt determinate de unitățile corecte, este clar că partitia este cea căutată, pentru un sindrom dat.

In continuare se introduce conceptul de defect implicat invers.

Definiția 3.3.: Setul de unități implicate ca defecte inverse, notat cu  $L^{-1}(u_i)$ , a unității  $u_i$  (cu referire la un sindrom dat) este setul tuturor unităților din sistemul S care consideră defectă unitatea  $u_i$ , presupunind că unitățile respective sunt funcțional corecte.

Pe baza definiției 3.3 poate rezulta următoarea leză:

Lema 3.1: Dacă  $L^{-1}(u_i) = \emptyset$ , pentru  $u_i \in S$ , atunci  $u_i \in B$ .

Prin această leză se specifică că orice  $u_i$  care este evaluată corectă de toate cele l unități ca o testare, atunci unitatea respectivă aparține setului de unități corecte (B).

Demonstrația este simplă, în sensul că, unitatea  $u_i$  poate fi testată de unități corecte sau defecte. În cazul că unitatea  $u_i$  este testată de o unitate defectă, aceasta va putea să indice că unitatea  $u_i$  este defectă, și în acest caz setul de unități  $L^{-1}(u_i)$  nu mai este vid ( $L^{-1}(u_i) \neq \emptyset$ ), ceea ce demonstrează leza.

Trebue precizat că reciprocă nu este adevărată. Adică unitățile funcțional corecte nu intotdeauna au setul  $L^{-1}(u_i) = \emptyset$ .

Algoritmul propus este destinat de a permite realizarea unei partitii  $(B, D)$  a sistemului S, pentru un sindrom dat, de astăzi manieră încit partitia să fie unică definită pentru sindromul respectiv, cunoscând faptul că sindromul este unic definit pentru o situație de defect dată.

Identificarea modulelor defecte și funcțional corecte pe baza unui sindrom dat nu este posibil de realizat fără precizări suplimentare. În cazul căutării secvențiale a sindromului prin dicționarul de sindrome se precizează totalitatea sindromelor ce ar putea să apară în sistem.

În cazul metodei ce se propune, precizările sunt făcute de definiții și cele trei corolare, pe baza cărora se definesc

te următorul algoritm.

Algoritm 3.1

1.  $D = \emptyset$

$B = \emptyset$ .

2.  $K = 1$

$D_K = \{u_i / \text{pentru } u_i \in L(u_i)\}$

$B_K = \overline{D_K}, \text{ pentru } D_K \subseteq S$

3. Dacă:  $B_K \neq \emptyset$ ;

atunci:  $D = D \cup \{L(u_i) / \text{pentru toate } u_i \in B_K\};$

$B = B \cup \{u_i / \text{pentru toate } u_i \in B_K\};$

$D_{K+1} = D_K - D;$

$B_{K+1} = B_K - B;$

se trece la pasul 4.

altfel:  $B_{K+1} = D_K;$

$D_{K+1} = B_K;$

se trece la pasul 4.

4.  $K = K+1$

5. Dacă:  $D_K \cup B_K = \emptyset$  ;

atunci: se trece la pasul 9.

altfel: se trece la pasul 6.

6.  $k_A = \max\{|L^{-1}(u_i) \cap B_K|, \text{ pentru toate } u_i \in B_K\}.$

7. Dacă:  $h_K = 0$  ;

atunci: se trece la pasul 3.

altfel: se trece la pasul 8.

8.  $D_K = D_{K-1} \cup \{u_i / \text{pentru toate unităile care au pe } |L^{-1}(u_i) \cap B_K| = h_K\},$

$B_K = B_{K-1} - D_K, \text{ se trece la pasul 4.}$

9. STOP.

In fig.3.2 se prezintă ordinograma de implementare a algoritmului 3.1.

In fază initială partitia  $(B, D)$  a sistemului  $S$  este vidă, nu se cunosc unităile defecte și funcțional corecte. La pasul următor, în algoritm se repartizează mulțimii  $D_K$  toate unităile din sistem găsite implicit defecte, iar în mulțimile  $B_K$  se repartizează unităile care nu sunt spe-

cificate ca implicit defecte. În acest fel în  $D_K$  ar putea să fie atât unități propriu-zise defecte, cât și unități funcțional corecte, pe cind în mulțimea  $B_A$  se vor repartiza doar unități corecte.

Dacă mulțimea  $B_A$  conține cel puțin o unitate corectă și stunci aceea unitate (sau unități) pot fi trecute în partită (B) conform lemei 3.1. Pe de altă parte unitățile corecte vor genera o diagnostică corectă, ceea ce implică că toate unitățile găsite defecte de unitatea  $u_i$  (unitățile) corectă se vor repartiza partitiei (D), conform corolarului 3.1. În continuare din mulțimile inițiale  $D_K$  și  $B_A$  se vor elimina unitățile găsite defecte, respectiv corecte și se trece la pasul următor(4) Dacă mulțimea  $B_A$  este vidă stunci rezultă că nu se poate preciza comportarea unităților din sistemul S.

În acestă situație setul de unități  $D_A$  va conține atât unități defecte cât și unități corecte. Îf cunoșcind că numărul de unități corecte depășește cu cel puțin o unitate numărul de unități defecte putem face afirmația că este mai probabil ca unitățile din setul  $D_A$  să fie funcțional corecte, decât defecte, ceea ce permite transferul unităților din setul  $D_A$  în setul  $B_A$ .

În pasul patru se trece la iterată următoare, iar în continuare se verifică dacă în cele două mulțimi  $B_A$  și  $D_A$  mai sunt unități a căror comportări nu o cunoaștem. Dacă nu mai sunt unități, stunci procesul de repartisare a unităților în cele două partitii e-a încheiat, identificindu-se în acest fel unitățile corecte și defecte din sistem pe baza sindromului dat.

În cazul că mai sunt unități neidentificate în cele două mulțimi se trece la pasul următor (6), unde pentru fiecare unitate din mulțimea  $B_K$  se caută unitățile care le testează. Unitățile din  $B_A$  testate și găsite defecte de cel mai mare număr de unități din  $B_K$ , presupuse că nu sunt defecte, vor fi trecute în mulțimea  $D_A$ , (pasul 8). Procedura continuă pînă cînd nici o unitate din  $B_K$  nu mai este găsită defectă, ceea ce implică că  $b_K=0$  și prin revenire la pasul 3, unitățile corecte respectiv unitățile implicit găsite defecte sunt repartizate partitilor corespunzătoare. Procedura continuă iterativ pînă se satisfacă relația  $L(B)=D$  și conform

corolarului 3.3, partitia  $(B, D)$  obtinuta devine unica asociata sindromului dat.




Fig.3.2

Pentru a demonstra ca algoritmul 3.1 este corect se va considera urmatoarea teorema:

-

**Teorema 3.1.** Dacă într-un sistem S sunt indeplinite condițiile de autotestabilitate, pentru defecte permanente:

- c1)  $n \geq 2t+1$
- c2) fiecare unitate este testată de cel puțin  $t$  alte unități.
- c3) Două unități nu se testează reciproc, astunci există cel puțin o unitate funcțională corectă în submulțimea  $B_k \subseteq S$  care să satisfacă relația:

$$L^{-1}(u_i) = \emptyset$$

după un număr adecvare de interacțiuni ale algoritmului 3.1. Demonstrația teoremei se va face discutând cazul cel mai defavorabil care apare în sistem. Se consideră că toate cele  $t$  unități defecte testează aceeași unitate corectă, ceea ce implică că va exista cel puțin o unitate corectă care va testa toate cele  $t$  unități defecte. În acest caz relația:

$$h_k = \max \{ |L^{-1}(u_i) \cap B_k|, \text{ / pentru toate } u_i \in B_k \} \quad (3.5)$$

va da un maxim sigur pentru cel puțin o unitate defectă și poate să mai dea un maxim pentru cazul cind toate unitățile defecte indică că unitatea corectă testată de ele este defectă.

Acest lucru implică că din mulțimea  $B_k$  se elimină respectiv se adaugă în  $D_k$  cel puțin o unitate defectă și cel mult același număr de unități funcțional corecte. Cazul cel mai defavorabil devine cind există paritate între unitățile defecte și corecte eliminate.

În continuare, la iterația următoare procesul se repetă, astfel că în final în mulțimea  $B_k$  rămâne cel puțin o unitate pentru care se indeplinește relația:

$$h_{k_i} = |L^{-1}(u_i) \cap B_k| = 0 \quad (3.6)$$

și din condiția cl :  $n \geq 2t+1$  rezultă că unitatea (unitățile) pentru care relația (3.6) este adevărată nu poate fi decât o unitate (unități) funcțional corecte, adică:

$$L^{-1}(u_i) = \emptyset, \text{ pentru } u_i \in B_k.$$

Dacă se răssegte cel puțin o unitate  $u_i$  corectă, aceasta va determina la rîndul ei cel puțin o unitate defectă :  $u_j \in L(u_i)$ . Numărul maxim de unități rămasse în sistem neiden-

tificate după prima trecere prin algoritm devine:

$$n-1 \geq 2(t-1) + 1 \quad (3.7)$$

sau:

$$n \geq 2(t-1) + 2$$

În următoarea trecere prin algoritm se vor găsi cel puțin două unități funcțional corecte, iar numărul maxim de unități rămasă neidentificate este:

$$n-2 \geq 2[(t-1) - 2] + 2 \quad (3.8)$$

sau:

$$n \geq 2(t-3) + 4$$

Procedura poate continua pînă la găsirea tuturor unităților corecte respectiv defecte.

În cazul cel mai defavorabil submulțimii  $B_k$  va conține pentru fiecare iterație K un număr de unități date de relația recursivă:

$$\text{pentru } K = 1, |B_1| = n \geq 2t+1$$

$$\text{pentru } K = 2, |B_2| = n-2 \geq 2(t-2) + 1$$

$$\text{pentru } K = 3, |B_3| = n-4 \geq 2(t-4) + 1$$

$$\text{pentru } K=t+1, |B_{t+1}| = n-2t \geq 2(t-2t) + 1 \quad (3.9)$$

sau  $n \geq 1$ ,

În urma procesului iterativ dat de relația (3.9) cel puțin o unitate corectă va fi identificată, și anume unitatea (unitățile) ce rămîn în submulțimii  $B_k$  cind  $L^{-1}(u_i) = \emptyset$ .

Teorema 3.1 confirmă că există cel puțin o unitate care este găsită corectă după parcurgerea algoritmului 3.1. La rîndul ei unitatea  $u_j$ , corectă, va indica că defectă cel puțin o unitate defectă. Algoritmul se va aplica în continuare unui subsistem ce prezintă același caracteristică ca și cel inițial.

În final după cel mult t treceri prin algoritm vor fi identificate toate unitățile cea ce permite obținerea partiției (S,D) corespunzătoare sindromului dat.

Prin implementarea algoritmului într-o unitate de comandă redondantă se elimină necesitatea alocării de memorie dicționarului de sincronizare. În cazul că sistemul este realizat într-o structură multimicroprocesor, algoritmul poate

fi prelucrat de unul dintre microprocesoarele funcțional corecte.

### 3.3. Metoda de diagnostă a defectelor prin utilizarea conceptului de matrice de incidentă

Conform celor arătate în capitolul 2, orice sistem S se poate descompune în n unități :  $u_1, u_2, \dots, u_n$ , și cărora proprietăți, și mod de interconexiune au fost prezентate, astfel încât sistemul să genereze un sindrom unic definit, care să caracterizeze o situație de defect, din sistem, și numai una.

Pe baza sindromului obținut, în urma executării unei rutine de test, și a matricei de interconexiune de test  $T = (t_{ij})$  ne propunem să obținem o a doua metodă de diagnostă a defectelor bazată pe conceptul de matrice de incidentă.

#### 3.3.1. Matricea de legătură și matricea de incidentă.

Matricea de legătură este definită să exprime într-o formă sintetică sindromul obținut pentru o interconexiune a sistemului dată.

Definiția 3.4. Prin matricea de legătură, vom defini o matrice sintetică a interconexiunilor de test și a rezultatelor (sindromelor) acestora, notată:  $MIRKT = (a_{ij})$ , unde elementele  $(a_{ij})$  ale matricei sunt valorile exprimate de relație (3.10)

$$a_{ij} = \begin{cases} 0 & \text{- dacă unitatea } u_i \text{ testează unitatea } u_j \text{ și consideră că aceasta este fără defect.} \\ 1 & \text{- dacă unitatea } u_i \text{ testează unitatea } u_j \text{ și consideră că aceasta este defectă.} \\ * & \text{- dacă unitatea } u_i \text{ nu are legătură de test directă cu unitatea } u_j. \end{cases}$$

$$a_{ii} = 0$$

pentru :  $i = 1, 2, \dots, n$

$$j = 1, 2, \dots, n$$

(3.10)

În acest fel o linie  $i$  din matricea  $MIRKT$  reprezintă unitatea  $u_i$  care testează iar coloana  $j$  reprezintă unitatea  $u_j$  de testat, iar elementele matricei exprimă rezultatele testelor.

Pe baza testelor considerate bune, din matricea  $MIRKT$  se va defini o matrice de incidentă a unui test complect, notată

cu  $MATEST = (r_{ij})$ .

Definiția 3.2. Matricea de incidentă,  $MATEST = (r_{ij})$  va avea următoarele valori pentru elementele sale [174,212] :

$$r_{ij} = \begin{cases} 1 & \text{- dacă unitatea } u_j \text{ consideră că unitatea } u_i \text{ este defectă, chiar dacă unitatea } u_i \text{ apreciază starea unității } u_j \text{ prin intermediul altrei unități.} \\ 0 & \text{în caz contrar.} \end{cases}$$

pentru:  $i = 1, 2, \dots, n$

$j = 1, 2, \dots, n$  (3.11)

Fiecare vector  $r_i$  de incidentă conține stările unităților  $u_j$  care sunt testate de către unitatea  $u_i$  direct sau prin intermediul altrei unități  $u_k$ , apreciată corectă de către unitatea  $u_i$ .

Vectorul  $\underline{r}_i$  se formează iterativ după relația următoare

$$\underline{r}_i = \begin{cases} \underline{r}_i^1 = \underline{e}_i \\ \underline{r}_i^k = \underline{r}_i^{k-1} \cup (\bigcup_{l=1}^m e_l \cap \overline{r}_{il}^{k-1}) \\ \underline{r}_i = \underline{r}_i^k \end{cases}$$

pentru:  $j = 1, 2, \dots, n$

$i = 1, 2, \dots, n$  (3.12)

Vectorul  $\underline{r}_i$  se obține în n pași. Valoarea finală a vectorului  $\underline{r}_i$  este atinsă atunci cind

$$\underline{r}_i^k = \underline{r}_i^{k+1} \quad (3.13)$$

unde:  $k \leq n$  reprezintă numărul iterării.

Matricea  $MATEST = (r_{ij})$  se obține cu următorul algoritm:

Algoritm 3.2:

1. Se formează matricea  $MIRET = (e_{ij})$ , după relație (3.10).
2. Se determină primul vector  $\underline{r}_i$  ( $i=1, j=1, 2, \dots, n$ ) în mod iterativ prin:
  - a)  $\underline{r}_i^1 = \underline{e}_i$ ; linia  $i$  a matricei  $MIRET$ , pentru:  $j=1, 2, \dots, n$ .
  - b)  $\underline{r}_i^k = \underline{r}_i^{k-1} \cup$  toate liniile  $e_j$  ale matricei  $MIRET$ , care au fost marcate prin valoarea binară "0" în vectorul

$r_i$  de la pasul 2.a.

c) reluarea ecuației de la pasul 2b, pînă cînd  $r_i^k$  și  $r_i^{k+1}$  nu mai produc nici o schimbare în forma vectorului  $\underline{r}_i$ .

3.  $i = i+1$ . Dacă  $i < n$ :

atunci se trece la pasul 2.

altfel se trece la pasul 4.

4. STUR.

Cu ajutorul algoritmului 3.2 se obține matricea MATEST =  $(r_{ij})$  prin care se specifică modul de transmitere a informațiilor de diagnostă prin întreaga structură a sistemului. Încărcă element  $r_{ij}$  reprezintă concluzia unității  $u_j$  referitoare la starea modului  $u_i$  ( $j=1,2,\dots,n$ ), chiar dacă unitatea nu este testată direct de  $u_i$ .

### 3.3.2. Detectie defectelor cu ajutorul matricei de incidentă.

Plecind de la algoritmul 3.2 de obținere a matricei de incidentă ne propunem să demonstrăm că această matrice poate fi utilizată la detectie defectelor într-o structură autotestabilă și că diagnoza ce se obține reflectă corect situația din sistem.

Pentru sistemul S analizat ce satisface următoarea ipoteză

#### Ipoteza 3.1

- c1) un sistem S se poate descompune în  $n$  unități.
- c2) Fiecare unitate poate diagnostica alte  $t$  unități.
- c3) Fiecare unitate este diagnosticată la rîndul ei de  $t$  unități.
- c4)  $n \geq 2t+1$
- c5) Două unități nu se testează reciproc.

În această situație se poate scrie următoarea teoremă:

Teorema 3.2: În matricea de incidentă, există cel puțin  $n-t$  vectori  $\underline{r}_i$  care sunt identici.

Demonstratia teoremei se va face pe baza observației după care a fost obținută matricea de incidentă MATEST. Se va ține cont că numărul de unități funcțional corecte trebuie să depășească cel puțin  $\frac{c}{t}$  unitate numărul de unități defecte; condiția c4 din ipoteza 3.1. Se pleacă de la vectorul  $a_i$  ce formează în prima iterație vectorul  $\underline{r}_i$ . Cum unitatea  $u_i$  testează

t alte unități și presupunind că  $u_i$  este fără defect, rezultă că diagoza acestor t unități este corectă. În urma diagnozei pot apărea două cazuri diferite.

Cazul a). Dacă toate unitățile t diagnozate sunt găsite defecte, de către unitatea  $u_i$ , rezultă că vectorul  $r_i = s_i$ . Iar procedura de diagnoză efectuată de unitatea  $u_i$  s-a încheiat. Celelalte n-t unități care nu sunt testate de  $u_i$  sunt corecte conform punctului 4 a ipotezei 3.1.

Cazul b). Dacă cel puțin o unitate  $u_k$  este păsită fără defect de unitatea  $u_i$  (presupusă corectă) rezultă că diagnoza acestei unități,  $u_k$ , este acceptată ca bună și se adaugă prin reuniune la diagnoza unității  $u_i$ , în pasul 2b al algoritmului 3.2. La rîndul ei unitatea  $u_k$  testează cel puțin o altă unitate, diferită de unitățile testate de  $u_i$  și această unitate  $u_j$ , va fi găsită defectă sau corectă. În situația că  $u_j$  este defectă procedura de formare a vectorului  $r_i$  s-a încheiat. Dacă  $u_j$  este găsită funcțional corectă de către unitatea  $u_k$ , aceasta se va găsi și ea în una din cele două cazuri. Procedura de obținere a vectorului  $r_i$  se termină cînd sunt păsite fie cele t defecte (dacă sunt) fie cînd  $r_i^k = r_i^{k+1}$ , ceea ce înseamnă că vectorul  $r_i$  este plin ( $j=1,2\dots n$ ) și că unitatea  $u_i$  s-a adăugat prin reuniune diagnozele tuturor unităților considerate de către ea ca funcțional corecte.

Conform punctului 4 din ipoteza 3.1, care specifică că numărul de unități corecte trebuie să depășească cu cel puțin o unitate pe cele defecte rezultă acum în mod evident că numărul de vectori  $r_i$ , ce sunt asociati unităților corecte sunt n-t. Iai mult cei n-t vectori  $r_i$  vor fi identici, deoarece în mod sigur unitățile corecte, prin diagnoza lor, vor reflecta situația reală din sistem.

Se pune în continuare întrebarea dacă cei n-t vectori  $r_i$  ce sunt identici nu cumva aparțin la două sau mai multe seturi de vectori. Pentru aceasta enunțăm următoarea teoremă:

Teorema 3.3. Într-un sistem S, cu  $n \geq 2t+1$  unități, unde t este numărul maxim de defecte ce pot fi localizate, există numai un singur set de vectori  $V(r_1, r_2 \dots r_n)$ , în matricea de incidentă, ce conține un număr  $m \geq n-t$  vectori identici.

Demonstrarea teoremei se face presupunind contrariu. Se

consideră că există două seturi de vectori cu un număr  $m_1$  respectiv  $m_2$  de vectori identici ce satisfac condițiile:

$$m_1 \geq n-t \quad (3.14)$$

$$m_2 \geq n-t \quad (3.15)$$

prin adunarea celor două relații (3.14) și (3.15) se obține:

$$m_1 + m_2 \geq 2n-2t \quad (3.16)$$

dar din modul de structurare a sistemului trebuie ca:

$$n \geq m_1 + m_2 \quad (3.17)$$

din relațiile (3.16) și (3.17) rezultă că:

$$n \geq m_1 + m_2 \geq 2n-2t \quad (3.18)$$

din condiția c4, ipoteza 3.1

$$n \geq 2t+1 \quad (3.19)$$

se obține:

$$n-1 \geq 2t \quad (3.20)$$

Inlocuind pe  $2t$  în relația (3.18) rezultă:

$$n \geq 2n-2t = 2n-n+1 = n+1 \quad (3.21)$$

ceea ce conduce în mod evident la concluzia că nu pot fi două seturi de vectori cu un număr  $m > n-t$  de vectori identici.

Pe baza teoremei 3.2 și 3.3 s-a constatat că în matricea de incidentă se obțin  $n-t$  vectori identici și acest set de vectori este unic.

Într-un a constata dacă matricea de incidentă MATHS1 reflectă corect situația de diagnoză din sistem și dacă pe baza acestei matrici se pot determina unitățile defecte respectiv cele funcționale corecte se enunță următoarea teoremă:

**Teorema 3.4:** Intr-un sistem S, cu  $n \geq 2t+1$  unități, unde  $t$  este numărul maxim de defecte ce pot fi localizate simultan, matricea de incidentă, obținută cu algoritmul 3.2, va pune în evidență toate unitățile defecte din sistem.

Într-un a demonstra teorema și implicit valabilitatea algoritmului 3.2, se fac următoarele precizări:

- numărul de unități fără defecte sunt cel puțin  $n-t$  (punctul 4 din ipoteza 3.1).

- numărul de vectori  $\underline{r_i}$  identici sunt cel puțin  $n-t$  (din

teorema 3.2).

- numărul seturilor de vectori ce conțin  $n-t$  vectori identici este unu (din teorema 3.3).

Rezultă că există un număr  $n-(n-t)$  vectori  $\underline{r_i}$  care diferează de cei  $n-t$  vectori identici și cum:

$$n-t > n-(n-t) = t \quad (3.22)$$

rezultă că cei  $n-t$  vectori identici nu pot corespunde decit unităților corecte, iar cei  $t$  vectori  $\underline{r_i}$  diferenți vor corespunde unităților defecte.

Vectorul  $\underline{r_i}$  resultant constituie o reuniune a diagnozelor tuturor unităților  $u_j$  considerate corecte de către unitatea  $u_i$ . Dacă unitatea  $u_i$  este cu adevărat corectă rezultă că  $\underline{r_i}$  reprezintă reuniunea diagnozelor a celor  $n-t$  unități și/sau corecte, ceea ce face ca vectorul  $\underline{r_i}$  să reprezinte diagnoze corectă a unității  $u_i$  asupra stăriilor celorlalte  $u_j$  unități, pentru  $j=1,2,\dots,n$ . Mai mult cum sunt  $n-t$  unități corecte vor rezulta că toate aceste unități au vectori  $\underline{r_i}$  identici conform teoremei 3.2.

Dacă unitatea  $u_i$  este defectă va rezulta că vectorul corespunzător  $\underline{r_i}$  obținut în urma reuniunii de diagnoze incorrecte, reflectă o situație de diagnozi falsă. Astfel de diagnoze incorrecte pot fi generate de  $t$  vectori  $\underline{r_i}$ .

Concluzia este că algoritmul 3.2 de obținere a matricei de incidentă generează cel puțin:

$$n-t \geq t+1 \quad (3.23)$$

vectori  $\underline{r_i}$  care reflectă în mod sigur situația de diagnostică corectă.

Pentru ca procedura de diagnostic să fie completă trebuie găsite  $n-t$  vectori identici. Procedura de comparare a vectorului  $\underline{r_i}$  fiecare cu fiecare este relativ simplă dar necesită un timp de găsire nejustificat de mare, în cazul cînd numărul de unități este mare. Pentru simplificarea procedurii de căutare a unităților defecte se propune următorul algoritm:

Algoritm 3.3:

1. Se inițializează vectorul  $\underline{\text{SUM}} = (v_j)$  cu zero, pentru  $j = 1,2,\dots,n$ .
2. Se inițializează  $j=1$ .
3. Se determină  $v_j = v_j + r_{ij}$ , pentru  $i=1,2,\dots,n$  și  $r_{ij}=1$ .

4. Dacă  $v_j > t$ ;

atunci: indicele  $j$  indică unitatea  $u_j$  defectă  
și se trage la pasul 5.

altfel: unitatea  $u_j$  este corectă și se  
trage la pasul 5.

5.  $j = j+1$

6. Dacă  $j \leq n$ :

atunci: se trage la pasul 5.

altfel: se trage la pasul 7.

7. SICR.

Într-un sistem  $S$ , cu  $n \geq 2t+1$  unități, în  
care numărul maxim de defecte simultan nu depășește  $t$  unități,  
o unitate  $u_j$  este defectă dacă și numai dacă valoarea  $v_j > t$ ,

unde  $v_j$  este un element al vectorului SUM obținut prin algorit-  
mul 3.3.

Demonstrarea teoremei se face pe baza consecințelor ce re-  
sultă din teoremele 3.2, 3.3 și 3.4.

Se face constatarea că dacă cau  $t+1 = n-t$  vectori  $r_i$  iden-  
tici (teorema 3.2) formează un set de vectori unic (teorema 3.3)  
care reprezintă diagnoza corectă (teorema 3.4) atunci elementii  
 $r_{ij}$  a vectorului  $r_i$ , care sunt egali cu unu, vor indica unită-  
țile  $j$  defecte. În matricea MATEST=( $r_{ij}$ ) vor exista deci,  $t$  co-  
loane ( $j$ ) pentru care numărul de "1" va fi cel puțin  $t+1$ . Dacă  
fiecarei coloane din matricea MATEST să se asocieze un contor ( $v_j$ )  
care să crească cu fiecare de "1" pe coloana respectivă, va  
rezulta că prin simpla comparare a elementului vectorului  
SUM =  $(v_1, v_2, \dots, v_n)$  se poate determina unitățile defecte decă:

$$v_j \geq t+1 > t \quad (3.24)$$

respectiv unitățile funcțional corecte dacă:

$$v_j \leq t \quad (3.25)$$

Utilizarea matricei de incidentă la determinarea diagnozei  
într-un sistem elimină, ca și la metoda utilizării defectului  
implicit, necesitatea unui dispozitiv de diagnoză care să uti-  
lizeze o memorie redondantă, de mare capacitate. Totodată cele  
două metode sunt relativ simplu de implementat prin hard. Mai


mult, în sistemele cu structură multimicroprocesor, algoritmi propuși pot fi prelucrați de unul sau mai multe microprocesoare ce funcționează sigur corect. Implementarea prin hard sau soft a algoritmului propuși depinde de modul și gradul în care proiectantul sistemului dorește să finalizeze structura autotestabilă. În capitolul 5 se propune o soluție posibilă.

#### 3.4. Implementarea algoritmilor de diagnoză.


În acest paragraf se vor prezenta rezultatele experimentale privind implementarea algoritmilor de diagnoză prin simularea unor structuri de sisteme autotestabile (SAT).

##### 3.4.1. Implementarea metodelor de diagnoză prin simularea unor SAT.

Pentru implementarea celor două metode de diagnoză se propun două structuri de SAT, care satisfac condițiile de testabilitate stabilite în capitolul 2. Cele două SAT sunt reprezentate în fig. 3.3 și respectiv 3.4, pentru cazul unor



MCONEX							
1	2	3	4	5	6	7	
0	1	1	1	0	0	0	
2	0	0	1	1	0	0	
3	0	0	0	1	1	0	
4	0	0	0	0	1	1	
5	1	0	0	0	1	1	
6	1	1	0	0	0	1	
7	1	1	0	0	0	1	



MCONEX							
1	2	3	4	5	6	7	
1	0	1	0	1	0	1	0
2	0	0	1	0	1	0	1
3	1	0	1	0	1	0	0
4	0	1	0	0	1	0	1
5	1	0	1	0	0	1	0
6	0	1	0	1	0	0	1
7	1	0	1	0	0	0	0

Fig. 3.3

interconexiuni de test simetrice sau asimetrice împreună cu

Fig. 3.4

matricea conexiunilor de test. Pentru exemplificarea modului de diagnostă a unui SAT, cele două metode de diagnostă; metoda de diagnostă prin utilizarea matricei de incidentă (MDM) și metoda de diagnostă prin utilizarea defectelor implicate (MDDI) se prezintă în paralel. Piese care din cele două metode de diagnostă sunt astfel reprezentate încit să se observe în mod sugestiv principalele etape parcursă pentru obținerea rezultatelor finale; unitățile defecte, respectiv unitățile funcțional corecte.

Pentru cazul de diagnostă a unei SATce se poate descompune în opte unități funcționale, cu proprietățile specificate; numărul maxim de unități defecte simultan ce sunt detectate, la un moment dat, nu pot depăși valoarea  $t=3$ . Trebuie precizat că pentru anumite cazuri particulare există posibilitatea detecției și a unui număr de defecte mai mare decât  $t$  unități.




Fig. 3.5




Fig. 3.7

Mărimea  $t$  este numărul de unități maxim ce pot fi sigur detectate.

In cazul prezenței a unor defecte permanente în fig. 3.6 și 3.8 se arată principalele etape ale celor două metode de diagnostă, prezентate în paralel, pentru cazul unui SATsimetric, respectiv SAT

**DIAGNOZA UNUI SISTEM CU STRUCTURA INTERCONEXIUNILOR DE TEST  
SIMETRICE IN CAZUL DEFECTELOR PERMANENTE**

**DIAGNOZA PRIN**

**UTILIZAREA**

**MATRICEI DE INCIDENTA**

**DIAGNOZA PRIN**

**UTILIZAREA**

**DEFECTELOR IMPLICATE**

**NUMARUL UNITATILOR DIN SISTEM: 7**

**NUMARUL MAXIM DE UNITATI DEFECTE DIN SISTEM: 3**

**UNITATILE DEFECTE :  $u_1, u_2, u_5$**

**SINDROM POSIBIL:**

$u_{12} u_{15} u_{18} u_{23} u_{24} u_{25} u_{34} u_{35} u_{36} u_{45} u_{46} u_{47} u_{56} u_{57} u_{58} u_{67} u_{61} u_{62} u_{71} u_{72} u_{73}$

$x \geq x \times x \times 0 1 0 1 0 0 x x x 0 1 1 1 0$

$x = \{0, 1\}$

**SINDROM OBTINUT:**

$1 0 1 0 1 0 0 1 0 1 0 0 1 1 1 0$

**MIREX = ( $a_{ij}$ )**

	1	2	3	4	5	6	7
①	1	0	.	.	.	.	.
②	.	0	1	0	.	.	.
3	.	.	0	1	0	.	.
4	.	.	.	1	0	0	.
5	0	.	.	.	1	1	.
6	1	1	.	.	.	0	.
7	1	1	0	.	.	.	.

**MATEST = ( $r_{ij}$ )**

$$r_1^1 = a_1 = .1 0 1 . . .$$

$$\underline{\underline{r_1^2 = r_1}} \quad a_2 = .1 0 1 1 0 .$$

$$\underline{\underline{r_1^3 = r_1}} \quad a_3 = \underline{1} 1 0 1 1 0 0$$

$$\underline{\underline{r_1^4 = r_1}} \quad a_4 = \underline{1} 1 0 1 1 0 0$$

$$\underline{\underline{r_1^5 = r_1}} \quad r_1 = 1 1 0 1 1 0 0$$

	1	2	3	4	5	6	7
1	1	.	0	1	1	0	0
2	1	1	0	1	1	1	1
3	1	1	0	0	1	0	0
4	1	1	0	0	1	0	0
5	1	1	0	1	.	1	1
6	1	1	0	0	1	0	0
7	1	0	0	1	0	0	0

**SUM = 7,7,0,3,7,2,2**

**UNITATII GASITE DE DEFECTE**

$u_1, u_2, u_5$

1.  $L(u_1) = \{u_2, u_4\}$        $L^{-1}(u_1) = \{u_6, u_7\}$
2.  $L(u_2) = \{u_4\}$        $L^{-1}(u_2) = \{u_1, u_6, u_7\}$
3.  $L(u_3) = \{u_5\}$        $L^{-1}(u_3) = \emptyset$
4.  $L(u_4) = \{u_5\}$        $L^{-1}(u_4) = \{u_1, u_2\}$
5.  $L(u_5) = \{u_6, u_7\}$        $L^{-1}(u_5) = \{u_3, u_4\}$
6.  $L(u_6) = \{u_1, u_2\}$        $L^{-1}(u_6) = \{u_5\}$
7.  $L(u_7) = \{u_1, u_2\}$        $L^{-1}(u_7) = \{u_3\}$

**2.  $D_1 = \{u_1, u_2, u_4, u_5, u_6, u_7\}$**

**$B_1 = \{u_3\}$**

**$B = \{u_3\}$**

**3.  $D_2 = \{u_1, u_2, u_4\}$**

**$B_2 = \{u_6, u_7\}$**

**$5. h_2(6) = |L^{-1}(u_6) \cap B_2| = 0$**

**$h_2(7) = |L^{-1}(u_7) \cap B_2| = 0$**

**6.  $B = B_1 \cup B_2 = \{u_3, u_6, u_7\}$**

**$D = D_1 \cup L(u_6) \cup L(u_7)$**

**$= \{u_1, u_2, u_5\}$**

**7.  $D_3 = \emptyset$**

**$B_3 = \{u_4\}$**

**$B = \{u_3, u_4, u_6, u_7\}$**

**9.  $D = \{u_1, u_2, u_5\}$**

**UNITATII GASITE DE DEFECTE**

$u_1, u_2, u_5$

**Fig. 3.6**

**DIAGNOZA UNUI SISTEM CU LUMINATURA INTERCONEXIUNILOR DE TEST ASIMETRICA IN CAZUL DEFECTELOR PERMANENTE**

**DIAGNOZA PRIN UTILIZAREA MATRICEI DE INCIDENTA**

**NUMARUL DE UNITATI DIN SISTEM : 7**

**NUMARUL MAXIM DE UNITATI DEFECTE DIN SISTEM : 3**

**UNITATI DEFECTE : 1, 2, 3**

SINDROM:  
 $\begin{matrix} u_1 & u_4 & u_5 & u_6 & u_{23} & u_{27} & u_3 & u_{34} & u_{36} & u_{42} & u_{45} & u_7 & u_9 & u_{53} & u_{36} & u_{62} & u_{54} & u_{57} & u_{71} & u_{22} & u_{75} \\ 1 & X & X & X & X & X & X & 1 & 0 & 0 & 1 & 1 & 0 & 1 & 0 & 0 & 1 & 0 & 1 & 1 & 0 \end{matrix}$

SINDROM OBTINUT:

$\begin{matrix} 0 & 1 & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 1 & 0 & 0 & 1 & 0 & 1 & 0 & 0 & 1 & 1 & 0 \end{matrix}$

**MIRAT**

	1	2	3	4	5	6	7
①		0	1	0			
②			0	1	1		
③	1		1	0			
4		1		0	0		
5			1		0		
6		1	0	0	0		
7		1	1	0	0		

**MATEST**

	1	2	3	4	5	6	7
1	1	1	1	1	1	0	1
2	1	1	1	1	1	0	1
3	1	1	1	1	0	0	1
4	1	1	1	0	0	0	0
5	1	1	1	0	0	0	0
6	1	1	1	0	0	0	0
7	1	1	1	0	0	0	0

SUM = {7, 7, 7, 3, 2, 0, 2}

**UNITATI GASITE DEFECTE**

$u_1, u_2, u_3$

**DIAGNOZA PRIN UTILIZAREA DEFECTELOR IMPLICATE**

1.  $L(u_1) = \{u_4\}$        $L^{-1}(u_1) = \{u_3, u_5, u_7\}$
- $L(u_2) = \{u_5, u_7\}$        $L^{-1}(u_2) = \{u_4, u_6\}$
- $L(u_3) = \{u_1, u_4\}$        $L^{-1}(u_3) = \{u_5, u_7\}$
- $L(u_4) = \{u_2\}$        $L^{-1}(u_4) = \{u_1, u_3\}$
- $L(u_5) = \{u_1, u_3\}$        $L^{-1}(u_5) = \{u_2\}$
- $L(u_6) = \{u_2\}$        $L^{-1}(u_6) = \emptyset$
- $L(u_7) = \{u_1, u_3\}$        $L^{-1}(u_7) = \{u_2\}$

2.  $D_1 = \{u_1, u_2, u_3, u_4, u_5, u_7\}$

$B_1 = \{u_6\}$

3.  $B = \{u_6\}$

$D = \{u_2\}$

4.  $D_2 = \{u_1, u_3, u_4\}$

$B_2 = \{u_5, u_7\}$

5.  $b_2(5) = 0$

$b_2(7) = 0$

6.  $B = \{u_5, u_6, u_7\}$

$D = \{u_1, u_2, u_3\}$

7.  $D_3 = \emptyset$

$B_3 = \{u_4\}$

8.  $B = \{u_4, u_5, u_6, u_7\}$

$D = \{u_1, u_2, u_3\}$


**UNITATI GASITE DEFECTE**

$u_1, u_2, u_3$

Fig. 3.8

asimetric, împreună cu ordinograma de principiu (fig.3.6 și fig.3.7) în casul utilizării MDDI. Întrucât ordinograma din fig.3.2 descrie algoritmul folosit.

In fig.3.6 se prezintă și modul de obținere a vectorului  $r_1$  a matricei MATEST.



**Fig.3.9**  
Simularea metodelor de diagnosă pentru SAT în situație că în sistem există defecți permanente și intermitente se

descrie prin ordinograme din fig.3.9. Diagnoza se va executa in două faze. In prima fază pentru structura inițială a conexiunilor de test se obține o diagnoză parțială, care specifică unitățile găsite defecte în această fază. În fază următoare se realizează o schimbare a interconexiunilor de test, conform algoritmului 2.2. Setul de unități defecte obținut în urma diagnozei din etapa a doua se vor intersecta cu setul de unități defecte determinate în prima fază a diagnozei. Rezultatul intersecției determină unitățile sigur defecte (permanent sau intermitent). Prin eliminarea unităților sigur defecte pot să rămână unități asupra cărora metodele de diagnoză nu pot da un răspuns ferm. Ceea ce se poate preciza este că din setul de unități rămase, sigur una sau mai multe unități sunt defecte intermitente, care nu au fost testate în mod corespunzător. În acest caz se obține o diagnoză incompletă dar nu incorrectă (fig.3.10).

Etapa următoare ar consta fie în înlocuirea unităților sigur defecte cu unități funcțional corecte, fie repetarea unor rutini de test asupra unităților presupuse defecte.

Modul de rezolvare depinde de la caz la caz.

Metodele de diagnoză s-au verificat prin simularea unor SAT în FORTRAN.

Listingul celor trei rutini de simulare: SIMTEST, SIMALTEST și SIMILTEST, pentru diagnoza unor SAT simetrice, asimetrice, în cazul prezenței unor defecte permanente, respectiv diagnoza unor SAT în prezența unor defecte intermitente, sunt prezentate în programele PR 3.1; PR 3.2 și PR 3.3, împreună cu rezultatele obținute pentru un caz cercetare.

Programele sunt generale putindu-se verifica metodele de diagnoză pentru un n oricăr de mare.

In această etapă a cercetării nu ne putem pronunța asupra uneia dintre cele două metode, decarece în funcție de sindromul obținut timpul de răspuns cel mai favorabil înclină spre o metodă sau alta.

**DIAGNOZA UNUI SISTEM IN CAZUL UNOR DEFECTE PERMANENTE SI  
INTERMITENTIE**

**DIAGNOZA PRIN  
UTILIZAREA  
MATRICEI DE INCIDENTA**

**UNITATI DEFECTE PERMANENTE :  $u_1, u_2$**

**UNITATI DEFECTE INTERMITENT:  $u_3$**

**DIAGNOZA PRIN  
UTILIZAREA  
DEFECTELOR IMPLICATE**

**SINDROM**  
 $C_1 C_3 C_4 C_{14} C_{23} C_{24} C_{25} C_{34} C_{35} C_{36} C_{45} C_{46} C_{47} C_{56} C_{57} C_{64} C_{67} C_{68} C_{69} C_{72} C_{73}$   
 1 0 1 0 1 0 1 0 0 0 0 0 0 0 1 0 1 1 1 1 0

**MIRET**

MIRET 1						
1	2	3	4	5	6	7
①	1	0	1	.	.	.
②	.	.	0	1	0	.
③	.	.	.	1	0	0
4	.	.	.	.	0	0
5	1	.	.	.	0	0
6	1	1	.	.	.	0
7	1	1	0	.	.	.

1.  $L(u_1) = \{u_2, u_4\}$     $L^{-1}(u_1) = \{u_5, u_6, u_7\}$   
 $L(u_2) = \{u_4\}$     $L^{-1}(u_2) = \{u_1\}$   
 $L(u_3) = \{u_4\}$     $L^{-1}(u_3) = \emptyset$   
 $L(u_4) = \emptyset$     $L^{-1}(u_4) = \{u_1, u_2, u_3\}$   
 $L(u_5) = \{u_1\}$     $L^{-1}(u_5) = \emptyset$   
 $L(u_6) = \{u_1, u_2\}$     $L^{-1}(u_6) = \emptyset$   
 $L(u_7) = \{u_1, u_2\}$     $L^{-1}(u_7) = \emptyset$

**MATEST**

MATEST 1						
1	2	3	4	5	6	7
1	1	0	1	0	0	0
2	1	0	1	0	0	0
3	1	1	0	1	0	0
4	1	1	0	1	0	0
5	1	1	0	1	0	0
6	1	1	0	1	0	0
7	1	1	0	1	0	0

2.  $D_1 = \{u_1, u_2, u_4\}$   
 $B_1 = \{u_3, u_5, u_6, u_7\}$

3.  $B = \{u_3, u_5, u_6, u_7\}$   
 $D = \{u_1, u_2, u_4\}$

**UNITATII GASITE DEFECTE IN PRIMA ETAPA:**

**$u_1, u_2, u_4$**

SINCRON													
1	2	3	4	5	6	7	8	9	10	11	12	13	14
1	0	1	0	1	0	0	1	1	0	1	0	1	1
2	1	0	1	0	1	0	1	0	1	0	1	0	1
3	0	1	0	1	0	1	0	1	0	1	0	1	0
4	0	0	1	0	1	0	0	1	0	1	0	0	1
5	1	1	0	1	0	1	1	0	1	0	1	1	0
6	1	0	0	1	0	1	0	0	1	0	1	0	0
7	1	1	0	0	1	0	1	0	1	0	1	0	1
8	1	1	0	0	1	1	1	1	0	1	1	1	1
9	1	0	0	1	0	1	0	0	1	0	1	0	1
10	1	1	0	0	1	1	1	1	0	1	1	1	0
11	0	1	1	0	0	1	1	1	1	0	1	1	0
12	0	0	1	1	0	0	1	1	1	0	1	1	0
13	1	0	0	1	0	1	0	0	1	0	1	0	1
14	0	1	0	0	1	0	1	0	0	1	0	1	0

MIRET													
MIRET 2													
1	1	0	1	0	1	0	1	0	1	0	1	0	1
2	1	0	1	0	1	0	1	0	1	0	1	0	1
3	0	1	0	1	0	1	0	1	0	1	0	1	0
4	0	0	1	0	1	0	0	1	0	1	0	0	1
5	1	1	0	0	1	0	1	0	1	0	1	0	1
6	1	0	0	1	0	1	0	0	1	0	1	0	0
7	1	1	0	0	1	0	1	0	1	0	1	0	1
8	1	1	0	0	1	1	1	1	0	1	1	1	0
9	0	1	1	0	0	1	1	1	1	0	1	1	0
10	0	0	1	1	0	0	1	1	1	0	1	1	0
11	1	0	0	1	0	1	0	0	1	0	1	0	1
12	0	1	0	0	1	0	1	0	0	1	0	1	0
13	0	0	1	1	0	0	1	0	0	1	0	1	0
14	1	0	0	1	0	1	0	0	1	0	1	0	1

MATEST													
MATEST 2													
1	1	4	7	3	6	2	5	1	1	0	1	0	1
2	1	1	0	1	0	1	0	1	1	0	1	0	1
3	1	0	0	1	0	1	0	1	1	0	0	1	0
4	1	1	0	0	1	0	1	0	1	1	0	0	1
5	1	0	0	1	0	1	0	0	1	0	1	0	0
6	1	1	0	0	1	1	1	1	0	1	1	1	1
7	1	1	0	0	1	1	1	1	0	1	1	1	1
8	1	0	0	1	0	1	0	0	1	0	1	0	1
9	1	1	0	0	1	1	1	1	0	1	1	1	1
10	0	1	0	0	1	0	1	0	0	1	0	1	0
11	0	0	1	1	0	0	1	0	0	1	0	1	0
12	1	0	0	1	0	1	0	0	1	0	1	0	1
13	0	1	0	0	1	0	1	0	0	1	0	1	0
14	0	0	1	1	0	0	1	0	0	1	0	1	0

1.  $L(u_1) = \{u_3, u_4\}$        $L^{-1}(u_1) = \{u_2, u_5, u_6\}$
2.  $L(u_4) = \{u_3\}$        $L^{-1}(u_4) = \{u_1, u_2\}$
3.  $L(u_7) = \{u_2\}$        $L^{-1}(u_7) = \emptyset$
4.  $L(u_3) = \{u_5, u_6\}$        $L^{-1}(u_3) = \{u_1, u_4\}$
5.  $L(u_6) = \{u_1, u_2\}$        $L^{-1}(u_6) = \{u_3\}$
6.  $L(u_2) = \{u_1, u_4\}$        $L^{-1}(u_2) = \{u_6, u_7\}$
7.  $L(u_5) = \{u_1\}$        $L^{-1}(u_5) = \{u_3\}$
8.  $D_1 = \{u_1, u_4, u_3, u_6, u_2, u_5\}$
9.  $B_1 = \{u_7\}$
10.  $B = \{u_7\}$
11.  $D = \{u_2\}$
12.  $D_2 = \{u_1, u_4, u_3, u_6, u_5\}$
13.  $B_2 = \emptyset$
14.  $h_2(u_1) = 2$
15.  $h_2(u_4) = 1$
16.  $h_2(u_3) = 2$
17.  $h_2(u_6) = 1$
18.  $h_2(u_5) = 1$
19.  $D_3 = \{u_1, u_3\}$
20.  $B_3 = \{u_4, u_6, u_5\}$
21.  $h_3(u_4) = 0$
22.  $h_3(u_6) = 0$
23.  $h_3(u_5) = 0$
24.  $D = \{u_1, u_2, u_3\}$

#### UNITATI GASITE DEFECTE IN ETAPA A DOUA:

$u_1, u_2, u_3$

$LD1 = \{u_1, u_2, u_4\}$   
 $LD2 = \{u_1, u_2, u_3\}$   
 $LDS = \{u_1, u_2\}$   
 $LD = \{u_1, u_2, u_3, u_4\}$   
 $LDI = \{u_3, u_4\}$

UNITATI SIGUR DEFECTE :  $LDS = \{u_1, u_2\}$

DIAGNOZA INCOMPLECTA: nu se poate preciza starea unităților  $u_3$  și  $u_4$ , ceea ce implică testarea suplimentară a acestor unități.

Fig. 3.10

## CAPITOLUL 4

### DIAGNOZA UNITĂILOR FUNCȚIONALE

#### 4.1. metode de diagnostă a unităilor funcționale

Plecind de la structura unui sistem S, deasemblat în n unități funcționale, care satisfac ipoteza 2.1, se poate obține un sistem autotestabil, dacă interconexiunile de test respectă structura propusă în capitolul 2. În urma experimentului de test rezultă un sindrom. În baza sindromului, care exprimă situația de defect din sistem, se poate ajunge, cu ajutorul algoritmilor de diagnostă din capitolul 3, la situația cînd una sau mai multe unități, din sistem, sunt indicate ca defecte. Se poate存在问题 in continuare de a găsi o metodă de testare a acestor unități funcționale, pentru localizarea defectului. În principiu fiecare unitate funcțională este constituită să realizeze o anumită sarcină, pentru care este prevăzută în sistem, plus să aibă posibilitatea de a genera stimuli de test spre una sau mai multe unități funcționale din sistem și să poată evalua răspunsul unității testate. Practic o astfel de unitate funcțională este constituită dintr-o unitate de comandă prevăzută cu o unitate de memorie. În cadrul unei structuri multiprocesor, aceste unități pot fi realizate dintr-un microprocesor și o memorie. Dintre toate blocurile unui sistem de calcul, cele care s-au bucurat de o atenție sporită în domeniul testării au fost blourile de memorie. Acestea prezintă o particularitate, care le face mai ușor testabile, și anume, regularitatea structurii interne [182, 210, 212].

Unitatea de comandă dintr-un sistem numeric, indiferent cum este realizată, prezintă dezavantajul că diferă de la un sistem la altul, ceea ce impune să se aleagă unor metode particolare de testare. În plus datorită complexității acestora devine foarte dificil de abordat problematica testării dintr-un punct de vedere general. Problema găsirii unor metode general valabile pentru testarea unităților de comandă, care să potă fi utilizate într-un număr cît mai mare de cazuri particolare, a consti-

tuit o preocupare majoră a proiectanților de sisteme numerice, fără să se ajunge la un consens în acest domeniu.

Prin unitate de comandă vom înțelege orice bloc care generează o secvență de comenzi (microcomenzi), spre alte blocuri, necesare pentru executarea unui algoritm de funcționare [15]. În principiu orice dispozitiv de comandă poate fi privit ca un circuit secvențial. În literatură s-au desprins două concepții privind testarea unităților de comandă: testarea pe blocuri mici și adoptarea unor tehnici de proiectare care să faciliteze testarea acestora prin metode de autoverificare [20].

Prima metodă constă în partajarea UC în subensemble care pot fi testate prin procedee adecvate circuitelor secvențiale [30, 153, 77, 212]. Divizarea în subensemble devine necesară în special în cazul rețelelor de circuite secvențiale asincrone mari pentru care soluțiile generale și practice, pentru testare, încă nu și-au păsit rezolvarea [115]. Obținerea experimentului de test pentru circuitele secvențiale, prezentă la ora actuală încă o problemă complexă, iar metodele prezentate nu acoperă un domeniu general valabil. Mai mult metodele de generare automată a stimulilor de test folosesc algoritmi complicați, ce sunt greu de implementat pe calculator.

A doua metodă constă în adoptarea unor tehnici de proiectare care să faciliteze o testare mai eficientă a unităților de comandă, prin adăugarea unor elemente hard suplimentare. În acest domeniu există o diversitate de soluții care preconizează modificări la toate nivelele unui sistem. Metoda poate conduce la creșterea necesarului de componente pînă aproape la dublu [30].

#### 4.2. Testarea pe blocuri mici

În principiu această metodă constă în elaborarea vectorilor stimuli de test pentru determinarea experimentului de test la scheme secvențiale. Raportat la problema similară pentru scheme combinaționale [4, 5, 23, 30, 65, 77, 212, 97], elaborarea vectorilor de stimuli de test pentru schemele secvențiale prezintă o creștere în complexitate datorată în esență următoarelor aspecte:

- aducerea schemei într-o stare cunoscută, acceptată drept initială,
- creșterea numărului de teste prin multiplicare cu doi, corespunzător fiecărui element de memorare din cadrul schemei

secvențiale.

- stările interne, ce reprezintă funcțiile de memorare, nu sunt observabile și nici direct controlabile.

In timp ce pentru testarea unui defect în circuitele combinaționale este suficient aplicarea unui singur test și urmărirea rezultatului, la circuitele secvențiale, pentru testarea unui defect este necesară o secvență de test și o analiză corespunzătoare a acestora [74, 75, 91, 118, 131, 139, 153, 163, 100].

In fig.4.1. se reprezintă modelul lui Huffman pentru circuite secvențiale sincrone, dacă semnalul de tact este present, respectiv asincrone, dacă semnalul de tact nu este atașat schemei [58,77].




Fig.4.1

In general la testarea circuitelor secvențiale asincrone se pot utiliza aceleși metode folosite la testarea circuitelor secvențiale sincrone, cu observația că în acest caz apar o serie de probleme suplimentare care trebuie să fie rezolvate în cazul testării circuitelor secvențiale asincrone:

- apariția hazardurilor statice și dinamice;
- imposibilitatea repetării același semnal de intrare, deoarece circuitul este conceput să răspundă numai la schimbarea semnalelor de intrare.
- apariția unor căi critice.
- posibilitatea apariției oscilațiilor între două stări.

Pentru depășirea acestor probleme, la realizarea experimentului de test se introduc unele restricții suplimentare, fără de testarea circuitelor secvențiale sincrone, și anume:

- tabelul de adevăr, al circuitului co ect, constituie unică legătură.

- defectele să nu fie ciclice.

- numărul de stări să nu crească ca rezultat al apariției unui defect.

Procedurile cunoscute în literatură abordează în manieră diferită soluționarea aspectelor amintite, legate de testarea circuitelor sevențiale. În acest sens procedurile de test se pot împărti:

- a) clase procedurilor algoritmice
- b) metode de identificare a mărinilor.
- c) metode de testare prin simulare.

#### 4.2.1. Proceduri de testare algoritmică.

În principiu metodele de testare algoritmică constau în sensitivizarea căilor de acces a informațiilor de la intrare spre ieșire și transmiterea defectului din punctul de apariție spre bornele de ieșire a schemei spre a putea fi identificat. Cele mai cunoscute metode de testare algoritmică sunt:

- a) Metoda algoritmului D-extinsă
- b) Metoda derivatelor temporale
- c) Metoda tabelelor de adevăr.

##### 4.2.1.1. Metoda algoritmului D-extinsă.

Este o metodă de sensitivizare a căilor multiple. Metoda a fost preluată de la circuitele combinaționale și extinsă la circuitele sevențiale [58, 77, 212].

Testarea unui circuit sevențial, format dintr-un circuit combinațional și o memorie de stări (Fig.4.1) se poate face prin deschiderea buclei de reacție și înlocuirea memoriei de stare printr-un circuit combinațional la momentul  $t-1$ . Ieșirile circuitului combinațional la momentul  $t-1$  sunt considerate pseudoeșiri ( $P_a$ ), care devin, pentru circuitul combinațional următor la momentul  $t$ , pseudointrări ( $P_e$ ). În fig.4.2 se arată un circuit sevențial considerat ca o mulțime semirință de celule combinaționale.




Fig.4.2

unde:

$$P_{e_i}^{t-1} = P_{e_i}^t \quad \text{pentru } i = 1, 2, \dots, n \quad (4.1)$$

Un defect singular în circuitul sequential devine un defect multiplu în multimea celulelor combinaționale; cîte un defect singular în fiecare celulă combinațională.

Problema găsirii unei secvențe de test pentru un astfel de circuit este echivalentă cu testarea unui circuit combinațional cu defecte multiple. În acest caz se consideră ca intrări diferențiale să corespundă intrării, dar la momente diferențiale de timp.

Pentru că celulele combinaționale va rezulta următoarea secvență de test obținută iterativ în timp [212].

$$T_F = (x_1 \dots x_k)^{t-(l+1)} (x_1 \dots x_k)^{t-l} \dots (x_1 \dots x_k)^t \quad (4.2)$$

Vectorii  $(x_1 \dots x_k)$  la fiecare moment se obțin pe baza algoritmului D [77], care detectează un anumit defect considerat, în sensul că defectul se va propaga prin celulele combinaționale spre o ieșire observabilă.

Dacă nu se găsește nici o secvență de test pentru un defect considerat, se măregte numărul de celule combinaționale, luat inițial în considerare, măringind astfel și gradul defectului multiplu. Se reia determinarea secvenței de test pentru nouă împărțire. Procesul se continuă iterativ pînă se găsește secvențele de test care să acopere toate defectele.

Algoritmul D (Roth) astfel conceput poate fi aplicat atât circuitelor secerentiale sincrone cît și asincrone, unde

testul se consideră ca variabilă logică la momentele stabiliște. Pentru a elimina hazardurile, în urma aplicării seturilor de test obținuți prin deschiderea buclei, este indicat să se verifice stimuli de test prin simulare.

Dezavantajul procedurii constă în faptul că se poate aplica doar circuitelor secvențiale de dimensiuni mici și nu poate garanta lungimea minimă a secvențelor de test.

O extindere a metodei algoritmului D se prezintă în [58]. Metoda presupune reprezentarea elementelor secvențiale sub formă unor elemente pseudocombinatoriale. Acestea pe lângă intrările obișnuite mai posedă și pseudointrări, constituite din stările initiale ale elementelor secvențiale.

Prin aplicarea metodei de sensitivizare a căilor logice ale circuitului pseudocombinatorial se obțin printr-un procedeu specific metodei, secvențe de test finale formate dintr-o secvență de initializare și din secvența de propagare a defectului de-a lungul căilor logice.

Metoda a fost aplicată pe circuite secvențiale sincrone integrate pe scară medie și mică (MSI, SSI).

#### 4.2.1.2. Metoda derivatelor temporale.

Metoda a fost concepută pentru scheme combinatoriale, fiind extinsă și la scheme secvențiale prin introducerea variabilei de timp în plus [58, 77, 153, 212].

In principiu această metodă pleacă de la considerentul că fiecare circuit poate fi descris printr-o ecuație booleană de forma:

$$y = f(x_1, \dots, x_k) \quad (4.3)$$

In cazul testării, se impune stabilirea seturilor de test care pot detecta schimbări ale intrărilor la ieșiri. Acest lucru poate fi exprimat prin derivarea funcției în raport cu variabilele de intrare:

$$\frac{dy}{dx_k} = f(x) + f(\bar{x}) \quad (4.4)$$

Derivata unei funcții,  $y$  după variabila  $x_k$  este "1" dacă la o modificare a lui  $x_k$  și  $y$  se modifică, ceea ce se poate exprima cu relația:

$$\frac{dy}{dx_k} = f(x_k=0) \oplus f(x_k=1) \quad (4.5)$$

Derivind pe  $y$  funcție de toate variabilele de intrare se obține setul de teste:

$$T_g(\underline{x}) = \left\{ (\underline{x}, \underline{dx}) / \text{pentru } (dx_k \frac{dy}{dx_k} = 1) \right\} \quad (4.6)$$

unde:  $dx_k$  este derivata lui  $x_k$  obținută prin fixarea lui  $x_k=1$  și apoi  $x_k=0$ .

$\frac{dy}{dx_k}$  este derivata lui  $y$  funcție de variabila  $x_k$  conform relației (4.5).

În felul acesta se testează comportarea circuitului în raport cu fiecare variabilă de intrare în parte.

Metoda poate fi generalizată, în sensul că funcția de ieșire poate să fie exprimată funcție de variabilele intermediare, pentru determinarea efectelor pe linile interne ale schemei [101].

$$y = f\{ g[k(x)] \} \quad (4.7)$$

unde:  $g$  și  $k$  sunt variabile intermediare iar  $x$  variabila de intrare.

În acest caz derivata funcției poate fi exprimată:

$$\frac{dy}{dx} = \frac{dy}{dg} \frac{dg}{dk} \frac{dk}{dx} \quad (4.8)$$

Testarea circuitului funcție de variabilele intermediare se face asemănător ca pentru variabilele de intrare, fiind condiționat testul de posibilitatea modificării acestor variabile intermediare.

Cu ajutorul derivatelor booleene, se pot testa atât circuite combinaționale cât și sevențiale. Pentru circuite sevențiale trebuie să se ia cont de variabila de timp. Acest lucru se realizează prin introducerea derivatelor temporale.

Relația (4.6) devine în acest caz:

$$T_g(\underline{x}) = \left\{ (\underline{x}, \underline{dx}) / \text{pentru } (dx_k^{(m)} \frac{dy}{dx_k} = 1) \right\} \quad (4.9)$$

unde:  $dx_k^{(m)}$  este modificarea lui  $x_k$  la momentul de timp  $m$ .

Pentru simplificarea procedurii de test este de dorit să se duce circuitul în stare inițială.

Dezavantajul procedurii constă în faptul că nu se poate aplica circuitelor sevențiale de dimensiuni mari..

#### 4.2.1.3. Metoda tabelelor de adevăr.

Metoda tabelelor de adevăr [212] se bazează pe obținerea sevențelor de test plecind de la tabela de adevăr a cărui circuit elementar (porti, bistabile, etc.) din care este constituit circuitul sevențial. Diagnosa cuprinde două părți: Prima parte constă dintr-un procedeu de diagnoză, prin care se pun în evidență defectele din schema și faza a doua constă dintr-un procedeu de transport pentru a conduce vectorul de test de la intrare la circuitul elementar de testat, respectiv răspunsul circuitului spre o ieșire primară.

Metoda tabelelor de adevăr se desfășoară iterativ începând cu testarea setelor circuitelor care au ieșirile identice cu ieșirile primare. Se continuă cu circuitele care au ieșirile identice cu intrările circuitelor testate anterior. Procedura continuă pînă la găsirea unui set de test complet care să fie transparent de la intrare spre ieșire.

Cu acestă metodă nu se obțin, în general, seturi de test minime, deoarece vectorii de intrare necesari pentru stabilirea procedurii de diagnoză sunt aleși euristic.

Dezavantajul major al metodei constă în faptul că nu se poate splica unor circuite sevențiale mari, iar setul de test nu este minim.

#### 4.2.2. Metode de identificarea mașinilor.

Caracteristica metodei, spre deosebire de metodele algoritmice, este că se urmărește punerea în evidență a mașinii bune în raport cu toate mașinile defecte, cu același număr de stări, intrări și ieșiri. Sevențele de testare ce se obțin pot detecta și defecte multiple.

Cele mai reprezentative metode de identificarea mașinilor sunt: [58, 77] :

- a) Metoda Poage-Mc Cluskey
- b) Metoda Hennie
- c) Metoda Tsieh
- d) Metoda Ad-hoc.

##### 4.2.2.1. Metoda Poage-Mc Cluskey

Caracteristica acestei metode este determinarea experimentului de test prin compararea efectuată, pentru fiecare defect în

parte, a tabelelor de transiții. Una corespunzătoare funcționării schemei fără defect, pentru mașina bună, și cealaltă corespunzătoare schemei în care s-a inserat defectul; mașina defectă.

Procesul de comparare, în cadrul metodei Poage-Mc Cluskey, constă dintr-o operație de înmulțire a elementelor tabelelor de transiții. Se pleacă de la propozițiile Poage, elaborate atât pentru ieșirile observabile cât și pentru ieșirile de reacție a schemei. Pe această bază se elaborază, într-o a doua etapă, tabelele de transiții, corespunzătoare mașinii bune, respectiv a mașinii defecte. În continuare, bazat pe regula de înmulțire, specifică procedurii, se obțineaza numărul total-produs al tabelelor de transiții.

Procedura consideră că se pleacă dintr-o stare cunoscută, admisă ca inițială, în care schema a ajuns prin întarcerea unor semnale de initializare asincrone.

Procedura se repetă pentru fiecare defect în parte în aşa fel încit un experiment de testare complect, pentru detectarea defectelor logice din schemele secvențiale sincronă, constituie înlățuirea experimentelor de testare elaborate pentru fiecare defect în parte. Între fiecare experiment de test se intercalează activarea intrărilor asincrone, de aducere a schemei în stare inițială.

Experimentul de testare obținut conduce la solicitări foarte mari, atât prin prima efortului implicat de generația automată, cât și prin prima volumului mare de memorie, ceea ce face ca această metodă să nu fie eficientă pentru scheme secvențiale practice.

#### 4.2.2.2. Metoda Hennie

Înserarea în evidență a mașinilor defecte în report cu mașine bună se face prin căutarea în tabelul de transiții corespunzătoare mașinii bune. Metoda are avantajul că secvențele de test sunt aplicate doar pe tabela de transiții a mașinii bune, spre deosebire de procedura Poage-Mc.Cluskey la care se operează concomitent cu două tabele de transiții, unul pentru mașina bună, iar al doilea pentru mașina defectă.

Soluționarea experimentului de test, în cadrul metodei Hennie se face prin înlățuirea a trei subsecvențe de vec-

tori stimuli de test aplicăți la intrările primare:

- a) Subsecvența de initializare a schemei
- b) Subsecvența de identificare a stărilor interne
- c) Subsecvența de verificare a transițiilor.

In vederea educerii mașinii într-o stare inițială, prin-tr-un procedeu de căutare pe arborele stărilor interne, se determină o serie numită secvență de educere ("homing-sequence") [77]

Pentru identificarea stărilor interne, se cauță tot pe arborele de stări interne, modificată față de cea pentru determinarea stării inițiale. Se investighează faptul dacă mașina posedă sau nu o serie-numărătore secvență de distingere. Prin prisma acestei secvențe, mașinile secvențiale se împart în unele care posedă și cele care nu posedă secvență de distingere. Se menționează că experimentul de testare este mult simplificat pentru acele mașini secvențiale care posedă secvențe de distingere și care acoperă de fapt majoritatea acestor mașini.

In cazul în care mașina secvențială nu posede secvențe de distingere, procedura Hennie implică investigări suplimentare, pe arborele stărilor interne asociat mașinii, în vederea elaborării unor secvențe de caracterizare, respectiv a secvențelor de localizare. Intercalarea acestora în cadrul experimentului de testare duce la mărirea numărului de vectori de stimuli de test, cu implicații situate în ceea ce privește elaborarea acestor vectori, a creșterii duratei de execuție a verificării, cit și în ceea ce privește spațiul de memorie.

O dată testate stările interne ale mașinii secvențiale se trece la secvența de verificare a transițiilor, în care se înlocuiesc secvențe care determină trecerea prin fiecare stare internă, cu fiecare dintre vectorii de intrare posibili.

Dezavantajul metodei constă în faptul că procedeul de investigare, pentru identificarea mașinii defecte este complex, iar experimentul de verificare nu ia în considerare circuitul real. În plus se cere o tabelă de transiții a circuitului real, care este dificil de determinat pentru circuite complexe cu multe stări. Secvențele de test generate sunt lungi și deci pentru circuite secvențiale cu multe stări, această metodă este practic dificil de utilizat.

#### 4.2.2.3. Metoda Haieh

Procedura Haieh aduce îmbunătățiri procedurii Hennie pentru mașinile ce nu au secvență de distingere a stărilor. Ca și procedura Hennie, experimentul de test este format din două subsecvențe, excludând partea de initializare.

a) Subsecvența de validare, se aplică o secvență de intrare/ieșire și se verifică dacă este validă pentru circuitul testat, verificindu-se dacă se pot atinge toate stările.

b) Subsecvența de diagnosticare verifică toate transițiile mașinii folosind o secvență de intrare/ieșire.

Prin secvența de intrare/ieșire, societățile fiecărei stări se face distincția dintre perechile de intrare/ieșire asociate cu stări diferite [77].

#### 4.2.2.4. Metoda Ad-hoc

Constă din vizualizarea tuturor stărilor și de urmă verificarea tuturor transmitărilor, bazat în esență pe modificările unui singur bit din vectorul de intrare, astfel încât problemele emisiei hazardarilor și oscilațiilor să poată fi neglijate. Importantă în acest context este procedura cunoscută Sehm-Freemat [77].

În prezent nu există o procedură general valabilă de identificare a mașinilor, care să genereze un experiment de test eficient și sistematic și care să înlocuiască procedurile algoritmice de consitivizarea unei căi.

#### 4.2.3. Metode de testare prin simulare.

Simularea circuitelor numerice este o posibilă metodă de generare a secvențelor de test, pentru diferite tipuri de scheme logice, inclusiv și pentru circuitele secvențiale. Simularea logică poate fi folosită atât în etape de proiectare, cât și în etape de generare, sau de validare a experimentului de test [15, 31, 56, 160, 212].

Programele de simulare se pot împărti în simulatoare bazate pe compilator și simulatoare bazate pe tabele.

##### 4.2.3.1. Simulator bazat pe compilator.

Aceste simulatoare constau pe descrierea circuitului pe baza unui program scurt, într-un limbaj de programare de nivel înalt. Programul ce precede programul de simulare, numit

compilator, generează codul de simulare a fiecărui circuit elementar din montaj. Acest tip de simulare este eficace pentru scheme de mărime moderată (sute de părți) [ 51, 77, 82, 115, 173]

Dezavantajul acestui tip de simulator constă în faptul că nu poate folosi tehnica traseului selectiv. Analizorul secvențial a lui Seahu [ 56, 77 ] este un exemplu tipic de simulator condus de compilator.

Analizorul secvențial este format dintr-un set de programe capabil să simuleze simultan un circuit ce funcționează corect și mai multe circuite defecte. Numărul de circuite defecte simulate depinde de lungimea cuvintului calculatorului pe care se face simularea [ 51, 82, 173 ]. De asemenea permite detectarea sau diagnoza defectelor.

Simulatorul poate avea două regimuri de utilizare. Fie pentru obținerea dictionarului de defecte, fie incorporat într-un program de generare a vectorilor de test.

Într-o dezavantajă a acestui simulator se pot enumera: lungimea secvențelor de test ce se obține nu sunt minime ceea ce duce la creșterea timpului de testare. Circuitele secvențiale trebuie presupuse într-o stare initială cunoscută chiar și în condiții de defect. Nu poate detecta toate defectele posibile.

#### 4.2.3.2. Simulator bazat pe tabele.

În acest tip de simulator, descrierea circuitelor este memorată sub formă de tabele de adevăr. Programul de simulare folosește aceste tabele ca date. Aceste simulații se pot utiliza pentru descrierea unor circuite mari (zeci de mii de părți) cu utilizarea eficientă a memoriei calculatorului.

Dacă necesită mai mult timp pentru găsirea datelor folosirii metodei traseului selectiv compensează dezavantajul [ 14, 50, 51, 61, 77, 173 ].

Avantajele majore ale acestui simulator sunt:

- Posibilitatea folosirii tehnicii traseului selectiv. La un moment dat se tratează numai modulele pentru care cel puțin una din intrări și-a modificat nivelul logic. Decarece numai o parte din circuitele unei rețele logice sunt active simultan procedeul are ca rezultat o reducere importantă a timpului de simulare.

- Bucurile de reacție sunt introduse în mod natural fără

specificarea explicită și initializarea obligatorie, cum este necesar la simularea prin compilare.

- Există o mare suplete în modificarea ulterioră a programelor. Introducerea unui nou circuit primitiv este simplă și anume este suficient să se modifice instrucția de apelare a circuitului și să se introducă subprogramul corespunzător, ce simulează noul tip de modul.

- Mareea generalitate a metodei permite tratarea de circuite logice de tipuri variate. Blocurile logice mari sunt tratate mai eficient ceea ce rezultă memoria centrală este mai bine gestionată.

- Încadrarea defectelor se face ușor prin metoda deductivă [14, 30, 61, 203].

- Defectele se determină printr-o singură trecere prin program, spre deosebire de simulatorul prin compilare care necesită cîte o trecere prin program pentru fiecare defect.

Ambale timpuri de simulatoare necesită o analiză la nivel de poartă, deși uneori mai multe porti sunt tratate ca o unitate. Programul de simulare actualizează valorile logice de la ieșirile circuitelor la intervale successive de timp fixate prin program.

Dezavantajul simulării la nivel de poartă constă în faptul că fiecare modul primar trebuie descompus în circuite elementare, ceea ce duce la creșterea numărului de circuite și deci a timpului de simulare. În plus metoda nu poate fi aplicată unui circuit secvențial cu stări initiale necunoscute, deoarece în acest caz listele de defecte sunt nedeterminate.

În cazul simulării la nivel funcțional, fiecare circuit este tratat ca o "cutie neagră", care prezintă anumite valori la ieșire funcție de semnalele de la intrare.

În circuitele secvențiale mari este avantajos să se facă o simulare, pentru o anumită parte din schema, la nivel de porti, respectiv pentru alte părți la nivel funcțional. Defectele sunt în acest caz detectate doar în partea simulată la nivel de porti.

Deși simularea funcțională este relativ simplă de conceput, există o dificultate majoră în aplicare, și anume lipsa unei metode satisfăcătoare de descriere a circuitelor care trebuie să simuleze la nivel funcțional. Metoda de simulare

funcțională este, în prezent, restrictivă la circuite care posedă o funcție caracteristică bine precizată cum sunt: registrele de depășare, numărătoarele, decodificatoare, etc. Simularea funcțională este obținută prin evaluarea unei funcții ceea ce produce în practică avantajul unei descrieri mai concise, un timp de execuție mai redus și un spațiu de memorie mai mic. În schimb precizia simulării este în general mai redusă, deoarece nu se poate în seamă corect propagarea în timp a anumitor defecte.

#### 4.3. Tehnici de proiectare

Îmbunătățirea proprietății de testabilitate a unui sistem implică în mod automat săsirea unor soluții corespunzătoare pentru localizarea și detectia defectelor pînă la nivel de componentă. Aceast lucru se poate realiza fie prin metode de detectie și localizare a defectelor, prezintate mai sus pentru circuite secvențiale, fie prin adoptarea unor tehnici de proiectare corespunzătoare, care să permită o testare mai simplă.

In prezent nu există o strategie unică și nici o metodă universal acceptată în domeniul tehniciilor de proiectare pentru îmbunătățirea testabilității. În literatura de specialitate sunt abordate diferite concepte, unele chiar contradictorii privind modalitatea de îmbunătățire a testabilității unui sistem numeric. În acest sens de multe ori se pune problema dacă se justifică efortul de proiectare și prețul să i se ridică al unor sisteme cu proprietăți de diagnostic îmbunătățite, deoarece testarea se face la intervale relativ mari, în comparație cu gradul de utilizare. Ceea ce conduce la ideia că costul testării reprezintă doar o mică parte din costul întregului sistem. În [115] se arată, pe baza unor analize referitoare la unele echipamente proiectate împreună și se ține cont de condițiile de testare, respectiv proiectarea și realizarea unor echipamente identice din punct de vedere al performanțelor, la care s-au impus unele condiții de testare că modul de evoluție a costului de fabricație este mai mare la primele categorii (fig.4.3). Mai mult aceste costuri cresc exponențial cu creșterea complexității sistemului. În costurile de fabricație s-au inclus și costul de generație a stimulilor de test, de realizare a echipamentelor de test, timpii de punere la punct al echipamentului, etc.




Fig.4.3

Literatura de specialitate este foarte bogată în lucrări ce tratează problematica îmbunătățirii testabilității prin reproiectarea circuitelor în mod corespunzător. Din acest motiv s-a împărțit problematica tratată în literatură pe trei nivele structurale:

- Tehnici de proiectare la nivel de circuite integrate.
- Tehnici de proiectare la nivel de blocuri.
- Tehnici de proiectare la nivel de sistem.

Analiza tehnicilor de proiectare (TP) pe baza celor trei nivele se impune datorită unor particularități ce le fac specifice unor scheme de anumită complexitate. Sunt și unele TP care pot cuprinde mai multe nivele. De exemplu, în prezent nivelul de integrare este atât de mare încât unele tehnici folosite la nivel de blocuri pot fi utilizate și la nivel de circuite integrate.

#### 4.3.1. TP la nivel de circuite integrate.

În cîrterea gradului de integrare s-a ajuns la concluzia că este posibil și justificabil ca îmbunătățirea proprietății de testabilitate să plece de la nivelul cel mai de jos, adică de la circuitul integrat [48, 50, 83, 128, 134, 141, 162, 166].

Se consideră faptul că în prezent un circuit integrat de tip LSI sau VLSI conține un număr ridicat de mărci de componente integrate, incit oricare metodă de diagoză a defectelor din interiorul unui CI sănătă lipsite de orice suport practic, datorită numărului redus de iesiri observabile a numărului mare de componente electronice integrate și lipsa unei metode de diagoză generală, acceptată pentru un număr mare de tipuri de module. Mai mult, la nivel de utilizator interesează doar condiția dacă un circuit integrat este funcțional sau nu, nefiind necesară o localizare a defectului.

Prin introducerea în interiorul unui CI a unor tehnici de testare, prin reproiectarea circuitului, se urmărește de fapt ca testarea exterioară să nu mai fie necesară sau să se simplifice considerabil. Pentru eliminarea totală a testului din exterior, modulul integrat, trebuie să conțină în interior atât generatorul de stimuli de test cît și circuitele de evaluare a răspunsului, pe lîngă funcția normală de realizat.

În [40, 233] se face o evaluare a metodelor de proiectare a testului în interiorul capsulei (BIT-Built-in Test) pe baza mai multor criterii: performanță, cost, dificultate de proiectare. În ceea ce privește creșterea complexității unui circuit integrat se apreciază că la ora actuală aceasta poate fi cu circa 60 % mai mare decât cea a unui circuit normal. Totodată se apreciază că prin creșterea gradului de integrare complexitatea poate scădea la 37 % ce reprezintă o valoare acceptabilă.

O clasificare a testării unui circuit integrat este dată în (fig.4.4) [233].

Testarea externă a unui CI se poate realiza fie cu echipamente de testare automate, sau prin metode de diagoză care generează stimuli de test specifici CI, iar răspunsul este comparat cu răspunsul unui circuit etalon. Se mai poate realiza o testare externă prin posibilități de proiectare la nivel de bloc care să asigure transferul vectorilor stimulilor de test simplu, spre circuitul testat, iar evaluarea răspunsurilor să fie realizată de circuitele specializate din cadrul sistemului, sau blocuri reconfigurate corespunzător în fază de testare. Microdiagoza și testeile funcționale, rezidente pe o memorie fixă sau suport extern (disc, bandă), constituie metode frecvent utilizate.




Fig.4.4

Tehnicile de testare internă pot fi cele care permit verificarea funcționării CI în timpul operației normale a acestuia (ON-LINE) respectiv în timpul unei faze speciale de testare (OFF-LINE).

Tehnica de testare internă ON-LINE implică fie o redundanță informațională; prin utilizarea verificării bitului de paritate, folosirea unor coduri detectoare și corectoare de erori (coduri redundant ciclice, CRC, codul Hamming). La nivelul hardului redondantă se va manifesta prin dublarea unor părți din circuit și adăugarea unor comparatoare de verificare.

Referitor la tehnica de testare internă OFF-LINE, aceasta implică executarea unor teste atunci cind sistemul nu este operativ, ceea ce permite o autotestare la nivel de circuit integrat. Ca rezultat al autotestului se pot obține: sincronul circuitului, semnătura circuitului, numărul de transiții executate de circuit. Aceste rezultate se vor compara cu valorile de bună funcționare a modulului, rezultând un semnal de bună funcționare (sau nu) a circuitului. La nivel de hard circuitul se va reconfigura corespunzător în fază de testare, atunci cind funcționarea normală începează.

Cele mai cunoscute tehnici de reconfigurare a circuitului sunt:

- Autooscilant: circuitul se reconfigurează de așa menire să încită în fază de testare să oscileze dacă este bun și nu oscilează dacă circuitul este defect. Prin această tehnică reacția este ușor de realizat, complexitatea circuitului crește nesemnificativ, se pot verifica circuitele la frecvențe maximă de lucru, nu sunt necesari stimuli de test [233].

- Autocomparare: circuitul se divide de așa menire să încită fiecare parte obținută să producă funcții elementare identice ce se pot compara. Metoda nu poate fi aplicată la circuite ce nu se pot fi parajate în blocuri identice, comparatorul este conceput să se autoverifice singur [63, 115, 153, 189, 233].

- Partitionare: circuitul se divide în blocuri, iar stimuli de test pot ajunge la diferitele părți prin intermediul unui multiplexoare. Metoda de reconfigurarea circulației informației prin intermediul multiplexoarelor se poate aplica la orice circuit, testarea se face rapid, iar reconfigurarea este ușor de realizat [40, 63, 115].

- Alegerea căilor: circuitul implică accesul în diferite puncte cheie, și intrările unui registru de deplasare, care culege semnătura punctului, atunci când la intrare se aplică anumiti stimuli de test. Registrul de deplasare se poate verifica și el. Metoda este generală, dar necesită un timp lung de testare datorită naturii seriale a testului [40, 115, 233].

BILBO (Built-in logic block observer): în circuit se utilizează două registre de deplasare, unul pentru generarea stimuliilor de test și al doilea pentru a obține semnătura. Între cei doi registri se află circuitul de testat. Metoda implică un număr mare de componente suplimentare, un timp lung de testare, un număr mare de linii de date interne [40, 115, 233].

În tabelul 4.1 se prezintă principalele caracteristici ale celor cinci metode de proiectare a testelor din interiorul unui circuit integrat.

Într-o dintre metodele prezentate numai metoda BILBO asigură o autotestare internă a circuitului. Celelalte metode permit o simplificare a testării. Metoda autooscilantă permite o testare simplă și eficientă cu un număr redus de componente suplimentare.

Tabelul 4.1

NF. Caracteristici Autoesc. Autocomp. Partition. Alegere c. BILBO						
1 generarea stimuli de test	int.	ext.	ext.	ext.	int.	
2 evaluarea circ.		ext.	int.	ext.	ext.	int.
2 nr.de componente suplimentare	5%	20%	30%	60%	80%	
4 scoperea defectului	100%	100%	100%	100%	100%	
5 număr de teste	mic	mediu	mic	mic	mare	

Nu ne putem pronunța asupra unei tehnici, avându-se în vedere că fiecare metodă se pretează pentru anumit tip de aplicație.

In [162] se apreciază că o reproiectare a circuitelor din componente sistemelor IBM360 care să permită o autoverificare la acest nivel ar duce la o creștere a întregului sistem numai cu 6,5 %, fără o pierdere de viteză, în comparație cu performanțele normale ale lui IBM360.

Tehnica ON-LINE comportă o creștere și mai mare de componente decât tehnica OFF-LINE. Astfel pentru un microprocesor, s-a o memorie, numărul de componente suplimentare poate crește cu 73% în cazul utilizării metodei de verificare a parității, cu 94% în cazul folosirii unor coduri K/n și cu 105% prin dublarea unor blocuri sau căi de acces [48, 50].

Indiferent de tehnica de proiectare a CI se consideră că prin creșterea gradului de integrare se poate rezolva în mod fundamental problema diagnozei prin plasarea responsabilității detectării defectelor în interiorul circuitelor VLSI[162].

#### 4.3.2. TP la nivel de blocuri.

Dacă se genera automată a stimulilor de test pentru o rețea secvențială nestructurată este o problemă care nu are practic rezolvare, în momentul de față [115], iar circuitele integrate cu posibilități de testare sunt realizate doar la nivel de experiment, sau sunt produse de firmă, necomerciale, se impune adoptarea unor tehnici de proiectare pentru îmbunătățirea testabilității la nivel de bloc funcțional.

Metode posibile de testare a blocurilor functionale se prezintă în fig. 4.9.




Fig. 4.9

testarea din exterior a unui bloc funcțional cu ajutorul echipamentelor de testat, necesită ca acestea să aibă posibilitatea de a genera stimuli de test și de a evalua răspunsul unității. Generarea stimulilor de test se obține cu ajutorul unor algoritmi și metode pentru scheme combinaționale respectiv sevențiale. Pentru testarea din exterior mai pot fi prevăzute programe de test rezidente pe un suport extern, care sunt rulate în fază de testare. Programele de tip "service" pot fi incluse în această categorie.

Tehnicile de proiectare care permit o testare din interiorul blocului depind de modul cum se realizează detectia și localizarea defectelor. În cazul că detectia se obține în paralel cu funcționarea normală a circuitului stunci se obține o detectie ON-LINE, iar dacă există o fază distinctă de testare, în cadrul funcționării blocului, stunci detectia este OFF-LINE.

Detectia ON-LINE implică fie un soft redundant, fie un hard redundant. Utilizarea unui soft redundant conduce la o redundanță informațională care se realizează prin coduri detectoare și corectoare de erori [2, 11, 12, 44, 48, 59], verificarea bitului de paritate, dublarea executării unei operații, sau comenzi. Utilizarea unui hard redundant impune dubla-

rea unor părți componente din blocul funcțional, dublarea unor linii de comandă și date, folosirea unor scheme de masare a erorilor cum ar fi logica majoritară, cuadrupă, radială, complementară [77]. Pentru localizarea defectelor se pot implementa programe de teste funcționale on-line,[212, 144, 146, 147, 157, 179].

TP pentru detectia OFF-LINE implică din punct de vedere hard o redondanță care să permită o testare simplă a blocului. În literatura de specialitate se prezintă multe soluții bune dintre care s-au impus următoarele: [68, 92, 212, 118, 124, 133, 143, 145, 153, 185].

- Circuite sequentiale cu secvențe distincte: s-a văzut că realizarea unui experiment de verificare este considerabil simplificată dacă mașina are secvențe distincte [77, 115, 190].

- Circuite combinaționale cu localizarea defectelor: circuitele combinaționale se realizează de astă manieră încit să permită o localizare simplă a defectelor. Metoda conată în principiu din realizarea acestor circuite cu ajutorul funcției SAU-EXCLUSIV[77, 212].

- Metoda duală: realizarea unor module cu funcție dublă; funcționare normală și funcționare pentru testare. Prin folosirea unor astfel de module duble se pot realiza scheme foarte complexe [64].

- Utilizarea unor puncte de test suplimentare pentru a ușura testabilitatea blocului funcțional [74, 75, 67, 115, 212]

- Circuite de raza dublu și multiplu: pentru a ușura diagnoza la circuitele sequențiale asincrone se preconizează introducerea unor circuite suplimentare care să deschidă bucle de reacție în timpul testării ceea ce reduce problema generării testului la niveu/unui circuit combinațional [77].

- Multiplexarea căilor de acces a informațiilor de test. Prin introducerea unor multiplexoare comandate din exterior se poate trimite stimuli de test direct la părțile ce se doresc să fie testate. Culegerea rezultatelor de la ieșirea părții testate se face cu alt multiplexor. Prin introducerea multiplexoarelor de intrare și ieșire se simplifică considerabil procedura de test și procedura de transport a testului [212].

- Utilizarea schemelor de tip BILBO la nivel de bloc [212]
- Autotesteră: dacă blocul funcțional permite descompunerea în unități funcționale conform ipotesei 2.1. Metoda permite localizarea defectelor la nivel de unitate.

TP pentru detectia OFF-LINE cu soft resident în interiorul blocului necesită utilizarea unor programe de diagnoză sau microdiagnoză. De obicei se combină metodele hard, care asigură o structură a blocului mai simplu de testat, cu metodele de diagnoză specifice blocului.

Repararea componentei defecte se face din exterior prin oprirea sistemului. În cazul tehnicilor de mascare a defectelor fără posibilitate de detectie a acestora, repararea se face după defectarea întregului asamblu de mascare a erorii.

#### 4.3.3. TP la nivel de sistem.

La nivel de sistem apariția unui defect poate crea probleme de natură foarte diferite, care sunt dificil de prevăzut în faza de proiectare. Pentru prevenirea unor efecte ne dorite au fost concepute două strategii de realizare a sistemelor numerice: sisteme de calcul intolerante la defecte și sisteme tolerate la defecte.

Referitor la sistemele intolerante la defecte se face precizarea că pentru a crește coeficientul de disponibilitate se impune realizarea acestor sisteme cu componente foarte fiabile [229].

Sistemele de calcul tolerate la defecte prezintă particularități că pot executa un algoritm chiar și în prezența unui defect. Pentru a evita efectul defectului se folosește o redondanță adecvată la nivel de sistem. Redondanța poate fi temporală, prin repetarea execuției unor operații, sau fizică printr-o redondanță hard și soft.

Arhitectura sistemelor care utilizează metode de proiectare adecvate pentru a face o testare mai simplă și o funcționare normală, chiar și în prezența defectelor, se reprezintă în fig.4.6 [127, 133, 198, 225, 226, 231].

Tehnica de tolerare a defectelor se poate diviza în trei clase majore:

1. Sistemele cu detectie defectelor: Astfel de sisteme sunt de obicei netolerante la defecte, fiind mai utilizate în




Fig.4.6

arhitectura sistemelor de calcul mici (microcalculatoare, minicalculatoare) care deobicei încorporează metode on-line de detectie a defectelor. Aceste sisteme nu sunt tolerate la defecte, în sensul strict al definiției [229]. Principalele metode folosite în sistemele cu detectie defectelor pentru eliberarea defectelor sunt: coduri detectoare și corectoare de erori, verificarea bitului de paritate, verificarea sumei, coduri aritmetice, coduri ciclice, autotestarea, verificarea timpului (Watchdog time), teste funcționale on-line, dublarea unei instrucțiuni iar în caz de nereușită se oprește sistemul (IBM370/168). După oprirea sistemului la detectarea unei erori se trece la rularea unor programe de diagnostă.

Într-un blocul de memorie sunt concepute coduri detectoare de erori pe linile de date. La linile de intrare/iesire se aplică cu prioritate controlul parității. Într-un unitate centrală se pot prevedea linii duble pentru semnalele de comandă și comparație acestora. (Univac 1100/60) [17, 102, 162, 172].

**2. Sistemele cu redondanță statică:** Arhitectura unor astfel de sisteme este concepută astfel ca sistemul să funcționeze corect chiar și în prezența unor defecte prin masca-

rea acestora. În astfel de sisteme se folosesc cu precădere coduri corectoare de erori, sau o redondanță de tip majoritar, într-o configurație fixă, care are rolul de a corecta sau izola defectul [45, 122, 183, 184, 191].

Logica de interconectare a modulelor rămâne fixă și nu necesită nici o intervenție din exterior. Astfel de sisteme în principiu nu au posibilitatea de a detecta erorile. Efectul defectului este automat neutralizat fără a se specifica dacă a apărut sau nu. Un astfel de mod de operare implică, ca prin acumularea defectelor să se producă o funcționare incorrectă a sistemului. Pentru a elmina acest neajuns sistemele cu redondanță statică sunt prevăzute și cu tehnici de detecție a erorilor. Rătăcul de cost al sistemului în acest fel va crește, dar într-o rată neglijabilă față de prețul unui sistem prevăzut numai cu redondanță statică. [229].

**3. Sisteme cu redondanță dinamică:** La detectarea unui defect sistemul este reconfigurat prin deconectarea din sistem a componentei defecte sau prin înlocuirea ei cu o componentă de rezervă. În cazul deconectării componentei din sistem puterea de procesare, și această poate scădea. După reconfigurare, efectul erorii trebuie să fie eliminat. Acest lucru se face prin întoarcerea sistemului de operare în punctul ce a precedat defectul și operarea va fi reluată de la acel punct (rollback).

In situație cind o componentă a fost găsită defectă este înlocuită. Înlocuirea se poate face ON-LINE sau OFF-LINE. În modul OFF-LINE componentă se înlocuiește din exterior cu sau fără intreruperea sistemului.

In procedura ON-LINE înlocuirea echivalează cu o reconfigurare practică a sistemului. Mai există posibilitatea ca defectul să fie mascat (prin redondanță statică). În oricare caz componentă se înlocuiește fără intreruperea sistemului.

Reconfigurarea sistemului se face dinamic la recunoașterea unui defect, sau preventiv, cind parametrii componentei scad sub un anumit prag. În cazul cind în sistem se prevede și o redondanță statică unitatea defectă este deconectată sau înlocuită dacă sistemul este prevăzut cu metode de detecție a erorilor on-line [17, 93, 205, 216].

Sistemele cu redondanță dinamică sunt prevăzute cu metode adecvate de diagnosă pentru pășires defectelor, acestea jucând un rol important în buna funcționare a sistemului.

Reconfigurarea se poate face automat prin sistemul propriu on-line, sau manual prin off-line. În primul caz timpul de reconfigurare este scurt, iar în al doilea caz oprirea sistemului este mai lungă și poate cere o reinicializare a sistemului. Reconfigurarea on-line îmbunătățește atât coeficientul de disponibilitate cât și fiabilitatea sistemului.

Cele mai cunoscute sisteme cu redondanță dinamică sunt:

a) Sisteme de calcul paralele (fig.4.7,a). În această configurație dacă sistemul de calcul principal se defectează, atunci sistemul al doilea preia sarcina primului sistem. Comutarea unei lucrări de pe un sistem pe altul se face într-un timp relativ lung 15-30 min.

b) Sisteme de calcul paralele cu comutare perifericelor (fig.4.7,b). De obicei echipamentele periferice sunt scumpe și pentru a nu dota cele două sisteme cu periferice identice, se dublează doar procesorul și unitatea de memorie. Prin această tehnică prețul de cost al întregului sistem se reduce, prin duclarea numai a componentelor critice.

c) Sisteme de calcul paralele cu selector dublu a magistralei de i/o. Perifericele sunt legate direct cu cele două procesoare, ceea ce nu mai necesită timp pentru comutare în caz că procesorul principal este defect (fig.4.7,c). Procesoarele sunt în lucru simultan, ceea ce permite o continuitate în desfășurarea sarcinilor.

d) Sisteme de calcul paralele cu selector dublu a magistralei de i/o și cu magistrale de comunicație directă între procesoare (fig.4.7,d). În momentul defectului, procesorul principal trimite procesorului secundar o serie de date legate de starea sistemului. Cele două procesoare lucrează simultan. În program se introduc puncte de verificare. În momentul cind un procesor ajunge într-un etapă de verificare, comunică celui de al doilea procesor informații de verificare referitoare la adresa, starea sistemului, rezultatele intermedii, etc. Procesorul al doilea verifică dacă aceste informații coincid cu

informațiile din propriul punct de funcționare și la rîndul lui trimit informații de verificare.

Urmărirea funcționării corecte se face pe baza unui dicționar de puncte de funcționare [229].

e) Sisteme de calcul parallele cu selector și periferice dublate (fig.4.7,e). În astfel de structură există o mai mare flexibilitate de a conecta procesoarele și perifericele între ele la apariția unui defect [231].

f) Sisteme de calcul cu procesoare duble cuplate printr-o memorie comună (fig.4.7,f). Procesoarele au comun, memoria și echivalențele periferice [231].




Fig.4.7


Deobicei pentru o căt mai rapidă comutare a sarcinilor de pe un sistem pe altul, cele două sisteme sunt puțin să lucreze simultan, unde comunicarea cu lumea exterioră (proces) este realizată doar de o unitate (fig.4.8).

Cind un defect este detectat în unitatea A atunci comanda va fi preluată de unitatea B.

Din literatură se desprind patru moduri de comutare a sarcinilor de la un sistem la altul.

a) Cu program de diagnoză. Unitățile execută un program de autodiagnoză atunci cind comparatorul sesizează o diferență în funcționarea celor două unități. În caz că eroarea este pășită la unitatea A atunci se generează semnalele de comutare a sarcinilor pe unitatea B. Metoda este folosită de firme BELL [229].

b) Prin descompunerea sistemului în module care sunt prevăzute cu posibilități de autoverificare pe fiecare modul sau permit autotestarea întregului sistem, atunci cind comparatorul sesizează o diferență în funcționare.



c) Prin utilizarea unui comparator de timp (Watchdog time). Unitatea activă generează periodic semnale de verificare. Dacă în funcționarea acestei unități apare o eroare atunci semnalele de verificare nu mai apăr, sau apar la momente diferite față de semnalul generat de comparatorul de timp, ceea ce determină sistemul să treacă controlul unității B.

d) Utilizarea unui arbitru extern de control. În momentul testării se generează un program de test pentru fiecare unitate. Programul de test trebuie să fie conceput să excite complet unitățile A și B. Rezultatul programului de test este de dorit să fie exprimat sub formă unei constante. Dacă scăde o eroare într-o unitate atunci cu o probabilitate foarte mare rezultatul nu va fi cel așteptat.

Prin compararea rezultatelor cu constante bune se determină unitatea defectă [229].

Sistemele tolerante la defecte, sau prevăzute cu posibilitatea detectării erorilor prezintă o deosebită importanță în

aplicații care impun o funcționare a sistemului în timp real fără perturbarea procesului de comandă, chiar și în prezența defectelor. Sistemele cu redondanță statică sunt utilizate în miniuni de scurtă durată și în care intervenția omului nu este posibilă. Aceste sisteme comportă un preț de cost foarte ridicat, fără de sisteme care nu sunt tolerante la defecte. Prețul poate fi pînă la 210 % mai mare.

Sistemele cu redondanță dinamică sunt mai ieftine, numai cu 100 % mai scumpe decît sistemele clasice, în schimb necesită un anumit timp din momentul în care a fost depistată eroarea pînă în momentul înlocuirii componentei defecte.

Sistemele cu detectarea erorilor sunt cu cel mult 50 % mai scumpe decît sistemele care nu sunt tolerante la defecte. Ele prezintă particularitatea că defectul nu poate fi înălțurat decît din exteriorul [127, 216].

#### 4.4. Concluzii privind diagnostica blocurilor numerice complexe

Pe baza analizei făcute se poate desprinde concluzia că diagnostica unor blocuri numerice complexe cu un număr mare de componente și funcții, prezintă un grad ridicat de complexitate. Utilizarea metodelor clasice de diagnostă folosite pentru scheme cu un număr redus de componente nu sunt adecvate blocurilor numerice complexe. Mai mult prin utilizarea circuitelor integrate pe scară largă, blocurile prezintă caracteristici speciale care influențează diagnostica.

Principalele probleme care se pun la diagnostica unităților numerice complexe sunt:

- Blocurile numerice pot fi realizate cu circuite a căror densitate de integrare este foarte diferită, cu structura internă puțin cunoacută de către utilizator. Din acest motiv metodele de test orientate pe structură nu pot fi aplicate;

- Prin trecerea la integrarea pe scară mare și foarte mare circuitele își pierd din transparență. Nu se mai pot aplica procedeele de testare structurală. Testarea tuturor căilor active și găsirea defectelor de punere pe unu, respectiv de punere pe zero nu mai este posibilă dar nici necesară, deoarece circuite integrate LSI funcțional compatibile, pot fi realizate diferit.

- Datorită numărului mare de funcții realizate, în timpul diagnozei nu se poate stăpini în întregime procedeul de testare, chiar dacă s-ar utiliza un sistem de calcul pentru simulare.

- Testarea completă a tuturor funcțiilor cu toate combinațiile de date permise nu mai este posibilă, datorită volumului prea mare de date și a timpului prohibit. Stabilirea testului are un caracter evuristic.

- Datorită caracterului complex și a funcționării date, nemotivabil nici pentru scopuri de diagnoză, nu se pot aplica metode cvasistatiche, fiind necesare metode de test dinamice.

- La diversele circuite integrate LSI, exemplu microporcesor sau sisteme complexe, se poate trece de la activarea căilor la activarea modulului. Această posibilitate există doar atât timp cât este posibil accesul din exterior la aceste module. Dacă gradul de integrare crește în continuare, ceea ce este sigur, nici această metodă nu mai este posibilă.

Toate problemele prezentate duc la concluzia că o testare structurală este neaplicabilă urmând să se aplică o testare funcțională. De aici rezultă deplasarea centrului de greutate pe teste realizate prin program. Avantajosă din punct de vedere al testării s-a arătat să fi structurile orientate pe magistrale. În acest fel se realizează alegerea modulelor, la care se permite în mod simplu introducerea și extragerea informațiilor de diagnostic.

Prin utilizarea metodelor de proiectare pentru îmbunătățirea testabilității la nivel de circuit integrat bloc sau sistem se poate obține o flexibilitate sporită la testare și posibilități mai bune de diagnoză dar cu o creștere a complexității structurii cu implicații asupra prețului de cost. În plus nu se rezolvă în totalitate aspectele legate de localizarea defectelor. Metodele de proiectare pentru îmbunătățirea testabilității nu sunt general valabile, fiind necesare eforturi de adaptare pentru fiecare aplicație în parte.

Se apreciază că prin îmbunătățiri tehnologice testarea funcțională la nivel de circuit integrat ar putea fi rezolvată în cadrul modulului, răsinind deschisă problema testării la nivel de bloc sau sistem.

Considerăm că în această direcție realizarea unor structuri autotestabile prevăzute cu programe de test corespunzătoare pot asigura o soluție optimă. Această orientare este susținută de faptul că tot mai frecvent se utilizează în prezent, sisteme de calcul multiprocesor, ceea ce permite, printr-o structură de interconexiuni corespunzătoare, ca procesoarele din sistem să fie utilizate și la diagnostă. În acest fel partes de hardware crește nesemnificativ.

Prin autodiagnosă se pot rezolva majoritatea problemelor ridicate de asigurarea bunei funcționări a unui sistem, de localizarea părtit din sistem defectă. Blocul defect poate fi testat în continuare off-line, sau on-line. În cazul unei testări on-line părțile nedefecte ale sistemului pot contribui la localizarea modulului sau a circuitului defect, dacă sunt prevăzute programe de test adecvate.

Apreciem că această lucrare contribuie în mod original la rezolvarea unor aspecte teoretice legate de realizarea unor structuri de calculatoare cu posibilități de autotestare. Rezolvând problema găsirii unui optim între numărul de unități din sistem, numărul de unități defecte detectate și numărul de interconexiuni între unități. Prin tratarea aspectelor legate de diagoza unităților defecte permanente și intermitente, într-o formă unitară și originală, lucrarea se încadreză printre puținele lucrări de specialitate, care abordă și aprofundăză toate problemele legate de găsirea celor mai eficiente structuri autotestabile și și de rezolvare practică a autodiagnozei prin implementarea unor metode de diognosă adecvate.

## CAPITOLUL 5

### SISTEME MULTIMICROPROCESOR CU POSIBILITATI DE AUTOTESTARE

#### 5.1. Arhitectura SAT

SAT fac parte din categoria sistemelor tolerate la defecte, în sensul celor prezентate în paragraful 4.3. În același directie există un număr foarte mare de arhitecturi posibile privind detectia, masarea și repararea defectelor. În general structura unui sistem tolerant la defecte s-a ales în funcție de genul de aplicație din care trebuie să facă parte sistemul.

În baza analizei făcute [176, 229] rezultă că sistemele autotestabile pot fi împărțite în trei tipuri arhitecturale distincte. Criteriu după care s-a făcut această clasificare derinde din posibilitatea sistemului de a fi divizat în  $n$  unități funcționale, care să respecte condițiile din ipoteza 2.1. În principiu fiecare unitate trebuie să fie capabilă de a genera stimuli de test asupra altor unități și să poată evalua răspunsul acestei unități. Această lucru implică că fiecare unitate să fie prevăzută cu o unitate de memorie proprie, pentru stocarea programelor de test, să aibă posibilitatea de a procesa și a evalua informațiile necesare generării stimulilor de test și să poată evalua funcționarea altor unități pe baza răspunsurilor acestora la stimuli de test. În funcție de posibilitățile de divizare în unități funcționale sistemele autotestabile pot fi conectate direct, sau *indirect*.

##### 5.1.1. SAT multiprocesor.

Sunt sistemele care pot fi împărțite în  $n$  unități funcționale, între care există legături de test, conform celor indicate în capitolul 2. În această categorie ar putea intra rețelele de calculatoare sau sistemele multimicroprocesor [226].

O categorie de sisteme autotestabile multiprocesor conectate direct ar putea fi sistemele complect interconectate prevăzute atât cu detecție erorilor cât și cu masarea și reparația defectelor, dacă sistemul este prevăzut cu programe adecvate de test și o redondanță statică și dinamică corespunzătoare. Astfel de sisteme ar prezenta caracteristici foarte bune din punct de vedere al detecției defectelor, simplificând mult programele de test. Sistemul ar putea detecta defecte multiple și prin reconfigurare, unitățile defecte ar putea fi înlocuite sau deconectate. Înrezintă dezavantajul unor interconexiuni directe între module care să faciliteze generarea stimулilor de test și evaluarea răspunsurilor. Aceasta implică că fiecare procesor trebuie să fie conectat direct cu cel puțin altă ă procesoare prin legături dedicate. Inserarea unui procesor suplimentar necesită o mulțime de noi conexiuni. În schimb, modularitatea locală, rezistența la defectiuni și capacitatea de reconfigurare sunt sporite. O astfel de structură poate funcționa și la o capacitate de procesare mai redusă prin simplă deconectare a procesorului sau procesoarelor defecte.

Înregistrarea conflictelor între procesoare nu este probabilă, iar logică circuitelor de comunicare este simplă. Această arhitectură impune tehnici de adresare directă a locațiilor în care se trimit mesajele. Sistemele de acest tip pot fi concentrate sau răspândite geografic, prima variantă fiind mai răspindită [220, 231].

Între alte posibilități de interconectare directă a microprocesorelor se prezintă arhitecturile cu memorie comună și cele cu magistrală comună.

Arhitecturile memorie comună, reprezentă cel mai răspândit mod de interconectare a procesoarelor și constă din faptul că procesoarele comunică printr-o memorie comună accesibilă fiecărui dintre ele. Memoria comună este utilizată mai degrabă ca un mijloc de comunicare și nu neapărat ca un mijloc de înmagazinare a datelor. Modularitatea locală a sistemului este foarte bună, în sensul că un procesor poate fi adăugat oriunde în cadrul arhitecturii, procesoarele fiind echivalente din punct de vedere topologic. Mărirea capacitatii de transmitere a mesajelor poate fi efectuată prin mărirea dimensiunii memoriei comune. Costul sistemului este în mod fundamental influențat de

tipul structurii prin care printr-o procesoarele au acces la unitatea de memorie. Adăugarea unui procesor duce la creșterea complexității structurii căilor de comunicatie cu memorie. Dacă într-o memorie este conectată la toate procesoarele printr-o magistrală comună, modularitatea devine foarte bună, în schimb banda de frecvență a magistralei impune o limitare severă a performanțelor sistemului. Complexitatea comunicatiilor nu este prea mare, efectul defectării unui procesor afectează într-o măsură mică intregul sistem. Pot apărea de asemenea fenomene de distrugere accidentală sau deliberată a informațiilor depuse în memorie, dacă nu se impune restricții în accesul procesoarelor la memoria comună. Acest tip de sisteme au anărut datorită necesității înmagazinare a programelor și fișierelor de utilizare comună, utilizarea memoriei ca mijloc de comunicare apărind ca un efect secundar.

Eficiența sistemului nu crește proporțional cu numărul procesoarelor suplimentare. Cind memoria este utilizată pentru ambele scopuri menționate anterior, numărul de procesoare ce pot fi cuplate în mod eficient într-o asemenea structură depășește rar numărul de trei datorită cresterii numărului de conflicte potențiale în accesul la memoria comună [230].

Arhitecturile cu magistrală comună includ un anumit număr de procesoare conectate la aceeași magistrală prin căile comunică direct. Modularitatea obținută este foarte bună și nu depinde de poziția relativă a procesoarelor adăugate în raport cu cele existente. În ceea ce privește numărul de conexiuni la magistrală, modularitatea nu se obține ușor, necesitând înlocuirea magistralei sau dublarea ei pentru creșterea eficienței comunicatiilor, lucru care duce la modificarea interfeței cu toate procesoarele. Îmunitatea la defecțiuni este foarte bună în raport cu defectarea procesoarelor și foarte scăzută în raport cu defectarea magistralei. În plus, magistrala reprezintă principala limitare a acestui tip de sisteme. Datorită prețului ridicat al cablurilor se utilizează de obicei magistrale cu transmisie serie. Fiabilitatea sistemului poate fi mărită prin dublarea magistralei [106, 226, 230].

### 3.1.2. SAV-multiprocesor conectate indirect.

Conectarea între procesoare se face prin intermediul

unei anumite structuri hardware, numită comutator. În literatură se specializează mai multe arhitecturi de multiprocesor conectate indirect. Cele mai performante din punct de vedere al imunității la defecte sunt:

Arhitectura steg. Arhitectura asta are multe trăsături comune cu arhitecturile cu conectare directă și căi de comunicație partajată. În ambele cazuri, mesajele trebuie să treacă prin anumite structuri hardware. Modularitatea este bună în ceea ce privește procesoarele, dar slabă în ceea ce privește comutatorul. Imunitatea la defectele comutatorului și posibilitatea de reconfigurare sunt reduse datorită faptului că adăugarea unui procesor implică utilizarea unui comutator central mai complex.

Arhitecturi cu magistrală comună centralată de un comutator central. Procesoarele sunt conectate la comutatorul central printr-o magistrală comună partajată printr-o logică secvențială de priorități și control, ceea ce face ca la un moment dat un singur procesor poate deveni controlor de magistrală. Ca atare, procesoarele trebuie să preia controlul magistralei înainte de a transmită mesajele către comutator, care la rindul lui le retransmite către destinația corectă. Caracteristicile acestei arhitecturi sunt similare cu ale arhitecturii sistem cu comutator central. Modularitatea ei este superioară însă arhitecturii steg, deoarece microprocesorul suplimentar trebuie conectat numai la magistrală și nu la comutator. Acest tip de arhitectură nu este prea larg utilizat, datorită faptului că fiabilitatea sistemului este puternic dependentă de magistrala comună și de comutatorul central.

Reteale regulate, constau dintr-o matrice de microprocesoare conectate între ele prin conexiuni dedicate în structuri topologice simetrice. Modularitatea acestui tip de arhitectură este mică, deoarece adăugarea unui procesor distrugă simetria retelei. Pentru mărirea puterii de prelucrare trebuie adăugate mai multe procesoare astfel încât să se păstreze simetria retelei. [227, 230]. Structura este inflexibilă înr complexitatea comunicatiilor nu este prea mare. Imunitatea la defecte este bună și depinde de protocolul de comunicație. Posibilitățile de reconfigurare sunt mici, dat fiind că trebuie menținută simetria retelei. În cazul apariției defectelor se menține buna funcționare în detrimentul simetriei. Arhi-

itecturile regulate de și foarte elegante sunt dificil de realizat [20]. Cea mai întâlnită este arhitectură ierarhizată tip arbore, în care fiecare procesor comunică numai cu un procesor superior și cu toți procesorii ierarhic inferiori.

Retele neregulate, constau în faptul că fiecare procesor poate fi conectat cu orice număr de vecini prin conexiuni dedicate. Modularitatea locală este foarte bună, căci în orice punct al rețelei se pot introduce atât procesoare, cât și conexiuni suplimentare. Costul inserării nu este prea mare, putindu-se reduce la costul unei singure conexiuni suplimentare. Flexibilitatea este foarte mare. Cu cât o structură este mai simetrică cu atât este mai flexibilă, decarece între două procesoare date se pot realiza o multitudine de căi de comunicație. Dezavantajul imediat constă din complexitatea sporită a protocoalelor de comunicație.

Cele mai cunoscute aplicații ale structurilor neregulate sunt rețelele de calculatoare distribuite pe spații geografice întinse [188, 194, 226].

### 5.1.3. Sisteme redondante.

In cazul unor sisteme, în care nu toate cele  $n$  unități funcționale îndeplinește condiția de a fi prevăzute cu memorie și posibilități de prelucrare a informației, dar există un număr minim de unități (trei) care să îndeplinească condițiile impuse prin ipoteza 2.1, atunci sistemul se poate împărti într-un subsistem autodiagnozabil. Subsistemul astfel constituit va forma partea centrală a sistemului (hardcore) din punct de vedere al testabilității, de la care se va testa restul componentelor din sistem printr-o metodă de activare a modulelor. Astfel de sisteme pot fi prevăzute cu redondanță statică pentru menținerea defectelor și/sau redondanță dinamică pentru reconfigurarea sistemului, fie prin înlocuirea componentei defecte, fie prin preluarea sarcinilor unităților defecte de către unitățile funcțional corecte. Aceast lucru se va realiza prin scăderea capacitatii de procesare a sistemului.

In general componentele unui sistem care sunt capabile să-și autogenerzeze stimuli de test sunt microprocesoarele în cooperare cu elemente de memorie. Astfel de soluții cu hardcore este indicată în cazul sistemelor multimicroprocesor,

prevăzute cu un număr limitat de microprocesoare, care se doresc să fie interconectate prin structuri simple și sigure.

O ultimă categorie de SATer fiind sisteme care nu pot fi divizate într-un număr minim de unități funcționale, care să satisfacă condițiile de autodiagnosă. În această situație este necesară introducerea unor elemente redondante care să preia funcția de generare și evaluare a modulelor din sistem. Redondanța se va manifesta atât la nivel hard cât și la nivel soft. În acest caz elementele redondante vor trebui să fie realizate cu un minim de componente. Astfel de sisteme implică utilizarea unor metode de proiectare adecvate pentru îmbunătățirea testabilității.

Sistemele autotestabile redondante prezintă dezavantajul că sunt puțin flexibile, fiind destinate unor aplicații particulare; sunt relativ scumpe. Nu pot fi adaptate simplu pentru o nouă aplicație, ceea ce implică o reconfigurare a structurii atât la nivel de hard cât și la soft.

O structură autotestabilă multimicronprocesor prezintă în prezent calea cea mai eficientă și cu cele mai mari perspective de utilizare. Pentru alegarea unei arhitecturi multiprocesor cu posibilități de autotestare se va analiza unele structuri multiprocesor pentru adoptarea unor soluții practice, economice și performante, care să satisfacă cerințele obiectivelor urmărite.

### 5.2. Sisteme multimicronprocesor.

Configurațiile multimicronprocesor au căpătat în ultima vreme o deosebită importanță [158, 220] prin împărțirea sarcinilor între mai multe procesoare ce sunt superioare celor cu un singur calculator central puternic.

Idea de a utiliza mai mult de un element de prelucrare pentru îmbunătățirea performanțelor sistemului a precedat apariția micronprocesorilor, dar abia acum tehnologia permite utilizarea puterii de calcul într-o gamă largă de aplicații care nu era pînă acum practică din cauza prețului prohibitiv și dimensiunilor mari.

Avantajele care apar prin utilizarea sistemelor multimicronprocesor (SMM) sunt: ; sensibilitatea redusă la perturbații, timpul de execuție a unei sarcini este mult redus permi-

tind chiar lucru în timp real; fiabilitate sporită (prin redundanță sau imunitate la defecte); dezvoltarea modulară a sistemelor (spațială și funcțională); partajarea resurselor (hardware, programe, date, tip); partajarea funcțională a sarcinilor pe procesoare specializate; un raport cost/performanță excelent.

Odată cu aceste avantaje, realizarea sistemelor multimicroprocesor ridică o serie de probleme: separarea sarcinilor executate în paralel pe mai multe procesoare; determinarea celor mai eficiente structuri de interconectare a procesoarelor; proiectarea unor mecanisme cât mai adecvate pentru translatărea adreselor logice în adrese fizice; eliminarea interblocarilor care apar cind un procesor aşteaptă după o rezervă alocată altuia; proiectarea unor structuri hardware și software care să faciliteze imunitatea la defecte a SMM [220, 221, 223, 224].

Rezolvarea problemelor enunțate face ca concepția și strategia aplicării SMM să se dezvolte în mod ne sistematic; existând un număr mare de soluții bune pentru un anumit tip de aplicatie.

Pentru realizarea unor sisteme multimicroprocesor trebuie bine definite relațiile logice între diversele elemente ale sistemului. În acest context, structura logică se referă la modul în care funcțiile de comandă sunt distribuite între diversele elemente ale sistemului. Cele mai frecvente sunt relațiile de subordonare și de cooperare. Într-un sistem în care relațiile sunt de subordonare, elementele sunt structurate ierarhic implicând relații stăpin-sclav; într-un sistem în care relațiile sunt de cooperare, elementele sunt echivalente din punct de vedere logic, implicând relații de egal la egal [220, 221].

La nivel de structură fizică SMM implică metode specifice de transfer a informațiilor și depinde de aranjamentul comunicărilor interprocesor și de modul de interconectare.

Referitor la comunicăriile interprocesor, acestea se pot efectua fie printr-o memorie comună, fie printr-o structură de magistrală. În structura cu memorie comună, toate transferurile de date se fac prin memorie comună și elementele, nu au acces direct unul la celălalt. În cazul structurii cu magistrală, datele sunt transmise prin magistrală, fie prin intermediul unei memorii centrale, fie prin intermediul unei unități de procesare centrală (CPU).

15, o legătură logică stabilită pe structura de magistrală crează o cale de comunicare între elemente; în cazul cel mai general transferurile de date sunt inițiate și indeplinite într-o manieră distribuită.

Le sistemele cu transferuri mari de date tehnice menționate nu sunt eficiente datorită conflictelor sporite pentru resursele comune. Problema se complică și mai mult în sistemele microprocesor datorită timpului de acces memorie-procesor și datorită capacităților de transfer limitat între i/F-procesor [220].

În punctul de vedere al conectării elementelor există multe moduri de a interconecta un număr de n elemente într-un sistem, dar în stabilirea schemei de interconectare apar factori ca fiabilitatea și dezvoltarea. O schema fizibilă asigură o cale secundară în cazul în care legătura, calea directă, între două elemente se defectează. O schema de interconectare flexibilă, permite adăugarea de noi elemente fără afectarea structurii existente [226]. Cele patru scheme de interconectare mai importante sunt: cu magistrală comună, stea înălțată, complet conectate [220]. Celelalte topologii au la bază combinații sau variații ale acestora.

Cele mai indicate scheme de interconexiuni în SAT sunt cele cu magistrală comună sau complet conectate.

În funcție de modul de interconexiune sistemele pot fi clasificate după gradul de cuplare și natura intercomunicațiilor între procesoare. Cuplarea se referă la abilitatea diverselor elemente de a-și partaja resursele, la cele două extreme situându-se sistemele: slabcuplate și cele puternic cuplate.

Sistemele slab cuplate, sau rețele de calculatoare, au următoarele caracteristici [135, 226, 230].

- Rețelele conțin un număr de sisteme de calcul independente, care pot fi dispuse pe spații geografice foarte mari.

- Interconectarea între calculatoarele din rețea se face printr-o interfață de comunicare, unde legăturile de comunicație sunt în general legături serie de mare viteză.

- Comunicațiile intercalculator sunt supuse unui protocol rigid .

In general rețeaua este utilizată numai pentru comunicări. Prelucrarea propriu-zisă se face de fapt pe cîte un element al rețelei. În cadrul rețelei oricare utilizator poate folosi facilitățile de calcul ale celorlalte elemente.

Rețelele de calcul cu caracterile lor rigide în ceea ce privește comunicatiile interprocesor, nu sunt direct aplicabile SMM, dar probabil versiuni modificate ale rețelelor de calculatoare vor fi realizate și cu microprocesoare.

Sistemele cuplate puternic, sau SMM propriu-zise se caracterizează:

- Dispun de o memorie comună. În plus, fiecare procesor poate avea o memorie separată de date.
- Dispun de un sistem de operare comun. Un singur sistem de operare controlează și coordonează toate interacțiunile dintre procesoare și procese.
- Dispun de resurse partajate. Ressursele sistemului sunt în general partajate între procesoare, ca de altfel și intrările/ieșirile (I/h).
- Sincronizarea interprocesorilor ce cooperează este absolut necesară.
- Fiecare dintre procesoare prezintă o anumită autonomie.
- sarcinile pe procesoare sunt egal distribuite, în general, iar în caz de supraincarcare a unui procesor se permite o reconfigurare dinamică a sarcinilor.

Limitarea majoră a sistemelor multiprocesor puternic cuplate constă în posibilitatea apariției conflictelor în accesul la memoria comună. Acest fapt tinde să limiteze superior numărul procesoarelor care pot fi efectiv guvernată de un singur sistem de operare. Cele mai multe configurații procesor-memorie tind să reducă cantitatea conflictelor referitoare la accesul la memoria principală. Cele mai utilizate structuri procesor-memorie sunt:

- cu magistrală comună; toate elementele sistemului sunt conectate la o magistrală comună.
- cu comutator; elementele sunt conectate la un modul separat, denumit comutator, care poate asigura mai multe conexiuni simultan între perechi de elemente.
- cu memorie multiorbit, la care fiecare element de memorie are mai multe registre de memorie (rari) de acces, și e

conectat la celelalte elemente printr-o magistrală multiplă.

Sistemele care combină cele mai bune calități ale sistemelor tare și slab cuplate sunt mai adesea în SMM. Aceste structuri moderat cuplate sunt cunoscute sub denumirea de sisteme de microcalculatoare distribuite. În astfel de sisteme, sarcina totală de prelucrare este împărțită de ea manieră încât să poată fi alocată la o varietate mare de elemente.

Sistemele distribuite realizate cu microprocesor se caracterizează prin:

- În fiecare element individual constă dintr-un microprocesor, memorie locală RAM, ROM, și eventual poate utiliza sau controla periferice.

- Structura sistemului nu este în mod necesar simetrică deoarece procesoarele sale pot să prezinte complexitate diferită.

- Comunicarea interprocesor se face cu precădere prin date. Totuși în anumite situații datele pot conține comenzi sau includ răspunsuri la cereri specifice.

- În fiecare componentă hard sau soft este creștă pentru sarcina specifică ce o îndeplinește, fiind dedicată sarcinii de îndeplinit.

- Procesoarele pot fi distribuite local (în același laborator, fabrică, vehicul) sau geografic (sisteme de comunicație), iar sarcina de îndeplinit să fie bine cunoscută dinainte, astfel încât funcțiile sistemului să poată fi divizate între elementele individuale de prelucrare.

Comenzi numerice, comanda proceselor, automatizările discrete sunt exemple posibile de aplicare a arhitecturilor multiprocesor distribuite [204, 188].

Luând în considerare fluxul instrucțiunilor și datelor, sistemele de calcul au fost divizate în sisteme cu prelucrare serie și sisteme cu prelucrare paralelă.

În cadrul sistemelor cu prelucrare serie se încadrează:

- Sistemele cu un singur flux de instrucții și un singur flux de date – SISD (Single Instructions Stream-Single Data Stream). Un sistem SISD este un sistem clasic (von Neumann) care execută instrucțiunile secvențial.

Sistemele cu prelucrare paralelă sunt împărțite:

- Sisteme cu mai multe fluxuri de instrucții și un sin-

un flux de date - MISD (Multiple Instruction-Single Data Stream). Au existat controverse în legătură cu tipul sistemelor ce ar trebui incluse în această clasă. Aceste structuri sunt practic nerealizabile [220].

- Sisteme cu un singur flux de instrucții și mai multe fluxuri de date - SIMD, care includ sistemele cu prelucrare paralelă: procesoarele matriciale și cele asociative. Ele au în general o singură unitate centrală de control, care aduce și decodifică instrucțiile și care sprijină difuzarea controlului elementelor de prelucrare (procesare).

- Sisteme cu mai multe fluxuri de instrucții și mai multe fluxuri de date - MIMD, multiprocesare propriu-zise. Clasa MIMD, este cea mai generală, conține sisteme cu mai multe procesoare, fiecare cu propria unitate de comandă.

Clasificarea făcută mai sus de Flynn a fost îmbunătățită de alții autori (Braun, White) [220], printr-o diferențiere a sistemelor SIMD astfel: sisteme puternic cuplate, sisteme slab cuplate și sisteme moderat cuplate. Acești autori postulează explicit că MISD este o clasă pur teoretică de calculatoare parallele fără nici o valoare practică.

O clasificare după modul de prelucrare și de interacțiune este prezentată în fig. 3.1 [220].

În sistemele SIMD (numite și sisteme cu procesor paralel), o singură unitate de comandă aduce și decodifică instrucțiile. Instrucția este executată de unitatea de comandă însăși, sau este difuzată către alte elemente de prelucrare (aceeași instrucție este executată de un vector de procesoare asupra unui vector de date).

În cadrul procesoarelor matriciale, instrucțiile manipulează simultan vectori de date, iar capacitatea unității de comandă este limitată, fiind cele mai eficiente arhitecturi SIMD din punct de vedere al raportului cost/performanță. Viteza de execuție a acestui tip de organizare este foarte mare datorită paraleлизării operațiilor pe diferite fluxuri de date. În acest tip de sisteme, elementele de prelucrare sunt independente, fiecare disponind de memorie și registre proprii, dar conținând sub controlul unei singure unități de comandă.

Procesoarele asociative au acces și operații asupra datelor prin conținutul lor nu prin adresa. Ele constituie un

tip de procesoare matriciale în care elementele de prelucrare nu sunt adresață direct. Ele sunt adresață cind sunt satisfăcute anumite relații între conținutul unui registru încărcat de unitatea de comandă și datele conținute în registrele asociative din elementul de prelucrare. Procesoarele astfel selectate primesc următoarea instrucție din program în timp ce celelalte rămân inactive.




Fig.5.1

Procesoarele ortogonale se caracterizează prin blocul de memorie care poate fi adresată atât direct (cuvint cu cuvint pentru un calculator de I/E) cât și pe octet (pe felii de cîte un octet de mai multe elemente de prelucrare). O astfel de adresare se realizează asociativ.

### 5.3. Implementarea unui Sistem de calcul multimicroprocesor.

Pentru implementarea și realizarea unui sistem de calcul multimicroprocesor cu posibilități de autotestare se propun două soluții. Ambele soluții implică conceperea unei celule autotestabile, care să reprezinte parte principală, din punct de vedere al testării, a unui sistem multimicroprocesor. Celula autotestabilă a fost prevăzută cu următoarele caracteristici:

- Să implice utilizarea unui minim de hard și soft suplimentar pentru parte de testare.
  - Să asigure testarea tuturor componentelor din cadrul celulei, în faza de rulare a programelor de test.
- Programele de test vor fi rulate automat, la începutul executării sarcinilor, sau la cererea operatorului.
- Celula autotestabilă va fi concepută sub formă unui sistem distribuit, cu posibilități de utilizare într-un număr mare de aplicații.

Dacă celula autotestabilă face parte dintr-un sistem de calcul cu un număr mare de componente fazele de testare ar comporta următoarele etape:

- a) - testarea nucleului (celulei) autotestabile.
- b) - extinderea nucleului.
- c) - repetarea pasului b, pînă la erăuzarea blocurilor sistemului.

Etapă a) este cea care ridică cele mai complexe probleme, cu precădere în cazul autotestării, deoarece nu se poate executa o evaluare a răspunsurilor blocului testat și luate decizie corespunzătoare, de către un bloc în stare de funcționare incertă.

Celula autotestabilă trebuie să fie realizată din cel puțin trei unități funcționale ce prezintă proprietățile din ipoteza 2.1.

In cazul unui sistem multimicroprocesor cu posibilități de autotestare, blocurile funcționale pot cuprinde un microprocesor și o memorie fixă ROM, în care sunt depuse programele de test. Microprocesorul indeplinește rolul de comandă și evaluare a testelor. Mai mult microprocesorul poate, împreună cu memoria ROM, și-și generează programe de autotest

[212], dar nu poate să evaluateze răspunsul. Acest lucru îl va indeplini altă unitate din cadrul sistemului.

Pentru indeplinirea condițiilor din capitolul 2 și având în vedere caracteristicile microprocesoarelor se propun două soluții de implementare a unei celule autotestabile.

### 5.3.1. Arhitectura SAT cu trei microprocesoare.

SAT cu trei microprocesoare se prezintă în fig. 5.2. O unitate funcțională este

concepță să cuprindă un microprocesor ( $\mu P$ ) și o memorie fixă ROM ce conține programul de test pentru microprocesorul din unitatea respectivă. Evaluarea funcționării corecte a unei unități este făcută de o altă unitate.

Modul de evaluare depinde de programele de test. Acestea trebuie să asigure o excitare corespunzătoare a microproce-




Fig. 5.2

sorului și a memoriei ROM. În literatură se dau mai multe soluții bune pentru programele de test [206, 212, 220]. Strategia de evaluare poate fi concepută:

- unitatea de evaluat să aibă acces la punctele de verificare intermediabile din programul de test. În momentul în care se detectează o eroare se intrerupe programul de test se poziționează elementul sindromului în mod corespunzător și se trece la testarea unității următoare.

- unitatea de evaluat are acces doar la rezultatul final al testului. În acest caz interconectarea se face mai simplu, dar timpul de testare este mai lung.

SAT cu trei microprocesoare poate fi conceput atât pentru detectarea erorilor dar și pentru masarea acestora dacă în timpul funcționării sistemului cele trei  $\mu P$  sunt conectate să lucreze într-o logică majoritară. Structura unui astfel de sistem este mai complexă, cele trei  $\mu P$  vor executa același

sarcină iar în timpul testării sistemul trebuie reconfigurat ca în fig.5.2. Prin reconfigurare și o detectie corespunzătoare unitatea defectă poate fi deconectată din sistem, sau înlocuită, dacă se prevede acest lucru.

Dezavantajul unei astfel de structuri constă în faptul că interconectarea unităților funcționale este mai dificil de realizat, în schimb prezintă o flexibilitate sporită în aplicații.

### 5.3.2. Arhitectura SATcu două microprocesoare.

SATcu două microprocesoare se prezintă în fig.5.3. Sistemul s-a descompus în două unități funcționale realizate cu

microprocesor și un al treilea element redondant format dintr-un comparitor sau un analizor de semnături, care are rolul de a evalua comportarea unității  $u_2$ , pe baza programului de test rezident în memoria ROM a acestei unități. Acest bloc va indica despre unitatea  $u_2$  că este funcțională corectă sau defectă.

Avantajele unei astfel de structuri constă în faptul că interconectarea între

unități este mai simplă (se face între două microsisteme); unitatea funcțională  $u_1$  este simplă ceea ce implică și testarea ei se face mai simplu.

Dacă  $u_1$  este un simplu comparitor, atunci nu poate fi folosit decât la detecția defectelor. Dacă  $u_1$  încorporează un AS atunci prin stocarea unei memorii fixe ROM, cu rolul de a memora dictionarul de semnături, acest bloc poate fi utilizat și la localizarea defectelor, dăr complexitatea unității poate crește pînă la nivelul unui microsistem.

Pentru implementarea unui sistem autotestabil multicoreprocesor s-a ales varianta cu două microprocesoare.




Fig.5.3

#### 5.4. Sistem biprocessor cu posibilități de autotestare.

##### 5.4.1. Structura sistemului.

Sistemul biprocessor cu posibilități de autotestare a fost conceput sub forma unui sistem cu funcții distribuite format din două microsisteme [175]. Microsistemele sunt realizate cu Z80 respectiv I8080. Din punct de vedere logic sistemul s-a organizat pe verticală cu funcția principală pentru microsistemul ( $\mu$ S) Z80 și de subordonare pentru  $\mu$ S cu I8080.  $\mu$ S realizat cu I8080 are rol de procesor cu I/E fiind specializat, în cadrul sistemului, pe operații de I/E.

Fiecare  $\mu$ S este prevăzut cu magistrală proprie, dar cu posibilități de interconectare a sistemelor. Comunicarea între procesoare se face prin intermediul alocării unui spațiu de memorie comună pentru cele două  $\mu$ S (fig.5.4). Blocul de inter-




Fig.5.4

conectare a microsistemelor realizează cuplarea magistralelor sistemului Z80 (magistrala de adrese, magistrala de date și cea de comenzi) la magistralele sistemului 8080, permitând prin această accesul microprocesorului Z80 la toate resursele sistemului cu 8080; cu excepția blocului de memorie în care este rezident sistemul de operare pentru sistemul cu 8080.

La microsistemul realizat cu microprocesorul Z80 memoria este alocată astfel încit programele de test și monitorul să inceapă de la adresa 0000H. Tinind cont de acest fapt, primii 8 KO din memoria sistemului este ocupată de o memorie fixă EPROM. Următorii 8 KO vor fi folositi ca spațiu de comunicare între cele două sisteme.

Programele ce permit lucru cu resursele sistemului Z80, (memoria RAM, dispozitivele periferice, adresate ca locații de memorie), în cazul conectării magistralelor microsistemeelor, sunt rezidente tot în memoria EPROM.

Programul de test este conceput să testeze microprocesorul Z 80, blocul de decodificare și selecție, memoria EPROM-monitor. Testarea se va face în colaborare cu unitatea U<sub>1</sub>.

În conformitate cu [206] testarea unui microprocesor (fără componente externe) se face prin aplicarea unor stimuli determinați (instructii, în esență) și evaluarea se face pe baza răspunsului la acești stimuli de către un bloc de evaluare/decizie. Aplicarea stimuliilor se face într-o succesiune stabilită de necesitatea verificării unor funcții ale microprocesorului (decodificarea registrelor, transferul de date, decodificarea instrucțiilor, prelucrarea datelor, etc.).

Dacă oferă o capacitate bună de detectie a defectelor, metoda prezintă următoarele dezavantajele: se testează doar microprocesorul, introduc într-un testor și nu în schema de aplicatie; este necesară prezența unui sistem de generare a stimuliilor de test, evaluarea răspunsurilor și decizie, deci un testor autonom; volumul de memorie ocupat de către programele de test este mare (în [206] se indică 1 KO doar pentru verificarea decodificării registrelor).

Din aceste motive, pentru sistemul biprocesor s-a ales varianta de testare a setului de instrucții ale microprocesorului pe baza unui program de test ales convenabil, pentru a asigura o testare exhaustivă a setului de instrucții, pe baza modelului propus în [206, 212], în care generarea stimuliilor de test se face de către însuși blocul de testat prin memoria EPROM, iar evaluarea răspunsurilor se face fie printr-o metodă de comprimare (analiza de semnaturi) fie prin compararea rezultatului final cu o valoare determinată. Decizia se realizează de către un bloc activat de rezultatul comparării.

O astfel de testare asigură atit verificarea microprocesorului dar și a memoriei EPROM, a magistrelor de date și adrese.

Dacă în cadrul programului de test AS găsește că microprocesorul Z 80 este defect, elementul de decizie întrerupe executarea programului de test și se trece la executarea programului de testare a următoarei unități (8080).

După verificarea funcționării celor trei unități se poate determina unitatea defectă. În cazul că Z 80 este defect se întrerupe funcționarea sistemului, dacă Z 80 a fost săsit că funcționează corect se va trece la verificarea celorlalte blocuri din sistem, conform ordinogramei din fig. 5.5.

Dacă în urma verificării blocurilor sistemului, acestea sunt săsite corecte, atunci se poate intra în monitorul microsistemului cu Z 80.

Sistemul realizat cu 8080 are rolul de procesor de intrare/ieșire ce va recepționa caracterele alfa numerice de la un terminal (DAF); decodifică comenziile. Transmiterea comenziilor de la 8080 spre sistemul principal are loc prin intermediul blocului VI (vector de întrerupere), adresat de către 8080 în maniera obișnuită și citită de către Z 80 în momentul recunoașterii cererii de întrerupere, conform celor specificate la descrierea blocului VI.

În afara rutinelor de tratare a operațiilor de I/E, monitorul 8080 mai cuprinde un program de test și parte de comandanță care realizează prelucrarea primară a comenziilor (eliminarea bitului de paritate din cod și transformarea în index pentru tabelul de adresa al sistemului Z 80, prin înmulțire cu 2, realizându-se astfel adrese multiple de 2). Pentru monitorul sistemului cu 8080 s-au alocat 8 KO de memorie, iar în continuare 8 KO pentru memoria RAM și dispozitive periferice ce se va suprapune peste spațiul de comunicare al lui Z 80, permitind acestuia accesul la resursele sistemului cu 8080 (adresele fizice ale microsistemului 8080 se vor intercala în spațiu de adrese fizice ale microsistemului Z 80). Folosirea resurselor  $\mu$ S-8080 de către  $\mu$ S-Z 80 presupune invalidarea memoriei EPROM-ului 8080 (monitorul 8080) fapt ce se poate realiza prin condiționarea răspunsului microprocesorului 8080 la o cerere de HOLD, semnalul HLDA, cu semnalul de selecție a memoriei EPROM-8080.

Pentru a sigura dialogul intre cele două microsisteme, în momentul interconectării, semnalele de comandă a  $\mu$ S-8080 să fie făcute compatibile cu semnalele de comandă a  $\mu$ P-Z 80.




Fig.5.5

chipamentele periferice comunică cu sistemul 8080, prin intermediul interfețelor serie și paralele.

Sistemul de intreruperi la  $\mu$ S-8080, specializat pe operații de intrări/ieșiri, este format din intreruperile provenite de la dispozitivele periferice și de la  $\mu$ S-Z 80. În cazul existenței unei defecțiuni numai la sistemul de intreruperi, ce este semnalizată de către Z 80 prin teste efectuate asupra acestuia, se inactivă sistemul de intreruperi, rămânind ca 8080 să lucreze cu dispozitivele periferice numai prin program, ceea ce scad performanțele sistemului.

#### 5.4.2. Interconectarea microsistemeelor.

##### 5.4.2.1. Schema de conectare a magistralelor.

Această parte a blocului de interconectare a microsistemeelor realizează cuplarea magistralelor sistemului Z 80 (magistrala de adresa, de date și cea de comenzi) la magistralele sistemului 8080, permitând prin aceasta accesul microprocesorului Z 80 la toate resursele sistemului cu 8080 (cu excepția blocului de memorie ce conține monitorul acestuia).

În acest sens microsistemul cu Z 80 are acces la memoria RAM a  $\mu$ S-8080, atât la scriere cât și la citire. De asemenea dispozitivele periferice sunt văzute ca locații de memorie.


Pentru a asigura o conectare simplă a celor două sisteme, la proiectarea sistemului cu 8080 s-a urmărit generarea unor semnale de comandă compatibile cu Z 80 [175].


Conectarea semnalelor magistralei de adresa și magistralei de comenzi se realizează într-un sens, adică de la sistemul cu Z 80 spre sistemul cu 8080 prin circuite tampon, comandate de automatul de acces care va fi prezentat în paragraful următor.

Conectarea magistralei de date se face bidirectional fiind comandată tot de automatul de acces.

Conectarea magistralelor se face din punct de vedere logic într-un singur sens; de la microsistemul cu Z 80 spre microsistemul cu 8080, sub controlul microprocesorului Z 80 prin automatul de acces.

Nu e-a prevăzut legătura bidirectională din punct de vedere logic între magistrale din mai multe motive:





1. Automatul de acces s-ar fi complicat foarte mult, prin nevoie de stabilirii unei discipline de priorități.

2. Accesul lui 8080 la sistemul cu Z 80 nu se justifică din următoarele motive:

- Sistemul cu 8080, fiind specializat doar pe funcția de procesor de intrare/iesire, accesul la sistemul Z 80 nu aduce nici un cîștig din punct de vedere al vitezei de transfer a informației din tamponul lui 8080 spre Z 80 sau invers, deoarece Z 80 dispune de instrucții de transfer pe blocuri care sunt mult mai puternice ;

- Sistemul cu 8080 nu poate executa programe scrise în cod-obiect pentru Z 80, deci nu ar putea executa programul monitor a lui Z 80, iar scrierea unui monitor special pentru 8080 nu s-ar justifica.

3. Pentru simplificarea schemei s-a realizat reimprospătarea memoriei dinamice a lui Z 80 doar cu semnale de comandă ale acestuia. Dacă s-ar fi adoptat și soluția conectării sistemului cu 8080 la sistemul cu Z 80, ar fi trebuit realizat și un bloc de reimprospătare a memoriei dinamice, deoarece sistemul cu 8080 nu poate asigura semnalele necesare reimprospătării memoriei RAM dinamice.

Scopul pentru care a fost adoptată modul de conectare propus, a celor două sisteme, prin controlul întregului sistem de către microprocesorul Z 80, este creșterea disponibilității sistemului, deoarece la defectarea microprocesorului 8080, operațiile lui să fie preluate de  $\mu$ P-Z 80, ceea ce permite ca sistemul însă să mai poată funcționa dar cu performanțe mai reduse. Se realizează în acest fel o reconfigurare a structurii sistemului. În plus din punct de vedere al testării procesorului 8080 și a dispozitivelor periferice asociate acestuia este de dorit existența facilităților de conectare a sistemului în sensul presentat.

Prin modul de conectare realizat, rezultă că se acordă o mare importanță procesorului Z 80, dându-i-se statut de **MASTER** în sistem (fig.5.6).

Trebuie făcută observație că prin cuplarea la sistemul cu Z 80 a sistemului cu 8080 se realizează practic o dublare a spațiului de memorie care poate fi adresat. Pentru

aceasta s-a urmărit distribuirea adreselor fizice de memorie și dispozitive periferice ale fiecărui sistem astfel încit spațiul total să nu depășească posibilitatea de adresaare a microprocesorului Z 80. Deci adresele fizice ale sistemului cu 8080 se vor intercale în spațiu de adrese fizice ale sistemului cu Z 80. Practic, din punct de vedere al programatorului, nu este necesară o comutare a adreselor de pe un sistem pe altul după ce s-a dat comanda de conectare a magistralelor [175].

#### 5.4.2.2. Automatul de acces (AAC)

Funcțiile acestuia sunt:

- recepționarea unei cereri de conexiune a magistralelor din partea lui Z 80 ;
- transmiterea acestei cereri spre procesorul 8080 ;
- ținerea în așteptare a procesorului Z 80 pînă la achizițarea cererii de către microprocesorul 8080 ;
- activarea semnalului de comandă pentru circuitele de conectare a magistralelor ;
- recepționarea cererii de separare a magistralelor de la Z 80.

Aceste funcții se realizează simplu datorită variantei de conectare adoptată, într-un singur sens (fig.5.6)[175].

#### 5.4.2.3. Cutia poștală (CP)

Cutia poștală a fost introdusă din motivul creării unei căi de comunicație rapidă între cele două microsisteme pentru cantități de informație redusă, cind nu s-ar justifica procedura de conectare a sistemelor prin intermediul circuitelor de comutare a magistralelor.

Informațiile vehiculate de acest bloc vor fi în special comenzi pentru microsistemul 8080 de la μP-Z 80 și comenzi sau date scurte: 1,2,3 ect...i pentru Z 80. Prin comenzi înțelegindu-se caracterele funcționale ale monitorului provenite de la consoala sistemului.

Cutia poștală asigură totodată, o cale redondantă de cuplare a celor două sisteme, ceea ce permite o siguranță sporită în acest domeniu.

Acest bloc cuprinde două poșturi de intrare/iesire para-

lele, conectate ca un registru tampon bidirectional, adică un port de ieșire dinspre sistemul 8080 spre sistemul Z 80, iar celălalt dinspre sistemul cu Z 80 spre sistemul cu 8080 (fig.5.7) [175].

#### 5.4.2.4. Vectorul de intrerupere (VI)

Acest bloc reprezintă o cale și mai rapidă de transmisie a unor comenzi standard către micromodul cu Z 80 dinspre microprocesorul 8080 și se bazează pe caracteristicile procesorului Z 80 de a lucra cu intreruperi vectorizate.

Po scurt metoda presupune furnizarea, după acceptarea de către procesorul Z 80 a cererii de intrerupere, a unui octet care reprezintă jumătatea mai puțin semnificativă a unei adrese – vectorul de intrerupere. Acest octet va fi preluat de către Z 80 nu printr-o instrucție de intrare cu adresa pertinui, ci printr-un ciclu special de recunoaștere a intreruperii specific procesorului Z 80.

In port va fi încărcat un octet de către microprocesorul 8080, după decodificarea unei intrări de la consolă sau în cazul trecerii procesorului 8080 printr-un punct în care trebuie să ceară asistență lui Z 80 ; în conformitate cu comanda primită de la consolă, sau starea programului procesorului 8080. Microprocesorul Z 80 va căuta într-un tabel octetul corespunzător care să permită apelarea directă a rutinei de tratare a situației existente în conformitate cu procedure de tratare a intreruperilor procesorului Z 80 în modul 2. Deci portul este utilizat ca periferic cu posibilități de vectorizarea intreruperilor pentru Z 80 (fig.5.7) [175].

#### 5.4.3. Unitatea redondantă.

Pentru realizarea unui sistem autotestabil sunt necesare cel puțin trei unități funcționale care să îndeplinească condițiile din ipoteza 2.1. Cum în cele două micromoduli, microprocesoarele și memoriile fixe în care sunt depuse programele de test îndeplinesc aceste condiții; pentru formarea unui SAT mai trebuie introdusă o unitate redondantă. Aceast element redondant poate fi un comparitor sau o unitate de comprimare a datelor.

In cazul utilizării unui bloc de comparare acesta tre-

buie să îndeplinească următoarele funcții: să compare rezultatul obținut în urma executării programului de test de către microprocesorul Z 80 cu un rezultat cunoscut; pe baza comparării să specifică dacă microprocesorul Z 80 și memoria de test sunt defecte sau nu; să transmită la panoul de comandă, rezultatul comparării; să fie prevăzut cu un comparator de timp pentru a constata dacă programul de test se buclează sau nu; după terminarea programului de test pentru Z 80 să genereze o comandă care să permită inițierea programului de test pentru 80c0.

In cadrul sistemului autotestabil realizat e-a adoptat varianta cu analizorul de semnături, pentru unitatea redondantă, care asigură o flexibilitate sporită în ceea ce privește localizarea defectelor la microsistemul Z 80.

Analizorul de semnături este realizat într-o variantă paralelă fiind plasat pe magistrala de date și pe bitii cei mai semnificativi ai magistralei de adresa ai microsistemului Z 80.

Strategia de testare a microsistemului Z 80 este următoarea:

- programele de test sunt rezidente în memoria fixă EPROM începând de la adresa 00H ;
- La fiecare salt la adresa 00H, sau inițiere de la panoul de comandă, programele de test sunt activate și se trece la testarea automată a sistemului ;
- În cadrul analizorului de semnături este decodificată adresa COH și în conjuncție cu semnalul MREQ este declanșat analizorul de semnături. Acesta este și semnalul de START pentru AS.
- Tactul AS este constituit de semnalul MREQ ;
- Semnalul de STOP este un semnal de adresă; ultima adresă a programului de test;
- Odată AS declanșat se va pune bistabilul  $R_{Z80}$  pe unu și punerea lui pe zero se face numai dacă semnătura a fost corectă;
- Declanșarea AS va determina ca  $\mu$ P-8080 să fie adus în stare HOLD pînă la terminarea programului de test a microsistemului Z 80 ;
- După terminarea programului de test pentru Z 80 se va

făce un salt la programul de test pentru 8080 ;

- În timpul executării programului de test pentru 8080 se vor trimite spre microsistemul Z 80, periodic, puncte de verificare. În cazul în care la momentele specificate și/sau punctele de test nu sunt cele așteptate se va poziționa bistabilul  $B_{8080}$  pe unu ;

- La terminarea programului de test pentru 8080 se va iniția un ciclu de autotest pentru AS [182]. Semnătura rezultată va fi trimisă spre microsistemul 8080 care o va compara cu semnătura bună, poziționându-se corespunzător bistabilul  $B_{AS}$  ;

- Dacă toate elementele sindromului sunt pe unu sau sistemul cu Z 80 este defect, se oprește întregul sistem. În caz contrar sistemul poate trece la îndeplinirea sarcinilor pentru care a fost conceput. Întrucât remedierea defectelor din sistem este necesară întreruperea funcționării lui.

Schema bloc a analizorului de semnături este prezentată în fig.5.8.




Fig.5.8

El se compune din următoarele blocuri:

a) Registrul de deplasare (RD) este prevăzut cu posibilități de intrare serie și paralelă.

Polinomul generator implementat este:[70, 152, 162]:

$$G(x) = x^{16} + x^{15} + x + 1 \quad (5.1)$$

Schema a fost sintetizată după modelul cu sumatoare incluse [2].

b) Decodificatorul adresei OOH, ce va genera semnalul de STAR pentru AS.

c) Decodificatorul, "semnătură corectă".

d) unitatea de comandă a AS.

In AS s-a introdus și un comparator de timp ce va fi declanșat de programul de test. Dacă programul de test se buclează (există un defect) după cuanta de timp stabilită pentru el, AS va indica o eroare și se întrerupe programul.

Toate ieșirile AS se vor afișa la panoul de comandă.

#### 5.4.4. PROGRAMUL MONITOR


Programul monitor, în cadrul sistemului, are rolul de a indeplini anumite funcții ce vor fi introduse de la consola sistemului. Comenzile au fost alese după modelul celor existente la minicalculatorale din formația KLIX M-18 [132].


Particularitatea tratării acestor comenzi derivă din structura aleasă pentru sistem (bimicroprocesor), cu microprocesorul 8080 specializat ca procesor de I/E. De asemenea, posibilitatea de vectorizare a intreruperilor oferită de Z 80 permite ramificarea simplă spre rutinele specifice de tratare a comenzielor.


In esență, tratarea unei comenzi ar consta din etapele: receptia caracterului (lor), care reprezintă comanda; decodificarea comenzi ; tratarea comenzi (activarea rutei specifice comenzi).


In cadrul sistemului biprocesor, primele două etape sunt executate în sistemele cu 8080, cu precizarea că etapa a doua este mult simplificată (se reduce la operații aritmetice simple, fără decizii) și se suprapune cu operații executate în sistemul Z 80 (vectorizarea intreruperilor).

In sistemul principal, cu Z 80, se execută ramificarea









spre rutinile specifice diverselor comenzi (cu eliminarea comenziilor inexistente).

Transmiterea comenziilor de la 8080 spre sistemul principal are loc prin intermediul blocului notat "vector de intrerupere" (VI), adresat de către 8080 în maniera obişnuită și citit de către Z 80 în momentul recunoașterii cererii de intrerupere, conform celor specificate la descrierea blocului VI.

#### 5.4.4.1. Comenziile sistemului

Comenziile alese pentru sistemul biprocesor sunt următoarele:

1. E    XXXX    YYYY    ZZZZ <CR>

Acțiunea: lansază execuția unui program începând de la adresa XXXX ; dacă parametrul YYYY este prezent, fixează un punct de intrerupere la adresa YYYY ; dacă parametrul ZZZZ este prezent, limitează timpul de execuție la valoarea ZZZZ \* t, unde t este o cantă de timp programabilă.

2. C    XXXX <CR>

Acțiunea: continuă execuția unui program oprit într-un punct de intrerupere; dacă parametrul XXXX este prezent, fixează un nou punct de intrerupere la adresa XXXX; dacă parametrul lipsește, nu se modifică punctul de intrerupere, dar dacă adresa este valoarea 0000, se stergă punctul de intrerupere.

3. D    XXXX    YYYY <CR>

Acțiunea : realizează vidajul memoriei, între adresele XXXX și YYYY.

4. M    XXXX; mm - dd ... <CR>

Acțiunea: afișează continutul locațiilor de memorie, începând de la adresa XXXX; după fiecare octet afișat, se poate modifica valoarea aflată în memorie la adresa curentă, prin introducerea de la tastatură a simbolului " - ", urmat de date care se dorează introducă; dacă se dorează trecerea la locația următoare, se introduce " " (blanc) afișindu-se nouă locație, g.s.m.d.

5. R : AF - rrrr ... <CR>

Acțiunea: afișează valorile memorate în registrele microprocesorului Z 80 și modifică, analog comenzi "M", aceste

valori cu excepția registrelor IX, IY, I, R, PC, SP.

6. F XXXX, YYYY dd <CR>

ACTIONEA: inițializează zona de memorie cuprinsă între adresele XXXX și YYYY cu valoarea "dd".

7. H XXXX YYYY <CR>

ACTIONEA: afișează suma, respectiv diferența celor două valori.

8. T XXXX YYYY ZZZZ

ACTIONEA: transferă zona de memorie cuprinsă între adresele XXXX și YYYY la zona care începe cu adresa ZZZZ.

9. F aaaa... <CR> ... <TRM>

ACTIONEA: tipărește la imprimanta (SM4000) textul introdus de la consolă; comanda se încheie la întâlnirea caracterului "SM" ("sfîrșit mesaj"), transmis de către DAF, la apăsarea tastei "TRM", în modul caracter.

#### 5.4.4.2. Ordinogramele monitorului Z 80.

In continuare se vor prezenta ordinogramele monitorului sistemului cu Z 80, după care s-a scris programul monitor. In figurile 5.9, 5.10, 5.11 și 5.12 sunt date cele mai importante subroutines de programul monitor pentru Z 80.


#### 5.4.4.3. Programul monitor pentru 8080



Monitorul 8080 cuprinde rutinile specifice pentru dialog cu aceste periferice. Sunt conectate la sistem un dispozitiv, de afișare DAF 1002, o mașină de scris SM4000 și o linie serială asincronă (RS232C), fără periferic asociat.

Ordinogramele prezентate in figurile 5.13, 5.14, 5.15 oferă datele necesare înțelegerii funcționării acestui monitor.

### 5.5. Concluzii privind realizarea unui sistem biprocesor cu posibilități de autotestare

In cadrul lucrării s-a realizat un sistem biprocesor cu posibilități de autotestare. Partea aplicativă a urmărit verificarea aspectelor teoretice prezentate. In acest sens s-a realizat in cadrul unui sistem experimentarea altrei modalități de interconectare între două microsisteme: interconectarea prin intermediul unei memorii comune, interconectarea prin intermediul unei magistrale comune și interco-





nectarea directă între microsisteme prin considerarea celui-lui microsistem ca un dispozitiv periferic. Prin realizarea celor trei modalități de interconectare s-a urmărit și o siguranță sporită a sistemului de conexiuni.

Programele de test au urmărit doar punerea în evidență a defectării unei unități. Nu s-a urmărit o diagnostă la nivel de circuit integrat avindu-se în vedere că o astfel de problemă a fost tratată în mai multe lucrări de referință [115, 77, 23] sau lucrări de specialitate [182, 185, 210].

## CAPITOLUL 6

### CONCLUZII

Scopul acestei lucrări este acela de a-și aduce contribuția, într-o manieră originală la conceperea unor arhitecturi multiprocesor autotestabile. În acest sens au fost urmărite următoarele obiective:

1. Analiza și clasificarea metodelor de testare a unităților de prelucrare a datelor.
2. Determinarea condițiilor necesare și suficiente ca un sistem numeric să poată fi autotestabil.
3. Elaborarea unor modele de autodiagnosă a sistemelor de calcul.
4. Elaborarea unor metode de diagnostă a sistemelor autotestabile.
5. Verificarea pe un model experimental a unei arhitecturi multimicroprocesor cu posibilități de autotestare.
6. Simularea pe calculator a modelelor și metodelor de diagnostă a sistemelor autotestabile.

#### 6.1. Contribuții originale

Înăind de la scopul și obiectivul propus se pot scoate în evidență următoarele contribuții originale ale lucrării:

1. Analiza comparativă a metodelor de testare a microprocesoarelor și a sistemelor de calcul bazate pe microproceso-

re, cu punerea în evidență a dificultăților majore în elaborarea unor strategii de testare și greutățiile create în acest domeniu, de complexitatea circuitelor și schemelor de testat. Din aceste motive la ora actuală acest domeniu trebuie să rămână în urma celorlalte laturi ale tehnicii de calcul cum: proiectarea și realizarea echipamentelor și sistemelor de operare pentru tehnica de calcul; dezvoltarea unor noi arhitecturi de sisteme de calcul; utilizarea calculatorelor în economie și industrie [206].

2. Pe baza teoriei grafurilor și a modelului unui sistem autotestabil [130] s-a elaborat un suport teoretic

privind determinarea condițiilor necesare și suficiente ca un sistem să poată fi autotestabil. În acest scop au fost enunțate nouă teoreme, o lemură, trei corolare și două algoritme.

3. Punerea în evidență a unui defect într-un sistem autotestabil se face pe baza unui sindrom. Sindrom ce trebuie să fie specific unui defect din sistem. În acest sens s-au determinat condițiile ca un sindrom să fie unic definit pe baza teoremei 2.1 și a corolarului 2.1.

4. S-a introdus noțiunea de sistem autotestabil optim diagnozabil și s-au determinat condițiile ca un sistem să fie optim diagnozabil pe baza teoremei 2.3 și corolarului 2.2.

5. S-a elaborat un algoritm (2.1) pentru identificarea SAT optim diagnozabile.

6. Pe baza modelului de diagoză s-au obținut relațiiile pentru determinarea numărului de sindroame și de defecte simple și multiple dintr-un sistem, în cazul apariției defectelor permanente.

7. S-a dezvoltat în continuare modelul de diagoză a SAT și pentru cazul că în sistem ar apărea defecte intermitente. Defectele intermitente aduc un grad sporit de complexitate în găsirea condițiilor ca un sistem să poată fi autotestabil. În acest sens s-a stabilit o strategie de testare a sistemelor în prezența defectelor intermitente.

8. S-au enunțat condițiile necesare și suficiente ca un sistem să fie autotestabil în prezența defectelor intermi-

tente și s-a elaborat un model de diagoză. Modelul elaborat este superior celui prezentat în [114], fiind mai general. În plus s-a elicitat situațiile de nedeterminare, ceea ce permite o diagnoză sigură. Modelul de diagnoză din [114] este valabil pentru unele结构uri particolare de SAT. Teoreme 2.4 și 2.5 asigură o extindere a modelului de diagnoză elaborat pentru defecte permanente și pentru cazul defectelor intermitente.

9. S-a elaborat un algoritm (2.2) de transformare a unui sistem diagnosticabil într-un sistem optim diagnosticabil. Prin aceasta cintelel autodiagnosticabil pentru defecte permanente devine autodiagnosticabil și pentru defecte intermitente. Sindromul obținut în acest fel este unic definit, chiar în prezența defectelor intermitente.

10. Pe baza modelului de diagnoză a SAT s-a determinat relațiile între numărul de defecte intermitente și permanente din sistem (teoreme 2.6 și 2.7).

11. Fornind de la modelele de diagnoză propuse s-a elaborat strategia de testare a SAT pentru situație cind defectele permanente și intermitente apar simultan. În acest sens s-a generalizat modelul de diagnoză a SAT și pentru cazul unor defecte nespecificate (intermitente și/sau permanente). Teorema 2.8 specifică condiție necesară și suficientă ca un sistem să fie autotestabil în prezența oricărui tip de defect.

12. Determinarea relațiilor între defecte în cadrul modelului generalizat.

13. Elaborarea unor programe de simulare a unor structuri de sisteme autotestabile pentru demonstrarea corectitudinii modelelor elaborate. Sindromele obținute prin programele de simulare sunt unice definite pentru fiecare caz de defect în parte.

Cele trei programe de simulare au fost realizate pentru structuri simetrice (SIMUL) și structuri asymetrice SIMASIL), cît și pentru situație cind în sistem sunt prezente defecte intermitente (SIFTAT).

14. Definirea conceptului de defect implicit invers, ca precizare modală de utilizare în diagnoza SAT.

15. Elaborarea unei metode de diagnoză a defectelor prin utilizarea conceptului de defect implicit și defect implicit invers (algoritmul 3.1, teorema 3.1).

16. Definirea matricelor de legături și a matricelor de incidență în cînd ca precizarea elementelor caracteristice.
17. Elaborarea unui algoritm de obținere a matricelor de incidentă pe baza matricelor de legături (algoritmul 3.2).
18. Elaborarea unei metode de diagnoză a sistemelor autotestabile plecind de la matricile de incidentă, atât pentru structuri  $S_n^n$  simetrice cât și ne-simetrice. Se demonstrează cu ajutorul teoremelor 3.2, 3.3 și 3.4 că algoritmul 3.2 împreună cu algoritmul 3.3 permit localizarea unităților defecte în sistemele autotestabile.
19. Cu ajutorul a trei programe de simulare s-au verificat algoritmul de diagnoză pe calculator. Programele au fost scrise în PASCAL. Algoritmul de diagnoză nu s-a verificat pe diverse structuri de SAT simulate pe calculator.
20. Analiza cooperativă a celor mai cunoscute metode de diagnoză a schenelor seconvenționale, cu scăderea în egidență a elementelor caracteristice.
21. Clasificarea și analiza comparativă a metodelor de proiectare pentru imbunătățirea testabilității pe baza datelor publicate în literatură. Clasificarea s-a făcut pe trei nivele structurale: la nivel de circuit integrat, la nivel de bloc și la nivel de sistem.
22. Studiul arhitecturilor sistemelor de calcul multiprocesor, abordat prin prismă cerințelor impuse de realizare a unor sisteme autotestabile și propunerea unor variante de arhitecturi multimicroprocesor cu posibilități de autotestare.
23. Realizarea unui sistem experimental hipoxeodor cu facilități de autotestare.
- Referitor la structura propusă s-a găsit un optim între numărul de unități funcționale din sistem, numărul de unități defecte și numărul de interconexiuni între unități.
- 6.2. Valeoare aplicativă și direcții de dezvoltare viitoare**
- Aspectele prezentate în lucrare s-au verificat în cadrul a 17 lucrări științifice publicate, o temă de contract de cercetare științifică, o inovație. Tot în acest domeniu autorul tezei este comitor a 2 lucrări propuse pentru a fi brevetate ca invenție.

Pentru elaborarea lucrării a fost utilizată o bibliografie ce cuprinde 230 titluri.

Pentru viitor se conturează încă noi perspective de verificare și înțind sătul de interesul crescând către se manifestă față de sistemele de calcul autotestabile, interes stimulat pe de o parte de proliferarea sistemelor de calcul bazat pe microprocesoare în cele mai diverse domenii, iar pe de altă parte ca utilizarea în noi domenii de aplicație, a sistemelor de calcul autotestabile sau tolerante la defecte.

În acest context, din mulțimile direcțiilor posibile de dezvoltare a sistemelor de calcul numerică autotestabilă, realizate prin structuri multmicroprocesor, se emintesc următoarele domenii foarte importante :eronautică, misiuni de cercetare spațială, energia nucleară, sisteme de navigație și comunicație, reacțoare chimice, sisteme de ridicat, informatică și robotică.

BIBLIOGRAPHIE

- 1 N.CEAUSESCU - Raport la cel de-al XXXIII-lea Congres al Partidului Comunist Roman, Editura Politică, Bucureşti, 1984.
- 2 ANGHELLOIU I. - Teoria Codurilor, în Editura militară, Bucureşti, 1972.
- 3 ARMSKONG J.H., GRAY F.G. - "Fault Diagnosis in a Boolean n Cube Array of Microprocessors" în IEEE Trans.on Computer, vol.C-30, nr.8, aug.1981,p.587-596.
- 4 AGARWAL K. VINOD, FUNG S.F.A. - "Multiple Fault Testing of Large Circuits by Single Fault Test Set", IEEE Trans.on Computer, vol.C-30, nov.1981,p.855-865.
- 5 AGARWAL K.V., MASSON G.M. - "Generic Fault Characterizations for Table Look-up Coverage Rounding", IEEE Trans. Computer, vol.C-24, apr.1980, p.288-299.
- 6 ALLAN F.J., KAMADA T., TOLDA S. - "An Approach to the Diagnosability Analysis of n Systems", IEEE Trans.Computer, vol.C-24, oct.1975, p.1040-1042.
- 7 ANDERSON R.E. - "Test methods change to meet complex demands", Electronics, 15 apr.1976,p.125-128.
- 8 AGARWAL V.K., MASSON G.M. - "Recursive Coverage Projections of Test Sets", IEEE Trans.on Computer Vol.C-28, p.865-870, nov.1979.
- 9 ANDERSON R.E. - "Testing Glossary Reflects Industry usage" Electronics, 27 mai, 1976, p.116-121.
- 10 ARNOLD J.F. - "The concept of coverage and its Effect on the Reliability Model of a Repairable system", IEEE Trans.on Computer, vol.C-22, mart.1973, p.251-255.
- 11 ANDERSON D.A., METZL G. - "Design of Self-Checking check Circuits for m-out-of-n Codes", IEEE Trans.on Computer vol.C-22, mart.1973, p.263-269.
- 12 AVIZIENIS A. - "Arithmetic Codes:Cost and Effectiveness Studies for Applications in Digital Systems Design", IEEE Trans.on Computer,vol.C-20,nov.1971,p.1322-1335.

- 13 ABRAHAM J.A., SIEWIONEK D.P. - "An Algorithm for the Accurate Reliability Evaluation of Triple Modular Redundancy Networks", IEEE Trans.on Computer, vol.C-23, iulie 1974, p.682-692.
- 14 ARMSTRONG D.B.- "A Deductiv Method for Simulating Faults in Logic Circuits, IEEE Trans.on Computer, vol.21, nr.5, mai, 1972, p.464-471.
- 15 ASPINALL D. - "The microprocessor and its Application"- Cambridge University Press, "Cambridge 1980.
- 16 AVIZIENIS A. - "Fault tolerant Systems", IEEE Trans.on Computer, vol.C-25, dec.1976, p.1304-1311.
- 17 AVIZEVIS A. - "The STAR (self-testing and repairing) computer. An investigation of the theory and practice of fault tolerant computer design", IEEE Trans.on Computer, vol.C-20, nov.1971, p.1312-1321.
- 18 BARZILAI Z., SAVIR J., MARKOWSKY G., SWITS G., MEHLIN - "The Weighted Syndrome Sums Approach to VLSI Testing", in IEEE Trans.on Computer, vol.C-30, nr.12, dec.1981, p.996-1000.
- 19 BREUER M.A., - "Testing for Intermittent Faults in Digital Circuits" in IEEE Trans.Computer, vol.C-32, mar.1973, p.241-246.
- 20 BERNHARD R., -"Computers 1000 times faster than today's supercomputers would benefit vital scientific applications" in IEEE Spectrum, iul.1982, p.26-31.
- 21 BUTLER T.JON, .- "Speed-Efficiency-Complexity Tradeoffs in Universal Diagnosis Algorithm", in IEEE Trans.on Computer, vol.C-30, aug.1981, p.590-596.
- 22 BERSI F., GRANDONI F., MAESTRINI P.-;"A Theory of diagnosability of digital systems", IEEE Trans.Computer vol.C-25, iun.1976, p.585-593.
- 23 BREUER M.A., FRIEDMAN A.D.- DIAGNOSIS AND RELIABLE DESIGN OF DIGITAL SYSTEMS", Woodland Hills CA: Computer Science Press, 1976.
- 24 BENNETTS R.O., SCOTT R.V.-"Recent Developments in Theory and Practice of Testable Logic Design", Computer, iun.1976, p.47-63.

- 25 BLASAI J.-"Système 1'side en diagnostic" in Electronique Industrielle, nr.95, 1985, pag.43-49.
- 26 BRUGER P.-"System Integration and Testing with Microprocessors-II", in Microprocessors:Fundamentals and Application, IEE Proc., 1977, p.197-201.
- 27 AGHAGH D.-P., HSU J.-S.-"Dynamic Accessibility Testing and Path Length Optimisation of Multistage Interconnection Networks" in IEEE Trans.on Computers, vol.C-34, mar.1985, p.255-267.
28. GARCIA-MOLINA H., KELLY J.-"Evaluating Response Time in a Faulty Distributed Computing System", in IEEE Trans.on Computers, vol.C-34, feb.1985, p.101-110.
- 29 DAVIS H.-J., HSU C.-T.-Y., SHIGEMI K.-J.-"Fault Location Techniques for Distributed Control Interconnection Networks" in IEEE Trans.on Computers, vol.C-34, oct.1985, p.902-910.
- 30 DAVAUT J.-P.-"Simulation: de la Conception au test" in Electronique Industrielle, nr.95, 1985, p.59-69.
- 31 DAIIWAKA A.-T., HABIBU Goh., IAHG C.-L.-"Self-Validating Structures for Diagnosable Systems" in IEEE Trans.on Computers, vol.C-34, aug.1985, p.713-729.
- 32 DAVISON C.-"sur le test de VLSI: informatique conciviale et temps réel" in Electronique Industrielle, nr.97, 1985, p.79-84.
- 33 HAWKES L.-W.-"A Regular Fault-Tolerant Architecture for Interconnection Networks" in IEEE Trans.on Computers, vol.C-34, iulie 1985, p.677-680.
- 34 IYENGAR V.-S., KIRILLY L.-B.-"Concurrent Fault Detection in microprogrammed control units" in IEEE Trans.on Computers, vol.C-34, sept.1985, p.840-850.
- 35 BALATAC V.-"Optimizarea sistemelor de operare ale calculatorelor numerice", Ed. Poale Timisoara, 1974.
- 36 BALATAC V.-coordonator-"Calculatoarele electronice, grafice interactivă și prelucrarea imaginilor", Ed. Tehnică, Bucureşti, 1985.
- 37 KHAWCZYK H., KUBALA L.-"An Approximation Algorithm for Diagnostic Test Scheduling in Multicomputer Systems" in IEEE Trans.on Comp., sept.1985, p.969-972.

- 38 CHI-CHANG LIAW, STEPHEN Y.H.SU, HALALIA V.K.-"Test-  
Experiments for Detection and Location of Intermittent  
Faults in Sequential Circuits", in IEEE Trans.on Computers,  
vol.C-30,no.12,dec.1981,p.989-996.
- 39 KAWAOKA T., TAKAHASHI Y.-"Test Procedure Optimization for  
Layered Protocol Implementations" IEEE Trans.on Computers  
vo.C-34,ian.1985,p.94-97.
- 40 DE GLUSKEY E.J., BOZORGUI-NESMAT S.-"Design for Autono-  
mous Test", IEEE Trans.on Computers vol.C-30,nov.1981,  
p.866-875.
- 41 CHILANG A.C.,LAW CASKILL R.-"Two new approaches simplify  
Testing of microprocessors", Electronics,22 ian.1976.
- 42 HALT C.S., SMITH J.E.-"Self-Diagnosis in Distributed  
Systems" IEEE Trans.on Computers,vol.C-34,ian.1985,  
p.19-30.
- 43 PANTANO G.-"Test in site et diagnostics assistes par systeme  
expert" in Electronique Industrielle,no.101,1986,p.39-43.
- 44 CULIKAN G.-"COLURII DETECTOARE SI CORRECTARE DE ERORI",  
Editura Tehnică,Bucureşti,1972.
- 45 CHOQUET Y.-"Un microcalculateur à autodétection et au-  
todiagnostic des fautes:Description,measure de sa sûreté",  
note technique,apr.1981,de Centre National de la Recherche  
Scientifique.
- 46 CATUBERAN M.V., MIHALACHE A.-"BAZILE TEORETICE ALĂ FIABILITĂ-  
TATII", Ed.Academiei R.S.R.Bucureşti,1983.
- 47 CHUA K.Y., HAKIBI I.-"An Fault Identification in Diagno-  
stable Systems", IEEE Trans.on Computers,vol.C-30,ianie  
1981,p.414-422.
- 48 CLIFF R.A.-"Acceptable Testing of VLSI Components which  
Contain Error Correctors", IEEE Trans.on Computers,vol.C-  
29,feb.1980,p.125-134.
- 49 COY W.-"A Remark on the Nonminimality of Certain Multiple  
Fault Detection Algorithms", IEEE Trans.on Computers,vol.

- C-29, aug. 1980, p. 757-759.
- 50 CROUZET Y., LANDRAULT C.-"Design of Self-Checking MOS-LSI Circuits: Application to a Four-Bit Microprocessor", IEEE Trans. Computer, vol.C-30, iun. 1980, p. 532-537.
- 51 CATUNEANU V.M., MARIOTTI R., CRIOORIȘCU M.-"Simularea funcționării rețelelor cu circuite logice", în Cercetări în tehnologie, electronică și fiabilitate, Editura D. și Pedagogică, București, 1979, p. 293-302.
- 52 CHU W.H.-"A Mathematical Model for Diagnosing System Failures", IEEE Trans. on Electron Computers, vol. EC-16, nr. 3 iunie 1967, p. 327-331.
- 53 CATUNEANU V.M., BACIVANOF I.C.-"Fiabilitatea sistemelor de telecomunicatii", E. Militară, București, 1985.
- 54 CHECĂANU M., SIRATULAT M., MIHAILESCU A.-"Prelucrarea analo-g-numerică a parametrilor sudurii automate"- A 4-a Conferință internațională de Sisteme Automate și Informaționale în Industrie, mai 1981, București.
- 55 CHECĂANU M., SIRATULAT M., MIHAILESCU A., MOS I.C.-"Sisteme numerice pentru conducerea unor procese de sudare CNETEC, oct. 1984, București.
- 56 CHANG H.Y., CHARREL S.G.-"Deductive Techniques for Simulating Logic Circuits", Computer nr. 3, 1975, p. 52-55.
- 57 CHIANG A.C.L.-"Test Schemas for Microprocessor Chips", Computer Design, nr. 4, 1975, p. 67-92.
- 58 COSMA O., etc.-"Proiectarea asistată de calculator a sistemelor discrete", Ed. Academiei R.S.R., București, 1984.
- 59 DODĂSCU GH., IOAȘCU DAN.-"Consideration on the efficiency of redundant coding in cybernetic systems", în Modern Trends in Cybernetics and Systems, vol. II, București, iug. 1975, p. 291-301.
- 60 DANDAFONI R., REDDY S.H.-"On the Design of Logic Networks with redundancy and Testability Considerations", IEEE Trans. computer vol. C-23, nov. 1974, p. 1139-1149.
- 61 MC DERMOIT R.-"Simulation of Simple Digital Logic Through a Computer-Aided Design System", în Byte, vol. 8, ian. 1983.

- 62 DERNAN S.-"Benchmark Testing of Microprocessors" in Microprocessor Basics, Hayden Book Comp., inc. Rachelle Park, New Jersey, 1976.
- 63 DUERR R.J.-"Data communications testing aview-Digital testing", Computer Design, vol.18, nr.3, mart. 1979, p.12-18.
- 64 DASGUPTA S., HARTMANN C.R.P., RUDOLPH L.D.-"Dual Mode Logic for Function-Independent Fault Testing", IEEE Trans.on Computer, vol.C-29, nov. 1980, p.1025-1029.
- 65 DESCHIZEAUX -"Localisation des pannes dans les grands ensembles logiques".-Revue d'Automatique, Informatique et Recherche operationnelle-Automatique, iulie, 1974, p.76-t4.
- 66 DRAGANESCU M., PETRESCU A., STEFAN G.-colectiv de editare "Calculatoarele electronice din generația a cincea", In ed. academiei RSR, București, 1985.
- 67 DODRSCU GH., IONESCU D., POPESCU CR., POPA I.-"Minicalculatori. Aplicații", Ed. Tehnică București, 1978.
- 68 EPURE M.g.s.-"Calculatoarele FLIX-256, IRIS-50, IBM 360/30, 40", Ed. Tehnică, București, 1974.
- 69 IRCOZ KAMHAN,-"Board Testing with Signature Analysis", in Hewlett-Packard journal, mart. 1979, p.31.
- 70 PROHWERK A. ROBERT.-"Signature Analysis:A New Digital Field Service Method" in Hewlett-Packard journal, mai 1977, p.2-8.
- 71 FUJIWARA H., KINOSHITA K.-"Some Existence Theorems for Probabilistically Diagnosable Systems", IEEE Trans.computer, vol.C-27, apr. 1978, p.379-384.
- 72 FAHNACH W.A.-"Bring up your μP"bit-by-bit"-Test both hardware and software in less time", Electronic Design, 19 iul. 1976, p.80-85.
- 73 FAHNACH W.A.-"System Testing with a Logic-State Analyzer" in Microprocessor Basics, Hayden Book Comp., inc. Rachelle Park, New Jersey, 1976.
- 74 FUJIWARA H., NAGAO Y., SASAO T., KINOSHITA K.-"Easily Testable Sequential Machines with Extra Inputs", IEEE Trans. computer, vol.C-24, aug. 1975, p.821-826.

- 75 FUJIWARA H., INOSHITA K.-"Design of Diagnosable Sequential Machines Utilising Extra Outputs", IEEE Trans.on Computer, vol.C-23, nr.2, feb.1974, p.138-145.
- 76 FRANCIS R., TAIZEL R.-"Real time prototype analysis as a microprocessor design aid", Computer Design, vol.17, dec.1978, p.65-73.
- 77 FRIEDMAN A.D., MANNON P.R.-"FAULT DETECTION IN DIGITAL CIRCUITS", Englewood Cliffs, New Jork:Prentice-Hall, 1971
- 78 FUJIWARA N., KINOCHIKA K.-"Connection assignment for probabilistically diagnosable systems", IEEE Trans.on computer, vol.C-27, mart.1978, p.280-283.
- 79 FRIEDMAN A.D.-"Feedback in synchronous sequential switching circuits", IEEE Trans.Elect.Computer, vol. EC-15, iun.1966, p.354-364.
- 80 FRIGENBAUM E., Mc CORDUCK P.-"La cinquième génération" in Inter Edition, Paris 1984.
- 81 FREY N.N.- "Safety an Reliability - Their terms and models of complex systems", -IFAC, 1980, p.3-10.
- 82 GROVES A. WILLIAM-"Rapid Digital Fault isolation with FASTRACE", in Hewlett-Packard journal, mart.1979, p.8-13.
- 83 OOLIA J., CHOUZET Y., VERONIAUW M.-"Physical Versus Logical Fault models in MOS-LSI Circuits:Impact on Their Testability", IEEE Trans.on Computer, vol.C-30, iun.1980, p.527-531.
- 84 HANGANUI -"Utilizarea calculatorelor in procese industriale", Cluj.
- 85 HILL F.J., PETERSON G.H.-"Calculatorare numerice-Hardware structura și proiectare", Editura Tehnică, București, 1980.
- 86 HAKIMI S.L., AMIN A.I.-"Characterisation of Connection Assignment of Diagnosable Systems", IEEE Trans.computer, vol.C-23, ian.1974, p.86-98.
- 87 HAYES J.P.-"On Modifying Logic Networks to improve Their Diagnosability", IEEE Trans.Computer, vol.C-23, ian.1974, p.56-62.

- 88 HNATEK R.E.-"Test Methods for Microprocessors", in Microprocessor Basics, Hayden Book Comp., INC, Rochelle Park, New Jersey, 1976.
- 89 HUSTON R.-"Microprocessor Function Test Generation on the Sentry 600", in Technical Bulletin, Fairchild Systems nov.1974.
- 90 HAMILTON G.A.-"Testing LSI Boards can be easy", Systems International, vol.6, nr.10, dec.1978, p.20-21.
- 91 HAYES J.P., FRIEDMAN A.D.-"Test Point Placement to Simplify Fault Detection", IEEE Trans.on Computer, vol.C-23 iulie 1974, p.727-737.
- 92 HAMILTON G.A.-"Testing Microboards", in Systems International, sept.1978, p.37-38.
- 93 HOPKINS L.A.jr., SMITH T.B.-"The architectural elements of a symmetric fault-tolerant multiprocessor", IEEE Trans.on Computer vol.C-24, mai 1975, p.498-505.
- 94 IONESCU T.-"Grafuri". Aplicații, E.D.P. București, 1973.
- 95 JURCA I.-"A Multiprocessor System with Multitasking Facilities", tesa doctorat, Delft (Olanda) 1977.
- 96 KANAL S., AOE C.V.-"Intermittent Faults: A model and detection procedure", IEEE Trans.Computer, vol.C-23, iul.1974, p.713-719.
- 97 KAREL I., KOHOVÍ Z.-"Diagnosis of Intermittent Faults in Combinational Network", in IEEE Trans.on Computer, vol.C-26 nov.1977, p.1154-1158.
- 98 KARUNANITHI S., FRIEDMAN A.D.-"Analysis of Digital Systems Using a New Measure of Systems Diagnosis", IEEE Trans. Computer, vol.C-28, feb.1979, p.121-133.
- 99 KARPOVSKY M.-"An Approach for Error Detection and Error Correction in Distributed Systems Computing Numerical Functions", IEEE Trans.on Computer, vol.C-30, dec.1981, p.947-953.
- 100 KIME C.R.-"An Analysis Model for Digital Systems Diagnosis IEEE, Trans.Computer, vol.C-19, nov.1970, p.1063-1073.

- 101 KU C.T., MASSON G.M.-"The Boolean difference and multiple fault analysis", IEEE Trans.on Computer, vol.C-24, iulie 1975, p.691-695.
- 102 KAMEYAM M., HIGUCHI T.-"Design of Dependent-Failure-Tolerant-Microcomputer System Using Triple-Modular-redundancy", IEEE Trans.on Comput.vol.C-29, feb.1980, p.202-205.
- 103 KOHEN I., SADEN E.-"A New Approach to the Evaluation of the Reliability of Digital Systems", IEEE Trans.on Computer, vol.C-29, iun.1980.
- 104 KARPLUS W.J.-"Sisteme de calcul cu divizare timpului" Ed.technică, Bucureşti, 1970.
- 105 KORN A.G.-"Microprocesoare, minicalculateare", Ed.technică, Bucureşti, 1981.
- 106 LORIN J.- "PARALLELISM IN HARDWARE AND SOFTWARE REAL AND APPARENT CONCURRENCY", Prentice-Hall, New York, 1970
- 107 LEVICARD G.-"Conception des ordinateurs", in Techniques de L'ingenieur, nr.9, 1971, cap.10, p.H720
- 108 LEATHMAN J., BURGER P.-"System Integration and Testing with Microprocessors-I", in Microprocessors: Fundamentals and Applications, 1977, p.193-197.
- 109 LALIOSIS T.A., BRUMETT T.D.-"A Microprocessor-controlled Digital Integrated Circuit (DIC) Test System" IEEE Computer, oct.1975, p.60-67.
- 110 MEYER G.G.L., MASSON G.M.-"An Efficient Fault Diagnosis Algorithm for Symmetric Multiple Processor Architectures", in IEEE Trans.Comput.vol.C-27, nov.1978, p.1059-1063.
- 111 MARSHWARI S.N., MARINI S.L.-"On Models for Diagnosable Systems and Probabilistic Fault Diagnosis", IEEE Trans Computer, vol.C-25, mart.1976, p.228-236.
- 112 ZAHNOMAY G.-"Syndrome-Testability Can be Achieved by Circuit Modification", in IEEE Trans.on Computer, vol.C-30, nr.8, aug.1981, p.604-606.
- 113 MEYER G.G.L.-"A Fault Diagnosis Algorithm for Asymmetric

- Modular Architectures", IEEE Trans. on Computer, vol.C-30, ian.1981,p.81-93.
- 114 MALLELA S., MASSONG E.-"Diagnosable Systems for Intermittent Faults", IEEE Trans.Computer,vol.C-27,iun.1978, p.560-566.
- 115 MUEHLDORF I.E., SAVKAR D.A.-"LSI Logic Testing-An overview", IEEE Trans.on Computer,vol.C-30,ian.1981,p.1-17.
- 116 MALLELA S., MASSONG E.-"Diagnosis Without Repair for Hibrid Fault Situations", IEEE Trans.on Computer,vol.C-29, iun.1980,p.461-470.
- 117 MURESAN T., STRUGARU C., STOINESCU R., PETRIU E.-"Microprocesorul 8080 in aplicatii", Ed.Facultate 1981,Timisoara.
- 118 NAKI O.K., SAWIND H.-"Fault-Tolerant Asynchronous Sequential Machines", IEEE Trans.on Computer,vol.C-24,iulie 1974, p.651-657.
- 119 MILTON L.-"Microprocessor proliferation opens new test-equipment markets-High Technology", apr.1980,p.20-22.
- 120 MEADOWS R., FAHNSON A.J.-"Microprocessors:Essentials, Components and Systems"; Pitman, London,1982.
- 121 MIRESCU P., ROSU Al.,- "Teoria grafurilor", Ed.Militara, Bucuresti, 1960.
- 122 MAISON F.P.-"The NECRA:A self-repairable computer for highly reliable process", IEEE Trans.on Computer,vol.C-20, nov.1971,p.1382-1393.
- 123 MOORE A.W.,etc.-"Microprocessor Applications Manual" Mc Graw-Hill, New York,1975.
- 124 NELSON BOB -"Error Correction the Hard Way", in Computer Design,vol.20,nr.12,1981,p.187-190.
- 125 NTATOR C.S., HAKIMI L.S.-"On Structural Diagnoses and Program Testing", IEEE Trans.on Computer,vol.C-30,ian.1981,p 67-77.
- 126 NEESE W.J.-"Microprocessor System Validation and Failure Isolation with Portable Tester", Computer Design,vol.16,nr.9 1977,p.105-111.
- 127 NG Y.W., AVIZIENIS A.A.-"A Unified Reliability Model for Fault-Tolerant Computers", IEEE Trans.on Computer,vol.C-29,

- 128 PETRESCU M.-"Efектul integrării pe scara medie și largă asupra tehnicilor de sinteză a circuitelor combinaționale și sevențiale", I.P. București, 1979.
- 129 PIMENTEL R.J., LOEFFLER T.W.-"A Real-Time Engine Simulator using Multiple microcomputers", in IEEE Trans. on Industrial Electronics, vol. IE-30, nr. 2, mai 1983, p. 117-125.
- 130 PREPARATA F.R., METZE G., CHIERI R.T.-"On the Connection assignment problem of diagnosable systems", IEEE Trans. Computer vol. C-16, dec. 1967, p. 848-854.
- 131 PUTZOLU O.R., ROIH J.P.-"A heuristic algorithm for Testing of asynchronous circuits", IEEE Trans. on Computer, vol. C-20, iun. 1971, p. 639-647.
- 132 PETRESCU A., MOISA T., TAPUS N., GAYRAUD A., MOTIEZ C.- "MICROCALCULATORELE TELIX 18, n. 18B, n. 118", Ed. Tehnică, București, 1984.
- 133 PRADHAN D.K.-"A New Class of Error-Correcting/Detecting Codes for Fault Tolerant Computer Applications", IEEE Trans. on Computer, vol. C-29, iun. 1980, p. 471-481.
- 134 POP V., STRATULAT M., GROZA V.-"Studiul tehnico-economic privind oportunitățile abordării în FSR a memorilor cu dispozitive semiconductoare cuplate prin sarcină", Protocol nr. 8/1980 ICIC.
- 135 PRICE W.L., DAVIES D.W., HARDER D.I., SCIOANIDES C.M.- "Teleinformatică, Rețele de calculatoare și protocoalele lor", Ed. Tehnică, București, 1983.
- 136 PETRESCU A.-"Microprogramare. Principii și aplicări", Ed. Tehnică București, 1977.
- 137 POP V.-"Bazele logice ale calculatoarelor".-curs vol. I, Litog. I.P. Timișoara, 1972.
- 138 POP V.-"Structura sistemelor de prelucrarea datelor numerice", curs vol. I, II., Litog. I.P. Timișoara, 1982.
- 139 POP V.-"Analize și sinteza dispozitivelor numerice", Litog. I.P. Timișoara, 1985.
- 140 RUSSELL J.A., KLINE C.E.-"Systems Fault Diagnosis: Closure

- and Diagnosability with repair", IEEE Trans.Computer, vol.C-24 nov.1975, p.1078-1089.
- 141 REDDY S.M.-"Easily Testable Realisations for Logic Functions", IEEE Trans.Computer, vol.C-21, nov.1972, p.1163-1188.
- 142 RUSSELL J.A., KIME C.R.-"Systems Fault Diagnosis: masking Exposure, and Diagnosability without repair", IEEE Trans. Computer, vol.C-24, dec.1975, p.1155-1161.
- 143 RASEK K.-"Generating error correction Codes", Systems International, vol.7, iulie 1979, p.32-36.
- 144 RAYMOND D.W.-"Component-by-component Testing of Digital Circuits Boards", Computer Design, vol.19, apr.1980, p.129-137.
- 145 REDDY S.M.-"A class of Linear Codes for Error Control in Byte-per-Card Organized Digital Systems", IEEE Trans.on Computer, mai 1978, p.455-459.
- 146 ROTH J.P., BOURICIUS W.G., SCHNEIDER P.R.-"Programmed Algorithms to Compute Tests to Detect Between Failures in Logic Circuits", IEEE Trans.Electron Computer, vol.AC-16, oct.1967, p.567-580..
- 147 REDDY S.M.-"A Note on Self-Checking Checkers", IEEE Trans.on Computer, vol.C-23, oct.1974, p.1100-1002.
- 148 ROGOJAN AL., POP V., STRUGARU C., STRAIULAT M.,etc.-"Tester de baterii electrice", Buletinul I.P.T., Tomul 25, fasc.2, 1980.
- 149 ROSU AL.AL.-"Teoria grafelor. Algoritmi aplicatii", Ed. Militară, Bucureşti, 1974.
- 150 ROGOJAN AL.-"Calculatoare numerice, Curs", vol.I,II,III, Litog. I.P.Timisoara, 1974.
- 151 STRUGARU C., DICSOV E., BEDROS D., NOVACESCU C., MORUN C., PANESCU D.,- "Microcalculator individual SFECTIM in microcalculatoare și utilizarea lor în industrie", Simpozionul național "Microprocesoare", Timișoara, 1985.
- 152 SMITH E., JAMES.-"Measure of the Effectiveness of Fault Signature Analysis", in IEEE Trans.on Computers, vol.C-29, Nr.6, iun.1980, p.510-514.
- 153 SELLERS F.H., HSIAO M.Y., BEARNSON L.W.-"ERROR DETECTING

- LOGIC FOR DIGITAL COMPUTERS, New York: Mc Graw-Hill, 1968.
- 154 SU S.Y.H., KAREN I., MALAIYA Y.K.-"A Continuous-parameter Markov Model and Detection Procedures for Intermittent Faults", in IEEE Trans. Computer, vol.C-27, iun. 1978, p. 567-570
- 155 SAVIR J.-"Detection of Single Intermittent Faults in Sequential Circuits", IEEE Trans. on Computer, vol.C-29, iul. 1980, p. 673-678.
- 156 SRIDHAR I., HAYES P.J.-"Design of Easily Testable Bit-Sliced Systems", in IEEE Trans. on Computer, vol.C-30, nr.8, aug. 1981, p. 563-572.
- 157 SMITH E.J.-"Universal System Diagnosis Algorithm", IEEE Trans. Computer, vol.C-27, mai 1979, p. 374-378.
- 158 SPATARU AL.-"TEORIA TRANSMISIUNII INFORMATIEI", vol. 1, ed. Tehnică, Bucureşti, 1965.
- 159 SCHWEITZER R.- "A Flexible Approach to Microprocessor Testing", Computer Design, mart. 1976, p. 67-72.
- 160 SZYGLANDA S.A., THOMPSON E.W.-"Modeling and digital simulation for design verification diagnosis", IEEE on Computer, vol.C-25, dec. 1976, p. 1242-1253.
- 161 SWANSON R.-"Matrix technique leads to direct error code implementation" Computer Design, vol. 10, nr. 8, 1980, p. 101-108.
- 162 SHDMARK R.M., LIEHNGOT H.L., -Fault tolerance of a General Purpose Computer Implemented by Very Large Scale Integration", IEEE Trans. on Computer, vol.C-30, iun. 1980, p. 492-500.
- 163 SALUJA K.L.-"Synchronous Sequential Machines: A Modular and Testable Design", IEEE Trans. on computer, vol.C-29, nov. 1980, p. 1020-1025.
- 164 SIMONCINI L., SAMBAN F., FRIEDMAN A.D.-"Design of Self-Diagnosable Multiprocessor Systems with Concurrent Computation and Diagnosis", IEEE Trans. on Computer, vol.C-30, iun. 1980, p. 540-546.
- 165 SCHÜLLER H., SANTUELI C.-"The combined role of redundancy and test programs in improving fault tolerance and failure detection", in IFAC, 1980.

- 166 STRATULAT M.-"Tehnice impulsurilor și circuite de comutare", vol.I și II, I.P.T.V. Timișoara, 1981.
- 167 STRATULAT M.-"Proiectarea logică a unei interfețe între calculatorul CETA și unitatea de bandă magnetică PT-3", referat de doctorat nr.1, 1981.
- 168 STRATULAT M., CHECĂNU M., MIHAILESCU A.-"Inregistrarea și redarea parametrilor de sudare la instalațiile automate de sudură", Buletinul de comunicări tehnico-științifice, oct.1981, Constanța.
- 169 STRATULAT M., CHECĂNU M., MIHAILESCU A., MOS I.C.-"Sistem de achiziție conversie și reproducere a mărimilor analogice", al-X-a Sesiune de comunicări tehnico-științifice, în domeniul automatizărilor, mai 1982, București.
- 170 STRATULAT M., MOS I.C.- "Sistem de achiziții și memorare de date pentru urmărirea parametrilor sudurii cu arc electric realizat cu microprocesoare IM6 100. Sesiunea de comunicări tehnico-științifice "Utilizarea calculatorului în industrie", nov.1983 Timișoara.
- 171 STRATULAT M., CIORDAS M., HERMAN L., FINGERMAN E.,- Calculator didactic micropogramat", Sesiunea de comunicări tehnico-științifice, oct.1979 Timișoara.
- 172 STRATULAT M.-"Structuri de calculatoare cu posibilități de autotestare", Simpozionul național,"Microprocesoare, minicalculatori și utilizarea lor în industrie", nov. 1985, Timișoara.
- 173 STRATULAT M.-"Simulator logic", Idem.
- 174 STRATULAT M.-"Diagnosemethode für autotestfähiger strukturen, idem.
- 175 STRATULAT M., BOSCU I., BANCIU S., BÜLER W.-"Autodiagnosierbare Rechnerstruktur mit Zwei Mikroprozessoren", idem.
- 176 STRATULAT M., CHECĂNU M., MIHAILESCU A., MOS I.O.-Sistem de înregistrare și redare a unor mărimi analogice având ca suport de informație: banda magnetică (SIR-BM), certificat de inovație nr.196, iunie 1985, I.P.Timișoara.

- 177 SHABDAK Doh.-"A Fault-Tolerant Communication architecture for Distributed Systems", IEEE Trans.on Computers, vol.C-31, sept.1982.
- 178 PRABHAK Doh.-"Fault-Tolerant Multiprocessor Link and Bus Network Architectures", IEEE Trans.on Computers, vol.C-34, jan.1985, p.33-46.
- 179 PRALHAK Doh.-"Dynamically restructureable Fault-Tolerant processor Network Architectures", IEEE Trans.on Computers, vol.C-34, mai 1985, p.434-447.
- 180 VASILACHE Poh.-"On analytical modeling of Intermittent faults in digital systems", in IEEE Trans.on Computers, vol.C-28, oct.1979,p.736-791.
- 181 VLADUTIU L., LOS I.C., STRATULAT L., JAHNLY L.-"Determinarea fiabilității parametrice a subansamblurilor electronice din echipamente de sudare și tăiere", Buletinul de comunicări științifice "Tehnic 2000", apr.1984, Timișoara.
- 182 VLADUTIU L.-"Contribuții la creșterea coeficientului de disponibilitate al echipamentelor estomate de prelucrare a informației prin testare neconvențională", -teză de doctorat, I.P.București, 1982.
- 183 VLADUTIU L., STRATULAT L., LOS I.C., TRSA O.-"Aplicații redundanței structurale active de restabilire", Buletinul celor de a II-a sezione de comunicări științifice a cadrelor didactice din Institutul "Zirces col Bătrîn", iunie, 1984, Constanța.
- 184 VLADUTIU L.-"Tehnologie de zanură și fiabilitate", kit. I.P.Timișoara, 1981.
- 185 BOSEWELL G A.L.-"A Hypergraph Model for Fault-Tolerant VLSI Processor Arrays", IEEE Trans.on Computers, vol.C-34, iun.1985, p.578-583.
- 186 ROBINSON J.P.-"Segmented Testing" IEEE Trans.on Computers, vol.C-34, mai 1985, p.467-471.
- 187 SPENCER Tali., SAVLIK J.-"Layout Influences Testability", IEEE Trans.on Computers, mai 1985, p.287-290.

- 188 WEISSBLUM J.A.-"Distributed Function Microprocessor Architectures" in *Microprocessors: Fundamentals and Applications*, IEEE Press, New York, 1977, p.282-299.
- 189 WILLIAMS R.J., ANGEL J.B.-"Enhancing Testability of Large Scale Integrated Circuits via Test Points and Additional Logic.", *IIE Trans. Computers*, vol.C-22, June 1973, p.46-60.
- 190 WALTERS L.S., GRAY F.G., THOMPSON A.e.-"Self Diagnosing Cellular Implementations of Finite-State Machines", *IIE Trans. on computers*, vol.C-30, dec 1981, p.953-958.
- 191 WARDEN E.J.-"Microcomputer Reliability Improvement Using Triple-modular Redundancy" in *Microprocessors: Fundamentals and Applications*, IEEE press, 1977.
- 192 WILLENG J.e.-"Designer's Guide to: Testing and troubleshooting μP-based products", Kluwer, Sept. 1980.
- 193 WONG J., KOLPA L., KRAUSE J.-"Software Error Checking Procedures for Data Communication Protocols", *Computer Design* vol.18, nr.2, 1979, p.122-126.
- 194 WILSHIERGEK J.e.-"Analysis of Multiple-Microprocessor System Architectures", *Computer Design*, vol.16, 1977, p.151-163.
- 195 WAKERLY R.e.-"Partially Self-Checking Circuits and Their Use in Performing Logical Operations", *IIE Trans. on Computers*, vol.C-23, Julie 1974, p.658-660.
- 196 WAMINI J.D.-"L'homme face à l'intelligence artificielle" in *Les éditions d'organisation*, Paris, 1984.
- 197 Implementing Signature Analysis for Production Testing with the HP 3060 A Board Test system", note applicative AR-222-1, Hewlett Packard.
- 198 GILBERT R.H., QUILK R.J.-"Functional redundancy to achieve high reliability", IFAC 1980, p.53-64.
- 199 KONAKOVSKI R.-"On a diversified parallel microcomputer system", IFAC, 1980, p.81-88.
- 200 SCHILLER U.-"Overview of hardware related safety problems of computer control systems", IFAC 1980, p.169-177.

- 201 ROBACH C., SAUCIER G.-"Dynamic Testing of control Units", IEEE Trans.on computer, vol.C-27, iulie 1978, p.617-623.
- 202 ROBACH C., SAUCIER G., LEBRON J.-"Processor Testability and Design Consequences", IEEE Trans.on Computer, vol.C-25 iun.1976, p.645-652.
- 203 MANON P.R., CHARFELL S.G.-"Deductive Fault Simulation with Functional Blocks", IEEE Trans.on computer, vol.C-27, aug.1978, p.689-695.
- 204 MAHRA S.K., WONG J.W., MAJUMDAR J.C.-"A Comparative Study of Some Two-Processor Organisations", IEEE Trans.on Computer, vol.C-29, ian.1980, p.44-49.
- 205 BRAUDRY M.B.-"Performance-Related Reliability Measures for Computing Systems", IEEE Trans.on Computer, vol.C-27, iun.1978, p.540-547.
- 206 THAIK S.M., ABRAHAM J.A.- "Test Generation for Microprocessors", IEEE Trans.on computer, vol.C-29, iunie 1980.
- 207 FAU L.F.-"Test Policy VS Maintenance Policy and System Reliability" IFAC ,1980, p.201-206.
- 208 SASIRY K.V., KALN R.Y.-"On the Performance of Certain multiprocessor Computer Organisations", IEEE Trans.on Computer, vol.C-24, nov.1975, p.1066-1074.
- 209 AGRAWAL D.VISHWANI.-"An Information Theoretic Approach to Digital Fault Testing", in IEEE Trans.on Computer, vol. C-30, nr.8, aug.1981, p.562-567.
- 210 DAMCAU L.G.-"Probleme ale testării industriale a unităților de memorie RAM cu circuite integrate", Teză de doctorat, Timișoara, 1983.
- 211 DANIELS B.K., ALIKEN A., SMITH I.C.-"Experience with computers on some UK power plants", IFAC, 1980, p.11-33.
- 212 HUBMEL D.SCHONHEHR E.-"Diagnostic in der Digitaltechnik", VEB Verlag Technik Berlin, 1982.
- 213 DMAQADeSCU M.-"A doua revoluție industrială", București, Ed.Tehnică, 1980.
- 214 LAURSEN R.-"Introduction into the subject of the workshop in IFAC, 1980.

- 215 PETRESCU N.-"Desvoltarea științei sistemelor cibernetice în România", în Iistoria științelor în România,Cibernetica, Ed. Academiei RSR,București,1981.
- 216 SAVIR J.-"Syndrome-Testing of "Syndrome-Untestable Combinational circuits", IEEE Trans.on Computer,vol.C-30, aug. 1981, p.606-608.
- 217 SAVIR J.-"Syndrome-testability Design of Combinational circuits", IEEE Trans.Computer, vol.C-29, iun.1980, p.442-451.
- 218 AVIZIENIS A., KELLY J.P.J.-"Fault Tolerance by Design Diversity:Concepts and Experiments", Computer, aug.1984, p.67-80.
- 219 Mc.DONALD W.C., SMITH R.W.-"A Flexible Distributed Testbed for Real-Time Applications", Computer, oct.1982, p.25-39.
- 220 PATHI E.T., KRIEGER K.-"Multiple Microprocessor Systems", Computer, mart.1983, p.23-32.
- 221 GOTTLIEB A., SCHWARTZ J.T.-"Network and Algorithms for Very-Large-Scale Parallel Computing", Computer, ian.1982, p.27-36.
- 222 GEHRINGER E.F., JONES A.K., SEGALL Z.Z.-"The CM Testbed", Computer, oct.1982, p.40-53.
- 223 HINDEN R., HAVERTY J., SHELTZER A.-"The DAHPA Internal: Interconnecting Heterogeneous Computer Networks with Gateways", Computer, sept.1983, p.38-48.
- 224 HAYNES L.O., LAU P.L., SIEMIOREK D.P., MIZELL D.W.-"A Survey of Highly Parallel Computing", Computer, ian.1982, p.7-24.
- 225 JOHNSON D.-"The intel 432:A VLSI Architecture for Fault-Tolerant Computer System", Computer, aug.1984, p.40-48.
- 226 LILEN H.-"Interfaces pour microprocesseurs et micro-ordinateurs", Ed.Radio, Paris,1983.
- 227 THORNTON J., CHRISTENSEN G.S.-"Hyperchannel Network Links" Computer, sept.1983, p.50-54.
- 228 SNYDER L.-"Introduction to the Configurable,Highly Parallel Computer", Computer, ian.1982, p.47-56.

- 153 -

- 229 SIEGMUND D.-"Architecture of Fault-Tolerant Computers", Computers, aug.1984, p.9-18.
- 230 BABUTIA I., MARGOLIN T., LULIAK A., MOUSTAKI O.-"Concurrente autorata a procesorul", Ed. Paide 1995.
- 231 SKULDIN O.-"Fault-Tolerant Systems in Commercial Applications", Computers, aug.1984, p.19-30.
- 232 BOEKHOUT H.G., SIEVERS H.-"Off-Line, Built-in Test Techniques for VLSI Circuits", Computers, iun.1982, 69-82.

SIMPSON 01/20/1986 11-02-03

```

1      INTEGER P(255)
2      COMMON /H12P1/ S55,362
3      READ(105,110),IT
4      FORMAT(12I2)
5      NR=N-1
6      CALL SORT(N,IT)
7      NR=0
8      I=1
9      J=1
10     M(I,J)=0
11     J=J+1
12     IF(JULE_NWIT(100).TO.2
13     F=1
14     I=K-1+(N-(IT-1))
15     M(I,J)=1
16     I=I+1
17     J=J+1
18     IF(JULE_NWIT(100).TO.3
19     I=K-1
20     J=J+1
21     IF(JULE_NWIT(100).TO.5
22     I=K-1
23     J=J+1
24     IF(JULE_NWIT(100).TO.6
25     I=K-1
26     J=J+1
27     IF(JULE_NWIT(100).TO.7
28     I=K-1
29     J=J+1
30     IF(JULE_NWIT(100).TO.8
31     M(I,J)=100
32     J=J+1
33     IF(JULE_NWIT(100).TO.9
34     CALL SORT(N,IT)
35     PRINT(100,302)NR,NR,IT,I,J,M(I,J),NR,IT
36     FORMAT(1X,7X,1X,7X,1X,2X,1X,7X,1X,2X,1X,302)
37     NR=NR+1
38     I=I+1
39     IF(JULE_NWIT(100).TO.10
40     I=I+1
41     NR=0
42     M=0
43     M=0
44     I=I+1
45     J=1
46     IZ=M*I,J
47     IT=M*I
48     IF(IZ>100)GO TO 11
49     IF(IT>100)GO TO 12

```

SIPSIS 01/14/86 11:42 AM

	IF IT>=END1960 TO 13
	IF IT>=END1960 TO 14
	PUT,1960
27	PUT,19
	IF IT>=END19 TO 15
	CALL SUBROUTINE,I,IT,LEN,NW
	PUT,11
	PUT,11
	NCOUNT+1
	IF IT>=END19 TO 16
	PUT,11
	IF IT>=END19 TO 17
	IF IT>=END19 TO 18
	PUT,11
	NCOUNT+1
	NCOUNT+1
	CALL SUBROUTINE,I,IT,LEN,NW
20	NCOUNT+1,NCOUNT+1
	IF NCOUNT>IT)GO TO 19
	GO TO 19
17	IF NCOUNT>1
	PUT,0+1
	PUT,0
	IF IT>=END19 TO 20
	PUT,1+1
	PUT,0+1,LEN,NW
	PUT,0
	NCOUNT+1
	GO TO 20
14	PUT,0+1
	GO TO 22
13	PUT,0+1
	GO TO 22
12	PUT,0+1,LEN,NW

10 NO TU 45  
 PCT 10-100  
 CO TU 22  
 8 JG 121  
 11 CJC LBN 11100 TO 20  
 CO TU 24  
 7 121-1  
 CO TU 25  
 6 11 THN 11100 TO 26  
 CO TU 27  
 5 MN-BNR  
 121-1

SIRSIR 0103200 11-42-00

4 LT=LT+10  
CD TO 28  
NR=NR+1  
\*(LT,0,28)  
CD TO 29  
3 IF (NR.LT.T-N+1) GO TO 29  
CD 70 4  
19 STOP  
END

51151-012780 11-11-11

```

1 SUBROUTINE STIP(N,IT)
2 INTEGER A(36),B(36)
3 REAL R2(5)
4 DATA R2/1.0E-12, 7.1E-12,
5 * 1.4E-11, 2.1E-11, 3.1E-11/
6 * PENTRU NR=1..12, UNITATEA ST 13..120, OFICIALE 13..201.
7 * 201..393, * 1..201
8 * N=2..34, NR=1..12
9 * ENCODE(4,5,R2(3))N3
10 FORMAT(1H3)
11 WRITE(108,N2)
12 END
13 DO 3 I=1,N
14 DO 4 NR=1,IT
15 A(I)=I
16 IF(I.EQ.1)CONTINUE
17 N=N+1
18 I=2
19 IF(I.EQ.N)GO TO 20
20 IF(I.GT.N1260) GO TO 6
21 CONTINUE
22 IF(I.EQ.1)NR=1
23 IF(I.GT.N)NR=1
24 GO TO 7
25 WRITE(108,N3)A(I),NR,I,N1
26 FORMAT(1X,'NR='//NR//' UNITATEA '//
27 * 'TESTAREA',I,'/13..120',36I
28 * WRITE(108,N3)A(I),NR,I,N1
29 FORMAT(1X,'NR='//NR//' UNITATEA '//
30 * 'TESTAREA',I,'/13..201',36I
31 WRITE(108,N2)
32 RETURN
33 END

```

SIRSI DATE 01/03/86 11.45.21

```
1      SUBROUTINE SHUT(NCONT,FC,CD)
2      IAI
3      RAI
4      DO I IWI,NC
5      IAI RAI
6      IANPFC+1
7      RAI RAI
8      IAI RAI
9      TFC(IWLN) DU TO 2
10     NCONT=SHD
11     RETURN
12     END
```

SEARCHED INDEXED SERIALIZED FILED

```

      SUBROUTINE SUBLINR(I,I1,I2,N,RH)
      INTEGER NCP,N
      COMMON /D1/ P(1255,36)
      IF (I1.GT.I2) GO TO 2
      RH(RH)=10**N(I1,I2)
      GO TO 3
      RH(RH)=10**N
      CALL T3(I1,I2,RH,RH)
      END

```

FORTRAN V.02C<sup>11</sup>-0.

**RE: TELER**  
**END**

SIPSIR 81/03

MODULE	BL	TYPE	C	LONGUEUR	BTYD
MODULE	FZMDATA	TYPE	P	LONGUEUR	0.000
MODULE	STTP	TYPE	P	LONGUEUR	0.146
MODULE	SUPT	TYPE	P	LONGUEUR	0.016
MODULE	BL	TYPE	C	LONGUEUR	0.170
MODULE	SUP	TYPE	P	LONGUEUR	0.130

~~REDOSSÉ L'IN DE COMPTATION PLUS HAUT NIVEAU D'ERREUR PENSENTRE A 0~~

CENTRUL DE CALCUL AL IRCCU - TIMISOARA  
 SYSTEM SIMSIS AN 3.0000 PH = 0002 DATE 9 01/03/80-06  
 DOP = 3.110 02H 525 1671H 2.110 45H 395 TIME 9 00001716  
 UGP = 00046 MEF = 000013 TO 9 200000179 ID = 9 0000167

C LINE LINK NUMBER  
STARTED

AUCUNE ERREUR A L'EDITION DE LIENS

CENTRUL DE CALCUL AL INSTITUCIILEI TIPISARIA S\*STE  
 0114 SIMSIM AN = 00050 PR = 0003 DATE = 01/03/80-06  
 1000H = 11H 43M 49S 10-FIN = 11H 43M 49S TIME = 00000000  
 1000 = 00046 MEM = 00012 L0 = 00000005 IN = 00000000

C RUN STARTED

## SÍNDROME DE FLETCHER

1998-1999-2000-2001-2002

#### PENTRU NE<sup>+</sup> VЪНШТАТИ СИ ТА<sup>+</sup> АПЕКТИ

"...and the Lord said unto me, 'Behold, I will make you a great nation; I will bless you; I will make your name great; so that you shall be a blessing; and I will bless them that bless you, and curse them that curse you; and in you all the families of the earth shall be blessed.'"

* 24*	123*	*****00000101111
* 30*	124*	*****100***00101110
* 31*	125*	*****010100***01110
* 32*	126*	*****001010101***110
* 33*	127*	*****0000010111111**
* 34*	134*	***110***001010101
* 35*	135*	***101***100***010101
* 36*	136*	***100***010101***101
* 37*	137*	***100***001011110***
* 38*	145*	***01110***010100
* 39*	146*	***010101***01***100
* 40*	147*	***010100***01110***
* 41*	156*	***00101110***00000100
* 42*	157*	***001010101***10***
* 43*	167*	***000001011111***000
* 44*	230*	111***0000010111
* 45*	235*	110***100***001011
* 46*	236*	110***010100***011
* 47*	237*	110***001010101***
* 48*	245*	101***110***001010
* 49*	246*	101***101***100***010
* 50*	247*	101***100***010101***
* 51*	256*	100***01110***010
* 52*	257*	100***01110***010

* 5*	5*	000001010100**000000
* 6*	6*	000000001010100**000
* 7*	7*	000000000001010100***
* 8*	12*	****00000000101110
* 9*	13*	***100***000001010101
* 10*	14*	***010100***001010100
* 11*	15*	***01010100***010100
* 12*	16*	***000001010101***100
* 13*	17*	***00000000101110***
* 14*	23*	110***000000001011
* 15*	24*	101***100***000001010
* 16*	25*	100***010100***001010
* 17*	26*	100***001010100***010
* 18*	27*	100***000001010101***
* 19*	34*	011110***000000001
* 20*	35*	010101***100***000001
* 21*	36*	010100***010100***001
* 22*	37*	010100***001010100***
* 23*	45*	001011110***000000
* 24*	46*	001010101***100***000
* 25*	47*	001010100***010100***
* 26*	56*	00000101110***000
* 27*	57*	000001010101***100***
* 28*	67*	00000000101110***000

* 53*	267*	100***001011110***0**
* 54*	545*	011111***0***000001
* 55*	546*	011110***0***100***001
* 56*	547*	011110***0***010100***
* 57*	556*	010101***110***000001
* 58*	357*	010101***101***100***
* 59*	567*	010100***01110***0***
* 60*	756*	001011111***0***000
* 61*	457*	00101110***0***100***
* 62*	467*	001010101***110***0***
* 63*	567*	000001011111***0***0***
510P*		

CENTRUL DE CALCUL AL IJTEC. TIMISOARA STATI  
 0113 SIMSTH AN = 0050 PM = 0001 DATE = 01/03/96-06  
 HORN = 11H 44M 15S R.F.I.H = 11H 44M 25S TIPU = 00000047  
 LCP = 000006 MEM = 000030 LO = 000000141 IN = 0000000002

SINPUL	100	1000
-SINPUL	010	0100
SINPUL	001	0010
-SINPUL	000	0000
SINPUL	000	0000
-SINPUL	000	0000
SINPUL	000	0000
-SINPUL	000	0000
SINPUL	000	0000
-SINPUL	000	0000

DATA OF CALCULATED DATA TIMISARA FELIX C-522 S  
 $\text{P}_1 = 1013 \text{ mb}$   $\text{P}_2 = 1013 \text{ mb}$   $\text{P}_3 = 1013 \text{ mb}$   $\text{P}_4 = 1013 \text{ mb}$   
 $\text{P}_5 = 1013 \text{ mb}$   $\text{P}_6 = 1013 \text{ mb}$   $\text{P}_7 = 1013 \text{ mb}$   $\text{P}_8 = 1013 \text{ mb}$   $\text{P}_9 = 1013 \text{ mb}$   $\text{P}_{10} = 1013 \text{ mb}$

MMMM		IIIIIIII	RRRRRRRR	CCCCCCCC	EEEEE
MMMM	R	IIIIII	RRRR	CCCC	EEEEE
MMMM	R	IIIIII	RRRRRRRR	CCCC	EEEEE
MMMM	R	IIIIII	RRRR	CCCC	EEEEE
MMMM	R	IIIIII	RRRR	CCCC	EEEEE
MMMM	R	IIIIIIII	RRRR	CCCCCCCC	EEEEE

0000000	0000000	555555555	0000000
0000000	0000000	555555555	0000000
0000000	0000000	555555555	0000000
0000000	0000000	555555555	0000000
0000000	0000000	555555555	0000000
0000000	0000000	555555555	0000000

IT, ANTONIO, PNEUMOCEA

BIL DE CALCUL AL INTEGRAL TRIMINAR SYSTEM 006  
 SYSTEM DATE: 01/03/86-060  
 AN = 0050 PI = 0001 TIME: 01/03/86-060  
 N = 11H 44M 27S NCFIN = 11H 44M 01S TIME = 000000137  
 C0046 MEM = 00706 TU = 00000022 TH = 00000007 CODE = 000

FORTRAN

SYSTEM 01/03/86 11:44:00

```

1      INTEGER N(255)
2      COMMON /PI/PI255,36J
3      READ1105,10N,IT
4      FORMAT(12I2)
5      NN=NN+IT+N
6      CALL STIP1N(IT)
7      NRCa1
8      NCw1
9      Tst1
10     Jst1
11     N1T,J1B0
12     J1B1
13     IF(J1C1)NCw1=TT+N1C0 TO 2
14     NCw1
15     I=K+1+N-(TT-1))
16     NCw1
17     I0B0
18     NCw1
19     I=TC1+IT+U
20     Jst1
21     TT=J1C1+N1C0 TO 3
22     J1C1=J1C1+T2B0 TO 4
  
```

SIMPSON 01/03/86 11-40-40

18 KOSKC  
KgKO  
Lak+1  
Lat  
128HFCP,00  
128HCL,00  
TET128-F04100200 TO 11  
TET128-F04100200 TO 12  
TET128-F04100200 TO 13  
TET128-F04100200 TO 14  
MKT,00+0  
Lat+1  
TET128-FNN200 TO 15  
CALL SHOTNP0C1,1,1,1,0,NNN  
Lat+1  
TET+1  
URGMPNRC+1  
TET128-FNN200 TO 16  
Lat+1  
TET+1  
TET128-FNN200 TO 21  
TET128-F(NCONT-NCONT)00 TO 17  
TENIK+1  
EOKR+1  
EOKR  
CALL SHOT(NCONT1,EC,NJ  
NCONT2+NCONT+NCONT1  
TET128-UTIT100 TO 18  
CO TO 19  
TENIK+1  
EOKR+1  
EOKR  
TET128-UTCH100 TO 20  
TENIK+1  
EOKR+NMP1,T+KL+NHR  
Lat+1  
NP+NP+1  
CO TO 20  
MKT,00+0  
CO TO 22  
MKT,00+0  
CO TO 22  
MKT,00+0  
CO TO 22  
MKT,00+0  
CO TO 22  
MKT,00+0  
CO TO 22

STREIT 01/03/86 11:40 AM

7 11-1021E-N=1T300 TO 24  
8 00 TO 24  
1 TBL-T-1  
9 00 TO 25  
10 11-1021E-N=1T160 TO 26  
11 00 TO 27  
12 NNNNN  
13 1001T-T-1  
14 1 TBL-T=10  
15 00 TO 28  
16 NNNNN+1  
17 1001T-T-1  
18 00 TO 29  
19 11-1021E-N=1T160 TO 24  
20 00 TO 30  
21 STOP

2

SINCEIT 01293/86 11245-89

```

SUBROUTINE STIPCN, ITY
INTEGER A(36), B(36)
REAL N2(5)
DATA N2/1.0E+0, 1.0E+0, 1.0E+0, 1.0E+0, 1.0E+0/
2 WRITE(108,*) N2, ITY
FORMAT(30F8.6) !$INDROMUL DEFECTUELE, /30X, 201*0, 1/20X,
*20X, 391*0, 1/20X
N3=3.0, NRIT=0
ENCODER(0, 5, N2(3)), N3
FORMAT(10I0)
WRITE(108, N2)
NRIT
DO 3 I=1, N
DO 4 J=1, IT
NRIT
4 NRIT
5 CONTINUE
DO 6 I=2, IT, N
NRIT
6 NRIT
NRIT
NRIT
IT
NRIT
7 DO 11 NRIT=1, IT
NRIT
11 NRIT
IT=1
12 IF(IEQCTN)=1
NRIT
13 IF(IEQCTN)=360 TO 6
CONTINUE
NRIT=1
14 IF(IEQCTN)=1
15 IF(IEQCTN)=1
GO TO 7
DO 16 IT=1, N
NRIT
16 NRIT
NRIT
17 WRITE(108, NRIT=1, NRIT=1, NRIT=1)
FORMAT(17, *NRIT=1, TEST, *NRIT=1, NRIT=1, NRIT=1)
NRIT=1, NRIT=1, NRIT=1
FORMAT(17, *NRIT=1, UNITATEA NRIT=1, NRIT=1, NRIT=1)
NRIT=1, NRIT=1, NRIT=1
FORMAT(17, *NRIT=1, UNITATEA NRIT=1, NRIT=1, NRIT=1)
NRIT=1, NRIT=1, NRIT=1
RETURN
END

```

ANSWER SHEET

```
SUBROUTINE SHIFTINGENT,F0,N11  
1st  
4st  
DO 1 I=1,N11  
1st N11  
I=N-NKC+1  
N=N-1  
I=I+1  
TEST(IEQN) GO TO 2  
REDUCEN  
RETURN  
END
```

SIRSIIT 01/03/2011 11:15:16

SINGIT 01/03/86 11.45.10

MODULE	III	TYPE	C	FUNCTION	REF ID (10720)
MODULE	FM0DATA	TYPE	P	FUNCTION	<u>0030-6030-001</u>

MODULE	STTP	TYPE	P	CONCERN	STL
MODULE	SHUT	TYPE	P	CONCERN	000A
MODULE	P1	TYPE	C	CONCERN	007G
MODULE	SUS	TYPE	P	CONCERN	013G

\*\*\*\*\* FIN DE COMPTATION \*\*\*\*\* PLUS HAUT NIVEAU DISTRIBUEUR RENCONTRE : 0

CENTRAL DE CALCUL AL INTREGII TIRIUAARA  
 0115 SISTEM AN = 0050 REP = 0002 DATE = 01/03/1961  
 HORA = 11H 40M 015 IRFIN = 110 257 248 TIME = 000021  
 IGP = 00046 REP = 00013 LO = 000000195 IN = 00000163

~~C~~ TINK LIMP NIP  
STARTED

AUCUNE ERREUR A L'EDITION DE LIENS

CENTRUL DE CALCUL AL INSTITUTULUI TIPISCARA  
SISTEM DE BIRUITĂ AN = 1990 PI = 2003 DATE = 01/03/80-  
PORNIT = 11H 45M 293 REFIN = 11H 26M 253 TIME = 00000070  
ICP = 00046 PUP = 00012 TO = 000000003 TH = 00000000

8 RUN STARTED

## **SYNDRÔME UTERIQUE**

1998-1999-2000-2001-2002-2003-2004-2005

PENTRU MA<sup>E</sup> TUNITATE SI TA<sup>E</sup> AFFECTE

MR \* TEST UNITATA CE TESTFAZAN 1222334455667772345671  
CRYPTUNITATE=UNITATA TESTATA 2333454676717121231234567  
12345678901234567890123456789012345678901234567

• 1*	1*	๐๙๘๗๐๓๐๔๐๖๐๕๐๘๐๒๐๑๐๔๐๙๐๗๐๘๐๖๐๘
• 2*	2*	๑๐๘๘๘๐๐๗๐๔๐๕๐๖๐๗๐๑๐๑๐๘๐๘๐๖๐๘
• 3*	3*	๐๑๗๑๐๐๔๐๘๐๖๐๕๐๘๐๑๐๗๐๔๐๙๐๘๐๘
• 4*	4*	๐๐๑๐๑๐๑๐๘๐๘๐๖๐๕๐๘๐๐๐๐๐๑๐๘๐
• 5*	5*	๐๐๗๐๐๑๐๑๐๑๐๘๐๘๐๖๐๕๐๘๐๐๐๐๐๑๐๘
• 6*	6*	๐๐๗๐๐๐๗๐๑๐๑๐๗๐๐๐๘๐๖๐๕๐๘๐๐๐๐๑
• 7*	7*	๐๐๐๐๐๐๐๐๐๐๑๐๑๐๑๐๘๐๘๐๖๐๕๐๘๐๐๐๑
• 8*	12*	๐๐๐๐๐๐๐๐๐๐๑๐๑๐๑๐๘๐๘๐๖๐๕๐๘๐๐๐๑

* 9*	13*	00010010000000000000000000000000
* 10*	14*	00001010000000000000000000000000
* 11*	15*	00000101010000000000000000000000
* 12*	16*	00000000101010101001000000000000
* 13*	17*	00000000001010101000000000000000
* 14*	23*	110***0000000000000000000000000000
* 15*	24*	101***100***00000010101000000000
* 16*	25*	100***010100***00101010000000000
* 17*	26*	100***00101010100***010000000000
* 18*	27*	100***00000010101010000000000000
* 19*	34*	011110***000000000000000000000000
* 20*	35*	010101***100***0000001000000000
* 21*	36*	010100***01010100***0010000000
* 22*	37*	010100***00101010000000000000000
* 23*	45*	00101110***0000000000000000000000
* 24*	46*	001010101***0000000000000000000000
* 25*	47*	001010100***0101000000000000000000
* 26*	56*	00000101110***00000000000000000000
* 27*	57*	0000010101010000000000000000000000
* 28*	67*	000000001011100***0000000000000000
* 29*	123*	0000000000000000000000000000000000
* 30*	124*	0000000000000000000000000000000000
* 31*	125*	000000010100***011100000000000000
* 32*	126*	0000000010101010101000000000000000

* 57*	556*	010101***10*****0010***10
* 58*	557*	010101***101***100***0***10
* 59*	367*	011100***011110*****0*10***1
* 60*	456*	00101111***00000000***10
* 61*	457*	001011110*****100***00***10
* 62*	467*	001010101***10*****000***10
* 63*	567*	00000101111*****0000***10

CENTRAL DE CALCUL AL IOTBUC TIMIȘOARA  
 0113 SIMST AH = 0050 PI = 0004 DATE = 01/03/86-06  
 MDFP = 0.11H ROM 243 MFIN = 11H ROM 363 TIFC = 000009541  
 CCP = 00746 MEM = 00039 TO = 00000141 IN = 000000007

5 33*	127*	000000000001011110000100000
5 34*	134*	00010000000000000000000000000
5 35*	135*	00010000000000000000000000000
5 36*	136*	00010000001010101000000000000
5 37*	137*	00010000001011100000100000000
5 38*	145*	00001110000000000000000000000
5 39*	146*	00001010100000000000000000000
5 40*	147*	00001010000000000000000000000
5 41*	156*	00000010111000000000000000000
5 42*	157*	00000010101000000000000000000
5 43*	167*	00000000101111000000000000000
5 44*	234*	11100000000000000000000000000
5 45*	235*	11000000000000000000000000000
5 46*	236*	11000000000000000000000000000
5 47*	237*	11000000000101010100000000000
5 48*	245*	10100000000000000000000000000
5 49*	246*	10100000000000000000000000000
5 50*	247*	10100000000000000000000000000
5 51*	246*	10000001110000000000000000000
5 52*	257*	10000001010100000000000000000
5 53*	267*	10000000101110000000000000000
5 54*	345*	01111000000000000000000000000
5 55*	346*	01111000000000000000000000000
5 56*	347*	01111000000000000000000000000

TEST\_ANI0050\_PNGHTRCEA

TRAIL DE CALCUL AL INTRECCII TIMISUARA SYSTEM 806  
TEST AN = 0050 PH = 0001 DATE = 01/03/86-060  
FH = 11H 39M 50S LFIN = 11H 40M 17S TIME = 00000100  
= 000006 REM = 000006 T0 = 00000022 TR = 00000002 COUT = 000

FORTRAN

SIGHTING 01/03/86 11-40-25

8117097 01/03/86 11640653

```

SUBROUTINE TMIRLT(PIRET,N)
INTEGER PIRET(I9,I9,A(9))
WRITE(108,1)
1 FORMAT(1X,'MATRICEA INTERCONVERTEE ST BLZIN TATEI TESTATA');
2 WRITE(108,2)
3 FORMAT(10X,31A1),101,N{TESTATA;101)
4 WRITE(108,4)
5 FORMAT(10X,28C7*3)
6 FORMAT(10X,1UNIT OF TEST)A(9)
NRC=1
7 DO 9 I=1,N
8 WRITE(108,5)NRC,(PIRET(I,J),J=1,N)
9 FORMAT(23X,12,7*1,101)
NRC=NRC+1
RETURN
END

```

STTEST 01/03/86 11:41:02

```

SUBROUTINE TIPMATS(MATEST,N)
INTEGER MATEST(I9,I9,A(9))
WRITE(108,1)
1 FORMAT(1X,'MATRICEA TESTEOR PREDUGATA IN CADRE UNEI STRUCTUR
2 AT MULTIPLOC(SUR; MATEST);')
3 DO 2 I=1,N
4 ALLOC(I)
5 WRITE(108,3)ALLOC(I),101,N)
6 FORMAT(10X,1UNIT OF MATEST;101)
7 WRITE(108,7)
8 FORMAT(10X,28C7*3)
9 FORMAT(10X,1UNIT OF TEST)A(9)
NRC=1
10 DO 9 I=1,N
11 WRITE(108,10)NRC,(MATEST(I,J),J=1,N)
12 FORMAT(23X,12,7*1,101)
13 NRC=NRC+1
14 RETURN
15 END

```

STTEST 01/03/86 11:41:10

```

SUBROUTINE TIPACK()
WRITE(108,1)
1 FORMAT(10X,1UNIT OF TEST;101)
2 RETURN
3 END

```

STTEST 01/03/86 11:41:10

MODULE	NAME	TYPE	P	LONGEUR	0760 (01896)
MODULE	TIPSTD	TYPE	P	LONGEUR	0000 (01240)
MODULE	TMTRT	TYPE	P	LONGEUR	0200 (00420)
MODULE	TIPMATS	TYPE	P	LONGEUR	0210 (00436)
MODULE	TIPE	TYPE	P	LONGEUR	0060 (00096)

LATION (PLUS HAUT NIVELAU D'ERREUR rencontré = 0)

11:41:20

RUL DE CALCUL AL 12765 TIPROUARA SYSTEM HNU  
 STATEST AN = 0030 PI = 0082 DATE = 01/03/86-060  
 R = 11H 80M 1AS UCFIN = 11H 81P 243 TIME = 00001579  
 \* 000006 PUF = 00213 TO = 00000151 IN = 00000101 CDF = 000

1 INK 16L50509 01/03/56 11102M175

SEGMENT	FINDATA	NU	T	TMPLANTATION	0
MODULE	IZYUATA	1		TMPLANTATION	70
MODULE	TJPSYND			TMPLANTATION	700
MODULE	THTHFT			TMPLANTATION	CPD
MODULE	TIPMATS			TMPLANTATION	-EPA
MODULE	TJPT			TMPLANTATION	1000
MODULE	TDSYSUT			TMPLANTATION	3330
MODULE	TDSYSTH			TMPLANTATION	3140
MODULE	TZINTT			TMPLANTATION	3220
MODULE	TZREAD			TMPLANTATION	1610
MODULE	IZYUY			TMPLANTATION	1900
MODULE	TZFRNDIUL			TMPLANTATION	3900
MODULE	TZSTDF			TMPLANTATION	3918
MODULE	TZPRNT			TMPLANTATION	1810
MODULE	TZENCODE			TMPLANTATION	2160
MODULE	IZERRH			TMPLANTATION	3E30
MODULE	SYDURUN			TMPLANTATION	1158
MODULE	IZIECARI			TMPLANTATION	1158
MODULE	IZIFURMA			TMPLANTATION	2208
MODULE	IZECURAPI			TMPLANTATION	1708
MODULE	IZDOUNNIE			TMPLANTATION	3070

LINK 1654809 01/03/86 11142H175

IMPLANT<sup>®</sup> APRES TRAITEMENT OPTION FMS

SEGMENT F3MDATA NO 1 IMPLANTATION  
LONGUEUR DU SEGMENT 5870

LINN 16950507 91/93/86 11H92H179

**0** EPREUVE EN EDITION DE 1 TENS  
ADRESSE DE LANCEMENT 408  
LONGUEUR PLUS GRANDE BRANCHE 5870  
LONGUEUR DU PROGRAMME EDITE 5820

PLUS HAUT Niveau d'erreurs rencontrés par les étudiants

RUN  
STARTED

SINDROMUL DEFECTULUI CASETE-IEI CADRUL LINIEI STRUCTURII MULTIPROCESSOR AUTOTESTABIL

SINDROMUL ESTE PREMIAT DIN REGISTRUL SINDROAMELOR AVIND URMATORAREA CONFIGURARE:

MATEMATICA INTELEGUNEA JUNIOR ST. REZULTATUL TESTARII: MIRELA

UNITATEA DE STAT 123456789  
UNITATEA DE STAT 123456789  
UNITATEA DE STAT 123456789

Реклама  
Знакомство  
Банк  
Банк

## MATERIAL TESTELE DE PREDICARE ÎN CADRUL UNIEI STRUCTURI MULTIPRELICESE: DATE ST

UNIT DE ENTRARE: 123456789

金言金言金言金言金言金言金言金言金言金言金言金言金言金言

UNIT NO. 10-11

1•001011000  
2•101011000  
3•100011000  
4•101011000  
5•101001000  
6•101010000  
7•101011000  
8•101011000  
9•101011000

UNITATE PUNITARIA

UNIVALENT FUNCTIONS

UNITATE PROTECTORAS

UNITATE STĂRȚĂRĂ 6

CENTRAL DE CALCUL AL INTELOR TIMISOARA SYSTEM 800  
SYNTEST AN = 00500 PR = 0004 DATE = 01/03/80-060  
PDR = 11H 42M 25S CLIN = 11H 42M 31S TIME = 000000019  
LDP = 000000 MIP = 00012 LO = 000000010 T6 = 000000003 CODE = 000

**ANEXO C-202**

SIMPLY EASY

ИИИИ	И	ИИИИИИИИ	RRRRRRRRRR	CCCCCCCC
ИИИИ	ИИ	ИИИИ	RRRR	CCCC
ИИИИ	ИИ	ИИИИ	RRRR	CCCC
ИИИИ	ИИ	ИИИИ	RRRRRRRRRR	CCCCCCCC
ИИИИ	ИИ	ИИИИ	RRRR	CCCC
ИИИИ	ИИ	ИИИИ	RRRK	CCCC
ИИИИ	ИИ	ИИИИ	RRRK	CCCC
ИИИИ	ИИ	ИИИИ	RRUR	CCCC

000000	0000000	55555555	000000
000	000	000	000
000	000	000	000
000	000	000	000
000	000	000	000
000	000	000	000
000000	0000000	55555555	000000

## ATTEST, ANGELA, PH-NYBCLA

TRAIL DE CALORII AL. ILIE TECU TIMISOREA SYSTEM 100  
7 STATEST AN = 00050 PR = 0001 DATE = 01/03/87-060  
11 = 11H 37M 62S 101 IN = 11H 37M 15S TIME = 00090119  
2 80-04 HEN = 00000 L0 = 0000002 IN = 0000002 CODE = 300

POLITICA

STRATEGIST 01/03/86 11037-37

SHIMATEST 01/09/98 11637692  
CONTINUING  
IF (HSGUMLP (GETLW17) CALL TIPL4K)  
DO 15 L15 N  
CONTINUING  
NSIHCN (NSIHCN) /MANATGTCJ,K)  
DO 14 J14 N  
NSIHCN (NSIHCN)  
DO 13 K13 N  
CALD TIPHAT31SHIMATEST,N)  
CONTINUING  
IF (HSGUMLP (GETLW100) MARESTI1,J,3) NO  
DO 27 J27 N  
DO 26 I26 N  
DO 10 G5 N  
CONTINUING  
IF (HSGUMLP (GETLW100) MARESTI1,J,3)  
DO 25 J25 N  
DO 24 J24 N  
DO 23 I23 N  
IF (HSGUMLP (GETLW10 22  
CONTINUING  
CONTINUING  
CONTINUING  
END

תְּהִלָּתָן 10/03/98 11:47:27

DATA STARTED

NR5 IT#2

MATRICEA CONEXIUNILOR ECONEZ

0 0 1 0 1

1 0 0 1 0

0 1 0 1 0

1 0 0 0 1

0 1 1 0 0

SIMPROMUL:

2 0 1 0 0 1 0 0 1 1

MATRICEA INTERCONEXIUNILOR SI REZULTATUL TESTARII: MIRET

UNITATEA DE STATA#12345

\*\*\*\*\*

UNIT DE TESTEAZA:

1\*\*\*000

2\*\*\*000

3\*\*\*001\*

4\*\*\*00000

5\*\*\*000

MATRICEA TESTEILOR PRELUCRATA IN CADRUL UNET STRUCTUPT MULTIPROCESSOR: DATE ST

UNIT DE TESTARE#12345

\*\*\*\*\*

UNIT DE TESTARE :

1\*01100

2\*11100

3\*10010

4\*01100

5\*01100

UNITATE DE TESTARE 2

UNITATE DE TESTARE 3

\*STOP\*

CENTRAL DE CALCUL AI I.T.C. TIMISOARA  
0102 SIMTEST AN = 0050 PR = 0000 DATE = 01/03/80-060  
PROM = 11H 39M 30S UT1H 17M 51S TIPD = 00000107  
LCM = 000046 MEM = 00011 L0 = 00000002 LM = 00000000 CDT = 000

SYSTEM ID#6

BUPT

EXTIME JOB S1P1TEST.AN:0050,PN:1IRCEA  
STARTED

MMMM	M	IIIIIIII	RRRRRR
MMMM	MM	IIII	RRCR
MMMM	MM	IIII	RRCR
MMMM	MM	IIII	RRCRRR
MMMM	MM	IIII	RRRR
MMMM	MM	IIII	RRCR
MMMM	MM	IIII	RRCR
0000000		0000000	555555
00	0	00	555
000	0	000	555
000	0	000	555555
00	0	00	555555
0000000	0	0000000	555555

```

HIT DE CALCUL AL IST-L- TIMISOARA          SYSTEM IDN
SYNTEST AH = 0050  RH = 0001 DATE = 24/02/86-055
A = 11H 40M 49S  ICFIN = 11H 47M 02S TIME = 00000127
= 00005  MEM = 00006  LO = 00000021  IR = 00000001  CRDE = 000
= 1  CR = 01
FORTRAN

```

ANEXA 6 - PR 3.3

*simTEST*

250 DD 90121,N  
 DD 19003E1,N  
 II C2TBT(I,J)TEST(0,0) TO 110  
 II C2TBT(I,J)TEST(1)PATEST(I,J)=1  
 GO TO 100  
 DD 120 E91,N  
 II C2TBT(I,J)TEST(1)PATEST(I,J)=0 TO 210  
 II C2TBT(I,J)TEST(0,1)GO TO 210 S1FTEST 21202286 11207,13  
 II C2TBT(I,J)TEST(0,1)GO TO 210  
 II C2TBT(I,J)TEST(1)PATEST(I,J)=0  
 GO TO 120  
 PATEST(I,J)=1  
 CONTINUE  
 CONTINUE  
 CONTINUE  
 II C2TBT(I,J)TEST(0,1)GO TO 220  
 K=1  
 DD 230 IS1,N  
 DD 240 JS1,N  
 \*S1FTET,I,PATEST(I,J)  
 CONTINUE  
 GO TO 250  
 DD 250 IS1,N  
 DD 260 JS1,N  
 II C2TBT(I,J)TEST(0,1)PATEST(I,J)=0  
 CONTINUE  
 CALL IIIPATST(I,J,N)  
 DD 130 E91,N  
 NGMTC 120  
 DD 140 IS1,N  
 \*S1FTET,I,PATEST(I,J)  
 CONTINUE  
 K=1  
 DD 150 IS1,N  
 II C2TBT(I,J)TEST(1)GO TO 170  
 GO TO 150  
 TAB2(I,J)=K  
 K=K+1  
 CONTINUE  
 K=1  
 K=1  
 DD 160 IS1,EE2  
 DD 170 JS1,EE1  
 II C2TBT(I,J)TAB2(I,J)=0 TO 91  
 \*S1FTET,I,PATEST(I,J)  
 K=1  
 CONTINUE  
 CONTINUE  
 K=K+1  
 IP=1  
 DD 180 IS1,EE1  
 MSAU(JP)=TAB2(I,J)  
 IP=JP+1  
 IS1  
 DD 190 IS1,EE2  
 II C2TBT(I,J)TEST(0,1)GO TO 93 S1FTEST 21202286 11207,13  
 IS1  
 II C2TBT(I,J)TEST(0,1)GO TO 96  
 MSAU(JP)=TAB2(I,J)  
 IP=JP+1  
 CONTINUE  
 WRITE(108,901)PATEST(I,J),I=1,100  
 FORMAT(1X,\*PS1:\*,10I3)  
 IP=JP+1  
 WRITE(108,907)MSAUE(I,J),I=1,100  
 FORMAT(1X,\*PSAU:\*,10I3)  
 IP=100  
 IP=1  
 DD 95 IS1,EE  
 DD 96 IS1,EE  
 II C2TBT(I,J)TEST(0,1)PATEST(I,J)=1  
 CONTINUE  
 II C2TBT(I,J)TEST(0,1)GO TO 95  
 PREST(I,J)=MSAUE(I,J)  
 IP=JP+1  
 IP=100  
 IP=1  
 II C2TBT(I,J)TEST(0,1)GO TO 97  
 WRITE(108,98)PATEST(I,J),I=1,100  
 FORMAT(1X,\*TEST(TAB2(I,J),I=1,100),UNIT=1,DEC=2,10I3)  
 STOP  
 WRITE(108,99)PATEST(I,J),I=1,100  
 FORMAT(1X,\*TEST(TAB2(I,J),I=1,100),UNIT=1,DEC=2,10I3)  
 \* 10131  
 WRITE(108,300)PATEST(I,J),I=1,100  
 FORMAT(1X,\*UNIT(I,J)PATEST(I,J),I=1,100)  
 STOP  
 END  
 SUBROUTINE TPSIN(I,J,BINER)  
 INTEGER BINER,SINER,A100,B100  
 REAL D2CS2  
 DATA A2D/1.0000000000000000E-00/  
 WRITE(108,111)  
 FORMAT(10F,15HNOOPOL DEFLECTOR\_CASING IN CADIN AND A STRUCTURE)

```

*TESTARE SUBROUTINE STABILIZARE AVANT DE PREGATIREA CONCENTRATIEI, 2,2X, *85,11.
*2X, *IT=*, IT)
*N3B13yN=11
FORMAT(14,5,N2(3))NE
FORMAT(14)
WRITE(108,92)
FET
DO S I=1,N
DO 4 NPE=1,11
ACT=0
FET+1
CONTINUE
NPE=N+1
Tet
FET
DO 11 NPE=1,11
NPE=1
12T+1
FORMAT(N)I=1
FET+1
FORMAT(N)I=1
T=0
CONTINUE
NPE=11
T=0
FORMAT(108,91)NPE,I=1,N1
FORMAT(108,91)NPE,I=1,N1
FORMAT(108,91)NPE,I=1,N1
FORMAT(108,92)
FORMAT(108,101)(SINHOREK),NPE,I=1,N1
FORMAT(108,91)NPE,I=1,N1
RETURN
END

SUBROUTINE TIPRETEST(N)           S1PTEST 24/02/86 11:47,40
INTEGER NPE,I(9,9),A19
WRITE(108,11)
FORMAT(20X,*UNITATEA INTERCONEXIUNILOR SI REZULTATUL TESTARII
AMIRELE*)
DO 2 I=1,N
ACT=0
WRITE(108,3)I,A11,T=1,N
FORMAT(20X,*UNITATEA TESTATA=*,10F11)
WRITE(108,7)
FORMAT(10X,20F11)
FORMAT(10X,12,F11)
NPE=NPE+1
RETURN
END

SUBROUTINE TIPMATSINATEST(N)      S1PTEST 24/02/86 11:47,41
INTEGER MATEST(9,9),A19
WRITE(108,11)
FORMAT(20X,*MATRICEA TESTELOR PRELUCRATA IN CADRU UNEI STRUCTURI
*1 MULTIMISETURI, MATEST*)
DO 2 I=1,N
ACT=0
WRITE(108,3)I,A11,T=1,N
FORMAT(20X,*UNITATEA TESTATA=*,10F11)
WRITE(108,7)
FORMAT(10X,20F11)
FORMAT(10X,12,F11)
NPE=NPE+1
RETURN
END

MODULE TIPDATA          TYPE   P    S1PTEST 24/02/86 11:47,41
MODULE TIPSTB          TYPE   P    LONGPREC 1200 {03P4P}
MODULE TIPSTB          TYPE   P    LONGPREC 0100 {01240}
MODULE TIPSTB          TYPE   P    LONGPREC 0200 {00520}
MODULE TIPMATS          TYPE   P    LONGPREC 0210 {00436}
!INITIALISATION PLUS HAUT NIVELAU DE MULIERE PENTRU THE = 01           11:47,46
!THE = CALCUL AL INTEGR. TIPMATSARA          S1PTEST 806
!P = S1PTEST AN = 0050  PR = 0002  DATE = 24/02/86-056
!P = 110 47P 085  IRIN = 110 47M 985  TYPE = 0000,2935
!P = 00005  PRM = 00013  L0 = 00000270  IR = 00000266  CDPF = 000
!P = CR = 01

```

### MATRICA INTERCONEXIUNILOR SI REZULTATUL TESTARII: MIP

UNITATEA DE TESTARE=1234567  
\*\*\*\*\*  
UNIT DE TESTARE

1**011001
2**011100
3**1101100
4**1111000
5**1101100
6**1101000
7**1101000

### MATRICA TESTEOR PREGEDUTA IN CADRUL UNET STRUCTURII MULTIPROCESSOR: MATTEST

UNIT DE TESTARE=1234567  
\*\*\*\*\*  
UNIT DE TESTARE

1**0011001
2**1001100
3**1101100
4**1111000
5**1101100
6**1101000
7**1101000

NR. 1 2  
NR. 0: 1 2 3 4

UNITATI POSITIVE DEFECTE INTERMITENT: 3 - 4

UNITATI DEFECTU: 1 - 2

CENTRAL DE CALCUL AL IOTELU TIPISUARA SYSTEM B06  
SINIESTR AN = 002V PR = 0000 DATE = 24/02/96-055  
LDR = 11H 48M 29S LR = 11H 48M 38S TIEC = 000000707  
ICP = 000065 VLE = 000013 LO = 00000094 TR = 00000011 CRDT = 000  
PR = 01 CR = 01

SEGMENT	F3DATA	NO	1	IMPLANTATION	0
MODULE	TIPDATA			IMPLANTATION	70
MODULE	TIPSTD			IMPLANTATION	1360
MODULE	TIPTRT			IMPLANTATION	1838
MODULE	TIPMATS			IMPLANTATION	1840
MODULE	TIPSIGHT			IMPLANTATION	1050
MODULE	TIPSYGTH			IMPLANTATION	1050
MODULE	TIZINT			IMPLANTATION	1050
MODULE	TIZREAD			IMPLANTATION	2200
MODULE	TIZTOT			IMPLANTATION	2420
MODULE	TIZENDINT			IMPLANTATION	2450
MODULE	TIZPPRTOT			IMPLANTATION	2520
MODULE	TIZSTOP			IMPLANTATION	2770
MODULE	TIZERCONT			IMPLANTATION	2800
MODULE	TIZERI			IMPLANTATION	2950
MODULE	TIZUPPN			IMPLANTATION	2A80
MODULE	TIZLCAPJ			IMPLANTATION	2A90
MODULE	TIZLCPDRA			IMPLANTATION	2B50
MODULE	TIZFCPARD			IMPLANTATION	2A30
MODULE	TIZDRCRTE			IMPLANTATION	2740

LONGUEUR DU SEGMENT 6390

LINR 16\_50309 24702/86 1104000245  
IMPLANT, APRES TRAITEMENT OPTION FMS

SEGMENT F3DATA NO 1 IMPLANTATION 0  
LONGUEUR DU SEGMENT 6390

LINR 16\_50309 24702/86 1104000245  
0 ERREUR EN EDITION DE LINES  
ADRESSE DE LANCEMENT 810  
LONDURE PLUS GRANDE BRANCHE 6300  
LONDURE DU PROGRAMME EDITION 6300  
PLUS HAUT NIVEAU D'ERREUR RECONNURE LINE (PAS D'ERREUR)  
CENTRE DE CALCUL AL 12700 TIPISARA SYSTEM BUG  
013# SIMILAR AN # 0050 DH # 0005 DATE # 2102/86-055  
0000 # 110 47H 50S 001IN # 110 48H 20S TIME # 00000070  
1GP # 00005 PER # 00012 TO # 00000046 IR # 00000000 CODE # 000  
PI # 01 CR # 01

C

RUN

STARTED

SINDROMUL REPECTATOR GASITIL IN CADRUL UNIEI STRUCTURI MULTIPROCESOR AUTOTESTABIL

SINDROMUL ESTE PREZVAT DIN REGISTRUL SINDROAMPLITUR AVIND ORGAZAREA CONFIGURATIE  
REG 1105

UNITATEA DE TESTATA 11122233344455666777  
UNITATEA TESTATA 6237305256567671712123  
\*SINDROMUL CONSIDERAT 100000000000001011111

MATRICA DE TESTARE PENTRU SI REZULTATUL TESTARII: MTEST

UNIT DE TESTARE=1234567  
UNIT DE TESTARE  
UNIT DE TESTARE  
1#00000000  
2#00000000  
3#00000000  
4#00000000  
5#00000000  
6#00000000  
7#00000000

MATRICA TESTARE PENTRU SI REZULTATUL TESTARII: MATEST

UNIT DE TESTARE=1234567  
UNIT DE TESTARE  
1#00000000  
2#11100000  
3#11000000  
4#11110000  
5#11100000  
6#11110000  
7#00000000

MATRICA CONEXIUNE PENTRU SI REZULTATUL TESTARII:

0 0 1 1 0 1 1  
1 0 0 1 1 0 0  
0 1 0 0 1 1 0  
0 0 1 0 0 1 1  
1 0 0 1 0 0 1  
1 1 0 0 1 0 0  
0 1 1 0 0 1 0

SINDROMUL:  
1 1 1 1 1 1 0 1 0 1 0 0 1 1 0 1 0 0 0