

INSTITUTUL POLITEHNIC "TRAIAN VUIA"
T I M I S O A R A
FACULTATEA DE ELECTROTEHNICA

Ing. Crețu Vladimir

SISTEME DE OPERARE TIMP-REAL
PENTRU
SISTEME DE CALCUL CU MICROPROCESOR

Teză de doctorat


BIBLIOTECA CENTRALĂ
UNIVERSITATEA "POLITEHNICA"
TIMIȘOARA

CONDUCATOR ȘTIINȚIFIC

Prof.dr.ing. Alexandru Rogoian

Prof.dr.ing. Mircea Petrescu

1 9 8 4



C u p r i n s

	Pag.
1. <u>Introducere</u>	2
1.1. Microprocesorul, promotor al dezvoltării societății	2
1.2. Stadiul actual al dezvoltării sistemelor de operare (SØ) și al sistemelor de operare timp-real (SØTR) pentru sisteme de calcul cu μ P.....	3
1.3. Descrierea generală a lucrării	6
2. <u>Sisteme timp-real</u>	19
2.1. Timp-real. Ambianță timp-real	19
2.2. Moduri de organizare ale sistemelor de calcul bazate pe microprocesoare	21
2.2.1. Arhitectura sistemelor de calcul	21
2.2.2. Sisteme de tip SISD	23
2.2.3. Sisteme multiprocesor	24
2.2.4. Concluzii	27
2.3. Sisteme de operare pentru aplicații timp-real	28
2.3.1. Conceptul de sistem de operare	28
2.3.2. Sisteme de operare timp-real	30
2.3.3. Funcțiile unui Executiv timp-real	32
2.3.4. Funcțiile unui "mediu de programare timp-real"	33
2.4. Conceptul de proces. Interacțiunile între procese ..	34
2.4.1. Conceptul de proces	34
2.4.2. Stările proceselor	36
2.4.3. Interacțiunile între procese	37
3. <u>Studiul caracteristicilor sistemelor de procese timp-real</u>	39
3.1. Sistem de procese	39
3.2. Sisteme determinate (Determinarea sistemelor)	44
3.2.1. Definiții și teoreme	45
3.2.2. Model pentru studiul determinării sistemelor de procese concurente	49
3.3. Coordonarea proceselor	59
3.3.1. Mecanisme de sincronizare utilizate în autocoordonare	62
3.3.2. Mecanisme de sincronizare utilizate în coordonarea centralizată. Conceptul de "monitor monolitic"	63
3.3.3. Extinderea conceptului de monitor monolitic. Mecanismul PHS.....	65
3.3.4. Semafoare	66
3.3.5. Semafoare speciale	68

	Pag.
3.4. Cooperarea proceselor	69
3.4.1. Relația producător/consumator	70
3.4.2. Mecanism de cooperare prin mesaje pentru sisteme de procese concurente	72
3.4.3. Modalități de implementare a comunicării prin intermediul transmiterii mesajelor..	73
3.4.4. Comunicări sincronizate. Modalități de implementare a sincronizării prin intermediul transmiterii mesajelor	74
3.4.5. Posibilități de implementare și utilizare a mecanismului de cooperare propus	75
3.4.6. Extinderea mecanismului de cooperare propus pentru sisteme de calcul multiprocesor. Mesaje externe	81
3.5. Planificarea proceselor	82
3.5.1. Planificarea în execuție a proceselor independente. Discipline de planificare..	82
3.5.2. Particularități ale planificării proceselor în SØTR	87
3.5.3. Model pentru studiul planificării sistemelor închise de procese. Concluzii	88
3.6. Interblocarea proceselor	96
3.6.1. Model generalizat pentru studiul stării resurselor unui sistem de procese	96
3.6.2. Definirea noțiunii de interblocare	105
3.6.3. Prevenirea interblocărilor	105
3.6.4. Deteoția interblocărilor	109
3.6.5. Evitarea interblocărilor	111
<u>4. Arhitectura software a sistemelor de operare timp-real.</u>	114
4.1. Conceptul de structură de programare	114
4.2. Arhitectura unui sistem de operare timp-real.....	117
4.2.1. Arhitectura ierarhică a unui sistem TR...	117
4.2.2. Metoda ierarhică de construcție	118
4.2.3. Factori care influențează activitatea de concepție și proiectare a STR	118
4.3. Arhitectura unui "executiv" pentru un sistem TR..	121
4.3.1. Structura ierarhică a arhitecturii executivului.....	121
4.3.2. Nucleul inferior al executivului	122
4.3.3. Nucleul superior al executivului	127
4.3.4. Structurarea ierarhică a obiectelor nucleului	131
4.3.5. Executivul superior. Procese sistem	131

	Pag.
4.4. Arhitectura "mediului de programare"	133
4.4.1. "Mediu de programare" simulat	134
4.4.2. "Mediu de programare" implementat pe un sistem de dezvoltare	135
4.4.3. Implementarea arhitecturii unui „mediu de programare” pe un sistem de dezvoltare	136
4.5. Arhitectura aplicației. Procese aplicație	137
4.6. Extinderea arhitecturilor ierarhice pentru sisteme timp-real multi μ P.....	140
4.6.1. Arhitectura sistemelor de operare TR destinate unor sisteme multi μ P.....	140
4.6.2. Nucleul distribuit al sistemului multi μ P	141
4.6.3. Componenta distribuită pentru cooperare.	144
4.6.4. Arhitectura aplicației pentru un sistem multiprocesor TR	145
4.6.5. Dezvoltarea de aplicații TR pentru sisteme multi μ P.....	146
5. <u>Implementarea unor arhitecturi de sisteme de operare</u>	
<u>TR pe sisteme de calcul mono μP din familia 18080/85..</u>	148
5.1. Descrierea generală a sistemelor utilizate	148
5.2. Detalii de implementare a nucleului inferior al unui S/TR	150
5.3. Detalii de implementare a nucleului superior al unui S/TR	155
5.4. Detalii de implementare a executivului superior.	157
5.5. Implementarea unor "medii de programare"	158
5.6. Concluzii referitoare la activitatea de imple- mentare a sistemelor	161
6. <u>Implementarea unei arhitecturi de sistem de operare</u>	
<u>TR pe un sistem de calcul multi μP</u>	
6.1. Descrierea sistemului de calcul m μ P'	162
6.2. Detalii de implementare a nucleului distribuit al sistemului m μ P'	164
6.3. Detalii de implementare a componentei distribuie te pentru cooperare și a mediului de programare.	167
6.4. Structura ierarhică a interacțiunilor proceselor	168
6.5. Concluzii referitoare la activitatea de imple- mentare a sistemului	169

7. <u>Concluzii</u>	170
7.1. Contribuții originale	170
7.2. Valoarea aplicativă și direcții de dezvoltare viitoare	172
8. Bibliografie	175

P R E F A T A

Lucrarea de față se înscrie în preocupările actuale de proliferare a sistemelor de calcul bazate pe microprocesoare, de realizare a unor componente software sigure și eficiente cu un efort redus de programare. Ea reprezintă continuarea activității depuse de autor pe parcursul a peste opt ani la Institutul de Tehnică de Calcul Timișoara, la Centrul de Calcul al I.P.T. și la Catedra de Automatică și calculatoare a Facultății de Electrotehnică, în domeniul sistemelor de operare timp-real. Pe cuprinsul acestei lucrări, autorul a abordat atât aspectele teoretice care definesc conceptul de timp-real cât și aspectele practice legate de concepția, proiectarea și implementarea unor sisteme de operare timp-real pe sisteme de calcul cu microprocesor.

Pe toată durata elaborării tezei, am beneficiat de îndrumarea atentă, exigentă și competentă a regretatului prof.dr.ing. Alexandru Rogoian, care cu înțelegere și răbdare mi-a conturat domeniul, jalonându-mi activitatea. Acest lucru are o semnificație cu atât mai profundă întrucât profesorul Al.Rogoian și-a adus o contribuție esențială la formarea personalității mele în calitate de dascăl, conducător de colectiv de muncă și conducător de doctorat. Puternica sa personalitate, contribuțiile de cea mai înaltă valoare pe care și le-a adus la dezvoltarea tehnicii românești de calcul, fac din profesorul Al.Rogoian o figură de neuitat pentru multe generații de ingineri, specialiști în calculatoare electronice. Doresc ca aceste rânduri să fie considerate drept omagiu adus memoriei ei Domniei-Sale.

Aduc deosebite mulțumiri tovarășului prof.dr.ing.M.Petrescu, care într-o situație de excepție, a acceptat să supervizeze finalizarea tezei. Analiza atentă a materialului tezei, observațiile și recomandările formulate au fost elemente care au contribuit într-o manieră decisivă la etapa finală de elaborare, motiv pentru care îmi exprim întreaga stimă și considerație față de persoana Domniei-Sale, împreună cu cele mai sincere mulțumiri.

Doresc să mulțumesc bunilor mei colegi și prieteni Dorina și Emil Petriu, pentru sprijinul constant, pentru discuțiile și observațiile care le-au formulat pe toată perioada elaborării tezei, pentru baza materială și bibliografică pe care mi-au pus-o la dispoziție.

Mulțumesc în mod deosebit prietenului Voicu Groza pentru maniera excelentă în care am colaborat în ceea ce privește partea de echipamente și pentru întregul efort pe care l-a depus în vederea realizării și testării sistemelor de calcul utilizate în experimentarea sistemelor de operare.

Mulțumesc de asemenea colegului și prietenului Ioan Jurca pentru analiza atentă a materialului tezei, pentru observațiile formulate, pentru sprijinul bibliografic și pentru încurajările susținute pe care mi le-a adresat.

Țin să mulțumesc colegilor Miranda și Ionel Naforniță pentru sprijinul moral pe care mi l-au acordat pe întreg parcursul elaborării tezei.

Datoresc de asemenea mulțumiri colectivului Centrului de Calcul al I.P.T., în mod deosebit bunului meu prieten Alexandru Furtunescu pentru discuțiile purtate și pentru sprijinul efectiv pe care mi l-a acordat din punct de vedere tehnic și colegului Viorel Coifan, pentru contribuția pe care și-a adus-o la buna funcționare a sistemelor de calcul.

Mulțumesc în final, tuturor aceluia care într-o manieră sau alta mi-au permis să-mi finalizeze în bune condițiuni lucrarea, pentru înțelegerea și îndemnul constant cu care m-au încurajat.

Autorul,

1. Introducere

1.1. Microprocesorul, promotor al dezvoltării societății

Perioada istorică pe care o trăim este marcată de evenimente cu semnificație majoră în dezvoltarea actuală și viitoarea a umanității. Un astfel de eveniment îl constituie apariția microprocesorului culme a inventivității și geniului uman.

Potențialul tehnic și economic pe care îl reprezintă utilizarea microprocesoarelor (μP) în cele mai diferite domenii ale activității umane, este deosebit de important, ceea ce a determinat un interes sporit din partea industriei electronice moderne față de acest produs remarcabil al gândirii umane. Acest interes s-a concretizat prin apariția începând din 1971, într-o succesiune din ce în ce mai accelerată a unor familii de μP cu caracteristici din ce în ce mai perfecționate. Această dezvoltare spectaculoasă a fost favorizată în primul rând de evoluția explozivă a tehnologiilor de realizare a circuitelor integrate și în al doilea rând de progresele remarcabile realizate în concepția și proiectarea arhitecturilor hardware ale μ sistemelor.

Dimensiunile acestui eveniment, implicațiile sale profunde în dezvoltarea social economică a țării, au fost sesizate în întreaga lor complexitate de către conducerea superioară de partid și de stat a țării noastre. Astfel, în Raportul prezentat Congresului al XII-lea al partidului, tovarășul Nicolae Ceaușescu secretarul general al partidului, președintele RSR, evidențiază principalele căi de modernizare a producției industriale făcând referiri directe la automatizarea și cibernetizarea proceselor de producție, la dezvoltarea tehnicii de calcul, la utilizarea microprocesoarelor în economie.

"Productivitatea muncii în industrie va trebui să crească în cincinalul viitor într-un ritm mediu anual de 7 - 7,5%, contribuind cu circa 80% la realizarea sporului de producție. Un rol însemnat vor avea în acest scop extinderea mecanizării și automatizării, realizarea de linii complet automatizate, îndeosebi în turnătorii, forje, secții de tratamente termice și alte sectoare cu muncă grea, folosirea mașinilor agregat multifuncționale, a roboților industriali și microprocesoarelor". [Ce 79] .

Pornind de la aceste indicații de excepțională valoare, în țara noastră principalele documente programatice elaborate cu începere de la Congresul al XII-lea, conțin opțiunea fermă de a trece la utilizarea largă în economie a microprocesorilor, la nivelul posibilităților oferite de acestea în scopul creșterii productivității muncii. Astfel, în "Programul privind îmbunătățirea nivelului tehnico și calitativ al produselor, reducerea consumurilor de materii prime, de combustibili și energie și valorificarea superioară a materiilor prime și materialelor în perioada 1983-1985 și până în 1990" elaborat cu prilejul plenarei CC al PCR din 14-15 noiembrie 1983 se precizează: "În producția de componente electronice, accentul trebuie pus în toată această perioadă pe organizarea și dezvoltarea producției de microelectronică, pe asimilarea de tehnologii de vîrf, care să permită trecerea la fabricația de microprocesoare" [m 83].

Unul din domeniile în care sistemele de calcul bazate pe μ P și-au găsit un teren fertil de dezvoltare îl constituie aplicațiile timp-real (TR). În acest sens au fost obținute rezultate remarcabile în conducerea proceselor industriale, roboților și manipulatorilor, în telecomunicații, aparatură de măsură, achiziția datelor, în sfera bunurilor de larg consum, etc. *

În paralel însă cu proliferarea sistemelor de calcul cu μ P crește rolul și importanța sistemelor de programe (software), remarcându-se o amplă preocupare pentru dezvoltarea acestui sector de activitate. Cu toate eforturile depuse însă în această direcție se constată că, în ansamblu, costul programelor a scăzut de 3-4 ori în ultimii 20 de ani, în timp ce în aceeași perioadă, costul echipamentelor a scăzut în medie de 100 de ori, în principal prin scăderea vertiginosă a costului componentelor electronice [Ba 83].

În acest context general, prezenta lucrare își propune să abordeze domeniul sistemelor de operare timp-real destinate unor sisteme de calcul bazate pe microprocesoare.

1.2. Stadiul actual al dezvoltării sistemelor de operare (S \emptyset) și al sistemelor de operare timp-real (S \emptyset TR) pentru sisteme de calcul cu μ P


O analiză succintă al stadiului actual al dezvoltării sistemelor de operare (S \emptyset) pentru sisteme de calcul cu μ P, pune în evidență faptul că firmele producătoare de software oferă o gamă largă de produse situate pe diferite niveluri de complexitate, începînd cu siste-

me simple de tip monitor și terminând cu sisteme sofisticate destinate unor sisteme multimicroprocesor (m/μP).

Dintre sistemele simple destinate μP din familia 8080 (85) se remarcă sistemul IMSAI [m IM] destinat testării și implementării de programe de aplicații. El conține un editor de teste, un asamblor, un monitor și module simple pentru evidența fișierelor, toate ocupând un volum de aproximativ 4 Kocteți.

O etapă superioară în acest domeniu o reprezintă apariția sistemului STARPLEX [Pe 81], realizat de firma National Semiconductor pentru un microsistem bazat pe INTEL 8080, destinat asistării utilizatorului în testarea și depunerea programelor. Este un sistem structurat pe niveluri, conținând facilități pentru gestionarea dispozitivelor periferice, încărcarea programelor, editarea de texte, editare de legături, inclusiv compilatoare pentru limbajele FORTRAN și BASIC. În același domeniu de complexitate se încadrează sistemele ISIS II [m IS], sistem puternic cu funcții interactive, destinat prelucrării informațiilor la nivelul fișierelor, sistemele CP/M-80 [m 79] și MP/M-80 [Ev 82] care reprezintă produse dezvoltate de către diferite firme pentru μP pe 8 biți. Toate acestea sînt sisteme universale, cu grad sporit de generalitate destinate unor aplicații curente, nu însă unor aplicații timp-real. De regulă aceste sisteme nu conțin facilități de gestionare a timpului sau de sincronizare a activităților.

Acste neajunsuri sînt rezolvate de către proiectanții sistemului REX-80, destinat unor microsisteme construite pe baza μP Z80 și INTEL 8080 [Pe 81]. Acest sistem implementează multiprogramarea, utilizînd în acest scop un orologiu timp-real și un circuit pentru stabilirea priorităților întreruperilor. Este un sistem orientat pe gestionarea taskurilor, care utilizează structuri logice abstracte cum ar fi evenimentele și canalele, facilitînd abordarea aspectelor legate de comunicarea între procese și tratarea stimulilor externi. Dezavantajul său rezidă în faptul că este relativ voluminos deoarece îmbină aspecte caracteristice sistemelor universale cu aspecte specifice de timp real.



În literatura de specialitate apar referiri la unele sisteme destinate unor sisteme multiprocesor cum ar fi HYDRA [Wu 74], STAROS [JC 77], AMOEBA [TM 81], etc. Aceste referiri sînt însă foarte generale și au un pronunțat caracter descriptiv.

În ceea ce privește realizările românești ale domeniului se remarcă sistemul de operare SPDX [MM FE] implementat pe microcalculatoare din familia M 18, în diferite variante, similar ca performanțe cu sistemul ISIS II. În ceea ce privește SØTR, preocupările sînt mai restrînse; se remarcă totuși sistemul RTOS [MM 80], [MM 82], realizat în cadrul I.C.I., sistem multi-tasking, multiutilizator, destinat unor aplicații TR, care permite execuția concurentă a mai multor activități. Dimensiunile sale se situează între 6 și 24 de Kocteți în funcție de configurația de generare.

Preocupări în acest domeniu au existat începînd din 1977 și la Centrul de calcul al Institutului Politehnic, unde un colectiv de cercetători și cadre didactice, din care face parte și autorul au obținut o serie de rezultate în concepția și implementarea de sisteme de operare TR pentru mini și micro sisteme de calcul.

Dacă în ceea ce privește descrierea unor sisteme de operare universale sau TR, există referiri bogate în literatura de specialitate, aceste referiri sînt mult mai restrînse atunci cînd este vorba de abordarea problemelor legate de proiectarea, realizarea sau implementarea unor astfel de sisteme. Sfera acestor referiri se restrînge și mai mult cînd este vorba de sisteme dedicate unor aplicații TR.

Tratatele de bază ale proiectării și implementării SØ [CD 73], [Ha 73], [Sh 74], [MD 74], [LD 81] nu ating decît în mod tangențial aceste aspecte, și aceasta în contextul unor sisteme mari și mijlocii, referirile la micro sisteme fiind practic inexistente, lucru explicabil și prin perioada de timp în care au apărut.

Elementele de pornire ale unei abordări sistematice a domeniului timp-real, apar în lucrările lui Wirth [Wi 77a] și Hoare [Ho 78], fără ca acestea să abordeze în mod direct domeniul μP . Aceste lucrări definesc specificul unor aplicații TR și

relevă importanța factorului timp în acest context.

Se remarcă de asemenea și unele încercări de conturare a unui software specific pentru astfel de aplicații. Aceste abordări au însă fie un grad prea mare de generalitate [Al 77] [BH 81], fie se limitează la domenii foarte restrânse [RG 79].

În ceea ce privește abordarea unor tehnici de proiectare și realizare a unor SOTR, literatura de specialitate este și mai restrânsă. Se remarcă totuși, în acest sens unele lucrări care prezintă implementarea unor sisteme de operare pe sisteme mono μ P [Ta 80], [Ch 80] sau pe sisteme multi μ P [Mu 78b], [No 81a]. Aceste lucrări prezintă mai mult realizări din domeniu, fără a aborda problemele de esență ale studiului, proiectării și implementării unor astfel de sisteme.

În acest context, prezenta lucrare își propune să-și aducă într-o manieră originală contribuția în abordarea problematicii timpului-real din punctul de vedere al proiectantului de sisteme de operare. Această abordare este restrânsă la sisteme mici mono și multiprocesor bazate pe μ P, domeniu în care autorul a obținut și o serie de rezultate practice.

1.3. Descrierea generală a lucrării

În primul capitol al lucrării se realizează prezentarea cadrului general al lucrării cu referiri la realizările și rezultatele obținute pe plan mondial și național în software-ul destinat timpului-real.

Capitolul 2 debutează cu precizarea noțiunii de timp-real și legat de aceasta introduce conceptul de „ambianță timp-real”, concept definit în mod indirect, prin caracteristicile pe care trebuie să le îndeplinească un sistem de calcul care evoluează într-o astfel de ambianță. Aceste caracteristici influențează în mod direct arhitecturile hardware și software ale sistemelor utilizabile în aplicații TR și implicit activitatea de proiectare a acestora. În acest context, după definirea termenului de „arhitectură” într-o concepție nouă, se studiază influența, cerințelor ambianței timp-real asupra arhitecturilor hardware, respectiv software a sistemelor. În cadrul acestui studiu se abordează

modurile de organizare ale sistemelor de calcul bazate pe μP realizându-se o clasificare a acestora. Această clasificare este la baza precizării avantajelor și limitărilor diferitelor moduri de organizare din perspectiva utilizării lor în domeniul TR. O atenție deosebită se acordă structurilor multiprocesor în diferite moduri de organizare (sisteme de tip SIMD, MIMD), precum și manierei de cuplare a μP într-o astfel de structură. Pornind de la concluziile rezultate din analiză, se propune o structură de sistem $m\mu P$, asimetrică, local distribuită, cu μP slab cuplate prin intermediul unei memorii comune, ca fiind cea mai potrivită pentru satisfacerea/exigențelor unei ambianțe TR. De asemenea sunt subliniate o serie de concluzii și limitări introduse de arhitectura hardware, care trebuie menționate în atenția proiectantului software de STR.

În același context sunt analizate în mod original și structurile software. Pornind de la definiția conceptului de $S\mu P$ universal, se subliniază că într-o ambianță TR, funcțiile unui astfel de sistem se modifică, (în lucrare precizându-se în mod detaliat considerentele ce impun astfel de modificări) și evoluează spre două entități de sine stătătoare - executivul - componenta cu caracter permanent, având drept sarcină principală optimizarea utilizării sistemului și asigurarea performanțelor acestuia, și „mediul de programare” componentă temporară, din perspectiva aplicației, utilizată în etapa de creare, testare și implementare.

În continuare se precizează funcțiile concrete care revin unui executiv timp-real și unui „mediu de programare TR”, elemente fundamentale ale proiectării unui $S\mu P$.

Deși marea majoritate a sistemelor de calcul sunt definite în momentul în care se precizează arhitecturile lor hard și soft, pentru sistemele de timp-real, definirea completă se realizează numai în momentul în care se precizează și programele aplicației, respectiv procesele (activitățile, taskurile) care o implementează. Pornind de la această observație se definește într-o manieră nouă conceptul de proces, precizându-se stările prin care pot trece aceste procese din punct de vedere al sistemului de calcul și interacțiunile care pot să apară între ele.

În acest context, se conturează o concepție nouă, originală asupra unei aplicații timp-real. Astfel, aceasta este văzută ca o

structură de procese aplicative concurente care pentru a îndeplini cerințele aplicației, interacționează și își dispută resursele sistemului. Optimizarea acestei activități revine executivului TR care face parte integrantă din aplicație. „Mediul de programare TR” este o componentă aparte care servește la crearea și testarea unor aplicații concrete.

Dacă funcțiile unui executiv rezultă direct din cerințele ambianței TR, maniera lor de proiectare, realizare și implementare nu poate rezulta decât dintr-o analiză atentă a obiectivului optimizării, respectiv a sistemului de procese aplicative concurente. Un astfel de scop își propune capitolul 3 al lucrării. Partea inițială a acestui capitol introduce aparatul matematic care va fi utilizat în lucrare. Cu ajutorul său se definesc mai multe noțiuni fundamentale dintre care se amintesc noțiunile de sistem de procese, de succesori, de predecesori, de convenții de execuție. Se precizează de asemenea conceptele de combinație paralelă a sistemelor de procese, de intersecție a acestora, de gir de procese, etc.

Cu ajutorul acestor noțiuni, un prim aspect abordat în analiza acestor sisteme îl constituie determinarea, respectiv proprietatea sistemelor de a furniza rezultate care să nu depindă de viteza sau de ordinea de execuție a proceselor. În acest context, ținând cont de configurația resurselor sistemului și de efectul pe care îl are asupra stării resurselor, se definesc noțiunile de sistem determinat și procese neinterferente. În continuare se demonstrează un grup de teoreme care stabilesc condițiile determinării unor sisteme de procese și maniera în care se poate construi structura de sistem care permite gradul maxim de paralelism a execuției proceselor, fără alterarea proprietății de determinare.

Pornind de la aceste aspecte teoretice în continuare se propune un model experimental original pentru studiul determinării sistemelor de procese concurente. Modelul cuprinde o serie de algoritmi materializați în forma unor proceduri PASCAL care implementează metodologia studiului determinării abordând trei aspecte:

1. Stabilirea grafului minim de precedență.
2. Studiul propriu-zis al determinării.
3. Determinarea grafului paralel maximal.

Modelul lucrează cu procese neinterpretate, acceptând la intrare o descriere formalizată a proceselor sistemului și a relațiilor de precedență dintre ele în forma unui graf, stabilește forma minimă a acestuia și închiderea sa tranzitivă, elemente utilizate în studiul propriu-zis al determinării, iar în final furnizează la ieșire structura de graf paralel maximal direct implementabilă în aplicație.

Un al doilea aspect abordat în acest capitol se referă la studiul coordonării proceselor, activitate concepută ca o formă de interacțiune directă între procese. Formele concrete în care se manifestă coordonarea sînt excluziunea mutuală și sincronizarea de condiție. Pentru aceste forme se analizează două maniere de implementare: autocoordonarea și coordonarea centralizată.

Analiza mecanismelor de sincronizare utilizate în auto-coordonare, scoate în evidență o serie de dezavantaje și ca atare inoportunitatea utilizării ei în sisteme timp-real. Dintre mecanismele destinate a implementa coordonarea centralizată se analizează două: monitorul monolitic și semafoarele.

Conceptul de monitor monolitic reprezintă mai mult o tehnică de implementare a excluziunii mutuale, larg utilizată în sistemele cu μP . Avantajele pe care le oferă și utilitatea sa au determinat formularea unei propuneri originale de extindere a acestui concept și pentru sisteme $n\mu P$, slab cuplate prin intermediul unei memorii comune, în forma mecanismului PHS.

Cu toată simplitatea și avantajele pe care le oferă, „tehnica monitorului monolitic” nu oferă suficiente facilități pentru a fi în măsură să asigure necesitățile de coordonare a unor procese într-un sistem TR. Ea rămîne însă ca o tehnică utilă de implementare a excluziunii mutuale în executivele TR, ca element structural al unor mecanisme de sincronizare mai complexe.

Mecanismul care satisface cerințele de coordonare într-un executiv TR, îl reprezintă semafoarele. În lucrare se propune

semaforul generalizat extins materializat în operațiile P și V executate asupra unor structuri de date specifice.. Se prezintă maniera în care semafoarele se pot utiliza în implementarea simplă a exclusiunii, a sincronizării de condiție, a alocării resurselor. Pornind de la avantajele multiple ale acestui mecanism de coordonare, în lucrare se prezintă o extindere originală a conceptului de semafor pentru sisteme $m/\mu P$, în forma semafoarelor numite de autor speciale. Acest tip de semafoare prezintă o serie de particularități generate în principal de amplasarea lor în memoria comună a sistemului.

Activitatea complexă de sincronizare a interacțiunii proceselor într-o ambianță TR, necesită alături de mecanismele de coordonare și mecanisme de cooperare adecvate. În subcapitolul următor al lucrării se analizează cooperarea prin intermediul mesajelor, considerată drept interacțiune de nivel superior. Studiul teoretic al mecanismului de cooperare pornește de la analiza relației producător/consumator stabilind condițiile în care această activitate se desfășoară corect și stabilește o variantă teoretică de implementare bazată pe două semafoare și un tampon de comunicare. Pe baza acestei argumentații teoretice se definește conceptul de mesaj și mecanismul de cooperare prin mesaje bazat pe operatorii SEND și RECEIVE, prezentându-se și o serie de modalități de comunicare și sincronizare realizabile prin intermediul mesajelor.

Pornind de la aceste aspecte se trece în revistă o serie de posibilități de implementare și de utilizare corectă a mecanismului propus. Toate acestea sînt elemente originale care trebuie să stea în atenția proiectantului de STR în două momente importante: în momentul realizării executivului (implementarea mecanismului) și în momentul implementării aplicației (utilizarea mecanismului).

În lucrare se prezintă extinderea originală a mecanismului de cooperare propus și pentru sisteme $m/\mu P$ în forma mesajelor externe, indicîndu-se metodologia de realizare a acestei extinderi.

Un alt aspect deosebit de important al analizei îl constituie activitatea de planificare în execuție a proceselor. În începutul paragrafului consacrat acestor aspecte se precizează noțiunea de dispecer (planificator al execuției proceselor) și funcțiile pe care acesta trebuie să le îndeplinească. Elementul fundamental al dispecerului îl reprezintă disciplina de planificare pe care acesta o implementează. În consecință se întreprinde o analiză sumară a disciplinelor de planificare cunoscute respectiv a celor bazate pe prioritate, pe termen, a disciplinelor neîntreruptibile și a celor întreruptibile, scoțându-se în evidență pentru fiecare caracteristicile, avantajele și dezavantajele.

SPR are însă o serie de particularități care influențează în mod direct disciplina de proiectare, particularități sesizate în mod original în § 3.5.2. De asemenea se precizează și considerentele avute în vedere în abordarea planificării în execuție a proceselor în sisteme cu μP slab cuplate, subliniindu-se faptul că într-un astfel de sistem, activitatea de planificare se restrânge la o sumă de planificări evasi autonome caracteristice sistemelor mono μP componente, cu precizarea că procesele implicate pot fi afectate în plus de constrângeri provenind de la procese exterioare sistemului.

Toate aceste observații sînt sintetizate într-un model destinat studiului planificării sistemelor închise de procese pe sisteme monoprocessor. Modelul presupune cunoscute structura de graf a sistemului proceselor aplicației precum și o serie de informații apriorice asupra proceselor implicate cum ar fi timpii de execuție și timpii de I/E. Astfel de informații sînt disponibile în cadrul sistemelor TR.

Modelul implementat în limbajul PASCAL furnizează la ieșire succesiunea proceselor și timpii totali de planificare corespunzători diferitelor metode de planificare permițînd studiul comparativ al acestora. Termenul de comparație îl reprezintă planificarea optimală, implementată în model în forma unei proceduri recursive. Procedura implementată deși este rapidă, este suficient de laborioasă pentru a nu putea fi utilizată în planificarea dinamică a proceselor TR. Din acest motiv, în lucrare se prezintă un set de

discipline de planificare ale căror performanțe se apropie de performanțele planificării optime. Aceste discipline pot fi selectate de utilizator în funcție de specificul aplicației, de calitatea și cantitatea de informații apriorice pe care le poate procura. Paragraful se încheie cu o serie de concluzii care conturează într-o manieră originală abordarea problemei planificării în execuție a proceselor într-un STR.

Un ultim aspect abordat în cadrul acestui capitol se referă la interblocarea proceselor. Fenomen cu urmări nefaste în special pentru STR, interblocarea proceselor este strâns legată de activitatea de alocare a resurselor. Din acest motiv, în lucrare se propune un model generalizat original, pentru studiul stării resurselor unui sistem de procese, implementat în forma unor proceduri PASCAL.

Sistemul de procese luat în considerare este o combinație paralelă a unor subsisteme de tip șir de procese. Această limitare nu este restrictivă, deoarece în ultimă instanță execuția unui sistem de procese concurente pe un sistem mono-procesor este de fapt un astfel de șir. Combinația paralelă a acestor șiruri de procese prefigurează sistemul multiprocesor sau execuția unor sisteme de procese independente pe un sistem monoprocesor. Modelul permite atât studiul dinamicii necesarului și utilizatului de resurse, a resurselor produse și a celor consumate pentru un sistem tip șir de procese pornind de la necesarul de resurse pentru fiecare proces al șirului și secvența de execuție a acestora precum și studiul dinamicii unei combinații paralele a unor astfel de sisteme. El constă dintr-o serie de proceduri care permit simularea evoluției în timp a stării resurselor sistemelor considerate. Pornind de la un astfel de model, în continuare se definește din punct de vedere teoretic noțiunea de interblocare, indicându-se în același timp și trei metode generale pentru evitarea ei respectiv: prevenirea, detecția și evitarea, metode care sînt în continuare analizate în mod amănunțit în contextul STR.

Metoda cea mai indicată spre a fi folosită este prevenirea. În lucrare se prezintă mai multe posibilități care previn cauzele care provoacă interblocarea și anume: elibera-

rea tuturor resurselor înainte de solicitarea unei noi resurse, prealocarea cantității maxime de resurse necesare unui șir, alocarea resurselor într-o ordine prestabilită, utilizarea sistemelor constrinse la o comunicare ierarhică. În funcție de natura aplicației pe care o implementează proiectantul de sisteme TR poate alege una sau alta dintre metodele propuse.

În continuare, în lucrare se prezintă un algoritm pentru detecția interblocărilor. În legătură cu maniera de utilizare a acestui algoritm, într-un sistem TR, se avansează trei propuneri, subliniindu-se însă faptul că utilizarea sa mărește simțitor regia sistemului de operare recomandându-se implementarea sa eventual cu opțiune a executivului sau a mediului de programare asociat.

În cadrul ultimului aspect luat în considerare în acest paragraf și anume evitarea interblocărilor se prezintă un algoritm cu performanțe ridicate, care necesită drept informație apriorică doar cantitatea maximă de resurse necesară unui șir al sistemului. Algoritmul utilizează rutina de detecție a interblocărilor definită anterior. Dezavantajul unei astfel de metode este că deși asigură evitarea interblocărilor, mărește regia sistemului, lucru care de regulă este incompatibil cu SSTR.

Pornind de la concepția originală asupra STR conturată în capitolul 2 și caracteristicile particulare ale sistemelor de procese TR prezentate în capitolul 3, capitolul următor al lucrării își propune să contureze și să dezvolte o metodologie de proiectare, realizare și implementare a unor astfel de sisteme.

Punctul de pornire al proiectării îl constituie stabilirea tipului de arhitectură de sistem de operare cel mai potrivit domeniului abordat. Din analiza unor caracteristici structurale ale sistemelor, care își găsesc corespondența perfectă în activitatea de programare, se ajunge la concluzia că cele mai potrivite tipuri de arhitecturi pentru STR sînt cele ierarhice structurate pe nivele. În lucrare se prezintă structura unei astfel de arhitecturi și metoda cea mai potrivită pentru realizarea ei. În continuare se trec în revistă o serie de factori care influențează în mod direct activitatea de concepție și proiectare a STR. Este vorba în primul rînd despre necesitatea dezvoltării de software de aplicație TR care să asigure un raport convenabil între cost și eficiență, dezi-
derat posibil de realizat cu ajutorul unui mediu de programare

corespunzător, utilizând metoda adaptării generalului la cerințele particularului. În al doilea rând este vorba despre impactul conceptelor de obiect și paradigmă asupra concepției, proiectării și în mod deosebit a implementării SØTR.

În expunerea metodologiei de proiectare se abordează mai multe aspecte. În primul rând se prezintă considerentele care stau la baza structurării funcțiilor executivului pe niveluri și subniveluri partajate în executivul inferior (nucleul), executivul superior și procesele aplicației.

Pornind de la funcțiile pe care trebuie să le îndeplinească un executiv TR, pentru fiecare nivel și subnivel în parte se face o trecere în revistă a celor mai potrivite modalități de implementare, conturându-se astfel o metodologie originală de proiectare și realizare a unor astfel de sisteme. În cadrul acestei activități se fac referiri conexe la aspectele teoretice și la metodele de rezolvare ale unor aspecte cheie ale proiectării, elemente studiate în capitolul anterior, cum ar fi: mecanisme de protecție, de sincronizare, de cooperare, discipline specifice de planificare, tehnici de alocare a resurselor, de prevenire a interblocărilor, etc.

O atenție deosebită se acordă în acest context, stabilirii și implementării structurilor de date aferente executivului. În lucrare sînt prezentate obiectele stabilite a realiza acest desiderat. Pornind de la structura ierarhică a arhitecturii sistemului, aceeași disciplină a fost impusă și acestui domeniu, obiectele fiind la rîndul lor cuprinse într-o structură ierarhică. Această abordare ierarhică, pe lângă avantajele intrinseci pe care le ofera, se rasfrînge direct asupra activității de proiectare simplificînd și sistematizînd această activitate.

Un al doilea aspect abordat, îl constituie proiectarea arhitecturii „mediului de programare”. Se prezintă mai multe posibilități de implementare, propunîndu-se soluția mediului de programare implementat pe un sistem de dezvoltare. Pentru această soluție, se prezintă implicațiile pe care le presupune implementarea ei într-o arhitectură TR ierarhică, precum și maniera de realizare a funcțiilor pe care le presupune. În

ansamblul său „mediul de programare”, în structura propusă, reprezintă o rezolvare originală a activității de dezvoltare de software de aplicație TR.

Un al treilea aspect care se dezvoltă se referă la proiectarea arhitecturii aplicației. În lucrare sînt prezentate etapele în care se elaborează sistemul de procese care implementează aplicația, indicînd în mod concret metodele și tehnicile cele mai potrivite pentru a fi utilizate în implementare, derivate pe de o parte din funcțiile executivului, iar pe de altă parte din studiul efectuat asupra acestor tipuri de sisteme prezentat în capitolul 2. Se prezintă de asemenea și maniera în care se pot testa, verifica și efectua măsurători asupra componentelor implementate, precum și cîteva din activitățile pe care le presupune procesul de adaptare al aplicației.

Un ultim aspect abordat se referă la problemele legate de extinderea arhitecturilor ierarhice la sisteme $m/\mu P$ slab cuplate. Soluția propusă, este aceea de sistem de operare distribuit prin replicare. Astfel fiecare sistem de calcul are propriul său executiv local, care este o componentă autonomă a sistemului distribuit. Această structură trebuie însă completată cu nucleul distribuit al sistemului $m/\mu P$ și cu componenta distribuită a schimbului de mesaje, componente care rezolvă problemele de interconectare ale μP din punct de vedere software. În continuare se descrie metodologia de realizare a acestor componente, făcînd apel la generalizările și extinderile propuse în capitolul 3, cu privire la mecanismele de protecție, de sincronizare și de cooperare pentru sisteme $m/\mu P$ slab cuplate prin intermediul unei memorii comune. De asemenea se precizează și cîteva maniere posibile de dezvoltare de software de aplicație pentru astfel de sisteme.

Pornind de la metodologia originală de proiectare a unor arhitecturi de SÖPR prezentată în capitolul 4, următoarele două capitole își propun să prezinte cîteva exemple de aplicare a acestei metodologii în cadrul unor sisteme concrete implementate de autor. Această prezentare nu are un caracter exhaustiv ci mai mult orientativ, ea restrîngîndu-se la unele detalii mai semnificative de implementare. Astfel, în capitolul 5 al lucrării este abordată implementarea unor arhitecturi de SÖPR pe sisteme de calcul mono μP din familia I 8080/85. În prima parte a capitolului sînt

descrise trei astfel de sisteme de calcul bazate pe integratele 8080 respectiv 8085, care au constituit suportul implementării: două dintre ele au fost realizate în cadrul catedrelor Facultății de electrotehnică, iar cel de-al treilea, sistemul ECAROM-800, este produs de industria românească de tehnică de calcul. Pentru aceste sisteme sînt prezentate arhitecturile hardware la nivel de schemă bloc împreună cu facilitățile de TR. Pe aceste structuri hardware au fost implementate trei SPTR, denumite de autor SFIT85, SISTV respectiv SIECAR, cîte unul pentru fiecare sistem de calcul. Acestea nu diferă principial între ele, deosebiriile concretizîndu-se în unele particularități introduse de structura hard. Un prim element abordat îl constituie prezentarea unor detalii de implementare a nucleului inferior. Punctul de pornire al implementării îl constituie stabilirea organizării structurilor de date ale nucleului: a tablei de definiție a procesului, a tranzacției procesorului și a semaforului. Panoul următor îl reprezintă stabilirea diagramei de tranziție a stărilor proceselor și a influenței pe care funcțiile sistemului o au asupra acesteia. În continuare, în cadrul capitolului se furnizează detalii de realizare a mecanismului de comutare, precizîndu-se o manieră originală de rezolvare a apelurilor sistem încuibate, precum și precizări privind gestionarea timpului UC. Aici apar unele diferențe între sisteme, deoarece SFIT85 este implementat pe o structură hardware care nu are ceașă internă și drept urmare divizarea timpului UC în acest sistem se realizează la inițiativa programatorului printr-o funcție specială.

În ceea ce privește dispeceerul, în fiecare dintre sisteme au fost implementate două discipline de planificare: carusel simplu și prioritate fixă. Se prezintă în continuare detalii de realizare a mecanismului de sincronizare respectiv a funcțiilor P și V precum și unele considerente legate de utilizarea conceptului de obiect. În finalul acestui subparagraf este abordată problema intreruperilor precizîndu-se în mod deosebit rolul IT de inițializare, de timp și de dispozitiv periferic. Se prezintă în același context, considerentele care au stat la baza implementării conceptului de monitor monolitic.

Prezentarea detaliilor de implementare a nucleului superior al unui SØTR debutează prin precizarea structurilor de date specifice: mesaj, zenă mesaje, ceas sistem și tabelă ceas. În continuare sînt trecute în revistă elementele care materializează mecanismul de cooperare bazat pe mesaje. S-a acordat o atenție deosebită problemelor timpului-real respectiv implementării ceasului de timp-sistem, cunoașterii timpului curent precum și implementării mecanismului de lansare întîrziată în execuție a proceselor. Sînt descrise în acest sens, elementele esențiale (rutine și structuri de date) care concură la realizarea acestor obiective.

Dintre aspectele referitoare la executivul superior se prezintă numai detaliile de implementare a proceselor driver care tratează operațiile I/E, detalii care au un caracter mai pronunțat de generalitate. Aceste procese se împart în procese care citesc informații și procese care scriu informații. Pentru fiecare din aceste două categorii de procese se precizează elementele concrete care stau la baza realizării lor.

Un ultim aspect atins în cadrul acestui capitol se referă la implementarea unor „medii de programare”. Varianta adoptată este cea corespunzătoare unui „mediu de programare” implementat pe un sistem de dezvoltare. Pentru cele trei sisteme prezentate, rețeaua a fost concepută ca un program interactiv realizat în jurul unui interpretor de comenzi. Comenzile generale realizate se referă la crearea și distrugerea proceselor, la interfața cu sistemul de dezvoltare propriu-zis (editor, asamblor, monitor), listarea stării proceselor, inițializarea sistemului, reluarea execuției, controlizarea numărului de treceri prin anumite puncte. În sistemele care dispun de facilități legate de gestionarea timpului, au fost introduse funcții de măsurare care permit înregistrarea timpului sistem la o trecere sau la o succesiune de N treceri (N precizat) prin anumite puncte stabilite ale codului executabil.

Capitolul 6 al lucrării prezintă succint, implementarea unei arhitecturi de SØTR pe un sistem de calcul $m/\mu P$. În partea de început a capitolului se realizează o descriere de principiu a arhitecturii hardware a sistemului $m/\mu P$ realizat prin cuplarea la nivelul unei memorii comune și a unui sistem de IP, a două micro-sisteme bazate pe μP 8080 respectiv 8085. Se insistă asupra elementelor specifice și asupra memoriei comune caracterizată prin

regimurile de lucru normal și special, ultimul servind la implementarea excluziunii mutuale a acceselor simultane și sistemul de întreruperi interprocesoare. Pe această arhitectură hardware a fost proiectată și realizată o arhitectură software de sistem de operare distribuit prin replicare, pornind de la metodologia precizată în capitolul 4. Acest sistem se prezintă ca o sumă de subsisteme de operare autonome, specifice fiecărui μP component în parte, ale căror procese pot însă comunica și se pot sincroniza prin intermediul mesajelor externe și al semafoarelor speciale. Sarcina rezolvării problemelor ridicate de acest tip de coordonare și cooperare revine nucleului distribuit al sistemului $m\mu P$ și componentei distribuite pentru cooperare. În continuare sînt prezentate cîteva din detaliile de implementare ale celor două componente.

În cazul nucleului distribuit sînt prezentate structurile de date specifice (semaforul special și cutia poștală), detaliile de realizare a mecanismului PHS și a rutinelor care deservesc semafoarele speciale. Se acordă o atenție deosebită rutinei V care datorită particularităților pe care le prezintă, necesită utilizarea sistemului de IP interprocesoare.

În ceea ce privește componenta distribuită pentru cooperare, sarcina acesteia este aceea de a realiza comunicarea prin mesaje externe, motiv pentru care se sînt în evidență cîteva din particularitățile de implementare a mesajelor și a funcțiilor specifice care le deservesc.

Capitolul se încheie prin prezentarea unor concluzii rezultate din activitatea practică, concluzii care conduc la o structurare ierarhică a mecanismelor de interacțiune, cu semnificații deosebite în sistematizarea și ordonarea activității de implementare.

Cel de-al 7-lea capitol al lucrării prezintă o serie de concluzii rezultate din activitatea desfășurată subliniind contribuțiile originale ale autorului în ceea ce privește problematica abordată. De asemenea sînt prezentate o serie de domenii în care rezultatele acestei cercetări pot fi aplicate, indicîndu-se unele direcții și posibilități de dezvoltare ulterioară.

485936 G
357

2. Sisteme timp real

Scopul acestui capitol este de a fixa cadrul general al problematicei sistemelor timp-real precum și de a preciza și defini o serie de noțiuni care vor fi utilizate pe parcursul acestei lucrări.

2.1. Timp-real. Ambianță timp-real

Dezvoltarea fără precedent a tehnologiilor de integrare a determinat proliferarea vertiginoasă a sistemelor de calcul, în mod deosebit a celor bazate pe microprocesoare, dezvoltare stimulată de scăderea continuă a prețului lor de cost. Aceasta a determinat extinderea ariei lor de utilizare prin abordarea unor noi domenii de aplicație cum ar fi: conducerea proceselor industriale, robotică, automatizări, telefonie, comunicații, achiziția datelor, aeronautică, etc. În cadrul unor astfel de aplicații specializate, sistemele de calcul sînt nemijlocit conectate prin intermediul terminalelor, traductorilor și a senzorilor la aplicația condusă. De la aceasta, la momente bine precizate de timp, sau în mod aleator, sistemul de calcul primește informații care trebuie prelucrate, iar rezultatele prelucrării furnizate de îndată ce devin disponibile, una la corore. Cel mai important parametru al unor astfel de sisteme este timpul de răspuns definit de regulă ca fiind intervalul de timp carea între solicitarea unui serviciu al sistemului și momentul onorării acestuia [Fr76]. Timpul de răspuns trebuie corelat cu cerințele externe ale aplicației, solicitările trebuind să fie rezolvate în intervale utile de timp, motiv pentru care aceste sisteme se numesc timp-real (TR).

În consecință, trăsăturile esențiale ale sistemelor de prelucrare TR se referă la stabilirea unei comunicații directe între sistem și aplicație și la încadrarea timpului răspuns într-un interval prestabilit de timp. Acest interval variază în funcție de specificul aplicației, de caracteristicile sistemului de calcul, de funcțiile implementate și acoperă intervalul de la câteva fracțiuni de secundă la câteva ore [DM77].

Din punctul de vedere al prezentării rezultatelor prelucrate se pot discerne următoarele situații:

a) rezultatele prelucrate trebuie prezentate la momente bine precizate de timp (perioade de eșantionare, intervale de control) [Ca73];

b) rezultatul prelucrării trebuie prezentat în interiorul unui interval de timp (timp-real) [Cr80] .

Aplicațiile timp-real, utilizate pe scară din ce în ce mai largă au determinat mutații profunde în arhitectura, performanțele și tehnicile de programare ale sistemelor care le implementează. S-a conturat cu tot mai multă claritate termenul de ambianță timp-real, definit în mod indirect prin caracteristicile pe care trebuie să le îndeplinească un sistem de calcul evoluind într-o astfel de ambianță.

Un sistem TR coordonează în general un anumit număr de activități simultane, afectate de constrângeri de timp, asigurând continuitatea, siguranța și performanța funcționării lor. Din punctul de vedere al unui astfel de sistem, ambianța TR poate fi caracterizată astfel [Ha78] , [He83] :

1. Într-o ambianță TR, un sistem de calcul realizează funcții având un caracter dedicat unei singure aplicații, sau unui grup restrâns de aplicații, opus caracterului general al unor sisteme universale.

2. Ambianța TR presupune o largă varietate de echipamente periferice ca și instrumente de măsură, motoare, valve, sisteme cu reacție, filtre. Aceste dispozitive utilizează informații dintr-un spectru larg de forme analogice și numerice și o gamă largă de viteze.

3. În cadrul ambianței TR, evenimentele se derulează cu mare viteză și au un grad înalt de paralelism.

4. În ambianța TR sistemul trebuie să răspundă unei largi varietăți de semnale nedeterminate. Acestea sosesc în mod asincron (nedeterminat) și trebuie rezolvate în anumite limite de timp, altfel informațiile pe care le dețin se pot pierde sau își pot pierde semnificația [W177a] .

5. O ambianță TR, datorită caracterului său dedicat, presupune un sistem de calcul cu o configurație fixă de procesoare și echipamente periferice conținând un număr fix de procese (activități, taskuri).

6. Activitatea într-o ambianță TR este continuă, procesele reluându-și în mod ciclic activitatea în funcție de solicitări, atâta timp cât sistemul de calcul funcționează.

7. Multe din activitățile desfășurate într-o ambianță timp-real, sînt foarte specializate și spațial distribuite.

În unele cazuri utilizarea unui singur procesor pentru comanda întregului sistem este improprie motiv pentru care se utilizează sisteme multiprocesor.

2.2. Moduri de organizare ale sistemelor de calcul bazate pe microprocesoare

În cadrul acestui paragraf, după definirea conceptului de arhitectură de sistem de calcul, vor fi abordate câteva aspecte legate de modul de organizare al sistemelor de calcul bazate pe μP din punctul de vedere al arhitecturii lor hardware precum și oportunitatea utilizării lor într-o ambianță timp real. Se precizează că scopul acestei analize nu este acela de a prezenta în mod exhaustiv aspectele propuse ci de a scoate în evidență acele elemente esențiale care prezintă importanță din punctul de vedere al proiectantului software de sisteme TR.

2.2.1. Arhitectura sistemelor de calcul

Noțiunea de „arhitectură de sistem de calcul” are în interpretările actuale, un înțeles mai larg, motiv pentru care ne vor face câteva precizări în acest sens.




Fig.2.2.1. Arhitectura sistemelor de calcul.

În figura 2.2.1 se prezintă structura de principiu a unui sistem convențional de calcul [1]. Sistemul are o structură ierarhică care implementează la nivelurile de bază operațiile simple (elementare), iar la nivelurile superioare operațiile complexe. Fiecare nivel utilizează numai funcțiile nivelurilor aflate dedesubtul său (ierarhie de niveluri), astfel încât pe măsură

ce crește nivelul, crește și gradul de complexitate al funcțiilor implementate.

o) arhitectură este o graniță sau o interfață între două niveluri funcționale. Ea poate fi definită ca fiind totalitatea

funcțiilor unui sistem de calcul aflate de o parte a unei interfețe (granițe) precizate, așa cum sînt ele văzute de un utilizator situat de partea cealaltă a interfeței.

Proiectanții de sisteme, se situează de regulă pe un anumit nivel al interfeței arhitecturale și nu sînt preocupați de detaliile sistemului aflat dedesubt. Ei sînt interesați doar de funcțiile sistemului privite la nivelul interfeței pe care se situează. Din acest punct de vedere există mai multe tipuri de arhitecturi:

1. Arhitectura sistemului - care reprezintă interfața sistem - lume exterioară.

2. Arhitectura limbajelor de programare - reprezintă interfața dintre programele de aplicații și limbajele suport care de programare, presupunînd aplicații scrise în astfel de limbaje. Este cea mai utilizată arhitectură, accesibilă cercurilor largi de programatori.

3. Arhitectura sistemului de operare - reprezintă interfața dintre limbaj și funcțiile suportului de execuție și ale gestionării resurselor care de obicei sînt realizate de către SØ.

4. Arhitectura setului de instrucții convențional reprezintă o interfață specială întrucît ea delimitează sistemul hardware de sistemul software. La acest nivel, instrucțiile elementare sînt recunoscute de către mașina hard, decodificate și executate.

Celelalte două arhitecturi (arhitectura microcodului și arhitectura la nivel de porți) prezintă interes numai din punctul de vedere al proiectanților hardware de sisteme de calcul. Se precizează că în funcție de sistemul particular de calcul studiat unele dintre aceste arhitecturi pot să lipsească. Spre exemplu în STR, arhitectura limbajelor de programare nivel înalt este slab reprezentată, de cele mai multe ori inexistentă. De regulă în astfel de sisteme, programele de aplicații se implementează în limbaje de asamblare utilizînd însă funcțiile sistemului de operare.

Analizînd sistemele de calcul din punctul de vedere al numărului de instrucții și al numărului de date prelucrate simultan se pot distinge mai multe tipuri de arhitecturi hardware de sisteme de calcul (fig.2.2.2.) [Mu78a] .




Fig.2.2.2. Clasificarea sistemelor de calcul.

2.2.2. Sisteme de tip SISD

Sistemele de tip SISD (o singură instrucție, o singură dată) corespund sistemelor monoprosesor convenționale, clasice de prelucrare. Astfel de sisteme sînt utilizate practic în toate domeniile, inclusiv în ambianțe TR. În cazul sistemelor bazate pe μP , performanțele realizate nu sînt deosebit de datorită vitezei lor relativ reduse de calcul.

Astfel de sisteme au la bază din punct de vedere conceptual calculatorul proiectat de Von Neumann, părintele sistemelor moderne de calcul. În forma sa cea mai simplă „calculatorul Von Neumann” este constituit din trei elemente: unitatea centrală de prelucrare (CPU), memoria și un canal de legătură prin care se transmite la un moment dat un singur cuvînt între CPU și memorie (**instrucție** sau adresă). Sarcina programului care se execută poate fi rezumată la consultarea și modificarea conținutului memoriei, conform unui algoritm precizat, sarcină realizată în întregime prin circulația cîte unui singur cuvînt prin canal într-un sens sau altul. Din aceste motive canalul de legătură a fost denumit „strangularea Von Neumann” (bottleneck) [Ba78]. În mod paradoxal, cea mai mare parte a informațiilor care circulă prin canal, nu sînt date utile propriu-zise ci nume de date sau operații și date necesare calculului acestor nume. Din acest model simplificat al unui sistem clasic de calcul rezultă și principalele sale limitări:

1. Nivelul relativ scăzut al performanțelor unei astfel de arhitecturi.
2. Caracterul strict secvențial al programelor care se execută pe un astfel de sistem.

2.2.3. Sisteme multiprocesor

Sistemele multiprocesor s-au dezvoltat ca urmare a limitărilor introduse de sistemele monoprocesor, în primul rând din considerente de sporire a vitezelor de calcul, de satisfacere a unor constrângeri de timp impuse de ambianța TR. Acest lucru se poate realiza prin prelucrarea paralelă a unor activități concurente, utilizând mai multe procesoare, modalitate din ce în ce mai accesibilă pe măsură ce costul microprocesoarelor scade, iar puterea lor efectivă de calcul crește [CP81]. Se pot distinge două categorii mari de sisteme respectiv de arhitecturi de sisteme multiprocesor: sisteme de tipul „o singură instrucție - date multiple” (SIMD) și sisteme de tipul „instrucții multiple - date multiple” (MIMD)[Th79a,b].

A. Sisteme SIMD. În cadrul acestui tip de sistem un singur procesor de comandă aduce și decodifică instrucțiile, dintre care unele sînt executate în acest procesor (salturi, salturi condiționate) altele sînt transmise simultan spre execuție altor procesoare interconectate. Se cunosc trei sub-clase de ansamblu de arhitecturi [We77a] :




Fig.2.2.3. Schema bloc a unui sistem de calcul de tip SIMD.

- procesoare matriciale (Array processors) care prelucresc simultan vectori de date;

- ansamblu de calcul (Processing ensemble) în care unitatea centrală este un ansamblu de sisteme și elemente de prelucrare care comunică între ele transmitând mesaje;

- procesoare asociative (Associative processors) bazate pe conceptul de memorie asociativă, care operează și au acces la date prin valoarea acestora și nu prin adrese.

Dintre cele trei subclase de arhitecturi, procesoarele matriciale sînt singurele care își justifică prețul de cost și aceasta doar în domeniul de aplicații foarte specifice. Viteza

foarte mare de execuție se obține rulind în mod paralel, pe mai multe procesoare un același cod (vector de instrucții) asupra unor date diferite. Schema bloc a unui astfel de sistem apare în figura 2.2.3. Astfel de sisteme sînt utilizate și în ambianțe TR cu totul particulare.

B. Sisteme MIMD

Arhitecturile setului de instrucții pentru sistemele de tip MIMD se bazează pe paralelismul execuției unor procese independente care operează în mod concurent asupra unor seturi de date, își dispută resursele sistemului și se sincronizează reciproc. Schema bloc a unui astfel de sistem apare în figura 2.2.4. Se cunosc două subclase de astfel de sisteme:

- Sisteme distribuite (Distributed systems) în care mai multe procesoare realizează funcții specifice ca părți ale unui singur sistem partiționat. Procesoarele pot fi local distribuite (spre exemplu într-o fabrică, într-o încăpere, într-un agregat, în articulațiile unui robot etc.) sau geografic distribuite în cadrul unor rețele de sisteme. Procesele (activitățile) și funcțiile acestora trebuie cunoscute complet dinainte, astfel




Fig.2.2.4. Schema bloc a unui sistem de tip MIMD.

incât funcțiile sistemului să poată fi divizate între elementele de prelucrare individuale. Aceasta include segmentarea software-ului în părți specializate pentru fiecare subsistem și asigurarea unor variabile de control și dispozitive periferice specifice pentru fiecare procesor. Comunicarea interprocesoare este de obicei restrânsă la transmiterea informațiilor prin periferice sau linii de comunicație serie în cazul celor distribuite

geografic sau prin memorii comune și linii și linii de comunicații în cazul sistemelor local distribuite.

Din cadrul acestor sisteme, ținând cont de caracteristicile unei ambiante TK, cea mai potrivită arhitectură pentru astfel de aplicații este cea corespunzătoare unui sistem distribuit local.

- Sisteme multiprocesor (Multiprocessor Systems) în care mai multe μP sînt conectate în cadrul unor rețele. Sînt guvernate de un sistem de operare unic care gestionează în mod dinamic procesele procesoarelor. Microprocesoarele pot fi identice și capabile să execute orice proces (activitate) caz în care sistemul se numește simetric sau pot fi preasignate în a îndeplini anumite funcții, caz în care sistemul se numește asimetric. Sistemele simetrice sînt utilizate în general în aplicații cu caracter universal, în care solicitările se modifică în mod continuu. Datorită echivalenței μP -lor, sarcinile pot fi asignate oricărui dintre ele, iar în caz de defecțiuni sistemul poate fi ușor reconfigurat. Prin contrast, sistemele asimetrice sînt configurate pentru un număr fix, predeterminat de procese, reasignarea acestora este mult mai dificilă, iar domeniul de aplicație mult specializat. Aceste restricții însă aduc mari simplificări în $S\emptyset$ reducînd nimțitor regiile accentuale. Pe măsura ce crește gradul de asimetrie, tot mai multe părți ale $S\emptyset$ devin tot mai specializate; în limită un astfel de sistem tinde spre unul distribuit local.

Din punctul de vedere al aspectelor luate în discuție sistemele multiprocesor asimetrice sînt cele mai potrivite pentru a fi utilizate în ambiante timp-real.

C. Cuplarea procesoarelor în cadrul sistemelor $m/\mu P$

Un criteriu important de clasificare și realizare a sistemelor multiprocesor îl constituie maniera de cuplare a acestora. Din acest punct de vedere se disting sisteme cu procesoare strîns cuplate și sisteme cu procesoare slab cuplate.

Sistemele cu procesoare strîns cuplate operează sub jurisdicția unei scheme stricte de comandă, implementată prin hard în ansamblul sistemului. Tendința de dezvoltare a acestui tip de sisteme este spre „supercalculatoare” a căror viabilitate este discutabilă.

Sistemele cu procesoare slab cuplate comunică în general prin intermediul unor memorii comune. Astfel de sisteme constau din mai multe module de calcul independente ale căror

procesoare sînt capabile sã comunice între ele prin intermediul unor variabile partajate aflate în memoria comunã. Problemele mai delicate sînt legate de arbitrajul cererilor simultane la memoria comunã.

D. Structurã propusã. Pornind de la analiza efectuatã se poate concluziona cã cele mai potrivite structuri de sisteme multiprocesor pentru aplicații timp-real se situeazã în domeniul sistemelor multiprocesor asimetrice, eventual distribuite local, avînd μ P-le slab cuplate prin intermediul unei memorii comune.




Fig. 2.2.5. Structura unui sistem μ P destinat unor aplicații TR.

terice proprii [P83a] , [P83b] , [CG83] , [CG84] .

2.2.4. Concluzii

Pornind de la cele prezentate în acest paragraf, din punctul de vedere al proiectantului software pot fi desprinse următoarele concluzii:

Referitor la cerințele ambianței timp-real:

1. Sistemele de calcul utilizate sînt de regulã specializate pe aplicații sau domenii de aplicații înrudite.

2. Sistemele au o funcționare continuã ceea ce presupune o fiabilitate sporită și măsuri suplimentare de rezolvare a situațiilor deosebite.

O astfel de structurã de sistem, potrivită unor aplicații timp-real se proune în figura 2.2.5.

μ P componente sînt conectate prin intermediul unei rețele de semnale de întrerupere și prin intermediul unei (unor) memorii comune. În rest fiecare μ P reprezintă o unitate de prelucrare autonomã dispunînd de memorie și dispozitive periferice proprii

3. Sistemele de calcul sînt astfel configurate încît sîă asigure timpi de rîăspuns corespunzîători chiar la incîrcîri de vîrf. De regulî în aceste condiții eficiența utilizîrii echipamentului este mai puțin importantî decît viteza de reacție la solicitîrile ambianței sau siguranța în funcționare.

4. Sistemele de calcul TR dispun de regulî de facilitîți multiple de înterupere.

5. Arhitecturile utilizate sînt cele corespunzîtoare sistemelor monoprocesor și sistemelor multiprocesor de tip asimetric slab cuplate. Acestea din urmî implementează „programarea concurentî” [KJ82] care presupune facilitîți suplimentare, relativ complexe din partea sistemului de operare.

Referitor la utilizarea μ P-lor în realizarea sistemelor TR se pot sublinia urmîtoarele:

6. Viteza redusî de calcul a μ P-lor.

7. Dotarea relativ redusî a sistemelor cu dispozitive periferice, restrînsî la minimum necesar și de regulî foarte specializîti.

8. Memorie de dimensiuni reduse, strict adaptate necesitatîlor aplicației.

2.3. Sisteme de operare pentru aplicații timp-real

Dupî ce a fost analizîti arhitectura hardware a unui sistem de calcul TR, pe parcursul acestui paragraf se va aborda arhitectura software a unui astfel de sistem. Pentru aceasta se definește în prealabil conceptul de sistem de operare universal și pornind de la acesta, conceptul de sistem de operare TR, precizîndu-se pîrțile sale componente și funcțiile acestora.

2.3.1. Conceptul de sistem de operare

Se întelege prin sistem de operare componenta software a sistemului de calcul care guverneazî și controleazî resursele de echipament ca de exemplu unitatea centralî (procesor), memoria principalî, memorii secundare, dispozitive periferice și informații. Modulele sistemului de operare rezolvî conflictele de cereri de resurse, optimizeazî performanțele

și simplifică utilizarea efectivă a sistemului. Un sistem de calcul este de fapt o interfață complexă între utilizator (program utilizator) și hardware-ul calculatorului [MD74].

Din cele prezentate, rezultă că un sistem de operare are sarcini deosebite în ceea ce privește gestionarea și optimizarea utilizării resurselor sistemului. În acest sens el trebuie să realizeze următoarele funcții:

a) Să păstreze evidența resurselor.

b) Să implementeze politicile alocării resurselor (cine primește resursă, ce primește, când primește, pentru cât timp și în ce cantitate).

c) Să aloce efectiv resursele.

d) Să elibereze resursele la terminarea utilizării lor.

Resursele luate în considerare sînt:

- resursa unitate centrală (procesor), care este cea mai scumpă și care trebuie utilizată cît mai eficient,

- resursa memorie formată din memoria principală rapidă (de regulă redusă ca dimensiuni) și memoria masivă secundară mult mai lentă,

- resursa dispozitive periferice cuprinzînd echipamentele cu care unitatea centrală are schimburi de informații. Caracteristica esențială a acestei resurse este viteza mult mai redusă a transferurilor în raport cu viteza unității centrale,

- resursa informații formată din fișiere, structuri de date, programe sistem, programe utilizator, procese (activități, taskuri) etc. [PC79].

În general solicitările de resurse sînt păstrate în șiruri de așteptare specifice, de unde sînt rezolvate în conformitate cu o anumită politică adoptată. În implementarea acestor politici se utilizează atât caracteristicile hardware ale sistemului de calcul cît și particularitățile specifice ale resurselor tratate. Politicile au drept scop principal rezolvarea conflictelor de solicitare, simultan cu optimizarea utilizării resurselor. Beneficiarii direcți ai acestor optimizări sînt programele de aplicații, care în acest mod își reduc timpul de trecere prin sistem. Implementarea politicilor este transparentă din punctul de vedere al utilizatorului, ea fiind însă direct resimțită în îmbunătățirea performanțelor sistemului.

Pe lângă optimizarea exploataării resurselor, un sistem de operare are sarcini deosebite în asistarea utilizatorului și ușurarea activității acestuia. Dintre acestea se pot enumera: coordonarea transferurilor de informație între unitatea centrală și dispozitivele periferice, coordonarea execuției lucrărilor, transmiterea unor mesaje de eroare cu semnificație deosebită pentru activitatea de depanare, realizarea interfeței nivel logic/nivel fizic în cadrul operațiilor periferice, facilități de dezvoltare și punere la punct, măsurări de performanțe, etc.

În concluzie prin sistem de operare se înțelege acea parte a sistemului de calcul care asigură gestionarea optimă a resurselor sistemului precum și o serie de funcțiuni pentru asistarea programelor, cu obiectivul de a asigura performanțe optime sistemului [Bn74].


2.3.2. Sisteme de operare timp-real

Influența puternică pe care ambianța TR o exercită asupra arhitecturii hardware a sistemelor de calcul TR se resimte și în arhitectura software respectiv în sistemul de operare al acestui tip de sistem. Factorii care materializează această influență se pot împărți în două categorii:

A. Factori rezultați din utilizarea unor arhitecturi hardware specifice de sisteme de calcul. Natura influenței acestor factori a fost precizată în § 2.3.4.

B. Factori rezultați din specificul ambianței TR. Acești factori introduc o serie de caracteristici care particularizează specificul software al unui astfel de sistem. În continuare se amintesc câteva dintre aceste caracteristici.

1. O primă caracteristică a arhitecturii software a unui sistem timp-real se referă la orientarea spre eveniment (event-driven) a acesteia. Conform ei, programele sînt selectate spre execuție ca rezultat al recepționării unor mesaje (semnale) provenind din ambianța TR, care marchează realizarea unor evenimente. Această caracteristică este opusă orientării spre procese (process-driven), specifică sistemelor obișnuite de calcul, în care evenimentele care au loc în sistem sînt subordonate conținutului și structurii programului pe care îl execută [LD81].



2. Un sistem TR este de fapt un coordonator, care solicită și/sau acceptă mesaje provenind din ambianță, le analizează și lansează în execuție programe pentru prelucrarea lor. Aceste programe numite procese (§2.4), la rândul lor pot face referiri la date comune, pot coopera sau se pot coordona.

3. Din rațiuni de timp de răspuns, marea majoritate a proceselor se găsesc în memoria centrală a sistemului într-o formă executabilă. Din acest motiv la astfel de sisteme funcția de gestiune a memoriei este practic inexistentă sau dacă există trebuie să fie simplă și rapidă.

4. În sistemele TR ambianța este cea care exercită controlul asupra sistemului de calcul și nu invers. De aceea SOTR trebuie să implementeze funcții specifice care să permită acest lucru. Astfel procesele trebuie să aibă posibilitatea să elibereze procesorul în mod voluntar sau la sfârșitul unui interval, precizat de timp, să li se asigure sau să își asigure intervale contigue de timp procesor necesare realizării comenzilor, să apeleze în mod facil rutinele sistemului, să manipuleze în mod intim dispozitivele periferice, etc.

5. Astfel de sisteme trebuie să acorde o atenție deosebită tratării erorilor și evenimentelor excepționale, reconfigurării sistemului, redirectării operațiilor periferice.

6. Caracterul dedicat al aplicațiilor TR imprimă sistemelor o strânsă interconectare între soft și hard, între aplicație și sistem. În consecință, astfel de sisteme nu au caracterul de generalitate caracteristic sistemelor de operare universale.

7. Pornind de la definiția sistemelor de operare universale precizate în subparagraful anterior, se poate observa că în cadrul sistemelor de operare TR cele două funcții esențiale (§ 2.3.1) își modifică în mod substanțial raportul. Astfel funcția de asistarea programatorului este practic inexistentă în exploatarea concretă a unei aplicații timp-real, ca atare sistemul se va ocupa exclusiv de gestionarea optimă a resurselor. Din acest motiv astfel de sisteme datorită caracterului lor mai restrâns se mai numesc și „executive”.

Funcția de asistare a programatorului are însă un caracter preponderent în etapele de proiectare, realizare, implementare, testare și punere la punct a unei aplicații timp-real și înglobează o serie de facilități care în faza de exploatare nu mai

sînt necesare. Din acest motiv această funcție este preluată de așa numitul „mediu de programare” sau „sistem de dezvoltare”. „Executivul” și „mediul de programare” sînt două entități care nu este necesar să coexiste decît în etapa de testare a programelor. Rezultă deci că un sistem de operare timp-real are două componente:

- „executivul” care este implementat pe sistemul de calcul, conduce aplicația și are un caracter permanent,
- „mediul de programare” utilizat pentru crearea și testarea aplicației TR. Ca atare, el poate fi implementat, pe un alt sistem de calcul dotat în acest sens, nu are un caracter permanent și conlucrează cu executivul în cursul perioadei de testare.

Pornind de la obiectivele generale ale unui sistem de operare și luînd în considerare influența ambianței TR se pot preciza în continuare funcțiile unui „executiv timp-real” și ale unui „mediu de programare timp-real”.

2.5.3. Funcțiile unui Executiv timp-real

Un executiv timp-real coordonează în mod continuu activitatea unui sistem de calcul cu o configurație fixă de procesoare și dispozitive periferice, conținînd un număr fix de procese (activități) concurente. În acest sens el trebuie să îndeplinească în general următoarele funcții:

- (1) - implementarea unui mecanism de comutare, necesar partajării procesorului între diferite activități concurente.
- (2) - gestionarea timpului unității centrale respectiv a divizării acestuia între diferite activități.
- (3) - implementarea politicii de planificare în execuție a activităților.
- (4) - implementarea unui mecanism de sincronizare.
- (5) - trecerea activităților dintr-o stare în alta și menținerea evidenței stării pentru fiecare activitate în parte.
- (6) - tratarea flexibilă a IT interne (de tip nucleu).
- (7) - inițializarea sistemului.
- (8) - gestionarea memoriei.
- (9) - implementarea unui mecanism de cooperare și comunicare interprocese.

- (10) - păstrarea evidenței timpului real.
- (11) - tratarea evenimentelor dependente de timp.
- (12) - implementarea unui mecanism de alocare a resurselor.
- (13) - implementarea unor funcții sistem suplimentare (auxiliare).
- (14) - tratarea unor întreruperi externe (de tip executiv sau utilizator).
- (15) - gestionarea dispozitivelor periferice și tratarea operațiilor I/E.
- (16) - localizarea și rezolvarea unor tipuri de erori și avarii.
- (17) - reconfigurarea sistemului.
- (18) - redirectarea unor operații periferice.

Complexitatea unui astfel de executiv variază în funcție de configurația sistemului de calcul și de cerințele concrete ale aplicației. Pentru sisteme multiprocesor de tipul celui propus în § 2.2.3, mai apar în plus probleme legate de:

- gradul de distribuție și gradul de replicare al executivului sistemului. Prin distribuție se înțelege proprietatea de a implementa în mod singular anumite funcții ale executivului, apelul lor realizându-se prin intermediul mecanismelor de comunicare; prin replicare se înțelege multiplicarea în exemplare identice a unor servicii ale executivului și plasarea lor „în replică” pe mai multe procesoare ale sistemului [BL82].

- gestionarea memoriei comune.
- implementarea mecanismelor de sincronizare, cooperare și comunicare între activități aparținând unor procesoare diferite [CP81].

2.3.4. Funcțiile unui „mediu de programare timp-real”

Un „mediu de programare TR” are un caracter interactiv și conține funcțiile necesare punerii la punct a unei aplicații concrete TR. În acest scop trebuie să implementeze următoarele categorii de funcții:

a) Funcția de dezvoltare a proceselor (activităților) aplicației care cuprinde:

- (1) - Funcția de editare a unor texte sursă.
- (2) - Funcția de asamblare a unor textesursă.
- (3) - Funcții de depanare și testare în regim de monitor interactiv a programelor în cod obiect.

(4) - Facilități pentru asigurarea portabilității software-ului dezvoltat.

b) Funcții de dezvoltarea aplicației propriu-zise:

(5) - crearea și distrugerea proceselor

(6) - inițializarea și invalidarea unor procese

(7) - listarea stării proceselor

(8) - inițializarea și punerea în execuție a aplicației

(9) - întreruperea și reluarea execuției aplicației.

c) Funcții de testare și măsurare:

(10) - facilități de contabilizare a numărului de treceri prin diferite puncte ale aplicației,

(11) - facilități de determinare a timpului sistem,

(12) - facilități de măsurare a unor intervale de timp,

(13) - facilități de întârziere a unor procese.

În mod evident, un mediu de programare TR este strâns legat de executivul pentru care dezvoltă aplicații.

2.4. Conceptul de proces. Interacțiunile între procese

Dacă marea majoritate a sistemelor de calcul sînt complet definite în momentul în care se precizează arhitecturile lor hardware și software, în STR definirea completă se realizează numai în momentul în care se precizează și programele aplicației respectiv arhitectura sistemului de calcul (§ 2.2.1).

În cadrul acestei arhitecturi, procesele (activitățile taskurile) și interacțiunile dintre ele joacă un rol fundamental motiv pentru care în acest paragraf se vor defini aceste concepte în sensul aspectelor abordate în cadrul lucrării.

2.4.1. Conceptul de proces

Într-un program convențional, procesul de prelucrare al informației care trebuie să conducă la un rezultat dorit, apare în forma unei secvențe de acțiuni elementare numite instrucțiuni. Aceste se execută pe un procesor, câte una la un moment dat, fiecare instrucțiune începînd în momentul în care predecesoarea sa s-a terminat. O astfel de manieră de lucru se numește secvențială.

În realitate execuția unor programe aplicative nu e în mod necesar secvențială. Ea poate consta din desfășurarea simultană a mai multor activități relativ independente între ele. Fiecare din aceste activități, considerată aparte, este de natură secvențială și se numește proces (task, activitate) [KJ82], [JP81a], [JP81b]. Noțiunea de proces, mult discutată, a făcut obiectul a numeroase cercetări în ceea ce privește definirea și abordarea sa formală [WI77b], [Ho78], [MM79].

Pe parcursul acestei lucrări, procesul se va defini ca fiind activitatea ce rezultă din execuția unui program împreună cu datele sale pe un procesor secvențial.

Din punct de vedere logic, fiecare proces are propriul său procesor și propriul său program. În realitate după cum se va vedea în continuare, două sau mai multe procese pot partaja un același program (numit reentrant) sau un același procesor. Altfel un proces nu este echivalent cu un program și nici cu un procesor ci cu perechea (procesor, program) în execuție [Sh74].

Activitatea unui sistem de calcul constă în execuția simultană a mai multor procese. Astfel de procese se numesc procese concurente. Concurența proceselor este caracterizată prin gradul de paralelism al execuției acestora. Dacă evoluția proceselor concurente are loc pe un același procesor prin execuția întrepesută a proceselor individuale avem de a face cu un paralelism logic, manieră de lucru cunoscută sub numele de multiprogramare. Dacă fiecare proces are însă propriul său procesor avem de a face cu un paralelism fizic, real. În acest caz, dacă procesoarele partajează o memorie comună maniera de lucru se numește multiprelucrare iar dacă procesoarele sînt conectate printr-o rețea de comunicații se numește prelucrare distribuită. În practică se admit și metode hibride [ASB3], care îmbină în diferite moduri aceste maniere de lucru. Se mai precizează că execuția proceselor concurente poate fi supusă la diferite restricții (sincronizări) și că procesele concurente pot realiza schimburi de informații (cooperări), cu alte cuvinte procesele pot interaciona.

În practica programării concurente, vitezele relative de execuție ale proceselor se consideră arbitrare și necunoscute în sensul că nu se poate aprecia dinainte dacă unele dintre procese se termină înaintea altora. Se presupune totuși că viteza de

execuție a fiecărui proces este diferită de zero, ceea ce înseamnă că, dacă unele procese așteaptă îndeplinirea unor acțiuni executate de alte procese, atunci așteptarea nu se poate prelungi arbitrar. În particular, în cazul unor procese concurente, nu se acceptă ca anumite procese să blocheze nedefinit execuția altor procese. De asemenea se precizează că efectul unui proces nu depinde de viteza sa de execuție.

Programarea timp-real, reprezintă o etapă superioară în cadrul tipurilor de programare deoarece pe lângă paralelismul execuției proceselor caracteristic programării concurente, ia în considerare și viteza lor de execuție [W177a]. De regulă procesele timp-real trebuie să se execute cu viteze prescrise, întrucât rezultatele furnizate de ele trebuie să se încadreze în limite precise de timp. Aceasta presupune o manieră diferită de tratare a lor din partea sistemului de operare aferent [Cr80].

2.4.2. Stările proceselor

Referitor la orice proces aflat în evidența unui sistem de operare se definesc următoarele trei stări fundamentale care se exclud reciproc, procesul găsiindu-se în orice moment într-una din ele:

(1) Starea activ. Un proces se află în această stare dacă programul sau onto efectiv executat de către un procesor în momentul considerat. Numarul proceselor active într-un sistem, la un moment dat, este egal cu numărul procesoarelor sistemului.

(2) Starea așteptare (blocat). Dacă un proces are nevoie de o resursă care este deja alocată, sau care încă nu a fost produsă, sau de informații care încă nu sînt disponibile, atunci el trece în starea de așteptare a unui eveniment extern. Acest eveniment poate fi eliberarea (producerea) unei resurse sau recepționarea unei informații din partea unui alt proces.

(3) Starea pregătit. În această stare se găsesc procesele care ar putea fi active dar nu pot fi lansate din lipsă de procesor.

Sistemul de operare dispune de structuri de date specifice care păstrează informații referitoare la starea tuturor proceselor pe care le are în evidență. Informațiile acestea

se actualizează cu ocazia oricărei modificări de stare.

Se precizează că există următoarele tranziții de stări ale proceselor în curs de execuție (figura 2.4.1): din starea „activ”




Fig.2.4.1. Tranzițiile de stări ale proceselor.

un proces trece în starea „așteptare”, dacă execuția nu poate fi continuată din cauza absenței unei resurse sau a unei informații devenită necesară. Ori care din aceste activități presupune un apel al funcțiilor sistemului de operare. Dacă execuția unui proces se întrerupe, deoarece procesorul în cauză trebuie să execute altceva, atunci la inițiativa acestei întreruperi procesul trece din starea „activ”

în starea „pregătit”. Din starea „așteptare” un proces trece în starea „pregătit”, dacă devine disponibilă resursa sau informația a cărei absență a cauzat așteptarea. În sfârșit, ori de câte ori se eliberează un procesor, se trece un proces din starea „pregătit” (dacă există vreunul) în starea „activ” prin activitatea de planificare.

Se precizează că această structură de stări fundamentale precum și tranzițiile dintre ele, stau la baza proiectării oricărui sistem de operare. Ele pot fi însă completate cu alte stări și alte tranziții în funcție de particularitățile sistemului de operare care se dorește a fi realizat.

2.4.5. Interacțiuni între procese

Conceptul de proces are numeroase aplicații în sistemele de operare. El a permis spre exemplu izolarea și precizarea unor sarcini primitive ale S \emptyset , a simplificat studiul și organizarea dinamicii unui S \emptyset și a condus la dezvoltarea unor metodologii avansate de proiectare și dezvoltare.

Studiul proceselor concurente și al interacțiunii acestora este un subiect major al cercetărilor care se desfășoară în domeniul S \emptyset .

Pentru a interacționa, procesele concurente trebuie să comunice și să se sincronizeze. Orice formă de interacțiune între două sau mai multe procese presupune deci două aspecte:

- a) comunicare - prin intermediul căreia procesele pot face schimb de informații și își pot influența în mod reciproc execuția;
- b) sincronizare - care permite proceselor ce se execută cu viteze

diferite să-și alinieze de o asemenea manieră execuțiile încât comunicarea dintre ele să poată avea loc în condiții de deplină siguranță și corectitudine.

Implementarea oricărei forme de interacțiune presupune realizarea unui mecanism de comunicare și a unui mecanism de sincronizare specific.

În vederea sistematizării studiului teoretic și practic al interacțiunilor interprocese, se propune gruparea lor în două categorii mari: cooperarea și coordonarea (figura 2.4.2).

Coordonarea este acea formă de interacțiune interprocese în care comunicarea se realizează prin intermediul variabilelor partajate.

Cooperarea este acea formă de interacțiune în care comunicarea se realizează prin intermediul mesajelor.

În cadrul coordonării nu e necesară existența unui mecanism special de comunicare, aceasta realizându-se în mod direct prin intermediul variabilelor partajate. În schimb coordonarea presupune mecanisme adecvate de sincronizare, acestea având un rol preponderent în cadrul acestui tip de interacțiune, motiv pentru care coordonarea este denumită și interacțiune de sincronizare.

Cooperarea, în schimb, presupune un mecanism special de comunicare, cu rol determinant în cadrul acestui tip de interacțiune, secundat de mecanisme specifice

de sincronizare care sînt subordonate, uneori chiar cuprinse în mecanismul de comunicare. Din acest motiv cooperarea se confundă cu comunicarea.

În practica realizării ȘP, cele două maniere de interacțiune nu se exclud reciproc, dimpotrivă ele sînt îmbinate în mod funcțional și coexistă în scopul de a materializa funcțiile ȘP. Întrepătrunderea lor este cu atât mai evidentă cu cît se constată că dacă manierele de comunicare se păstrează distincte, fiecare cu specificitatea sa, mecanismele de sincronizare sînt comune, proiectantul de sisteme utilizînd de regulă aceleași funcții de sincronizare în ambele maniere de interacțiune.




Fig. 2.4.2. Interacțiuni între procese.

Unele implementări merg și mai departe ierarhizând cele două moduri de interacțiune. În acest caz coordonarea este chiar mecanismul de sincronizare al cooperării (§ 6.4).

Desigur însă că există implementări care exclud complet una sau alta dintre cele două tipuri de interacțiune, funcție de filosofia de proiectare preconizată.

5. Studiul caracteristicilor sistemelor de procese timp-real

Pornind de la ideea că elementul central al unui sistem de operare timp-real este procesul definit în capitolul anterior, în capitolul de față se prezintă analiza unor aspecte legate de determinarea sistemelor de procese, de coordonarea, cooperarea, planificarea și interblocarea proceselor. Aceste aspecte sînt abordate din dorința de a determina acele elemente care influențează în mod direct activitatea de proiectare și implementare a unei aplicații timp-real în general și a arhitecturii unui sistem de operare TR în special. Pentru început se vor introduce câteva notații de bază care permit abordarea matematică a problematicii propuse.

5.1. Sistem de procese

Din punct de vedere matematic, procesul reprezintă o unitate logică de calcul care va fi caracterizată exclusiv din punctul de vedere al comportării sale exterioare: date de intrare pe care le solicită (intrări), rezultate pe care le furnizează (ieșiri), acțiuni și funcții pe care le îndeplinesc și timp de execuție. Organizarea și operațiile interne ale unui proces nu interesează în acest context, procesele considerîndu-se neinterpretate. Drept urmare pe de o parte rezultatele analizei pot fi aplicate oricărui sistem de procese care respectă condițiile inițiale impuse, iar pe de altă parte caracteristica de neinterpretare, generalizează concluziile la nivelul oricărui sistem de procese, indiferent de funcțiile lor particulare.

Unui proces P i se asociază două evenimente: inițierea și terminarea sa. Se va preciza inițierea procesului P prin \bar{P} (start) și terminarea prin \underline{P} (stop). Dacă funcția $t(i)$ precizează timpul la care se întîmplă evenimentul i , vom presupune că intervalul de timp $t(\underline{P}) - t(\bar{P})$ este diferit de zero și finit, atîta timp cît există resurse disponibile pentru P .

În sistemul fizic în care se execută un proces P , există un


set S al stărilor referitoare la configurația de resurse necesare execuției procesului (unitate centrală, memorie, dispozitive periferice, informație, etc.) care interesează la un anumit moment. Definirea și interpretarea setului S va fi strict corelată cu scopul propus: studiul proceselor concurente respectiv al paralelismului execuției acestora. Ca stare li se vor asocia evenimentelor de inițiere și terminare a unui proces, o tranziție de stare $s \rightarrow s'$ ($s, s' \in S$) unde s reprezintă starea din momentul inițierii procesului iar s' starea din momentul terminării execuției procesului.

Fie $\mathcal{P} = \{P_1, P_2, \dots, P_n\}$ un set de procese și fie \llcorner o relație de ordonare parțială (precedență) în \mathcal{P} . Se va defini sistemul de procese ca fiind perechea $\mathcal{Y} = (\mathcal{P}, \llcorner)$. Relația de ordonare parțială $P \llcorner P'$ precizează că procesul P se termină înainte ca P' să înceapă. În condițiile în care relația de ordonare nu există în mulțimea \mathcal{P} ($\llcorner = \emptyset$) avem de-a a face cu un sistem de procese independente $\mathcal{Y} = (\mathcal{P}, \emptyset)$. Prin processe independente se înțeleg acele procese ale unui sistem \mathcal{Y} între care nu există relația \llcorner . Un sistem care conține numai procese independente se va numi sistem independent.

Un sistem de procese \mathcal{Y} poate fi reprezentat prin intermediul unui graf minim de precedență care se construiește astfel:

1. Fiecarui proces din \mathcal{P} i se asociază un nod;
2. Între două noduri P și P' apare o săgeată direcționată de la P la P' dacă și numai dacă $P \llcorner P'$, și nu există nici un P'' care să satisfacă relația $P \llcorner P'' \llcorner P'$ [r.3.1.1.].

Astfel graful minim de precedență poate fi definit ca cel mai mic grup de relații a căror închidere tranzitivă este \llcorner . (Fig.3.1.1. (a)). Se precizează că închiderea tranzitivă presupune toate rela-



țiile de precedență admise între noduri fără a respecta condiția [r.3.1.1.] (fig. 3.1.1.(b)).

În continuare se vor considera sinonime noțiunile de sistem de procese, graf de precedență, sistem și graf.

Fig.3.1.1. Graful de precedență al unui sistem de procese.

O parcurgere a nodurilor n_1, n_2, \dots, n ale unui graf G , reprezentată în forma $(n_1 n_2)(n_2 n_3) \dots (n_{l-1} n)$ se va numi drum. Lungimea acestui drum este l , unde l este numărul de noduri parcurse (cuprinse în drum). p_j se numește succesor al lui p_i iar p_i predecesor al lui p_j , dacă într-un drum este îndeplinită condiția $1 \leq i \leq j \leq l$. Dacă $j=i+1$ se utilizează noțiunile de succesor imediat respectiv predecesor imediat. Un proces fără predecesori se numește inițial, iar un proces fără succesori se numește terminal. Dacă un proces P nu este nici succesorul nici predecesorul lui P' , atunci P și P' sînt independente. Un proces neterminal este la nivelul l , dacă cel mai lung drum de la el spre procesul terminal este de lungime l . Nivelul procesului terminal este 1. Definirea nivelurilor într-o structură de graf, conduce la transformarea acesteia prin partiționare într-o structură ierarhică pe niveluri conform următorului algoritm:

- 1° Procesul terminal reprezintă nivelul 1.
- 2° Nivelul $i+1$ constă din mulțimea proceselor al căror succesor imediat alcătuiește nivelul i .
- 3° Se repetă punctul 2° pînă la epuizarea proceselor structurii

Un exemplu de structură ierarhică apare în figura 3.1.1.(a). P_1 este proces inițial, iar P_7 proces terminal; P_4, P_5 și P_6 sînt succesorii lui P_3 , iar P_1 și P_2 sînt predecesorii lui P_3 ; P_4 și P_5 sînt succesorii imediați ai lui P_3 și predecesorii imediați ai lui P_7 ; P_4 și P_5 sînt procese independente. Un exemplu de drum de lungime 4 îl constituie $(n_1 n_2)(n_2 n_3)(n_3 n_4)$ unde $n_1 = P_1, n_2 = P_2, n_3 = P_4$ și $n_4 = P_7$. Nivelul procesului P_4 este 3, iar al lui P_1 este 4. Structura ierarhică are 4 niveluri.

O secvență de execuție a unui sistem $\mathcal{S} = (\mathcal{P}, \leq)$ format din n procese, este șirul $a = o_1 o_2 o_3 \dots o_{2n}$ de inițieri și terminări ale proceselor sistemului, care satisface constrîngerile de precedență ale lui \mathcal{S} . În mod concret:

- 1 Pentru fiecare $P \in \mathcal{P}$, simbolurile \overline{P} și \underline{P} apar o singură dată în a
- 2 Dacă $e_i = \overline{P}$ și $e_j = \underline{P}$, atunci $i < j$
- 3 Dacă $e_i = \underline{P}$ și $e_j = \overline{P'}$, unde $P < P'$, atunci $i < j$.

Referitor la figura 3.1.1 se furnizează în continuare cîteva exemple de secvențe de execuție:

$$\begin{array}{cccccccccccc} \overline{P_1} & \underline{P_1} & \overline{P_2} & \underline{P_2} & \overline{P_3} & \underline{P_3} & \overline{P_4} & \underline{P_4} & \overline{P_5} & \underline{P_5} & \overline{P_6} & \underline{P_6} & \overline{P_7} & \underline{P_7} \\ \overline{P_1} & \underline{P_1} & \overline{P_2} & \overline{P_3} & \underline{P_2} & \overline{P_4} & \overline{P_5} & \underline{P_3} & \underline{P_4} & \overline{P_6} & \underline{P_5} & \underline{P_6} & \overline{P_7} & \underline{P_7} \\ \overline{P_1} & \underline{P_1} & \overline{P_2} & \underline{P_2} & \overline{P_3} & \overline{P_4} & \overline{P_5} & \underline{P_5} & \underline{P_4} & \underline{P_3} & \overline{P_6} & \underline{P_6} & \overline{P_7} & \underline{P_7} \end{array}$$

O secvență de execuție parțială este orice prefix al unei secvențe de execuție. În mod evident setul secvențelor de execuție corespunzătoare unui sistem \mathcal{S} cuprinde secvențele de evenimente care respectă constrîngerile sistemului. Un proces P se numește activ dacă după o secvență de execuție parțială $a = e_1 e_2 \dots e_k$, există un $i \leq k$ pentru care $e_i = P$ dar $e_j \neq P$ pentru orice $j \leq k$.

Dîndu-se un set S al stărilor în sensul celor anterior precizate se va nota cu $p = s_0 s_1 s_2 \dots s_{2n} \in S$ secvența de stări corespunzătoare secvenței de execuție $a = e_1 e_2 \dots e_{2n}$ unde s_0 este starea inițială, iar $s_{i-1} \rightarrow s_i$ este tranziția definită pentru evenimentul e_i .

În unele cazuri este convenabil ca un sistem de procese să aibă un singur proces inițial și un singur proces terminal, sistemul numindu-se în acest caz închis.


Un sistem închis se poate obține dintr-unul deschis adăugînd formal în graful sistemului două procese P_0 și P_{n+1} , unde P_0 este predecesorul tuturor proceselor inițiale iar P_{n+1} succesorul tuturor proceselor terminale.

Presupunînd că \mathcal{S}_1 și \mathcal{S}_2 sînt două sisteme închise de procese, graful sistemului $\mathcal{S}_1 \cdot \mathcal{S}_2$, rezultat din concatenarea celor două sisteme se formează unind printr-o săgeată procesul final al lui \mathcal{S}_1 cu procesul inițial al lui \mathcal{S}_2 . O secvență de execuție a lui $\mathcal{S}_1 \cdot \mathcal{S}_2$ este orice șir $a = a_1 a_2$, unde a_1 este o secvență de execuție a lui \mathcal{S}_1 iar a_2 o secvență a lui \mathcal{S}_2 .

Un astfel de sistem închis se poate asocia unui eveniment a cărui realizare declanșează procesul inițial și care în continuare activează restul proceselor conform constrîngerilor prezente în graf.

În cadrul domeniului timp-real pot însă exista mai multe evenimente care pot declanșa mai multe procese inițiale distincte corespunzătoare unor sisteme de procese. Fie \mathcal{S}_1 și \mathcal{S}_2 două astfel de sisteme care nu au procese în comun. Noul sistem notat cu $\mathcal{S}_1 // \mathcal{S}_2$, este combinația paralelă a lui \mathcal{S}_1 și \mathcal{S}_2 , rezultat din simpla reuniune a acestora. Sistemul $\mathcal{S}_1 // \mathcal{S}_2$ conține grafurile lui \mathcal{S}_1 și \mathcal{S}_2 ca și grafuri disjuncte, deoarece acestea nu au procese comune; fiecare proces din \mathcal{S}_1 este independent față de orice proces din \mathcal{S}_2 .

Dacă sistemele \mathcal{S}_1 și \mathcal{S}_2 au procese comune, se definește noțiunea de intersecție a sistemelor $\mathcal{S}_1 \cap \mathcal{S}_2$, iar procesele comune se numesc partajate (fig.3.1.2) [AB78]. Se va arăta că un astfel de sistem se poate transforma într-unul echivalent care nu conține însă procese partajate (§ 3.4.5).






Fig. 3.1.2. Intersecția sistemelor de procese.

Sistemele de operare timp-real gestionează adesea sisteme de procese care pot fi reinițializate în mod arbitrar (la solicitarea unor evenimente externe spre exemplu).

Execuția ciclică de n ori a unui sistem închis de procese \mathcal{S} , poate fi interpretată ca și o concatenare de n sisteme identice pe care o vom nota \mathcal{S}^n . O secvență de execuție a lui \mathcal{S}^n are forma $a_1 a_2 \dots a_n$ unde a_i este secvența de execuție a iterației i a lui \mathcal{S} . Vom numi un sistem ciclic sistemul care are forma \mathcal{S}^n cu $n > 1$, sau sistemul care este o combinație paralelă a unor sisteme închise dintre care cel puțin unul este ciclic. O secvență de execuție a unui sistem ciclic se va numi și ea ciclică.

O importanță aparte în studiul teoretic și practic al sistemelor de procese îl constituie sistemul de tip „șir” de procese, care se definește astfel.

Fie $\mathcal{S} = (\mathcal{P}, \ll)$ un sistem avînd n procese. Sistemul \mathcal{S} este un sistem de tip „șir” de procese, dacă pentru orice proces $P_i \in \mathcal{P}$ unde $1 \leq i < n$, avem satisfăcută relația $P_i \ll P_{i+1}$.

Din punctul de vedere al concurenței, sistemele de procese se situează între două extreme. La o extremă se află sistemele independente care teoretic permit un grad maxim de paralelism (execuția simultană paralelă a tuturor proceselor sistemului) iar la cealaltă extremă sistemele „șir” de procese care marchează practic absența concurenței, procesele executîndu-se într-o ordine secvențială impusă de relațiile de constrîngere.

3.2. Sisteme determinate (Determinarea sistemelor)

Sistemele de operare timp-real sînt confruntate cu problema execuției paralele a unor procese care interacționează în vederea implementării funcțiilor unei aplicații concrete. Este foarte important ca sistemul de procese în cauză, să furnizeze rezultate unice indiferent de viteza sau de ordinea de execuție a proceselor. Un sistem care satisface această cerință se numește determinat. Sînt frecvente cazurile care pot conduce la nedeterminarea unui sistem format din procese independente: utilizarea în comun a unor resurse a unor locații comune de memorie, etc.).

Problema deosebit de importantă a determinării se rezolvă relativ simplu introducînd constrîngeri de precedență, între procese inițial independente. Desigur o serie de constrîngeri rezultă din proiectarea logică a sistemului de procese. Nu la aceste constrîngeri se vor face referiri în continuare, ci la cele care se introduc suplimentar pentru determinarea sistemului.

Scopul acestui paragraf este de a stabili condițiile necesare și suficiente pentru determinarea unui sistem de procese și de a propune o metodă, pentru construcția unui sistem determinat cu un grad maxim de paralelism.

Pentru abordarea problemei determinării se consideră că sistemul de procese se execută pe un sistem fizic reprezentat printr-un set ordonat $\mathcal{R} = (R_1, R_2, \dots, R_m)$ format din m resurse. Fiecare resursă R_i poate lua orice valoare în setul \mathcal{V} de valori al sistemului. O resursă R_i poate reprezenta un periferic, o locație de memorie, un buffer, o zonă de informații, etc.

Starea sistemului va fi definită prin configurația valorilor particulare ale celor m resurse. Spre exemplu fie un sistem cu n procese și fie $a = a_1 a_2 \dots a_{2n}$ o secvență de execuție a sistemului iar $p = p_0 p_1 \dots p_{2n}$ secvența de stări corespunzătoare. În aceste condiții starea care urmează evenimentului k ($1 \leq k \leq 2n$) va fi $s_k = [R_1(k), R_2(k), \dots, R_m(k)]$. Setul tuturor stărilor poate fi definit ca $S = \mathcal{V}^m$.

În continuare se va preciza efectul pe care execuția unui proces îl are asupra stării resurselor. Fiecărui proces al sistemului \mathcal{P} îi corespund două submulțimi din spațiul stărilor. Mulțimea D_p (domeniu) cu d elemente și mulțimea C_p (codomeniu) cu c elemente. La inițierea procesului sînt consultate elementele lui D_p iar la terminarea sa sînt modificate valorile elementelor cuprinse în C_p . Astfel fiecare proces poate fi definit ca o funcție $f_p: \mathcal{V}^d \rightarrow \mathcal{V}^c$.

pendente. Pornind de la constatarea intuitivă că un sistem care conține procese ale căror codomenii nu intersectează domeniile și codomeniile proceselor independente, nu poate fi nedeterminat, se formulează următoarea definiție.

Definiția D.3.2.2. Procesele P și P' sînt neinterferente

dacă

1° P este succesori sau predecesori al lui P' sau

2° $C_P \cap C_{P'} = C_P \cap D_{P'} = D_P \cap C_{P'} = \emptyset$ [r.3.2.1] .

Se spune că $\mathcal{P} = (P_1, P_2, \dots, P_n)$ conține procese mutual neinterferente dacă P_i și P_j sînt neinterferente pentru toți i și j ($i \neq j$).

Consecința C.3.2.1. Fie \mathcal{S} un sistem de n procese mutual neinterferente și fie P un proces terminal al lui \mathcal{S} .

Dacă $a = b_1 \bar{P} b_2 \underline{P} b_3$ este o secvență de execuție a lui \mathcal{S} , atunci și $a' = b_1 b_2 b_3 \bar{P} \underline{P}$ este o secvență de execuție a lui \mathcal{S} pentru care $V(R_i, a) = V(R_i, a')$ pentru toți $1 \leq i \leq m$.

Observație. Consecința demonstrează determinarea pentru tipuri de secvențe particulare de execuție a și a' și nu pentru toate secvențele posibile.

Demonstrație. Deoarece P nu are succesori în \mathcal{S} , a' este și ea o secvență de execuție validă, deoarece satisface condițiile de precedență ale lui \mathcal{S} .

Procesul P modifică resursele R_i cuprinse în codomeniul său C_P . Deoarece procesele sînt mutual neinterferente avem $C_P \cap D_{P'} = \emptyset$, deci procesul P nu modifică domeniul nici unui alt proces P' . Rezultă că fiecare proces P' inițiat în b_3 va avea același domeniu de valori în a' ca și în a , deci $V(R_i, a) = V(R_i, a')$ pentru orice resursă care nu aparține codomeniului C_P al lui P .

Din aceeași condiție de neinterferență mutuală rezultă că $C_P \cap D_P = \emptyset$, deci că nici un proces nu modifică domeniul lui P . Începem că pentru orice $R_j \in D_P$, $V(R_j, b_1) = V(R_j, b_1 b_2 b_3)$ deoarece nici un proces P' din $b_2 b_3$ nu modifică pe D_P . Deci $F(R_j, b_1) = F(R_j, b_1 b_2 b_3)$ pentru toți $R_j \in D_P$, deci P modifică aceleași resurse R_i în C_P atât în a cît și în a' . Dacă notăm cu v valoarea lui $R_i \in C_P$ modificată de P în a putem scrie:

$$\begin{aligned} V(R_i, a) &= V(R_i, b_1 \bar{P} b_2 \underline{P}) && - \text{din ipoteză} \\ &= (V(R_i, b_1 \bar{P} b_2), v) && - P \text{ modifică pe } R_i \\ &= (V(R_i, b_1), v) && - \text{nici un } P' \text{ din } b_2 \text{ nu modifică } C_P \\ &= (V(R_i, b_1 b_2 b_3), v) && - \text{nici un } P' \text{ din } b_2 b_3 \text{ nu modifică } C_P \\ &= V(R_i, b_1 b_2 b_3 \bar{P} \underline{P}) && \\ &= V(R_i, a') \text{ c.o.t.d.} && - P \text{ modifică pe } R_i \end{aligned}$$

Se va utiliza această consecință pentru a demonstra următoarea teoremă:

Teorema T.3.2.1. Un sistem care conține procese mutual neinterferente este determinat.

Demonstrația teoremei se va face prin inducție. Faptul este evident pentru un sistem cu un singur proces. În continuare se va presupune că afirmația este valabilă pentru un sistem $\mathcal{S} (\mathcal{P}, \prec)$ cu $n-1$ procese și din aceasta se va deduce valabilitatea ei pentru un sistem cu n procese.

Fie a_1 și a_2 două secvențe de execuție ale sistemului \mathcal{S} cu n procese și fie P un proces terminal al lui \mathcal{S} .

Conform consecinței 3.2.1 se pot forma secvențele a_1' și a_2' astfel

$$\begin{aligned} a_1' &= a_1'' \bar{P} \underline{P} \text{ în care } V(R_i, a_1) = V(R_i, a_1') \quad 1 \leq i \leq m \\ a_2' &= a_2'' \bar{P} \underline{P} \text{ în care } V(R_i, a_2) = V(R_i, a_2') \quad 1 \leq i \leq m \end{aligned}$$

Se observă însă că a_1'' și a_2'' sînt secvențe de execuție ale unui sistem cu $n-1$ procese $\mathcal{S}' = (\mathcal{P} - \{P\}, \prec')$ obținut din \mathcal{S} prin eliminarea lui P și a tuturor relațiilor care se refereau la acest proces. Prin ipoteza demonstrației s-a presupus că un astfel de sistem este determinat deci $V(R_i, a_1'') = V(R_i, a_2'')$ pentru $1 \leq i \leq m$. Se analizează în continuare situația resurselor ce aparțin domeniului D_P și codomeniului C_P pentru procesul P .

a) Valorile resurselor aparținînd domeniului lui P sînt aceleași și în a_1' și în a_2' pentru că $F(R_j, a_1'') = F(R_j, a_2'')$ pentru $R_j \in D_P$. De aici rezultă că P introduce aceleași valori v în $R_i \in C_P$ atît pentru a_1' cît și pentru a_2' .

b) Pentru resursele $R_i \notin C_P$:

$$\begin{aligned} V(R_i, a_1) &= V(R_i, a_1') && \text{consecința 3.2.1.} \\ &= V(R_i, a_1'') && \text{pentru că } R_i \notin C_P \\ &= V(R_i, a_2'') && \text{din ipoteză} \\ &= V(R_i, a_2') && \text{pentru că } R_i \notin C_P \\ &= V(R_i, a_2) && \text{consecința 3.2.1.} \end{aligned}$$

c) Pentru resursele $R_i \in C_P$:

$$\begin{aligned} V(R_i, a_1) &= V(R_i, a_1') && \text{consecința 3.2.1.} \\ &= (V(R_i, a_1''), v) && P \text{ introduce pe } v \text{ în } R_i \\ &= (V(R_i, a_2''), v) && \text{din ipoteză} \\ &= V(R_i, a_2') && P \text{ introduce } v \text{ în } R_i \\ &= V(R_i, a_2) && \text{consecința 3.2.1.} \end{aligned}$$

Teorema T.3.2.2. Fie \mathcal{S} un sistem în care pentru fiecare proces P , se cunosc D_P și $C_P \neq \emptyset$, dar nu se cunoaște f_P . Sistemul \mathcal{S} este de-

terminat pentru toate interpretările f_p ale proceselor sale numai dacă aceste procese sînt mutual neinterferente.

Demonstrație. Se presupune că procesele P și P' interferă; rezultă că ele sînt independente și deci există secvențele de execuție:

$$\begin{aligned} a &= b_1 \underline{P} \underline{P} \underline{P}' \underline{P}' b_2 \\ a' &= b_1 \underline{P}' \underline{P}' \underline{P} \underline{P} b_2 \end{aligned}$$

Se presupune că resursa $R_1 \in (C_P \cap C_{P'})$. Se aleg în continuare două interpretări f_p și $f_{p'}$, astfel încît P să introducă valoarea u în R_1 iar P' valoarea v unde $u \neq v$.

Atunci:

$$\begin{aligned} V(R_1, b_1 \underline{P} \underline{P} \underline{P}' \underline{P}') &= (V(R_1, b_1), u, v) \\ V(R_1, b_1 \underline{P}' \underline{P}' \underline{P} \underline{P}) &= (V(R_1, b_1), v, u) \end{aligned}$$

cea ce contravine determinanței lui \mathcal{S} . Înseamnă că este absolut necesar ca $C_P \cap C_{P'} = \emptyset$.

Se presupune acum că $R_j \in (C_P \cap D_P)$ și fie un $R_1 \in C_P$ (deoarece $C_P \neq \emptyset$ din ipoteză). Se poate alege o funcție f_p , astfel încît $V(R_j, b_1) \neq V(M_j, b_1 \underline{P}' \underline{P}')$, deci P va consulta valori diferite în a și a' . Se alege în continuare $f_{p'}$ astfel încît P introduce u în a și v în a' unde $u \neq v$. În aceste condiții:

$$\begin{aligned} V(R_1, b_1 \underline{P} \underline{P} \underline{P}' \underline{P}') &= V(R_1, b_1 \underline{P} \underline{P}) && (C_P \cap C_{P'} = \emptyset) \\ &= (V(R_1, b_1), u) \\ V(R_1, b_1 \underline{P}' \underline{P}' \underline{P} \underline{P}) &= V(R_1, b_1 \underline{P}' \underline{P}') && (C_P \cap C_{P'} = \emptyset) \\ &= (V(R_1, b_1), v) \end{aligned}$$

Deoarece $u \neq v$ înseamnă că \mathcal{S} nu este determinat. Rezultă că $C_P \cap D_P = \emptyset$ trebuie să fie adevărată. Se observă că dacă $C_P = \emptyset$, nu se ajunge la această contradicție. Prin simetrie se poate demonstra că $C_P \cap D_{P'} = \emptyset$ trebuie de asemenea să fie adevărată pentru că sistemul \mathcal{S} să fie determinat.

Ca o aplicație a teoremelor T.3.2.1 și T.3.2.2 se enunță o teoremă referitoare la paralelismul maximal al unui sistem de procese în care constrîngerile de precedență sînt introduse numai din necesități de determinare. În prealabil însă se vor face cîteva precizări.

Din definiția D.3.2.1 rezultă că într-un sistem determinat de procese unei stări inițiale date îi corespunde o singură secvență de valori pentru fiecare resursă R_1 . Două sisteme avînd același set de procese se numesc echivalente dacă sînt determinate și dacă pentru o stare inițială dată produc aceeași secvență de valori pentru fiecare resursă a sistemului.

Un sistem de procese \mathcal{S} și graful său G este paralel maximal,

dacă \mathcal{S} este determinat și înlăturarea unui arc (P, P') din G face ca P și P' să devină interferente. Astfel (P, P') este un arc al grafului paralel maximal dacă

$$(C_P \cap C_{P'}) \cup (C_P \cap D_{P'}) \cup (C_{P'} \cap D_P) \neq \emptyset \quad [r.3.2.2.]$$

Teorema T.3.2.3. Pornind de la un sistem determinat de procese $\mathcal{S}(P, \ll)$ se construiește un nou sistem $\mathcal{S}'(P, \ll')$ unde \ll' este închiderea tranzitivă a relației

$$X = \{ (P, P') \in \ll \mid (C_P \cap C_{P'}) \cup (C_P \cap D_{P'}) \cup (C_{P'} \cap D_P) \neq \emptyset \}.$$

Sistemul \mathcal{S}' este sistemul paralel maximal unio echivalent cu \mathcal{S} .

Demonstrație. Fie G' graful minim de precedență al lui \mathcal{S}' (corespunzător mulțimii X și deci lui \ll'). În general $G' \subset X \subset \ll'$. Se presupune că se îndepărtează un arc (P, P') din G' . Deoarece nu mai există un alt drum de la P la P' (din definiția grafului minim de precedență [r.3.1.1]) și deoarece P și P' satisfac [r.3.2.2] iar $X \supset G'$, rezultă că P și P' devin interferente. Deci graful G' este paralel maximal.

În continuare se va demonstra determinarea sistemului \mathcal{S}' . Deoarece \mathcal{S} este determinat, sînt valabile relațiile $P \ll P'$ sau $P' \ll P$ pentru fiecare pereche de procese care satisface [r.3.2.2]. Din definiția lui X rezultă că avem de asemenea $P \ll' P'$ sau $P' \ll' P$. Deoarece toate procesele din \mathcal{S}' sînt mutual neinterferente conform teoremei T.3.2.1, \mathcal{S}' este determinat.

Fiecare relație de precedență din \mathcal{S}' apare și în \mathcal{S} , deci fiecare convenție de execuție din \mathcal{S} este generată de \mathcal{S}' . Fie a' o convenție de execuție a lui \mathcal{S}' , care nu e generată de \mathcal{S} și fie a o convenție de execuție comună pentru \mathcal{S} și \mathcal{S}' . Determinarea lui \mathcal{S}' implică $V(R_1, a') = V(R_1, a)$, $1 \leq i \leq m$ pentru o stare inițială dată. Deoarece are aceleași convențe de valori ale resurselor ca și \mathcal{S} rezultă că cele două sisteme sînt echivalente. Mai rămîne de rezolvat problema unicității. Se observă că $P \ll' P'$ dacă și numai dacă există un lanț

$P = P_{1_1} \ll P_{1_2} \ll \dots \ll P_{1_k} = P'$ ($k > 1$) în care fiecare pereche de procese $P_{1_j}, P_{1_{j+1}}$ satisface [r.3.2.2]. Deoarece P_{1_j} aparțin grafului G a lui \mathcal{S} rezultă că lanțul prezentat este unic și întrucît această afirmație trebuie să fie adevărată pentru orice sistem paralel maximal de procese echivalent cu \mathcal{S} , din unicitatea ei rezultă unicitatea lui \mathcal{S}' .

3.2.2. Model pentru studiul determinării sistemelor de procese concurente

În acest subparagraf se vor interpreta rezultatele teoretice prezentate înainte și se va furniza o metodologie de studiu a determinării sistemelor de procese concurente bazată pe un număr de algoritmi

concepți de autor.

Metodologia presupune trei aspecte intercorelate:

- A. Determinarea grafului minim de precedență.
- B. Studiul propriu-zis al determinării sistemului.
- C. Determinarea grafului paralel maximal.

A. In vederea determinării grafului minim de precedență, din condițiile concrete ale aplicației timp-real se stabilesc procesele, funcțiile acestora și relațiile de constrângere care rezultă direct din condițiile de proiectare (spre exemplu succesiunea în timp a execuției unor procese). In această etapă sistemului \mathcal{S} i se asociază graful G' care materializează procesele și relațiile de constrângere inițiale dintre ele, conținând câte un arc pentru fiecare relație definită în sistem. Procesele se numerotează în mod arbitrar.

Graful G' al sistemului se prezintă în forma unui set de perechi de valori (P_i, P_j) , prezența fiecărei perechi precizînd relația $P_i < P_j$ între procesele P_i și $P_j \in \mathcal{S}$. Fiecare pereche de valori materializează un arc al grafului G' în următoarea interpretare: P_i este procesul sursă iar P_j procesul destinație al arcului asociat relației (fig.3.2.1.(a)).




Fig.3.2.1. Sistemul de procese și graful G' rezultat din condiții de proiectare.

O primă problemă care poate apare este aceea a sistemelor conținînd procese partajate. Astfel de sisteme pot fi transformate în sisteme echivalente care nu conțin procese partajate după cum se va arăta în §.3.4.5, astfel încît, în studiul determinării se pot aborda sistemele normale închise de procese.

In continuare se pune problema determinării închiderii tranzitive a relației \leq în sistemul \mathcal{S} , element deosebit de util în numerotarea proceselor și în determinarea grafului paralel maximal.

A.3.2.1. Algoritm pentru determinarea închiderii tranzitive a unei relații definite pe mulțimea proceselor unui sistem \mathcal{S} . Acest algoritm primește ca date de intrare un graf de precedența pentru un sistem $\mathcal{S} (\mathcal{P}, \leq)$ și furnizează la ieșire închiderea tranzitivă a relației \leq . În acest scop se identifică toate relațiile de precedență care există între perechile de procese ale sistemului.

Algoritmul presupune următorii pași:

1. Se alcătuieste tabloul GRAF care cuprinde toate arcele grafului sistemului \mathcal{S} . Spre exemplu pentru graful din fig.3.2.1(a) se obține următorul tablou: GRAF = (2,4)(2,7)(4,5)(4,7)(5,6)(5,8)(7,8)(7,3)(8,6)(3,6)(3,1)(6,1) (fig.3.2.1(b)(c)).

2. Se aplică procedura GRAFTRANZ (fig.3.2.3). În cadrul acestei proceduri se introduc pe rând elementele I ale tabloului GRAF în tabloul TRANZ cu indicele M2. Pentru fiecare element introdus se parcurg elementele tabloului TRANZ (indice J), verificând dacă procesul destinație al elementului recent introdus (TRANZ(.M2.)) se regăsește printre procesele sursă ale celorlalte elemente. În caz afirmativ se adaugă șirului TRANZ (dacă nu există) elementul format din procesul sursă al elementului M2 și procesul destinație al elementului J (procedura CAUTA 1), deoarece între aceste procese există o relație de precedență. Inserția se face cu ajutorul indicelui M1 care tot timpul mărchează sfârșitul tabloului TRANZ. Structura datelor aferente algoritmului apare în figura 3.2.2.

```

COMMON /M10/LU1 (:10:);
      NRPROCESE=0; NRRESURSE=1;
TYPE RELATIE=RECORD
      Sursa: INTEGER;
      Dest: INTEGER;
END;
C=ARRAY(1..M.) OF RELATIE;
ELEMENTSET OF 1..NRRESURSE;
T1=ARRAY(1..NRPROCESE.) OF ELEMENT;
VAR DERIM, GRAF1, GRAF, TRANZ, X, GRAFPARTO;
    CP, DP: T1;
    COMP: RELATIE;
    M1, M2, M3, N1, N2: INTEGER;
    T: BOOLEAN;
  
```

Fig.3.2.2. Structura datelor aferente algoritmilor.

Pentru exemplul precizat, în urma execuției procedurii GRAFTRANZ se obține următorul set de relații (închiderea tranzitivă): TRANZ = (2,4)(2,5)(2,7)(2,8)(2,3)(2,6)(2,1)(4,5)(4,7)(4,8)(4,6)(4,1)(4,3)(5,8)(5,6)(5,7)(7,8)(7,3)(7,6)(7,1)(8,6)(8,1)(3,6)(3,1)(6,1)(fig.3.2.4(a),(b)).

Pornind de la închiderea tranzitivă a relației \leq în sistemul \mathcal{S} obținută prin aplicarea algoritmului A.3.2.1, se renumerotează procesele în ordinea descrescătoare a numărului de relații în care sînt implicate,

realizându-se o sortare topologică a acestora. Ca urmare a acestei sortări se obține următoarea proprietate importantă: dacă P_i și P_j sînt două procese renumerotate pe baza sortării topologice și dacă

```

PROCEDURE CAUTA1 (COMP:RELATIE; VAR TRANZ:G; VAR T:BOOLEAN);
VAR GASIT:BOOLEAN; K:INTEGER;
BEGIN
  GASIT:=FALSE; K:=1; T:=FALSE;
  REPEAT
    IF COMP=TRANZ(.K.) THEN GASIT:=TRUE;
    K:=K+1
  UNTIL (K>M1) OR (GASIT);
  IF (K>M1) AND (NOT GASIT) THEN
    BEGIN
      M1:=M1+1; TRANZ(.M1.):=COMP; T:=TRUE
    END
  END

```

```

END;
PROCEDURE GRAFTRANZ (GRAF:G; VAR TRANZ:G);
VAR I,J:INTEGER;
BEGIN
  M1:=1; T:=FALSE; TRANZ(.1.):=GRAF(.1.);
  FOR I:=2 TO N1 DO
    BEGIN
      COMP:=GRAF(.I.); CAUTA1 (COMP, TRANZ, T);
      IF T THEN
        BEGIN
          M2:=M1;
          WHILE (M2<-M1) DO
            BEGIN
              J:=1;
              WHILE (.J<M2) DO
                BEGIN
                  IF TRANZ(.M2.).DEST=TRANZ(.J.).SURSA THEN
                    BEGIN
                      COMP.SURSA:=TRANZ(.M2.).SURSA;
                      COMP.DEST:=TRANZ(.J.).DEST;
                      CAUTA1 (COMP, TRANZ, T);
                    END;
                  J:=J+1;
                END;
              M2:=M2-1;
            END;
          M1:=M2+1;
        END;
    END;
  END;
END;


```

Fig.3.2.3. Procedura GRAFTRANZ pentru determinarea închiderii tranzitive a relației \leq .

(2,4)(2,5)(2,7)(2,8)(2,3)(2,6)(2,1)
 (4,5)(4,7)(4,8)(4,6)(4,1)(4,3)
 (5,3)(5,6)(5,1)
 (7,8)(7,3)(7,6)(7,1)
 (8,6)(8,1)
 (3,6)(3,1)
 (6,1)

	1	2	3	4	5	6	7	8
1	1	1	1	1	1	1	1	1
2		1	1	1	1	1	1	1
3			1	0	1	1	1	1
4				1	0	1	1	1
5					0	1	1	1
6						1	1	1
7							1	1
8								1

(1,2)(1,3)(1,4)(1,5)(1,6)(1,7)(1,8)
 (2,3)(2,4)(2,5)(2,6)(2,7)(2,8)
 (3,5)(3,6)(3,7)(3,8)
 (4,5)(4,7)(4,8)
 (5,7)(5,8)
 (6,7)(6,8)



	1	2	3	4	5	6	7	8
1	1							
2	1	1	1	1	1	1	1	1
3	1		1		1			1
4	1		1	1	1	1	1	1
5	1				1			1
6	1					1		1
7	1						1	1
8	1							1

PROCES	NR RELATII	NR NOU
1	0	0
2	7	1
3	2	6
4	6	2
5	3	4
6	1	7
7	4	3
8	2	3

Fig.3.2.4. Renumerotarea proceselor sistemului și reprezentarea închiderii tranzitive.

perechea $(P_i, P_j) \in G$, aceasta presupune implicit că $i < j$ [Kn 74].

Această proprietate simplifică mult căutările în tabelele de relații. Pentru exemplul considerat renumerotarea proceselor sistemului și reprezentarea închiderii tranzitive a relației \leq în sistemul \mathcal{P} apare în fig.3.2.4(o)(d)(e)(f).

Ca urmare a renumerotării proceselor, graful G' al sistemului devine cel din figura 3.2.6(a). De obicei acest graf are o structură mai complicată întrucât conține o serie de arcuri redundante. Se precizează că un arc (P, P') este redundant, dacă mai există un drum de la P la P' care conține mai mult de un arc. Pentru a găsi forma implementabilă cea mai simplă a unui sistem de procese a fost conceput următorul algoritmul

A.3.2.2. Algoritm pentru determinarea grafului minim de precedentă al unui sistem de procese.

Acest algoritm presupune cunoscut un set al relațiilor \leq dintre procesele unui sistem $\mathcal{P} (\mathcal{P}, \leq)$ (eventual închiderea tranzitivă a acestei relații) și determină graful de precedentă minim al sistemului eliminând relațiile redundante [r.3.1.1]. El constă din următorii pași

1. Se alcătuiește tabelul GPRIM al sistemului \mathcal{P} care cuprinde relațiile sistemului ordonate în ordinea descrescătoare a procesului sursă. Pentru graful din figura 3.2.6 (a) se obține următorul tablou: GPRIM = (7,8)(6,7)(6,8)(5,7)(5,8)(4,5)(4,7)(4,8)(3,5)(3,6)(1,2).

2. Se aplică procedura MINGRAF (fig.3.2.5) care pornind de la tabloul GPRIM identifică și elimină arcurile redundante construind un nou tabel GRAF1 care conține numai arcurile strict necesare reprezentării sistemului. În acest scop se analizează pentru fiecare element

```

PROCEDURA CAUTAZ (VAR GRAF1:G);
VAR I,J: INTEGER;
BEGIN
  I:=0;GASIT:=FALSE;
  REPEAT I:=I+1;
  IF COMP(GRAF(I,I)) THEN GASIT:=TRUE;
  UNTIL (I=N) OR (GASIT);
  IF GASIT THEN
    BEGIN FOR I:=I TO N2-1 DO
      BEGIN GRAF(I,I):=GRAF1(I,I+1);
        END;
      N2:=N2-1;
    END;
  UNTIL I=N;
PROCEDURA MINGRAF (GPRIM:G; VAR GRAF1:G);
VAR I,J: INTEGER;
BEGIN
  FOR I:=1 TO M1 DO
    GRAF1(I,I):=GPRIM(I,I); N2:=M1;
  FOR I:=2 TO M1 DO
    BEGIN J:=1;
      WHILE (J=M1) DO
        BEGIN
          COMP.SURSA:=GPRIM(I,I).SURSA;
          IF GPRIM(I,I).DEST=GPRIM(I,J).SURSA THEN
            BEGIN
              COMP.DEST:=GPRIM(I,J).DEST;
              CAUTAZ(GRAF1);
            END;
          J:=J+1;
        END;
      END;
    END;
  END;

```

Fig.3.2.5.Procedura pentru aflarea grafului minim de precedentă

(arc) I al tabloului GPRIM, dacă procesul său destinație se regăsește printre procesele sursă ale celorlalte elemente J. Dacă acest lucru e adevărat se elimină din tabel (dacă există) relația formată din procesul sursă al elementului I și procesul destinație al elementului J, deoarece între cele două procese există un alt drum format din mai mulți pași, deci e un arc redundant. Deoarece eliminarea se face prin mutarea elementelor (procedura CAUTA2-fig.3.2.5) în prealabil tabloul GPRIM se mută în tabloul GRAFI asupra căruia se execută modificările. Structura datelor algoritmului apare în fig.3.2.2. Aplicând iterativ algoritmul descris va rezulta graful minim de precedență al sistemului \mathcal{S} (fig.3.2.6 (b),(c),(d)).




Fig.3.2.6. Graful minim de precedență al sistemului \mathcal{S} .

Această formă a grafului direct implementabilă este utilizabilă și în studiul determinării sistemului.

În concluzie în vederea determinării grafului minim de precedență se procedează astfel:

- M.3.2.1. 1. Se realizează graful G' al sistemului.
2. Se determină închiderea tranzitivă a relației de precedență definite în sistem aplicând A 3.2.1.
3. Se renumerează procesele conform ordonării lor topologice.
4. Se determină graful minim de precedență aplicând A 3.2.2.

B. În studiul determinării se pornește de la teorema T3.2.1, care precizează că un sistem care conține procese mutual neinterferente este un sistem determinat (D.3.2.1). Reluând definiția proceselor mutual neinterferente (D.3.2.2) se poate observa că studiul determinării se restrânge la submulțimea proceselor independente ale

sistemului, întrucît procesele între care există relația \prec sînt prin definiție neinterferente. Mulțimea perechilor proceselor independente se găsește simplu din matricea tranzițiilor corespunzătoare închiderii tranzitive, și anume sînt procesele care au 0 în această matrice (fig.3.2.4(d)). În exemplul prezentat, procese independente sînt perechile (3,4)(4,6)(5,6).

Teorema T.3.2.2 precizează că într-un sistem determinat procesele sistemului pot fi neinterpretate, cu condiția să le cunoaștem domeniul. Rezultă că nu este necesar să se cunoască funcțiile proceselor (f_p) ci doar domeniul și codomeniul acestora relativ la mulțimea resurselor considerate. Domeniul și codomeniul se pot determina din condițiile de proiectare.

Rezultă că pînă la demonstrarea determinării unui sistem de procese concurente mai rămîne de verificat dacă pentru perechile (P,P') de procese independente ale sistemului se verifică cerința 2° din D.3.2.2: $C_P \cap C_{P'} = C_P \cap D_{P'} = D_P \cap C_{P'} = \emptyset$, lucru ușor de făcut. Dacă pentru toate perechile de procese independente această relație se verifică, rezultă că procesele independente sînt mutual neinterferente și deci sistemul este determinat (conform T.3.2.1).

În consecință se propune următoarea manieră de lucru:

- M3.2.2. 1. Pornind de la graful minim al sistemului determinat prin M3.2.1, se aplică A.3.2.1 pentru a se determina închiderea tranzitivă.
2. Din închiderea tranzitivă (reprezentată matricial) se stabilesc perechile de procese independente.
3. Pentru aceste procese se precizează din condițiile de proiectare domeniile și codomeniile relativ la mulțimea resurselor luate în considerare.
4. Se verifică pentru perechile de procese independente îndeplinirea relației [r.3.2.1] ;
 $C_P \cap C_{P'} = C_P \cap D_{P'} = D_P \cap C_{P'} = \emptyset$.

Dacă relația se verifică pentru toate perechile de procese, rezultă că sistemul este determinat.

Dacă se constată faptul că un sistem este nedeterminat, între perechile de procese independente care nu îndeplinesc [r.3.2.1] se introduce o relație de precedență, aceasta conducînd la determinarea sistemului.

C. O problemă de maximă importanță pentru sistemele de procese concurente timp-real, este cea referitoare la determinarea grafului paralel maximal al unui sistem de procese în care constrîngerile de precedență sînt stabilite din considerente de determinare. Se propune


în acest sens următorul algoritm:

A.3.2.3. Algoritm pentru determinarea grafului paralel maximal al unui sistem \mathcal{S} determinat de procese. Se presupune că sistemul determinat se prezintă în forma unui graf G . Se presupune de asemenea că procesele sistemului partajează un set de m resurse cunoscute și că se cunosc domeniile și codomeniile proceselor relativ la aceste resurse. Un domeniu (codomeniu) se prezintă în forma unui element a cărui structură precizează resursele aferente procesului cărui a fi este asociat. Spre exemplu fie sistemul \mathcal{S} , care are graful G și ale cărui procese partajează resursele $\mathcal{R} = \{R_1, R_2, R_3, R_4, R_5\}$ ca în figura 3.2.7.

Algoritm pentru aflarea grafului paralel maximal presupune următorii pași:

1. Se aplică

algoritm A.3.2.1, pentru determinarea închiderii tranzitive a relației de precedență \prec pentru sistemul $\mathcal{S} = (\mathcal{P}, \prec)$ de n procese. Ca rezultat al aplicării algoritmului vom obține tabloul TRANZ (fig.3.2.4(e))



	IN DOMENIUL PROCESELOR	IN CODOMENIUL PROCESELOR
R1	1,2,7,8	4
R2	1,7	5
R3	3,4,8	1
R4	3,4,5,7	2,7
R5	6	3,6,8

(b)

Fig.3.2.7. Graful G al sistemului și partajarea resurselor.

2. Din condiții de proiectare se stabilește repartizarea resurselor. Considerând că avem 5 resurse, repartizarea acestora se prezintă ca în figura 3.2.7(b). Pornind de la repartizarea resurselor se alocațiese tabelele CP și DP care au respectiv câte un element de forma $CP(I) = (R_1, R_2, R_3, R_4, R_5)$ pentru fiecare proces al sistemului. R_j ia valoarea j sau 0 după cum resursa se găsește sau nu în codomeniul (domeniul) procesului I . Pentru situația anterior prezentată tabelele CP și DP apar în figura 3.2.8.

3. Se aplică procedura MAXPAR pentru determinarea grafului maximal paralel (determinarea setului X de relații \prec) fig.3.2.9. Structura datelor utilizate în cadrul procedurii apare în fig.3.2.2. În cadrul acestui algoritm se urmărește detectarea acelor perechi de procese care satisfac [r.3.2.2]. În acest scop, în procedura MAXPAR pentru fiecare proces I al sistemului se fac următoarele:

	I	CP(I)				
P1	1	0	0	3	0	0
P2	2	0	0	0	4	0
P3	3	0	0	0	0	5
P4	4	1	0	0	0	0
P5	5	0	2	0	0	0
P6	6	0	0	0	0	5
P7	7	0	0	0	4	0
P8	8	0	0	0	0	5

R1 R2 R3 R4 R5

CP = (0,0,3,0,0) (0,0,0,4,0) (0,0,0,0,5) (1,0,0,0,0)
 (0,2,0,0,0) (0,0,0,0,5) (0,0,0,4,0) (0,0,0,0,5)

DP = (1,2,0,0,0) (1,0,0,0,0) (0,0,3,4,0) (0,0,3,4,0)
 (0,0,0,4,0) (0,0,0,0,5) (1,2,0,4,0) (1,0,3,0,0)

	I	DP(I)				
P1	1	1	2	0	0	0
P2	2	1	0	0	0	0
P3	3	0	0	3	4	0
P4	4	0	0	3	4	0
P5	5	0	0	0	4	0
P6	6	0	0	0	0	5
P7	7	1	2	0	4	0
P8	8	1	0	3	0	0

R1 R2 R3 R4 R5

Fig.3.2.8. Alcătuirea tabelelor CP și DP.

a) Se verifică realizarea relației $C_P \cap C_{P_i}$. Pentru aceasta se caută resursele ce aparțin codomeniului C_P al procesului I și se verifică dacă aceste resurse apar în codomeniile C_{P_j} ale proceselor J următoare lui I, deoarece conform sortării topologice procesul I poate fi în relația \prec numai cu procese cu număr mai mare ca el. Se alcătuesc perechi avînd pe I ca proces sursă și pe J ca proces destinație și se verifică dacă relația (I,J) aparține tabloului TRANZ (procedura CAUTA3). În caz afirmativ relația (I,J) este o relație \prec' , ea aparține deci lui X și se trece în tabloul X, care este tabloul ce conține relațiile de tip \prec' . În caz negativ relația se neglijează deoarece $I \not\prec J$.

b) Se verifică într-o manieră asemănătoare realizarea relației $C_P \cap D_{P_i}$. Pentru aceasta se caută resursele ce aparțin codomeniului C_P al procesului I și se verifică dacă ele nu apar printre resursele domeniiilor D_{P_j} ale proceselor J următoare lui I. În continuare se trece la completarea tabloului X ca și în cazul a.

c) Se verifică realizarea relației $D_P \cap C_{P_i}$. În acest scop se caută resursele ce aparțin domeniului D_P al procesului I printre resursele codomeniilor C_{P_j} ale celorlalte procese. Se trece și aici la completarea tabelului X dacă este cazul.

Procedura MAXPAR furnizează la ieșire tabloul X care conține toate relațiile \prec' care satisfac [r.3.2.1] (fig.3.2.10(a),(b),(c)).

4. Se aplică tabelului X, algoritmul A.3.2.2 pentru determinarea grafului minim de precedență pentru un sistem de procese. În cadrul algoritmului se elimină relațiile redundante și ceea ce rămîne

este tabloul MAXPAR care materializează graful sistemului paralel maximal echivalent cu \mathcal{S} , graf care apare în figura 3.2.10(d),(e); (f).


```
PROCEDURE CAUTA3 (TRANZ:G; VAR X :G);
VAR GASIT: BOOLEAN; I, K: INTEGER;
BEGIN
  K:=0; GASIT:=FALSE;
  REPEAT K:=K+1;
    IF COMP=TRANZ(.K.) THEN GASIT:=TRUE;
  UNTIL (K=M1) OR GASIT;
  IF GASIT THEN
    BEGIN
      GASIT:=FALSE;
      FOR I:=1 TO M3 DO
        BEGIN
          IF COMP=X(.I.) THEN GASIT:=TRUE;
        END;
      IF NOT GASIT THEN
        BEGIN
          M3:=M3+1; X(.M3.):=COMP;
        END;
    END;
END;
PROCEDURE MAXPAR (CP, DP: T1; TRANZ:G; VAR X:G);
VAR I, I1, J, K: INTEGER;
BEGIN
  M3:=0;
  FOR I:=1 TO NRPROCESE DO
    BEGIN
      FOR J:=1 TO NRRESURSE DO
        BEGIN
          IF J IN CP(.I.) THEN
            BEGIN
              I1:=I+1;
              FOR K:=11 TO NRPROCESE DO
                BEGIN
                  IF J IN CP(.K.) THEN
                    BEGIN
                      COMP.SURSA:=I; COMP.DEST:=K;
                      CAUTA3 (TRANZ, X)
                    END;
                END;
            END;
        END;
      END;
      FOR J:=1 TO NRRESURSE DO
        BEGIN
          IF J IN DP(.I.) THEN
            BEGIN
              I1:=I+1;
              FOR K:=11 TO NRPROCESE DO
                BEGIN
                  IF J IN DP(.K.) THEN
                    BEGIN
                      COMP.SURSA:=I; COMP.DEST:=K;
                      CAUTA3 (TRANZ, X)
                    END;
                END;
            END;
        END;
      END;
      FOR J:=1 TO NRRESURSE DO
        BEGIN
          IF J IN DP(.I.) THEN
            BEGIN
              I1:=I+1;
              FOR K:=11 TO NRPROCESE DO
                BEGIN
                  IF J IN CP(.K.) THEN
                    BEGIN
                      COMP.SURSA:=I; COMP.DEST:=K;
                      CAUTA3 (TRANZ, X)
                    END;
                END;
            END;
        END;
      END;
    END;
  END;
END;
```

Fig.3.2.9. Procedura MAXPAR.

(1,3)(1,4)(1,8)(1,5)
 (2,7)(2,3)(2,4)(2,5)
 (3,7)(3,8)
 (4,6)(4,8)(4,7)
 (5,7)
 (6,8)

(a)

	1	2	3	4	5	6	7	8
1								
2								
3								
4								
5								
6								
7								
8								




(c)

(1,3)(1,4)(1,5)
 (2,2)(2,4)(2,5)
 (3,6)(3,7)
 (4,7)(4,8)
 (5,7)
 (6,8)

(d)

	1	2	3	4	5	6	7	8
1								
2								
3								
4								
5								
6								
7								
8								



(f)

Fig.3.2.10. Graful maximal paralel și forma sa minimă.

În concluzie pentru determinarea grafului maximal paralel se procedează astfel.

- M.3.2.3. 1. Se determină graful minim de precedență conform lui M3.2.1.
2. Se aplică algoritmul A3.2.3 care determină graful maximal paralel.

Sistemul obținut în această manieră este un sistem direct implementabil.

3.3. Coordonarea proceselor

După cum s-a precizat în § 2.4.3 coordonarea sau interacțiunea de nivel inferior este acea formă de interacțiune interprocese în care comunicarea se realizează în mod direct prin intermediul unor variabile partajate.

Comunicarea directă se referă la faptul că procesele comunică în mod direct modificând în mod asincron conținutul unor resurse, zone sau date comune (globale), numite variabile partajate. Problema care se pune în aceste condiții este de a proteja variabilele partajate de accesul simultan al mai multor procese, cu alte cuvinte de a coordona accesul proceselor la variabilă.

Pentru a realiza acest lucru sînt necesare două tipuri de sincronizări: excluziunea mutuală și sincronizarea de condiție.

A. Excluziunea mutuală presupune o astfel de coordonare a acceselor la o variabilă partajată, încît ea să nu fie niciodată utilizată de mai mult decît un singur proces la un moment dat. În acest caz excluziunea mutuală trebuie să asigure tratarea unei secvențe de instrucții (accesul la variabila partajată) ca o operație indivizibilă. O astfel de secvență de instrucții (acces) care trebuie să apară în execuție ca o operație indivizibilă se numește regiune critică. În

acest context, termenul de exclusiune mutuală este legat de execuția exclusiv mutuală a secțiunilor critice care se referă la o aceeași variabilă partajată. Trebuie precizat că efectele execuției paralele a proceselor (multiprogramare sau multiprelucrare) sînt direct observabile în cazul în care procesele în cauză modifică o variabilă partajată. În astfel de cazuri, în absența coordonării, un proces poate utiliza prin intermediul acestei variabile rezultatele intermediare produse de execuția incompletă a unui alt proces. Dacă două sau mai multe procese nu au variabile comune, atunci execuția lor nu este necesar să fie mutual exclusivă. Un exemplu de exclusiune mutuală îl constituie o bancă de date referitoare la starea meteorologică momentană. La aceste date au acces mai multe procese concurente care le pot actualiza (institutele meteorologice) sau le pot consulta (beneficiari). Fiecare proces de actualizare se exclude mutual cu orice alt proces, fie de actualizare fie de consultare. Pe de altă parte, procesele de consultare nu se exclud între ele. În termenii precizați în § 3.1, exclusiunea mutuală poate fi definită astfel.

D 3.3.1. Fie $\alpha = e_1 e_2 \dots e_k$ o secvență de execuție parțială a sistemului de procese $\mathcal{S} = (\mathcal{P}, \prec)$. Se spune că procesul P_i este activ după α dacă $e_j = P_i$ pentru un j oarecare, ($1 \leq j \leq k$ și $e_i \neq P_j$) pentru orice j , $i < j \leq k$. Procesele P_1 și P_2 se exclud mutual în α dacă și numai dacă cel mult unul din procesele P_1 și P_2 este activ după fiecare prefix al lui α .

Luînd în considerare caracteristicile proceselor timp-real în care ce urmează ne vor avea în vedere două procese ale căror programe conțin câte o secțiune critică prin care procesele au acces la o variabilă partajată. Aceste procese sînt considerate ca fiind ciclice (Fig.3.3.1). Sînt valabile următoarele ipoteze:

1) Accesul la variabila partajată sînt realizate cu operații indivizibile. Referirile simultane sînt secvențializate într-o ordine arbitrară de către mecanismul de sincronizare.

2) Secțiunile critice nu pot avea asociate priorități.

3) Vitezele relative ale proceselor sînt necunoscute.

4) Un program poate fi oprit înafara regiunii sale critice.




Fig.3.3.1. Procese ciclice cu secțiuni critice.

Pentru a implementa exclusiunea mutuală, mecanismele de sincronizare trebuie să îndeplinească următoarele cerințe:

1) Un proces al cărui program se execută înafara regiunii sale critice, nu poate fi blocat de un alt proces care intră în regiunea sa critică.

2) Mecanismul de sincronizare trebuie să evite formarea unei bule de tipul „după dumneavoastră” la intrarea unor procese în regiunea critică, care amână la nesfârșit decizia de acces (blocaje nedefinite).

3) Mecanismul de sincronizare trebuie să fie „principal” [AS83]. Aceasta presupune că nici un proces nu poate fi întârziat pentru totdeauna datorită unei condiții care se repetă infinit de des, prin selecția preferențială a regiunii critice a unui alt proces care o tratează.

B. Sincronizarea de condiție. Coordonarea proceselor concurente este necesară și în cazul în care variabila partajată la care procesele au acces se referă la o stare improprie execuției unei operații particulare. Orice proces care încearcă să execute o astfel de operație este întârziat, pînă cînd starea variabilei se va schimba, ca rezultat al acțiunii altor procese care execută operații asupra ei. Deoarece în acest caz variabila partajată este o condiție, acest tip de sincronizare se va numi sincronizare de condiție.

Un exemplu de sincronizare de condiție apare cînd, un proces „producător” încearcă să execute o operație de depozitare într-un buffer (variabilă partajată) care este plin. Acest proces trebuie întârziat pînă cînd în buffer va fi creat spațiu disponibil de către alte procese „consumatoare”.

Un alt exemplu de sincronizare de condiție îl constituie întârzierea unui proces de tratare a unui eveniment asincron (întrerupere, semnal de timp, etc.) pînă la apariția efectivă a evenimentului.

Excluziunea mutuală și sincronizarea de condiție pot fi implementate în două moduri:

a) de către procesele concurente care utilizează variabile globale pentru coordonare. În acest caz fiecare proces implicat conține mecanisme proprii de coordonare (autocoordonare)

b) de către sistemul de operare aferent aplicației, caz în care coordonarea este realizată în mod centralizat pe baza unor convenții prestabilite de semnalizare între procesele concurente și sistemul de operare (coordonare centralizată).

În continuarea acestui paragraf vor fi analizate mai multe maniere de implementare a coordonării respectiv mai multe mecanisme de sincronizare. Se precizează că această analiză este strict limitată

la mecanismele fundamentale de nivel coborât care prezintă interes din punctul de vedere al proiectantului de SØ.

3.3.1. Mecanisme de sincronizare utilizate în autocoordonare

O manieră de implementare a sincronizării în autocoordonare, constă în poziționarea și testul unei variabile partajate. Această metodă este rezonabilă pentru implementarea sincronizării de condiție dar nu și pentru exoluțiunea mutuală. Pentru a semnaliza o condiție un proces poziționează o variabilă partajată, un alt proces care așteaptă realizarea acestei condiții testează această variabilă pînă cînd găsește valoarea dorită. Această tehnică de întîrziere prin testare repetată se numește „așteptare activă” (busy-waiting) [Pa82]. Ea poate fi utilizată și în implementarea exoluțiunii mutuale dar nu în mod direct ci în forma unor protocoale speciale care să asigure realizarea cerințelor impuse acesteia. Aceste protocoale sînt utilizate în cadrul fiecărui proces, la intrarea și ieșirea din regiune critică. Există mai multe metode propuse în acest scop [CD73], [Sh74], [We77b], [An79a], [Ho83], [AS83]. Dintre acestea se va prezenta soluția propusă de matematicianul olandez Dekker. În acest scop se definește o variabilă partajată RIND care va fi inițializată pe 1 sau 2 (RINDUL-MEU sau RINDUL-LUI) și două variabile SOLICIT(1) și SOLICIT(2) care se inițializează pe fals. Fiecare din procesele 1 și 2 au cîte două variabile locale „EU” și „CELALALT” care sînt inițializate pe 1 și 2, pentru procesul 1 și pe 2 și 1, pentru procesul 2. Algoritmul este următorul:

A 3.3.1. Protocolul de intrare în regiunea critică:

```
BEGIN
    SOLICIT(EU) := true;
    RIND := RINDUL-LUI
    REPEAT
        UNTIL NOT SOLICIT(CELALALT) OR (RIND=RINDUL-
            MEU)
END;
```

Protocolul de ieșire din regiunea critică:

```
BEGIN
    SOLICIT (EU) := false;
END;
```

Se demonstrează că acest algoritm satisface cele trei cerințe (§ 3.3) impuse unui mecanism de sincronizare [Ho83], [AS83].

Protocoalele de intrare și ieșire pot fi simplificate dacă procesorul (procesoarele) dispun de o instrucție de tipul „testează și poziționează” care implementează prin cablaj două referiri la

memorie ca o operație indivizibilă [Ju77]. Spre exemplu dacă se dorește testarea și modificarea variabilei partajate booleene FANIØN, este necesar să i se asocieze o altă variabilă FØST-FANIØN și să se aplice o astfel de instrucție. Efectul va fi următorul:

- instrucția TESTEAZA SI MODIFICA (FANIØN, FØST-FANIØN):

secvența indivizibilă { (1) FØST-FANIØN:=FANIØN; { valoarea veche a fanionului și atribuie variabilei FØST-FANIØN }
(2) FANIØN:=true; { se modifică și adevărat valoarea lui FANIØN }.

Utilizând o variabilă partajată booleană ØCUPAT și o variabilă locală fiecărui proces (FØST-ØCUPAT), excludiunea mutuală se poate implementa astfel:

A.3.3.2. Protocolul de intrare în secțiunea critică.

BEGIN

REPEAT

TESTEAZA SI MODIFICA (ØCUPAT, FØST-ØCUPAT);

UNTIL NOT FØST-ØCUPAT;

END;

Protocolul de ieșire din secțiunea critică.

ØCUPAT = false ;

Sînt valabile următoarele observații:

1) Ambii algoritmi pot fi generalizați pentru mai multe procese; în acest caz A.3.3.1 se complică și mai mult, în timp ce A.3.3.2 rămîne nemodificat.

2) A.3.3.2 nu este implementabil pe sisteme cu /u procesoare, deoarece pînă în prezent, acestea nu implementează instrucții de tipu „testează și modifică”.

3) Metodele de implementare ale mecanismelor de sincronizare bazat pe tehnica „așteptării active” au două mari dezavantaje

a) sînt dificil de proiectat, de înțeles și de utilizat

b) risipesc timpul de execuție al procesorului.

Datorită acestor motive, autocoordonarea nu este indicată ca metodă de implementare a coordonării în sistemele de procese timp-rea

3.3.2. Mecanisme de sincronizare utilizate în coordonarea centralizată. Conceptul de "monitor monolitic"

Mecanismele de sincronizare ce vor fi prezentate în continuare fac parte din categoria celor utilizate în coordonarea centralizată. Esența acestor tehnici de sincronizare constă din faptul că procesele nu se sincronizează în mod direct; toate coordonările sînt rezolvate în mod centralizat de către SØ.

O metodă simplă și eficientă de rezolvare a asincronismelor, implementabilă prin proiectare în SØ, se bazează pe conceptul de monitor monolitic [Ho83].

Preluând sarcinile coordonării centralizate, un SØ este confruntat cu numeroase situații critice pe care trebuie să le rezolve cu prioritate, în regim de operații indivizibile, uneori în intervale precizate de timp și fără să fie întrerupt (spre exemplu actualizarea bazei proprii de date sau tratarea unei întreruperi). Pentru a rezolva astfel de situații procesorul utilizează tehnica monitorului monolitic. Această tehnică se bazează pe dezactivarea/activarea IT.

M.3.3.1. Fiecare apel sistem (provenind de la procese) sau întrerupere (provenind de la orologiu, dispozitive periferice sau exterior) dezactivează întreruperile. Rutinele SØ se execută într-un regim special cu întreruperile dezactivate ferite de posibilitatea de a fi întrerupte. Acest regim este părăsit de îndată ce se revine într-un proces utilizator prin funcția de planificare.

Metoda monitorului monolitic este avantajoasă datorită simplității și posibilității de a trata eficient evenimente asincrone. Cu ajutorul ei se poate implementa direct excluderea mutuală și indirect sincronizarea de condiție. De regulă însă, monitorul monolitic nu este utilizat în mod direct, ci ca și mecanism fundamental de sincronizare în implementarea unor primitive de sincronizare mai complexe (bazate pe semnale sau mesaje).

Monitorul monolitic are însă două dezavantaje:

1) Execuția oricărei rutine a SØ presupune dezactivarea întreruperilor tuturor dispozitivelor. Aceasta înseamnă că dispozitivele nu pot primi în această perioadă noi comenzi, lucru care în unele situații nu poate fi acceptat. Pentru unele dispozitive, în special cele care lucrează în timp-real, dacă răspunsurile sînt prea lente se pot pierde informații. Din acest motiv, monitorul monolitic trebuie utilizat cu discernămint, doar în acele părți ale SØ care reclamă în mod absolut necesar acest lucru. De obicei aceste părți sînt concentrate în nucleul (Kernel-ul) sistemului (§ 4.3.1).

2) Un al doilea dezavantaj rezidă în faptul că monitorul monolitic trebuie să conțină o bază de date completă, privitoare la toate resursele sistemului. Dimensiunile și complexitatea acesteia pot deveni prohibitive.

Cu toate neajunsurile, metoda monitorului monolitic, utilizată în anumite contexte structurale, rămîne o metodă de bază în rezolvarea aspectelor legate de excluderea mutuală cu atît mai mult cu cît majoritatea μ P-lor implementează instrucții specializate de dezactivare a IT.

3.3.3. Extinderea conceptului de monitor monolitic.

Mecanismul PHS

Conceptul de monitor monolitic, rezolvă în mod corespunzător problema sincronizării proceselor prin intermediul SØ pentru sisteme de calcul monoprosesor. El devine însă inefficient în cadrul sistemelor multiprosesor. În continuare se va prezenta o metodă originală de extindere a acestui concept pentru sisteme multiprosesor slab cuplate prin intermediul unei memorii comune, sisteme care se încadrează în arhitectura propusă în § 2.2.3. În memoria comună se păstrează variabilele partajate utilizate pentru comunicarea între procese aparținând unor procesoare diferite. Procesele au acces normal direct la memoria comună în regim de actualizare și consultare. Pentru a rezolva însă problema accesului exclusiv este necesară implementarea unui mecanism specializat (protecție hard-soft) [Cr82],[CP82],[CG83]. În condițiile în care apar mai multe cereri de acces simultan la memoria comună, de la procese aparținând unor procesoare diferite, excluderea mutuală a acestora se rezolvă printr-o schemă hardware de arbitrare a cererilor, care dă câștig de cauză la un moment dat, unui singur procesor.

Această schemă rezolvă în mod elegant problemele accesului la memoria comună în regim de consultare nu însă și cele ale regimului de actualizare, deoarece un acces câștigat, poate fi pierdut înainte ca procesorul respectiv să-și fi terminat modificările.

M 3.3.2. Pentru a preveni acest fapt s-a introdus un regim special de acces la memoria comună. Trecerea în regimul special de acces se face prin program la inițiativa unui procesor. Regimul special nu conferă procesorului nici un spor de prioritate înainte de câștigarea accesului. După câștigarea acestuia însă, nici un alt procesor nu mai primește dreptul de a citi sau de a scrie în memoria comună, pînă ce procesorul care o utilizează exclusiv, renunță la regimul special. Pentru a rezolva însă în mod complet problema propusă, acest regim trebuie combinat cu un mecanism de protecție software. În acest scop, fiecărei zone partajate i se asociază un index de zonă boolean care poate lua valorile „liber” sau „ocupat”. Mecanismul complet PHS constă din două funcții de sincronizare bazate pe următorul algoritm:

A 3.3.3. Funcția ACCES;
BEGIN

```
    REPEAT
      REPEAT
        UNTIL INDEX-ZONA = LIBER;
      SOLICIT REGIM SPECIAL;
      IF INDEX-ZONA = OCUPAT THEN RENUNT REGIM SPECIAL;
      UNTIL INDEX-ZONA = LIBER;
      INDEX-ZONA := OCUPAT;
      RENUNT REGIM SPECIAL
    END;
```

```
Funcția ELIB;  
BEGIN  
  SOLICIT REGIM SPECIAL;  
  INDEX-ZONA: = LIBER;  
  RENUNT REGIM SPECIAL  
END;
```

Se observă că mecanismul PHS este o extindere generalizată a conceptului de monitor monolitic. Mecanismul are în principiu aceleași avantaje și aceleași dezavantaje ca și monitorul monolitic. În plus s-a încercat însă, ca prin proiectare, să blocheze cât mai puțin memoria comună, fiind preferat un regim de testare repetată din partea procesoarelor solicitante. Acest mecanism va fi utilizat în implementarea SØTR ca un submecanism al monitorului monolitic pentru acele secțiuni critice ale SØ care au nevoie de acces la variabile partajate din memoria comună a sistemului multi μ P. Se impune însă o utilizare atentă și numai în condiții de strictă necesitate.

Cu toată simplitatea și avantajele pe care le presupune, tehnica „monitorului monolitic” nu oferă suficiente facilități pentru a fi în măsură să asigure necesitățile de coordonare a unor procese în cadrul unui sistem TR. Ea rămâne însă valabilă ca o tehnică utilizată în executivele timp-real pentru implementarea simplă a excluderii mutuale, ca element fundamental al unor mecanisme de sincronizare mai complexe. ⁷

3.3.4. Semafoare

Unul dintre mecanismele fundamentale de sincronizare a proceselor concurente care satisface cerințele unui executiv TR îl constituie semaforul preconizat de către Dijkstra [Di68a], [Di68b] și definit astfel:

D.3.3.2. Un semafor este o variabilă partajată s , avînd o valoare întreaga nenegativă, asupra căreia se definesc două operații: P și V. P(s) întîrzie procesul care o execută într-o listă de așteptare pînă cînd $s > 0$, iar apoi execută $s := s - 1$. V(s) execută $s := s + 1$ și eliberează ^{un proces} din lista de așteptare [AS83].

În lucrarea de față se va considera în general aceeași definiție pentru semafor, cu precizarea că variabila partajată poate să aibă orice valoare, inclusiv valori negative (semafor generalizat extins) [Cr80]. În aceste condiții, precizînd că PROCES execută operațiile P(s) și V(s) asupra semaforului s vom avea:

```

P(s) :  s := s - 1 ;
        IF s < 0 THEN BLOCHEAZA (PROCES)
        ELSE CONTINUA (PROCES);
    
```

```

V(s) :  s := s + 1
        IF s <= 0 THEN ELIBEREAZA (PROCES-DIN-LISTA);
        CONTINUA (PROCES);
    
```

Semaforul poate fi inițializat cu orice valoare întreagă. Operațiile P și V sînt indivizibile. Cînd $s \leq 0$ se spune că semaforul lucrează în regim de blocare, iar valoarea s precizează numărul de procese aflate în lista de așteptare a semaforului (blocate în semafor). Acest număr este util în rezolvarea blocărilor infinite care ar putea fi generate de evenimente excepționale (spre exemplu abortarea unui proces).

Proprietatea de „principialitate” a mecanismului, adică aceea că un proces să nu rămînă infinit blocat într-un semafor se asigură teoretic dacă numărul de operații V executate asupra semaforului este suficient. În practică acest aspect este rezolvat dacă se asigură o egalitate strictă între numărul de operații P și numărul de operații V care se execută asupra unui semafor aflat în regim de blocare.

Semafoarele sînt unelte foarte generale, larg utilizate în rezolvarea problemelor de sincronizare [Ha74],[PC80],[JP81a],[JP81b],[KJ82]. În acest sens în continuare se furnizează cîteva metode de utilizare a lor.

M.3.3.3. Implementarea exclusiunii mutuale cu ajutorul semafoarelor se realizează asociind variabilei partajate un semafor S cu valoarea inițială 1 și realizînd la intrarea în fiecare secțiune critică care se referă la acea variabilă, o operație P asupra lui S iar la ieșire o operație V(S). (Fig.3.3.2).

S 1 (inițial)

M.3.3.4. Implementarea sincronizării de condiție se realizează atașînd la variabila partajată care reprezintă condiția, un semafor care să realizeze sincronizarea.




Fig.3.3.2. Implementarea exclusiunii mutuale.

Valoarea inițială a semaforului este 0. Procesul care se sincronizează face un P pe acest semafor, procesul care actualizează condiția face un V. Acest mecanism se numește sincronizare simplă (asimetrică) și poate fi utilizat în tratarea întreruperilor (fig.3.3.3a) (vezi § 4.3.2). Se mai admite și un alt gen de sincronizare și anume sincronizarea simetrică (fig.3.3.3(b)).




Fig.3.3.3. Implementarea sincronizării de condiție.

Observație. Deoarece ne aflăm în domeniul aplicațiilor TR care în general presupun procese oclpice, activate de anumite semnale, interblocarea (§ 3.6.) nu poate să apară, deoarece procesele practic nu se termină. Condiția necesară este ca să existe un proces inițiator (care să facă prima operație V).

M 3.3.5. Semafoarele generalizate extinse pot fi utilizate cu eficiență pentru sincronizarea de condiție în cazul alocării resurselor. Altfel, fiecărui tip de resursă i se asociază câte un semafor care are ca valoare inițială, numărul de unități disponibile ale resursei. Operațiile de alocare se traduc prin operații P iar cele de eliberare prin operații V asupra semaforului specific.

Această metodă asigură atât evidența utilizării resurselor cât și mecanismul de sincronizare aferent. Este recomandabilă atât prin eficiență cât și prin simplitate.

Problema esențială care se pune la implementarea semafoarelor este legată de realizarea indivizibilității operațiilor P și V. În acest scop se poate folosi mecanismul bazat pe „așteptarea activă” (A.3.3.1 sau A.3.3.2) sau monitorul monolitic (M3.3.1). Metoda presupusă a fi utilizată în această lucrare se bazează pe implementarea operațiilor P și V cu și rutine ale nucleului SØ care lucrează în regim de monitor monolitic (vezi § 5.2).

3.3.5. Semafoare speciale

Conceptul de semafor generalizat poate fi extins și pentru sisteme multiprocesor [Cr82], [CP82], [PP83a], [CG83]. Un astfel de semafor care poate sincroniza activitatea unor procese aparținând unor procesoare diferite se va numi semafor special. Contextul în care se definește acest semafor este cel al sistemelor multiprocesor slab cuplate prin memorie comună precizat în § 2.2.3. Se subliniază faptul că fiecare procesor dispune înafara memoriei comune, de o memorie proprie în care are acces exclusiv.

Semafoarele speciale coincid din punct de vedere funcțional cu semafoarele generalizate extinse. Din punctul de vedere al definiției și implementării apar însă unele particularități generate în principal de faptul că nici un procesor nu are acces la memoria privată a unui alt procesor. Astfel:

a) Semafoarele speciale se păstrează în memoria comună a sistemului. b) Lista de așteptare a proceselor blocate într-un astfel de semafor se păstrează de asemenea în memoria comună.

b) Operațiile P și V efectuate asupra unui astfel de semafor se implementează în mod diferit față de cele uzuale, necesitând prezența unui sistem de întreruperi interprocesoare. Cu toate acestea în cadrul sistemului, rutinele P și V vor fi concepute unitar, astfel încât utilizatorul să nu sesizeze nici o diferență între un semafor obișnuit și unul special.

d) Implementarea semafoarelor speciale necesită prezența unui mecanism special destinat rezolvării accesului exclusiv la memoria comună; este vorba de mecanismul PHS prezentat.

În rest datorită identității lor funcționale, toate cele precizate în legătură cu posibilitățile de utilizare a semafoarelor normale sînt valabile și pentru semafoarele speciale.

3.4. Cooperarea proceselor

Cooperarea sau interacțiunea de nivel superior este acea formă de interacțiune în care comunicarea se realizează prin intermediul transmiterii mesajelor [An79b], [Ba81]. Mesajul își are originea în conceptul de semafor a cărui mecanism de sincronizare a fost completat cu un mecanism de transmitere a datelor. Astfel mesajul este o structură mai complexă care prin operații specifice permite atât transmiterea unor informații între procese concurente cît și sincronizarea execuției acestora. Procesele își transmit și recepționează mesaje în loc să citească și să scrie variabile partajate.

Cooperarea este strîns legată de relația producător/consumator [Di88b], [MD74], [Ha73], [JP82]. Din punctul de vedere al numărului de procese implicate în această relație se disting patru tipuri de cooperări:

- 1) un producător/un consumator
- 2) un producător/mai mulți consumatori
- 3) mai mulți producători/un consumator
- 4) mai mulți producători/mai mulți consumatori.

În cadrul acestor tipuri un rol determinant îl are relația un producător/un consumator care stă la baza mecanismului de comunicare prin mesaje. Din ea vor fi derivate ulterior și celelalte tipuri de cooperări.

3.4.1. Relația producător/consumator

În analiza relației producător/consumator se utilizează un model simplu compus din două sisteme ciclice închise [CD73]. Sistemul \mathcal{S}_1 produce resurse și le depune într-un buffer de dimensiune N iar sistemul \mathcal{S}_2 extrage resurse din buffer și le consumă. Modelul nu pierde nimic din generalitate dacă se consideră că sistemele \mathcal{S}_i sînt formate din cîte un singur proces. Dacă cele două sisteme sînt executate concurent ele se află într-o relație producător/consumator. Funcționarea corectă a acestei relații presupune următoarele condiții

C.3.4.1. \mathcal{S}_1 trebuie blocat cînd bufferul e plin și pus să aștepte apariția unor locuri libere (prin consum).

C.3.4.2. \mathcal{S}_2 trebuie blocat cînd bufferul e gol și pus în așteptarea apariției unor resurse (prin producție).

În mod concret presupunînd că la fiecare reluare \mathcal{S}_1 produce o resursă, iar \mathcal{S}_2 consumă una, numărul de reluări ale lui \mathcal{S}_2 nu trebuie să depășească pe cel al reluărilor lui \mathcal{S}_1 iar \mathcal{S}_1 nu poate fi cu mai mult de N reluări în fața lui \mathcal{S}_2 . Se consideră evident faptul că o anumită resursă produsă de către un producător poate fi consumată de către un singur consumator. Cu alte cuvinte o resursă produsă poate fi consumată o singură dată.

Pentru început se va trata problema (k) -sincronizării.

D3.4.1. Fie $\mathcal{S} = \mathcal{S}_1^m // \mathcal{S}_2^n$ ($m \geq 1, n \geq 1$) și fie a o secvență de execuție a lui \mathcal{S} . În orice prefix b a lui a , fie $N_1(b)$ numărul de reluări ale lui \mathcal{S}_1 . Pentru un $k > 0$ dat, se spune că \mathcal{S}_1 este (k) -sincronizat cu \mathcal{S}_2 în a dacă $N_1(b) \leq N_2(b) + k$ pentru toate prefixele b ale lui a .

Referitor la această definiție se pot face următoarele observații: a) nu există nici o secvență a care să aibă această proprietate dacă $m > n + k$.

b) relația definită nu este simetrică.

c) $\mathcal{S}_1(k)$ -sincronizat cu \mathcal{S}_2 presupune că pentru toate prefixele b ale lui a , numărul de resurse produse de \mathcal{S}_1 nu depășește niciodată cu mai mult de k -unități numărul de resurse consumate de \mathcal{S}_2 .

În implementarea (k) -sincronizării se pot utiliza semafoare.

Fie \mathcal{S}_1 și \mathcal{S}_2 două sisteme închise și s un semafor. Definim $\mathcal{S}'_1 = [P(s), \mathcal{S}_1]$ prin prefixarea lui \mathcal{S}_1 cu o operație P asupra lui s și $\mathcal{S}'_2 = [\mathcal{S}_2, V(s)]$ sufixînd pe \mathcal{S}_2 cu o operație $V(s)$. În aceste condiții se poate enunța următoarea propoziție.

P3.4.1. Fie $\mathcal{S}_1, \mathcal{S}_2, \mathcal{S}'_1$ și \mathcal{S}'_2 definiți ca mai sus și fie l valoarea inițială a semaforului s . Se definește $\mathcal{S} = (\mathcal{S}'_1)^m // (\mathcal{S}'_2)^n$ ($m \geq 1, n \geq 1$) și fie \mathcal{A} setul de secvențe de execuție valide pentru \mathcal{S} . In aceste condiții, în fiecare $a \in \mathcal{A}$, \mathcal{S}'_1 este (k) -sincronizat cu \mathcal{S}'_2 . \mathcal{A} este nevid dacă și numai dacă $m \leq n + k$.

Revenind la problema cooperării prin relația producător/consumator și considerind un buffer de dimensiune N se poate constata că pentru o funcționare corectă este necesar ca:

1. \mathcal{S}_1 să fie (N) -sincronizat cu \mathcal{S}_2 (pentru ca \mathcal{S}_1 să nu mai producă resurse dacă bufferul este plin) (din C3.4.1).

2. \mathcal{S}_2 să fie (0) -sincronizat cu \mathcal{S}_1 (pentru ca \mathcal{S}_2 să nu încerce să consume resurse dintr-un buffer gol (din C.3.4.2).

(k) -sincronizarea rezolvă condiția C.3.4.1, dacă $m \leq n+k$ și dacă \mathcal{S}'_1 începe să producă înainte ca \mathcal{S}'_2 să încerce să consume.

Dacă însă \mathcal{S}'_2 își începe execuția înaintea lui \mathcal{S}'_1 făcând un V asupra lui s , mecanismul nu mai funcționează (se depășește dimensiunea maximă a bufferului $k=N+1$). Rezultă că, pentru a implementa corect coordonarea mai este nevoie de încă o sincronizare.

P.3.4.2. Fie $\mathcal{S} = (\mathcal{S}_1)^m // (\mathcal{S}_2)^n$ ($m \geq 1, n \geq 1$) și fie a o secvență de execuție pentru \mathcal{S} . Se spune că \mathcal{S}_1 și \mathcal{S}_2 sînt (k, l) -sincronizate în a dacă \mathcal{S}_1 este (k) -sincronizat cu \mathcal{S}_2 și \mathcal{S}_2 este (l) -sincronizat cu \mathcal{S}_1 .

Pentru ca ansamblul de secvențe de execuție să existe, este necesar ca l, k, m și n să satisfacă anumite condiții.

P.3.4.3. Fie \mathcal{S}_1 și \mathcal{S}_2 și \mathcal{S} cei definiți mai sus. Fie \mathcal{A} setul de secvențe de execuție în care \mathcal{S}_1 este (k) -sincronizat cu \mathcal{S}_2 și \mathcal{S}_2 este (l) -sincronizat cu \mathcal{S}_1 . \mathcal{A} este nevid dacă și numai dacă $k+l \geq 1$ și $-l \leq m-n \leq k$ (r.3.4.1).

Demonstrație

$$N_1(b) \leq N_2(b) + k \quad \left\{ \begin{array}{l} (k)\text{-sincronizare} \\ (l)\text{-sincronizare} \end{array} \right\} \quad (r.3.4.2)$$

$$N_2(b) \leq N_1(b) + l \quad \left\{ \begin{array}{l} (k)\text{-sincronizare} \\ (l)\text{-sincronizare} \end{array} \right\} \quad (r.3.4.3)$$

Prin adunare rezultă $k+l \geq 0$. Dar $k+l=0$ presupune $k=-l$, sau înlocuind în (r.3.4.3)

$$N_1(b) \geq N_2(b) + k.$$

Comparind această relație cu [r.3.4.2] rezultă că pentru toate prefixele b ale lui a avem $N_1(b) = N_2(b) + k$ ceea ce în mod evident nu poate fi adevărat. Rezultă deci că $k+l \neq 0$ deci $k+l > 0$.

Din relațiile

$$\begin{array}{ll} m \leq n+k & \left\{ \begin{array}{l} (k)\text{-sincronizare} \\ (l)\text{-sincronizare} \end{array} \right\} \\ n \leq m+l & \left\{ \begin{array}{l} (k)\text{-sincronizare} \\ (l)\text{-sincronizare} \end{array} \right\} \end{array}$$

rezultă imediat $-l \leq m-n \leq k$ (r.3.4.4).

În implementarea (k, ℓ) -sincronizării se pot utiliza semafoarele. Aplicând în mod simetric P.3.4.1 se obține:

P.3.4.4. Fie \mathcal{S}'_1 și \mathcal{S}'_2 dați ca și în P.3.4.1 și fie semaforul g . Se definește $\mathcal{S}''_1 = [\mathcal{S}'_1, V(g)]$ suffixind pe \mathcal{S}'_1 cu o operație V asupra lui g și $\mathcal{S}''_2 = [P(g), \mathcal{S}'_2]$, prefixind pe \mathcal{S}'_2 cu o operație $P(g)$. Fie \mathcal{A} un set de secvențe de execuție pentru $\mathcal{S} = (\mathcal{S}''_1)^M // (\mathcal{S}''_2)^N$ și fie k și ℓ valorile inițiale ale semafoarelor s respectiv g . În aceste condiții pentru toți $a \in \mathcal{A}$, (\mathcal{S}''_1) și (\mathcal{S}''_2) sînt (k, ℓ) -sincronizați.

Analizînd rezultatele obținute și reamînd cerințele relației producător/consumator se poate enunța următoarea propoziție:

P.3.4.5. Fie un buffer \mathcal{B} de dimensiune N și fie $\mathcal{S} = \mathcal{S}_1 // \mathcal{S}_2$. Condiția necesară și suficientă ca \mathcal{S}_1 să coopereze corect cu \mathcal{S}_2 prin \mathcal{B} în cadrul relației producător/consumator (C.3.4.1, C.3.4.2) este ca \mathcal{S}_1 să fie $(N, 0)$ sincronizat cu \mathcal{S}_2 .

Implementarea acestei relații de cooperare se face utilizînd P.3.4.4 în care se ia inițial $s=N$ și $g=0$.

3.4.2. Mecanism de cooperare prin mesaje pentru sisteme de procese concurente

Pe baza celor expuse în § 3.4.1 se propune în continuare definirea teoretică a unui mecanism de cooperare pentru sisteme de procese concurente bazat pe transmiterea mesajelor. Pentru aceasta se va defini în primul rînd noțiunea de mesaj, iar apoi vor fi precizați operatorii care realizează efectiv cooperarea proceselor: SEND (expediere mesaj) și RECEIVE (REC) (primire mesaj).

D.3.4.2. Mesajul se definește ca fiind resursa consumabilă care intervine în relația producător/consumator. Din punct de vedere structural mesajul este conceput ca și o structură de date purtătoare de informații semnificative pentru procese (de regulă șiruri de caractere).

În contextul acestui capitol, mesajele se identifică cu resursele care se depun și se consumă din buffer.

Pentru a defini operatorii SEND și REC se procedează astfel. Se restrîng \mathcal{S}''_1 și \mathcal{S}''_2 la acele porțiuni din \mathcal{S}_1 și \mathcal{S}_2 care efectiv produc (expediază), respectiv consumă (recepționează) mesaje.

D.3.4.3. Fie \mathcal{S}''_1 și \mathcal{S}''_2 două porțiuni de proces precizate ca mai sus. În aceste condiții se definește operatorul SEND ca fiind identic cu \mathcal{S}''_1 iar operatorul RECEIVE (REC) ca fiind identic cu \mathcal{S}''_2 .

În cele ce urmează se va demonstra că mecanismul de cooperare propus implementează în mod corect relația producător/consumator.

Se presupune că există un proces ciclic producător care conține un SEND și un proces ciclic consumator care conține un operator REC și că cele două procese cooperează prin intermediul unui buffer de dimensiune N. Din D.3.4.3 rezultă că SEND și REC sînt direct derivați din \mathcal{P}_1'' respectiv \mathcal{P}_2'' . Atunci din P.3.4.4. rezultă că procesul producător (cel care conține SEND-ul) este (N,0) sincronizat cu procesul consumator (cel care conține REC-ul). In aceste condiții din P.3.4.5. rezultă că cele două procese cooperează corect în cadrul relației producător/consumator (o.c.t.o).

3.4.3. Modalități de implementare a comunicării prin intermediul transmiterii mesajelor

Avînd la dispoziție un mecanism principal de comunicare prin mesaje bazat pe relația producător/consumator, se propune în continuare studiul modalităților de implementare a comunicării și sincronizării proceselor, utilizînd un astfel de mecanism. In ceea ce privește comunicarea, pornind de la observația că orice comunicare interproces presupune un proces emițător și un proces receptor, în funcție de modul în care acestea sînt precizate, se pot implementa mai multe modalități de comunicare.

A. Comunicare prin numire directă, în care fiecare proces comunicant îl numește pe celălalt. Această comunicare este denumită de tip canal (fig.3.4.1.a). Astfel SEND-ul precizează numele receptorului, iar mesajul poate fi recepționat numai de către procesul nominalizat; REC-ul precizează numele emițătorului, iar mesajul va fi recepționat numai dacă provine de la acesta. Această manieră de comunicare este restrictivă, dar este ușor de implementat și de utilizat [Ch80]. Este ideală pentru cooperarea de tip un producător/un consumator, dar nu și pentru restul tipurilor de cooperare.

B. Comunicare prin "căsuțe poștale". O căsuță poștală poate apărea ca și destinația unui proces producător (SEND) și ca și sursa unui proces consumator (REC). Astfel un mesaj trimis unei căsuțe poștale poate fi recepționat de orice proces care execută un RECEIVE asupra căsuței poștale (fig.3.4.1.b). Acest mecanism este potrivit pentru toate tipurile de cooperări, dar este dificil de implementat [AS83].

C. Comunicarea prin "porturi", este un caz particular al comunicării prin căsuțe poștale în care fiecărui proces receptor i se asociază o căsuță poștală de unde el se aprovizionează cu mesaje pe care le consumă. Astfel numele căsuței poștale devine similar cu al procesului receptor și el va fi precizat numai în SEND. RECEIVE-ul nu mai precizează sursa, deoarece procesul citește din propria sa "căsuță poștală" care se numește "port" (fig.3.4.1.c).

„Porturile” sînt simplu de implementat deoarece toate RECEIVE-urile care se adresează unui „port” se fac din același proces. Ele pot fi utilizate în implementarea practică a tuturor tipurilor de cooperare.




Fig.3.4.1. Modalități de implementare a comunicării prin transmiterea mesajelor.

3.4.4. Comunicări sincronizate, Modalități de implementare a sincronizării prin intermediul transmiterii mesajelor.

În ceea ce privește studiul modalităților de implementare a sincronizării, se pornește de la observația importantă că un mecanism de cooperare prin mesaje poate realiza pe lângă funcția de comunicare și pe aceea de sincronizare a proceselor implicate în comunicare, adică poate realiza comunicări sincronizate. În funcție de maniera de implementare a sincronizării distingem mai multe posibilități de comunicări sincronizate. Acestea sînt strîns legate de proprietatea de blocare a operatorilor SEND și REC. Se spune despre un operator că are proprietatea de blocare dacă execuția sa permite întârzierea procesului care l-a apelat. Se vor analiza din această perspectivă operatorii SEND și REC.

Pentru operatorul SEND, punctul de pornire al analizei îl constituie dimensiunea maximă a bufferului de transmitere a mesajelor, implicat în relația producător/consumator.

Din acest punct de vedere se disting trei cazuri și implicit trei maniere de sincronizare prin transmiterea mesajelor:

a) Dimensiunea bufferului este egală cu N . Acest caz a fost discutat pe larg în § 3.4.1 și s-a văzut că pentru o cooperare corectă procesele producător/consumator trebuie să fie $(N,0)$ sincronizate. În acest caz proprietatea de blocare devine activă pentru SEND cînd numărul de resurse produse ajunge egal cu dimensiunea bufferu-

lui și dispăre cînd acest lucru nu mai este valabil. Se va denumi această manieră de transmitere a mesajelor comunicare N sincronizată, iar operatorul se va numi SEND cu blocare temporară.

b) Dimensiunea bufferului este infinită. În acest caz nici un proces emițător nu va fi întîrziat din cauza unui SEND. Se va denumi această manieră de transmitere a mesajelor comunicare asincronă iar operatorul corespunzător SEND fără blocare. Ea permite producătorului să o ia ori cît de mult înaintea consumatorului în ceea ce privește producția mesajelor.

c) Dimensiunea bufferului este zero. În acest caz procesul producător va fi întîrziat de către SEND pînă cînd se va executa REC-ul corespunzător de către procesul consumator. Cînd se realizează acest lucru se transmite mesajul și ambele procese continuă. Această manieră de comunicare se numește sincronă. Se observă că în acest caz SEND-ul are proprietatea de blocare, de aceea el este denumit SEND cu blocare (blocking-send). SEND-ul cu blocare stă la baza unui mecanism avansat de interacțiune implementat ca și construcție de limbaj de nivel superior în limbajul ADA sub numele de „rendezvous”. [Ic79a], [Ic79b], [KJ82]

În ceea ce privește RECEIVE-ul forma cea mai utilizată este aceea care se bucură de proprietatea de blocare. REC cu blocare implementează în mod implicit sincronizarea deoarece un proces consumator este întîrziat dacă bufferul este gol, pînă la sosirea primului mesaj. Cu toate acestea în unele implementări se utilizează operatorul REC fără blocare care are avantajul că permite unui proces să primească mai multe mesaje și apoi să selecteze unul pentru a-l prelucra.

O ultimă formă posibilă de REC este cea cu acceptarea doar a acelor mesaje care determină ca o condiție precizată în REC să fie ade rată. Procesului consumator i se permite astfel să obțină informații despre mesaj înainte de a-l primi efectiv. Această formă de recepție se numește RECEIVE condițional și prin intermediul ei se pot rezolva practic toate tipurile de sincronizări. Implementarea ei este însă relativ complicată.

3.4.5. Posibilități de implementare și utilizare a mecanismului de cooperare propus.

În § 3.4.2 a fost definit d.p.d.v. teoretic un mecanism bazat pe transmiterea mesajelor care implementează în mod corect relația producător/consumator. În spiritul celor discutate în § 3.4.3 și § 3.4.4 se propune particularizarea acestui mecanism prin precizarea unor modalități concrete de implementare a manierelor de comunicare și de sincronizare cele mai potrivite pentru domeniul sistemelor de procese concurente timp-real. De asemenea se propune o trecere în revistă a posibilită

lor de utilizare ale mecanismului de cooperare astfel completat.

Tinând cont de caracteristicile sistemelor de operare timp-real se abordează următoarele aspecte:

A). Stabilirea dimensiunii maxime N a bufferului de comunicare se realizează pornind de la P3.4.3. Asimilând pe N cu k și luând $\ell = 0$ (dimensiunea minimă a bufferului) din r.3.4.4. rezultă:

$$N \geq m-n \quad [r.3.4.5]$$

Tinând cont că într-un SØTR, poate fi determinat în mod experimental numărul de SEND-uri, respectiv numărul de REC pe care le execută un proces într-un anumit interval semnificativ de timp (vezi § 4.5), eventual ca o medie a unui număr corespunzător de determinări repetate, se propune următoarea metodă.

M.3.4.1. Pentru fiecare din procesele i implicate într-o relație producător/consumator se determină:

$$m_i = \frac{\sum_{j=1}^{N_{11}} m_{1j}}{N_{11}} \quad \text{și} \quad n_i = \frac{\sum_{j=1}^{N_{21}} n_{1j}}{N_{21}}$$

unde $m_{1j} = \frac{\text{Număr SEND-uri}}{\text{Interval de timp}(T)}$ pentru procesul i în determinarea j iar,

$n_{1j} = \frac{\text{Număr REC-uri}}{\text{Interval de timp}(T)}$ pentru procesul i în determinarea j . Se presupune că se fac N_{11} determinări pentru m_i și N_{21} determinări pentru n_i . Considerînd numărul proceselor implicate egal cu P se determină m și n după relațiile:

$$m = \max (m_i) \quad i = 1, P$$

$$n = \min (n_i) \quad i = 1, P$$

Conform relației r.3.4.5 se alege o astfel de valoare pentru N încît $N \geq m-n$.

Stabilirea lui N este deosebit de semnificativă dacă sistemul lucrează într-un regim staționar, fără fluctuații prea mari în funcționare. În aceste condiții stabilirea unei valori corespunzătoare pentru N asigură un grad maxim de paralelism lucru esențial în condiții de TR. Sînt însă de interes și valori înafara domeniului stabilit de P.3.4.4, caz în care intră în acțiune mecanismul de întîrziere. Deoarece în acest caz procesele se așteaptă unele pe altele, gradul de paralelism este atenuat în mod corespunzător.

B). În ceea ce privește implementarea manierei de comunicare se propune comunicarea prin "porturi". Aceasta presupune asocierea cîte unui buffer de comunicare, în calitate de port, fiecărui proces

receptor și indicarea în SEND a destinației mesajului (precizarea procesului destinatar, respectiv a port-ului acestuia). Operatorul REC nu are nevoie de informații suplimentare întrucât consumarea mesajelor se realizează doar din bufferul (port-ul) asociat procesului care l-a inițiat. În buferul de comunicare mesajele se depun în ordinea sosirii lor și sunt consumate în aceeași ordine (disciplina FIFO). Această manieră de comunicare are avantajul că este relativ ușor implementabilă și permite realizarea simplă a tipurilor de comunicare care se apreciază ca fiind acoperitoare pentru domeniul sistemelor dedicate timp-real.

M.3.4.2. Cooperarea de tip mai mulți producători/un consumator presupune ca fiecare proces producător să expedieze câte un mesaj având ca destinație procesul consumator. Aceasta se poate realiza în versiune normală (ciclică) (fig.3.4.1.0), în versiune „SAU” (fig.3.4.2.a) sau în versiune „SI” (fig.3.4.2.b),




Fig.3.4.2. Versiuni de cooperării de tip mai mulți producători/un consumator.

M.3.4.3. Cooperarea de tip un producător/mulți consumatori presupune ca procesul producător să expedieze câte un mesaj pentru fiecare proces consumator utilizând în acest o suită de operații SEND (fig.3.4.3)

C) Referitor la implementarea sincronizării, din considerente de proiectare și de implementare a SOTR se propune realizarea SEND-ului cu blocare temporară, deci comunicarea N sincronizată. În unele cazuri, dacă este necesar se poate implementa și comunicarea asincronă. Aceasta însă presupune

- a) fie o determinare precisă a dimensiunii maxime a bufferelor astfel încât să nu apară blocări din acest motiv
- b) fie implementarea unui regim de alocare dinamică pentru spațiul de memorie destinat bufferelor și renunțarea la limitarea lor superioară.

În ceea ce privește operatorul REC, se propune implementare cu blocare ca fiind cea mai potrivită pentru domeniul luat în considerare.

Mecanismul de coordonare astfel particularizat permite în plus față de cele precizate implementarea comunicării sincrone și a variantelor acesteia (comunicarea de tip corutină și comunicarea de tip subrutină) [Ho78],[KJ82] prin utilizarea a două perechi de operatori SEND, REC după cum rezultă din fig.3.4.4.

D) Semnificația informației mesajului poate fi luată în considerare la realizarea comunicării sau a sincronizării în două moduri:

a) prin convenții stabilite în faza de proiectare a mecanismului și care vor fi cuprinse în structura sistemului dobândind un caracter permanent

b) prin convenții stabilite în etapa de implementare a aplicației (scrierea programelor), bazate pe facilitățile oferite de mecanism și care au un caracter flexibil.




Fig.3.4.3. Coordonare de tip un producător/mulți consumatori.




Fig.3.4.4. Comunicarea sincronă.

Din prima categorie se amintește:

M.3.4.4. Implementarea unui tip special de mesaj numit mesaj prioritar. Aceasta se poate realiza prin intermediul unei informații specifice care se inserează în conținutul mesajului. După cum s-a precizat în § 3.4.5, fiecare proces consumator are asociat în calitate de „port” un buffer de comunicare în care mesajele se depun în ordinea sosirii. Pentru mesajul prioritar, această ordine nu este respectată; un astfel de mesaj se depune în capul bufferul

astfel încât el devine primul mesaj care va fi consumat. Sarcina testării informației care precizează mesajul prioritar revine sistemului de operare, respectiv operatorului SEND, care trebuie să fie înzestrat cu facilitățile necesare rezolvării înălțurii amintite. Implementarea acestui tip de mesaj are o importanță deosebită pentru STR în care pot să intervină evenimente excepționale (alarme, defecțiuni, depășiri de domeniu, etc.) care necesită o tratare urgentă.

Din categoria (b) de convenții se amintește:

M.3.4.5. Precizarea prin convenție a unor condiții în textul mesajului, care testate fiind prin program, influențează maniera de execuție a procesului consumator. Se prezintă în continuare două posibilități în acest sens:

M.3.4.5.a. Stabilirea identității procesului emițător, prin inserarea numelui acestuia în conținutul mesajului, pe baza unei convenții de proiectare sau de utilizare a STR. Aceasta permite spre exemplu selectarea mesajelor de către un proces receptor prin neglijarea celor care nu îi sînt destinate. De asemenea în același mod se poate implementa comunicarea prin numire directă. Dezavantajul metodei constă în pierderea mesajelor greșit destinate.

M.3.4.5.b. Realizarea mesajului cu răspuns, prin inserția unei informații specifice în conținutul mesajului. Prezența acestei informații crează prin convenție următoarele obligații:

1° obligația ca procesul consumator să transmită un mesaj de răspuns procesului producător (emițător)

2° obligația procesului producător de a se bloca într-un REC pînă la primirea mesajului de răspuns. Sarcina testării informației specifice revine proceselor cooperante care trebuie să respecte obligațiile stabilite prin convenție.

E. Implementarea relației de precedență. După cum s-a văzut în § 3.1 și § 3.2 un rol important în realizarea sistemelor de procese timp-real revine relației de precedență (de ordonare parțială) (§ 3.1). Mecanismul de comunicare propus permite implementarea simplă a acestei relații în forma unei perechi de operatori SEND-REC după cum urmează.

M.3.4.6. Pentru fiecare săgeată a grafului de precedență G al sistemului de procese, se înserează o pereche de operatori SEND-REC astfel: SEND-ul sufixează procesul de origine al săgeții iar REC-ul prefixează procesul destinație (fig.3.4.5).

Probleme de implementare ridică sistemele care conțin procese partajate (§ 3.1). În vederea transformării acestor tipuri de sisteme în sisteme normale se poate utiliza metoda multiplicării proceselor.




Fig.3.4.5. Implementarea relației de precedență.

M.3.4.2. Metoda multiplicării presupune multiplicarea proceselor partajate astfel încât să fie rezolvate toate solicitările provenind din sistem. Implementarea multiplicării se poate realiza în două maniere.

a) multiplicarea propriu-zisă a procesului prin inserarea sub nume diferite a mai multor copii ale aceluiași proces (fig.3.4.6). Această tehnică este inerentă sistemelor multiprocesor. Se poate aplica și sistemelor monoprosesor dacă condițiile de viteză prescripse impun cu necesitate acest lucru.




Fig.3.4.6. Multiplicarea proceselor prin replicare.

b) execuția secvențială a procesului partajat prin reluarea sa pentru fiecare solicitare în parte (fig.3.4.7). Aceasta presupune utilizarea informației conținută în mesaj în vederea influențării manierei de execuție a procesului.

Este posibil ca în funcție de împrejurări să se aplice ambele tehnici și chiar combinații ale acestora pentru același proces.




Fig.3.4.7. Multiplicarea proceselor prin reluare.

Cu aceste precizări se apreciază că mecanismul de cooperare propus reprezintă un instrument suficient de puternic pentru a rezolva problemele interacțiunilor din cadrul unor sisteme de procese concurente.

3.4.6. Extinderea mecanismului de cooperare propus pentru sisteme de calcul multiprocesor. Mesaje externe.

Mecanismul de cooperare propus poate fi extins astfel încât să permită coordonarea unor procese aparținând unor procesoare diferite prin intermediul unor mesaje numite externe. Această extindere se face pentru sisteme de calcul multiprocesor slab cuplate prin memorie comună (§ 2.2.3).

Extinderea se realizează în următoarea manieră.

M.3.4.8. Fiecărui μP al sistemului i se asociază un port special situat în memoria comună. În acest port, se depun mesajele externe în ordinea sosirii lor, cu excepția celor prioritare care se depun în față. În populația de procese a fiecărui μP există un proces special aparținând $S\emptyset$ care are sarcina de a extrage mesajele din acest port specific al μP în cauză și de a le expedia proceselor cărora le sînt adresate. Sincronizarea acestui proces ciclic se realizează prin intermediul unui semafor special aflat în memoria comună pe care el execută operații P iar cei care îi transmit mesaje operații V.

Acest mecanism este complet transparent din punctul de vedere al proceselor producător/consumator; toate elementele precizate, necesare în transmiterea mesajelor fiind îndeplinite de către $S\emptyset$. Astfel toate cele precizate cu privire la posibilitățile de cooperare ale

mecanismului rămân valabile și pentru procese aparținând unor proce-
soare diferite.

Implementarea mesajelor externe presupune utilizarea sema-
foarelor speciale (§ 3.3.5) și a mecanismului PHS (§ 3.3.3). În
cadrul unui μ P, transmiterea efectivă a mesajelor între procesul
sistem care distribuie mesajele și procesele cărora le sînt destina-
te se realizează prin operatori SEND normali.

3.5. Planificarea proceselor

3.5.1. Planificarea în execuție a proceselor independente. Discipline de planificare.

Planificarea în execuție a proceselor se concretizează în
activitatea de alocare a resursei unitate centrală (în cazul siste-
melor monoprosesor) sau a unităților centrale (în cazul sistemelor
multiprosesor). La un moment dat, un singur proces poate fi executat
pe o unitate centrală și se spune că aceasta este alocată procesului
respectiv. Dacă mai multe procese independente solicită serviciile
procesorului, este necesară planificarea execuției lor conform unei
discipline de planificare, activitate care constă de fapt în admini-
strarea unei (unor) cozi de așteptare. Sarcina aceasta revine unui
modul specializat al sistemului de operare numit dispecer. Acesta
acționează într-unul din următoarele momente:

1° Cînd un proces aflat în execuție, semnalizează faptul că
din anumite motive (interne sau externe) trebuie să-și întrerupă
activitatea.

2° La apariția unui eveniment (terminare operație I/O, sema-
nal extern, întrerupere) așteptat de un proces care se află în
starea blocat pe acel eveniment.

3° La epuizarea unei cuante de timp [MD74], [LD81].

Sarcinile dispecerului sînt:

1° Păstrarea evidenței stărilor proceselor.

2° Implementarea unei politici de alocare a procesorului
și deci implicit a unei discipline de planificare în execuție a pro-
ceselor.

3° Alocarea efectivă a procesorului, proceselor.

4° Dealocarea procesorului în momentele în care procesul
curent nu-și mai poate continua execuția. Aceasta presupune reactua-
lizarea stării procesului și salvarea stării acestuia pentru o
reluare ulterioară.

Dintre aceste elemente, un rol aparte revine disciplinelor de planificare în execuție a proceselor despre care există o bogată literatură de specialitate [CD73],[Ha73],[Sh74],[TC78],[Su78],[RS79],[St80],[Do81],[CA82].

Politica de alocare a procesorului se referă la acele perioade din existența procesului, în care acesta dispune de toate resursele necesare începerii execuției sale și devine pretendent la ocuparea UC (starea pregătit § 2.4.2). În acest moment, procesul este introdus în coada (cozile) de așteptare, pentru planificarea ocupării procesorului. Administrarea cozii este făcută pe baza unor informații apriorice asupra procesului (timp de execuție, prioritate) și/sau pe baza unor informații istorice evaluate de sistem (măsurări, numărări de treceri etc.). Utilizarea acestor informații, combinată cu anumite opțiuni (aplicarea preemțiunii procesorului) sau restricții de ocupare, permite obținerea unei largi diversități de politici de alocare a procesorului și implicit a unor diverse discipline de planificare în execuție a procesoarelor independente [Pa82].

Se prezintă în continuare câteva dintre disciplinele fundamentale de planificare urmate de o analiză critică a lor. În acest scop relativ la un proces, se definește noțiunea de timp de trecere (timp total) TT ca fiind intervalul de timp absolut scurs între momentul lansării în execuție și momentul terminării execuției procesului și noțiunea de timp de execuție TE ca fiind intervalul de timp necesar execuției procesului, dacă acesta ar ocupa singur unitatea centrală. Referitor la timpul de execuție TE prezintă importanță timpul curent TC - timpul de procesor de care a beneficiat efectiv un proces până în un moment dat și timpul restant TR_o - intervalul de timp procesor de care mai are nevoie procesul până la terminarea sa. De asemenea prezintă interes și numărul de procese aflate simultan în evidența distribuitorului la un moment dat notat cu NP (număr procese pregătite). De obicei valorile medii ale lui TT și NP caracterizează performanțele unei discipline de planificare.

1° Discipline bazate pe prioritate. Prioritatea este un număr atașat fiecărui proces, care prin valoarea sa reglementează ordinea de lansare în execuție a mai multor procese aflate simultan în starea pregătit. Planificarea proceselor se poate realiza fie într-o singură coadă de așteptare, din care se selectează pentru execuție procesul cel mai prioritar, fie în mai multe cozi de așteptare, caz în care lucrările dintr-o anumită coadă sînt luate în considerare numai în momentul în care toate cozile asociate priorităților mai mari sînt goale. Există

discipline de planificare cu prioritate fixă (prioritatea atribuită unui proces nu se poate modifica) sau variabilă (în funcție de condițiile concrete de planificare). Disciplinele bazate pe prioritate pot fi intreruptibile sau nu.

2° Discipline bazate pe termen („deadline”). Se aplică în acele cazuri în care terminarea execuției unor procese trebuie să aibă loc cu necesitate înainte de scurgerea unui interval prestabilit de timp numit de obicei dată limitată [Pa82], spre exemplu în aplicațiile timp-real. Pentru a se implementa o astfel de disciplină sînt necesare informații apriorice asupra timpului de execuție al procesului și informații despre încărcarea sistemului. Cunoșcînd astfel de informații se poate spre exemplu asocia procesului o prioritate variabilă care să crească pe măsură ce se apropie termenul. Se poate acorda de asemenea procesului în cauză o prioritate ridicată care să-i permită în orice condiții încadrarea în timpul prestabilit.

3° Discipline neintreruptibile. În cadrul acestui tip de politici de alocare nu există posibilitatea întreruperii procesului aflat în execuție în vederea rechiziționării (preemțiunii) procesorului. Din momentul în care alocarea devine efectivă, unitatea centrală nu este eliberată decît după terminarea execuției procesului care a dobîndit-o. Există mai multe astfel de discipline.

NR.	DISCIPLINA	INTRERUPTIBILA	UTILIZEAZĂ INFORMAȚII APRIORICE
1	PRIORITATE	DA (NU)	NU (DA)
2	TERMEN	DA (NU)	DA
3	FIFO	NU	NU
4	LIFO	NU	NU
5	SPT	NU	DA
6	RR	DA	NU
7	PCQ	DA	NU (DA)
8	SET	DA	NU
9	SRPT	DA	DA

Fig. 5.5.1. Discipline de planificare.

a) Disciplina FIFO (primul venit-primul servit) în care fiecare proces devenit executabil este introdus la sfîrșitul cozii de așteptare, urmînd a fi planificat în execuție, după ce toți predecesorii săi, în timp, și-au terminat execuția.

b) Disciplina LIFO (ultimul venit-primul servit), în care se administrează o coadă de tip stivă: ultimul proces introdus în coadă este cel care se va lansa primul în execuție. Disciplina poate conduce uneori la blocarea nedefinită în această coadă a unor procese.

c) Disciplina SPT (shortest-processing time). Este o disciplină care favorizează lucrările scurte întrucât întotdeauna se alocă procesorul procesului cu cel mai scurt timp de execuție. Este o disciplină cu bune performanțe care necesită informații apriorice.

4° Discipline întreruptibile. În cadrul acestui tip de politici de alocare există posibilitatea întreruperii procesului în curs de execuție în vederea locării procesorului unui alt proces. În acest caz un proces nu va fi executat într-o singură trecere prin UC ci în mai multe. Suspendarea execuției procesului poate avea loc la epuizarea unui interval precizat de timp procesor (numit cuantă), la apariția unui eveniment prioritar (întrerupere) sau din motive legate de execuția procesului (absența unor resurse, sincronizări, etc.). Există mai multe astfel de discipline.

a) Disciplina carusel simplu RR (round-robin) în varianta sa numită de bază este acea disciplină în care procesorul se alocă pe durata unei cuante de timp (time-slice sau quantum) procesului următor aflat în coada de așteptare care este considerată circulară. Se garantează pentru această metodă că orice proces este servit într-un interval finit de timp, care însă nu depinde de timpii săi estimați de execuție. Cuanta ia valori de ordinul milisecundelor și este fixată funcție de tipul și obiectivul SØ. Există și variante mai elaborate ale planificării RR în care spre exemplu se modifică intervalul de timp procesor alocat unui proces, în funcție de prioritatea sa, astfel încât un proces prioritar primește mai multe cuante decât un proces mai puțin prioritar.

b) Disciplina carusel-multiplu FCQ (Feedback queue queues) [LDB1] reprezintă o extensie a metodei precedente, prin definirea mai multor valori crescătoare pentru cuanta de timp. Pentru fiecare cuantă de timp se administrează o coadă circulară. Un proces care solicită procesor este introdus inițial în coada corespunzătoare cuantei celei mai reduse și pe măsură ce este replanificat, este trecut pe rând în cozile corespunzătoare unor cuante crescânde. Procesele aparținând unei cozi nu sînt planificate în execuție pînă cînd toate cozile corespunzătoare unor cuante mai mici decât cea corespunzătoare cozii curente sînt vide. Procesele foarte lungi, ajunse în coada corespunzătoare celei mai mari cuante, dacă nu s-au terminat revin în această coadă pînă la terminare.

c) Disciplina SET (shortest elapsed time) este disciplina conform căreia procesorul se alocă procesului cu timpul curent (TC) minim. Dacă mai multe procese au același timp curent minim, se

rulează doar aceste procese în RR. Disciplina favorizează lucrări scurte.

d) Disciplina SRPT (shortest-remaining processing time) planifică spre execuție procesul cu timpul restant TR_{minim} , scop în care are nevoie de informații apriorice (valoarea timpului de execuție TE). Un proces rulează practic până la terminare. La apariția unei IT care marchează apariția unui eveniment așteptat și deci apariția unui nou proces pregătit, procesul curent nu este selectat în continuare numai dacă timpul total de execuție al noului proces este mai mic ca TR_{e} al procesului în curs.

Un tabel al disciplinelor prezentate apare în fig.3.5.1. Analiza comparativă a acestor discipline conduce la următoarele concluzii [CD73] :

1° Disciplina SRPT este cea mai pretențioasă (necesită informație apriorică și este intreruptibilă) în schimb oferă cele mai bune performanțe. S-a demonstrat că atât TT mediu cât și NP mediu sînt minime pentru această disciplină. Totuși ea are un dezavantaj și anume: pot apărea întreruperi foarte dese, dacă apar procese din ce în ce mai scurte. Din acest motiv se utilizează variante ale disciplinei SRPT în care:

1° se limitează numărul de IT admise în unitatea de timp,
2° se maximalizează durata pentru care sînt luate în considerare întreruperile.

2° Dintre disciplinele neîntreruptibile, SPT oferă cele mai bune performanțe. Dezavantajul ei constă în faptul că necesită informație apriorică (TE), lucru care pentru SPTR dedicate nu reprezintă însă un impediment.

Referitor la disciplinele care nu necesită informații apriorice se pot trage următoarele concluzii.

3° Dacă timpii de execuție TE ai proceselor independente sînt apropiați ca și valoare în acest caz disciplina FIFO este cea mai avantajoasă. RR și SET nu se comportă bine deoarece toate procesele se execută ovasisimultan, toate se încep, toate sînt reținute și toate se termină aproximativ odată. Datorită acestui fapt rezultă un TT mediu mai mare ca la FIFO.

4° Dacă însă dispersia timpilor de execuție ai proceselor este mare, atunci FIFO se comportă prost producînd atât TT cât și NP relativ mari. În aceste condiții RR oferă performanțe mai bune.

3.5.2. Particularități ale planificării proceselor în SØTR

Disciplinele de planificare prezentate s-au referit în special la procesele independente. Întrucît SØTR nu le sînt caracteristice decît într-o măsură mai restrînsă procesele independente, și utilizarea acestor discipline ca atare este mai restrînsă. Pentru a aborda planificarea proceselor în acest context, se vor preciza cîteva particularități ale SØTR.

1. În sistemele timp-real dedicate unor aplicații există o populație fixă de procese, care rămîne nemodificată în timp. În sistem nu se crează și nu se distruge procese, ele doar se reiau ciclic.

2. Procesele unei aplicații TR se află într-una din stările activ, pregătit sau blocat după cum s-a precizat în § 2.4.2.

3. Între procese există relații de constrîngere rezultate din condiții de proiectare, de determinare (§ 3.2), de coordonare (§ 3.3), de cooperare (§ 3.4) sau de interblocare (§ 3.6).

Datorită acestor constrîngeri, un sistem de procese pentru o aplicație TR, se prezintă în general ca avînd o structură de graf închis (§ 3.1).

4. Într-un sistem TR dedicat, procesele ce intervin fiind cunoscute, se pot determina cu precizie timpii de execuție (TE) ai proceselor, astfel încît activitatea de planificare poate dispune de informații apriorice.

5. Datorită structurii fixe a proceselor, în astfel de sisteme, în timp, se pot culege și informații istorice (frecvențe de apel, număr de treceri, grad de utilizare) care pot să servească la creșterea eficienței planificării.

Problema care se pune poate fi formulată astfel: avînd o structură fixă de procese, să se realizeze o astfel de planificare încît respectînd constrîngerile lor interne de precedență să rezulte un timp total de planificare minim. În acest scop se pot utiliza informații apriorice și informații istorice.

Pentru sistemele monoprosesor planificarea minimă constă din execuția secvențială a proceselor (într-o anumită ordine) astfel încît timpul minim de execuție pentru o trecere prin structura de graf este egal cu suma timpilor de execuție ai proceselor. Ceea ce se poate realiza eventual printr-o planificare corespunzătoare se referă la obținerea unor timpi de trecere mai reduși pentru anumite procese. Totuși și pe sisteme monoprosesor există rezerve pentru reducerea acestui timp minim de planificare prin suprapunerea activității în unitatea centrală cu operațiile periferice (I/E), element ce va fi analizat în paragraful următor.

Pentru sistemele multiprocesor există o bogată metodologie de planificare a execuției proceselor care se bazează pe migrația proceselor [CD73]. Pentru structura sistemului multiprocesor preconizat în lucrare pentru aplicații timp-real (§ 2.2.3) acești algoritmi nu prezintă un interes deosebit din următoarele motive:

1° Aceste sisteme au o structură fixă, procesele fiind pre-repartizate pe procesoare. În această prerrepartizare statică ar putea fi luați eventual în considerare algoritmi de planificare pentru sisteme multiprocesor însă, de regulă, ea este legată mai mult de funcțiile pe care trebuie să le îndeplinească ^{pe} respectiv, de locul fizic pe care acesta îl ocupă, de poziția sa ierarhică în arhitectura sistemului, etc.

2° Într-un astfel de sistem nu există posibilitatea migrării proceselor, decât eventual în condiții excepționale.

3° Influențele reciproce interprocese se reduc la activitățile de coordonare și cooperare care se realizează prin memoria comună și IT.


În concluzie într-un astfel de sistem multiprocesor, activitatea de planificare se restrânge la planificarea pe mai multe sisteme monoprocesor, în sensul definit anterior cu precizarea că această planificare poate fi afectată în plus de constrângeri exterioare sistemului.

Un ultim aspect care trebuie precizat se referă la întreruperi. Restrângând planificarea la sisteme monoprocesor, principiul IT nu pot influența timpul de planificare, decât în mod negativ, mărin acest timp prin timpul necesar rezolvării lor. Datorită însă faptului că se lucrează într-o ambianță TR din care IT nu pot fi excluse (externe, operații I/O, semnale interprocesoare, etc.) ele trebuie avute în vedere și acceptate. În concluzie disciplinele de planificare implementate trebuie să fie intreruptibile.

3.5.3. Model pentru studiul planificării sistemelor închise de procese. Concluzii.

După cum s-a precizat o sursă de reducere a timpului de planificare în sistemele monoprocesor o constituie maximalizarea suprapunerii timpului de execuție al procesorului cu cel al execuției operațiilor I/E [RF76], [TC78], [Ro79].

Spre exemplu pentru structura de graf prezentată în figura 3.5.2(a), ale cărei caracteristici apar în aceeași figură (b) execuția serială normală conduce la o planificare de lungime 242, în timp de planificarea optimă cu suprapunere conduce la 165 unități de timp, deci cu 32 % mai redusă.




În continuare se va prezenta un model realizat de autor pentru studiul planificării sistemelor închise de procese pe sisteme monoproc-esor. Fiecare proces se presupune segmentat în două părți: partea de instrucții executabilă pe microprocesor și partea de I/E fiecare necesitînd pentru execuție un anumit interval de timp. Pentru a repre-zenta grafic diferitele posibilități de planificare se vor utiliza diagrame Gantt în care deasupra axei timpului se reprezintă timpul procesor iar dedesubt timpul I/E. Porțiunile hașurate marchează perioa-de de inactivitate [CD73] (fig.3.5.2(c)).

Se presupun cunoscute informații apriorice respectiv timpii pro-cesor și timpii I/E ai proceselor.

În planificare se iau în considerare următoarele observații:

1° Un proces nu se poate planifica pentru execuție pînă ce toți predecesorii săi s-au terminat (o 3.5.1).


2° Segmentul I/E al unui proces se poate executa numai după ce segmentul procesor corespunzător aceluiași proces s-a încheiat. (o 3.5.1)




PROCES	TIMP PROCESOR	TIMP I/E	NR. SUCC	SUCC ₁	SUCC ₂	SUCC ₃
1	3	7	3	2	3	4
2	19	13	1	5	-	-
3	8	6	1	5	-	-
4	14	9	2	6	7	-
5	10	14	1	8	-	-
6	11	14	1	8	-	-
7	10	16	1	9	-	-
8	16	9	1	10	-	-
9	10	17	1	10	-	-
10	17	19	0	-	-	-

(a)

(b)



PLANIFICAREA OPTIMĂ (165)



PLANIFICAREA SERIALĂ (242)

Fig.3.5.2. Exemplu de graf închis și planificările optimală și serială aferente.

Datele care se furnizează la intrarea modelului sînt cele din fig.3.5.2.(b) și ele constau din structura grafului proceselor și timpii fiecărui proces.

Modelul implementat în limbajul PASCAL, furnizează la ieșire timpii corespunzători diferitelor metode de planificare permițînd stu-diul comparativ al acestora. Metodele se implementează ca și proceduri ale modelului. Baza de date utilizată apare în fig.3.5.3. În continuare se vor aprofunda cîteva aspecte specifice.

A. Determinarea timpului este realizată de o rutină specializată a modelului numită TIMP (fig.3.5.3). Timpul sistemului se caracterizează prin două valori:


```

CONST NL='(:10:)' ; MAXSUCC=3; MAXPROC=32;
TYPE NOD=RECORD
    TIMP_PROC : INTEGER;
    TIMP_IO   : INTEGER;
    NR_PRED  : INTEGER;
    NR_PRED_REZ: INTEGER;
    NR_SUCC  : INTEGER;
    INC_PROC : INTEGER;
    SF_PROC  : INTEGER;
    INC_IO   : INTEGER;
    SF_IO    : INTEGER;
    TTERM_PRED: INTEGER;
    SUC : ARRAY(.1..MAXSUCC.) OF INTEGER
END;
LISTA=ARRAY(.0..MAXPROC.) OF INTEGER;
VAR GRAF:ARRAY(.1..MAXPROC.) OF NOD;
SECV,SECV_MIN:ARRAY(.1..MAXPROC.) OF INTEGER;
KSECV,NSECV,NSECV_MIN,NRPROC:INTEGER;
INCEPV,SFIRSI,J:INTEGER;
TPROC_CRT,TPROC_MIN,TIO_CRT,TIO_MIN:INTEGER;
NIV:ARRAY(.1..MAXPROC.) OF LISTA;
LST,LST1:LISTA;
PROCEDURE TIMP(NC:INTEGER);
VAR T,T1,NS,I:INTEGER;
BEGIN
    T:=MAX(GRAF(.NC.).TTERM_PRED,TPROC_CRT);
    GRAF(.NC.).INC_PROC:=T;
    TPROC_CRT:=T+GRAF(.NC.).TIMP_PROC;
    GRAF(.NC.).SF_PROC:=TPROC_CRT;
    T1:=MAX(TPROC_CRT,TIO_CRT);
    GRAF(.NC.).INC_IO:=T1;
    TIO_CRT:=T1+GRAF(.NC.).TIMP_IO;
    GRAF(.NC.).SF_IO:=TIO_CRT;
    FOR I:=1 TO GRAF(.NC.).NR_SUCC DO
        BEGIN
            NS:=GRAF(.NC.).SUC(I.);
            GRAF(.NS.).TTERM_PRED:=TIO_CRT;
        END;
    END;
END;

```

Fig.3.5.3. Baza de date și procedura de determinare a timpilor.

- TPROC - CRT - timpul procesor corespunzător ultimului proces planificat

- TIO - CRT - timpul I/E corespunzător aceluiași proces.

Această valoare reprezintă de fapt valoarea timpului planificării la momentul considerat și reprezintă timpul de trecere TT al ultimului proces planificat.

Pentru procesul care se planifică, se iau în considerare TIMP-PROC (timpul procesor), TIMP-IO (timpul I/E) și TTERM-PRED (timpul de terminare al ultimului procesor). Se precizează că:

$$TIMP-PROC + TIMP-IO = TE \text{ (timpul de execuție).}$$

Presupunând că procesul NC a fost planificat în execuție, procedura TIMP realizează următoarele funcții:

1° Determină noua valoare a lui TPROC-CRT conform relației:

$$TPROC-CRT := \max \{ TPROC-CRT, TTERM-PRED \} + TIMP-PROC$$

2° Determină noua valoare a lui TIO-CRT pe baza relației:

$$TIO-CRT := \max \{ TPROC-CRT, TIO-CRT \} + TIMP-IO$$

3° Actualizează câmpurile TTERM-PRED ale succesivilor procesorului planificat (NC) cu valoarea TIO-CRT corespunzătoare terminării sale.

Procedura TIMP se apelează ori de câte ori un proces este selectat pentru execuție.

B. Planificarea optimă. Pentru a determina planificarea optimă (cu timp de planificare minim) a fost realizată o rutină care generează în mod recursiv toate secvențele de planificare valide posibile pentru un sistem specificat de procese ținând cont de cele precizate anterior (o 3.5.1, o 3.5.2). Pentru a realiza acest lucru, rutina se bazează pe conceptul de nivel definit în § 3.1; pentru fiecare nivel se păstrează o listă a proceselor aparținătoare (NIV). Procedura primește ca date de intrare numărul procesului și nivelul pe care acesta se găsește; în funcție de structura grafului se parcurg toate posibilitățile de planificare completându-se în mod dinamic lista nivelurilor. Pentru fiecare planificare se determină timpul total și în final se reține planificarea minimă. Implementarea acestei proceduri apare în fig.3.5.4.

```

PROCEDURE GEN(KLISTA, KNIV: INTEGER);
VAR NC, KN, KNIV1, LLOC, I, NS, K, J: INTEGER;
BEGIN
  KSECV := KSECV + 1; NC := NIV(KNIV, KLISTA); LLOC := NIV(KNIV, 0);
  TIME(NC); SECV(KSECV) := NC; KN := 0; KNIV1 := KNIV + 1;
  FOR I := 1 TO LLOC DO
    IF NIV(KNIV, I) <> NC THEN
      BEGIN
        FN := FN + 1; NIV(KNIV1, KN) := NIV(KNIV, I);
        NIV(KNIV1, 0) := KN
      END;
  IF GRAF(NC).NR_SUCC <> 0 THEN
    BEGIN
      FOR I := 1 TO GRAF(NC).NR_SUCC DO
        BEGIN
          NS := GRAF(NC).SUC(I);
          GRAF(NS).NR_PRED_REZ := GRAF(NS).NR_PRED_REZ + 1;
          IF GRAF(NS).NR_PRED_REZ = GRAF(NS).NR_PRED THEN
            BEGIN
              FN := FN + 1; NIV(KNIV1, FN) := NS; NIV(KNIV1, 0) := FN
            END;
        END;
      END;
    END;
  IF FN <> 0 THEN
    BEGIN
      FOR I := 1 TO KN DO
        GEN(K, KNIV1)
      END;
    END;
  BEGIN
    IF TIO_CRT < TIO_MIN THEN
      BEGIN
        NSECV_MIN := NSECV + 1;
        FOR I := 1 TO NRPROC DO
          SECV_MIN(I) := SECV(I); TIO_MIN := TIO_CRT;
          TPROC_MIN := TPROC_CRT
        END;
      END;
    END;
  IF GRAF(NC).NR_SUCC <> 0 THEN
    BEGIN
      FOR I := 1 TO GRAF(NC).NR_SUCC DO
        BEGIN
          NS := GRAF(NC).SUC(I);
          GRAF(NS).NR_PRED_REZ := GRAF(NS).NR_PRED_REZ - 1
        END;
      END;
      KSECV := KSECV - 1;
      IF KSECV > 0 THEN
        BEGIN
          NC := SECV(KSECV); TIO_CRT := GRAF(NC).SF_IO;
          TPROC_CRT := GRAF(NC).SF_PROC
        END;
      END;
    END;
END;

```

Fig.3.5.4. Procedura pentru determinarea planificării optime.

Procedura deși este rapidă, este suficient de laborioasă pentru a nu putea fi utilizată în planificarea dinamică ("on line"). Ea este concepută pentru a fi utilizată „off line” avînd drept scop identificarea planificării minime ca și criteriu de comparație pentru celelalte metode de planificare. Rezultatele furnizate de ea prezintă însă interes în concepția și proiectarea algoritmului de planificare pentru o aplicație reală după cum se va vedea ulterior.

În continuare se prezintă cîteva discipline de planificare mai puțin laborioase, care pot fi utilizate în regim dinamic și ale căror performanțe vor fi raportate la planificarea optimă.

C. Planificarea Pl. Pornind de la condițiile date ale modelului se observă că pentru a obține o planificare cât mai redusă este necesar:

1° Să se selecteze cu prioritate în execuție, procesele care au cel mai scurt timp procesor, astfel încît succesorii acestora să devină planificabili cît mai curînd.

2° Ca un proces pregătit, cu timpul I/E minim să fie planificat cît mai tîrziu (relativ la celelalte procese pregătite pentru execuție) întrucît timpul său I/E va influența într-o măsură redusă timpul total de execuție al acestui set de procese.

Luînd în considerare aceste observații se propune următorul algoritm:

- A.3.5.1.
- 1° Se trece procesul inițial în LST1 (lista de lucru)
 - 2° Se planifică primul proces din LST1 spre execuție (se trece în lista SECV-care conține secvența proceselor planificate)
 - 3° Pentru procesul selectat, toți succesorii planificabili (care au toți predecesorii terminați) se trec în lista de lucru LST.
 - 4° Se reorganizează lista LST în LST1 conform subalgoritmului:

S.A.3.5.1. (ORDONARE 1)

- a) Se alege procesul cu cel mai scurt timp TIMP-PROC și se trece în capul listei LST1.
- b) Se alege procesul cu cel mai scurt timp TIMP-IØ și se pune în coada listei LST1.
- c) Se repetă punctele a) și b) pînă la epuizarea proceselor listei LST. Procesele selectate se pun în urma, respectiv înaintea celor anterioare.
- 5° Se reia algoritmul de la 2° pînă la epuizarea tuturor proceselor.

D. Planificarea P2. In metoda prezentată după ce este selectat procesorul cu cel mai scurt timp procesor, procesul cu cel mai scurt timp e plasat la sfârșit. Se poate însă întâmpla ca acest proces să aibă un timp procesor chiar mai scurt decât timpul său IE, caz în care este dificil de apreciat dacă e mai bine ca acest proces să fie plasat la începutul sau la sfârșitul listei. Pornind de la aceste observații se propune următorul algoritm:

A.3.5.2. Acest algoritm este asemănător cu A.3.5.1 cu excepția pasului 4° care se modifică astfel:

SA 3.5.2. (ORDONARE 2)

a) Se alege procesul cu cel mai scurt timp. Dacă timpul cel mai scurt este un timp procesor, procesul corespunzător se trece în capul listei (LST1). Dacă timpul cel mai scurt este un timp IE procesul se trece în coada listei.

b) Se reia punctul a) pînă la epuizarea proceselor din LST. Procesele selectate se pun în urma respectiv înaintea celor selectate anterior.

Se propun în continuare alți algoritmi de planificare, care însă spre deosebire de P1 și P2 care nu iau în considerare nivelurile ierarhice reluînd ordonarea după fiecare proces, intervin doar la trecerea de pe un nivel ierarhic pe altul. Datorită acestui fapt, acești algoritmi sînt mai economici și după cum se va vedea în continuare și mai eficienți.

E. Planificarea P3 constă în aplicarea planificării P1 pe nivele ierarhice conform următorului algoritm:

A.3.5.3.

1° Se pune procesul inițial în LST1.

2° Se selectează primul proces din LST1, iar succesorii săi planificabili se trec în LST care cuprinde procesele nivelului următor.

3° Se ordonează procesele nivelului următor din lista LST conform subalgoritmului SA 3.5.1 și se obține LST1.

4° Se selectează spre execuție procesele ordonate ale nivelului următor (LST1), care devine astfel nivelul curent. Pe măsură ce sînt selectate procesele, succesorii lor planificabili se trec în LST, pregătindu-se nivelul următor.

5° Se reia pasul 3° pînă cînd LST devine vidă (nu mai există succesori).

F. Planificarea P4 constă în aplicarea planificării P2 pe nivele ierarhice. Aceasta se poate realiza cu ajutorul algoritmului următor:

A.3.5.4. Acest algoritm coincide cu A.3.5.3 cu excepția pasului 3° în care subalgoritmul de ordonare va fi SA 3.5.2.

G. Planificarea P5. Metodele prezentate, presupun algoritmi de sortare pentru a realiza ordonarea. In aplicațiile timp-real, regia acestei ordonări poate fi însă prohibitivă. Din acest motiv, o metodă simplă de planificare, care înlătură acest dezavantaj, constă în selectarea proceselor din nivelul curent de la stînga la dreapta (în ordinea în care sînt introduse în LST). După ce a fost selectat ultimul proces din dreapta nivelului curent se trece la procesul din stînga nivelului următor, pînă la epuizarea tuturor proceselor.

Un exemplu de implementare al unei discipline de planificare (P3) apare în fig.3.5.5 (procedura METODA-A).

Modelul a fost utilizat în studiul unor tipuri de structuri caracteristice de procese cu timpi proces și IE aleatori. Pentru un grup de încercări, tabelul comparativ al performanțelor metodelor de planificare analizate apare în fig.3.5.6. Se precizează că abaterile sînt calculate în procente relative la planificarea optimă. Din rezultatele obținute experimental se pot deduce următoarele:

1° Planificarea optimă este superioară celei seriiale cu aproximativ 29 %.

2° Planificarea restrînsă la un singur nivel ierarhic este superioară celei extinse pe mai multe niveluri (abateri medii de 1-3 % față de 13-16 %).

3° Metoda P5 obține rezultate comparabile cu metodele P3 și P4, fără însă a implica nici o sortare. Dispersia abaterii față de planificarea optimă este însă mai mare, deoarece depinde de numărarea proceselor care se face aleator; ordinea de planificare este ordinea în care procesele apar de la stînga la dreapta în nivelul ierarhic.

H. Concluzii. Pornind de la cele prezentate, se pot formula următoarele concluzii.

1° In SÖPR se impune, acolo unde este posibil, suprapunerea activității procesorului cu activitatea dispozitivelor periferice.

2° Se pot utiliza mai multe metode de planificare. Astfel:

M.3.5.1. Dacă se dispune de informație apriorică se recomandă disciplinele de planificare dinamică P3 și P4, a căror adîncime de planificare se extinde la un nivel ierarhic, care obțin performanțe apropiate de planificarea optimă.

M.3.5.2. Dacă informația apriorică se obține dificil, se recomandă disciplina P5 care obține rezultate bune, afectate însă de o dispersie mai mare.

```

PROCEDURE TREC_SUC(VAR J: INTEGER; SECV: LISTA; VAR LST: LISTA);
VAR I, K, NS, NC: INTEGER;
BEGIN
  FOR I:=INCEPUT TO SFIRSIT DO
    BEGIN
      NC:=SECV(I);
      FOR K:=1 TO GRAF(NC).NR_SUCC DO
        BEGIN
          NS:=GRAF(NC).SUC(K);
          GRAF(NS).NR_PRED_REZ:=GRAF(NS).NR_PRED_REZ+1;
          IF GRAF(NS).NR_RED_REZ=GRAF(NS).NR_RED THEN
            BEGIN
              J:=J+1; LST(J):=NS
            END;
          END;
        END;
      END;
    END;
  END;
PROCEDURE ORDONARE1(J: INTEGER; VAR LST, LST1: LISTA);
VAR M, N, L, NC1, NSEL, TMINP, TMINIO: INTEGER;
    K: INTEGER;
BEGIN
  M:=1; N:=J; TMINP:=30000; TMINIO:=30000;
  REPEAT
    NSEL:=0; TMINP:=30000; TMINIO:=30000;
    FOR L:=1 TO J DO
      BEGIN
        NC1:=LST(L);
        IF NC1<>0 THEN
          IF GRAF(NC1).TIMP_PROC<TMINP THEN
            BEGIN
              TMINP:=GRAF(NC1).TIMP_PROC;
              NSEL:=NC1; KK:=L
            END;
          END;
        IF NSEL<>0 THEN
          BEGIN
            LST1(M):=NSEL; LST(KK):=0; M:=M+1
          END;
          NSEL:=0;
          FOR L:=1 TO J DO
            BEGIN
              NC1:=LST(L);
              IF NC1<>0 THEN
                IF GRAF(NC1).TIMP_IO<TMINIO THEN
                  BEGIN
                    TMINIO:=GRAF(NC1).TIMP_IO;
                    NSEL:=NC1; KK:=L
                  END;
                END;
              END;
            IF NSEL<>0 THEN
              BEGIN
                LST1(N):=NSEL; LST(KK):=0; N:=N-1
              END;
            UNTIL ((M-N)=1)
          END;
        END;
      END;
    END;
  END;
PROCEDURE METODA_A;
VAR I: INTEGER;
BEGIN
  WHILE SFIRSIT<=NRPROC DO
    BEGIN
      J:=0; TREC_SUC(J, SECV, LST);
      ORDONARE1(J, LST, LST1);
      --INCEPUT:=SFIRSIT+1;
      FOR K:=1 TO J DO
        BEGIN
          SFIRSIT:=SFIRSIT+1;
          SECV(SFIRSIT):=LST1(K);
          TIMP(SECV(SFIRSIT))
        END;
      END;
    END;
  END;

```

Fig.3.5.5. Exemplu de implementare al unei discipline de planificare.

M.3.5.3. Cu bune rezultate se pot utiliza disciplinele de planifi care bazate pe prioritate statică. Utilizând informații apriorice, cu

ajutorul modelului prezentat se determină planificarea optimă. Prioritățile statice se stabilesc conform ordinii proceselor în această planificare. Aceste priorități pot fi ulterior corectate pe baza informațiilor istorice culese.

În funcție de particularitățile concrete ale unei aplicații TR, se pot utiliza și alte discipline de planificare derivate direct din disciplinele fundamentale prezentate sau realizând combinații ale acestora.

METODA	INCERCARI (%)						ABATERE MEDIE (%)
	1	2	3	4	5	6	
SERIALA	32	24	29	29	32	32	29,6
P1	16	1,4	1,6	5,4	21	24	13,9
P2	18	0	15	14	26	27	16,6
P3	0,6	1,4	1,7	0	0,6	0,6	0,8
P4	1,2	3,6	3,4	5,4	4,8	1,2	3,2
P5	6	0	0,5	1	1,8	1,2	1,7

Fig.3.5.6. Tabel comparativ al performanțelor metodelor de planificare.

În implementare și în aprecierea performanțelor, trebuie ținut cont de faptul că disciplinele de planificare studiate sînt caracterizate de două componente:

1° Componenta statică (deterministă) în cadrul căreia planificarea poate fi prevăzută pe baza informației apriorice și a structurii grafului de precedență asociat sistemului de procese.

2° Componenta dinamică (asincronă) guvernată de interfața cu mediul exterior care este în general greu de anticipat. Elementele acestei componente pot fi cunoscute în timp pe baza informațiilor istorice culese pe parcursul funcționării sistemului, sau din funcționarea unor sisteme sau aplicații similare. Ținînd cont de aceste observații se recomandă următoarea metodologie.

M.3.5.4. 1° Se stabilește și se implementează una din disciplinele de planificare anterior precizate.

2° Se introduce în sistem elemente care înregistrează informații istorice (număr de apeluri, intervale de apariție a întreruperilor externe, număr de treceri prin anumite puncte, etc.).

3° Pe baza informațiilor istorice se pot aduce corecturi metodei inițiale de planificare, urmărind optimizarea unuia sau mai multor parametri (criterii) ai sistemului.

3.6. Interblocarea proceselor

În cadrul sistemelor timp-real o importanță aparte trebuie acordată interblocării proceselor. Un sistem constînd din mai multe procese concurente este interblocat, dacă evoluția proceselor sale este blocată un timp nedefinit deoarece o parte din aceste procese

păstrează resurse așteptate de celelalte [CD73], [MD74], [Do81], [Pa82].

Considerând numărul de instrucții executate ca măsură a evoluției unui proces, pentru două procese concurente P_1 și P_2 se poate reprezenta grafic curba de evoluție relativă. Această curbă are un aspect discontinuu sau continuu după cum cele 2 procese se execută întretesut (prin multiprogramare) pe o aceeași unitate centrală sau pe două unități centrale distincte (fig.3.6.1 a și b).




Fig.3.6.1. Curba de evoluție relativă a două procese.

Dacă cele două procese au nevoie de o aceeași resursă R_1 , intersecția zonelor în care P_1 respectiv P_2 solicită această resursă generează o „zonă imposibilă” care nu poate fi traversată de către curba de evoluție. Pornind de la această curbă în figura 3.6.2(a) este reprezentată o situație de interblocaj, în care procesele P_1 și P_2 solicită pe rînd resursele R_1 și R_2 respectiv R_2 și R_1 . Dacă curba de evoluție intră în zona N (zona nesigură) interblocajul este iminent din cauza ireversibilității evoluției (P_1 deține pe R_1 și necesită pe R_2 iar P_2 deține pe R_2 și necesită pe R_1). Se observă însă că dacă resursele sînt solicitate în aceeași ordine de către ambele procese, interblocajul nu poate să apară.




Fig.3.6.2. Reprezentarea interblocajului.

Pentru ca regiunile nesigure să existe sînt necesare trei condiții: (1) exoluziunea mutuală (fiecare proces deține controlul exclusiv asupra resurselor pe care le utilizează), (2) resurse nepreemptibile (un proces nu eliberează resursele pe care le deține decît după ter

minarea utilizării lor) și (3) așteptarea ciclică de resurse (fiecare proces păstrează resurse în timp ce așteaptă să i se elibereze celelalte resurse de care are nevoie pentru a continua.

3.6.1. Model generalizat pentru studiul stării resurselor unui sistem de procese.

În vederea abordării matematice a problemei interblocării se va elabora un model generalizat al stării resurselor pentru un sistem de procese. Sistemul luat în considerare este o combinație paralelă a unor subsisteme de tip șir (§ 3.1) formate din șiruri liniare de procese. Din punctul de vedere al resurselor se consideră că în cadrul unui șir de procese, starea resurselor este constantă pe parcursul execuției unui proces, dar se modifică de la un proces la altul.

Limitarea legată de considerarea unui subsistem ca fiind format dintr-un șir de procese ^{nu} este restrictivă, întrucât în ultimă instanță execuția unui sistem de procese concurente pe un sistem mono-procesor revine la un astfel de model. Combinația paralelă de șiruri de procese prefigurează sistemul multiprocesor sau execuția unor sisteme de procese independente pe un același sistem monoprocilor.

În studiul problemei interblocărilor, sistemul fizic va fi asimilat cu un set de m tipuri de resurse R_1, R_2, \dots, R_m fiecare având z_j unități disponibile. Vectorul $z = (z_1, z_2, \dots, z_j, z_{j+1}, \dots, z_m)$ reprezintă capacitatea sistemului.

Se vor considera două categorii de resurse [3h74]:


1. Resurse fixe care sînt un set finit de unități identice cu următoarele proprietăți:

- a) Numărul de unități este constant;
- b) Orice unitate este fie „disponibilă” fie „alocată” unui proces;
- c) O resursă fixă poate fi retrocedată de către un proces numai după ce a fost alocată acestuia.

Exemple de resurse fixe sînt componentele hardware (memoria, memoriile auxiliare, procesoarele, perifericele) și componentele software (fișiere de date, procese, tabele, semafoare).

2. Resurse consumabile sînt un set de resurse cu următoarele proprietăți:

- a) Numărul de unități de resurse este variabil deoarece aceste resurse pot fi „consumate” sau „produse” de către procese;
- b) Un proces „producător” crește numărul de resurse retrocedînd una sau mai multe resurse pe care le crează.



c) Un proces „consumator” descrește numărul de resurse primind iar apoi consumând una sau mai multe resurse. Ca atare resursele primite, nu mai sînt retrocedate.

Exemple de resurse consumabile sînt semnalele de sincronizare, mesajele, intreruperile I/E sau de timp, tranzacțiile proceselor etc.

În cadrul vectorului z cele două categorii de resurse se consideră grupate: cele fixe în prima parte (indicii 1 la j) cele consumabile în cea de-a doua parte a vectorului (indicii $j+1$ la m).

Se consideră în continuare un șir de procese $\mathcal{P}_1 = P_1(1)P_1(2)..P_1(n_1)$ unde $1 \leq n_1$. Pentru fiecare proces se introduce noțiunea de necesar de resurse $n_1(\ell) = (n_{11}(\ell), n_{12}(\ell), \dots, n_{1m}(\ell))$ unde $n_{1j}(\ell)$ reprezintă necesarul de resursă fixă sau consumabilă R_j pentru procesul $P_1(\ell)$ ($1 \leq \ell \leq n_1$) aparținînd șirului 1. Valorile $n_{1j}(\ell)$ corespunzătoare resurselor solicitate sînt prin convenție pozitive.

Deoarece într-un proces o anumită resursă consumabilă este fie solicitată fie produsă (cazurile în care același proces produce și consumă o resursă nu interesează din punctul de vedere al șirului de procese 1 considerat), există posibilitatea ca în vectorul necesar să fie reprezentate și resursele consumabile produse de către proces. Pentru a deosebi aceste resurse de cele solicitate, prin convenție, componentele $n_{1j}(\ell)$ corespunzătoare lor se înregistrează cu semn negativ. Astfel componentele vectorului $\tilde{n}_1(\ell)$ pot lua următoarele valori:

- a) valori (+) care precizează cantitatea de resursă fixă sau consumabilă necesară procesului $P_1(\ell)$ (resursă solicitată).
- b) valori (-) care precizează cantitatea de resursă consumabilă produsă de către proces (resursă produsă).
- c) valori nule care precizează faptul că procesul nu utilizează resursa respectivă.

Pentru resursele fixe se consideră că toate resursele necesare unui proces se alocă înainte de lansarea sa în execuție și că la terminarea sa, acesta retrocedează toate resursele pe care le-a primit. Fiind însă vorba de un șir de procese, procesul care se termină nu va elibera decît acele resurse de care nu are nevoie procesul următor, iar acesta nu va primi decît acele resurse pe care le solicită în plus față de procesul terminat. Această categorie de resurse nu modifică capacitatea sistemului.

Pentru resursele consumabile se consideră de asemenea că unui proces 1 se alocă la început toate resursele necesare execuției sale, dar că aceste resurse sînt consumate (deci nu mai sînt restituite). De asemenea procesul poate produce el însuși resurse, ca atare capacitatea sistemului se modifică în funcție de resursele produse și cele consumate.

Pentru șirul luat în discuție se presupune o secvență unică de execuție $a = \underline{P}_1(1)\underline{P}_1(1)\dots\underline{P}_1(n_1) = e_1 e_2 \dots e_{2n_1}$, avînd secvența de stări asociată $p_1 = s_0 s_1 s_2 \dots s_{2n_1}$.

Pentru a caracteriza o stare s_k a proceselor șirului se vor defini următorii vectori: $\tilde{U}_1(k) = (U_{11}(k), U_{12}(k), \dots, U_{1m}(k))$ și $\tilde{N}_1(k) = (N_{11}(k), N_{12}(k), \dots, N_{1m}(k))$ unde $U_{1j}(k)$ reprezintă cantitatea din resursa R_j utilizată de șirul 1 la momentul k , iar $N_{1j}(k)$ - reprezintă cantitatea din resursa R_j , necesară șirului 1 la momentul k .

De asemenea se mai definesc vectorii $\tilde{PR}_1(k) = (0, 0, 0, \dots, 0, PR_{1j+1}(k) \dots PR_{1m}(k))$ și $\tilde{C\emptyset N}_1(k) = (0, 0, \dots, 0, C\emptyset N_{1j+1}(k) \dots C\emptyset N_{1m}(k))$ unde $PR_{1\ell}(k)$ și $C\emptyset N_{1\ell}(k)$ reprezintă cantitatea din resursa R_ℓ produsă respectiv consumată de către șirul 1 la momentul k . Este evident că acești vectori au valori numai pentru categoria de resurse consumabile z_ℓ ($j < \ell \leq m$).

Pentru a se putea preciza dinamica acestor vectori se mai introduc noțiunile de necesar relativ $\tilde{q}_1(k) = (q_{11}(k), q_{12}(k), \dots, q_{1m}(k))$ și retrocedare relativă $\tilde{r}_1(k) = (r_{11}(k), r_{12}(k), \dots, r_{1m}(k))$ unde $q_{1j}(k)$ reprezintă cantitatea de resursă R_j necesară la momentul k (în plus față de ceea ce deține șirul) pentru a satisface solicitarea procesului următor, iar $r_{1j}(k)$ reprezintă cantitatea din resursa R_j care poate fi eliberată la terminarea unui proces, astfel încît solicitarea procesului următor să fie acoperită.

Dacă $q_1(k)$ este nul se va nota aceasta prin $\tilde{q}_1(k) = \tilde{0}$ unde $\tilde{0}$ reprezintă un m -uplu de zerouri.

Se reamintește faptul că pe întreg parcursul acestui paragraf toți vectorii care se referă la resurse au o structură partajată, respectiv din cele m elemente, cele cuprinse între 1 și j se referă la resursele fixe, iar cele cuprinse între $j+1$ și m la cele consumabile. Modelul permite și luarea în considerare a extremelor (numai resurse fixe sau numai resurse consumabile) prin poziționarea corespunzătoare a lui j .

Vectorii $\tilde{q}_1(\ell)$ (necesarul de resursă al procesului care urmează să fie executat) și $\tilde{r}_1(\ell-1)$ (retrocedarea procesului care tocmai s-a terminat) pot fi obținuți din vectorii $\tilde{n}_1(\ell)$ (necesarul procesului care urmează) și $n_1(\ell-1)$ necesarul procesului terminat conform următorului algoritm.

A.3.6.1

A. Pentru resurse fixe:

1° Se scad vectorii $\tilde{n}_1(\ell)$ și $\tilde{n}_1(\ell-1)$ componentă cu componentă.

2° Componentele care rezultă pozitive se trec în $\tilde{q}_1(\ell)$ ele reprezentând necesarul relativ al noului proces, iar cele care rezultă cu minus se trec cu semn pozitiv pe locurile corespunzătoare în $\tilde{r}_1(\ell-1)$ ele reprezentând retrocedarea relativă a vechiului proces.

3° Restul pozițiilor din $\tilde{r}_1(\ell-1)$ și $\tilde{q}_1(\ell)$ se completează cu zerouri.

B. Pentru resurse consumabile:

1° $\tilde{q}_1(\ell)$ are drept componente, valorile care apar cu semnul (+) în $\tilde{n}_1(\ell)$, acestea reprezentând resurse solicitate de procesul curent

2° $\tilde{r}_1(\ell-1)$ are drept componente, valorile care apar cu semnul (+) în $\tilde{n}_1(\ell-1)$, acestea reprezentând resurse solicitate de procesul anterior. Aceste resurse au fost consumate, ele însă apar în vectorul retrocedare pentru a putea fi diminuată în mod corespunzător, cantitatea totală de resurse aflată la dispoziția șirului (vezi D.3.6.1).

3° Restul pozițiilor din $\tilde{q}_1(\ell)$ și $\tilde{r}_1(\ell-1)$ se completează cu zerouri. Se precizează că indicii i ia valori în domeniul $(1, n_1)$.

Forma Pascal a acestui algoritim apare în figura 3.6.3, împreună cu baza de date care va fi utilizată pentru toate procedurile care modulează întorblocarea (procedura RRELATIVE).

Procedura RRELATIVE primește ca intrări doi vectori de tip resursă NMIC1 și NMIC reprezentând pe $\tilde{n}_1(\ell)$ respectiv $\tilde{n}_1(\ell-1)$ și furnizează pe QMIC($\tilde{q}_1(\ell)$) și RMIC($\tilde{r}_1(\ell-1)$). (fig.3.6.3).

Pentru determinarea vectorilor $\tilde{PR}_1(\ell)$ și $\tilde{C\emptyset N}_1(\ell)$ se pornește de la $\tilde{n}_1(\ell)$ conform următorului algoritim:

A.3.6.2.

A) Pentru componentele corespunzătoare resurselor consumabile.

1° $\tilde{PR}_1(\ell)$ are drept componente acele valori din $\tilde{n}_1(\ell)$ care au semn negativ. Valorile se iau în modul.

2° $\tilde{C\emptyset N}_1(\ell)$ are drept componente valorile ce apar cu semnul (+) în $\tilde{n}_1(\ell)$.

3° Restul componentelor consumabile iau valoarea zero.

B) Pentru resurse fixe:

1° Toate componentele corespunzătoare resurselor fixe iau valoarea zero. (Procedura PR \emptyset C \emptyset N figura 3.6.4).

În aceste condiții pentru șirul i , dinamica vectorilor \tilde{U} , \tilde{N} , $\tilde{PR\emptyset}$, $\tilde{C\emptyset N}$ și \tilde{z} , poate fi descrisă conform următorului model, considerând ca valori inițiale la momentul 0 $\tilde{N}_1(0) = \tilde{q}_1(1)$ și $\tilde{U}_1(0) = \tilde{0}$:

```

TYPE RESURSA=ARRAY(.1..NRRESURSE.) OF INTEGER ;
EVOLUTIE1=ARRAY(.1..NRPRUC.) OF RESURSA ;
SISTEM =ARRAY(.1..NRLANTURI.) OF RESURSA ;
STARE1 =(INCEPUT,CFIRST) ;
EVENTIMENT =RECORD
    STARE : STARE1 ;
    PROCES : INTEGER ;
    LANT : INTEGER ;
END ;
SECVEXEC =ARRAY (.0.. NREVENIM.) OF EVENTIMENT ;
REGEN =ARRAY(.1..NRLANTURI.) OF EVOLUTIE1 ;
DOMENIU=ARRAY(.1..NRLANTURI.) OF INTEGER ;
VAR
NMIC:EVOLUTIE1 ;
OMIC, RMIC, NMARE, UMARE, ZMIC, PRO, CON, RESURSA ;
K, L, U, IB, NLB: INTEGER ;
ZERO: RESURSA ;
UMARE, NIARE, NFRIN, MAXR, PRODG, CONG: SISTEM ;
NMICQ: RESDEN ;
SECV: SECVEXEC ;
MI: DOMENIU ;
PROCEDURE RRRELATIVE(NMIC1, NMIC: RESURSA ;
                     VAR OMIC, RMIC: RESURSA) ;
VAR DIF, I: INTEGER ;
BEGIN
FOR I:=1 TO NRRESURSE1 DO
    BEGIN
    DIF:= NMIC1(I)-NMIC(I) ;
    IF DIF>0 THEN
        BEGIN
        OMIC(I):=DIF; RMIC(I):=0
        END ;
    IF (DIF<0) THEN
        BEGIN
        RMIC(I):=-DIF; OMIC(I):=0
        END ;
    IF (DIF=0) THEN
        BEGIN
        RMIC(I):=0; OMIC(I):=0
        END ;
    END ;
FOR I:=NRRESURSE1+1 TO NRRESURSE DO
    BEGIN
    IF NMIC(I)>0 THEN OMIC(I):=NMIC(I) ;
    IF NMIC(I)=0 THEN RMIC(I):=NMIC(I) ;
    END ;
END ;

```

Fig.3.6.3. Baza de date și procedura de determinare a vectorilor necesari și retrocedare relativă.

D.3.6.1

a) Starea k ($0 \leq k \leq 2n_1$) în care se ajunge după inițierea unui proces $\bar{P}_1(\ell)$ ($1 \leq \ell \leq n_1$) este:

$$\tilde{N}_1(k) = \tilde{O}; \quad \tilde{U}_1(k) = \tilde{U}_1(k-1) + \tilde{N}_1(k-1)$$

b) Starea de k în care se ajunge după terminarea unui proces $\underline{P}_1(\ell)$ este:

$$\tilde{N}_1(k) = \tilde{q}_1(\ell + 1); \quad \tilde{U}_1(k) = \tilde{U}_1(k-1) - r_1(\ell);$$

$$\tilde{z}(k) = \tilde{z}(k) - \tilde{C}\tilde{O}N_1(\ell) + \tilde{P}R_1(\ell); \quad \text{unde } \tilde{q}_1(\ell + 1),$$

$\tilde{r}_1(\ell)$, $\tilde{P}R_1(\ell)$ și $\tilde{C}\tilde{O}N_1(\ell)$ se determină prin algoritmi A.3.6.1. și A.3.6.2.

Pornind de la această definiție, pentru un sistem de tip și de procese putem determina dinamica vectorilor \tilde{N} , \tilde{U} , $\tilde{C}\tilde{O}N$, $\tilde{P}R$ și \tilde{z} dacă cunoaștem necesarul de resurse pentru fiecare proces al lanțului și secvența de execuție (procedura PASLANT fig.3.6.4).

```

PROCEDURE PROCON(NMIC:RESURSA;VAR PRO,CON:RESURSA);
VAR I:INTEGER;
BEGIN
  PRO:=ZERO; CON:=ZERO;
  FOR I:=NRRESURSE1+1 TO NRRESURSE DO
    IF NMIC(.I.)<0 THEN PRO(.I.):=-NMIC(.I.)
    ELSE CON(.I.):=NMIC(.I.);
  END;
PROCEDURE CAUTA(SECV:SECVEXEC;M:INTEGER;
VAR S:INTEGER;VAR GASIT:BOOLEAN);
VAR Q:INTEGER;
BEGIN
  S:=K;GASIT:=FALSE;
  IF S<>NREVENIM THEN
    REPEAT
      S:=S+1;Q:=SECV(.S.).LANT;
      IF M=Q THEN GASIT:=TRUE;
    UNTIL (GASIT) OR (S=NREVENIM)
  END;
PROCEDURE PASLANT(SECV:SECVEXEC;NMIC:EVOLUTIE1;
VAR NMARE,UMARE,PRO,CON:RESURSA);
VAR L,P,S,R:INTEGER;
GASIT:BOOLEAN;
BEGIN
  P:=SECV(.K.).PROCES;
  PROCON(NMIC(.P.),PRO,CON);
  IF SECV(.K.).STARE=INCEPUT THEN
    BEGIN
      SUMA(UMARE,UMARE,NMARE);
      NMARE:=ZERO
    END;
  IF SECV(.K.).STARE=SFIRSIT THEN
    BEGIN
      L:=SECV(.K.).LANT;P:=SECV(.K.).PROCES;
      CAUTA(SECV,L,S,GASIT);
      IF GASIT THEN
        BEGIN
          R:=SECV(.S.).PROCES;
          RRELATIVE(NMIC(.R.),NMIC(.P.),QMIC,RMIC)
        END
      ELSE
        BEGIN
          RRELATIVE(ZERO,NMIC(.P.),QMIC,RMIC)
        END;
      NMARE:=QMIC;DIFERENTA(UMARE,UMARE,RMIC);
      SUMA(ZMIC,ZMIC,PRO);DIFERENTA(ZMIC,ZMIC,CON);
    END;
  END;
PROCEDURE INITBARE(SECV:SECVEXEC;NMICO:RESOEN;
VAR NBARE,UBARE,PRODB,CONU:SISTEM);
VAR M,P,S:INTEGER;
GASIT:BOOLEAN;
BEGIN
  FOR M:=1 TO NRLANTURI DO
    BEGIN
      CAUTA(SECV,M,S,GASIT);
      P:=SECV(.S.).PROCES;
      WRITE('INITBARE',M,P,S,K,EOL);
      RRELATIVE(NMICO(.M,P.),ZERO,QMIC,RMIC);
      NBARE(.M.):=QMIC;UBARE(.M.):=ZERO;
      PRODB(.M.):=ZERO;CONG(.M.):=ZERO;
    END;
  END;
  SCR(NBARE(.M.),4);SCR(UBARE(.M.),4);
  WRITE(EOL);
  END;
PROCEDURE PASSIST(SECV:SECVEXEC;NMICO:RESOEN;
VAR UBARE,NBARE,PRODB,CONG:SISTEM);
VAR I:INTEGER;
BEGIN
  IF K=0 THEN INITBARE(SECV,NMICO,NBARE,UBARE,PRODB,CONG)
  ELSE
    BEGIN
      I:=SECV(.K.).LANT;
      PASLANT(SECV,NMICO(.I.),NBARE(.I.),UBARE(.I.),
        PRODB(.I.),CONG(.I.));
    END;
  WRITE('PASSIST');
  FOR I:=1 TO NRLANTURI DO
    BEGIN
      SCR(NBARE(.I.),4);SCR(UBARE(.I.),4);SCR(QMIC,4);SCR(RMIC,4)
    END;
  WRITE(EOL);
  END;
END;

```

Fig.3.6.4.Proceduri pentru modelarea interblocărilor

Acest model poate fi generalizat pentru precizarea stărilor unui sistem $\mathcal{S} = \mathcal{S}_1 // \mathcal{S}_2 // \dots // \mathcal{S}_n$ care este o combinație paralelă a n sisteme de tip șir. Fiecare stare s_k a sistemului este descrisă prin următoarele matrici:

$$\|U(k)\| = \begin{pmatrix} U_1(k) \\ U_2(k) \\ \vdots \\ U_n(k) \end{pmatrix}; \|N(k)\| = \begin{pmatrix} N_1(k) \\ N_2(k) \\ \vdots \\ N_n(k) \end{pmatrix}; \|PR(k)\| = \begin{pmatrix} PR_1(k) \\ PR_2(k) \\ \vdots \\ PR_n(k) \end{pmatrix}; \|CON(k)\| = \begin{pmatrix} CON_1(k) \\ CON_2(k) \\ \vdots \\ CON_n(k) \end{pmatrix}$$

Dacă $a = e_1 e_2 \dots e_k \dots$ este o secvență de execuție pentru sistemul \mathcal{S} iar NMICG necesarul de resurso al tuturor proceselor șirurilor i ($1 \leq i \leq n$), atunci aplicînd procedura anterioară pentru șirul activ al sistemului, putem determina în fiecare moment dinamica matricilor $\|U\|$, $\|N\|$, $\|PR\|$, $\|CON\|$ și dinamica vectorului \tilde{z} . Un șir \mathcal{S}_1 al sistemului este activ cînd $\tilde{U}_1(k) + \tilde{N}_1(k) \neq 0$.

Acest lucru este realizat de procedura PASSIST (fig. 3.6.4). Aceasta primește la intrare secvența de execuție a sistemului (SECV) și necesarul de resurse pentru toate șirurile de procese (NMICG) unde NMICG(.I.) este necesarul pentru șirul I. Procedura actualizează matricile UBARA, NBARA, CONG și PRØDG precum și vectorul ZMIC. În toate matricile modificările se execută doar în rîndul corespunzător șirului activ. Un exemplu de aplicare al procedurii pentru un set de resurse fixe apare în figura 3.6.5.




Fig. 3.6.5. Exemplu de aplicare al modelului generalizat.

Modelul generalizat pentru studiul stării resurselor este valabil atît pentru resurse fixe cît și pentru resurse consumabile sau combinații ale acestora.

O tranziție corespunzătoare unei inițieri de proces este permisă să numai dacă necesarul solicitat din fiecare resursă R_j nu depășește

disponibilul din acel moment. Se va defini deci și un vector „disponibil” $\tilde{d}(k) = (d_1(k), \dots, d_m(k))$ unde

$$\tilde{d}(k) = \tilde{z}(k) - \sum_{i=1}^n \tilde{U}_i(k) \quad (r.3.6.1)$$

Deci în șirul \mathcal{S}_1 , o tranziție de stare corespunzătoare evenimentului $e_{K+1} = P_1(\ell)$ este permisă dacă $\tilde{N}_1(k) \leq \tilde{d}(k)$. Se spune despre o secvență de execuție că este validă dacă toate tranzițiile sale de inițiere sînt permise.

3.6.2. Definiția noțiunii de interblocare

Pornind de la modelul generalizat prezentat se poate defini noțiunea de interblocare.

3.6.2.1. Fie $\mathcal{S} = \mathcal{S}_1 // \mathcal{S}_2 // \dots // \mathcal{S}_n$ un sistem de procese unde fiecare $\mathcal{S}_i (1 \leq i \leq n)$ este un șir. Fie $a = e_1 e_2 \dots e_K$ o secvență de execuție parțială a lui \mathcal{S} și fie $p = s_0 s_1 \dots s_K$ secvența parțială de stări corespunzătoare. Presupunînd că există un set $MI \neq \emptyset$ de indici ai lanțurilor sistemului astfel încît pentru fiecare $i \in MI$ să avem

$$\tilde{N}_i(k) \not\leq \tilde{d}(k) + \sum_{j \in MI} \tilde{U}_j(k)$$

atunci \mathcal{S} este blocat. De asemenea sînt interblocate șirurile \mathcal{S}_i cu $i \in MI$.

Definiția precizează că o interblocare există atunci cînd un set de șiruri active, aparținînd unui sistem, nu își pot începe execuția procesului următor din lipsă de resurse. Chiar dacă toate șirurile neinterblocate eliberează toate resursele pe care le dețin, totuși nu vor fi suficiente resurse pentru ca măcar unul dintre șirurile interblocate să-și continue execuția. Deoarece s-a presupus că nici un șir nu poate solicita mai multe resurse decît poate oferi sistemul, rezultă că pentru ca să apară interblocarea trebuie să existe cel puțin două șiruri.

Există mai multe moduri de a rezolva interblocările.

a) Prevenirea prin care se încearcă evitarea factorilor care generează interblocări prin restricții introduse la proiectarea sistemului sau prin restricții de utilizare a resurselor.

b) Deteția presupune un algoritm de constatare a unei interblocări și luarea de măsuri pentru rezolvarea situației.

c) Evitarea. Sistemul de operare, pe baza unor informații cunoscute aprioric, controlează de o asemenea manieră evoluția proceselor încît evită regiunile nesigure. Se vor analiza pe rînd aceste metode în contextul sistemelor timp-real.

3.6.3. Prevenirea interblocărilor

Una dintre metodele cele mai indicate de rezolvare a interblocărilor în cadrul STR este metoda prevenirii. Prevenirea se realizează evi-

tînd pe cît este posibil condițiile care pot genera interblocări; sincronizarea proceselor, nonpreemptiunea și așteptarea circulară.

1) Sincronizarea proceselor și legat de aceasta, exclusiunea mutuală, nu pot fi evitate întrucît, sincronizarea este mecanismul esențial de coordonare a activității proceselor unui STR (§ 3.3). În condițiile în care însă, se proiectează și se implementează un mecanism de sincronizare „principal”, iar utilizarea acestuia se face cu atenție, probabilitatea de apariție a interblocărilor din acest motiv este redusă.

2) Nonpreemptiunea. Analizînd definiția D.3.6.1, se poate observa că dacă fiecare șir (proces), în momentul k în care solicită resurse, nu deține nici o resursă ($\tilde{N}_1(k) \neq \tilde{O}$ și $\tilde{U}_1(k) = \tilde{O}$), atunci membrul drept al inegalității se reduce la \tilde{C} (capacitatea sistemului). Reamintind că una din ipotezele admise se referă la faptul că nici un șir nu poate solicita resurse peste capacitatea sistemului rezultă că în acest caz interblocările devin imposibile.

Pornind de la această observație se conturează două metode de provenire a interblocărilor.

M.3.6.1. Înaintea fiecărei solicitări de resurse, șirul trebuie să elibereze toate resursele pe care le deține (chiar dacă mai are nevoie de ele) și apoi să le solicite din nou.

Această metodă nu este însă aplicabilă tuturor tipurilor de resurse din cauza caracteristicilor fizice ale acestora (spre exemplu resursele nepreemptibile).

M.3.6.2. Fiecărui șir al sistemului i se prealocă cantitatea maximă de resurse de care are nevoie.

Acest lucru este însă posibil numai în condițiile existenței unei cantități suficiente de resurse, lucru mai rar întîlnit la sistemele dedicate și timp-real. Dezavantajul acestei metode constă în faptul că unele resurse pot rămîne multă vreme neutilizate.

3) Așteptarea circulară. Evitarea așteptării circulare a fost ușurată de introducerea unor metode grafice pentru reprezentarea interblocărilor [Sh74], [Ho83]. Spre exemplu, una dintre ele presupune reprezentarea resurselor unui sistem la momentul k , în forma unui graf direcționat G_k , conținînd un set de m noduri corespunzătoare tipurilor de resurse R_1, R_2, \dots, R_m , un set de noduri corespunzătoare utilizatorilor și un set de săgeți care se definesc astfel: graful G_k conține o săgeată (R_j, \mathcal{S}_1) dacă lanțul \mathcal{S}_1

deține resursa R_j ($U_{1j}(k) \neq 0$) și o săgeată (\mathcal{S}_1, R) dacă solicită resursa R_l ($N_{1l}(k) \neq 0$). Cu alte cuvinte după evenimentul k , lanțul \mathcal{S}_1 deține resursa R_j și solicită resursa R_l (fig.3.6.6(a)).

Se consideră situația următoare: se presupune că există mai multe lanțuri \mathcal{S}_1 fiecare deținând și solicitând resurse. Astfel lanțul \mathcal{S}_{11} deține resursa R_{j1} și solicită resursa R_{j2} . Aceasta este deținută de lanțul \mathcal{S}_{12} care solicită R_{j3} aparținând lanțului \mathcal{S}_{13} . Interblocarea apare în momentul în care bucla se închide: \mathcal{S}_{13} solicită R_{j1} (fig.3.6.6(b)).




Fig.3.6.6. Reprezentarea grafică a resurselor.

Intuitiv, se poate enunța următoarea propoziție.

P.3.6.1. Dacă o stare u_k conține o interblocare, graful G_k asociat stării respective conține o buclă.

Această condiție referitoare la G_k este una necesară dar nu și suficientă (spre exemplu în cazul în care există mai multe resurse de un anumit tip). Condiția devine suficientă în momentul în care, din fiecare tip de resursă implicată în buclă mai există o singură unitate.

Pentru evita formarea buclelor se pot aplica mai multe metode. Una dintre ele se referă la alocarea ordonată a resurselor. Aceasta presupune ordonarea mulțimii $\mathcal{R} = (R_1, R_2, \dots, R_m)$ a tipurilor de resurse prin aplicarea unei relații \triangleleft de ordonare liniară definită astfel: $R_1 \triangleleft R_2$ presupune că într-un sistem care solicită resurse, resursa R_2 se alocă numai după ce s-a alocat resursa R_1 .

Se presupune că mulțimea \mathcal{R} a fost ordonată prin renumerotarea tipurilor de resurse și că avem $R_1 \triangleleft R_2 \triangleleft \dots \triangleleft R_m$.

Se poate demonstra următoarea teoremă:

T.3.6.1. Într-un set de șiruri constrins la o alocare ordonată a resurselor nu poate apare interblocarea.

Demonstrație. Se presupune că în graful asociat stării resurselor unui sistem, la momentul k există o buclă (interblocare) care conține nodurile $R_{11}, R_{12}, \dots, R_{1n}$. Deoarece șirul resurselor e supus la o alocare ordonată, parcurgând bucla se poate scrie:

$R_{11} \leftarrow R_{12} \leftarrow \dots \leftarrow R_{1n} \leftarrow R_{11}$. Rezultă că:

a) $R_{11} \leftarrow R_{1n}$ (din tranzitivitate)

b) $R_{1n} \leftarrow R_{11}$ (din închiderea buclei)

Existența ambelor relații într-un sistem cu mulțimea resurselor ordonată este imposibilă, deci premisa de la care s-a pornit (că sistemul conține o interblocare) este falsă.

Pornind de la T.3.6.1 se poate concepe următoarea metodă de alocare.

M.3.6.3. Resursele solicitate de un sistem se alocă numai într-o ordine prestabilită.

Aplicarea acestei metode permite evitarea sigură a interblocărilor. Metoda este recomandabilă în special pentru sistemele timp-real, în care informația predictivă asupra sistemului permite o astfel de alocare a resurselor.

După cum s-a arătat în § 3.1, un rol central în cadrul sistemelor de procese îl joacă relația de precedență. În § 3.4 s-a demonstrat că o posibilitate de implementare a relației de precedență o reprezintă mecanismul SEND-REC de comunicare prin mesaje. Mesajele fiind de fapt resurse consumabile, utilizarea lor poate conduce la situația formării unor bucle în sensul celor prezente de P.3.6.1, Prin urmare cooperarea proceselor poate conduce la interblocare. Deoarece alocarea ordonată, nu este potrivită resurselor consumabile, pentru a preveni formarea buclilor în această situație se poate recurge la metoda comunicării ierarhice.

Pentru a implementa această metodă se pornește de la observația că procesele unui sistem pot fi organizate într-o structură de niveluri ierarhice conform celor precizate în § 3.1.

Intr-o astfel de structură comunicările au loc într-un singur sens de sus în jos comenzile transmițându-se doar de pe niveluri superioare spre cele inferioare, iar răspunsurile în sens invers (fig.3.6.7).

Pentru o astfel de manieră de comunicare se poate demonstra următoarea teoremă.

T.3.6.2. Intr-un sistem de procese constrins la o comunicare ierarhică, nu poate apărea interblocarea.




Fig.3.6.7. Structură (comuni- care) ierarhică.

total particulară pentru SØTR (§ 4.2). Este ușor de observat că o astfel de structură ierarhică se suprapune perfect peste structura unui graf al unui sistem închis de procese.

În funcție de situațiile concrete ale proiectării sistemelor, se pot folosi după necesități și combinații ale metodelor de prevenire prezentate. Se apreciază provenirea ca fiind metoda cea mai indicată spre a fi utilizată în rezolvarea problemei interblocării SØTR.

3.6.4. Deteția interblocărilor

Problema detecției interblocărilor prezintă un mare interes pentru specialiști în acest domeniu existînd o bogată literatură. [Mu68], [CD73], [MD74], [Ho83] etc.

În cadrul celor prezentate în acest paragraf, pentru sistemele tip șiruri de procese, se poate concepe un algoritm care să detecteze apariția unei interblocări și șirurile implicate în ea. Un astfel de algoritm utilizează procedura de parcurgere a stărilor resurselor unui sistem (PASSIST) și definiția interblocării (D.3.6.2). Astfel, algoritmul preconizat simulează execuția șirurilor de procese pornind de la starea curentă, încercînd să găsească un set de șiruri care din lipsă de resurse disponibile se interblochează.

Algoritmul utilizează drept intrări matricile care caracterizează starea sistemului $||U||$, $||N||$, $||PR||$, $||CØN||$ și \tilde{Z} furnizînd la ieșire un set de indici MI de șiruri interblocate și numărul acestora IB. Dacă setul e vid (IB=0), înseamnă că starea e sigură și că nu poate conduce la interblocări.

Asimilînd relația \Leftarrow definită anterior cu o relație de comunicare între două procese situate unul pe un nivel superior altul pe un nivel inferior (implementată printr-un SEND-REC), teorema se demonstrează exact ca și predecesora ei, arătînd că formarea unei bucle nu este posibilă.

Comunicarea ierarhică stă la baza structurilor ierarhice în care conform teoremei T.3.6.2 nu pot apare interblocări datorate comunicării prin mesaje. Din acest motiv, acest tip de structuri au o importanță cu

A.3.6.3.

1° Se inițializează domeniul MI al indicilor șirurilor de procese pe valoarea 1 și IB cu valoarea numărului șirurilor. Se calculează \tilde{d} conform lui (r 3.6.1) și se atribuie valoarea calculată variabilei locale VAL.

2° Se caută în mulțimea indicilor șirurilor, un astfel de i încât $\tilde{N}_1 \leq \tilde{VAL}$. Dacă nu se găsește nici unul algoritmul se termină.

3° Se elimină indicele i din domeniul MI, se decrementează IB și se adaugă la \tilde{VAL} mulțimea resurselor U_1 utilizate de șirul i : $\tilde{VAL} = \tilde{VAL} + \tilde{U}_1$. Se mai adaugă lui \tilde{VAL} mulțimea resurselor produse de șirul i (\tilde{PR}_1) și se scade mulțimea elementelor consumate de acesta (\tilde{CON}_1). Se revine la pasul 2°. În figura 3.6.8 se observă procedura DETECTIE care implementează algoritmul și un exemplu concret de utilizare al acestuia.

Algoritmul se comportă diferit față de resursele fixe și față de resursele consumabile. Astfel dacă pentru cele fixe, valoarea lui VAL crește în mod continuu pe măsura ce se elimină șiruri din set (deci ordinea de căutare nu are nici o semnificație) pentru resursele consumabile există posibilitatea ca VAL să se diminueze (prin consumarea de resurse), caz în care ordinea de căutare este importantă. În astfel de cazuri pentru mărirea acurateții avem nevoie de informații predictive legate de ordinea de execuție a proceselor în diferitele șiruri. Acest lucru este realizabil în sistemele de operare timp-real dedicate.

Fiind dat un astfel de algoritm se propun trei metode de utilizare.

M.3.6.4. Implementarea algoritmului de detecție în sistemul de operare și utilizarea sa ori de câte ori se produc modificări în utilizarea resurselor. Rezolvarea unei interblocări detectate se poate face în mod brutal prin îndepărtarea șirurilor blocate sau dacă acest lucru nu este posibil prin întârzierea acestora. Metoda poate fi îmbunătățită prin căutarea unui set minimal de șiruri a căror îndepărtare rezolvă interblocarea sau aplicând un criteriu de cost minim.

Dezavantajul acestei metode constă în faptul că el mărește mult regia sistemului de operare, lucru care în general nu se acceptă la sistemele timp-real.

M.3.6.5. Implementarea algoritmului de detecție ca o opțiune a mediului de "programare" (§ 2.3.2). În aceste condiții algorit-

mul poate fi utilizat doar în cazurile în care, simulând execuția sistemului, se observă apariția interblocărilor. Rezolvarea acestora se face prin introducerea de condiții de constrângere suplimentare care să evite situațiile care au fost detectate.

```

PROCEDURE DETECTIE (NBARE,UBARE;SISTEM;ZMIC;RESURSA;
VAR MI;DOMENIU; VAR IB;INTEGER);
VAR I:INTEGER;VAL;RESURSA;
ADEV;BOOLEAN;
BEGIN
VAL:=ZMIC;
FOR I:=1 TO NRIANTURI DO
BEGIN
MI(I):=1;
DIFERENTA(VAL,VAL,UBARE(I));
END I;
I:=0;II:=NRIANTURI;
REPEAT
I:=I+1;
IF MI(I)<>0 THEN
BEGIN
COMP(NBARE(I),VAL,ADEV);
IF ADEV THEN
BEGIN
II:=II-1;SUMA(VAL,VAL,UBARE(I));
SUMA(VAL,VAL,PROD(I));DIFERENTA(VAL,VAL,CONG(I));
MI(I):=0;I:=0
END;
END;
UNTIL (I=0) OR ((I=NRIANTURI)AND(NOT ADEV))
END;

```

NR PROC = 3
NR RESURSA = 4
NR SISTEM = 10
NR LANTURI = 2

		R1	R2	R3	R4
L1	P1	0	1	2	0
	P2	1	1	0	1
	P3	1	1	2	0
L2	P1	2	0	2	2
	P2	3	0	3	0
	P3	0	0	0	0

SECV.	STARE	PROC	LANT
0	I	1	1
1	S	1	1
2	I	1	2
3	S	1	2
4	I	2	1
5	S	2	1
6	I	3	1
7	S	3	1
8	I	2	2
9	S	2	2

STARE

	\tilde{N}_1	\tilde{N}_2	\tilde{U}_1	\tilde{U}_2	MI	
					L1	L2
0	0120	2022	0000	0000	0	0
1	0000	2022	0120	0000	0	0
2	1001	2022	0100	0000	0	0
3	1001	0000	0100	2022	0	0
4	1001	1010	0100	2020	0	0
5	0000	1010	1101	2020	0	0
6	0020	1010	1100	2020	1	1

Fig.3.6.8. Implementarea algoritmului de detecție.

M.3.6.6. Implementarea algoritmului de detecție ca o opțiune a sistemului de operare (executivului). În aceste condiții algoritmul va fi solicitat de către programator când apare suspiciunea unei interblocări (spre exemplu unul sau mai multe procese sînt blocate o lungă perioadă de timp).

3.6.5. Evitarea interblocărilor

Algoritmi care realizează evitarea interblocărilor sînt complecși laborioși și necesită informații apriorice cu privire la utilizarea resurselor [Mu68], [CD73], [MD74] :

Dintre algoritmi existenți se prezintă unul cu performanțe bune, care însă nu necesită ca informație apriorică decât limita superioară a necesarului de resurse pentru fiecare șir L_1 al sistemului [CD73]. Acest lucru este relativ ușor de determinat practic, pentru orice configurație de procese aparținând unui sistem de calcul TR.

În modelul care va fi analizat în continuare se va considera că singura informație atașată unui șir L_1 este vectorul $\tilde{M}_1 = (M_{11}, M_{12}, \dots, M_{1m})$ unde M_{1j} reprezintă cantitatea maximă de resursă j de care are nevoie șirul 1 pe tot parcursul existenței sale.

$$M_{1j} = \max_{1 \leq \ell \leq p_1} \left\{ q_{1j}(\ell) + \sum_{h=1}^{\ell-1} (q_{1j}(h) - r_{1j}(h)) \right\}$$

O a doua ipoteză simplificatoare se referă la faptul că în acest model, structura șirurilor (sevența de execuție a proceselor) nu este cunoscută decât după execuția lor efectivă.

În fundamentarea raționamentului se pornește de la următoarea observație. Fiind dată o stare s_k a sistemului \mathcal{S} și o cerere $\tilde{N}(k)$, se analizează dacă aceasta poate fi onorată în condiții de siguranță. Dacă cererea a fost onorată starea s_{k+1} va diferi de starea s_k prin aceea că $\tilde{N}_1(k+1) = \tilde{O}$ (ca nu mai solicită nimic deoarece solicitarea i-a fost satisfăcută) și $\tilde{U}_1(k+1) = \tilde{U}_1(k) + \tilde{N}_1(k)$ (a crescut cantitatea de resurse utilizate).

Problema care se pune este următoarea: în ce condiții, plecând de la starea s_k care este sigură, se poate ajunge în starea s_{k+1} , evitând interblocarea.

Intrucât nu cunoaștem decât maximum de resurse necesare pentru un șir L_1 al sistemului, pentru a fi siguri în evitarea interblocării se propune cazul cel mai defavorabil pentru necesarul de resurse și anume: fiecare șir activ i al sistemului solicită maximum de resurse și nu eliberează nici una din resursele pe care le are alocate, deci solicitarea sa va fi $\tilde{M}_i - \tilde{U}_i(k+1)$.

În aceste condiții problema interblocării se poate reformula astfel. Se consideră o sevență de procese P_j corespunzătoare șirurilor L_1 active în starea s_{k+1} . Fiecare proces P_j modelează tot ceea ce a mai rămas din șirul L_1 până la terminarea acestuia. În general în acest proces sînt incluse mai multe procese dar datorită presupunerii că deja s-a eliberat cantitatea maximă de resurse necesară șirului, nici unul din aceste procese nu va mai solicita și nu va mai elibera nici o resursă pînă la epuizarea șirului.

Pornind de la vectorul de resurse disponibile $\tilde{d}(k+1)$ trebuie găsită o secvență de execuție a proceselor independente P'_1, P'_2, \dots, P'_a pentru care vectorii solicitare și retrocedare relativă sînt furnizați de următoarele relații:

$$\tilde{q}'_i = \tilde{M}_i - \tilde{U}_i(k+1)$$

$$\tilde{r}'_i = \tilde{M}_i$$

$i \in \text{Domeniului indicilor șirurilor active.}$

În aceste condiții se poate formula următoarea propoziție.

P.3.6.2. Fiind dată o stare s_{K+1} se definește vectorul necesar astfel:

1) dacă $\tilde{U}_i(k+1) + \tilde{N}_i(k+1) > \tilde{O}$ atunci $\tilde{N}_i(k+1) = \tilde{M}_i - \tilde{U}_i(k+1)$

pentru $1 \leq i \leq n$.

2) în restul cazurilor $\tilde{N}_i(k+1) = \tilde{O}$.

Cu ajutorul vectorilor \tilde{N}_i se alcătuiește matricea de stare a necesarului sistemului $\|N'(k+1)\|$ care are pe rînduri vectorii $\tilde{N}_i(k+1)$ ($1 \leq i \leq n$). Starea s_{K+1} este sigură, (nu conține o interblocare) dacă starea ($\|U(k+1)\|, \|N'(k+1)\|$) nu conține o interblocare.

Rezultă din această propoziție că ori de cîte ori se solicită resurse noi în sistem, verificarea siguranței stării următoare se poate realiza astfel.

A.3.6.4. Pornind de la starea sistemului $\|U\|, \|N\|$ și cunoscînd necesarul maxim de resurse pentru fiecare șir $\|MAXR\|$, se determină matricea $\|N'\|$ conform propoziției P.3.6.2. Stării $\|U\|, \|N'\|, \|C\|, \|PR\|$ și \tilde{z} i se aplică algoritmul de detectare a interblocării (A.3.6.3). Dacă nu se detectează o interblocare ($IB=0$) starea este sigură.

Forma PASCAL a acestui algoritm apare în figura 3.6.9.

```

PROCEDURE UTILMAX(CUBARE, NBARE: SISTEM; DMIC: RESURSA;
MAXR: SISTEM; VAR MI: DOMENIU; VAR NFRIM: SISTEM);
VAR
  I: INTEGER; TEMP: RESURSA;
BEGIN
  FOR I:= 1 TO NRCANTURI DO
    BEGIN
      SUMA(TEMP, UBARE(I), NBARE(I));
      IF (TEMP = ZERO) THEN
        DIFFERENȚA(NFRIM(I), MAXR(I), UBARE(I)) DEL'E
        NFRIM(I) := ZERO
      END;
    END;
  UTIL := UTIL + (CUBARE, NFRIM, DMIC, MI, NLE);
END;

```

Fig.3.6.9. Algoritm pentru evitarea interblocărilor.

În cazul detectării interblocărilor se iau măsuri similare celor expuse în paragraful precedent (abortare sau aminare).

Avantajul algoritmului constă în faptul că nu mai avem nevoie de necesarul de resurse al fiecărui proces în parte și nici de secvența de execuție a proceselor ci doar de necesarul maxim de resurse al lanțului

Dezavantajul provine din faptul că intrucît ipotezele formulate presupun cazul cel mai nefavorabil, soluția este acoperitoare, dar condițiile în care ea se realizează nu sînt întotdeauna necesare. Cu alte cuvinte, din cauza solicitării maxime presupuse a se exercita tot timpul, se va detecta o interblocare chiar în sistemele care în realitate nu o produc. Pentru sistemele timp-real, este un lucru acceptabil tocmai din condițiile de siguranță care li se impun.

4. Arhitectura software a sistemelor de operare timp-real

4.1. Conceptul de structură în programare

În cea mai generală accepțiune a sa, un sistem este format dintr-o mulțime de obiecte și o mulțime de relații între aceste obiecte. Proprietățile sistemului derivă din atributele obiectelor și din natura relațiilor dintre ele. Un element de bază al unui sistem îl constituie structura sa. Descrierea obiectelor sistemului și a relațiilor dintre ele este de fapt descrierea structurii sistemului.

Noțiunea de structură interesează sfera de interes a celor mai diverse domenii ale științei, structuralismul patrundînd în biologie, psihologie, sociologie și din ce în ce mai profund în știința calculatoarelor în general și în programare în special. Deoarece structurile implicate în aceste domenii se constituie în sisteme cu grade diferite de complexitate, pentru analiza sistemelor complexe a fost introdus termenul de "holon" [Kozlo], [1170] provenind din sinteza lui „holos” (întreg) și „on” sugerînd partea (proton, neutron, etc.). Se demonstrează că sisteme complexe aparținînd unor domenii foarte diferite (biologie, psihologie, automatizată, structuri sociale, sisteme de calcul) pot fi reprezentate ca și ierarhii de holoni. Referitor la aceste ierarhii se pot face următoarele observații cu caracter de generalitate.

A. Se constată spre exemplu că în sfera producției de bunuri materiale, la proiectarea unui produs nou, complex (holon), nu se pornește niciodată de la zero; proiectarea și realizarea noului se bazează pe existența unor subansamble bine puse la punct, dezvoltate de-a lungul unor perioade mai lungi de timp și care încorporează

o serie de concepte teoretice și practice validate prin experiență, cărora eventual li se aduc mici modificări în vederea integrării lor în noul ansamblu. În mod similar se constată că și brevetele naturii sînt asemănătoare, majoritatea ființelor vii avînd aceeași compoziție structurală formată din oase, mușchi, nervi, vase de sînge, etc, catalogate din acest motiv drept organe analoge. Odată ce natura a adaptat un patent pentru un proces sau o componentă vitală (holon), ea nu renunță ușor la el; îi face modificările minime astfel încît în diferite circumstanțe să aibă funcții diferite. Spre exemplu picioarele aripile zburătoarelor, înotătoarele peștilor, brațele sînt atît de diferite încît s-ar putea crede că au structuri diferite. În realitate ele nu sînt decît adaptări strategice ale unor structuri existente - respectiv membrul anterior al strămoușului comun al reptilelor. Deși au funcții total diferite (alergare, cățărare, înot, zbor), aranjamentul oaselor rămîne același. Se constată că produsul sau organul a devenit un „holon evolutiv stabil”.

B. În lumea care ne înconjoară se observă că sistemele complexe care trec prin forme intermediare stabile evoluează mult mai rapid decît acele sisteme care trec direct de la forma amorfă la structura de sistem complex. În primul caz evoluția spre forme complexe este ierarhică. În natură se observă clar predominanța ierarhiilor în cadrul sistemelor complexe, deoarece dintre toate formele complexe posibile, ierarhiile sînt acelea care au capacitatea potențială să evolueze.

C. O a treia observație se referă la proprietățile dinamice și la maniera în care o astfel de ierarhie poate fi pusă în funcțiune. Se constată că aceasta se realizează pe baza unui mod clasic de acțiune bazat pe principiul comutării, unde un semnal codificat implicit, care poate fi relativ simplu, pune în mișcare un mecanism complex pregătit pentru acțiune. Astfel în comportamentul instinctual există reflexe simple care sînt declanșate de stimuli simpli (spre exemplu un zgomot puternic). În activități complexe care necesită dobîndirea unei îndemnări se întîmplă același proces, de această dată însă dobîndit în timp, drept urmare a așezării gradate a detaliilor unor comenzi implicite primite din vîrfurile ierarhiei. Semnalul primit de la nivelurile superioare nu trebuie să fie specific ceea ce holonul trebuie să execute; în schimb el acționează ca și o comandă simplă codificată care determină intrarea în acțiune a holonului. Odată intrat în acțiune, holonul va transforma comanda implicită într-una explicită activînd subunitățile aflate în subordine strategică, urmărind prin mesaje și răspunsuri (reacții) modul în care comenzile lansate sînt îndeplinite.

În continuare se va analiza modul în care conceptele prezentate se găsesc în activitatea de programare și în arhitectura produselor software. Structuralismul a pătruns în programare odată cu introducerea conceptului de programare structurată și definirea unităților structurale de bază - modulele - numite procese, activități sau taskuri. Acestea sînt secvențe de program avînd un caracter unitar și stabil care îndeplinesc un număr redus de acțiuni bine precizate (§ 2.4.1). Un program constă dintr-o ierarhie de module (procese). Un modul al ierarhiei pe de o parte reprezintă un „întreg” (privit ca subsistem) iar pe de altă parte el poate fi o „parte” constitutivă a unui întreg de nivel superior (sistem). Un astfel de modul (proces) poate fi asimilat cu un holon. De asemenea nu întîmplător se vorbește despre sistem de calcul, sistem de operare, sistem de procese etc.

Observațiile anterior formulate, prin particularizare, rămîn valabile și pentru domeniul programării și pot fi luate în considerare de proiectantul software.

A. Astfel în realizarea unui produs software complex, ne pornim de la un fond deja existent de programe, module și algoritmi care sînt adaptați și asamblați conform necesităților programului. De regulă se utilizează algoritmi consacrați cu performanțe ridicate metode verificate și optimizate. Această tendință, din ce în ce mai vizibilă în programare îmbracă forme diferite începînd cu primitivele consacrate utilizate în proiectarea și realizarea sistemelor de operare, continuînd cu macroinstrucțiunile și terminînd cu bibliotecile și cu pachetele de programe specializate.

B. În ceea ce privește evoluția sistemelor software se constată că ierarhizarea a pătruns mai încet datorită absenței, la început, a unei metodologii și a unei discipline de proiectare. A fost perioada în care complexul domina ierarhia, perioada în care structurile amorfe se constituiau direct în sisteme complexe. Pe măsură însă ce s-a acumulat experiență de programare, s-au cristallizat unele metode și principii și s-au făcut descoperiri teoretice importante, sistemele ierarhice au devenit din ce în ce mai răspîndite. La ora actuală se utilizează din ce în ce mai mult această metodă în realizarea unor noi sisteme complexe.

C. În sfîrșit, în ceea ce privește modul de acționare a unor astfel de programe ierarhice se constată o analogie perfectă bazată pe același mecanism al comutării la inițiativa unui semnal simplu (apel de rutină, mesaj sau semnal de întrerupere).

Pentru proiectantul software, sarcina creatoare constă în a defini și încadra diversele activități într-un sistem ierarhic complex și de a grupa procesele în unități operaționale (holoni) într-o astfel de manieră încât subsistemele realizate să fie slab cuplate, permițând o manieră simplă dar eficientă de comandă a ierarhiei.

4.2. Arhitectura unui sistem de operare timp-real

4.2.1. Arhitectura ierarhică a unui sistem TR

Termenul de structură se reflectă direct în arhitectura unui sistem de calcul [Cr84b].

Luând în considerare aspectele prezentate pînă acum în această lucrare și corelându-le cu cele precizate în subcapitolul anterior din punct de vedere structural, cele mai potrivite arhitecturi pentru sistemele timp-real sînt arhitecturile ierarhice structurate pe niveluri.

Intr-o astfel de arhitectură ierarhică nivelurile inferioare implementează funcțiile de bază (elementare), iar pe măsură ce nivelul crește, crește și complexitatea funcțiilor implementate. Regula de bază a unei astfel de arhitecturi se referă la faptul că funcțiile (obiectele) aflate pe niveluri superioare pot apela (utiliza) doar funcțiile de pe nivelurile inferioare lor; cu alte cuvinte orice nivel se bazează numai pe nivelurile aflate sub el și nu pe cele aflate deasupra [CR81a].

În acest fel comenzile circulă în sistem numai de sus în jos prin mecanismul apelurilor proceselor sau rutinelor. Se precizează însă că există și informații care circulă de jos în sus respectiv (semnale, răspunsuri, reacții) care au menirea de a activa procesele ierarhiei drept răspuns al unor comenzi anterioare, sau de a furniza informații referitoare la maniera de execuție a comenzilor. Aceste informații se pot opri la diferite niveluri ale ierarhiei.

O astfel de structură ierarhică apare în figura 4.2.1. Suportul arhitecturii software propuse îl constituie mașina hardware care constituie baza ierarhiei. În continuare apare executivul sistemului iar pe nivelul superior, procesele aplicației (aplicația propriu-zisă). Se observă că de fapt există o structură formată din trei arhitecturi hardware, executiv (sistem de operare) și sistem propriu-zis. La rîndul lor aceste arhitecturi au o structură ierarhică lucru care va fi prezentat în paragrafele următoare. Interfața cu ambianța TR se realizează la nivelul arhitecturii hardware. Semnalele provenite din ambianță se propagă de jos în sus, activînd prin mecanismul de tratare al întreruperilor procese specializate aflate pe diferite niveluri sau funcții ale executivului. În continuare acestea pot genera comenzi care se materializează în apeluri de procese sau funcții aflate pe nivelurile inferioare.

Adoptarea unei astfel de structuri are mai multe avantaje:

- 1° **Reprezentabilitate și claritate.**
- 2° **Modularitate.**
- 3° **Sens unic al circulației comenzilor, - de sus în jos - și sens unic al circulației răspunsurilor (reacțiilor) - de jos în sus -.**
- 4° **Ortogonalitate înțelegând prin aceasta proprietatea sistemului de a accepta modificări ale unor părți ale structurii fără repercursiuni asupra celorlalte.**




Fig.4.2.1. Arhitectura unui sistem timp-real.

5. Implementare simplă.

4.2.2. Metoda ierarhică de construcție

În proiectarea și realizarea unei arhitecturi ierarhice de sistem se poate utiliza metoda construcției ierarhice [CRUIA].

M.4.2.1. Metoda constă în proiectarea, realizarea și testarea succesivă a nivelurilor sistemului, începând de la bază și înaintând spre straturile superioare. Nivelurile sunt astfel concepute încât fiecare implementează un grup unitar de funcții sau mecanisme care depind numai de nivelurile aflate dedesubt și în nici un caz de cele aflate deasupra.


Sistemul se realizează pornind de la bază spre vârf (tehnica bottom-up), proiectând implementând și testând fiecare nivel în parte. În această manieră, construcția sistemului nu este dificilă și practică, activitatea de punere la punct se realizează în paralel cu implementarea sa.

Pentru fiecare nivel în parte, metoda propusă de realizare este metoda programării structurate completată cu conceptul de orientare spre obiect (§ 4.2.4).

4.2.3. Factori care influențează activitatea de concepție și proiectare a STR

A. Un prim factor îl constituie necesitatea dezvoltării de software TR specific diferitelor tipuri de aplicații, element care conferă noi dimensiuni activității de proiectare a STR. Astfel pe de o parte trebuie proiectate și realizate arhitecturi de sisteme

care să satisfacă în mai mare măsură cerințele unei ambiante (TR), cerință care oferă un caracter particular (dedicat) proiectării. Pe de altă parte în proiectarea acestor arhitecturi trebuie urmărit un cadru stabil, conceput de o asemenea manieră încât programele realizate să fie reutilizabile în diferite aplicații, chiar pentru diferite arhitecturi hardware, cerință care oferă un caracter general proiectării [RG79]. Cele două cerințe contradictorii sînt reprezentate grafic în figura 4.2.2. Astfel punctul 1 indică un software cu un grad maxim de reutilizare



(independent de hard și de aplicație) dar puțin eficient. Punctele 2 și 4 reprezintă puncte de maximă eficiență din punct de vedere al hardware-ului respectiv al aplicației, dar cu un grad redus de reutilizare. Punctul 3 reprezintă un software eficient. Suprafața 1234 reprezintă nivelul posibil de eficiență pentru diferitele niveluri de dependență față de mașină sau aplicație.

Fig.4.2.2. Reprezentarea grafică a raportului eficiență/dependență.

Metoda software-ului timp-real se proiectează și realizează pentru punctul 1 avînd un caracter pronunțat de generalitate, urmînd ca prin adaptări succesive să fie potrivit (acordat) într-o manieră controlată atît pe structura hardware cît și pe aplicație, tinzîndu-se spre punctul 3.

Sarcina dezvoltării aplicațiilor timp-real, respectiv a implementării, testării și adaptării lor, revine „mediului de programare” componentă a SPR care implementează funcția de asistare a programatorului și care pentru a materializa aceste deziderate dispune de funcții specifice. Impactul pe care arhitectura „mediului de programare” îl exercită asupra arhitecturii generale a sistemului este scos în evidență în paragraful destinat proiectării acestei componente (§ 4.4).

B. Un alt factor important care influențează activitatea de proiectare și mai ales maniera de implementare a SPR îl reprezintă conceptul de obiect.

În activitatea de concepție și proiectare a SP, metoda programării structurate a fost dezvoltată cu scopul de a permite dezvoltarea de software eficient, ușor de întreținut, cu un preț de cost mai scăzut și cu o productivitate mai ridicată. Pentru a îndeplini aceste scopuri

programarea structurată utilizează tehnici de descopunere și de proiectare din aproape în aproape (stepwise refinement) [VB78], vizînd în primul rînd circulația controlată a fluxului informației în sisteme și programe individuale. În acest scop fiecare proces, (funcție) se descompune în module bine definite precizîndu-se în mod riguros interfețele dintre ele: parametri, structuri de date, organizarea tabelelor, maniere de reprezentare a datelor, etc.

Cu toate că d.p.d.v. structural această metodă oferă avantaje majore, pot apărea probleme deosebite dacă sînt necesare modificări ale datelor sau ale structurilor de date în cadrul modulelor. Astfel de modificări au implicații asupra tuturor modulelor care le utilizează.

Orientarea spre obiect pune la dispoziție o metodă care extrage de conceptul de structură din programarea convențională și asupra datelor și reprezentării acestora.

Aceasta presupune pe de o parte, proiectarea structurată a bazei de date iar pe de altă parte o restructurarea a modulelor ierarhice astfel încît să se reducă la minimum numărul de module care au acces la o anumită structură de date (obiect). În plus aceste module se asociază cu datele (obiectele) pe care le deservesc.

În noua structură, modulele curente vor aplica astfel de proceduri care manipulează obiecte pentru a modifica sau utiliza date în loc să realizeze accesul direct la ele. Astfel, deși datele asociate unui obiect pot fi utilizate de mai multe module, numai procedurile direct asociate obiectului pot manipula structura de date a acestui

Drept urmare, modificarea structurii sau a reprezentării datelor unui obiect, necesită modificarea doar a procedurilor direct asociate, în locul modificării tuturor modulelor care utilizează aceste date. În acest sens multe din sistemele moderne de operare sînt concepute ca o colecție de tipuri de obiecte. Pentru fiecare tip de obiect sistemul dispune de un set de apeluri prin care tipul poate fi utilizat și manipulat [JP79],[PN79],[LR80],[KC81],[PK81],[CL82],[BL82],[CC83].

Pornind de la aceste considerente se propune completarea metodei construcției ierarhice cu conceptul de orientare spre obiect, concretizat în structurarea datelor în obiecte ierarhice clar definite și restrîngerea numărului de module care realizează accesul la ele. În acest fel se accentuează caracteristica de ortogonalitate a arhitecturii sistemului.

C. Tendințele actuale care se manifestă în concepția și proiectarea SØ tind să desemneze structuri sau concepte fundamentale într-un sistem de operare, care marchează în mod pregnant sistemul și pe care le denumesc paradigme. Paradigmele ocupă un rol central în activitatea de proiectare și mai ales în cea de utilizare a sistemului imprimând un caracter pronunțat de specificitate. Varietatea paradigmelor utilizate este foarte mare: fișierele în UNIX [RT74], capabilități în Hydra [Wu74], obiecte în STAR/ØS [JC77],[SF77],[SB77], servicii în AMØEBA [TMB1]. Spre exemplu în UNIX toate comunicările sînt gîndite ca și citiri și scrieri în fișiere, în sistemele tradiționale bazate pe capabilități, noțiunile de bază se referă la realizarea de operații asupra obiectelor, în AMØEBA la transmiterea și primirea de mesaje de la porți protejate, etc. În acest context, pornind de la observația că în SØTR un rol fundamental îl are circulația informației și legat de aceasta activitățile de coordonare și cooperare a proceselor care în cadrul metodologiei propuse se realizează prin mesaje, se propune pentru categoria de sisteme definite în această lucrare paradigma mesaj.

4.3. Arhitectura unui „executiv” pentru un sistem TR

4.3.1. Structura ierarhică a arhitecturii executivului

În proiectarea arhitecturii executivului unui SØTR, pentru un sistem monoprosesor, punctul de pornire îl constituie funcțiile pe care acesta trebuie să le îndeplinească, funcții precizate în § 2.3.3. [CR80],[CP81],[CR81a],[CR84a].

Din punctul de vedere al modului lor de execuție, funcțiile executivului pot fi împărțite în trei categorii:

a) funcții care se execută integral cu întreruperile mascate, în regim de „monitor monolitic” (§ 3.3.2). În această categorie se încadrează funcțiile numerotate între (1)-(8)(§ 2.3.3).

b) funcții care se execută parțial în regim de „monitor monolitic” funcțiile numerotate (9) - (12).

c) funcții care nu se execută cu IT mascate - cele cu numere între (13) - (18).

Această partajare oferă argumente pentru gruparea funcțiilor executivului pe niveluri. Astfel funcțiile care se execută în regim de întreruperi mascate se pot dirija spre nucleul executivului (executiv inferior) grupate pe două subniveluri: cel inferior cu regim de monitor monolitic total (a) și cel superior cu regim de monitor monolitic parțial (b). Acest lucru este necesar și pentru a înlătura dezavantajele monitorului monolitic, prezentate în § 3.3.2,

acționând în sensul reducerii dimensiunilor sale. Restul funcțiilor executivului (c) se pot dirija spre nivelul superior al executivului și ele pot fi implementate în forma unor procese sistem întreruptibile, asincrone care utilizează funcțiile nucleului. Toate acestea conduc la o arhitectură de executiv ierarhică structurată pe niveluri (fig.4.3.1).

Conceptul de nucleu (Kernel) este un concept modern mult utilizat în literatura de specialitate [Ha70], [SG77], [RR81], [Ho83], care datorită avantajelor oferite a fost adoptat și în cadrul lucrării de față.




Fig.4.3.1. Structura ierarhică a executivului unui sistem TR.

4.3.2. Nucleul inferior al executivului

A. Funcțiile nucleului inferior. Nucleul inferior al executivului cuprinde funcțiile care se execută integral în regim de monitor monolitic (M.3.3.1). Aceste funcții se implementează în forma unor module și rutine de executiv specifice care utilizează structuri de date specifice. Ele sînt activate de apeluri de rutine provenite din sistem sau de semnale și IP provenite din sistem sau din ambianța TR.

În continuare se vor trece în revistă cîteva maniere de concepție și posibilitați de implementare a funcțiilor nucleului inferior.

(1). Mecanismul de comutare se poate implementa în forma a două rutine care se apelează ori de cîte ori se intră sau se iese din nucleu. Aceste rutine acționează asupra stivei procesului care se execută curent în UC, salvînd starea procesului (adresa de revenire, conținutul registrelor generale și pointerul curent la stivă în stiva proprie). Mecanismul trebuie să permită și rezolvarea unor apeluri încuibate (funcții sistem care apelează alte funcții sistem și trebuie să fie complet transparent din punctul de vedere al procesului utilizator (la revenire în proces să redea conținutul inițial nealterat al stivei). În această manieră sistemul lucrează pentru fiecare proces în stiva proprie a procesului. Dotarea fiecărui proces cu stiva sa proprie, strict dimensionată, deși are

dezavantajul unui consum mai ridicat de memorie, asigură o mare flexibilitate și fiabilitate implementării și simplifică mult mecanismul de comutare.

Dintre structurile de date ale nucleului, mecanismul are acces direct la tabelele de definiție ale proceselor.

(2). Gestionarea timpului unității centrale se realizează prin divizarea acestuia între procesele pregătite pentru execuție (multi-programare). Divizarea timpului UC se poate implementa în două moduri:

a) la inițiativa sistemului de întreruperi, IT de timp, de I/E, de sincronizare, etc.)

b) la inițiativa proceselor (sincronizări de condiție, funcții speciale de comutare, etc.) [TabO] .

În primul caz implementarea multiprogramării se asigură în mod automat, sarcina divizării timpului revenind exclusiv sistemului, în cazul al doilea această sarcină revine parțial sau total (în dependență de implementare) proceselor utilizator. Această ultimă manieră are avantajul simplității implementării dar este relativ dificil de utilizat și de pus la punct. În toate cazurile, gestiunea timpului UC se încheie cu apelul rutinei care implementează politica de planificare în execuție a proceselor. Se utilizează mecanismul de comutare și modulele care păstrează evidența stării proceselor.

(3). Politica de planificare în execuție a proceselor este implementată de un modul specializat al nucleului numit dispatcher ale cărui atribuții și manieră de acțiune au fost precizate în § 3.5.1. Metodele de planificare propuse a fi utilizate pentru sistemele TR au fost prezentate detaliat în § 3.5.3. Se reamintesc câteva din concluziile formulate:

a) Pentru sporirea eficienței utilizării UC, este necesară suprapunerea activității UC cu activitatea perifericelor prin tratarea acestora la nivel de întreruperi.

b) Se pot utiliza metode de planificare dinamică atât în caz că se dispune de informație apriorică (M.3.5.1) cât și în lipsa acesteia (M.3.5.2).

c) Se pot utiliza metode bazate pe prioritatea statică în cadrul cărora prioritățile proceselor se stabilesc cu ajutorul modelului pentru studiul planificării sistemelor de procese închise (M.3.5.3). Informațiile apriorice se determină cu ajutorul funcțiilor de măsurare implementate în mediul de programare.

d) În cadrul metodei adaptării, un rol esențial revine metodelor de planificare bazate pe informații istorice (M.3.5.4).

Sarcina esențială, de a selecta următorul proces apt pentru execuție și de a-l lansa efectiv, dispecerul și-o îndeplinește apelând modulele care modifică starea proceselor și rutina de refacere a stării program. El intervine direct în tranzacția procesorului pentru a înscrie procesul selectat.

Referitor la aceste aspecte, în sistemele de operare moderne se manifestă din ce în ce mai pregnant tendința ca acestea să implementeze mecanisme, iar utilizatorii să implementeze politici (strategii) pe baza mecanismelor puse la dispoziție de sistem [Wu74], [CC83]. Această tendință extrem de utilă pentru sistemele cu caracter universal, nu poate fi definitorie pentru SÖPK în care gradele de libertate admise sînt mai restrînse și imbu implementarea unor politici chiar în sistem din rațiuni de eficiență și performanță. Chiar și în aceste cazuri, există însă posibilitatea de a opta pentru diferite variante, după cum s-a precizat mai înainte.

(4). Mecanismul de sincronizare care se presupune, este cel bazat pe semafoare generalizate extinse (3.3.4). Acest mecanism poate fi implementat în forma a două rutine indivizibile P și V care acționează asupra unei structuri de date specifice: obiectul semafor. Rutinele P și V apelează rutinele mecanismului de comutare, modulele de modificare a stării proceselor și modul dispecer. Acest mecanism poate fi utilizat direct în implementarea exclusiunii mutuale (M.3.3.3). De asemenea el stă la baza implementării altor funcții și mecanisme ale sistemului după cum se va vedea în continuare.

(5). Trezirea activităților dintr-o stare în alta și menținerea evidenței fiecăreia se poate realiza prin module specifice ale nucleului care au acces la tabelole de definiție ale proceselor. În concepția și implementarea acestor module se utilizează conceptul de obiect.

(6). În ceea ce privește tratarea flexibilă a intreruperilor interne și externe se reamintește că intreruperile sînt activități ale căror rol este de a cupla rapid microprocesorul la un eveniment extern care îi solicită atenția decuplîndu-l de la activitatea pe care o desfășura în acel moment. Modul de tratare al IT depinde în primul rînd de maniera hardware în care acestea sînt implementate. În general, intreruperile sînt sesizate de către nucleul inferior al executivului prin lansarea asincronă în execuție a unor rutine specializate dedicate unor grupuri de IT sau unor IT singulare. Din punctul de vedere al tratării software se disting două tipuri de intreruperi:

a) IT interne (de tip nucleu) care influențează în mod direct activitatea nucleului (ceasul de timp real, întreruperi specifice) și care sînt tratate de către acesta prin intermediul rutinelor specializate. Se precizează însă că aceste IT trebuie să fie cît mai reduse ca număr iar tratarea lor trebuie să fie simplă și eficientă pentru ca, pe de o parte să nu mărească prea mult regia sistemului, iar pe de altă parte ținînd cont că ele sînt tratate în regim de monitor monolitic să nu reducă timpul de răspuns (viteza de reacție) a sistemului. Aceasta poate avea drept consecință directă pierderea unor întreruperi care sosesc prea des, lucru inadmisibil într-o ambianță TR.

b) IT externe (de tip executiv sau utilizator) care sînt sesizate de către nucleu dar care sînt tratate de către executivul superior sau direct de către utilizator, prin intermediul unor procese speciale (sistem sau utilizator) cu priorități adecvate. Pentru tratarea acestor IT se poate utiliza o metodă derivată din implementarea sincronizării de condiție (M.3.3.4). Astfel, fiecărei IT (sau grup de IT) care sosesce pe o linie, i se asociază un semafor cu valoarea inițială 0. Adresa fiecărui semafor este cunoscută de către procesul sistem (utilizator) care tratează IT respectivă și care execută inițial o operație P asupra semaforului blocîndu-se în el. Rutinile nucleului care sesizează IT, execută o operație V pe semaforul specific deblocînd procesul care devine astfel apt spre a fi selectat și lansat în execuție de către dispecer.

Acest lucru se întîmplă cu atît mai curînd cu cît prioritatea procesului este mai mare.

(7). Funcția de inițializare a sistemului se poate implementa în forma unei rutine care tratează întreruperea generată de punerea în funcțiune a sistemului. Apariția acestei întreruperi produce în mod automat saltul la o rutină de inițializare aflată în nucleul inferior care:

- inițializează unele zone de date
- inițializează unele contoare și semafoare ale sistemului
- inițializează ceasul sistem
- inițializează sistemul de întreruperi
- pe baza unei tabele repertoriu a proceselor, inițializează tabele de definiție ale proceselor
- trece în starea „pregătit” toate procesele sistemului
- dă comanda dispecerului, care va selecta și va lansa pe rînd în execuție procesele, în ordinea priorităților (sau conform politici implementate).

Toate aceste activități sînt necesare deoarece executivul împreună cu procesele sistem și procesele aplicație se găsesc în memoria EPROM a sistemului, în timp ce structurile de date aferente lor, în memoria RAM care este volatilă. Drept urmare, prima activitate care trebuie executată la conectarea sistemului este tocmai inițializarea bazei de date a executivului, sarcină complexă care revine acestei rutine. Inițializarea zonelor proprii de date ale proceselor se realizează prin rutine specializate ale acestora, a căror execuție precede codul propriu-zis al procesului (§ 5.2).

(8). Gestionarea memoriei apare ca un sub nivel intermediar între subnivelurile executivului deoarece utilizează unele funcții ale nucleului și este apelată de funcțiile nucleului superior. Din cele ce au fost precizate în capitolul 2 (§ 2.2.4) a rezultat însă cu claritate că STR dispune de memorii de dimensiuni reduse strict adaptate aplicației, motiv pentru care funcția de gestionare a memoriei este foarte restrînsă. Marea majoritate a executivelor TR nu implementează funcții de gestiune a memoriei, aceasta realizîndu-se prin alocare statică optimizată (zone de memorie strict dimensionate funcție de caracteristicile aplicației).

B. Structuri de date ale nucleului inferior. Structurile de date ale nucleului inferior se constituie în jurul a trei obiecte: tablă de definiție proces, tranzație procesor și semafor.

(1) Tablă de definiție a procesului este o structură de obiect specifică fiecărui proces care conține: starea procesului, prioritatea, semafoarele asociate portului de comunicare, cîmp pentru înlănțuirea procesului în coada de așteptare a unui semafor, pointerul stivei proprii, pointerul zonei de mesaje (port-ul), adresa zonei de cod și alte informații dependente de implementare. Mulțimea tabelor proceselor sistemului formează tabela de procese, tabelă la care au acces doar modulele nucleului care asigură trecerea activităților dintr-o stare în alta.

(2) Tranzația procesorului este structura care păstrează evidența procesului activ în procesor. Se actualizează de către dispecer.

(3) Semaforul este o structură care conține 2 cîmpuri: semaforul propriu-zis și pointerul la primul proces care așteaptă. La aceste cîmpuri au acces numai rutinele P și V.

4.3.3. Nucleul superior al executivului

A. Funcțiile nucleului superior. După cum s-a precizat în § 4.3.1, nucleul superior include funcțiile care se execută parțial în regim de monitor monolitic și care utilizează funcțiile nucleului inferior. Dintre acestea se amintesc:

(9). Mecanismul de cooperare și comunicare interprocese.

Mecanismul propus a fi implementat este cel definit în § 3.4.2, care se bazează pe conceptul de mesaj (D.3.4.2). El poate fi implementat în forma a două rutine executiv care realizează funcțiile operatorilor SEND respectiv REC (D.3.4.3), rutine care acționează asupra unei structuri de date specifice: bufferul de comunicare care păstrează mesajele. Politică de gestionare a bufferului este FIFO (primul venit, primul servit). Posibilitățile de sincronizare și comunicare ale mecanismului nu fost precizate (§ 3.4.5).

Din analiza efectuată în același paragraf, au rezultat o serie de elemente care trebuiesc luate în considerare în etapa de proiectare, în vederea particularizării implementării mecanismului. Dintre acestea se precizează:

(a) Posibilitatea stabilirii dimensiunii maxime N a bufferului de comunicare (M.3.4.1). Pentru a realiza însă acest lucru este necesar un mediu de programare cu funcții de măsură adecvate. În ceea ce privește alocarea zonelor de memorie pentru buffere, în absența funcției de gestionare a memoriei care ar permite gestionarea dinamică a zonelor bufferelor, se realizează prin rezervarea statică a unei zone pentru transmiterea mesajelor în cadrul fiecărui proces.

(b) Utilizarea tehnicii „port”-urilor în implementarea mecanismului de comunicare și cooperare.

(c) Implementarea SEND-ului cu blocare temporară și a REC-ului cu blocare.

(d) Implementarea mesajului de tip prioritar (M.3.4.4). Mecanismul de comunicare se bazează pe funcțiile nucleului inferior respectiv pe mecanismele de comutare și sincronizare ale acestuia. Semafoarele asociate „port”-ului se păstrează în tabela de definiție a procesului, împreună cu adresa zonei de mesaje (buffer de comunicare). Ele au rolul de a asigura pe de o parte (N,O)-sincronizarea (§ 3.4.2), iar pe de altă parte de a rezolva accesul în regim de excludere mutuală la buffer, deoarece SEND-ul și REC-ul sînt funcții intreruptibile.

(10). Păstrarea evidenței timpului real. Legat de timpul real în sistemele TR se pun următoarele probleme:

(a) implementarea ceasului de timp intern care guvernează activitatea sistemului.

(b) implementarea unor ceasuri suplimentare, cu diferite baze de timp necesare sincronizării unor evenimente.

(c) implementarea unei funcții care să permită utilizatorului să cunoască timpul curent.

(a). Implementarea ceasului de timp intern al sistemului este legată de prezența unui orologiu hardware (de regulă programabil) (I 8253) care la anumite intervale de timp generează întreruperi. Aceste întreruperi sînt tratate de către o rutină specializată a executivului care actualizează baza de date referitoare la timpul sistem. Această rutină se găsește în nucleul inferior deoarece se execută cu IT mascate.

(b). Ceasurile suplimentare pot fi implementate și ele în două moduri:

(1) prin circuite hardware (spre exemplu I 8253 are trei ceasuri interne în aceeași capsulă). Dacă este necesar se poate multiplica numărul de capsule, după cum s-a procedat în sistemul ECAROM-800 care conține 5 circuite I8253.

(2) prin software. În acest caz, prin program se generează diferite baze de timp pornind de la cuanta de bază a ceasului intern, utilizînd contoare software.

(c). Implementarea unei funcții de cunoaștere a timpului sistem se poate realiza în forma unei rutine întreruptibile care consultă ceasul sistem și furnizează timpul citit.

(11). Tratarea evenimentelor dependente de timp, este legată de implementarea unui mecanism de lansare întîrziată în execuție a unor procese, durata întîrzierii fiind prescrisă. Acest mecanism se poate implementa în forma unei rutine care asigură întîrzierea procesului (apelant) un interval precizat de timp. Mecanismul de întîrziere se bazează pe semafoare.

Rutina acționează asupra unei tablele care conține intrări pentru procesele care se pot întîrzia, fiecare intrare cuprinzînd durata de întîrziere și semaforul de întîrziere predestinat procesului respectiv, cu valoarea inițială nulă. În momentul apelului rutinei, în intrarea corespunzătoare procesului apelant, se inițializează durata cu valoarea prescrisă a întîrzierii, iar pe semaforul corespunzător se execută o operație P care produce blocarea procesului. La scurgerea unei cuante prestabilite de timp se baleiază această tabelă, se decrementează duratele pentru intrările active,

iar acolo unde durata a devenit nulă, se execută o operație V asupra semaforului respectiv, deblocând procesul.

Dimensiunea tabelii poate fi precis stabilită, deoarece aplicația fiind cunoscută în întregime se poate cunoaște exact numărul proceselor care se întârzie.

(12). Implementarea unui mecanism de alocare a resurselor.

După cum s-a precizat în § 3.6.1, într-un sistem de calcul TR se consideră două categorii de resurse:

- (a) resurse fixe
- (b) resurse consumabile.

(a) Dintre resursele fixe, fac obiectul alocării doar acelea care nu au fost preredistribuite proceselor. Ele sînt grupate într-un "pool" de resurse de unde sînt alocate. Mecanismul de alocare pentru resursele fixe se bazează pe utilizarea semafoarelor generalizate extinse și a fost prezentat în capitolul 3 (M.3.3.5). Mecanismul se poate implementa în forma a două rutine: una care alocă resursa, alta care o eliberează. Fiecărui tip de resursă i se asociază un semafor specific a cărui valoare inițială este egală cu numărul de resurse disponibile. Solicitarea face o operație P asupra acestui semafor, eliberarea o operație V.

Metoda aceasta asigură atât evidența utilizării resurselor cît și mecanismul de sincronizare aferent întrucît la epuizarea unei resurse de un anumit tip, provoacă blocarea procesului solicitant pînă la proxima eliberare a unei resurse de acel tip. Mecanismul este simplu și eficient. Semafoarele asociate resurselor aparțin bazei de date a nucleului. Mecanismul utilizează funcțiile P și V ale nucleului inferior.

(b) Deoarece în cadrul STR gama de resurse consumabile se poate restrînge la mesaje și întreruperi de diferite tipuri, este ușor de observat că problema alocării acestora este rezolvată implicit prin implementarea mecanismului de cooperare și comunicare interprocese prin mesaje respectiv prin mecanismul de tratare al IT. Baza de date utilizată în acest scop este cea specifică mecanismelor amintite.

Legat de alocarea resurselor trebuie reconsiderată problema interblocărilor. În acest sens este necesară reluarea concluziilor rezultate din analiza aprofundată a interblocărilor efectuată în subcapitolul 3.6.

Se pornește de la teorema T.3.6.2 care precizează că într-un sistem de procese constrîns la o comunicare ierarhică nu poate apărea interblocarea. Aceasta este situația ideală în care problema interblocărilor este rezolvată automat, dar de multe ori procesele aplicației

nu pot fi încadrate în totalitate într-o astfel de ierarhie.

Ca atare, în aceste condiții se pot aborda trei căi de rezolvare.

(a) În primul rând se poate face apel la una din metodele de evitare a interblocărilor: prin eliberarea tuturor resurselor (M.3.6.1) prin alocarea cantității maxime de resurse (M.3.6.2) sau prin alocarea într-o ordine prestabilită (M.3.6.3). În oricare din aceste cazuri, rutinele de alocare și de eliberare devin mai complicate, ele trebuind să implementeze metoda aleasă. În plus trebuie definite și structuri de date suplimentare necesare metodei implementate.

(b) În al doilea rând se recomandă (M.3.6.5), metodă care permite detecția „off-line” a interblocărilor, prin implementarea mecanismului de detecție (§ 3.6.4) ca o opțiune a „mediului de programare”. La detecția unor situații de interblocare se adoptă măsuri adecvate prin introducerea unor relații de precedență suplimentare între procesele implicate în interblocare.

(c) În situația în care se ajunge la concluzia că este absolut necesară implementarea unui mecanism de detecție a interblocărilor în executivul sistemului (M.3.6.4) sau ca opțiune a acestuia (M.3.6.6), se recomandă ca el să fie plasat într-un proces sistem al executivului superior (§ 4.3.5). În acest caz structura datelor executivului trebuie completată cu structuri de date specifice acestei activități. În aceleași coordonate poate fi rezolvată și problema evitării interblocărilor conform celor precizate în § 3.6.5.

B. Structuri de date ale nucleului superior. Structurile de date ale nucleului superior se constituie în jurul a patru obiecte: mesaj, zonă mesaj, ceas sistem și tabela ceas.

(1) Mesajul este un obiect, care d.p.d.v. sistem cuprinde două tipuri de informații:

(a) informații sistem (lungime mesaj, proces destinație, tip de mesaj)

(b) text propriu-zis.

(2) Zona mesaj (portul) este specifică fiecărui proces în parte și în ea se păstrează mesajele adresate procesului. Adresa acestei zone împreună cu semafoarele asociate ei se păstrează în tabela de definiție a procesului. În această zonă au acces numai rutinele SEND și RFC.

(3) Ceasul sistem este o structură de date care păstrează ceasul sistemului. Acesta poate fi modificat doar de rutina specia-

lizată a executivului.

(4) Tabela ceas conține intrări pentru toate procesele care se pot întârzia în sistem. Structura unei intrări, a fost precizată anterior. La această tabelă au acces funcția de întârziere și rutinele de tratare a ceasurilor suplimentare.

4.3.4. Structurarea ierarhică a obiectelor nucleului

În proiectarea structurilor de date ale nucleului se utilizează orientarea spre obiect, în spiritul celor precizate în § 4.2.4.

Este interesant de remarcat faptul că obiectele nucleului pot fi definite de o asemenea manieră încât să alcătuiască o structură de date ierarhică, (fig.4.3.2), care respectă principiul stabilit al ierarhiei. Astfel o structură (obiect) situată pe un nivel superior, se bazează numai pe structurile de date aflate pe nivelurile inferioare ei. Această abordare ierarhică, pe lângă avantajele intrinseci pe care le conferă (§ 4.2.1), se răsfrânge direct asupra activității de proiectare simplificând și




Fig.4.3.2. Structura ierarhică a obiectelor bazei de date a nucleului executivului.

sistematisând această activitate.

4.3.5. Executivul superior. Procese sistem

A. Funcțiile executivului superior. Executivul superior cuprinde funcțiile S_0 care sînt intreruptibile (se execută cu IT nemascate). Pentru simplificarea activității de proiectare și implementare, acestea se pot realiza în forma unor procese sistem asincrone activate prin mecanismul întreruperilor (semafoarelor) sau prin mecanismul mesajelor.

(13). Funcțiile sistem suplimentare sînt activități ale sistemului care nu au caracter de generalitate și care de regulă depind de specificul aplicației concrete, de tipul de sistem sau de maniera de structurare și de implementare. Ele se grupează în procese cu prioritate medie, de obicei mai ridicată decît a proceselor aplicației. Spre exemplu procesul „poștaș” în sistemele multiprocesor (§ 4.6), procesele destinate gestionării unor resurse speciale, implementării unor funcții de detecție a interblocărilor, de măsurare, implementării unor politici specifice, etc. De regulă aceste procese sînt activate prin mecanismul semafoarelor.

(14). Tratarea întreruperilor externe. După cum s-a precizat în § 4.3.2, cu excepția IT de tip nucleu care sînt tratate în totalitate în executivul inferior, restul IT sînt rezolvate de nivelurile superioare ale arhitecturii software. Este vorba pe de o parte de IT care vizează activitatea executivului și pe de altă parte de IT care vizează direct aplicația. Tratarea acestor IT se realizează către procese specializate (sistem sau utilizator) conform metodei prezentate în § 4.3.2, bazate pe mecanismul semafoarelor. Caracteristica comună a acestor procese este aceea că ele nu blochează pe un semafor specific, din care sînt deblocate în IT. Ele se pot găsi în executivul superior pentru IT sistem și diversele niveluri ale ierarhiei aplicației pentru IT extern.

(15). Gestionarea dispozitivelor periferice și tratarea cererilor I/E se realizează prin intermediul unor procese sistem specializate, câte unul pentru fiecare dispozitiv periferic, numite drivere. Aceste procese acționează la inițiativa proceselor aplicației prin mecanismul mesajelor. Fiecare driver are un caracter ciclic și tratează mesajele caracteristice

dispozitivului periferic pe care-l deservește. Structura unui astfel de proces apare în figura 4.3.3. Procesul începe cu un REC prin intermediul cărui primește comenzile în forma unor SEND-uri, și în care se blochează în absența acestora. În continuare pe lungimea specificată în comandă, transferă informații la nivel de octet sau de bit, funcție de tipul dispozitivului periferic și de circuitele de interfață ale acestuia.

După fiecare lansare de operație periferică, procesul se blochează în semaforul specific așteptînd un IT de terminare a operației lansate, materializată într-o operație V asupra aceluiași semafor. Bucla se reia pînă la epuizarea lungimii de transfer solicitate. În final driverul transmite procesului solicitant un SEND cuprinzînd informația citită sau confirmarea terminării operației I/E solicitate, (în cazul scrierii), dacă se precizează în mod expres acest lucru (vezi mesajul cu răspuns (M.3.4.5.b)).




Fig.4.3.3. Structura de principiu a unui driver.

Această manieră de lucru asigură suprapunerea activității UC cu cea a DP-urilor întrucât în timpul în care driverul este blocat, în UC se execută alte procese aflate în starea pregătit. Desigur există posibilitatea tratării operațiilor periferice și în absența întreruperilor, caz în care testarea terminării operației lansate se face de către driver prin „testare activă”. În acest caz nu mai este posibilă suprapunerea activității UC cu cea a perifericului deoarece odată lansat, driverul își continuă execuția până la terminarea completă a textului pe care îl citește (scrie). Nu este o metodă indicată, deoarece irosește timpul UC prin așteptare activă.

(16), (17), (18). În ceea ce privește localizarea și rezolvarea unor tipuri de erori și avarii aceasta este strâns legată de reconfigurarea sistemului și redirectarea unor operații periferice [CP78]. Această activitate se poate realiza în mai multe feluri:

(a) prin procesele care tratează IT și care pot conține secvențe de detectare și rezolvare a unor tipuri de erori. Astfel driverele pot conține secvențe de analiză a răspunsului DP-ului și în caz de erori reparabile pot încerca rezolvarea lor prin reluarea operației periferice

(b) prin procese specializate pe IT de avarii cu sarcini precise de semnalizare și eventual de reconfigurare a sistemului sau redirectare a operațiilor periferice. Aceste activități au o importanță deosebită în sistemele care lucrează în ambianțe care necesită un grad sporit de fiabilitate, în care din condiții de siguranță, unele dintre echipamente se păstrează în mai multe exemplare sau dacă acest lucru nu e posibil funcțiile unor echipamente defecte sînt preluate de către altele în stare de funcționare.

Funcțiile de redirectare și reconfigurare au un grad ridicat de specificitate depinzînd în mod direct pe de o parte de structura hardware a sistemului, de natura echipamentelor sale periferice, iar pe de altă parte de caracteristicile concrete ale aplicației.

B. Structuri de date ale executivului superior. Executivul superior nu implementează structuri de date proprii, utilizînd structurile definite în nucleu. Aceasta însă nu exclude posibilitatea ca procesele sistem să-și definească structuri de date locale în funcție de necesități.

4.4. Arhitectura „mediului de programare”

După cum s-a mai precizat sarcina esențială a „mediului de programare” se referă la asistarea programatorului în dezvoltarea de aplicații TR.

Din concluziile prezentate în § 2.2.4 rezultă însă că sistemele cu microprocesor care implementează aplicații concrete au o configura-

ție restrînsă din rațiuni de eficiență, deci ele nu pot implementa funcțiile unui „mediu de programare”. În consecință sarcina dezvoltării de aplicații trebuie rezolvată astfel. În timp s-au conturat în acest sens două metode: simularea și sistemele de dezvoltare.

4.4.1. „Mediu de programare” simulat

Una din tehnicile larg răspîndite încă de la apariția micro-procesoarelor constă în traducerea și verificarea programelor pentru micro sisteme cu ajutorul unor calculatoare de capacitate mai mare [Pe81]. În acest caz, calculatorul mare, numit „orobn-computer”, implementează două programe:

a) un program asamblor care acceptă programe în limbajul de asamblare al microprocesorului traducîndu-le în codul mașină al acestuia

b) un program simulator care execută programul obiect furnizat de asamblor, interpretînd fiecare instrucție. În ambele faze, programatorul are acces la diverse informații despre program care îl ajută la depistarea și corectarea unor erori (listing sursă, mesaje de eroare, vidaje de memorie parțiale, conținut registre, execuție pas cu pas, etc). Programul simulator poate fi complicat și mai mult prin completarea sa cu funcții de măsurare, trasare, evidența timpului, etc. necesare dezvoltării de aplicații timp-real.

Cu toate aceste facilități, unele greșeli de program rămîn nedescoperite, în special cele legate de conexiunea cu partea de echipament, respectiv cele legate de timpul-real, motiv pentru care această metodă este puțin utilizată la ora actuală.

Pentru a facilita testarea ansamblului echipamente-programe, s-au dezvoltat noi tehnici. Acestea se bazează pe emularea (simularea prin hardware) a microprocesorului, cu ajutorul unui sistem relativ complex cuprinzînd un minicalculator sau un alt microprocesor. Emulatorul execută programele realizate pentru aplicația respectivă, fiind prevăzut cu facilități complexe de depanare a programelor. Utilizarea acestei tehnici este avantajoasă pentru aplicații care se dezvoltă în serie medie și mare, deoarece presupune o investiție inițială mult mai mare decît metoda simulării prin program.

Metoda implementării „mediului de programare” prin simulare prezintă avantajul implementării facile (chiar prin generare automată de cross-software) însă prețul de cost al programelor realizate prin simulare este mai ridicat decît al celor realizate prin alte metode, iar unele aspecte legate de întreruperi, operații I/E, timp-real nu pot fi puse în evidență decît în momentul utilizării

programelor [Pe81] .

4.4.2. „Mediu de programare” implementat pe un sistem de dezvoltare

Dezavantajele metodelor de simulare, au condus la ideea implementării „mediului de programare” pe un sistem de calcul bazat pe un microprocesor identic sau aparținând familiei de μP pentru care se dezvoltă aplicația. Un astfel de sistem se numește sistem de dezvoltare.

Un sistem de dezvoltare conține pe lângă μP propriu-zis o memorie în general mai mare decât a sistemelor de aplicație, precum și o gamă mai largă de periferice (display, lector - perforator de bandă, imprimantă, caseto magnetice, floppy-discuri, etc.). Pe lângă configurația de echipamente, sistemul de dezvoltare este prevăzut și cu un sistem de operare propice realizării, testării și depanării programelor.

În coordonatele metodologiei de proiectare prefigurate în acest capitol, pentru un sistem de dezvoltare aplicației TR se propune

o structură software originală de arhitectură ierarhică structurată pe niveluri. Această arhitectură rezultă din completarea arhitecturii propuse pentru un sistem TR (§ 4.2.1) cu o structură suplimentară, numită „mediu de programare” ale cărui funcții au fost precizate (§ 2.3.4). „Mediul de programare” utilizează funcțiile executivului și are acces direct la mașina hardware pentru a implementa funcțiile monitorului interactiv (fig.4.4.1).




Fig.4.4.1. Arhitectura unui sistem de dezvoltare TR.

Această componentă este însă slab cuplată cu restul arhitecturii, sarcinile sale referindu-se exclusiv la dezvoltarea de procese aplicație, la dezvoltarea de aplicații propriu-zise și la teste și măsurători de timp-real.

Conform celor prezentate în § 4.1 și în § 4.2.3, din punctul de vedere al aplicației, executivul reprezintă partea general reutilizabilă, valabilă pentru o categorie mai largă de aplicații, iar procesele aplicației reprezintă partea variabilă particulară a unei aplicații concrete acționând într-o ambianță concretă. Rolul mediului de programare, în plus față de cele anterior precizate, este acela de a genera partea variabilă și de a armoniza interfața dintre cele două părți conform metodei adaptării (M.4.2.2). Pentru a implementa

dezideratele acestei metode „mediul de programare” poate utiliza trei categorii de informații:

a) informații rezultate din funcțiile de testare și de măsurare proprii

b) informații rezultate din exploatarea practică a unor sisteme echivalente

c) informații furnizate de studiul pe modele „off-line” a arhitecturii sistemului de procese concurente care materializează aplicația. De regulă, aceste modele presupun procese neinterpretate, motiv pentru care ele se pot implementa în limbaje superioare și pe alte categorii de sisteme de calcul. Spre exemplu, modelele preconizate în această lucrare și anume: model pentru studiul determinării sistemelor (§ 3.2.2), model pentru studiul planificării sistemelor închise de procese (§ 3.5.3) și model pentru studiul stării resurselor unui sistem de procese (§ 3.6.1), au fost implementate în limbajul PASCAL și rulate pe calculatoarele FELIX C 250 (512) și M18.

4.4.3. Implementarea arhitecturii unui „mediu de programare” pe un sistem de dezvoltare

Un „mediu de programare” se poate implementa în forma unui program interactiv construit în jurul unui interpretator de comenzi. Acesta primește comenzile de la utilizator, lansează rutinele care le execută și revine așteptând comanda următoare. După cum s-a mai precizat, „mediul de programare” este slab cuplat cu restul arhitecturii fiind invizibil pentru aceasta. În schimb el are acces la componentele arhitecturii, putând genera unele componente ale acesteia (procese aplicație).

În ceea ce privește implementarea funcțiilor de dezvoltare a proceselor (§ 2.5.4), asamblarea (1) și editarea (2) sunt clasice și nu ridică probleme deosebite sub aspectul proiectării. Monitorul interactiv (3) trebuie să implementeze minimum funcții de vizualizare a conținutului unor zone de memorie, inserția și substituția conținutului unor locații, vizualizarea și poziționarea conținutului registrelor, comenzi de lansare în execuție a codului obiect, implementarea unor puncte de întrerupere (break-pointuri).

O mențiune specială trebuie făcută în legătură cu asigurarea portabilității (4) software-ului generat [Cr81b]. În acest sens se conturează două metode.

(a) Utilizarea benzii perforate drept suport al programului generat în vederea implantării software-ului pe sistemul destinație.

(b) Dotarea sistemului de dezvoltare cu facilități pentru arderea de memorii EPROM în care se înscrie direct software-ul generat.

Funcțiile de dezvoltare a proceselor nu apelează în mod direct funcțiile executivului. Acestea sînt însă apelate după necesități de către procesele aplicație care se generează.

În ceea ce privește funcțiile de dezvoltare a aplicației (5)-(9) ele servesc la crearea, punerea în funcțiune și urmărirea stării aplicației. În acest scop, ele au acces direct la baza de date a executivului, respectiv la tabelele de definiție ale proceselor pe care le crează și le exploatează. Pentru aceasta, mediul de programare folosește o tabelă repertoriu a proceselor pe care le are în evidență. Funcția de inițializare a sistemului apelează direct rutina specializată a executivului.

Funcțiile de testare și măsurare (10)-(13), apelează în mod direct funcțiile executivului pentru determinarea timpului sistem, măsurarea unor intervale de timp sau întîrzierea unor procese. Ca manieră de lucru, intervenția funcțiilor de măsurare în codul obiect se poate realiza la nivelul unor puncte de măsurare prevăzute de către utilizator. Inițial aceste puncte sînt inerte (NOP-uri) ele putînd fi activate prin comenzi lansate din „mediul de programare”. Dialogul dintre codul obiect și rutinele de măsurare se realizează prin intermediul unor întreruperi generate prin program (RST-uri). Rutinele de măsurare propriu-zise se pot implementa în forma unor rutine care tratează aceste întreruperi.

Se pot imagina și versiuni mai sofisticate, care să nu necesite prevederea în codul obiect a punctelor de măsurare, lucru care înna complică mult rutinele de tratare.

4.5. Arhitectura aplicației. Procese aplicație

În cadrul STR, arhitectura aplicației este strîns legată și depinde în mod intim de arhitectura executivului utilizînd funcțiile acestuia (fig.4.3.1).

Din motivele prezentate pe parcursul acestui capitol, și pentru sistemul de procese care implementează aplicația se recomandă o arhitectură ierarhică structurată pe niveluri. Acest lucru este bazat pe observația desprinsă din capitolul 3 dedicat studiului acestor sisteme, conform căreia forma lor cea mai generală este cea corespunzătoare unui graf închis. Ori din punct de vedere structural, structura de graf este identică cu o arhitectură ierarhică structurată pe niveluri.

Concepția, proiectarea, realizarea și testarea unei astfel de arhitecturi se realizează în mai multe etape.

În prima etapă, sarcina cea mai dificilă care revine proiectantului este aceea ca pornind de la condițiile concrete ale aplicației, să delimiteze procesele, să precizeze clar funcțiile acestora și să stabilească interacțiunile dintre ele și pe această bază să implementeze procesele într-o arhitectură ierarhică (structură de graf).

Se precizează că procesele sistem nu trebuie introduse în structura de graf, ele fiind considerate procese colaterale care sunt executate în regim de subrutină sistem pentru procesele care le apelează.

Odată sistemul stabilit, se trece la etapa a doua în care verifică dacă acesta conține procese partajate, caz în care metoda metodei multiplicării (M.3.4.7) va fi transformat într-un sistem normal. În continuare în cadrul acestei etape se determină forma minimă a grafului sistemului (M.3.2.1), se studiază, dacă este cazul, determinarea sistemului (M.3.2.2) și se determină graful paralel maximal (M.3.2.3). Structura astfel obținută reprezintă graful (arhitectura) implementabil.

Pentru a realiza aceste obiective se utilizează modelul pentru studiul determinării sistemelor de procese definit în § 3.2.2.

Se precizează că etapa II-a nu e necesar să fie parcursă dacă structura de graf rezultată în urma primei etape este simplă și nu justifică acest lucru. Se mai precizează faptul că în ambele etape, procesele sunt neinterpretate (§ 3.1, până la acest moment funcțiile lor concrete reprezentând importanța.

În continuare se poate trece la activitatea de realizare, implementare și testare individuală a proceselor arhitecturii. În această activitate se va ține cont de implementarea relațiilor de precedență interproces în cadrul structurii de graf (M.3.4.b), de implementarea cooperărilor de tip producător/consumator în variantele mai mulți producători/un consumator (M.3.4.2) și un producător/mulți consumatori (M.3.4.3). În implementare este necesar să se aibă în vedere utilizarea unor informații conținute în mesaje care circulă între procese stabilind convenții precise în acest sens, care trebuie respectate. Este vorba spre exemplu de stabilirea identității procesului emițător (M.3.4.4a) sau de implementarea mesajelor cu răspuns (M.3.4.5b). În funcție de necesități utilizatorul poate stabili și alte convenții.

Procesele aplicației pot utiliza funcțiile și mecanismele executivului fără restricții. În funcție de necesități, fiecare proces își poate defini propria sa bază de date. Variabilele partajate pot fi protejate prin semafoare specifice sau pot fi închise în procese manipulator care rezolvă problema accesului exclusiv la ele (proces monitor). Mecanismul de sincronizare recomandat este cel bazat pe mesaje. Mecanismul bazat pe semafoare se va utiliza doar pentru procesele sistem sau pentru procesele aplicației care tratează întreruperi, utilizarea lui incorectă conducând rapid la interblocări.

O atenție deosebită trebuie acordată proceselor care tratează întreruperi externe, procese care din punctul de vedere al sistemului sînt procese care inițiază ramuri ale ierarhiei. Activitatea de generare propriu-zisă presupune scrierea textului sursă a fiecărui proces în parte, asamblarea, testarea și corectarea lui. În paralel se va realiza și gestionarea statică a memoriei prin precizarea adresii zonei de cod și a adresii și dimensiunilor zonei de date proprii a fiecărui proces în parte. În cadrul gestionării se va ține cont și de zona de date a executivului.

În etapa următoare, cu ajutorul mediului de programare, se pot efectua măsurători de timp asupra proceselor individuale în vederea stabilirii informațiilor apriorice necesare modelului de studiu al planificării sistemelor închise de procese. Efectuarea acestei activități, precum și studiul cu ajutorul modelului precizat a arhitecturii aplicației depinde în mod direct de strategia preconizată de utilizator în abordarea politicii de alocare a UC proceselor. De însemenea la acest moment există suficiente informații referitoare la structura grafului sistemului, a resurselor proceselor și a disciplinei de planificare pentru a se aborda dacă se consideră necesar acest lucru, modelul „off-line” de studiu a interblocărilor.

Ultima etapă este destinată activității de creare a aplicației, punerea în funcțiune, testare, măsurarea și adaptare. Această activitate laborioasă și complexă se realizează de asemenea prin mijlocirea mediului de programare.

După crearea propriu-zisă a arhitecturii aplicației (executiv + procese aplicație) se poate trece la simularea unor evenimente sau semnale produse de ambianță și la studiul comportării sistemului drept răspuns la aceste evenimente. Prin funcțiile mediului de programare se pot spre exemplu realiza:

- determinarea timpului de răspuns la un anumit eveniment,
- determinarea unor timpi de execuție a unor procese, a unor ramuri ale structurii, a unor rutine,
- contabilizarea timpilor și a numărului de treceri prin dife-

rite puncte ale arhitecturii,

- constatarea unor interblocări,
- urmărirea activității dispecerului, etc.

Pe baza acestor constatări în cadrul activității de adaptare se pot lua o serie de măsuri și opera o serie de modificări menite a ameliora performanțele sistemului. Dintre acestea se amintesc

- modificarea priorității unor procese, care nu asigură timp de răspuns corespunzător și chiar a politicii de alocare a UC-ului
- reajustarea unor secvențe,
- modificarea unor politici, a unor strategii de acțiune,
- reconsiderarea unor sincronizări, etc.

Această activitate are un pronunțat caracter particular, determinat de aplicația concretă și de cerințele acesteia, și depinde în mod esențial de priceperea, experiența și intuiția celui care o efectuează. Se mai precizează că proiectarea și realizarea proceselor aplicației nu are un caracter liniar ci unul iterativ presupunând numeroase reveniri în fazele anterioare și reluarea etapelor implementării. Volumul de muncă necesar a fi investit în această activitate se apreciază în funcție de valoarea aplicației și de performanțele preconizate a fi atinse.


4.6. Extinderea arhitecturilor ierarhice pentru sisteme timp-real multi μ P

În cadrul acestui paragraf, se propune extinderea arhitecturii software preconizate, pentru sisteme multi μ P asimetrice, local distribuite, slab cuplate prin intermediul unei memorii comune (§ 2.2.3).

Față de arhitecturile implementate pe sisteme de calcul mono-procesor, caracteristica esențială a sistemelor multiprocesor este aceea că ele înlocuiesc parțial paralelismul logic al execuției proceselor, cu paralelismul fizic, real (§ 2.4.1). Astfel, din punct de vedere conceptual arhitecturile software¹¹ diferă fundamental de cele ale sistemelor monoprocesor; ele presupun însă completarea acestora cu un nucleu destinat a rezolva aspectele legate de comunicarea interprocesoare.

4.6.1. Arhitectura sistemelor de operare TR destinate unor sisteme multi μ P

Arhitectura care se propune pentru astfel de sisteme se încadrează în categoria sistemelor de operare distribuite prin replicare. Aceasta presupune multiplicarea executivului sistemului și plasarea sa în „replică” pe fiecare dintre μ P-le sistemului.



Astfel, fiecare μP are propriul său sistem de operare local, care este o componentă autonomă a sistemului distribuit. Această componentă are arhitectura unui sistem ierarhic TR și îndeplinește funcția de executiv pentru procesorul pe care lucrează. Această arhitectură trebuie însă completată cu nucleul distribuit al sistemului multiprocesor și cu componenta distribuită a schimbului de mesaje, componente care rezolvă problemele de interconectare a μP -lor din punct de vedere software. Ele de fapt prelungesc funcțiile componentelor sistemelor autonome, astfel încât să extindă domeniul lor de acțiune asupra sistemului multiprocesor.




Fig.4.6.1. Arhitectura de principiu pentru un sistem multi μP .

O astfel de arhitectură principală pentru un sistem cu trei μP apare în figura 4.6.1.

Integrând această concepție în coordonatele arhitecturii precizate pentru o componentă autonomă, pentru un sistem multi μP rezultă necesitatea completării acesteia la bază cu un nivel destinat interacțiunilor dintre μP . O astfel de arhitectură completă, apare în fig. 4.6.2. [CR82],[CR82],[CG83],[GC84].

Precizând că atât pentru structura executivului timp-real, cât și pentru implementarea sa în cadrul fiecărei componente autonome, rămân valabile toate cele precizate până în prezent în acest capitol, în continuare se trece la analiza componentelor de interconectare.

4.6.2. Nucleul distribuit al sistemului multi μP

A. Funcții. Nucleul distribuit al sistemului multiprocesor îndeplinește funcțiile coordonării unor procese aparținând unor procesoare diferite. El conține două subniveluri:

- a) Nucleul distribuit inferior care implementează mecanismul de acces la memoria comună.
- b) Nucleul distribuit superior care implementează componenta distribuită pentru coordonare.

Mecanismul de acces la memoria comună, rezolvă problemele excluderii mutuale a acceselor la memorie, din acest punct de vedere el reprezentând de fapt o extindere a conceptului de monitor monolitic.




Fig.4.6.2. Arhitectura software ierarhică pentru un sistem de calcul multi- μ P.

Maniera propusă de implementare este cea prezentată în § 3.3.3 sub denumirea de mecanism PHS (M.3.3.2). Mecanismul se poate implementa în forma a două rutine nucleu numite ACCES și ELIB a căror structură de principiu a fost de asemenea prezentată. Aceste funcții sînt apelate de către rutinele executivului, în momentul solicitării respectiv al renunțării la accesul de modificare al conținutului memoriei comune, acces care se realizează în regim special.

Consultarea locațiilor memoriei comune, nu necesită prezența acestui mecanism, arbitrajul cererilor simultane fiind realizat prin circuite hardware.

Rutinele ACCES și ELIB sînt utilizate exclusiv de către nucleul executivului în implementarea semafoarelor speciale și a mecanismului transmiterii mesajelor interprocesoare.

Componenta distribuită pentru coordonare, cuprinde rutinele necesare implementării semafoarelor speciale localizate în memoria comună. Aceste semafoare permit sincronizarea unor procese aparținând unor μP diferite. După cum s-a precizat și în § 3.3.5, aceste semafoare au o serie de particularități de implementare, provenite din faptul că nici un μP nu are acces în memoria proprie a unui alt μP .

Astfel, deoarece într-un semafor special care lucrează în regim de blocare se pot bloca procese aparținând mai multor procesoare, înlănțuirea lor în lista de așteptare a semaforului nu se poate face ca la semafoarele normale, utilizând oîmpul de înlănțuire din tabela procesului. Pentru acest tip de semafoare, lista conținând procesele blocate se păstrează în memoria comună.

Funcțiile operatorilor P și V sînt preluate de către două rutine specifice PS și VS care aparțin componentei distribuite pentru coordonare.

În ceea ce privește funcțiile rutinei PS acestea coincid cu cele ale rutinei P normale, cu excepția faptului că semaforul se află în memoria comună și că diferă maniera de înlănțuire. Deoarece o operație P are efect numai asupra procesului care o apelează, procesele implicate aparțin în mod obligatoriu μP care execută fizic operația, deci sînt procese proprii (interne) ale acestuia. Drept urmare, rutina PS va realiza actualizările de stare în baza de date proprie a executivului μP pe care se execută, iar înlănțuirile la semafor, în memoria comună la care de asemenea are acces.

Operația V este mai complexă, deoarece execuția ei asupra unui semafor special, are drept consecință eliberarea unui proces aparținând unui procesor diferit de cel care a executat operația. Prin urmare actualizarea informației privitoare la starea procesului eliberat nu se poate face de către rutinele executiv ale μP care a executat V-ul, deoarece acestea nu au acces în memoria unui alt μP . Ca atare, este necesar ca operația V să fie „pasată” μP cărui îi aparține procesul eliberat, împreună cu informația necesară identificării acestui proces. Pasarea V-ului se face prin intermediul sistemului de întreruperi, special conceput în acest scop, care permite ca executivul unui μP (cel pe care se execută operația V) să întrerupă activitatea unui alt μP (cel care conține procesul eliberat), activizînd în acest fel rutinele specifice pentru actualizarea stării procesului eliberat. Transmiterea informației privind identitatea procesului eliberat, se face printr-o zonă specifică a memoriei comune, prin mecanismul căsuțelor poștale (box-uri) (§ 6.2).

În acest context, rutinei VS îi revin următoarele sarcini:

- eliberarea procesului din lista de așteptare a semaforului special

- pregătirea identității procesului de eliberat în căsuța poștală și lansarea unei IT către procesorul cărui îi aparține proces eliberat. Modul de realizare al sincronizării dintre μP întrerupă și μP întrerupt depinde de modul de implementare al sistemului de întreruperi interprocesoare.

Secvența de tratare a IT provocate, se execută în nucleul μP vizat și are drept scop achitarea întreruperii și actualizarea stării procesului eliberat în tabela de definiție a acestuia.

Operațiile P și V asupra semafoarelor pot fi concepute în mod unitar, astfel încât utilizatorul să nu sesizeze niciodată o diferență între un semafor obișnuit și unul special. Această sarcină revine executivului care recunoaște tipul semaforului și în funcție de acesta apelează rutinele P și V normale din executiv sau PS și VS din nucleul distribuit.

B. Structurile de date utilizate de nucleul distribuit sînt următoarele:

(1) - structuri de tip semafor special care diferă ca mod de implementare de semafoarele normale.

(2) - zona outiuelor poștale (box-uri de întreruperi).
o zonă specifică fiecărui μP , utilizată de către celălalt μP al sistemului în operația de „pasare” a V-ului în vederea transmiterii identității procesului ce trebuie activat (eliberat).

4.6.3. Componenta distribuită pentru cooperare

A. Funcții. Această componentă asigură realizarea schimbului de informații între procese aparținînd unor procesoare diferite prin intermediul unor mesaje numite „externe”. Mecanismul transmiterii acestor mesaje este o extensie a mecanismului transmiterii mesajelor normale și a fost precizat conceptual în § 3.4.6. Acest mecanism se poate implementa în forma a două rutine SENDE și RECVE care reprezintă alternativele funcțiilor SEND și REC pentru mesajele externe. Selecția acestor rutine este realizată automat de către sistem, astfel încât din punctul de vedere al programatorului, utilizarea celor două tipuri de mesaje (normale sau externe) este perfect identică.

Din motivele expuse în paragraful anterior cu privire la realizarea accesului la zonele de memorie ale μP , transmiterea unui mesaj extern se realizează în două etape.

a) In prima etapă, la inițiativa procesului emițător, funcțiile distribuite ale schimbului de mesaje plasează mesajul în portul specific al μP destinație, aflat în memoria comună. Accesul la port se realizează sub protecția unui semafor specific de acces, aflat de asemenea în memoria comună, alături de semafoarele de sincronizare atașate portului. În același timp, rutina SEND efectuează o operație V asupra unui semafor specific μP care conține procesul destinație, aflat de asemenea în memoria comună, numit semafor poștaş.

b) In etapa II-a, un proces sistem special numit distribuitor de mesaje sau poștaş, situat în executivul superior al μP destinație, este deblocat din semaforul poștaş specific de către operația V executată în etapa anterioară. Sarcina sa constă din a extrage mesajul din portul specific aflat în memoria comună, din a actualiza parametrii portului și din a transmite printr-un SEND normal mesajul extras procesului destinație. Acest lucru este posibil întrucât se acționează între procese aparținând aceluiași μP . În final, procesul poștaş se autoblochează în semaforul poștaş specific, așteptând un nou semnal de deblocare.

B. Structurile de date utilizate de componenta distribuită a schimbului de mesaje se află în memoria comună a sistemului multi μP și cuprind:

(1) Zona de mesaje comune (zona porturilor) alcătuită din mai multe porțiuni de memorie (câte una pentru fiecare μP) în care procesele interne ale μP pot primi mesaje externe.

(2) Zona semafoarelor de protecție care cuprinde semafoarele de acces la fiecare port. Aceste semafoare asigură accesul în regim de excludere mutuală la conținutul portului.

(3) În funcție de implementare pot exista semafoare care previn depășirea dimensiunilor maxime alocate porturilor. Desigur, structurile de date utilizate variază în funcție de metodele de implementare preconizate.

4.6.4. Arhitectura aplicației pentru un sistem multiprocesor

TR

În spiritul celor prezentate în acest subcapitol, din punctul de vedere al arhitecturii aplicației, un sistem multi μP poate fi privit ca o sumă de subsisteme distribuite pe μP sistemului, între procesele cărora pot exista interacțiuni.

Sarcina cea mai dificilă care stă în fața proiectantului constă în repartizarea statică a proceselor pe diferite μP . În această activitate pot interveni mai mulți factori:

- factori concreți legați de locul și rolul unui anumit μP în cadrul aplicației,
- gradul de încărcare al μP ,
- considerente legate de timpul de răspuns,
- asigurarea unui nivel cât mai redus al interacțiunilor între procese aparținând unor μP diferite, etc.

Odată stabilită această prerenpartizare se poate aplica pentru fiecare subsistem care aparține oște unui μP al sistemului metoda glia de proiectare precizată în § 4.5, utilizând un sistem de dezvoltare corespunzător.

Se precizează că activitatea de implementare propriu-zisă a proceselor nu este în nici un fel influențată de distribuția pe μP , deoarece mecanismele de coordonare și cooperare sînt unitare și transparente din punctul de vedere al utilizatorului. Astfel, trecerea statică a unui proces de pe un μP pe altul, nu presupune din punctul de vedere al implementării decît modificarea numelui procesului.

4.6.5. Dezvoltarea de aplicații TR pentru sisteme multi μP

Dezvoltarea, testarea și adaptarea aplicațiilor TR destinate sistemelor multi μP este o activitate complexă care, în funcție de condițiile materiale concrete poate fi abordată în mai multe feluri. Se precizează însă faptul că, indiferent de modul de abordare, elementul central al acestei activități îl constituie mediul de programare, definit în sensul celor precizate în § 4.4. În funcție de natura accentului mediu și de tipul de sistem de dezvoltare folosit se disting două categorii de metode.

A. Dezvoltarea de aplicații TR pentru sisteme multi μP utilizînd sisteme de dezvoltare de tip monoprocesor. În cadrul acestei metode se disting mai multe posibilități.

M.4.6.1. O primă posibilitatea în acest sens o reprezintă dezvoltarea, testarea și adaptarea pe rînd a subsistemelor caracteristice fiecărui μP în parte, utilizînd în acest scop un sistem de dezvoltare complet, ca cel preconizat în § 4.4.3 spre exemplu. Această metodă nu permite însă verificarea interacțiunilor interprocesoare, respectiv între procesele aparținînd unor μP diferite. Cu toate aceste limitări, din aplicarea funcțiilor de măsurare pe fiecare subsistem în parte, proiectantul de sisteme, poate percepe ansamblul din punctul de vedere al intercondiționărilor sub aspect temporal și poate adopta măsuri potrivite pentru rezolvarea unor situații deosebite. Odată dezvoltat, un subsistem este implementat direct pe

MP specific, prin intermediul memoriilor EPROM.

M.4.6.2. O a doua posibilitate o reprezintă simularea execuției proceselor unui sistem multi MP pe un sistem de dezvoltare mono MP.

Acest lucru este posibil din următoarele două motive.

1° Paralelismul logic și cel fizic sînt identice din punct de vedere conceptual; diferența dintre ele rezidînd în maniera de implementare.

2° Din punctul de vedere al testării, interesează în ultimă instanță constrîngerile care afectează execuția proceselor. Aceste constrîngeri se materializează în sincronizări și intercondiționări care se manifestă identic atît pe sisteme mono cît și pe sisteme multi MP. Ceea ce diferă este doar viteza de execuție a proceselor.

Cu atare, funcționarea de ansamblu a unui sistem multiprocesor poate fi testată pe un sistem monoprosesor. Desigur, o astfel de testare nu evidențiază toate aspectele pe care le ridică sistemul real, în special aspectele legate de timp. Aceste dificultăți pot fi însă depășite printr-o gestionare atentă a ceasului sistem și printr-o interpretare corespunzătoare a timpilor pe care procesele îi petrec în sistem. În funcție de condițiile concrete, în vederea obținerii de rezultate superioare se pot combina cele două metode care practic se completează reciproc.

B. Dezvoltarea de aplicații TR pe sisteme multi MP similare sau asemănătoare sistemului fizic real.

M.4.6.3. O primă posibilitate în acest sens o reprezintă implementarea cîte unui mediu de programare pe fiecare MP al sistemului (MP replicat), manieră de lucru care permite dezvoltarea, testarea și adaptarea în cele mai bune condiții a aplicației TR întrucît procesele interacționează în condiții reale. Această metodă, de regulă, nu se justifică din punct de vedere economic, deosebit în condiții cu totul speciale [CG83].

M.4.6.4. O a doua posibilitate o reprezintă dotarea unui singur MP al sistemului multi cu facilități de dezvoltare și completarea „mediului de programare” implementat pe acest sistem cu funcții de transbordare a proceselor de pe un sistem pe altul și de apel a unor funcții de tip executiv ale celorlalte MP. Acest lucru se poate realiza spre exemplu prin intermediul unui proces sistem cu rol de interpret de comenzi, activizat prin intermediul unor mesaje externe specifice. În această manieră se permite testarea la un moment dat a unui singur subsistem al sistemului TR (cel aflat pe sistemul de dezvoltare) testare care se execută însă în condiții reale. Prin permutarea pe rînd a subsistemelor pe sistemul de dezvoltare se poate pune la punct în mai multe etape întreaga aplicație.

5. Implementarea unor arhitecturi de sisteme de operare TR pe sisteme de calcul mono μ P din familia I8080/85

Concluziile teoretice referitoare la concepția și proiectarea unor arhitecturi de SOTR pentru sisteme mono μ P, prezentate pînă acum în lucrare, au fost aplicate și verificate în practică prin implementarea unor astfel de arhitecturi TR și a MP aferente, pe mai multe sisteme de calcul aflate în dotarea Catedrei de Calculatoare a Facultății de Electrotehnică sau a Centrului de calcul al institutului. Scopul capitolului de față este de a prezenta succint aceste realizări și de a sublinia unele detalii specifice de implementare [Cr80], [Cr81a], [Cr84a], [CC84].

5.1. Descrierea generală a sistemelor de calcul utilizate

În vederea implementării s-au utilizat trei sisteme de calcul a căror descriere succintă este furnizată în continuare.

Primul microsystem utilizat, are la bază un μ P 8085 și a fost realizat în cadrul Catedrei de Electronică și Măsură. El dispune de 5 Ko memorie EPROM și de 8 Ko memorie RAM. Sistemul conține în structura sa periferice standard: display (DAF 1001), lector de bandă perforată (LB 50), perforator de bandă (P50) și periferice specializate în vederea prelucrării semnalelor analogice (fig. 5.1.1).

Un al doilea sistem mai complex, este bazat pe un μ P 8080, avînd 64 Ko de memorie (32 Ko RAM nevolatil cu miezuri de ferită și 32 Ko RAM




Fig. 5.1. Sistem de calcul bazat pe μ P 8085.

MOS dinamic). Sistemul de întreruperi are 15 niveluri și este realizat cu integratele specializate I8259 și 8214 [GF83]. Periferia standard este formată dintr-un display (DAF 1001 P), un lector de bandă perforată (LB 50), un perforator de bandă (DT 105), o mașină de scris ROBTRON (SM 4000) și o imprimantă.

Ca memorie externă de masă se utilizează un casetofon obișnuit. Sistemul dispune de un orologiu de timp programabil bazat pe




Fig.5.1.2. Sistem de calcul bazat pe µP 8080.

integratului I8255. In vederea utilizării microsistemului ca și calculator de proces, acesta a fost echipat cu un sistem pentru achiziția și distribuția datelor cu o rezoluție de 12 biți și o rată de transfer de 50 kHz, avînd 24 de borne de intrare/ieșire (fig.5.1.2).

Cel de al treilea sistem utilizat a fost sistemul ECAROM 800 aflat temporar în dotarea C.C.E., sistem destinat comenzii și supravegherii proceselor industriale.

Dintre facilitățile timp-real pe care le implementează amintim ceasul de timp-real programabil care asigură două baze de timp T1 și T2, furnizînd trenuri de impulsuri dreptunghiulare cu perioadele variînd între 100-1000s respectiv 10-100s. Atît T1 cît și T2 pot fi divizate în frecvență cu 1, 10, 100 sau 1000 selecția factorului de divizare făcîndu-se prin program (fig.5.1.3.(a)).





Fig.5.1.3. Programarea ceasului timp-real și a sistemului de întreruperi la sistemul ECAROM 800.

apare și modulul NGI (numărător generator de impulsuri) care este pre-

văzut cu 5 numărătoare programabile I8253 și care permite atât con-
torizarea evenimentelor externe declanșate asincron cât și declanșarea
rea unor activități specifice la intervale precizate de timp, prin
conectarea sa la sistemul IT. Pentru cele trei sisteme prezentate,
au fost realizate trei executive timp-real cu medii de programare
aferește respectiv SFIT85, SISTV și SIECAR. În continuarea acestui
capitol unele detalii de implementare pentru aceste sisteme de
operare.

5.2. Detalii de implementare a nucleului inferior al unui SOTR

În proiectarea și implementarea nucleului inferior al unui
SOTR punctul de pornire îl constituie stabilirea configurațiilor
structurilor de date aferente. Astfel, pentru sistemele în discuție
pentru structurile de date de bază precizate în § 4.3.2 (tabelă pro-
ces, tranzacție procesor și semafor) au fost stabilite configurații
le din figurile 5.2.1 și 5.2.2. Sistemele pot gestiona un număr ^{max}
de 256 de procese care se identifică prin număr. Fiecare proces al
sistemului dispune de o tabelă de definiție, dispusă fizic în zona
TDBCP în locul corespunzător numărului procesului. Sistemul păstrează

TABELA DE DEFINIRE A PROCESULUI (BCP)

STIV	(0)		VIRTUL STIVEI PROPRIE A PROCESULUI
STARE	(2)		STARE (*)
PRIOR	(3)		PRIORITATE
URMR	(4)		URMATORUL PREGATIT (LISTA DE PREGATITI)
SEM	(5)		SEMAFOR (ZONA DE MESAJE)
SPM	(7)		SEMAFOR PRIMIRE MESAJE
AZM	(9)		ADRESA ZONA MESAJE
ASM	(11)		ASTEPTARE LA SEMAFOR
ALCD	(12)		ADRESA ZONEI DE COD
INSIS	(14)		ÎN SISTEM

* STARE


0	- NU EXISTA
1	- PREGATIT
2	- ACTIV
3	- ASTEPTARE
4	- SUSPENDAT

Fig.5.2.1. Structura tabelii de definiție a procesului.


ză evidența procesului actual (NRPA), adresa tabelii acestuia (PRCA)
și numărul real de procese din sistem (NRPRC). Se precizează că zona
de memorie a fiecărui proces, începe cu o tabelă proprie (TABPR) care
conține adresa stivei, prioritatea și zona sa de mesaje, codul înce-
pînd de la adresa TABPR+6 (fig.5.2.6). Această tabelă are o semnifi-
cație deosebită în activitatea de inițializare a sistemului. De
regulă, codul procesului începe cu o secvență de inițializare a
zonelor de date proprii urmată de secvența propriu-zisă, de natură

ciclică, a codului procesului.

Implementarea structurii de



TRANZACȚIA PROCESORULUI



SEMAFOR




Fig.5.2.2. Transacția procesorului și semaforul.

acestor rutine au fost descrise în § 4.3.2. Se precizează în plus că el acționează asupra stivei proprii a procesului aflat în execuție în UC. În vederea rezolvării unor apeluri sistem încuibate, a fost conceput un mecanism de înlanțuire a adreselor corespunzătoare vârfului stivei de lucru pentru diferitele apeluri, astfel încât în condiții excepționale de perturbare fortuită a unui apel, returul are loc în mod corect, chiar dacă stiva nu a fost complet eliberată. În tabela de definiție a procesului se păstrează adresa vârfului stivei proprii, iar în vârful stivei se păstrează adresa fostului vîrf (fig.5.2.4).

În ceea ce privește gestionarea timpului UC, între cele trei sisteme realizate apar diferențe. Sistemul SFIT85 este un sistem fără ceas de timp în care divizarea timpului UC se realizează la inițiativa proceselor, fie din considerente de sincronizare (blocare într-un semafor) fie din inițiativa programatorului care a prevăzut în codul procesului un apel sistem special CMT (comută). Implementarea acestei funcții este simplă, sarcina ei fiind aceea de a salva starea procesului în cur-

semafor nu ridică probleme deosebite, ea fiind multiplicată în câte un exemplar pentru fiecare din semafoarele necesare sistemului.

Odată stabilită configurația structurilor de date de bază, este necesar să se stabilească stările specifice prin care pot să treacă procesele, tranzacțiile acestora, precum și influența pe care funcțiile implementate o au asupra diagramei de tranziție a stărilor. Această diagramă se completează pe măsură ce se introduc noi funcții. Forma ei finală pentru sistemele realizate apare în fig.5.2.3.

Revenind la implementarea funcțiilor nucleului inferior (§ 4.3.2) se fac următoarele precizări. Mecanismul de comutare a fost implementat prin intermediul a două rutine specifice denumite SLAV și RETUR care se apelează ori de câte ori se intră, respectiv se iese din sistem. Funcțiile

execuție în stiva sa proprie și de a da comanda dispecerului, spre a selecta pentru execuție un alt proces pregătit.




Fig.5.2.3. Diagrama tranziției stărilor proceselor.




Fig.5.2.4. Gestionarea stivei pentru apeluri încuibate.

La sistemele SISTV și SIECAR care dispun de ceasuri de timp intern s-a utilizat metoda cuantizării timpului UC, prin distribuirea aceluiași timp între procesele pregătite pentru execuție în un moment dat. Comutarea UC de la un proces la altul are loc fie din condiții de sincronizare, fie datorită opuzării cuantelor de timp UC alocate. Această sincronizare se realizează prin faptul că atât în cazul sincronizării, cât și în cazul cuantizării, funcția P care execută blocarea procesului curent, respectiv convența de tratare a IT de timp dau în final comanda dispecerului.

În ceea ce privește politica de planificare în execuție a proceselor, fiecare dintre dispecerile implementate conține câte două intrări: una pentru selectarea procesului următor într-o manieră circulară (disciplina carusel simplu), cealaltă pentru prioritatea fixă (baleierea listei de la început procesele fiind așezate în listă în ordinea descrescătoare a priorităților). Concepția modulară a sistemului permite însă implementarea facilă a oricărei politici de planificare în execuție a proceselor modificând doar modulul dispecerului.

Mecanismul de sincronizare bazat pe semafoare este implementat în forma a două rutine (P și V) care se execută în regim de monitor monolitic. Apelul acestor funcții se realizează prin instrucțiunile simple CALL, după ce în prealabil a fost încărcată adresa semaforului în registrele B și C. Rutinele prelucrează o structură de date de tip semafor în care se pot bloca oricâte procese; în semafor

apare numărul primului proces blocat (cîmpul PPRC - fig.5.2.2.c), iar în continuare procesele blocate se înlanțuie prin intermediul cîmpului ASM al tabelii procesului (fig.5.2.1). Fiecare cîmp conține numărul procesului următor blocat în șir, cîmpul corespunzător ultimului proces blocat conținînd OFFH. Mecanismul implementat este identic în toate cele trei sisteme.

Trecerea proceselor dintr-o stare în alta, reflectată în modificarea cîmpului STARE din tabela procesului, se realizează prin module specifice implantate în rutinele care inițiază această activitate (P,V,DISP,etc.). Ele sînt realizate în acord cu conceptul de obiect.

Problema tratării IT interne ale nucleului a fost abordată în mod diferențiat în cele trei sisteme datorită pe de o parte obiectivelor distincte de proiectare iar pe de altă parte posibilităților hardware specifice ale sistemelor. Cu toate acestea există o serie de elemente comune. Spre exemplu, fiind vorba în general despre sisteme dedicate, numite în ultima perioadă „la cheie”, o importanță deosebită revine tratării IT interne de inițializare, realizată în concret prin nivelul corespunzător lui RST O. Rutina INS implementată realizează următoarele:

- inițializează zona temporară de stivă a sistemului,
- inițializează zona tabelilor proceselor, după care apelează funcția de inițializare (INIT) pentru fiecare din procesele care figurează în tabula de procese a sistemului TSIST.

Activitatea de inițializare a proceselor este o activitate relativ complexă care presupune pentru fiecare proces, completarea tabelii, a stivei acestuia și a zonei de mesaje pornind de la tabela TABPR (fig.5.2.5). Procesele se trec în starea pregătit.

- în funcție de configurația concretă a sistemului, rutina INS inițializează unele circuite specifice (ceasurile I8253, circuitele de IT 8259 - în cazul lui SISTV, sau baza de timp, cursorul întreruperilor și ceasurile de timp în cazul lui SIECAR),

- în final INS dă comanda dispecerului spre a lansa sistemul în execuție.

Toate inițializările au loc în zona RAM a memoriei, avînd drept punct de plecare informațiile memorate în tabelele TSIST și TABPR₁ memorate în zona EPROM (fig.5.2.6).

Alte întreruperi tratate la nivelul nucleului inferior sînt cele de timp și cele de dispozitive periferice. Dintre acestea tratarea IT de timp este mai laborioasă (§ 5.3), secvența de tratare a IT de periferic reducîndu-se la execuția unei operații V asupra semaforu-

lui specific de sincronizare.




Fig. 5.2.5. Inițializarea structurii de date corespunzătoare unui proces.




Fig. 5.2.6. Tabela sistem TSIST și tabelele TABPR corespunzătoare proceselor

(i) mențiune specială trebuie făcută în legătură cu implementarea „monitorului monolitic”.

Regula generală adoptată este următoarea: la intrarea în sistem (funcția SALV) se dezactivează IT iar la ieșirea din sistem (funcția REFUR) ele se reactivează. Apar însă două probleme:

1° - Există funcții care nu se execută decât parțial în regim de monitor monolitic (SEND, REC).

2° - Funcțiile sistem se pot apela unele pe altele (apeluri încuibate).

Rezolvarea acestor situații a necesitat completarea tabelii procesului cu un octet denumit INBIS (fig. 5.2.1) asupra căruia acționează în acord cu conceptul de obiect, rutinele INBI (punere) și OUTSI (repunere) prin intermediul cărora se poate indica sistemului păstrarea sau părăsirea regimului de monitor monolitic la execuția funcției REFUR. Au fost adoptate următoarele norme interne:

- a) SALV și RETUR încep prin a dezactiva IT (DI).
 - b) funcțiile care nu se execută în regim de monitor monolitic după SALV reactivează IT (EI).
 - c) funcția RETUR verifică câmpul INSIS și autorizează întreruperile doar dacă el nu este poziționat.
 - d) poziționarea lui INSIS se face prin funcțiile INSI și ØUTSI precizate, care se utilizează pentru a forța regimul de monitor monolitic unor secvențe care altfel nu s-ar putea executa într-un astfel de regim datorită unor apeluri sistem încuibate (spre exemplu TRITT, DELAY, etc.).
- Pe lângă cele precizate, nucleul inferior implementează o serie de rutine auxiliare necesare căutării în tabele, determinării de adrese (ABCP, ASCM), mutării șirurilor (MUTAD, MUTAI), etc.

5.3. Detalii de implementare a nucleului superior al unui SØTR

În proiectarea și implementarea nucleului superior al executivului se pornește tot de la precizarea structurilor de date. Pentru sistemele prezentate în cadrul lucrării au fost stabilite următoarele structuri: mesaj, zona mesaje, ceas sistem și tabelă ceas (fig.5.3.1).

Mecanismul de cooperare și comunicare interprocese bazat pe mesaje, a fost implementat în forma a două rutine sistem intreruptibile (SEND și REC). Tehnica utilizată a fost aceea a porturilor materializate în zona de mesaje caracteristică proceselor, fiecarei astfel de zone asociindu-i-se un semafor pentru sincronizarea primirii mesajelor (SPM-fig.5.2.1) și un semafor pentru protecția zonei (SCM-fig.5.2.1).

A fost implementată funcția RECEIVE cu blocare, iar depășirea zonei alocate mesajelor se semnalizează în vederea adoptării de măsuri. De asemenea au fost implementate și mesajele prioritare precizate prin valoarea 1 a câmpului TIPM (fig.5.3.1(a)). Apelul funcției SEND respectiv REC se face după ce în prealabil în registrele B și C s-a încărcat adresa mesajului. Selecția procesului destinat se face cu ajutorul câmpului PRDST din structura mesajului (fig.5.3.1(a)), poziționat de către procesul emițător. Dacă se dorește transmiterea unui mesaj la care se solicită răspuns, în cazul implementării de față, prin convenție, textul mesajului va conține pe prima poziție caracterul ``R``, iar pe poziția următoare identitatea procesului solicitant.

În ceea ce privește păstrarea evidenței timpului real au fost rezolvate probleme legate de implementarea unui ceas de timp intern care guvernează activitatea sistemului precum și a unei funcții care permite utilizatorului să cunoască timpul curent. Ceasul sistem este un contor pe 3 octeți, care pentru o cantitate de timp de 1 ms poate reprezenta intervale până la 4h și 37'. Conform conceptului de obiect, asupra

Părăsirea rutinei TRITT are loc în două moduri: dacă s-a consumat cuanta de devizare a timpului UC, se apelează modulul DISPECER, în caz contrar se revine în procesul întrerupt. În această formă rutina TRITT a fost implementată în SISTV; în sistemul SIECAR apare o formă simplificată a sa în care cele trei cuante de ceas, de întârziere și de divizare coincid ca valoare.

În ceea ce privește alocarea resurselor, în sistemele implementate nu au apărut aspecte care să necesite o tratare specială astfel încât nu s-a pus problema implementării unui mecanism de alocare a resurselor fixe. Din acest motiv, nu au fost abordate în mod distinct nici problemele interblocării proceselor. Problema resurselor consumabile a fost rezolvată implicit prin implementarea mecanismului de cooperare și comunicare prin mesaje (§ 4.3.3) în contextul unei comunicări ierarhice.

5.4. Detalii de implementare a executivului superior

Din aspectele referitoare la executivul superior, prezentate în § 4.3.5, a rezultat că pentru simplificarea și sistematizarea activității de proiectare și implementare, funcțiile acestuia se pot realiza în forma unor procese sistem activate prin mecanismul întreruperilor externe, semafoarelor sau mesajelor. În general aceste procese sînt strîns legate de aplicația pe care o deservesc și au sarcini în domeniul tratării unor IT externe, dispozitive periferice, erori, redirecționări, reconfigurări, etc. În acest subparagraf se vor face însă referiri succinte la o singură categorie de procese, cu un caracter mai general și anume acelea care se referă la tratarea operațiilor I/E.

În cadrul sistemelor realizate, fiecărui dispozitiv periferic i se asociază un proces specific sincronizat prin mesaje. Complexitatea unui astfel de proces numit și driver depinde de natura perifericului tratat precum și de maniera de desfășurare din punctul de vedere al echipamentului, a operației I/E (transfer programat, așteptare activă, întreruperi, acces direct la memorie, etc.). Mecanismul general de funcționare al acestor drivere a fost precizat în § 4.3.5. Din punctul de vedere al proiectantului software există în general două categorii de procese: procese care citesc informații de la un DP și procese care scriu informații la un DP.

Pentru procesele care citesc informații driverul lucrează în trei etape: recepția solicitării din partea procesului apelant (SEND transmis de solicitant), citirea propriu-zisă a datelor, și transmiterea datelor solicitantului (SEND către acesta). Pentru a realiza acest lucru în implementare s-a utilizat tehnica mesajului cu răspuns (§ 5.3). Procese

clasice care realizează citiri sînt driverele pentru cititorul de bandă perforată, intrare DAF, intrare casetă magnetică, etc. Driverile sînt astfel implementate încît terminarea unei operații de citire are loc fie la epuizarea unui număr precizat de caractere, fie la depistarea unui caracter specific (CR).

Pentru procesele care scriu, evenimentele se derulează în două etape: recepționarea solicitării de scriere de către driver și scrierea propriu-zisă a textului. În unele cazuri, dacă solicitantul dorește poate cere un mesaj de răspuns care să ateste terminarea operației de scriere solicitate. Acest lucru se realizează tot prin tehnica mesajului cu răspuns. Exemple de procese care scriu sînt: driverul perforatorului de bandă, driverul imprimantei, al casetei magnetice, scriere DAF, etc.

5.5. Implementarea unor „medii de programare”

Considerațiile generale care stau la baza abordării arhitecturii „mediului de programare” (MP), pentru dezvoltarea de aplicații TR au fost prezentate în § 4.4. În cadrul paragrafului de față, se vor face cîteva referiri concrete la maniera de implementare a unor astfel de medii. Varianta adoptată a fost cea corespunzătoare unui MP implementat pe un sistem de dezvoltare ca și o componentă de sine stătătoare, slab cuplată cu restul arhitecturii.

Conform celor precizate în § 4.4.3, pentru cele 3 sisteme amintite „mediul de programare” a fost implementat în forma unui program interactiv, realizat în jurul unui interpretator de comenzi. Au fost dezvoltate următoarele comenzi:

- CREA care creează un proces cu un număr precizat, a cărui tabelă TABPR se află la o adresă specificată. În acest scop pentru procesul nou creat se completează tabela de definiție a procesului, stiva și zona mesaje conform figurii 5.2.5, apelînd secvențele de program corespunzătoare ale funcției de inițializare a sistemului. Procesele create se trec în starea suspendat.

- DIST-distrugă procesul specificat, radiîndu-l din tabelele sistemului.

- MONY - apelează monitorul sistemului. În legătură cu această funcție trebuie făcută o mențiune specială: mediile de programare implementate lucrează în strînsă legătură cu o serie de programe care permit dezvoltarea efectivă a proceselor. Pentru sistemele realizate și prezentate în lucrarea de față, aceste programe au fost grupate într-un subsistem care conține un monitor, un asamblor și un editor de fișiere, autorul avînd o bună experiență în realizarea și implementarea unor astfel de sisteme. Subsistemul de dezvoltare

este tot un program interactiv, în care se ajunge apelând comanda MONY a MP, funcțiile pe care el le realizează fiind numai enumerate, implementarea lor neconstituind obiectul lucrării de față. Este vorba despre funcția de monitor (vizualizarea conținutului unor zone de memorie, introducerea unor valori în locațiile de memorie, vizualizarea și poziționarea conținutului registrelor, mutarea unor zone de memorie, lansarea în execuție a codului obiect, implantarea de puncte de întrerupere), despre funcția de asamblare (asamblor în două treceri, cu posibilitatea de relocare a codului) și despre funcția de editor de fișiere (creare, distrugere fișier în memorie, vizualizare director, adăugare/ștergere de linii din fișierul curent, listare linii sursă).

- INIT - inițializează un proces precizat, creat anterior, prin trecerea sa în starea „pregătit”. Sînt inițializate toate structurile de date aferente procesului.

- LIST - se listează starea tuturor proceselor aplicației.

- INIS - start aplicație. Se inițializează pe rînd toate procesele create, trecîndu-se în starea pregătit. Se dă comanda dispecerului care le va lansa în execuție, demarînd execuția aplicației.

- REXC - reluarea execuției după o întrerupere cu refacerea stării program, fără inițializare.

- AZSI - preinițializare sistem. Se inițializează tabelele de definiție ale proceselor, tabela TSIST și TCEAS.

- CØNT - contorizează trecerile printr-un punct de program precizat prin adresa sa (punct de numărare).

- CØNS - șterge un punct de numărare situat la o adresă precizată. Pentru implementarea perechii de comenzi CØNT și CØNS, MP dispune de o structură de date specifică - tabela TNUM (fig. 5.5.1.(a)) în care se contorizează numărul de treceri (CØNTØR) printr-o anumită adresă (ADR CØD). Dimensiunea tabelii se alege funcție de numărul de puncte de contorizare care se doresc a funcționa simultan (în cazul implementării - 8).

Maniera de tratare a punctului de numărare este bazată pe instrucția RST 3 care se înserează la detectarea comenzii CØNT, într-un punct de măsurare prevăzut special de către utilizator printr-un NØP.

Simultan se completează și o linie în tabela TNUM. Comanda CØNS șterge punctul de măsurare introducînd un NØP și radiază linia corespunzătoare din TNUM. Tratarea lui RST 3 presupune determinarea adresei punctului de măsurare, căutarea acestei adrese în TNUM, incrementarea contorului aflat în tabelă și revenirea în programul întrerupt.

În afara acestor funcții cu caracter general, pe sistemele care dispun de facilități de timp (SISTV și SIECAR) au fost implementate funcțiile de măsurare TIMP și TIMN.

- TIMP pune la dispoziție timpul curent la trecerea printr-un punct precizat din program. Necesită doi parametri: adresa punctului de măsurare și adresa la care se depune timpul determinat.

- TIMN este o comandă mai complexă care permite ridicarea unor histograme de timp. Comanda permite înregistrarea unui număr precizat de timpi succesivi corespunzători trecerii printr-un punct de măsurare indicat. În acest scop, TIMN completează o comandă TIMP dată anterior cu numărul dorit de măsura-

tori. Pentru a realiza aceste obiective, funcțiile TIMP și TIMN folosesc o structură de date specifică, tabela TTIME (Fig. 5.5.1.(b)) în care pentru fiecare comandă TIMP se completează adresa punctului de măsurare (ADR CØD) și adresa locației (tabellei) în care se depun valorile determinate (ADR TIMPI). Dacă se dă în plus și o comandă TIMN, pentru punctul de măsurare deja înregistrat printr-o comandă TIMP se mai completează în TTIME și contorul (CØNT).

Maniera concretă de implementare aleasă, similară, comenzii CØNT, se bazează pe inserarea unei instrucții RST 4 în punctul de măsurare prevăzut inițial cu NOP de către utilizator. În acest context, tratarea lui RST 4 presupune: determinarea adresei punctului de măsurare, căutarea intrării corespunzătoare acestuia în TTIME, apelul funcției MARK și depunerea timpului determinat la adresa precizată. Cu această ocazie se decrementează și contorul; când valoarea acestuia devine nulă se șterge instrucția RST 4 precum și linia corespunzătoare ei în tabela TTIME.

Se precizează că implementarea eficientă a mediului de programare presupune utilizarea unor funcții cu caracter general aparținând sistemului de dezvoltare, cu deosebire cele referitoare la regimul de activitate interactiv (citirea comenzilor, a parametrilor, teste de corectitudine, rutine pentru afișare, conversii, etc.). Utiliza-

ADR CØD CØNTOR

TNUM

(a)

NUM → NR. DE INTRARI OCURATE IN TNUM
 NMAX → NR. MAXIM DE INTRARI IN TNUM (8)

ADR CØD ADR TIMPI CØNT

TTIME

(b)

NTIME → NR. DE INTRARI ACTIVE IN TTIME
 NMAX → NR. MAXIM DE INTRARI IN TTIME

Fig. 5.5.1. Structura tabelor TNUM și TTIME.

rea acestor rutine simplifică mult implementarea mediului de programare, interfața cu ele realizându-se la nivelul unei tabele de echivalențe care precizează adresele lor de implantare.

5.6. Concluzii referitoare la activitatea de implementare a sistemelor

Aplicarea metodologiilor de proiectare indicate în capitolele 3 și 4, conform detaliilor precizate în capitolul de față au condus la realizarea unor SØTR avînd următoarele dimensiuni exprimate în Kocteți (fig.5.6.1).

Se precizează că:

- a) în ceea ce privește executivul TR, diferențele de dimensiune provînd din numărul și maniera de tratare a IT.

	EXECUTIV	MEDIU PROG	DATE PROPRII
SPITØS	0,65	0,8	0,4
SISTV	1,00	0,7	0,7
SIECAR	1,30	1,2	0,8

- b) mediile de programare implementate în toate cazurile presupun funcțiile de bază ale unui monitor interactiv, de care sînt legate prin intermediul unei tabele de echivalențe.

Fig.5.6.1. Dimensiuni ale sistemelor realizate.

- c) nu au fost luate în considerare procesele sistem care tratează dispozitivele periferice.

- d) pentru fiecare proces (sistem sau utilizator), baza de date a sistemului crește cu 18 octeți (16 oct. pentru Tabela de definiție a procesului și 2 oct. pentru Tabela sistem - TSIST).

În afară de aceasta, fiecare proces presupune: o tabelă proces (6 octeți), o zonă proprie de mesaje, o zonă pentru siva proprie și codul propriu-sin. Zonele amintite s-au dimensionat în funcție de necesități.

Înțurarea la punct a SØTR s-a realizat pe un microsystem M18, după care codurile generate au fost transbordate cu ajutorul benzii perforate pe sistemele destinație, în vederea testării lor. Se poate aprecia că dezideratele impuse prin condițiile de proiectare precizate în capitolul 2, au fost atinse în cadrul SØTR realizate, demonstrînd valabilitatea metodologiei utilizate.

6. Implementarea unei arhitecturi de sistem de operare TR pe un sistem de calcul m/μP

Pornind de la aspectele teoretice prezentate în § 2.2.3, pentru aplicații, a fost dezvoltată în cadrul Catedrei de Calculatoare o arhitectură de sistem multiprocesor asimetrică avînd μP componente slab cuplate prin intermediul unei memorii comune. Pentru această structură hardware a fost proiectată și implementată de către autor o arhitectură software corespunzătoare. Prezentul capitol își propune să prezinte unele detalii de implementare ale acestei arhitecturi [CP82], [Cr82], [CG83], [PP83a], [GC84].

6.1. Descrierea sistemului de calcul m/μP

Sistemul m/μP utilizat este un sistem de tip MIMD construit cu un număr redus de μP de 8 biți. El a fost realizat prin cuplarea unor micro sisteme autonome mono μP . Elementele de legătură între μP ale sistemului sînt un bloc comun de memorie și o rețea de interconectare între sistemele de IT ale micro sistemelor.

Sistemul de calcul poate conecta în structura implementată cel mult 4 μP , pentru început lucrîndu-se cu 2 micro sisteme bazate pe circuite din familia I8080/85 (fig.6.1.1), micro sisteme deja prezentate în cadrul capitolului precedent.




Fig.6.1.1. Structura hardware a sistemului multiprocesor.

Primul micro sistem bazat pe μP 8085 este înzestrat cu 5 Ko de EPROM și 8 Ko de RAM. Pe lângă periferia standard (DAF 1001, LB 50 P 50) mai este echipat cu un sistem pentru achiziția datelor. Al doilea micro sistem conține un μP 8080 și are o memorie de 64 Ko (32 Ko EPROM și 32 Ko RAM MDS dinamic). Acest sistem conține în structura sa un display (DAF 1001 P), un lector de bandă perforată (LB50)

un perforator de bandă (DT105S) și o mașină de scris (RØBØTRON SM4000). Ca memorie de masă este utilizat un casetofon comercial. Acest micro-sistem poate fi conectat la procese timp-real prin intermediul unui sistem pentru achiziția și distribuția datelor realizat cu circuite hibride și integrate BURR BROWN. Conectarea perifericelor la unitatea centrală se face prin intermediul sistemului de întreruperi realizat cu circuitele 8259 și 8214.

Cel de al doilea sistem este echipat cu un orologiu de timp-real realizat cu circuitul dedicat 8253.

Legătura dintre microsystemele componente este asigurată prin intermediul unei zone comune de memorie de 2Ko care poate fi utilizată de către toate μP . Accesul fiecărui microsystem la această zonă poate avea loc în două regimuri distincte: normal sau exclusiv. În prima situație fiecare procesor are acces la blocul de memorie comun câte un ciclu. În cazul unei concurențe a cererilor de acces, o schemă de arbitraj servește beneficiarii în ordinea unei priorități cablate. Întrucât nici unul dintre utilizatori nu generează în fiecare stare a mașinii o cerere de acces este exclusiv utilizarea continuă a memoriei doar de către cel mai prioritar utilizator. Până la terminarea ciclului de memorie curent, dacă celălalt μP cere acces la aceeași zonă de memorie el este menținut în WAIT.

În cel de al doilea regim, cel exclusiv, oricare din cele două procesoare poate bloca accesul celuilalt, atâta timp cât dorește să lucreze neîntrerupt în memoria comună. Până la terminarea acestui regim exclusiv impus de unul din cele două μP , în caz că celălalt are acces în aceeași zonă, el este menținut în WAIT până la eliberarea memoriei. Intrarea în regimul exclusiv poate fi comandată de oricare din cele două procesoare cu ajutorul unei instrucții de scriere în memorie la o adresă dedicată acestui scop. Ieșirea din acest regim este admisă doar sub controlul procesului activ, adică a celui care are acces la memoria comună în momentul respectiv.

Pe lângă această modalitate de transfer a informațiilor între cele două μP , sistemul $m\mu P$ este prevăzut cu legături între sistemele de IT ale μP componente. Aceste conexiuni permit sincronizarea activității microsystemelor, deoarece prin intermediul lor, fiecare μP poate cere o întrerupere la celălalt μP printr-o instrucție de intrare/ieșire. Nivelul de IT pe care este legat μP care cere întreruperea, este tratat de către acesta ca un port.

6.2. Detalii de implementare a nucleului distribuit al sistemului n/μP

Pornind de la arhitectura hardware realizată, a fost proiectată o arhitectură software corespunzătoare de SØ distribuit prin replicare (vezi § 4.6.1). Conform celor precizate în acest paragraf, fiecare sistem are propriul său SØ organizat ierarhic, ce se constituie într-o componentă autonomă a sistemului distribuit. Interconectarea software a sistemelor este realizată prin intermediul unor componente specializate (nucleul distribuit și componenta distribuită pentru cooperare), de asemenea distribuite prin replicare, care fac apel la facilitățile hardware anterior prezentate: memoria comună și sistemul de întreruperi. Sistemul n/μP timp-real implementat a fost denumit MULTIX.

Subliniind faptul că marea majoritate a aspectelor prezentate în capitolul precedent rămân valabile pentru fiecare din componentele autonome ale STR distribuit, în continuare se fac referiri la câteva din detaliile de implementare ale componentelor distribuite ale arhitecturii software n/μP. Pentru început, în paragraful de față se abordează problemele nucleului distribuit al sistemului.

După cum s-a precizat în § 4.6.2, nucleul distribuit este divizat în două subniveluri care implementează funcțiile mecanismului de acces la memoria comună respectiv funcțiile coordonării proceselor. Si în acest caz elementul de pornire al implementării îl constituie stabilirea structurilor de date. Se subliniază faptul că toate structurile indicate în capitolul anterior rămân valabile pentru fiecare componentă autonomă (microsistem) în parte. Pentru componentele distribuite ale nucleului se precizează în plus structurile de semafor special - fig.6.2.1 și zona cutii poștale (box-uri de întreruperi) - fig.6.2.2.

În cadrul sistemului MULTIX, procesele se identifică prin numere cuprinse între (0 - 255); prin convenție primii trei biți codifică numărul μP (0 - 7) iar restul biților numărul intern al procesului în cadrul sistemului.

Mecanismul de acces la memoria comună care rezolvă problemele exoluziunii mutuale, este mecanismul PHS prezentat deja în cadrul lucrării (§ 3.3.3, § 4.6.2) care a fost implementat în forma rutinelor ACCES și ELIB. Fiecare




Fig.6.2.1. Structura semaforului special.




Fig.6.2.2. Structura zonelor ce aparțin memoriei comune.




Fig.6.2.3. Ordinograma de principiu a funcțiilor ACCES și ELIB.

protejeze în mod direct și alte zone, în acest caz revenindu-i în

Una din problemele pe care le ridică acest mecanism se referă la dimensiunea și natura zonelor de memorie comună cărora este necesar a li se asocia indexul. În cazul implementării de față s-a ajuns la concluzia că este suficient ca numai semafoarele speciale să fie protejate prin intermediul acestui mecanism, ele putând asigura în continuare protecția altor structuri de date (§ 6.4). Acest minim necesar adoptat în implementare, nu împiedică însă utilizatorul să

mod direct consecințele unor tratări defectuoase. Se recomandă însă în astfel de cazuri utilizarea semafoarelor speciale.

Componenta distribuită pentru coordonare cuprinde rutinele PS și VS care acționează asupra semafoarelor speciale. În cazul implementării, aceste rutine devin componente ale rutinelor generale P și V, ele fiind selectate automat în cazul semafoarelor speciale detectabile prin adresele lor situate în memoria comună. Secvența PS are funcții identice cu cele ale operației P cu excepția utilizării în plus a mecanismului de protecție PHS și a modificării manierei de înlănțuire la semafor, motiv pentru care implementarea ei nu ridică probleme deosebite.

După cum s-a precizat în § 4.6.2, datorită faptului că o operație V executată de un proces aparținând unui μP , asupra unui semafor special, eliberează un proces aparținând unui alt μ sistem, execuția operației V are loc în două etape distincte:

1° - eliberarea procesului din lista de așteptare a semaforului special, lucru care se realizează de către SØ al μ sistemului care a inițiat operația V, sub protecția mecanismului PHS.

2° - pasarea operației V μ sistemului cărui îi aparține procesul eliberat în vederea actualizării stării acestuia (din „așteptare” în „pregătit”). În cazul sistemului MULTIX pentru a se implementa acest lucru se utilizează zona boxurilor de întreruperi (a cutiilor poștale - fig.6.2.2). Fiecare μP al sistemului are în memoria comună o zonă proprie partajată în locații corespunzătoare tuturor μP sistemului numite cutii poștale. Astfel există zona BOXINT corespunzătoare μP_0 (cu cutiile BOXINT₀₀ și BOXINT₀₁) și BOXINT₁ corespunzătoare μP_1 (cu cutiile având indicii 10 și 11). Desigur în fiecare BOXINT cutiile cu indicii *i* nu se utilizează.

Passarea V-ului presupune introducerea identității procesului „de eliberat” în cutia BOXINT_{k ℓ} unde *k* este numărul procesorului destinație iar ℓ numărul procesorului care a inițiat operația V. Identitatea procesorului destinație (*k*) se determină din numărul procesului „de eliberat”. După introducerea numărului procesului cutia poștală corespunzătoare, se lansează o IT către procesorul destinație. Pentru implementarea sistemului de întreruperi interprocesoare, s-a utilizat tehnica memory-mapped: fiecărui μP i s-a alocat câte o locație în memoria comună prin care i se poate solicita o IT. μP care dorește să lanseze IT, testează în regim de așteptare activă locația de memorie corespunzătoare μ sistemului destinație și în momentul în care o găsește 0, o poziționează pe 1 declanșând

de
lansarea IT. In sistemul destinație semnalul este legat la un nivel IT al μ P. Adresele utilizate în cadrul implementării au fost OE7FDH pentru 8080 și OE7FCH pentru 8085. Sînt valabile următoarele convenții:

a) completarea unei cutii poștale se realizează numai dacă ea este găsită goală. Aceasta rezolvă problema secvențializării cererilor provenind de la același procesor.

b) o IT se lansează doar cînd locația corespunzătoare ei este nulă. Aceasta rezolvă problema sincronizării microsistemului care lansează IT cu μ sistemul întrerupt.

c) secvența de tratare a IT provenind de la un alt μ P presupune recuperarea numărului procesului din cutia poștală, trecerea sa în stare pregătit, introducerea valorii 0 în cutia poștală utilizată, și poziționarea lui „0” în locația de memorie afectată întreruperii, pentru a marca tratarea acesteia și a permite solicitarea unei noi IT.

6.3. Detalii de implementare a componentei distribuite pentru cooperare și a mediului de programare

Componenta distribuită pentru cooperare asigură realizarea schimbului de informații între procesele aparținînd unor procesoare diferite prin intermediul mesajelor externe care se transmit via memoria comună. Elementele specifice referitoare la mecanismul de funcționare al acestei componente au fost prezentate detaliat în § 4.6.3. In paragraful de față se furnizează cîteva elemente de implementare.

Punctul de pornire al implementării acestei componente îl constituie și în acest caz stabilirea structurilor de date specifice. Este vorba despre:

a) zona de mesaje comune (zona porturilor) fig.6.2.2, care cuprinde cîte o subzonă de 256 de octeți pentru fiecare din cele două μ P ale sistemului (zonele ZMC). In aceste zone se introduc mesajele care le sînt destinate.

b) zona semafoarelor de protecție a zonelor de mesaje, cuprinde cîte un semafor special pentru fiecare zonă (zona ZSP).

c) zona semafoarelor de sincronizare, cuprinzînd semafoarele proceselor „poștaș” (vezi § 4.6.3), materializată în zona ZSS.

Se precizează că toate aceste elemente aparțin memoriei comune și că excludiunea mutuală se rezolvă cu ajutorul semafoarelor de protecție, care la rîndul lor sînt implementate utilizînd mecanismul PHS.

Secvențele care rezolvă problemele transiterii mesajelor, sînt cuprinse în rutinele SEND respectiv REC, selecția lor realizîndu-se în mod automat la întîlnirea unui mesaj extern detectat prin numărul procesorului cărui a îi aparține procesul destinație.

O mențiune în plus trebuie făcută în legătură cu procesul sistem „poștaș” (distribuitor de mesaje) replicat pe ambele sisteme. Acesta se autoblochează pe semaforul poștaș propriu din memoria comună și este eliberat la transmiterea unui mesaj (§ 4.6.3). Procesul acționează asupra unei zone precizate în memoria comună (zona de mesaje comune a procesorului în cauză) cu semafoare (poștaș și de protecție) specificate. Sarcina sa este ca sub protecția semaforului să extragă mesajul din portul propriu și să-l lanseze cu un SEND normal procesului destinație, care de această dată este un proces intern (ambele procese aparțin aceluiași sistem).

În ceea ce privește „mediul de programare”, în implementarea s-a utilizat metoda M.4.6.3. a „mediului de programare” replicat. Conform acesteia, pe fiecare din sistemele componente a fost implementat un MP specific. Adoptarea acestei metode a fost determinată de mai multe considerente:

- a) caracterul experimental al implementării,
- b) necesitatea unor intervenții prompte, măsurări și ajustări care în alte condiții ar fi fost greu de realizat,
- c) existența unor MP pentru sistemele ce compun sistemul m/MP care cu unele modificări nu putut fi adaptate scopului dorit

6.4. Structura ierarhică a interacțiunilor proceselor

Aspectele legate de interacțiunile dintre procese prezenta în § 2.4.3, au obținut o nouă dimensiune în urma implementării lor concrete. Astfel s-a constatat că utilizarea coordonării drept mecanism de sincronizare pentru cooperare este foarte utilă și eficientă. Acest lucru a fost impus direct de faptul că implementarea mecanismului de cooperare prin mesaje presupune în mod necesar utilizarea semafoarelor. Conducând raționamentul în aceeași manieră se constată că implementarea semafoarelor pe un sistem mono-MP multi-programat presupune mecanismul monitorului monolitic în vederea realizării accesului în regim de excludere mutuală, semaforul fiind în ultimă instanță o variabilă partajată.

Pentru sistemele m/MP, acest mecanism nu este suficient, el trebuind să fie completat cu mecanismul PHS. În această viziune se remarcă o structurare ierarhică a mecanismelor de sincronizare și protecție, structurare pusă în evidență în fig.6.4.1 și reflectată parțial și în structurile de date aferente (§ 4.3.4).

Pornind de la această abordare se observă că interacțiunile se pot structura pe niveluri:




Fig. 6.4.1. Structura ierarhică a interacțiunii proceselor.

- interacțiuni de nivel superior sau cooperare având drept mediu de acțiune procesele și drept mijloc de acțiune mesajele

- interacțiuni de nivel inferior sau coordonare având drept mediu variabilele partajate situate în memoria proprie și drept mijloc semafoarele


- un subnivel al coordonării impus de extinderea conceptului de semafor la sisteme $m/\mu P$, bazat pe mecanismul PHS (fig. 6.4.2).

Această abordare teoretică structurală a interacțiunii proceselor pe lângă avantajele clarității și sistematizării, simplifică și ordonează activitatea de implementare.

6.5. Concluzii referitoare la activitatea de implementare a sistemului

Aplicarea conceptelor și metodologiilor de proiectare precizate pe parcursul lucrării pentru sisteme $m/\mu P$ slab cuplate au condus la realizarea unui executiv având dimensiunea de 1,2 Kocteți de memorie (ca parte rezidentă replicabilă). Dimensiunea zonei de memorie comună utilizate pentru două microprocesoare a fost de 0,6 Kocteți.

Fig. 6.4.2. Niveluri de interacțiunii proceselor.



În ceea ce privește componentele autonome ale sistemului $m/\mu P$, rămân valabile concluziile prezentate în § 5.6, cu precizarea că pentru fiecare sistem în parte executivul TR este cel de tip MULTIX.

Dezvoltarea componentelor autonome și a celor distribuite pentru sistemele care alcătuiesc sistemul $m/\mu P$, s-a realizat pe un microsistem de calcul M18. Trecerea lor pe sistemul destinație, în vederea testării în condiții reale, s-a efectuat prin intermediul

benzii perforate, ambele sisteme componente dispunând de facilități hardware în acest sens. Comportarea corespunzătoare a componentelor implementate pe parcursul testării, demonstrează valabilitatea metodei utilizate.

7. Concluzii

După cum s-a precizat în primul capitol, scopul acestei lucrări este acela de a-și aduce într-o manieră originală contribuția la abordarea problematicii timpului-real din punctul de vedere al proiectantului de sisteme de operare în cadrul restrâns al sistemelor mici mono și multiprocesor bazate pe μP . În acest context s-au stabilit următoarele obiective:

- 1) Selecția și sistematizarea cunoștințelor domeniului TR.
- 2) Particularizarea unor aspecte teoretice ale teoriei generale a sistemelor de operare la caracteristicile TR.
- 3) Furnizarea unor metodologii de lucru utile proiectantului software în concepția și realizarea unor SØTR pentru sisteme de calcul mono și $m\mu P$.

7.1. Contribuții originale

Pornind de la scopul și obiectivele acestei lucrări se pot scoate în evidență următoarele contribuții originale ale autorului:

- Definierea termenilor de timp-real și ambianță TR prin precizarea elementelor caracteristice.
- Studiul arhitecturilor sistemelor de calcul mono și multiprocesor, abordat prin prisma cerințelor unei ambianțe TR și apăsarea din acest punct de vedere a principalelor tipuri de arhitectură. În concluzie, se propune o structură originală de sistem $m\mu P$, slab cuplat, asimetric, distribuit local.
- Precizarea caracteristicilor hardware care trebuie să stea în atenția proiectantului software TR.
- Elaborarea unei concepții originale asupra STR concretizată în definirea noțiunii de SØTR prin separarea sa în două componente - „Executivul TR” și „Mediul de programare TR”, cu precizarea factorilor care îi oferă un statut aparte față de sistemele de operare universale clasice.
- Definierea sistematică a funcțiilor componentelor unui SØTR.

- Reconsiderarea noțiunii de proces și de interacțiune inter-procese în contextul ambianței TR. S-a propus introducerea termenilor de coordonare și cooperare pentru a desemna tipurile specifice de interacțiuni dintre procese.

- Elaborarea unui model pentru studiul sistemelor de procese implementat în limbajul PASCAL care cuprinde algoritmi pentru determinarea închiderii tranzitive a unei relații definite pe mulțimea proceselor unui sistem, determinarea grafului minim de precedență și a grafului paralel maximal al unui sistem dat. Pornind de la acest model s-au elaborat metodologii de lucru pentru determinarea grafului minim de precedență, pentru studiul propriu-zis al determinării și pentru determinarea grafului paralel maximal.

- Sistematizarea aspectelor teoretice referitoare la activitatea de coordonare a proceselor, urmată de precizarea și analiza celor mai potrivite mecanisme pentru STR: „monitorul monolitic” și semafoarele. Se propune extinderea originală a acestora pentru sisteme $m/\mu P$ slab cuplate în forma mecanismului PHS și a semafoarelor speciale, pentru care se furnizează maniere concrete de implementare. Se prezintă de asemenea câteva metodologii de utilizare a acestor mecanisme în implementarea excluderii mutuale, a sincronizării de condiție, sau a alocării resurselor, necesare proiectantului de STR.

- Pornind de la studiul relației producător/consumator se realizează definiția teoretică a unui mecanism de cooperare pentru sisteme de procese concurente bazat pe transmiterea mesajelor. Pentru acest mecanism se prezintă posibilități concrete de implementare, furnizându-se metode pentru dimensionarea bufferului, pentru implementarea diferitelor tipuri de mesaje (prioritare, cu răspuns, etc.). Se scot în evidență o serie de posibilități de utilizare a mecanismului propus sintetizate în forma unor metodologii referitoare la implementarea diferitelor tipuri de cooperări interprocese, a relațiilor de precedență dintre ele și legat de aceasta a rezolvării problemei proceselor partajate. Se propune extinderea mecanismului cooperării prin mesaje și pentru sisteme $m/\mu P$.

- Elaborarea unui model pentru studiul planificării sistemelor de procese închise, implementat în limbajul PASCAL pe baza unui studiu al aspectelor caracteristice ale planificării în execuție a proceselor în cadrul unor SSTR. Utilizând acest model, s-au propus o serie de metode de planificare specifice unor STR, formulându-se unele concluzii practice pentru proiectantul de SSTR.

- Elaborarea unui model generalizat pentru studiul stării resurselor unui sistem de procese de asemenea implementat în PASCAL, care permite abordarea problemei interblocării proceselor. Se analizează în acest context problemele prevenirii, detecției și evitării interblocărilor furnizându-se o serie de metode și algoritmi cu caracter aplicativ pentru rezolvarea acestor aspecte.

- Abordarea structurală a noțiunii de arhitectură de SØ și definirea unei arhitecturi de SØTR structurată pe niveluri și subniveluri ierarhice.

- Particularizarea unor metode generale de proiectare și implementare a SØ la nivelul SØTR; metoda construcției ierarhice și metoda adaptării.

- Elaborarea de metodologii de proiectare și realizare pentru fiecare din nivelurile unei arhitecturi de SØTR. În acest context se precizează structurile de date specifice fiecărui nivel al arhitecturii precum și interrelațiile dintre acestea într-o manieră structurată ierarhic. În proiectarea și implementarea acestor structuri se realizează conceptul de obiect.

- Extinderea conceptului de arhitectură ierarhică pentru SØTR implementate pe sisteme $m/\mu P$ din clasa celor propuse în lucrare (sisteme cuplate asimetrice). Se propune o ansamblu de arhitectură distribuită prin replicare pentru care se furnizează metodologiile de proiectare și realizare a componentelor distribuite specifice.

- Aplicarea în practică a aspectelor teoretice prezentate corectivate în realizarea unor SØTR pentru sisteme de calcul mono μP pentru care se prezintă detaliile de implementare ale fiecărei componente în parte. De asemenea se prezintă detaliile de implementare ale unui SØTR, destinat unui sistem $m/\mu P$.

7.2. Valoarea aplicativă și direcții de dezvoltare viitoare

Aspectele prezentate în lucrare au fost valorificate în cadrul a 10 lucrări științifice publicate și a 3 contracte de cercetare științifică. Pe viitor se conturează însă noi perspective de valorificare ținând cont de interesul crescând pe care îl manifestă industria și institutele de cercetări față de sistemele TR, interes stimulat pe de o parte de proliferarea sistemelor de calcul bazate pe μP în cele mai diverse domenii, iar pe de altă parte de creșterea cererii de software adecvat diverselor aplicații.

În acest context, din mulțimea direcțiilor posibile de dezvoltare viitoare a domeniului SØTR se prezintă doar trei mai importante: domeniul „sistemelor la cheie”, domeniul roboticii și domeniul limbajelor concurente.

A. „Sistemele la cheie” sînt sisteme strict dedicate unor aplicații concrete. Varietatea acestor aplicații pe de o parte, iar pe de altă parte cerințele sporite de performanță și eficiență ridică probleme serioase proiectantului software în implementarea unor astfel de sisteme. În acest context, aspectele prezentate în lucrarea de față reprezintă o contribuție la rezolvarea unora dintre ele, cu atît mai mult cu cît în țara noastră există preocupări, deocamdată în fază incipientă în acest domeniu, preocupări cuprinse în cadrul mai larg al creării unei industrii naționale de programe. În acest sens pot fi amintite preocupările și realizările Laboratorului software al Filialei I.T.C. Timișoara care prefigurează posibilitățile unei largi colaborări.

B. Robotica reprezintă un domeniu deosebit de dinamic, cu largi perspective de dezvoltare în țara noastră, în care Școala politehnică timișoreană are o serie de realizări. Se apreciază că pentru anumite tipuri de aplicații ale roboților, se pretează în condiții deosebit de avantajoase, conducerea acestora de către sisteme TR mono și multi μ P, domeniu în care aspectele prezentate în lucrare sînt foarte utile. Mai mult chiar, arhitectura sistemului m/μ P prezentat a fost concepută avînd în vedere și cerințele conducerii unor roboți industriali. Toate acestea conferă perspective certe S/TR în domeniul roboticii.

C. Domeniul limbajelor concurente, larg abordat în ultima perioadă, ca o etapă nouă, evoluată a activității de programare, acordă o atenție cu totul particulară execuției paralele și sincronizării activităților (proceselor, taskurilor). În acest context, implementarea unor limbaje concurente pe sisteme mono sau multiprocesor (μ P) presupune funcții adecvate pentru rezolvarea acestor aspecte. Una din alternative de rezolvare o reprezintă executivul TR prezentat în lucrare, care prin funcțiile cu care este înzestrat este în măsură să satisfacă exigențele unei astfel de implementări. Se remarcă în acest sens preocupările existente la Centrul de calcul al Institutului politehnic în acest domeniu, care de asemenea conturează premisele unei colaborări mai îndelungate. Nu este lipsit de interes ca în acest context, să se sublinieze faptul că, la ora actuală în lume există o serie de preocupări legate de concepția și realizarea unor limbaje de programare de nivel înalt, cu facilități TR, care să determine o creștere substanțială a productivității și siguranței activității de programare în acest domeniu.

În toate domeniile prezentate, necesitatea creșterii performanțelor și scăderii timpilor de răspuns va impune utilizarea unor sisteme m/μ P respectiv a unor structuri de astfel de sisteme. În această

direcție, dezvoltarea unor structuri de tipul celei propuse în lucrare, bazate pe cuplarea slabă a sistemelor componente reprezintă una din alternativele promițătoare de abordare a acestui domeniu.

În final se poate aprecia că aspectele prezentate în această lucrare sînt ele însele susceptibile de a fi aprofundate, perfecționate și dezvoltate în sensul domeniilor anterior precizate, extinse și asupra altor categorii de sisteme de calcul și eventual consolidate într-o teorie unitară a domeniului TR, în care aspectele structurate pot să ocupe un loc foarte important.

8. Bibliografie

Prescurtări utilizate:

- AFIPS : American Federation of Information Processing Societies.
BSIPTVT : Buletinul Stiințific IPTV Timișoara.
CACM : Communications of the Association for Computing Machinery.
CS : ACM Computing Surveys.
NHPC : North Holland Publishing Company.
P : proceedings.
SIGØPS : ACM SIGØPS (Special Interest Group on Operating Systems).
SØSP : Symposium on Operating Systems Principles.
SPE : Software, Practice and Experience.
TC : IEEE Transaction on Computers.
TCS : ACM Transaction on Computer Systems.
TSE : IEEE (Institute of Electrical and Electronics Engineers).
Transactions on Software Engineering.
- AB78 E.A.Akkoyunlu, A.J.Bernstein, F.B.Schneider, A.Silberschatz: "Conditions for the Equivalence of the Synchronous and Asynchronous Systems", TSE, VOL.SE-4, No.6, Nov, 1978, pag. 507-516.
- AI77 M.W.Alford: "A Requirements Engineering Methodology for Real-Time Processing Requirements", TSE, VOL.SE-3, No.1, January, 1977, pag. 60-69.
- An79a B.Andler: "Synchronization Primitive and the Verification of Concurrent Programs", Operating Systems, Theory and Practice, N.H.P.C, 1979, pag.67-99.
- An79b G.R.Andrews : "The Design of a Message Switching System: An Application and Evaluation of Modula", TSE, VOL.SE-5, March, 1979, pag.138-147.
- AS83 G.R.Andrews, F.B.Schneider: "Concepts and Notations for Concurrent Programming, CS, Vol.15, No.1, March, 1983, pag.3-43.
- Ba74 V.Baltac: "Optimizarea sistemelor de operare ale calculatoarelor numerice", Ed.Facla, Timișoara, 1974.
- Ba78 J.Backus: Can Programming be Liberated from the Von Neumann Style ? A Functional Style and its Algebra of Programs", CACM, Aug.1978, Vol.21, No.8. pag.613-641.
- Ba81 J.F.Bartlett: "A Non Stop Kernel", SIGØPS, VOL 15, No.5, December 1981, P.of the Eights SOPS, pag.22-29.
- Ba83 V.Baltac: "Tehnica electronică de calcul și dezvoltarea României". Vol.„Noile tehnologii de vîrf și societatea", EP, 1983, pag.51-75.
- BB76 C.Bass, D.Brown: "A Perspective on Microcomputer Software", P.of the IEEE, Vol.64, No.6, June, 1976, pag.905-909.

- BD84 V.Baltac, ș.a: "Sisteme interactive și limbaje conversaționale", ET, București, 1984.
- BE72 C.G.Bell, J.L.Eggert, J.Grason, P.Williams: "The Description and the Use of Register Transfer Modules (RTMs)", TC, Vol.C-21, No.5, May, 1972, pag.495-500.
- BH81 A.Bernstein, P.K.Harter: "Proving Real-Time Properties of Programs with Temporal Logic", SIGOPS, Vol.15, No.5, December, 1981, pag.1-11.
- B179 R.E.Birney: "Processor Architecture Anticipates Future Performance Requirements", Computer Design, April 1979, pag.(71-79).
- BJ79 R.R.Bate, D.S.Johnson: "Pascal Software Support Real-Time multiprogramming on Small Systems", Electronics, June 7, 1979, pag.117-121.
- BK80 C.Bass, J.S.Kennedy, J.M.Davidson: "Local Network Gives New Flexibility to Distribute Processing", Electronics, September 25, 1980, pag.114-122.
- BL82 A.D.Birnel, R.Levin, R.N.Needham, W.D.Schroeder: "Grapevine. An Exercise in Distributed Computing", CACM, April 1982, Vol.25, No.4, pag.260-274.
- Cn73 G.Cain: "The Minicomputer as a System Element", Minicomputers in Instrumentations and Control, 1973, pag.11-25.
- CA82 T.C.K.Chou, J.A.Abraham: "Load Balancing in Distributed Systems", TSE, Vol.SE-8, No.4, July 1982, pag.401-411.
- CC83 G.W.Cox, W.M.Corwin, K.K.Lai, F.J.Poliak: "Interprocess Communication and Processor Dispatching on the Intel 432", TCS, Vol.1, No.1, Feb.1983, pag.45-60.
- CC84 V.Crețu, V.Coifan: "A Real-Time Development System Implemented on the ECAROM-800 Process System", BSIPVT, (in curs de publicare).
- CD73 E.G.Coffman, P.Denning: "Operating System Theory", Prentice-Hall, Inc, Englewood Cliffs, 1973.
- Ce79 N.Ceausescu: "Raport în cel de-al XII-lea Congres al ICR", EP, 1979, pag.40-41.
- CG83 V.Crețu, V.Grosu: "Sistem multiprocesor destinat dezvoltării unor aplicații timp-real", Buletinul Sesiunii de Comunicări Științifice „Tehnica 2000”, Timișoara 1983, pag.75-78.
- Ch79 D.R.Cheriton: "PPTH a Portable Real-Time Operating System", CACM, Feb.1979, Vol.22, No.2, pag.105-112.
- Ch80 Y.P.Chien: "Multitasking Executive Simplifies Real-Time Microprocessor System Design", Computer Design, January, 1980, pag.110-117.
- Ch82 E.J.H.Chang: "Echo Algorithms: Depth Parallel Operations on General Graphs", TSE, July 1982, Vol.SE-8, No.4, pag.391-400.
- CL82 J.P.Collins, M.M.Lewitt: "An Object Oriented Operating System for Microcomputers", Computer Design, Vol.21, June 1982, pag.165-172.

- Co78 D.Del Corso: "An Experimental Multiprocessor System with Improved Internal Communication Facilities", Euromicro Journal, 4 (1978), pag.326-332.
- Co79 M.Conrad: "Pascal-A High Level Language for Micros and Minis", Datamation, July 1979, pag.153-156.
- CP78 V.Crețu, M.Petru, A.Furtunescu, E.Văcărescu: "Probleme ale tratării operațiilor de I/E într-un sistem de operare timp-real", BSIPTVT, Tom 23(37), Fasc.2 iulie-dec.1978, pag.270-276.
- CP81 V.Crețu, D.Petriu: "Minisisteme de operare în timp-real pentru sisteme de calcul bazate pe microprocesoare", Lucrările colocviului de cibernetică, Timișoara 1981, Preprint. Litografia IPT, pag.35-39.
- CP82 V.Crețu, D.Petriu: "Sistem de operare multiprocesor", Al II-lea Simpozion de teoria sistemelor, Vol.III, Secțiunile a III-a și a IV-a, Craiova 1982, pag.313-320.
- Cr80 V.Crețu: "Proiectarea și realizarea unor sisteme de operare timp-real", Referat doctorat 1980.
- Cr81a V.Crețu: "Nucleul unui sistem de operare timp-real" BSIPTVT, Tom 26(40), Fasc 1 ian-iunie 1981, pag.183-188.
- Cr81b V.Crețu: "Stadiul actual al dezvoltării limbajelor de programare pentru mini și microsisteme de calcul", Referat doctorat 1981.
- Cr82 V.Crețu: "Sistem de operare distribuit în timp-real pentru conducerea unor roboți industriali", Conferința Naț. Electr.Autom, Telecom și Calc, București 1982, Vol. Secția 13, Secția 15, pag.177-184.
- Cr84a V.Crețu: "Considerații privind proiectarea și realizarea unor sisteme de operare timp-real pentru sisteme de calcul cu microprocesor", Lucrările sesiunii de comunicări științifice „Electromotor 84”, Februarie 1984, pag.275-280.
- Cr84b V.Crețu: "Arhitectura software a sistemelor de operare timp-real", Buletinul Sesiunii de comunicări științifice pentru tineret "Tehnic 2000", Ediția III-a, Timișoara, aprilie 1984, pag.326-330.
- Du79 I.Duncan: "Microprocesoare. Arhitectură internă. Programare. Aplicații", Ed.Dacia, 1979.
- D168a E.W.Dijkstra: "The Structure of the THE Multiprogramming system", CACM.11,5(May 1968), pag.341-346.
- D168b E.W.Dijkstra: "Cooperating Sequential Processes in Programming Language", Ed.F.GENUYS, Academic Press London, 1968.
- D175 E.W.Dijkstra: "Guarded Commands, Nondeterminacy and Formal Derivation of Programs", CACM, Aug.1975, VOL.18, No.8, pag.453-457.
- DB82a R.D.Dutton, R.C.Brigham: "The Complexity of a Multiprocessor task assignment problem without deadlines", Theoretical Computer Science 17(1982), NHPC, pag.213-216.
- DB82b M.Dubois, F.A.Briggs: "Performance of Synchronized Iterative Processes in Multiprocessor Systems", TSE, Vol.SE-8, No.4, July 1982, pag.419-431.

- DM77 St.Dumitrescu, V.Marinoiu, I.Dumitrescu, M.Florovici: "Aplicații ingineresti ale calculatoarelor. Calculatoare de proces" EDP, București, 1977.
- Do81 Gh.Dodescu: "Modelarea sistemelor de operare", Ed.Stiintifică și Enciclopedică, București 1981.
- Du79 P.G.Duncan: "Microprocessor Programming and Software Development", Prentice Hall International 1979.
- Ev82 S.Evanczuk: "Productivity Gains as 8-bit Operating Systems Move to 16-bit Machines. Standards are Set Up and Portability Grows", Electronics, October 20, 1982, pag. 181-184.
- FC79 A.Furtunescu, V.Crețu, M.Petru, E.Văcărescu: "Sistem de operare specializat în aplicații de proces implementat pe calculatorul FELIX C-32P", BSIPVT, Tom 24(38), Fasc 1 Ian-iunie 1979, pag.86-92.
- FC81 A.Furtunescu, V.Crețu, M.Petru: "Sistem de operare specializat în aplicații timp-real", Vol. „Programarea calculatoarelor", Ed.Facla 1981, pag.203-223.
- Fo78 W.S.Ford: "Implementation of a Generalized Critical Region Construct", TSE, Vol. SE-4, No.6, Nov.1978, pag.449-456.
- Fr73 A.Freedman: "Minicomputers in Real-Time Systems", Minicomputer in Instrumentation and Control 1973, pag.27-36.
- FW78 D.P.Friedman, D.S.Wise: "A Note on Conditional Expressions", CACM, Nov.1978, Vol.21, No.11, pag.931-933.
- FW80 C.Fulton, R.Whiffen: "High-level Language Takes on Most of Real-Time System Software", Electronics, December 4, 1980, pag.157-160.
- GC84 V.Groza, V.Crețu: "Sistem multiprocesor pentru aplicații timp real", Lucrările Sesiunii de comunicări științifice „Eletromotor 84", Feb.1984, pag.263-268.
- Go74 I.Georgescu: "Sisteme de operare pentru calculatoare numerice" Ed.Tehnica, 1974.
- Go83 V.Groza, A.Furtunescu, L.Balea: "Microprocessor-Based System for Digital Processing of Analogous Signals", BSIPVT, Tom 28(42), Fasc 1-2, ianuarie-decembrie 1983.
- GS78 P.Gordon, S.Stallard: "Microprogrammed CPU Architectures Offers User-Adjustable Minicomputer Performance", Computer Design, June 1978, Vol 17, No.6, pag.91-100.
- GW80 J.Gurd, J.Watson: "Data Driven System for High Speed Parallel Computing-Part 1: Structuring Software for Parallel Execution", Computer Design, June 1980, pag.91-100.
- Ha70 P.Brinch Hansen: "The Nucleus of a Multiprogramming System" CACM, V13, No.4, April 1970, pag.238-241.
- Ha73 P.Brinch Hansen: "Operating System Principles", Prentice-Hall INC, Englewood Cliffs, New Jersey, 1973.
- Ha76a P.Brinch Hansen: "The Solo Operating System: A Concurrent Pascal Program", SPE, Vol.6, 1976, pag.141-150.
- Ha76b P.Brinch Hansen: "The Solo Operating System: Job Interface" SPE, Vol.6, 1976, pag.151-164.

- Ha76c P.Brinch Hansen: "The Solo Operating System: Processes, Monitors and Classes", SPE, Vol.6, 1976, pag.165-200.
- Ha77 P.Brinch Hansen: "Experience with Modular Concurrent Programming", TSE, SE-3, No.2, March 1977, pag.156-159.
- Ha78 P.Brinch Hansen: "Distributed Processes: A Concurrent Programming Concept", CACM, Nov.1978, Vol.21, No.11, pag.934-941.
- HA79 C.E.Hewitt, R.R.Atkinson: "Specification and Proof Techniques for Serializers", TSE, Vol.SE-5, No.1, Jan.1979, pag.10-23.
- Ha81 L.Hartge: "Distributed data processing", International Systems, Sept.1981, pag. 57-59.
- He79 J.H.Heine: "The Control Response Time in Multi-Class Systems", CACM, July 1979, Vol.22, No.7, pag.415.
- He83 J.H.Herzog: "A Design Perspective for Real-Time Task Control in Distributed Systems", IEEE Transaction on Industrial Electronics, Vol.IE-30, No.1, Febr.1983, pag. 46-51.
- HH82 D.Horovitz, F.Holsworth, J.Warten: "Concurrency: Key to 16-bit Operating System Efficiency", Computer Design, Vol.21, No.6, June 1982, pag.183-192.
- Ho74 C.A.R.Hoare: "Monitors: An Operating System Structuring Concept", CACM, Vol.17, No.10, Oct.1974, pag.549-557.
- Ho78 C.A.R.Hoare: "Communicating Sequential Processes", CACM, Vol.21, No.8, Aug.1978, pag.666-677.
- Ho83 R.C.Molt: "Concurrent EUCLID, the UNIX[®] SYSTEM and TUNIC", Addison-Wesley Publishing Company, 1983.
- HS67 M.A.Harrison, A.Schwartz: "SHARER—a Time Sharing System for the CDC 6600", CACM, 10/Oct.1967/pag.659.
- HS78 T.P.Hughes, D.H.Sawin: "Breakpoint Design for Debugging Microprocessor Software", Computer Design, Nov.1978.
- HZ79 M.Hamilton, S.Zeldin: "The Relationship Between Design and Verification", The Journal of Systems and Software 1, 1979, pag.(29-56).
- Ic79a J.D.Iobbiah : "Preliminary ADA Reference Manual", CACM, V14, No.6, June 1979, Part A.
- Ic79b J.D.Iobbiah: "Rationale for the Design of the ADA Programming Language", CACM, Sigplan Notices, V14, No.6, June 1979, Part B.
- JC77 A.K.Jones, R.J.Chansler, I.Durham, P.Feiler, K.Schwans: "Software Management of Cm[®] . A Distributed Multiprocessor", AFIPS 1977, Vol.46, pag.657-663.
- Jo81 R.C.Johnson: "Special Report: ADA the Ultimate Language", Electronics, Feb 24, 1981, pag.127-132.
- JP79 M.Joseph, V.R.Prasad, K.T.Narayana: "Language and Structure in an Operating System", Operating Systems, Theory and Practice, NHPC, pag.347-357.
- JP81a I.Jurca, D.Petriu, V.Crețu: "Tendințe ale dezvoltării programării concurente", Vol: "Programarea calculatoarelor", Ed.Facla 1981, pag.9-43.

- JP81b I.Jurca, D.Petriu, V.Crețu: "A Study on Concurrent Programming Concepts Implemented in High Level Languages", 4-th International Conference on Control Systems and Computer Science, 1981, Vol.IV, pag.91-97.
- Ju77 I.Jurca: "A Multiprocessor System with Multitasking Facilities", teză doctorat, TH Delft (Olanda) 1977.
- Ju84 I.Jurca: "Sisteme de operare". Curs partea I, II. Litografia IPTVT, 1984.
- Ka74 H.Katzan: "Operating Systems", Ed. Van Nostrand-Reinhold New York 1974.
- KC81 K.C.Kahn, W.M.Corwin, et al: "1 MAX: A Multiprocessor Operating System for an Object-Based Computer", P.of the 8-th SOSP, SIGOPS, Vol.15, No.5, Dec.1981, pag.127-130.
- KJ82 I.Kaufmann, I.Jurca, D.Petriu, V.Crețu: "Programarea în limbajul ALA", Ed.Paola, 1982.
- K175 L.Kleinrock: "Queueing Systems. Volume I: Theory" Ed. John Wiley & Sons. 1975.
- Kn74 D.E.Knuth: "Tratat de programarea calculatoarelor" Ed. Tehnică, București, 1974.
- Ko78 A.Koentler: "Janus-A Summing up Hutchinson", 1978.
- Ko81 A.Konstam: "A Method for Controlling Parallelism in Programming Languages", Sigplan Notices, Vol.16, No.9, Sept. 1980
- KP79 Kwok-Pung Fung, H.C.Torng: "On the Analysis of Memory Conflicts and Bus Contentions in a Multiple Microprocessor System", TC, Vol.C-27, No.1, Jan. 1979, pag.28-37.
- La81 P.E.Lauer: "Synchronization of Concurrent Processes without Globality Assumptions", Sigplan Notices, Vol.16, No.9, September 1981.
- LD81 H.Lorin, H.M.Deitels: "Operating Systems". Addison-Wesley Publishing Company, 1981.
- Lo82 A.Lewis: "16-bit Operating Systems, A Whole New Ball Game", Computer Design, Vol.21, No.6, June 1982, pag.197-204.
- Li78 H.Lienhard: "The Real-Time Programming Language PORTAL. Introduction and Survey", Landis & Gyr Review, 2-1978, pag.2-9.
- Li81 B.Liskov: "Report on the Workshop on the Fundamental Issues in Distributed Computing", Operating System Review Vol.15, No.3, July 1981, pag.9-39.
- LR80 B.W.Lampson, D.D.Redell: "Experience with Processes and Monitors in Mesa", CACM, Vol.23, No.2, Feb.1983, pag.105-117
- LT78 P.Lenders, J.Tiberghien: "Debugging Aids for Real-Time Microprocessor Systems", Euromicro Journal 4(1978) pag.220-221
- Ma80 R.N.Magee: "RTL/2 Multi-Task System (MTS). Documentație 1980.
- MC81 J.Miara, K.M.Chandy: "Proof of Network of Processes", TSE, Vol.SB-7, No.4, July 1981, pag.417-426.
- MD74 S.E.Madnik, J.J.Donovan: "Operating Systems", Mc Graw - Hill Book Company, NY, 1974.
- MM79 G.Milne, R.Milner: "Concurrent Processes and Their Syntax", JACM, Vol.26, No.2, April 1979, pag.302-321.

- Mu68 J.E.Murphy: "Resource Allocation with Interlock Detection in a Multi-task System", Fall Joint Computer Conference, 1968, pag.1169-1176.
- Mu78a K.Mühlemann: "Communication Between Processors without Shared Memory", Joint Meeting ACM/IEEE, Nov.78, Preprint, pag.3-33.
- Mu78b K.Mühlemann: "An Approach to Distributed Systems Design", Euromicro-78, NHPC, pag.48-55.
- Ne81a G.Neumann: "An Operating System for a Microcomputer Network", Performance of Data Communication Systems and their Applications, NHPC, 1981.
- Ne81b D.M.Nessett: "Identifier Protection in a Distributed Operating System", Operating System Review, Vol.16, No.1, January 1982, pag.26-31.
- N177 E.Nicolau: "Analogie, Modulare, Simulare, Cibernetică", Ed. științifică și enciclopedică, 1977.
- NP70 E.Nicolau, A.Popovici: "Algoritmi. Automate finite. Calculatoare Electronice". Ed.Stiințifică, București 1970.
- NP78 S.I.Novatchenko, V.A.Pavlov, E.I.Jurevich: "Specialized Modular Software System of Sensitized Robot Control Computer", International Symposium on Theory and Practice of Robots and Manipulators, Italy, 1978, Preprint, pag.1-16.
- Nu77 G.J.Nutt: "A Parallel Processor Operating System Comparison", TSE, Vol. SE-3, No.6, Nov.1977, pag.467-475.
- Pa80 R.L.Patrick: "A Checklist for System Design", Datamation January 1980, pag.147-152.
- Pa82 F.Paunescu: "Analiza și concepția sistemelor de operare", Ed.Stiințifică și Enciclopedică, 1982.
- PG79 M.Petru, V.Croțu, A.Furtunescu, E.Văcărescu: "Sistemele de operare timp-real-sisteme orientate pe gestionarea taskurilor", BSIPVT, Tom 24(38), Fasc 1 ian-iun, 1979, pag.78-80.
- PG80 D.Petriu, V.Croțu: "Studiu comparativ asupra limbajelor de programare concurente pentru calculatoarele de proces", BSIPVT, Tom 25(39), Fasc 1 ian-iun 1980, pag.175-186.
- Pe81 D.Petriu: "Sisteme de operare pentru microprocesoare", Referat doctorat, 1981.
- PG77 M.Petrescu, C.Giumale, P.Dumitru, T.Popescu: "Aspecte constructive privind realizarea unui terminal inteligent", Actualitatea în informatică, Ed.Dacia 1977.
- PK81 F.J.Pollack, K.K.Kahn, R.M.Wilkinson: "The iMAX-432 Object Filing System", P. of the 8-th SOSP, SIGOPS, Vol.15, No.5, Dec.1981, pag.137-147.
- PM84 A.Petrescu, ș.a: "Microcalculatoarele FELIX M18, M18B și M118" Ed.Tehnică, București 1984.
- PN79 K.V.S.Prasad, N.Natarjan, M.K.Sinha: "Physical and Logical Abstractions in a Kernel", Operating Systems Theory and Practice, NHPC, 1979, pag.359-368.
- Po81a V.Pop: "Arhitectura sistemelor multiprocesor", Lucrările Colocviului de cibernetică, Litografia IPTVT, Noe.1981, pag.17-27.
- Po81b V.Pop: "Structura sistemelor de prelucrare a datelor numerice" Curs, Pl, Litografia IPTVT, 1981.

- Po84 N.Popescu: "Sisteme informatice cu funcționare în timp-real Ed.militară, București, 1984.
- PP83a E.Petriu,D.Petriu,V.Crețu: "Sistem de control multiprocesor pentru un robot experimental cu elemente elastice",Vol. "Cibernetica în slujba dezvoltării economico-sociale a țării", Ed.Academiei,1983,pag.240-247.
- PP83b E.Petriu,D.Petriu,V.Crețu: "Sisteme de comandă și control pentru roboți industriali în mod interactiv", Conf.Naț. de Electron,Telecom,Autom și Calc,Vol Secția 13-15, Noem.1983,pag.227-235.
- PS77 E.Pop,V.Stoica: "Principii și metode de măsurare numerică" Ed.Facla 1977.
- PS83 E.Pop,V.Stoica,I.Nafornită,E.Petriu: "Tehnici moderne de măsurare", Ed.Facla 1983.
- RF76 C.V.Kamamoorthy,T.F.Fox , Hon F.Li: "Scheduling Parallel Processable Tasks for a Uniprocessor", TC,Vol.C-25,No.5, May 1976, pag.485-495.
- RG79 J.E.Rodriguez,S.J.Greenspan: "Directed Flowgraphs: The Basis of a Specification and Construction Methodology for Real-Time Systems", The Journal of Systems and Software,Vol.1,Number 1,1979,pag.19-27.
- RK79 D.P.Reed,R.K.Kanodini: "Synchronization with Event Counts and Sequencers",CACM,Vol.22,No.2,Feb.1979,pag.115.
- RLB1 J.Rattner,W.W.Latin: "ADA Determine Architecture of 32-Bit Microprocessor", Electronics, Feb.24,1981,pag.119-126.
- RRB1 R.F.Rashid,G.G.Robertson: "ACCENT: A Communication Oriented Network Operating System Kernel" P.of the 8-th SOSF, SIGOPS, Vol.15,No.5,Dec.1981,pag. 64-75.
- Ro73 A.Rogojan: "Calculatoare numerice", Curn. Vol.1, Litografia IPFVT, 1973.
- Ro74 A.Rogojan: "Calculatoare numerice", Curn. Vol.2, Partea 1. Partea 2, Litografia IPFVT, 1974.
- Ro79 J.T.Robinson: "Some Analysis Techniques for Asynchronous Multiprocessor Algorithms", TSE,Vol.SE-5,No.1,Jan.1979, pag.24-31.
- RT74 D.M.Ritchie, K.Thompson: "The UNIX Operating System", CACM Vol.17, July 1974, pag. 365-375.
- RS79 G.S.Rao, H.S.Steno, T.C.Hu: "Assignment of tasks in a Distributed Processor System with Limited Memory", TC, Vol.C-28,No.4, April 1979, pag.291-296.
- Ru79 T.Rus: "Data Structures and Operating Systems", Ed.Academiei, John Wiley & Sons, 1979.
- SABO K.Shimizu, E.Aiyoshi: "Hierarchical Multi-Objective Decision Systems and Power-Decentralized Systems for General Resource Allocation Problem", KEIØ, Engineering Report Vol.33, No.2, 1980, pag. 13-29.
- SB68 S.Stimler, K.A.Bions : "A Methodology for Calculating and Optimizing Real-Time System Performance", CACM, Vol.11 No.7, July 1968, pag. 509-516.

- SB77 R.J.Swan, A.Bechtolsheim, K.W.Lai, J.K.Ousterhout: "The Implementation of the Cm * Multi-Microprocessor", AFIPS, Conference Proceedings, Montvale 1977, pag. 645-655.
- So78 R.Schild: "Parallel Processes in Portal, Exemplified in a Group Project", Landis & Gyr, Review, 2-78, pag.9-17.
- So79 H.A.Schutz: "On the Design of a Language for Programming Real-Time Concurrent Processes", TSE, Vol. SE-5, No.3, March.1979, pag.248-255.
- SF77 R.J.Swan, S.H.Fuller, D.P.Siewiorek: "Cm * - A Modular, Multi-Microprocessor", AFIPS, Conference Proceedings, Vol.46, Montvale 1977, pag. 637-644.
- SG77 H.A.Seidel, G.Grebe: "A Kernel for a Concurrent Pascal Operating System", Operating System Theory and Practice, NHPC, 1977, pag. 333-344.
- Sh73 D.N.Shorter: "Software Development for Real-Time Minicomputer Applications", Minicomputer in Instrumentation and Control, 1973, pag. 81-114.
- Sh74 A.C.Shaw: "The Logical Design of an Operating Systems", Prentice-Hall, INC, Englewood Cliffs, N.J.1974.
- Sh77 K.Shimizu: "Two Level Planning for Multi-Objective Systems, KEIO, Engineering Reports, Vol.30, No.8, 1977, pag.89-83.
- SK77 A.Silberschatz, R.Kieburtz, A.Bernstein: "Extending Concurrent Pascal to Allow Dynamic Resource Management", TSE, Vol. SE-5, No.3, May 1977, pag.210-217.
- SL80 R.Schild, H.Lienhard: "Real-Time Programming in Portal", CACM, Sigplan Notices, Vol.15, No.4, April 1980, pag.79-93.
- SM78 H.J.Siegel, P.T.Mueller, H.E.Smalley: "Control of a Partitionable Multimicroprocessor System", Proceedings of the 1978 International Conference on Parallel Processing, Aug.1978, pag.9-17.
- ST77 H.B.Stone: "Multiprocessor Scheduling with the Aid of Network Flow Algorithms", TSE, VOL. SE-5, No.1, Jan.1977, pag.89-93.
- ST79 C.Strugaru: "Echipamente periferice și transmiterea datelor" Curs. Litografia IPPVT, 1979.
- ST80 M.J.Stefik: "Planning with Constraint", teză de doctorat, Stanford University, January 1980.
- Su78 R.Suri: "Resource Management in Large Systems", Technical Report No.671, Harvard University, Massachusetts, Dec. 1978.
- Ta80 C.J.Tavora: "A Basic Technique for Real-Time System Design", Computer Design, Oct.1980, pag.147-152.
- TC78 D.Towsley, K.M.Chandy, J.C.Browne: "Models for Parallel Processing Within Programs: Application to CPU, I/O and I/O Overlap", CACM, Vol.21, No.10, Oct.1978, pag.821-831.
- Th79a K.J.Thurber: "Parallel Processor Architectures - Part 1: General Purpose Systems", Computer Design, Jan.1979, pag. 89-97.

- Th79b K.J.Thurber: "Parallel Processor Architectures - Part 2: Special Purpose Systems", Computer Design, Feb.1979, pag.103-114.
- TM81 A.S.Tanenbaum, S.Mullender: "An Overview of the AMOEBA Distributed Operating System", Operating Systems Review, Vol.15, No.3, July 1981, pag.51-64.
- To77 D.A.Townzen: "A Task Scheduling Executive Program for Micro-computer Systems", Computer Design, June 1977.
- TW82 R.Taylor, P.Wilson: "Process Oriented Language Meets Demands of Distributed Processing", Electronics/Nov.30, 1982, pag. 89-95.
- VB78 I.Văduva, V.Baltac, V.Florescu, I.Floricioă: "Programare structurată", Ed.Tehnică, 1978.
- Ve75 W.A.Vervoort: "Concurrent Pascal and the Design of a Timesharing Operating System", Proceedings of the DEC Users Society, Sept 1975, pag.215-220.
- We77a A.J.Weissberger: "Analysis of Multiple-Microprocessor System Architecture", Computer Design, Vol.16, No.6, June 1977 pag,151-163.
- We77b H.Wettstein: "The Implementation of Synchronizing Operations in Various Environments", SPE, Vol.7, 1977, pag.115-126
- We82 T.C.Wesselkamper: "Computer Program Schemata and the Processes They Generate", TSE, Vol.SE-8, No4, July 1982, pag.412-418.
- W176 N.Wirth: "Algorithms + Data Structures = Programs", Prentice Hall, INC, Englewood Cliffs, N.J.1976.
- W177a N.Wirth: "Toward a Discipline of Real-Time Programming", CACM, Vol.20, No.8, Aug.1977. pag.577-583.
- W177b N.Wirth: "MODULA: A Language for Modular Multiprogramming" SPE, Vol.7, 1977, pag.3-35.
- WL82 R.M.Weatherly, J.F.Lenthrum: "Efficient Semaphore Management Using Read/Modify/Write Memory Cycles", Operating Systems Review, Vol.16, No.1, Jan.1982, pag.10-13.
- Wu74 W.A.Wulf, et al: "HYDRA: The Kernel of A Multiprocessor Operating System", CACM, Vol.17, No.6, June 1974, pag. 337-345.
- Z180 C.P.Zing: "Development System Put Two Processors on Speaking Terms", Electronics, July 31, 1980, pag.93-97.
- MMFE ~~MMFE~~ "FELIX M-18. Sistemul de operare cu discuri flexibile SFDX-18" ICE. Bucuresti.
- MMIM ~~MMIM~~ "Self Contained System. Operating System. Text Editor. Assembler.
- MMIS ~~MMIS~~ "ISIS-II User's Guide". Manual INTEL.
- MM74 ~~MM74~~ "Introduction to RSX-11M", DEC, Maynard, 1974.
- MM76 ~~MM76~~ "8080 Programming for Logic Design", Adams Osborne and Associates Incorporated. 1976.
- MM79 ~~MM79~~ "CP/M", Digital Research, 1979.
- MM80 ~~MM80~~ "Sistem de operare în timp-real pentru microprocesoare. RTMS-80. Manual de prezentare", ICI, Bucuresti, 1980.

- 81 "Introduction to the iAPX 432-Architecture", Intel Corporation, 1981.
- 82 "Sistem de operare în timp-real pentru microcalculatoare.RTØS-80. Executiv. Manual de utilizare. I.C.I. Bucureşti, 1982.
- 83 "Program privind îmbunătăţirea nivelului tehnic şi calitativ al produselor, reducerea consumurilor de materii prime, de combustibili şi energie şi valorificarea superioară a materialelor în perioada 1983-85 şi pînă în 1990", Săinteia, 30 Noe.1983, pag.4-5.

L I S T A
prescurtărilor utilizate în lucrare

I/E	- intrare/ieșire
IT	- întrerupere
MMD	- instrucții multiple - date multiple
MP	- mediu de programare
m, uP	- multi microprocesor
multi, uP	- multi microprocesor
PHS	- protecție hard-software
SIMD	- o singură instrucție - date multiple
SØ	- sisteme de operare
SØTR	- sisteme de operare timp-real
STR	- sisteme timp-real
TC	- timp curent
TE	- timp de execuție
TR	- timp-real
TR _o	- timp restant
TT	- timp total (de trecere)
UC	- unitate centrală
/uP	- microprocesor