Please use this identifier to cite or link to this item: https://dspace.upt.ro/xmlui/handle/123456789/603
Title: Optimizarea conducerii proceselor tehnologice prin utilizarea de subsisteme inteligente
Authors: Papazian, Petru
Subjects: Reţele de comunicaţii
Sisteme de producţie industriale
Reţele de teren
Modelare
Modelarea proceselor
Teză de doctorat
Issue Date: 2012
Publisher: Timişoara: Editura Politehnica
Citation: Papazian, Petru. Optimizarea conducerii proceselor tehnologice prin utilizarea de subsisteme inteligente. Timişoara: Editura Politehnica, 2012
Series/Report no.: 7 Inginerie Electronică şi Telecomunicaţii;36
Abstract: Prima parte a tezei prefaţează posibilitatea elaborării unei metode de analiză şi evaluare a performanţelor reţelelor de teren existente la ora actuală. În acest scop, a fost elaborată o ierarhizare a reţelelor de comunicaţie care intervin în structura sistemelor de conducere a proceselor tehnologice industriale, cu evidenţierea rolului major al reţelei de teren, care asigură comunicaţia între dispozitivele de teren şi unităţile de control ale acestora. S-a realizat o clasificare a acestor reţele pe baza unor parametri consideraţi a fi semnificativi din punctul de vedere al autorului. Partea a doua a tezei recurge la metode statistice de proiectare experimentală combinate cu simularea computerizată a comportamentului diverselor structuri de reţele pentru identificarea efectelor diverşilor parametrii asupra performanţelor reţelelor de teren. S-a utilizat tehnica „Design of Experiment” (DOE) şi s-a aplicat metoda de analiză „D-Optimal”, în mod original, pentru a sintetiza efectele anumitor parametri asupra performanţelor reţelelor de teren. Au rezultat diagrame de influenţă şi modele statistice de predicţie a factorilor de răspuns urmăriţi. În ultima parte a tezei a fost conceput un subsistem inteligent de interfaţare a dispozitivelor HART la reţeaua Ethernet, asigurând totodată compatibilitatea cu standardul industrial IEEE 1451. S-a propus o metodă originală de înglobare a telegramelor HART în cadrele Ethernet pentru asiguarea comunicării cu dispozitivele de teren HART. Structura propusă, bazată pe noţiuni ca NCAP şi TIM, a fost implementată într-un circuit FPGA de tip Virtex 4 şi s-a realizat simularea funţională a noilor blocuri concepute.
URI: http://localhost:8080/xmlui/handle/123456789/603
ISBN: 9786065543553
Appears in Collections:Teze de doctorat/Phd theses

Files in This Item:
File Description SizeFormat 
BUPT_TD_Papazian Petru.pdf10 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.