


CONTRIBUȚII LA ÎMBUNĂTĂȚIREA PERFORMANȚEI SISTEMELOR CU MICROPROCESOR

Teză destinată obținerii
titlului științific de doctor inginer
la
Universitatea „Politehnica” din Timișoara
în domeniul ȘTIINȚA CALCULATOARELOR
de către

ing. Răzvan Traian Chevereșan



Conducător științific: Prof.dr.ing. Ștefan Holban

Referenți științifici: Prof.dr.ing.mat. Dumitru Dan Burdescu

Prof.dr. Alexandru Cicortaș

Prof.dr.ing. Mircea Popa

Ziua susținerii tezei: 5.01.2010

BIBLIOTECA CENTRALĂ
UNIVERSITATEA
"POLITEHNICA" TIMIȘOARA

Seriile Teze de doctorat ale UPT sunt:

- | | |
|------------------------|---|
| 1. Automatică | 7. Inginerie Electronică și Telecomunicații |
| 2. Chimie | 8. Inginerie Industrială |
| 3. Energetică | 9. Inginerie Mecanică |
| 4. Ingineria Chimică | 10. Știința Calculatoarelor |
| 5. Inginerie Civilă | 11. Știința și Ingineria Materialelor |
| 6. Inginerie Electrică | |

Universitatea „Politehnica” din Timișoara a inițiat seriile de mai sus în scopul diseminării expertizei, cunoștințelor și rezultatelor cercetărilor întreprinse în cadrul școlii doctorale a universității. Seriile conțin, potrivit H.B.Ex.S Nr. 14 / 14.07.2006, tezele de doctorat susținute în universitate începând cu 1 octombrie 2006.

Copyright © Editura Politehnica – Timișoara, 2009

Această publicație este supusă prevederilor legii dreptului de autor. Multiplicarea acestei publicații, în mod integral sau în parte, traducerea, tipărirea, reutilizarea ilustrațiilor, expunerea, radiodifuzarea, reproducerea pe microfilme sau în orice altă formă este permisă numai cu respectarea prevederilor Legii române a dreptului de autor în vigoare și permisiunea pentru utilizare obținută în scris din partea Universității „Politehnica” din Timișoara. Toate încălcările acestor drepturi vor fi penalizate potrivit Legii române a drepturilor de autor.

România, 300159 Timișoara, Bd. Republicii 9,
tel. 0256 403823, fax. 0256 403221
e-mail: editura@edipol.upt.ro

Cuvânt înainte

Teza de doctorat a fost elaborata pe parcursul activității mele în cadrul societății Sun Microsystems, SUA.

Lucrarea se adresează tuturor celor interesați în problemele legate de performanța sistemelor computaționale sub diferitele aspecte ale acesteia. În condițiile în care solicitările utilizatorilor devin din ce în ce mai ridicate, îmbunătățirea performanței sistemelor de calcul presupune realizarea unor arhitecturi optimizate din punctul de vedere al alocării de resurse necesare, precum și gestionarea, dimensionarea și managementul acestor resurse. Pentru realizarea acestui deziderat sunt importante: acuratețea mijloacelor destinate evaluării performanței, tehnicile și metodele utilizate, cunoașterea aspectelor specifice legate de modul de rulare a diferitelor aplicații, precum și îmbunătățirea mecanismelor hardware de mărire a vitezei de procesare. În teză sunt prezentate preocupările, propunerile și soluțiile autorului legate de acest subiect.

Consider că lucrarea constituie, pentru cei implicați în activitatea de evaluare a performanței microprocesoarelor, un suport științific pentru cercetări viitoare legate de optimizarea factorilor cu implicație asupra performanței, cât și un suport practic prin soluțiile și concluziile prezentate.

Doresc să mulțumesc domnului profesor dr.ing. Ștefan Holban pentru îndrumarea, coordonarea și ajutorul pe care mi l-a acordat pe tot parcursul edificării acestei lucrări, domnului profesor dr.ing. Mikko Lipasti pentru inițierea și îndrumarea în tainele arhitecturii microprocesoarelor, domnilor ing. Matthew Ramsay, ing. Tariq-Magdon Ismail, ing. Christopher Feucht pentru importanta contribuție pe care au adus-o în primul rând la edificarea FAF iar în al doilea rând pentru contribuția și participarea în calitate de co-autori împreună cu dr.ing Ilya Sharapov, dr.ing. Robert Kroeger, dr.ing. Guy Delamarter la articolele publicate. De asemenea doresc să mulțumesc colectivului de cadre didactice de la Universitatea „Politehnica” din Timișoara care m-au format ca inginer cu mențiune specială domnului profesor dr.ing. Toma L. Dragomir.

Dedic această lucrare părinților mei pentru suportul moral și ajutorul pe care mi l-au acordat pe întreg parcursul anilor de studiu în scopul finalizării prezentei lucrări.

Timișoara, ianuarie 2010

Răzvan Traian Chevereșan

Chevereșan, Răzvan Traian

Contribuții la îmbunătățirea performanței sistemelor cu microprocesor

Teze de doctorat ale UTP, Seria 10, Nr. 26, Editura Politehnica, 2010, 202 pagini, 51 figuri, 10 tabele.

ISSN: 1842-7707

ISBN: 978-606-554-043-9

Cuvinte cheie:

Microprocesor, Analiza performanței, Utilitare de analiză, Caracterizarea aplicațiilor, Îmbunătățire viteză de procesare, Sisteme cu microprocesor.

Rezumat:

Teza abordează problema performanței sistemelor cu microprocesor prezentând soluții în trei importante aspecte ale acesteia:

Îmbunătățirea structurii și a calității mijloacelor prin care se face evaluarea performanței; prezentând un nou concept pentru realizarea unui utilitar de analiză prin simulare a microprocesoarelor și a aplicațiilor *software* denumit "Flexible Analysis Framework" (FAF), care decurge ca o consecință a faptului că analiza făcută asupra utilităților folosite în mod curent relevă faptul că acestea au o utilizare limitată.

Cercetarea modului de comportare în rulare și a cerințelor impuse structurilor *hardware*, de aplicațiile care implică un regim computațional dificil; în acest sens este prezentat un studiu comparativ detaliat și se face o evaluare complexă asupra comportamentului în rulare a unui set semnificativ de aplicații, ce acoperă spațiul științific și cel comercial, care din punct de vedere computațional solicită intens componentele sistemului de calcul.

Conceperea unor mecanisme care să conducă la îmbunătățirea vitezei de lucru a microprocesorului; legat de acesta se propune un mecanism complet nou, nespeculativ care poate servi îmbunătățirii performanței, sunt descrise două posibilități în care mecanismul poate fi implementat în *hardware*, într-un microprocesor *out-of-order*, iar celălalt într-un microprocesor CMT. Este prezentat un studiu asupra potențialului și a limitelor mecanismului propus în a genera informație parțială, despre regiștrii operanți ai instrucțiunilor. Calitățile mecanismului sunt evidențiate în urma unui studiu de caracterizare a soluției de implementare a acestuia ca o etapă a pipeline-ului unui microprocesor superscalar.

Cuprins

Cap.1. Introducere	8
1.1. Obiectivele tezei	9
1.2. Structura lucrării	10
Cap.2. Predicția și evaluarea performanței microprocesoarelor	14
2.1. Definirea performanței	14
2.1.1. Mărimi asociate performanței. Indicatori de performanță	14
2.2. Mijloace pentru evaluarea performanței	17
2.1.2. Simulatoare de procesor	19
2.1.3. Aplicații pentru evaluare performanței	23
2.3. Modul de operare în simulare	24
2.4. Concluzii	30
Cap.3. Mijloace folosite în activitatea de caracterizare a aplicațiilor software – un nou concept	32
3.1. Aprecieri asupra utilităților și a modului în care acestea sunt folosite în activitatea de analiză a performanței	32
3.2. Flexible Analysis Framework. Descriere	35
3.2.1. Caracteristici FAF	36
3.2.2. Clasele principale și arhitectura FAF	38
3.2.3. Arborele de analiză, modul de operare	40
3.2.4. Înserarea arborelui de analiză în simulatoarele de performanță	43
3.3. Posibilități de utilizare	45
3.4. Exemple de utilizare	46
3.4.1. Utilizarea FAF în cadrul simulatoarelor de performanță	47
3.4.2. Utilizarea FAF pentru analiza fișierelor <i>trace</i>	51
3.5. Concluzii	55
Cap.4. Studiu comparativ al particularităților de comportare a unor aplicații, care implică un regim computațional intensiv	59
4.1. Introducere	59

4.2. Caracterizarea aplicațiilor în literatura de specialitate, mijloace și metodologie de analiză	61
4.3. Aplicații analizate	65
4.4. Metodologia și infrastructura experimentală	67
4.5. Rezultate	71
4.5.1. Distribuția instrucțiunilor	71
4.5.2. Analiza accesării locațiilor de memorie	73
4.5.2.1. Localizarea temporală	73
4.5.2.2. Localizarea spațială	77
4.5.2.3. Considerațiuni globale asupra localizării datelor	82
4.5.3. Analiza memoriei cache	84
4.5.3.1. Sensibilitate aplicațiilor la dimensiunile memoriei <i>cache</i>	84
4.5.3.2. Sensibilitatea aplicațiilor la creșterea numărului de căi în memoria <i>cache</i>	87
4.5.3.3. Nivelul de utilizare al aceluiași set de date într-un mediu multiprocesor	89
4.5.4. Precitirea datelor	92
4.6. Concluzii.	93
Cap.5. Tehnici de îmbunătățire a performanței procesoarelor superscalar – stadiu actual	96
5.1. Bazele modului de procesare <i>out-of-order</i>	96
5.2. Dependențele de date și control	99
5.3. Unele măsuri pentru îmbunătățirea performanței microprocesorului, specifice diverselor faze de procesare a instrucțiunilor	103
5.4. Direcții actuale în proiectarea microprocesoarelor	112
5.5. Concluzii	116
Cap.6. „Implication Engine” un nou mecanism de îmbunătățire a performanței microprocesoarelor <i>out-of-order</i>	118
6.1. Premizele edificării IE	119
6.1.1. Predicția valorilor	120
6.1.2. Evaluarea potențialului utilizării unui subset al valorilor regiștrilor operanzi	121

6.1.3. Algoritmul PODEM	123
6.1.4. Similitudini între porțile logice și instrucțiunile executate de microprocesoare. Exemple.	127
6.2. Implication Engine	133
6.2.1. Surse de informație parțială	135
6.2.2. Modalități de integrare IE într-un microprocesor	137
6.3. Concluzii	140
Cap.7. Evaluarea potențialului IE implementat într-un procesor Superscalar	142
7.1. Descrierea mediului de simulare.	142
7.2. Evaluarea potențialului IE de a extrage valori parțiale din regiștii operanzi și de a le propaga în graful instrucțiunilor dependente	147
7.2.1. Date de caracterizare pentru cazul în care mecanismul IE funcționează de sine stătător	149
7.2.2. Date de caracterizare pentru cazul în care rezultatele tuturor instrucțiunilor ce și-au încheiat execuția sunt retransmise mecanismului IE	153
7.2.3. Date comparative privitoare la eficiența IE în cele două cazuri studiate.	162
7.3. Concluzii	163
Cap.8. Concluzii finale, dezvoltări ulterioare, contribuții	165
8.1. Concluzii finale	165
8.2. Dezvoltări ulterioare	170
8.3. Contribuții	172
Bibliografie	178
Anexe	185

1. Introducere.

Industria IT a avut pe parcursul a numai 15-20 de ani o evoluție spectaculoasă. Tehnologia actuală permite dublarea numărului de tranzistori ce pot fi plasați într-un circuit integrat la fiecare doi ani, confirmând ceea ce Moore unul din fondatorii firmei Intel, a postulat prin legea ce-i poartă numele („Moore’s Law” [1.1]), cantitatea de memorie ce poate fi integrată în chip este din din ce în ce mai mare, viteza de lucru a memoriei și viteza de operare a dispozitivelor I/O au crescut simțitor.

În același timp, alimentată fiind de capacitatea tot mai mare de procesare a platformelor IT actuale, cerințele utilizatorilor de sisteme de calcul au crescut exponențial. Rularea simultană a mai multor aplicații, sau a unor aplicații paralele a devenit o realitate a zilelor noastre. Aplicații cu mii sau milioane de *thread*-uri paralele au devenit uzuale atât în domeniile științifice cât și în cele comerciale. În plus de aceasta tehnicile de virtualizare permit rularea mai multor sisteme de operare eterogene, în paralel pe aceeași platformă *hardware*. Aceste aplicații din ce în ce mai complexe, solicită la maxim sistemele computaționale. Performanța sistemelor IT actuale este rezultatul unui lung șir de studii, cercetări, proiecte, căutări de soluții noi inovative, acumulări, și îmbunătățiri, atât în domeniul *hardware*-ului cât și în domeniul *software*-ului. În Anexa 1 este prezentată grafic evoluția în timp a microprocesoarelor [1.2], în funcție de principalul element care a constituit suportul esențial al dezvoltării lor, numărul de tranzistori conținuți în *chip*.

Proiectații microprocesoarelor actuale trebuie să răspundă la două principale provocări, pe de o parte satisfacerea cerințelor tot mai ridicate ale utilizatorilor, iar pe de altă parte, gestionarea rațională, la un nivel de performanță ridicat, a resurselor pe care tehnologia actuală le oferă.

Performanța este etalonul ce vinde sistemele computaționale și din acest motiv constituie unul dintre domeniile de permanentă actualitate. Firmele producătoare alocă resurse importante atât umane cât și materiale pentru a îmbunătăți competitivitatea platformelor produse.

Îmbunătățirea performanței presupune realizarea unor arhitecturi optimizate din punctul de vedere al resurselor necesare, al unităților funcționale și de control,

dimensionarea și amplasarea în chip a acestora, al dotării cu mijloace pentru depășirea evenimentelor cu implicații negative asupra performanței, care apar în timpul procesării unei aplicații, precum și managementul acestor resurse. Pe de altă parte presupune studiul amanunțit al modului de comportare în rulare a unor aplicații, care devin din ce în ce mai complexe, precum și al cerințelor acestor aplicații în relația cu sistemul pe care rulează. De asemenea, se pune un mare accent pe elaborarea unor tehnici de compilare ce urmăresc optimizarea acelor componente ale aplicațiilor ce fac ca acestea să ruleze la un nivel scăzut de performanță pe platformele *hardware* existente.

Lucrarea de față abordează acest domeniu de cercetare de permanentă actualitate în domeniul IT: prezentând preocupările autorului legate de îmbunătățirea performanței sistemelor computaționale.

1.1. Obiectivele tezei.

În cadrul tezei sunt prezentate, atât la nivel teoretic cât și aplicativ, rezultatele obținute în trei direcții de dezvoltare a conceptului de performanță, care constituie și obiectivele lucrării, după cum urmează:

a) Îmbunătățirea structurii și a calității mijloacelor prin care se face evaluarea performanței.

Legat de acest obiectiv propun un nou concept pentru proiectarea unui utilitar de analiză prin simulare a microprocesoarelor și a aplicațiilor soft denumit "**Flexible Analysis Framework**" (FAF) [1.3], care în contextul utilităților utilizate curent în acest scop, se individualizează printr-o serie de atribute, calificate drept noutăți.

b) Cercetarea modului de comportare în rulare și a cerințelor impuse structurilor *hardware*, de aplicațiile care implică un regim computațional dificil.

Referitor la acest subiect este prezentat un studiu comparativ asupra modului de comportare în rulare a unor aplicații care presupun un regim computațional dificil, specific aplicațiilor din domeniul științific și comercial, în care sunt evaluate și comparate caracteristicile ce au influență asupra performanței, precum și unele aspecte legate de dimensionarea diferitelor componente arhitecturale.

c) Conceperea unor mecanisme care să conducă la îmbunătățirea vitezei de lucru a microprocesorului.

În conexiune cu această idee propun un mecanism *hardware* nou, nespeculativ care să conducă la rezolvarea dependențelor de date, și a dependențelor de control, ce apar în cazul procesării instrucțiunilor, denumit "**Implication Engine**" (IE).

1.2 Structura lucrării.

Teza este structurată în opt capitole, bibliografie și anexe.

Capitolul 1. prezintă pe scurt câteva considerații generale legate de dezvoltarea microprocesoarelor în ultimele decenii. Sunt prezentate obiectivele ce vor fi abordate pe parcursul tezei, și în final este prezentată structura tezei.

Capitolul 2. introduce noțiunea de performanță și face o prezentare succintă a principalilor indicatori de performanță folosiți pentru evaluarea sistemelor cu microprocesor. Este de asemenea prezentată o sinteză a celor mai importante mijloace și tehnici utilizate pentru evaluarea ei. În acest context sunt descrise principalele tipuri de simulatoare folosite în proiectare și se fac aprecieri critice asupra metodelor de simulare și a diferitelor categorii de aplicații de testare.

Se face o trecere în revistă a pașilor parcurși în procesul de evaluare a performanței platformelor *hardware* noi, începând cu scrierea codului sursă al simulatorului de performanță și terminând cu analiza efectivă. Toate acestea au ca scop să definescă și să rețină atenția asupra unor noțiuni, unități de măsură și aspecte legate de performanța microprocesoarelor și a mijloacelor prin care se face evaluarea ei.

Capitolul 3. tratează, în prima parte, unele aspecte cu conotație critică asupra utilităților utilizate în activitatea de evaluare a performanței, continuând cu prezentarea unui nou concept ce stă la baza realizării unui nou utilitar, realizat de un colectiv din care face parte și autorul tezei. Noua structură *Flexible Analysis*

Framework (FAF) a fost proiectată pentru a rezolva unele dintre neajunsurile utilităților uzuale și se caracterizează prin flexibilitate și versatilitate, fiind în același timp ușor de folosit și extins. Calitățile și potențialul structurii de analiză sunt scoase în evidență, prin exemple, în două ipostaze de utilizare.

- Utilizarea FAF în cadrul simulatorului de evaluare a performanței, situație în care sunt prezentate o serie de date interesante legate de corelarea unor evenimente apărute în urma execuției instrucțiunilor, cu funcțiile cele mai frecvent executate dintr-un anumit set de programe de evaluare.
- Utilizarea FAF pentru analiza fișierelor *trace*, fiind prezentate date despre modul în care instrucțiunile specifice diferitelor aplicații accesează diversele segmente de memorie.

Capitolul 4. se referă la unul dintre aspectele importante în proiectarea unor microprocesoare noi și anume caracterizarea din punct de vedere computațional a aplicațiilor ce urmează să fie rulate de către acestea, în vederea identificării acelor caracteristici ce ar putea face ca ele să ruleze la un nivel redus de performanță.

Este prezentată metodologia actuală de lucru, utilizată de producătorii de microprocesoare și sisteme computaționale, pentru atingerea acestui scop, fiind scoase în evidență infrastructura folosită și o serie de etape parcurse în acest proces.

Astfel, sunt descrise metode actuale de generare, evaluare și validare a fișierelor de *trace* și se prezintă un studiu comparativ detaliat asupra comportamentului în rulare a unui set semnificativ de aplicații, ce acoperă spațiul programelor de calcul matematic intensiv și cel comercial, care din punct de vedere computațional solicită intens componentele sistemului de calcul.

Sunt prezentate rezultate pentru o gamă variată de caracteristici de performanță cum sunt: distribuția instrucțiunilor, localizarea accesărilor memoriei, sensibilitatea aplicațiilor la dimensiunile și structura memoriei *cache*, etc. distribuția intercomunicărilor de date și impactul precizării datelor asupra performanței.

Capitolul 5 prezintă stadiul actual al tehnicilor de îmbunătățire a microprocesoarelor superscalar ce implementează modul de execuție *out-of-order*. În partea de început se descrie modul de procesare *out-of-order* ce exploatează ILP

(*Instruction Level Parallelism*) și principalii factori ce limitează ILP. Se face o trecere în revistă a principalelor *task*-uri efectuate în fiecare etapă a *pipeline*-ului unui microprocesor superscalar clasic, precum și a principalelor mecanisme utilizate de microprocesoarele *out-of-order* moderne pentru rezolvarea conflictelor de date și control, ce reprezintă principalii factori limitatori ai performanței procesării *out-of-order*.

Se face o analiză cantitativă a beneficiilor rezultate în urma implementării unor structuri *hardware* consacrate, destinate îmbunătățirii performanței. În final sunt prezentate direcții de ultimă oră folosite în proiectarea microprocesoarelor actuale în vederea creșterii performanței.

Capitolul 6 se adresează celui de-al treilea aspect de îmbunătățire a performanței și anume proiectarea unor arhitecturi optimizate în scopul depășirii evenimentelor cu conotație negativă asupra vitezei de execuție a aplicațiilor *software*. Se propune și se investighează posibilitățile și limitările unei noi structuri *hardware* numită IE (*Implication Engine*) a cărei implementare poate contribui semnificativ la îmbunătățirea vitezei de execuție a microprocesorului. Sunt prezentate premisele care au stat la baza proiectării noului mecanism și anume predicția valorilor și algoritmul PODEM de testare a circuitelor combinaționale și este descris pe larg modul în care IE acționează asupra lanțului de instrucțiuni dependente, pentru a genera informație parțială despre regiștrii operanzi și despre rezultatul fiecărei instrucțiuni. Sunt evidențiate sursele de informație parțială, precum și zonele unde informația obținută în urma utilizării IE poate fi folosită în scopul creșterii performanței. În cele din urmă sunt prezentate detalii despre două moduri posibile de implementare în *hardware* a IE, într-un microprocesor superscalar și într-un microprocesor CMP

Capitolul 7 evaluează și caracterizează mecanismul IE pentru a scoate în evidență potențialul pe care acesta îl oferă în îmbunătățirea performanței microprocesoarelor. Este prezentat mediul de simulare folosit bazat pe suita de simulatoare SimpleScalar [5.19] precum și etapele parcurse pentru implementarea și integrarea IE în mediul de simulare. Datele de caracterizare a IE au fost obținute în urma folosirii unei structuri de analiză gen FAF. Pentru a avea o imagine completă a beneficiilor implementării IE capacitatea acestuia a fost evaluată în două cazuri

diferite de implementare, când rezultatele instrucțiunilor sunt retransmise IE și când acesta funcționează de sine stătător, scoțându-se în evidență avantajele și dezavantajele uneia sau celeilalte implementări.

Capitolul 8 prezintă concluzii, principalele contribuții originale ale tezei și dezvoltările ulterioare ale subiectelor abordate.

2. Predicția și evaluarea performanței microprocesoarelor.

2.1. Definirea performanței.

Performanța sistemelor computaționale se definește prin cantitatea de muncă utilă efectuată de un sistem computațional, raportată la timpul și resursele pe care le utilizează. Cu alte cuvinte conceptul de performanță, în cazul echipamentelor numerice, are în vedere cel puțin unul dintre următorii indicatori: viteză, capacitate (volumul de muncă), fiabilitate și cost. Nivelul global de performanță al unui procesor este apreciat după modul în care proiectantul a reușit optimizarea indicatorilor enunțați, pentru a obține rezultatul cel mai bun.

2.1.1. Mărimi asociate performanței. Indicatori de performanță.

În decursul timpului, odată cu evoluția sistemelor cu microprocesor viziunea asupra performanței a suferit și ea modificări, utilizându-se diferiți indicatori pentru cuantificarea performanței acestora.

Fiecărui procesor îi este propriu un ceas care determină cu precizie momentul în care se produc „evenimentele” ce au loc în *hardware*. Intervalele dintre două momente discrete de timp marcate de ceas sunt numite perioade de *clock*. În legătură cu acesta a fost definit ca un prim indicator de performanță:

- **Frecvența de *clock*** măsurată în MHz, sau în GHz. În multe cazuri însă, numai frecvența de *clock* a procesorului, luată individual ca indicator de performanță, nu reflectă în mod fidel performanța efectivă a sistemului. Frecvența de *clock* este influențată de către o serie de alți factori, care țin de microarhitectura internă a procesorului, cantitatea și viteza de acces a

- memoriei, viteza de acces a datelor de pe disc, eficiența sistemului de operare și nu în ultimul rând de structura aplicațiilor *software* ce sunt executate.

La ora actuală în legătură cu performanța microprocesoarelor sunt acceptați doi indicatori globali:

- **Timp de execuție**, (*execution time*) care mai apare sub denumirea de *elapsed time* și care reprezintă timpul fizic necesar pentru execuția unui *task* de la inițializarea și până la finalizarea lui. *Execution time* cuprinde timpul petrecut pentru execuția programului utilizator, timpul petrecut în sistemul de operare ca urmare a execuției acestui program, precum și timpul în care procesorul așteaptă finalizarea operațiunilor de I/O. (Pentru utilizatorul unui calculator personal, acesta este probabil indicatorul cel mai important).
- **Volumul de muncă**, (*throughput*) reprezintă volumul de date procesate, dintr-unul sau mai multe procese ce se desfășoară concomitent, într-un interval de timp determinat. (Pentru utilizatorul unui server multiprocesor, desigur acesta va fi factorul hotărâtor).

Dacă luăm în considerare ca indicator de performanță, numai timpul de execuție, este evident faptul că performanța va fi dată de inversul acestuia, adică:

$$\text{Performanța} = \frac{1}{\text{Timp de execuție}} \quad (1)$$

Putem spune deci că, măsura performanței unui procesor este dependentă de timpul de execuție al diverselor aplicații *software* și are un nivel cu atât mai ridicat cu cât acest timp este mai mic.

În multe cazuri datorită faptului că resursele fizice ale procesorului sunt utilizate concomitent de mai multe programe, trebuie făcută distincția între *execution time* și timpul dedicat exclusiv executării unui anumit program. Pentru a face această distincție a fost introdus indicatorul:

- **CPU_{time}** (*Central Processing Unit time*) timpul de execuție al unității centrale, acesta este timpul efectiv dedicat execuției unui program și nu include timpul petrecut în operațiile de I/O, sau în execuția altor programe. CPU_{time}, exprimat în secunde, este indicatorul cel mai utilizat în practică pentru evaluarea vitezei

de execuție a unui procesor. Dependența acestei mărimi, de numărul total de perioade de *clock* necesare execuției unui program și frecvența de *clock* a procesorului în cauză, este exprimată de relația:

$$CPU_{time} = \frac{Nr. \text{ total perioade de clock}}{Frecvența de clock} \quad (2)$$

Un alt mod de a exprima timpul de execuție al unui program CPU_{time} , se poate face prin multiplicarea numărului total de instrucțiuni din program, cu timpul mediu necesar execuției unei instrucțiuni exprimat în perioade de *clock*. Acest indicator permite compararea performanței diferitelor procesoare când execută aceeași aplicație *software*. Pentru aceasta a fost introdusă mărimea:

- **CPI** (*cycles per instruction*) care reprezintă valoarea medie a numărului de perioade de *clock* petrecute în procesarea unei instrucțiuni, dintr-un anumit program. Această mărime permite compararea diferitelor posibilități de implementare al aceluiași set de instrucțiuni.

În practică pentru evaluarea performanței procesoarelor mai este utilizat și indicatorul:

- **IPC** (*instructions per clock*) sau numărul total de instrucțiuni executate într-o perioadă de *clock*. Datorită faptului că **IPC**-ul poate varia semnificativ în funcție de structura internă a diferitelor blocuri componente ale unui microprocesor, cum ar fi de exemplu predictorul instrucțiunilor de control, utilizarea acestuia ca un indicator al performanței, nu mai este atât de răspândită în ultima vreme. Există totuși o serie de lucrări de specialitate recente [2.1] care încearcă să reinstituie **IPC**-ul ca un indicator valid al performanței.

Având în vedere mărimile definite mai sus, dacă notăm cu:

NI - numărul total de instrucțiuni executate într-o aplicație;

CT - numărul total de perioade de *clock* petrecute în execuția unui program;

PC - durata unui *clock*;

se pot scrie următoarele relații [2.2] :

$$CPI = CT / NI \quad (3)$$

$$IPC = 1/CPI \quad (4)$$

$$\text{CPU}_{\text{time}} = \text{CT} * \text{PC} \quad (5)$$

Dacă în relația (5) înlocuim valoarea lui $\text{CT} = \text{CPI} * \text{NI}$ așa cum rezultă din relația (3), atunci relația (5) mai poate fi scrisă sub forma:

$$\text{CPU}_{\text{time}} = \text{NI} * \text{CPI} * \text{PC} \quad (6)$$

Relația (6) reunește trei indicatori importanți în aprecierea performanței (numărul total de instrucțiuni ale unui program; valoarea medie a numărului de perioade de *clock* necesare procesării unei instrucțiuni din acel program; durata unui *clock*) și permite compararea diverselor soluții arhitecturale alternative, fiind considerată relația de bază pentru evaluarea performanței.

Pe lângă aceste mărimi, pentru evaluarea performanței unor subcategorii de aplicații *software*, în practică se folosesc o serie de alți indicatori, dintre care se vor aminti:

- **MFLOPS** (*Million Floating Point Operations per Second*) - indicator utilizat pentru evaluarea aplicațiilor științifice.

$$\text{MFLOPS} = \frac{\text{Nr. total instr. in virgula mobila}}{\text{Timp executie} * 10^6} \quad (7)$$

- **Transactions per minute** - indicator folosit pentru evaluarea performanței aplicațiilor web.


2.2. Mijloace pentru evaluarea performanței.

Scopul mijloacelor pentru evaluarea performanței este obținerea unor informații sau date cuantificabile, în legătură cu comportarea microprocesorului sau a aplicației rulate de acesta, care în final să permită:

- aprecieri și comparații ale nivelului de performanță atins.
- decizii pertinente legate de modificările sau optimizările necesare, atât la nivel hard cât și la nivel soft.

Estimarea și îmbunătățirea performanței cu care un procesor aflat în fază de proiect se va comporta în mediul în care va trebui să lucreze, nu ar fi posibilă fără

662-598



utilizare unor mijloace performante de analiză și evaluare. Pentru ca datele furnizate să fie cât mai apropiate de valorile reale aceste mijloace de caracterizare trebuie să îndeplinească câteva condiții. Principalele cerințe ce trebuie îndeplinite de mijloacele pentru estimarea performanței sunt prezentate în tabelul 2.1. [2.3].

Nr. crt.	CERINȚA	COMENTARIII
1	Să fie precise.	Datele furnizate trebuie să fie datele reale.
2	Să fie non-invazive.	Procesul de evaluare trebuie să nu altereze modul de funcționare al sistemului, sau să-i afecteze performanța.
3	Să fie ieftine.	Atât proiectarea cât și utilizarea mijlocului de evaluare trebuie să nu implice mijloace financiare importante.
4	Să fie ușor de modificat sau extins.	Microprocesoarele și sistemele cu microprocesor evoluează continuu și din această cauză este foarte important ca utilitățile de evaluare a performanței să poată fi adaptate ușor noilor cerințe.
5	Să nu necesite accesul la codul sursă al aplicațiilor.	La unele aplicații accesul la codul sursă este prohibit (vezi aplicațiile comerciale).
6	Să aibă capacitatea pentru măsurarea atât a activității sistemului de operare, cât și a aplicației utilizator.	Doar în cazul rulării aplicațiilor științifice, de calcul numeric intensiv, evaluarea activității aplicației utilizator poate oferi informații suficiente despre performanța unui anumit sistem. În cazul aplicațiilor ce accesează baze de date (aplicațiile web și aplicațiile Java) există o componentă semnificativă din partea sistemului de operare, motiv pentru care utilitățile trebuie să poată oferi informații și despre acesta.
7	Să poată fi utilizate pentru o gamă largă de aplicații.	-
8	Să fie ușor de utilizat.	Cu cât activitățile necesare utilizării unei structuri de analiză sunt mai complexe cu atât probabilitatea apariției unei erori umane este mai mare.
9	Să fie rapide.	Dacă un sistem de evaluare a performanței este încet, aplicațiile ce rulează câteva ore pe <i>hardware</i> -ul real vor rula săptămâni în cadrul mediului de simulare.
10	Să ofere posibilități de control.	Trebuie să permită controlul asupra caracteristicilor ce sunt cuantificate. Este important să măsoare doar acele caracteristici ce prezintă interes pentru proiectant.
11	Să aibă capacitatea de a caracteriza inclusiv sistemele multiprocesor și multi-thread.	-
12	Să fie utilizabile în diversele faze de proiectare a procesorului.	Cerință impusă pentru obținerea unor date unitare.

Tabelul 2.1. Condițiile ce trebuie îndeplinite de mijloacele pentru evaluarea performanței.

După cum se remarcă unele dintre cerințele impuse mijloacelor pentru evaluarea performanței sunt contradictorii (spre exemplu: rapid/ieftin și precis) motiv pentru care proiectantul acestora trebuie să găsească un optim al acestora.

Tehnicile legate de predicția și analiza performanței, dispun la ora actuală de mijloacele de evaluare prezentate în figura 2.1.




Figura 2.1. Evidențierea mijloacelor pentru evaluarea performanței.

Metodele analitice care se bazează pe modele probabilistice, nu vor fi utilizate în cadrul acestei lucrări.

Pe lângă mijloacele prezentate în figură mai trebuie menționată și o sub-categorie conexă; utilitarele pentru analiza performanței, care prin felul în care sunt concepute și prin facilitățile de utilizare oferite, ușurează obținerea datelor vizate, scurtând semnificativ timpul necesar obținerii lor. Acestea vor constitui subiectul unui capitol aparte.

2.2.1. Simulatoare de procesor.

Simulatoarele pot fi definite ca fiind niște programe scrise într-un limbaj de nivel înalt "C", "C++" sau "Java" [2.4], care reproduc detaliat, în *software*, microarhitectura unui viitor *chip*. Prin rularea unor programe în această arhitectură simulată și prin colectarea unor date despre: modul de accesare a memoriei, tipurile de instrucțiuni dintr-o aplicație și frecvența acestora, numărul de apelări către sistemul de operare, activitatea I/O etc., este posibilă aprecierea nivelului de performanță cu care un procesor, sau sistem, va rula o anumită aplicație.

Simulările, utilizate în proiectarea de microprocesoare oferă avantaje certe; dintre care cele mai importante sunt:

- fiind structuri soft, ușor de modificat, oferă un spațiu de explorare nelimitat pentru proiectanții de microprocesoare;
- nivelul de abstractizare al arhitecturii simulate, poate fi stabilit în funcție de complexitatea analizei ce urmează a fi efectuată;
- oferă posibilități de verificare a arhitecturilor structurilor *hardware*, înainte ca acestea să fie disponibile fizic;
- permit studiul performanței în execuție a unor configurații alternative, pentru modulele ce alcătuiesc microprocesorul.

Așa cum este ilustrat în figura 2.2, simulatoarele se împart în principal în două categorii:




Figura 2.2. Tipuri de simulatoare.

❖ **Simulatoare funcționale.**

Acest tip de simulatoare execută în mod secvențial setul de instrucțiuni din alcătuirea unui program și permit simularea unor sisteme complexe. Pentru a reproduce în detaliu modul cum interacționează aplicația, procesorul și sistemul de operare, unele dintre aceste simulatoare boot-eaza sistemul de operare care urmează să ruleze pe microprocesorul proiectat și implementează *driver*-ele diferitelor componente I/O (intrări/ieșiri – plăci de rețea, discuri, etc.)

Un exemplu de astfel de simulator este cel prezentat în figura 2.3. În figură este reprezentat modul de interacțiune între aplicația test, simulatorul funcțional și platforma *hardware* pe care acesta este rulat. Simulatorul practic creează interfața între: sistemul *host* (*hardware*-ul și sistemul de operare în care este rulat simulatorul), sistemul *target* (*hardware*-ul modelat de simulator și sistemul de operare al acestuia) pe care este rulat aplicația. Simulatorul funcțional emulează în

suficient detaliu componentele *hardware* ale unui sistem cu procesor, pentru a face posibilă *boot*-area unui sistem de operare în interiorul acestuia.




Figura 2.3. Simulatorul funcțional. Relația între sistemul *host* și simulatorul funcțional.

Principalele componente *hardware* emulate sunt: una sau mai multe unități centrale (CPU), unitatea de control a memoriei, care cuprinde și unitatea ce execută translația între adresele virtuale generate de procesor și adresele fizice utilizate de memoria principală. De asemenea pentru a asigura rularea corectă a sistemului de operare *target*, simulatorul emulează o serie de componente I/O cum sunt unitățile de disc, consola și interfețele de rețea.

În practică se folosesc o serie de simulatoare funcționale, dintre care cele mai cunoscute sunt SimOS și Simics. În afară de acestea majoritatea companiilor ce au ca obiect de activitate fabricarea de microprocesoare dețin cel puțin un simulator funcțional propriu.

SimOS a fost realizat în cadrul universității Stanford în scopul studierii comportamentului sistemelor de operare [2.5]. Simulatorul este capabil să *boot*-eze ca sistem de operare țintă o versiune de Unix realizată și utilizată de compania Silicon Graphics. Modelul de unitate centrală emulat este bazat pe arhitectura MIPS.

Simics este produs de o companie suedeză numită Virtutech AB [2.6] și este probabil unul dintre cele mai complexe simulatoare funcționale existente în domeniu. Este capabil să simuleze mai multe seturi de instrucțiuni cum ar fi Alpha (DEC), PowerPC (IBM), UltraSparc (Sun Microsystems) și x86-64 (Intel and AMD). Este extrem de versatil în ceea ce privește *boot*-area sistemelor de operare *target*, putând să *boot*-eze Linux, Solaris sau Windows. De asemenea este capabil să emuleze mai multe tipuri de unități centrale pornind de la un procesor secvențial în care fiecare instrucțiune durează un tact, până la un procesor *out-of-order*.

❖ Simulatoare de performanță.

Aceste simulatoare modelează în *software* micro-arhitectura procesorului și poate executa simularea în timp a unor aplicații test reprezentative. În urma simulării se înregistrează o serie de parametri cum ar fi: CPI, număr de *miss*-uri în diferitele niveluri ale memoriei cache, numărul de predicții greșite a instrucțiunilor de *branch*, etc.; parametrii ce reflectă viteza de execuție și modul în care aceste aplicații interacționează cu modulele platformei *hardware*. Aceste simulatoare sunt utilizate în fazele de început ale proiectării pentru evaluarea unor structuri arhitecturale alternative și alegerea unei structuri optimizate.

În figura 2.4. este prezentat schematic un simulator de performanță și interacțiunea între acesta și platforma *hardware* reală pe care este rulat.




Figura 2.4. Relația între simulatorul de performanță și sistemul hardware pe care acesta este rulat.

Au fost scoase în evidență blocurile principale ale unei arhitecturi în fază de proiect (pipeline, ierarhia de memorie etc.) modelate de acesta și s-au scos în evidență cele două moduri în care acesta poate opera (*trace driven, execution driven*).

2.2.2. Aplicații pentru evaluare performanței.

Aplicațiile pentru evaluarea performanței sunt programe de calculator reale, sau programe sintetice (scrise în mod special în acest scop).

Condițiile impuse unor astfel de programe sunt:

- să furnizeze date reale despre performanța sistemului analizat,
- să ofere informații despre gradul de utilizare al componentelor *hardware* ale procesorului.

În ordinea descrescătoare a acurateții oferite, clasificarea acestor aplicații se face pe patru nivele [2.2] :

- **Aplicații reale:** Acestea sunt aplicații utilizate în mod curent în diferite domenii și permit evaluarea performanței platformei *hardware* pe care sunt rulate.
- **Kernel:** Acestea sunt porțiuni cheie extrase din aplicații reale. Sunt utilizate în principal pentru a studia performanța a doar unor anumite blocuri componente ale platformei *hardware*, cum ar fi de exemplu sistemul de memorie.
- **Programe "jucarie":** Acestea sunt aplicații cu doar câteva linii de cod al căror rezultat este știut dinainte de utilizator. Avantajele acestora sunt dimensiunile reduse, ușurința utilizării și rulării.
- **Aplicații sintetice:** Acestea sunt similare kernelelor. Rolul lor este de a sintetiza secvența și distribuția instrucțiunilor unui set de aplicații reale.

Programele de testare utilizate pentru evaluarea performanței, alegerea acestora, precum și analiza în cele mai mici detalii ale părților componente și a modului lor de execuție, este o problemă critică atunci când se dorește o estimare precisă a performanței. Din acest motiv în ultima vreme, deoarece permit modificări și există posibilitatea ca rezultatele obținute să nu fie cele reale, ultimele trei dintre

tipurile de aplicații prezentate, într-o măsură mai mare sau mai mică, sunt discreditate.

Pentru evitarea posibilităților de mistificare, cu scopuri comerciale, a datelor despre performanța reală a sistemelor cu microprocesor, în 1988 a fost fondată *Compania Standard Performance Evaluation Corporation (SPEC)*. SPEC oferă mai multe pachete de programe standard, destinate testării performanței, care au devenit obligatorii pentru evaluarea platformelor *hardware* existente sau viitoare. Ulterior au fost create programe speciale pentru testarea diferitelor categorii de aplicații. Principalele programe pentru evaluarea performanței utilizate în practică sunt prezentate în Anexa 2.

Pentru a avea o imagine completă asupra performanțelor unui sistem *hardware* este necesară analizarea unui spectru foarte larg de aplicații; de la aplicațiile de testare de genul **SPECCPU 2000** descrise pe larg în Anexa 2 până la aplicații științifice ori comerciale sau de altă natură, ce sunt rulate de către utilizatori.

2.3. Modul de operare în simulare.

Evaluarea performanței obținută în rularea unui program pe un anumit procesor existent se face prin lansarea aceluși program și măsurarea timpului necesar execuției lui. Datele cantitative sunt obținute cu ajutorul unor utilitare puse la dispoziție de sistemul de operare, sau a unor utilitare specifice obținerii unui anumit gen de date, ori prin programarea și citirea regiștrilor de evaluare a performanței prezente în majoritatea microprocesoarelor moderne.

Problema devine însă mai complicată atunci când trebuie prezisă performanța unei structuri noi aflată încă în faza de concepție. Ciclul de proiectare al unei asemenea structuri complexe cum este procesorul poate ajunge până la 7 ani și presupune derularea unor ample programe de cercetare – proiectare și implică mobilizarea unor importante resurse, umane și financiare. Datorită complexității microchip-urilor moderne, cu arhitecturi tot mai sofisticate, precum și datorită costurilor foarte mari de proiectare ale acestora, anticiparea performanței unor astfel de structuri, încă din faza de proiectare, devine o condiție obligatorie. Pentru ca procesorul vizat să se ridice la nivelul de performanță dorit, trebuie înțeles încă

din fazele incipiente ale proiectării modul în care acesta va interacționa cu celelalte componente ale sistemului, cum sunt discurile, componentele de rețea și nu în ultimul rând sistemul de operare. Evaluarea performanței diverselor configurații și alegerea celei mai bune variante arhitecturale pentru procesorul "țintă" reprezintă provocarea la care trebuie să răspundă toți cei implicați în proiectarea lui.

În general proiectarea unui procesor sau a unui sistem computațional (figura 2.5.) [2.7], presupune parcurgerea următoarelor etape:




Figura 2.5. Etapele proiectării unui procesor.

- **modelarea performanței**, această fază inițială are o importanță deosebită deoarece presupune scrierea unor programe de simulare, care reproduc în detaliu blocurile componente și modul de funcționare al microprocesorului. Prin rularea unor aplicații pe aceste structuri simulate, este evaluată performanța diferitelor alternative arhitecturale și în funcție de rezultatele obținute sunt realizate modificările necesare.

- **designului logic**, este etapa în care fiecare componentă *hardware* în structura și complexitatea stabilită în etapa anterioară este descrisă logic cu ajutorul unor programe ca Verilog sau VHDL.

- **proiectarea circuitelor**, etapă în care harta logică a procesorului este sintetizată în porți logice și fiecare componentă în parte este așezată în spațiul dedicat, în aria *chip*-ului.

- **realizarea prototipului.**

Între aceste faze există o strânsă legătură, iar informațiile referitoare la durata de răspuns și alte caracteristici ale diverselor componente sunt furnizate proiectanților programelor de simulare pentru a fi luate în considerare, în scopul îmbunătățirii acurateței procesului de evaluare a performanței.

Pentru ca estimările generate de simulator să fie cât mai apropiate de datele de performanță ale viitorului *hardware*, simulatorul trebuie să reproducă cât mai veridic diferențele blocuri componente ale acestuia. Între acuratețea simulării și timpul de simulare există însă o dependență directă. Din acest punct de vedere la un capăt al spectrului se poate afla un simulator secvențial ce implementează doar detalii minime legate de arhitectura unui *pipeline*, iar la celalalt capăt se află harta procesorului în întregul ei, descrisă în Verilog sau VHDL, aceea care în etapa finală va fi sintetizată în porți logice. Durata simulării însă este direct proporțională, cu complexitatea blocurilor conținute de design-ul simulat, putând ajunge în unele cazuri la valori deranjant de mari. Din această cauză proiectanții simulatorselor de procesor trebuie să găsească un optim între acuratețe simulării și viteză de simulare.

În orice condiții însă, dat fiind faptul că pe baza rezultatelor simulărilor efectuate se iau decizii critice, legate de structura și componentele unei arhitecturi, este imperios necesar ca datele obținute să aibă valorile sensibil egale cu valorile reale [2.8]. Pentru realizarea acestui deziderat în practică procesul de simulare implică efectuarea următoarelor activități :

a) Validarea acurateței simulatorului.

Una din modalitățile de validare este aceea de a compara rezultatele simulării cu cele obținute din simulările blocurilor logice exprimate în Verilog pe măsură ce acestea devin disponibile. O altă metodă de validare este compararea rezultatelor simulatorselor cu rezultatele obținute din simulări directe pe procesoarele fizice anterioare din aceeași familie. Se utilizează de asemenea o serie de scurte programe de testare scrise în limbaj de asamblare numite "*microbenchmarks*" a căror performanță poate fi evaluată prin metode analitice.

b) Implementarea mecanismelor microarhitecturale ce vizează creșterea vitezei de execuție a procesoarelor.

În această etapă proiectanții exprimă în software, ca parte a simulatorului

de evaluare a performanței, diversele soluții microarhitecturale ce au ca scop creșterea vitezei de execuție.

c) Selectarea parametrilor blocurilor componente ale simulatorului.

Simulatoarele de performanță actuale pentru a oferi un spațiu de explorare nelimitat oferă un număr extrem de variat de posibilități de configurare a blocurilor ce le alcătuiesc. Modul de configurare poate influența decisiv performanța raportată de simulator, o configurare greșită putând conduce la raportări eronate. În plus de aceasta modul de configurare al unui bloc poate influența modul de execuție al altor blocuri declanșând astfel o reacție în lanț. Din această cauză configurarea simulatorului trebuie făcută cu extrem de multă atenție pentru a reflecta în mod cât mai veridic microarhitectura procesorului ce se intenționează a fi simulat și bineînțeles cea care produce rezultatele cele mai favorabile.

d) Alegerea aplicațiilor de testare.

Aplicațiile de testare sunt extrem de numeroase, acoperind în mare parte întregul spectru al aplicațiilor *software*. Datorită timpului necesar simulării este extrem de dificilă obținerea de date de performanță pentru toate aplicațiile de testare ce acoperă un anumit domeniu al aplicațiilor *software*. Din această cauză este foarte importantă clasificarea acestora și obținerea unor liste de aplicații cu caracteristici echivalente. Odată realizată aceasta se poate simula doar un subset din fiecare categorie fără a pierde din acoperire.

e) Simularea.

Odată ce simulatorul de performanță a fost configurat, mecanismele de îmbunătățire a performanței au fost exprimate în *software* și aplicațiile de testare au fost alese, urmează să se execute simularea propriu-zisă. În această fază simulatorul execută instrucțiune cu instrucțiune o aplicație sau o parte dintr-o aplicație de testare și la final raportează o serie de date statistice legate de modul de execuție.

f) Analiza performanței.

Aceasta este etapa în care bazat pe datele raportate de simulatorul de performanță proiectanții evaluează beneficiul mecanismelor arhitecturale implementate. Aici se compară mărimile de evaluare a performanței prezentate în [1.8]. În urma acestor studii se decide dacă îmbunătățirile microarhitecturale implementate au adus beneficiile scontate în ceea ce privește creșterea performanței.

Modurile de simulare sunt în principal în număr de două (figura 2.6.):




Figura. 2.6. Tipurile de simulări: a) *trace-driven* b) *execution-driven*

❖ **Simulări *trace driven*.**

În acest mod de lucru simulatorul de performanță citește și execută instrucțiunile dintr-un fișier *trace* ce conține instrucțiunile ce au fost executate în timpul unei execuții anterioare a programului evaluat. Colectarea fișierelor *trace* se face în diverse moduri, dintre care amintesc:

- utilizarea unor sonde ce permit captarea traficului pe magistrala de memorie,
- emularea dinamică a instrucțiunilor de accesare a memoriei,
- utilizarea modului *debug* a sistemului de operare în care execuția fiecărei instrucțiuni cauzează un *trap* în sistemul de operare,
- marcarea statică a aplicației de test cu instrucțiuni ce permit stocarea accesărilor memoriei în fișiere *trace*, simulatoarele funcționale etc.

Datorită avantajelor pe care le prezintă, cel mai comun mod de obținere a

fișierelor *trace* este acela de a utiliza simulatoarele funcționale (figura 2.6.a).

Avantaje:

- simplitatea și faptul că odată ce au fost colecționate fișierele *trace* pot fi refolosite.
- reproductibilitatea, două simulări diferite ce utilizează același fișier *trace* vor executa exact același set de instrucțiuni.

Dezavantaje:

- dimensiunile mari ale fișierelor *trace*,
- fișierele *trace* conțin doar instrucțiuni de pe direcția nespeculativă a execuției, făcând dificilă simularea scenariilor ce apar în urma predicției unei instrucțiuni de control.

❖ **Simulări *execution driven*.**

În acest mod de simulare simulatorul rulează programele de testare instrucțiune cu instrucțiune și pentru aceasta necesită conectarea simulatorului de performanță cu unul funcțional. Simulatorul funcțional reproduce fidel starea sistemului în fiecare moment, dar nu are noțiunea duratei de execuție a fiecărei instrucțiuni, aceasta fiind modelată de simulatorul de performanță (figura 2.6.b). Atunci când se efectuează un asemenea tip de simulare trebuie avute în vedere avantajele și dezavantajele ce le implică.

Avantaje:

- executarea directă a programului de testare,
- permite accesul la informații asupra stării interne a simulatorului în orice moment.
- pot fi simulate o serie de mecanisme speculative de rezolvare a interdependențelor de date și de control.
- pot fi studiate efectele ce apar în sistemele multiprocesor cum ar fi de exemplu, ordinea de acaparare și eliberare a unui *lock* (o locație de memorie specială, utilizată în sincronizarea accesării unei zone critice de memorie, de către mai multe procesoare).

Dezavantaje:

- dificultatea implementării,

- dificultatea simulării unor aplicații comerciale, care accesează cantități foarte mari de memorie și disc.

În studiile de evaluare a performanței proiectanților de procesoare apelează la una sau cealaltă metodă de simulare în funcție de tipul analizei ce se dorește a fi efectuată. Datorită vitezei scăzute a simulărilor *execution driven* acest mod de simulare este utilizat în special în cazurile în care se dorește evaluarea mecanismelor speculative și a sistemelor multiprocesor. Pentru toate celelalte studii unde viteza de execuție este o problemă se folosește modul de simulare *trace driven*.

În urma simulărilor sunt obținute date diverse, referitoare la: distribuția instrucțiunilor; caracteristicile de accesare a memoriei; reutilizarea locațiilor de memorie; sensibilitatea aplicațiilor la structura ierarhiei de memorie; modul de reutilizarea a datelor între diferitele *thread*-uri soft în execuția variantelor paralelizate a programelor studiate, analiza avantajelor utilizării unor mecanisme de precizie, etc.

2.4. Concluzii.

Scopul acestui capitol este de a introduce noțiunea de performanță a sistemelor computaționale, ce reprezintă subiectul principal al acestei lucrări. Sunt introduse mărimile asociate performanței și sunt prezentate mijloacele moderne utilizate în activitatea de analiză a ei. Între acestea se evidențiază simulatoarele de procesor, utilitarele de analiză și *benchmark*-urile pentru evaluarea performanței.

Simulatoarele și utilitarele reprezintă mijloacele principale folosite în evaluarea platformelor *hardware* în fază de concepție, deoarece fiind instrumente soft oferă proiectanților un spațiu de explorare nelimitat.

Simulatoarele în funcție de destinația lor, sunt clasificate în simulatoare funcționale și simulatoare de performanță. Cele din prima categorie, simulatoarele funcționale, simulând atât aplicația test cât și sistemul de operare în care aceasta rulează. Principalul rol al acestui tip de simulatoare, este acela de a genera fișierele *trace*, folosite ulterior în analiza performanței.

Simulatoarele de performanță implementează în *software* structurile microarhitecturale ale unui microprocesor și produc informații referitoare la nivelul de performanță la care o aplicație rulează pe microprocesorul simulat.

Sunt descrise deasemenea cele două moduri principale de simulare, *trace-driven* și *execution-driven*, făcându-se aprecieri critice legate de avantajele și dezavantajele folosirii fiecăruia dintre ele.

În cele din urmă, se face o sinteză a etapelor parcurse în simulare, în vederea îmbunătățirii performanței unei platforme *hardware* noi.

3. Mijloace folosite în activitatea de caracterizare a aplicațiilor *software* – un nou concept.

3.1. Aprecieri asupra utilităților și a modului în care acestea sunt folosite în activitatea de analiză a performanței.

În activitatea de predicție și evaluare a performanței în funcție de scopul urmărit și nivelul de complexitate și abstractizare al analizei efectuate sunt utilizate, pe lângă regiștrii *hardware* și mijloacele de analiză a performanței puse la dispoziție de sistemul de operare, niște structuri soft denumite generic utilitare. Scopul acestor structuri este acela de a facilita obținerea informațiilor dorite și de a scurta timpul necesar obținerii lor. Aceste structuri pot funcționa de sine stătător, sau înserate în simulatoarele destinate evaluării performanței.

Clase de utilitare:

Utilitățile folosite pentru analiza performanței sunt de o mare diversitate, de la cele ce oferă doar analiză specializată a fișierelor *trace*, până la cele ce oferă o analiză detaliată a modului de execuție a programelor, atât pe platformele *hardware* reale, cât și a celor aflate în fază de proiectare [3.1], [3.2]. Dacă vom analiza însă aceste utilitare prin prisma cerințelor cărora trebuie să le răspundă un mijloc de analiză a performanței (prezentate în Tabelul 2.1.) se pot face următoarele aprecieri:

1) Dacă luăm în considerare utilitare ca *Sun Studio Performance Analyzer* [3.3]; *Intel Vtune Performance Analyzer* [3.4] (unele dintre cele mai utilizate structuri pentru analiza performanței), vom constata că permit doar colectarea informațiilor oferite de către regiștrii *hardware* de analiză a performanței, cu care este dotat procesorul. Acest fapt limitează utilizarea acestora numai la analiza

performanței platformelor *hardware* existente, deci nu pot fi utilizate pentru analiza platformelor aflate în fază de proiect.

2) O altă clasă de utilitare care include *MemSpy* [3.5], *CPROF* [3.6] și *gprof* [3.7], pot fi utilizate pentru analiza interacțiunii aplicațiilor cu memoriile *cache*. Mai precis, permit maparea *miss*-urilor într-o memorie *cache* de o anumită configurație spre liniile sau structurile de program care le-au generat, acest lucru însă este posibil numai cu condiția instrumentării codului sursă al programului în cauză, cu macro-uri specifice. Necesitatea accesului la codul sursă al aplicațiilor studiate și recompilarea acestora, reprezintă o piedică importantă în folosirea utilitatelor de acest tip în analiza aplicațiilor comerciale, datorită accesului prohibitiv la codul sursă al acestor aplicații. În plus, acest tip de utilitare nu poate fi folosit pentru analiza activității generată în sistemul de operare ca urmare a rulării aplicației respective.

3) Utilitarele cum sunt *Dtrace* [3.8] și *KernInst* [3.9] permit analiza activității sistemului de operare, dar o pot face doar în timp real, în timpul în care acesta rulează pe platforma *hardware* analizată.

4) Alte programe de analiză a performanței cum sunt *TraceVis* [3.10] și *TAXI* [3.11] permit maparea anumitor evenimente din execuția unui program, către codul sursă al programului testat, dar pentru acesta ambele necesită modificarea simulatorului de performanță. Acest fapt face ca utilizarea lor să fie limitată, din cauza diviziunii existente între expertiza analiștilor de *software* și cea a proiectanților simulatoarelor de performanță.

Concluzionând asupra celor arătate, se constată că utilitarele la care s-a făcut referire, au una sau mai multe dezavantaje; dezavantaje care în mai toate cazurile le limitează aplicabilitatea la analize de ordin general.

Rezumând, aceste dezavantaje sunt:

- necesită suport *hardware* (pot analiza doar sistemele *hardware* existente);
- necesită acces la codul sursă al programului precum și modificări sau recompilări ale acestuia (pentru unele aplicații accesul este

prohibitiv);

- analiza este limitată doar la anumite platforme *hardware*, extinderea sau recompilarea lor fiind o operație dificilă;
- analiza sistemului de operare poate fi făcută numai în timp real;
- necesită modificarea simulatorului de performanță al platformelor *hardware* studiate.

Pe lângă problemele legate de posibilitățile de folosire a unor utilitare, în activitatea practică se poate constata că apar și alte aspecte cu conotație negativă (unele cu caracter obiectiv, altele cu caracter subiectiv), datorate modului de organizare a activității de evaluare a performanței, ca parte a activităților de proiectare. Aceste aspecte apar mai ales datorită segmentării expertizei în analiza performanței, între diversele departamente participante la proiectarea procesorului. În diferitele faze de proiectare, diferitele compartimente participante, utilizează diferite utilitare pentru analiza performanței, creându-se în acest fel o barieră tehnică în calea accesului tuturor celor interesați la informații într-un format unitar.

Adesea arhitecților li se oferă date despre performanța unor aplicații pe platformele *hardware* existente, fiind lăsați să extrapoleze singuri modul de comportarea al acestor aplicații pe *chip*-urile pe care le proiectează. Acest lucru, evident, poate conduce la estimări eronate sau chiar erori.

Nu în rare cazuri utilitarele folosite sunt specifice doar unor anumite arhitecturi, sau numai unor simulatoare. Din această cauză mulți utilizatori preferă să rescrie pornind de la zero un nou utilitar, în loc să reutilizeze unele deja existente, dar care trebuie modificate, fapt ce reprezintă un efort suplimentar care conduce și la o anumită ineficiență în proiectare.

Pe lângă aceasta, utilizatorii care deși cunosc detaliile intime despre structura și alcătuirea programelor de testare pe care le utilizează, pentru a putea folosi utilitarele de analiză disponibile și pentru a le putea îmbunătății, sau adapta, trebuie să facă efortul de a înțelege structura și funcționarea acestora. Fiecare grup de proiectare dispune, spre exemplu, de o serie de utilitare menite să analizeze fișierele *trace*. Dar dintre acestea puține utilitare sunt suficient de flexibile, pentru a fi utilizate fără a fi modificate atât pentru analiza fișierelor *trace*, cât și înserate în simulatoarele de performanță, între diverse etape ale *pipeline*-ului.

3.2. Flexible Analysis Framework. Descriere.

Pentru rezolvarea unora dintre neajunsurile prezentate anterior, pe care le-am constatat personal în activitatea practică, neajunsuri legate de faptul că: unele din utilitarele folosite în mod curent pot fi utilizate doar pe platformele *hardware* existente, necesită accesul la codul sursă al programului, precum și modificări ori recompilări ale acestuia, sau necesită modificarea simulatorului de performanță a platformei *hardware* studiate, la care se adaugă neajunsurile de natură subiectivă constatate în activitatea de evaluare a performanței; s-a născut ideea unui nou concept de analiză denumit "*Flexible Analysis Framework*" (FAF).

Scopul principal avut în vedere la conceperea noii structuri, a fost acela de a realiza o structură de analiză ușor de înțeles și de utilizat, cu un grad înalt de universalitate, care să nu implice activități laborioase când ar fi necesară o eventuală modificare a ei și care să nu afecteze în niciun fel structura simulatorului, la care aceasta este conectată.

Pentru realizarea dezideratului propus, "Flexible Analysis Framework" (FAF), a fost conceput ca un cadru software a cărui infrastructură este realizată din module independente cu funcții specializate, destinate analizei diverselor „evenimente” urmărite în timpul simulării, interconectabile și interschimbabile. În funcție de parametrii urmăriți în timpul simulării, tipul și gradul de complexitate al analizei efectuate, modulele realizate conform noului concept, se conectează între ele pentru a realiza, un așa numit "arbore de analiză", care devine în acest fel o unitate funcțională, cu o configurație adecvată scopului urmărit.

La conceperea FAF precum și la proiectarea și realizarea noii structurii, a cărui aplicabilitate practică a fost deja dovedită, autorul prezentei lucrări a avut o importantă contribuție.

3.2.1. Caracteristici FAF

Conceperea noii structuri *Flexible Analysis Framework* în maniera prezentată se materializează în câteva caracteristici ce o individualizează în contextul larg al structurilor de analiză folosite în prezent și îi conferă următoarele avantaje:

a). Flexibilitate și versatilitate.

Arhitectura modulară a noii structuri permite configurarea acesteia în blocuri funcționale diverse ce pot fi modificate și adaptate atât pentru analiza activității sistemului de operare, cât și pentru analiza unui spectru foarte larg de aplicații, inclusiv a celor științifice și comerciale, putând fi utilizată pentru evaluare performanței, atât pe platformele existente cât și pe cele în faza de proiectare. Modulele care alcătuiesc FAF au fost proiectate pentru a putea fi folosite, fără modificări, atât pentru analizarea fișierelor *trace*, cât și ca parte componentă a unor simulatoare de performanță, sau a ierarhiei de memorie. FAF permite, spre exemplu, analiza detaliată a „evenimentelor” din ierarhia de memorie, sau din *pipeline*, precum și *map*-area acestora spre structurile din codul sursă, în aceeași măsură în care permite caracterizarea la nivel înalt a modului de funcționare al bazelor de date, din aplicațiile comerciale.

b). Reconfigurare dinamică.

Arborele de analiză poate fi reconfigurat dinamic, conform cu „evenimentele” apărute în informația de analizat. În acest fel se poate realiza, într-o singură simulare, urmărirea simultană a mai multor parametrii, sau obținerea unor date diverse despre un anumit parametru, cât și o gamă variată a tipurilor de analiză, fără ca structura principală a programelor de testat să fie modificată.

c). Ușor de înțeles.

Design-ul noii structuri orientat pe obiecte conferă acestuia posibilitatea ca diferitele module să fie scrise izolat unele de altele, fără a fi necesare cunoștințe despre arhitectura întregului utilitar, sau despre arhitectura simulatorului de performanță în care acesta urmează a fi utilizat. Acest fapt este deosebit de important atunci când în situații speciale de analiză se pune problema unei eventuale adaptări sau modificări a structurii de analiză.

d). Ușor de utilizat.

FAF structurat sub formă de arbore, se conectează la simulatoarele de

performanță, făcând posibilă obținerea informațiilor dorite, fără a fi necesară o documentare prealabilă, aprofundată, asupra structurii de analiză, deoarece atât pentru a o folosi cât și pentru a o extinde, utilizatorul trebuie să înțeleagă doar o mică parte din modul de organizare și codul sursă al acesteia. Acest fapt contribuie într-o mare măsură la eliminarea timpilor auxiliari, și scurtarea timpului necesar generării profilului aplicațiilor studiate, sau a ciclului de proiectare.

e). Influență ne semnificativă asupra timpului de simulare.

Pentru a avea o imagine asupra măsurii în care FAF influențează timpul necesar obținerii datelor de interes (element important avut în vedere la proiectarea acestuia), în comparație cu timpul necesar pentru a obține aceleași date folosind utilitățile uzuale s-au efectuat diverse teste comparative. Testele efectuate, așa cum era de așteptat au relevat faptul că și în cazul utilizării FAF, viteza de lucru este dependentă de frecvența evenimentelor analizate (*miss*-urile din nivelul unu al memoriei *cache* sunt mai frecvente decât cele din TLB). În cele mai defavorabile cazuri, atunci când este înserat în simulatorul de performanță, scăderea vitezei de execuție este de maxim 5%. Această scădere însă este compensată de faptul că FAF permite într-o singură simulare urmărirea mai multor parametrii, sau obținerea unor date diverse despre un anumit parametru. La acestea dacă se adugă și faptul că timpul necesar pentru ai înțelege modul de funcționare este minim, la o apreciere globală se constată de fapt o îmbunătățire a timpului necesar generării datelor de interes. În situația în care FAF este utilizat doar pentru caracterizarea fișierelor *trace*, indiferent de complexitatea arborelui de caracterizare, el nu are influență asupra vitezei de lucru a simulatorului.

f) Grad ridicat de universalitate.

Modul în care a fost conceput FAF îi conferă acestuia un grad înalt de universalitate motiv pentru care poate constitui o punte de legătură între proiectanții de *hardware* și a celor de *software* permițându-le să schimbe informații despre modul în care aplicațiile vor rula pe platformele proiectate, încă din fazele incipiente ale proiectării. În acest fel se reduce semnificativ, sau chiar se elimină, necesitatea extrapolării comportării diverselor aplicații pe platformele *hardware* existente, deoarece datele pot fi obținute ușor, direct din simulatoarele de performanță ale noilor arhitecturi reducându-se semnificativ atât ciclul de proiectare al *hardware*-ului în sine, cât și al *software*-ului ce urmează să ruleze pe respectivele platforme.

3.2.2. Clasele principale și arhitectura FAF

Infrastructura noii structuri de analiză a fost concepută ca o structură modulară fiind constituită din două categorii de module, care stau la baza realizării oricărui "arbore de analiză", denumite:

- *analyzers* (module pentru analiză și clasificare),
- *profilers* (module pentru înregistrare și/sau contorizare).

În figura 3.1. este reprezentată diagrama UML (*Unified Modeling Language*) [3.12], sau diagrama claselor Java. Figura ilustrează relația de generalizare existentă între clasa „părinte” (*supertype*) *Module* și clasele „copii” (*subtype*), *Profiler* și *Analyzer* care sunt o formă specializată a clasei părinte.




Figura 3.1. Diagrama UML: Analyzer-ele și Profiler-ele extind clasa abstractă Module

Este prezentată de asemenea relația de asociere între clasa *Module* și clasa *Analyzer* și anume: clasa *Analyzer* este un container de *Module*, mai precis clasa *Module* este conținută în clasa *Analyzer*. Relația dintre acestea este o relație de agregare. În cazul în care clasa container este distrusă toate clasele care le conține sunt distruse la rândul lor.

- **Analyzers.**

Analyzer-ele sunt modulele ce formează "ramurile arborelui" și nu pot fi utilizate decât la acest nivel. Pentru efectuarea unor analize amănunțite, *analyzer*-ele pot fi conectate între ele.

Analyzer-ul acționează asupra șirului de informații ce urmează a fi analizat de nivelurile inferioare, în sensul că:

- *analyzer*-ul poate să clasifice șirul informațiilor de analizat, divizându-l în subșiruri ce urmează a fi analizate separat, de către modulele de la nivelurile inferioare ale arborelui de analiză. Clasificarea șirului de informații se face în funcție de anumite caracteristici cum ar fi, identificatorul *thread*-ului soft, sau identificatorul procesorului, etc. În acest fel caracteristica urmărită este analizată separat, pentru fiecare procesor sau *thread*, conform indicatorului atașat.

- *analyzer*-ul este capabil să marcheze șirul de informații cu date adiționale, ce pot fi utilizate de către modulele aflate la nivelurile inferioare din arborele de analiză. De exemplu: *analyzer*-ul funcțiilor, poate marca șirul de informații cu numele funcției corespunzătoare, urmând ca modulele de la nivelurile inferioare ale arborelui, să utilizeze această informație fără a mai fi necesară *map*-area, între șirul de informație și numele funcției în cauză;

- *analyzer*-ul are capacitatea, de a transforma șirul de informație prin modificarea unor câmpuri ale acestora. Spre exemplu: *analyzer*-ul ce caracterizează modul în care se face alocarea memoriei fizice, poate modifica intervalele de memorie studiate și să re-*map*-eze șirul de informații, urmând ca analiza la nivelurile inferioare să se facă cu noile *map*-ari.

- **Profilers.**

Profiler-ul este un modul ce formează "frunzele arborelui" de analiză, care identifică, și/sau cuantifică, anumite evenimente din șirul de informații de analizat, trimis spre el de către *analyzer*-e. Spre deosebire de *analyzer*-e, *profiler*-ele nu au capacitatea de decizie, motiv pentru care nu pot fi conectate între ele. Conectarea lor este posibilă doar cu unul dintre *analyzer*-e. Deși *profiler*-ele pot fi privite ca fiind simple numărătoare de evenimente, conectate în arborele de analiză, ele au o utilitate deosebită. Spre exemplu, același tip de *profiler*, dedicat analizării cantității de memorie accesată de un șir de instrucțiuni, poate fi conectat la *analyzer*-e cu specific diferit, generând în acest fel date diverse. (În figura 3.2. *profiler*-ul *memory footprint* oferă într-o singură simulare, fără a necesita modificări, informații

despre creșterea cantității de memorie accesată, atât pentru fiecare funcție a codului sursă, cât și pentru fiecare segment de memorie).

Profiler-ele pot fi proiectate pentru a servi unor necesități specifice, fără a necesita cunoștințe despre structura *analyzer*-lor, la care ar urma să fie conectate. Spre exemplu *Profiler*-ul pentru verificarea corectitudinii secvenței PC-urilor a fost scris în mod special, pentru a testa acuratețea simulatorului funcțional și a modului în care acesta generează fișierele de *tracce*.

În Anexa 3 sunt prezentate principalele *analyzer*-e și *profiler*-e fiind indicată denumirea și destinația fiecăruia. Detaliat, pe parcursul lucrării, se vor prezenta numai acele module la care se va face referire directă.

3.2.3. Arborele de analiză, modul de operare.

Modul în care se construiește un arbore de analiză este prezentat figura 3.2.

Arhitectura arborelui de analiză are la bază modulul cu funcționalitatea cea mai generală, dezvoltându-se apoi cu module tot mai specializate, pentru ca în final să fie conectat modulul pentru cuantificare. Informația de analizat ce conține date referitoare la tipurile de instrucțiuni, adresele de memorie accesate, conținutul regiștrilor *hardware*, sau alte date specifice, urmărite în simularea făcută, sunt transmise spre modulele utilitarului, care fiecare la nivelul său, decodifică informația și o procesează sau o cuantifică, în funcție de destinația și abilitățile proprii, fără a afecta în nici un fel modul de execuție al simulatorului în cauză.

Se remarcă faptul că din punctul de vedere al construcției arborelui de analiză, *analyzer*-ele pot fi conectate cu alte *analyzer*-e, pentru clasificarea mai specializată a datelor din șirul de informație, sau cu *profiler*-e, pentru a efectua cuantificarea datelor urmărite.




Figura 3.2. Configurarea arborelui de analiză. În figură sunt prezentate posibilitățile de conectarea a analyzer -elor și a profiler-elor. Analyzer-ele pot fi conectate între ele; profiler-ele se pot conecta numai cu analyzer-e; același tip de profiler poate fi conectat la analyzer-e diferite.

Fiecare modul din arborele de analiză, execută o subanaliză în funcție de tipul de informație ce îi este transmis de către modulul părinte (modulul ierarhic superior din structura arborelui). În final, fiecare modul, începând cu modulul ce reprezintă rădăcina arborelui, apelează recursiv modulele din sub-arborele propriu, pentru generarea raportului cuprinzând rezultatele analizei efectuate.

Așa cum a fost configurat arborele de analiză din centru-stânga figurii 3.2. (culoare galbenă), în situația sistemelor multiprocesor, va produce pentru fiecare procesor al sistemului, o cuantificare a tipurilor diferite de instrucțiuni întâlnite, atât în codul sursă al programului respectiv, cât și în sistemul de operare. Prin modul de configurare a ramurii din dreapta a arborelui de analiză (culoare verde) este pusă în evidență o altă caracteristică a utilitarului, concretizată în faptul că permite utilizarea aceluiași tip de modul, fără a-i fi modificată structura (se utilizează același tip de *profiler*, conectat la diferite *analyzer-e*), pentru obținerea unor date diferite.

Arborele de analiză poate fi reconfigurat dinamic, în funcție de „evenimentele” apărute în informația de analizat. În funcție de evenimentul apărut *analyzer*-ul atașează un *switch* informației și în funcție de acest *switch* se modifică tipul și/sau profunzimea analizei prin adăugarea sau suprimarea unor ramuri ale arborelui de analiză configurat inițial. (Profunzimea analizei este direct proporțională cu numărul de parametri urmăriți simultan într-o simulare.) Dacă luăm în considerare *analyzer*-ul funcțiilor, (Figura 3.2. culoare verde), acesta are capacitatea de a clona o copie a *profiler*-ului său, care să permită obținerea de informații despre volumul de memorie accesat, separat, pentru fiecare funcție din codul sursă al aplicației de analizat.

Datorită versatilității FAF pot fi create mai multe copii ale arborelui de analiză, fiind posibil în felul acesta să fie executate simultan mai multe tipuri de caracterizări într-o singură simulare.

Una dintre cele mai importante caracteristici ale FAF este aceea că structurat sub forma de arbore, poate fi încărcat în interiorul simulatoarelor de performanță, fapt ce permite evaluarea în detaliu a diferitelor părți componente ale *pipeline*-ului unui viitor *chip*, precum și a modului în care acesta interacționează cu celelalte componente din sistem. În activitatea practică de simulare spre exemplu, este destul de dificilă identificarea funcției care contribuie la cele mai multe *miss*-uri în TLB. De asemenea este dificilă găsirea corespondenței dintre segmentele de memorie ale unei aplicații și modul de comportare al anumitor tipuri de ierarhii ale memoriei *cache*. Prin modul în care a fost conceput, FAF simplifică semnificativ obținerea acestor informații.

FAF este echipat cu toate mecanismele necesare pentru a opera de sine stătător asupra fișierelor *trace* fiind prevăzut și cu un mecanism care citește și extrage șirurile de informații de analizat din acest tip de fișiere.

3.2.4. Inserarea arborelui de analiză în simulatoarele de performanță.

Conectarea arborelui de analiză în simulatoarele de performanță se face cu ajutorul unei clase Java, numită *Probe*. Această clasă este structurată sub forma unui tabel *hash*, în care sunt stocate numele diverselor *probe* asociate arborilor de analiză ce urmează a fi înserați în simulatorul de performanță. Pentru a ușura modul de utilizare, clasa *probe* conține doar trei metode intitulate sugestiv *attach*; *exec* și *print*. Codul sursă de definire a clasei *Probe* este prezentat în figura 3.3.

```

.....
public class Probe {                                //Declaratia clasei Probe
    public static void attach(String probeName, Analyzer analyzer)
    public static void exec(String probeName, SparcEntity sparcEntity)
    public static void print(String probeName, PrintStream printstream)
}
.....

```

Figura 3.3. Codul sursă al clasei *Probe*.

Metoda ***attach*** atașează analyzer-ul aflat la rădăcina arborelui de analiza unei probe specificate prin *ProbeName*.

Metoda ***exec*** transmite șirul de date de analizat, (care în exemplul de mai sus este stocat în *SparcEntity*, un câmp specific arhitecturii SPARC [3.13]), arborelui de analiză identificat prin *ProbeName*.

Metoda ***print*** apelează recursiv metodele *print* ale tuturor modulelor componente ale arborelui de analiză atașat *ProbeName*-ului și printează datele procesate de acestea.

În figura 3.4. este prezentat un exemplu de cod sursă, extras dintr-un simulator de procesor scris în Java, în care am scos în evidență secvențele de program necesare pentru setarea arborilor FAF în cadrul simulatorului.

```

import faf.*;                                // Importă clasele FAF
public class ProcessorTest

    public static void main(String[] args) {

        ...

        fafSetup();                          // Metoda ce configurează arborele de analiză
                                                FAF împreună cu probele. Întodeauna este
                                                apelată în funcția main(). Este prezentată în
                                                detaliu în cele ce urmează

        ...

    }

    public static void fafSetup() {           // Declară arborele de analiza FAF

        CpuAnalyzer traceCPUAnalyzer = new CpuAnalyzer(params);
        OpcodeCount traceOpcode = new OpcodeCount(params);
        traceCPUAnalyzer.add(traceOpcode);
        traceCPUAnalyzer.init(null);         //Initializeaza arborele de analiza FAF

        Probe.attach("Trace-Profile", traceCPUAnalyzer, true); // Ataseaza arborele de
                                                                    analiza FAF unei probe

        ...

```

Figura 3.4. Exemplu de cod sursă pentru modul de înserare a FAF în simulatorul de performanță.

În ceea ce privește apelarea arborilor de analiză în interiorul simulatoarelor de performanță în punctele de interes, ea se face prin apelarea *metodei exec* a clasei *probe* ce identifică arborele de analiză în cauză, așa cum este prezentat în figura 3.5.

```

....

Probe.exec("<Probe name>", (SparcEntity)instr); // Transmite sirul de date de
                                                analizat arborelui de analiza
                                                identificat prin <Nume proba>

....

```

Figura 3.5. Exemplu de apelare a arborelui de analiză.

3.3. Posibilități de utilizare.

Inițial noua structură de analiză (FAF) edificată conform celor prezentate anterior a fost utilizată pentru obținerea unor date de caracterizare pentru diverse aplicații ce rulează pe platforme *hardware* existente, în vederea comparării acestor date, cu date obținute pe platformele aflate în fază de proiect. În prezent are utilizări multiple, putând fi folosit, atât în cadrul simulatoarelor de performanță cât și pentru validarea calității simulatoarelor funcționale.

Având în vedere biblioteca de module de care dispune, noua structură de analiză poate fi utilizată pentru:

- analiza fișierelor *trace*:
 - datele statistice obținute sunt folosite pentru a verifica dacă fișierele *trace*, colectate din simulatoarele funcționale, reflectă în mod corect execuția aplicației pe *hardware*-ul existent și dacă aceste fișiere conțin o zonă reprezentativă pentru execuția aplicației în cauză.
 - obținerea de informații despre calitatea și conținutul fișierelor *trace*, utilizate de către proiectanții viitoarelor sisteme procesor;
 - studiul modului de accesare a locațiilor de memorie pentru toată gama aplicațiilor *software* atât în sistemele uniprocessor cât și în cele multiprocessor sau CMT;

- în cadrul simulatoarelor de performanță:
 - pentru maparea diferitelor evenimente (miss-uri în ierarhia de memorie cache, predicții greșite a instrucțiunilor de *branch*) spre funcțiile din codul sursă care le-au generat;
 - pentru maparea diferitelor evenimente (miss-uri în ierarhia de memorie cache, predicții greșite a instrucțiunilor de *branch*) spre segmentele de memorie responsabile pentru ele;
 - colectarea de date statistice ce oferă informații critice necesare în amplasarea datelor în memoria principală locală a unui procesor sau a altor procesoare în sistemele multiprocessor distribuite.

- pentru validarea rezultatelor generate de simulatoarele de performanță, în modul de simulare *execution driven*. Problema validării acestor rezultate este deosebit de complexă iar datele obținute prin utilizarea FAF oferă un mod de validare elegant și relativ simplu. Distribuția instrucțiunilor ce modifică starea arhitecturală a unui procesor, executate exclusiv în urma rulării aplicației utilizator, trebuie să fie identică atât în fișierele de *trace* cât și în cadrul simulatoarelor de performanță ce execută în modul *execution driven*, atâta timp cât este executată aceeași porțiune de cod. FAF permite obținerea distribuției instrucțiunilor în ambele tipuri de simulare.

Pentru confirmarea veridicității datelor furnizate de FAF s-au efectuat o serie de rulări test pentru un număr larg de aplicații din diverse domenii software, folosind simulatoare funcționale ce emulează o platformă *hardware* și un sistem de operare existente. Pe această structură emulată au fost analizate fișiere *trace* cu ajutorul FAF, obținându-se o serie de date de caracterizare ca de exemplu: distribuția instrucțiunilor, numărul de apeluri ale sistemului de operare, numărul de *trap*-uri etc. Pe aceeași platformă *hardware* reală de data acesta (în cazul anterior simulată), au fost colectate date similare obținute cu ajutorul regiștrilor de performanță, cu care este echipat procesorul, sau cu ajutorul utilităților puse la dispoziție de sistemul de operare rulat. În urma comparării datelor obținute s-a constatat o concordanță perfectă în cele două cazuri, validându-se în acest fel veridicitatea datelor furnizate de FAF, precum și multiplele lui posibilități de utilizare.

3.4. Exemple de utilizare.

În continuare, voi prezenta două exemple de utilizare precum și rezultatele obținute cu FAF, în două situații: folosirea FAF în cadrul simulatorului de performanță, și folosirea utilitarului pentru analiza fișierelor *trace*.

Rezultatele prezentate în cele ce urmează, au fost obținute pe o platformă Solaris? UltraSparc III, în urma rulării unor *benchmark*-uri ce fac parte din suita SPEC (Anexa 2).

3.4.1. Utilizarea FAF în cadrul simulatoarelor de performanță.

Scopul analizei este evidențierea abilității FAF de a fi inserat în cadrul simulatorului de performanță, precum și capacitatea acestuia de a genera date despre multiplele caracteristici ale aplicației, într-o singură simulare.

În figura 3.6. este prezentat un exemplu al modului în care FAF este inserat în simulatorul de performanță pentru obținerea unor date despre evenimentele urmărite în interiorul unui *pipeline* și pentru a scoate în evidență capacitatea utilitarului de *map-are* a evenimentelor importante cum sunt, predicția greșită a instrucțiunilor condiționale și *miss*-urile în memoriile *cache*, înapoi spre codul sursă care le-a generat.




Figura 3.6 Integrarea arborelui de analiză într-un simulator de performanță.

Configurarea simulatorului de performanță utilizat pentru generarea datelor, este prezentată în tabelul 3.1.

Caracteristici	Valoare
<i>Fetch/Xlate/Decode/Issue/Commit</i>	16/8/8/8/8
Lungime <i>pipeline</i>	6 etape
Ciclii execuție: <i>alu/imul/ldiv/branch/fmul/fdiv</i>	1/8/40/1/8/30
Load Buffer – Store Buffer	16 intrari : 16 intrari, 2 bancuri
Predictor instr. condiționale: Stiva adrese revenire	Gshare, 14 bit istorie, 16 K intrari: 32 intrari
TLB & DTLB	64 intrari, 4 cai, LRU
Memorie cache instrucțiuni	64 KB, 4 cai, LRU, 64B linii, 2 ciclii. timp de acces
Memorie cache date	64 KB, 4 cai, LRU, 64B linii, 4 ciclii. timp de acces
Memorie L2 Cache	1 MB, 4 cai, LRU, 64B linii, 20 ciclii. timp de acces, WB
Memorie L3 Cache (în afara chip-ului)	16 MB, 16 cai, LRU, 128B linii, 80 ciclii timp de acces, WB
Memorie principala	300 ciclii timp de acces

Tabelul 3.1. Configurarea simulatorului de performanță în care este integrat FAF.

Caracteristicile urmărite vor fi: cele mai frecvent executate funcții; procentul de *miss*-uri în toate nivelurile memoriei *cache*; predicțiile greșite ale instrucțiunilor de control condiționale cauzate de funcțiile cele mai frecvent executate.

Arborele de analiză utilizat pentru a obține datele dorite are structura din figura 3.7.




Figura 3.7 Configurarea FAF când lucrează în simulatorul de performanță.

Modulele componente sunt:

- **analyzer-ul *thread-ului soft***; are rolul de a clasifica informația de analizat în funcție de identificatorul *thread-ului* respectiv (programele actuale pot avea mai multe *thread-uri* soft, ce sunt executate în paralel, fiecare având un identificator unic).
- **analyzer-ul funcțiilor**; are rolul de a extrage PC-urile din șirul de informații de analizat și a face conexiunea cu funcția de proveniență din codul sursă, atât pentru programul utilizator, cât și pentru sistemul de operare. *Analyzer-ul* permite *map*-area anumitor evenimente cum ar fi: *miss* în TLB, *miss* în diferitele memorii *cache*, sau predicția greșită a instrucțiunilor de control condiționale spre codul sursă, responsabil pentru generarea lor. Asemeni *analyzer-ului* segmentelor de memorie acest *analyzer* citește un fișier de configurare ce conține informație extrasă din tabelul de simboluri al aplicației respective, și care permite *map*-area codului sursă al fiecărei funcții, către un interval de adrese din memoria virtuală a sistemului *hardware* simulat.
- **profiler-ul tipului de instrucțiuni**; rolul acestuia este acela de a decodifica fiecare instrucțiune și a contoriza de câte ori a fost întâlnit în timpul procesării, un anumit tip de instrucțiune.
- **profiler-ul contor evenimente**; identifică și cuantifică numărul de evenimente de un anumit tip în *pipeline*.

În figura 3.8. sunt prezentate, pentru opt programe de testare din suita SPEC, cele trei evenimente luate în considerare: topul celor mai frecvent executate funcții, procentul de *miss-uri* în memoria *cache* și predicțiile greșite ale instrucțiunilor de control condiționale, cauzate de funcțiile cele mai frecvent executate.

Analizând cele prezentate în figură se pot face următoarele observații:

a) în cazul rulării aplicației *mcf* numărul total de instrucțiuni executate în funcția ***primal_start_artificial()*** poate fi considerat nesemnificativ în raport cu numărul total de instrucțiuni executate de aplicație, (ele reprezintă aproximativ 1%); datele de analiză arată însă că această funcție este responsabilă pentru mai mult de 90% din totalul *miss-urile* în memoria *cache* de la nivelul L3.

Această constatare ne permite să conchidem că funcția *primal_start_artificial()* este unul din principalii factori responsabili pentru o performanță scăzută în execuția aplicației respective;




Figura 3.8. Analiza evenimentelor din pipeline la nivelul funcțiilor din codul sursă. Setul de bare din extrema stânga reprezintă distribuția instrucțiunilor. Celelalte seturi de bare reprezintă contribuțiile fiecărei funcții la numărul total de miss-uri în memoriile cache de instrucțiuni, date, L2 și L3 precum și predicțiile greșite ale instrucțiunilor de control.

din predicțiile greșite ale instrucțiunilor de control condiționale;

c) în cazul programului **bzip2**; funcția **sortIt()** totalizează doar 14% din numărul total de instrucțiuni executate și cauzează o mare parte din traficul spre memorie;

d) în cazul programului **gcc** trei funcții ce totalizează mai puțin de 4% din numărul total de instrucțiuni **get_rtx(); make_node(); memset();** sunt responsabile pentru majoritatea *miss*-urilor în ierarhia de memorie.

Informații de genul celor prezentate în figura 3.8, sunt utilizate de:

- proiectanții noilor microprocesoare, deoarece:
 - pot să înțeleagă ce tipuri de funcții vor fi executate cu performanțe reduse, pe platformele proiectate de ei ;
 - permit luarea unor decizii în cunoștință de cauză despre necesitatea adăugării de structuri *hardware* noi, sau despre modificarea celor existente.
- proiectanții de *software* și compilatoare, deoarece:
 - în absența platformei *hardware* fizice pot demara acțiunile de îmbunătățire a acestora pentru a putea obține performanțe maxime pe platformele *hardware* noi încă din faza de început a proiectării, putând în felul acesta să influențeze deciziile legate de structura microarhitecturii proiectate.

3.4.2. Utilizarea FAF pentru analiza fișierelor *trace*.

Scopul analizei prezentate este obținerea de date despre modul în care instrucțiunile specifice diferitelor aplicații accesează diversele segmente de memorie.

Spațiul memoriei virtuale alocat unei anumite aplicații de către sistemul de operare Solaris, cuprinde cel puțin patru segmente de memorie [3.14] segmentul *text*, segmentul *date*, spațiul *heap* și spațiul *stack*. Segmentele *text* și *date* sunt *map*-ate direct din executabilul aflat pe disc și conțin instrucțiunile ce urmează a fi executate, precum și variabilele inițializate în aplicația testată. Zona de *heap* este o zona de memorie alocată dinamic, utilizată ca spațiu de „ciornă” de către aplicație în timpul execuției și poate crește la cererea acesteia. Când o funcție este apelată în timpul execuției unui program, *stack*-ului îi este adăugată o fereastră ce conține PC-ul, argumentele funcției și variabilele locale. Asemeni segmentului de *heap* zona alocată *stack*-ului crește la cererea aplicației.

Datorită faptului că segmentele de memorie, deserveșc diferite scopuri pe parcursul execuției unui program, modul lor de accesare poate fi foarte diferit.

Pentru obținerea datelor configurarea arborelui de analiză este prezentat în figura 3.9.




Figura 3.9. Configurarea FAF pentru analiza fișierelor *trace*.

Modulele utilizate sunt următoarele:

- **analyzer-ul de procesor;** este utilizat în sistemele multiprocesor și are rolul de a decodifica șirul de informații, pe care le separă și le clasifică în funcție de identificatorul aferent procesorului care le-a generat.
- **analyzer-ul de context;** este utilizat pentru a extrage identificatorii de context din șirul de informație de analizat, pe care o clasifică în funcție de acești identificatori. În acest fel este posibilă caracterizarea, în parte, a fiecărui proces ce rulează în paralel (unele sisteme de operare permit mai multor programe să ruleze în paralel și pentru a le distinge le atribuie identificatori unici de context).
- **analyzer-ul segmentelor de memorie;** împarte șirul informațiilor de analizat în funcție de segmentul de memorie virtuală pe care acestea le apelează (*stack, heap, text, data, library, etc.*). Utilitarul permite analiza atât a segmentelor de memorie alocate programului utilizator cât și cele ale

sistemului de operare. Modulul oferă o modalitate de corelare a diferitelor evenimente cum sunt *miss* în TLB sau în memoriile cache, cu segmentul de memorie responsabil pentru aceste evenimente. Pentru caracterizare analyzer-ul de segment citește un fișier de configurare ce conține mapările segmentelor de memorie ale tuturor proceselor active în sistem la un moment dat.

- **profiler-ul *memory footprint***; Decodifică adresa fizică de accesare a memoriei, pentru citirea fiecărei instrucțiuni și raportează informații despre creșterea în timp a cantității de memorie accesate în urma execuției respectivului set de instrucțiuni. (Cantitatea de memorie accesată, reprezintă numărul total de cuvinte unice accesat de o anumită secvență de instrucțiuni).

- **profiler-ul *working set***; Decodifică adresa fizică de memorie accesată de instrucțiunile de citire/scriere din memorie și raportează informații despre cantitatea de memorie accesată în timp, de o anumită secvență de instrucțiuni.

În figura 3.10. am prezentat rezultatele obținute pentru fiecare segment de memorie în parte.

În urma analizei făcute se pot face următoarele aprecieri:

a) Segmentele *date*, *heap* și *stack*, prezintă caracteristici de creștere diferite, fapt ce nu ar fi putut fi decelat dacă le-am fi analizat împreună. De exemplu segmentul de *heap* în ***crafty*** nu crește semnificativ, în schimb aplicația accesează în mod constant date noi din segmentul *date*.

b) Pentru citirea instrucțiunilor din segmentul *text*, în cazul tuturor aplicațiilor de testare studiate, se remarcă o creștere în trepte a volumului de memorie accesat, excepție făcând zona de memorie alocată *stack*-ului care rămâne constantă.

Acest lucru indică faptul, că deși aplicațiile urmează direcții de execuție diferite, numărul maxim de apeluri de proceduri, este atins încă din faza de început a execuției.

c) Aplicația ***gap*** are lanțul cel mai lung de apeluri de proceduri, pe când ***gcc***, din punctul de vedere al instrucțiunilor unice executate, utilizează cea mai mare zona de memorie.

d) Caracteristicile de comportare a programelor **bzip2** și **gzip** sunt diferite, deși fac parte din aceeași categorie a programelor de testare (programe de comprimare): **bzip2** folosește un segment mai mare de *heap* și date decât **gzip**. În **bzip2** aceste segmente cresc în etape, iar **gzip** atinge zona de execuție stabilă relativ repede.




Fig. 3.10. Creșterea volumului de memorie accesată de un subset al aplicațiilor SPEC CPU2000

Date statistice de acest tip sunt folosite cu dublu scop: pe de o parte pentru a verifica dacă fișierele trace colectate din simulatoarele funcționale reflectă în mod corect execuția aplicației pe *hardware*-ul existent, iar pe de altă parte pentru a verifica faptul că în aceste fișiere a fost cuprinsă o zonă reprezentativă pentru execuția aplicației respective.

3.5. Concluzii.

“Flexible Analysis Framework”, materializat printr-un utilitar de analiză, a fost edificat ca urmare a necesității unei structuri de analiză mai flexibilă, care să elimine o parte din dezavantajele rezultate în urma observațiilor făcute asupra unor utilitare folosite pentru aprecierea performanței microprocesoarelor, precum și a modului în care această activitate se desfășoară practic.

În contextul larg al structurilor de analiză utilizate în prezent, FAF se individualizează prin faptul că are următoarele avantaje:

a) Structura propusă este proiectată într-o manieră modulară, fapt ce îl face ușor de înțeles și utilizat, deoarece atât pentru a o folosi cât și pentru a o extinde, utilizatorul trebuie să înțeleagă doar o mică parte din modul de organizare și codul sursă al acesteia. Datorită modului în care a fost concepută poate fi adaptată, atât pentru analiza activității sistemului de operare, cât și pentru analiza unui spectru foarte larg de aplicații, inclusiv științifice și comerciale.

b) Utilizând un număr limitat de module permite o gamă variată de tipuri de analiză și obținerea unor date diverse, într-o singură simulare, fără ca structura principală a simulatoarelor și programelor analizate să fie modificată. Datorită acestui fapt timpul necesar obținerii datelor referitoare la analiza dorită, este micșorat semnificativ.

O abilitate importantă a noii structuri este faptul că permite obținerea informațiilor despre modul de rulare al programelor de testare și evaluare a performanței, atât pe platformele existente cât și pe cele în fază de proiect.

c) Modulele care alcătuiesc utilitarul au fost proiectate pentru a putea fi folosite, fără modificări, atât pentru analizarea fișierelor de urmărire a execuției, cât și ca parte componentă a unor simulatoare de performanță, sau a ierarhiei de memorie. Pe lângă aceste caracteristici ale utilitarului în cauză, mai trebuie menționat și faptul că folosirea lui permite atât proiectanților de *hardware* și celor de *software*, să schimbe informații despre modul în care aplicațiile vor rula pe platformele proiectate, încă în fazele incipiente ale proiectării.

“Flexible Analysis Framework” structurat sub formă de arbore, poate fi încărcat în interiorul simulatoarelor de performanță, în acest fel este posibilă analiza detaliată a „evenimentelor” din ierarhia de memorie, sau din *pipeline* și *map*-area acestora la structurile din codul sursă precum și analiza modului în care acesta interacționează cu celelalte componente ale sistemului; în aceeași măsură în care permite caracterizarea la nivel înalt a modului de funcționare al bazelor de date, din aplicații comerciale.

Atât avantajele, cât și multiplele posibilități de utilizare a “FAF” au fost dovedite prin exemplele de utilizare prezentate, iar utilitatea lui prin natura diversă a informațiilor (unele dintre ele nu pot fi obținute prin utilizarea mijloacelor tradiționale de analiză) și a modului facil în care pot fi obținute.

Diversitatea mare a posibilităților de utilizare, modul ușor în care acestea pot fi obținute prin utilizarea FAF reduce semnificativ, sau elimină chiar, necesitatea extrapolării comportării diverselor aplicații pe platformele *hardware* existente, deoarece datele pot fi obținute, direct din simulatoarele de performanță ale noilor arhitecturi, reducându-se semnificativ atât ciclul de proiectare al *hardware*-ului în sine, cât și al *software*-ului ce urmează să ruleze pe respectivele platforme.

Testele efectuate pentru a verifica și totodată pentru a pune în evidență calitățile utilitarului, au dovedit multiplele lui posibilități de utilizare, precum și versatilitatea acestuia.

Contribuții:

1. Introducerea unui nou concept, materializat printr-un utilitar “*Flexible Analysis Framework*” (FAF), destinat evaluării nivelului de performanță a microprocesoarelor.
2. Îmbunătățirea condițiilor de lucru în simulare prin faptul că noul utilitar (FAF), având o structură modulară este ușor de înțeles și utilizat.
3. Îmbunătățirea tehnicilor de simulare cu un utilitar ieftin și non invaziv.
4. Îmbunătățirea tehnicilor de simulare cu un utilitar care permite o gamă variată de tipuri de analiză și obținerea unor date diverse, într-o singură simulare.

5. Îmbunătățirea tehnicilor de simulare cu un utilitar care permite obținerea informațiilor despre modul de rulare al programelor de testare și evaluare a performanței, atât pe platformele existente cât și pe cele în fază de proiect, ca parte a simulatoarelor de performanță, sau a ierarhiei de memorie, cât și pentru analiza fișierelor *trace*.
6. Demonstrarea modului de utilizare al utilitarului "*Flexible Analysis Framework*" și a diverselor abilități ale acestuia, prin efectuarea unor simulări în condiții concrete.
7. Conceperea și aplicarea unei metode de validare a rezultatelor generate de simulatoarele de performanță când rulează în modul de simulare *execution driven*.

Conceptul FAF și structura de analiză realizată pe baza acestui concept, este rezultatul lucrării autorului tezei cu alți doi colaboratori. În cadrul acestei colaborări contribuția personală a constat în următoarele:

1. Participarea la crearea conceptului FAF.
2. Participarea la proiectarea și implementarea *analyzer*-ului segmentelor de memorie, *analyzer*-ul de procesor și a celui de context, a *profiler*-elor ce efectuează analiza localizării accesărilor memoriei și a altor profilere ca de exemplu cel ce efectuează analiza claselor de instrucțiuni.
3. A proiectat și implementat individual, *analyzer*-ul funcțiilor și *profiler*-ul ce contorizează diverse evenimente în *pipeline* precum și alte *profiler*-e cum este de exemplu *profiler*-ul ce efectuează analiza distribuției instrucțiunilor, cel ce verifică corectitudinea secvenței PC-urilor și cel ce analizează alternarea între instrucțiunile de citire/scriere din memorie.
4. Crearea și implementarea setului de programe necesare obținerii informațiilor legate de maparea în memoria virtuală a proceselor și
5. extragerea adreselor de început și sfârșit a funcțiilor codului sursă al aplicației.
6. Generarea și validarea fișierelor *trace* care au stat la baza obținerii datelor experimentale referitoare la modul în care instrucțiunile specifice diferitelor aplicații accesează diversele segmente de memorie precum și generarea rezultatelor referitoare la analiza fișierelor *trace*.

7. Conceperea, realizarea și integrarea mecanismului prin care arborele de analiză poate fi încorporat în simulatoarele de performanță.
8. Generarea întregului set de rezultate prezentate în lucrare, referitoare la maparea diferitelor evenimente din pipeline spre funcțiile din codul sursă care le-a generat.

4. Studiu comparativ al particularităților de comportare a unor aplicații, care implică un regim computațional intensiv.

4.1. Introducere.

Caracterizarea modului în care diverse aplicații (reale, sau de test), rulează pe o anumită platformă *hardware*; înțelegerea detaliilor intime legate de structura și comportamentul acestora, este una din componentele importante ale activității de proiectare a microprocesoarelor [4.1]. Datele obținute în urma acestei activități sunt utilizate pentru:

- luarea unor decizii pertinente referitoare la necesitatea sau oportunitatea adăugării, și/sau alocării unor mijloace *hardware* noi;
- evaluarea nivelului de utilizare a resurselor din sistem, fapt ce permite luarea măsurilor ce se impun pentru efectuarea optimizărilor, atât la nivelul *hardware*-ului cât și la nivelul *software*-ului;
- identificarea motivelor datorită cărora anumite aplicații rulează cu o viteză scăzută pe anumite structuri *hardware*.

Motivarea studiului.

Modul de comportare în rulare a diverselor aplicații este o topică des abordată în literatura de specialitate, însă făcând o analiză a bibliografiei din domeniu se constată următoarele aspecte:

- sunt rare cazurile în care problema este tratată în detaliu iar în general sunt abordate doar o anumită categorie de aplicații;
- sunt tratate numai unele din aspectele comportamentale ale aplicațiilor;
- adesea abordarea problemei se face doar prin prisma unei singure caracteristici de interes;

- În multe cazuri datorită unei infrastructuri limitate ca posibilități, nu a fost studiată întreaga gamă de valori pe care le poate lua un anumit parametru;
- sunt puține studii comparative privind comportarea unor aplicații care reclamă un regim computațional dificil, așa cum sunt aplicațiile din domeniul științific sau cele din domeniul comercial;

Toate cele prezentate anterior au constituit tot atâtea motive ce au condus la ideea realizării unui studiu detaliat, asupra unor caracteristici de performanță pentru o gamă largă de aplicații, care să ofere o imagine de ansamblu asupra comportamentului acestora.

Abordarea problemei în acest mod, face ca prezentul studiu să se individualizeze în contextul studiilor legate de analiza performanței, aducându-și contribuția în acest domeniu, prin obiectivele ce și le propune.

Obiectivele studiului:

1. Efectuarea unei analize cuprinzătoare și aprofundată asupra caracteristicilor computaționale ale unor categorii de aplicații care din punctul de vedere al procesorului presupun un regim computațional dificil, cum sunt:

- *Aplicații din domeniul științific*, caracterizate prin proprietatea de utilizare exhaustivă a unităților de calcul. (S-au luat în considerare atât *benchmark*-uri, cât și aplicații reale).

- *Aplicații din domeniul comercial*, care se caracterizează printr-un număr ridicat de *thread*-uri soft și prin procesarea unui volum foarte mare de date.

2. Obținerea unor date comparative despre caracteristici computaționale și de performanță ale acestor aplicații și punerea în evidență a similitudinilor și diferențelor dintre ele.

Studiul efectuat oferă date despre variate caracteristici de performanță, pentru aplicațiile din domeniile științifice și comerciale, cum sunt: caracteristicile de accesare a memoriei; reutilizarea locațiilor de memorie; sensibilitatea aplicațiilor la structura ierarhiei de memorie; modul de reutilizarea a datelor între diferitele

“thread-uri” soft în execuția variantelor paralel a programelor studiate și analiza avantajelor utilizării unor mecanisme de precitare.

Pentru aplicațiile complexe ce au un mod neregulat de execuție vor fi prezentate rezultate pentru una sau mai multe din fazele cele mai importante ale execuției.

Generarea datelor vizate presupune o activitate laborioasă și o infrastructură elaborată, mai ales în ceea ce privește aplicațiile din domeniul comercial *TPC-C* și *SAP*, al căror studiu este dificil datorită multiplelor resurse necesare simulării.

Rezultatele prezentate au fost obținute folosind versiuni nemodificate ale aplicațiilor amintite; compilarea lor făcându-se folosind optimizări standard. În acest fel executabilele studiate sunt reprezentative pentru modul în care ele sunt utilizate în practică.

Cercetările efectuate și rezultatele obținute au constituit obiectul unei lucrări prezentată, (împreună cu alți colaboratori), la *21st ACM International Conference on Supercomputing*. June 16–20, anul 2007 Seattle, Washington, USA [4.2].

4.2. Caracterizarea aplicațiilor în literatura de specialitate, mijloace și metodologie de analiză.

Principalul suport pentru efectuarea prezentului studiu sunt informațiile obținute în urma consultării bibliografiei de specialitate. Studiul documentar efectuat a permis decelarea caracteristicilor computaționale importante, definitorii pentru performanța realizată în procesarea diverselor aplicații, precum și tehnicile pentru evidențierea acestor informații, tehnici devenite standard, fiind general acceptate de comunitatea producătorilor de tehnică de calcul. Aceste studii sunt bazate, în principal pe rezultatele obținute din citirea regiștrilor de performanță puși la dispoziție de către *hardware*, dar și pe procesarea fișierelor de *trace*, colectate în urma executării acestor aplicații.

➤ **Caracteristici definitorii pentru stabilirea nivelului de performanță.**

Așa cum rezultă din literatura de specialitate principalele caracteristici cu implicații majore asupra performanței în rulare a unei aplicații sunt următoarele:

✓ **Distribuția instrucțiunilor.**

În mod similar cu studiul distribuției instrucțiunilor bazat pe fișierele *trace* pe care îl prezintă, Rupnow și alții [4.3] au prezentat date legate de distribuirea instrucțiunilor pentru programele SPEC-FP (virgulă mobilă). Lucrarea amintită scoate în evidență de asemenea importanța instrucțiunilor cu întregi în programele științifice.

Lucrarea de față extinde unele dintre ideile prezentate în lucrarea precedentă și totodată trasează o paralelă între aplicațiile științifice și cele comerciale.

✓ **Caracteristicile de accesare a memoriei.**

În mod obișnuit pentru efectuarea caracterizărilor, s-au folosit metode standard de analiză a caracteristicilor de accesare a memoriei, așa cum au fost descrise în [4.4]. În această lucrare autorii descriu etapele parcurse în analiza modului în care aplicațiile paralele accesează memoria. Analiza este efectuată folosind simulatoare ale ierarhiei de memorie ce utilizează fișiere de trace colectate cu ajutorul unei structuri ce permite rularea concomitentă a *thread*-urilor aplicațiilor paralelizate.

✓ **Regularitatea accesării memoriei.**

Evaluarea regularității accesării memoriei poate fi efectuată prin analizarea distanței între două accesări consecutive, așa cum a fost prezentată în [4.5]. Un aspect interesant al modului de utilizare a memoriei de către diverse aplicații, aspect ce a fost studiat în amănunt, este localizarea temporală și spațială a accesărilor memoriei, prezentate în [4.6], [4.7], [4.8], [4.9] și [4.33]. În [4.6] se efectuează un studiu al localizării accesărilor memoriei în aplicații comerciale ce accesează baze de date dându-se ca exemplu trei moduri diferite de accesare specifice aplicației TPC-D [4.10].

În [4.7] se introduce o metodă de evaluare a caracteristicilor în care o anumită aplicație, cu precădere din domeniul științific, accesează memoria. Metoda de analiză se dorește a fi independentă de structura arhitecturală a sistemului unde este rulată aplicația. Aceste concepte sunt combinate cu metodele de mapare implementate în APEX (proiect de studiu al caracteristicilor de performanță ale aplicațiilor) descris în [4.11]. (Scopul APEX este acela de a crea aplicații sintetice, bazat în principal pe o serie de parametri rezultați în urma evaluării proprietăților de accesare a datelor, de către aplicațiile reale studiate, care reflectă întocmai nivelul de performanță în execuție ale acestora din urmă pe anumite platforme *hardware*).

Această metodologie permite analiza localizării temporale și spațiale a accesărilor memoriei de către o aplicație independent de platforma *hardware* pe care această este rulată, așa cum este prezentat [4.7].

✓ **Interacțiunea cu memoria *cache*.**

Alt domeniu cercetat intens este cel al modului în care aplicațiile din diversele domenii software interacționează cu ierarhia de memorie *cache*. În [4.12] sunt prezentate o serie de aspecte legate de memoriile *cache*; rata de *miss*, efectele creșterii memoriei *cache* asupra ratei de *miss*, algoritmi de scriere și de actualizare a datelor, menținerea corectitudinii stocării datelor în sistemele multiprocesor, memorii *cache* distribuite de date și instrucțiuni etc.. Sunt prezentate totodată o serie de date experimentale legate de aceste aspecte obținute în urma unor simulări *trace driven*. Rezultate de genul celor prezentate în [4.12] pot fi generate în urma utilizării unor simulatoare a ierarhiei de memorie *cache*, ce rulează atât *trace driven* cât și *execution driven*.

Pe lângă cele menționate, literatura de specialitate oferă o serie de alte metode analitice de analiză, cum ar fi *Cache Miss Equations* [4.13], care se referă la analiza în faza de compilare a modului în care aplicația va interacționa cu memoriile *cache*. Autorii identifică o serie de relații între indecșii *loop*-urilor încuibate, dimensiunile masivelor, localizarea datelor, parametrii memoriilor *cache* și *miss*-urile în memoria *cache*, cauzate de rularea *loop*-ului respectiv în vederea generării unui set de ecuații matematice ce sunt reprezentative pentru toate *miss*-urile dintr-un *loop*. Rezolvarea acestor ecuații poate ajuta compilatoarele să genereze executabile ce utilizează mai eficient memoriile *cache* sau poate reduce marja de eroare în evaluările de performanță.

✓ **Nivelul de utilizare a memoriei *cache*.**

O metodologie, similară cu cea a caracterizării accesării memoriei, este analiza dinamică a memoriei fizice, accesată de o aplicație aflată în execuție. Această metodă a fost introdusă în [4.14], [4.15] și se referă atât la analiza utilizării memoriei *cache*, cât și la analiza algoritmilor de paginare a memoriei. În [4.16] sunt propuse metode de observare în timp real a comportamentului unei aplicații în

scopul balansării utilizării resurselor (memoria) unui sistem. Sunt scoase în evidență metode de management a memoriei în funcție de numărul minim de pagini ce trebuiesc a fi stocate în memorie la un moment dat (*working set*) pentru a asigura funcționarea eficientă a unei aplicații.

✓ **Precitirea datelor**

În multe cazuri efectul negativ al *miss*-urilor în memoria *cache*, poate fi combătut prin mecanisme de precitare a datelor. Această metodă se dovedește foarte eficientă în cazul aplicațiilor ce accesează datele în mod regulat, având un efect mai scăzut, sau nul, în aplicațiile ce au caracteristici neregulate, sau impredictibile, de accesare a memoriei. Eficiența mecanismelor de precitare a datelor, coordonate de compilatoare este prezentată în [4.17]. Aici este introdusă o metodă de identificare a momentului de timp cel mai propice în execuția unui program, în care datele pot fi precitate și sunt evaluate beneficiile mecanismelor de precitare, asupra vitezei de execuție a unui număr larg de subrutine componente ale unor aplicații științifice.

Alte studii legate mai ales de impactul precitirii instrucțiunilor asupra creșterii vitezei de execuție, în special a aplicațiilor comerciale, au fost prezentate în [4.18]. Aici sunt evaluate efectele asupra creșterii performanței a unor mecanisme de precitare hardware tradiționale; este introdus un mecanism de precitare nou destinat rezolvării *miss*-urilor cauzate de instrucțiuni nesecvențiale și este studiat impactul unui mecanism hibrid de precitare, secvențial plus nesecvențial, asupra aplicațiilor comerciale.

✓ **Utilizarea aceluiași set de date într-un mediu multiprocesor.**

Pentru aplicațiile ce rulează în paralel, cantitatea și tipurile de reutilizări de date poate avea implicații semnificative asupra *coherency traffic* și totodată un impact puternic asupra performanței în execuție a sistemelor multiprocesor. O serie de rezultate legate de această problemă au fost prezentate în [4.19] și [4.20]. În [4.19] este studiat modul în care aplicațiile paralele accesează locațiile de memorie comune în sistemele multiprocesor fiind totodată evaluate efectele acestor tipuri de accesări asupra ratelor de *miss* și a traficului pe magistrală.

În [4.20] este prezentat un studiu al efectului diferitelor mecanisme hardware componente ale unui microprocesor *out-of-order* din familia Pentium Pro asupra performanței în execuție a unor aplicații comerciale de tip OLTP (*Online*

Transaction Processing). Evaluările sunt bazate pe interpretarea datelor contorizate de registrul *hardware* de evaluare a performanței. Parte din studiu este prezentat modul în care ratele de *miss* în memoria *cache* sunt influențate de structura și modul de organizare al acesteia.

4.3. Aplicații analizate.

Realizarea studiului propus s-a făcut luând în considerare atât programe standard, general valabile, utilizate în stabilirea performanței, cât și aplicații numerice reale, de calcul intensiv. Comportamentul diferit al aplicațiilor luate în considerare la efectuarea studiului, a permis examinarea și compararea, pe de o parte a unor aplicații ce solicită doar anumite părți ale sistemului computațional cum ar fi de exemplu memoria, sau unitățile de execuție, iar pe de altă parte au fost studiate aplicații ce solicită în mod echilibrat toate componentele sistemului.

Cu scopul de a face o analiză cât mai completă, s-a urmărit comportarea și s-au comparat aplicații din următoarele domenii:

a) HPC Challenge Benchmarks [4.21]. Este o suită de *kernel*-uri standard de testare destinate evaluării performanței arhitecturilor HPC. Acestea aplicații sunt aplicații simple de testare, din domeniul, științific ce solicită doar anumite părți componente ale sistemului computațional. Scopul acestora a fost de a extinde aplicația *High Performance Linpack* utilizată în mod tradițional pentru clasificarea sistemelor ce fac parte din lista celor mai mari 500 sisteme computaționale din lume (Top 500 List) [4.22], cu o serie de alte aplicații *kernels* proiectate pentru a testa sistemul de memorie. Dintre acestea a fost studiat comportamentul aplicațiilor:

- **High Performance Linpack** [4.23], [4.24] o aplicație pentru rezolvarea sistemelor de ecuații liniare. Din acest *benchmark* a fost analizată componenta în care se execută descompunerea în factori pentru o problema de 4K.

- **RandomAccess** [4.23] cunoscut și sub numele de GUPS (*Giga Updates Per Second*). Este o aplicație a cărui scop în principal este evaluarea performanței sistemului de memorie prin măsurarea ratei de actualizare aleatoare a locațiilor acesteia. Dimensiunea datelor de intrare analizate a fost de 1024 MB.

- **STREAM** [4.24] aplicație utilizată pentru a determina lărgimea maximă de bandă (bandwidth) ce poate fi susținută de sistemul de memorie al unui anumit sistem. S-au luat în studiu $16 \cdot 10^6$ elemente.

- **FFT** [4.24] program ce calculează transformata Fourier rapidă. A fost folosită o transformată Fourier complexă bidimensională. Datele de intrare au fost de 1K. Au fost examinate atât faza de calcul cât și cea de comunicare.

b) NAS Parallel Benchmarks [4.25]. Aceste *benchmark*-uri au fost create de NASA în anii '90 în scopul analizei creșterii performanței odată cu creșterea numărului de unități de calcul dintr-un sistem. Din acest set de aplicații au fost luate în considerare:

- **NAS BT** [4.25] aplicație ce rezolvă un sistem de ecuații bloc-tridiagonal pe o grilă 3D. În studiul efectuat, pentru a face posibilă colectarea fișierelor *trace*, am utilizat o variantă a datelor de intrare relativ mică (*Class A*).

- **NAS CG** [4.26] o aplicație ce rezolvă conjugatul gradient, utilizând o matrice simetrică *sparse*. Asemeni aplicației *NAS BT* această aplicație a fost analizată pentru o variantă *Class A* a datelor de intrare.

c). HPC Aplicații științifice reale. Spre deosebire de aplicațiile simple de testare prezentate anterior care în mod obișnuit au un comportament omogen, au fost studiate o serie de aplicații reale din domeniul științific, cu comportament neregulat, a căror performanță nu poate fi evaluată intuitiv. Dintre acestea s-au selectat aplicații din domeniile fizicii particulelor, a chimiei computaționale și al analizei structurale, după cum urmează:

- **GTC** [4.9][4.33] (Gyro-Kinetic Toroidal Code) aplicație ce simulează interacțiunea dintre particule într-un reactor de fuziune nucleară de tip Tokamak. Pentru analiză a fost utilizată o problema cu $3 \cdot 10^6$ particule.

- **NAB** [4.27] (Nucleic Acid Bilder) aplicație ce permite construirea modelelor de biomolecule, în mod special acizi nucleici și proteine. Această aplicație se folosește pentru măsurarea forțelor ce

încearcă să aducă atomii în poziția de echilibru, după ce particulelor le-a fost imprimată o viteză inițială aleatoare. Pentru analiză a fost studiată o molecula cu 1957 de atomi.

- **LSDyna** [4.28] aplicație ce rezolvă elementele finite, utilizată în simularea și analizarea fenomenelor fizice neliniare. Este utilizată de exemplu în stabilirea modului de deformare al diferitelor părți componente ale unei mașini în urma unui accident. Pentru analiză a fost aleasă ca problemă, studiul modificărilor ce apar la o elice de avion în timpul zborului, luând în considerare 1024 de puncte de pe această.

d). Aplicații comerciale. Dintre aplicațiile comerciale au fost alese pentru a fi studiate:

- **TPC-C** [4.10] aplicație ce simulează procesul de tranzacționare *online* și este proiectată pentru a testa milioane de astfel de tranzacții. Este centrată în jurul unor utilizatori de depozite ce execută tranzacții cu o bază de date. În cazul studiat au fost simulate 1600 astfel de depozite.

- **SAP SD** [4.29] aplicație ce simulează procesarea comenzilor și plăților. Permite studiul rulării atât a aplicației cât și a bazei de date pe același sistem *hardware* fizic.

4.4. Metodologia și infrastructura experimentală.

Un mijloc general acceptat pentru evaluarea modului de rulare a unei aplicații sunt fișierele *trace*. Fișierele *trace* oferă o modalitate de caracterizare a performanței unei aplicații oferind o modalitate de explorare a interacțiunii între aplicație și platforma *hardware* pe care este rulată. În general aceste fișiere sunt colectate folosind un simulator funcțional ce rulează atât aplicația testată, cât și sistemul de operare. În felul acesta fișierele *trace* nu conțin doar instrucțiunile executate, ca parte a aplicației utilizator, ci conțin și informații despre modul în care această aplicație interacționează cu sistemul de operare. Fișierele de urmărire a execuției reflectă în mod precis instrucțiunile executate de sistem, ca urmarea a

rulării aplicației, precum și o serie de evenimente cum ar fi *trap*, I/O și activitatea DMA.

Metodologia de colectare și validare a unor astfel de fișiere este prezentată schematic în figura 4.1. și presupune efectuarea următoarelor acțiuni:

- Aplicația de evaluat este instalată pe un sistem *hardware* existent, numit sistem de referință.




Figura 4.1. Etape parcurse în colectarea și validarea fișierelor .

- Pentru a asigura corectitudinea execuției, după instalare aplicației, aceasta este rulată de câteva ori. În timpul acestui proces sunt identificate regiunile reprezentative pentru execuția în cauză, adică scurte zone care reflectă întocmai comportamentul aplicației respective. Aceste regiuni, sunt izolate cu marcatori, pentru indicarea precisă a locului de începere și încheiere a colectării fișierelor *trace*. Totodată sunt colectate o serie de date statistice de performanță, utilizând utilitarele puse la dispoziție de sistemul de operare, date ce vor fi ulterior folosite pentru validare.

- Odată ce aplicația rulează corect se colectează un fișier, care este o copie fidelă a partiției *root* a sistemului, precum și o copie a întregului sistem de fișiere al sistemului *hardware* de referință. Acest fișier este utilizat pentru a reproduce ulterior execuția aplicației în simulatorul funcțional.
- Simulatorul funcțional este configurat astfel încât să reproducă întocmai structura *hardware* și *software* a sistemului de referință. Prin această se asigură același comportament al aplicației în cele două medii.
- În momentul în care execuția atinge unul din punctele de interes, marcate prin identificatori, se colectează un așa numit *checkpoint*, care reprezintă întocmai starea sistemului la momentul respectiv.
- Simularea este reluată de la *checkpoint* și se începe scrierea fișierului *trace*.

Un pas important în colectarea fișierelor *trace* este validarea. Acest proces ne dă siguranța că modul de comportare reflectat de către fișier, este identic cu comportamentul *hardware*-ului de referință, dacă acesta ar executa aceeași porțiune a aplicației. Pentru validare atât din sistemul de referință, cât și din simulatorul funcțional, sunt colectate o serie de date statistice generate de sistemul de operare, cum ar fi apelări de sistem, întreruperi, *traps* etc. Pe lângă acestea se colectează rezultatul programului în cauză. În faza de validare aceste date colectate din *hardware*-ul de referință, sunt comparate cu datele colectate din simulatorul funcțional.

Un alt pas în procesul de validare este introducerea în punctele de interes a unor apeluri către un set de librării, livrate împreună cu sistemul de operare, care permit resetarea regiștrilor *hardware* de evaluare a performanței cu care este echipat procesorul. În felul acesta, numărătoarele pot colecta date statistice, ca de exemplu numărul de instrucțiuni sau *miss*-uri în memoriile *cache*, din exact aceeași porțiune a aplicației, din care a fost colectat fișierul *trace*. Aceste date sunt ulterior comparate cu cele generate de simulatoarele ierarhiei de memorie, sau cele de performanță, ce rulează acest fișier *trace* [4.2].

Un fișier *trace* este declarat valid dacă atât datele statistice generate de sistemul de operare cât și datele colectate de numărătoarele de performanță ale procesorului sunt identice, sau diferă nesemnificativ, de aceleași date colectate din simulatoarele funcționale, sau cele de performanță.

Ratele de miss în memoria L2 cache




Figura. 4.2. Validarea ratei de miss în memoria L2 cache. Figura prezintă o comparație între rata de miss în memoria cache L2, măsurată de numărătoarele hardware ale procesorului Sun Fire 6800 UltraSparc-III, cu cea colectată din simulatorul de performanță rulând fișierele de trace.

Platforma de referință folosită pentru efectuarea studiului a fost o platformă Sun Fire 6800 UltraSparc-III+ [4.31], 900 MHz; rulând sistemul de operare Solaris 10. Pentru a izola comportamentul aplicației studiate de activitățile suplimentare ce le implică rularea în paralel, în majoritatea cazurilor prezentate, s-au utilizat variantele uniprosesor a programelor de testare. Totuși analiza caracteristicilor de accesare a memoriei, s-a făcut folosind o variantă paralelă a acestor aplicații, varianta ce rulează pe 16 procesoare, cu două excepții: În cazul aplicației TPC-C s-a folosit o variantă ce rulează pe numai 8 procesoare datorită dificultății generării fișierelor trace, pentru o versiune destinată rulării pe un număr mai mare de

microprocesoare. De asemenea în cazul aplicației LS Dyna s-a folosit o variantă ce rulează pe 8 procesoare datorită limitărilor legate de scalabilitatea versiunilor ce rulează pe un număr mai mare de microprocesoare.

În toate cazurile, fără excepție, pentru a izola comportamentul efectiv al aplicațiilor utilizator, de acțiunile sistemului de operare s-au urmărit și contorizat numai rezultate legate de aplicația utilizator.

Colectarea rezultatelor s-a făcut utilizând cu preponderență FAF (*Flexible Analysis Framework*), noua structură de analiză ce a fost prezentată pe larg în capitolul anterior. Numai în cazul studiului efectelor instrucțiunilor de precitare (*prefetch*) au fost folosiți regiștrii procesorului destinați înregistrării datelor de performanță.

Rezultatele prezentate au fost obținute folosind versiuni nemodificate ale aplicațiilor amintite, compilarea lor făcându-se folosind optimizări standard. În acest fel executabilele studiate sunt reprezentative pentru modul în care ele sunt utilizate în practică. Pe parcursul prezentării rezultatelor au fost evidențiate cele mai importante concluzii.

4.5. Rezultate.

4.5.1. Distribuția instrucțiunilor.

Pentru a înțelege în detaliu nivelul de performanță cu care o aplicație rulează pe o anumită platformă *hardware* se impune cunoașterea distribuției instrucțiunilor, mai precis procentajul fiecărui tip de instrucțiune, în totalul instrucțiunilor ce alcătuiesc aplicația respectivă.

În figura 4.3. se prezintă distribuția procentuală a diferitelor tipurilor de instrucțiuni, pentru fiecare dintre aplicațiile luate în studiu. Categoriile de instrucțiuni reprezentate includ: instrucțiunile în virgulă mobilă (adunări, înmulțiri, citiri/scrieri din memorie); instrucțiuni cu întregi (instrucțiuni aritmetice și logice, citiri/scrieri din memorie); instrucțiunile de salt și instrucțiunile de precitare soft.




Figura.4.3. Distribuția instrucțiunilor. Procentajul celor mai importante categorii de instrucțiuni.

Analizând datele prezentate, se pot face următoarele observații și trage câteva concluzii importante:

- ❖ Cele două aplicații comerciale (*TPC-C* și *SAP SD*) prezintă o distribuție a instrucțiunilor aproximativ identică, comparativ cu aplicațiile științifice din suita HPC, care prezintă, de la o aplicație la alta, o mare diversitate în distribuția diferitelor categorii de instrucțiuni.
- ❖ Programele științifice, care prin definiție efectuează operații matematice cu numere în virgulă mobilă, prezintă un număr destul de redus de instrucțiuni de acest tip; în jurul a doar 20%; maximul nedeășind 50%. O serie de aplicații (*RandomAccess*, *STREAM*, *NAS CG* și *GTC*) având chiar mai multe instrucțiuni ce operează cu întregi, decât cele ce operează cu virgulă mobilă. Această observație contrazice viziunea tradițională, aceea că performanța aplicațiilor științifice poate fi estimată doar prin măsurarea componentei operațiilor în virgulă mobilă (*FLOPS*) ignorând complet componenta ce operează cu întregi.

Numărul mare de instrucțiuni cu întregi în aplicațiile de algebră liniară, se explică prin faptul că în aplicațiile științifice ce efectuează calcule mai ales cu date în virgulă mobilă, există un număr foarte mare de instrucțiuni de indexare în masive și matrici, ce operează cu date întregi.

- ❖ Datele prezentate în figura 4.3. permit de asemenea analiza echilibrului între instrucțiunile de citire și scriere în memorie. Dacă privim doar din punctul de vedere al instrucțiunilor de citire/scriere de date întregi, observăm că acestea sunt echilibrate unele față de altele, atât în aplicațiile științifice cât și în cele comerciale. Pe când, comparând frecvența instrucțiunilor de citire/scriere a datelor în virgulă mobilă, realizăm că instrucțiunile de citire sunt predominante. Acest lucru este explicabil prin faptul că pentru a efectua o operație matematică în virgulă mobilă este necesar a se citi din memorie valoarea a doi operanzi și a se scrie doar un singur rezultat.

In urma observațiilor făcute trebuie reținute următoarele:

➤ ***Variabilitatea distribuției instrucțiunilor în cazul aplicațiilor științifice, face imposibilă caracterizarea de grup a acestora și arată că nu se pot trage concluzii comune tuturor aplicațiilor de acest gen, pe baza rezultatelor obținute analizând numai comportamentul unora dintre ele.***

➤ ***Datele obținute relevă faptul că aplicațiile științifice trebuie analizate printr-o metodologie mai generală decât doar prin analiza componentei FLOP.***

4.5.2. Analiza accesării locațiilor de memorie.

Este cunoscut faptul că aplicațiile științifice sunt cele care solicită în cea mai mare măsură sistemul computațional și de asemenea este cunoscut faptul că performanța aplicațiilor rulate pe un procesor, este influențată în mod decisiv de felul în care acestea accesează memoria. Din acest motiv în prezenta secțiune se vor studia: aspectele legate de localizarea temporală și spațială a accesării memoriei.

4.5.2.1. Localizarea temporală.

Prin localizare temporală se înțelege tendința unei aplicații de a reaccesa aceleași adrese de memorie, pe care le-a accesat anterior într-un moment apropiat

în timp [2.2]. În mod uzual această tendință este evaluată prin măsurarea „distanței de reutilizare”.

Distanța de reutilizare reprezintă numărul total de accesări ale memoriei, efectuate între două accesări succesive, ale aceleiași locații. În studiul efectuat am prezentat distanța de reutilizare a datelor din memorie folosind o metodă similară cu cea folosită de Weinberg și alții [4.7].

O serie de rezultate obținute în cadrul acestui studiu, ce reprezintă localizarea temporală în funcție de distanța de reutilizare, pentru setul de aplicații luat în considerare sunt prezentate în figura 2.4.

Localizarea temporală de date




Figura 4.4. Localizarea temporală date. În această figură sunt prezentate procentajele cumulate a accesărilor memoriei ce au o distanță temporală mai mică decât pragurile reprezentate pe abscisă. Distanța temporală este definită ca fiind numărul total de accesări unice ale memoriei, dintre două accesări consecutive ale aceleiași locații de memorie.

Acest tip de rezultate este util în analiza profilului aplicațiilor [4.32]. Fiecare punct din grafic reprezintă procentele cumulate ale cazurilor în care numărul total de accesări unice ale memoriei, dintre două accesări consecutive ale aceleiași locații de memorie, este mai mic sau egal cu valorile reprezentate pe abscisă. Deoarece

aceste distanțe sunt cuantificate ca număr total de accesări unice între două accesări succesive ale aceleiași locații a memoriei fizice, analiza poate fi efectuată fără a ține seama de particularitățile arhitecturale ale memoriei și din această cauză poate oferi informații importante asupra dimensiunilor optime ale diferitelor niveluri ale acesteia.

Cu referire la datele prezentate în figura 4.4. sunt necesare următoarele clarificări:

- Distanțele de reutilizare între două accesări ale aceleiași locații de memorie ce sunt mai mici decât „4” nu sunt reprezentate, dat fiind faptul că este improbabil ca datele corespunzătoare acestor adrese, să fie eliminate dintr-o memorie *cache* de dimensiuni rezonabile, într-un interval de timp foarte scurt.
- distanțele între două accesări ale aceleiași locații de memorie ce sunt mai mari decit 10^6 , au fost ignorate datorită numărului nesemnificativ al acestora, fapt ce face ca valorile de la dreapta extremă a graficului să aibă o influență nesemnificativă asupra scorului final.

Prin stabilirea acestor limitări este posibil studiul unui număr important de diverse dimensiuni ale memoriei *cache*, fără a introduce o complexitate deranjantă în simulare.

Având în vedere precizările făcute, formula de calcul a scorului localizării temporale este dată de relația (1).

$$scor = \frac{\sum_{i=0}^{\log_2(N)-1} ((reuse_{2^{i+1}} - reuse_{2^i}) * (\log_2(N) - i))}{\log_2(N)}, \quad 0 < scor < 1 \quad (8)$$

în care:

- **reuse** sau **reuse distance** - al unei adrese de memorie **A**, este reprezentată de distanța măsurată în numărul de adrese de memorie unice, accesate de la ultima accesare a adresei **A**.

- **reuse_i** - este fracțiunea accesărilor memoriei a cărei *reuse distance* este mai mică sau egală cu o anumită valoare **i**.
- **N** - reprezintă *reuse distance* maxim.
- **scor = 0** indică o lipsă totală de localizare temporală a accesărilor memoriei;
- **scor = 1** indică faptul că toate accesările memoriei sunt egale cu cel mai mic *reuse distance* măsurat.

Relația (1) este de fapt o variantă a relației (2), relație utilizată în [4.7], al cărei numărător a fost modificat, în așa fel încât scorul total să fie cuprins între zero și unu.

$$scor = \frac{\sum_{i=0}^{\log_2(N)-1} ((reuse_{2^{i+1}} - reuse_{2^i}) * \log_2(N) - i)}{\log_2(N)} \quad (9)$$

Cu aceste ajustări termenii au reprezentarea adecvată; chiar și distanțele mici au un impact semnificativ asupra scorului final. Asemeni celor prezentate în [4.7], valorile aflate aproape de originea axelor, indică o localizare temporală mică, pe când o valoare a scorului egală cu „1” indică un număr minim de accesări unice, între două accesări succesive, ale aceleiași locații de memorie. Rezultatele obținute în urma analizei localizării temporale vor fi discutate, împreună cu cele obținute în urma analizei localizării spațiale, în subcapitolul 4.5.2.3.

Într-o primă apreciere însă, se pot face următoarele remarci:

❖ Aplicațiile *STREAM* și *RandomAccess* se comportă conform așteptărilor. Aplicația *RandomAccess* folosește adrese generate aleatoriu pentru a citi și scrie datele din memorie, iar aplicația *STREAM* a fost creată pentru testarea lărgimii de bandă de accesare a memoriei. Datorită modului în care sunt proiectate, în execuție ambele aplicații accesează locații de memorie noi, fără a reutiliza datele accesate anterior. *RandomAccess* de fapt execută o instrucțiune de citire din memorie de la o anumită adresă, urmată de o instrucțiune de scriere în memorie la aceeași adresă. Astfel de operații nu sunt însă contorizate de algoritmul prezentat în lucrare, datorită restricțiilor impuse ce au fost prezentate mai sus.

❖ *NAS CG* și *LS Dyna* prezintă un scor redus ale localizării temporale (max. 30%) deoarece accesează date distribuite. În cazul aplicației *LS Dyna* s-a studiat doar porțiunea structurii de tip arbore, parcursă în ambele direcții, pentru identificarea și eliminarea soluțiilor greșite ce reprezintă doar o parte a algoritmului de rezolvare. Din această cauză este rezonabilă existența unui scor mic al localizării temporale, deoarece parcurgerea structurii de date sub formă de arbore creată de această aplicație se face ramură cu ramură. În această porțiune a algoritmului sunt accesate permanent date noi. Pe măsură ce algoritmul avansează în arbore, nivelul de localizare temporală crește, dar cu toate acestea majoritatea calculului se face la nivelurile inițiale. *NAS CG* este o aplicație de testare, care verifică un algoritm de calcul al conjugatei unei matrici *sparse* (a cărei elemente sunt în majoritate zero). Într-un astfel de calcul fiecare element al matricii va fi accesat relativ rar.

❖ Celelalte aplicații studiate au o tendință de a accesa date din locațiile de memorie accesate anterior, ce depășește în general nivelul de 70%. Acest lucru este reflectat de datele prezentate în zona îndepărtată de origine a abscisei (figura 2.4)

Aplicațiile științifice prezintă porțiuni în care concentrația de instrucțiuni de accesare a memoriei crește semnificativ. De exemplu aplicația *Linpack* prezintă trei astfel de zone distincte. În schimb aplicațiile comerciale *SAP SD* și *TPC-C* ambele prezintă o creștere graduală a acestui tip de instrucțiuni. Aplicațiile științifice au fost proiectate pentru a rezolva un anumit *task* și din această cauză algoritmul tinde să acceseze elementele asupra cărora acționează repetitiv într-un *loop*. *Linpack* reprezintă un exemplu interesant având trei astfel de zone, sub formă de treaptă, ceea ce indică existența a tot atâtea *nested loops*. Acest rezultat dovedește atenția acordată în proiectarea acestei aplicații legată de organizarea accesării datelor, pentru a obține un avantaj maxim din stocarea lor în memoria *cache* rapidă.

4.5.2.2. Localizarea spațială.

Localizarea spațială este definită ca o proprietate a unui program de a accesa adrese de memorie apropiate unele de altele [2.2]. Localizarea spațială poate fi studiată prin efectuarea diferenței între adresele de memorie ce sunt accesate de două instrucțiuni apropiate în timp.

Asemeni definiției localizării temporale, Weinberg și alții [4.7] au definit și o unitate de măsură pentru măsurarea localizării spațiale a unui program. Această unitate de măsură este dată de relația (3),

$$scor = \sum_{i=1}^{\infty} \frac{stride_i}{i}, \quad 0 < scor < 1 \quad (10)$$

În care:

- **stride_i**, - reprezintă fracțiunea accesărilor locațiilor de memorie pentru care diferența între adresa accesării curente și cea a accesărilor aflate într-o fereastră de dimensiune „**W**” a fost egală cu „**i**”.

Utilizând această unitate de măsură se poate afirma că un program care accesează locații de memorie consecutive va avea scorul localizării spațiale „**1**” pe când un program care accesează fiecare a doua locație de memorie va avea scorul localizării spațiale „**0.5**”. Un program ce accesează locații de memorie distribuite uniform între „**1**” și „**2**” va avea un scor de „**0.75**”, iar un program ce accesează locații de memorie aleatoriu va avea un scor „**0**”.

În [4.7] Weinberg și alții prezintă rezultate referitoare la localizarea spațială doar pentru ferestre de dimensiune maximă **W=32**, asumându-și faptul că o fereastră de asemenea mărime va cuprinde toate „loop-urile” de dimensiuni rezonabile și va fi astfel reprezentativă pentru a produce scorul localizării spațiale a tuturor aplicațiilor științifice.

Datele experimentale obținute în urma prezentului studiu contrazic această ipoteză. Multe dintre aplicațiile evaluate nu se stabilizează din punctul de vedere al localizării spațiale pentru ferestre de dimensiuni reduse. Din această cauză s-a apreciat că, pentru rigurozitate, este mai completă și concludentă prezentarea scorului localizării spațiale pentru o gamă variată ale dimensiunilor ferestrei **W**.

În figura 4.5. este prezentat scorul localizării spațiale pentru fiecare aplicație sudiată pentru o fereastră **W**, a cărei dimensiune variază între **1** și **1024** accesări anterioare ale memoriei.

Localizarea spațială date




Figura 4.5. Localizarea spațială date: Figura prezintă scorul localizării spațiale rezultat după modelul relației (10) pentru diferite dimensiuni a ferestrei de analiză.

Analizând figura se observă că:

- ❖ *STREAM* are un scor al localizării spațiale de aproape „1”, iar *RandomAccess* (*GUPS*) nu prezintă nici un fel de localizare spațială. Având în vedere caracteristicile acestor aplicații această comportare este previzibilă.

- ❖ Aplicațiile științifice reale (*NAS*, *BT*, *GTC*, *NAB*) prezintă caracteristici ale localizării spațiale apropiate mai mult de aplicațiile comerciale, decât *benchmark*-urile ce fac parte din *HPC Challenge*.

- ❖ Aplicațiile care presupun efectuarea unor calcule diverse de algebră liniară, cum sunt (*LSDyna*, *NAS CG* și *Linpack*), au un comportament unitar, fiecare program manifestând întreaga sa localizare spațială într-o fereastră $W=32$. Acest fapt se datorează modului în care programatorii au proiectat accesul la date pentru aceste aplicații, în scopul obținerii algoritmului cel mai eficient, pentru o anumită dimensiune a memoriei *cache*.

Similar cu datele prezentate anterior, în figura. 4.6. se prezintă, de această dată, localizarea spațială a instrucțiunilor aplicațiilor studiate, pentru o fereastră W a cărei dimensiuni variază între 1 și 1024.

Localizarea spațiala instructiuni




Figura 4.6. Localizarea spațiala a instrucțiunilor. Figura prezintă scorul localizării spațiale rezultat după modelul relației (10) pentru o varietate de ferestre de analiză.

Observațiile ce pot fi făcute în urma acestei analize sunt următoarele:

- ❖ Spre deosebire de localizarea spațială a datelor, localizarea spațială a instrucțiunilor nu este atât de variată, aplicațiile în general având tendința să acceseze instrucțiuni consecutive.

- ❖ Pentru dimensiuni ale ferestrei $W \geq 512$, toate aplicațiile științifice cu excepția la *GTC* au scorul localizării spațiale **1**, multe dintre aplicații apropiindu-se de acest scor chiar pentru ferestre $W \geq 64$.

- ❖ O serie de aplicații științifice (*Linpack*, *NAS CG* și *BT*) prezintă caracteristici ale localizării spațiale foarte apropiate unele față de altele.

- ❖ Asemănător cu aplicațiile științifice și cele două aplicații comerciale *SAP* și *TPC-C*, se comportă unitar, dar acestea prezintă cele mai mici scoruri ale localizării spațiale, chiar pentru ferestre de dimensiuni $W=1024$.

În figură 4.7. este prezentată cumulativ fracțiunea accesărilor memoriei aflate într-o fereastră $W=32$ ce au o distanță mai mică decât un anumit prag reprezentat de valorile de pe abscisă

Localizarea spațiala de date




Figura 4.7. Localizarea spațială a datelor. Această figură prezintă cumulativ fracțiunea accesărilor memoriei ce au o distanță mai mică decât un anumit prag considerând o fereastră $W=32$. Pentru a face mai clară reprezentarea datelor în grafic axa verticală începe la valoarea de 30% iar curba ce reprezintă aplicația *RandomAccess* nu este prezentată.

Analizând datele obținute se pot face câteva remarci:

- ❖ Așa cum este de așteptat cu excepția lui *RandomAccess* toate celelalte aplicații accesează repetat aceeași locație de memorie în fereastra considerată.

- ❖ Curba aferentă aplicației *FFT* prezintă o treaptă care poate fi explicată prin natura multi-scalară a acestui program de testare.

- ❖ Un caz interesant este cel al aplicației *NAS CG* ce prezintă o curbă a localizării spațiale în formă de „S”, având majoritatea accesărilor memoriei la distanțe relativ mici unele de altele. Această se întâmplă deoarece aplicația parcurge elementele unei matrici *sparse* (distribuite) iar *offset*-urile între accesărilor consecutive au în mod predominant, același ordin de mărime.

4.5.2.3. Considerațiuni globale asupra localizării datelor.

Localizarea accesărilor memoriei, pentru fiecare din aplicațiile studiate, atât din punct de vedere temporal, cât și din punct de vedere spațial, este prezentată în figura 2.8. În această figură pentru calculul scorurilor localizării spațiale s-a ales o fereastră de dimensiune $W=32$. Alegerea acestei dimensiuni s-a făcut pentru a fi posibilă compararea rezultatelor prezentate în teză, cu cele obținute de J. Weinberg, ș.a. (figura 2.9.), prezentate în [4.7].

Comparând cele două figuri se remarcă următoarele:

- ❖ Scorurile aplicațiilor *RandomAccess*, *STREAM* și *FFT* sunt echivalente și sunt conforme cu așteptările. Spre exemplu datorită naturii aleatorii a aplicației *RandomAccess*, atât scorurile localizării temporale, cât și a celei spațiale sunt aproximativ zero.

- ❖ În ambele situații scorul localizării spațiale a aplicației *STREAM* este foarte ridicat, pe când cel al localizării temporale este aproape „0”. Acest fapt dovedește faptul că aplicația nu refolosește datele pe care le accesează.

- ❖ Aplicațiile *Linpack* și *NAS CG* prezintă unele diferențe între studiul prezentat în această lucrare și cel prezentat în [4.7]. Versiunea aplicației *NAS CG* studiată în această lucrare prezintă o localizare temporală mai redusă, pe când scorurile localizării spațiale sunt aproximativ egale. Aceste diferențe pot fi datorate dimensiunilor diferite ale fișierelor de date de intrare, a densității diferite a acestora, precum și a diferențelor între versiunile compilatoarelor și a opțiunilor folosite în compilare.




Figura 4.8. Localizarea spațială și temporală de date: Figura prezintă pentru fiecare aplicație atât scorurile localizării temporale cât și cele ale localizării spațiale.




Figura 4.9. Reprezintă datele obținute de J.Weinberg [4.7] și este prezentată pentru a permite corelarea cu datele prezentate în Figura 2.8.

Din datele prezentate în figura 4.8. trebuie reținute următoarele:

➤ **O serie de benchmark-uri din suita HPC sunt modificate de proiectanții lor pentru a limita localizarea datelor în memorie atât în dimensiunea spațială cât și în cea temporală.**

➤ **În general aplicațiile de calcul intensiv reale se comportă mai asemănător cu aplicațiile comerciale în ceea ce privește localizarea datelor în memorie, decât cu benchmark-urile din suita HPC.**

4.5.3. Analiza memoriei cache.

În cele ce urmează se va extinde studiul localizărilor, spațiale și temporale, (care sunt independente de detaliile de configurare a ierarhiei de memorie) și se va examina comportarea diferitelor aplicații în corelație cu arhitectura memoriei *cache*.

Rezultatele prezentate în această secțiune au fost generate prin utilizarea unor simulatoare ale ierarhiei memoriei *cache*, ce funcționează în mod *trace-driven*. S-au luat în considerare două aspecte:

1) Sensibilitatea aplicațiilor la dimensiunea memoriei *cache*.

2) Sensibilitatea aplicațiilor la numărul de căi a memoriei *cache*

Prin „sensibilitatea unei aplicații” se înțelege modul în care indicatorii de performanță ai aplicației respective, reacționează la diferitele modificări arhitecturale; în cazul de față la creșterea dimensiunii memoriei *cache*.

4.5.3.1. Sensibilitatea aplicațiilor la dimensiunile memoriei *cache*.

Studiul efectuat a avut în vedere atât memoria *cache* de date cât și cea de instrucțiuni. În ambele cazuri a fost scoasă în evidență rata de *miss* într-o memorie cu mapare directă, de diferite dimensiuni, având liniile de 64B.

✓ Memoria Cache de date.

În Figura 4.10. este prezentată sensibilitatea fiecăreia dintre aplicațiile studiate, la dimensiunile memoriei *cache* de date.

Din analiza graficelor prezentate în figură, se constată că:

❖ o memorie mai mare de 2 MB, nu aduce îmbunătățiri în privința ratei de *miss*, în cazul nici uneia dintre aplicațiile studiate. Mai mult decât atât, majoritatea aplicațiilor studiate au o rată de *miss* mai mică de 6%, dacă se utilizează memorii cu dimensiunea egală, sau mai mare de 16 KB; singurele care fac

excepție sunt aplicațiile *STREAM* și *NAS CG*. În cazul acestor aplicații pentru a aduce rata *miss*-urilor sub 10%, este necesară o memorie *cache* de date de 512 MB.

❖ așa cum era de așteptat rata de *miss* a aplicației *RandomAccess* nu poate fi îmbunătățită oricât de mare ar fi memoria *cache* de date.

Rate miss in memoria cache de date




Figura 4.10. Sensibilitate aplicațiilor la dimensiunile memoriei cache de date: În această figură este prezentată sensibilitatea fiecărei aplicații la dimensiunile memoriei cache și reprezintă ratele de "miss" într-o memorie cu mapare directă de diferite dimensiuni având linii de 64B.

✓ Memoria cache de instrucțiuni

În figura 4.11. este prezentată sensibilitatea fiecărei aplicații la dimensiunile memoriei *cache* de instrucțiuni. Datele prezentate în figură dovedesc că:

❖ ratele de *miss* pentru toate aplicațiile studiate sunt foarte sensibile la creșterea memoriei *cache* de instrucțiuni fiind invers proporționale cu creșterea acesteia.

❖ datorită caracteristicilor ei aplicația comercială *TPC-C* prezintă ratele de *miss* cele mai ridicate. Această aplicație prezintă rate de *miss* relativ mari chiar pentru memorii *cache* de instrucțiuni de dimensiuni de 256 KB. Pentru a obține o rată de *miss* mai mică de 1% ar fi nevoie de o memorie *cache* de cel puțin 1MB.

❖ este interesant de asemenea de menționat faptul că atât aplicațiile *HPC Challenge* cât și cele *NAS Parallel Benchmarks* nu beneficiază de dimensiuni ale

memoriei *cache* mai mari de 16KB; ratele de *miss* într-o memorie de această dimensiune fiind neglijabile. Aceasta ne indică faptul că întregul executabil al acestor aplicații poate fi cuprins în 16KB.

Atât datele prezentate în figura 4.10. cât și cele prezentate în figura 4.11. oferă informații utile designer-ilor memoriei *cache* de date și respectiv de instrucțiuni, legate de modul de dimensionare a acestora.

De reținut în urma celor anterior prezentate sunt următoarele:

- **În cazul aplicațiilor științifice cât și a celor comerciale nu sunt necesare memorii cache de date cu dimensiuni mai mari de 2 MB.**
- **Cu privire la memoria cache de instrucțiuni se constată că o dimensiune de 256 KB este suficientă pentru toate aplicațiile științifice.**
- **Aplicațiile comerciale, dar mai ales TPC-C, pentru a rula cu o performanță corespunzătoare necesită o memorie cache de instrucțiuni de cel puțin 1MB.**




Figura 4.11. Sensibilitate aplicațiilor la dimensiunile memoriei *cache* de instrucțiuni: În figură este prezentată sensibilitatea fiecărei aplicații la dimensiunile memoriei *cache* și reprezintă ratele de "miss" într-o memorie cu mapare directă de diferite dimensiuni având liniile de 64B.

4.5.3.2. Sensibilitatea aplicațiilor la creșterea numărului de căi în memoria *cache*.

În figura 4.12 este prezentată sensibilitatea aplicațiilor la creșterea numărului de căi în memoria *cache* de date. Pentru acest studiu a fost aleasă o memorie de 64KB cu metoda de înlocuire a liniilor în *cache* de tip LRU.

Din analiza rezultatelor prezentate se poate concluziona că:

- ❖ majoritate aplicațiilor nu beneficiază de creșterea nivelului de asociativitate al memoriei *cache*, deoarece mărimea setului de date accesat de aceste aplicații este mai mare de 64 KB.

- ❖ aplicația *STREAM* nu beneficiază de creșterea nivelului de asociativitate datorită faptului că datele accesate umplu fiecare set al memoriei *cache* cu mapare directă, înlocuind astfel toate variabilele ce stochează indecșii de apelare a elementelor într-un loop, care eventual ar fi putut fi re-accesate în urma creșterii nivelului de asociativitate.

În afară de cazul prezentat au fost studiate și memorii *cache* de alte dimensiuni, între 16 KB și 128 KB fără ca rezultatele obținute să difere semnificativ.




Figura 4.12. Sensibilitatea aplicațiilor la creșterea numărului de căi în memoria *cache* de date: Această figură prezintă ratele de *miss* în memoria *cache* de date raportate la numărul total de instrucțiuni pentru o memorie *cache* de 64 KB. Pe abscisă este reprezentat gradul de asociativitate al memoriei *cache* pornind de la DM (grad de asociativitate 0, mapare directă) până la 32way (32 de căi).

Rate miss in memoria cache de instructiuni




Figura 4.13. Sensibilitatea aplicațiilor la creșterea numărului de căi în memoria cache de instrucțiuni: Această figură prezintă ratele de *miss* în memoria cache de date raportate la numărul total de instrucțiuni pentru o memorie cache de 64 KB. Pe abscisă este reprezentat gradul de asociativitate al memoriei cache pornind de la DM (grad de asociativitate 0, mapare directă) până la 32way (32 de căi).

În figura 4.13. este prezentată sensibilitatea aplicațiilor la creșterea numărului de căi în memoria cache de instrucțiuni, prezentându-se ratele de "miss" pentru o memorie cache de 64 KB când se crește numărul de căi, în condițiile prezentate deja, în cazul memoriei cache de date.

Deoarece din datele prezentate în figură rezultă că atât aplicațiile *HPC Challenge* cât și cele *NAS Parallel Benchmarks* nu beneficiază de dimensiuni ale memoriei cache mai mari de 16KB; ratele de *miss* în memoria de 64KB studiată sunt neglijabile, aplicațiile fiind astfel complet insensibile la creșterea numărului de căi în memoria cache. Dintre celelalte aplicații, aplicațiile comerciale *TPC-C* și *SAP* prezintă o sensibilitate foarte redusă la creșterea numărului de căi. Singură aplicația *GTC* prezintă o sensibilitate ridicată, rata de *miss* scăzând semnificativ pentru memorii cu până la 8 căi, situație în care ajunge ne semnificativă.

Referitor la datele prezentate mai sus se pot trage următoarele concluzii cu caracter general:

➤ **În cazul studiat atât pentru aplicațiile științifice cât și pentru cele comerciale complexitatea arhitecturală asociată cu creșterea**

numărului de căi în memoria cache de date nu este justificată, creșterea acestui număr pentru o memorie cache de 64KB neaducând nici un beneficiu semnificativ.

➤ **Aplicațiile comerciale și un mare număr de aplicații științifice sintetice nu manifestă o sensibilitate ridicată la creșterea numărului de căi în memoria cache de instrucțiuni, singura care face excepție este aplicația științifică reală GTC.**

4.5.3.3. Nivelul de utilizare al aceluiași set de date într-un mediu multiprocesor.

În aplicațiile paralele, efectele rezultate de traficul generat pentru a menține operațiunile de accesare a memoriei coerente, sunt tot atât de importante din punct de vedere al performanței ca și *miss*-urile *compulsory* (datele nu sunt în *cache*), *capacity* (datele au fost înlocuite datorită dimensiunii limitate ale memoriei *cache*) și *cofflict* (datele au fost înlocuite în memoria *cache* deoarece s-au suprapus cu date ce au fost accesate mai recent). Efectele acestor tipuri de *miss*-uri au fost studiate în paragrafele anterioare.

Pentru a evidenția efectele ce apar în memoria *cache* cauzate de rularea în paralel pe mai multe procesoare a aplicațiilor studiate, au fost rulate versiunile paralele (*OpenMP*) a fiecăreia dintre acestea, într-un simulator multi-procesor al memoriei *cache*. Configurația simulatorului este prezentată în Tabelul 4.1.

Parametru	Configurație
Memorie cache instrucțiuni L1 (nivelul 1)	32KB, 4 căi, 64B linii, PLRU
Memorie cache date L1 (nivelul 1)	32KB, 4 căi, 64B linii, PLRU, WT, nWA
Memorie cache L2, date și instr. (nivelul 2)	2MB, 8 căi, 64B linii, PLRU, WB, WA, include conținutul memoriei de date L1
Protocol ordonare accese memorie	MESI

Tabelul 4.1. Configurația simulatorului ierarhiei de memorie *cache*, a sistemului multiprocesor studiat.

Figura 4.14. prezintă *miss*-urile în nivelul doi (L2) al memoriei *cache* raportat la numărul total de instrucțiuni executate pentru fiecare aplicație.




Figura 4.14. Distribuția *miss*-urilor în memoria *cache*. Figura prezintă *miss*-urile în nivelul 2 al memoriei *cache* raportat la numărul total de instrucțiuni executate pentru fiecare aplicație.

Figura 4.15. prezintă aceleași date ca și figura 4.14., dar *miss*-urile sunt împărțite în mai multe categorii, de sus în jos, după cum urmează:

- *miss*-uri a căror date nu sunt prezente în nici o memorie *cache* a unui alt procesor, motiv pentru care trebuie deservite de către memoria principală. Pot fi cauzate de o instrucțiune de scriere, citire sau precitare.
- *miss*-uri a căror date sunt prezente în una sau mai multe memorii *cache*, fără ca să fi fost rescrise de unul dintre procesoare. Pot fi cauzate de o instrucțiune de scriere, citire sau precitare. Aceste date, în funcție de implementare, pot fi achiziționate printr-un transfer între memoriile *cache*, sau pot fi deservite de către memoria principală.
- *miss*-uri a căror date sunt prezente în memoria *cache* a unui alt procesor și pe care acesta le-a rescris. Poate fi cauzat de o instrucțiune de scriere, citire sau precitare. Aceste date pot fi achiziționate numai printr-un transfer între memoriile *cache*.

Intercomunicare între memoriile cache L2




Figura 4.15. Distribuția *miss*-urilor în memoria *cache* în procente: Această figură prezintă aceleași date ca și Figura 11, diferența constând în faptul că fiecare categorie este prezentată ca o fracțiune a *miss*-rilor în memoria *cache* de la nivelul 2 (L2), pentru fiecare aplicație.

Analizând rezultatele prezentate în cele două figuri se pot face următoarele observații:

- ❖ Aplicațiile *RandomAccess* și *STREAM* având în vedere caracteristicile lor generează cel mai mare număr de *miss*-uri, deservite de către memoria principală.

- ❖ Versiunile paralele ale programelor științifice sintetice *FFT*, *NAB* cât și cele reale *GTC* prezintă același comportament în ceea ce privește modul de accesare al datelor comune. Majoritatea datelor din memorie fiind accesate de către fiecare *thread* soft în parte.

- ❖ Aplicațiile *FFT* și *NAB* prezintă un nivel ridicat de comunicare între *thread*-uri atât prin instrucțiuni de citire cât și de scriere a datelor comune. Spre deosebire de acestea, *GTC* accesează datele comune doar prin instrucțiuni de citire. Datele comune în cazul acestei aplicații sunt reprezentate de constante ce sunt accesate de toate *thread*-urile soft.

- ❖ Aplicațiile *LSDyna*, *RandomAccess*, *STREAM* și *NAS CG* prezintă același comportament, majoritatea *miss*-urilor fiind cauzate de accesări a datelor private.

- ❖ Între toate aplicațiile studiate *SAP* cauzează numărul cel mai mare de *miss*-uri de instrucțiuni deservite de memoria principală.

❖ Cu toate că *miss*-urile cauzate de accesări a datelor comune sunt în număr mai mare decât a multor aplicații științifice, majoritatea *miss*-urilor cauzate de cele două aplicații comerciale sunt cauzate de accesări a datelor private.

4.5.4. Precitirea datelor.

Dat fiind faptul că viteza de execuție a aplicațiilor științifice (*HPC*) este guvernată în mare măsură de timpul necesar deservirii *miss*-urilor în memoria *cache* și de abilitatea de a aduce datele în nivelurile rapide ale acesteia, cât mai apropiate de procesor, instrucțiunile de precitare date au un impact semnificativ asupra creșterii vitezei de execuție.

Tabelul 4.2. prezintă creșterea performanței fiecărei aplicații studiate când instrucțiunile de precitare sunt activate. Studiul a fost realizat prin activarea/dezactivarea mecanismului de precitare, într-un sistem *hardware* de referință.

Aplicația	CPI fără precitare	CPI cu precitare	Imbunătățire [%]
<i>Linpack</i>	1.07	0.47	126.25 %
<i>FFT</i>	1.15	1.10	4.94 %
<i>NAB</i>	4.99	1.62	207.39 %
<i>RandomAccess</i>	11.01	11.01	0.00 %
<i>STREAM</i>	9.58	3.38	183.37 %
<i>NAS CG</i>	6.52	2.45	166.12 %
<i>NAS BT</i>	0.92	0.84	9.41 %
<i>GTC</i>	1.15	1.15	0 %
<i>LS Dyna</i>	8.09	2.70	199.44 %

Tabelul 4.2. Efectul precitirii datelor asupra performanței diferitelor aplicații.

Datele prezentate în tabel indică faptul că în cazul utilizării mecanismelor de precitare, aplicațiile ce accesează datele în mod regulat, predictibil, cum este de exemplu aplicația *STREAM*, ating niveluri de performanță îmbunătățite de aproximativ două ori, iar aplicațiile ce accesează datele aleatoriu, cum este de exemplu *RandomAccess* nu prezintă nici o creștere a vitezei de execuție.

Se pot face de asemenea următoarele remarci:

- ❖ Aplicația *GTC* nu beneficiază aproape de loc de instrucțiunile de precizie datorită modului neregulat, imprecizibil și suficient de complex, în care accesează datele din memorie. Din această cauză în această aplicație nu există aproape de loc instrucțiuni de precizie introduse de compilator.

- ❖ Lipsa de îmbunătățire a vitezei de execuție a aplicației *FFT* se datorează faptului că fișierul de date de intrare a fost suficient de mic astfel încât a putut fi încadrat în întregime în memoria *cache*, făcând astfel mecanismul de precizie irelevant.

- ❖ Aplicațiile *LS Dyna*, *Linpack*, *NAS CG* și *NAB* sunt aplicații de algebră liniară iar rezultatele obținute relevă faptul că acestea beneficiază din plin de pe urma mecanismului de precizie, datorită modului regulat și predictibil în care accesează memoria.

4.6. Concluzii.

În acest capitol a fost prezentată în detaliu caracterizarea unui set semnificativ de aplicații științifice, ce acoperă spațiul programelor de calcul matematic intensiv. Pe lângă acestea, pentru a extinde spațiul de analiză au fost caracterizate și două aplicații comerciale. Au fost prezentate rezultate pentru o gamă variată de studii ce includ, localizarea accesărilor memoriei, sensibilitatea aplicațiilor la dimensiunile și structura memoriei cache, distribuția intercomunicărilor de date și impactul preciziei datelor asupra performanței.

Tehnicile utilizate pentru obținerea datelor sunt acceptate și folosite pe scară largă în industrie. Contribuția principală a acestei lucrări este faptul că s-au aplicat un spectru larg de tehnici de caracterizare, atât aplicațiilor din spectrul *HPC*, cât și celor din spectrul aplicațiilor comerciale. Generarea datelor obținute necesită un efort mare și o infrastructură extrem de elaborată, mai ales în ceea ce privește aplicațiile *TPC-C* și *SAP* pentru care este extrem de dificil studiul unei variante reprezentative a acestor aplicații.

Observațiile cele mai importante sunt următoarele:

a. Marea parte a aplicațiilor din spectrul științific conțin o componentă importantă de instrucțiuni ce operează cu întregi. Aceasta sugerează faptul că evaluarea performanței acestui tip de aplicații doar pe baza eficienței procesării instrucțiunilor în virgulă mobilă nu este reprezentativă pentru măsurarea performanței aplicațiilor aflate în acest spațiu.

b. Pentru aplicațiile de testare, localizarea accesării memoriei este conform așteptărilor, dar este surprinzător faptul ca o serie de aplicații din spectrul HPC au proprietăți similare cu aplicațiile comerciale, atât *NAB* cât și *GTC* numărându-se printre ele.

c. Studiile efectuate pentru evaluarea modului în care aplicațiile științifice, utilizează memoria *cache*, studiul distribuirii intercomunicării de date, beneficiul utilizării mecanismului de precizie, relevă poate cea mai importantă contribuție a acestui capitol și anume faptul că caracteristicile aplicațiilor din domeniul științific sunt foarte diverse. În concluzie nu se poate afirma că un program sau un grup de programe reprezintă pe deplin spațiul acestui tip de aplicații *software*. Din această cauză pentru luarea deciziilor de design arhitectural a noilor sisteme *hardware*, este imperativă analizarea unui spectru larg al acestor aplicații.

Contribuții:

1. Realizarea unui studiu substanțial și sistematic privind colectarea de date de performanță pentru un spectru larg de aplicații care implică un regim computațional greu, care își aduce contribuția la înțelegerea modului de comportare al aplicațiilor computaționale și punerea acestor date la dispoziția comunității implicate în proiectarea microprocesorilor.

2. Efectuarea unei comparații între modul de rulare al aplicațiilor din domeniul științific și cele din domeniul comercial.

3. Evidențierea faptului că contrar accepțiunii generale unitatea de măsură MFLOPS nu este suficientă pentru a evalua performanța aplicațiilor de calcul numeric intensiv.

4. Studiul efectelor *prefetch* (mecanismelor de precizie a datelor) asupra performanței în execuție a diverselor aplicații, lucru care până acum, în literatura de specialitate, nu s-a bucurat de o atenție deosebită. În urma studiului prezent a

rezultat faptul că o serie mare de aplicații științifice în special cele de algebră liniară beneficiază din plin de mecanismele de precitare.

5. Evidențierea faptului că în cazul aplicațiilor științifice, spre deosebire de cele comerciale nu se pot trage concluzii asupra comportamentului de grup al acestor aplicații pe baza rezultatelor obținute analizând numai comportamentul unora dintre ele.

Contribuția personală în realizarea acestui studiu a constat în:

- inițierea și coordonarea studiului prezentat;
- generarea și validarea fișierelor *trace* care au stat la baza obținerii tuturor datelor experimentale prezentate;
- generarea datelor și proiectarea metodologiei de validare între *hardware*-ul existent și datele obținute din fișierelor *trace*, având ca referință rata de *miss* în memoria L2 *cache* și distribuția instrucțiunilor.
- am contribuit conceptual la proiectarea modulelor ce execută analiza localizării temporale și spațiale a accesării locațiilor de memorie.
- am proiectat și implementat mecanismul necesar studiului efectelor structurii de precitare a datelor asupra performanței aplicațiilor științifice și am obținut datele experimentale.
- am contribuit la analizarea întregului set de date experimentale și la extragerea concluziilor.

5. Tehnici de îmbunătățire a performanței procesoarelor superscalar – stadiu actual.

5.1. Bazele modului de procesare *out-of-order*.

Microprocesoarele actuale au încorporat în decursul timpului un întreg șir de concepte, idei, invenții, inovații și îmbunătățiri, fiecare nouă achiziție reprezentând un câștig mai mare sau mai mic, din punctul de vedere al îmbunătățirii performanței acestora.

Din punctul de vedere al procesării instrucțiunilor se disting două moduri principale: procesarea *in-order* și procesarea *out-of-order*. Istoric vorbind, primul mod de execuție al instrucțiunilor, a fost cel *in-order* sau modelul secvențial. Cu toate că din punct de vedere cronologic a fost primul mod de execuție el este utilizat chiar și la ora actuală de o serie de microprocesoare moderne cum ar fi microprocesorul Niagara realizat de firma Sun Microsystems [5.1]. Acest procesor face parte din familia CMT (*Chip Multi Threaded*). Această familie de procesoare se caracterizează prin încorporarea mai multor unități de calcul în aria microprocesorului, fiecare unitate fiind capabilă să execute în paralel unul sau mai multe *thread*-uri soft. Pentru acest tip de procesoare performanța se reflectă în volumul de muncă efectuat în fiecare unitate de timp și nu în viteza de execuție a unui singur *thread* soft.

Modul secvențial de execuție al unui program, implică existența unui *program counter* (PC), pe care procesorul îl folosește pentru a citi instrucțiunile din memorie și a le lansa în execuție. În timpul procesului de execuție sunt efectuate operații de citire sau scriere date din/sau în memorie, sau se operează asupra regiștrilor microprocesorului. După finalizarea execuției și modificarea stării logice, sau arhitecturale a procesorului, cu rezultatul instrucțiunii procesate, urmează lansarea în execuție a instrucțiunii următoare.

În principiu un microprocesor *in-order* execută deci rând pe rând instrucțiunile în ordinea secvențială în care acestea se află în program. Acest mod de execuție poate fi modificat însă de instrucțiunile de salt, *branch* sau *jump*, care direcționează execuția programului către o instrucțiune, alta decât cea care urmează în ordinea secvențială.

În cazul apariției acestui gen de instrucțiuni, sau ori de câte ori execuția programului este perturbată datorită unui eveniment extern sau intern, ca de exemplu o întrerupere sau un *overflow*, pentru păstrarea unei execuții corecte, trebuie menținută starea logică a procesorului, din momentul apariției aceluși eveniment. Prin starea logică a procesorului se înțelege setul de valori existente la un moment dat în: regiștrii de uz general, registrul care stochează PC-ul și alți regiștrii cu funcții speciale. Păstrarea stării logice a procesorului în momentul apariției întreruperii este importantă pentru că, după execuția rutinei de rezolvare a întreruperii, procesorul să poată relua procesarea cu instrucțiunea a cărei execuție a fost întreruptă, pornind exact din starea în care a fost înainte de apariția perturbării.

Una dintre cele mai importante achiziții în domeniul construcției de microprocesoare a fost tehnologia *pipeline* [5.2];[5.3]. Un *pipeline* poate fi comparat cu o linie de asamblare, instrucțiunile fiind procesate în etape în fiecare etapă executând-se doar o mică parte din total. Rezultatele obținute în urma procesării într-o anumită etapă a *pipeline*-ului servesc ca date de intrare pentru etapa imediat următoare. La un moment dat în *pipeline* sunt prezente mai multe instrucțiuni în diverse faze de execuție. În tehnologia originală de implementare a *pipeline*-lui, doar o singură instrucțiune este citită într-un interval de *clock*.

Tehnologia *pipeline* într-o formă îmbunătățită este implementată și în prezent în procesoarele moderne. La sfârșitul anilor '80 au început să apară microprocesoarele superscalar care se caracterizează prin capacitatea de a iniția instrucțiuni multiple, pe durata unei perioade de *clock* și să le execute în paralel, folosind multiple *pipeline*-uri [5.4], [5.5].

Bariera inițierii unei singure instrucțiuni într-un ciclu de ceas a fost astfel depășită odată cu implementarea noii tehnologii, iar începând cu anii 90 metoda superscalar a ramas standardul în proiectarea microprocesoarelor performante.

Odată cu apariția microprocesoarelor superscalar s-a renunțat la modul secvențial de procesare a instrucțiunilor și s-a adoptat așa numitul mod de execuție *out-of-order*, cu deosebite avantaje în privința performanței.

Pentru a obține o performanță înaltă procesoarele superscalar (deoarece mai multe instrucțiuni sunt executate în paralel), deviază puternic de la modul secvențial de execuție. Astfel, programul în sine oferă informație doar asupra instrucțiunilor ce trebuie executate și nu asupra modului în care acestea urmează a fi de fapt executate. În execuția unui program procesorul superscalar pornește de la varianta secvențială a acestuia, elimină părțile inutile de secvențialitate, transformându-l într-un model paralel, pe care îl execută păstrând totuși în exterior aparența a unei execuții secvențiale.

La baza execuției în paralel a instrucțiunilor stă identificarea și exploatarea așa numitului *Instruction Level Parallelism* (ILP) care este de fapt o măsură a numărului de instrucțiuni dintr-un program ce pot fi executate în paralel [5.6].

În vederea exploatării eficiente a ILP-ului, procesoarele superscalar conțin mai multe unități de execuție și încearcă să lanseze în execuție câte o nouă instrucțiune în fiecare interval de *clock*. Una din problemele care apar în acest caz este aceea că execuția corectă a programului cere ca fiecare instrucțiune să aștepte până ce instrucțiunea premergătoare și-a încheiat execuția. Din aceasta cauză pentru a putea executa instrucțiuni în paralel, microprocesorul superscalar în momentul în care lansează în execuție o instrucțiune trebuie să cunoască instrucțiunile de care aceasta este dependentă. Mai precis trebuie să cunoască instrucțiunile ce urmează să producă operanzii ce vor fi citați de instrucțiunea în cauză, instrucțiuni care se pot afla în una din următoarele situații: sunt deja în faza de execuție, sau au fost distribuite unităților de execuție, dar așteaptă finalizarea execuției unor instrucțiuni premergătoare.

Instrucțiunile ce sunt independente de instrucțiuni premergătoare pot fi lansate în execuție în orice ordine urmând a fi retrase din execuție în ordinea secvențială în care apar în program. Microprocesoarele și compilatoarele moderne utilizează o serie de tehnici sofisticate, cu scopul de a mări și exploata la cel mai înalt nivel gradul de paralelism al instrucțiunilor. Din categoria instrucțiunilor ce pot fi executate în paralel fac parte instrucțiunile de citire sau scriere din memorie, instrucțiunile ce operează cu întregi precum și instrucțiunile ce operează cu operanzi reali. Dificultățile în procesare apar în cazul instrucțiunilor condiționale *branch* sau *jump*, instrucțiuni ce nu pot fi executate în paralel, datorită dependențelor dintre acestea și instrucțiunile ce depind de rezultatul acestora.

În principiu pentru procesarea în paralel a instrucțiunilor un microprocesor *out-of-order* trebuie să aibă capacitatea de a citi și/sau a decodifica mai multe instrucțiuni în același interval de ceas. După ce au fost citite din memoria *cache* de instrucțiuni, instrucțiunile sunt separate; singurele conexiuni între ele rămânând dependențele de date. Execuția lor se face cu un minimum de restricții ce țin mai ales de ordinea în care au fost citite. În timpul procesării instrucțiunilor, procesorul menține suficientă informație despre ordinea secvențială a acestora, încât să poată fi reșezate în această ordine înainte de a modifica starea logică a *chip*-ului, în vederea implementării întreruperilor precise [5.7].

Principalii factori limitatori ai ILP-ului, cu efect negativ asupra performanței microprocesorului, sunt dependențele de date și cele de control, precum și *miss*-urile în memoria *cache*. Pentru execuția instrucțiunilor în paralel arhitectura microprocesorului trebuie să fie dotată cu mijloace *hardware* care să aibă disponibilități pentru:

- determinarea și rezolvarea dependențelor între instrucțiuni;
- strategii de determinare a momentului în care o instrucțiune este pregătită pentru a fi executată;
- tehnici de a transmite date de la o operație la alta.

5.2. Dependențele de date și control. [5.8]

a) Dependențele de control identifică relațiile ce se stabilesc între instrucțiunile condiționale de salt (*branch*, *jump*, etc.) și instrucțiunile a căror execuție depinde de direcția în care se va îndrepta execuția, ca urmare a rezolvării instrucțiunilor de control.

Instrucțiunile existente în blocurile primare conferă un anumit nivel de paralelism, deoarece în limitele acestor blocuri nu există dependențe de control. Pentru obținerea unui nivel și mai ridicat al ILP-ului, trebuie rezolvate însă problemele care sunt determinate de instrucțiunile condiționale *branch* sau *jump*.

Una dintre metodele folosite pentru a soluționa această problemă este utilizarea predictoarelor [5.9], [5.10], al căror rol este prezicerea rezultatului unei instrucțiuni condiționale înainte ca acesta să fie disponibil, ca urmare a execuției acestei instrucțiuni. În acest fel procesorul este direcționat, în mod speculativ, spre

a citi și executa instrucțiunile din direcția prezisă. În cazul în care predicția se dovedește a fi corectă, instrucțiunile devin nespeculative și pot să modifice starea logică a procesorului, ca oricare altă instrucțiune obișnuită. În caz contrar trebuie luate măsuri pentru anularea efectului produs de instrucțiunile executate speculativ și de a nu permite ca starea procesorului să fie modificată de rezultatul acestora.

b). Dependentele de date reprezintă relațiile ce se stabilesc între instrucțiunile a căror execuție depinde de disponibilizarea rezultatelor unor instrucțiuni anterioare. La fel ca și dependențele de control și cele de date reprezintă un factor ce limitează posibilitatea de procesare în paralel a instrucțiunilor. În cazul în care multiple instrucțiuni accesează același mediu de stocare, acțiune numită **hazard**, este necesară parcurgerea unor etape menite să dea siguranță că accesarea mediului de stocare este făcută în ordinea corectă. Asemeni soluției adoptate în cazul rezolvării dependențelor de control și pentru rezolvarea dependențelor de date se poate recurge la predictoare de valori asemeni celui prezentat în [5.11].

Se disting două tipuri de dependențe de date [5.3]:

b.1. naturale,

b.2. artificiale.

b.1. Dependentele naturale, sunt cele existente în versiunea secvențială de execuție a programului și sunt numite *true dependencies* sau citit după scris (**RAW**). Pentru rezolvarea acestui tip de dependență trebuie ca instrucțiunea consumator (aflată la un moment de timp mai îndepărtat) să citească mediul de stocare comun, numai după ce instrucțiunea producător (aflată la un moment de timp mai apropiat) și-a scris rezultatul în mediul de stocare.

b.2. Dependente artificiale (hazarduri), acest tip de dependențe rezultă ca urmare a execuției nesecvențiale a programului, de către procesorul *out-of-order*. Sunt două tipuri de asemenea hazarduri: scris după citit (**WAR**) sau scris după scris (**WAW**).

- Hazardul **WAR** apare când o instrucțiune trebuie să-și scrie rezultatul într-un mediu de stocare, dar trebuie să aștepte ca instrucțiunile precedente, care trebuie să citească valoarea existentă

În mediul de stocare la un moment de timp anterior, să facă acest lucru.

- Hazardul **WAW** apare când multiple instrucțiuni modifică același mediu de stocare, condiția unei procesări corecte cere ca această modificare să se facă, în ordine cronologică.

Cele trei tipuri de hazarduri sunt exemplificate cu ajutorul setului de instrucțiuni prezentat în figura 5.1.




Figura 5.1 Exemplu de hazarduri de date care implică regiștrii.

Prima instrucțiune **add** produce o anumită valoare în registrul „r2” care apoi este folosită atât de instrucțiunea **lw** cât și de cel de-al doilea **add**. Aceasta constituie un hazard de tip RAW, deoarece atât **lw**-ul cât și al doilea **add** trebuie să aștepte până când prima instrucțiune **add** scrie registrul „r2”.

Între prima și a doua instrucțiune **add** se crează un hazard de tip WAW, deoarece ambele instrucțiuni scriu același registru „r2”. O execuție dinamică, corectă a acestui set de instrucțiuni, trebuie să asigure ca primul **add** să fie executat după cel de-al doilea.

Între primul **lw** și **add**-ul care îl urmează, se creează un *hazard* de tip WAR deoarece **lw** trebuie să citească valoarea stocată în memorie la adresa specificată de registrul „r2”, înainte ca **add**-ul să-și salveze rezultatul în „r2”.

5.3. Unele măsuri pentru îmbunătățirea performanței microprocesorului, specifice diverselor faze de procesare a instrucțiunilor.

Etapile principale de procesare a unei instrucțiuni sunt [5.3]:

- a. citirea instrucțiunilor;
- b. decodificarea;
- c. distribuirea și execuția;
- d. operațiile cu memoria;
- e. retragerea din execuție.

a. **Etapă de citire a instrucțiunilor;** are rolul de a furniza un șir continuu de instrucțiuni etapelor următoare ale *pipeline*-ului. Pentru aceasta, majoritatea microprocesoarelor conțin o memorie *cache*, în care sunt stocate instrucțiunile cele mai recent folosite [5.12]. Procesorul folosește PC-ul pentru a cauta dacă instrucțiunea care urmează să o execute, este prezentă în una dintre liniile acestei memorii rapide. În cazul în care ea este prezentă, spunem că avem un *hit* în *cache*, în caz contrar spunem că avem un *miss* și ca urmare linia care conține instrucțiunea este adusă în memoria *cache* din memoria principală.

În cazul tipic de funcționare, instrucțiunile sunt citite din memoria *cache* de la adresa rezultată din PC-ul precedent, plus numărul de instrucțiuni citite în perioada de *clock* precedentă. În cazul unei instrucțiuni de control (*branch*) însă, în urma unui proces de redirecționare, instrucțiunea ce urmează a fi executată este furnizată de ținta acesteia.

Procesul de rezolvare a unei instrucțiuni de control (*branch*) poate fi separat în următoarele etape:

- identificarea instrucțiunilor de control;
- calcularea țintei instrucțiunii de control;

- determinarea direcției instrucțiunii de control (adevărat sau fals);
- transferarea controlului prin redirectionarea citirii instrucțiunilor în cazul în care condiția instrucțiunii de control se dovedește a fi adevărată.

Datorită întârzierilor ce apar în timpul acestui proces de redirectionare, existența unui mecanism de rezolvare rapidă a instrucțiunilor de control este critică pentru obținerea unei execuții performante. Din acest motiv procesoarele moderne utilizează mecanisme speculative denumite *predictoare* pentru prezicerea direcției și țintei instrucțiunilor de *branch*. Pentru a asigura un flux continuu de instrucțiuni în *pipeline*, aceste predictoare acționează încă din etapa de citire din memorie a instrucțiunilor.

Din păcate utilizarea unor astfel de mecanisme poate avea efecte negative asupra performanței deoarece de multe ori speculațiile se dovedesc a fi false. În aceste condiții pentru a asigura o execuție corectă a programului trebuie să se prevadă mecanisme de revenire, care în cele mai multe cazuri afectează negativ viteza de execuție a procesorului.

În ceea ce privește instrucțiunile de control se identifică două direcții ce pot fi atacate pentru a îmbunătăți performanța în execuție a acestora:

1. Reducerea timpului pierdut în cazul unei predicții greșite.

Pentru reducerea timpului pierdut în cazul unei predicții greșite, procesoarele moderne utilizează o serie de tehnici ca de exemplu:

- utilizarea unui *pipeline* mai scurt,
- utilizarea unei memorii *trace cache* [5.13] în care sunt stocate informații dinamice despre calea urmată în urma execuției programului,
- adăugarea unor blocuri *hardware* ce permit executarea atât a instrucțiunilor de pe direcția FALS, cât și a celor de pe direcția ADEVARAT a instrucțiunii de *branch*.

2. Reducerea numărului de predicții greșite.

În cazul procesoarelor actuale reducerea numărului de predicții greșite ale instrucțiunilor de control, se realizează prin mecanisme sofisticate de creștere a acurateții predictoarelor, precum și prin găsirea unor metode de reducere a

„*timpului de învățare*” a acestuia. (Prin „timp de învățare” înțelegând timpul în care odată cu efectuarea unui număr de instrucțiuni condiționale predicțiile devin tot mai precise.) În acest sens una din soluții este utilizarea unui predictor hibrid, cu două niveluri [5.10]. Durata de învățare a nivelului unu este mai scurtă, el fiind capabil să genereze o rată de succes destul de bună într-un timp foarte scurt. Pentru nivelul doi „durata de învățare” este mai mare, dar și acuratețea predicțiilor este mai bună).

b. Etapa de decodificare; are rolul de a identifica instrucțiunile în funcție de codul fiecăreia. Pe parcursul acestei etape instrucțiunile sunt extrase din *buffer*-ele de citire, sunt analizate și li se stabilesc legăturile de dependență reale de tip (RAW), după care sunt rezolvate dependențele artificiale de tip (WAR sau WAW), cauzate de re folosirea regiștrilor generali. După efectuarea acestei operații, instrucțiunile sunt distribuite în *buffer*-ele asociate cu unitățile de execuție pentru a fi procesate la un moment ulterior, în funcție de tipul fiecărei instrucțiuni.

Rezultatul decodificării instrucțiunilor este un set de biți, care specifică următoarele informații despre instrucțiunea în cauză:

- operația ce trebuie executată,
- identificatorii mediilor de stocare unde se găsesc operanzii ce trebuiesc citați,
- locul unde va fi stocat rezultatul instrucțiunii.

c. Etapa de distribuire și execuție; are rolul de a determina, care dintre instrucțiuni sunt pregătite pentru a fi lansate în execuție. Ideal ar fi ca o instrucțiune să fie gata de execuție imediat ce operanzii sursă devin disponibili. Lucrul acesta însă nu este întodeauna posibil, deoarece lansarea în execuție depinde în mare parte și de disponibilitatea unităților de execuție, de porturile fișierului de regiștrii și de interconexiuni. Odată ce toate interdependențele de date au fost rezolvate și unitatea de execuție destinată acestui tip de instrucțiune este liberă, instrucțiunea este lansată în execuție. Execuția în sine se efectuează în funcție de disponibilizarea valorilor operanzilor citați de fiecare instrucțiune în parte și nu de ordinea în care ele au fost citite din memorie. Această caracteristică

importantă, prezentă în cele mai multe implementări superscalar, este cunoscută ca *dynamic instruction scheduling* [5.14], [5.15].

d. Etapa de accesare a locațiilor de memorie; este o etapă importantă deoarece viteza cu care instrucțiunile de accesare a memoriei sunt procesate, în cazul procesoarelor *out-of-order* are o influență decisivă asupra performanței, motiv pentru care trebuie să i se acorde o atenție deosebită.

Pentru a reduce timpul de accesare a memoriei, aceasta este organizată în ierarhii. În acest fel majoritatea cererilor de date sunt deservite de blocurile de memorie aflate la nivelele inferioare ale ierarhiei, care sunt mai rapide, doar o mică parte urmând a fi deservite de memoria principală care este mai lentă. La ora actuală aproape toate procesoarele moderne conțin mai multe niveluri de memorie rapidă (*cache*) pentru stocarea datelor, de exemplu: o memorie primară foarte rapidă și o memorie secundară ceva mai lentă. Memoriile *cache* în cazul procesoarelor moderne fac parte integrantă din *chip*, reducându-se astfel timpul de access al acestora.

Spre deosebire de instrucțiunile aritmetice (ALU), pentru care este posibilă identificarea încă în faza de decodificare a regiștrilor ce vor fi accesați de o anumită instrucțiune, pentru instrucțiunile de accesare a memoriei este posibilă identificarea locațiilor de memorie ce vor fi accesate, numai după parcurgerea fazei de execuție.

Determinarea adresei locației de memorie ce urmează a fi accesată, necesită o operație de adunare ce este de obicei efectuată între doi operanzi întregi. Pentru aceasta, instrucțiunile de accesare a memoriei sunt distribuite, în faza de execuție a *pipeline*-ului, unităților aritmetice ce efectuează operația de adunare necesară determinării adresei locației de memorie, ce urmează a fi citită sau scrisă. Urmează apoi faza de translație a adresei, din adresa virtuală (generată de procesor) în adresa fizică, utilizată pentru accesarea memoriei. Pentru urgentarea efectuării acestei operații procesoarele moderne utilizează un fel de memorie *cache* denumită TLB (*translation lookaside buffer*) [5.16]. Odată ce adresa fizică a locației de memorie ce urmează a fi accesată a fost obținută în urma translației, instrucțiunea poate fi trimisă spre procesare memoriei.

Trebuie subliniat faptul că deși fazele de translație și cea de accesare a memoriei par a fi parcurse în serie, în multe tipuri de procesoare superscalar aceste operații sunt efectuate de fapt în paralel. Accesarea primului nivel de memorie *cache*

este efectuat în paralel cu accesarea TLB-ului, iar adresa rezultată în urma translației este folosită pentru a o compara cu *tag*-urile stocate în *cache*, determinându-se în felul acesta dacă accesul a fost *hit* sau *miss*.

Mai multe instrucțiuni de accesare a memoriei pot fi executate în paralel și procesate nesevențial, dacă hazardurile de date au fost eliminate și se păstrează semantica execuției. Procesoarele moderne dispun de o serie de mecanisme ce permit executarea instrucțiunilor de citire și scriere în memorie, în afara ordinii în care acestea apar în program. Pentru aceasta se utilizează *buffer*-ul instrucțiunilor de scriere în memorie. Acest *buffer* stochează temporar adresele locațiilor de memorie ce urmează a fi accesate, împreună cu datele ce vor fi scrise la adresele respective de instrucțiunile în cauză, până când instrucțiunile de scriere sunt retrase din execuție. Un astfel de mecanism asigură posibilitățile de transfer a datelor din *buffer* între o instrucțiune de scriere ce nu a fost încă retrasă din execuție și o instrucțiune de citire executată cronologic mai târziu, instrucțiune care urmează să acceseze aceeași locație de memorie. În acest fel instrucțiunea de citire urmează să citească din *buffer* datele corecte și nu cele neactualizate încă din memorie.

Pentru o procesare performantă este imperios necesar ca instrucțiunile de citire să fie executate cât mai rapid, chiar în afara ordinii secvențiale. O execuție de asemenea manieră poate conduce la rezultate incorecte atunci când există instrucțiuni de scriere ce au fost executate la momente cronologic anterioare ce accesează aceeași locație de memorie ca și instrucțiunea de citire și care nu și-au scris încă datele în memorie. Pentru a evita astfel de situații, înainte ca o instrucțiune de citire să fie lasată să acceseze memoria, *buffer*-ul de instrucțiuni de scriere este scanat pentru a verifica dacă conține instrucțiuni nerezolvate, adică fie că nu au calculată adresa locației de memorie ce o vor accesa, fie urmează să acceseze aceeași adresă cu instrucțiunea de citire.

Unele procesoare *out-of-order* moderne implementează în plus și un mecanism de prezicere al cărui scop este acela de a preciza faptul că o instrucțiune de citire accesează aceeași locație de memorie cu o instrucțiune de scriere, înainte ca adresele celor două instrucțiuni să fie cunoscute. Prezicerea se face în mod speculativ și din această cauză este nevoie de un mecanism de revenire în cazul unei erori [5.17].

În figura 5.2 este prezentată logica de detectare a hazardurilor de memorie.




Figura 5.2. Logica de detectare a hazardurilor de memorie. Adresele instrucțiunilor de citire sunt comparate cu cele ale instrucțiunilor de scriere premergătoare pentru a se valida dacă acestea pot accesa memoria.

Adresele instrucțiunilor de scriere sunt stocate într-un *queue*. Aceste adrese trebuie să rămână în *buffer* până când instrucțiunile sunt gata pentru a fi retrase din execuție. Adresele noilor instrucțiuni de citire sunt comparate cu cele existente în *buffer*-ul instrucțiunilor de scriere. În cazul în care sunt identice instrucțiunea de scriere trebuie să aștepte până când instrucțiunea de scriere în cauză își termină execuția.

Asemeni instrucțiunilor de control și pentru instrucțiunile de accesare a memoriei se identifică două direcții ce pot fi atacate pentru a îmbunătăți performanța în execuție a acestora:

1. Reducerea timpului pierdut datorită *miss*-urilor în memoria *cache*.
2. Reducerea numărului de *miss*-uri în memoria *cache*.

1. Pentru reducerea timpului pierdut în cazul unui *miss* în memoria *cache*, procesoarele moderne utilizează o ierarhie de memorie pe mai multe niveluri așa cum este prezentat în figura 5.3. Pentru reducerea timpului în care datele sunt returnate, în cazul unui *miss* este bine să se adopte o soluție în care nivelurile „1” și „2” de *cache* sunt accesate în paralel, urmând ca accesul nivelului „2” să fie abandonat, în cazul unui *hit* în nivelul „1”.




Figura 5.3. Organizarea ierarhiei de memorie.

2. Pentru reducerea numărului de *miss*-uri în memoria *cache* sunt utilizate în principal două metode:

- mecanisme de precitare (*prefetch*) ce pot fi realizate atât la nivelul *software* utilizând unele instrucțiuni speciale, cât și la nivelul *hardware*-ului folosind structuri specializate. Aceste mecanisme dată fiind o anumită adresă de accesare a memoriei, citesc în avans datele ce se află la adresele următoare, și le stochează în memoria *cache* sau în *buffer*-e de precitare predestinate.
- structuri de memorie numite *victim cache* [5.18]. Aceste structuri sunt poziționate lângă memoria *cache* și au rolul de stocare a datelor ce sunt eliminate din aceasta. În cazul unui *miss* în *cache* și a unui *hit* în *victim cache* datele din acestea sunt reinstalate înapoi în memoria *cache*.

e. Etapa de retragere din execuție; este etapa finală în execuția unei instrucțiuni, etapă în care rezultatele instrucțiunii în cauză modifică starea logică a procesorului, păstrând aparența unei execuții secvențiale. Existența unui mecanism pentru reșezarea instrucțiunilor în ordinea în care au fost citite este important pentru evitarea unei execuții greșite, mai ales în cazul apariției unor condiții, interne (excepție) sau externe (întrerupere) ce pot conduce la întreruperea execuției. Mecanismul în cauză utilizează un *buffer* de reordonare [5.7]. Locațiile acestuia stochează valorile rezultatelor pe măsură ce acestea devin disponibile, înainte ca instrucțiunile ce le produc să fie retrase din execuție. Tot aici este stocat și PC-ul instrucțiunilor, precum și toate condițiile întreruperilor ce pot apărea, ca urmare a execuției unei instrucțiuni. Aceste date sunt folosite pentru a informa structurile *hardware* implicate în faza de retragere din execuție, când trebuie inițiată o excepție și care este PC-ul instrucțiunii ce o cauzează, elemente necesare pentru a păstra starea precisă a întreruperilor.

Mecanismele prezentate destinate îmbunătățiri performanței, utilizate în diversele faze de procesare a unei instrucțiuni, au o pondere diferită în nivelul global de performanță al procesorului. Trebuie menționat faptul că efectele utilizării fiecăruia dintre mecanismele de mai sus asupra performanței este influențată de configurarea arhitecturală a procesorului studiat, sau după caz a simulatorului de performanță ce-l descrie pe acesta, precum și de structura aplicației rulate.

Pentru a avea o imagine asupra contribuției câtorva dintre mecanismele consacrate utilizate la creșterea performanței microprocesorului, în figura 5.4. se prezintă rezultatele obținute de autorul tezei, în urma unui studiu asupra nivelului de performanță exprimat în CPI, pentru cuantificarea beneficiilor obținute în cazul în care se utilizează:

- nivelului doi al ierarhiei de memorie *cache*;
- predictorul hibrid de instrucțiuni condiționale;
- mecanismul de dezambiguare a accesărilor memoriei.




Figura 5.4. Îmbunătățirea performanței rezultate în urma utilizării unor structuri hardware larg răspândite.

Datele prezentate în figură au fost generate utilizând simulatorul *sim-outorder* ce face parte din suita SimpleScalar [5.19] și sunt specifice arhitecturii simulate de *sim-outorder* în configurarea prezentată în tabelul 7.1. Studiul a fost efectuat asupra unui subset al aplicațiilor SPEC CPU2000 prezentat în Anexa 2.

În figura 5.4. sunt prezentate următoarele cazuri:

- a)** cazul de referință (culoare albastră) în care sunt activate concomitent următoarele mecanisme:
 - nivelul doi al ierarhiei de memorie *cache*,
 - un predictor hibrid al instrucțiunilor condiționale,
 - mecanismul de dezambiguare al accesărilor memoriei.
- b)** cazul în care nivelul doi al ierarhiei de memorie lipsește (culoare violet)
- c)** cazul în care s-a folosit în locul predictorului hibrid, un predictor primitiv al instrucțiunilor condiționale, predictorul *nottaken*, care acționează

- d) ca și când toate instrucțiunile de control condiționale ar lua direcția FALS. (culoare verde)
- e) cazul în care mecanismul de dezambiguare al accesărilor memoriei lipsește. Astfel o instrucțiune de citire din memorie trebuie să aștepte până când instrucțiunile de scriere, cronologic anterioare și-au terminat execuția (culoare roșie).

Datele prezentate în figura 5.4. scot în evidență următoarele:

- Cea mai mare influență asupra creșterii nivelului de performanță îl are existența nivelului doi al ierarhiei de memorie *cache*. Întreaga suită de aplicații testate beneficiază de existența acestui nivel, cele mai mari îmbunătățiri fiind constatate în cazul aplicațiilor ce accesează repetitiv aceleași date din memorie. Astfel performanța aplicației *vortex* este de 11 ori mai mare în cazul de referință comparativ cu cazul în care memoria cache de la nivelul doi lipsește.
- Un alt factor important asupra creșterii vitezei de execuție este existența unui predictor performant al instrucțiunilor condiționale. Existența unui predictor hibrid determină o creștere a performanței în medie de două ori, pentru întregul set de aplicații studiat. Cea mai mare îmbunătățire se remarcă în cazul aplicației *vpr* pentru care performanța în cazul de referință este de 2.8 ori mai mare decât în cazul în care a fost utilizat predictorul *nottaken*.
- În legătură cu mecanismul de dezambiguare al accesărilor memoriei se remarcă faptul că acest mecanism influențează cel mai puțin creșterea vitezei de execuție. Aplicațiile ce accesează seturi largi de date în memorie beneficiază cel mai mult de existența lui. Viteza de execuție a celor două aplicații ce execută comprimări/decomprimări date *bzip2* și *gzip* este cu aproximativ 1.8 ori, respectiv 1.4 ori mai mare în cazul de referință. Pe de altă parte creșterile performanței aplicațiilor *gcc* și *vortex* sunt nesemnificative.

În tabelul 5.1 se face o sinteză a datelor prezentate în figura 5.4.

Tipul aplicației	CPI			
	Toate mecanismele activate	Dezactivat		
		Nivelul doi cache	Predictor hibrid	Dezambiguare accesări memorie
bzip 2	0,8	4	1,3	1,3
gcc	1,1	10,7	1,9	1,1
gzip	0,25	3,8	1,2	1
mcf	0.8	5,5	1,8	1
parser	0,5	1,2	1,6	0,7
vortex	1	11	1,9	1
vpr	0,5	2,2	1,7	0,7
CPI mediu pt. aplicațiile studiate	0.83	4,48	1,62	0,97

Tabelul 5.1. Valorile medii ale CPI pentru fiecare aplicație, precum și CPI mediu pentru aplicațiile luate în studiu.

5.4. Direcții actuale în proiectarea microprocesoarelor.

Așa cum rezultă din cele prezentate anterior îmbunătățiri semnificative în creșterea vitezei de execuție a unui procesor rezultă din posibilitatea de a executa mai multe instrucțiuni în paralel. Microprocesorul superscalar, este echipat cu mecanismele necesare pentru a exploata ILP existent într-un program secvențial având capacitatea de procesare în paralel, (în afara ordinii secvențiale) a instrucțiunilor independente. Deși în cazul acestui procesor execuția în paralel este limitată de dependențele între instrucțiuni, această soluție arhitecturală a satisfăcut o perioadă îndelungată parametrii de performanță impuși de majoritatea aplicațiilor software.

În prezent utilizatorii de *software* solicită efectuarea unui număr tot mai mare de aplicații ce pot fi rulate în paralel, asemeni serverelor web, ce conțin un număr ridicat de *thread-uri* soft, sau cer rularea mai multor aplicații simultan, ca de exemplu navigarea pe internet, ascultarea de muzică și codificarea/decodificarea imaginilor video.

Pentru sătisfacerea solicitărilor tot mai mari ale utilizatorilor, cu atât mai mult cu cât tehnologia actuală de fabricare a *chip*-urilor are resursele pentru integrarea unui număr din ce în ce mai mare de tranzistori în aria acestuia, proiectanții de procesoare studiază noi soluții arhitecturale, dintre care unele au fost deja realizate practic. Trei dintre aceste soluții implementate în noile procesoare sunt prezentate în continuare.

➤ **Simultaneous Multithreading (SMT).**

SMT este o tehnică prin care se eficientizează utilizarea resursele *hardware* ale microprocesorului, acesta fiind capabil să citească și să execute simultan instrucțiuni componente a două *thread*-uri soft. În cazul cel mai general legătura dintre un *thread* și o unitate de execuție este pur dinamică. În principiu în cazul SMT un procesor fizic este făcut să apară sistemului de operare și aplicațiilor *software* ca fiind alcătuit din mai multe procesoare logice. În această implementare fiecare procesor logic are starea lui arhitecturală proprie și acces la resursele procesorului fizic unic. Din punct de vedere al sistemelor de operare acestea pot lansa în execuție programe către procesoarele logice, așa cum le-ar lansa în sistemele multiprocesor. Din punct de vedere microarhitectural aceasta înseamnă că instrucțiunile rulate de procesoarele logice vor utiliza resursele fizice comune, (incluzând memoriile *cache*, unitățile de execuție, predictoarele instrucțiunilor de control și magistralele), îmbunătățindu-se astfel semnificativ nivelul de utilizare al acestor resurse, fapt ce permite obținerea unei performanțe ridicate cu costuri minime. Starea arhitecturală a fiecărui procesor logic cuprinde regiștrii de uz general și cei de control, controlerul de întreruperi și o serie de alte resurse ce mențin starea procesorului.

Intel a implementat această tehnică pentru prima dată în procesoarele Xeon, destinate serverelor, în anii 2002 și a numit-o *hyperthreading* [5.20]. Prin folosirea acestei metode Intel a obținut o creștere în performanță de 25%, crescând numărul de structuri *hardware* cu doar 5%.

În prezent o serie de procesoare moderne implementează această tehnică ca de exemplu Ultra SPARC T1 [5.1] și Power 5 [5.21].

➤ **Chip Multiprocessors (CMP).**

Sistemul presupune existența a mai multe unități de procesare integrate în același chip. Acest sistem a fost introdus în [5.22] și a devenit o realitate a zilelor noastre fiind produs de majoritatea fabricanților de microprocesoare.

În aceste arhitecturi se utilizează procesoare relativ simple *in-order* cum este cazul microprocesorului Niagara proiectat de firma Sun Microsystems, sau complexe *out-of-order* cum este cazul familiei de procesoare Power (începând cu Power4) produse de IBM [5.23].

Avantajul acestor arhitecturi este capacitatea de a executa mai multe *thread*-uri în paralel, putând astfel să efectueze un număr mult mai ridicat de instrucțiuni.

Dezavantajul acestor procesoare apare în condițiile în care aplicația nu poate fi descompusă în *thread*-uri, situație în care resursele unui astfel de procesor nu ar fi utilizate într-un mod eficient. Acesta nu este însă cazul aplicațiilor comerciale moderne, ca de exemplu procesarea *online* a tranzacțiilor, bazele de date și serverele de web, ce sunt caracterizate printr-o abundență de *thread*-uri paralele. Pe lângă nivelul de performanță ridicat în procesarea aplicațiilor paralele un alt avantaj al arhitecturii CMP este simplitatea design-ului ce se bazează pe utilizarea unui set de procesoare identice, precum și ușurința verificării produsului final.

➤ **Simultaneous Speculative Threading (SST).**

Unele dintre procesoarele moderne renunță la metoda tradițională de a obține performanță ridicată, doar prin mărirea vitezei de procesare a unui singur *thread* de execuție și se îndreaptă spre metode alternative ca de exemplu creșterea volumului total de muncă rezultat în urma execuției în paralel a mai multor astfel de *thread*-uri. De cele mai multe ori procesoarele din această gamă sacrifică viteza de procesare a unui singur *thread* în schimbul implementării suportului *hardware* pentru rularea în paralel a unui număr ridicat de *thread*-uri (64 în cazul procesorului Niagara2 produs de Sun Microsystems).

Deoarece numărul de tranzistori ce pot fi integrați într-un chip este limitat iar complexitatea unităților de execuție și control a *pipeline*-urilor *out-of-order* este extrem de ridicată, la care se adaugă consumul mare de energie al acestora

determină firmele producătoare de astfel de microprocesoare să recurgă la implementarea unor *pipeline*-uri simple *in-order*. În acest caz performanța în execuție are însă de suferit datorită modului de soluționare în *pipeline*-urile *in-order* a unui eveniment de lungă durată, ca de exemplu un *miss* în memoria *cache*, care conduce la întreruperea execuției instrucțiunilor.

Pentru a contracara efectele dăunătoare asupra performanței în scenariile mai sus menționate și pentru a accelera performanța/*thread* proiectanții de microprocesoare au inventat o serie de tehnici noi, printre care și SST [5.24].

Procesoare cum este de exemplu procesorul ROCK produs de firma Sun Microsystems [5.25], oferă deja suport *hardware* pentru SST. Acest mod de operare este oarecum similar cu SMT, doar că în acest caz resursele *hardware* dedicate pentru a executa cele două *thread*-uri soft din cazul SMT sunt concentrate pentru a executa un singur *thread* soft, la un nivel de performanță foarte ridicat. Unitățile *hardware* ale SST extrag două *thread*-uri de execuție dintr-un singur program secvențial. În cele mai multe cazuri unul dintre *thread*-uri, cel pe care îl numim „din urmă” conține o instrucțiune de citire din memorie ce a cauzat un *miss* în memoria *cache* și instrucțiunile ce depind de ea, iar celălalt *thread* pe care-l numim „dinainte” conține instrucțiuni independente. Astfel, în timpul în care *thread*-ul din urmă și-a oprit execuția așteptând rezolvarea instrucțiunii de citire ce a cauzat *miss*-ul în *cache*, *thread*-ul „dinainte” continuă să execute instrucțiuni independente. Odată ce datele instrucțiunii de citire sunt returnate de către ierarhia de memorie, *thread*-ul „din urmă” începe să execute instrucțiunile dependente. În cazul în care o instrucțiune ce urmează a fi executată de *thread*-ul „din urmă” depinde de rezultatul unei instrucțiuni ce urmează a fi executată de *thread*-ul „dinainte”, execuția instrucțiunilor *thread*-ului „din urmă” nu începe până când acea instrucțiune și-a încheiat execuția.

Toate cele trei sisteme prezentate au unele avantaje dar și unele limitări. Fiecare sistem este analizat minuțios de către proiectanții platformelor *hardware* noi și din implementarea lui se încearcă obținerea performanței maxime. În prezent există o serie de microprocesoare ce îmbină două dintre soluțiile prezentate mai sus. Singurul procesor ROCK le îmbină pe toate trei.

5.5 Concluzii.

Modul de procesare *out-of-order* a reprezentat una dintre cele mai importante achiziții în domeniul arhitecturilor de calculatoare. Procesoarele superscalar ce îl implementează au reprezentat standardul de performanță pe parcursul mai multor decenii și reprezintă încă baza de la care pornesc noile concepte arhitecturale.

În capitolul de față se face o sinteză a bazelor modului de procesare *out-of-order*. Este prezentat modul în care procesoarele superscalar exploatează nivelul de paralelism între instrucțiuni (ILP-ul) și procesarea lor în paralel, în scopul creșterii nivelului de performanță. Sunt de asemenea prezentați o serie de factori limitatori ai ILP ca de exemplu interdependențele de date și control. Sunt prezentate pe scurt operațiile ce sunt efectuate în fiecare etapă a unui pipeline *out-of-order* clasic scoțându-se în evidență o serie de „evenimente” cu conotație negativă asupra performanței precum și principalele mecanisme *hardware* utilizate în diversele faze ale procesării unei instrucțiuni, destinate rezolvării acestor evenimente.

Folosind un simulator de performanță al unui procesor superscalar generic, s-a efectuat un studiu și au fost prezentate date de evaluare referitoare la influența benefică a unor mecanisme de creștere a vitezei de execuție utilizate în mod uzual în procesoarele superscalar.

Studiul efectuat evidențiază faptul că cel mai mare efect asupra îmbunătățirii performanței îl are existența nivelului doi al memoriei cache, fiind urmat de predictorul hibrid al instrucțiunilor de control și în cele din urmă de mecanismul de dezambiguare al accesărilor memoriei.

În final au fost prezentate o serie de mecanisme microarhitecturale de ultimă oră folosite în microprocesoarele actuale în vederea creșterii performanței. Implementarea lor asigură creșterea volumului de muncă efectuat prin utilizarea a mai multor thread-uri de execuție așa cum este cazul CMP și SMT cât și a performanței/*thread* așa cum este cazul SST.

Sinteza prezentată asupra modului de execuție *out-of-order*, a principalelor probleme de performanță legate de acest mod de execuție, precum și a principalelor mecanisme microarhitecturale utilizate în soluționarea lor, reprezintă principala contribuție a acestui capitol.

În prezentul capitol s-a făcut o prezentare succintă a problemelor esențiale ce apar în cazul procesării *out-of-order* precum și a principalelor mecanisme *hardware* utilizate în diversele faze ale procesării unei instrucțiuni, destinate rezolvării acestor probleme, precum și principalele soluții utilizate la ora actuală în producția de microprocesoare.

Din datele prezentate mai sus este evident faptul că o metodă rapidă de dezambiguare în cazul dependențelor între instrucțiunile de citire/scriere, realizarea unui mecanism nespeculativ care ar corecta predicțiile greșite și ar furniza direcția corectă în cazul dependențelor de control, cât și detectarea rapidă a unui *hit* sau *miss* în memoria *cache*, ar aduce o contribuție importantă la îmbunătățirea performanței.

În legătură cu cele afirmate mai sus, în continuare voi propune un studiu a cărui scop este identificarea și evaluarea unor modalități de îmbunătățire a performanței unui microprocesor ce implementează modul de execuție *out-of-order*.

6. „Implication Engine” un nou mecanism de îmbunătățire a performanței microprocesoarelor *out-of-order*.

Din cele prezentate în capitolul anterior rezultă că microprocesoarele actuale operează în mare parte cu operanzi întregi, iar pentru îmbunătățirea performanței se recurge și la o serie de tehnici speculative, care fac posibil ca instrucțiunile a căror execuție este dependentă de instrucțiunile precedente, să-și poată totuși începe execuția înainte ca rezultatele acestora să devină disponibile, permițând în acest fel utilizarea mai eficientă a unităților funcționale. Deși în acest mod se conferă execuției un nivel de acuratețe mai mult sau mai puțin ridicat. Nu în rare cazuri însă, speculațiile se dovedesc a fi false, situație în care sunt necesare mecanisme de revenire și structuri *hardware* noi, care toate cresc complexitatea procesorului și au influență negativă asupra performanței acestuia.

Din acest motiv este evident faptul că realizarea unui mecanism nespeculativ care, dacă nu total, cel puțin în parte, să elimine predicțiile greșite, ar aduce o contribuție importantă la îmbunătățirea performanței.

În legătură cu cele afirmate mai sus, voi propune un concept nou, bazat pe o soluție **nespeculativă**, a cărui scop este identificarea și evaluarea unei modalități de îmbunătățire a performanței unui microprocesor ce implementează modul de execuție *out-of-order*. Soluția pentru îmbunătățirea performanței microprocesoarelor pe care o voi dezvolta în continuare și pe care am denumit-o **Implication Engine (IE)**, este o nouă structură *hardware*, care elimină neajunsurile create de caracterul speculativ al mecanismelor de predicție actuale, în special cele legate de complexitatea structurilor *hardware*, ce execută revenirea în cazul în care speculația se dovedește a fi falsă.

- ❖ **Principial soluția propusă se bazează pe identificarea și apoi exploatarea și valorificarea potențialului de utilizare doar a unui subset al setului de valori conținute de regiștrii operanzi.**


Implication Engine oferă o modalitate rapidă pentru dezambiguarea instrucțiunilor de citire/scriere din memorie, determinarea direcției fals/adevărat a instrucțiunilor de control condiționale, detectarea unui *hit* sau *miss* în memoria *cache*, detectarea operanzilor scurți (în care doar un subset al biților sunt semnificativi), toate acestea beneficiind de atributul de a fi **un mecanism nespeculativ**.

6.1. Premisele edificării IE.

Edificarea noului concept a fost posibilă prin coroborarea unor tehnici prezentate în literatura de specialitate, cu unele observații ale autorului prezentei teze, asupra predicțiilor actuale și a unor similitudini între unele porți logice și unele instrucțiuni executate de microprocesoare și a faptului că valorile parțiale a regiștrilor operanzi pot fi determinate în urma aplicării unui principiu similar cu algoritmul de testare PODEM.

Cu alte cuvinte conceptul IE se bazează pe următoarele elemente:

- a) Predicția valorilor, un mecanism ce permite folosirea speculativă a datelor înainte ca acestea să devină disponibile în urma execuției regulate.
- b) Exploatarea potențialului de utilizare doar a unui subset al valorilor regiștrilor operanzi.
- c) Similitudini între porțile logice și instrucțiunile executate de microprocesoare.
- d) Strategia de lucru asemănătoare cu cea adoptată în cazul algoritmului PODEM, cunoscut în domeniul circuitelor logice, utilizat pentru testarea calității acestora.



6.1.1.Predicția valorilor.

În literatura de specialitate se propune o tehnică prin care se urmărește depășirea evenimentelor nedorite, mai precis a dependențelor de date, ce apar în cazul procesării *out-of-order*, denumită „predicția valorilor” [6.1]. Asemănător mecanismelor implementate deja, și această tehnică face parte din setul de tehnici speculative propuse pentru îmbunătățirea performanței procesoarelor actuale. Particularitatea acestui mecanism se bazează pe conceptul prin care o anumită valoare poate fi utilizată de mai multe ori în decursul execuției unui anumit program și exploatează legătura dintre adresele instrucțiunilor de citire din memorie și datele pe care acestea le returnează, utilizând întregul set de valori conținute de operanzi.

Mecanismul în cauză permite predicția valorilor din regiștrii pe 32 sau 64 de biți, pe baza valorilor întâlnite în momente de timp anterioare.

Pentru implementarea acestei tehnici autorii utilizează un mecanism de predicție pe două niveluri. Ambele niveluri sunt implementate în formă de tabel cu *map*-are directă, indexate cu PC-ul instrucțiunii ce urmează a fi prezisă.

- Primul nivel verifică dacă predicția are șanse să fie corectă. Pentru acesta este folosit un mecanism tradițional de predicție bazat pe numărătoare pe 2 biți, ce stochează date despre istoricul direcției unei anumite valori.

- Nivelul doi generează valoarea prezisă. Această valoare este inițializată cu valoarea rezultatului unei instrucțiuni, când aceasta este executată pentru prima dată și este reactualizată cu noua valoare, în cazul unei predicții greșite.

Utilizând această tehnică s-au obținut îmbunătățiri substanțiale ale performanței [6.1], autorii raportând îmbunătățiri între 22.7% și 68,9% în funcție de configurația unității de predicție. Cu toate acestea, fiind un mecanism speculativ, implementarea acestei soluții, în situația în care predicția se dovedește a fi falsă, presupune existența unor mecanisme de revenire și structuri *hardware* noi, care toate cresc complexitatea procesorului și au influență negativă asupra performanței acestuia.

În conexiunea „predicția valorilor – Implication Engine”, de reținut este faptul că pentru a precalcula rezultatul unei instrucțiuni, ambele mecanisme au scopul de a determina valorile datelor conținute în regiștrii

operanzi înainte ca acestea să devină disponibile în urma procesării regulate. Spre deosebire de predicția valorilor IE este un mecanism nespeculativ.

6.1.2.Evaluarea potențialului utilizării unui subset al valorilor regiștrilor operanzi.

➤ Pentru obținerea unui nivel ridicat de performanță în execuție, instrucțiunile de citire trebuie să fie executate înaintea instrucțiunilor premergătoare de scriere, atâta timp cât nu încearcă să acceseze aceleași locații de memorie cu acestea. Pentru rezolvarea situației în care o instrucțiune de citire încearcă să acceseze aceeași locație de memorie cu o instrucțiune de scriere, metoda tradițională impune ca instrucțiunile de citire să aștepte, până când adresele datelor ce urmează a fi accesate de instrucțiunile de scriere au fost calculate.

Observație: Faptul că adresa unei instrucțiuni de scriere este diferită de adresa unei instrucțiuni de citire, poate fi detectat însă, prin cunoașterea doar a unui subset al bițiilor ce le alcătuiesc.

➤ Deoarece *pipeline*-ul procesoarelor moderne cuprinde din ce în ce mai multe etape, timpii morți asociați procesării unor predicții greșite, ale instrucțiunilor de control, sunt un factor cu influență majoră asupra încetinirii vitezei de execuție. Calcularea direcției instrucțiunilor de control necesită câteva cicluri de *clock*, și anularea rezultatelor, în cazul procesării unei predicții greșite, înseamnă pierdere de timp.

Observație: In multe cazuri direcția unei astfel de instrucțiuni condiționale poate fi determinată prin cunoașterea doar a unui subset din biții ce alcătuiesc regiștrii operanzilor ce o determină. De exemplu prin folosirea informației parțiale putem concluziona nespeculativ că o instrucțiune **beq** (*branch equal*) se va îndrepta spre direcția fals în cazul în care doar un bit din operanzii ce urmează a fi comparați pentru determinarea direcției este diferit.

➤ Pentru a accesa memoria *cache* este necesară cunoașterea întregii valori a adresei locației de memorie ce urmează a fi accesată. Această adresă este determinată în urma unei operațiuni de adunare ce are loc în etapa de execuție a *pipeline*-ului. Posibilitatea de a determina rapid un *hit* sau un *miss* în memoria *cache* ar contribui semnificativ la creșterea performanței.

Observație: *Un hit sau un miss în memoria cache se decide în urma comparării tag-urilor entităților stocate în aceasta. Egalitatea sau inegalitatea între tag-uri poate fi determinată cunoscând valorile parțiale a biților adresei de memorie. În cazul în care se pot determina suficienți dintre cei mai puțin semnificativi biți ai adresei, se poate lansa operațiunea de indexare în cache, înainte ca această operațiune să poată fi efectuată în mod normal. Numărul de biți necesari pentru indexare se află într-o legătură directă cu arhitectura memorie cache. Pe baza informației parțiale se pot detecta miss-uri în nivelurile inferioare ale memoriei cache și se poate lansa accesul nivelurilor superioare, sau chiar a memoriei principale, înainte ca întreaga adresă accesată de instrucțiunea în cauză să fie efectiv calculată. De asemenea hit-urile în memoria cache pot fi detectate pe baza informației parțiale, datele urmând a fi returnate instrucțiunilor dependente într-un timp mai scurt decât în mod normal.*

Din prezentarea acestor exemple se poate desprinde ideea pe care este fundamentat conceptual mecanismul IE, aceea că pentru dezambiguarea instrucțiunilor de citire/scriere din memorie, determinarea direcției fals/adevărat a instrucțiunilor de control condiționale, detectarea unui hit sau miss în memoria cache, detectarea operanzilor scurți, se poate utiliza doar informația parțială conținută în regiștrii operanzi.

6.1.3 Algoritmul PODEM.

În fabricarea circuitelor logice, una din problemele importante ce trebuie avută în vedere este identificarea și eliminarea produselor defecte rezultate în urma procesului de fabricație. Verificarea unui circuit logic este posibilă prin proiectarea unui mecanism care să aplice valorilor de intrare, toate combinațiile posibile și în

funcție de acestă să se urmărească valorile rezultante la ieșire. Lucrând în acest fel pentru testarea unui circuit cu „n” intrări, ar trebui generate „2ⁿ” combinații. In cazul unui circuit cu valoarea „n” de ordinul sutelor, chiar dacă frecvența de generare a combinațiilor ar fi de ordinul GHz-ilor, ar fi necesari ani de zile pentru verificarea unui singur circuit.

Rezolvarea problemei s-a făcut prin adoptarea unor ipoteze simplificatoare ce au condus la conceperea unor algoritmi de testare, a căror denumire generică este de *Automatic Test Pattern Generation* (ATPG) care a redus semnificativ numărul necesar de combinații al valorilor de intrare, reducând astfel timpul de testare.

Un algoritm eficient de testare, utilizat la ora actuală este *Path Oriented Decision Making* (PODEM) introdus de Goel [6.3] și reluat în [6.2].

Esența algoritmului constă în generarea unor vectori de testare ce se aplică intrărilor primare (intrările circuitului combinațional ce pot fi controlate din exterior), urmărind la ieșirile primare (ieșirile ce pot fi observate din exterior) efectul aplicării lor.

- **Vector de testare;** este un set de valori aplicat intrărilor primare ale unui circuit combinațional, care prin felul în care au fost alese, va produce la ieșire o valoare logică univocă, în baza căreia se poate face separarea circuitele valide de cele defecte.

Utilizând algoritmul PODEM se reduce substanțial numărul de vectori de testare necesari pentru detectarea defectelor posibile ale unui circuit combinațional. Nivelul de reușită al algoritmului este apreciat prin factorul de eficiență. Un factor de eficiență de 100% înseamnă că pentru fiecare defect se găsește un vector de testare care îl face să se manifeste și să fie detectat, sau în caz contrar defectul este declarat nedetectabil.

În lucrarea [6.4] autorii prezintă o evaluare a performanței aplicării algoritmului PODEM pentru o serie de circuite combinaționale ce fac parte din programul de testare ISCAS-85 [6.5] Pentru cele zece circuite luate în considerare de ISCAS-85, care au numărul de intrări cuprins între 36 și 207, factorul de eficiență al algoritmului PODEM variază între 88,25% și 100%.

Conform celor prezentate în lucrarea [6.4] pentru circuitul C880 care are 60 de intrări și pentru care în mod obișnuit ar trebui generate 2^{60} combinații ale valorilor de intrare, utilizând algoritmul PODEM este necesară generarea doar a 63 vectori de testare, la un factor de eficiență de 100%, ceea ce reprezintă o reducere mai mult decât substanțială ($\sim 2^6$ vectori de testare, față de 2^{60} combinații posibile ale valorilor de intrare). Un alt circuit spre exemplu circuitul C7552 care are 207 intrări primare poate fi testat aplicând algoritmul PODEM cu doar 251 de vectori de testare, la un factor de eficiență de 98.25%.

În generarea vectorilor de testare se pornește de la următoarele supoziții:

- a) circuitul combinațional generează valori incorecte doar datorită defectelor de tip *stuck-at-0* (în care valoarea liniei în cauză este întodeauna „0”), sau *stuck-at-1* (în care valoarea liniei în cauză este întodeauna „1”).
- b) singurele defecte ce apar în circuit sunt de tipul *stuck-at*.

Pentru generarea setului de valori valide ale unui vector de testare sunt parcurse trei etape, al căror scop este producerea următoarelor efecte:

- manifestarea defectului;
- propagarea defectului spre una din ieșirile primare;
- validarea efectului vectorului de testare.

Valorile aferente vectorului de testare se obțin efectuându-se recursiv două operații:

- **implicare înainte;** operația prin care sunt determinate valorile de ieșire ale unei porți logice, atunci când se cunosc valorile de intrare.

- **implicare înapoi;** operația prin care cunoscând valoarea de ieșire, se determină valorile de intrare.

Modul în care este generat setul de valori aferente unui vector de testare sunt prezentate în exemplul ce urmează:

Pentru ușurarea demonstrației considerăm un circuit combinațional simplu, ca cel prezentat în figura 6.1.

Presupunem ca pe linia de ieșire a porții 2 ar exista un defect de tip *stuck-at-0*. Pentru generarea vectorului de testare conform celor trei etape prezentate anterior, se vor face următoarele raționamente:




Figura 6.1. Exemplu de circuit combinațional.

- **Manifestarea defectului.**

Pentru a face ca defectul să se manifeste, trebuie să aplicăm un vector de testare (adică acele valori de intrare în poarta „2” care vor produce la ieșire (pe linia 2-3) o valoare logică diferită decât cea defectă. În exemplul de față valoarea diferită de valoarea defectă este „1”. Pentru a produce valoarea „1” pe această linie prin **implicare înapoi** se determină că ambele intrări în poarta „2” trebuie să aibă valoarea „1” ($C=1$ și $D=1$). Dacă această condiție este îndeplinită putem spune că defectul a fost făcut să se manifeste deoarece valoarea la locul defectului în circuitul defect va fi diferită de cea a circuitul corect.

- **Propagarea defectului.**

În urma pasului anterior defectul a fost făcut să se manifeste. Pentru a-l face observabil trebuie să fie propagat spre una din ieșirile primare, unde poate fi cuantificat. În cazul prezentat în figură, ieșirea din poarta „3” este o ieșire primară. Pentru ca defectul să poată fi observat, valoarea logică de ieșire a acestei porți în circuitul defect va fi „0” iar în circuitul corect va fi „1”. Dacă valoarea logică de ieșire din poarta „2” este „0”, conform presupunerii făcută inițial, pentru ca valoarea de ieșire din poarta „3” să fie „0”, și defectul să fie propagat, prin **implicarea înapoi** se stabilește că linia „1-3” (de intrare în poarta „3”) trebuie să fie setată la valoarea „0”. Pentru ca acest lucru să fie posibil prin **implicare înapoi** se stabilește că ambele intrări în poarta „1” sunt „0” ($A=0$ și $B=0$).




Figura 6.2. Algoritmul PODEM. Schema logică.

- **Validarea efectului vectorului de testare.**

Conform raționamentului făcut în cei doi pași anteriori, vectorul de testare pentru circuitul din figura 6.2 este $\{A=0, B=0, C=1, D=1\}$. Pentru ca acest set de valori să reprezinte un vector de testare valid, pentru exemplul dat, trebuie să facă ca defectul *stuck-at-0*, de pe linia 2-3, să se manifeste și să fie propagat la ieșire. În urma aplicării vectorului de testare prin implicarea înainte se determină că în cazul

unui circuit corect, valoarea de ieșire a porții 3 este $E=1$; iar în cazul unui circuit defect valoarea de ieșire a porții 3 este $E=0$. Se poate deci concluziona că valorile menționate reprezintă un vector de testare valid.

Modul general de funcționare al algoritmului podem poate fi reprezentat prin schema logică din figura 6.2 [6.2]

Relația care se stabilește între algoritmul PODEM și Implication Engine este aceea că, IE pentru a stabili valorile parțiale din operanzi și rezultatul unei instrucțiuni, bazat pe similitudinile ce există între circuitele cu porți logice și instrucțiunile executate de calculator, utilizează un principu asemănător cu PODEM.

6.1.4. Similitudini între porțile logice și instrucțiunile executate de microprocesoare. Exemple.

a) Poarta logică "ȘI". (Tabelul 6.1.)

Dacă una din valorile intrărilor primare în poarta **ȘI** este **0**, prin aplicarea implicării înainte se poate determina că valoarea de ieșire va fi tot **0**.

Dacă valoarea ieșirii unei porți logice **ȘI** este **1** se poate determina prin implicare înapoi că pentru ca acest lucru să fie posibil valorile intrărilor în această poartă trebuie să fie toate egale cu **1**.

- **Instrucțiune "and".**

Dacă unul dintre operanzii unei instrucțiuni and are unul sau mai mulți biți cu valoarea **0**, prin aplicarea implicării înainte se poate determina că biții corespunzători din rezultat vor fi **0**, indiferent de valorile biților corespunzători din cel de-al doilea operand.

De asemenea dacă rezultatul unei instrucțiuni and are unul sau mai mulți biți cu valoarea **1**, prin aplicarea implicării înapoi se poate determina în mod neechivoc că biții corespunzători din operanzii de intrare vor avea de asemenea valoarea **1**.

Poarta logică „SI”		Instrucțiunea „and”	
		Val. Cunoscute	Val. posibile
Implicare înainte	<p>A: (0,x) R: (0,0) B: (x,0)</p>	A: 00xx1xox B: xx10x0xx	R: 00x0x00x
		A: (1) B: (1)	R: (1)

Tabelul 6.1. Similitudinea între poarta logică „SI” și instrucțiunea „and”.



b) Poarta logică „SAU”. (Tabelul 6.2.)

Dacă una din valorile intrărilor primare în poarta „SAU” este „1”, prin aplicarea implicării înainte, se poate determina că valoarea de ieșire va fi tot „1”.

Dacă valoarea ieșirii unei porți logice „SAU” este „1” se poate determina prin implicare înapoi că pentru ca acest lucru să fie posibil valorile intrărilor în această poartă trebuie să fie toate egale cu „1”.



- **Instrucțiune „or”.**

Dacă unul dintre operandii unei instrucțiuni **or** are unul sau mai mulți biți cu valoarea „1”, prin aplicarea implicării înainte se poate determina că biții corespunzători din rezultat vor fi „1”, indiferent de valorile biților corespunzători din cel de-al doilea operand. De asemenea dacă rezultatul unei instrucțiuni **or** are unul sau mai mulți biți cu valoarea „0”, prin aplicarea implicării înapoi se poate determina în mod neechivoc că biții corespunzători din operandii de intrare vor avea de asemenea valoarea „0”.

Poarta logică "SAU"		Instrucțiunea "or"	
		Val. cunoscute	Val. Posibile
Implicare înainte	A:(1,x) B:(x,1) 	A: 00xx1x0x B: xx10x0xx	R: ---1-1---
	A:(0) B:(0) 	R: 10xx101xx	A: 1xxx1x1xx B: 1xxx1x1xx

Tabelul 6.2. Similitudinea între poarta logică "SAU" și instrucțiunea "or".

c) Poarta logică „XOR”. (Tabelul 6.3.)

Poarta logică "XOR"		Instrucțiunea "xor"	
		Val. cunoscute	Val. posibile
Implicare înapoi	A:(0,1) B:(1,0) 	R: 1xxx001xx	A: 1xxx100xx B: 0xxx101xx
	A:(0,1) B:(0,1) 		

Tabelul 6.3. Similitudinea între poarta logică "XOR" și instrucțiunea "xor"





În cazul acestei porți logice nu se poate determina în mod neechivoc prin implicare înainte valoarea ieșirii, bazat doar pe valoarea uneia dintre intrări. Pentru a determina valoarea de ieșire a porții „XOR” este necesară cunoașterea ambelor valori de intrare. În schimb cunoscând valoarea ieșirii unei porți logice „XOR” și valoarea uneia dintre intrări, prin aplicarea implicării înapoi se poate determina, în mod neechivoc, valoarea celeilalte intrări. Astfel dacă valoarea ieșirii unei porți logice „XOR” este „1” iar valoarea uneia dintre intrări este „0” se poate determina prin implicare înapoi că valoarea celeilalte intrări este „1” și reciproc. De asemenea dacă valoarea ieșirii unei porți logice „XOR” este „0” iar valoarea uneia dintre intrări este „0” se poate determina prin implicare înapoi că valoarea celeilalte intrări este „0”. Similar dacă valoarea ieșirii este „0” iar valoarea uneia dintre intrări este „1” se poate determina că valoarea celeilalte intrări este „1”.

- **Instrucțiune „xor”.**

Dacă rezultatul unei instrucțiuni „xor” are unul sau mai mulți biți cu valoarea „1”, iar biții corespunzători din unul din operanzii de intrare „0” prin aplicarea implicării înapoi se poate determina în mod neechivoc că biții corespunzători din celălalt operand de intrare vor avea valoarea „1” și reciproc. De asemenea dacă rezultatul unei instrucțiuni *xor* are unul sau mai mulți biți cu valoarea „0” iar biții corespunzători din unul din operanzii de intrare „0” prin aplicarea propagării înapoi se poate determina în mod neechivoc că biții corespunzători din celălalt operand de intrare vor avea valoarea „0”. Similar dacă valoarea unor biți din rezultat este „0” iar valoarea biților corespunzători din unul din operanzii de intrare „1” prin aplicarea propagării înapoi se poate determina că biții corespunzători din celălalt operand de intrare vor avea valoarea „1”.

d) Unitate „adder” pe un bit (Tabelul 6.4.)

Pentru o ilustrare mai completă a similitudinilor între porțile logice și instrucțiunile executate de un microprocesor, precum și pentru exemplificarea modului de generare a informației parțiale pentru o instrucțiune complexă, în cele ce urmează voi prezenta corelația între un bloc logic ce efectuează adunarea pe un bit, și o instrucțiune *add*.

Circuitul „adder”		Instrucțiunea „add”	
		Val. cunoscute	Val. Posibile
Implicare înainte	 <p>A : (1,0) B : (1,0) C_{in} : (1,0)</p> <p>S : (X)</p> <p>C_{out} : (0)</p>	<p>A: XX0XXX0X</p> <p>B: XX0XXX0X</p> <p>C_{in}: XXXXXXXX</p>	<p>S: XXXXXXXX</p> <p>C_{out}: XX0XXX0X</p>
	 <p>A : (1,0) B : (1,0) C_{in} : (1,0)</p> <p>S : (1,0)</p> <p>C_{out} : (1,0)</p>	<p>A: XXX1X0XX</p> <p>B: XXX1X0XX</p> <p>C_{in}: XXX1X0XX</p>	<p>S: XXX1X0XX</p> <p>C_{out}: XXX1X0XX</p>
Implicarea înapoi	 <p>A: (1,0,0) B: (0,1,0) C_{in}: (0,0,1)</p> <p>S: (1)</p> <p>C_{out}: (0)</p>	<p>A: XXX1X1XX</p> <p>B: XXX0X0XX</p> <p>C_{in}: XXX0X1XX</p>	<p>S: XXX1X0XX</p> <p>C_{out}: XXX0X1XX</p>
	 <p>A: (0,1,1) B: (1,0,1) C_{in}: (1,1,0)</p> <p>S: (0)</p> <p>C_{out}: (1)</p>	<p>A: XXX0X1XX</p> <p>B: XXX1X0XX</p> <p>C_{in}: XXX1X0XX</p>	<p>S: XXX1X0XX</p> <p>C_{out}: XXX0X1XX</p>

Tabelul 6.4 Similitudinea între unitatea „adder” pe un bit și instrucțiunea „add”.

Intrările sunt reprezentate prin **A**, **B**, iar *carry-in* dintr-un nivel mai puțin semnificativ este reprezentat prin **C_{in}**. Ieșirile din blocul de adunare sunt rezultatul „**S**” și *carry-out* „**C_{out}**”. Pentru estimarea neechivocă a valorii unei ieșiri prin

aplicarea implicării înainte, este necesară cunoașterea a cel puțin două dintre cele trei valori de intrare. Astfel dacă două dintre valorile de intrare sunt egale cu „0” putem determina prin implicare înainte că valoarea lui „C_{out}” din această poziție este egală cu „0”. În toate celelalte cazuri pentru determinarea valorilor „S” și „C_{out}” este necesară cunoașterea întregului set de valori de intrare **A**, **B** și **C_{in}**. Implicarea înapoi oferă de asemenea posibilități de determinare a unora dintre valorile de intrare, cunoscând valorile de ieșire. În cel mai favorabil caz pentru determinarea precisă a tuturor valorilor de intrare este necesară cunoașterea valorilor doar a celor două ieșiri. Astfel dacă „S” și „C_{out}” au ambele valoarea „0” valorile celor trei intrări sunt egale cu „0”. Similar dacă „S” și „C_{out}” au ambele valoarea „1” valorile celor trei intrări sunt egale cu „1”. În cazuri mai nefavorabile este necesară cunoașterea a celor două valori de ieșire, precum și a uneia dintre valorile de intrare, pentru a determina prin implicare înapoi valoarea celorlalte două intrări. Astfel dacă valoarea lui „S” este „1” și valoarea lui „C_{out}” este „0” cunoscând că valoarea uneia dintre cele trei intrări este egală cu „1” putem determina prin implicare înapoi că valorile celorlalte două intrări sunt egale cu „0”. Similar dacă valoarea lui „S” este „0” iar valoarea lui „C_{out}” este „1” cunoscând că valoarea uneia dintre cele trei intrări este egală cu „0” putem determina prin implicare înapoi că valorile celorlalte două intrări sunt egale cu „1”. În tabelul următor cu roșu sunt marcate valorile intrării ce trebuie cunoscută alături de valorile celor două ieșiri pentru a putea determina valorile celorlalte două intrări atunci când se aplică implicarea înapoi.

- **Instrucțiunea „add”.**

Același algoritm se poate aplica și în cazul instrucțiunii „add”. Dacă cunoaștem că valorile unor biți a doi dintre cei trei operanzi de intrare sunt egali cu „0” aplicând implicarea înainte putem concluziona că valoarea lui „C_{out}” din această poziție este egală cu „0”. În ceea ce privește implicarea înapoi dacă știm că valorile unui bit din rezultatul „S” și „C_{out}” din această poziție sunt „0” putem afirma cu certitudine aplicând implicarea înapoi că valorile corespunzătoare din operanzii de intrare și „C_{in}” în această poziție sunt egali cu „0”. Similar dacă știm că valorile unui bit din „S” și „C_{out}” din această poziție sunt „1” putem afirma aplicând implicarea înapoi că valorile corespunzătoare ale operanzilor de intrare și „C_{in}” în această poziție sunt „1”. Pentru cazurile în care se cunosc ambele valori de ieșire și una

dintre valorile de intrare se poate aplica un raționament similar cu cel prezentat în cazul blocului de adunare pe un bit.

De reținut este faptul că exemplele prezentate relevă similitudinea care există între porțile logice și instrucțiunile executate de calculator. Această similitudine stă la baza modului în care lucrează IE, certificând posibilitatea utilizării unui algoritm asemănător algoritmului PODEM, pentru determinarea valorilor parțiale ai regiștrilor operanzi și ai rezultatului unei instrucțiuni înainte ca acesta să fie executată.

6.2. Implication Engine.

Pornind de la un concept de predicție a valorilor, făcând observația că pentru a determina rezultatul produs de o anumită instrucțiune este suficientă cunoașterea parțială a valorilor conținute în regiștrii operanzi, luând în considerare unele similitudini între porțile logice și instrucțiunile utilizate în limbajul de asamblare ce fac parte din ISA-ul (*Instruction Set Architecture*) microprocesoarelor și utilizând ca strategie de lucru un principiu asemănător algoritmului de testare al circuitelor combinaționale, a fost edificat noul concept *Implication Engine*, care are calitatea că este nespeculativ.

➤ Implication Engine este un mecanism care folosind informația parțială extrasă din regiștri operanzi, aplică implicarea înainte în grafurile de instrucțiuni dependente, pentru a pre-calcula valoarea rezultatului bazându-se pe valorile regiștrilor operanzi; sau implicarea înapoi pentru a pre-calcula valorile operanzilor de intrare a instrucțiunilor aflate în acest graf, pornind de la rezultatul acestora. Aceeași tehnică poate fi aplicată și pentru identificarea doar a unui subset al biților constituenți ai operanzilor sau ai rezultatului.

Funcționând în acest fel informația parțială obținută de IE poate contribui la dezambiguarea instrucțiunilor de citire/scriere din memorie, determinarea direcției fals/adevărat a instrucțiunilor de control condiționale, detectarea rapidă a unui *hit* sau *miss* în memoria *cache*, detectarea nespeculativă a operanzilor scurți (în care doar un subset al biților sunt semnificativi).

Modul de operare al IE este reprezentat prin schema logică din figura 6.3.




Fig. 6.3. Algoritmul IE. Schemă logică.

6.2.1. Surse de informație parțială.

➤ **Implicarea înainte.** Cele mai importante surse de valori parțiale pentru implicarea înainte sunt, operanzii *immediate* (operanzi ai căror valori sunt cunoscute în totalitate încă din etapa de decodificare) și *shift* (deplasări la stânga sau la dreapta a biților unui operand).

Așa cum s-a precizat în subcapitolul anterior dacă o instrucțiune execută o operație aritmetică, sau logică, având ca unul dintre operanzi un *immediate*, o mare parte din biții rezultatului pot fi determinați aplicând implicarea înainte cunoscând doar valoarea operandului *immediate*. Doar într-un număr limitat de cazuri pentru a putea determina informație parțială despre valoarea rezultatului este necesară cunoașterea valorii parțiale a celuilalt operand. De multe ori această informație devine oricum disponibilă în urma modului iterativ în care algoritmul operează asupra lanțului de instrucțiuni dependente și a modului în care informația este propagată de la o instrucțiune la alta.

Să luăm ca exemplu instrucțiunile ***andi*** (*and immediate*) și ***sll*** (*shift left logic*) prezentate mai jos:

- ***andi R2, R1, 1 ;***

În cazul acestei instrucțiuni cunoscând că valoarea operandului *immediate* este 00000001 și presupunând că valoarea din registrul R1=XXXXXXXX, IE determină că valoarea din registrul R2=0000000X adică, cu excepția celui mai puțin semnificativ bit, toți ceilalți biții vor fi egali cu 0.

- ***sll R4, R3, 4 ;***

În cazul acestei instrucțiuni cunoscând faptul că valoarea de *shift* (numărul de biți cu care urmează a fi deplasat spre stânga conținutul registrului R3 este 4) și presupunând că valoarea din registrul R3=xxxxxxx prin aplicarea algoritmului IE de implicare înainte se poate determina că valoarea din registrul R4=xxxx0000 adică cei mai puțin semnificativi 4 biți ai rezultatului stocat în registrul R4 sunt egali cu 0.

- **Implicarea înapoi.** Surse potențiale pentru aplicarea algoritmului de implicare înapoi sunt predicțiile instrucțiunilor de control condiționale și predicțiile store set [6.6].

Să luăm în considerare instrucțiunea ***beq*** (*branch equal*)

- ***beq R2, R1, offset;***

Dacă pentru o instrucțiune de control condițională **beq** înainte ca direcția acestei instrucțiuni să fie calculată nespeculativ, este prezisă direcția adevărat, se poate concluziona că cei doi operanzi utilizați în calcularea direcției sunt egali, $R1=R2$. În consecință dacă sunt cunoscute valorile a doar unor biți ce alcătuiesc unul dintre operanzi concluzia evidentă este că biții poziționați identic din celalalt operand au aceeași valoare.

Același raționament poate fi aplicat asupra întregului spectru de instrucțiuni condiționale și ca urmare se pot determina informații valoroase despre operanzii de intrare utilizați în calculul direcției acestora cunoscând informații despre rezultat.

Raționamentul poate fi aplicat și în cazul predictorului **“store set”**, figura 6.4. Dacă un mecanism de predicție *store set* prezice ca o instrucțiune de citire și una de scriere, aflate în coada instrucțiunilor de citire-scriere din memorie accesează aceleași date, prin aplicarea mecanismului implicării înapoi se poate concluziona că operanzii utilizați la calculul adresei de memorie sunt egali.



Figura 6.4. Coadă de instrucțiuni de accesare a memoriei. Exemplu de predicție *store set*.

Să luăm ca exemplu cele două instrucțiuni de accesare a memoriei din figura 6.4.

- ***ld* R1, (R2)**
- ***st* (R3), R4**

Instrucțiunea de citire citește conținutul locației de memorie a cărei adresă este specificată de valoarea conținută în registrul R2 și o salvează în registrul R1. Instrucțiunea de scriere scrie locația de memorie a cărei adresă este specificată de valoarea conținută în registrul R3 cu datele conținute în registrul R4. Dacă predictorul *store set* prezice un *alias* între cele două instrucțiuni, pe baza acestei informații IE poate determina că valorile din R2 și R3 sunt egale.

6.2.2. Modalități de integrare IE într-un microprocesor.

Pentru implementarea mecanismului propus într-un microprocesor, am identificat două posibilități:

1. În prima variantă, așa cum este ilustrat în figura 6.5, IE poate rula ca o etapă a pipeline-ului. Instrucțiunile sunt citite și decodificate după care sunt transmise IE, acesta execută implicarea înainte și înapoi asupra instrucțiunilor ce se află în coada de instrucțiuni decodificate atâta timp cât încă se determină informație parțială nouă.




Figura 6.5. Implementare IE - schemă bloc.

IE determină această informație în funcție de codul instrucțiunii în cauză și de eventuala informație disponibilă despre datele conținute în regiștrii operanzi. După ce IE și-a încheiat execuția, instrucțiunile împreună cu informația parțială sunt

distribuite spre unitățile de execuție urmând ca aceasta să fie folosită în vederea îmbunătățirii performanței în execuție prin dezambiguarea instrucțiunilor de citire/scriere din memorie, determinarea direcției instrucțiunilor de control etc. Odată ce valoarea unui operand devine disponibilă ca urmare a modului normal de execuție, pentru validare ea este comparată cu valoarea aceluiași operand din fișierul de regisrrii al IE. În cazul în care cele două valori sunt diferite este necesară utilizarea unui mecanism de revenire.

2. A doua variantă de implementare, încearcă rezolvarea unor probleme de performanță ce apar în arhitecturile CMT a procesoarelor de ultimă generație. Numărul de *core*-uri (unități de procesare) a acestora și deci implicit volumul de muncă ce poate fi efectuat de microprocesor este constrâns de suprafața și consumul de putere al fiecăruia dintre acestea. Din acest motiv *core*-urile implementărilor CMT trebuie să fie foarte eficiente în ceea ce privește suprafața ocupată și consumul de putere consumată. Pentru a asigura aceste două deziderate proiectanții procesoarelor de acest fel adoptă niște implementări *in-order*. Aceste *core*-uri însă pentru a asigura un volum de muncă global, ridicat sacrifică performanța unui singur *thread* de execuție. Pentru a îmbunătăți performanța/*thread* se adoptă soluții de genul SST.

Informația parțială obținută de IE poate fi folosită pentru a reduce efectele negative datorate evenimentelor a căror rezolvare necesită un timp îndelungat și pentru care este necesară întreruperea execuției în *core*-urile *in-order*. În felul acesta IE poate îmbunătăți performanța/*thread* fără a adăuga structurilor hardware complexitatea reclamată de SST.




Figura 6.6 Schemă bloc a implementării IE într-un *core* al unui procesor CMT.

În figura 6.6 este reprezentat schematic modul în care IE ar urma să fie implementată în *hardware* într-un procesor CMT cu *core-uri in-order*. Pentru simplificarea schemei s-a ilustrat un *pipeline* clasic cu 6 etape după cum urmează:

- **IF** etapa de citire instrucțiuni. În această etapă instrucțiunile sunt citite din memoria *cache* de instrucțiuni și sunt stocate în coada de instrucțiuni IQ. Tot aici sunt semnalate *miss*-urile în memoria *cache* de instrucțiuni.
- **DEC** etapa de decodificare. În această etapă instrucțiunile sunt decodificate și sunt stocate în coada de instrucțiuni DQ de unde urmează a fi distribuite unităților de execuție.
- **AR** etapa de accesare fișier de regiștri. În această fază în funcție de modul de execuție sunt accesați sau regiștri din fișierul principal de regiștri FR sau din fișierul de regiștri IE, FR_IE. Tot aici, în situația în care valoarea ce urmează a fi citită de o instrucțiune nu este disponibilă în fișierul principal de regiștri, este semnalată întreruperea execuției începând cu instrucțiunea în cauză, urmând ca aceasta să fie reluată odată ce datele devin disponibile. În momentul în care execuția *thread*-ului principal este stopată *core*-ul comută în modul IE în care execută implicarea înainte și înapoi asupra instrucțiunilor stocate în DQ.
- **MEM** etapa de accesare a memoriei *cache* de date. În această etapă instrucțiunile de citire/scriere accesează memoria *cache*. Tot aici sunt semnalate *miss*-urile în memoria *cache* de date.
- **WB** etapa de scriere a rezultatelor în fișierul de regiștri. În funcție de modul de execuție rezultatele instrucțiunilor sunt scrise fie în FR sau în IE_FR.

În această variantă de implementare IE permite atenuarea efectelor ce influențează negativ performanța, asociate unui eveniment a cărui soluționare necesită o perioadă îndelungată, prin generarea de informații utile în timpul mort necesar rezolvării acestuia. Spre exemplu în momentul întâlnirii unui *miss* în memoria *cache*, *miss* în TLB, sau o instrucțiune de împărțire etc., procesorul în loc să-și întrerupă execuția, continuă citirea și decodificarea instrucțiunilor și comută în modul IE. Rezultatele produse de IE urmând a fi salvate în fișierul de regiștrii ai acestuia (FR_IE). Sunt generate astfel date parțiale despre operanzii și rezultatul atât a instrucțiunilor dependente de instrucțiunea care a provocat întreruperea execuției, cât și despre alte instrucțiuni ce urmează în ordine cronologică. După

epuizarea timpului necesar rezolvării evenimentului în cauză și reluarea execuției, microprocesorul se folosește de datele parțiale generate în avans de către IE pentru a lua o serie de decizii legate de îmbunătățirea performanței (dezambiguarea instrucțiunilor de citire/scriere din memorie, determinarea direcției instrucțiunilor de control, etc.).

Pe lângă acestea există cazuri când IE determină întreg setul de biți ai rezultatului unor instrucțiuni caz în care odată cu comutarea în modul normal de execuție microprocesorul nu mai trebuie să execute instrucțiunile respective. Implementarea algoritmului IE în felul acesta necesită o creștere minimă a complexității structurilor *hardware* a microprocesorului. Singura structură adițională necesară este fișierul de regiștrii ai IE. Multe dintre arhitecturile ce oferă suport pentru SMT au deja implementate fișiere de regiștrii pentru fiecare *thread* de execuție, fișiere ce pot fi utilizate de IE fără modificări. În felul acesta beneficiile implementării IE vin cu un cost minim în ceea ce privește suportul *hardware* adițional.

Acest din urmă mod de implementare al IE nu este obiectul prezentei teze, detaliile de implementare, caracterizarea precum și evaluările de performanță vor face subiectul unor studii viitoare.

6.3. Concluzii

În acest capitol a fost introdus un mecanism complet nou, nespeculativ, numit Implication Engine, care are capacitatea de generare a valorilor parțiale a regiștrilor operanzi și ai rezultatului instrucțiunilor. IE poate servi cu succes îmbunătățirii performanței *thread*-urilor de execuție atât în cazul microprocesoarelor *out-of-order* cât și a microprocesoarelor CMT.

Au fost prezentate premisele care au stat la baza ideii creării unui astfel de mecanism și anume predicția valorilor, identificarea și valorificarea parțială a informației conținută în operanzi, similitudinile de comportare între porțile logice și instrucțiunile în limbaj de asamblare ce sunt executate de microprocesor și algoritmul PODEM de testare a circuitelor combinaționale. IE s-a născut din observarea modului de funcționare a algoritmului PODEM și identificarea

potențialelor beneficii în creșterea performanței ce ar rezulta din aplicarea unui concept similar în cazul unui microprocesor.

Au fost prezentate principal modul de operare al algoritmul PODEM și îmbunătățirile semnificative ce le aduce în domeniul verificării circuitelor combinaționale. Au fost de asemenea prezentate exemple de funcționare și au fost scoase în evidență similitudinile între PODEM și IE.

Au fost identificate sursele de informație parțială utilizate de IE și au fost prezentate exemple din care rezultă modul în care IE generează informație parțială prin executarea implicării înainte și înapoi în graful de instrucțiuni dependente. Datele IE pot fi folosite cu succes în rezolvarea unor evenimente cu conotație negativă asupra performanței cum ar fi dezambiguarea instrucțiunilor de accesare a memoriei, predicția instrucțiunilor de control etc.

În final au fost descrise două posibilități în care IE poate fi implementat în *hardware*. Unul din modurile de implementare se referă la integrarea acestuia într-un microprocesor *out-of-order*, și unul CMT care reprezintă de asemenea o altă contribuție importantă a acestui capitol.

Conceptul IE, descrierea acestuia, modul de operare și identificarea zonelor din execuția instrucțiunilor, unde datele parțiale generate de IE pot fi folosite cu succes, în scopul creșterii performanței, reprezintă contribuția principală a acestui capitol.

7. Evaluarea potențialului IE implementat într-un procesor superscalar.

Pentru evaluarea mecanismului IE s-a recurs la o metodă consacrată, utilizată de proiectanții sistemelor cu microprocesor în etapa în care se iau deciziile microarhitecturale referitoare la componența și organizarea structurilor *hardware*, pentru obținerea unei arhitecturi optimizate din punctul de vedere al performanței. Astfel mecanismul IE a fost implementat în *software* și integrat într-un simulator al unui procesor superscalar. S-au ales o serie de aplicații de testare și s-au conceput metode de evaluare a potențialului mecanismului. Au fost generate date de caracterizare pe baza cărora să se poată studia, pe de-o parte capacitatea IE de a genera informație parțială despre regiștrii operanzi, iar pe de altă parte posibilitatea de a folosi informația parțială în scopul îmbunătățirii performanței.

7.1. Descrierea mediului de simulare.

Datele experimentale legate de evaluarea potențialului de utilizare și stabilirea limitelor IE, au fost obținute folosind ca mijloace principale de lucru:

- programul de simulare a microprocesoarelor superscalar *sim-outorder* ce face parte din suita SimpleScalar [5.19];
- părți din programul *sim-profile* destinat caracterizării aplicațiilor de testare, conținut de asemenea în suita SimpleScalar;
- o serie de executabile precompilate a unor diferite *benchmark*-uri.

Pentru implementarea mecanismul IE în simulatorul *sim-outorder*, simularea interacțiunii acestui mecanism cu celelalte blocuri componente ale simulatorului și crearea unui mediu de simulare adecvat scopului propus, au fost necesare următoarele modificări și adaptări:

- a) Modificarea *sim-profile* într-o structură de analiză asemănătoare FAF (așa cum este descrisă în subcap. 3.4.1.) și integrarea acesteia în *sim-outorder* pentru a servi analizei IE.

- b) Modificarea codului sursă al *sim-outorder* pentru integrarea IE în *pipeline*-ul simulat de acesta.
- c) Conceperea și integrarea în *sim-outorder* a codului sursă ce permite obținerea datelor de caracterizare IE.

➤ **Caracteristicile simulatorului *sim-outorder*** [5.19]. Simulatorul *sim-outorder* este un model detaliat al unui procesor superscalar, fiind cel mai complex simulator, ce face parte componentă din setul de programe *SimpleScalar*. Schema implementată folosește un buffer de reordonare pentru redenumirea automată a regiștrilor logici și pentru stocarea rezultatelor instrucțiunilor ce se află în execuție. În fiecare ciclu de ceas bufferul de reordonare retrage din execuție instrucțiunile ce au fost finalizate, în ordinea secvențială în care acestea apar în program și modifică starea arhitecturală a fișierului de regiștrii.

Sistemul de memorie al simulatorului implementează o coadă de instrucțiuni de citire/scriere. Valorile instrucțiunilor de scriere sunt stocate în această coadă, în cazul în care instrucțiunea de scriere este executată speculativ. Instrucțiunile de citire sunt transmise ierarhiei de memorie în momentul în care adresele tuturor instrucțiunilor de scriere precedente devin cunoscute. Instrucțiunile de citire pot fi satisfăcute de către ierarhia de memorie, sau de către instrucțiuni de scriere anterioare, în cazul în care cele două instrucțiuni, citire/scriere, accesează aceeași locație de memorie.

➤ **Înserarea mecanismului IE în *pipeline*-ul simulatorului *sim-outorder*.**

Pipeline-ul simulat de *sim-outorder* împreună cu modificările necesare pentru implementarea mecanismului IE și pentru simularea interacțiunii acestuia cu celelalte blocuri componente ale simulatorului, este prezentat în figura 7.1.




Figura 7.1 *Pipeline-ul* simulatorului *sim-outorder* în care este inserat mecanismul **IE**

Bucula principală de simulare reproduce un *pipeline* cu șapte etape, care este structurată după cum urmează:

- ***ruu_fetch()***; etapa de citire a instrucțiunilor. Unitatea de citire instrucțiuni utilizează PC-ul, starea predictorului instrucțiunilor de control și informația asupra unei predicții greșite, furnizată de unitățile de execuție a instrucțiunilor de control, pentru a citi instrucțiunile ce urmează a fi executate.
- ***ruu_dispatch()***; decodificarea instrucțiunilor. Această funcție operează asupra instrucțiunilor prezente în coadă de instrucțiuni, ce este alimentată în etapa de citire. În fiecare interval de ceas, distribuitorul citește instrucțiuni din coada de instrucțiuni și le plasează în coada unității de lansare în execuție. Totodată în această fază, sunt detectate predicțiile greșite ale instrucțiunilor de control. În cazul în care se detectează o predicție greșită, simulatorul utilizează buffere speciale pentru menținerea stării speculative, diferite de cele în care este menținută starea arhitecturală corectă. În această etapă instrucțiunile sunt interconectate în funcție de interdependențele dintre ele.
- ***IE()***; etapa în care IE primește informații legate de codul instrucțiunii, valorile *immediate*, *shift* etc. de la etapa de decodificare, *ruu_dispatch*. În funcție de modul în care este folosit IE, poate recepționa rezultatele instrucțiunilor ce și-au încheiat execuția de la etapa *ruu_commit* și execută propagarea înainte și înapoi asupra instrucțiunilor citite, atâta timp cât încă se detectează informație parțială nouă. După ce IE și-a încheiat execuția, instrucțiunile

împreună cu informația parțială sunt transmise etapei *ruu_issue()* și *lsq_refresh()* spre a fi distribuite și lansate în execuție, datele parțiale fiind folosite pentru dezambiguarea accesărilor memoriei, determinarea direcției fals/adeverat a instrucțiunilor de control condiționale, detectarea rapidă a unui *hit* sau *miss* în memoria *cache*, detectarea nespeculativă a operanzilor scurți. În cazul în care IE poate determina valorile tuturor biților rezultatului, instrucțiunea în cauză poate fi direct retrasă din execuție.

- ***ruu_issue()* și *lsq_refresh()***; etapa de distribuire și lansare în execuție. Aceste proceduri monitorizează interdependențele între regiștrii și între locațiile de memorie și modelează activarea instrucțiunilor și lansarea lor în execuție, către unitățile funcționale, odată ce dependențele de date le-au fost satisfăcute. În fiecare interval de *clock*, unitatea de lansare în execuție identifică instrucțiunile a căror operanzi sunt disponibili. Lansarea în execuție a instrucțiunilor de citire din memorie ce pot fi executate, este stopată dacă în coada instrucțiunilor de citire/scriere există o instrucțiune precedentă de scriere a cărei adresă nu este încă disponibilă. Dacă adresa unei instrucțiuni de scriere ce așteaptă să acceseze memoria, este identică cu cea a unei instrucțiuni de citire, valoarea acesteia este transmisă instrucțiunii de citire în cauză, evitându-se astfel un acces al memoriei ce nu este necesar. Cele două adrese pot fi declarate identice doar dacă sunt cunoscute în întregime în urma execuției regulate. Deoarece există cazuri în care IE poate determina întreg setul de biți ai adreselor în cauză într-o etapă anterioară a pipeline-ului, decizia de egalitate poate fi luată pe baza informației IE eliminându-se astfel timpul necesar obținerii celor două adrese în execuția regulată. În caz contrar instrucțiunea de citire este transmisă pentru a fi deservită de ierarhia de memorie.

Etapa de execuție este implementată de asemenea în ***ruu_issue()***. În fiecare ciclu de ceas în această subrutină sunt procesate instrucțiunile care sunt furnizate de către etapa de lansare în execuție a pipeline-ului. Tot în această etapă se verifică disponibilitatea unităților de execuție, iar în cazul în care acestea au porturi libere, instrucțiunile sunt lansate în execuție spre unitățile funcționale respective. În final această procedură stabilește momentul când instrucțiunile își vor scrie rezultatele în fișierul de regiștrii și în memorie, ținând cont de timpii de acces ai fiecărei unități în parte.

- ***ruu_writeback()***; etapa de returnare a rezultatelor. În fiecare ciclu de ceas în această procedură sunt scanate cozile de evenimente, pentru a se

identifica instrucțiunile ce au terminat execuția. După ce o instrucțiune este identificată, subrutina parcurge și marchează șirul de instrucțiuni ce depind de rezultatul instrucțiunii în cauză. În cazul în care una din instrucțiunile dependente așteaptă doar rezultatul instrucțiunii ce și-a încheiat execuția, este marcată gata pentru execuție.

În această etapă sunt detectate de asemenea predicțiile greșite ale instrucțiunilor de control. Când o astfel de predicție greșită este detectată, rezultatele instrucțiunilor speculative ce au fost executate până în acel moment sunt anulate, *pipeline*-ul este curățit de instrucțiunile speculative aflate în procesare, iar execuția simulatorului este relansată dintr-o stare anterioară corectă cunoscută, salvată într-un *checkpoint*.

- ***ruu_commit()***; etapa în care sunt procesate instrucțiunile din etapa *ruu_writeback()* a pipeline-ului, ce sunt gata pentru a fi retrase din execuție. Această procedură execută retragerea din execuție a instrucțiunilor în ordinea secvențială în care acestea apar în program și modifică conținutul memoriei *cache*, sau a memoriei principale, cu valorile instrucțiunilor de scriere în memorie. În urma etapei de retragere din execuție rezultatele instrucțiunilor sunt plasate în fișierul de regiștrii.

Configurarea simulatorului de performanță utilizat pentru generarea datelor, este prezentată în tabelul 7.1.

Caracteristici	Valoare
Lungime <i>pipeline</i>	7 etape; 16/16/16 fetch/issue/commit; 256 intrari in RUU; 128 intrari in LSQ
Predictor instructiuni conditionale	Combined (bimodal - 2K intrari; 2level -1K intrari); RAS 8 intrari; BTB 512 intrari, 4-cai
Sistemul de memorie	I-cache: 8KB (mapare directa, 32B dimensiunea liniei); durata acces 1 ciclu de clock D-cache: 16KB(4-cai asociativa, 64B dimensiunea liniei); durata de acces 1 ciclu de clock L2: 64KB(4-cai asociativa, 64B dimensiunea liniei); durata de acces 6 ciclui de clock Memoria principala: durata de acces 18 ciclui de clock
Unitati functionale	4 unitati procesare operanzi intregi; 1 unitate inmultiri/impartiri intregi 4 unitati procesare operanzi in virgula mobila; 1 unitate inmultiri/impartiri/radical operanzi in virgula mobila

Tabelul 7.1. Configurarea simulatorului de performanță

7.2. Evaluarea potențialului IE de a extrage valori parțiale din regiștrii operanzi și de a le propaga în graful instrucțiunilor dependente.

Pentru o înțelegere mai bună a datelor prezentate în cele ce urmează voi face următoarele precizări:

1). Datele prezentate au fost obținute în următoarele condiții:

- Sunt luate în considerare instrucțiuni care pot influența negativ performanța în rulare, aparținând următoarelor cinci categorii:
 - a. instrucțiuni aritmetice/logice,
 - b. instrucțiuni acces memorie,
 - c. instrucțiuni de control,
 - d. instrucțiuni în virgulă mobilă,
 - e. instrucțiuni eterogene cu destinație specială (*syscall, break, etc*).

Codurile instrucțiunilor ce fac parte din categoriile de mai sus sunt prezentate în Anexa 4 [5.19].

- O instrucțiune este considerată a avea informație IE dacă cel puțin una dintre valorile biților din cei doi regiștrii operanzi, sau din rezultat, a fost determinată în urma utilizării mecanismului IE.
- Numărul total al instrucțiunilor ce conțin date obținute cu ajutorul IE, este raportat la numărul total de instrucțiuni executate.
- Rezultatele obținute prezintă cazul când mecanismul IE este activat în comparație cu cazul de referință, caz în care simulatorul execută programul de testare fără interferența IE.

2). Pentru o estimare cât mai completă a potențialului IE de a genera date utile s-a considerat util studiul comportamentului acestuia în două cazuri diferite și anume:

- Mecanismul IE funcționează de sine stătător.
- Mecanismului IE îi sunt returnate rezultatele tuturor instrucțiunilor care și-au terminat execuția.

3). S-a considerat semnificativ pentru aprecierea capacității mecanismului IE de a genera date utile pentru îmbunătățirea performanțelor procesorului, studiul următorilor indicatori:

- a.** Distribuția instrucțiunilor ce conțin informație parțială generată de IE.

Datele obținute în urma acestei analize permit estimarea numărului total de instrucțiuni ce conțin informație parțială, raportat la numărul total de instrucțiuni executate într-o anumită aplicație.

- b.** Procentajul de instrucțiuni din fiecare categorie ce conțin date obținute cu ajutorul IE, raportat la numărul de instrucțiuni executate, din categoria respectivă.

În acest fel se face o evaluarea a numărului total de instrucțiuni ce conțin date IE, din fiecare categorie de instrucțiuni luată în considerare.

- c.** Numărul total de biți depistați cu ajutorul IE, conținuți în cei doi regiștrii operanzi citați de o instrucțiune, precum și în rezultatul produs de aceasta.

Datele de acest fel sunt importante pentru evaluarea cantității de informație parțială ce poate fi generată pentru fiecare instrucțiune. Pentru cele mai multe utilizări ale IE este suficientă cunoașterea unui singur bit din regiștrii operanzi. Cu toate acestea probabilitatea de rezolvare a conflictelor de date și control crește odată cu creșterea numărului de biți ai căror valoare este cunoscută.

- d.** Numărul total de instrucțiuni și numărul total de biți IE, aflați la fiecare "nivel de dependență", pentru setul de aplicații studiate. (Acest indicator va fi cuantificat numai în situația în care mecanismului IE i-au fost retransmise rezultatele tuturor instrucțiunilor care și-au terminat execuția).

"Nivelul de dependență" este o noțiune, pe care am introdus-o pentru a putea cuantifica nivelul (distanța) până la care IE poate transmite informație parțială, în graful de instrucțiuni dependente.

4). Datele experimentale au fost obținute în urma studiului efectuat asupra unui subset al programelor SPEC CPU2000 și anume a *164.zip*, *175.vpr*, *176.gcc*, *181.mcf*, *197.parser*, *255.vortex*, *256.bzip2*.

5). Evaluarea potențialului IE s-a efectuat prin simularea a $5 \cdot 10^8$ instrucțiuni, pentru fiecare aplicație luată în considerare.

7.2.1. Date de caracterizare pentru cazul în care mecanismul IE funcționează de sine stătător.

În cazul în care IE funcționează de sine stătător, acesta extrage informație doar din sursele de informație parțială, prezentate în subcapitolul 6.2.4 și efectuează implicarea înainte și înapoi în graful instrucțiunilor dependente, obținând în acest fel date despre valorile operanzilor acestora. Acesta ar constitui cazul cel mai simplu în care IE ar putea fi implementat în *hardware*, ei putând fi adăugat ca o etapă componentă a *pipeline*-ului, așa cum este prezentat în figura 7.1.

a. Distribuția instrucțiunilor ce conțin informație IE, raportate la numărul total de instrucțiuni. (Figura 7.2.)




Figura 7.2. Distribuția instrucțiunilor. Această figură prezintă instrucțiunile ce conțin informație parțială obținută în urma aplicării IE, în fiecare dintre cele cinci categorii de instrucțiuni.

Datele prezentate în figura 7.2 relevă faptul că atunci când IE funcționează de sine stătător, în medie, numărul total de instrucțiuni ce conțin informație parțială reprezintă 21% din totalul de instrucțiuni executate. Valoarea minimă fiind deținută de aplicația *parser* cu 7%; iar valoarea maximă de aplicația *gzip* (datele de intrare log) pentru care numărul de instrucțiuni cu date parțiale este de 36% din numărul total de instrucțiuni. Pentru alte aplicații cum ar fi *bzip2*, *mcf* sau *gcc* numărul de instrucțiuni cu date IE este aproximativ egal cu 20%.

Procentajele obținute relevă capacitatea IE de a genera și propaga informație parțială.

b. Distribuția procentuală a instrucțiunilor ce conțin informație IE, raportată la numărul total de instrucțiuni din categoria respectivă. (Figura 7.3.)

În figură sunt prezentate procentajele instrucțiunilor ce conțin date obținute cu ajutorul IE pentru fiecare din cele cinci categorii de instrucțiuni, considerate.




Figura 7.3. Instrucțiuni cu date IE: În această figură sunt reprezentate numărul de instrucțiuni cu date IE, raportate la numărul total de instrucțiuni din categoria respectivă.

Trebuie menționat faptul că atât în cazul de referință în care simulatorul execută programul fără mecanismul IE, cât și în cazul în care IE este operațional, instrucțiuni în virgulă mobilă conțin doar aplicațiile *gcc* și *vpr*.

Datele prezentate în grafic permit următoarele concluzii:

- Mecanismul IE este capabil să genereze informație parțială pentru 100% din setul de instrucțiuni din categoria instrucțiunilor speciale, cu excepția aplicației *vpr* unde rata de succes este de 98%.
- Procentajul de instrucțiuni de accesare a memoriei ce conțin date IE este relativ scăzut, pentru majoritatea *benchmark*-urile studiate, singura aplicație *gzip (log)*, atingând valoarea de 16%. Pentru aplicații de acest gen IE reprezintă o soluție viabilă pentru rezolvarea problemelor de performanță create de dependențele de date.
- Spre deosebire de dependențele de date capacitatea IE de a soluționa dependențele de control este mai evidentă. Făcând media tuturor instrucțiunilor din această categorie din toate aplicațiile studiate a rezultat că pentru 14% dintre instrucțiunile de control a fost posibilă determinarea datelor parțiale. Procentajul de instrucțiuni de control cu date IE cel mai scăzut îl deține aplicația *parser* cu 6% iar cel mai ridicat aplicația *bzip2* (ambele seturi de date de intrare) cu 31%.
- În medie rata de succes a IE de a genera informație parțială pentru instrucțiunile din categoria aritmetică/logică este relativ ridicată, 39%. Procentajul minim de instrucțiuni cu date obținute în urma aplicării IE fiind deținut de aplicația *parser*, 21%, iar procentajul cel mai ridicat de aplicația *gzip*, 48%.

c. Numărul total de biți depistați de IE conținuți în cei doi regiștri operanzi și în rezultatul fiecărei instrucțiuni. (Figura 7.4.)

Numărul de biți reprezentați în graficul din figura 7.4 reprezintă media obținută prin divizarea numărului total de biți extrași din cei doi regiștrii operanzi, precum și din rezultat, determinați de IE, la numărul total de instrucțiuni ce conțin date IE dintr-o anumită categorie.




Figura 7.4. Număr de biți IE. În această figură este reprezentată pentru fiecare instrucțiune media biților din regiștrii operanzi, ai căror valoare a fost cunoscută în urma aplicării IE.

Numărul maxim posibil de biți ce pot fi determinați ca urmare a aplicării IE este 96 deoarece instrucțiunile simulate operează cu operanzi pe 32 de biți.

Din datele prezentate în grafic se observă că:

- Numărul de biți ai căror valori sunt cunoscute în urma IE este semnificativ în special pentru instrucțiunile de control, cele aritmetice logice și cele speciale.

În ceea ce privește instrucțiunile de control media biților IE pentru toate aplicațiile de testare este de aproximativ 43. Aceasta reflectă în mod clar probabilitatea ridicată de rezolvare a acestui tip de conflicte pe baza informației IE. Numărul maxim de biți ce conțin informație IE este deținut de aplicația *bzip2* cu media de aproximativ 51 de biți IE pentru fiecare instrucțiune, iar numărul minim îl deține aplicația *vortex* cu media de aproximativ 30 de biți IE.

- Pentru aplicații ca de exemplu *vpr* există o probabilitate mare de rezolvare a conflictelor de date. În medie numărul de biți IE pentru fiecare din instrucțiunile de accesare a memoriei din această aplicație este de aproximativ 36.

- În plus pentru instrucțiunile aritmetice/logice aplicând procedeul IE se pot determina în medie valorile a 20 de biți.

7.2.2. Date de caracterizare pentru cazul în care rezultatele tuturor instrucțiunilor ce și-au încheiat execuția sunt retransmise mecanismului IE.

În acest caz, pe lângă datele obținute din sursele de informație parțială, rezultatele instrucțiunilor ce au fost retrase din execuție sunt retransmise etapei *pipeline*-ului ce execută IE în urma unui *bypass* din ultima etapă *ruu_comit*. Utilizând datele obținute această informație este apoi propagată de IE înainte și înapoi în graful instrucțiunilor dependente obținând în acest fel date despre valorile operanzilor acestora.

Spre deosebire de cazul în care IE funcționează de sine stătător, acest caz reflectă limita maximă a cantității de informație parțială ce poate fi generată în urma aplicării IE, pentru situația în care IE funcționează ca o etapă a *pipeline* relevând totodată și potențialul maxim al IE de rezolvare a diferitelor probleme de performanță. Punerea în practică a mecanismului IE în felul acesta ar implica însă o creștere a nivelului de complexitate a structurilor hardware, fiind necesare pe lângă adăugarea unor etape în *pipeline* aferente IE și adăugarea structurilor ce execută și controlează *bypass*-ul rezultatelor.

a. Distribuția instrucțiunilor ce conțin informație IE raportate la numărul total de instrucțiuni. (Figura 7.5.)

Din datele conținute în acest grafic se observă că numărul total de instrucțiuni ce conțin date IE, pentru majoritatea aplicațiilor studiate depășește $3 \cdot 10^8$ ceea ce reprezintă peste 60% din totalul de instrucțiuni executate.




Figura 7.5. Distribuția instrucțiunilor: Această figură prezintă instrucțiunile ce conțin informație parțială obținută în urma aplicării IE, în fiecare dintre cele cinci categorii de instrucțiuni.

La un capăt al spectrului se află aplicația *mcf* cu 55% iar la celălalt capăt se află aplicația *gzip* (setul de date de intrare log) pentru care numărul de instrucțiuni ce conțin informație IE este de 77% din numărul total de instrucțiuni. Aceste rezultate relevă potențialul foarte ridicat al IE de a genera informație parțială despre regiștri operanzi și despre rezultatul instrucțiunilor, majoritatea instrucțiunilor conținând date IE.

b. Distribuția procentuală a instrucțiunilor ce conțin informație IE raportat la numărul total de instrucțiuni din categoria respectivă. (Figura 6.6.)

În figura următoare sunt prezentate procentele instrucțiunilor ce conțin date IE din fiecare dintre cele cinci categorii, instrucțiuni de control, instrucțiuni de accesare a memoriei, instrucțiuni aritmetice/logice, instrucțiuni în virgulă mobilă și instrucțiuni speciale.




Figura 7.6. Instrucțiuni cu date IE: În această figură sunt reprezentate numărul de instrucțiuni cu date IE, raportate la numărul total de instrucțiuni din categoria respectivă.

Referitor la datele din figură trebuie menționat faptul că în afară de aplicația *gcc* și *vpr*, pentru celelalte aplicații componenta în virgulă mobilă în cele $5 \cdot 10^8$ de instrucțiuni simulate este nulă chiar și în cazul de referință în care simulatorul execută programul fără interferență IE.

Din datele prezentate în grafice se pot discerne următoarele concluzii:

- În toate aplicațiile simulate pentru categoria instrucțiunilor speciale mecanismul IE este capabil să genereze informație parțială pentru întreg setul de instrucțiuni ce fac parte din această categorie.
 - Pentru aplicațiile ce au o componentă de instrucțiuni în virgulă mobilă rata de succes al IE de a genera informație parțială este mai mare de 95%.
 - Datele prezentate în grafic semnaleză de asemenea potențialul utilizării IE în soluționarea dependențelor de date. Media instrucțiunilor din categoria citire/scriere din memorie cu date IE, a tuturor aplicațiilor studiate este de 50%. Aplicația *gzip* (setul de date random) și aplicația *bzip2* (setul de date source) dețin procentajul de instrucțiuni cu date IE cel mai scăzut 35% aplicația *vortex* are un procentaj de 64% pentru toate seturile de date studiate iar aplicația *parser* deține

procentajul maxim de 68%.

- În afară de acestea capacitatea IE de a soluționa dependențele de control este evidentă. Făcând media tuturor instrucțiunilor din această categorie din toate aplicațiile studiate se observă că 62% dintre instrucțiunile de control conțin informații IE. Procentajul de instrucțiuni de control cu date IE cel mai scăzut îl deține aplicația *parser* cu 56% iar cel mai ridicat aplicația *vpr* cu 71%.

- Analizând potențialul IE de a genera informație parțială pentru instrucțiunile din categoria aritmetica/logică se observă că în medie rata de succes a IE este de 75%. Procentajul minim de instrucțiuni cu date IE este deținut de aplicația *mcf* cu 63%, iar procentajul cel mai ridicat este deținut de aplicația *bzip2* cu 87%.

c. Numărul total de biți depistați de IE conținuți în cei doi regiștrii operanzi și în rezultatul fiecărei instrucțiuni. (figura 6.7.)




Figura 7.7. Număr de biți IE. În figură este reprezentată pentru fiecare instrucțiune media biților din regiștrii operanzi ai căror valoare a fost cunoscută în urma aplicării IE.

Numărul de biți reprezentați în grafic reprezintă media obținută prin divizarea numărului total de biți extrași din cei doi regiștrii operanzi precum și din rezultat, determinați de IE, la numărul total de instrucțiuni ce conțin date IE, dintr-o anumită categorie. Deoarece instrucțiunile simulate operează asupra unor operanzi pe 32 de biți numărul maxim posibil de biți ce pot fi determinați în urma aplicării IE este 96.

Din datele din grafic se observă că:

- Numărul de biți ai căror valori sunt cunoscute în urma IE este semnificativ pentru toate cele cinci categorii de instrucțiuni studiate.
- În cazul instrucțiunilor de control media biților IE pentru toate aplicațiile de testare este de aproximativ 43 ceea ce reflectă în mod clar probabilitatea ridicată de rezolvare a conflictelor de control pe baza informației IE. Pentru această clasă de instrucțiuni numărul maxim de biți ce conțin informație IE este deținut de aplicația *bzip2* cu media de aproximativ 50 de biți IE pentru fiecare instrucțiune, iar numărul minim este deținut de aplicația *gzip* (setul de date de intrare log) cu media de aproximativ 37 de biți IE.
- Probabilitatea mare de rezolvare a conflictelor de date este de asemenea reflectată în datele prezentate în grafic. În medie numărul de biți IE pentru fiecare din instrucțiunile de accesare a memoriei este de aproximativ 50. La un capăt al spectrului aflându-se aplicația *gzip* (setul de date de intrare log) cu 59 de biți IE pentru fiecare instrucțiune iar la celălalt capăt se află aplicația *vortex* cu 24 de biți IE.
- Pentru instrucțiunile aritmetice/logice aplicând procedeul IE se pot determina în medie valorile a 52 de biți.

d. Numărul total de instrucțiuni și numărul total de biți IE, aflați la fiecare nivel de dependență, pentru un set reprezentativ al aplicațiilor studiate.

Scopul acestui studiu este acela de a discerne și a evalua capacitatea și limitele IE de a propaga rezultatele de intrare în lanțurile de instrucțiuni dependente. Este de asemenea interesant de cuantificat distanța maximă față de instrucțiunile ce și-au terminat execuția până, la care se poate susține propagarea

acestor date. În legătură cu aceasta a fost introdusă noțiunea de "nivel de dependență".

Modul prin care s-a efectuat etichetarea și parcurgerea grafului de instrucțiuni dependente, în vederea stabilirii nivelului maxim de propagare este prezentat în figura 7.8. Figura prezintă un exemplu de graf al instrucțiunilor dependente pentru un interval de timp, cuprins între momentul t și $t+k$.




Figura 7.8. Nivel de propagare. În această figură este prezentat un exemplu de interpretare a nivelului de dependență într-un graf de instrucțiuni.

Rezultatul fiecărei instrucțiuni, indiferent de codul acesteia este retransmis instrucțiunilor dependente de ea. Mecanismului IE execută propagarea înainte și înapoi până când nu se mai generează date IE noi. Instrucțiunile din graf de instrucțiuni dependente sunt etichetate în urma unei parcurgeri recursive a acestui

graf și fiecareia i se atribuie un anumit nivel de dependență, în funcție de numărul de instrucțiuni ce se află între instrucțiunea curentă și o instrucțiune ce și-a terminat execuția de care ea este dependentă. Dependențele pot fi satisfăcute sau de rezultatele instrucțiunilor precedente sau din fișierul de regiștri.

În exemplul de față se presupune că instrucțiunile citesc unul sau doi operanzi și produc un singur rezultat.

Am notat cu:

- **i1** și **i2** cei doi regiștrii operanzi de intrare, iar cu
- **o1** rezultatul fiecărei instrucțiuni.

De exemplu spunem că:

- la momentul **t** instrucțiunea **1** și-a încheiat execuția. Rezultatul ei **o1** este retransmis mecanismului IE.
- pentru satisfacerea dependenței operandului **i1** instrucțiunea **9** are un nivel de propagare **patru**, valoarea acestui operand fiind produsă de instrucțiunea **8**, care pentru a-și produce rezultatul depinde de finalizarea instrucțiunilor **5**, **2** și **1**. Pentru satisfacerea dependenței operandului **i2** instrucțiunea **9** are un nivel de propagare **trei** valoarea acestui operand fiind produsă de instrucțiunea **6** care pentru a-și produce rezultatul depinde de finalizarea instrucțiunilor **2** și **1**. Spunem astfel că nivelul maxim de propagare pentru instrucțiunea 9 este 4.

În figura 7.8. am notat cu N_{1-4} nivelul maxim de propagare pentru instrucțiunile prezentate.

În figura 7.9. este prezentată pentru fiecare dintre aplicațiile luate în studiu numărul de instrucțiuni aflate la același nivel de propagare.

Dintre aplicațiile studiate nivelul minim de propagare a datelor este 12 pentru aplicația *mcf*, iar nivelul maxim este 34 pentru aplicația *gzip*.




Figura 7.9. Distanța de propagare - instrucțiuni. În această figură este prezentat, la fiecare nivel de dependență, numărul de instrucțiuni ce dețin informație parțială obținută în urma aplicării IE.




Figura 7.10. Distanța de propagare - biți. Figura prezintă numărul total de biți ai căror valoare a fost determinată în urma aplicării IE, la fiecare nivel de dependență.

În figura 7.10 este reprezentat numărul total de biți IE de la fiecare nivel de propagare. Scopul acestui studiu este de a estima numărul total de biți la fiecare nivel de propagare ce reflectă totodată capacitatea IE de a susține propagarea informației de intrare la distanțe mari în lanțurile de instrucțiuni dependente.

7.2.3 Date comparative privitoare la eficiența IE în cele două cazuri studiate.

Comparativ cu cazul în care rezultatele tuturor instrucțiunilor ce și-au terminat execuția sunt retransmise mecanismului IE, distribuția instrucțiunilor relevă faptul că numărul total de instrucțiuni ce conțin date IE, în condițiile în care mecanismul IE funcționează de sine stătător este mai scăzut. În acest din urmă caz media obținută este de doar 21% din totalul instrucțiunilor executate ceea ce este echivalent cu o scădere de 60% față de cazul precedent. Trebuie însă remarcat faptul că și în cazul în care IE funcționează de sine stătător, pentru o serie de aplicații ca de exemplu *gzip* numărul de instrucțiuni ce conțin date IE reprezintă un procent de peste 30% din total.

În ceea ce privește instrucțiunile speciale, în ambele cazuri studiate, IE este capabil să determine informație parțială despre aproape întreg setul de instrucțiuni din această categorie (98% respectiv 100%). Procentul de 100% fiind obținut în cazul în care rezultatele instrucțiunilor sunt retransmise IE.

În legătură cu probabilitatea de rezolvare a conflictelor de date, se constată că aceasta este mai ridicată când rezultatele instrucțiunilor sunt retransmise IE. În acest caz media instrucțiunilor de citire/scriere din memorie ce conțin date IE pentru toate aplicațiile studiate este de 50%, IE putând determina valorile a aproximativ 50 dintre cei 96 de biți posibili ai regiștrilor operanzi și ai rezultatului fiecărei instrucțiuni.

Cu toate că eficiența de a genera informație parțială pentru clasa de instrucțiuni de accesare a memoriei este mai scăzută în cazul în care IE funcționează de sine stătător pentru unele dintre aplicații ca de exemplu *gzip* s-au determinat date IE pentru 10% din aceste instrucțiuni, determinându-se în medie valorile a 32 de biți pentru fiecare instrucțiune.

Așa cum era de așteptat și în rezolvarea conflictelor de control IE are un potențial mai ridicat când îi sunt retransmise rezultatele instrucțiunilor, în medie

pentru 62% dintre instrucțiunile din această clasă a fost posibilă determinarea de informație parțială și per global 50 dintre cei 96 de biți ai fiecărei instrucțiuni au fost determinați de IE. Pentru această clasă de instrucțiuni succesul IE este mare și atunci când funcționează de sine stătător, putând genera date parțiale, în medie pentru 14% din totalul de instrucțiuni, putând ajunge chiar până la 31% pentru aplicații ca de exemplu *bzip2*. Totodată numărul de biți IE pentru fiecare instrucțiune este în medie de 43.

În ceea ce privește instrucțiunile aritmetice/logice IE de sine stătător poate determina date parțiale în medie pentru 39% din totalul de instrucțiuni față de 75% când rezultatele instrucțiunilor ce au fost retrase din execuție îi sunt retransmise. Numărul de biți IE pentru fiecare instrucțiune este de 20 comparativ cu 52.

În concluzie chiar dacă eficiența mecanismului IE este mai redusă când funcționează de sine stătător el poate totuși genera informație parțială despre un număr semnificativ de regiștri operanzi și rezultate pentru majoritatea claselor de instrucțiuni. Cu toate că potențialul IE de rezolvare a conflictelor de date și de control este mai ridicat în situația în care îi sunt retransmise rezultatele instrucțiunilor ce și-au încheiat execuția, datele experimentale demonstrează totuși că IE poate fi folosit cu succes în îmbunătățirea performanței și atunci când funcționează de sine stătător.

Alegerea uneia sau a celeilalte soluții este o decizie ce trebuie luată în faza de implementare, evaluând pe de-o parte potențialul mai ridicat al IE de a genera informație parțială atunci când rezultatele instrucțiunilor ce și-au finalizat execuția îi sunt retransmise, iar pe de altă parte complexitatea determinată de adăugarea structurilor hardware și de control necesare pentru a face posibil *bypass*-ul rezultatelor din etapa *ruu_commit* în etapa ce execută IE.

7.3 Concluzii.

În acest capitol s-a efectuat un studiu al limitelor și posibilităților de utilizare a mecanismului IE în situația în care acesta este implementat în *hardware* ca o etapă a *pipeline*-ului. A fost prezentat mediul de simulare care a fost folosit pentru obținerea datelor de caracterizare bazat pe simulatorul de performanță al unui

procesor *out-of-order* ce face parte din suita SimpleScalar. Au fost descrise pe scurt operațiunile efectuate în fiecare etapă a *pipeline*-ului inclusiv etapa ce execută IE.

Pentru obținerea datelor experimentale de evaluare a potențialului mecanismului IE a fost necesară parcurgerea următoarelor etape ce constituie totodată o parte din contribuțiile acestui capitol:

- transpunerea în cod a algoritmului ce guvernează funcționarea IE;
- adaugarea la *sim-outorder* a codului sursă al IE;
- modificarea componentei de analiză a SimpleScalar într-o structură de analiză asemănătoare FAF și integrarea acesteia în *sim-outorder*;
- integrarea IE ca o etapă în *pipeline*-ul simulat de *sim-outorder*;
- conceperea unei metode de evaluare a potențialului IE de a propaga informația parțială bazată pe parcurgerea grafului de instrucțiuni dependente și integrarea în *sim-outorder* a codului sursă ce permite obținerea estimării distanței de propagare.

Capacitatea IE de a genera informație parțială a fost evaluată în două cazuri diferite de implementare, când rezultatele instrucțiunilor sunt retransmise IE și când acesta funcționează de sine stătător.

Instrucțiunile ce alcătuiesc aplicațiile software la nivelul codului mașină au fost împărțite în cinci categorii și s-au prezentat rezultate legate de procentajul de instrucțiuni ce conțin date IE, raportate la numărul total de instrucțiuni din fiecare categorie.

În plus de aceasta pentru a înțelege potențialul folosirii informației IE în rezolvarea conflictelor de date și de control au fost generate date statistice referitoare la numărul total de biți din regiștrii operanzi și din rezultatul fiecărei instrucțiuni a căror valoare a fost cunoscută în urma aplicării IE. Nu în cele din urmă au fost estimate limitele IE de a susține propagarea informației parțiale prin măsurarea distanței de propagare în graful de instrucțiuni dependente. Metodele de evaluare precum și datele experimentale obținute reprezintă o altă contribuție importantă a acestui capitol.

Toate rezultatele experimentale relevă în mod clar capacitatea IE de a genera și propaga informație parțială despre valorile din regiștrii operanzi precum și potențialul utilizării acestei informații pentru soluționarea unor evenimente cu conotație negativă asupra performanței în execuție a aplicațiilor *software* pe platformele *out-of-order*.

8. Concluzii, dezvoltări ulterioare, contribuții originale.

8.1 Concluzii finale

Prezenta teză este centrată pe principalele activități desfășurate pentru asigurarea unui nivel înalt de performanță a sistemelor computaționale, activități ce se desfășoară pe tot parcursul proiectării unei noi platforme *hardware*.

Sunt prezentate contribuțiile autorului atât la nivel teoretic cât și aplicativ, legate de această importantă activitate care începe în faza de explorare inițială, continuă pe tot parcursul proiectării și se termină după ce produsul a fost realizat fizic.

În partea de debut a lucrării este introdusă noțiunea de performanță a sistemelor cu microprocesor, **acesta fiind de fapt obiectivul principal al tezei** și se face o trecere în revistă a principalelor mărimi asociate ei, fiind prezentate de asemenea diferitele mijloace de evaluare, a modului de operare și a principalelor tipuri de simulare (*trace driven* și *execution driven*).

Sinteza efectuată poate fi apreciată ca o primă contribuție originală a acestei lucrări.

În continuare în cadrul tezei sunt prezentate rezultatele obținute în trei direcții de dezvoltare a conceptului de performanță, care constituie și obiectivele lucrării. Toate acestea reprezintă etape parcurse în procesul de fabricare al unui microprocesor și între ele există o strânsă interconectivitate:

- Îmbunătățirea structurii și a calității mijloacelor prin care se face evaluarea performanței.
- Cercetarea proprietăților, a modului de comportare în rulare a aplicațiilor *software* și a cerințelor impuse de acestea structurilor *hardware* ale unui sistem computațional.

- Conceperea unor mecanisme care să conducă la îmbunătățirea vitezei de lucru a microprocesorului pe baza rezultatelor obținute în urma caracterizării aplicațiilor.

Obiectivele tezei au fost concretizate practic prin:

1. Un nou concept pentru proiectarea unui utilitar de analiză prin simulare a microprocesoarelor și a aplicațiilor soft denumit "Flexible Analysis Framework" (FAF). Noul concept, prezentat pe larg în capitolul 3 al tezei, derivă dintr-o necesitate practică, consecință a faptului că o analiză făcută asupra utilitatelor utilizate curent, relevă faptul că acestea, în mare parte, nu corespund întocmai standardelor enunțate în tabelul 2.1 din capitolul 2 al tezei.

Prin modul în care a fost gândit noul concept elimină dezavantajele aferente celor mai multe dintre utilitarele uzuale și creează cadrul pentru eliminarea și a aspectelor cu conotație negativă, datorate segmentării expertizei în analiza performanței, între diversele departamente participante la proiectarea procesorului, fiindu-i conferite următoarele avantaje: un grad ridicat de universalitate, posibilitatea de a fi folosit pentru analiza platformelor hardware eterogene, indiferent de arhitectura acestora; capacitatea de a opera atât cu fișiere *trace* cât și în cadrul simulatoarelor de performanță; ușurința de a fi înțeles și modificat pentru a servi unor situații speciale ce reclamă noi metode de analiză; influența scăzută asupra vitezei de simulare când operează integrat în simulatorul de performanță.

Noul concept a servit drept fundament la edificarea unei structuri modulare de analiză de tip arbore, care este folosită în practică, în primul rând pentru studiul proprietăților aplicațiilor *software* și în al doilea rând pentru estimările de performanță ce servesc la luarea deciziilor arhitecturale legate de structurile *hardware* aflate în faza de proiect.

În contextul utilitatelor uzuale, structura de analiză realizată conform noului concept se individualizează printr-o serie de atribute, calificate drept noutăți, motiv pentru care s-a întocmit documentația necesară obținerii unui brevet de invenție.

2. Un studiu comparativ asupra modului de comportare în rulare a unor aplicații care presupun un regim computațional dificil, specific aplicațiilor din domeniul științific și comercial, în care sunt evaluate și comparate caracteristicile cu influență asupra performanței.

Studiul realizat este o consecință a faptului că deși cunoașterea proprietăților aplicațiilor *software* și a modului în care acestea interacționează cu *hardware*-ul pe care urmează să ruleze reprezintă o etapă crucială în analiza performanței, sursele de informare documentară relevă faptul că multe dintre studiile efectuate relativ la acest aspect se limitează la analiza unui număr redus de aplicații sau de parametrii. În plus de aceasta sunt puține studii ce-și propun estimări comparative în legătură cu proprietățile aplicațiilor ce reclamă un regim computațional dificil cum sunt, de exemplu, cele din domeniul științific și cel comercial.

Studiul prezentat în cap.4 al tezei face o evaluare complexă a acestui tip de aplicații, prezentându-se rezultate și concluzii legate de un număr important de parametrii de caracterizare cum sunt, distribuția instrucțiunilor, localizarea spațială și temporală a accesărilor memoriei, influența organizării memoriei cache asupra numărului total de *miss*-uri, efectele execuției unor aplicații paralelizate într-un mediu multiprocesor asupra *miss*-urilor în *cache* și nu în ultimul rând efectul precizării datelor asupra performanței în execuție.

Un mijloc general acceptat în caracterizarea aplicațiilor *software* este analiza fișierelor *trace*. În lucrare sunt prezentate metode curențe de colectare și validare a acestora. Validarea, etapa în urma căreia se confirmă faptul că modul de comportare reflectat de către fișierul *trace*, este identic cu comportamentul *hardware*-ului de referință este evidențiată în teză printr-un exemplu în care indicatorii de performanță (numărul de *miss*-uri în memoria cache L2) obținuți din mediul de simulare sunt comparați cu datele obținute pe platforme *hardware* existente folosind regiștrii de performanță care echipează microprocesorul.

În mare parte rezultatele experimentale obținute în analiza de performanță a aplicațiilor ce reclamă un regim computațional greu, au fost generate în urma folosirii structurii de analiză ce modelează conceptul FAF. Pe lângă datele privind efectele organizării memoriei *cache* asupra numărului de *miss*-uri și implicit asupra

performanței, cele mai importante concluzii desprinse în urma analizei efectuate sunt următoarele:

- Evaluarea performanței aplicațiilor științifice doar pe baza componentei în virgulă mobilă poate conduce la rezultate eronate datorită existenței în aceste aplicații a unei importante componente întregi.
- Mecanismele de precizie au cel mai benefic efect asupra aplicațiilor a căror mod de accesare a datelor este predictibil.
- S-au observat interesante asemănări între proprietățile aplicațiilor științifice reale și a celor comerciale.
- Este improprie emiterea unor concluzii cu caracter general pentru întregul spectru al aplicațiilor științifice bazat doar pe analiza unor aplicații din această categorie.

3. Cercetarea posibilităților și limitelor unui posibil mecanism hardware nespeculativ, denumit "Implication Engine" (IE), de rezolvare a dependențelor de date, și a dependențelor de control, ce apar în cazul procesării în paralel a instrucțiunilor.

Partea a doua a lucrării se concentrează, pe parcursul a trei capitole în special pe cea de-a treia etapă componentă a analizei de performanță și anume conceperea unei arhitecturi performante cu structuri hardware optimizate în vederea obținerii unui nivel maxim de performanță.

În cap.5 se prezintă într-un format condensat problemele de performanță asociate cu execuția unei aplicații software pe un microprocesor superscalar, *out-of-order* și se face o sinteză a principalelor mecanisme *hardware* moderne folosite pentru soluționarea acestora.

Folosind simulatorul de procesor superscalar *sim-outorder* component al familiei SimpleScalar și un subset al suitei SPEC-CPU 2000, sunt evaluate efectele asupra creșterii vitezei de execuție a unor mecanisme de îmbunătățire a performanței folosite în mod uzual cum sunt, nivelul doi al memoriei *cache*, predictorul hibrid al instrucțiunilor de *branch* precum și mecanismul de dezambiguare al accesărilor memoriei. Rezultatele sunt edificatoare, majoritatea acestor mecanisme îmbunătățind viteza de execuție a aplicațiilor studiate de câteva ori. Trebuie făcută remarcă că o seamă de mecanisme de îmbunătățire a

performanței printre care se numără predictorul instrucțiunilor de *branch*, predictorul valorilor regiștrilor operanzi, predictorul alias-urilor între instrucțiunile de citire/scriere din memorie precum și altele de acest gen, mecanisme a căror eficacitate este incontestabilă, au dezavantajul că sunt bazate pe prezumții speculative iar de multe ori speculațiile se dovedesc false, fapt ce crează probleme legate de viteza de procesare.

Pentru eliminarea dezavantajului enunțat anterior propun un concept nou pentru un mecanism pe care l-am denumit „**Implication Engine**” (**IE**). Acest mecanism este destinat îmbunătățirii performanței microprocesorului iar prin faptul că este nespeculativ abordează în mod diferit soluționarea problemelor de performanță. În cap.6 sunt prezentate ideile care au stat la baza edificării lui:

- examinarea ponderii diferitelor clase de instrucțiuni în urma caracterizării unui set larg de aplicații software, solicitante pentru structurile componente ale unui microprocesor.
- observarea similitudinilor între modul de funcționare a unor blocuri alcătuite din porți logice și anumite instrucțiuni în limbaj de asamblare ce sunt executate de microprocesor.
- evaluarea beneficiilor ce pot rezulta ca urmare a cunoașterii valorilor datelor din regiștrii înainte ca acestea să devină cunoscute în urma execuției regulate.
- examinarea beneficiilor asupra performanței ce pot rezulta în urma cunoașterii și folosirii valorilor parțiale din regiștrii operanzi ai instrucțiunilor.
- observația că valorile parțiale din regiștri operanzi pot fi determinate în urma aplicării implicării înainte și înapoi, un principiu similar celui executat de algoritmului de testare a circuitelor combinaționale PODEM.

Sunt identificate sursele de informație parțială și se prezintă prin exemple modul prin care IE determină valorile biților conținuți în regiștrii operanzi aplicând implicarea înainte și înapoi. Lucrarea scoate în evidență zonele unde informația determinată de IE poate fi folosită cu succes pentru rezolvarea unor evenimente cu conotație negativă asupra performanței și implicit pentru creșterea vitezei de execuție.

Sunt propuse de asemenea două metode prin care IE poate fi implementat în hardware atât într-un microprocesor superscalar cât și într-unul procesor CMP.

În capitolul 7 se efectuează un studiu asupra potențialului și a limitărilor IE în a genera informație parțială, despre regiștrii operanzi ai instrucțiunilor. Acestea sunt dovedite în urma unui studiu de caracterizare minuțios a soluției în care IE este implementat ca o etapă a pipeline-ului unui microprocesor superscalar.

Pentru evaluare, IE a fost modelat în *software* și integrat în *sim-outorder*, iar pentru obținerea datelor de caracterizare a fost folosită o structură de analiză asemănătoare cu FAF. Pentru a studia distanța până la care IE poate propaga informația parțială a fost utilizată noțiunea de nivel de dependență și a fost conceput un mecanism de analiză, bazat pe parcurgerea recursivă a grafului instrucțiunilor dependente.

Analiza IE a fost efectuată în două situații :

- când funcționează de sine stătător utilizând doar datele provenite din sursele de informație parțială.

- când rezultatele instrucțiunilor retrase din execuție sunt retransmise IE, aceasta pentru a stabili nivelul maxim de informație parțială ce poate fi determinată de IE.

Rezultatele experimentale relevă clar potențialul ridicat al IE de a genera informație parțială și de a o propaga în graful de instrucțiuni dependente. Totodată procentajul instrucțiunilor de accesare a memoriei și instrucțiunilor condiționale ce conțin informație IE este foarte ridicat fiind evidentă posibilitatea de soluționare a conflictelor de date și control în urma folosirii valorilor parțiale din regiștrii operanzi obținute de IE.

În final se poate concluziona că obiectivele tezei au fost realizate autorul aducându-și contribuții originale în toate cele trei domenii abordate.

8.2 Dezvoltări ulterioare

Domeniul IT se află într-o permanentă schimbare aplicațiile devin din ce în ce mai complexe alimentate fiind de cerințele tot mai ample ale utilizatorilor precum și de posibilitățile tehnologice actuale care permit realizarea unor platforme *hardware* tot mai performante.

În acest context pe baza rezultatelor obținute fiecare din cele trei probleme abordate în teză au o paletă largă de dezvoltări viitoare.

1. În cazul activității de caracterizare din punct de vedere computațional a aplicațiilor rulate, îmi propun să extind studiile de caracterizare de genul celor prezentate în teză spre un spectru larg de aplicații științifice și comerciale precum și spre aplicații noi, insuficient caracterizate, acesta din două motive:

- Aplicațiile software în prezent se îndreaptă spre domenii total necunoscute cu câțiva ani în urmă, ca de exemplu "*social networking*", „*web analytics*” sau "*cloud computing*". Astfel de aplicații deoarece operează asupra unor seturi de date de ordinul tera sau peta *bytes*-ilor și rulează în medii virtuale, pe clustere de sisteme distribuite conectate prin rețele, modifică de multe ori modul tradițional de procesare în care datele sunt transmise spre nodurile de procesare, distribuind în schimb procesarea spre nodurile care stochează datele. Caracteristicile acestui gen de aplicații nu sunt îndeajuns cunoscute fabricanților de platforme *hardware*. Aceștia necunoscându-le proprietățile și caracteristicile de execuție nu pot optimiza sistemele computaționale pe care le proiectează pentru ca aceste aplicații să ruleze la un nivel ridicat de performanță.

- În ceea ce privește aplicațiile tradiționale cu cât spectrul aplicațiilor caracterizate este mai larg cu atât munca de optimizare a componentelor sistemelor computaționale poate fi canalizată mai precis.

2. Pentru dezvoltarea și îmbunătățirea calității mijloacelor folosite în analiza aplicațiilor software, îmi propun extinderea structurii de analiză FAF cu noi *analyzer*-e și *profiler*-e. Acesta în condițiile în care, așa cum am arătat anterior, pe piață apar în permanență noi aplicații *software*.

3. În ceea ce privește IE dezvoltările ulterioare vizează următoarele aspecte:

- Cuantificarea efectelor folosirii informației parțiale generate de IE pentru soluționarea unor evenimente cu conotație negativă asupra performanței unui microprocesor superscalar cum sunt: dezambiguarea accesărilor memoriei, detectarea rapidă a direcției instrucțiunilor condiționale sau detectarea unui *hit* sau *miss* în memoria cache.

- Extinderea numărului de aplicații software utilizate pentru evaluarea potențialului IE.

- Examinarea unor alte posibile aplicații ale IE ca de exemplu:
 - eliminarea etapei de distribuire și execuție în cazul instrucțiunilor a căror rezultat este determinat în totalitate în urma IE.
 - *bypass*-ul valorilor parțiale IE spre instrucțiunile dependente. Lucrări ca de exemplu [8.1] demonstrează faptul că instrucțiunile ce operează cu întregi nu au nevoie de întregul set de valori din registrii operanzi pentru a-și putea începe execuția putând fi astfel lansate în execuție pe baza informației generată de IE.
- Nu în ultimul rând îmi propun modelarea în software a IE într-un microprocesor CMT aplicând metoda descrisă în teză. Pentru ca acest lucru să fie posibil este necesară parcurgerea următoarelor etape:
 - integrarea IE într-un simulator de performanță a unui procesor CMT.
 - conceperea metodologiei de analiză pentru evaluarea potențialului utilizării informației parțiale IE în această implementare.
 - cuantificarea beneficiilor asupra performanței rezultate în urma utilizării IE.

8.3 Contribuții

Cap 2

S-a efectuat o sinteză asupra:

1. Indicilor de performanță utilizați în evaluarea performanței microprocesoarelor.
2. Mijloacelor de evaluare a performanței;
 - a. principalele tipuri de simulatoare.
 - b. principalele tehnici de simulare.
 - c. aplicațiile de testare.
3. Etapelor parcurse în simulare, în vederea îmbunătățirii performanței unei platforme *hardware* noi.

Cap 3

Este prezentat conceptul "**Flexible Analysis Framework**" – FAF în următoarele etape:

1. S-a procedat la analiza critică a utilităților și a modului în care se efectuează activitatea de analiză a performanței. S-au definit:
 - a. conceptul FAF
 - b. arhitectura conceptului FAF
 - c. modalitatea de structurare funcție de context de utilizare
2. Domenii de utilizare a conceptului:
 - a. pentru a caracteriza diverse aplicații ce rulează pe platforme *hardware* existente și compararea datelor obținute cu date realizate pe platformele aflate în fază de proiect.
 - b. studiul accesărilor locațiilor de memorie pentru întregul spectru al aplicațiilor software incluzând cele de tip comercial și științific.
 - c. pentru a obține informații despre calitatea fișierelor *trace*, utilizate de către proiectanții viitoarelor sisteme procesor.
3. S-a exemplificat: folosirea FAF în două situații :
 - a. în cadrul simulatorului de performanță:
 - i. s-a ilustrat modul de integrare a FAF într-un simulator de performanță
 - ii. s-au prezentat rezultate experimentale legate de utilizarea FAF pentru obținerea unor informații legate de *map*-area diferitelor evenimente ce apar în execuția instrucțiunilor spre codul sursă care le-a generat.
 - iii. s-a efectuat o ierarhizare a celor mai frecvent executate funcții dintr-un subset al aplicațiilor SPEC CPU2000 și s-a cuantificat contribuția fiecărei funcții la numărul total de *miss*-uri în memoriile *cache* și predicții greșite a instrucțiunilor de *branch*.
 - b. în analiza fișierelor *trace*.
 - i. s-au prezentat rezultate experimentale legate de modul în care instrucțiunile specifice diferitelor aplicații accesează diversele segmente de memorie

4. Conceptul s-a materializat printr-un utilitar. Pentru concept și utilitar sunt scoase în evidență contribuțiile proprii în cadrul echipei care a construit utilitarul în baza conceptului.
5. Prin implementarea utilitarului sunt aduse următoarele contribuții:
 - a. Îmbunătățirea condițiilor de lucru în simulare prin faptul că noul utilitar (FAF), având o structură modulară este ușor de înțeles și utilizat.
 - b. Îmbunătățirea tehnicilor de simulare cu un utilitar ieftin și non invaziv.
 - c. Îmbunătățirea tehnicilor de simulare cu un utilitar care permite o gamă variată de tipuri de analiză și obținerea unor date diverse, într-o singură simulare.
 - d. Îmbunătățirea tehnicilor de simulare cu un utilitar care permite obținerea informațiilor despre modul de rulare al programelor de testare și evaluare a performanței, atât pe platformele existente cât și pe cele în faza de proiect
6. S-a prezentat conceptul și aplicarea unei metode de validare a rezultatelor produse de simulatoarele de performanță când rulează în modul de simulare *execution driven*, utilizând rezultatele de analiză generate de FAF.
7. **FAF este subiectul unui brevet de invenție trimis spre aprobare la „United States Patent and Trademark Office”.**

Cap 4

S-a efectuat un studiu în care s-au aplicat un spectru larg de tehnici de caracterizare, atât aplicațiilor din spectrul aplicațiilor *științifice*, cât și celor din spectrul aplicațiilor *comerciale* scop pentru care:

1. s-a efectuat un studiu al lucrărilor de specialitate ce au ca subiect caracterizarea aplicațiilor *software* în scopul identificării proprietăților acestora, definatorii pentru nivelul de performanță cu care ele vor rula pe platformele *hardware*.
2. în urma unui proces de selecție au fost identificate un set de aplicații științifice și comerciale reprezentative pentru categoria de aplicații solicitante pentru sistemele computaționale.
3. s-a definit o metodologie și o infrastructură.

4. s-a analizat distribuția instrucțiunilor.
5. s-a procedat la analiza accesărilor locațiilor de memorie din punct de vedere al localizării spațiale și temporale.
6. s-a examinat comportarea diferitelor aplicații în corelație cu configurarea memoriilor *cache* de instrucțiuni și de date pentru sistemele uniprocessor.
7. s-au estimat efectele execuției unor aplicații paralelizate într-un mediu multiprocessor asupra ratei de *miss* în memoria cache.
8. s-a analizat influența instrucțiunilor de precitare a datelor asupra performanței definite de **CPI**.
9. s-au tras o serie de concluzii referitor la proprietățile aplicațiilor studiate.
10. s-au efectuat studii comparative între aplicațiile științifice și cele comerciale, s-au tras o serie de concluzii legate de asemănările și deosebirile dintre acestea.
- 11. au fost publicate 3 articole în conferințe și jurnale internaționale dintre care 2 sunt indexate ACM și cotate fiecare, în alte 7 lucrări de specialitate, două dintre cele trei articole fiind publicate în calitate de prim autor.**

Cap 5

Este dedicat discutării tehnicilor de îmbunătățire a performanței microprocesoarelor funcție de etapele de execuție a instrucțiunilor.

Se face o sinteză a următoarelor aspecte:

1. procesarea *in-order* și procesarea *out-of-order*;
2. tehnologia *pipeline*;
3. procesarea în paralel, conceptul ILP (*Instruction Level Parallelism*);
4. dependențele de date și de control;
5. tipuri de hazard RAW, WAR și WAW;
6. tehnici de îmbunătățire a performanței microprocesoarelor funcție de etapele de execuție a instrucțiunilor;
7. studiu al direcțiilor actuale de îmbunătățire a microprocesoarelor

Cap 6

Este dedicat prezentării conceptului *Implication Engine* (IE). Pentru definirea acestui concept s-au parcurs următoarele etape:

1. prezentarea premiselor care au condus la definirea conceptului.
2. prezentarea algoritmului PODEM și extinderea sa.
3. evaluarea eficacității algoritmului în generarea vectorilor de testare pentru circuitele logice.
4. exemple de funcționare a PODEM și similitudini între funcționarea acestuia și IE.
5. definirea conceptului IE:
 - i. Identificarea surselor de informație parțială.
 - ii. Exemple de funcționare a implicării înainte și înapoi asupra instrucțiunilor executate de un microprocesor.
 - iii. Identificarea zonelor în care informația parțială generată de IE poate fi utilizată în scopul creșterii performanței.
6. două modalități de implementare:
 - i. într-un procesor superscalar
 - ii. într-un procesor CMT

Cap 7

Este dedicat studiului limitelor și posibilităților de utilizare a mecanismului IE pentru creșterea vitezei de execuție a unei aplicații în situația în care acesta este implementat în *hardware* ca o etapă a *pipeline*-ului. Pentru aceasta s-au realizat următoarele:

1. modelarea în software a algoritmului ce guvernează funcționarea IE;
2. adăugarea la *sim-outorder* a codului sursă al IE;
3. modificarea componentei de analiză a SimpleScalar într-o structură de analiză asemănătoare FAF și integrarea acesteia în *sim-outorder*;
4. integrarea IE ca o etapă în *pipeline*-ul simulat de *sim-outorder*;
5. conceperea unei metode de evaluare a potențialului IE de a propaga informația parțială bazată pe parcurgerea grafului de instrucțiuni dependente și integrarea în *sim-outorder* a codului sursă ce permite estimarea distanței de propagare.

6. modelarea în software a metodelor de evaluare.
7. estimarea capacității de rezolvare a conflictelor de date și control rezultate în urma utilizării informației parțiale generată de IE pe baza datelor experimentale obținute.
8. evaluarea IE în două cazuri diferite de implementare, când rezultatele instrucțiunilor sunt retransmise IE și când acesta funcționează de sine stătător.

Preocupările autorului în domeniul arhitecturii microprocesoarelor s-au materializat de asemenea printr-o altă lucrare de cercetare care nu face obiectul tezei:

Arijit Biswas , Paul Racunas , **Razvan Cheveresan** , Joel Emer, Shubhendu S. Mukherjee, Ram Rangan, „Computing Architectural Vulnerability Factors for Address-Based Structures”, publicată în Proceedings of the 32nd annual international symposium on Computer Architecture, June 2005 indexată ACM și IEEE care a fost citată în 64 de lucrări de specialitate.

Bibliografie:

[1.1] R.Hiremane – „From Moore’s Law to Intel’s Innovation – Prediction to Reality” Technology@Intel Magazine, April 2005.

[1.2] W. Warner. "Great moments in microprocessor history". IBM developerWorks, 22 December 2004.

[1.3] **R.Cheveresan**, S.Holban, "Workload Characterization an Essential Step in Computer Systems Performance Analysis - Methodology and Tools", Advances in Electrical and Computer Engineering, Suceava 2009.

[2.1] Lepak, K.M. Cain, H.W. Lipasti, M.H. „Redeeming IPC as a performance metric for multithreaded programs”, Parallel Architectures and Compilation Techniques, 2003. PACT 2003.

[2.2] John L. Hennessy, David A. Patterson „Computer Architecture a Quantitative Approach”, Morgan Kauffman Publishers, 2003.

[2.3] „The Computer Engineering Handbook, Second Edition”, CRC; 2 edition (January 7, 2008)

[2.4] K. Arnold, J.Gosling, D.Holmes, „The Java Programming Lanuguage Third Edition”, Prentice Hall PTR; 3 edition (June 5, 2000).

[2.5] M. Rosenblum , E. Bugnion , S. Devine , S. A. Herrod „Using the SimOS Machine Simulator to Study Complex Computer Systems”, Proceedings of the ACM Transactions on Modeling and Computer Simulation, 1997.

[2.6] „Introduction to the Simics Full System Simulator without Equal”, Virtutech White Paper, 2002.

[2.7] S.S.Mukherjee, S.V.Adve, T.Austin, J. Emer, P.S.Magnusson „Performance Simulation Tools”, Computer, v.35 n.2, p.38-39, February 2002.

[2.8] D.J,Lilja, J.J.Yi, „Simulations of Computer Architectures: Simulators, Benchmarks, Methodologies and Recommendations”, IEEE Transactions on Computers, 2006.

[3.1] J. Anderson, L. Berc, J. Dean, S. Ghemawat, M. Henzinger, S. Leung, R. Sites, M. Vandevoorde, C. Waldspruger, and W. Wehl. „Continuous pro_ling: Where have all the cycles gone?” In Proceedings of the 16th ACM Symposium of Operating Systems Principles, October 1997.

[3.2] J. Dean, J. Hicks, C. Waldspruger, W. Wehl, and G. Chrysos, „Proleme:Hardware support for instruction-level profiling on out-of-order

processors". In Proceedings of Annual International Symposium on Microarchitecture, 1997.

[3.3] „*Sun studio performance analyzer*": developers.sun.com/prodtech/cc/analyzerindex.html.

[3.4] „*Intel vtune performance analyzer*":
www.intel.com/cd/software/products/asmona/eng/vtune/index.htm.

[3.5] M. Martonosi, A. Gupta, and T. Anderson. Memspy: „*Analyzing memory system bottlenecks in programs*". In Measurement and Modeling of Computer Systems, pages 1-12, 1992.

[3.6] A. Lebeck, D. Wood, „*Cache profiling and the spec benchmarks: A case study*", IEEE Computer, 27(10):15-26, October 1994.

[3.7] S. Graham, P. Kessler, and M. McKusick, „*gprof: a call graph execution profiler*", In SIGPLAN: Symposium on Compiler Construction, 1982.

[3.8] B. Cantrill, M. Shapiro, and A. Leventhal, „*Dynamic instrumentation of production systems*", USENIX Annual Technical Conference, pages 15-28, 2004.

[3,9] A. Tamches and B. Miller. „*Fine-grained dynamic instrumentation of commodity operating system kernels*", 3rd Symposium on Operating System Design and Implementation, 1999.

[3.10] J. Roberts and C. Zilles, „*Tracevis: An execution trace visualization tool*" Workshop on Modeling, Benchmarking, and Simulation, 2005.

[3.11] E. Vlaovic and S. Davidson, „*Taxi: Trace analysis for x86 interpretation*", IEEE International Conference on Computer Design, 2002.

[3.12] OMG Unified Modeling Language (OMG UML), Superstructure, V2.1.2 (<http://www.omg.org/spec/UML/2.1.2/Superstructure/PDF>).

[3.13] S. Microsystems, „*UltraSPARC User's Manual*", Sun Microsystems, Inc., July 1997.

[3.14] J. Mauro and R. McDougall, „*Solaris Internals – Core Kernel Architecture*", Sun Microsystems Press, 2001.

[3.15] T.M.Ismail, **R.Cheveresan**, M.Ramsay „*Apparatus for Application Level Analysis of Hardware Simulations*" Trimis spre patentare la United States Patents and Trademark Office.

[4.1] P. J. Denning and S. C. Schwartz, „*Properties of the working-set model*", Commun. ACM, 15(3):191-198, 1972.

[4.2] **R. Cheveresan**, M. Ramsay, C. Feucht, I. Sharapov, „*Characteristics of workloads used in high performance and technical computing*", Proceedings of the 21st annual international conference on Supercomputing, June 17-21, 2007,

Seattle, Washington.

[4.3] K. Rupnow , A. Rodrigues , K. Underwood , K. Compton, „*Scientific applications vs. SPEC-FP: a comparison of program behavior*“, Proceedings of the 20th annual international conference on Supercomputing, June 28-July 01, 2006, Cairns, Queensland, Australia.

[4.4]. F. Darema-Rogers , G. F. Pfister , K. So, „*Memory access patterns of parallel scientific programs*“, Proceedings of the 1987 ACM SIGMETRICS conference on Measurement and modeling of computer systems, p.46-58, May 11-14, 1987, Banff, Alberta, Canada.

[4.5] L. Carrington, A. Snively, X. Gao, and N. Wolter, „*Performance prediction framework for scientific applications*“, Lecture Notes in Computer Science, 2659, pages 926--935. Springer, January 2003.

[4.6] P.Trancoso , J-L. Larriba-Pey , Zheng Zhang , Josep Torrellas, „*The Memory Performance of DSS Commercial Workloads in Shared-Memory Multiprocessors*“, Proceedings of the 3rd IEEE Symposium on High-Performance Computer Architecture, p.250, February 01-05, 1997.

[4.7] J. Weinberg , M. O. McCracken , E. Strohmaier , A. Snively, „*Quantifying Locality In The Memory Access Patterns of HPC Applications*“, Proceedings of the 2005 ACM/IEEE conference on Supercomputing, p.50, November 12-18, 2005.

[4.8] J. Peachey, R. Bunt, and C. Colbourn, „*Towards an intrinsic measure of program locality*“, 16th Annual Hawaii International Conference on System Sciences, pages 128--137, 1983.

[4.9]. I. Sharapov , R. Kroeger , G. Delamarter , **R. Cheveresan** , M. Ramsay, „*A case study in top-down performance estimation for a large-scale parallel application*“, Proceedings of the eleventh ACM SIGPLAN symposium on Principles and practice of parallel programming, March 29-31, 2006, New York, New York, USA.

[4.10] Transaction Processing Performance Council (www.tpc.org/tpcc).

[4.11] E. Strohmaier , H. Shan, „*Architecture Independent Performance Characterization and Benchmarking for Scientific Applications*“, Proceedings of the The IEEE Computer Society's 12th Annual International Symposium on Modeling, Analysis, and Simulation of Computer and Telecommunications Systems (MASCOTS'04), p.467-474, October 04-08, 2004.

[4.12] A. J. Smith, „*Cache Memories*“, ACM Computing Surveys (CSUR), v.14 n.3, p.473-530, Sept. 1982.

[4.13] S. Ghosh , M. Martonosi , S. Malik, „*Cache miss equations”: a compiler framework for analyzing and tuning memory behavior*“, ACM Transactions on Programming Languages and Systems (TOPLAS), v.21 n.4, p.703-746, July 1999.

- [4.14] P. J. Denning, „*The working set model for program behavior*”, Communications of the ACM, v.11 n.5, p.323-333, May 1968.
- [4.15] P. J. Denning , S. C. Schwartz, „*Properties of the working-set model*”, Communications of the ACM, v.15 n.3, p.191-198, March 1972.
- [4.16] R. A. Uhlig , T. N. Mudge, „*Trace-driven memory simulation: a survey*”, ACM Computing Surveys (CSUR), v.29 n.2, p.128-170, June 1997.
- [4.17] E. H. Gornish , E. D. Granston , A. V. Veidenbaum, „*Compiler-directed data prefetching in multiprocessors with memory hierarchies*”, Proceedings of the 4th international conference on Supercomputing, p.354-368, June 11-15, 1990, Amsterdam, The Netherlands.
- [4.18] L. Spracklen , Y. Chou , S. G. Abraham, „*Effective Instruction Prefetching in Chip Multiprocessors for Modern Commercial Applications*”, Proceedings of the 11th International Symposium on High-Performance Computer Architecture, p.225-236, February 12-16, 2005.
- [4.19] S. J. Eggers, „*Simulation Analysis Data Sharing in Shared Memory Multiprocessors*”, University of California at Berkeley, Berkeley, CA, 1989.
- [4.20] K. Keeton , D. A. Patterson , Y. Q. He , R. C. Raphael , W. E. Baker, „*Performance characterization of a Quad Pentium Pro SMP using OLTP workloads*”, Proceedings of the 25th annual international symposium on Computer architecture, p.15-26, June 27-July 02, 1998, Barcelona, Spain.
- [4.21] P. Luszczyk, J. Dongarra, J. Kepner, „*Design and Implementation of the HPC Challenge Benchmark Suite*”, CTWatch Quarterly, Volume 2, Number 4A, Nov.2006.
- [4.22] H. W. Meuer, E. Strohmaier, J. J. Dongarra, and Horst D. Simon. „*TOP500 Supercomputer Sites*” , 28th edition, November 2006.
- [4.23] J. Dongarra and P. Luszczyk, „*Introduction to the HPC Challenge benchmark suite*”, Technical Report UT-CS-05-544, University of Tennessee, 2005.
- [4.24] J. Dongarra, P. Luszczyk, and A. Petitet, „*The linpack benchmark: Past, present and future*”, Concurrency: Practice and Experience, 15:803-820, 2003.
- [4.25] Nas Parallel Benchmarks
(<http://www.nas.nasa.gov/Resources/Software/npb.html>).
- [4.26] D. H. Bailey, T. Harris, R. Van der Wigngaart, W. Saphir, A. Woo, and M.Yarrow, „*The NAS Parallel Benchmarks 2.0*”, Technical Report NAS-95-010, NASA Ames Research Center, 1995.
- [4.27] T. Macke, „*Nab, a language for molecular manipulation*”, PhD Thesis, The Scripps Research Institute, 1996.


- [4.28] LS-DYNA, Livermore Software Technology Corporation (www.lstc.com).
- [4.29] SAP Standard Application Benchmarks (www.sap.com/solutions/benchmark).
- [4.31] CORPORATE SPARC International, Inc. „*The SPARC architecture manual (version9)*“, Prentice-Hall, Inc. Upper Saddle River, NJ 1994.
- [4.32] C. Ding and Y. Zhong, „*Predicting wholeprogram locality through reuse distance analysis*“, ACM SIGPLAN Conference on Programming Language Design and Implementation. ACM Press, 2003.
- [4.33] R.Kroeger, I.Sharapov, **R.Cheveresan**, M.Ramsay, G.Delamarter „*A Case Study in Top-Down Performance Estimation for A Computational Workload*“ memoriu tehnic publicat intern Sun Microsystems Octombrie 2005.
- [5.1] P.Kongetira, K. Aingaran, K.Olukotun, „*Niagara: a 32-way Multithreaded Sparc Processor*“, IEEE Micro, March 2005.
- [5.2] Werner Bucholz, ed., „*Plannig a Computer System*“, New York: McGraw-Hill 1962.
- [5.3] J.E.Smith, G.Sohi, „*The Microarchitecture of Superscalar Processors*“, Proceedings of the IEEE, vol. 83, pp. 1609--1624, Dec.1995
- [5.4] G.F.Grohoski, „*Machine Organization of the IBM RISC System/6000 processor*“, IBM Journal of Research and Development vol.34, pp.37-58, Jan. 1990.
- [5.5] R.R. Oehler and R.D.Groves, „*IBM RISC System/6000 Processor Architecture*“, IBM Journal of Research and Development, 1990.
- [5.6] N.P. Jouppi and D.W. Wall, „*Available Instruction-Level Parallelism for Superscalar and Superpipelined Machines*“, Proc.Architectural Support for Programming Languages and OS, Boston, Apr. 1989.
- [5.7] J.E. Smith, A.R. Pleskun, „*Implementing Precise Interrupts in Pipelined Processors*“, IEEE Transactions on Computers, vol. 37, No. 5 May 1998, New York, N.Y., pp. 562-573.
- [5.8] K.D. Cooper, L. Torczon, „*Engineering a compiler*“, Morgan Kaufmann 2005.
- [5.9] S. McFarling. „*Combining branch predictors*“. Technical Report TN-36m, Digital Western Research Laboratory, June 1993.
- [5.10] T.Y. Yeh, Y.N Patt, (1991). „*Two-Level Adaptive Training Branch Prediction*“. Proceedings of the 24th annual international symposium on Microarchitecture. Albuquerque, New Mexico, Puerto Rico: ACM. pp. 51 – 61.
- [5.11] M.H. Lipasti, J.P. Shen „*Exceeding the Dataflow Limit via Value Prediction*“ Proceedings of the 29th Annual ACM/IEEE International Symposium on Microarchitecture, Paris, France, Dec. 1996.

- [5.12] C. R. Moore , D. M. Balser , J. S. Muhich , R. E. East, „*IBM Single Chip RISC Processor (RSC)*“, Proceedings of the 1991 IEEE International Conference on Computer Design on VLSI in Computer & Processors, p.200-204, Oct. 11-14, 1992.
- [5.13] E. Rotenberg, S. Bennett & J. E. Smith, Trace Cache: „*A Low Latency Approach to High Bandwidth Instruction Fetching*“, IEEE Proceedings of the 29th Annual IEEE/ACM International Symposium on Microarchitecture, 1996, pp. 24-34.
- [5.14] L. Conway, B. Randell, D.P. Rozenberg, D.N, Senzig, „*Dynamic Instruction Scheduling*“ RJ 565, IBM T. J. Watson Research Center, Yorktown Heights, NY, USA, Mar. 1969.
- [5.15] M. Goshima, K. Nishino, Y. Nakashima, S.I. Mori, T. Kitamura, S. Tomita, „*A high-speed dynamic instruction scheduling scheme for superscalar processors*“ In International Symposium on Microarchitecture, 2001.
- [5.16] A. J. Smith, „*Cache memories*“, *ACM Computing Surveys*, vol. 14, no. 3, pp. 473-530, Sep. 1982.
- [5.17] G.Z. Chrysos, J.S. Emer, „*Memory Dependence Prediction Using Store Sets*“ ISCA 1998: 142-153.
- [5.18] N. P. Jouppi, „*Improving direct-mapped cache performance by the addition of a small fully-associative cache and prefetch buffers*“, Proceedings of the 17th annual international symposium on Computer Architecture, p.364-373, May 28-31, 1990.
- [5.19] D. C. Burger and T. M. Austin, „*The SimpleScalar tool-set, Version 2.0*“, Technical Report 1342, Department of Computer Science, UW, Jun. 1997.
- [5.20] D.T. Marr, D.Koufaty, „*Hyperthreading Technology in the Netburst Microarchitecture*“, IEEE Micro, 2003.
- [5.21] R.Kalla, B.Sinharoy and J.Tendler, “Power5: Ibm’s next generation power microprocessor”, In Proc. 14th Hot Chips Symp, Aug. 2003.
- [5.22] L.A.Barroso, K.Gharachorloo, R. McNamara, A.Nowatzyk, S.Qadeer, B.Sano, S.Smith, R.Stets and B.Varghese, „*Piranha: A Scalable Architecture Based on Single-Chip Multiprocessing*“, *Proceedings of the 27th Annual International Symposium on Computer Architecture*, Vancouver, Canada, Jun. 12--14 2000.
- [5.23] J.M.Tendler, J.S.Dodson, J.S.Fields Jr, H.Le, B.Sinharoy, „*POWER 4 System Microarchitecture*“, IBM Journal of Research and Development 2002.
- [5.24] S. Chaudhry, R. Cypher, M. Ekman, M. Karlsson, A. Landin, S. Yip, H. Zeffer, and M. Tremblay, „*Simultaneous Speculative Threading: A Novel Pipeline Architecture Implemented in Sun’s ROCK Processor*“, ISCA’09, Jun. 2009.
- [5.25] S. Chaudhry, R. Cypher, M. Ekman, M. Karlsson, A. Landin, S. Yip, H. Zeffer , M. Tremblay, „*Rock: A High-Performance Sparc CMT Processor*“, IEEE Micro, v.29 n.2, p.6-16, Mar. 2009.

- [6.1] M.H. Lipasti, J.P. Shen „*Exceeding the Dataflow Limit via Value Prediction*” *Proceedings of the 29th Annual ACM/IEEE International Symposium on Microarchitecture*, Paris, France, Dec. 1996.
- [6.2]. P. Goel, „*An Implicit Enumeration Algorithm to Generate Tests for Combinational Logic Circuits*,” *IEEE Trans. on Comput.*, Vol.30, No.3, pp. 215-222, 1981
- [6.3] P.Goel „*PODEM-X: An automatic test generation system for VLSI logic structures*” *Proc. Of the International Fault-Tolerant Computing Symp*, Aug.1980.
- [6.4] B.Ayari, B.Kaminska „*A New Dynamic Test Vector Compaction for Automatic Test Pattern Generation*” *Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on*, Vol. 13, No. 3. (1994), pp. 353-358.
- [6.5] F. Brglez and H. Fujiwara, „*A Neutral Netlist of 10 Combinational Benchmark Circuits*”, *Proc. IEEE Int'l Symp. Circuits and Systems*, IEEE Press, Piscataway, N.J., 1985, pp. 695-698
- [6.6] G.Z. Chrysos, J.S. Emer, „*Memory Dependence Prediction Using Store Sets*” *ISCA 1998*: 142-153.

Anexe:

Anexa 1



Anexa 2

Programe utilizate pentru evaluarea performanței microprocesoarelor

1) Programele SPEC - CPU2000. Programele SPEC - CPU2000 a fost creat pentru estimarea performanțelor microprocesorului, prin executarea unor programe ce solicită la maxim unitatea de calcul. Performanța microprocesorului este evaluată prin măsurarea timpului total de execuție al acestor programe de testare. Aplicațiile componente sunt împărțite în două categorii:

1.1.) CINT 2000 – setul de programe ce operează cu întregi (Tabelul 1).

1.2.) CFP 2000 – setul de programe ce operează cu numere în virgulă mobilă (Tabelul 2).

1.1 Setul de programe CINT 2000. Este compus din 12 programe ce operează cu întregi și operatori logici. Dintre acestea 11 sunt scrise în „C” iar unul este scris în „C++”.

Tabelul 1

164.gzip	Una din versiunile popularului program de comprimare/decomprimare de date <i>gzip</i> . Acest program este scris în C. Programul executa o serie de operatiuni de comprimare/decomprimare pe o serie de fișiere de marimi de 28MBytes. Aplicâția include fișierele executabile, un set de date generate la intimplare și un fișier comprimat ce contine fișierele sursa. Toate operatiunile sunt executate în memorie pentru a evalua exclusiv munca executata de procesor și de sistemul de memorie.
-----------------	---

175.vpr	Program de proiectare circuite integrate scris în C. VPR este un program de pozitionare și de interconectare a diferitelor parti componente ce alcătuiesc circuitele integrate. Programul de fapt implementeaza un circuit integrat destinat unei anumite aplicații folosind o matrice de porti programabile. În timpul testului rezolva probleme legate de pozitionarea și interconectarea acestor porti logice pentru a genera circuitul integrat ce ofera funcționalitatea solicitata.
176.gcc	Compiler pentru programele scrise în C. Programul se bazeaza pe versiunea 2.7.2.2 a compilerului gcc. Aplicația urmareste pasii executati de către un compiler în compilarea unui fișier sursa scris în C, cind se utilizeaza un număr mare de flag-uri de optimizare. Programul de testare executa compilarea unui set de 5 programe scrise în C de marime 3.7MBytes.
181.mcf	Program de optimizare a traficului în sistemul de transport în comun, scris în C. Aplicatia a fost proiectata pentru planificarea frecventei vehiculelor implicate în transportarea pasagerilor în vederea minimizarii costurilor și pentru generarea unui orar de operare optim.
186.crafty	Program de sah scris în C. Datorita modului de execuție neliniar acest program poate fi folosit cu succes pentru evaluarea erformanțelor predictorului instrucțiunilor conditionale în microprocesoarele moderne. Programul rezolva 5 situatii diferite pe tabla de sah variind complexitatea algoritmului de alegere a celor trei mutari ce pot constitui mutarea urmatoare.
197.parser	Program de analiză sintactica a textelor scrise în limba engleza scris în C. Programul contine un dictionar de 60000 de cuvinte și analizeaza fraze de pina la 770 Kbytes.
252.eon	Program de vizualizare asistata de calculator scris în C++. Eon este un program de urmărire probabilistica a traiectoriei unei raze de lumina utilizat pentru crearea de imagini tridimensionale. Programul transmite imaginea unui scaun ce sta în coltul unei camere. Pentru rezolvarea problemei sunt utilizati trei algoritmi diferiti.
253.perlbnk	Varianta scurtata a versiunii v5.005_03 a popularului program de scriptare Perl. Aplicatia este utilizata pentru rezolvarea a patru probleme diferite: <ol style="list-style-type: none"> 1 Conversie email în HTML. 2 Lucrul cu specdiff (parte componenta a SPEC). 3 Identificarea numerelor perfecte. Generarea unei secvente de date la intimplare.
254.gap	Program de calcul pentru algebra liniara scris în C. Gap rezolva o serie de probleme de calcul combinatoric, operatii cu grupuri de permutari și alte probleme de algebra liniara.
255.vortex	Program de baze de date orientata pe obiecte scris în C. Programul simuleaza modul de operare a trei baze de date interconectate (lista de adrese, lista de piese de schimb și datele geometrice). Aplicatia a fost modificată pentru a reduce influenta în execuție a sistemului de discuri în acest fel majoritatea

	operatiunilor fiind efectuate în memoria RAM. Aplicăția este rulată de trei ori, de fiecare dată se execută o serie diferită de operații de scriere, ștergere și căutare pentru a simula diferitele tipuri de operații ce sunt executate în bazele de date.
256.bzip2	Utilitar de comprimare date scris în C. Programul reprezintă o altă variantă de program de comprimare în care sunt utilizate o imagine, un program și un fișier text ca intrări. Volumul total al datelor este de aproximativ 20 Mbytes.
300.twolf	Program de proiectare a circuitelor integrate. Versiunea originală a programului este utilizată pentru creerea imaginilor litografice folosite în producția de microcipuri. Aplicăția determină locul și interconexiunile între diferitele grupuri de tranzistori ce alcătuiesc un microcip.

Tabelul 2

1.2.) Setul de programe CFP 2000. Este compus din 14 programe ce operează cu operanzi în virgulă mobilă; 6 sunt scrise în „Fortran-77”, 4 în „Fortran-90” iar 4 în „C”.

168.wupwise	Program utilizat în fizica cuantica scris în Fortran 77. Aplicăția rezolvă una dintre ecuațiile cele mai importante în teoria interacțiunilor între particule, ecuația Iattice-Dirac, prin metoda BICGStab.
171.swim	Program de meteorologie scris în Fortran 77. Rezolvă o ecuație diferențială referitoare la apele de suprafață. În trecut aplicăția a fost folosită pentru evaluarea performanțelor super calculatoarelor.
172.mgrid	Program de rezolvare a problemelor ce necesită lucrul în planuri diferite, scris în Fortran 77. Calculează un cimp de potențial tridimensional.
173.applu	Program de calcul folosit în dinamica fluidelor și în chimia computațională scris în Fortran 77.
177.mesa	Librarie grafică tridimensională scris în C
178.galgel	Program de calcul folosit în dinamica fluidelor scris în Fortran 90. Aplicăția execută calculul numeric al parametrilor scurgerii lichidelor în spații restrinse.
179.art	Program de simulare a rețelelor neuronale, scris în C. Programul utilizează un sistem de rețele neuronale pentru identificarea de obiecte.
183.equake	Program de simulare al propagării undelor seismice scris în C. Programul simulează propagarea undelor seismice în vai neuniforme folosind metoda elementelor finite.
187.facerec	Program de procesare de imagini scris în Fortran 90. Aplicăția este utilizată în recunoașterea fizionomiilor.
188.ammp	Program de chimie computațională scris în C. Programul

	permite modelarea moleculelor biologice mari.
189.lucas	Program utilizat în teoria numerelor scris în Fortran 90. Aplicăția execută testul Lucas-Lehmer pentru a determina dacă numerele Mersenne ($2^p - 1$) sunt prime.
191.fma3d	Program de simulare a răspunsului la solicitări mecanice scris în Fortran 90. Aplicăția utilizează metoda elementului finit pentru a simula răspunsul inelastic, tranzitoriu dinamic al solidelor și structurilor tridimensionale supuse unor impulsuri intermitente sau unor sarcini momentane.
200.sixtrack	Program de simulare utilizat în studiul energiei nucleare de mare putere scris în Fortran 77. Aplicăția simulează un accelerator de particule și verifică variația dinamică de exemplu a stabilității pe termen lung a fluxului.
301.apsi	Program de prezicere a stării vremii scris în Fortran 77. Aplicăția calculează răspândirea elementelor poluante în funcție de condițiile meteorologice.

2. Aplicații științifice:

2.1) HPC Challenge [<http://icl.cs.utk.edu/hpcc>] (Tabelul 3)

Este o suită de programe de testare care datorită modului de accesare neordonat al memoriei solicită la maxim ierarhia de memorie din microprocesoare. Cele mai importante dintre aceste aplicații sunt:

Tabelul 3

Linpac	program de algebra liniară ce rezolvă sisteme de ecuații liniare.
RandomAccess	program ce măsoară rata aleatoare de actualizare a memoriei. (cunoscut și sub numele de GUPS sau Giga Updates Per Second)
STREAM	program ce testează lățimea totală a benzii de accesare a memoriei într-un anumit sistem
FFT	program ce calculează Transformata Fourier rapidă

2.2) NAS [www.nas.nasa.gov/Software/NPB] (Tabelul 4)

Aplicațiile paralele; au fost elaborate în anii 1990 pentru a analiza scalabilitatea platformelor hardware. Aceste aplicații reprezintă variante la scară mai mică ale aplicațiilor științifice.

Tabelul 4.

NAS BT	aplicație ce efectueaza un calcul pe o grila 3D a unui sistem de ecuatii bloc-tridiagonal.
NAS CG	aplicație ce rezolva conjugatul gradient și opereaza pe o matrice simetrica cu elemente pozitiv definite.

2.3) HPC, High Performance Computing (Tabelul 5) Aplicații științifice reale a căror mod de execuție este relativ neregulat. Cele trei aplicații științifice alese sunt reprezentative pentru domenii ca de exemplu fizica particulelor, chimie computațională și analiză structurală.

Tabelul 5

GTC	(Gyro-Kinetic Toroidal Code) aplicație științifică care simuleaza interacțiunea dintre particule într-un reactor de fuziune nucleară de tip Tokamak.
NAB	(Nucleic Acid Builder) este o aplicație ce permite construirea de biomolecule cu preponderența acizilor nucleici și proteine. Această aplicație este utilizată pentru a măsura forțele ce încearcă să aducă atomii în stare de echilibru după ce particulele au fost supuse unor accelerații inițiale aleatorii.
LS Dyna	Aplicație ce calculează elemente finite ce este utilizată în analiza fenomenelor fizice neliniare ce este utilizată de exemplu în estimarea modului de deformare al diferitelor părți componente ale unei mașini în urma unui accident.

3. Aplicații comerciale. (Tabelul 6) Au fost alese și două aplicații comerciale răspândite

Tabelul 6

TPC-C	Aplicație proiectată pentru a studia procesul de tranzacționare online. Este centrată în jurul unor utilizatori ce execută în legătură cu o bază de date.
SAP SD	Aplicație de <i>business</i> ce simulează procesarea comenzilor și plăților.

Tabelul 1. Tipuri de *analyzer-e*.

Nr.crt	Denumire	Comentarii
1	Analyzer-ul generic	Este utilizat în aplicații unde nu se intenționează împărțirea șirului de informație în categorii diferite; cum ar fi caracterizarea numărului total de <i>traps</i> întâlnite într-un fișier <i>trace</i> , sau caracterizarea numărului total de instrucțiuni citite de toate procesoarele dintr-un simulator de performanță. Este util ca <i>radacină a arborelui de caracterizare</i> , când se intenționează folosirea mai multor module în paralel.
2	Analyzer-ul identificatorului de procesor	Decodifică șirul de informații și le clasifică în funcție de identificatorul procesorului. Este utilizat în sistemele multiprocesor. În cazul acestor sisteme informațiile vor fi separate în funcție de identificatorul procesorului care le-a generat.
3	Analyzer-ul <i>thread</i>-ului soft	Clasifică șirul informațiilor de analizat în funcție de identificatorul <i>thread</i> -ului respectiv. Programele actuale pot avea mai multe <i>thread</i> -uri soft, ce pot executa în paralel, fiecare având un identificator unic.
4	Analyzer-ul <i>user/kernel</i>	Decodifică șirul de instrucțiuni și îl separă în funcție de apartenența instrucțiunii: la programul utilizator, sau la instrucțiunile pe care sistemul de operare le execută, ca urmare a rulării programului utilizator. Este utilizat în cuantificarea activității sistemului de operare, ca urmare a execuției unui anumit program utilizator, sau pentru caracterizarea doar a programului utilizator, după ce activitatea sistemului de operare a fost filtrată.
5	Analyzer-ul de context.	Decodifică și extrage identificatorii de context, din șirul de informație de analizat și clasifică, informația în funcție de acești identificatori. Este utilizat când se dorește caracterizarea în parte a fiecărui proces ce rulează în paralel. Sistemul de operare permite mai multor programe să ruleze în paralel, atribuindu-le identificatori unici de context.
6	Analyzer-ul segmentelor de memorie	Imparte șirul de informații de analizat în funcție de segmentul de memorie virtuală pe care acestea le apelează (<i>stack, heap, text, data, library, etc.</i>). Utilitarul permite analiza atât a segmentelor de memorie alocate programului utilizator cât și cele ale sistemului de operare. Acest <i>analyzer</i> oferă o modalitate de a corela diferitele evenimente cum sunt "miss" în TLB sau în memoriile cache, cu segmentul de memorie responsabil pentru aceste evenimente. Pentru caracterizare <i>analyzer</i> -ul de segment citește un fișier de configurare ce conține mapările segmentelor de memorie ale tuturor proceselor active în sistem la un moment dat.

7	Analyzer-ul funcțiilor	Extrage adresele din șirul de informații și face conexiunea cu funcția din codul sursă, din care acestea provin. Utilitarul permite efectuarea acestui tip de analiză atât pentru programele utilizator cât și pentru funcțiile sistemului de operare. <i>Analyzer</i> -ul permite <i>map</i> -area anumitor evenimente cum ar fi <i>miss</i> în TLB, în memoriile <i>cache</i> , sau predicția greșită a instrucțiunilor de control condiționale spre codul sursă responsabil pentru generarea lor. Asemeni <i>analyzer</i> -ului segmentelor de memorie acest <i>analyzer</i> citește un fișier de configure care conține informație extrasă din tabelul de simboluri a aplicației respective și care permite <i>map</i> -area codului sursă al fiecărei funcții, către un interval de adrese din memoria virtuală din sistemul <i>hardware</i> simulat.
---	-------------------------------	--

Tabelul 2. Tipurile de *profiler*-e.

Nr.crt.	Destinația <i>profiler</i> -ului	Funcția <i>profiler</i> -ului
1	Frecvență instrucțiuni.	Decodifică fiecare instrucțiune din șirul de informații de analizat și raportează numărul de instrucțiuni ce fac parte dintr-una din categoriile mari de instrucțiuni, cum ar fi instrucțiunile ce accesează memoria, instrucțiunile de control, instrucțiunile " <i>trapped</i> ", instrucțiunile aritmetice etc.
2	Tip de instrucțiuni.	Decodifică fiecare instrucțiune și raportează de câte ori a fost întâlnit un anumit tip de instrucțiune.
3	Analiza "<i>trap</i>":	Numără și caracterizează fiecare tip de " <i>trap</i> " pe care îl întâlnește în șirul de informații de analizat.
4	<i>Memory footprint</i>. (Analiza cantității de memorie accesată pentru a citi un set de instrucțiuni).	Decodifică adresa fizică de accesare a memoriei, pentru citirea fiecărei instrucțiuni și raportează informații despre creșterea în timp a cantității de memorie accesate, pentru a citi respectivul set de instrucțiuni. Cantitatea de memorie accesată, reprezintă numărul total de cuvinte unice accesat de o anumită secvență de instrucțiuni.
5	<i>Working set</i>. (Analiza cantității de memorie accesată pentru a citi datele necesare procesării unui anumit set de instrucțiuni).	Decodifică adresa fizică de memorie accesată de instrucțiunile de citire/scriere din memorie și raportează informații despre cantitatea de memorie accesată în timp, de o anumită secvență de instrucțiuni. Cantitatea de memorie accesată reprezintă numărul total de cuvinte unice accesat de o anumită secvență de instrucțiuni în "n" accesări anterioare.
6	Mod acces memorie (Caracterizarea modului de acces a datelor din memorie).	Decodifică fiecare instrucțiune și raportează într-o " <i>histogramă</i> " distanța dintre două instrucțiuni și două accese de memorie consecutive.

7	Alternarea între instrucțiunile de citire/scriere din memorie.	Identifică fiecare instrucțiune de accesare a memoriei și raportează într-un tabel procentajul instrucțiunilor de citire urmate de instrucțiuni de citire, procentajul instrucțiunilor de citire urmate de instrucțiuni de scriere, etc.
8	Localizare temporală.	Identifică fiecare operație de accesare a memoriei și raportează o histogramă a numărului total de accesări ale memoriei, efectuate între două accesări succesive, ale aceleiași locații.
9	Localizare spațială.	Decodifică adresa fizică de accesare a memoriei pentru fiecare instrucțiune de citire/scriere și raportează scorul localizării spațiale prin efectuarea diferenței între adresele de memorie ce sunt accesate de două instrucțiuni apropiate în timp.
10	Identificarea schimbărilor de context.	Identifică schimbările de context ce apar în urma execuției aplicației și raportează suma instrucțiunilor întâlnite în fiecare context.
11	Contor evenimente	Identifică și cuantifică numărul de evenimente de un anumit tip în <i>pipeline</i> .
11	Verificarea corectitudinii secvenței PC-urilor.	Asigură ca setul de instrucțiuni de analizat reprezintă o secvență legală din punct de vedere al standardului microarhitecturii procesoarelor Sparc. Acest <i>profiler</i> verifică corectitudinea PC-urilor instrucțiunilor în jurul instrucțiunilor de control condiționale, "trap", întreruperi etc. și raportează erorile întâlnite. Poate fi utilizat doar interconectat la <i>analyzer</i> -ul identificatorului de procesor.

Anexa 4

Instrucțiunile ce intră în componența celor cinci clase de instrucțiuni prezentate în capitolul 7.

Instrucțiuni de control		
1	j	Jump
2	jal	jump and link
3	jr	jump register
4	jalr	jump and link register
5	beq	branch == 0
6	bne	branch != 0
7	blez	branch <= 0
8	bgtz	branch > 0
9	bltz	branch < 0
10	bgez	branch >= 0
11	bct	branch FCC TRUE
12	bcf	branch FCC FALSE
Instrucțiuni acces memorie		
1	lb	load byte
2	lbu	load byte unsigned
3	lh	load half (short)
4	lhu	load half (short) unsigned
5	lw	load word
6	dlw	load double word
7	l.s	load single-precision FP
8	l.d	load double-precision FP
9	sb	store byte
10	sbu	store byte unsigned
11	sh	store half (short)
12	shu	store half (short) unsigned
13	sw	store word
14	dsw	store double word
15	s.s	store single-precision FP
16	s.d	store double-precision FP
Instrucțiuni aritmetice/logice		
1	add	integer add
2	addu	integer add unsigned
3	sub	integer subtract
4	subu	integer subtract unsigned
5	mult	integer multiply
6	multu	integer multiply unsigned
7	div	integer divide

8	divu	integer divide unsigned
9	and	logical AND
10	or	logical OR
11	xor	logical XOR
12	nor	logical NOR
13	sll	shift left logical
14	srl	shift right logical
15	sra	shift right arithmetic
16	slt	set less than
17	sltu	set less than unsigned
Instrucțiuni virgulă mobilă		
1	add.s	single-precision (SP) add
2	add.d	double-precision (DP) add
3	sub.s	SP subtract
4	sub.d	DP subtract
5	mult.s	SP multiply
6	mult.d	DP multiply
7	div.s	SP divide
8	div.d	DP divide
9	abs.s	SP absolute value
10	abs.d	DP absolute value
11	neg.s	SP negation
12	neg.d	DP negation
13	sqrt.s	SP square root
14	sqrt.d	DP square root
15	cvt	int., single, double conversion
16	c.s	SP compare
17	c.d	DP compare
Instrucțiuni speciale		
1	nop	no operation
2	syscall	system call
3	break	declare program error

Lista figurilor

- Figura 2.1.** Evidențierea mijloacelor pentru evaluarea performanței.
- Figura 2.2.** Tipuri de simulatoare
- Figura 2.3.** Simulatorul funcțional. Relația între sistemul *host* și simulatorul funcțional.
- Figura 2.4.** Relația între simulatorul de performanță și sistemul hardware pe care acesta este rulat.
- Figura 2.5.** Etapele proiectării unui procesor.
- Figura 2.6.** Tipurile de simulări.
- Figura 3.1.** Diagrama UML.
- Figura 3.2.** Configurarea arborelui de analiză.
- Figura 3.3.** Codul sursă al clasei *Probe*.
- Figura 3.4.** Exemplu de cod sursă pentru modul de inserare a FAF în simulatorul de performanță.
- Figura 3.5.** Exemplu de apelare a arborelui de analiză.
- Figura 3.6.** Integrarea arborelui de analiză într-un simulator de performanță.
- Figura 3.7.** Configurarea FAF pentru a lucra în cadrul simulatorului de performanță.
- Figura 3.8.** Analiza evenimentelor din pipeline la nivelul funcțiilor din codul sursă.
- Figura 3.9.** Configurarea FAF pentru analiza fișierelor *trace*.
- Figura 3.10.** Creșterea volumului de memorie accesată de un subset al aplicațiilor SPEC 2000.
- Figura 4.1.** Etape parcurse în colectarea și validarea fișierelor .
- Figura 4.2.** Validarea ratei de *miss* în memoria L2 *cache*.
- Figura 4.3.** Distribuția instrucțiunilor. Procentajul celor mai importante categorii de instrucțiuni.
- Figura 4.4.** Localizarea temporală date.
- Figura 4.5.** Localizarea spațială date.

Figura 4.6. Localizarea spațială a instrucțiunilor.

Figura 4.7. Localizarea spațială a datelor.

Figura 4.8. Localizarea spațială și temporală de date.

Figura 4.9. Reprezintă datele obținute de J.Weinberg [4.7] și este prezentată pentru a permite corelarea cu datele prezentate în Figura 2.8.

Figura 4.10. Sensibilitate aplicațiilor la dimensiunile memoriei cache de date.

Figura 4.11. Sensibilitate aplicațiilor la dimensiunile memoriei *cache* de instrucțiuni.

Figura 4.12. Sensibilitatea aplicațiilor la creșterea numărului de căi în memoria *cache* de date.

Figura 4.13. Sensibilitatea aplicațiilor la creșterea numărului de căi în memoria *cache* de instrucțiuni.

Figura 4.14. Distribuția *miss*-urilor în memoria *cache*.

Figura 4.15. Distribuția *miss*-urilor în memoria *cache* în procente.

Figura 5.1. Exemplu de hazarduri de date care implică regiștrii.

Figura 5.2. Logica de detectare a hazardurilor de memorie

Figura 5.3. Organizarea ierarhiei de memorie.

Figura 5.4. Îmbunătățirea performanței rezultate în urma utilizării unor structuri *hardware* larg răspândite.

Figura 6.1. Exemplu de circuit combinațional.

Figura 6.2. Algoritmul PODEM. Schema logică.

Figura 6.3. Algoritmul IE. Schemă logică.

Figura 6.4. Coadă de instrucțiuni de accesare a memoriei. Exemplu de predicție *store set*.

Figura 6.5. Implementare IE - schemă bloc.

Figura 6.6 Schemă bloc a implementării IE într-un *core* al unui procesor CMP.

Figura 7.1 *Pipeline*-ul simulatorului sim-outorder în care este inserat mecanismul IE.

Figura 7.2. Distribuția instrucțiunilor. Această figură prezintă instrucțiunile ce conțin informație parțială obținută în urma aplicării IE din fiecare dintre cele cinci categorii de instrucțiuni. (IE funcționează de sine stătător)

Figura 7.3. Instrucțiuni cu date IE: În această figură sunt reprezentate numărul de instrucțiuni cu date IE raportate la numărul total de instrucțiuni din categoria respectivă. (IE funcționează de sine stătător)

Figura 7.4. Număr de biți IE. În această figură este reprezentată pentru fiecare instrucțiune media biților din regiștrii operanzi ai căror valoare a fost cunoscută în urma aplicării IE. (IE funcționează de sine stătător)

Figura 7.5. Distribuția instrucțiunilor: Această figură prezintă instrucțiunile ce conțin informație parțială obținută în urma aplicării IE din fiecare dintre cele cinci categorii de instrucțiuni. (IE îi sunt retransmise rezultatele instrucțiunilor)

Figura 7.6. Instrucțiuni cu date IE: În această figură sunt reprezentate numărul de instrucțiuni cu date IE raportate la numărul total de instrucțiuni din categoria respectivă. (IE îi sunt retransmise rezultatele instrucțiunilor)

Figura 7.7. Număr de biți IE. În figură este reprezentată pentru fiecare instrucțiune media biților din regiștrii operanzi ai căror valoare a fost cunoscută în urma aplicării IE. (IE îi sunt retransmise rezultatele instrucțiunilor)

Figura 7.8. Nivel de propagare. În această figură este prezentat un exemplu de interpretare a nivelului de propagare într-un graf de instrucțiuni dependente.

Figura 7.9 Distanța de propagare - instrucțiuni. În această figură este prezentat, la fiecare nivel de propagare, numărul de instrucțiuni ce dețin informație parțială obținută în urma aplicării IE.

Figura 7.10 Distanța de propagare - biți. (IE funcționează de sine stătător)

Lista tabelelor

Tabelul 2.1. Condițiile ce trebuie îndeplinite de mijloacele pentru evaluarea performanței.

Tabelul 3.1. Configurarea simulatorului de performanță.

Tabelul 4.1. Configurația simulatorului ierarhiei de memorie *cache*, a sistemului multiprocesor studiat.

Tabelul 4.2. Efectul precizării datelor asupra performanței diferitelor aplicații.

Tabelul 5.1. Valorile medii ale CPI pentru fiecare tip de aplicație, precum și CPI mediu pentru aplicațiile luate în studiu.

Tabelul 6.1 Similitudinea între poarta logică "ȘI" și instrucțiunea "and".

Tabelul 6.2. Similitudinea între poarta logică "SAU" și instrucțiunea "or".

Tabelul 6.3. Similitudinea între poarta logică "XOR" și instrucțiunea "xor".

Tabelul 6.4. Similitudinea între unitatea „adder” pe un bit și instrucțiunea „add”.

Tabelul 7.1. Configurarea simulatorului de performanță

Lista abrevierilor

CPU_{time} - Central Processing Unit time timpul de execuție al unității centrale.

CPI - Cycles per instruction, valoarea medie a numărului de perioade de tact petrecute în procesarea unei instrucțiuni,

IPC - Instructions per clock, numărul total de instrucțiuni executate într-o perioadă de tact.

NI - Numărul total de instrucțiuni executate într-o aplicație.

CT - Numărul total de perioade de tact petrecute în execuția unui program.

PC - Durata unui tact.

MFLOPS - Million floating point operations per second, milioane de instrucțiuni în virgulă mobilă pe secundă.

MIPS - Million instructions per second

FAF - Flexible Analysis Framework

TLB - Translation lookaside buffer

DTLB - Data translation lookaside buffer

UML - Unified Modeling Language

OLTP - aplicații comerciale de tip

HPC - High Performance Computing

CMT - Chip Multi Threaded

PC - Program counter

SMT - Simultaneous Multithreading

CMP - Chip Multiprocessors

SST - Simultaneous Speculative Threading

IE - Implication Engine

**Titluri recent publicate în colecția „TEZE DE DOCTORAT”
seria 10: Știința Calculatoarelor**

1. **Rodica Țirtea** – *Contribuții la îmbunătățirea dependabilității și securității informației*, ISBN: 978-973-625-422-2, (2007);
 2. **Ionel Muscalagiu** – *Contribuții la implementarea, evaluarea și îmbunătățirea performanțelor tehnicilor de căutare asincrone în cadrul programării bazate pe constrângeri distribuite*, ISBN: 978-973-625-592-2, (2007);
.....
 20. **Versavia Maria Ancușa** – *Problema Consensului în calculul tolerant la erori*, ISBN: 978-973-625-895-4, (2009);
 21. **Răzvan Virgil Bogdan** - *A data security perspective on information transmission over distributed systems*, ISBN: 978-973-625-909-8, (2009);
 22. **Cosmin Cernăzanu-Glăvan** – *Contribuții la antrenarea rețelelor neuronale. Învățarea pe baza corecției erorii cu exemple negative*, ISBN: 978-973-625-979-1, (2009);
 23. **Dacian Tudor** – *A Grid Service Layer for Shared Data Programming*, ISBN: 978-606-554-004-0, (2009);
 24. **Petru-Florin Mihancea** – *A Novel Client-Driven Perspective on Class Hierarchy Understanding and Quality Assessment*, ISBN: 978-606-554-006-4, (2009);
 25. **Sebastian Fuicu** – *Contribuții la optimizarea resurselor în rețele locale fără fir*, ISBN: 978-606-554-008-8, (2009);
 26. **Răzvan Traian Chevereșan** – *Contribuții la îmbunătățirea performanței sistemelor cu microprocesor*, ISBN: 978-606-554-043-9, (2010).
-



EDITURA POLITEHNICA

Lista completă a tezelor publicate sub sigla Editurii Politehnica poate fi consultată
la adresa: <http://www.editurapolitehnica.upt.ro>