

CERCETĂRI ALE EFICIENȚEI METODELOR DE CREȘTERE A DEPENDABILITĂȚII LA TREAPTA CACHE A UNEI IERARHII DE MEMORII

Teză destinată obținerii
titlului științific de doctor inginer
la
Universitatea „Politehnica” din Timișoara
în domeniul ȘTIINȚA CALCULATOARELOR
de către

Ing. Ovidiu-Constantin Novac

Conducător științific: prof.univ.dr.ing. Mircea Vlăduțiu
Referenți științifici: prof.univ.dr.ing. Mircea Petrescu
prof.univ.dr.ing. Vladimir Crețu
prof.univ.dr.ing. Ștefan Vari-Kakas

Ziua susținerii tezei: 01.02.2008

Seriile Teze de doctorat ale UPT sunt:

- | | |
|------------------------|---|
| 1. Automatică | 7. Inginerie Electronică și Telecomunicații |
| 2. Chimie | 8. Inginerie Industrială |
| 3. Energetică | 9. Inginerie Mecanică |
| 4. Ingineria Chimică | 10. Știința Calculatoarelor |
| 5. Inginerie Civilă | 11. Știința și Ingineria Materialelor |
| 6. Inginerie Electrică | |

Universitatea „Politehnica” din Timișoara a inițiat seriile de mai sus în scopul diseminării expertizei, cunoștințelor și rezultatelor cercetărilor întreprinse în cadrul școlii doctorale a universității. Seriile conțin, potrivit H.B.Ex.S Nr. 14 / 14.07.2006, tezele de doctorat susținute în universitate începând cu 1 octombrie 2006.

Copyright © Editura Politehnica – Timișoara, 2008

Această publicație este supusă prevederilor legii dreptului de autor. Multiplicarea acestei publicații, în mod integral sau în parte, traducerea, tipărirea, reutilizarea ilustrațiilor, expunerea, radiodifuzarea, reproducerea pe microfilme sau în orice altă formă este permisă numai cu respectarea prevederilor Legii române a dreptului de autor în vigoare și permisiunea pentru utilizare obținută în scris din partea Universității „Politehnica” din Timișoara. Toate încălcările acestor drepturi vor fi penalizate potrivit Legii române a drepturilor de autor.

România, 300159 Timișoara, Bd. Republicii 9,
tel. 0256 403823, fax. 0256 403221
e-mail: editura@edipol.upt.ro

Cuvânt înainte

Teza de doctorat a fost elaborată pe parcursul activității mele în cadrul Catedrei de Calculatoare din cadrul Facultății de Inginerie Electrică și Tehnologia Informației a Universității din Oradea.

Mulțumiri deosebite se cuvin conducătorului de doctorat profesor doctor inginer Mircea Vlăduțiu, conducătorul științific al stagiului de pregătire, pentru sprijinul moral și științific acordat, pentru sfaturile și îndrumarea pas cu pas în realizarea acestei teze precum și pentru răbdarea, înțelegerea și încrederea acordată.

Îmi exprim considerația și recunoștința față de colegii din catedră și în special d-lui Prof. dr. ing. Vari Kakas Ștefan de la Facultatea de Inginerie Electrică și Tehnologia Informației din Oradea, pentru tot sprijinul și sfaturile acordate pe toată perioada de pregătire a tezei.

Timișoara, ianuarie 2008

Ovidiu - Constantin Novac

Destinatarii dedicației.

Antoniou și Mihaela Novac

Novac, Ovidiu Constantin

Cercetări ale eficienței metodelor de creștere a dependabilității la treapta cache a unei ierarhii de memorii

Teze de doctorat ale UPT, Seria 10, Nr. 15, Editura Politehnica, 2008, 218 pagini, 102 figuri, 17 tabele

ISSN: 1842-7707

ISBN: 978-973-625-593-9

Cuvinte cheie: memorie cache, cache Ram cache Tag, hit, miss

Rezumat,

Teza este structurată pe șapte capitole. În capitolul 1, s-au prezentat date referitoare la stadiul actual al configurațiilor de cache-uri, locul treptei cache într-o ierarhie de memorii, problemele cache-urilor și perturbarea acestora prin defectare, analiza unor soluții existente de cache-uri cu capabilități de îmbunătățire a dependabilității. Capitolul 2 analizează defectele care pot afecta cache-urile, defecte la nivelul celulei SRAM, precum și defecte la nivelul legăturilor dintre celulele SRAM. În capitolul 3, principala abordare o constituie configurarea structurii unui cache tipic urmărind stabilirea locului de introducere a elementelor de redundanță menite a crește dependabilitatea, interfațarea cache-ului cu celelalte trepte ale unei ierarhii de memorii, detalierea constructivă a unui cache, sincronizarea funcțională a treptei cache. Capitolul 4, analizează metricile de performanță și fiabilitate la cache-uri, metode de îmbunătățire a performanței cache-urilor și afectarea lor prin indicatorul CDLR. În capitolul 5 am prezentat mediul de experimentare reprezentat de simulatorul de cache, obiectivele de construcție ale simulatorului, precum și detalii constructive ale simulatorului – CACHE și ale mediului de evaluare CDLR SPEC 2000. Capitolul 6 scoate în evidență rezultatele experimentale obținute prin intermediul simulatorului CDLR SPEC 2000, evaluări de indici de fiabilitate, implementarea cu circuite programabile FPGA Xilinx a unui cod SEC-DED, iar în ultimul capitol, capitolul 7, am prezentat contribuțiile personale precum și posibile dezvoltări ale cercetărilor întreprinse.

CONȚINUT

LISTA PRESCURTĂRIILOR UTILIZATE.....	7
CAPITOLUL 0. INTRODUCERE	
0.1. Asupra oportunității și actualității cercetărilor din teză.....	9
0.2. Obiectivele cercetărilor din teză	9
0.3. Organizarea tezei	10
CAPITOLUL1. ASUPRA STADIULUI ACTUAL AL CONFIGURAȚIILOR DE CACHE-URI	
1.1. Locul treptei cache într-o ierarhie de memorii	12
1.2. Problemele cache-urilor și perturbarea acestora prin defectare	16
1.2.1. Problema mapării adreselor	17
1.2.2. Problema replasării	21
1.2.3. Problema scrierii	23
1.3. Analiza unor soluții existente de cache-uri cu capabilități de îmbunătățire a dependabilității.....	24
1.3.1. Toleranță la defectare obținută prin redimensionarea cache-ului.....	24
1.4. Concluzii	33
CAPITOLUL 2. ANALIZA DEFECTELOR CARE POT AFECTA CACHE-URILE	
2.1. Defecte la nivelul celulei SRAM	35
2.2. Defecte la nivelul legăturilor dintre celulele SRAM.....	42
2.3. Concluzii	47
CAPITOLUL 3. CONFIGURAREA STRUCTURII UNUI CACHE TIPIC URMĂRIND STABILIREA LOCULUI DE INTRODUCERE A ELEMENTELOR DE REDUNDANȚĂ MENITE CREȘTERII DEPENDABILITĂȚII	
3.1. Interfașarea cache-ului cu celelalte trepte ale unei ierarhii de memorii	48
3.2. Detaliere constructivă a unui cache	50
3.3. Sincronizarea funcțională a treptei cache.....	54
3.4. Determinarea locului de introducere a elementelor redundante menite a asigura creșterea dependabilității	58
3.5. Concluzii	63
CAPITOLUL 4. ANALIZA METRICILOR DE PERFORMANȚĂ ȘI FIABILITATE LA CACHE-URI	
4.1. Analiza metricilor de performanță și fiabilitate.....	64
4.1.1. Metrici de performanță	64
4.1.2. Metrici de fiabilitate	66
4.2. Metode de îmbunătățire a performanței cache-urilor și afectarea lor prin CDLR	71
4.3. Concluzii	74

CAPITOLUL 5. MEDIUL DE EXPERIMENTARE REPREZENTAT DE SIMULATORUL DE CACHE

5.1. Obiectivele de construcție ale simulatorului	75
5.1.1. Obiectivul mediului experimental CACHE	75
5.1.2. Obiectivul mediului de evaluare CDLR SPEC 2000	76
5.2. Detalii constructive	76
5.2.1. Detalii constructive ale simulatorului – CACHE.....	76
5.2.2. Detalii constructive ale mediului de evaluare CDLR SPEC 2000.....	82
5.3. Concluzi	86

CAPITOLUL 6. REZULTATE EXPERIMENTALE OBȚINUTE PRIN INTERMEDIUL SIMULATORULUI CDLR SPEC 2000

6.1. Implementarea cu circuite programabile FPGA Xilinx a unui cod SEC- DED.....	87
6.1.1. Alegerea tipului de cod	87
6.1.2. Aplicarea codului la memoria principală	88
6.1.3. Aplicarea codului la memoria Cache TAG	91
6.1.4. Aplicarea codului la memoria Cache RAM.....	96
6.1.5. Implementarea cu circuitele programabile FPGA Xilinx a codului corector pentru memoria cache RAM	101
6.2. Evaluări de indici de fiabilitate	102
6.2.1. Grafice. Tabele. Rezultate experimentale.....	104
6.2.2. Mediul de simulare anterior simulatorului CDLR SPEC 2000.....	118
6.2.3. Exemplu	120
6.3. Concluzii	120

CAPITOLUL 7. CONCLUZII

7.1. Concluzii	122
7.2. Contribuții personale	123

Lista lucrărilor 125**Referințe bibliografice 128**

Anexa A. Diagrame de timp.....	135
Anexa B. Ordinogramele simulatoarelor	142
Anexa C. Figuri.....	168
Anexa D. Fișiere de intrare și fișiere de ieșire rezultate în urma simulării.....	174
Anexa E. Medii de evaluare a indicilor de performanță la cache-uri. Aspecte teoretice ale simulatorului SMP Cache 2.0.....	181
Anexa F. Listing-urile programelor ce compun mediul CDLR SPEC 2000	186

LISTA PRESCURTĂRILOR UTILIZATE

ADR – Address
AMAT – Average Memory Acces Time
BILBO – Built In Logic Block Observer
BIST – Built In Self Test
CAM – Content Addressable Memory
CDLR – Cache Data Loss Rate
CFdr – Deceptive read disturb coupling fault
CFds – Disturb coupling fault
CFFCdr – Deceptive read disturb coupling fault from cache
CFFCir – Incorrect read coupling fault from cache
CFFCrđ – Read disturb coupling fault from cache
CFICds – Disturb coupling fault in cache
CFid – Idempotent coupling fault
CFir – Incorrect read coupling fault
CFrd – Read disturb coupling fault
CF _{st} – State coupling fault - CF _{st}
CFtr – Transition coupling fault
CFwd – Write disturb coupling faults
CLB – Configurable Logic Block
CMPS –Cel mai puțin semnificativ
CMS –Cel mai semnificativ
CNTR –Control
CPI – Clock cycle Per Instruction
CPU – Central Processing Unit
CTR_LD –Control Load
DLR – Data Loss Rate
DRAM – Dinamic Random Acces Memory
DRDF – Deceptive read disturb faults
DRDFFC – Deceptive read disturb faults from cache
FFM – Functional Fault Model
FIFO – First In First Out
FPGA – Field Programmable Gate Arrays
GND – Ground
IC – Instruction count
IOB – Input Output Block
IRF – Incorrect read faults
IRFFC – Incorrect read faults from cache
LFSR – Linear Feedback Shift Register
LFU – Least Frequently Used
LRU – Least Recently Used

LSB - Least Significant Byte
MISR - Multiple Input Shift Register
MOS - Metal Oxid Semiconductor
MTBF - Mean Time Between Failures
MTTDL - Mean Time To Data Loss
MTTF - Mean Time To Failure
MTTFF - Mean Time To First Failure
MTTR - Mean Time To Repair
OBI - One-Bit Implementation
PSM - Programable Switch Matrices
RAM - Random Acces Memory
RDF - Read disturb faults
RDFFC - Dynamic read disturb faults from cache
RTL - Resistor Transistor Logic
SAF - Stuck-at faults
SAFIC - Stuck-at faults in cache
SBC - Stream-Based Compression
SBDT - Stream Based Data Trace
SBIT - Stream Based Instruction Trace
SEC-DED - Single bit Error Correcting and Double bit Error Detection
SF - State Faults
SOS - Sensitizing Operation Sequence
SPEC2000 - Standard Performance Evaluation Corporation 2000
SPEC'92 - Standard Performance Evaluation Corporation '92
SRAM - Static Random Acces Memory
STF - Stream Table File
TF - Transition Faults
TLB - Translation Look-aside Buffers
VDD - Positive supply voltage
VLSI - Very Large Scale Integration
WDF - Write disturb faults

0. INTRODUCERE

0.1. ASUPRA OPORTUNITĂȚII ȘI ACTUALITĂȚII CERCETĂRILOR DIN TEZĂ

Un aspect care ridică deosebite probleme, este creșterea destul de lentă a vitezei memoriei comparativ cu creșterea vitezei procesoarelor [WuMc95], [HePa06]. Procesorul își alocă, din timpul de execuție, o fracțiune de timp tot mai mare, în așteptarea datelor ce urmează a fi aduse din memoria principală. Pentru reducerea diferenței între viteza memoriei și viteza procesorului, procesoarele actuale își alocă majoritatea resurselor hardware, treptei cache. De exemplu procesorul Itanium 2 alocă 86% din tranzistoare pentru nivelul cache L3 [CRST06],[Hung06].

0.2. OBIECTIVELE CERCETĂRILOR DIN TEZĂ

În analiza eficienței metodelor de creștere a dependabilității la treapta cache a ierarhiei de memorii, motivul care m-a determinat să mă orientez spre aplicații critice din punctul de vedere al fiabilității este memoria cache. În cadrul acestei teze vom folosi atât denumirea de cache, cât și denumirea de memorie cache.

În urma parcurgerii referințelor bibliografice și după modelul propus de Ad.J.van de Goor în [GoAl00], am făcut o clasificare a defectelor generale care se pot întâlni la memorii. Am selectat din această clasificare, după parcurgerea referințelor bibliografice, defectele specifice cache-urilor. Soluțiile existente acoperă doar o parte a defectelor întâlnite la cache-uri.

După ce am studiat și parcurs codurile detectoare și corectoare a erorilor prezentate de T.R.N. Rao și E. Fujiwara în [RaFu89], precum și alte cărți de specialitate care sunt citate în referințele bibliografice, am ales codul detector și corector al erorilor, codul Hsiao. Am ales acest cod Hsiao, datorită proprietăților sale. O proprietate importantă a acestui cod este numărul impar de biți de 1 pe fiecare coloană a matricii generatoare. Această proprietate conduce la generarea unor ecuații echilibrate și în consecință și a unei scheme echilibrate de corecție a erorilor. Astfel soluția propusă prin codul Hsiao este acoperitoare pentru defecte specifice cache-urilor. Pentru eficientizarea dependabilității la treapta de cache am

introdus o nouă mărime de măsurare a dependabilității și anume CDLR (CDLR reprezintă rata globală de pierdere a datelor). Pentru a putea verifica eficientizarea dependabilității la treapta cache, am realizat un mediu experimental CACHE, care are ca obiectiv simularea unei ierarhii de memorii. Acest mediu l-am construit luând ca model simulatorul SMP CACHE 2.0 [VSMZ00], el fiind construit pentru mai multe niveluri de cache, la ambele simulatoare folosindu-se trace-urile benchmark-urilor SPEC'92. Am îmbunătățit acest simulator introducând calculul mărimii CDLR și am introdus trace-urile benchmark-urilor SPEC 2000, rezultând astfel mediul de evaluare CDLR SPEC 2000. Cu acest nou mediu de evaluare, dedicat, am obținut rezultate experimentale, prin care se poate verifica eficientizarea dependabilității la treapta cache.

Ca și concluzie am putea spune că eforturile actuale în privința cercetărilor asupra cache-urilor atât în partea de procesare sau multiprocesare reprezintă o nouă cale care țintește intensificarea și exploatarea diferitelor tipuri de localități explicite sau implicite în partea de cod sau de date ale aplicației. Se poate spune că o tratare eficientă a localității ne poate ajuta să obținem o îmbunătățire semnificativă în domeniul performanță și în domeniul raportului performanță /complexitate.

În final doresc să mai menționez faptul că în literatura de specialitate acest aspect este foarte puțin tratat.

0.3. ORGANIZAREA TEZEI

Teza este structurată pe șapte capitole. În capitolul 1, s-au prezentat date referitoare la stadiul actual al configurațiilor de cache-uri, locul treptei cache într-o ierarhie de memorii, problemele cache-urilor și perturbarea acestora prin defectare, analiza unor soluții existente de cache-uri cu capabilități de îmbunătățire a dependabilității. Capitolul 2 analizează defectele care pot afecta cache-urile, defecte la nivelul celulei SRAM, precum și defecte la nivelul legăturilor dintre celulele SRAM. În capitolul 3, principala abordare o constituie configurarea structurii unui cache tipic urmărind stabilirea locului de introducere a elementelor de redundanță menite a crește dependabilitatea, interfațarea cache-ului cu celelalte trepte ale unei ierarhii de memorii, detalierea constructivă a unui cache, sincronizarea funcțională a treptei cache. Capitolul 4, analizează metricile de performanță și fiabilitate la cache-uri, metode de îmbunătățire a performanței cache-urilor și afectarea lor prin indicatorul CDLR. În capitolul 5 am prezentat mediul de experimentare reprezentat de simulatorul de cache, obiectivele de construcție ale simulatorului, precum și detalii constructive ale simulatorului – CACHE și ale mediului de evaluare CDLR SPEC 2000.

Capitolul 6 scoate în evidență rezultatele experimentale obținute prin intermediul simulatorului CDLR SPEC 2000, evaluări de indici de fiabilitate, implementarea cu circuite programabile FPGA Xilinx a unui cod SEC-DED, iar în ultimul capitol, capitolul 7, am prezentat contribuțiile personale precum și posibile dezvoltări ale cercetărilor întreprinse.

Autorul, împreună cu alte cadre didactice, au obținut rezultate remarcabile la diferite conferințe internaționale și naționale cu recunoaștere internațională [NoNo99], [NoNo01], [NovN01], [NoNo02], [VaNo03], [VNPN05], [NoGN05], [NVPN06], [NoNP06], [NVVN06], [NoVP07].

Mulțumesc pe această cale **d-lui Prof.dr.ing. MIRCEA VLĂDUȚIU** - conducătorul științific al stagiului de pregătire, pentru sprijinul moral și științific acordat, pentru sfaturile și îndrumarea pas cu pas în realizarea acestei teze precum și pentru răbdarea, înțelegerea și încrederea acordată. Îmi exprim considerația și recunoștința față de colegii din catedră și în special **d-lui Prof.dr.ing. Vari Kakas Ștefan**, pentru sprijinul și sfaturile acordate pe toată perioada de pregătire a tezei.

Nu în ultimul rând doresc să mulțumesc familiei mele pentru înțelegere, suport moral și sacrificiile pe care le-au făcut pentru a-mi da posibilitatea de a elabora această teză.

1. ASUPRA STADIULUI ACTUAL AL CONFIGURAȚIILOR DE CACHE-URI

1.1. LOCUL TREPTEI CACHE ÎNTR-O IERARHIE DE MEMORII

O ierarhie de memorie este soluția la nevoia programatorilor de a avea o memorie de capacitate mare și foarte rapidă. Această ierarhie este organizată pe mai multe niveluri, fiecare având capacitate de stocare mai mică, viteză mai mare și cost pe bit mai mare decât nivelul anterior. Obiectivul care se urmărește, în cazul unei ierarhii de memorii, este obținerea unui sistem de memorie care are costul aproape la fel de mic ca și cel mai ieftin nivel de memorie și viteza aproape la fel de mare ca și nivelul cel mai rapid [ZaMi04].

Ierarhia de memorii se bazează pe câteva proprietăți fundamentale ale tehnologiei de stocare a informației. Aceste proprietăți le voi enumera în continuare. Diferite tehnologii de stocare au timpii de acces diferiți. Tehnologiile mai rapide au un cost pe bit mai mare decât tehnologiile lente, dar acestea din urmă au o capacitate de stocare mai mare a informației. În fig. 1.1. este prezentată o astfel de ierarhie de memorii.

Ierarhia are la baza piramidei nivelul cel mai lent, cel mai ieftin și cu capacitatea de stocare cea mai mare. Pe măsură ce ne îndreptăm spre vârful piramidei, vom avea niveluri tot mai rapide, cu cost pe bit mai mare și cu capacitate de stocare tot mai mică. În nivelul din vârful piramidei (nivelul 0, L0), avem un număr redus de regiștrii ai CPU, regiștrii ce au un timp de acces foarte mic, ei fiind accesați de către CPU într-un singur ciclu de clock.




Fig. 1.1

Urmează una sau două niveluri unde avem memorii cache SRAM de dimensiuni medii, acestea putând fi accesate în câteva cicluri de clock CPU. Pe următorul nivel avem memoria principală DRAM, cu capacitate mare de stocare a informației, această memorie putând fi accesată în zeci sau sute de cicluri de clock. În continuare urmează discurile locale care au dimensiuni foarte mari, ele având dezavantajul că sunt foarte lente. Pe ultimul nivel, unele sisteme includ un nivel adițional de discuri sau servere remote, care pot fi accesate prin intermediul unei rețele. De exemplu World Wide Web-ul permite programelor să acceseze fișiere care sunt stocate pe servere Web oriunde în lume.




Fig. 1.2.

Există ierarhii de memorii cu două niveluri de cache-uri L1 și L2. În fig. 1.2. este prezentată o astfel de ierarhie cu două niveluri de cache-uri L1 și L2 exterioare CPU-ului, iar în fig. 1.3. este prezentată o altă ierarhie de memorie tot cu două niveluri de cache-uri în care nivelul L1 se găsește în interiorul CPU, iar nivelul L2 în exteriorul acestuia.




Fig. 1.3.

Interfața dintre memorie și CPU joacă un rol important în stabilirea performanței globale în orice sistem de calcul. Accesul la memorie sunt întotdeauna mai lente decât operațiile din interiorul CPU, mai ales în cadrul microprocesoarelor unde CPU este încapsulată într-un singur chip, iar memoria este distribuită în alte circuite integrate. Accesul la resursele care se găsesc în interiorul aceluiași chip este mai rapid decât accesul la resursele din afara chipului, nefiind necesară traversarea amplificatoarelor de semnal asociate fiecărui pin de interfațare cu exteriorul chipului. În sistemele de calcul care conțin microprocesoare se pot stabili un număr de niveluri din care este alcătuită ierarhia de memorii. Ușual primului nivel, i se alocă colecția de registre ale CPU, acestea fiind cele mai apropiate de CPU, deci ușor de accesat. Cache-ul L1 se mai numește cache primar și reprezintă, de obicei, cel de-al doilea nivel al ierarhiei de memorii, găsindu-se încapsulat în același chip de memorie cu CPU așa cum se prezintă în fig. 1.3. sau în exteriorul CPU așa cum se prezintă în fig. 1.2.

Am presupus până în acest moment că un cache stochează doar date. În sistemele de calcul actuale, cache-ul este split-at, memorând atât date cât și instrucții. Un cache care stochează date îl denumim d-cache, iar cel care stochează instrucții îl denumim i-cache. Dacă cache-ul stochează atât instrucții cât și date este un cache unificat. Un sistem de calcul convențional are un cache L1 de tip i-cache, un cache L1 de tip d-cache, ambele fiind în interiorul procesorului, și un cache unificat, L2, în exteriorul procesorului. În fig. 1.4. se prezintă acest tip de cache.




Fig. 1.4.

Cache-ul L2 se mai numește și cache secundar. El reprezintă cel de-al treilea nivel al ierarhiei de memorii. Cache-ul secundar are o dimensiune mult mai mare decât cel primar. În unele sisteme această memorie este implementată în afara chipului CPU, fiind un cache unificat, atât de date cât și de instrucții. Odată cu creșterea densității de integrare în interiorul circuitelor integrate de memorie, în unele sisteme de calcul, cache-ul secundar poate fi încapsulat în cadrul aceluiași chip împreună cu CPU și cache-ul primar. În acest caz însă apare necesitatea introducerii unui al treilea nivel de cache, L3, care este situat în exteriorul CPU, așa cum se prezintă în fig. 1.5. Memoria principală este cel de-al patrulea nivel al ierarhiei. Această memorie poate fi accesată și direct de către CPU, ea conținând codul și datele programelor care rulează la un moment dat pe sistemul de calcul. Memoria principală are însă un dezavantaj și anume faptul că ea nu este suficient de mare pentru a putea conține toată informația de care are nevoie un utilizator. Acest dezavantaj a dus la introducerea unui alt nivel în ierarhia de memorii, nivel denumit memorie secundară. Aceasta are dimensiunea mult mai mare decât a memoriei principale, și este folosită pentru depozitarea informației într-un sistem de calcul.




Fig. 1.5.

O mare parte a infrastructurii oricărui sistem de calcul este dedicată subsistemului de memorie. La procesoarele actuale (cum ar fi Intel Pentium) se alocă niveluri multiple de cache-uri de date și de instrucții, tabele de predicții și TLB (Translation Look-aside Buffers) [Inte06].

1.2. PROBLEMELE CACHE-URILOR ȘI PERTURBAREA ACESTORA PRIN DEFECTARE

Un cache este util numai dacă anumite informații sunt folosite frecvent și mult. Atunci acele informații merită păstrate în această memorie. Din punct de vedere experimental s-a constatat că acest lucru este de cele mai multe ori adevărat. Această observație poate fi formulată în diferite moduri, unul dintre ele este principiul localității [LeLK00].

Eficiența cache-ului este obținută prin exploatarea potrivit a principiilor localității temporale și spațiale. Localitatea temporală înseamnă că probabilitatea este relativ mare, că o dată sau o instrucție să fie reutilizată în viitorul apropiat. Localitatea spațială înseamnă că probabilitatea este relativ mare ca următoarea dată sau instrucție să fie utilizată dacă aceasta este în vecinătatea datei sau instrucției utilizată anterior. În sistemele tradiționale, localitatea temporală este exploatată prin menținerea a celor mai recent utilizate date / instrucții în cache și prin încorporarea în ierarhia de memorie. Localitatea spațială este exploatată prin utilizarea unor blocuri de cache mai mari și prin încorporarea unor mecanisme de prefetch în sistemul cache. Pe măsură ce tehnologia a devenit din ce în ce mai sofisticată, este evident faptul că o mai bună performanță poate fi obținută prin încorporarea unor soluții mai sofisticate pentru îmbunătățirea și exploatarea localității prezente în partea de cod sau de date. Pe măsură ce procesoarele au devenit tot mai complexe, performanțele și proiectarea cache-urilor au avut un efect tot mai mare prin soluții utilizate în alte domenii cum ar fi super pipelinizarea, superscalarea, predicție, paralelizare.

Conceptul cache a apărut ca o soluție la creșterea continuă în domeniul timp între tehnologia procesoarelor și tehnologia memoriei. Acest concept a evoluat într-un sofisticat sistem de soluții implementate hard și soft. Astăzi cel mai bun raport performanță / complexitate este obținut printr-o interacțiune a unor soluții bazate pe hard și soft. Tot ce înseamnă cache este deci foarte solicitat, astfel apare posibilitatea tot mai mare ca cache-ul să se defecteze [Smit82].

Datele între cache și CPU se transferă în cantități întregi cum ar fi octeți, cuvinte sau cuvinte duble, iar informația între cache și memoria principală se transferă de obicei în cantități numite blocuri uneori și linii.

Conform principiului localității există patru aspecte care ne interesează la orice nivel al ierarhiei de memorii: funcția de mapare, identificarea blocului, algoritmul de replasare și politicile de scriere [HePa03], [HePa96].

1.2.1. Problema mapării adreselor

Funcția de mapare ne furnizează informații referitoare la modul în care cache-ul poate fi mapat. Astfel cache-ul poate fi mapat: direct, set-asociativ sau complet asociativ. Prezint în continuare maparea adreselor din memoria principală în cache [HePa96].

1.2.1.1 Maparea directă

Maparea directă se caracterizează prin faptul că admițând un cache cu dimensiunea S_1 adresele de memorie principală notate cu j se mapează în adrese de cache i după regula $i=j$ modulo S_1 .

Modalitatea de mapare este prezentată sugestiv în fig. 1.6.




Fig. 1.6.

Adresa de memorie (Memory address) este split-ată în trei câmpuri: Tag, Line și Word. Câmpul Tag identifică partea de tag din adresă, de dimensiune $s-r$ biți, câmpul Line identifică linia din cache și are dimensiunea r biți, iar ultimul câmp Word face identificarea cuvântului (Word) din cache și are dimensiunea de w biți. La compararea celor $s-r$ biți ai adresei de memorie cu cei $s-r$ biți ai părții de Tag din cache rezultă hit sau miss, practic se identifică linia mai întâi. În cazul unui hit cuvântul este identificat cu ajutorul celor w biți ai adresei de memorie. În cazul unui

miss, cuvântul nefiind găsit în cache trebuie adus din memoria principală, folosind cei $s+w$ biți ai adresei de memorie. Dacă prin programare se prevăd accesre repetate la un anumit bloc de cache acest lucru ar duce la un miss permanent [HePa03].

1.2.1.2. Maparea set-asociativă

Datorită scăderii anterior relevată la maparea directă la maparea set-asociativă, memoria principală se împarte în seturi, fiecare set fiind alcătuit dintr-un număr de blocuri.

Maparea unei adrese din memoria principală într-o linie de cache i se face după regula $i = j \text{ modulo } S_1'$ ($S_1' = 2^d$), aspect prezentat în fig.1.7. [ChCh01], [ZhZY97], [Kess89]. Precizăm că S_1' este dimensiunea memoriei cache. În cazul acestui tip de mapare, adresa de memorie este split-ată tot în trei câmpuri: Tag, Set (index) și Word. Câmpul Tag identifică partea de tag din adresă, de dimensiune $s-d$ biți, câmpul Set identifică setul din cache și are dimensiunea d biți, iar ultimul câmp Word face identificarea cuvântului (Word) din cache și are dimensiunea de w biți.

Aceasta este o mapare set asociativă pe k - căi (k - way set associative cache). În măsura în care s-a făcut identificarea de tag (de exemplu setul i), blocul B_j poate fi plasat în oricare din k blocuri ale setului i , de exemplu în primul liber, k adrese ce aparțin unui set pot fi mapate fără probleme de suprapunere.




Fig. 1.7.

1.2.1.3. Maparea complet asociativă

În cadrul mapării complet asociative se permite maparea oricărei adrese de memorie principală în oricare linie liberă din memoria cache, așa cum se poate observa în fig. 1.8. În acest caz adresa de memorie este split-ată doar în două câmpuri: Tag și Word. Câmpul Tag identifică partea de tag din adresă și are dimensiunea de s biți, iar câmpul Word identifică cuvântul din cache, el are dimensiunea de w biți. Spre deosebire de celelalte două tipuri de mapări anterior prezentate la maparea complet asociativă are loc compararea simultană a tag-ului pentru toate liniile.

Dacă în urma comparării a rezultat un hit, atunci este selectat doar cuvântul căutat cu ajutorul celor w biți din adresa de memorie. Dacă în urma comparării a rezultat un miss atunci cuvântul căutat este adus din memoria principală cu ajutorul celor $s+w$ biți [HePa03].

Procesul de mapare poate fi afectat de malfuncționări, sens în care considerăm următorul exemplu [Hung06]. Astfel, putem avea coruperea datelor în partea de tag a cache-ului și astfel pot apărea hit-uri false și miss-uri false. În fig. 1.9. este prezentat mecanismul prin care este posibilă apariția unui hit fals.




Fig. 1.8.

Astfel, să considerăm două elemente ale tag-ului inițial, anume (0101) și (0001). Un bit din primul element este corupt datorită, admiterii unei erori soft, valoarea acestui element fiind modificată din (0101) în (0001).




Fig. 1.9.

În această situație, tag-ul (0001) este introdus pentru căutare, în urma comparării va rezulta un succes, adică va rezulta un hit pentru elementul corupt, care este un hit fals. Acesta determină ca procesorul să încarce (citească) date sau să stocheze date, într-o locație incorectă. Erorile soft pot induce și multi hit-uri.

Un miss fals este acela care la compararea de tag-uri ar trebui să fie un hit dacă erorile soft nu ar fi apărut. Și în acest caz tag-ul are două elemente (0101) și (0001). Admitem că un bit din primul element este corupt datorită unei erori soft determinând modificarea din (0101) în (0001). Dacă introducem pentru căutare elementul de tag (0001), el va cauza o nepotrivire, adică un miss, determinând probleme de integritate de date dacă intrarea care ar fi fost hit conține date „dirty”. Datorită faptului că cache-urile write back pot conține date „dirty”, aceste cache-uri sunt susceptibile să aibă probleme de integritate a datelor determinate de miss-uri false.

Există câteva metode care pot fi folosite în cazul hit-urilor false și miss-urilor false care apar la CAM tag-ul unui cache CAM-RAM [Hung06]. O primă observație este faptul că miss-urile false și hit-urile false pot fi detectate prin replicarea CAM tag-ului. Căutarea de tag se realizează în ambele CAM-uri. Vom avea ca rezultat al căutării atât informații despre hit și miss cât și despre compararea adresele de hit. Un insucces în rezultatele de căutare indică prezența unei erori soft într-una din memoriile CAM. Deși această metodă este simplă ea implică un overhead destul de

mare. O celulă CAM are de câteva ori mai mare mărimea decât o celulă RAM. De exemplu, o celulă CAM ocupă o zonă de aproximativ patru ori mai mare decât o celulă RAM. Deși replicarea de tag poate detecta erori, este necesar de asemenea și o tehnică de codificare pentru a determina care din cele două CAM-uri nu este coruptă.

1.2.2. Problema replasării

Identificarea blocului ne specifică modul de găsim al blocului, în cadrul cache-ului. În cazul nostru, cache-ul are o adresă de tag la fiecare structură de blocuri care specifică adresa blocului. Adresa de tag de la fiecare bloc din cache, care ar putea conține informația dorită, este verificată pentru a vedea dacă se potrivește cu adresa de bloc de la CPU. Ca regulă toate tag-urile posibile sunt căutate în paralel pentru că viteza este critică în acest caz. Trebuie să existe o cale pentru a afla dacă blocul din cache conține informația validă. Cea mai utilizată procedură este adăugarea unui bit de validare la tag, pentru a preciza dacă această intrare conține sau nu o adresă validă. Dacă bitul nu e setat, nu poate exista o potrivire la această adresă.

În fig. 1.10. se prezintă împărțirea adresei ce provine de la CPU.

Adresa de bloc		Deplasamentul (offset-ul) blocului
Tag	Index	

Fig. 1.10.

Prima divizare se produce la împărțirea adresei ce provine de la CPU în: *adresa de bloc* și *offset-ul* (deplasamentul) blocului. *Adresa de bloc* poate fi divizată mai departe în două câmpuri: *câmpul tag* și *câmpul index*. Câmpul offset bloc selectează data dorită din cadrul unui bloc, câmpul index selectează setul din care face parte blocul, iar câmpul tag este comparat cu tag-ul de la cache dacă avem un hit în cache. Dacă avem un miss, controler-ul de cache trebuie să selecteze blocul ce conține data dorită pentru a-l putea replasa. În cazul în care este vorba de o replasare, când avem o mapare directă decizia hard este simplificată, numai un singur cadru de blocuri este verificat la un hit și acel bloc va fi replasat. Dacă avem o plasare complet asociativă sau set-asociativă sunt mai multe blocuri de ales în

cazul unui miss. Există câțiva algoritmi folosiți pentru selectarea blocului care urmează a fi înlocuit [NoNo01]:

- algoritmul FIFO (First In First Out);
- algoritmul LFU (Least Frequently Used);
- algoritmul Random;
- algoritmul LRU (Least Recently Used);

Algoritmul FIFO (Primul intrat este primul care iese) precizează că dacă în cadrul setului avem k elemente, totdeauna este ales pentru replasare acel element care a fost accesat cu k accese înainte indiferent de accesările intermediare care au avut loc [HePa03].

Algoritmul LFU (Cel mai puțin frecvent utilizat) precizează că trebuie să avem pentru fiecare bloc al setului un contor și de fiecare dată când se accesează informația dintr-un bloc, contorul acestuia este incrementat, candidatul pentru replasare fiind acel bloc din cadrul setului care are valoarea cea mai mică a contorului.

Cele mai aplicate metode sunt metodele ce folosesc algoritmul random și algoritmul LRU.

Algoritmul random prevede că din cadrul setului să fie ales pentru replasare un bloc într-un mod aleator din motive de depanare hardware. Nu se merge pe soluția complet aleatoare ci pe o soluție aleatoare cu o caracteristică de periodicitate. Prin urmare se va genera o secvență de numere pseudoaleatoare, secvență ce se repetă cu o anumită periodicitate. Dacă numerele aleatoare sunt generate prin rutine soft datorită faptului că registrele au număr limitat de ranguri, secvențele generate prin rutine nu se supun unor reguli probabilistice date, ci se supun cu anumite abateri și ele pot fi caracterizate prin denumirea pseudoaleatoare, în contextul nostru pseudo reprezintă aspectul de periodicitate deja amintit [FaOS03].

Algoritmul LRU (Cel mai puțin recent utilizat) prevede că pentru a reduce șansa pierderii informației, care va fi necesară curând, trebuie ca accesările la blocuri să fie înregistrate. Blocul replasat este acela care a fost neutilizat pentru cea mai mare perioadă de timp. Algoritmul LRU apelează principiul localității care precizează că dacă blocurile utilizate recent, vor fi utilizate din nou, atunci cel mai bun candidat pentru replasare este cel mai puțin recent utilizat bloc.

1.2.3. Problema scrierii

Politicile de scriere, ne furnizează informații referitoare la strategiile de scriere. Într-un calculator citirile sunt mai frecvente decât scrierile, aceasta pentru că toate instrucțiunile sunt citite și dintre instrucțiuni nu toate prevăd scrieri. Folosind principiul "Make the common case fast" – favorizarea cazului cel mai frecvent, vom acorda prioritate citirilor față de scrieri. Conform legii lui Amdahl [HePa03], pentru o performanță globală nu trebuie neglijate scrierile. Din fericire cazul cel mai frecvent (al citirilor) este și cazul cel mai simplu, pentru că concomitent cu citirea și compararea de tag poate fi întreprinsă în paralel și citirea de date. În situațiile de hit datele sunt disponibile imediat, iar în situațiile de miss nu se beneficiază de datele deja citite.

Scrierile sunt mai complicate pentru că operațiile nu se pot executa în paralel, mai întâi se face citirea și compararea de tag și apoi scrierea în zona de date (datele ar fi alterate, s-ar pierde dacă scrierea și citirea s-ar face simultan). În plus, scrierea se face doar într-o porțiune a blocului (1-8 B) și nu în întreg blocul. Aspectele relevate mai sus fac ca scrierii să i se aloce tehnici specifice de implementare. Există astfel două tehnici și anume: "write through" (numită și "store through") și "write back" (numită și "copy back" sau "store in"). Metoda write through, implică scrierea atât în blocul din cache cât și în blocul din memoria principală. A doua metodă, write back implementează scrierea doar în blocul din cache. Există unele referiri la deosebirea dintre metodele de scriere prin prisma posibilității de implementare a codului prin coduri ciclice. Fiecare din metodele analizate are avantaje și dezavantaje.

Avantajele metodei write through sunt:

- la write miss nu mai este necesară scrierea blocului replasat în memoria principală pentru că acesta conține copia cea mai actuală;
- implementare mai simplă;
- în multiprocesare prin existența în memoria principală a copiei cea mai actuală a datelor, este favorizată implementarea eficientă a operațiilor de I/O.

Avantajele metodei write back sunt:

- la scrieri repetate într-un anumit bloc acestea se vor efectua în cache și numai o singură dată în memoria principală lăsând magistrala liberă pentru mai multe operații;

- metoda este mai rapidă, deoarece se lucrează la viteza cache-ului;
- ocupă mai puțin timp magistrala sistemului, rezultând o gâtuire mai mică a acesteia, deci ea se utilizează pentru configurații multiprocesor.

Metoda write through revendică, datorită decalajului de viteză dintre CPU și memoria principală, ca CPU să intre în stare inactivă (write stall). Pentru evitarea înghețării CPU se utilizează soluția write buffer existentă la memorie și în care CPU trebuie să încarce atât adresa de înscris cât și informația, iar CPU își reia activitatea în paralel cu desfășurarea operațiilor de scriere din write buffer.

Metoda write back implică prevederea fiecărui bloc de informații cu un bit suplimentar: clean/dirty. Inițial este pus pe 0 clean și dacă s-a făcut o scriere în acest bloc se va pune pe 1 dirty. Dacă urmează o replasare, urmează să fie replasate în memorie doar blocurile cu bitul pus pe dirty.

În cazul write-miss-urilor avem 2 soluții:

- 1) write allocate (fetch on write)
- 2) no write allocate (write around)

În cazul write allocate se va scrie doar în blocul de cache, urmând ca actualizarea să se facă la primul miss de citire. În cazul write around scrierea se face pe lângă cache, doar în memoria principală. De obicei se combină metoda write back cu write allocate în speranța captării a cât mai multor scrieri în cache așa cum se combină write through cu write around pentru ca scrierile să fie cuprinse în memoria principală.

1.3. ANALIZA UNOR SOLUȚII EXISTENTE DE CACHE-URI CU CAPABILITĂȚI DE ÎMBUNĂTĂȚIRE A DEPENDABILITĂȚII

1.3.1. Toleranță la defectare obținută prin redimensionarea cache-ului

Agarwal et al. în [APMD05] propun o soluție de reconfigurare a unui cache urmărind obținerea unei structuri cu înalte capacități de toleranță la defectare. Autorii fac o analiză a modalităților de defectare mai probabile, și conchid prin a face referire la următoarele categorii de defectare:

- a) creșterea timpului de acces la celula SRAM,
- b) citirea distructivă și/sau scrierea ratată.

Cauza primordială pentru modurile de defectare, este reprezentată de abaterile parametrilor tranzistorilor din care este sintetizată celula, care provoacă, prin efectul de dopare aleator, fluctuații ale tensiunii de prag. Aceasta se constituie, în câte o variabilă aleatoare pentru fiecare din cele șase tranzistoare din care este alcătuită celula, variabile care se admite că se supun unei legi de distribuții normale (de tip Gauss).

Este luat în considerație un cache cu capacitate de 64 KB cu mapare directă, a cărei schemă bloc este prezentată în fig. 1.11. Se poate remarca împărțirea cuvântului de adresă în trei părți, și anume: Tag, Index și Byte offset. Matricea de memorare este împărțită în două, una destinată tag-ului și cealaltă destinată datelor.

Dimensiunea blocurilor de date este de 128 B, blocurile fiind alcătuite din 4 cuvinte, fiecare având 32 B. Câmpul index, prezintă un număr de 11 biți, dintre care 9 permit selecția unui bloc din cele 512 ale matricii, restul de 2 biți fiind utilizați pentru selecția cuvântului din cadrul unui bloc. Câmpul byte offset, alcătuit din 5 biți, permite selecția unui byte, din cele 32 ale cuvântului. Ceilalți 16 biți ai cuvântului de adresă din totalul de 32, sunt destinați câmpului tag.




Fig. 1.11.

Selecția unui bloc de tag se face concomitent cu cea a unui bloc de date prin decodificarea, cu Row Decoder, a unuia din cele $2^9 = 512$ rânduri ale matricilor de tag, respectiv date. Biți rămași, în număr de 2, sunt aplicați decodificatorului de coloană (Col Decoder) ale cărui ieșiri comandă câte un multiplexor, Col Mux Tag pentru partea de tag, respectiv Col Mux Data pentru partea de date.

Intrările celor două multiplexoare sunt reprezentate de cele 4 câmpuri, de câte 16 biți la partea de tag, respectiv de câte 32 B la partea de date, iar ieșirile multiplexoarelor sunt conectate la amplificatoare (Sense Amp), menite a direcționa informația și a restaura nivelurile logice. Ieșirile amplificatoarelor sunt comparate bit cu bit cu câmpul tag al cuvântului de adresă și, în caz de egalitate, se generează un semnal de hit, inegalitatea, chiar și la nivelul numai a uneia din perechile de biți provocând generarea unui semnal de miss. La o operație de citire, activarea semnalului de hit determină trimiterea porțiunii de date, corespunzător amplificate prin circuite driver, spre CPU, iar, la o operație de scriere, stocarea informației provenite de la CPU, în locul blocului de date selectat. Pe de altă parte, activarea semnalului de miss determină direcționarea accesului, ratat în această treaptă de cache, înspre o treaptă următoare, inferioară, a ierarhiei de memorii.

Urmărind acoperirea tipurilor de defecte amintite și plecând de la structura generală descrisă, autorii [APMD05] configurează un cache cu capabilități de tolerare la defectare a cărei anatomie este prezentată în fig.1.12.

Elementul de structură esențial, prin prisma atingerii dezideratului de tolerare la defectare, este constituit de așa numitul bloc BIST, menit să testeze întregul cache, detectând malfuncționarea până la nivelul celulei nefuncționale. În [APMD05] nu se detaliază acest bloc, făcându-se afirmația că poate fi utilizată orice configurație BIST convențională cu trimitere la [NHKK99], [TeNF01]. În ambele lucrări stimularea memoriei se realizează prin intermediul unui generator algoritmic de modele de biți (Bit Pattern Generator), care au la baza construcției algoritmi ad-hoc convenționali, utilizați în general, la testarea memoriilor semiconductoare [GoAI00]. Se cunoaște însă, faptul că, chiar și cei mai simpli algoritmi sunt prohibitivi, prin prisma parametrului critic reprezentat de timpul de testare. În consecință schemele BIST propuse, prezintă eficiență doar în condițiile unei testări efectuată off-line.

Am insistat asupra acestui aspect, întrucât el este esențial prin prisma soluției propuse de autorul prezentei lucrări, a cărei esențială caracteristică este constituită de utilizarea on-line a capabilităților de self-testare și tolerare la defecte.

Analizând în continuare soluția din [APMD05], mai menționăm că numărul celulelor defecte și locurile unde acestea se manifestă prezintă caracteristica de a se modifica, în dependență de condițiile de operare reprezentate de valorile modificabile, în mod aleator, ale tensiunii de alimentare, frecvenței, ș.a. Fiecare bloc

de date este testat prin intermediul circuistici BIST atunci când este activat semnalul Test Mod. Informația despre locațiile defecte este aplicată unui așa numit configurator, reprezentând aportul adus de lucrarea [APMD05], bloc care decide dacă un chip poate funcționa într-o anumită condiție de operare și care generează un semnal Faulty/Non faulty. Informația despre defect furnizată de către configurator, este stocată într-o memorie Config Storage, de unde este salvată pe hard disk de fiecare dată când procesorul este deconectat.




Fig. 1.12.

Ideea fundamentală a arhitecturii propuse, pe lângă elementele de structură, Configurator și Config Storage, constă în intervenția asupra multiplexoarelor de coloană (Col Mux Tag și Col Mux Data) astfel încât, atunci când este accesat un cuvânt defect, să fie selectat un alt cuvânt din același rând. Atunci când sistemul este repornit, procesorul reîncarcă vechea informație despre defect în Config Storage. Dacă condițiile de operare au fost modificate, este activat semnalul

Test Mod și, prin intermediul BIST, în Config Storage este stocată noua informație despre potențialele noi defecte. Aceasta este folosită pentru a redimensiona cache-ul prin utilizarea în locul cuvintelor defecte a altor cuvinte, astfel încât, cuvintele defecte să fie evitate pe parcursul operării normale a cache-ului.

Pentru a pune în relief penalitățile de performanță care privesc strict funcționarea cache-ului din momentul boot-ării sistemului, în fig.1.13.a) am înălțuit timpii de acces la un sistem convențional fără accesoriile propuse de Agarwal et al., iar în fig. 1.13.b) am prezentat, prin t_1 , timpul necesar încărcării de pe hard disk în Config Storage, a informației despre defect, prin t_2 , timpul necesar tatonării faptului dacă condițiile de operare s-au modificat față de anterioara boot-are a sistemului, iar, prin t_3 , timpul necesar testării, prin BIST, a întregului cache în posibila situație că au fost modificate condițiile de operare.

Desigur, t_1 și t_2 se pot suprapune dar, ceea ce nu rezultă suficient de clar din fig. 1.13. este raportul dintre aceste intervale de timp, întrucât t_3 este cu ordine de mărime mai mare decât celelate, putând să ajungă, dependent de capacitatea cache-ului, de ordinul orelor sau mai mult chiar și pentru teste ad-hoc moderate în complexitate. Agarwal et al. califică arhitectura lor ca fiind o soluție tehnică necesitând un adaos minim de energie, precum și neafectând prin vreo penalitate orice timp de acces (with minimum energy overhead and does not impose any cache acces time penalty [APMD05]).




Fig.1.13.

Cele afirmate sunt corecte cu amendamentul, însă, că raportat la tipurile de defecte parametriche admise ca posibile, condițiile de operare variabile pot provoca

respectiv defecte pe parcursul funcționării normale, situație marcată cu * în fig. 1.13.b). Modificarea condițiilor de operare ar trebuie să declanșeze, prin Test Mod, activarea schemei BIST cu concomitentă intrare într-un ciclu t_3 care va avea, drept consecință, o degradare drastică a performanței accesării cache-ului. Neluarea în considerație a relevatei posibilități apreciem că reprezintă o omisiune a soluției propuse, evitată printr-o arhitectură BIST on-line de tipul celei prezentate de autor în cele ce urmează în prezenta teză.

Revenind la soluția din [APMD05], în fig. 1.14. se arată cum controller-ul local, consultând dicționarul de defecte din Config Storage, a obținut informația constând din faptul că este defect cuvântul decodificat prin "00" și determină forțarea Col Mux-ului să selecteze alt cuvânt din același bloc, anume cel decodificat prin "01", alterând adresa de coloană.

Selecția cuvântului dintr-un set de unele funcțional corecte este predefinită. În mod similar din partea de tag a cache-ului este selectat tag-ul corespunzător noului cuvânt ("01"). În felul acesta fiecare cuvânt defect din cache este replasat printr-unul funcțional corect, modalitate prin care, în mod evident, capacitatea cache-ului descrește. Are loc, prin urmare o redimensionare (resizing) a dimensiunii cache-ului cu o granularitate la nivel de cuvânt.




Fig. 1.14.

Una din problemele importante ale soluției din [APMD05] constă în accesarea de așa manieră de către procesor a cache-ului redimensionat încât, să fie utilizată aceeași adresă la accesarea acestuia ca și la o arhitectură convențională. În acest sens, autorii apelează la o schemă de mapare ingenioasă a cărei introducere

se face prin exemplul dat în fig. 1.15. a). În acest sens se consideră două adrese de memorie care accesează două cuvinte diferite din același bloc.

Ambele vor avea aceeași adresă de rând, dar adresă de coloană diferită. Să presupunem că cele două adrese de cuvinte de date au asociate câmpuri de tag identice. Admițând acum că adresa notată cu "one" este defectă (FAULTY), în baza celor anterior prezentate, controller-ul va forța Col Mux-ul să selecteze cuvântul corespunzător adresei "two". Ambele adrese sunt compuse dintr-un câmp de tag notat cu T, dintr-un câmp de index decodificat având concatenată la adresa de rând decodificată cei doi biți (00 sau 01) ai adresei de coloană, precum și din câmpul de offset notat cu Off. O acțiune de citire de la adresa de index R 00, adresă considerată defectă.




Fig. 1.15.

. Se desfășoară în două trepte date de secvența de cod STORE D "one" (prin care data D este scrisă, împreună cu tag-ul corespondent T, la locația "two"), succedată de LOAD "two" Register (prin care este citită informația de la adresa "two"). Ambele adrese având același tag la micro-operația de comparație a acestuia, rezultând un cache hit, este citită o dată incorectă (wrong data) întrucât este accesată de fapt data de la adresa "one" și nu data așteptată de la adresa "two"

care ar corespunde unei arhitecturi convenționale de cache. În scopul evitării situației nedorite relevate, autorii propun extinderea câmpului de tag, în cazul particular acceptat cu doi biți peste câmpul de index. În general, extensia se face cu liniile de adresă de coloană, așa cum se prezintă în figura 1.15.b).

Soluția este asemănătoare cu una găsită în [HePa03], cu singura mențiune că în această referință suprapunerea apăsăra între câmpul de offset și cel de index. Prin intermediul acestei soluții, așa cum se prezintă în figura 1.15.c) se soluționează problema mapării în sensul că anterioara operație de STORE va memora în câmpul de tag informația extinsă T00 și astfel succesivul acces de tip acces LOAD la adresa "two" compară noul tag, care este diferit pentru adresele "one" și "two", generând un cache miss cu citirea, în consecință, datei din nivelul inferior (fie următorul de cache, fie de memorie principală). Această nouă tehnică de mapare, care permite procesorului să acceseze cache-ul fără a fi sesizat că acesta a fost redimensionat, se bazează deci, pe un adaos hardware și o creștere relativ redusă a timpului de acces la cache dar, aceasta datorită creșterii numărului de intrări a circuitului de detecție a stării de hit/miss.

Capacitatea de tolerare a defectelor pentru arhitectura propusă depinde de numărul cuvintelor dintr-un bloc. Controller-ul local este de așa mamieră proiectat încât poate altera adresa de coloană pentru a selecta orice cuvânt dintr-un bloc. Schema funcționează corect atâta timp cât există un cuvânt funcțional corect nonfaulty într-un bloc, modalitate prin care cache-ul poate fi redus până la $1/N$ din capacitatea pentru care a fost proiectat, unde N reprezintă numărul de cuvinte/bloc (facem observația că am utilizat, orientându-ne după referința de largă circulație și accepțiune [HePa03], termenul de bloc alcătuit din mai multe cuvinte, ceea ce în [APMD05] este reprezentat de un rând alcătuit din mai multe blocuri). Se poate conchide că soluția propusă în [APMD05] pentru problematica mapării implică, pe lângă adaosul de circuite necesar comparării câmpului extins de tag, și o degradare, redusă, dar nenulă a timpului de acces la cache.

O altă parte importantă a soluției propuse în [APMD05] este constituită din memoria Config Storage, în care se stochează, așa cum am vazut, informația despre defecte și care este citită la fiecare acces de citire sau scriere în cache. Menționăm însă că soluția tehnică pentru acest element de structură trebuie să fie suficient de rapidă pentru ca informația despre defect să fie furnizată controller-ului înainte ca data să ajungă la Col Mux. Este motivul pentru care autorii propun soluții costisitoare în ambele variante de implementare, atât prin intermediul unei memorii asociative, adresabile prin conținut (content addressable memory-CAM), cât și prin intermediul implementării one-bit (one-bit implementation-OBI). Fără a insista asupra detaliilor a nici uneia dintre cele două soluții arătăm totuși că, ele trebuie totuși să răspundă la rezolvarea cât mai bună a compromisului excedent de energie

consumată (în ultimă instanță, surplus de circuite) / capabilitate rezonabilă de tolerare la defectare (în ultimă instanță, număr de defecte stocate). Astfel arătăm doar că, la versiunea CAM, sunt stocați biții câmpului de index, capacitatea CAM-ului depinzând de numărul de cuvinte defecte, acceptat de autor la 100. CAM-ul memorează de asemenea adresa de coloană a cuvântului de adresă funcțional corect, unde trebuie memorată informația de la locația defectă în cazul în care aceasta din urmă este accesată. Pe de altă parte, la versiunea OBI, pentru fiecare cuvânt din cache este prevăzut un bit în memoria OBI, bit care are valoarea 1 în cazul în care cuvântul din cache este defect și 0 în caz contrar. Acești biți sunt determinați de către BIST la momentul testării, evident off-line, și sunt stocați în memoria OBI prin intermediul configuratorului. Arhitectura acestei memorii auxiliare este asemănătoare cu cea a cache-ului având blocuri alcătuite din câte 16 cuvinte, fiecare cuvânt fiind de 4 biți, câte unul pentru fiecare dintre cuvintele de 32 B din cache (fig. 1.11.). Prin urmare, rezultă că și această soluție, ca și cea bazată pe CAM, este mare consumatoare de circuite iar proiectarea ei astfel încât, să îndeplinească dezideratul de a răspunde mai rapid decât accesarea cache-ului, se constituie într-o activitate deosebit de pretențioasă.

Concluziv, lucrarea [APMD05] dă o soluție problemei proiectării unui cache cu capabilități de tolerare la defectare, dar se rezumă la acoperirea unei palete restrânse de defecte provocate de efectul dopant aleatoriu, dând o soluție apreciată de noi cu carențe prin prisma necesității activării on-line a schemei BIST în vederea stocării cuvintelor defecte în Config Storage, la care se adaugă și alte penalități de performanță și cost relevante în cele de mai sus.

Încadrăm în clasa de soluții asemănătoare cu [APMD05] și cea din [Hori97], care se bazează pe matrici de cache cu rânduri și coloane redundante care, prezentată rezumativ, se bazează pe înlocuirea rândurilor și coloanelor defecte cu unele din cele redundante, cu funcționare corectă, aflate în rezervă. Aici nu avem de a face cu o redimensionare a elementelor cache-ului excluzând din configurație elementele defecte, ci cu o replasare a acestora bazată pe tehnici de detecție a defectelor asemănătoare. Această soluție prezintă limitări prin numărul de rânduri și coloane care pot fi considerate defecte și, de asemenea, pot conduce la penalități de performanță.

1.4. CONCLUZII

În acest capitol am prezentat stadiul actual al cunoașterii în domeniul cache-urilor, locul treptei cache într-o ierarhie de memorii, arhitectura generală a cache-urilor, configurații și exemple de cache-uri, problemele cache-urilor și perturbarea acestora prin defectare.

În acest context am tratat: problema mapării, a replasării și a scrierii în cache. În cadrul problemei mapării am prezentat în detaliu modul în care pot fi mapate adresele din memoria principală în cache pentru toate cele trei situații, ale mapării directe, set-asociative și complet asociative. Tot în cadrul problemei mapării sunt prezentate și malfunctionitățile determinate de hit-urile false și miss-urile false și câteva metode ce pot fi folosite pentru detecția lor. În cadrul problemei replasării am prezentat cei patru algoritmi cei mai utilizați pentru selecția blocului și anume: FIFO, LFU, Random și LRU. Am prezentat de asemenea și aspecte ale politicilor de scriere prezentând avantajele celor două tehnici de scriere write through și write back.

Am analizat soluții existente de cache-uri cu capabilități de îmbunătățire a dependabilității, unde se prezintă toleranța la defectare prin redimensionarea cache-ului. Soluția prezentată de [APMD05] se rezumă la acoperirea doar a unei palete restrânse de defecte, fiind o soluție nesatisfăcătoare deoarece trebuie activată on-line schema BIST introducând penalități de performanță și cost.

2. ANALIZA DEFECTELOR CARE POT AFECTA CACHE-URILE

2.1. DEFECTE LA NIVELUL CELULEI SRAM

Paleta de defecte care pot afecta memoriile în general, și cache-urile în particular, este foarte mare. Cum este exclus a elabora o strategie de testare destinată fiecărui mod de defectare, s-a căutat generarea unor modele de defectare, acoperitoare pentru cât mai multe dintre defectele potențiale [GAMC02]. Restrângând pe cât posibil numărul modelelor de defectare, s-a reușit construcția unor echipamente de testare automată rezonabile totuși ca investiție, întrucât tehnicile de testare implementate pe acestea ținteau doar detecția și diagnosticarea defectelor modelate. Ulterior, pe măsură ce s-a impus abandonarea tot mai accentuată la complexele echipamente de testare automată, metodele de verificare „glisând” sub formă de facilități de testare încorporată (built-in self-testing facilities) în interiorul subansamblelor, chiar în interiorul chip-urilor problematica restrângerii modelelor de defectare a devenit din ce în ce mai acută. În acest context complex, arătăm că literatura [NiOR97], [NHKK99], [OmRM03], [MeFR97], este bogată în încercări de modelare a defectelor din memorii principale, hard disc-uri, diferite tipuri de memorii pe suport magnetic, dar este săracă în ceea ce privește treapta unei ierarhii de memorare care constituie ținta investigațiilor din această teză, anume treapta cache. În căutarea individualizării problematicii de testare pentru cache-uri plecând de la suportul tehnologic distinct al acestor memorii, prezentul paragraf își propune analiza modurilor de defectare la nivelul cel mai intim al celulelor de memorare.

Astfel, vom demara cu o taxonomie mai generală care împarte modurile de defectare, după felul de manifestare în timp, în următoarele categorii:

- defecte permanente, care sunt definitive;
- defecte tranzitorii, care au o durată temporară scurtă;

- defecte intermitente, care sunt asemănătoare cu cele tranzitorii, dar ele apar și dispar în mod repetat în timp, cu o comportare periodică [GAMC02].

Defectele permanente constau din modificări fizice ireversibile produse în componentele de memorare. Acestea se pot produce pe parcursul procesului de fabricație sau pe parcursul funcționării normale în exploatare. Procesul de îmbătrânire al componentelor poate duce, pe termen lung, la apariția inițială a unor defecte intermitente, care se transformă, în timp, în unele permanente. Defectele de fabricație pot, de asemenea, produce malfuncționalități care se manifestă pe parcursul funcționării normale a componentelor memoriilor.

Defectele permanente au drept cauză, în marea lor parte, fenomene fizice care au loc la nivelul tranzistoarelor integrate. Prin prisma efectului care îl produc, din punct de vedere logic, putem considera următoarele modele de defectare caracteristice, de altfel, întregii familii de circuite integrate, nu doar chip-urilor de memorie:

- a) Blocat - pe 0 sau 1 logic, (Stuck-at 0 or 1, s-a-0 or s-a-1)
- b) Blocat pe stare deschisă (Stuck-open);
- c) Linie deschisă (Open-line) în liniile de conectare a circuitelor logice;
- d) Scurtcircuit (Short), între liniile de conectare a circuitelor logice;

Modelul de blocare_pe (0,1) este cel mai utilizat. Modelul blocat pe stare deschisă (Stuck-open), se aplică defectelor specifice porțiilor realizate în tehnologie CMOS [ALRL04].

Există un al doilea grup în care avem câteva defecte care afectează întârzierea de comutare a tranzistoarelor MOS și întârzierea de încărcare / descărcare a capacităților parazite pe conexiunile de intrare / ieșire. Efectul acestor defecte la nivelul logic este modificarea permanentă a întârzierilor circuitului, astfel încât modelul de defect care se aplică aici este modelul de întârziere [GAMC02].

Defecte intermitente apar datorită unor cauze asemănătoare cu cele permanente, dar în cele mai multe situații apar datorită fenomenului de îmbătrânire (uzură). Din acest motiv modelele de defecte care se aplică acestor defecte intermitente sunt aceleași modele ca și la defectele permanente [GAMC02].

Aceste defecte, mai poartă și denumirea de erori soft (single event upsets (SEUs)) și apar în timpul funcționării circuitului fie datorită unor cauze interne, fie datorită unor cauze externe. Spre deosebire de defectele permanente, defectele tranzitorii nu introduc defecte fizice în circuit.

Studiul acestor defecte este dificil, deoarece ele nu pot fi localizate spațial și durata lor este scurtă. De asemenea acestea nu au un model bine definit de tratare

a defectelor, datorită diferitelor fenomene interne sau externe ce stau la baza generării lor [GAMCO2].

Defectele funcționale ale memoriilor (Functional Memory Faults) pot fi definite ca și deviații de comportament ale memoriei ce se află sub observație față de un comportament specificat, în condițiile aplicării unui set de operații ce trebuie executat [GoAI00].

Orice model funcțional de defecte (Functional Fault Model - FFM) este caracterizat prin două liste: o listă a operațiilor ce trebuie executate de către memorie, numită și secvență de operații, și o listă corespunzătoare a deviațiilor în comportarea observată față de comportarea așteptată. Definim o secvență de stimulare (SS) o succesiune de operații menite a pune în relief diferența de comportament funcțional dintre răspunsul real obținut și cel așteptat.

Operațiile ce se pot efectua asupra unei memorii sunt: citirea notată cu r și scrierea notată cu w . Pentru a putea accesa informația dintr-o celulă de memorie, trebuie să specificăm adresa celulei. De asemenea, dacă avem o operație de scriere trebuie să specificăm și data ce urmează să fie scrisă în memorie. Mai putem menționa în plus că o comportarea defectuoasă a memoriei este de asemenea afectată de către valoarea logică inițială a celulei. Ținând cont de cele mai sus menționate, orice SS se poate reprezenta cu ajutorul notației [GoAI00]:

$$a(viOPd)_1 a(viOPd)_2 \dots a(viOPd)_k \dots a(viOPd)_n$$

unde:

a - este adresa celulei utilizată de operația k ,

vi - este valoarea inițială memorată în celulă, $vi \in \{0,1\}$,

OP - reprezintă tipul operației efectuate asupra celulei a , $OP \in \{w,r\}$,

d - este data ce se citește sau ce urmează să fie scrisă în celula cu adresa a , $d \in \{0,1\}$.

Orice diferență între comportarea observată și comportarea așteptată a memoriei se poate face cu ajutorul notației : $\langle SS/M/O \rangle$

unde: - M este o mărime ce descrie starea memorată în celula defectă, $M \in \{0,1\}$,

- O descrie ieșirea logică a operației de citire, $O \in \{0,1,-\}$.

- $O = -$ se utilizează dacă avem o operație de scriere și nu o operație de citire, această operație punând în evidență defectul.

Multitudinea defectelor care pot să apară la nivelul tranzistoarelor integrate și a interconexiunilor dintre acestea se impun modelate, scop în care preconizez următoarea taxonomie a modurilor de defectare prin analogie cu astfel de întreprinderi din domeniul memoriilor semiconductoare [Goor98]. Clasificăm mai

întâi în clasa modurilor de defectare statice, respectiv dinamice. Criteriul care stă la baza acestei divizări îl constituie numărul de operații aplicate celulei de memorare. Astfel, pentru modurile de defectare statice considerăm cel mult o operație de scriere sau citire iar pentru cele dinamice cel puțin două operații de scriere sau citire. Luând în considerație specificul celulei SRAM utilizată în cache-uri față de celula DRAM specifică memoriilor principale, preconizăm clasificarea diferită față de cea din [GoAl00]. În defecte specifice citirii, scrierii, de blocare și de stare.

Fundamental, vom pleca de la împărțirea defectelor în unele care afectează celula cache SRAM, notate cu A în fig. 2.1., respectiv care afectează două sau mai multe celule, notate cu B în fig. 2.3. În baza celor expuse propunem următoarea clasificare a defectelor care afectează celula SRAM.




Fig.2.1.

A. Modele funcționale de defecte ce afectează o singură celulă de memorie (Single-cell FFMs)

Acestea descriu o comportare incorectă, fie a unei date memorate într-o celulă, fie a unei operații ce se efectuează asupra ei. Ele se clasifică, în funcție de numărul operații efectuate asupra celulei, în: statice și dinamice.

A.1. Modele funcționale statice de defecte ce afectează o singură celulă de memorie [GoAI00]

Aceste modele, descriu defecte caracterizate prin efectuarea a cel mult unei operații asupra celulei defecte. Preconizăm clasificarea din fig. 2.1 a modelelor funcționale de defectare ce afectează celula de memorare SRAM.

Referindu-ne, pentru început, la prima clasă, prezentăm în fig. 2.2 celula SRAM de bază.




Fig. 2.2.

Celula constă din două inversoare CMOS conectate în cruce cuprinzând tranzistoarele de la T_1 la T_4 și două tranzistoare de acces de tip N, T_5 și T_6 . Acestea din urmă sunt conectate la liniile de bit (bit line \overline{BL} , respectiv BL). Mai sunt puse în relief perechea de noduri \overline{Q} respectiv Q, pe care se manifestă valorile logice complementare 0 și 1. Imperfecțiunile mijloacelor optice de reproducere a măștilor folosite în tehnologia de fabricație a cache-urilor, precum și densitatea din ce în ce

mai mare de împachetare a dispozitivelor semiconductoare face ca tranzistoarele care alcătuiesc celula să prezinte abateri dimensionale unele față de altele. Acestea conduc la funcționarea eronată a celulei în ceea ce privește operațiile de citire și scriere pecum și variații inadmisibile ale timpului de acces.

În ceea ce privește defectele de citire, în concordanță și cu [Hung06], ele constau în bascularea nedorită a celulei de memorie atunci când asupra celulei SRAM se efectuează o operație de citire. Uzual, tensiunea din nodul \bar{Q} , care în fig. 2.2. stochează 0, crește de la 0 la o anumită valoare corespunzătoare citirii prin intermediul divizorului de tensiune dintre linia de bit BL, preîncărcată la VDD și masă, GND, prin intermediul tranzistoarelor T_1 și T_5 . Dacă tensiunea de citire este mai mare decât excursia logică a tensiunii de la ieșirea inversorului T_2, T_4 , atunci celula constă într-o citire defectă. Variațiile tensiunilor de prag, ale tranzistoarelor T_1 și T_2 (sau T_3 și T_4) conduc la variații ale tensiunii de divizare și implicit ale excursiei logice.

A.11. Defectele statice specifice citirii:

A.111. Defecte de perturbare la citire (DPCx) [AdCo96]. O celulă are un astfel de defect, dacă o operație de citire ce se efectuează asupra celulei modifică data din celulă și returnează o valoare incorectă la ieșire.

A.112. Defecte de citire incorectă (DCIx). O celulă are un astfel de defect, dacă o operație de citire efectuată asupra celulei returnează o valoare logică incorectă, chiar dacă în celulă este menținută data corectă.

A.113. Defecte de perturbare aparentă la citire (DPACx) [AdCo96]. O celulă are un astfel de defect, dacă o operație de citire ce se efectuează asupra celulei returnează valoarea logică corectă, dar acest defect are ca rezultat modificarea conținutului celulei.

Referitor la defectele de scriere, în concordanță și cu [Hung06], ele constau în imposibilitatea de a efectua cu succes operația de scriere asupra celulei de memorie. Dacă efectuăm o scriere a valorii 0 în punctul Q, care conținea valoarea inițial 1, tensiunea în acest punct V_Q ajunge la valoarea tensiunii de scriere datorită divizorului de tensiune dintre BL și VDD, la GND, prin tranzistoarele T_4 și T_6 . Dacă tensiunea de scriere este mai mare decât excursia logică a tensiunii de la ieșirea inversorului T_1, T_2 , atunci se va efectua o scriere incorectă. De asemenea, deoarece tranzistoarele T_4 și T_6 (respectiv T_2 și T_5) sunt de obicei cele cu dimensiunea cea mai mică din celula SRAM, variații ale tensiunii de prag, în aceste tranzistoare, pot duce la scrieri incorecte.

A.12. Defecte specifice scrierii:

A.121. Defecte de perturbare la scriere (DPSx). O celulă are un astfel de defect, dacă o operație de scriere de tipul (0w0 sau 1w1) determină o tranziție în celulă.

A.122. Defecte de tranziție (DTx). O celulă are acest tip de defect, dacă are un eșec la operația de tranziție (0→1 sau 1→0) în momentul când asupra ei se efectuează o operație de scriere.

A.13. Defecte de blocare_pe (DBPx). O celulă are acest defect, dacă rămâne întotdeauna blocată pe o anumită valoare, pentru toate operațiile ce se efectuează asupra sa. Există două tipuri de defecte de blocare_pe: $DBP0 = \{<\forall/0/->\}$, și $DBP1 = \{<\forall/1/->\}$.

A.14. Defecte de stare (DSx). O celulă are acest defect, dacă valoarea logică a celulei se modifică înainte de a fi accesată, chiar dacă nu s-a efectuat nici o operație asupra ei. Există două tipuri de defecte de stare și anume $DS0 = \{<0/1/->\}$ și $DS1 = \{<1/0/->\}$.

Caracterul \forall , ne precizează faptul că valoarea celulei rămâne aceeași pentru toate operațiile efectuate asupra ei. În consecință, $SS = \forall$ poate fi înlocuit doar de acele operații care pun în evidență defectul. Acest lucru duce la definiții echivalente pentru defectul de blocare_pe: $DBP0 = \{<1/0/->, <0w1/0/->, <1w1/0/->\} = DS1 \cup DT\uparrow \cup DPS1$, și $DBP1 = \{<0/1/->, <1w0/1/->, <0w0/1/->\} = DS0 \cup DT\downarrow \cup DPS0$. Semnul \cup este semnul matematic obișnuit de reuniune.

A.15. Defecte datorate timpului de acces (DTA) [Hung06]

Așa cum se poate observa în figura 2.2., DTA reprezintă intervalul de timp necesar pentru a obține o diferență de tensiune predefinită între liniile de bit BL și \overline{BL} . Când în punctul \overline{Q} avem 0, linia de bit \overline{BL} , se va descărca prin tranzistoarele T_5 și T_1 la o operație de citire. Viteza de descărcare depinde de viteza de descărcare a tranzistoarelor T_5 și T_1 . Variații în nivelul tensiunii de prag al acestor tranzistoare determină o dispersie a timpului de acces. Se consideră că accesul este necorespunzător în cazul în care timpul de access este mai mare decât o valoare limită maxim tolerată.

A.2. Modele funcționale dinamice de defecte ce afectează o singură celulă de memorie (Dynamic single-cell FFMs) [GoAl00]

Aceste modele, descriu defecte care efectuează mai multe operații asupra celulei defecte (adică defecte care respectă condiția, $\#OP > 1$, unde simbolul $\#OP$ reprezintă numărul de operații), astfel încât avem un număr infinit de modele. Noi vom limita studiul la cazul în care avem $\#OP = 2$.

În continuare, avem o clasificare a acestor modele funcționale dinamice de defecte, toate acestea fiind defecte specifice citirii.

A.21. Defecte dinamice:

A.22. Defecte dinamice de perturbare aparentă la citire (DDPACxy).

Acesta este un defect prin care orice secvență de tipul $xwyry$, dintr-o secvență de stimulare returnează valoarea logică corectă y , dar acest defect are ca rezultat modificarea conținutului celulei. Cele patru tipuri de defecte dinamice de perturbare aparentă la citire, sunt: $DDPAC00 = \{<0w0r0/1/0>\}$, $DDPAC11 = \{<1w1r1/0/1>\}$, $DDPAC01 = \{<0w1r1/0/1>\}$, și $DDPAC10 = \{<1w0r0/1/0>\}$.

A.23. Defecte dinamice de perturbare la citire (DDPCxy).

Acesta este un defect prin care orice secvență de tipul $xwyry$, dintr-o secvență de stimulare, schimbă valoarea logică stocată a unei celule în valoarea y și ne returnează o valoare incorectă la ieșire. Există patru tipuri de defecte dinamice de perturbare la citire, pe care le prezint în continuare: $DDPC00 = \{<0w0r0/1/1>\}$, $DDPC11 = \{<1w1r1/0/0>\}$, $DDPC01 = \{<0w1r1/0/0>\}$ și $DDPC10 = \{<1w0r0/1/1>\}$.

A.24. Defecte dinamice de citire incorectă (DDCIxy).

Acesta este un defect prin care orice secvență de tipul $xwyry$, dintr-o secvență de stimulare, returnează valoarea logică y menținând în același timp starea corectă a celulei. Există patru tipuri de defecte dinamice de citire incorectă, pe care le prezint în continuare: $DDCI00 = \{<0w0r0/0/1>\}$, $DDCI11 = \{<1w1r1/1/0>\}$, $DDCI01 = \{<0w1r1/1/0>\}$ și $DDCI10 = \{<1w0r0/0/1>\}$.

2.2. DEFECTE LA NIVELUL LEGĂTURILOR DINTRE CELULELE SRAM

B. Modele funcționale de defecte ce afectează două celule de memorie (Two-cell FFM) [GoAI00]

Acestea sunt modele de defecte ce afectează două celule de memorie. Celula de memorie care ne arată comportarea defectuoasă se numește *celulă victimă*, iar celula cu care interacționează celula victimă pentru a produce defectul se numește *celulă agresoare*. Ele se clasifică, în funcție de numărul operații efectuate asupra celulei, în: *statice* și *dinamice*, iar în fig. 2.3. sunt prezentate toate modelele funcționale de defecte ce afectează două celule de memorie.




Fig. 2.3.

Luând în considerație și în acest caz specificul celulei SRAM utilizată în cache-uri față de celula DRAM specifică memoriilor principale, preconizez clasificarea diferită față de cea din [GoAl00]. pentru cele statice, în defecte specifice citirii, scrierii, și de stare, iar pentru cele dinamice în defecte specifice citirii.

În acest caz modelele descriu defecte ce pot fi puse în evidență dacă se efectuează cel puțin o operație asupra lor, în timp ce cele două celule acționează una asupra celeilalte, astfel notația $SS = a(viOPd)_1 a(viOPd)_2 \dots a(viOPd)_k \dots a(viOPd)_n$ poate fi simplificată prin una din următoarele secvențe:

$S_{sn} = ag(i) av(j)$: dacă nici o celulă nu este accesată,

$S_{sag} = ag(iOPd) av(j)$: numai celula agresoare este accesată,

$S_{sav} = ag(i) av(jOPd)$: numai celula victimă este accesată.

unde: i respectiv j sunt stările inițiale ale agresorului respectiv ale victimei,

ag și av sunt poziția adresei agresorului, respectiv a victimei.

B1. Modele funcționale statice de defecte ce afectează două celule de memorie (Static two-cell FFMs)

Indicele s indică faptul că avem o secvență statică, indicele n din S_{sn} , indică că avem o secvență fără operații, aceasta fiind situația în care doar observăm starea celor două celule. De asemenea, indicele ag din S_{sag} și av din S_{sav} indică faptul că avem doar o singură operație ce se efectuează asupra agresorului, respectiv asupra victimei. Se observă faptul că în secvența de operații agresorul este pus întotdeauna primul. De obicei, secvențele de două celule sunt date printr-o notație specială care separă partea de secvență privitoare la agresor față de partea de secvență privitoare la victimă, și vom specifica ulterior și adresele celulelor în ordinea ag ; av . Rezultă astfel că orice secvență statică SS ce afectează două celule arată astfel: $SS = S_{ag} ; S_{av}$ secvența SS fiind efectuată asupra celulelor ag , av .

Vom aplica o notație specială SS și astfel vom avea următoarea reprezentare :

$$\langle SS/M/O \rangle = \langle S_{ag}; S_{av}/M/O \rangle_{ag;av}$$

B.11. Defecte specifice citirii

B.111. Defecte de cuplare de citire incorectă (DCCI). Două celule au un astfel de defect, dacă o operație de citire efectuată asupra victimei returnează o valoare logică incorectă când agresorul este setat într-o stare logică dată. Există patru tipuri de astfel de defecte: $DCCI_{x;y} = \{ \langle x; yry/y/\bar{y} \rangle \}$, unde $x, y \in \{0,1\}$.

B.112. Defecte de cuplare de perturbare aparentă la citire (DCPAC). O celulă are un astfel de defect dacă o operație de citire efectuată asupra victimei returnează valoarea logică corectă și schimbă conținutul victimei când agresorul este setat într-o anumită stare logică dată. Există patru tipuri de astfel de defecte: $DCPAC_{x;y} = \{ \langle x; yry/\bar{y}/y \rangle \}$, unde $x, y \in \{0,1\}$.

B.113. Defecte de cuplare de perturbare la citire (DCPC). Două celule au un astfel de defect dacă o operație de citire efectuată asupra victimei distruge data

stocată în victimă dacă agresorul este setat într-o anumită stare. Există patru tipuri de astfel de defecte $DCPC = \{ \langle x; y\bar{y}/\bar{y} \rangle \}$, unde $x, y \in \{0,1\}$.

B.114. Defecte de cuplare de perturbare (DCP) Două celule au acest tip de defect dacă o operație (citire sau scriere) efectuată de către agresor forțează victima într-o stare logică dată. Orice operație efectuată de agresor se consideră că sensibilizează defectul. Există douăsprezece tipuri de astfel de defecte: $DCPxwy; z = \{ \langle xwy; z/\bar{z} \rangle \}$ și $DCPxrx; y = \{ \langle xrx; y/\bar{y} \rangle \}$, unde $x, y, z \in \{0,1\}$.

B.12. Defecte specifice scrierii

B.121. Defecte de cuplare de nemodificare (DCN). Două celule au un astfel de defect dacă o operație de scriere de nemodificare (0w0 și 1w1), efectuată de către agresor aduce victima într-o stare dată. Cele patru tipuri de defecte de acest tip sunt date prin relația: $DCN xwx; y = \{ \langle xwx; y/\bar{y} \rangle \}$, unde $x, y \in \{0,1\}$.

B.122. Defecte de cuplare de perturbare la scriere (DCPS). O celulă are un astfel de defect dacă după ce se efectuează asupra victimei o operație de scriere (cu nemodificarea stării logice), rezultă o modificare a acestei stări, când agresorul este setat într-o stare logică dată. Există patru tipuri de astfel de defecte : $DCPSx; y = \{ \langle x; ywy/\bar{y} \rangle \}$, unde $x, y \in \{0,1\}$.

B.123. Defect de cuplare (DC) - Două celule au acest defect, dacă o operație de tranziție de scriere (0w1 și 1w0) a agresorului forțează victima într-o anumită stare. Acest defect este stimulat printr-o operație de scriere cu modificarea stării efectuată de agresor. Există patru tipuri de astfel de defecte, care se pot sintetiza cu ajutorul relației : $DCxw\bar{x}; y = \{ \langle xw\bar{x}; y/\bar{y} \rangle \}$, unde $x, y \in \{0,1\}$.

B.124. Defect de cuplare de inversiune (DCUI) – Două celule au un astfel de defect dacă valoarea logică a victimei este inversată în cazul unei operații de scriere, efectuată de către agresor. Cele două tipuri de defecte de acest fel sunt sintetizate prin relația: $DCUIxw\bar{x} = \{ \langle xw\bar{x}; y/\bar{y} \rangle, \langle xw\bar{x}; \bar{y}/y \rangle \}$, unde $x, y \in \{0,1\}$.

B.125. Defecte de cuplare de tranziție (DCT) - Două celule au acest tip de defect dacă, avem o valoare logică dată a agresorului, valoare rezultată în urma unui eșec al unei operații de tranziție la scriere. Acest defect este stimulat printr-o operație de scriere asupra victimei și setarea agresorului într-o stare dată. Există patru tipuri de astfel de defecte care pot fi sintetizate prin relația: $DCTx;\uparrow = \{ \langle x; 0w1/0 \rangle \}$ și $DCTx;\downarrow = \{ \langle x; 1w0/1 \rangle \}$, unde $x \in \{0,1\}$.

B.13. Defecte de cuplare de stare (DCS)

Două celule se spune că au un defect de cupare de stare numai dacă agresorul se găsește într-o stare dată, fără a efectua nici o operație asupra victimei. Acest defect este special în sensul că nu trebuie să se efectueze nici o operație, mai mult chiar, el depinde numai de valoarea inițială stocată în celule. Există patru tipuri de defecte de cuplare de stare care pot fi sintetizate cu ajutorul relației: $DCS\ x;y = \{<x;y/\bar{y}/-\>\}$, unde $x,y \in \{0,1\}$.

B.2. Modele funcționale dinamice de defecte ce afectează două celule de memorie (Dynamic two-cell FFMs) [GoAl00]

Vom restrânge analiza doar pentru cazul modelelor de defecte dinamice ce afectează două celule de memorie. Vom folosi notația specială: $< SS/M/O >$, pentru clasa dinamică de defecte cu două operații, SS putând fi una din următoarele:

$$S_{agag} = ag(iOP1d1OP2d2) av(j);$$

$$S_{agav} = ag(iOP1d1) av(jOP2d2);$$

$$S_{avag} = av(jOP1d1) ag(iOP2d2);$$

$$S_{avav} = ag(i) av(jOP1d1OP2d2).$$

În continuare avem o clasificare a acestor modele funcționale dinamice de defecte, toate fiind specifice citirii.

B.21. Defecte de cuplare dinamice de perturbare aparentă la citire (DCDPAC). Sunt defecte prin care un cuplu agresor-victimă $ag(x) av(ywry)$ sau $ag(x) av(\bar{y}wry)$ din secvența de stimulare, returnează valoarea logică corectă y , în timp ce distrug starea celulei. Există opt tipuri de astfel de defecte: $DCDPACx;yz = \{<a(x) v(ywzrz)/ \bar{z}/z>\}$, unde $x, y, z \in \{0,1\}$.

B.22. Defecte de cuplare dinamice de perturbare la citire (DCDPC) Sunt defecte prin care un cuplu agresor-victimă $ag(x) av(ywry)$ sau $ag(x) av(\bar{y}wry)$, din secvența de stimulare, schimbă valoarea logică memorată în celula victimă, în \bar{y} și astfel vom avea o valoare incorectă la ieșire. Există opt tipuri de astfel de defecte: $DCDPCx;yz = \{<ag(x) av(ywzrz)/ \bar{z}/\bar{z}>\}$, unde $x, y, z \in \{0, 1\}$.

B.23. Defecte de cuplare dinamice de citire incorectă (DCDCI). Sunt defecte prin care un cuplu agresor-victimă $ag(x) av(ywry)$ sau $ag(x) av(\bar{y}wry)$ din secvența de stimulare returnează valoarea logică \bar{y} , păstrând în acest timp starea

corectă a celulei. Există opt tipuri de astfel de defecte: $DCDCIx;yz = \{ \langle a(x) v(ywzrz)/z/\bar{z} \rangle \}$, unde $x,y,z \in \{0,1\}$ [FaHi93] .

2.3. CONCLUZII

După parcurgerea literaturii de specialitate [NiOR97], [NHKK99], [OmRM03], [[MeFR97], care este bogată în încercări de modelare a defectelor din memorii principale, hard disc-uri, și alte diferite tipuri de memorii pe suport magnetic, am constatat că treapta cache, a unei ierarhii de memorii, care constituie ținta investigațiilor din această teză, este mai slab prezentată. În căutarea individualizării problematicii de testare pentru cache-uri plecând de la suportul tehnologic distinct al acestor memorii, am analizat în acest paragraf modurile de defectare la nivelul cel mai intim al celulelor de memorare SRAM și la nivelul legăturilor dintre celulele SRAM și astfel am realizat o clasificare a acestor defecte. Am efectuat o clasificare a modelelor funcționale de defecte în clasa statică și clasa dinamică, criteriul care a stat la baza acestei divizării fiind numărul de operații aplicate asupra celulei de memorare. Astfel modelele funcționale statice de defecte au cel mult o operație de scriere sau citire, iar cele dinamice au cel puțin două operații de scriere sau citire. Ținând cont de specificul celulei SRAM utilizată în cache-uri, față de celula DRAM utilizată la memoria principală am efectuat clasificarea modelelor funcționale statice ce afectează celula SRAM în: defecte specifice citirii, defecte specifice scrierii, defecte de blocare_pe , defecte de stare și defecte ale timpului de acces, iar pentru cele dinamice în defecte specifice citirii. În cazul defectelor care se manifestă la nivelul legăturilor dintre două celule SRAM am efectuat clasificarea modelelor funcționale statice ce afectează aceste două celule în: defecte specifice citirii, defecte specifice scrierii și defecte de cuplare de stare, iar pentru cele dinamice în defecte specifice citirii.

Putem spune că nu am făcut o prezentare exhaustivă, rezumându-ne la defectele specifice ale memoriilor cache, defecte care sunt acoperite de codurile corectoare și detectoare de erori care s-au folosit ulterior.

3. CONFIGURAREA STRUCTURII UNUI CACHE TIPIC URMĂRIND STABILIREA LOCULUI DE INTRODUCERE A ELEMENTELOR DE REDUNDANȚĂ MENITE CREȘTERII DEPENDABILITĂȚII

3.1. INTERFAȚAREA CACHE-ULUI CU CELELALTE TREPTE ALE UNEI IERARHII DE MEMORII

Preconizăm traversarea în prezentul capitol a etapelor de proiectare specifice unui cache în scopul reliefării acelor puncte critice care reclamă protejarea lor prin elemente redundante în scopul creșterii atributului de dependabilitate. În acest sens, fără a pierde din generalitate și urmărind o simplitate în urmărirea detaliilor constructive, vom adopta caracteristici de capacitate redusă pentru cache și pentru memoria principală. Astfel, în calitate de date de intrare pentru soluția de proiectare admitem că dispunem de un cache de 128KB (32K x 32b), (unde am folosit notația de B pentru un Byte (octet) și b pentru bit) și de o memorie principală de 16 MB implementată cu chip-uri DRAM de 1Kb.




Fig. 3.1.

De asemenea, mai admitem că apelăm la o mapare directă a adreselor de memorie principală în cache, iar politica de scriere pe care o adoptăm este write-through, în sensul că, la scriere, aceasta se efectuează atât în cache, cât și în memoria principală. Magistrala o adoptăm cu 32 linii, iar dimensiunea unui cache posedă 16 B. Structura supusă activității de proiectare este dată în fig. 3.1. La o astfel de configurație procesorul accesează informația, aceasta provenind fie din memoria RAM dinamică, fie din cache. Dacă informația este disponibilă în cache (în cazul unui hit), ea este accesată rapid și procesorul își continuă activitatea. Dacă informația nu este prezentă în cache (în cazul unui miss), ea trebuie adusă din memoria RAM dinamică [Swaz87].




Fig. 3.2.

Un cache direct mapat specifică faptul că dacă informația este în cache, există o singură locație în care se poate găsi aceea informație. Cache-ul este organizat în unități mici, numite blocuri.

Acest sistem va efectua patru transferuri de cuvinte pentru a umple un bloc din cache. În conformitate cu datele de intrare constând din capacitatea memoriei principale de $S_2 = 16\text{MB}$, întrucât $16\text{MB} = 2^{24} \text{ B}$, magistrala de adresă va avea 24 de linii, notate de la 0 la 23, ele fiind reprezentate în fig. 3.2. De asemenea, având dimensiunea blocurilor egală cu $16 \text{ B} = 2^4 \text{ B}$, pentru a asigura accesul la nivelul de B (octet), vom avea din cei 24 de biți de adresă, 4 alocați așa numitului block offset.

De asemenea, întrucât capacitatea cache-ului este $S_1 = 8192 \text{ blocuri} = 2^{13} \text{ blocuri} = 2^{13} \cdot 2^4 \cdot \text{B} = 128 \text{ KB}$, din cei 24 de biți de adresă câmpul corespunzător unui slot de cache este de 13 biți. Concluziv, pentru câmpul de Tag rămâne $24 - 4 - 13 = 7$ biți. Putem spune că dimensiunea reală este egală cu $(7+32 \cdot 4) \cdot 8192$ biți. Cache-ul se interfațează cu procesorul și memoria principală prin magistrala de adresă de 24 de biți, una de date de 32 de biți, precum și prin linii de comandă care vor fi discutate în cele ce urmează.

3.2. DETALIERE CONSTRUCTIVĂ A UNUI CACHE

Schema bloc din fig. 3.1. ne spune cum funcționează sistemul doar la modul general, această schemă nu cuprinde și semnalele care trebuie activate pe parcursul procesului de citire, respectiv pe parcursul procesului de scriere.

3.2.1. Schema bloc a cache-ului

În fig. 3.3. este prezentată schema bloc a cache-ului.

Această schemă bloc conține și semnalele care trebuie activate la citirea din memorie, respectiv la scrierea în memorie [NovN01].

Sistemul cache se împarte în două, o parte de date, memorie pe care o numim în continuare cache RAM, cu dimensiunea de $32\text{K} \times 32$ biți și o parte de Tag, memorie pe care o vom denumi cache TAG, memorie care are dimensiunea de $8\text{K} \times 8$ biți. Deoarece sunt patru cantități de 16 biți pe o linie din cache, o locație de Tag va identifica patru locații în cache. Liniile de date ale cache-ului sunt conectate la magistrala de date a sistemului, această cale fiind folosită atât la scrierea datelor în cache cât și la citirea datelor din cache. Adresele spre cache RAM se obțin din liniile ADR(16-2) ale magistralei de adrese.




Fig. 3.3. a




Fig. 3.3. b

Din cei 15 biți, 13 vor fi folosiți la identificarea liniei din cache, iar următorii biți sunt utilizați pentru a identifica în care dintre locațiile de 4 octeți din cadrul unei linii se găsește adresa octetului căutat. Cei doi biți mai puțin semnificativi ai magistralei de adrese (CMPS), sunt intrări pentru unul din blocurile cache RAM-ului, acest bloc purtând denumirea de LSB Control. El conține un numărător și un multiplexor. Pe parcursul unei operații normale cei doi biți CMPS sunt furnizați prin intermediul multiplexorului din adresă. Când se produce încărcarea unei linii de cache din memoria RAM dinamică, cei doi biți CMPS sunt obținuți din numărător, care incrementează adresa cu patru locații. Adresa disponibilă în cache pe cele două linii CMPS este adresa care provine din sistem, cu excepția cazului în care semnalul

CNTR-H este activ, situație în care adresa este furnizată de către partea care conține numărătorul din cadrul cache. Numărătorul este încărcat cu adresa, când este activ semnalul CTR_LD-H.

Există și alte linii de control, linii care se găsesc de obicei în orice sistem ce conține memorie RAM. Datele se scriu în cache dacă semnalul CACHE_WE-L este activ, chipul de memorie RAM este selectat prin intermediul semnalului CACHE_CE-L, iar datele pot fi accesate din memoria RAM când semnalul CACHE_OE-L este activ. În fig. 3.4. sunt prezentate circuitele care alcătuiesc cache RAM-ul.

În această figură avem patru chip-uri de memorie SRAM, fiecare având capacitatea de 32 K x 8 biți. Timpul de acces al acestor memorii este de 35 nsec. Semnalele CACHE_CE-L și CACHE_OE-L sunt conectate la cele patru chip-uri SRAM. Semnalele write enable sunt separate și sunt direcționate către chip-urile de memorie corespunzătoare prin intermediul unui multiplexor (74157,'157).

Când avem un hit în cache, semnalele write enable care vor fi utilizate sunt furnizate de sistem prin intermediul semnalelor WEx. Dacă nu avem hit toate cele patru linii vor fi validate de semnalul CACHE_WE-L. În această figură mai există un bloc intitulat LSB Control, care este utilizat pentru a furniza cei mai puțini semnificativi doi biți ai adresei. Dacă avem un hit în cache, fie la citire, fie la scriere, acei biți sunt obținuți din magistrala de adrese. Dacă în schimb avem un miss în cache, cei doi biți sunt furnizați de un numărător din LSB Control, cei doi biți fiind obținuți din memoria DRAM.

Semnalele din porțiunea de TAG a cache-ului, TAG_WE-L și TAG_CE-L ne permit scrierea datelor în memoria cache TAG, respectiv selecția circuitelor ce compun această memorie cache TAG.

Memoria cache TAG este o memorie specială deoarece conține pe lângă chip-urile de memorie și o parte care realizează compararea componentei de TAG a adresei, un astfel de bloc de cache TAG este prezentat în fig. 3.5. Informația stocată la adresa identificată pe liniile de adresă este comparată cu informația prezentă pe liniile de date și dacă cele două informații sunt identice semnalul MATCH-H este activat. Liniile din fig. 3.3., care sunt conectate la liniile de date ale sistemului de memorie TAG sunt cele mai semnificative (CMS) 7 linii ale magistralei de adrese. O condiție care mai intervine este poziționarea unei linii la "1" logic, scopul acestuia fiind punerea la dispoziție a unui mecanism de inițializare. La activarea semnalului RESET-H, conținutul memoriei cache TAG este șters și în privința adresei furnizate pe intrări o coincidență (match) nu va apărea până când va fi plasată o valoare în memoria TAG deoarece valoarea "0", valoarea prezentă în cache din momentul activării semnalului RESET-H, nu va coincide cu valoarea "1" care este prezentă la intrările de date.




Fig.3.4.

Astfel, pot fi identificate locațiile goale din cache. Liniile de adrese folosite în cadrul memoriei cache TAG sunt cele 13 linii de adresă care fac identificarea liniei în cauză. În final se face înscrierea informației, de fapt adresa disponibilă pe liniile de date, în memoria TAG când se activează semnalul TAG_WE-L, iar validarea selecției acestei memorii se face activând semnalul TAG_CE-L. Aceste semnale pot fi asociate la scheme cu ajutorul unui mecanism, fie prin diagrame de stare, fie prin diagrame de timp.




Fig. 3.5.

3.3. SINCRONIZAREA FUNCȚIONALĂ A TREPTEI CACHE

Pentru a sintetiza funcționarea treptei cache vom utiliza în cazul nostru diagrame de timp. Aceste diagrame de timp, conțin informații despre circuitele ce alcătuiesc treapta cache precum și ordinea de desfășurare în timp a evenimentelor ce au loc. Astfel vom prezenta în continuare patru diagrame de timp, câte o diagramă de timp pentru cele patru cicluri în care se poate găsi cache-ul, și anume: hit la citire (read-hit) (fig. 3.6.), miss la citire (read-miss) (fig. A.1), hit la scriere (write-hit) (fig. A.2) și miss la scriere (write-miss) (fig. A.3).

De asemenea vom asocia câte o ordinogramă pentru fiecare diagramă de timp, acestea având rolul de descriere detaliată a funcționării treptei cache. Activitatea din sistem este raportată la intervale de 15 nsec. Vom include în

diagramele de timp toate semnalele, chiar dacă unele dintre ele nu sunt activate într-un anumit ciclu. În continuare prezint în fig.3.6, ciclul hit la citire




Fig. 3.6

Primul semnal care este inclus în aceste diagrame este Adres și el reprezintă setul de linii de adresă care sunt direcționate atât spre memoria principală DRAM cât și spre treapta cache. Al doilea semnal, Data, reprezintă liniile de date care în acest caz sunt obținute de la treapta cache. Al treilea semnal, Read-H, reprezintă linia de citire, care ne precizează tipul ciclului. Acest ciclu poate fi de citire (read-hit sau read-miss) sau de scriere (write-hit sau write-miss). Semnalul se poate obține din semnalele de control ale magistralei sistemului. Următorul semnal, B_RW-H, este semnalul buffer-at de citire/scriere a unui sistem de memorie DRAM. Semnalul următor DO_RW-H, reprezintă semnalul de inițiere a unui ciclu de citire/scriere. Urmează semnalele RAS time (Rastime-H) și CAS time (Castime-H) folosite în cadrul unui ciclu de reîmprospătare (refresh) a memoriei DRAM. Semnalul Row-H ne precizează când adresa de rând este prezentă pe magistrala de adrese, semnal utilizat la memoria DRAM. Următoarele trei semnale sunt write enable (CACHE_WE-L), chip enable (CACHE_CE-L) și output enable (CACHE_OE-L) ale cache RAM-ului. Următorul semnal este MATCH-H al memoriei cache TAG, acesta fiind urmat de semnalul write enable (TAG_WE-L) al memoriei cache TAG. Ultimul semnal este ACK-H (Acknowledge), acesta identifică un protocol de tip handshake care va realiza coordonarea ciclului cu un master de magistrală.

Primul ciclu pe care îl prezentăm este hit la citire (read-hit), ciclu prezentat în fig. 3.6. Ordinograma ciclului hit la citire este prezentată în fig. 3.7. În aceasta se observă la momentul $t = 0$ sec, că liniile de adresă sunt stabile pe magistrala de adrese. Tot acum se realizează activarea semnalului Read-H, după care urmează activarea semnalului Request-H. Prin activarea acestor două semnale cache-ul este informat că s-a solicitat o operație de citire din cache, pentru a verifica dacă informația respectivă este în cache.

Cache-ul va acționa în consecință și va activa semnalele corespunzătoare pentru a deservi această cerere. Acesta va activa semnalele chip enable (CACHE_CE-L) și output enable (CACHE_OE-L) pentru a putea plasa pe magistrala de date informația dacă ea este prezentă în cache. Memoria cache TAG este verificată și semnalul MATCH-H ne va indica, că avem un succes (hit), după 22 nsec de la începutul tranzacției, deoarece linia stocată la locația identificată prin liniile ADR (16:4) este identică cu adresa curentă. Vom presupune, conform specificațiilor tehnice, că memoria RAM ne poate furniza datele după un interval de 40 nsec, Semnalul ACK-H va fi activat la începutul celui de al treilea ciclu de clock la 45 n sec de la începutul tranzacției. Activarea semnalului Request-H va determina activarea semnalului buffer-at de citire/scriere B_RW-H, iar semnalul DO_RW-H, de inițiere a unui ciclu de citire/scriere, va fi activat după 15 nsec de la activarea lui B_RW-H numai dacă nu se execută un ciclu de reîmprospătare.

După ce s-a activat semnalul DO_RW-H, poate urma activarea semnalului ACK-H. Odată ce linia ACK-H a fost activată sistemul va rămâne în această

configurație până când semnalul Request-H este dezactivat. Acest lucru este prezentat și în fig. 3.7. În blocul de decizie unde se testează dacă mai este activă linia Request-H. Dacă linia este activă se așteaptă următorul ciclu (după 15 nsec).




Fig. 3.7.

Dacă linia Request-H s-a dezactivat după 15 nsec se dezactivează linia B_RW-H, apoi după 15 nsec se dezactivează linia DO_RW-H, urmată la același moment de timp și de dezactivarea liniilor de date, a semnalelor CACHE_CE-L, CACHE_OE-L și a semnalului ACK-H lucru care marchează și sfârșitul ciclului de hit la citire.

Al doilea ciclu pe care îl prezentăm, care este și cel mai complex, este miss la citire (read-miss), ciclu prezentat în fig. A.1 și comentat, în anexa A, unde este prezentată, în fig. A.4. și ordinograma corespunzătoare. Ciclurile de scriere sunt asemănătoare, deoarece pentru orice scriere există și o scriere în memoria principală DRAM. Scrierea se va realiza și în cache doar dacă avem un hit. Acest aspect este prezentat în ciclul hit la scriere (write-hit) în fig. A.2, ordinograma acestuia fiind relatată în fig. A.5. în anexa A. Ciclul miss la scriere este prezentat în fig. A.3, iar în fig. A.6. din anexa A, se prezintă ordinograma corespunzătoare.

3.4. DETERMINAREA LOCULUI DE INTRODUCERE A ELEMENTELOR REDUNDANTE MENITE A ASIGURA CREȘTEREA DEPENDABILITĂȚII


Vom prezenta în cele ce urmează o structură de cache cu logica de acces aferentă în scopul de a putea observa ulterior care sunt locurile de introducere a elementelor redundante. În fig. 3.8. se poate observa modul de conectare al cache-ului cu CPU și memoria principală. CPU-ul furnizează atât semnalele de scriere (Write), respectiv citire (Read), cât și adresa fizică (Physical Address) unde, respectiv de unde, se va face accesul la informație.

Așa cum este prezentat și în [RaFu89] biții de control adăugați biților utili pentru coduri polinomiale, în general, pot fi generați fie pe seama unei operații de înmulțire, fie pe seama unei operații de împărțire efectuată în câmpul Galois cu 2 elemente (GF(2)). În cele ce urmează vom considera că numărul biților utili este egal cu u , iar cel al biților de control este egal cu k . Pentru asigurarea corecției erorii singulare, între cele două, u și k , există cunoscuta condiție reprezentată de:

$$2^k \geq u+k+1 \quad (3.1.)$$

În figura 3.9 este prezentat un cache cu o parte redundantă introdusă pe partea de date a cache-ului. Pentru a putea determina dimensiunea părții redundante vom lua ca exemplu cache-ul cu dimensiunea de $(7+128) \text{ KB} = 135 \text{ KB}$, prezentat la începutul capitolului. Acest cache este mapat direct, și politica de scriere este write-through. În acest caz particular numărul biților utili este $u = 135$. Conform relației 3.1. va rezulta că numărul biților de control este $k = 8$. Astfel,

pentru cache-ul prezentat în fig. 3.9, numărul total al biților utilizați este de $k + u = 143$ biți.



Fir 3.8




Fig.3.9.

În fig. 3.10 este prezentat un cache cu partea redundantă introdusă atât pe partea de date, cât și pe partea de TAG a cache-ului. Pentru a putea determina dimensiunea totală a părții redundante vom calcula numărul biților de control necesari pentru partea de TAG și numărul biților de control necesari pentru partea de date. Pentru partea de TAG avem $k_1 = 4$ biți. Pe partea de date cei 128 de biți utili îi împărțim în 4 grupuri de câte 32 de biți fiecare, și pentru fiecare grup vom calcula numărul biților de control.

Pentru un astfel de grup vom avea nevoie de $k_2 = 6$ biți, dar deoarece sunt 4 astfel de grupuri pe partea de date vom avea, $4 \cdot 6 = 24$ biți. Numărul total al biților de control pentru cache-ul din fig. 3.10. este $k = k_1 + 4 \cdot k_2 = 4 + 4 \cdot 6 = 28$ biți. Concluziv, pentru cache-ul prezentat în fig. 3.10., numărul total al biților utilizați este de $k + u = 28 + 135 = 163$ biți.




Fig.3.10.

În fig. 3.11. este prezentat din nou un cache cu partea redundantă introdusă atât pe partea de date, cât și pe partea de TAG a cache-ului, diferența între cele două implementări, rezultă din implementarea pe partea de date.




Fig. 3.11.

Pentru partea de TAG avem $k_1 = 4$ biți. Pentru partea de date, avem 128 de biți utili pe care îi împărțim în 2 grupuri de câte 64 de biți fiecare, și pentru fiecare grup vom calcula numărul biților de control. Pentru un astfel de grup vom avea nevoie de $k_2 = 7$ biți, dar deoarece sunt 2 astfel de grupuri pe partea de date vom avea, $2 \cdot 7 = 14$ biți. Numărul total al biților de control pentru cache-ul din fig. 3.12. este $k = k_1 + 2 \cdot k_2 = 4 + 2 \cdot 7 = 18$ biți.

Concluziv, pentru cache-ul prezentat în fig. 3.11, numărul total al biților utilizați este de $k + u = 18 + 135 = 153$ biți.

Am prezentat trei posibilități de introducere a părții redundante. Am obținut în cazul primei implementări un număr total de 143 biți, La această implementare, prezentată în fig. 3.9., întrucât biții de control sunt comuni la cele 4 cuvinte de 32 de biți, și noi lucrăm pe 32 de biți, trebuie să citim întregul bloc (4·32 biți și partea de TAG) să recalculăm biții de control și pe urmă să rescriem informația, într-un ciclu Read Modify Write, care este cunoscut ca soluție tehnică din alte contexte.

Dacă notăm cu timpul t_1 , timpul de acces, (la citire), cu t_2 timpul de evaluare a biților de control și cu t_3 timpul de acces (la scriere), vom avea, pentru situația din fig. 3.9, un interval de timp Δt , care se calculează ca suma între acești timpi, $\Delta t = t_1 + t_2 + t_3$. Logica de evaluare a biților de control este formată dintr-un

62 Configurarea structurii unui cache tipic - 3

arbore de circuite SAU-EXCLUSIV, cu 143 de intrări, și în consecință timpul t_2 , este mult mai mare. Acest lucru determină ca și intervalul Δt să fie mare.

Din acest motiv această soluție este mai lentă, deoarece chiar dacă memoria are o capacitate mică adăugată în plus, trebuie să calculăm de fiecare dată, la fiecare ciclu de acces la memorie, biții de control. Acest lucru este costisitor din punct de vedere al timpului de calcul. Partea redundantă de memorie, care se adaugă pe partea de date are dimensiunea $k \times$ nr. de linii (blocuri) din cache, adică $8 \cdot 8192 = 8 \cdot 1024 \cdot 8$ biți = $8 \cdot 1K \cdot 1B = 8$ KB. Adăugăm această parte redundantă la un cache fără cod corector și obținem un cache redundant de dimensiune $(8 + 135)$ KB = 143 KB. Overhead-ul datorat celulelor de memorie este de $(143 - 135) / 135 = 5,92\%$. Overhead-ul datorat circuitelor suplimentare pentru corecția erorii (porți SI, porți inversoare, porți SAU-EX, porți SAU) este neglijabil și are valori între 1 - 2%.

În cazul implementării prezentată în fig. 3.10, numărul total al biților de control este $k = 28$ (4 biți pe partea de TAG și 24 biți pe partea de date), iar numărul total al biților utilizați în acest caz este 163. Din punct de vedere al timpului nu există diferențe deoarece biții de control sunt evaluați pentru fiecare bloc. Partea redundantă de memorie, care se adaugă pe partea de date are dimensiunea $k \times$ nr. de linii (blocuri) din cache, adică $28 \cdot 8192 = 28 \cdot 1024 \cdot 8$ biți = $28 \cdot 1K \cdot 1B = 28$ KB. Adăugăm această parte redundantă la un cache fără cod corector și obținem un cache redundant de dimensiune $(28 + 135)$ KB = 163 KB. Overhead-ul datorat celulelor de memorie este de $(163 - 135) / 135 = 20,74\%$. Putem spune că această implementare este mai rapidă decât implementarea din fig. 3.9 dar ea are un cost cu 20,74 % mai mare.

Overhead-ul datorat circuitelor suplimentare pentru corecția erorii (porți SI, porți inversoare, porți SAU - EX, porți SAU) este neglijabil și are valori între 1 - 2%.

În cazul implementării prezentată în fig. 3.11, numărul total al biților de control este $k = 18$ (4 biți pe partea de TAG și 14 biți pe partea de date), iar numărul total al biților utilizați în acest caz este 153. Din punct de vedere al timpului nu există diferențe deoarece biții de control sunt evaluați pentru fiecare bloc. Partea redundantă de memorie, care se adaugă pe partea de date are dimensiunea $k \times$ nr. de linii (blocuri) din cache, adică $18 \cdot 8192 = 18 \cdot 1024 \cdot 8$ biți = $18 \cdot 1K \cdot 1B = 18$ KB. Adăugăm această parte redundantă la un cache fără cod corector și obținem un cache redundant de dimensiune $(18 + 135)$ KB = 153 KB. Overhead-ul datorat celulelor de memorie este de $(153 - 135) / 135 = 13,33\%$. Putem spune că această implementare este mai rapidă decât implementarea din fig. 3.9, dar ea are un cost cu 13,33 % mai mare.

Overhead-ul datorat circuitelor suplimentare pentru corecția erorii (porți SI, porți inversoare, porți SAU-EX, porți SAU) este neglijabil și are valori între 1-2%.

3.5. CONCLUZII

În acest capitol am realizat interfațarea unui cache cu celelalte trepte ale unei ierarhii de memorii. În acest sens, fără a pierde din generalitate, am adoptat caracteristici de capacitate redusă pentru cache și memoria principală. Am realizat proiectarea ordonată pe etape a unui cache, realizând schema bloc a cache-ului, schemă care conține și semnalele care trebuie activate la citirea sau scrierea din/în memorie. Am prezentat de asemenea împărțirea cache-ului în cele două părți: memoria cache TAG și memoria cache RAM. Am realizat sincronizarea funcțională a treptei cache cu celelalte trepte ale ierarhiei, utilizând diagrame de timp. Prin intermediul acestora, am prezentat ordinea desfășurării în timp a evenimentelor în ierarhia de memorii. Am prezentat toate cele patru cicluri în care se poate găsi cache-ul: hit la citire (read-hit), miss la citire (read-miss), hit la scriere (write-hit) și miss la scriere (write-miss). Am configurat mai multe structuri de cache, urmărind stabilirea locului de introducere a elementelor de redundanță menite a crește dependabilitatea. În acest sens am implementat un cache cu partea redundantă introdusă pe partea de date, și două implementări de cache cu partea redundantă introdusă atât pe partea de date cât și pe partea de TAG a cache-ului. Aceste implementări le-am realizat pentru a calcula overhead-ul datorat celulelor de memorare și overhead-ul datorat circuitelor suplimentare pentru corecția erorii, și am determinat care este implementarea ce introduce elementele de redundanță optime pentru a obține o creștere a dependabilității.

4. ANALIZA METRICILOR DE PERFORMANȚĂ ȘI FIABILITATE LA CACHE-URI

4.1. ANALIZA METRICILOR DE PERFORMANȚĂ ȘI FIABILITATE

4.1.1. Metrici de performanță

Studiul vitezei unui sistem de calcul, se face ținând cont de punctul de vedere al unui utilizator și de punctul de vedere al unui manager de centru de calcul. Astfel utilizatorul apreciază că acel calculator este mai rapid care realizează în timp mai scurt o sarcină de calcul, deci calculatorul cu timpul de răspuns (execuție) cel mai mic. Apare noțiunea de timp de răspuns (latență) care este intervalul de timp scurs între debutul și terminarea unui eveniment de calcul. Managerul unui centru de calcul apreciază că este mai rapid acel calculator care realizează într-un timp prestabilit mai multe sarcini (task-uri), deci este mai rapid calculatorul care are o mai mare capacitate de trecere (lățime de bandă). Această noțiune, capacitate de trecere sau lățime de bandă reprezintă numărul de sarcini de calcul soluționate într-un interval de timp dat. Vom utiliza la sistemele de memorii termenii de latență și lățime de bandă.

Diferența între viteza CPU și viteza memoriei principale a atras atenția multor proiectanți de sisteme de calcul. Formula timpului mediu de acces la memorie (AMAT-Average Memory Acces Time) ne permite un studiu asupra cache-ului. Timpul mediu de acces la memorie se calculează ca sumă dintre Hit time și produsul dintre Miss rate și Miss penalty, conform relației 4.1 [HePa03].

Timpul mediu de acces la memorie = Hit time + Miss rate * Miss penalty

sau

$$AMAT = Hit\ time + Miss\ rate * Miss\ penalty \quad (4.1.)$$

unde:

- hit = accesare rapidă a informației, dacă adresa este în cache;
- miss = adresa nu este în cache, și rezultă că se aduce în cache;
- Hit time = timpul atingerii unui succes în memoria cache;

- Miss rate = este fracția accesurilor care nu sunt în cache;
- Miss penalty = timpul adițional pentru servirea miss-ului.

Evenimentele dintr-un calculator sunt exprimate în termeni discreți dați de un tren de impulsuri tact a cărui frecvență este constantă [NoNo99].

Se poate defini timpul CPU time, ca fiind timpul revendicat CPU pentru a executa un task (program), acest CPU time poate fi calculat în două moduri. CPU time este egal cu produsul dintre perioada de tact și numărul de cicluri de tact CPU pentru un program.

$$\text{CPU time} = \text{cicluri de tact CPU pentru un program} * \text{perioada tactului}$$

Un alt mod de calcul al lui CPU time, CPU time este egal cu raportul dintre numărul de cicluri de tact pentru un program și frecvența tactului [HePa03].

$$\text{CPU time} = \text{cicluri de tact CPU pentru un program} / \text{frecvența tactului}$$

Mărimea instruction count (IC), reprezintă numărul de instrucții executate pentru un program. Dacă cunoaștem numărul de perioade de tact și instruction count, putem calcula numărul mediu de perioade de tact pe instrucțiune CPI (Clock cycle Per Instruction).

Mărimea CPI, se calculează ca fiind egală cu raportul dintre ciclurile de tact CPU pentru un program și instruction count.

$$\text{CPI} = \text{cicluri de tact CPU pentru un program} / \text{instruction count}$$

Din această formulă se poate observa că ciclurile de tact CPU pentru un program sunt egale cu produsul dintre CPI și instruction count (IC). Dacă înlocuim în formula lui CPU time obținem două relații de calcul pentru CPU time:

$$\text{CPU time} = \text{instruction count} * \text{CPI} * \text{perioada tactului}$$

Sau

$$\text{CPU time} = \text{instruction count} * \text{CPI} / \text{frecvența tactului.}$$

Performanța CPU depinde prin prisma termenului CPU time de trei factori: instruction count, numărul mediu de perioade de tact pe instrucțiune (CPI) și perioada tactului. Putem spune că CPU time este dependentă în mod egal de acești trei termeni, deci dacă realizăm o îmbunătățire în oricare din acești trei termeni acest lucru se va resimți și în performanța CPU [HePa03].

Putem preciza ca și o observație că corelația dintre oricare din factori și CPU time nu este directă. Acest lucru este cauzat de faptul că perioada de tact depinde

de tehnologia hardware și de organizarea sistemului de calcul, mărimea CPI depinde de organizarea sistemului de calcul și de setul de instrucții, iar instruction count depinde atât de tehnologia de compilare cât și de setul de instrucții.

Unitatea de măsură a lui CPU time este secunde pe program.

$$CPU \text{ time} = \sum_{i=1}^n (CPI_i \cdot IC_i) \text{ perioada de tact}$$

4.1.2. Metrici de fiabilitate

4.1.2.1. Mărimea MTTDL

Vom introduce mărimea durată_L, ca fiind vârsta datelor înainte ca aceste date să fie transferate de pe nivelul L pentru a fi scrise în nivelul L+1. Politica de transfer între niveluri reprezintă un compromis între overhead și fiabilitate. Întârzierile mari permit ca mai multe date să fie transferate simultan, aspect care crește eficiența transferului. De asemenea, aceste întârzieri mari reduc fiabilitatea deoarece datele rămân mai mult timp pe un nivel mai puțin fiabil.

Rezultă astfel necesitatea utilizării unei metrici care să măsoare fiabilitatea globală a unei ierarhii. O astfel de metrică este MTTDL (Mean Time To Data Loss), adică **timpul mediu până la pierderea datelor** [ChLo99]. Presupunem o schemă bloc de fiabilitate de tip serial a sistemului (un defect în oricare nivel duce la defectarea sistemului) și un timp de defectare distribuit exponențial pentru fiecare nivel. În aceste condiții, pentru o ierarhie cu N niveluri, MTTDL se calculează cu formula (4.2):

$$MTTDL = \frac{1}{\sum_{L=1}^N \frac{1}{MTTF_L}} \quad (4.2.)$$

În relația (4.2.) apare mărimea MTTF_L, care reprezintă timpul mediu până la defectarea nivelului L, În formula de calcul a MTTDL-ului se poate observa faptul că, acest indicator este limitat de fiabilitatea celui mai puțin fiabil nivel.

Putem spune că MTTDL-ul este relevant doar atunci când avem o pierdere semnificativă de date. Mărimea MTTDL nu face distincție între pierderea unei cantități mari de date (datorate de exemplu unei defectiuni a discului) și pierderea unei cantități mici de date (datorată unei erori de memorie). [ChCh01].

4.1.2.2. Mărimea DLR

În [ChLo99], autorii propun o altă metrică pentru evaluarea fiabilității unei ierarhii de memorii: data loss rate - DLR. DLR-ul se calculează ca fiind egal cu timpul mediu de acces utilizat pentru a evalua o ierarhie de performanță. Timpul mediu de acces pentru o ierarhie de performanță cu N niveluri se calculează ca fiind media ponderată a timpilor de acces :

$$\sum_{L=1}^N \text{hitRate}_L \times \text{TimpAcces}_L \quad (4.3.)$$

Putem preciza că DLR-ul unei ierarhii de fiabilitate este egal cu suma ponderată a duratelor de pierdere a datelor când un nivel cedează și se calculează cu formula (4.4.) [ChLo99]:

$$DLR = \sum_{L=1}^N \frac{\text{durata}_L}{MTTF_L} \quad (4.4.)$$

Putem spune că durata_N implică un caz special, și anume atunci când nu există un nivel inferior la care se pot transfera datele. O primă metodă de a aborda această problemă este aceea de a presupune că cel mai de jos nivel are $MTTF_N = \infty$, și utilizarea unei tehnologii de stocare ce se apropie de acest ideal (relativ la fiabilitatea altor niveluri).

O altă abordare este aceea de a atribui măririi durata_L , cantitatea de date utile care s-ar pierde dacă un nivel N, ar ceda. Spre exemplu, poate doar ultimul an de date este valabil pe caseta cu bandă magnetică.

Ambele abordări conduc spre formula:

$$\sum_{L=1}^N \frac{f_L}{MTTF_L} \quad (4.5.)$$

unde: - f_L reprezintă valoarea datelor care s-ar pierde la căderea nivelului L.

Putem considera de exemplu că f_L este o funcție liniară ce depinde de durata_L , astfel încât data nouă să aibă o pondere mai mare decât data veche.

Formula prezentată mai sus nu ține cont de defecțiunile corelate. Dacă o defecțiune afectează mai multe niveluri (o defecțiune de acest tip este inundarea), formula trebuie să o modificăm pentru a putea contabiliza un tip de defect o singură dată. Altfel, o singură defecțiune va scădea MTTF-ul mai multor niveluri și va afecta de mai multe ori atât MTDDL-ul cât și DLR-ul. Modalitatea prin care putem corecta

defectele corelate, este calculul MTTDL-ului și DLR-ului, prin adunarea tipurilor de defectare mai degrabă decât a nivelurilor de fiabilitate:

$$MTTDL = \frac{1}{\sum_{\text{toate tipurile de defectăuni F}} \frac{1}{MTTF_F}} \quad (4.6.)$$

$$DLR = \sum_{\text{toate tipurile de defectăuni F}} \frac{\text{defect}_F}{MTTF_F} \quad (4.7.)$$

unde: - $MTTF_F$ este timpul mediu până la apariția unei defecțiuni de tip F și defect_F este durata de pierdere a datelor, când apare un defect F.

4.1.2.3. Mărimea CDLR

Pentru a elimina neajunsurile prezentate mai sus vom elabora un alt indicator care exprimă rata de pierdere a datelor, pornind de la ideea formulată în [ChLo99]. Acest indicator îl vom numi CDLR, (Cache Data Loss Rate) și el reprezintă de fapt, fracția de date pierdute în timp datorită căderilor din ierarhia de memorie [VNPN05].

Presupunem că avem o ierarhie în care apar doar defecte tranzitorii (cum ar fi cele determinate de particulele α), și timpii de reparare ($MTTR$ - Mean Time To Repair, $MTTR_1, MTTR_2, \dots, MTTR_n$) sunt nuli în acest caz. În fig. 4.1 sunt prezentați timpii medii până la defectare ($MTTF_i$) și timpii de reparare ($MTTR_i$), unde $i=1,2, \dots, n$.




Fig 4.1

Mai presupunem că avem un acces generat de procesor, și în acest caz vom face doar scrieri (nu și citiri). Presupunem că se ignoră faptul că nu toate datele trebuiesc actualizate.

În continuare vom considera că T este durata totală luată în calcul.

Pentru determinarea relației de calcul a CDLR-ului, ne vom folosi de următoarea ipoteză:

Numărul de pierderi în nivelul L = Numărul de pierderi produse de nivelul L + Numărul pierderi în nivelul (L+1) * [Numărul de pierderi induse în L de o pierdere în (L+1) – Numărul de pierderi deja produse de nivelul L din cele induse de (L+1)]

Acesta o vom scrie astfel :

$$N_L = \frac{T}{MTTF_L} + N_{L+1} \cdot \left(\frac{durata_{L+1}}{durata_L} - \frac{durata_{L+1}}{MTTF_L} \right) \quad (4.8.)$$

unde: - N_L este numărul de pierderi în nivelul L,

- N_{L+1} este numărul de pierderi în nivelul (L+1),

- $\frac{T}{MTTF_L}$ reprezintă numărul de pierderi produse de nivelul L,

- $\frac{durata_{L+1}}{durata_L}$ este numărul de pierderi induse în L de o pierdere în (L+1)

- $\frac{durata_{L+1}}{MTTF_L}$ este numărul de pierderi deja produse de nivelul L din cele induse de (L+1).

În continuare vom defini rata de pierdere a datelor în nivelul L, $CDLR_L$ [NVVN06], ca fiind egală cu raportul dintre numărul de pierderi în nivelul L și numărul de mesaje a nivelului L, așa cum se poate observa și în relația (4.9.).

$$CDLR_L = \frac{N_L}{Nr. _ mesaje _ nivel _ L} \quad (4.9)$$

Numărul de mesaje a nivelului L, poate fi definit ca fiind egal cu raportul dintre durata totală luată în calcul, T, și timpul cât o dată (un mesaj) rămâne pe nivelul L, mărime notată în continuare cu $durata_L$.

$$Nr. _ mesaje _ nivel _ L = \frac{T}{durata_L} \quad (4.10)$$

deci, dacă înlocuim numărul de mesaje din relația 4.10. în 4.9., obținem pentru rata de pierdere a datelor relația 4.11:

$$CDLR_L = \frac{N_L}{\frac{T}{durata_L}} \quad (4.11)$$

Din (4.11.) se poate obține pentru numărul de pierderi în nivelul L

$$N_L = CDLR_L \cdot \frac{T}{durata_L} \quad (4.12)$$

În mod analog pentru nivelul L+1 avem :

$$N_{L+1} = CDLR_{L+1} \cdot \frac{T}{durata_{L+1}} \quad (4.13)$$

Vom înlocui N_L , respectiv N_{L+1} , din 4.12. și 4.13 în 4.8 și obținem:

$$CDLR_L \cdot \frac{T}{durata_L} = \frac{T}{MTTF_L} + CDLR_{L+1} \cdot \frac{T}{durata_{L+1}} \cdot \left(\frac{durata_{L+1}}{durata_L} - \frac{durata_{L+1}}{MTTF_L} \right)$$

vom trece în membrul drept al acestei relații numărul de mesaje a nivelului L și obținem:

$$CDLR_L = \frac{durata_L}{T} \cdot \left[\frac{T}{MTTF_L} + CDLR_{L+1} \cdot \frac{T}{durata_{L+1}} \cdot \left(\frac{durata_{L+1}}{durata_L} - \frac{durata_{L+1}}{MTTF_L} \right) \right]$$

reducând T avem:

$$CDLR_L = \frac{durata_L}{MTTF_L} + CDLR_{L+1} \cdot \frac{durata_L}{durata_{L+1}} \cdot \left(\frac{durata_{L+1}}{durata_L} - \frac{durata_{L+1}}{MTTF_L} \right)$$

și în final obținem relația:

$$CDLR_L = \frac{durata_L}{MTTF_L} + CDLR_{L+1} \cdot \left(1 - \frac{durata_L}{MTTF_L} \right) \quad (4.14.)$$

Aceasta este o formulă recurentă de calcul pentru mărimea CDLR.

Această formulă nu ne permite să luăm în calcul erorile apărute ulterior într-un câmp de date deja corupt în nivelul anterior. După cum am mai menționat, ultimul nivel este un caz special, deoarece nu are un nivel mai jos unde să transmită datele. Din acest motiv, va trebui să considerăm $MTTF_N = \infty$, care înseamnă $CDLR_N=0$ (altfel CDLR-ul întregii ierarhii ar fi 100%, și toate datele vor fi pierdute în timp). Evaluarea performanței și a fiabilității unor ierarhii de memorii poate fi făcută acum prin utilizarea celor două mărimi MTTF și CDLR.

4.2. METODE DE ÎMBUNĂȚĂIRE A PERFORMANȚEI CACHE-URILOR ȘI AFECTAREA LOR PRIN CDLR

Din formula timpului mediu de acces la memorie se observă deci că avem trei termeni, care pot fi reduși pentru a optimiza performanța cache-urilor. Conform relației 4.1 în care s-a definit AMAT vor rezulta 17 metode de optimizare a performanțelor cache-urilor, metode care sunt prezentate în fig. 4.2.

Aceste metode pot fi împărțite în patru categorii [HePa03]:

- reducerea lui miss penalty;
- reducerea lui miss rate;
- reducerea miss penalty-ului sau miss rate-ului prin intermediul paralelismului;
- reducerea hit time-lui.




Fig. 4.2.

Propun o altă clasificare, în care sunt prezentate 18 metode de optimizare a performanțelor cache-urilor, clasificare care ține cont de mărimea nou introdusă CDLR. Această nouă clasificare este prezentată în fig. 4.3.

Tehnicile prezentate mai detaliat în fig. 4.3, îmbunătățesc miss rate, miss penalty și hit time-ul și au impact asupra unei componente sau a altei componente din formula timpului mediu de acces la memorie, dar au efect și asupra complexității ierarhiei de memorii.

Vom prezenta cumulat în tabelul 4.1., toate cele 18 tehnici și vom nota cu „+” dacă tehnica respectivă îmbunătățește factorul, cu „-” dacă tehnica afectează în sens negativ factorul, iar „spațiu” înseamnă că tehnica nu are nici un efect asupra factorului.




Fig. 4.3.

Tehnica	Miss penalty	Miss rate	Hit time	Complexitate Hardware
Cache-uri cu mai multe niveluri	+			2
Cuvântul critic primul și restart timpuriu	+			2
Prioritatea miss-urilor de citire față de miss-urile de scriere	+			1
Fuziunea bufferelor de scriere	+			1
Cache-ul victimă	+	+		2
Creșterea dimensiunii blocului	-	+		0
Creșterea dimensiunii cache-ului		+	-	1
Creșterea asociativității		+	-	1
Predicția căi și cache-uri pseudo-asociative		+		2
Optimizări ale compilatorului		+		2
Cache-uri de tip nonblocking pentru reducerea stall-urilor la miss-uri	+			3
Prefetching hardware de instrucții și date	+	+		2 instr, 3 date
Prefetching controlat de compilator	+	+		3
Cache-uri simple și de dimensiuni mici		-	+	0
Evitarea translatării adreselor pe durata indexării cache-ului			+	2
Pipelinizarea scrierilor pentru hit-uri rapide la scriere			+	1
Trace cache-uri			+	3
Îmbunătățiri prin mărimea CDLR			+	1

Tabelul 4.1.

Majoritatea cercetărilor referitoare la optimizarea performanțelor cache-urilor s-au concentrat pe reducerea miss rate-ului pentru a obține rezultate mai bune referitoare la acest tip de miss, astfel prezentăm un model care sortează toate miss-urile, în trei categorii simple și anume [HePA03]:

– de constrângere – în acest caz primul acces la un bloc nu este în cache, astfel blocul va trebui adus în cache, aceste miss-uri se mai numesc miss-uri cu primă referință.

– de capacitate – dacă memoria cache nu poate conține toate blocurile necesare în timpul execuției unui program, miss-urile de capacitate vor apărea datorită blocurilor care au fost ignorate și ulterior s-au recuperat.

– de conflict – dacă strategia de plasare a blocurilor este set asociativă sau mapată direct, aceste miss-uri vor apărea deoarece un bloc poate fi ignorat și ulterior recuperat dacă prea multe blocuri mapează setul acestuia. Aceste miss-uri se mai numesc miss-uri de coliziune sau miss-uri de interferență.

4.3. CONCLUZII

Am prezentat în acest capitol metrice de performanță și metrice de fiabilitate care sunt utilizate pentru studiul cache-urilor.

Am elaborat în cadrul studiului metricilor de fiabilitate, o nouă mărime, denumită CLDR (Cache Data Loss Rate). Cu ajutorul acestei mărimi se poate face evaluarea fiabilității unor ierarhii de memorii.

Am propus o nouă clasificare a metodelor de optimizare a performanțelor memoriilor cache, clasificare ce ține cont de mărimea nou introdusă CDLR. De asemenea, am prezentat cumulat într-un tabel toate tehnicile de optimizare a performanțelor memoriilor cache, unde am prezentat și faptul că tehnica respectivă îmbunătățește sau nu termenul din formula timpului mediu de acces la memorie. În acest tabel am introdus și îmbunătățirile prin mărimea CDLR. În concluzie putem spune că locul optim pentru introducerea redundanței este cel al cache-ului.

5. MEDIUL DE EXPERIMENTARE REPREZENTAT DE SIMULATORUL DE CACHE

5.1. OBIECTIVELE DE CONSTRUCȚIE ALE SIMULATORULUI

5.1.1. Obiectivul mediului experimental CACHE

Obiectivul mediului experimental CACHE este simularea funcționării unei ierarhii de memorie. Orientându-mă după literatura de specialitate din acest domeniu [HePa03], [HePa06], precum și [VeSG01] am considerat că cei mai importanți parametri folosiți la construcția unui simulator sunt următorii: dimensiunea memoriei principale, numărul de niveluri de cache și dimensiunea fiecărui nivel de cache, dimensiunea blocului din cache, funcția de mapare, politicile de scriere și algoritmul de înlocuire. Un alt parametru important care va fi folosit în cadrul simulării este fișierul trace.

Pentru a realiza această simulare trebuie în primul rând să configurăm ierarhia de memorie. În acest sens vom stabili dimensiunea memoriei principale, numărul de niveluri de cache, dimensiunea blocului din cache, selecția tipului de mapare al memoriei cache, selecția politicii de scriere și selecția algoritmului de înlocuire. În funcție de numărul de niveluri de cache selectate se stabilește dimensiunea fiecărui nivel de cache. Vom stabili în final și fișierul trace care va fi folosit în cadrul simulării.

Un obiectiv al programului este trasarea unor grafice ce reprezintă hit rate și miss rate pentru fiecare nivel de cache, precum și hit rate-ul și miss rate-ul global.

Acest simulator este construit pentru a verifica funcționarea unei ierarhii de cache-uri cu toleranță la defectare obținută prin coduri detectoare și corectoare de erori. Simulatorul l-am construit având ca model simulatorul SMP Cache 2.0. [VeSG01], prezentat în anexa E. Simulatorul nostru CACHE, are un dezavantaj și anume faptul că el nu ține cont și de indicii performanță și fiabilitate ai cache-urilor[NoNo02].

5.1.2. Obiectivul mediului de evaluare CDLR SPEC 2000

CDLR SPEC 2000 este tot un simulator bazat pe traces-uri pentru ierarhii de cache-uri. Mediul nu are o interfață grafică, execuția fișierelor se face din fereastra DOS. Obiectivul mediului de evaluare CDLR SPEC 2000 este studiul comportării memoriilor cache prin simularea funcționării unei ierarhii de memorii și calculul CDLR-ului global (CDLR-ul ierarhiei de memorii). Spre deosebire de simulatorul CACHE, mediul de evaluare ține cont și de indicii de performanță și fiabilitate prin calculul mărimii CDLR.

Pentru a putea realiza simularea, vom configura mai întâi ierarhia de memorii. În acest sens vom stabili: funcția de mapare, dimensiunea blocului, politicile de scriere, algoritmul de înlocuire, dimensiunea memoriei cache, numărul seturilor de cache (pentru cache-urile set asociative), numărul cuvintelor dintr-un bloc. În continuare trebuie să specificăm pentru fiecare nivel din care este alcătuită ierarhia noastră următorii parametri: dimensiunea memoriei, MTTF-ul, timpul de fetch, timpul de citire, timpul de scriere și miss penalty. După ce au fost specificați toți parametri se încarcă un fișier trace, fișier pe care îl alegem dintre fișierele de tip trace ale benchmark-urilor SPEC 2000. Obiectivul final al simulatorului nostru este calculul CDLR-ului global (CDLR-ul ierarhiei de memorii) precum și calculul MTTF-ului global al ierarhiei.

5.2. DETALII CONSTRUCTIVE

5.2.1. Detalii constructive ale simulatorului – CACHE

Mediul de simulare Cache este scris cu ajutorul mediului de programare Microsoft Visual C++. În fig. 5.2. este prezentată interfața principală a programului de simulare Cache [VaNo03].

Programul permite configurarea ierarhiei de memorie. Prima setare care se poate face este alegerea dimensiunii memoriei principale. Memoria principală poate lua valori de la 256 KB până la 1048576 KB. Următorul parametru al programului ce trebuie configurat este dimensiunea blocului, dimensiune care poate fi de: 1 B, 2 B, 4 B sau 8 B.

Un alt parametru ce trebuie configurat este numărul de niveluri ale ierarhiei de memorie. Ierarhia poate avea: una, două, trei sau patru niveluri de cache. Tipul mapării este un alt parametru ce trebuie setat. Maparea poate fi astfel: directă, set asociativă sau complet asociativă. Următorul parametru ce trebuie setat este algoritmul de înlocuire.




Fig. 5.1.

Agoritmul de înlocuire se poate alege dintre LRU, LFU, FIFO sau RANDOM. Politica de scriere este un alt parametru ce trebuie configurat. Putem alege pentru politica de scriere, fie politica write through, fie politica write back. Dacă numărul de niveluri de cache ales este, de exemplu, patru trebuie să acționăm butonul Setup Cache.




Fig. 5.2.

Efectul apăsării butonului Setup Cache este deschiderea ferestrei de setare a dimensiunilor celor patru niveluri de cache, fereastră prezentată în fig. 5.1. Dimensiunea unui nivel se poate alege între 8 KB și 32768 KB, cu observația că suma dimensiunilor celor patru niveluri de cache nu trebuie să depășească dimensiunea memoriei principale. După efectuarea acestei selecții apare în plus în fereastra principală butonul Simulare, așa cum se observă în fig. 5.3.




Fig. 5.3.

După apăsarea butonului Simulare se intră într-o altă fereastră unde trebuie să selectăm unul din traces-urile disponibile. Această fereastră este prezentată în fig. 5.4.

În exemplul din figură selecția traces-ului se face acționând butonul Browse. După apăsarea acestui buton se deschide o fereastră Open ce cuprinde lista fișierelor de tip trace. În cazul nostru această listă cuprinde următoarele fișiere: CEXP.PRG, COMP.PRG, EAR.PRG, HYDRO.PRG, MDLJD.PRG, NASA7.PRG, SWM.PRG, UCOMP.PRG și WAVE.PRG [BYUC01].

Codurile sursă ale programelor: Cache.cpp, CacheDlg.cpp, CacheDimensiune.cpp, MemCache.cpp și Simulare.cpp sunt prezentate în anexa F. Vom prezenta în continuare ordinogramele programelor ce alcătuiesc mediul experimental CACHE.




Fig. 5.4.

Primul program, pe care-l prezentăm este `Cache.cpp`. În fig 5.5. se prezintă ordinograma funcției `CCacheApp`, care este funcția ce este prezentată în fișierul `Cache.cpp`. În primul rând se definește clasa `CCacheApp` și comportarea ei pentru aplicația noastră.

Urmează definirea clasei de dialog `CCacheDlg` și acest dialog devine programul principal. Se deschide dialogul `nResponse==IDOK` și se verifică dacă variabila `Response` este `OK`. Dacă nu este `OK` se verifică dacă variabila `Response` este `CANCEL` și în ambele variante funcția ne va returna un `FALSE`, acesta reprezentând ieșirea din aplicație.




Fig. 5.5

Al doilea program, pe care-l prezentăm este `CacheDlg.cpp`. În fișierul `CacheDlg.cpp` sunt prezentate pe lângă funcția principală `CCacheDlg` și alte funcții (`DoDataExchange()`, `OnInitDialog()`, `OnSysCommand()`, `OnPaint()`, `OnSpinChange()`). Funcția `DoDataExchange()` este o funcție de legătură între controalele MFC și variabilele care conțin parametrii simulatorului. Funcția `OnInitDialog()` definește meniul About. Funcția `OnSysCommand()` preia comenzile de la meniu la fereastra About și crează dialogul About. Funcția `OnPaint()` efectuează centrarea ferestrei de dialog. Funcția `OnSpinChange()` este funcția care face selecția dimensiunii memoriei principale. În fig 5.6. se prezintă ordinograma funcției `CCacheDlg`.




Fig. 5.6. Ordinograma funcției CCacheDlg()

În acest subcapitol am prezentat doar o parte din ordinogramele ce descriu construcția simulatorului CACHE, cealaltă parte este prezentată în anexa B.

La apăsarea butonului Setup Cache se intră în funcția OnSetupCache(). Se definește Dialogul CCacheDimensiune, după care se preia valoarea ce a fost selectată pentru numărul de niveluri din care este alcătuită ierarhia. Se execută DoModal() și se testează dacă ddl.DoModal() are valoarea 1. Se deschide dialogul și la ieșirea din dialog se face preluarea variabilei din clasă. În final se face reafișarea dialogului Setup Cache.

În primul rând se inițializează variabilele de dialog. Se apelează funcția extinsă CDialog: OnInitDialog(). Se definește și se adaugă meniul About după care urmează definirea icoanei dialogului și afișarea acestei ferestre. În final se apelează funcția de inițializare care crează listele de opțiuni pentru utilizator. O funcție

importantă care se găsește în fișierul CacheDlg.cpp este OnSetupCache(). Ordinograma funcției OnSetupCache() este prezentată în fig. 5.7.




Fig. 5.7. Ordinograma funcției OnSetupCache()

5.2.2. Detalii constructive ale mediului de evaluare CDLR SPEC 2000

CDLR SPEC 2000 este un mediu pentru evaluarea indicilor de performanță / fiabilitate la memoriile cache. Acest mediu de evaluare l-am elaborat utilizând inițial sistemul de operare Windows. La rularea mediului în acest sistem de operare au apărut o serie de probleme. Una din probleme este timpul foarte mare de calcul, datorită faptului că mediul CDLR SPEC 2000 folosește traces-uri ale benchmark-urilor SPEC 2000, care au dimensiuni foarte mari de ordinul sutelor de Mocteți sau chiar Gocteți. O altă problemă este faptul că pentru anumite configurații de memorii cache acest mediu se bloca. Datorită acestor aspecte am apelat la sistemul de operare LINUX, rezultând versiunea CDLR SPEC 2000 [NVVN06].

Mediul este alcătuit din următoarele programe: main.c, read.h, run.h, data.h, write.h. În anexa B sunt prezentate ordinogramele ce descriu construcția mediului de evaluare CDLR SPEC 2000.

Am creat fișierele de intrare, iar fișierele de ieșire sunt obținute cu ajutorul simulatorului CDLR SPEC 2000. Astfel avem fișierul de intrare - spec1win.in, unde s-a prezentat structura unei ierarhii de memorii cu două niveluri. Se observă în acest exemplu că pe primele patru linii avem configurații cei patru parametrii:

funcția de mapare (asociativitate de tip 1), dimensiunea blocului (4), politica de scriere (write back) și algoritmul de înlocuire (random). Următoarele două linii ne specifică faptul că ierarhia noastră de memorii are două niveluri, și ne precizează parametrii fiecărui nivel. Primul nivel are dimensiunea de 1024 octeți, MTTF = 10000000 ore, timpul de fetch=1ns, timpul de citire=3 ns, timpul de scriere=5ns și miss penalty=10ns. Al doilea nivel are dimensiunea de 4096 octeți, MTTF = 900000000ore, timpul de fetch = 10ns, timpul de citire = 20ns, timpul de scriere = 50ns și miss penalti = 150ns. Pe ultima linie se încarcă trace-ul și se poate specifica de asemenea și arhivele trace-ului pentru care se execută simularea. În cazul nostru trace-ul pe care-l încercăm este fft1.prg. Ieșirea programului este fișierul spec1win.out.

Avantajele simulatorului CDLR SPEC 2000.

CDLR SPEC 2000 este tot un simulator bazat pe traces-uri pentru sisteme cu memorii cache. Acest simulator poate fi instalat pe calculatoare personale ce au instalate sistemele de operare Windows sau LINUX. Cu ajutorul mediului, vom putea studia următorii parametrii: funcția de mapare, dimensiunea blocului, politicile de scriere, algoritmul de înlocuire, dimensiunea memoriei cache, numărul seturilor de cache (pentru cache-urile set asociative), numărul cuvintelor dintr-un bloc. Acest simulator poate fi folosit pentru studiul comportării memoriilor cache. De asemenea, programul nostru, introduce și calculul mărimii CDLR asupra ierarhiei de memorii. Mediul nu are o interfață grafică, execuția fișierelor se face din fereastra DOS.

Acest mediu este conceput, ca și programul SMP Cache 2.0, pentru lucrul cu fișiere de tip Trace, deosebirea majoră fiind faptul că programul CDLR SPEC 2000 folosește traces-uri ale benchmark-urilor SPEC 2000, care au dimensiuni foarte mari de ordinul sutelor de Mocteți sau chiar Gocteți [SPEC00].

Parametrii programului CDLR SPEC 2000 pot fi modificați de către utilizator. În carul unei rulări a programului CDLR SPEC 2000 trebuie să specificăm atât parametrii de simulare cât și contextul, acest lucru se va specifica în cadrul unui fișier de intrare (fișier ce va avea extensia .in). Astfel vom stabili funcția de mapare (asociativitatea), memoria poate fi: mapată direct (-1), mapată complet asociativ (1) sau mapată set asociativ. Următorul parametru ce trebuie specificat este dimensiunea blocului. Al treilea parametru ce trebuie specificat este politica de scriere, aceasta poate fi: write back (1) sau write through (2). Al patrulea parametru ce trebuie specificat este algoritmul de înlocuire: LRU (1), LFU (2), Random (3) sau FIFO (4).

În continuare trebuie să specificăm pentru fiecare nivel din care este alcătuită ierarhia noastră următorii parametrii: dimensiunea memoriei, MTTF, timpul de fetch, timpul de citire, timpul de scriere și miss penalty. După ce au fost specificați toți parametri se încarcă un fișier trace, fișier pe care îl alegem dintre

fișierele de tip trace ale benchmark-urilor SPEC 2000 [NoNP06]. În continuare prezint structura unui astfel de fișier de intrare:

- asociativitatea 4
- dimensiune_bloc 16
- politica_scriere back
- algoritm_inlocuire fifo
- nivel 4096 1000000 1 3 5 10
- nivel 16384 90000000 10 20 50 150
- nivel 32768 900000000 20 40 90 300
- sbcrun swim_m2b 1 21

În exemplul de mai sus avem structura fișierului de intrare spec1.in. Se observă în acest exemplu că pe primele patru linii avem configurații cei patru parametri: funcția de mapare, dimensiunea blocului, politica de scriere și algoritmul de înlocuire. Următoarele trei linii ne specifică faptul că ierarhia noastră de memorii are trei niveluri, precum și care sunt parametrii fiecărui nivel. Primul nivel are dimensiunea de 4.096 octeți, MTTF=1000000 ore, timpul de fetch = 1 ns, timpul de citire = 3 ns, timpul de scriere = 5 ns și miss penalty = 10 ns. Al doilea nivel are dimensiunea de 16384 octeți, MTTF= 90000000 ore, timpul de fetch = 10 ns, timpul de citire = 20 ns, timpul de scriere = 50 ns și miss penalty = 150ns. Al treilea nivel are dimensiunea de 32768 octeți, MTTF = 900000000 ore, timpul de fetch = 20 ns, timpul de citire = 40ns, timpul de scriere = 90ns și miss penalty = 300 ns. Pe ultima linie se încarcă trace-ul și se specifică de asemenea și arhivele trace-ului între care se execută simularea.

Lansarea în execuție a programului se realizează cu comanda:

```
main fișier_intrare fișier_iesire
```

Programul main încarcă datele pe care le-am scris din fișierul de intrare în simulator, iar rezultatele simulării le va scrie în fișierul de ieșire. Dacă folosim de exemplu, fișierul de intrare spec1.in, fișierul de ieșire, spec1.out obținut în urma simulării va arăta astfel:

```
-----[ LEVEL 1 ]-----  
MTTF Level : 1000000  
Delay Average Level: 33516  
Times Level: 519963  
  
-----[ LEVEL 2 ]-----  
MTTF Level : 90000000  
Delay Average Level: 3034236
```


Times Level: 22642

-----[LEVEL 3]-----

MTTF Level : 900000000

Delay Average Level: 31605791

Times Level: 1680

MTTF Ierarhie: 987925

CDLR ierarhie: 6.764735

CDLR statistic: 10.349626

Simulatorul CDLR SPEC 2000 folosește trace-urile benchmark-urilor SPEC 2000 care au dimensiuni foarte mari. Datorită acestor dimensiuni foarte mari ale trace-urilor (de exemplu 10 Gocteți) este necesară utilizarea unui algoritm de compresie specific trace-urilor, care trebuie să reducă atât dimensiunea trace-ului cât și timpul de simulare. Astfel am identificat două condiții:

- reducerea semnificativă a dimensiunii trace-ului;
- reducerea timpului de simulare, pentru a obține rezultate cât mai bune.

Simulatorul folosește algoritmul SBC (Stream-Based Compression). Acesta este un algoritm de compresie a trace-urilor de adrese și instrucții, și se bazează pe extragerea așa numitelor fluxuri de instrucții (instruction streams). Un flux de instrucții reprezintă o rulare a unor instrucțiuni secvențiale, acesta fiind situat între o ramificație țintă și prima ramificație care apare în secvența de instrucții. O tabelă a fluxului de instrucții (stream table) va păstra informații importante despre fluxurile de instrucții: lungimea fluxului de instrucții, cuvintele de instrucții și tipul instrucției. Toate instrucțiile dintr-un flux sunt înlocuite prin indexul lor în tabela fluxului de instrucții, creând astfel un trace al fluxurilor de instrucții [MiMi03].

Algoritmul utilizat de noi, are o foarte bună rată de compresie, dar și un timp foarte bun de decompresie atât pentru trace-urile de instrucții cât și pentru trace-urile adrese de date. Acesta poate fi ușor implementat cu ajutorul unor limbaje de programare de nivel înalt, acest algoritm fiind implementat în limbajul C, el putând fi combinat cu algoritmi de compresie pentru reducerea dimensiunii trace-urilor [MiMi03].

Algoritmul se bazează pe utilizarea următoarelor trei fișiere: fișierul STF (Stream Table File), fișierul SBIT (Stream Based Instruction Trace) și fișierul SBDT (Stream Based Data Trace). [MiMi03].

5.3. CONCLUZII

Pornind de la referințele bibliografice și de la simulatorul de cache SMP Cache 2.0, prezentat în anexa E, am elaborat un simulator de CACHE. La începutul acestui capitol am precizat care sunt obiectivele mediului experimental CACHE. De asemenea, am precizat care sunt obiectivele mediului de evaluare CDLR SPEC 2000. Deoarece simulatorul CACHE avea un dezavantaj major și anume faptul că el nu ține cont de indicii de performanță și fiabilitate ai cache-urilor, am construit un alt simulator mai performant, numit CDLR SPEC 2000, care ține cont de acești indici. Acest capitol mai cuprinde și detaliile constructive ale simulatorului CACHE și a mediului de evaluare CDLR SPEC 2000, Ambele medii de evaluare sunt construite prin intermediul unor programe care sunt prezentate prin ordinograme

6. REZULTATE EXPERIMENTALE OBȚINUTE PRIN INTERMEDIUL SIMULATORULUI CDLR SPEC 2000

6.1. IMPLEMENTAREA CU CIRCUITE PROGRAMABILE FPGA XILINX A UNUI COD SEC-DED

6.1.1. Alegerea tipului de cod

În sistemele de calcul, la ierarhiile de memorii se pot aplica cu succes mai multe coduri de corecție a erorilor. Aceste coduri de corecție și detecție a erorii sunt adăugate la memorii cu scopul de a îmbunătăți fiabilitatea [PIVN04], [PVND05], [PVNI06], [PoVN07], [PoNV07].

O trăsătură importantă a codurilor pentru memorii foarte rapide îl constituie faptul că se solicită o codificare și decodificare paralelă pentru menținerea unor rate înalte a capacității de trecere. Prin urmare, codificarea și decodificarea schemelor, sunt implementate cu ajutorul schemelor combinaționale în locul registrelor de deplasare liniare cu reacție. În memoriile foarte rapide, cele mai utilizate coduri sunt codurile corectoare a erorilor singulare de bit și detectoare a erorilor duble de bit (numite și coduri SEC-DED – Single bit Error Correcting and Double bit Error Detection) [RaFu89]. Aceste coduri sunt utilizate deoarece multe chipuri semiconductoare RAM sunt organizate pentru un bit de date la ieșire la un moment dat și prin urmare orice defecțiune în chip se manifestă ca și o eroare de bit [Imai90]. Am ales acest cod Hsiao, datorită proprietăților sale. O proprietate importantă a acestui cod este numărul impar de biți de 1 pe fiecare coloană a matricii generatoare. Această proprietate conduce la generarea unor ecuații echilibrate și în consecință și a unei scheme echilibrate de corecție a erorilor. Astfel soluția propusă prin codul Hsiao este acoperitoare pentru defecte specifice cache-urilor.

6.1.2. Aplicarea codului la memoria principală

În cazul memoriei noastre DRAM, vom folosi un cod Hsiao (13,8,5) pentru corecția erorilor singulare și detecția erorilor duble. Acest cod are o matrice H în care nu avem două coloane identice. Codul Hsiao ales de noi (13,8,5), se codifică astfel: (t,u,k), unde k este numărul biților de control, u este numărul biților utili, iar t este numărul total de biți ai codului $t = k + u$. În cazul nostru $k = 5$, $u = 8$ și $t = 13$. Matricea H este definită prin relația 6.1. Pentru asigurarea corecției erorii singulare, între cele două mărimi, u și k, există condiția (4.1), $2^k > u+k+1$. În mod normal ar fi fost suficienți un număr de $k = 4$ biți de control, dar noi vom folosi un număr de $k = 5$ biți de control, al cincilea bit fiind folosit pentru detecția erorilor duble.

Un cuvânt de cod tipic $u=(c_0c_1c_2c_3c_4u_0u_1u_2u_3u_4u_5u_6u_7)$ are biții de paritate în pozițiile 1,2,3,4 și 5 și biți de date în rest (de la poziția 6 la 13)

Am ales pentru matricea H, această amplasare a biților de 1 și 0 pentru a obține ecuații echilibrate pentru biții de control. Precizez de asemenea că matricea H are pe primele cinci linii și cinci coloane o matrice unitate, iar în continuare această matrice se construiește din coloane cu un număr impar de biții de 1. În acest caz particular, numărul biților de 1 din fiecare coloană este egal cu 3. Se observă faptul că în cazul oricărei matrici H, nu avem două coloane identice.

$$\begin{array}{c}
 \text{Poziția} \rightarrow c_0 \ c_1 \ c_2 \ c_3 \ c_4 \ u_0 \ u_1 \ u_2 \ u_3 \ u_4 \ u_5 \ u_6 \ u_7 \\
 H = \begin{bmatrix}
 1 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 1 & 1 & 0 & 1 & 1 \\
 0 & 1 & 0 & 0 & 0 & 1 & 1 & 0 & 0 & 0 & 1 & 0 & 1 \\
 0 & 0 & 1 & 0 & 0 & 1 & 1 & 1 & 1 & 0 & 0 & 1 & 0 \\
 0 & 0 & 0 & 1 & 0 & 0 & 1 & 1 & 1 & 1 & 1 & 0 & 0 \\
 0 & 0 & 0 & 0 & 1 & 0 & 0 & 1 & 0 & 1 & 1 & 1 & 1
 \end{bmatrix}
 \end{array} \quad (6.1)$$

Biții de control se calculează prin ecuațiile de paritate date în continuare:

$$\begin{aligned}
 c_0 &= u_0 \oplus u_3 \oplus u_4 \oplus u_6 \oplus u_7 \\
 c_1 &= u_0 \oplus u_1 \oplus u_5 \oplus u_7 \\
 c_2 &= u_0 \oplus u_1 \oplus u_2 \oplus u_3 \oplus u_6 \\
 c_3 &= u_1 \oplus u_2 \oplus u_3 \oplus u_4 \oplus u_5 \\
 c_4 &= u_2 \oplus u_4 \oplus u_5 \oplus u_6 \oplus u_7
 \end{aligned} \quad (6.2.)$$

Decodificarea vectorului recepționat utilizează ecuațiile de sindrom care sunt bazate pe ecuațiile de paritate (6.2), iar aceste ecuații de sindrom (6.3) se dau în continuare:

$$\begin{aligned}
s_0 &= c_0 \oplus u_0 \oplus u_3 \oplus u_4 \oplus u_6 \oplus u_7 \\
s_1 &= c_1 \oplus u_0 \oplus u_1 \oplus u_5 \oplus u_7 \\
s_2 &= c_2 \oplus u_0 \oplus u_1 \oplus u_2 \oplus u_3 \oplus u_6 \\
s_3 &= c_3 \oplus u_1 \oplus u_2 \oplus u_3 \oplus u_4 \oplus u_5 \\
s_4 &= c_4 \oplus u_2 \oplus u_4 \oplus u_5 \oplus u_6 \oplus u_7
\end{aligned} \tag{6.3.}$$

Vom aplica acest cod SEC-DED [NVPN06] la memoria RAM dinamică a sistemului ce are capacitatea de 16 MB. La citire vom citi din memoria DRAM atât biții utili de date ($u_0 u_1 u_2 u_3 u_4 u_5 u_6 u_7$) cât și cei de control ($c_0 c_1 c_2 c_3 c_4$). În continuare se implementează cu ajutorul unor porți SAU-EXCLUSIV, ecuațiile 6.2. Vom genera biții de control $c_0' c_1' c_2' c_3' c_4'$ din biții utili citiți. De exemplu, pentru generarea bitului de control c_0' , vom folosi ecuația $c_0' = u_0 \oplus u_3 \oplus u_4 \oplus u_6 \oplus u_7$, iar pentru implementarea acestei ecuații vom folosi patru porți SAU-EX cu 2 intrări situate pe trei niveluri, așa cum se poate observa în fig. 6.1.

Vom proceda în mod analog pentru a genera restul bițiilor de control c_1', c_2', c_3', c_4' . Biții de control generați ($c_0' c_1' c_2' c_3' c_4'$) se pot compara cu biții de control citiți din memoria DRAM ($c_0 c_1 c_2 c_3 c_4$), tot cu ajutorul unor porți SAU-EX cu 2 intrări, rezultând ecuațiile de sindrom $s_0 = c_0 \oplus c_0', s_1 = c_1 \oplus c_1', s_2 = c_2 \oplus c_2', s_3 = c_3 \oplus c_3', s_4 = c_4 \oplus c_4'$.

În continuare, așa cum se poate observa în fig. 6.1. vom conecta cinci porți inversoare pe fiecare linie de sindrom și vom construi cu ajutorul a opt porți ȘI cu 5 intrări decodorul de sindrom. Ecuațiile care stau la baza construcției decodorului de sindrom sunt:

$$\begin{aligned}
u_0 &= \overline{s_0} \cdot s_1 \cdot s_2 \cdot \overline{s_3} \cdot \overline{s_4} \\
u_1 &= \overline{s_0} \cdot s_1 \cdot s_2 \cdot s_3 \cdot \overline{s_4} \\
u_2 &= \overline{s_0} \cdot \overline{s_1} \cdot s_2 \cdot s_3 \cdot \overline{s_4} \\
u_3 &= s_0 \cdot \overline{s_1} \cdot s_2 \cdot s_3 \cdot \overline{s_4} \\
u_4 &= \overline{s_0} \cdot \overline{s_1} \cdot \overline{s_2} \cdot s_3 \cdot s_4 \\
u_5 &= \overline{s_0} \cdot \overline{s_1} \cdot s_2 \cdot \overline{s_3} \cdot s_4 \\
u_6 &= s_0 \cdot \overline{s_1} \cdot s_2 \cdot \overline{s_3} \cdot s_4 \\
u_7 &= s_0 \cdot s_1 \cdot s_2 \cdot \overline{s_3} \cdot \overline{s_4}
\end{aligned} \tag{6.4.}$$




Fig. 6.1.

Vom conecta ieșirile porților ȘI la câte o intrare a unei porți SAU-EX, cealaltă intrare a porții având bitul util citit de la memoria DRAM. Corecția biților utili se face prin utilizarea a opt porți SAU-EX cu 2 intrări, și această corecție se realizează cu ecuațiile:

$$\begin{aligned}
 u_{0cor} &= u_0 \oplus u_0', \\
 u_{1cor} &= u_1 \oplus u_1', \\
 u_{2cor} &= u_2 \oplus u_2', \\
 u_{3cor} &= u_3 \oplus u_3', \\
 u_{4cor} &= u_4 \oplus u_4', \\
 u_{5cor} &= u_5 \oplus u_5', \\
 u_{6cor} &= u_6 \oplus u_6', \\
 u_{7cor} &= u_7 \oplus u_7'
 \end{aligned}
 \tag{6.5}$$

Vom prezenta în continuare algoritmul care l-am implementat, algoritmul care corectează erorile singulare și detectează erorile multiple prin utilizarea sindromului $S=(s_0,s_1,s_2,s_3,s_4)$. În situația în care avem sindromul S egal cu zero ($S=0$), atunci cuvântul care este citit din memorie se presupune că este fără erori. În situația în care $S \neq 0$, se încearcă o identificare exactă între sindromul S și o coloană a matricii H . Identificarea aceasta este realizată cu cele opt porți ȘI cu 5 intrări. Dacă

sindromul S este identic cu a k -a coloană a matricii H , atunci al k -lea bit din cuvântul citit din memorie este eronat și acest bit va fi inversat, executându-se astfel corecția erorii.

În situația în care $S \neq 0$, și paritatea globală este egală cu zero, o eroare dublă sau un număr par de erori sunt detectate. Dacă un sindrom S diferit de zero, este egal cu una din coloanele matricii H și paritatea globală este egală cu 1, atunci trei sau un număr impar de erori sunt detectate.

La scrierea în memoria DRAM se generează biții de control ($c_0 c_1 c_2 c_3 c_4$) din biții utili de date ($u_0 u_1 u_2 u_3 u_4 u_5 u_6 u_7$) care sunt furnizați din magistrala de date cu ajutorul ecuațiilor 6.2, iar în memorie se scriu cuvinte de cod de forma: $u=(c_0c_1c_2c_3c_4u_0u_1u_2u_3u_4u_5u_6u_7)$.

Datorită faptului că avem patru blocuri de câte 4 MB, și fiecare din aceste blocuri are conectare la o magistrală de date de opt biți, trebuie să implementăm patru coduri Hsiao de acest fel, câte un cod pe fiecare magistrală de date care este conectată cu chip-urile de memorii DRAM. Datorită circuitelor suplimentare de corecție a erorii vom avea nevoie de circuite de memorie cu capacitatea mai mare, care să poată memora în loc de 9 biți (8 biți de date și un bit de paritate) un număr de 13 biți (8 biți de date și 5 biți de paritate).

La prima implementare, fără cod Hsiao, avem 4 circuite de memorie care memorează fiecare 9 biți (8 biți de date și un bit de paritate), deci vom memora 9 biți x 4 circuite = 36 biți. În cazul celei de-a doua implementări, cu cod Hsiao (13,8,5), avem 4 circuite de memorie care memorează fiecare 13 biți (8 biți de date și 5 biți de paritate), deci vom memora 13 biți x 4 circuite = 52 biți. Apare un overhead de $(52 - 36) \times 100 / 52 = 30,77\%$ [NoVP07].

Overhead-ul datorat circuitelor suplimentare pentru corecția erorii, porți SI, porți inversoare, porți SAU-EX, porți SAU, este neglijabil având valori între 1 și 2%.

6.1.3. Aplicarea codului la memoria cache TAG

Implementarea versiunii cu coduri corectoare la memoria cache, cod Hsiao (13,8,5), la memoria cache RAM și cod Hsiao (22,16,6), la memoria cache TAG.

În cazul cache-ului vom folosi același cod Hsiao (13,8,5), cu matricea H așa cum s-a definit cu relația 6.1. Codul Hsiao este folosit pentru corecția erorilor singulare și detecția erorilor duble și el se aplică la ieșirile de date ale memoriei cache RAM. În cadrul cache-ului, memoria cache RAM are dimensiunea de 128 KB (128K x 8 biți) și este construită cu ajutorul a 4 circuite de dimensiune 32K x 8 biți la care vom aplica codul Hsiao, definit prin relația 6.1 de 4 ori, pe liniile de date, între circuitele de memorie și magistrala de date.

În cazul memoriei cache RAM cu dimensiunea de 128K x 8 biți, fără cod corector, avem 4 circuite cu capacitatea de 32K x 8 biți, deci vom memora 8 biți x 4 circuite = 32 biți. În cazul memoriei cache RAM cu dimensiunea de 128K x 8 biți, cu cod corector Hsiao, avem nevoie de 4 circuite care memorează fiecare 13 biți (8 biți de date și 5 biți de paritate), deci vom memora 13 biți x 4 circuite = 52 biți. Apare un overhead de $(52 - 32) \times 100 / 52 = 38,46 \%$.

Overhead-ul datorat circuitelor suplimentare pentru corecția erorii, porți SI, porți inversoare, porți SAU-EX, porți SAU, este neglijabil având valori între 1 și 2%.

Pentru partea de TAG a memoriei cache vom folosi un alt cod Hsiao (22,16,6), cod care are 6 biți de control și 16 biți utili de date. În cazul acestui cod (22,16,6), avem $k = 6$ biți de control, $u = 16$ biți utili iar numărul total de biți ai codului este $t = 22$. Și în acest caz pentru asigurarea corecției erorii singulare, între cele două mărimi, u și k , este satisfăcută condiția $2^k > u + k + 1$. În mod normal ar fi fost suficienți un număr de $k = 5$ biți de control, dar noi vom folosi un număr de $k = 6$ biți de control, al șaselea bit fiind folosit pentru detecția erorilor duble.

Codul Hsiao folosit pentru partea cache TAG, este definit prin matricea H dată de relațiile (6.6):

$$\begin{array}{c}
 \text{poz} \\
 \begin{array}{cccccccccccccccccccc}
 C_0 & C_1 & C_2 & C_3 & C_4 & C_5 & u_0 & u_1 & u_2 & u_3 & u_4 & u_5 & u_6 & u_7 & u_8 & u_9 & u_{10} & u_{11} & u_{12} & u_{13} & u_{14} & u_{15}
 \end{array} \\
 H = \begin{bmatrix}
 1 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 1 & 1 & 1 & 0 & 1 & 1 & 1 & 1 \\
 0 & 1 & 0 & 0 & 0 & 0 & 1 & 1 & 0 & 0 & 0 & 0 & 0 & 1 & 1 & 1 & 1 & 1 & 0 & 1 & 1 & 1 \\
 0 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 1 & 0 & 0 & 1 & 0 & 0 & 1 & 1 & 1 & 0 & 1 & 1 \\
 0 & 0 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 1 & 1 & 0 & 0 & 0 & 1 & 0 & 1 & 1 & 1 & 0 & 1 \\
 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 0 & 1 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 1 & 1 & 0 \\
 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 1 & 0 & 0 & 1 & 1 & 1 & 0 & 1 & 1 & 1 & 1 & 1 & 1
 \end{bmatrix}
 \end{array} \quad (6.6)$$

Un cuvânt de cod tipic al acestei matrici are următoarea formă:

$$u = (C_0 C_1 C_2 C_3 C_4 C_5 u_0 u_1 u_2 u_3 u_4 u_5 u_6 u_7 u_8 u_9 u_{10} u_{11} u_{12} u_{13} u_{14} u_{15})$$

și are biții de paritate în pozițiile 1,2,3,4,5 și 6 iar biți de date în rest (de la poziția 7 la 22).

Am ales pentru matricea H, această amplasare a biților de 1 și 0 pentru a obține ecuații echilibrate pentru biții de control. Precizez în acest caz că matricea H are pe primele șase linii și șase coloane o matrice unitate, iar în continuare această matrice se construiește din coloane cu un număr impar de biții de 1. În acest caz, numărul biților de 1 din anumite coloane este egal cu 3, iar numărul biților de 1 din celelalte coloane este egal cu 5.

Biții de control se calculează prin ecuațiile de paritate date în continuare:

$$\begin{aligned}
 c_0 &= u_0 \oplus u_4 \oplus u_5 \oplus u_6 \oplus u_8 \oplus u_9 \oplus u_{10} \oplus u_{12} \oplus u_{13} \oplus u_{14} \oplus u_{15} \\
 c_1 &= u_0 \oplus u_1 \oplus u_7 \oplus u_8 \oplus u_9 \oplus u_{10} \oplus u_{11} \oplus u_{13} \oplus u_{14} \oplus u_{15} \\
 c_2 &= u_0 \oplus u_1 \oplus u_2 \oplus u_4 \oplus u_7 \oplus u_{10} \oplus u_{11} \oplus u_{12} \oplus u_{14} \oplus u_{15} \\
 c_3 &= u_1 \oplus u_2 \oplus u_3 \oplus u_4 \oplus u_5 \oplus u_9 \oplus u_{11} \oplus u_{12} \oplus u_{13} \oplus u_{15} \\
 c_4 &= u_2 \oplus u_3 \oplus u_5 \oplus u_6 \oplus u_{10} \oplus u_{11} \oplus u_{12} \oplus u_{13} \oplus u_{14} \\
 c_5 &= u_3 \oplus u_6 \oplus u_7 \oplus u_8 \oplus u_{10} \oplus u_{11} \oplus u_{12} \oplus u_{13} \oplus u_{14} \oplus u_{15}
 \end{aligned} \tag{6.7}$$

Decodificarea vectorului recepționat utilizează ecuațiile de sindrom care sunt bazate pe ecuațiile de paritate (6.7), iar aceste ecuații de sindrom se dau în continuare (6.8):

Vom aplica acest cod SEC-DED la memoria cache TAG a sistemului ce are capacitatea de 8 KB.

$$\begin{aligned}
 s_0 &= c_0 \oplus u_0 \oplus u_4 \oplus u_5 \oplus u_6 \oplus u_8 \oplus u_9 \oplus u_{10} \oplus u_{12} \oplus u_{13} \oplus u_{14} \oplus u_{15} \\
 s_1 &= c_1 \oplus u_0 \oplus u_1 \oplus u_7 \oplus u_8 \oplus u_9 \oplus u_{10} \oplus u_{11} \oplus u_{13} \oplus u_{14} \oplus u_{15} \\
 s_2 &= c_2 \oplus u_0 \oplus u_1 \oplus u_2 \oplus u_4 \oplus u_7 \oplus u_{10} \oplus u_{11} \oplus u_{12} \oplus u_{14} \oplus u_{15} \\
 s_3 &= c_3 \oplus u_1 \oplus u_2 \oplus u_3 \oplus u_4 \oplus u_5 \oplus u_9 \oplus u_{11} \oplus u_{12} \oplus u_{13} \oplus u_{15} \\
 s_4 &= c_4 \oplus u_2 \oplus u_3 \oplus u_5 \oplus u_6 \oplus u_{10} \oplus u_{11} \oplus u_{12} \oplus u_{13} \oplus u_{14} \\
 s_5 &= c_5 \oplus u_3 \oplus u_6 \oplus u_7 \oplus u_8 \oplus u_{10} \oplus u_{11} \oplus u_{12} \oplus u_{13} \oplus u_{14} \oplus u_{15}
 \end{aligned} \tag{6.8}$$

La citirea din memoria cache TAG, vom citi atât biții utili de date ($u_0 u_1 u_2 u_3 u_4 u_5 u_6 u_7 u_8 u_9 u_{10} u_{11} u_{12} u_{13} u_{14} u_{15}$) cât și biții de control ($c_0 c_1 c_2 c_3 c_4 c_5$). În continuare se implementează cu ajutorul unor porți SAU-EXCLUSIV, ecuațiile 6.7. Vom genera biții de control $c_0' c_1' c_2' c_3' c_4' c_5'$ din biții utili citați. De exemplu, pentru generarea bitului de control c_0' , vom folosi ecuația,

$$c_0' = u_0 \oplus u_4 \oplus u_5 \oplus u_6 \oplus u_8 \oplus u_9 \oplus u_{10} \oplus u_{12} \oplus u_{13} \oplus u_{14} \oplus u_{15}$$

iar pentru implementarea acestei ecuații vom folosi nouă porți SAU-EX cu 2 intrări situate pe patru niveluri, așa cum se poate observa în fig. 6.2. Vom proceda în mod analog pentru a genera restul biților de control $c_1', c_2', c_3', c_4', c_5'$. Biții de control generați ($c_0' c_1' c_2' c_3' c_4' c_5'$) se pot compara cu biții de control citați din memoria cache TAG ($c_0 c_1 c_2 c_3 c_4 c_5$), tot cu ajutorul unor porți SAU-EX cu 2 intrări, rezultând ecuațiile de sindrom $s_0 = c_0 \oplus c_0'$, $s_1 = c_1 \oplus c_1'$, $s_2 = c_2 \oplus c_2'$, $s_3 = c_3 \oplus c_3'$, $s_4 = c_4 \oplus c_4'$, $s_5 = c_5 \oplus c_5'$. În continuare, așa cum se poate observa în fig. 6.2., vom construi decodorul de sindrom.




Fig. 6.2.

Vom conecta șase porți inversoare pe fiecare linie de sindrom și vom construi cu ajutorul a 16 porți ȘI cu 6 intrări decodorul de sindrom. Ecuațiile care stau la baza construcției decodorului de sindrom sunt:

$$\begin{aligned}
 u_0' &= \overline{s_0} \cdot \overline{s_1} \cdot \overline{s_2} \cdot \overline{s_3} \cdot \overline{s_4} \cdot \overline{s_5} \\
 u_1' &= \overline{s_0} \cdot \overline{s_1} \cdot \overline{s_2} \cdot \overline{s_3} \cdot \overline{s_4} \cdot s_5 \\
 u_2' &= \overline{s_0} \cdot \overline{s_1} \cdot \overline{s_2} \cdot \overline{s_3} \cdot s_4 \cdot \overline{s_5} \\
 u_3' &= \overline{s_0} \cdot \overline{s_1} \cdot \overline{s_2} \cdot s_3 \cdot \overline{s_4} \cdot \overline{s_5} \\
 u_4' &= \overline{s_0} \cdot \overline{s_1} \cdot s_2 \cdot \overline{s_3} \cdot \overline{s_4} \cdot \overline{s_5} \\
 u_5' &= \overline{s_0} \cdot \overline{s_1} \cdot s_2 \cdot \overline{s_3} \cdot s_4 \cdot \overline{s_5} \\
 u_6' &= \overline{s_0} \cdot \overline{s_1} \cdot s_2 \cdot s_3 \cdot \overline{s_4} \cdot \overline{s_5} \\
 u_7' &= \overline{s_0} \cdot \overline{s_1} \cdot s_2 \cdot s_3 \cdot \overline{s_4} \cdot s_5 \\
 u_8' &= \overline{s_0} \cdot s_1 \cdot \overline{s_2} \cdot \overline{s_3} \cdot \overline{s_4} \cdot \overline{s_5} \\
 u_9' &= \overline{s_0} \cdot s_1 \cdot \overline{s_2} \cdot \overline{s_3} \cdot \overline{s_4} \cdot s_5 \\
 u_{10}' &= \overline{s_0} \cdot s_1 \cdot \overline{s_2} \cdot s_3 \cdot \overline{s_4} \cdot \overline{s_5}
 \end{aligned} \tag{6.9}$$

$$u_{11}' = \overline{s_0} \cdot s_1 \cdot s_2 \cdot s_3 \cdot s_4 \cdot s_5$$

$$u_{12}' = s_0 \cdot \overline{s_1} \cdot s_2 \cdot s_3 \cdot s_4 \cdot s_5$$

$$u_{13}' = s_0 \cdot s_1 \cdot \overline{s_2} \cdot s_3 \cdot s_4 \cdot s_5$$

$$u_{14}' = s_0 \cdot s_1 \cdot s_2 \cdot \overline{s_3} \cdot s_4 \cdot s_5$$

$$u_{15}' = s_0 \cdot s_1 \cdot s_2 \cdot s_3 \cdot \overline{s_4} \cdot s_5$$

Vom conecta ieșirile porților ȘI la câte o intrare a unei porți SAU-EX, cealaltă intrare a porții având bitul util citit din cache TAG. Corecția biților utili se face prin utilizarea a 16 porți SAU-EX cu 2 intrări, această corecție realizându-se cu ecuațiile:

$$\begin{aligned} u_{0cor} &= u_0 \oplus u_0', \\ u_{1cor} &= u_1 \oplus u_1', \\ u_{2cor} &= u_2 \oplus u_2', \\ u_{3cor} &= u_3 \oplus u_3', \\ u_{4cor} &= u_4 \oplus u_4', \\ u_{5cor} &= u_5 \oplus u_5', \\ u_{6cor} &= u_6 \oplus u_6', \\ u_{7cor} &= u_7 \oplus u_7', \\ u_{8cor} &= u_8 \oplus u_8', \\ u_{9cor} &= u_9 \oplus u_9', \\ u_{10cor} &= u_{10} \oplus u_{10}', \\ u_{11cor} &= u_{11} \oplus u_{11}', \\ u_{12cor} &= u_{12} \oplus u_{12}', \\ u_{13cor} &= u_{13} \oplus u_{13}', \\ u_{14cor} &= u_{14} \oplus u_{14}', \\ u_{15cor} &= u_{15} \oplus u_{15}' \end{aligned} \tag{6.10}$$

Vom prezenta în continuare algoritmul pe care l-am implementat, algoritmul care corectează erorile singulare și detectează erorile duble prin utilizarea sindromului $S = (s_0, s_1, s_2, s_3, s_4, s_5)$. În situația în care avem sindromul S egal cu zero ($S = 0$), atunci cuvântul care este citit din memorie se presupune că este fără erori. În situația în care $S \neq 0$, se încearcă o identificare exactă între sindromul S și o coloană a matricii H . Identificarea aceasta este realizată cu cele 16 porți ȘI cu 6 intrări. Dacă sindromul S este identic cu a k -a coloană a matricii H , atunci al k -lea bit din cuvântul citit din memorie este eronat și acest bit va fi inversat, executându-se astfel corecția erorii.

În situația în care $S \neq 0$, și paritatea globală este egală cu zero, o eroare dublă sau un număr par de erori sunt detectate. Dacă un sindrom S diferit de zero, este egal cu una din coloanele matricii H și paritatea globală este egală cu 1, atunci trei sau un număr impar de erori sunt detectate.

La scrierea în memoria cache TAG se generează biții de control ($C_0 C_1 C_2 C_3 C_4 C_5$), din biții utili de date ($U_0 U_1 U_2 U_3 U_4 U_5 U_6 U_7 U_8 U_9 U_{10} U_{11} U_{12} U_{13} U_{14} U_{15}$), care sunt furnizați din magistrala de date cu ajutorul ecuațiilor 6.7, în memorie scriindu-se cuvinte de cod de forma:

$$U = (C_0 C_1 C_2 C_3 C_4 C_5 U_0 U_1 U_2 U_3 U_4 U_5 U_6 U_7 U_8 U_9 U_{10} U_{11} U_{12} U_{13} U_{14} U_{15}).$$

Datorită faptului că avem patru blocuri de câte $4K \times 4$ biți, și fiecare două blocuri sunt conectate la partea superioară a magistralei de adrese de $ADR(23:17)$, trebuie să implementăm un singur cod Hsiao de acest fel. Datorită circuitelor suplimentare de corecție a erorii vom avea nevoie de circuite de memorie cu capacitatea mai mare, care să poată memora în loc de 4 biți un număr de 5 sau 6 biți (4 biți de date și 1 sau 2 biți de paritate).

La prima implementare a memoriei cache TAG cu dimensiunea de $8k \times 8$ biți avem 2 grupuri de 2 circuite de memorie care memorează fiecare 4 biți, deci vom memora $4 \text{ biți} \times 2 \text{ circuite} = 8 \text{ biți}$. În cazul celei de-a doua implementări a memoriei cache TAG cu cod Hsiao (22,16,6) avem 4 circuite de memorie, din care 2 circuite memorează 5 biți și 2 circuite memorează 6 biți, deci vom memora $10 \text{ biți} + 12 \text{ biți} = 22 \text{ biți}$. Apare un overhead de $(22 - 16) \times 100 / 22 = 27,27\%$

Overhead-ul datorat circuitelor suplimentare pentru corecția erorii, porți SI, porți inversoare, porți SAU-EX, porți SAU, este neglijabil și are valori între 1 - 2%.

6.1.4. Aplicarea codului la memoria Cache RAM.

Implementarea versiunii cu coduri corectoare la memoria cache, cod Hsiao (39,32,7), la memoria cache RAM și cod Hsiao (22,16,6), la memoria cache TAG [NVVH08].

Pentru partea cache RAM a memoriei cache vom folosi un alt cod Hsiao (39,32,7), cod care are 7 biți de control și 32 biți utili de date. Codul Hsiao folosit pentru partea cache RAM, este definit prin matricea H dată de relațiile (6.11).

Un cuvânt de cod tipic al acestei matrici are forma:

$$U = (C_0 C_1 C_2 C_3 C_4 C_5 C_6 U_0 U_1 U_2 U_3 U_4 U_5 U_6 U_7 U_8 U_9 U_{10} U_{11} U_{12} U_{13} U_{14} U_{15} U_{16} U_{17} U_{18} U_{19} U_{20} U_{21} U_{22} U_{23} U_{24} U_{25} U_{26} U_{27} U_{28} U_{29} U_{30} U_{31})$$

și are biții de paritate în pozițiile 1,2,3,4,5,6 și 7, și biți de date în rest (de la poziția 8 la 39)

$$H = \begin{bmatrix} 1 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 1 & 0 & 0 & 1 & 0 & 0 & 0 & 1 & 0 & 1 & 1 & 1 & 0 & 1 \\ 0 & 1 & 0 & 0 & 0 & 0 & 0 & 1 & 1 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 0 & 0 & 1 & 1 & 0 & 0 & 1 & 0 & 1 & 1 & 0 & 0 & 0 & 1 & 0 & 1 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 1 & 1 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 0 & 0 & 1 & 1 & 0 & 0 & 1 & 0 & 1 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 1 & 0 \\ 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 1 & 1 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 1 & 0 & 0 & 1 & 1 & 0 & 0 & 1 & 0 & 1 & 1 & 0 & 0 & 0 & 1 & 0 & 1 & 1 \\ 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 1 & 1 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 1 & 0 & 0 & 1 & 1 & 0 & 0 & 1 & 0 & 1 & 1 & 0 & 0 & 1 & 0 & 1 & 1 \\ 0 & 0 & 0 & 0 & 0 & 1 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 0 & 0 & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 1 & 0 & 0 & 1 & 1 & 0 & 0 & 1 & 0 & 1 & 1 & 0 & 0 & 1 & 1 & 1 \\ 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 1 & 0 & 0 & 1 & 1 & 0 & 0 & 1 & 0 & 1 & 1 & 0 & 1 & 1 & 1 & 1 \end{bmatrix} \quad (6.11)$$

Biții de control se calculează prin ecuațiile de paritate date în continuare:

$$\begin{aligned} c_0 &= u_0 \oplus u_2 \oplus u_6 \oplus u_7 \oplus u_8 \oplus u_{13} \oplus u_{14} \oplus u_{15} \oplus u_{18} \oplus u_{21} \oplus u_{25} \oplus u_{27} \oplus u_{28} \oplus u_{29} \oplus u_{31} \\ c_1 &= u_0 \oplus u_1 \oplus u_3 \oplus u_7 \oplus u_8 \oplus u_9 \oplus u_{15} \oplus u_{16} \oplus u_{19} \oplus u_{21} \oplus u_{22} \oplus u_{26} \oplus u_{28} \oplus u_{29} \\ c_2 &= u_1 \oplus u_2 \oplus u_4 \oplus u_8 \oplus u_9 \oplus u_{10} \oplus u_{16} \oplus u_{17} \oplus u_{20} \oplus u_{22} \oplus u_{23} \oplus u_{27} \oplus u_{28} \oplus u_{29} \oplus u_{30} \quad (6.12) \\ c_3 &= u_2 \oplus u_3 \oplus u_5 \oplus u_9 \oplus u_{10} \oplus u_{11} \oplus u_{14} \oplus u_{17} \oplus u_{18} \oplus u_{21} \oplus u_{23} \oplus u_{24} \oplus u_{28} \oplus u_{30} \oplus u_{31} \\ c_4 &= u_3 \oplus u_4 \oplus u_6 \oplus u_{10} \oplus u_{11} \oplus u_{12} \oplus u_{15} \oplus u_{18} \oplus u_{19} \oplus u_{22} \oplus u_{24} \oplus u_{25} \oplus u_{28} \oplus u_{30} \oplus u_{31} \\ c_5 &= u_0 \oplus u_4 \oplus u_5 \oplus u_{11} \oplus u_{12} \oplus u_{13} \oplus u_{15} \oplus u_{19} \oplus u_{20} \oplus u_{23} \oplus u_{25} \oplus u_{26} \oplus u_{29} \oplus u_{30} \oplus u_{31} \\ c_6 &= u_1 \oplus u_5 \oplus u_6 \oplus u_7 \oplus u_{12} \oplus u_{13} \oplus u_{14} \oplus u_{17} \oplus u_{20} \oplus u_{24} \oplus u_{26} \oplus u_{27} \oplus u_{29} \oplus u_{30} \oplus u_{31} \end{aligned}$$

Decodificarea vectorului recepționat utilizează ecuațiile de sindrom care sunt bazate pe ecuațiile de paritate (6.12), iar aceste ecuații de sindrom se dau în continuare:

$$\begin{aligned} s_0 &= c_0 \oplus u_0 \oplus u_2 \oplus u_6 \oplus u_7 \oplus u_8 \oplus u_{13} \oplus u_{14} \oplus u_{15} \oplus u_{18} \oplus u_{21} \oplus u_{25} \oplus u_{27} \oplus u_{28} \oplus u_{29} \oplus u_{31} \\ s_1 &= c_1 \oplus u_0 \oplus u_1 \oplus u_3 \oplus u_7 \oplus u_8 \oplus u_9 \oplus u_{15} \oplus u_{16} \oplus u_{19} \oplus u_{21} \oplus u_{22} \oplus u_{26} \oplus u_{28} \oplus u_{29} \\ s_2 &= c_2 \oplus u_1 \oplus u_2 \oplus u_4 \oplus u_8 \oplus u_9 \oplus u_{10} \oplus u_{16} \oplus u_{17} \oplus u_{20} \oplus u_{22} \oplus u_{23} \oplus u_{27} \oplus u_{28} \oplus u_{29} \oplus u_{30} \\ s_3 &= c_3 \oplus u_2 \oplus u_3 \oplus u_5 \oplus u_9 \oplus u_{10} \oplus u_{11} \oplus u_{14} \oplus u_{17} \oplus u_{18} \oplus u_{21} \oplus u_{23} \oplus u_{24} \oplus u_{28} \oplus u_{30} \oplus u_{31} \quad (6.13) \\ s_4 &= c_4 \oplus u_3 \oplus u_4 \oplus u_6 \oplus u_{10} \oplus u_{11} \oplus u_{12} \oplus u_{15} \oplus u_{18} \oplus u_{19} \oplus u_{22} \oplus u_{24} \oplus u_{25} \oplus u_{28} \oplus u_{30} \oplus u_{31} \\ s_5 &= c_5 \oplus u_0 \oplus u_4 \oplus u_5 \oplus u_{11} \oplus u_{12} \oplus u_{13} \oplus u_{15} \oplus u_{19} \oplus u_{20} \oplus u_{23} \oplus u_{25} \oplus u_{26} \oplus u_{29} \oplus u_{30} \oplus u_{31} \\ s_6 &= c_6 \oplus u_1 \oplus u_5 \oplus u_6 \oplus u_7 \oplus u_{12} \oplus u_{13} \oplus u_{14} \oplus u_{17} \oplus u_{20} \oplus u_{24} \oplus u_{26} \oplus u_{27} \oplus u_{29} \oplus u_{30} \oplus u_{31} \end{aligned}$$

Vom aplica acest cod corector la memoria cache RAM a sistemului care are capacitatea de 128K x 8 biți. Implementarea acestui cod corector, este prezentat în anexa fig. C.1. din anexa C.

La citirea din memoia cache RAM, vom citi atât biții utili de date ($u_0 u_1 u_2 u_3 u_4 u_5 u_6 u_7 u_8 u_9 u_{10} u_{11} u_{12} u_{13} u_{14} u_{15} u_{16} u_{17} u_{18} u_{19} u_{20} u_{21} u_{22} u_{23} u_{24} u_{25} u_{26} u_{27} u_{28} u_{29} u_{30} u_{31}$) cât și biții de control ($c_0 c_1 c_2 c_3 c_4 c_5 c_6$). În continuare se implementează cu ajutorul unor porți SAU-EXCLUSIV, ecuațiile 6.12. Vom genera biții de control $c_0' c_1' c_2' c_3' c_4' c_5' c_6'$ din biții utili citați.

De exemplu, pentru generarea bitului de control c_0' , vom folosi ecuația:

$$c_0' = u_0 \oplus u_2 \oplus u_6 \oplus u_7 \oplus u_8 \oplus u_{13} \oplus u_{14} \oplus u_{15} \oplus u_{18} \oplus u_{21} \oplus u_{25} \oplus u_{27} \oplus u_{28} \oplus u_{29} \oplus u_{31},$$

iar pentru a implementa această ecuație vom folosi 14 porți SAU-EX cu 2 intrări situate pe patru niveluri, așa cum se poate observă în anexa C în fig. C.1. Vom proceda în mod analog pentru a genera restul bițiilor de control $c_1', c_2', c_3', c_4', c_5', c_6'$,

c_6' . Biții de control generați ($c_0' c_1' c_2' c_3' c_4' c_5' c_6'$) se pot compara cu biții de control citiți din memoria cache RAM ($c_0 c_1 c_2 c_3 c_4 c_5 c_6$), tot cu ajutorul unor porți SAU-EX cu 2 intrări, rezultând ecuațiile de sindrom:

$$s_0 = c_0 \oplus c_0', s_1 = c_1 \oplus c_1', s_2 = c_2 \oplus c_2', s_3 = c_3 \oplus c_3', s_4 = c_4 \oplus c_4', s_5 = c_5 \oplus c_5', s_6 = c_6 \oplus c_6'.$$

În continuare, așa cum se poate observa în fig. C.1. vom conecta 7 porți inversoare pe fiecare linie de sindrom și vom construi cu ajutorul a 32 porți ȘI cu 7 intrări decodorul de sindrom. Ecuațiile care stau la baza construcției decodorului de sindrom sunt:

$$\begin{aligned} u_0' &= s_0 \cdot s_1 \cdot \overline{s_2} \cdot \overline{s_3} \cdot \overline{s_4} \cdot s_5 \cdot \overline{s_6} \\ u_1' &= \overline{s_0} \cdot s_1 \cdot s_2 \cdot \overline{s_3} \cdot \overline{s_4} \cdot \overline{s_5} \cdot s_6 \\ u_2' &= s_0 \cdot \overline{s_1} \cdot s_2 \cdot s_3 \cdot \overline{s_4} \cdot \overline{s_5} \cdot \overline{s_6} \\ u_3' &= \overline{s_0} \cdot s_1 \cdot \overline{s_2} \cdot s_3 \cdot s_4 \cdot \overline{s_5} \cdot \overline{s_6} \\ u_4' &= \overline{s_0} \cdot \overline{s_1} \cdot s_2 \cdot \overline{s_3} \cdot s_4 \cdot s_5 \cdot \overline{s_6} \\ u_5' &= \overline{s_0} \cdot s_1 \cdot \overline{s_2} \cdot s_3 \cdot \overline{s_4} \cdot s_5 \cdot s_6 \\ u_6' &= s_0 \cdot \overline{s_1} \cdot \overline{s_2} \cdot \overline{s_3} \cdot s_4 \cdot \overline{s_5} \cdot s_6 \\ u_7' &= s_0 \cdot s_1 \cdot \overline{s_2} \cdot \overline{s_3} \cdot \overline{s_4} \cdot s_5 \cdot s_6 \\ u_8' &= s_0 \cdot s_1 \cdot s_2 \cdot \overline{s_3} \cdot \overline{s_4} \cdot \overline{s_5} \cdot \overline{s_6} \\ u_9' &= \overline{s_0} \cdot s_1 \cdot s_2 \cdot s_3 \cdot \overline{s_4} \cdot \overline{s_5} \cdot \overline{s_6} \\ u_{10}' &= \overline{s_0} \cdot \overline{s_1} \cdot s_2 \cdot s_3 \cdot s_4 \cdot \overline{s_5} \cdot \overline{s_6} \\ u_{11}' &= \overline{s_0} \cdot \overline{s_1} \cdot \overline{s_2} \cdot s_3 \cdot s_4 \cdot s_5 \cdot \overline{s_6} \\ u_{12}' &= \overline{s_0} \cdot \overline{s_1} \cdot \overline{s_2} \cdot \overline{s_3} \cdot s_4 \cdot s_5 \cdot s_6 \\ u_{13}' &= s_0 \cdot \overline{s_1} \cdot \overline{s_2} \cdot \overline{s_3} \cdot \overline{s_4} \cdot s_5 \cdot s_6 \\ u_{14}' &= s_0 \cdot s_1 \cdot \overline{s_2} \cdot s_3 \cdot \overline{s_4} \cdot \overline{s_5} \cdot s_6 \\ u_{15}' &= s_0 \cdot s_1 \cdot s_2 \cdot \overline{s_3} \cdot \overline{s_4} \cdot \overline{s_5} \cdot \overline{s_6} \\ u_{16}' &= \overline{s_0} \cdot s_1 \cdot s_2 \cdot \overline{s_3} \cdot \overline{s_4} \cdot s_5 \cdot \overline{s_6} \\ u_{17}' &= \overline{s_0} \cdot \overline{s_1} \cdot s_2 \cdot s_3 \cdot \overline{s_4} \cdot \overline{s_5} \cdot s_6 \\ u_{18}' &= s_0 \cdot \overline{s_1} \cdot \overline{s_2} \cdot s_3 \cdot s_4 \cdot \overline{s_5} \cdot \overline{s_6} \\ u_{19}' &= \overline{s_0} \cdot s_1 \cdot \overline{s_2} \cdot \overline{s_3} \cdot s_4 \cdot s_5 \cdot \overline{s_6} \\ u_{20}' &= \overline{s_0} \cdot \overline{s_1} \cdot s_2 \cdot \overline{s_3} \cdot \overline{s_4} \cdot s_5 \cdot s_6 \\ u_{21}' &= s_0 \cdot s_1 \cdot \overline{s_2} \cdot s_3 \cdot \overline{s_4} \cdot \overline{s_5} \cdot \overline{s_6} \\ u_{22}' &= \overline{s_0} \cdot s_1 \cdot s_2 \cdot \overline{s_3} \cdot s_4 \cdot \overline{s_5} \cdot \overline{s_6} \\ u_{23}' &= \overline{s_0} \cdot \overline{s_1} \cdot s_2 \cdot s_3 \cdot \overline{s_4} \cdot s_5 \cdot \overline{s_6} \end{aligned} \tag{6.14}$$

$$\begin{aligned}
u_{24}' &= \overline{s_0} \cdot \overline{s_1} \cdot \overline{s_2} \cdot \overline{s_3} \cdot s_4 \cdot \overline{s_5} \cdot s_6 \\
u_{25}' &= s_0 \cdot \overline{s_1} \cdot \overline{s_2} \cdot \overline{s_3} \cdot s_4 \cdot s_5 \cdot \overline{s_6} \\
u_{26}' &= \overline{s_0} \cdot s_1 \cdot \overline{s_2} \cdot \overline{s_3} \cdot \overline{s_4} \cdot s_5 \cdot s_6 \\
u_{27}' &= s_0 \cdot \overline{s_1} \cdot s_2 \cdot \overline{s_3} \cdot \overline{s_4} \cdot \overline{s_5} \cdot \overline{s_6} \\
u_{28}' &= s_0 \cdot s_1 \cdot s_2 \cdot s_3 \cdot s_4 \cdot \overline{s_5} \cdot \overline{s_6} \\
u_{29}' &= s_0 \cdot s_1 \cdot s_2 \cdot \overline{s_3} \cdot \overline{s_4} \cdot s_5 \cdot s_6 \\
u_{30}' &= \overline{s_0} \cdot \overline{s_1} \cdot s_2 \cdot s_3 \cdot s_4 \cdot s_5 \cdot s_6 \\
u_{31}' &= s_0 \cdot \overline{s_1} \cdot \overline{s_2} \cdot s_3 \cdot s_4 \cdot s_5 \cdot s_6
\end{aligned}$$

Vom conecta ieșirile porților ȘI la câte o intrare a unei porți SAU-EX, cealaltă intrare a porții având bitul util citit din memoria cache RAM. Corecția biților utili se face prin utilizarea a 32 porți SAU-EX cu 2 intrări, această corecție realizându-se cu ecuațiile (6.15):

$$\begin{aligned}
u_{0cor} &= u_0 \oplus u_0', \\
u_{1cor} &= u_1 \oplus u_1', \\
u_{2cor} &= u_2 \oplus u_2', \\
u_{3cor} &= u_3 \oplus u_3', \\
u_{4cor} &= u_4 \oplus u_4', \\
u_{5cor} &= u_5 \oplus u_5', \\
u_{6cor} &= u_6 \oplus u_6', \\
u_{7cor} &= u_7 \oplus u_7', \\
u_{8cor} &= u_8 \oplus u_8', \\
u_{9cor} &= u_9 \oplus u_9', \\
u_{10cor} &= u_{10} \oplus u_{10}', \\
u_{11cor} &= u_{11} \oplus u_{11}', \\
u_{12cor} &= u_{12} \oplus u_{12}', \\
u_{13cor} &= u_{13} \oplus u_{13}', \\
u_{14cor} &= u_{14} \oplus u_{14}', \\
u_{15cor} &= u_{15} \oplus u_{15}', \\
u_{16cor} &= u_{16} \oplus u_{16}', \\
u_{17cor} &= u_{17} \oplus u_{17}', \\
u_{18cor} &= u_{18} \oplus u_{18}', \\
u_{19cor} &= u_{19} \oplus u_{19}', \\
u_{20cor} &= u_{20} \oplus u_{20}', \\
u_{21cor} &= u_{21} \oplus u_{21}', \\
u_{22cor} &= u_{22} \oplus u_{22}', \\
u_{23cor} &= u_{23} \oplus u_{23}', \\
u_{24cor} &= u_{24} \oplus u_{24}', \\
u_{25cor} &= u_{25} \oplus u_{25}',
\end{aligned} \tag{6.15}$$

$$u_{26cor} = u_{26} \oplus u_{26}'$$

$$u_{27cor} = u_{27} \oplus u_{27}'$$

$$u_{28cor} = u_{28} \oplus u_{28}'$$

$$u_{29cor} = u_{29} \oplus u_{29}'$$

$$u_{30cor} = u_{30} \oplus u_{30}'$$

$$u_{31cor} = u_{31} \oplus u_{31}'$$

Vom prezenta în continuare algoritmul care l-am implementat, algoritmul care corectează erorile singulare și detectează erorile duble prin utilizarea sindromului $S = (s_0, s_1, s_2, s_3, s_4, s_5, s_6)$. În situația în care avem sindromul S egal cu zero ($S = 0$), atunci cuvântul care este citit din memorie se presupune că este fără erori. În situația în care $S \neq 0$, se încearcă o identificare exactă între sindromul S și o coloană a matricii H . Această identificare este realizată cu cele 32 porți ȘI cu 7 intrări. Dacă sindromul S este identic cu a k -a coloană a matricii H , atunci al k -lea bit din cuvântul citit din memorie este eronat și acest bit va fi inversat, executându-se astfel corecția erorii.

În situația în care $S \neq 0$, și paritatea globală este egală cu zero, o eroare dublă sau un număr par de erori sunt detectate. Dacă un sindrom S diferit de zero, este egal cu una din coloanele matricii H și paritatea globală este egală cu 1, atunci trei sau un număr impar de erori sunt detectate.

La scrierea în memoria cache RAM se generează biții de control ($c_0, c_1, c_2, c_3, c_4, c_5, c_6$) din biții utili de date ($u_0, u_1, u_2, u_3, u_4, u_5, u_6, u_7, u_8, u_9, u_{10}, u_{11}, u_{12}, u_{13}, u_{14}, u_{15}, u_{16}, u_{17}, u_{18}, u_{19}, u_{20}, u_{21}, u_{22}, u_{23}, u_{24}, u_{25}, u_{26}, u_{27}, u_{28}, u_{29}, u_{30}, u_{31}$), care sunt furnizați din magistrala de date cu ajutorul ecuațiilor 6.12, în memoria cache RAM scriindu-se cuvinte de cod de forma:

$$u = (c_0 c_1 c_2 c_3 c_4 c_5 c_6 u_0 u_1 u_2 u_3 u_4 u_5 u_6 u_7 u_8 u_9 u_{10} u_{11} u_{12} u_{13} u_{14} u_{15} u_{16} u_{17} u_{18} u_{19} u_{20} u_{21} u_{22} u_{23} u_{24} u_{25} u_{26} u_{27} u_{28} u_{29} u_{30} u_{31}).$$

La memoria cache RAM cu dimensiunea de 128K x 8 biți, fără cod corector, avem 4 circuite cu capacitatea de 32K x 8 biți, deci vom memora 8 biți x 4 circuite = 32 biți. În cazul memoriei cache RAM cu dimensiunea de 128K x 8 biți, cu cod corector Hsiao (39,32,7), avem nevoie de circuite care memorează 39 biți (32 biți de date și 7 biți de paritate). Apare un overhead pe partea de date de $(39 - 32) \times 100 / 39 = 17,94\%$. O altă problemă care apare în acest caz, este overhead-ul datorat circuitelor suplimentare pentru corecția erorii, porți SI, porți inversoare, porți SAU-EX, porți SAU, acest overhead având valoarea de 6%.

6.1.5. Implementarea cu circuitele programabile FPGA Xilinx a codului corector pentru memoria cache RAM.

În continuare vom implementa schema de corecție a memoriei cache RAM din fig. C.1, cu ajutorul circuitelor programabile FPGA din Xilinx. Procesul de proiectare cu circuite FPGA Xilinx este rapid și eficient. Structura internă a unei arhitecturi FPGA este asemănătoare cu cea a ariilor generice și este organizată într-o matrice alcătuită din blocuri logice configurabile (CLB) și matrici de comutare programabile (Programable Switch Matrices - PSM), înconjurată la periferie de pini de intrare/ieșire (I/O Pin). Segmentele de interconexiuni din metal pot realiza prin intermediul punctelor de conexiune, legături între celulele logice configurabile și celulele de I/O. Implementarea se va realiza cu circuite din seria XC4000. Seria XC4000 este implementată printr-o structură regulată, flexibilă, cu o arhitectură programabilă, realizată utilizând celulele logice programabile (CLB) și resurse de conexiuni abundente programabile [MaMJ99], [MaJi00].

Structura internă programabilă de utilizator include două elemente configurabile: *blocurile logice configurabile (CLB)*, care furnizează elementele funcționale și realizează structura logică proiectată și *blocurile de intrare/ieșire (IOB)*, care furnizează interfața între semnalele interne și exteriorul circuitului (prin intermediul pinilor). Structura cuprinde încă trei elemente programabile: fiecărui bloc logic configurabil îi este asociat un buffer tri-state a cărei ieșire este conectată la liniile lungi asociate, decodificatoare rapide implementate pentru viteze ridicate, un oscilator intern cu frecvența de 8 MHz și interconexiunile programabile. Funcția logică realizată de fiecare CLB este implementată prin intermediul memoriei statice de configurare. Valorile din aceste memorii determină starea blocurilor și interconexiunilor. În fig. C.2. din anexa C, sunt prezentate elementele unui bloc logic configurabil, neconfigurat.

Un CLB conține două elemente de stocare (realizate cu bistabile de tip D) care se pot utiliza pentru stocarea rezultatelor date de generatoarele de funcții. Generatoarele de funcții se pot utiliza și independent. Generatoarele de funcții sunt implementate ca și tabele de memorii. Astfel timpul de propagare este independent de funcția propagată [MaMJ99].

Am realizat implementarea codului corector pentru memoria cache RAM, cu ajutorul circuitelor programabile FPGA Xilinx din seria XC4000. Această implementare este prezentată în fig. C.3., C.4. și C.5., în anexa C.

În fig. C.6. (din anexa C) este prezentat un bloc logic configurabil care este deja configurat de către programul Xilinx.

Overhead-ul datorat circuitelor suplimentare pentru corecția erorii, porți SI, porți inversoare, porți SAU-EX, porți SAU, are o valoare de 6,25 %, acest rezultat este obținut cu ajutorul unui raport din Xilinx, denumit map.mrp, raport care ne precizează gradul de utilizare a blocurilor CLB din numărul total al blocurilor CLB. În cazul nostru avem utilizate un număr de 64 de CLB-uri dintr-un număr total de 1024 CLB-uri.

Pe partea de memorie cache TAG la implementarea memoriei cache TAG fără cod Hsiao, avem 4 circuite de memorie care memorează fiecare 4 biți, deci vom memora 4 biți x 4 circuite = 16 biți.

În cazul implementării memoriei cache TAG cu cod Hsiao (22,16,6) avem 4 circuite de memorie, din care 2 circuite memorează 5 biți și 2 circuite memorează 6 biți, deci vom memora 10 biți + 12 biți = 22 biți. Apare un overhead de $(22 - 16) \times 100 / 22 = 27,27\%$.

Overhead-ul datorat circuitelor suplimentare pentru corecția erorii, porți SI, porți inversoare, porți SAU-EX, porți SAU, și are valori între 5-6%.

6.2. EVALUĂRI DE INDICI DE FIABILITATE

Implementarea codului corector Hsiao la memoria cache RAM

În tabelul 6.1 este prezentat calculul overhead-ului, în cazul implementării codului corector Hsiao (13,8,5), (22,16,6) și (39,32,7) la memoria cache RAM cu capacitatea de 128Kx8 biți.

Tipul memoriei	Biți utili u	Biți de control C	Overhead $O_1 = c / u$ [%]	Overhead $O_2 =$ [%]
Fără cod de Paritate	8	0	-	-
	16	0	-	-
	32	0	-	-
Cu cod Hsiao	8	5	62,50	38,46
	16	6	37,50	27,27
	32	7	28,12	21,95

Tabelul 6.1

Se observă în tabelul 6.1 că, cu cât codul Hsiao folosit are o dimensiune mai mare (biți utili și biți de control), cu atât overhead-ul scade. De exemplu dacă folosim codul Hsiao (13,8,5) cu 5 biți de control avem un overhead de 38,46 %, dacă folosim codul Hsiao (22,16,6) cu 6 biți de control avem un overhead de 27,27 %, iar în cazul folosirii codului Hsiao (39,32,7) cu 7 biți de control avem un overhead de 21,95 %.

Se observă în fig. 6.3. că odată cu creșterea numărului de biți utili ai codului Hsiao, scade overhead-ul pe partea de date.

Implementarea codului corector Hsiao la memoria cache TAG .




Fig. 6.3.

Tipul memoriei cache TAG	Biți utili u	Biți de control c	Overhead $O_1=c/u$ [%]	Overhead O_2 [%]
Fără cod de Paritate	8	0	-	-
	16	0	-	-
	32	0	-	-
Cu cod de paritate pe C biți	8	1	12,50	11,11
	16	2	12,50	11,11
	32	4	12,50	11,11
Cu cod de Paritate Hsiao	8	5	62,50	38,46
	16	6	37,50	27,27
	32	9	28,12	21,95

Tabelul 6.2

Tabelul 6.2, ce descrie introducerea codului Hsiao la memoria cache TAG de 128 K x 32 de biți este identic cu tabelul 6.1. ce descrie introducerea codului Hsiao la memoria cache RAM.

6.2.1. Grafice. Tabele. Rezultate experimentale

Vom efectua simulări cu ajutorul mediului experimental CACHE. Vom alege pentru simulare următorii parametri: dimensiunea memoriei principale - 1048576 KB, un singur nivel de cache, mapare directă, algoritm de înlocuire - LFU, politică de scriere - write through, fișier trace - cexp.prg. Dimensiunea blocului este de 8 B.

În fig. 6.4. este prezentată o simulare a funcționării unei ierarhii de memorii, cu parametrii pe care i-am specificat, iar ca rezultat al simulării se pot observa Hit Rate și Miss Rate.




Fig. 6.4.

Exemplul 1.

Pentru această simulare alegem următorii parametri: dimensiunea memoriei principale 1024 KB, un singur nivel de cache, mapare directă, algoritm de înlocuire - LFU, politică de scriere - write through, fișier trace - wave.prg. Pentru toate simulările care sunt prezentate în cadrul acestui exemplu, avem aceeași dimensiune a blocului de 8 B.

În fig. 6.5. am prezentat o simulare a funcționării unei ierarhii de memorii, cu parametrii pe care i-am specificat, dimensiunea cache-ului este de 8 KB. Ca și rezultat al simulării se pot observa Hit Rate și Miss Rate.




Fig. 6.5.

Dimensiune cache (KB)	Hit Rate Dimensiune bloc (8 B)
8	0,7570
16	0,7578
32	0,7651
64	0,7660
128	0,7660
256	0,7660
512	0,7660
1024	0,7660

Tabelul 6.3.

În tabelul 6.3. se observă la diferite dimensiuni ale cache-ului, valorile Hit

Rate-ului, obținute cu simulatorul CACHE, pentru o dimensiune constantă a blocului de 8 B.

Exemplul 2.

Alegem pentru această simulare următorii parametri: dimensiunea memoriei principale 1024 KB, un singur nivel de cache, mapare directă, algoritm de înlocuire - LFU, politică de scriere - write through, fișier trace - wave.prg. Pentru toate simulările care sunt prezentate în cadrul acestui exemplu avem aceeași dimensiune a blocului de 4 B.

Dimensiune cache (KB)	Hit Rate Dimensiune bloc (4 B)
8	0,6102
16	0,6108
32	0,6193
64	0,6196
128	0,6196
256	0,6196
512	0,6196
1024	0,6196

Tabelul 6.4.

În tabelul 6.4. se observă, la diferite dimensiuni ale cache-ului, valorile Hit Rate-ului, obținute cu simulatorul CACHE, pentru o dimensiune constantă a blocului de 4 B.




Fig. 6.6.

În fig. 6.6. am prezentat o simulare a funcționării unei ierarhii de memorii cu parametrii pe care i-am specificat, dimensiunea cache-ului este de 8 KB. Ca și rezultat al simulării se pot observa Hit Rate și Miss Rate.

Exemplul 3.

Vom alege pentru această simulare următorii parametri: dimensiunea memoriei principale 1024 KB, un singur nivel de cache, mapare directă, algoritm de înlocuire - LFU, politică de scriere - write through, fișier trace - wave.prg. Pentru toate simulările care sunt prezentate în cadrul acestui exemplu avem aceeași dimensiune a blocului de 2 B.




Fig. 6.7.

În fig. 6.7. am prezentat o simulare a funcționării unei ierarhii de memorii cu parametrii pe care i-am specificat, dimensiunea cache-ului este de 8 KB. Ca și rezultat al simulării se pot observa Hit Rate și Miss Rate

Dimensiune cache (KB)	Hit Rate Dimensiune bloc (2 B)
8	0,6093
16	0,6096
32	0,6181
64	0,6184
128	0,6184
256	0,6184
512	0,6184
1024	0,6184

Tabelul 6.5.

În tabelul 6.5. se observă la diferite dimensiuni ale cache-ului, valorile Hit Rate-ului, obținute cu simulatorul CACHE, pentru o dimensiune constantă a blocului de 2 B.

Exemplul 4.

Considerăm în cazul acestei simulări următorii parametri: dimensiunea memoriei principale 1024 KB, un singur nivel de cache, mapare directă, algoritmi de înlocuire - LFU, politică de scriere - write through, fișier trace - wave.prg. Pentru toate simulările care sunt prezentate în cadrul acestui exemplu, avem aceeași dimensiune a blocului de 1 B.

În fig. 6.8. am prezentat o simulare a funcționării unei memorii cu parametrul pe care i-am specificat, dimensiunea cache-ului este de 8 KB.

Dimensiune cache (KB)	Hit Rate Dimensiune bloc (1 B)
8	0,6076
16	0,6079
32	0,6163
64	0,6166
128	0,6166
256	0,6166
512	0,6166
1024	0,6166

Tabelul 6.6.

În tabelul 6.6. se observă la diferite dimensiuni ale cache-ului, valorile Hit Rate-ului, obținute cu simulatorul CACHE, pentru o dimensiune constantă a blocului de 1 B.




Fig. 6.8.

Ca și rezultat al simulării se pot observa Hit Rate și Miss Rate.

În tabelul 6.7, am prezentat sintetizat simulările pe care le-am realizat. Pe a doua coloană a acestuia, se prezintă Hit Rate-ul obținut în urma simulărilor pentru dimensiunea blocului egală cu 1 B, în a treia coloană, avem Hit Rate-ul obținut în situația în care blocul este egal cu 2 B. În a patra coloană, se prezintă Hit Rate-ul obținut pentru dimensiunea blocului egală cu 4 B, iar în ultima coloană se prezintă Hit Rate-ul obținut în urma simulărilor, pentru dimensiunea blocului egală cu 8 B.

Dimensiune cache (KB)	Hit Rate Dimensiune bloc 1 B	Hit Rate Dimensiune bloc 2 B	Hit Rate Dimensiune bloc 4 B	Hit Rate Dimensiune bloc 8 B
8	0,6076	0,6093	0,6102	0,7570
16	0,6079	0,6096	0,6108	0,7578
32	0,6163	0,6181	0,6193	0,7651
64	0,6166	0,6184	0,6196	0,7660
128	0,6166	0,6184	0,6196	0,7660
256	0,6166	0,6184	0,6196	0,7660
512	0,6166	0,6184	0,6196	0,7660
1024	0,6166	0,6184	0,6196	0,7660

Tabelul 6.7.

În continuare vom reprezenta grafic, în fig. 6.9., Hit Rate versus dimensiunea blocului din cache, pentru simulările din tabelul 6.7. În acest grafic se observă că, cu cât dimensiunea blocului din cache este mai mare, cu atât avem un Hit Rate mai mare. Reprezentarea acestor grafice este realizată în Matlab.




Fig. 6.9.

În fig. 6.10. vom reprezenta grafic, Hit Rate versus dimensiunea cache-ului, pentru simulările din tabelul 6.7. În acest grafic se poate observa că dacă dimensiunea blocului din cache este mai mare atunci avem un Hit Rate mai mare.




Fig. 6.10.

Exemplul 5.

Verificăm în cadrul acestui exemplu influența mapării cache-ului cu ajutorul simulatorului CACHE, astfel alegem pentru această simulare următorii parametri: dimensiunea memoriei principale 1024 KB, un singur nivel de cache, mapare directă, algoritim de înlocuire - LFU, politică de scriere - write through, fișier trace - wave.prg. Pentru toate simulările care sunt prezentate în cadrul acestui exemplu avem aceeași dimensiune, de 8 KB a cache-ului. După efectuarea simulărilor, vom obține Hit Rate-urile, pe care le vom sintetiza în tabelul 6.8. Pe a doua coloană a acestuia, se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării directe, în a treia coloană, se prezintă Hit Rate-ul obținut în urma simulărilor, în cazul mapării set-asociative pe 2 căi, iar în a patra coloană, se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării complet-asociative.

În fig. 6.11. vom reprezenta grafic Hit Rate versus dimensiunea blocului din cache, pentru mapările din tabelul 6.8. În acest grafic se poate observa că se obține un Hit Rate mai bun pentru maparea complet asociativă decât Hit Rate-ul obținut pentru maparea directă.

Dimensiune bloc (B)	Hit Rate Mapare directă	Hit Rate Mapare set-asociativă pe 2 căi	Hit Rate Mapare complet-asociativă
1	0,6076	0,6155	0,6166
2	0,6093	0,6172	0,6184
4	0,6102	0,6184	0,6196
8	0,7570	0,7642	0,7660

Tabelul 6.8.




Fig. 6.11.

Exemplul 6.

Considerăm următorii parametri de simulare: dimensiunea memoriei principale 1024 KB, un singur nivel de cache, mapare directă, algoritm de înlocuire - LFU, politică de scriere - write through, fișierul trace - swim.prg (trace-ul swim.prg are în total un număr de 20001 accese la memorie).

Pentru toate simulările care sunt prezentate în cadrul acestui exemplu avem aceeași dimensiune, de 8 KB a cache-ului. După efectuarea simulărilor cu ajutorul mediului CACHE, pentru un cache cu mapare directă, vom obține Hit Rate și Miss Rate.

În tabelul 6.9 am prezentat sintetizat simulările pe care le-am realizat. Pe a doua coloană a acestuia, se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării directe, în a treia coloană, se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării set-asociative pe 2 căi, iar în final, în a patra coloană, se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării complet-asociative.

Dimensiune bloc (B)	Hit Rate Mapare directă	Hit Rate Mapare set-asociativă pe 2 căi	Hit Rate Mapare complet-asociativă
1	0,5753	0,5814	0.6315
2	0,5770	0,5836	0.6351
4	0,5767	0,5787	0.6360
8	0,7469	0,7783	0.7895

Tabelul 6.9.

În fig. 6.12. vom reprezenta grafic Hit Rate versus dimensiunea blocului din cache. pentru mapările din tabelul 6.9. În acest grafic se poate observa că se obține un Hit Rate mai bun pentru maparea complet asociativă decât Hit Rate-ul obținut pentru maparea directă. De asemenea, se poate observa că Hit Rate-ul obținut pentru maparea set - asociativă pe 2 căi este aproape identic cu Hit Rate-ul obținut pentru maparea directă.




Fig. 6.12.

Exemplul 7.

În acest exemplu am considerat următorii parametri: dimensiunea memoriei principale 1024 KB, un singur nivel de cache, mapare directă, algoritm de înlocuire - LFU, politică de scriere - write through, fișier trace - mdljd.prg (traces-ul mdljd.prg are în total un număr de 20001 accese la memorie). Pentru toate simulările care sunt prezentate în cadrul acestui exemplu avem aceeași dimensiune, de 8 KB a cache-ului. După efectuarea simulărilor, cu ajutorul mediului CACHE, vom obține Hit Rate-urile din tabelul 6.10. În acest tabel pe a doua coloană se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării directe, în a treia coloană se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării set-asociative pe 2 căi, iar în a patra coloană, se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării complet-asociative.

Dimensi-une bloc (B)	Hit Rate Mapare directă	Hit Rate Mapare set-asociativă pe 2 căi	Hit Rate Mapare complet-asociativă
1	0,6807	0,7178	0,7299
2	0,6943	0,7304	0,7322
4	0,7024	0,7385	0,7396
8	0,8127	0,8310	0,8367

Tabelul 6.10.

În fig. 6.13. vom reprezenta grafic Hit Rate versus dimensiunea blocului din cache pentru mapările din tabelul 6.10. În acest grafic se poate observa că se obține un Hit Rate mai bun pentru maparea complet asociativă decât Hit Rate-ul obținut pentru maparea directă. De asemenea, se poate observa că Hit Rate-ul obținut pentru maparea set-asociativă pe 2 căi este aproape identic cu Hit Rate-ul obținut pentru maparea complet asociativă.




Fig. 6.13.

Exemplul 8.

Parametrii aleși pentru această simulare sunt următorii: dimensiunea memoriei principale 1024 KB, un singur nivel de cache, mapare directă, algoritm de înlocuire - LFU, politică de scriere - write through, fișier trace - ear.prg (trace-ul ear.prg are în total un număr de 5309 accesuri la memorie). Pentru toate simulările care sunt prezentate în cadrul acestui exemplu avem aceeași dimensiune, de 8 KB a cache-ului. După efectuarea simulărilor cu ajutorul mediului CACHE, pentru un cache cu mapare directă, vom obține Hit Rate-urile din tabelul 6.11. În acest tabel, pe a doua coloană, se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării directe, în a treia coloană, se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării set-asociative pe 2 căi, iar în a patra coloană, se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării complet-asociative.

Dimensiune bloc (B)	Hit Rate Mapare directă	Hit Rate Mapare set-asociativă pe 2 căi	Hit Rate Mapare complet-asociativă
1	0,7447	0,7666	0,7668
2	0,7534	0,7850	0,7852
4	0,7632	0,7950	0,7952
8	0,8592	0,8828	0,8834

Tabelul 6.11.

În fig. 6.14. vom reprezenta grafic Hit Rate versus dimensiunea blocului din cache pentru mapările din tabelul 6.11. În acest grafic, se poate observa că se obține un Hit Rate mai bun pentru maparea complet asociativă decât Hit Rate-ul obținut pentru maparea directă. De asemenea, se poate observa că Hit Rate-ul obținut pentru maparea set-asociativă pe 2 căi este aproape identic cu Hit Rate-ul obținut pentru maparea complet asociativă.




Fig. 6.14.

Exemplul 9.

Simularea din acest exemplu are următorii parametri: dimensiunea memoriei principale 1024 KB, un singur nivel de cache, mapare directă, algoritm de înlocuire - LFU, politică de scriere - write through, fișier trace - hydro.prg (traces-ul hydro.prg are în total un număr de 5309 accese la memorie). Pentru toate simulările care sunt prezentate în cadrul acestui exemplu avem aceeași dimensiune, de 8 KB a cache-ului. După efectuarea simulărilor cu ajutorul mediului CACHE, pentru un

cache cu mapare directă, vom obține Hit Rate-urile din tabelul 6.12. În acesta, pe a doua coloană, se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării directe, în a treia coloană, se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării set-asociative pe 2 căi, iar în a patra coloană, se prezintă Hit Rate-ul obținut în urma simulărilor în cazul mapării complet-asociative.

Dimensiune bloc (B)	Hit Rate Mapare directă	Hit Rate Mapare set-asociativă pe 2 căi	Hit Rate Mapare complet - asociativă
1	0,5441	0,5660	0,5671
2	0,5465	0,5682	0,5695
4	0,5484	0,5669	0,5714
8	0,7401	0,7546	0,7589

Tabelul 6.12.

În fig. 6.15. vom reprezenta grafic Hit Rate versus dimensiunea blocului din cache, pentru mapările din tabelul 6.12. În acest grafic se poate observa că se obține un Hit Rate mai bun pentru maparea complet asociativă decât Hit Rate-ul obținut pentru maparea directă.




Fig. 6.15.

De asemenea se poate observa că Hit Rate-ul obținut pentru maparea set-asociativă pe 2 căi este aproape identic cu Hit Rate-ul obținut pentru maparea complet asociativă.

6.2.2. Mediul de simulare anterior simulatorului CDLR SPEC 2000

Intrările programului nostru sunt: N (numărul de niveluri), $MTTF_L$ - timpul mediu până la defectare pe nivelul L, delay_L , n (numărul de pași de simulare). Ieșirea programului este mărimea CDLR.

Pentru a putea genera timpii de cădere aleatori pe fiecare nivel considerăm o distribuție exponențială a timpilor de cădere conform cu următoarea funcție cumulativă de distribuție:

$$F_L = 1 - e^{-\lambda_L t} \quad (6.16)$$

unde: $\lambda_L = 1 / MTTF_L$ reprezintă rata de defectare a nivelului L.

Pentru a obține un timp de cădere aleator pentru nivelul L (t_L), începând cu variabila u, variabilă ce are valori aleatoare cuprinse în intervalul [0,1], putem scrie:

$$u = 1 - e^{-\lambda_L \cdot t_L}$$

$$t_L = \frac{1}{\lambda_L} \cdot \ln \frac{1}{1-u} \quad (6.17)$$

Pentru calculul mărimii CDLR în pasul i vom folosi următoarea formulă de calcul:

$$CDLR_i = \frac{\bar{Z}_1 + \bar{Z}_2 + \dots + \bar{Z}_i}{i} \quad (6.18)$$

unde: - i este pasul simulării din tabelul 6.13., iar Z_i este 1 dacă avem succes și 0 în caz contrar.

Am considerat în cadrul programului de simulare un număr n = 5000 pași de simulare.

Rezultatele comparative între mărimea CDLR, obținută prin modelul matematic (CDLR analitic) și mărimea CDLR obținută prin simulare (CDLR simulat), pentru trei cazuri ce sunt prezentate în tabelul 6.14. Eroarea relativă ϵ , se calculează cu formula 6.19. și este egală cu raportul dintre valoarea absolută a diferenței între CDLR-ul analitic și CDLR-ul simulat, și CDLR-ul analitic.

118 Rezultatele experimentale obținute prin intermediul simulatorului CDLR SPEC 2000 - 6

Rezultatele parțiale pentru câteva simulări sunt date în tabelul 6.13 [NoGN05].

Pasul Nr.	t1	Succes t1 < 2	t2	Succes t2 < 300	t3	Succes t3 < 86400	t4	Succes t4 < 1576800000	CDLR [%]
1	3897025	1	23343054	1	38065129	1	33426393219557040000	1	0.000000000
2	20416098	1	67086060	1	41379366	1	2551845032950944200	1	0.000000000
3	11919781	1	1629043	1	25024637	1	28605754501451772000	1	0.000000000
4	35517632	1	11275845	1	5650021	1	1015449857261560800	1	0.000000000
5	18596521	1	137420722	1	105440484	1	6093782094171732000	1	0.000000000
.....									
2612	28085836	1	200	0	21943970	x	1740184782032714500	x	0.038284839
3826	6760802	1	8562634	1	46211	0	397452068417875520	x	0.052273915
3881	18739564	1	3225363	1	76263	0	11808395109897003000	x	0.077299665
3978	14109592	1	408178	1	43900	0	12513132994014900000	x	0.100553042
4733	17793714	1	16958944	1	78575	0	15732256004728312000	x	0.105641242
4919	60183794	1	65691306	1	23102	0	3165487150413436900	x	0.121976011
.....									
4999	2845723	1	23453231	1	143679403	1	15015473684324770000	1	0.120024005
5000	22188127	1	32012677	1	31884861	1	45659748193829200000	1	0.120000000

Tabelul 6.13.

$$\varepsilon = \frac{|CDLR_{analitic} - CDLR_{simulat}|}{CDLR_{analitic}} \quad (6.19)$$

NIVELURI	NIVEL	MTTF [s]	DELAY NIVEL[s]	CDLR analitic[%]	CDLR simulat[%]	Epsilon[%]
.....						
5	25920000		2	0.21462231	0.20683682	3.62753111
	50457600		300			
	75686400		86400			
	100012100		100000			
	9223372036854775800		1576800000			
.....						
4	25920		2	11.46819529	11.08006408	3.38441401
	504576		300			
	756864		86400			
	92233720368547758		1576800000			
.....						
4	25920000		2	0.11474915	0.11858830	3.34568939
	50457600		300			
	75686400		86400			
	9223372036854775800		1576800000			
.....						

Tabelul 6.14.

Se poate observa că eroarea relativă are valori sub 4% (practic are valori între 3.34% și 3.62%).

6.2.3. Exemplu

Considerăm în acest exemplu o ierarhie de memorii cu patru niveluri. Pentru datele din tabelul 6.14. am calculat atât MTTDL-ul cât și CDLR-ul. MTTDL-ul întregii ierarhii nu este afectat de politica de transfer între niveluri.

Nivel	MTTF	Delay Întârzierea
1. Cache	10 luni	2 secunde
2. Memorie	1.6 ani	5 minute
3. Disc	2.4 ani	1 zi
4. Banda	50 ani	∞
MTTDL=5.3 luni DLR=0.001163		

Tabelul 6.15.

Pentru politica de scriere aleasă, delayed-write, CDLR-ul global rezultat este de 0,1163%, care este de aproximativ 10 ore de date pierdute pe an. Este interesantă observația că, crescând fiabilitatea unui nivel, putem lăsa datele să stea mai mult timp pe acel nivel, menținând același CDLR global.

6.3. CONCLUZII

În acest capitol am ales un cod corector SEC-DED, Hsiao, pe care l-am aplicat ulterior atât pentru detecția cât și pentru corecția erorilor din cadrul cache-ului și din cadrul memoriei principale. Am implementat acest cod la memoria principală DRAM și la memoria cache TAG, folosind un cod Hsiao (13,8,5). Am determinat pentru aceste memorii, overhead-ul pe partea de date și overhead-ul datorat circuitelor suplimentare pentru corecția erorii.

Am implementat un cod Hsiao (39,32,7), la memoria cache RAM și am determinat overhead-ul atât pe partea de date, cât și overhead-ul datorat circuitelor suplimentare pentru corecția erorii. De asemenea, am implementat codul corector pentru memoria cache RAM, cu ajutorul circuitelor programabile FPGA Xilinx din

seria XC4000, pentru a putea determina overhead-ul datorat circuitelor suplimentare pentru corecția erorii.

Am analizat prin intermediul unor tabele și grafice aceste implementări și am ajuns la concluzia că, cu cât crește numărul de biți utili ai codului cu atât scade overhead-ul pe partea de date. Am prezentat prin grafice și tabele rezultate experimentale obținute cu ajutorul mediilor de evaluare.

7. CONCLUZII

7.1. CONCLUZII

Obiectivul urmărit în această teză de doctorat este încercarea autorului de a contribui la dezvoltarea și la eficientizarea metodelor de creștere a dependabilității la ierarhii de memorii. Punctul de plecare a acestei teze a fost dezvoltarea stadiului memoriilor cache prin creșterea dependabilității și a fiabilității acestor memorii. Lucrarea este structurată pe șapte capitole ce au următorul conținut:

Capitolul 1: *„Asupra stadiului actual al configurațiilor de cache-uri”* cuprinde stadiile actuale ale cunoașterii în domeniul cache-urilor, locul treptei cache într-o ierarhie de memorii, arhitectura generală a cache-urilor, configurații și exemple de cache-uri, problemele cache-urilor și perturbarea acestora prin defectare, unde sunt tratate: problema mapării adreselor, problema replasării, problema scrierii. Tot aici se realizează analiza unor soluții existente de cache-uri cu capabilități de îmbunătățire a dependabilității, unde se prezintă toleranța la defectare prin redimensionarea cache-ului.

Capitolul 2: *„Analiza defectelor care pot afecta cache-urile”* tratează defectele la nivelul celulei SRAM și la nivelul legăturilor dintre celulele SRAM. Analiza tipurilor de defecte prezintă defecte generale ale memoriilor, defecte permanente, defecte intermitente, defecte tranzitorii, defecte specifice ale cache-urilor. Putem spune că nu am făcut o prezentare exhaustivă, rezumându-ne la defectele specifice ale cache-urilor, defecte care sunt acoperite de codurile corectoare și detectoare de erori care s-au folosit ulterior.

Capitolul 3: *„Configurarea structurii unui cache tipic urmărind stabilirea locului de introducere a elementelor de redundanță menite creșterii dependabilității”*. În acest capitol se tratează interfațarea cache-ului cu celelalte trepte ale unei ierarhii de memorii, se realizează detalierea constructivă a unui cache, sincronizarea funcțională a treptei cache și se determină locul de introducere a elementelor redundante care asigură creșterea dependabilității. S-a realizat un exercițiu de proiectare a unui cache în vederea stabilirii locului de introducere a redundanței, acesta cuprinzând interfața cache-ului cu alte blocuri ale configurației de calcul. Proiectarea este realizată printr-o metodă ordonată pe pași. Se aplică

metoda pe un exemplu concret de proiectare care conține inclusiv interconectarea cache-ului cu memoria principală, în vederea stabilirii locului de introducere a redundanței în ierarhia de memorii.

Capitolul 4: „*Analiza metricilor de performanță și fiabilitate la cache-uri*”. În acest capitol se realizează analiza metricilor de performanță și fiabilitate, se propune un nou indicator de evaluare a dependibilității și se prezintă metode de îmbunătățire a performanței cache-urilor și afectarea lor prin CDLR.

Capitolul 5: „*Mediul de experimentare reprezentat de simulatorul de cache*”. Acest capitol prezintă mediul experimental CACHE și mediul de evaluare CDLR SPEC 2000, obiectivele de construcție ale simulatorului și detalii constructive ale acestora.

Capitolul 6: „*Rezultate experimentale obținute prin intermediul simulatorului CDLR SPEC 2000*” . În acest capitol se realizează implementarea cu circuite programabile FPGA Xilinx a unui cod SEC-DED și se evaluează indicii de fiabilitate. Sunt prezentate structuri de cache cu facilități de detecție și corecție pe baza proprietăților favorabile ale codului Hsiao, se face alegerea acestui cod, care se va aplica ulterior atât pentru detecția și corecția erorilor din cadrul cache-ului, cât și pentru detecția și corecția erorilor din cadrul memoriei principale. Se realizează implementarea codului Hsiao la memoria principală DRAM și se determină overhead-ului rezultat. Se implementează codul Hsiao la memoria cache TAG, și se determină overhead-ul pe partea de TAG. De asemenea, este implementat codul Hsiao la memoria cache RAM, și este determinat overhead-ul. Se implementează codul corector pentru o memorie cache RAM, cu ajutorul circuitelor programabile FPGA Xilinx și se determină overhead-ul datorat circuitelor suplimentare pentru corecția erorii. Tot aici sunt prezentate rezultatele experimentale ale aplicării acestor medii, prin grafice și tabele.

Capitolul 7: „*Concluzii*”. În acest capitol se prezintă concluziile și contribuțiile personale.

7.2. CONTRIBUȚII PERSONALE

În cadrul tezei de doctorat intitulată „***Cercetări ale eficienței metodelor de creștere a dependibilității la treapta cache a unei ierarhii de memorii***” au fost urmărite și realizate următoarele deziderate care sunt totodată contribuții ale lucrării:

1. Elaborarea unui studiu privind stadiul actual în domeniul cache-urilor;

2. Întocmirea unei clasificări a defectelor la nivelul celulei SRAM și la nivelul legăturilor dintre celulele SRAM;
3. În cadrul studiului metricilor de fiabilitate o altă contribuție este introducerea mărimii CLDR (Cache Data Loss Rate);
4. Elaborarea unei metode de proiectare ordonată pe etape a unui cache;
5. Stabilirea locului de introducere a redundanței în cadrul unui cache;
6. Alegerea codului corector Hsiao (SEC-DED), care va fi aplicat ulterior atât pentru detecția și corecția erorilor din cadrul cache-ului cât și pentru detecția și corecția erorilor din cadrul memoriei principale;
7. Implementarea codului Hsiao la memoria principală DRAM, la memoria cache TAG, la cache RAM și determinarea overhead-ului pe partea de date pentru aceste memorii;
8. Implementarea codului corector pentru memoria cache RAM, cu ajutorul circuitelor programabile FPGA Xilinx și determinarea overhead-ului datorat circuitelor suplimentare pentru corecția erorii;
9. Implementarea mediului CACHE și simularea cu acesta a funcționării unei ierarhii de memorie;
10. Implementarea mediului CDLR SPEC 2000 și simularea cu acesta a funcționării unei ierarhii de memorie, precum și calculul mărimii CDLR;

O parte din preocupările actuale sunt axate pe creșterea disponibilității și în acest sens a fost prezentată o soluție general aplicată. De asemenea au fost discutate și câteva soluții care duc la creșterea disponibilității prin toleranța la defecte.

Din acest studiu a reieșit că cercetările încă continuă, deoarece aceste cache-uri care au atribute de creșterea disponibilității prin toleranță la defecte sunt de actualitate și pot fi aplicabile, o astfel de metodă putând fi aplicarea unui cod corector asupra unui cache.

LISTA LUCRĂRILOR

A. Lucrări reprezentative:

1. **Ovidiu Novac**, Mihaela Novac, - *Comparative study of cache memory performance improvement*, International Conference on Engineering of Modern Electric Systems, EMES'99, Felix-Spa, România, pp.127 - 130, ISSN-1223 - 2106, 27 - 29 Mai 1999.

2. **Ovidiu Novac**, Mihaela Novac, - *Aspects regarding the improvement of cache memory performance*, International Conference on Engineering of Modern Electric Systems, EMES'01, Universitatea Oradea, România, pp. 153 - 156, ISSN - 1223-2106, Mai 2001.

3. **Ovidiu Novac**, Mihaela Novac, - *Aspecte privind capacitatea de testare a sistemelor de memorii*, Analele Universității din Oradea, Fascicola Colegiului Tehnic, Economic și de Admin., Oradea, pp. 73 - 76, 2001.

4. **Ovidiu Novac**, Mihaela Novac, - *Aspects regarding cache memory simulators*, International Conference on Renewable Sources and Environmental ElectroTehnologies RSEE 2002, România, Universitatea Oradea, pp. 199 - 203, ISSN 1223 - 2106, 2002.

5. Ștefan Vari Kakas, **Ovidiu Novac**, - *Cache modeling and performance comparison by simulations*, 7' th International Conference on Engineering of Modern Electric Systems, EMES'03, Universitatea Oradea, România, pg. 199 - 203, ISSN 1223 - 2106, 29 - 31 Mai, 2003.

6. **Ovidiu Novac**, Ștefan Vari Kakas, Otto Poszet, Mihaela Novac, *Aspects regarding the EVASMP work environment*, International Conference on Renewable Sources and Environmental ElectroTehnologies RSEE 2004, România, Universitatea Oradea pp 173 - 175, ISSN 1223 - 2106, 2004.

7. Otto Poszet, Iosif Ignat, Ștefan Vari Kakas, **Ovidiu Novac**, - *Methods for cyclic codes decodification*, International Conference on Renewable Sources and Environmental ElectroTehnologies RSEE 2004, România, Universitatea din Oradea, pp. 61 - 65, ISSN 1223 - 2106, 2004.

8. Otto Poszet, Ștefan Vari Kakas, **Ovidiu Novac**, Horatiu Drăgan, Iosif Ignat, - *Efficiency Of Identification Protocols in Electronic Payment System*, International Conference on Engineering of Modern Electric Systems, EMES'05, University of Oradea, România, pg. 118 - 121, ISSN 1223 - 2106, 2005.

9. Ștefan Vari Kakas, **Ovidiu Novac**, Otto Poszet, Mihaela Novac, *Reliability Considerations in Memory Hierarchies*, International Conference on Engineering of Modern Electric Systems, EMES'05, University of Oradea, România, pp. 149 - 152, ISSN 1223 - 2106, 2005.

10. **Ovidiu Novac**, Mircea Gordan, Mihaela Novac, - *Data Loss Rate versus Mean Time To Failure in Memory Hierarchies*, International Conferences on Computer, Information, and Systems Sciences, and Engineering (CIS²E 05), University Bridgeport USA., pp. 305 - 307, Published by Springer, ISBN 1 - 4020 - 5262 - 6, December 10 - 20, 2005.

11. **Ovidiu Novac**, Ștefan Vari Kakas, Otto Poszet, Mihaela Novac, *Consideration about single error correction and double error detection in a memory hierarchy*, International Conference on Renewable Sources and Environmental ElectroTehnologies, RSEE 2006, România, Universitatea Oradea, pp 32 - 34, ISSN 1841 - 7221, 2006.

12. Otto Poszet, Ștefan Vari Kakas, **Ovidiu Novac**, Iosif Ignat, - *Fault Tolerant Protocols Used in Electronic Payment System*, International Conference on Renewable Sources and Environmental ElectroTehnologies, RSEE 2006, România, Universitatea Oradea, pp 39 - 42, ISSN 1841 - 7221, 2006.

13. **Ovidiu Novac**, Mihaela Novac, - *Teoretical and experimental study regarding the simulation of a memory hierarchy*, EPE, Buletinul Institutului Politehnic Iași, Tomul LII (LVI), fasc. 5, Electrotehnică, Energetică, Electronică, pp. 915 - 920, ISSN 1223 - 8139, 2006.

14. **Ovidiu Novac**, Mircea Vlăduțiu, Ștefan Vari Kakas, Mihaela Novac, Mircea Gordan, *A Comparative Study Regarding a Memory Hierarchy with the DLR SPEC 2000 Simulator*, International Conferences on Computer, Information, and Systems Sciences, and Engineering (CIS²E 06), University Bridgeport USA, pp.369-372, Published by Springer, ISBN 978 - 1 - 4020-6267 - 4, December 10 - 20, 2006.

15. **Ovidiu Novac**, Ștefan Vari Kakas, Otto Poszet, Mihaela Novac, - *Aspects Regarding the use of Error Detecting and Error Correcting Codes in Cache Memories*, International Conference on Engineering of Modern Electric Systems, EMES'07, University of Oradea, România, pg. 72 - 74, ISSN 1223-2106, 2007.

16. Otto Poszet, Ștefan Vari Kakas, **Ovidiu Novac**, - *Performance assessment of an Electronic Payment system by simulation*, International Conference on Engineering of Modern Electric Systems, EMES'07, University of Oradea, România, pg. 100 – 106, ISSN 1223-2106, 2007.

17. Otto Poszet , **Ovidiu Novac**, Ștefan Vari Kakas, - *Analysis of an electronic Payment System Using Simulation*, Proceedings of the 8th International Symposium of Hungarian Researchers on Computational Intelligence and Informatics, CINTI 2007, Budapest, Hungary, ISBN 978-963-7154-65-2,15-17 November, 2007.

18. **Ovidiu Novac**, Mircea Vlăduțiu, Ștefan Vari Kakas, Ioan Francisc Hathazi, Mihaela Novac, - *Aspects Regarding the use of SEC-DED Codes to the Cache Level of a Memory Hierarchy*, AIKED-Knowledge Engineering, ISI Books, Cambridge (UK), (Lucrare acceptată spre publicare) , 20-22 February, 2008.

REFERINȚE BIBLIOGRAFICE

- [AdCo96] R.D. Adams and E.S. Cooley, "Analysis of a Deceptive Destructive Read Memory Fault Model and Recommended Testing", In Proc. IEEE North Atlantic Test Workshop, 1996.
- [AgPu93] A. Agarwal and S. D.Pudar, "Column-Associative Caches: a Technique for Reducing the Miss Rate of Direct-Mapped Caches", Int'l Symp. on Computer Architecture, pp. 179 - 190, 1993.
- [APMD05] A. Agarwal, B. C. Paul, H. Mahmoodi, A. Datta and K. Roy - "A Process-Tolerant Cache Architecture for Improved Yield in Nanoscale Technologies", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 13, No. 1, pp. 27 - 38, January 2005.
- [AMZE04] G. Asadi, S. G. Miremadi, H. R. Zarandi, A. R. Ejlali, "Evaluation of Fault-Tolerant Designs Implemented on SRAM-based FPGAs", Proceedings IEEE/IFIP Pacific Rim International Symposium on Dependable Computing, French, pp. 327 - 333, 2004.
- [ALRL04] A. Avizienis, J.-C. Laprie, B. Randell, C. Landwehr, "Basic Concepts and Taxonomy of Dependable and Secure Computing", IEEE Transactions on Dependable and Secure Computing, Vol.1, No.1, pp 11 - 33, January-March 2004.
- [BYUC01] Brigham Young University: BYU Cache Simulator. <http://tds.cs.byu.edu>, 2001.
- [CaGr96] B. Calder, D. Grunwald, "Predictive Sequential Associative Cache", Proceedings of 2nd Int'l Symposium. High Performance Computer Architecture, pp. 244 - 253, 1996.
- [CRST06] J. Chang, Șt. Rusu, J. Shoemaker, S. Tam, M. Huang, M. Haque, et al., "A 130-nm Trimble-Vt 9-MB Third-Level On-Die Cache for the 1.7-GHz Itanium 2 Processor", Journal on Solid State Circuits, vol. 40, no. 1, pp. 195 - 203, 2006.
- [ChLo99] P. M. Chen, D. E. Lowell „Reliability Hierarchies”, Workshop in Operating Systems, 1999.

- [ChCh01] H. Chen, J. Chiang, "Design of an Adjustable-way Set-Associative Cache", *Proceedings Pacific Rim Communications, Computers and signal Processing*, pp. 315 - 318, 2001.
- [De94] K. De et al., "RSYN: A system for automated synthesis of reliable multilevel circuits", *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, vol. 2, pp. 186 - 195, June 1994.
- [FaHi93] A. Faridpour, M. Hill, "Performance Implications of Tolerating Cache Faults", *IEEE Transactions on Computers*, Vol. 42, No. 3, pp 257 - 267, 1993.
- [FaOS03] A. A. Farooqui, V. G. Oklobdzija, S. M. Sait, "Area-Time Optimal Adder with Relative Placement Generator", *Proceedings of International Symposium on Circuits and Systems*, Vol. 5, pp. 141 - 144, 2003.
- [GAMC02] P. Gil, J. Arlat, H. Madeira, Y. Crouzet, T. Jarboui, K. Kanoun, T. Marteau, J. Durães, M. Vieira, D. Gil, J.-C. Baraza, J. Gracia, "Fault Representativeness", Dependability Benchmarking, IST-2000-2542, LAAS-CNRS (France) and Partners, 2002.
- [GoAl00] Ad J. van de Goor, Zaid Al-Ars, "Functional Memory Faults: A Formal Notation and a Taxonomy", *Proceedings IEEE International Test Conference*, 2000.
- [Goor98] Ad J. van de Goor, "Testing Semiconductor Memories, Theory and Practice", ComTex Publishing, Gouda, The Netherlands, 1998.
- [HePa96] J. L. Hennessy, D. A. Patterson, "Computer Architecture. A Quantitative Approach", 2nd Edition, San Mateo, Morgan-Kaufmann Publishing Co., 1996.
- [HePa03] J. L. Hennessy, D. A. Patterson, "Computer Architecture. A Quantitative Approach", 3rd Edition, San Mateo, CA, Morgan-Kaufmann Publishing Co., 2003.
- [Hori97] M. Horiguchi, "Redundancy techniques for high-density DRAMS", *Proceedings of 2nd Annual IEEE International Conference Systems Silicon*, pp. 22 - 29, October, 1997.
- [Hung06] L. D. Hung, "Soft Error Tolerant Cache Architectures", PhD Thesis, Department of Information Science and Technology, University of Tokyo, December 2006.
- [Imai90] H. Imai, "Essentials of Error-Control Coding Techniques" Academic Press, San Diego, 1990.
- [Inte06] <http://intel.com/design/Pentium4/specupdt/249199.htm>, 2006
- [JhWa93] N. K. Jha, S.-J. Wang, "Design and synthesis of self-checking VLSI circuits", *IEEE Transaction on Computer-Aided Design*, vol. 12, pp. 878 - 887, June 1993.

- [KaGh97] M. B. Kamble, K. Ghose, "Energy-Efficiency of VLSI Cache: A Comparative Study". *Proceedings of IEEE 10th International. Conference on VLSI Design*, pp. 261-267, 1997.
- [Kess89] R. R. Kessler, et al., "Inexpensive Implementations of Associativity", *Proceedings of International Symposium Computer Architecture*, pp. 131 - 139 , 1989.
- [KiSo99] S. Kim, A. Somani, "Area Efficient Architectures for Information Integrity Checking in the Cache Memories", *Proceedings of International Symposium Computer Architecture*, pp. 246 - 256, 1999.
- [LaWe95] C.-S. Lai, C.-L. Wey, "SOLiT: an automated system for synthesizing reliable sequential circuits with multilevel logic implementation", *IEEE Proc.-Comput. Digit. Tech.*, vol. 142, pp. 49 - 54, January 1995.
- [LeLK00] J. H. Lee, J. S. Lee, S. D. Kim, "A New Cache Architecture based on Temporal and Spatial Locality", *Journal of Systems Architecture*, Vol. 46 , pp. 1452 - 1467, 2000
- [MaMJ99] G. E. Mang, I. Mang , R. Țirtea, „Proiectarea logică cu FPGA”, *Editura Universității din Oradea*, 1999.
- [MaȚi00] G. E. Mang, R. Țirtea, „Proiectarea logică în VHDL. Aplicații practice”, *Editura Universității din Oradea*, 2000.
- [MiMi03] A. Milenkovic, M. Milenkovic, "Exploiting Streams in Instruction and Data Address Trace Compression", *Electrical and Computer Engineering Department*, University of Alabama, 2003.
- [MeFR97] C. Metra, M. Favalli, and B. Ricco, "Highly Testable and Compact Single Output Comparator", In *Proc. of IEEE VLSI Test Symp.*, pages 210 – 215, 1997.
- [NiOR97] D. Niggemeyer, J. Otterstedt, M. Redeker, "A Defect-Tolerant DRAM employing a Hierarchical Redundancy Scheme, Built-In Self-Test and Self-Reconfiguration", *IEEE International Workshop on Memory Technology, Design, and Testing*, San Jose, pp. 33 - 40, 1997.
- [NHKK99] S. Nakahara, K. Higeta, M. Kohno, T. Kawamura, K. Kakitani , "Built-in-self-test for GHz Embedded SRAMS Using Flexible Pattern Generator And New Repair Algorithm", In *Proceedings of International Test Conference*, pp. 301 - 310, 1999.
- [NoON96] P. Nordholz, J. Otterstedt, D. Niggemeyer, "A Defect-Tolerant Word-Oriented Static RAM with Built-In Self-Test and Self-Reconfiguration", *Innovative Systems in Silicon (ISIS)*, pp. 124 -132, October 1996.

- [NoNo99] **O. Novac**, Mihaela Novac, "Comparative study of cache memory performance improvement", 5'th International Conference on Engineering of Modern Electric Systems, EMES'99, pp. 127-130, Felix-Spa, România, pp.127 - 130, ISSN-1223-2106, 27-29 Mai, 1999.
- [NoNo01] **O. Novac**, Mihaela Novac, "Aspects regarding the improvement of cache memory performance", International Conference on Engineering of Modern Electric Systems, EMES'01, pp. 153 - 156, University of Oradea, ISSN-1223 - 2106, Mai, 2001.
- [NovN01] **O. Novac**, Mihaela Novac, „Aspecte privind capacitatea de testare a sistemelor de memorii”, Analele Universității din Oradea, Fascicola Colegiului Tehnic, Economic și Administrativ, pp. 73 - 76, 2001.
- [NoNo02] **O. Novac**, Mihaela Novac, „Aspects regarding cache memory simulators”, International Conference on Renewable Sources and Environmental Electro-Technologies, RSEE 2002, pp. 199 - 203, University of Oradea, 2002.
- [NoGN05] **O. Novac**, M. Gordan, Mihaela Novac, "Data Loss Rate versus Mean Time To Failure in Memory Hierarchies", International Conferences on Computer, Information, and Systems Sciences, and Engineering (CIS²E 05), University of Bridgeport, USA, ISBN 1 - 4020 - 5262 - 6, December 10 - 20, 2005.
- [NVPN06] **O. Novac**, Șt. Vari Kakas, O. Poszet, Mihaela Novac, "Consideration about single error correction and double error detection in a memory hierarchy", International Conference on Renewable Sources and Environmental Electro-Technologies RSEE 2006, pp. 32 - 34, University of Oradea, 2006.
- [NoNP06] **O. Novac**, Mihaela Novac, V. Pașca, "Theoretical and experimental study regarding the simulation of a memory hierarchy, EPE, Buletinul Institutului Politehnic Iași, Tomul LII (LVI), fascicola 5B, Electrotehnică, Energetică, Electronică, pp. 915 - 920, 2006.
- [NVVN06] **O. Novac**, M. Vlăduțiu, Șt. Vari Kakas, Mihaela Novac, M. Gordan, "A Comparative study Regarding a Memory Hierarchy with the CDLR SPEC 2000 Simulator", International Conferences on Computer, Information, and Systems Sciences, and Engineering (CIS²E 06), University of Bridgeport, USA, ISBN 978 - 1 - 4020 - 6267 - 4, December 2006.
- [NoVP07] **O. Novac**, Șt. Vari Kakas, O. Poszet, "Aspects Regarding the use of Error Detecting and Error Correcting Codes in Cache Memories", EMES'07, University of Oradea, ISSN 1223 - 2106, June 2007.
- [NVVH08] **O. Novac**, M. Vlăduțiu, Șt. Vari Kakas, I. F. Hathazi, Mihaela Novac, - Aspects Regarding the use of SEC-DED Codes to the Cache Level of a Memory

Hierarchy, AIKED-Knowledge Engineering, ISI Books, Cambridge (UK), (Lucrare acceptată spre publicare) , 20-22 February, 2008.

[OmRM03] M. Omaina, D. Rossi and C. Metra, "*High Speed and Highly Testable Parallel Two-Rail Code Checker*", *Proceedings IEEE International Test Conference*, 2003.

[Poll90] P. L. Howard, "*The Design Book: Techniques and Solutions for Digital Computer Systems*", *Prentice-Hall Inc.*, Englewood Cliffs, N. J. 1990.

[PIVN04] O. Poszet, I. Ignat, Șt. Vari Kakas, **O. Novac**, - *Methods for cyclic codes decodification*, International Conference on Renewable Sources and Environmental ElectroTehnologies RSEE 2004, România, Universitatea din Oradea, pp. 61 - 65, ISSN 1223 - 2106, 2004.

[PVND05] O. Poszet, Șt. Vari Kakas, **O. Novac**, H. Drăgan, I. Ignat, - *Efficiency Of Identification Protocols in Electronic Payment System*, International Conference on Engineering of Modern Electric Systems, EMES'05, University of Oradea, România, pg. 118 - 121, ISSN 1223 - 2106, 2005.

[PVNI06] O. Poszet, Șt. Vari Kakas, **O. Novac**, I. Ignat, - *Fault Tolerant Protocols Used in Electronic Payment System*, International Conference on Renewable Sources and Environmental ElectroTehnologies, RSEE 2006, România, Universitatea Oradea, pp 39 - 42, ISSN 1841 - 7221, 2006.

[PoVN07] O. Poszet, Șt. Vari Kakas, **O. Novac**, - *Performance assessment of an Electronic Payment system by simulation*, International Conference on Engineering of Modern Electric Systems, EMES'07, University of Oradea, România, pg. 100 - 106, ISSN 1223-2106, 2007.

[PoNV07] O. Poszet, **O. Novac**, Șt. Vari Kakas, - *Analysis of an electronic Payment System Using Simulation*, *Proceedings of the 8th International Symposium of Hungarian Researchers on Computational Intelligence and Informatics, CINTI 2007*, Budapest, Hungary, ISBN 978-963-7154-65-2, 15-17 November, 2007.

[RaAJ00] P. Ranganathan, S. Adve, N. P. Jouppi, "*Reconfigurable Caches and their Application to Media Processing*", *Proceedings International Symposium. Computer Architecture*, pp. 214-224, 2000.

[RaFu89] T.R.N. Rao, E. Fujiwara, "*Error-Control Coding for Computer Systems*", *Prentice-Hall Inc.*, Englewood Cliffs, N. J. 1989.

[Sezn93] A. Seznec, "*A Case for Two-Way Skewed-Associative Caches*", *Proceedings of International Symposium on Computer Architecture*, pp. 169 -178, 1993.

- [ShMc99] P. Shirvani, E. J. McCuskey, "PADded Cache: A New Fault-Tolerance Technique for Cache Memories", *Proceedings of 17th IEEE VLSI Test Symposium*, pp. 440 - 445, 1999.
- [Smit82] A. J. Smith, "Cache memories. *Computing Survey*", Vol. 14, No. 4, pp. 473 - 530, 1982.
- [SPEC92] Standard Performance Evaluation Corporation. SPEC'92 benchmarks, <http://www.spec.org/osg/news/articles/news96q1/access.html>.
- [SPEC00] Standard Performance Evaluation Corporation. SPEC CPU 2000 benchmarks, <http://www.specbench.org/osg/cpu2000>.
- [Swaz87] P. Swazey, "SRAM Organization, Control, and Speed, and Their Effect on Cache Memory Design", *Midcon/87*, pp. 434 - 437, 1987.
- [TeNF01] M. H. Tehranipour, Z. Navabi, S.M. Fakhraie, "An Efficient BIST Method For Testing of Embedded SRAMs", In *Proceedings IEEE International Symp. Circuits and Systems*, vol. 5, pp. 73 - 76, 2001.
- [VaNo03] Șt. Vari Kakas, **O. Novac**, "Cache modeling and performance comparison by simulations", *7' th International Conference on Engineering of Modern Electric Systems, EMES'03*, University of Oradea, pp. 199 - 203, 29-31 Mai, 2003.
- [VNPN05] Șt. Vari Kakas, **O. Novac**, O. Poszet, Mihaela Novac, "Reliability Considerations in Memory Hierarchies", *International Conference on Engineering of Modern Electric Systems, EMES'05*, University of Oradea, pp. 149 - 152, 2005.
- [VSMZ00] M. A. Vega-Rodríguez, J. M. Sánchez-Pérez, R. M. de la Montaña, F. A. Zarallo-Gallardo, "Simulation of Cache Memory Systems on Symmetric Multiprocessors with Educational Purposes", *Proceedings of the I International Congress in Quality and in Technical Education Innovation*, vol. III, pp. 47 - 59. Donostia-San Sebastián, Spain. 4-6 September 2000.
- [VeSG01] M. A. Vega-Rodríguez, J. M. Sánchez-Pérez, J. A. Gómez-Pulido, "An Educational Tool for Testing Caches on Symmetric Multiprocessors". *Microprocessors and Microsystems, Elsevier Science*, vol. 25, no. 4, pp. 187 - 194, June 2001.
- [WuMc95] Wm. A. Wulf and S. A. McKee, "Hitting the Memory Wall: Implications of the Obvious," vol. 23, no. 1, pp. 20 - 24, 1995.
- [ZaMS04] H. R. Zarandi, S. G. Miremadi, H. Sarbazi-Azad, "Fault Detection Enhancement in Cache Memories Using a High Performance Placement Algorithm", *Proceedings of the 10th IEEE International On-Line Testing Symposium (IOLTS'04)*, 2004.

[ZaMi04] H. R. Zarandi, S. G. Miremadi, "A Highly Fault Detectable Cache Architecture for Dependable Computing", M. Heisel et al. (Eds.), *SAFECOMP 2004*, LNCS 3219, pp. 45 – 59, 2004.

[ZGKS03] W. Zhang, S. Gurumurthi, M. Kandemir, A. Sivasubramaniam, "ICR: In-Cache Replication for Enhancing Data Cache Reliability", In *Proceedings of the International Conference on Dependable Systems and Networks (DSN)*, pp. 291 - 300, 2003.

[ZhVN03] C. Zhang, F. Vahid, W. Najjar, "A Highly Configurable Cache Architecture for Embedded Systems", *International Symposium on Computer Architecture*, pp. 136 - 146, 2003.

[ZhZY97] C. Zhang, X. Zhang, Y. Yan, "Two Fast and High-Associativity Cache Schemes", *IEEE micro*, pp. 40 - 49, 1997.

ANEXA A

DIAGrame DE TIMP

Diagrama ciclului miss la citire este prezentată în fig. A.1.




Fig. A.1

Diagrama ciclului hit la scriere este prezentată în fig. A.2.




Fig. A.2.

Diagrama ciclului miss la scriere este prezentată în fig. A.3




Fig. A.3.

În ciclul din fig. A.1 procesorul (sau alt dispozitiv de pe magistrala de date) solicită o informație care nu se găsește în cache. Ordinograma ciclului miss la citire este prezentată în fig. A.4.

Acest ciclu, (miss la citire) este identic cu ciclul anterior, astfel la momentul $t = 0$ sec adresele sunt stabile pe magistrala de adrese, linia Read-H activă, ne indică că avem un ciclu de citire și semnalul Request-H este de asemenea activat.

Și în acest caz activarea semnalului Request-H va determina activarea semnalului buffer-at de citire/scriere B_RW-H, iar semnalul DO_RW-H, de inițiere a unui ciclu de citire / scriere, va fi activat după 15 nsec de la

activarea lui B_RW-H numai dacă nu se execută un ciclu de reîmprospătare. Prin activarea semnalelor Read-H și Request-H, cache-ul este informat că s-a solicitat o operație de citire. El va activa semnalele CACHE_CE-L și CACHE_OE-L pentru a putea plasa pe magistrala de date informația, dacă ea este prezentă în cache. Memoria TAG RAM este verificată și semnalul MATCH-H ne va indica, la începutul celui de al treilea ciclu, adică la 45 nsec de la începutul tranzacției, că avem un insucces (miss), deoarece linia stocată la locația identificată prin liniile ADR (16:4) nu este identică cu adresa curentă. Deoarece informația solicitată nu se găsește în cache, ea trebuie adusă din memoria DRAM. Urmează așa cum se observă și în ordinograma din fig. A.4. dezactivarea semnalului CACHE_OE-L și inițializarea unui ciclu de reîmprospătare. Inițializarea ciclului de reîmprospătare se realizează prin activarea semnalului Rastime-H.

După o întârziere de un ciclu de tact (15 nsec) se dezactivează semnalul Row-H și apoi după încă un ciclu tact se activează semnalul Castime-H. După un interval de trei cicluri de tact se realizează activarea liniilor CACHE_WE-L și TAG_WE-L. După încă un interval de tact datele vor fi stabile pe magistrala de date. Activarea semnalului MATCH-H se realizează după un alt interval de tact ($t = 150$ nsec). În ciclul următor de tact la $t = 165$ nsec un cuvânt de 32 de biți (un sfert din linia de cache) se citește din memoria DRAM și se scrie în cache.

În acest moment se dezactivează atât semnalul Castime-H cât și semnalele CACHE_WE-L și TAG_WE-L. Se așteaptă 15 nsec și în acest moment pe magistrala de adrese, care duce la cache adresa, se modifică și avem o altă adresă stabilă. În același moment se activează semnalul Castime-H și după 15 nsec se activează semnalul CACHE_WE-L. După trei intervale de tact (45 nsec) se citește un alt cuvânt de 32 de biți din memoria DRAM și se scrie în cache. În acest moment avem o jumătate din linia de cache adusă din DRAM în cache. Se repetă, așa cum se poate observa și din ordinograma din fig. A.1. pașii, de la dezactivarea semnalului Castime-H, până la citirea unui cuvânt de 32 biți din memoria DRAM în cache. În momentul când vom avea adusă o linie întregă (patru cuvinte de 32 de biți) în

cache, ciclul miss la citire, este complet și se poate trece la următorul ciclu, care poate fi un ciclu hit la citire.




Fig. A.4.

Ordinograma ciclului hit la scriere este prezentată în fig. A.5

În cazul unei scrieri, la momentul $t = 0$ sec adresele sunt stabile pe magistrala de adrese, linia Read-H este inactivă și ne indică că avem un ciclu de scriere, iar semnalul Request-H este activat.




Fig. A.5.

Și în acest caz activarea semnalului Request-H va determina activarea semnalului buffer-at de citire/scriere B_RW-H, iar semnalul DO_RW-H, de inițiere a unui ciclu de citire/scriere, va fi activat după 15 nsec de la activarea lui B_RW-H numai dacă nu se execută un ciclu de reîmprospătare. Deoarece este un ciclu de scriere presupunem că datele sunt stabile și disponibile de la începutul tranzacției.

Se activează semnalul MATCH-H. În acest ciclu de tact se inițiază un ciclu de reîmprospătare. Se activează semnalul Rastime-H, după un ciclu de tact se activează Row-H și după încă un ciclu de tact se activează și semnalul Castime-H.

În acest moment sunt activate și semnalele CACHE_WE-L și CACHE_CE-L. După un interval de 60 nsec se activează semnalul ACK-H și se inițiază în acest moment un protocol master-slave handshake. Deoarece semnalul MATCH-H este activat încă din al treilea ciclu de tact, acest lucru indicându-ne că locația este de asemenea disponibilă și în cache, vom efectua scrierea atât în cache cât și în memoria DRAM. Se dezactivează semnalele Rastime-H, Castime-H, Row-H, CACHE_WE-L și CACHE_CE-L și după o întârziere de 45 nsec se dezactivează semnalul Request-H. Urmează dezactivarea semnalului B_RW-H după 30 nsec, și după încă 15 nsec și dezactivarea semnalului ACK-H, moment în care ciclul hit la scriere, este complet și se poate trece la următorul ciclu.

Acest ciclu diferă de ciclul anterior, așa cum se poate vedea și în ordinograma din fig. A.6. doar prin activitatea liniilor din cache. Deoarece adresa ce dorim să o înscriem nu are un hit în cache, semnalele CACHE_WE-L și CACHE_CE-L nu sunt activate. De asemenea în ciclul al treilea se testează semnalul MATCH-H și deoarece nu avem un hit, acest semnal va rămâne inactiv pe toată perioada ciclului.

Ordinograma ciclului miss la scriere este prezentată în fig. A.6




Fig. A.6.

ANEXA B

ORDINOGRAMELE SIMULATOARELOR

Ordinograma funcției OnOK() este prezentată în fig. B.1.




Fig. B.1.

În funcția OnOK() se iau doar combobox-urile vizibile și se atribuie valorile alese în combobox-uri vectorului CacheDimensiuni din dialogul principal CCacheDlg și de asemenea se atribuie valoarea blocurilor dintr-un set în variabila dim.

Ordinograma funcției OnInitDialog() este prezentată în fig. B.2. Această funcție realizează apelarea clasei extinse CDialog. Se inițializează, de asemenea, legătura dintre controale și variabilele corespunzătoare. Se setează vizibilitatea celor patru combobox-uri ce reprezintă dimensiunile fiecărui nivel de cache și se selectează pentru fiecare valoarea default.

Funcția OnSimulare() definește dialogul CSimulare. În această funcție se realizează transmitere numărului de niveluri dialogului și se efectuează și calculul dimensiunii blocului. Se face selecția tipului de mapare asociat ierarhiei de memorie și se pornește al doilea dialog CMemCache. Se atribuie valori mărimilor T_ACC_FETCH, T_ACC_RD, T_ACC_WR și T_MISS_PENALTY pentru fiecare nivel al ierarhiei. În final se deschide dialogul de simulare.




Fig. B.2.

Ordinograma funcției OnSimulare() este prezentată în fig. B.3.




Fig. B.3.

În ordinograma din fig B.4., este prezentat constructorul CMemCache().




Fig. B.4.

În ordinograma constructorului CMemCache se definesc prima dată caracteristicile cache-ului, adică se definesc: T_ACC_RD, T_ACC_WR, dimensiunea cache-ului, dimensiunea blocului, numărul de blocuri în set, numărul de blocuri.




Fig. B.5.

După aceasta se crează un vector pentru stocarea datelor memorate. Vectorul Ocupat indică dacă blocul de memorie este ocupat sau nu, iar vectorul Counter indică numărul de accesări al unui anumit bloc. În continuare se inițializează vectorii: Ocupat, MatriceMemorie și Counter cu zero. Tot în acest constructor se inițializează variabilele: Accese, Miss_In_Cache și Hit_In_Cache cu zero.

Ordinograma funcției Hit() este prezentată în fig B.5. În primul rând se contorizează numărul de acces (adder). Se calculează apoi adresa blocului curent, numărul blocului în set și adresa setului. Se caută în toate blocurile din set adresa blocului, adică dacă avem un hit.

Dacă s-a găsit adresa în cache (Hit), se returnează TRUE. Se contorizează numărul de hit-uri din cache (adder). Se testează dacă avem algoritmul LFU. Dacă da, se incrementează counter-ul blocului pentru care am avut hit. Se testează apoi dacă avem algoritmul LRU. Dacă da, se decrementează counter-ul blocului pentru care am avut hit. Dacă nu s-a găsit adresa în cache, adică dacă avem un miss, se returnează FALSE.

Ordinograma funcției Add() este prezentată în fig B.6. Se calculează adresa blocului curent, numărul blocului în set și adresa setului. Se caută în toate blocurile din set primul bloc liber (neocupat). Dacă s-a găsit o locație liberă pentru un bloc din set, atunci se adaugă adresa în set. Se marchează locația ca fiind ocupată. Se incrementează contorul pentru locația respectivă și în final se returnează valoarea 1.





Fig. B.6.

Ordinograma funcției înlocuiește() este prezentată în fig B.7. Se calculează adresa blocului curent, numărul blocului în set și adresa setului. Se caută în toate blocurile din set primul bloc liber (neocupat). Dacă s-a găsit o locație liberă atunci variabila este_liber ia valoarea TRUE. Dacă s-a găsit o locație liberă sau avem o mapare direct asociativă, în acest caz se calculează blocul unde se va face înlocuirea. Apoi se aduce din memorie valoarea care se va șterge. Se reține noua adresă în memorie. Se marchează locația ca fiind ocupată. Dacă avem algoritmul FIFO, contorul pentru locația respectivă ia valoarea 1.






Fig. B.7.

Pentru toate celelalte locații din set se incrementează contorul, dacă a avut loc o înlocuire atunci se returnează adresa veche, altfel se returnează -1. Ordinograma funcției OnInitDialog(), este prezentată în fig. B.8. Se apelează OnInitDialog din clasa extinsă CDialog. Se face legătura între controale și variabilele corespunzătoare, pentru nivelurile inexistente se invalidează căsuțele de afișare a graficelor Hit Rate și Miss Rate și se afișează textul NU EXISTA.

Se setează în obiectele cache-ului, algoritmul de înlocuire și politica de scriere în funcție de selecțiile din dialogul principal. Se creează ferestrele valide de desenare și se resetează contoarele de acces: Hit_In_Cache și Miss_In_Cache.




Fig. B.8.

Ordinograma funcției MakeDCs(), este prezentată în fig. B.9.




Fig. B.9.

Se eliberează zona de desenare. Se crează o unealtă de desenare. Se trece în modul desenare prin setarea unei variabile pe valoarea TRUE. Se calculează apoi mărimea zonei de desenare. Se colorează cu alb zona de desenare.

Ordinograma funcției OnBrowse(), este prezentată în fig. B.10. Se crează dialogul de deschidere a unui fișier. Se deschide fereastra de dialog Open. Se memorează într-o variabilă numele fișierului de tip trace, calea spre acel fișier se memorează într-o altă variabilă și se afișează de asemenea numele fișierului în

dialogul CSimulare. Se deschide fișierul și se număra liniile acestui fișier. Dacă nu se deschide fișierul se afișează mesajul "ERROR". Se inchide fișierul. Butoanele Run și Step by Step devin vizibile.




Fig. B.10.

Ordinograma funcției OnRun(), este prezentată în fig. B. 11. Se resetează zonele de desenare în funcție de variabila mustClearDCs. Se resetează variabilele Accese, Hit_In_Cache, Miss_In_Cache pentru toate nivelurile active. Se testează dacă e deschis fișierul de tip trace și în cazul în care nu e deja deschis se deschide și se resetează variabilele globale: TIMP_EXECUȚIE, MISS, HITS. Se apelează funcția OnStepbyStep() până la sfârșitul fișierului. Se inchide fișierul trace. Variabila mustClearDCs ia valoarea TRUE.





Fig. B.11

Ordinograma funcției OnStepbystep(), este prezentată în fig. B.12.






Fig. B.12.

Fig. B.12.

Se resetează zonele de desenare în funcție de variabila mustClearDCs. Se resetează variabilele Accese, Hit_In_Cache, Miss_In_Cache pentru toate nivelurile active. Se testează dacă e deschis fișierul de tip trace și în cazul în care nu e deja deschis se deschide și se resetează variabilele globale: TIMP_EXECUȚIE, MISS, HITS.

Ordinograma funcției Hit(), este prezentată în fig. B.13.




Fig. B.13.




Fig. B.14.

Se verifică nivelul curent de cache i, apoi se apelează funcția Hit() pentru fiecare nivel i. Dacă se returnează o valoare diferită de zero, atunci se returnează nivelul curent, iar dacă nu avem succes pe nici un nivel, se returnează valoarea zero.

Ordinograma funcției ClearDCs(), este prezentată în fig. B.14.

Dacă suntem în mod desenare, adică se testează variabila drawingInDCsStarted, atunci se șterg toate graficele.

Se testează nivelul curent și se calculează dimensiunile graficelor curente (Hit și Miss). Se șterg apoi graficele prin acoperirea lor cu un dreptunghi de culoare albă. Se apelează în final, funcția MemDC2ScreenDC().

Ultima ordinogramă este cea a funcției MemDCs2ScreenDCs() și ea este prezentată în fig. B.15.




Fig. B.15.

Se testează variabila drawingInDCsStarted. Se testează nivelul curent și se calculează dimensiunile graficelor curente (Hit și Miss). Se afișează graficele din memorie pe ecran.

În continuare sunt prezentate ordinogramele ce descriu construcția mediului de evaluare CDLR SPEC 2000. Mediul este alcătuit din următoarele programe: main.c, read.h, run.h, data.h, write.h.

Ordinograma funcției principale main.c, este prezentată în fig. B.16.

Se inițializează timpul t1, după care se citesc argumentele care se dau în linia de comandă. Se testează valoarea parametrului ARGV, care reprezintă numărul argumentelor din linia de comandă. Dacă ARGV < 1, atunci se afișează mesajul "Nu există fișierul de intrare" și se iese din program, returnându-se valoarea 1. Dacă ARGV > 1, atunci se apelează procedura read_data() (notată cu R în această ordinogramă). Se testează din nou valoarea lui ARGV și dacă ARGV > 2, atunci se apelează procedura de scriere writedata() (notată cu W în această ordinogramă). În

caz contrar, se afișează fișierul main.out, se inițializează timpul t2 și se afișează mesajul "EXECUȚIA A DURAT (t2-t1) sec", după care se iese din programul principal.






Fig. B.16.

În fig. B.17. este ilustrată ordinograma funcției read_data(). Se deschide fișierul de intrare și se citește o linie din acest fișier. Se verifică dacă aceasta este o linie de comandă. Dacă nu avem linie de comandă se citește următoarea linie din fișierul de intrare. Se verifică dacă aceasta este linie de comandă și în caz afirmativ se citește parametrul Dimensiune_bloc. În continuare se definește ierarhia de memorie. Se testează dacă avem comanda "Politica_Scriere" și se citește variabila Parameters. În funcție de valoarea citită, se atribuie valoarea 1, pentru write back, valoarea 2 pentru write trough, sau se afișează mesajul "Politica scriere necunoscută" dacă avem alte valori. Se testează în continuare, dacă avem comanda "Algoritm_Inlocuire" și se citește variabila Parameters. În funcție de valoarea citită, se atribuie valoarea 3, pentru random, valoarea 1 pentru lru, valoarea 2 pentru lfu, valoarea 4 pentru fifo, sau se afișează mesajul "Algoritm de înlocuire necunoscut"

dacă avem alte valori. Se testează dacă avem comanda nivel și în caz afirmativ se citește structura de definiție a nivelului în variabila SWAP (SWP).








Fig. B.17.

Structura de date are forma : Size (dimensiune), Mttf, TimpAccFT (timp acces fetch), TimpAccRD (timp acces read) TimpAccWR (timp acces write) și MissPenalty. Aceasta este o structura de tip MemHye. Se testează dacă asociativitatea e validă. Dacă nu este validă atunci afișez mesajul: "Nu poate exista nivel din cauza asociativității". Se testează dacă Dimensiune_Bloc este validă. Dacă nu este validă atunci afișez mesajul: "Nu este fixată dimensiunea bloc". Se testează tipul asociativității. Dacă asociativitatea este complet asociativă atunci se atribuie variabilei Asociativitatea, raportul Size/Dimensiune_bloc. Dacă nu avem o asociativitate complet asociativă, se atribuie structura nivelului din SWP în structura Hye[Nivel]. Se testează din nou dacă asociativitatea este complet asociativă și în ambele situații se alocă cache-ul ca structură MemCell și se alocă linia cache ca structură MemLine. Se verifică comanda "trace" și în caz afirmativ se citește trace-ul. Verificăm comanda "run" și dacă parametri sunt valizi se face apelul procedurii run. În continuare se verifică comanda "asociativitatea", în funcție de valoarea citită, se atribuie valoarea 1, pentru maparea directă și valoarea -1 maparea pentru complet asociativă.

Se testează dacă parametrul Set_Asociativitate este întreg și în caz afirmativ se atribuie parametrului Tip_Asociativitate valoarea Atoi(Parameters), în caz contrar se afișează mesajul " Tip de asociativitate necunoscut". Se verifică dacă avem comanda "sbcrun". În caz afirmativ, se citește parametrul sbcrun (Nume arhivă, limita inferioară, limita superioară) și se face apelul procedurii SBGRUN. În final se testează, dacă am ajuns la sfârșitul fișierului (EOF?), dacă nu s-a ajuns, se revine în punctul notat cu T, situat la începutul ordinogramei, dacă da, se iese din funcție.

Ordinograma funcției WriteData(), este prezentată în fig. B.18. Se face afișarea numărului de niveluri ale ierarhiei, și se inițializează variabilele Halt cu 0 și count cu 1. Se face afișarea structurii ierarhiei sub forma:

```
-----[ LEVEL count ]-----
```

MTTF Level : Hye[count]. MTTF

Se testează variabila Hye[count].Times, și în cazul în care este egală cu zero, se afișează mesajul "Cache Delay Average Level Nedeterminat" și se iese din program returnându-se valoarea 1. Dacă variabila Hye[count].Times este diferită de zero, se afișează structura:

Delay Average Level: Hye[count].Delay

Times Level: Hye[count].Times

Se incrementează variabila count și se testează dacă count ≤ Nr. niveluri. Se repetă procedura de afișare, pentru toate nivelurile din care este alcătuită ierarhia, și în momentul când avem count > Nr. niveluri, se trece la calculul MTTF-ului ierarhiei cu funcția compute_MTTF() din programul dir.h. Se afișează MTTF-ul Ierarhiei, și se testează dacă avem un indicator CDLR valid. Dacă CDLR-ul nu este

valid se afișează mesajul: "Imposibil de calculat CDLR", se iese din program și se returnează valoarea -1.




Fig. B.18.




Fig. B.19.

Dacă în schimb CDLR-ul este valid, atunci se calculează CDLR-ul ierarhiei cu procedura DLR și se afișează CDLR-ul ierarhiei, moment în care se termină execuția acestui program.

Ordinograma funcției Run(), este prezentată în fig. B.19.

Se deschide fișierul trace și se verifică dacă numele fișierului Trace este valid. Dacă numele Trace-ului nu este valid se afișează mesajul "Traces-ul nu este găsit". Dacă în schimb acesta este valid se inițializează variabilele Hit și Miss cu valoarea 0. Se citește linia din trace și se testează dacă ea este validă. Dacă ea este validă, se testează dacă există adresa în ierarhie și se incrementează variabila Hit, după care se aduce blocul pe primul nivel în ierarhie. Dacă adresa nu este găsită în ierarhie atunci se incrementează variabila Miss, după care se aduce blocul pe primul nivel în ierarhie. Testăm dacă am ajuns la sfârșitul fișierului Traces (End Trace), dacă da, se iese din program, în caz contrar se repetă acest proces pentru toate liniile din Trace.

În figura B.20 este reprezentată ordinograma programului dlr(). Se calculează CDLR-ul statistic al ierarhiei cu funcția incercare(), iar MTTF-ul îl calculăm

conform formulei
$$MTTF = \frac{1}{\sum \frac{1}{MTTF_n}}$$
.

Calculăm și CDLR-ul analitic al ierarhiei.




Fig. B.20.

Ordinograma următoare din fig. B.21, prezintă programul data.h. Ea definește structura MemCell, ce are câmpurile: Adress, Counter, Plin, Timer.

Tot aici este definită structura MemHye, care conține câmpurile: Mttf, Size, TimpAccRD, TimpAccWR, TimpAccFT, MissPenalty, Delay, Times, Total. Definim celulele de memorie ale ierarhiei cu relația: MemCell ** Level [NIVELE_MAXIM], se

definește structura pentru fiecare nivel de memorie MemHye Hye[NIVELE_MAXIM], după care se definește linia din memorie MemLine *Line[NIVELE_MAXIM] și în finalul ordinogramei se definesc variabilele globale ale programului




Fig. B.21.

ANEXA C

FIGURI

Implementarea unui cod corector la memoria cache RAM a sistemului ce are capacitatea de 128M x 8 biți




Fig C.1

Implementarea codului corector pentru memoria cache RAM, cu cod Hsaio (39,32,7) pentru determinarea overheadului pe partea de date.

„Number of CLBs 64 out of 1024” adică 6,25% cu ajutorul circuitelor programabile FPGA Xilinx din seria XC4000.

Overhead-ul este de 6,25% (64 CLB-uri configurate dintr-un total de 1024 CLB-uri)




Fig. C.2.

În fig. C.2. sunt prezentate elementele unui bloc logic configurabil (CLB – Configurable Logic Block). În această figură, se observă că CLB-ul nu este încă configurat de către programul Xilinx. Configurarea CLB-urilor se va face după implementarea schemei din fig. C.1.

Implementarea codului corector pentru memoria cache RAM, cu ajutorul circuitelor programabile FPGA Xilinx din seria XC4000

În fig. C.3. se observă acoperirea plăcii cu blocurile logice configurabile și de asemenea se pot observa și conexiunile dintre ele.

Implementarea codului corector pentru memoria cache RAM, cu ajutorul circuitelor programabile FPGA Xilinx din seria XC4000.




Fig. C.3.




Fig. C.4.

În acest detaliu din fig. C.4. se observă o parte din blocurile logice configurabile ale schemei precum și conexiunile dintre ele. Implementarea codului corector pentru memoria cache RAM, cu ajutorul circuitelor programabile FPGA Xilinx din seria XC4000




Fig. C.5.

În detaliul din fig. C.5. se observă un număr de 12 blocuri logice configurabile precum și conexiunile dintre ele.

Implementarea codului corector pentru memoria cache RAM, cu ajutorul circuitelor programabile FPGA Xilinx din seria XC4000




Fig. C.6.

Bloc logic configurabil care este deja configurat de către programul Xilinx.

Implementare cu circuite Xilinx FPGA din familia XC4000 a memoriei cache RAM cu cod Hsiao

(13,8,5)pt determinarea overheadului pe partea de date

Number of CLBs 12 out of 1024 1%

Overhead-ul este de 1,367 % (14 CLB-uri configurate dintr-un total de 1024 CLB-uri)




Fig. C.7.

În figura C.7.este prezentată o altă implementarea a unui cod corector la o memorie cache RAM

ANEXA D

FIȘIERE DE INTRARE ȘI FIȘIERE DE IEȘIRE REZULTATE ÎN URMA SIMULĂRII

fișier spec1win.in

- asociativitatea 1
- dimensiune_bloc 4
- politica_scriere back
- algoritm_inlocuire random
- nivel 1024 10000000 1 3 5 10
- nivel 4096 900000000 10 20 50 150
- trace fft1.prg
- run

Dacă folosim de exemplu, fișierul de intrare specwin1.in, fișierul de ieșire, spec1win.out obținut în urma simulării va arăta astfel:

fișier spec1win.out

-----[LEVEL 1]-----

MTTF Level : 10000000
Delay Average Level: 752
Times Level: 7220101

-----[LEVEL 2]-----

MTTF Level : 900000000
Delay Average Level: 1612
Times Level: 7214810

MTTF Ierarhie: 9890109
CDLR ierarhie: 0.000179

fișier spec2win.in

- asociativitatea 4
- dimensiune_bloc 64
- politica_scriere back
- algoritm_inlocuire lru
- nivel 1024 1000000 1 3 5 10
- nivel 4096 90000000 10 20 50 150
- nivel 8192 200000000 20 50 150 300

- trace fft1.prg
- run

fişier spec2win.out

-----[LEVEL 1]-----

MTTF Level : 1000000
Delay Average Level: 664
Times Level: 7237767

-----[LEVEL 2]-----

MTTF Level : 90000000
Delay Average Level: 1663
Times Level: 7233696

-----[LEVEL 3]-----

MTTF Level : 200000000
Delay Average Level: 24326
Times Level: 6229528

MTTF Ierarhie: 984144
CDLR ierarhie: 0.014011

fişier spec3win.in

- asociativitatea complet
- dimensiune_bloc 64
- politica_scriere back
- algoritm_inlocuire fifo
- nivel 1024 254231 1 1 1 5
- nivel 4096 2542310 1 3 5 10
- trace fft1.prg
- run

fişier spec3win.out

-----[LEVEL 1]-----

MTTF Level : 254231
Delay Average Level: 21
Times Level: 7237753

-----[LEVEL 2]-----

MTTF Level : 2542310
Delay Average Level: 21
Times Level: 7236919

MTTF Ierarhie: 231119
CDLR ierarhie: 0.000827

fişier spec4win.in

- asociativitatea 8
- dimensiune_bloc 64
- politica_scriere back

- algoritm_inlocuire lru
- nivel 1024 1000000 1 3 5 10
- nivel 4096 90000000 10 20 50 150
- nivel 8192 200000000 20 50 150 300
- trace fft1.prg
- run

fişier spec4win.out

-----[LEVEL 1]-----

MTTF Level : 1000000
Delay Average Level: 664
Times Level: 7237763

-----[LEVEL 2]-----

MTTF Level : 90000000
Delay Average Level: 1663
Times Level: 7233417

-----[LEVEL 3]-----

MTTF Level : 200000000
Delay Average Level: 13265
Times Level: 5778471

MTTF Ierarhie: 984144
CDLR ierarhie: 0.008480

fişier spec5win.in

- asociativitatea 8
- dimensiune_bloc 64
- politica_scriere back
- algoritm_inlocuire fifo
- nivel 1024 1000000 1 3 5 10
- nivel 4096 90000000 10 20 50 150
- nivel 8192 200000000 20 50 150 300
- trace fft1.prg
- run

fişier spec5win.out

-----[LEVEL 1]-----

MTTF Level : 1000000
Delay Average Level: 664
Times Level: 7237763

-----[LEVEL 2]-----

MTTF Level : 90000000
Delay Average Level: 1663
Times Level: 7233417

-----[LEVEL 3]-----

MTTF Level : 200000000
Delay Average Level: 13265
Times Level: 5778471

MTTF Ierarhie: 984144
CDLR ierarhie: 0.008480

fişier spec6win.in

- asociativitatea 8
- dimensiune_bloc 4
- politica_scriere back
- algoritm_inlocuire random
- nivel 1024 1000000 1 3 5 10
- nivel 4096 90000000 10 20 50 150
- nivel 8192 200000000 20 50 150 300
- trace fft1.prg
- run

fişier spec6win.out

-----[LEVEL 1]-----
MTTF Level : 1000000
Delay Average Level: 1327
Times Level: 7169886
-----[LEVEL 2]-----
MTTF Level : 90000000
Delay Average Level: 7039
Times Level: 7096246
-----[LEVEL 3]-----
MTTF Level : 200000000
Delay Average Level: 9380
Times Level: 7089579

MTTF Ierarhie: 984144
CDLR ierarhie: 0.012511

fişier spec7win.in

- asociativitatea 8
- dimensiune_bloc 16
- politica_scriere back
- algoritm_inlocuire lru
- nivel 1024 1000000 1 3 5 10
- nivel 4096 90000000 10 20 50 150
- nivel 8192 200000000 20 50 150 300
- trace fft1.prg
- run

fişier spec7win.out

-----[LEVEL 1]-----
MTTF Level : 1000000
Delay Average Level: 664
Times Level: 7237763
-----[LEVEL 2]-----
MTTF Level : 90000000

178 Anexe

Delay Average Level: 4662

Times Level: 7213897

-----[LEVEL 3]-----

MTTF Level : 200000000

Delay Average Level: 7260

Times Level: 6617355

MTTF Ierarhie: 984144

CDLR ierarhie: 0.008810

fişier spec8win.in

- asociativitatea direct
- dimensiune_bloc 16
- politica_scriere back
- algoritm_inlocuire lru
- nivel 1024 1000000 1 3 5 10
- nivel 4096 90000000 10 20 50 150
- nivel 8192 200000000 20 50 150 300
- trace fft1.prg
- run

fişier spec8win.out

-----[LEVEL 1]-----

MTTF Level : 1000000

Delay Average Level: 2326

Times Level: 7220101

-----[LEVEL 2]-----

MTTF Level : 90000000

Delay Average Level: 4984

Times Level: 7214810

-----[LEVEL 3]-----

MTTF Level : 200000000

Delay Average Level: 45115

Times Level: 6061816

MTTF Ierarhie: 984144

CDLR ierarhie: 0.028095

fişier spec9win.in

- asociativitatea 16
- dimensiune_bloc 4
- politica_scriere back
- algoritm_inlocuire random
- nivel 1024 1000000 1 3 5 10
- nivel 4096 90000000 10 20 50 150
- nivel 8192 200000000 20 50 150 300
- trace fft1.prg
- run

fişier spec9win.out

```
-----[ LEVEL 1 ]-----
MTTF Level : 1000000
Delay Average Level: 1327
Times Level: 7169819
-----[ LEVEL 2 ]-----
MTTF Level : 90000000
Delay Average Level: 4689
Times Level: 7098947
-----[ LEVEL 3 ]-----
MTTF Level : 200000000
Delay Average Level: 9378
Times Level: 7087549
```

MTTF Ierarhie: 984144
CDLR ierarhie: 0.009900

fişier spec10win.in

```
- asociativitatea 16
- dimensiune_bloc 16
- politica_scriere back
- algoritm_inlocuire lru
- nivel 1024 1000000 1 3 5 10
- nivel 4096 90000000 10 20 50 150
- nivel 8192 200000000 20 50 150 300
- trace fft1.prg
- run
```

fişier spec10win.out

```
-----[ LEVEL 1 ]-----
MTTF Level : 1000000
Delay Average Level: 664
Times Level: 7237753
-----[ LEVEL 2 ]-----
MTTF Level : 90000000
Delay Average Level: 3833
Times Level: 7213638
-----[ LEVEL 3 ]-----
MTTF Level : 200000000
Delay Average Level: 3630
Times Level: 6618873
```

MTTF Ierarhie: 984144
CDLR ierarhie: 0.006074
fişier spec2000_2win.in

```
- asociativitatea 4
- dimensiune_bloc 16
- politica_scriere back
- algoritm_inlocuire lru
- nivel 4096 900000000 1 3 5 10
- nivel 16384 1800000000 2 8 10 20
- nivel 16384 1800000000 3 5 10 20
```

180 Anexe

- trace fft1.prg
- run
fişier spec2000_2win.out

-----[LEVEL 1]-----

MTTF Level : 900000000
Delay Average Level: 262
Times Level: 7220041

-----[LEVEL 2]-----

MTTF Level : 1800000000
Delay Average Level: 525
Times Level: 7214364

-----[LEVEL 3]-----

MTTF Level : 820130816
Delay Average Level: 2843
Times Level: 6127684

MTTF Ierarhie: 346502226
CDLR ierarhie: 0.000376

ANEXA E

MEDII DE EVALUARE A INDICILOR DE PERFORMANȚĂ LA CACHE-URI. ASPECTE TEORETICE ALE SIMULATORULUI SMP CACHE 2.0

SMP Cache este un simulator bazat pe traces-uri pentru sisteme cu cache și cu multiprocesoare simetrice (SMP-uri) care utilizează un sistem de memorie bazată pe partajarea magistralei. Acest simulator poate fi instalat pe calculatoare personale ce au instalate sistemele de operare Windows, având interfață grafică asemănătoare sistemului de operare Windows.

Parametrii simulatorului ce pot fi studiați sunt: influența numărului de procesoare, politicile de înlocuire, localitatea programelor, protocoalele de coerență a cache-ului, scheme de arbitrare a magistralei, funcția de mapare, dimensiunea cache-ului (blocuri în cache), numărul seturilor de cache (pentru cache-urile set asociative), numărul cuvintelor dintr-un bloc (dimensiunea blocului). Interfața simulatorului este destul de ușoară și astfel simulatorul poate fi folosit în scopuri didactice și pentru studiul comportării cache-urilor.

Simulatorul SMP Cache ne permite să vizualizăm într-un mod grafic clar cum evoluează microprocesorul pe măsura execuției programelor (adică pe măsură ce traces-urile de memorie traces sunt citite) [VeSG01].

În tabelul E.1. sunt prezentate caracteristicile arhitecturale ale simulatorului SMPCache 2.0 [VeSG01].

Procesoare în SMP	1, 2, 3, 4, 5, 6, 7 sau 8
Protocoale de coerență a cache-ului	MSI, MESI sau DRAGON
Scheme pentru arbitrarea magistralei	Random (aleatoare), LRU sau LFU
Dimensiunea cuvântului (biți)	8, 16, 32 sau 64
Numărul cuvintelor dintr-un bloc (dimensiunea blocului)	1, 2, 4, 8, 16, 32, 64, 128, 256, 512 sau 1024
Numărul de blocuri din memoria principală	1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024, 2048, 4096, 8192, 16384, 32768, 65536, 131072, 262144, 524288, 1048576, 2097152 sau 4194304
Numărul de blocuri din memoria cache	1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024 sau 2048
Funcția de mapare	directă, set asociativă sau complet asociativă
Numărul seturilor de cache (dacă cache-ul este set asociativ)	1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024 sau 2048
Politicile de înlocuire	Random, LRU, FIFO sau LFU
Strategiile (politicile) de scriere	Write-Back (pentru protocolul de coerență a cache-ului)
Numărul de niveluri de cache din ierarhia de memorii	1
Referințe	La cuvinte din memorie
Dimensiunea maximă a blocului	8 Kocteți
Dimensiunea maximă a memoriei principale	32 Gocteți
Dimensiunea maximă a cache-ului (excludem etichetele, biții de stare a blocului, numărătoarele, etc.)	16 Mocteți

Tabelul E.1.

Fișierele de configurare au formatul prezentat în fig. E.1. După cum se poate observa, "comentariile" (indicând tipul de configurare) apar în liniile impare iar selecția caracteristicilor în liniile pare (sunt valorile numerice) [VSMZ00].

În continuare, în fig. E.1. se prezintă structura unui fișier de configurare:

```

Processors in SMP:
    3
Cache coherence protocol:
    2
Scheme for bus arbitration:
    1
Word wide (bits):
    64
Words by block:
    128
Blocks in main memory:

```

1024
 Blocks in cache:
 64
 Mapping:
 3
 Number of cache sets:
 0
 Replacement policy:
 2
 Cache levels:
 1
 Writing strategy:
 2

Fig. E.1.

În cazul în care avem configurații numerice, configurarea numerică a SMP Cache-ului se face prin selecția opțiunii în măsura scrierii acesteia în fișier, de exemplu: numărul de procesoare - 3, dimensiunea cuvântului - 64 biți, numărul cuvintelor dintr-un bloc - 128. Pentru restul configurațiilor, un cod numeric este asociat cu una din opțiunile posibile.

Tabelul E.2. ne prezintă opțiunile de configurare și codurile numerice asociate acestora.

	Opțiuni posibile de configurare	Cod numeric asociat
Protocolul de coerență a cache-ului	MSI	1
	MESI	2
	DRAGON	3
Scheme pentru arbitrarea magistralei	Random	1
	LRU	2
	LFU	3
Funcția de mapare	Directă	1
	Set-asociativă	2
	Complet-asociativă	3
Numărul de seturi a cache-ului	Nu există 1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024 sau 2048	0, 1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024 sau 2048
Politica de înlocuire	Nu există	0
	Random	1
	LRU	2
	FIFO	3
	LFU	4
Strategia de scriere	Write-Through	1
	Write-Back	2

Tabelul E.2.

Voi prezenta în continuare o descriere a pachetului de programe SMPCache [VeSG01].

1. Fișiere de tip Trace

Pentru a putea lucra cu simulatorul, trebuie să utilizăm fișiere de date care să facă apeluri la adrese de memorie, apeluri solicitate de procesor pe parcursul execuției unui program: aceste apeluri se numesc traces-uri de memorie. Fișierele trace sunt fișiere ASCII de date cu extensia “.prg”, aceste fișiere sunt alcătuite din mai multe linii, fiecare linie fiind alcătuită din două câmpuri numerice separate printr-un spațiu. Aceste două câmpuri sunt Eticheta și Valoare. Formatul unei linii din fișierul trace:

Eticheta Valoare

unde:

Eticheta - este un număr zecimal care identifică tipul operației de acces la memorie solicitat de către procesor (CPU), într-un timp dat: (0) instrucțiuni de Fetch, (2) citirea unei date din memorie și (3) scrierea unei date în memorie.

Valoare - este un număr hexazecimal care indică adresa efectivă a cuvântului de memorie care trebuie să fie accesat de către procesor (CPU). Această adresă va fi transferată de simulator pentru localizarea cuvântului în ierarhia de memorii [VSMZ00].

În fig. E.2. se prezintă un exemplu de fișier trace, fișier ce urmează a fi încărcat într-un anumit procesor din Simulatorul SMPCache 2.0.

Pentru a putea înțelege mai bine vom prezenta un fișier de tip trace. În fig. E.2. este prezentată o porțiune din acest fișier, care conține 6 instrucții de Fetch a unui anumit program. Trei instrucții sunt instrucții de citire a datelor și o instrucție de scriere în memorie. În total, aceste 6 instrucții implică 10 accese la memorie.

0	00004be2
0	00004ca5
3	0000eb51
2	0000ef00
0	0000ed35
0	0000fa36
2	0000ef01
0	0000782b
2	0000efcd
0	0000782f

Fig. E.2.

2. Traces-uri cu un singur procesor

Nume Trace	Clasificare	Limbajul de programare	Comentarii
Hydro	Punct flotant	-	Astrofizica: ecuația hidrodinamică Navier Stokes
Nasa7	Punct flotant	Fortran	O colecție de 7 nuclee. Pentru fiecare nucleu, programul își generează propriile date de intrare, execută nucleul și compară rezultatul obținut cu rezultatul așteptat.
Cexp	Întreg	C	O porțiune de compilator Gnu C care manifesta un puternic comportament aleatoriu
Mdljd	Punct flotant	Fortran	Rezolvă ecuația de mișcare pentru un model de 500 de atomi care interacționează prin potențialul idealizat al lui Lennard-Jones. Este un program numeric care expune comportamentul combinat aleatoriu și ciclic.
Ear	Punct flotant	---	Acest trace, ca și restul, a fost dat de Nadeem Malik de la IBM
Comp	Întreg	C	Folosește codarea Lempel-Ziv pentru compresia datelor. Comprimează un fișier de 1Mocet de 20 de ori.
Wave	Punct flotant	Fortran	Rezolvă ecuația Maxwell și ecuația particulelor electromagnetice de mișcare
Swm	Punct flotant	Fortran	Rezolvă un sistem de ecuație SHALLOW WATER utilizând aproximarea diferențelor finite pe un grid de 256*256
Ucomp	Întreg	C	Versiunea necomprimată a lui Comp

Tabelul E.3.

Ca urmare vom configura simulatorul SMPCache 2.0 cu un singur procesor, și vom folosi traces-uri cu un singur procesor.

Acest simulator lucrează cu traces-urile benchmark-urilor SPEC'92 (Hydro, Nasa7, Cexp, Mdljd, Ear, Comp, Wave, Swm și Ucomp). Traces-urile folosite reprezintă o varietate extinsă de aplicații de programe „reale”. Aceste traces-uri provin de la Paralel Architecture Research Laboratory (PARL), New Mexico State University (NMSU), și sunt publicate pe serverul ftp anonim [tracese.nmsu.edu](ftp://tracese.nmsu.edu). Aceste traces-uri au avut formate diferite, de exemplu Dinero sau PDATS, dar au fost schimbate în formatul de trace al SMPCache. O scurtă prezentare a traces-urilor este dată în Tabelul E.3.

ANEXA F

LISTING-URILE PROGRAMELOR CE COMPUN MEDIUL CDLR SPEC 2000

1. LISTING-UL PROGRAMULUI PRINCIPAL: **main.cpp**

```
# include "read.h"

int main(int argn, char **argv)
{
    unsigned long t1,t2;
    t1 = (long)time(NULL);
    srand(t1);
    if(argn > 1) read_data(argv[1]);
    else printf("Nu exista fisierul de intrare");
    if(argn > 2) WriteData(argv[2]);
    else WriteData("main.out");
    t2 = (long)time(NULL);
    for (int i=1;i<=Nivele;i++)
        delete Level[i];
    printf("EXECUTIA A DURAT: %ld sec",t2-t1);
    return 0;
}
```

2. LISTING-UL PROGRAMULUI: **read.h**

```
# ifndef __READ_DATA_H
# define __READ_DATA_H
# include <stdio.h>
# include <string.h>
# include <stdlib.h>
# include "data.h"
# include "run.h"

int read_data(char *Path_In)
{
    FILE *file;
    MemHye swp;
    char String[120],Command[20],Parameters[100],Size[10];
    // printf("%s\n",Path_In);
    if ( !(file = fopen(Path_In,"r")) ) return -1;
    while(! feof(file))
    {
        strcpy(String,"");
        strcpy(Command,"");
        strcpy(Parameters,"");
        fgets(String,120,file);
        sscanf(String,"%s %s",Command,Parameters);
        if( Command[0] != '-') continue;
        if( strcmp(Command,"-dimensiune_bloc") == 0)
            sscanf(Parameters,"%d",&Dimensiune_Bloc);
        else if( strcmp(Command,"-politica_scriere") == 0)
```

```
{
    if( strcmp(Parameters,"back") == 0) Politica_Scriere = 1;
    else if( strcmp(Parameters,"trough") == 0) Politica_Scriere = 2;
    else printf("Politica de scriere <%s> necunoscuta...\n",
               Parameters);
    printf("Politica de scriere: %d\n",Politica_Scriere);
}
else if( strcmp(Command,"-aloritm_inlocuire") == 0)
{
    if( strcmp(Parameters,"random") == 0) Aloritm_Inlocuire = 3;
    else if( strcmp(Parameters,"lru") == 0) Aloritm_Inlocuire = 1;
    else if( strcmp(Parameters,"lru") == 0) Aloritm_Inlocuire = 2;
    else if( strcmp(Parameters,"fifo") == 0) Aloritm_Inlocuire = 4;
    else printf("Aloritm de inlocuire <%s> necunoscut...\n",
               Parameters);
    printf("Aloritmul ales: %d\n",Aloritm_Inlocuire);
}
else if( strcmp(Command,"-nivel") == 0)
{
    //          printf("----- %s\n",Parameters);
    sscanf(String,"-nivel %ld %ld %ld %ld %ld %ld",&swp.Size,&swp.Mttf,
           &swp.TimpAccFT,&swp.TimpAccRD,&swp.TimpAccWR,
           &swp.MissPenalty);
/*-----
    if( (swp.Size = atoi(Size)) == 0)
    {
        if(Size[strlen(Size)-1]=='k' || Size[strlen(Size)-1]=='K')
        {
```



```

        Size[strlen(Size)-1] = 0;
        swp.Size = atoi(Size)*1024;
    }
    else if( Size[strlen(Size)-1]=='M' )
    {
        Size[strlen(Size)-1] = 0;
        swp.Size = atoi(Size)*1024*1024;
    }
    else printf("Dimensiune <%s> necunoscuta",Size);
}
-----*/
        printf("PARAMETRII:\nSIZE:          %ld\nMTTF:          %ld\nTMP_FETCH:
%ld\nTMP_RD: %ld\nTMP_WR: %ld\nMISS_PENALTY: %ld\n",
swp.Size,swp.Mttf,swp.TimpAccFT,swp.TimpAccRD,swp.TimpAccWR,swp.MissPenalty
);

    Nivele++;
    printf("Numărul de niveluri: %d\n",Nivele);
    if(Tip_Asociativitate == 0)
        printf("Nu poate exista nivelul din cauza asociativitatii...\n");
    else if( Dimensiune_Bloc == 0)
        printf("Nu este fixata dimensiunea blocului...\n");
    else
    {
        Hye[Nivele].Mttf = swp.Mttf;
        Hye[Nivele].Size = swp.Size;
        Hye[Nivele].TimpAccFT = swp.TimpAccFT;
        Hye[Nivele].TimpAccRD = swp.TimpAccRD;
        Hye[Nivele].TimpAccWR = swp.TimpAccWR;
        Hye[Nivele].MissPenalty = swp.MissPenalty;
    }

```

```
if (Tip_Asociativitate == -1)
{
    printf("Alocarea memoriei1 \n");
    Level[Nivele] = new MemCell* [Hye[Nivele].Size/Dimensiune_Bloc];
    for(int i=0;i<Hye[Nivele].Size/Dimensiune_Bloc;i++)
    {
        Level[Nivele][i] = new MemCell;
        Level[Nivele][i]->next = 0;
        Level[Nivele][i]->Adress = 0;
        Level[Nivele][i]->Timer = 0;
        Level[Nivele][i]->Counter = 0;
    }
}
else
{
    Level[Nivele] = new MemCell*
[Hye[Nivele].Size/(Dimensiune_Bloc*Tip_Asociativitate)];
    for(int
i=0;i<Hye[Nivele].Size/(Dimensiune_Bloc*Tip_Asociativitate);i++)
    {
        Level[Nivele][i] = new MemCell;
        Level[Nivele][i]->next = 0;
        Level[Nivele][i]->Adress = 0;
        Level[Nivele][i]->Timer = 0;
        Level[Nivele][i]->Counter = 0;
    }
}
}
```

```
else if( strcmp(Command,"-trace") == 0) strcpy(Trace,Parameters);
else if( strcmp(Command,"-run") == 0)
{
    if(Tip_Asociativitate == 0 || Algoritm_Inlocuire == 0 ||
        Politica_Scriere == 0)
        printf("Nu sunt fixati parametrii...\n");
    else if (Dimensiune_Bloc == 0) printf("Nu este fixata dimensiunea
blocului...\n");
    else
    {
        printf("PORNIM PROGRAMUL\n");
        Run();
    }
}
else if( strcmp(Command,"-asociativitatea") == 0)
{
    if( strcmp(Parameters,"direct") == 0) Tip_Asociativitate = -1;
    else if( strcmp(Parameters,"complet") == 0)
        Tip_Asociativitate = 1;
    else if( (Tip_Asociativitate = atoi(Parameters)) == 0 )
        printf("Tipul de asociativitate <%s> necunosut..\n",Parameters);
        printf("Asociativitate %d\n",Tip_Asociativitate);
    }
else if( strcmp(Command,"-clock") == 0) Clock = atoi(Parameters);
}
fclose(file);
return 0;
}
# endif
```

3. LISTING-UL PROGRAMULUI: **data.h**

```
# ifndef __DATA_H_
# define __DATA_H_
# define NIVELE_MAXIM 7
typedef struct MemCell{
    unsigned long Adress;
    unsigned int Counter;
    unsigned int Plin;
    unsigned int Timer;
    MemCell *next;
}MemCell;

typedef struct MemHye{
    unsigned long Mttf;
    unsigned long Size;
    unsigned long TimpAccRD,TimpAccWR,TimpAccFT,MissPenalty;
    unsigned long Delay;
    unsigned long Times;
}MemHye;

/*pointer dublu */MemCell **Level[NIVELE_MAXIM];
MemHye Hye[NIVELE_MAXIM];
char Trace[20];
int Nivele = 0;
int Tip_Asociativitate = 0;
int Politica_Scriere = 0;
```

```
int Dimensiune_Bloc = 0;
int Algoritm_Inlocuire = 0;
int Clock = 0;
unsigned long Adresa_Swap;
//int Fall_Level;
# endif
```

4. LISTING-UL PROGRAMULUI: **run.h**

```
# ifndef __RUN_H_
# define __RUN_H_
# include "data.h"
# include "write.h"
# include <stdio.h>
# include <stdlib.h>
# include <time.h>

int AddTime(int);

int InNivel(int nivel,unsigned long Adresa_Bloc)
{
    int i,j;
    MemCell *p;
    if( Tip_Asociativitate == -1 ) i = 0;
    else i = Adresa_Bloc % (Hye[nivel].Size/(Tip_Asociativitate*Dimensiune_Bloc));
    p = Level[nivel][i];
    while(p)
    {
```

```
    if( p->Adress==Adresa_Bloc) return 1;
    p = p->next;
}
return 0;
}
```

```
int Cauta(unsigned long Adresa)
{
    int i;
    for(i=1;i<=Nivele;i++)
        if(InNivel(i,Adresa/Dimensiune_Bloc)) return i;
        else AddTime(Hye[i].MissPenalty);
    return 0;
}
```

```
/*
```

```
Asoc pentru selectia liniei din nivelul "i"
```

```
*/
```

```
int AddTime(int time_step)
```

```
{
```

```
    MemCell *p;
```

```
    int i,j,Asoc;
```

```
    for(i=1;i<=Nivele;i++)
```

```
    {
```

```
        if(Tip_Asociativitate != -1) Asoc = Hye[i].
Size/(Dimensiune_Bloc*Tip_Asociativitate);
```

```
        else Asoc = 0;
```

```
        for(j=0;j<Asoc;j++)
```

```
        {
```

```

    p = Level[i][j];
    while( p )
    {
        p->Timer+= time_step;
        p = p->next;
    }
}
return 0;
}

/*
Asoc pentru selectia unei linii din nivelul "i"
*/
int PrintTime()
{
    MemCell *p;
    int i,j,Asoc;
    for(i=1;i<=Nivele;i++)
    {
        if(Tip_Asociativitate != -1) Asoc = Hye[i].
Size/(Dimensiune_Bloc*Tip_Asociativitate);
        else Asoc = 0;
        for(j=0;j<Asoc;j++)
        {
            p = Level[i][j];
            while( p )
            {
                printf("%8d",p->Adress);

```

```
        p = p->next;
    }
    printf("");
}
}
return 0;
}

/*
Asoc pentru numarul de elementa maxim dintr-o linie "i"
*/
int Scrie(int nivel,unsigned long Adresa)
{
    if(nivel>Nivele) return -1;
    // printf("Nivelul: %d ",nivel);
    unsigned long Adresa_Bloc = Adresa/Dimensiune_Bloc,Asoc,timer = 0;
    MemCell *prim,*p,*np;
    int i,j;
    if( Tip_Asociativitate == -1) i = 0;
    else i = Adresa_Bloc % (Hye[nivel]. Size/(Tip_Asociativitate*Dimensiune_Bloc));
    prim = Level[nivel][i];
    p = prim;
    j = 0;
    if(Tip_Asociativitate == -1) Asoc = Hye[nivel].Size/Dimensiune_Bloc;
    else Asoc = Tip_Asociativitate;
    while(p)
    {
        if(p->Adress == Adresa_Bloc) break;
```



```
p = p->next;
j++;
}
//printf("%5d\n",j);
if(p == NULL)
{
if( j<Asoc )
{
np = new MemCell;
np->Adress = Adresa_Bloc;
np->Timer = 0;
np->Plin = 1;
switch(Algoritm_Inlocuire){
case 1:
{
p = prim;
while(p)
{
p->Counter++;
p = p->next;
}
np->Counter = 0;
break;
}
case 2:
{
p = prim;
while(p)
{
```

```
        p->Counter++; return 1;
        p = p->next;
    }
    np->Counter = 0;
    break;
}
case 3:
{
    break;
}
case 4:
{
    p = prim;
    while(p)
    {
        p->Counter = 0;
        p = p->next;
    }
    np->Counter = 1;
    break;
}
}
np->next = Level[nivel][i];
Level[nivel][i] = np;
}
else/* j == Asoc */
{
    //printf("\n*****\n");
```

```
switch(Algoritm_Inlocuire){
case 1:
{
    p = prim;
    np = prim;
    while(p)
    {
        if( p->Counter > np->Counter) np = p;
        p->Counter++;
        p = p->next;
    }
    Adresa_Swap = np->Adress;
    np->Adress = Adresa_Bloc;
    np->Counter = 0;
    timer = np->Timer;
    np->Timer = 0;
    break;
}
case 2:
{
    p = prim;
    np = prim;
    while(p)
    {
        if( p->Counter < np->Counter) np = p;
        p->Counter++;
        p = p->next;
    }
    Adresa_Swap = np->Adress;
```

```
    np->Adress = Adresa_Bloc;
    np->Counter = 0;
    timer = np->Timer;
np->Timer = 0;
    break;
}
case 3:
{
    j = rand() % Asoc;
    p = prim;
    while(j)
    {
        p = p->next;
        j--;
    }
    Adresa_Swap = p->Adress;
    p->Adress = Adresa_Bloc;
    timer = p->Timer;
    p->Timer = 0;
    break;
}
case 4:
{
    p = prim;
    while(p->Counter == 0) p = p->next;
    Adresa_Swap = p->Adress;
    p->Adress = Adresa_Bloc;
    timer = p->Timer;
```

```
        p->Timer = 0;
        break;
    }
}/*switch*/
//printf("%d\n",timer);
Hye[nivel].Delay+= timer;
Hye[nivel].Times++;
AddTime(Hye[nivel].TimpAccWR);
Scrie(nivel+1,Adresa_Swap);
}/*else*/
}/*if j<Asoc */
else /* p!= null */
    AddTime(Hye[nivel].TimpAccWR);
return 0;
}

int Run()
{
    FILE *file;
    char String[120];
    file = fopen(Trace,"r");
    if(!file)
    {
        printf("Trace-ul %s nu este gasit...\n");
        return -1;
    }
    int Mod,nivel;
    unsigned long Adress,Hit = 0, Miss = 0;
    do{
```

```
fgets(String,120,file);
if(sscanf(String,"%d %ld",&Mod,&Adress) == 2)
{
    //printf("%d %ld\n",Mod,Adress);
    if( nivel = Cauta(Adress) )
    {
        if(Mod == 2)AddTime(Hye[nivel].TimpAccRD);
        else if(Mod == 0) AddTime(Hye[nivel].TimpAccFT);
        else if(Mod == 3) AddTime(Hye[nivel].TimpAccWR);
        Hit++;
        if( nivel > 1) Scrie(1,Adress);
    }
    else
    {
        Miss++;
        Scrie(1,Adress);
    }
}
}while(!feof(file));
printf("Misses: %d\nHits: %d\nTotal: %d\n",Miss,Hit,Hit+Miss);
// WriteData("main.out");
return 0;
}
# endif
```

5. LISTING-UL PROGRAMULUI: **write.h**

```
# ifndef _WRITE_H__
```

```
# define _WRITE_H__
# include "dlr.h"
# include "data.h"
# include <stdio.h>
# include <stdlib.h>

int WriteData(char *out)
{
    FILE *file;
    int count, halt;
    long double Dlr, Dlr_S, Mttf;
    file = fopen(out, "w");
    printf("Nivele: %d\n\n", Nivele);
    halt = 0;
    for(count=1; count<=Nivele ; count++)
    {
        fprintf(file, "MTTF Level %d: %ld\n", count, Hye[count].Mttf);
        fprintf(file, "Delay Overall Level %d: %ld\n", count, Hye[count].Delay);
        if(Hye[count].Times != 0) fprintf(file, "Delay Average Level %d: %ld\n", count, Hye[count].Delay = Hye[count].Delay/Hye[count].Times);
        else
        {
            fprintf(file, "Delay Average Level %d: Nedeterminat\n", count);
            halt = 1;
        }
        fprintf(file, "\n");
    }
    Mttf = compute_MTTF();
    fprintf(file, "MTTF Ierarhie: %f\n", Mttf);
```

```
if(halt)
{
    fprintf(file,"Imposibile de calculat DLR\n");
    return -1;
}
else
{
    Dlr = compute_DLR();
    Dlr_S = compute_statistic_DLR();
    fprintf(file,"DLR ierarhie[%%]: %.16lf\n",Dlr);
    fprintf(file,"DLR statistic[%%]: %.16lf\n",Dlr_S);
}
fclose(file);
return 0;
}
# endif
```

6. LISTING-UL PROGRAMULUI: **dlr.h**

```
# ifndef __DLR_H_
# define __DLR_H_
# include "data.h"
# include <stdlib.h>
# include <math.h>

long double compute_MTTF()
{
    long double MTTF = 0;
```



```
for(int i=1;i<=Nivele;i++)
    MTTF+= (long double)1/Hye[i].Mttf;
MTTF = 1/MTTF;
return MTTF;
}
```

```
long double compute_DLR()
{
    long double DLR_L,DLR_L1;
    DLR_L1 = 0.00;
    for(int i=Nivele;i>1;i--)
    {
        if(Hye[i].Delay == 0) return -1;
        DLR_L = (Hye[i].Delay+DLR_L1*(Hye[i].Mttf-Hye[i]. Delay))/Hye[i].Mttf;
        DLR_L1 = DLR_L;
    }
    return DLR_L*100;
}
```

```
long double compute_statistic_DLR()
{
    long k;
    long double t,z,u,DRUF,DRUI,DLR;
    int ng,i;
    k = 0;
    n = 51754;
    DRUF = 0.00000000;

    do{
```

```
ng = 1;
DRUI = DRUF;
z = 0.000;
for(i=1;i<=Nivele;i++)
{
    u = (double)rand()/0x7FFF;
    t = -Hye[i].Mttf*log(1-u);
    if(t <= Hye[i].Delay && ng == 1)
    {
        z=1.00;
        ng = 0;
        continue;
    }
}
DRUF = (DRUI*k+z)/(k+1);
k++;
}while(k<587124);
DLR = DRUF*100;
return DLR;
}
# endif
```

7. LISTING-UL PROGRAMULUI: ***dataloss.cpp***

```
# include <stdlib.h>
# include <stdio.h>
# include <math.h>
# include <time.h>
```

```
__int64 N,T[100],MTTF[100];
__int64 k,n;
FILE *in,*out;

int Incercare(char path[10],double &DLR)
{
    FILE *solution;
    __int64 i;
    bool ng;
    char path_in[20],path_out[20],path_sol[20];
    double eps = 0.00005,u,z,t;
    double DRUF,DRUI;
    sprintf(path_in,"%s.in",path);
    in = fopen(path_in,"r");
    if(!in)
    {
        printf("NU EXISTA FISIERUL DE INTRARE...\n");
        return 1;
    }

    sprintf(path_out,"%s.out",path);
    sprintf(path_sol,"%s.sol",path);
    out = fopen(path_out,"w");
    solution = fopen(path_sol,"w");

    fscanf(in,"LEVELS: %I64d \nINCERCARI: %I64d\n",&N,&n);
    fprintf(out,"LEVELS : %I64d \nINCERACRI : %I64d\n",N,n);
    fprintf(solution,"%7s|","Run No.");
```

```
    __int64 m;
do{
    fscanf(in, "\nLEVEL %I64d:\n", &m);
    fscanf(in, "TIME: %I64d\nMTTF: %I64d\n", &T[m], &MTTF[m]);
    fprintf(out, "-----\n LEVEL %I64d \n TIME : %I64d \n
MTTF: %I64d\n", m, T[m], MTTF[m]);
}while(!feof(in));

for(i=1; i<=N; i++)
{
    fprintf(solution, "timp%1I64d %15I64d|Succes|", i, T[i]);
    printf("%I64d\n", T[i]);
}
fprintf(solution, "DataLossRate[%%]\n");

k = 0;
DRUF = 0.00000000;
do{
    ng = true;
    DRUI = DRUF;
    z = 0.000;
    fprintf(solution, "%7d|", k+1);
    for(i=1; i<=N; i++)
    {
        u = (double)(rand())/0x7FFF;
        t = -MTTF[i]*log(1-u);
        fprintf(solution, "%21.0lf|", t);
        if(t <= T[i] && ng == true)
        {
```

```

        fprintf(solution,"%6c|",'0');
        z=1.00;
        ng = false;
        continue;
    }
    if(ng == true) fprintf(solution,"%6c|",'1');
    else fprintf(solution,"%6c|",'x');
}
DRUF = (DRUI*k+z)/(k+1);

k++;
fprintf(solution,"%9lf\n",DRUF*100);
DLR = DRUF*100;
}while(k<n);
fprintf(out,"\n      \n-----\nDLR      :      %.15lf
%%\n",DRUF*100);
fclose(in);
fclose(out);
return 0;
}

double compute_DLR()
{
    double DLR_L,DLR_L1;
    DLR_L1 = 0.00;
    for(__int64 i=N;i>1;i--)
    {
        DLR_L = (T[i]+DLR_L1*(MTTF[i]-T[i]))/MTTF[i];
        DLR_L1 = DLR_L;
    }
}

```

```
    }
    return DLR_L*100;
}

double compute_epsilon(double DLR_SIM,double DLR_TEO)
{
    return 100*fabsl(DLR_SIM-DLR_TEO)/DLR_TEO;
}

int main()
{
    FILE *rezultat;
    double DLRS,DLRT;
    int caz;
    char caz_path[20];
    printf("NUMARUL DE FISIERE data*.in : ");
    srand((unsigned)time( NULL ) );
    scanf("%d",&caz);
    rezultat = fopen("rezultat_final.out","w");
    fprintf(rezultat,"LEVELS|    MTTF LEVEL[s] |    DELAY LEVEL[s] |    DLR
model[%%] | DLR simulat[%%] |    Epsilon[%%] | \n");
    fprintf(rezultat,"-----
-----\n");
    while(caz)
    {
        sprintf(caz_path,"Data%d",caz);
        printf("INCERCARE %s\n",caz_path);
        if(Incercare(caz_path,DLRS))
        {
            printf("INCERCAREA A ESUAT.....\n");
        }
    }
}
```

```
        continue;
    }
    DLRT = compute_DLR();
    fprintf(rezultat,"%6I64d|%19I64d|%19I64d|%19.8f|%19.8f|%19.8f|\n",N
,MTTF[1],T[1],DLRT,DLRS,compute_epsilon(DLRS,DLRT));
    for(__int64 i=2;i<=N;i++)
        fprintf(rezultat,"      |%19I64d|%19I64d|
|
|\n",MTTF[i],T[i]);
    fprintf(rezultat,"-----
-----\n");
    caz--;
}
fclose(rezultat);
return 0;
}
```


**Titluri recent publicate în colecția „TEZE DE DOCTORAT”
seria 10: Știința Calculatoarelor**

1. **Norbert Neidenbach** - *Das Service-Management eines IT-Outsourcing-Projektes durch ITIL-Best-Practices, IT-Outsourcing kostenoptimiert planen und steuern*, ISBN 978-973-625-660-8, (2008);
 2. **Edwin Hans Wolf** - *Das Geschäftsmodell (Business model) MDS (Managed Desktop Support) im IT-Outsourcing, Leistungserbringung im Rahmen des MDS-Geschäftsmodells*, ISBN 978-973-625-661-5, (2008);
 3. **Adrian Zafiu** – *Minimizarea sistemelor decizionale multivalente deterministe și nedeterministe*, ISBN 978-973-625-678-3, (2008);
 4. **Daniel Iercan** – *Contributions to the Development of Real-Time Programming Techniques and Technologies*, ISBN 978-973-625-719-3, (2008);
 5. **Laurenția Timar** – *Contribuții referitoare la configurarea optimală prin prisma performanță-fiabilitate a unor rețele de dispozitive de achiziția datelor cu aplicabilitate la excavatoarele cu cupe*, ISBN 978-973-625-775-9, (2008);
 6. **Dan Cireșan** – *Recunoașterea șirurilor numerice scrise de mână*, ISBN 978-973-625-777-3, (2008);
 7. **Emanuel Țundrea** – *Contributions to the modelling and the use of software product lines*, ISBN 978-973-625-793-3, (2008);
 8. **Alexandru Amăricăi** – *On the Design of Floating Point Units for Interval Arithmetic*, ISBN 978-973-625-795-7, (2008);
 9. **Oana Boncalo** – *Simulation Based Reliability Assessment of Quantum Circuits*, ISBN 978-973-625-796-4, (2008);
 10. **Cristian Ruican** – *Developing Automatic Synthesis Methodologies for Quantum Circuits Using Genetic Algorithms*, ISBN 978-973-625-819-0, (2009).
-



EDITURA POLITEHNICA

