

615.189
140 G

01

UNIVERSITATEA "POLITEHNICA" TIMIȘOARA
FAC. AUTOMATICĂ ȘI CALCULATOARE
CAT. CALCULATOARE

CONTRIBUTII LA ORGANIZAREA
STRUCTURILOR PARALELE
PRIN RECONFIGURAREA
RETELELOR
DE
INTERCONEXIUNI

BIBLIOTECA CENTRALĂ
UNIVERSITATEA "POLITEHNICA"
TIMIȘOARA

Conducător științific:
prof. dr. ing. CRIȘAN STRUGARU

Doctorand:
ș. l. ing. MIRCEA POPA

Timișoara
1996

CUPRINS

	Pag.
INTRODUCERE	5
CAP. 1 ROLUL RECONFIGURĂRII RETELELOR DE INTERCONEXIUNI IN ORGANIZAREA SISTEMELOR PARALELE DE CALCUL	8
1.1 Generalități	8
1.2 Arhitecturi paralele în sistemele de calcul	9
1.2.1 Paralelismul în sisteme uniprocessor	9
1.2.2 Paralelismul în sisteme cu mai multe procesoare	11
1.2.3 Clasificarea arhitecturilor de sisteme de calcul	13
1.2.4 Rețele de calculatoare	14
1.3 Definierea organizării sistemelor de calcul considerate în prezenta lucrare	15
1.4 Reconfigurarea sistemelor paralele	16
1.4.1 Necesitatea reconfigurării sistemelor paralele	16
1.4.2 Reconfigurarea arhitecturală	17
1.5 Concluzii	21
CAP. 2 REȚELE DE INTERCONECTARE	23
2.1 Caracteristici ale rețelelor de interconectare	23
2.2 Optimizarea caracteristicilor rețelelor de interconectare	25
2.3 Incărcarea unei rețele într - o altă rețea	29
2.4 Topologii clasice de rețele de interconectare	31
2.4.1 Topologii de rețele de interconectare statice	31
2.4.1.1 Topologia rețelei liniare	31
2.4.1.2 Topologia rețelei în forma de inel	32
2.4.1.3 Topologia rețelei în formă de arbore	33
2.4.1.4 Topologia rețelei în formă de stea	34
2.4.1.5 Topologia rețelei de tip de Bruijn	35

2.4.1.6 Topologia rețelei de tip grilă	36
2.4.1.7 Topologia rețelei de tip hipercub	38
2.4.1.7.1 Definiție și proprietăți	38
2.4.1.7.2 Problema încărcării la topologia hipercub	44
2.4.1.7.3 Hipercubul incomplet	47
2.4.2 Topologii de rețele de interconectare dinamice	48
2.4.2.1 Microcomputatorul	49
2.4.2.2 Rețele de interconectare dinamice	51
2.4.2.2.1 Mecanisme de rutare	53
2.4.2.2.2 Rețele de interconectare dinamice pe mai multe nivele	54
2.4.2.2.2.1 Rețele dinamice pe mai multe nivele cu blocare	58
2.4.2.2.2.2 Blocarea	63
2.4.2.2.2.3 Rețeaua cu trecere - o soluție proprie pentru scăderea probabilității de blocare în rețelele de tip banyan	66
2.4.2.2.3 Rețeaua de tip crossbar	69
2.5 Problema (Δ , D)	70
2.6 Concluzii	72

CAP. 3 CONTRIBUȚII LA DEZVOLTAREA TEHNICII REGISTRULUI DE DEPLASARE CU PONDERE VARIABILĂ PENTRU RECONFIGURAREA REȚELELOR DE INTERCONECTARE DE TIP ARBORE, INEL ȘI STEA	73
3.1 Generalități	73
3.2 Descrierea tehnicii registrului de deplasare cu pondere variabilă	74
3.3 Justificarea relației matematice utilizate la generarea adresei succesivului	77
3.4 Posibilități de reconfigurare	78
3.4.1 Reconfigurarea dintr-un tip de rețea de interconectare în altul	79
3.4.1.1 Limitări în posibilitățile de reconfigurare dintr-un tip de rețea de interconectare în altul, introduse de tehnica cu registru de deplasare cu pondere variabilă	79

3.4.1.2 Un nou tip de registru de deplasare cu pondere variabila	80
3.4.2 Reconfigurarea în cadrul aceluiași tip de rețea de interconectare	82
3.5 Generarea rețelei de interconectare de tip arbore binar utilizînd registrul de deplasare cu pondere variabilă	82
3.5.1 O metodă originală pentru delimitarea rețelelor de interconectare de tip arbore care pot fi generate cu tehnica registrului de deplasare cu pondere variabilă	84
3.5.2 O metodă originală pentru generarea unei rețele de interconectare de tip arbore binar utilizînd registrul de deplasare cu pondere variabilă	91
3.6 Proiectarea rețelei de interconectare a unui sistem paralel reconfigurabil prin tehnica registrului de deplasare cu pondere variabila	93
3.6.1 O soluție cunoscută la problema proiectării unei rețele de interconectare care permite reconfigurarea unui sistem paralel prin tehnica registrului de deplasare cu pondere variabilă	93
3.6.2 O soluție originală la problema proiectării unei rețele de interconectare care permite reconfigurarea unui sistem paralel prin tehnica registrului de deplasare cu pondere variabila	96
3.6.3 O comparație între soluția Kartashev și cea propusă în prezenta lucrare	101
3.7 Verificări experimentale	102
3.8 Concluzii	104

CAP. 4 CONTRIBUTII LA PROBLEMA CREȘTERII NUMĂRULUI DE NODURI CONECTATE PRIN INTERMEDIUL UNEI REȚELE DE INTERCONECTARE STATICE 106

4.1 Soluții cunoscute la problema creșterii numărului de noduri într-o rețea de interconectare de tip hipercub	111
4.1.1 Hipercubul de ordin n și lățime p	111
4.1.2 Hipercubul Mobius	112
4.1.3 Hipercubul de Bruijn	114
4.1.4 Hipercubul încrucișat	115

4.1.5 Hiper cubul balansat	115
4.1.6 Hiper cubul extins	117
4.1.7 Hiper cubul toric	119
4.1.8 Hypernet	120
4.1.9 Hiper cubul cu punți	120
4.1.10 Hiper cubul răsucit	122
4.1.11 Hiper cubul conectat	124
4.1.12 Hiper cubul ierarhic	125
4.2 Hiper cubul compus - o soluție originală la problema creșterii numărului de noduri într - o rețea de tip hiper cub	126
4.2.1 Compunerea grafurilor	126
4.2.2 Principiul soluției originale	127
4.2.3 Hiper cubul compus	128
4.2.4 Comparații între hiper cubul compus și alte variante ale hiper cubului	135
4.2.5 Alte tipuri de rețele compuse	145
4.3 Concluzii	145
CAP. 5 CONCLUZII	147
BIBLIOGRAFIE	151
ANEXA 1	162

INTRODUCERE

Extraordinara dezvoltare a științei și economiei a impus abordarea unor domenii deosebit de complexe dar cu poziții cheie în avansul civilizației umane. Exemple de asemenea domenii sînt: exploatarea resurselor materiale, inteligența artificială, medicina, meteorologie, fuziunea energiei, automatizarea în industrie, inginerie genetică, sociologie, apărare militară etc. În cadrul cercetărilor întreprinse în aceste domenii s - a impus rapid utilizarea tehnicii de calcul. Complexitatea problemelor a impus performanțe deosebit de mari, de viteză, capacitate de memorie, siguranță în funcționare, pe care trebuie să le îndeplinească sistemele de calcul.

Soluția care oferă sisteme de calcul cu performanțe optime pentru aceste domenii, o constituie calculul paralel, [1] - [5].

Prezenta lucrare se încadrează în vastul domeniu al calculului paralel. Obiectul ei este creșterea performanțelor sistemelor paralele de calcul prin soluții la nivelul organizării lor. Cercetările autorului s - au îndreptat spre rețelele de interconectare din cadrul sistemelor paralele de calcul urmărindu - se creșterea performanțelor sistemelor prin reconfigurarea și îmbunătățirea caracteristicilor rețelelor de interconectare.

Lucrarea este structurată în cinci capitole.

Capitolul 1 începe prin delimitarea ariei largi a paralelismului în sistemele de calcul. Sînt prezentate soluțiile care asigură implementarea paralelismului în sisteme uniprocessor și apoi sînt descrise cîteva tipuri de sisteme paralele cu mai multe procesoare. În continuare este delimitată organizarea sistemelor de calcul considerate în prezenta lucrare. Apoi este evidențiat rolul reconfigurării în scopul creșterii performanțelor sistemelor de calcul considerate și, în acest cadru, se subliniază importanța și rolul rețelelor de interconectare din sistemele paralele de calcul.

Se definește rețeaua de interconectare reconfigurabilă.

Capitolul 2 este dedicat în întregime rețelelor de interconectare. După prezentarea caracteristicilor acestora și a modalităților de optimizare a lor, este abordată problema topologiei rețelelor de interconectare intrucit cercetările autorului s - au îndreptat în această direcție. Sînt descrise topologii clasice de rețele de interconectare. Dintre topologiile rețelelor de interconectare statice au fost alese cele mai uzuale și anume: cea liniară, de tip inel, arbore, stea, de Bruijn, grilă și hiper cub. Pe ultima s - a pus un accent deosebit datorită faptului că va fi folosită, în cap. 4, ca suport pentru prezentarea unei contribuții a autorului.

Studiul celei de a doua clase de rețele de interconectare, cele dinamice, a început cu prezentarea microcomutatorului care este elementul de bază al oricărei rețele de interconectare dinamice. Apoi sînt descrise mecanisme de rutare și se abordează o subclasă a acestor rețele și anume rețelele de interconectare dinamice pe mai multe nivele. Dintre acestea sînt detaliate cele cu blocare. Autorul oferă o soluție originală la problema blocării. Capitolul se încheie cu prezentarea problemei (Δ , D).

Capitolul 3 prezintă contribuțiile autorului la dezvoltarea tehnicii registrului de deplasare cu pondere variabilă pentru reconfigurarea rețelelor de interconectare de tip arbore, inel și stea. După o descriere a tehnicii, preluată din literatura de specialitate, autorul abordează problema reconfigurării sub cele două aspecte ale ei: reconfigurarea dintr - un tip de rețea de interconectare în altul și reconfigurarea în cadrul aceluiași tip de rețea de interconectare. Sînt descrise mai multe contribuții originale ale autorului. Apoi se abordează problema proiectării rețelei de interconectare a unui sistem paralel reconfigurabil prin tehnica registrului de deplasare cu pondere variabilă. După prezentarea unei soluții cunoscute, este descrisă soluția autorului și se fac comparații între cele două soluții. Capitolul se încheie

cu verificări experimentale.

Capitolul 4 prezintă contribuțiile autorului la problema creșterii numărului de noduri conectate prin intermediul unei rețele de interconectare statice. Problema abordată a fost: menținerea diametrului unei rețele statice la o valoare cât mai mică în condițiile creșterii numărului de noduri. Au fost prezentate soluțiile cunoscute la această problemă și apoi a fost descrisă soluția propusă de autor. Ca suport al descrierii a fost utilizată rețeaua de tip hipercub dar soluția poate fi aplicată la orice tip de rețea de interconectare statică. Se fac comparații între soluția originală și cele cunoscute iar rezultatele au fost prezentate sub formă tabelară și sub formă de grafice.

Ultimul capitol prezintă contribuțiile originale ale autorului și o direcție pentru continuarea cercetărilor.

Autorul prezentei lucrări a efectuat un stagiu de specializare la Institutul de Matematici Aplicate din Institutul Național Politehnic din Grenoble, Franța care i - a fost deosebit de util, din punctul de vedere al temei lucrării, atât prin accesul la o bogată literatură de specialitate cât și prin dialogul cu unii din profesorii universitari, cu preocupări în domeniul abordat.

În Bibliografie materialele au fost trecute în ordinea primei lor menționări din lucrare. Pentru a urmări mai ușor lucrările autorului, legate direct sau indirect de tematica lucrării, acestea s - au remenționat în mod grupat.

Prezenta teză a fost elaborată sub îndrumarea competența și exigentă a conducătorului științific, domnul prof. dr. ing. CRIȘAN STRUGARU. Autorul dorește să - i mulțumească în mod deosebit pentru sprijinul total acordat, pentru răbdarea și generozitatea sa.

CAP. 1 ROLUL RECONFIGURĂRII RETELELOR DE INTERCONEXIUNI IN ORGANIZAREA SISTEMELOR PARALELE DE CALCUL

1.1 Generalități

Apariția și dezvoltarea paralelismului trebuie să fie legate de cerințele tot mai mari impuse sistemelor de calcul. Complexitatea aplicațiilor, cerințele tot mai mari de viteză și capacitate de memorie au dus la concluzia că sistemele de calcul clasice, monoprosesor, nu pot fi eficiente în anumite domenii, [1].

În scopul creșterii performanțelor sistemelor de calcul, cercetările s-au desfășurat pe mai multe direcții. Există patru puncte de vedere referitoare la identitatea celui mai important factor care determină creșterea performanțelor, [2]. Primul consideră că soluția constă în creșterea vitezei circuitelor, prin tehnologie. Al doilea folosește calea optimizării și vectorizării compilatoarelor în scopul detectării paralelismului. Al treilea se bazează pe noi algoritmi, paraleli, încurajând creerea de noi limbaje de programare care să asigure implementarea acestor algoritmi. În fine, al patrulea consideră că performanțe optime se pot obține utilizând arhitecturi paralele.

Soluția care asigură maximul de performanțe o constituie calculul paralel, [2] - [5], ceea ce impune o combinație a rezultatelor obținute de ultimele trei curente.

Pornind de la aria largă a calculului paralel, acest capitol urmărește să delimiteze locul rețelelor de interconexiuni în organizarea sistemelor paralele și, apoi, să evidențieze rolul reconfigurării rețelelor de interconexiuni în creșterea performanțelor sistemelor paralele de calcul.

1.2 Arhitecturi paralele în sistemele de calcul

1.2.1 Paralelismul în sisteme uniprocessor

Paralelismul a fost implementat în sistemele uniprocessor prin intermediul a mai multor mecanisme, [1].

Multiplicarea unităților funcționale ale unui calculator este unul din aceste mecanisme. Constă în înlocuirea unității aritmetice și logice cu mai multe unități specializate pentru lucrul în virgulă fixă sau mobilă.

Un alt mecanism este ierarhizarea memoriilor. Memoria poate fi clasificată în:

- memorie externă, cu timp de acces mare, de zeci de us pînă la ms dar și capacitate mare, zeci, sute de MO și

- memorie internă, operativă, cu timp de acces mic, zeci sau sute de ns dar și capacitate mai mică, sute de KO pînă la megaocteți.

Deși memoria internă este mai rapidă decît cea externă, ea este lentă raportat la viteza unității centrale. Pentru a micșora timpii de așteptare ai unității centrale la accesele la memorie au fost utilizate mai multe metode, [1], [6]:

- întreteserea blocurilor de memorie: este un tip de organizare a memoriei, pe module, astfel încît locații cu adrese adiacente să facă parte din module diferite; permite ca, la un moment dat, să fie lansate mai multe accese la memorie, la locații aflate în module diferite;

- memoria "cache": este o memorie tampon între unitatea centrală și memoria operativă, de viteză mare dar de capacitate mică; sistemul de operare încarcă în memoria "cache" porțiuni din memoria operativă în care este foarte probabil să se găsească informația dorită de unitatea centrală.

Suprapunerea operațiilor executate de unitatea centrală cu

cele de intrare/ ieșire este un alt mecanism de implementare a paralelismului în sistemele uniprocessor. Aceasta presupune existența unui procesor specializat pe operații de intrare/ ieșire care lucrează în paralel cu cel din unitatea centrală.

Aducerea în avans a instrucțiunilor împreună cu suprapunerea operațiilor în cadrul procesorului central asigură creșterea vitezei de lucru. Un exemplu clasic este microprocesorul 8086, alcătuit din două unități care lucrează independent, una dintre ele asigurând și aducerea în avans a instrucțiunilor. La microprocesoarele ulterioare din familie, numărul unităților independente a crescut, de exemplu la microprocesorul 80386 sînt 6 unități interne independente, asigurînd o creștere a vitezei de lucru, [7].

Multiprogramarea este un alt mecanism pentru implementarea paralelismului în sistemele uniprocessor. Constă în execuția aparent simultană, de către unitatea centrală, a mai multor procese. Dacă, de exemplu, la un moment dat unitatea centrală primește spre execuție un proces la care predomină operațiile de intrare/ ieșire, acesta va fi transferat la un procesor specializat pe operații de intrare/ ieșire iar procesorul central va executa un alt proces la care predomină operațiile de prelucrare, rezultînd un cîștig de timp la execuția celor două procese. Scopul multiprogramării este acela de a minimiza efectul decalajului care există între viteza mare a unității centrale și viteza mică a echipamentelor de intrare/ ieșire. Unitatea centrală și echipamentele de intrare/ ieșire sînt folosite alternativ de mai multe procese astfel încît timpii lor de așteptare să fie minimi.

Divizarea timpului este un concept care asigură, de asemenea, implementarea paralelismului în sisteme uniprocessor. Mai multe procese sînt executate de un același procesor, fiecărui proces fiindu-i alocat același interval din timpul procesorului. După trecerea unui asemenea interval de timp procesorul oprește execuția

procesului curent și trece la execuția următorului ș. a. m. d.

1.2.2 Paralelismul în sisteme cu mai multe procesoare

Sistemele cu mai multe procesoare asigură eficiență maximă a procesării paralele, [1]. În urma cercetărilor s-au delimitat mai multe tipuri de arhitecturi paralele. În [1] este prezentată o clasificare a lor în:

- arhitecturi paralele care păstrează caracteristicile mașinii Von Neumann și

- arhitecturi paralele neconvenționale.

În prima categorie intră:

- sisteme care implementează conceptul de bandă de asamblare,
- sisteme multiprocesor,
- arii de procesoare.

În a doua categorie intră:

- sisteme care implementează conceptul de flux de date,
- sisteme care implementează conceptul de sistolicitate.

În continuare vor fi prezentate, pe scurt, caracteristicile acestor arhitecturi. Mai multe detalii se pot găsi în [1], [6] și [8] - [17].

Sistemele care implementează conceptul de bandă de asamblare sînt alcătuite din mai multe blocuri conectate astfel încît ieșirile unuia sînt intrări în următorul ș. a. m. d. Fiecare bloc este specializat pe o operație sau pe un tip de operații. În cazul unui procesor organizat sub forma unei benzi de asamblare, ciclul unei instrucțiuni este împărțit în faze iar execuția instrucțiunii are loc în felul următor: primul bloc din bandă execută prima fază, pentru care este specializat, iar apoi predă instrucțiunea blocului următor care va executa faza a doua din instrucțiune, pentru care este specializat, în timp ce primul bloc execută prima fază a instrucțiunii următoare ș. a. m. d.

Sistemele multiprocesor sînt alcătuite din mai multe

procesoare, module de memorie și porturi de intrare/ ieșire conectate între ele prin intermediul unor rețele de interconectare. În funcție de modul de interconectare a procesoarelor și a resurselor, alcătuite din memorii și porturi de intrare/ ieșire, există două tipuri de organizări a sistemelor multiprocessor:

- strâns cuplate, în care resursele sînt comune și separate de procesoare prin intermediul rețelei de interconectare,

- slab cuplate, în care resursele sînt locale iar rețeaua de interconectare leagă procesoarele între ele.

O arie de procesoare este o structură regulată, sincronă, alcătuită din mai multe procesoare, cu sau fără memorie locală, avînd posibilitatea de a comunica între ele, prin intermediul unei rețele de interconectare, toate lucrînd în paralel sub comanda unei unități de control. Unitatea de control asigură comunicarea ariei cu exteriorul, primește toate instrucțiunile direcționate către arie, le decodifică și hotărăște cine să le execute, avînd deci și rol de planificare și transferă către procesoare toate informațiile inițiale de care acestea au nevoie. Procesoarele execută comenzile primite de la unitatea de control și, la nevoie, pot comunica între ele dar numai sub comanda unității de control. Au posibilitatea de a nu participa la execuția unei operații dar nu pot executa altceva în acest timp.

Sistemele care implementează conceptul de flux de date au fost construite în conformitate cu regula de bază a acestui concept: un procesor va executa o instrucțiune atunci cînd toți operandii necesari îi sînt disponibili, [1]. Rezultă marele avantaj al conceptului și anume acela al exploatării implicite a paralelismului unei aplicații. Execuția instrucțiunilor într-un asemenea sistem nu mai este secvențială ci este condiționată doar de dependențele care există între date. Aceasta duce la posibilitatea de a executa în paralel toate instrucțiunile ale căror date nu au dependențe între ele, deci paralelismul este aplicat la nivelul instrucțiunilor fără a cere programatorului

specificarea acestuia.

Sistemele cu arhitecturi sistolice, sau rețelele sistolice, sînt alcătuite dintr-un ansamblu de celule procesoare, denumite și celule sistolice, interconectate într-o formă regulată și care prelucrează ritmic datele. Fiecare celulă este conectată doar cu un număr limitat de alte celule, vecinii ei, numărul acestora depinzînd de forma rețelei sistolice. Forma poate fi de mai multe feluri: liniară, triunghiulară, hexagonală etc. Într-o rețea sistolică toate operațiile sînt sincronizate de un tact global. Aceasta asigură prezența datelor la intrările tuturor celulelor la momente de timp bine determinate. Se poate considera că datele "curg" de la o celulă la alta, ritmic, pe mai multe direcții, în funcție de forma rețelei sistolice.

1.2.3 Clasificarea arhitecturilor de sisteme de calcul

Literatura de specialitate prezintă mai multe criterii pentru clasificarea sistemelor de calcul, [1], [5], [18], [19].

În [18] este descrisă o clasificare a arhitecturilor utilizînd formule inspirate din chimie. Se obține o clasificare ierarhizată, detaliată dar cu un grad mic de generalitate.

Clasificarea cea mai răspîndită este cea a lui Flynn [1], [5], [19]. În funcție de modul de prelucrare a instrucțiunilor și datelor, Flynn a împărțit sistemele de calcul în următoarele categorii:

- cu un șir de instrucțiuni și un șir de date, SISD ("Single Instruction Stream - Single Data Stream");
- cu un șir de instrucțiuni și mai multe șiruri de date, SIMD ("Single Instruction Stream - Multiple Data Stream");
- cu mai multe șiruri de instrucțiuni și un șir de date, MISD ("Multiple Instruction Stream - Single Data Stream");
- cu mai multe șiruri de instrucțiuni și mai multe șiruri de date, MIMD ("Multiple Instruction Stream - Multiple Data Stream"

).

Prin șir se înțelege o secvență de instrucțiuni sau date prelucrate de un singur procesor.

Arhitectura de tip SISD corespunde calculatoarelor seriale, cele mai răspândite. Instrucțiunile sînt executate secvențial, de către un singur procesor iar prelucrările se fac asupra unui unic șir de date.

Arhitectura de tip SIMD se caracterizează prin execuția, la un moment dat, a unei secvențe de instrucțiuni dar asupra mai multor șiruri de date, de către mai multe procesoare. Ariile de procesoare constituie exemple tipice de mașini SIMD.

Arhitecturile de tip MISD sînt opuse celor de tip SIMD în sensul execuției simultane, de către mai multe procesoare, a mai multor secvențe de instrucțiuni dar asupra aceluiași șir de date.

Arhitecturile de tip MIMD se caracterizează prin execuția, de către mai multe procesoare, a mai multor șiruri de instrucțiuni cu operanzi din mai multe șiruri de date. Exemple tipice de mașini MIMD sînt sistemele multiprocesor.

1.2.4 Rețele de calculatoare

Rețelele de calculatoare constituie o forma de implementare a paralelismului în sistemele de calcul, distinctă de sistemele cu arhitectură paralelă prezentate în paragafele anterioare.

Dată fiind complexitatea rețelelor de calculatoare ele nu vor fi abordate în prezenta lucrare decît din punctul de vedere care interesează și anume cel al topologiei.

Tinînd seama de caracteristica rețelelor de calculatoare de a acoperi o arie geografică care poate fi deosebit de întinsă, de la o încăpere pînă la o zonă geografică, s - au impus acele topologii la care numărul de legături este mai mic. Sînt uzuale următoarele

tipuri de topologii, [20] - [23]:

- liniară,
- inel,
- stea și
- arbore.

1.3 Definirea organizării sistemelor de calcul considerate în prezenta lucrare

Prezenta lucrare se încadrează în domeniul larg al sistemelor paralele de calcul. Din paragraful 1.2 rezultă existența mai multor tipuri de sisteme paralele de calcul:

- sisteme cu arhitectură paralelă: sînt alcătuite din mai multe procesoare, memorii și subsisteme de intrare/ ieșire care au posibilitatea de a comunica între ele; procesoarele au o autonomie limitată, pot să aibă sau nu resurse hardware proprii și lucrează împreună la rezolvarea unei probleme; din punct de vedere fizic sistemele cu arhitectura paralelă sînt alcătuite din unul sau mai multe unități, alăturate;

- rețele de calculatoare: sînt alcătuite din mai multe calculatoare care comunica între ele; calculatoarele sînt autonome și abordează probleme distincte; din punct de vedere fizic rețelele de calculatoare ocupa o arie geografică mai întinsă decît sistemele cu arhitectura paralelă: o încăpere, o clădire, grup de clădiri, zonă geografică.

În prezenta lucrare interesează partea comună a organizării sistemelor paralele și anume se consideră că sistemul paralel, indiferent de tipul din care face parte, este alcătuit din mai multe noduri care comunică între ele prin intermediul unei rețele de interconectare.

Noțiunea de nod este consacrată. În [22] se definește un nod, făcîndu-se referire însă doar la rețele de calculatoare, ca un punct final, o ramificație sau o joncțiune comună a două sau mai

multe ramificații ale rețelei. Autorul prezentei lucrări consideră ca această definiție are un mare dezavantaj și anume acela că nu arată și nici măcar nu sugerează nimic despre concretizarea noțiunii de nod, altfel spus despre obiectul fizic căruia i se asociază notiunea de nod.

Definiția din [24] este considerată ca fiind mai potrivită. În conformitate cu aceasta un nod este o abstractizare pentru un procesor, o memorie sau un element de comutare. Un nod dispune de mai multe porturi pentru a comunica cu alte noduri prin legături dedicate sau legături comune.

Autorul prezentei lucrări a extins avantajele definiției din [24] și asupra rețelelor de calculatoare. Astfel rezultă următoarea:

Definiție: Un nod este o abstractizare pentru un calculator, un procesor, o memorie sau un element de comutare.

Rețeaua de interconectare asigură stabilirea de căi, în vederea comunicării, între nodurile sistemului paralel. Ea este alcătuită din elemente de comutare și legături între ele. Elementul de comutare poate fi atașat unui procesor sau memorie, caz în care intră în componența unui nod. De asemenea poate fi privit ca un nod, în cazul unor tipuri de rețele de interconectare (de exemplu în cazul rețelelor de interconectare dinamice pe mai multe nivele).

Rețelele de interconectare vor fi tratate, pe larg, în cap. 2 al prezentei lucrări.

1.4 Reconfigurarea sistemelor paralele

1.4.1 Necesitatea reconfigurării sistemelor paralele

Literatura de specialitate, [25] - [27], arată că o deosebită importanță o are modul în care o arhitectură poate suporta cerințele de procesare și de comunicare ale diferiților algoritmi paraleli. Sistemele cu arhitectură fixă, statică, au limitări în

ceea ce privește gradul de potrivire între ele și algoritmi paraleli, [25]. Creșterea gradului de potrivire este asigurată prin facilitatea de reconfigurare a sistemelor paralele, care duce la creșterea eficienței sistemului pentru o gamă mai largă de aplicații, fără o creștere a numărului resurselor hardware ale sistemului.

În cazul prezentei lucrări reconfigurarea va fi înțeleasă în sensul arătat în [25]: considerînd un sistem paralel cu mai multe resurse hardware, reconfigurarea sistemului paralel înseamnă restabilirea diferitelor partiții sau seturi de resurse sau/ și modificarea interconexiunilor între resursele din cadrul unei partiții. Scopul este ca reconfigurarea să ducă la stabilirea, cu o creștere minimă a prețului de cost, a unei asemenea arhitecturi care execută într-un timp minim programul curent.

O alta consecință a facilității de reconfigurare este creșterea toleranței la defecțiuni. Literatura de specialitate [28], [29], indică reconfigurarea ca o cale pentru creșterea toleranței la defecțiuni.

Toleranța la defecțiuni nu constituie obiectul prezentei lucrări, ca urmare problemele legate de reconfigurare în scopul creșterii toleranței la defecțiuni nu vor fi tratate.

1.4.2 Reconfigurarea arhitecturală

Are ca scop creșterea performanțelor prin creșterea vitezei de lucru. Există două căi, [30], pentru realizarea ei și anume:

- adaptarea resurselor hardware la cerințele instrucțiunilor și datelor și

- reconfigurarea arhitecturii în diferite tipuri: sisteme multiprocesor, arii de procesoare, sisteme cu bandă de asamblare sau combinații ale acestora în sensul coexistenței, la un moment dat, a mai multor tipuri de arhitecturi în cadrul aceluiași sistem.

Adaptarea resurselor hardware la cerințele instrucțiunilor și datelor înseamnă existența proprietății unui sistem de a-și

partiționa resursele hardware rezultând un număr de subsisteme independente, număr care este determinat și de caracteristicile aplicației. De exemplu, dacă aplicația presupune prelucrarea mai multor șiruri de date, independente, fără pretenții mari de precizie, atunci sistemul poate fi reconfigurat într-un număr de subsisteme cu lungimea cuvântului mai mică. Este de dorit ca numărul subsistemelor să coincidă cu numărul șirurilor. Dacă aplicația presupune prelucrarea unui șir cu precizie ridicată, va fi necesar un subsistem cu lungime mare a cuvântului.

Această cale urmărește minimizarea efectului diferenței între lungimea cuvântului programului și lungimea cuvântului sistemului ceea ce duce la minimizarea resurselor neutilizate la un moment dat. Este de dorit ca lungimea cuvântului programului fie să coincidă cu lungimea cuvântului sistemului fie să fie multiplu întreg al acesteia. Scopul este ca numărul de programe ce se execută concurent, pe un anumit sistem, să fie maxim, prin dimensionarea lungimii resurselor hardware în conformitate cu cerințele programelor.

Avantajul acestei căi este acela că se asigură creșterea performanțelor fără a crește resursele sistemului, întrucât ea se bazează pe redimensionarea resurselor existente. Dezavantajele procedurii sînt:

- o arie de aplicabilitate limitată și
- menținerea, în continuare, uneori, de resurse neutilizate întrucât dimensionarea nu conduce întotdeauna la folosirea în întregime a resurselor existente.

A doua cale pornește de la potrivirea care se dorește între arhitectura unui sistem și cerințele de calcul și de comunicare ale algoritmilor pe care îi execută. Diferiți algoritmi pot avea cerințe de calcul și de comunicare diferite. Mai mult, diferite părți, module, ale unui algoritm pot avea cerințe de calcul și de comunicare diferite. Pentru o execuție optimă, din punct de vedere a vitezei, a lor, ar fi de dorit sisteme cu arhitecturi dedicate, specializate pentru operațiile respective. Aceasta însă ar duce la

o utilizare ineficientă a sistemului, la o creștere a complexității sale și, în final, la o creștere semnificativă a prețului, [30].

De exemplu, algoritmi pentru înmulțirea matricilor de vectori și pentru convoluții sînt executați în mod optim de sisteme cu arhitectură liniară, [31]. Algoritmi pentru aflarea maximumului sau minimumului dintr-un șir sînt executați în mod optim de sisteme organizate în formă de arbore, [31] iar sistemele organizate sub formă de hiper cub sînt foarte eficiente în cazul operației de sortare, [46]. Luînd în considerare o aplicație în care s-ar cere aflarea maximumului sau minimumului unui set de convoluții, aceasta nu ar putea fi executată, în mod optim, de un sistem cu arhitectură fixă, chiar dacă ar fi organizat sub formă liniară sau sub formă de arbore. Dar dacă sistemul s-ar putea reconfigura fiind organizat sub formă liniară pentru calculul convoluțiilor și apoi sub forma de arbore, pentru calculul maximumului sau minimumului, timpul de execuție ar fi minim. Această reconfigurare se poate realiza prin modificarea topologiei rețelei de interconectare a sistemului, adică prin reconfigurarea rețelei de interconectare.

În [25] se arată ca elementul determinant al performanței îl constituie complexitatea comunicațiilor algoritmilor paraleli.

În [32] se demonstrează că efortul de a crește numărul și calitatea procesoarelor dintr-un sistem paralel, fără a ține seama de calitatea comunicării, este inutil. Dacă ponderea părții de comunicare este prea mare atunci un număr de procesoare, lucrînd în paralel, rezolvă o problemă mai lent decît un singur procesor. Pentru a demonstra cele afirmate se consideră un exemplu.

Fie un sistem cu 2 procesoare și cazul cel mai defavorabil în care timpul de execuție nu se suprapune cu cel de comunicare. Notăm cu E timpul de execuție și cu C timpul de comunicare. Raportul E/C reprezintă ponderea comunicării pe procesor. Scopul este micșorarea lui C . Se presupune existența a P procese, fiecare rulînd U unități de timp și comunicînd cu fiecare alt proces, din celălalt procesor, în C unități de timp. Alocînd k procese la un procesor și $P - k$ procese la celălalt procesor, timpul total va fi:

$$T_{tot} = U * \max (P - k, k) + C * (P - k) * k \quad (1.1)$$

Primul termen, liniar în k, reprezintă timpul de execuție iar al doilea, pătratic în k, reprezintă partea de comunicare.

Dacă se reprezintă grafic al doilea termen, rezultă o parabolă, ce taie axa x în $k = 0$ și $k = P$ și are un maxim de $C * P^2 / 4$ la $k = P / 2$.

Timpul total pentru $k = P / 2$ este:

$$T_{tot} = U * P / 2 + C * P^2 / 4.$$

Dacă este prea mare și $U * P / 2 + C * P^2 / 4$ devine mai mare ca $U * P$ este mai eficientă alocarea tuturor proceselor la un singur procesor, rezultând timpul total minim: $T_{tot} = U * P$. Dacă însă $U * P / 2 + C * P^2 / 4 < U * P$, este mai eficientă alocarea proceselor la cele doua procesoare. Din studiul primului termen al relației (1.1) rezultă că eficiență maximă se obține dacă alocarea este uniformă.

Deci pentru ca sistemul paralel biprocesor să lucreze mai rapid decât cel uniprocessor este necesar ca $C < 2U / P$ sau

$$P / 2 < U / C \quad (1.2)$$

Rezultă legătura între numărul de procese ce pot fi executate mai rapid pe un sistem paralel (biprocesor) și timpul de comunicare: cu cât C este mai mic , adică U / C este mai mare, cu atât mai multe procese pot fi executate mai rapid pe un sistem paralel (biprocesor) decât pe un sistem uniprocessor.

În [33] se arată ca inegalitatea (1.2) se păstrează și la un sistem cu N procesoare, ca urmare se păstrează și concluziile.

În [34] se arată ca performanțele unui algoritm paralel sînt decisiv determinate de gradul de potrivire între caracteristicile de comunicare ale algoritmului și topologia rețelei de interconectare a sistemului. Atunci, pentru ca un sistem paralel să obțină performanțe maxime, din punct de vedere al vitezei, pentru o gamă cît mai largă de aplicații, este de dorit ca sistemul să dispună de o rețea de interconectare care se poate reconfigura, adică este de dorit ca rețeaua de interconectare să aibă o topologie optimă pentru cît mai mulți algoritmi. Sensul noțiunii de "topologie optimă" acceptat în prezenta lucrare, este cel definit

în [35] și anume:

Definiție: Optimul topologiei unei rețele de interconectare este acela care maximizează numărul cerințelor de comunicare alocate perechilor de noduri direct conectate.

Prin "rețea de interconectare reconfigurabilă" se înțelege, în prezenta lucrare, sensul definit în [34]. Acesta este:

Definiție: O rețea de interconectare este reconfigurabilă dacă topologia sa poate fi modificată între diferite execuții ale algoritmilor sau între diferite faze ale execuției unui algoritm.

Prezenta lucrare prezintă contribuțiile autorului la organizarea sistemelor paralele de calcul prin reconfigurarea și îmbunătățirea performanțelor rețelelor de interconectare.

1.5 Concluzii

Acest capitol delimitează problema abordată în prezenta lucrare: creșterea performanțelor sistemelor paralele de calcul prin soluții la nivelul organizării acestora, mai concret prin reconfigurarea rețelelor de interconectare din cadrul sistemelor.

După prezentarea principalelor modalități de implementare a paralelismului în sisteme uniprocessor, sînt descrise tipuri de arhitecturi pentru sisteme cu mai multe procesoare. Apoi sînt amintite rețelele de calculatoare, care prezintă interes în prezenta lucrare doar din punct de vedere a topologiei lor.

În continuare este definită organizarea sistemelor paralele de calcul considerate în prezenta lucrare, ca fiind alcătuite din mai multe noduri care comunică între ele prin intermediul unei rețele de interconectare.

În continuare este abordată problema reconfigurării sistemelor paralele. După prezentarea necesității acesteia este descrisă reconfigurarea arhitecturală cu cele două căi de realizare a ei.

Este accentuată reconfigurarea arhitecturii sistemelor paralele de calcul în diferite tipuri, prin modificarea topologiei rețelei de interconectare, adică prin reconfigurarea rețelei de interconectare, urmărindu-se obținerea unei topologii optime pentru aplicația curentă. Sînt definite noțiunile de "topologie optimă" și "rețea de interconectare reconfigurabilă".

CAP. 2 REȚELE DE INTERCONECTARE

2.1 Caracteristici ale rețelelor de interconectare

În conformitate cu cele arătate la sfârșitul capitolului precedent, calitatea comunicării între nodurile unui sistem paralel determina direct performanțele sistemului. Implementarea fizică a comunicării este realizată de rețeaua de interconectare.

Rețeaua de interconectare poate fi definită în mai multe feluri. Astfel în [36] rețeaua de interconectare este definită ca un set de funcții de interconectare. O funcție de interconectare este o bijecție a mulțimii adreselor nodurilor interconectate de către rețea, pe ea însăși.

În [37] o rețea de interconectare se definește ca o construcție complexă de microcomutatoare și linii de legătură care permit transferul de informații între nodurile unui sistem paralel. Rezultă că o rețea de interconectare este alcătuită din două tipuri de elemente: microcomutatorul și linia de legătură.

Microcomutatorul asigură conectarea unui nod la o linie de legătură stabilind căi de comunicație între parteneri. Funcția sa de bază o constituie direcționarea informației. Microcomutatorul poate fi pasiv, fără posibilitate de decizie sau activ, cu posibilitate de decizie. Structura sa este mai complicată în al doilea caz necesitând elemente de decizie, de exemplu un microprocesor. Microcomutatorul poate fi distinct în raport cu nodurile sistemului, sau poate fi atașat acestora. În primul caz microcomutatoarele ocupă fizic poziții diferite față de noduri, totalitatea lor alcătuiind rețeaua de interconectare, iar în al doilea caz au aceeași poziție cu nodurile, acestea intrând și ele în cadrul rețelei de interconectare.

Al doilea element îl constituie linia de legătură sau calea de comunicare. Ea poate fi serială sau paralelă. Ca tehnologie poate

fi realizată prin cablu coaxial, cablu cu mai multe fire, fibră optică sau canale radio. Toate circuitele necesare cuplării la linie sînt conținute fie în elementele procesoare fie în microcomutatoare.

În [38] o rețea de interconectare se definește ca un graf $G = (V, L)$ în care V reprezintă mulțimea vîrfurilor grafului și L reprezintă mulțimea arcelor între vîrfuri. Vîrfurilor li se asociază nodurile sistemului iar existența unui arc corespunde existenței unei legături directe între doua noduri. În această lucrare se va utiliza reprezentarea rețelelor de interconectare sub forma de grafuri întrucît permite o tratare unitară a lor. Termenii necesari din teoria grafurilor precum și semnificațiile lor au fost preluate din [39] și [40].

Cerințele pe care trebuie să le îndeplinească o rețea de interconectare sînt următoarele:

- viteză mare în transferul datelor,
- fiabilitate și toleranță la defecțiuni,
- independență de tipul de aplicație,
- cost redus.

Performanțele unei rețele de interconectare sînt determinate de următoarele caracteristici, [41], [42]:

a. Întîrzierea ("latency"): timpul de întîrziere, în cazul cel mai defavorabil, pentru ca o unitate de mesaj să fie transferată prin rețea;

b. Lățimea de bandă ("bandwidth"): rata de transfer maximă;

c. Toleranța la defecțiuni: este determinată de numărul căilor redundante între nodurile sistemului;

d. Funcționalitatea: este determinată de funcțiile adiționale (de exemplu combinarea mesajelor) pe care le poate realiza o rețea de interconectare;

e. Scalarea: abilitatea unei rețele de interconectare de a fi expandabilă;

f. Costul: este determinat de costurile de implementare pentru

fire, comutatoare, arbitrare, interfațare etc.

2.2 Optimizarea caracteristicilor rețelelor de interconectare

Optimizarea caracteristicilor care determină performanțele unei rețele de interconectare depinde, [1], [4], [17], [37], [42], de soluțiile adoptate pentru:

- modul de operare,
- strategia de control,
- tehnica de comutare,
- topologia.

În funcție de modul de operare se pot stabili două tipuri de comunicare: sincronă și asincronă. Varianta sincronă se folosește la mașinile SIMD iar cea asincronă la mașinile MIMD.

Strategia de control definește modalitatea de comandă a microcomutatoarelor care alcătuiesc o rețea de interconectare. Poziționarea lor, care determină rutarea informației se face fie de informația de control, generată de un controler, fie de informația conținută chiar în mesajul care este transferat prin rețea. Deci controlul poate fi centralizat sau distribuit. Controlul centralizat introduce întârzieri în stabilirea căii de comunicație pentru că elementul de control trebuie să cunoască toate cererile nodurilor și să rezolve eventualul conflict. Controlul distribuit înseamnă transferarea deciziilor de rutare la nivelul nodurilor, ele trebuind să fie mai complexe.

Tehnica de comutare indică modul de stabilire a căii pentru transferul informației. Sînt cunoscute cinci tehnici, [40], [42], [43]:

- prin comutare de circuite ("circuit switching"),
- prin comutare de mesaje ("store and forward"),
- prin comutare de pachete ("packet switching"),

- prin "wormhole",
- prin "cut - through".

În cazul comutării prin circuite transferul începe doar după stabilirea căii între emițător și receptor. Întrucît este necesar un timp pentru stabilirea căii, timp care trebuie luat în considerare atunci cînd se evaluează viteza rețelei de interconectare, tehnica este potrivita la transferul blocurilor de date lungi. Dezavantajul este acela că în timpul unui transfer întreaga cale este blocata.

În cazul comutării de mesaje, informația, organizată în formă de mesaje, avansează prin rețea din nod în nod. Pe măsură ce mesajul avansează calea este eliberata. Există două dezavantaje: nodurile necesită memorie de capacitate suficientă pentru a reține un mesaj și viteza de transfer este afectată de timpul de acces la memorie.

Comutarea de pachete este o varianta a tehnicii anterioare, în care un mesaj este divizat în entități de lungime fixă, numite pachete. Pachetele sînt transferate independent unul de celălalt spre destinație. Fiecare pachet posedă informație pentru stabilirea destinației. Avantajul este acela că necesitățile de memorie sînt mai mici. Dezavantajele sînt următoarele:

- este necesară descompunerea unui mesaj la emițător și recompunerea sa la destinație,
- apare un surplus de comunicare datorită informației suplimentare, de rutare, necesară pentru fiecare pachet.

Următoarele două tehnici sînt cele care se folosesc cu precădere în ultimul timp.

În tehnica "wormhole" un mesaj este divizat în entități de dimensiune minimă, mai mică decît cea a unui pachet, numite "flit" (de la "flow control digit"). Doar primul "flit" dintr - un mesaj conține informație de rutare. Primul "flit" avansează de fiecare dată cînd este posibil. Dacă primul "flit" avansează, următorul "flit" îi ia locul ș. a. m. d. Se poate asemăna avansul mesajului prin rețea cu mișcarea unui șarpe. Pe măsură ce ultimul "flit" avansează, calea este eliberată. Dacă însă "flitul" din frunte nu

poate avansa întreaga cale între poziția ocupată de primul și ultimul "flit" este blocată. Avantajul acestei tehnici este acela că necesitățile de memorie, la nivelul nodului, sînt minime, întrucît un "flit" are o lungime minimă. Dezavantajul este acela că, în cazul în care primul "flit" nu reușește să avanseze, întregul mesaj, divizat în "flit"i, rămîne în rețea, blocînd întregul traseu între primul și ultimul "flit".

Tehnica "cut - through" diferă de cea anterioară prin aceea că în cazul în care primul "flit" nu poate avansa, restul de "flit"i avansează pînă la nodul unde se găsește primul "flit", astfel că întregul mesaj va fi memorat în respectivul nod, pînă la eliberarea căii către destinatar. Dezavantajul este acela că necesitățile de memorie, la nivelul nodului, sînt mari iar avantajul este acela că în cazul imposibilității avansului, calea este eliberată.

Topologia definește forma unei rețele de interconectare. Arată modalitatea în care nodurile interacționează unul cu celălalt pentru a rezolva o problemă dată, [44]. Reprezentarea sub formă de grafuri a rețelelor de interconectare evidențiază topologia rețelei. Topologiile pot fi regulate sau neregulate. Ele pot fi statice sau dinamice. La cele statice un nod are întotdeauna aceeași parteneri pe cînd la cele dinamice nodul poate stabili conexiuni directe cu parteneri diferiți prin comanda elementelor de legătură, microcomutatoarele, care sînt active. Topologiile se pot clasifica în funcție de criteriul spațial în topologii: pe o dimensiune, pe două dimensiuni, pe trei dimensiuni sau pe mai multe dimensiuni. Exemplu de topologie pe o dimensiune: topologia liniară. Exemple de topologii pe două dimensiuni sînt: topologia de tip inel, stea, arbore, grilă precum și cea de tip sistolic. Exemplu de topologie pe trei dimensiuni: topologia de tip cub. Ca exemplu de topologie pe mai multe dimensiuni se poate aminti hipercubul.

Topologiile dinamice se caracterizează prin existența microcomutatoarelor, de tip activ, ca elemente care stabilesc calea de comunicație între două noduri. La rîndul lor se împart în

topologii: pe un nivel, pe mai multe nivele și de tip crossbar.

Pentru evaluarea topologiilor se folosesc următorii parametri, [38], [43], [45]:

1. Diametrul rețelei: este maximul distanțelor între oricare două noduri. Distanța între doua noduri este numărul minim de legături între nodurile adiacente aflate pe traseul dintre cele două noduri. Diametrul este o măsură a lățimii de bandă a rețelei: un diametru mic va determina o lățime de bandă mare.

2. Gradul rețelei: este maximul dintre gradele nodurilor rețelei. Gradul unui nod este numărul de legături (canale) incidente la el. Reflectă numărul de porturi de intrare/ ieșire cerute de un nod, deci costul acestuia. Din motive de cost și de scalare este de dorit menținerea constantă a gradului.

3. Lățimea bisecției: este numărul minim de legături care trebuiesc tăiate pentru a diviza o rețea în doua subrețele egale. Este o măsură a facilității de partiționare a unei rețele.

4. Lungimea firelor: determină viteza la care poate opera rețeaua și disiparea de putere.

5. Simetria unei rețele: este proprietatea unei rețele de a arăta la fel indiferent din ce nod este privită. Rețelele simetrice sînt ușor de implementat și de programat.

6. Flexibilitatea unei rețele: este proprietatea unei rețele de a executa eficient o varietate cît mai mare de algoritmi. Flexibilitatea poate fi văzută ca o problemă de încărcare:

- a grafului unei rețele în graful altei rețele și
- a grafului unui algoritm în graful unei rețele.

7. Conectivitatea rețelei: reprezintă o măsură a numărului de căi independente între două noduri oarecare. Două sau mai multe căi sînt independente dacă nu au nici un arc în comun. Se definesc:

- conectivitatea unui nod care reprezintă numărul de noduri legate la respectivul nod prin cel puțin o cale și
- conectivitatea de arc care reprezintă numărul de căi independente între două noduri oarecare ale rețelei.

O conectivitate mare determina o toleranță mare la defecțiuni. De asemenea, dacă o rețea are conectivitatea de arc egală cu a

atunci comunicarea între oricare două noduri poate fi paralelizată utilizând a căi independente. Aceasta înseamnă că un mesaj poate fi divizat în a entități și acestea pot fi trimise în paralel rezultând un important câștig în timp. Trebuie însă rezolvată problema refacerii mesajului la destinație întrucât entitățile ajung la destinație într - o ordine oarecare.

2.3 Incarcarea unei rețele într - o altă rețea

Incărcarea unei rețele într - o altă rețea este o problemă deosebit de importantă fiind o cale pentru reconfigurarea rețelelor de interconectare în scopul creșterii performanțelor. Problema are două aspecte:

1. Considerînd o rețea reprezentată prin graful $R = (V, L)$ unde V este mulțimea nodurilor iar L este mulțimea legăturilor directe între nodurile rețelei și un algoritm, reprezentat prin graful $A = (T, O)$ unde T este mulțimea proceselor care alcătuiesc algoritmul iar O este mulțimea arcelor grafului. un arc între procesele t_i și t_j indicînd că procesul t_i trebuie să se execute înaintea procesului t_j , execuția algoritmului de către rețea înseamnă încărcarea grafului A în graful R . Incărcarea trebuie să fie optimă pentru o execuție optimă.

2. În literatura de specialitate, [5], [40], [46], se arată că anumite topologii sînt potrivite pentru execuția optimă a unor algoritmi. Astfel hipercubul este potrivit pentru algoritmi de tip "divide and conquer", diferiți algoritmi numerici sînt executați în mod optim de rețele cu topologia de tip grilă, algoritmi de căutare, sortare și evaluare de expresii sînt executați în mod optim de rețele cu topologia de tip arbore etc. Dacă algoritmul A este optim executat de rețeaua R , algoritmul A' este optim executat de rețeaua R' și există fizic doar rețeaua R , pentru o execuție cît mai apropiată de optim a algoritmilor A și A' este necesară încărcarea grafului R' în graful R .

Incărcarea unui graf într - un alt graf este definită în mai multe lucrări, [5], [40], [46] - [53].

Definiție: Fie F și G două grafuri simple, neorientate. Incărcarea grafului F (graful oaspete) în graful G (graful gazdă) constă în găsirea unei aplicații injective f a vîrfurilor grafului F în vîrfurile grafului G și a unei aplicații P_f , asociate lui f , a arcelor grafului F în căi din graful G . Pentru fiecare arc (x, y) din F , $P_f(x, y)$ îi asociază o cale între $f(x)$ și $f(y)$ din G .

Calitatea unei încărcări este măsurată de următorii parametri:

1. Dilatația: este o măsură a depărtării imaginilor din graful gazdă a vîrfurilor vecine din graful oaspete. Dilatația unei încărcări f , notată $d(f)$, este maximul căilor $P_f(x, y)$ din G asociate tuturor arcelor (x, y) din F . În cazul unei încărcări cu dilatația 1, calea $P_f(x, y)$ devine un arc și F este un subgraf parțial al lui G . În exemplul din fig. 2.1, $d(f) = 2$.




Fig. 2.1 Incărcare a grafului F în graful G cu dilatația 2

2. Expansiunea: este o măsură a gradului de utilizare a nodurilor din graful gazdă. Expansiunea unei încărcări f este raportul dintre numărul vîrfurilor grafului gazdă și numărul vîrfurilor grafului oaspete. Dacă expansiunea este 1 atunci utilizarea nodurilor rețelei reprezentată de graful gazdă este optimă. Întrucît aplicația f a fost definită ca fiind injectivă, expansiunea este ≥ 1 .

3. Congestia: este o măsură a intensității traficului din

graful gazdă ca urmare a încărcării grafului oaspete. Congestia - arc unei încărcări f a grafului F în graful G , notată cu $c(f)$, este maximul, referitor la toate arcele n din G , a numărului de arce din F ale căror imagini din G sînt căi care includ pe n . În exemplul din fig. 2.2, $c(f) = 2$. Congestia - vîrf a unei încărcări f a grafului F în graful G este maximul, referitor la toate vîrfurile g din G , a numărului arcelor din F ale căror imagini din G sînt căi care conțin g ca vîrf intern.




Fig. 2.2 Încărcare a grafului F în graful G cu congestia 2

În [40] se prezintă legătura care există între acești parametri:

$$c(f) \leq \Delta^{d(f)}$$

unde Δ este gradul maxim al grafului gazdă. Din relația de mai sus rezultă că scăderea dilatației determină scăderea congestiei.

2.4 Topologii clasice de rețele de interconectare

2.4.1 Topologii de rețele de interconectare statice

2.4.1.1 Topologia rețelei liniare

Fig. 2.3 prezintă topologia unei rețele liniare cu N noduri. Notînd nodurile cu $1, 2, \dots, N - 1$ atunci mulțimea arcelor este:

$\{ (0, 1), \dots, (i - 1, i), (i, i + 1), \dots, (N - 2, N - 1) \}$, $i = 2, \dots, N - 3$. Diametrul și conectivitatea acestui tip de rețea sînt cît se poate de dezavantajoase, [38]. Dar o asemenea rețea este simplu de construit și poate fi încărcată în majoritatea rețelelor uzuale ceea ce înseamnă ca limitările ce apar la execuția unui algoritm vor fi fixate de rețeaua gazdă.

Tab. 2.1 prezintă sintetic caracteristicile topologiei liniare.



Fig. 2.3 Topologie liniară

2.4.1.2 Topologia rețelei în formă de inel

Fig. 2.4 prezintă topologia unei astfel de rețele cu N noduri. Se reprezintă printr-un graf conex și regulat. Notînd nodurile cu $0, 1, \dots, N - 1$ atunci mulțimea arcelor este $\{ (i - 1, i), (i, i + 1) \}$, $i = 1, \dots, N - 1$ și $N = 0$. Gradul este constant și egal cu 2. Pentru a calcula diametrul și conectivitatea se ține seama de faptul că între oricare două vîrfuri există două cai, de lungime m și $N - m$. Atunci conectivitatea unui nod și de arc sînt egale fiecare cu 2 și diametrul este egal cu $\lfloor N/2 \rfloor$, [5], [38], [40], [41].




Fig. 2.4 Rețea în formă de inel




Fig. 2.5 Rețea în formă de inel chordal

Dacă numărul de noduri este mare, diametrul devine mare ceea ce este un important dezavantaj. O soluție o constituie o variantă a topologiei inel și anume inelul chordal, [41], prezentat în fig. 2.5.

Rețeaua în forma de inel a fost a fost mult întrebuințată datorită simplității sale. Ca urmare s - a dat o deosebită atenție încărcării acestei rețele în alte tipuri de rețele. Condiția necesară și suficientă ca o rețea să poată încărca rețeaua de tip inel este să aibă un ciclu iar dacă numărul de noduri ale celor două rețele este egal atunci ciclul trebuie să fie hamiltonian. Astfel:

- inelul se poate încărca în rețeaua de tip hiper-cub, [5], [54];

- inelul se poate încărca în rețeaua de Bruijn, [5], [55].

Un alt dezavantaj al rețelei în forma de inel este toleranța mică la defecțiuni. În [17] și [56] sunt prezentate soluții pentru creșterea toleranței la defecțiuni. Acestea se bazează, în esență, pe redundanță la nivelul arcurilor, creîndu - se două inele pe care informația circulă în sensuri contrare. În cazul defectării unui nod sau a unei legături, cele două inele vor deveni legate unul de celălalt prin crearea de conexiuni în interiorul celor doi vecini ai nodului sau legăturii defecte.

Tab. 2.1 prezintă sintetic caracteristicile topologiei de tip inel.

2.4.1.3 Topologia rețelei în forma de arbore

Un arbore este un graf conex, fără ciclu, [5], [39]. În programare prezintă interes deosebit arborele binar. Arborele binar complet are $N = 2^n - 1$ vîrfuri organizate pe n nivele în care fiecare vîrf neterminal se leagă la un vîrf părinte și la două vîrfuri fii. Vîrfurile din primul nivel se numesc rădăcină și nu au vîrfuri părinte. Vîrfurile din ultimul nivel se numesc frunze și nu au vîrfuri fii, [5], [38], [40], [41]. Fig. 2.6 prezintă o rețea cu topologie de tip arbore binar complet pe 4 nivele.




Fig. 2.6 Rețea în formă de arbore binar complet




Fig. 2.7 Fat - tree

Gradul unui nod depinde de poziția sa: nodul rădăcină are gradul 2, nodurile fii au gradul 1 iar restul de noduri au gradul 3. Diametrul este egal cu $2 (\lceil \log_2 n \rceil - 1)$.

Un dezavantaj al arborelui constă în conectivitatea redusă a sa. Dacă o legătură se întrerupe rezultă doi arbori care nu pot comunica unul cu celălalt. Un alt dezavantaj îl constituie gîtuirea traficului la apropierea de rădăcină. O soluție o constituie varianta numită "fat tree", [41], prezentată în fig. 2.7, în care numărul de legături între un nod și nodul său părinte crește o dată cu apropierea de rădăcină.

Încărcarea arborelui binar în alte tipuri de rețele a fost, de asemenea, mult studiată. Rezultatele sînt:

- arborele binar poate fi încărcat în rețeaua de tip grilă, [5], [57], [58];
- arborele binar poate fi încărcat, cu anumite limitări însă, în rețeaua de tip hipercub, [5], [51], [58], [60], [61];
- arborele binar poate fi încărcat în rețeaua de tip de Bruijn, [5].

Tab. 2.1 prezintă sintetic caracteristicile topologiei de tip arbore binar.

2.4.1.4 Topologia rețelei în formă de stea

Rețeaua în formă de stea este un caz particular al rețelei în formă de arbore în sensul că este un arbore doar cu două nivele, [38], [41]. Diametrul este minim, egal doar cu 2, dar gradul are o valoare mare pentru unul dintre noduri, nodul central, și anume $N - 1$ pentru o rețea cu topologie stea cu N noduri. Pentru celelalte noduri gradul este egal cu 1. Fig 2.8 prezintă o rețea cu topologie de tip stea.




Fig. 2.8 Rețea în formă de stea

Tab. 2.1 prezintă sintetic caracteristicile topologiei de tip stea.

2.4.1.5 Topologia rețelei de tip de Bruijn

Rețeaua de Bruijn este utilizată din ce în ce mai mult datorită proprietății sale de a avea un diametru logaritmic în numărul de noduri dar gradul nodurilor este independent de acest număr, ceea ce o face potrivită pentru aplicațiile la care se cere conectarea unui mare număr de noduri.

O rețea de Bruijn, notată $B(d, D)$, [5], [62], este un graf orientat construit pornind de la cuvinte de lungime D dintr-un vocabular V din d litere. Există o legătură între două noduri dacă ultimele $D - 1$ litere ale unuia coincid cu primele $D - 1$ litere ale celuilalt. Rețeaua are d^D noduri. Considerând nodul (x_1, x_2, \dots, x_D) succesorii săi se obțin deplasând cuvântul la stânga cu un rang și introducând apoi toate literele alfabetului în rangul

liber, deci succesorii vor fi $(x_1, x_2, \dots, x_n, y)$, pentru fiecare y din V . Deci un nod are d succesori imediați și este succesori imediat a alte d noduri deci gradul fiecărui nod este $2d$. Fig. 2.9 prezintă rețele de Bruijn. Se remarcă existența, la unele noduri, a unor bucle care pot fi utilizate pentru comunicarea rețelei cu exteriorul. O proprietate importantă este aceea că are diametrul D deci între orice pereche de noduri există un drum orientat unic de lungime D .




Fig. 2.9 Rețele de Bruijn




Fig. 2.10 Rețea de Bruijn neorientată $B(2,3)$

Renunțând la orientarea arcelor rezultă o rețea de Bruijn neorientată, fig. 2.10.

Într-o rețea de Bruijn pot fi încărcate rețelele cu topologie inel și arbore binar. De asemenea pot fi încărcate rețelele cu topologie grilă [40], [52], precum și rețeaua de tip hipercub, [52].

Tab. 2.1 prezintă sintetic caracteristicile topologiei de tip de Bruijn.

2.4.1.6 Topologia rețelei de tip grilă

Topologia grilă se definește, în spațiul n dimensional, ca produsul cartezian a n lanțuri de d_i vîrfuri, $i = 1, 2, \dots, n$, $d_i \geq 2$. Se notează cu $M(d_1, d_2, \dots, d_n)$. Vîrfurile grilei sînt n -

tuplele (x_1, x_2, \dots, x_n) unde $x_i = 1, 2, \dots, d_i$ și $i = 1, 2, \dots, n$. Intre două vîrfuri (x_1, x_2, \dots, x_n) și (y_1, y_2, \dots, y_n) există o legătură dacă există un i astfel încît $|x_i - y_i| = 1$ și $x_j = y_j$ pentru toți $j \neq i$, [5], [38], [40], [41]. Diametrul unei astfel de rețele este $\sum_{i=1}^n (d_i - 1)$ care este mult mai mic decît al unui inel dar mai mare ca a unui arbore binar cu același număr de noduri. Fig. 2.11 prezintă o grilă bidimensională $M(3, 4)$.




Fig. 2.11 Grilă $M(3, 4)$

Gradul unui nod dintr-o topologie grilă poate varia între n și $2n$. Conectivitatea este n .

Pentru reducerea diametrului au fost propuse variante ale topologiei grilă. Astfel prin conectarea între ele a nodurilor aflate pe prima și ultima poziție a unei linii și pe prima și ultima poziție a unei coloane se obține o rețea cu topologia în formă de grila torică. În practică grilele torice se folosesc mai des decît cele clasice, [5]. Datorita conexiunilor suplimentare diametrul este jumătate față de cel al unei grile clasice. Fig. 2.12 prezintă o grila torică.




Fig. 2.12 Grilă torică




Fig. 2.13 Grilă tip Illiac

O alta variantă a grilei, mai veche, este grila tip Illiac, folosită la construcția calculatorului Illiac IV, [36], [41]. Fig. 2.13 prezintă o asemenea grilă.

Din studiul problemei încărcării la rețeaua de tip grilă rezultă că:

- dacă cel puțin un d_i este par atunci grila admite cel puțin un ciclu hamiltonian, [40], deci poate încărca o rețea cu topologia de tip inel;

- într-o rețea cu topologia de tip grilă poate fi încărcată rețeaua cu topologie de tip arbore;

- rețeaua grilă poate fi încărcată într-o rețea cu topologie în forma de stea, [59];

- rețeaua grilă poate fi încărcată într-o rețea cu topologie de tip de Bruijn, [52];

- rețeaua grilă poate fi încărcată într-o rețea cu topologie de tip hipercub, [5], [40], [54], [63], [64].

2.4.1.7 Topologia rețelei de tip hipercub

2.4.1.7.1 Definiție și proprietăți

Hipercubul de ordinul n sau n -dimensional, notat cu $H(n)$, este graful ale cărui vîrfuri sînt cuvinte de lungime n asupra unui alfabet cu două litere, 0 și 1; două vîrfuri sînt conectate între ele dacă și numai dacă diferă printr-o singură coordonată. Deci dacă două vîrfuri sînt legate între ele atunci sînt de forma $(x_1, x_2, \dots, x_i, \dots, x_n)$ și $(x_1, x_2, \dots, x_i, \dots, x_n)$, cu $i = 1, 2, \dots, n$, [5], [38], [41], [42], [46]. Fig. 2.14 prezintă un hipercub de ordinul 3.

Rețeaua de tip hipercub a fost mult utilizată. Există realizări importante care o înglobează, [40]: sistemele nCUBE, nCUBE2, nCUBE3 ale firmei INTEL, Cosmic Cube și JPL Mark ale firmei Caltech, System/14 a firmei Amtek, iPSC-1 și 2 precum și mașinile CM 1 și CM 2.

Rețeaua de tip hipercub are $N = 2^n$ vîrfuri și diametrul și

gradul egale cu $n = \log_2 N$. Conectivitatea unui nod și conectivitatea de arc sînt egale cu n .




Fig. 2.14 Hiper cub 3 - dimensional

O proprietate importantă a rețelei de tip hiper cub se referă la distanța între două noduri oarecare. În [38] și [54] se arată că distanța între două noduri oarecare este egală cu distanța Hamming între adresele lor. Rezultă o tehnică foarte simplă pentru rutarea informației într - un hiper cub: pentru a ajunge de la un nod la alt nod, ale căror adrese diferă prin k ranguri, se utilizează succesiv câte un arc care corespunde câte unui rang pînă se ajunge la destinație. Intrucît se poate porni pe oricare din cele k direcții corespunzătoare celor k ranguri, rezultă o altă proprietate importantă a hiper cubului: între două noduri, care au distanța Hamming a adreselor egală cu k , există k căi de lungime minimă. Rezultă o mare toleranță la defecțiuni.

O altă proprietate importantă a hiper cubului se referă la recursivitate. În fig. 2.15 se prezintă hiper cuburile de ordin 0, 1 și 2. Pornind de la două hiper cuburi de ordin $n - 1$ și conectînd fiecare pereche de noduri din cele două hiper cuburi care au aceeași adresă și asociîndu - le adrese formate din cîmpul comun de adresă, precedat de 0, respectiv de 1, rezulta un hiper cub de ordinul n . Fig. 2.16 prezintă un hiper cub de ordinul 4 obținut din două hiper cuburi de ordinul 3. Rezultă că un hiper cub de orice ordin

poate fi obținut din hipercuburi de ordine inferioare prin recursivitate. În [5] și [40] se arată că un hipercub se poate obține din produsul cartezian între hipercubul de ordin $n - 1$ și graful complet cu 2 vârfuri. Relația (2.2) exprimă matematic afirmația de mai sus:

$$H(n) = K_2 \square H(n - 1) = K_2 \square K_2 \square \dots \square K_2 \quad (2.2)$$

unde K_2 este graful complet cu doua vârfuri iar \square simbolizeaza produsul cartezian.




Fig. 2.15 Hipercuburi de ordin 0, 1 și 2




Fig. 2.16 Hipercub 4 - dimensional

Considerînd recursivitatea hipercubului în sens invers se evidențiază o altă proprietate importantă a acestuia și anume proprietatea de a se partiționa.

Facilitatea de partiționare a unei rețele de interconectare constă în capacitatea sa de a se împărți în subrețele independente, de dimensiuni diferite. Fiecare subrețea va păstra toate caracteristicile topologice ale rețelei inițiale, [36], [65].

Ținînd seama de principala caracteristică a unei rețele de tip hipercub, cea de proximitate, conform căreia între două noduri există conexiune dacă și numai dacă adresele lor diferă printr-un singur rang, nodurile unei rețele de tip hipercub pot fi separate în două grupe: una alcătuită din nodurile ale căror adrese au 1 în rangul i și una alcătuită din nodurile ale căror adrese au 0 în același rang i . Întrucît rangul i poate fi oricare din cele n ale adresei, rezultă că există n posibilități de separare a nodurilor unei rețele de tip hipercub în cîte două grupe. Fiecare nod al unei grupe este conectat la cîte un nod din a doua grupă. Prin eliminarea acestor conexiuni, ceea ce echivalează cu renunțarea la rangul i al adresei nodurilor, se realizează partiționarea și se obțin două hipercuburi de ordinul $n - 1$. Rezultă două caracteristici ale partiționabilității hipercubului:

- pentru un hipercub de ordinul n , partiționarea se poate face în n feluri;

- partiționarea poate continua; este o consecință directă a faptului că subrețelele obținute prin partiționare păstrează toate caracteristicile topologice ale rețelei inițiale; după obținerea a două hipercuburi de ordinul $n - 1$ dintr-un hipercub de ordinul n , aplicînd aceeași tehnică, din fiecare hipercub de ordinul $n - 1$ se pot obține două hipercuburi de ordinul $n - 2$ ș. a. m. d.; condiția pentru a obține hipercuburi de ordinul i , $i \leq n$, este ca toate cele 2^i noduri să aibă adrese care au aceleași valori în $n - i$ ranguri.

Pornind de la reprezentarea unui hipercub de ordinul 3, fig. 2.14, în fig. 2.17 a, b, c se prezintă partiționarea hipercubului cu 8 noduri în două hipercuburi de cîte 4 noduri prin renunțarea la

rangul cel mai semnificativ al adresei, a, la rangul cel mai puțin semnificativ al adresei, c și la rangul median al adresei, b. Hipercurburile rezultate sînt independente.




Fig. 2.17 Partiționarea unui hipercurb de ordinul 3

Fig. 2.18 prezintă un hipercurb cu 8 noduri, partiționat în două hipercurburi de câte 4 noduri și, mai departe, un hipercurb cu 4 noduri este partiționat în două hipercurburi cu câte 2 noduri. Rezultă reconfigurarea unei mașini MIMD cu 8 noduri în o mașină MIMD cu 4 noduri și două mașini MIMD, fiecare de câte 2 noduri.

Fig. 2.19 prezintă o partiționare mai complexă a unui hipercurb cu 16 noduri. Prin renunțarea la rangul cel mai semnificativ se obțin două hipercurburi de câte 8 noduri și, în continuare, prin renunțarea la rangul cel mai semnificativ al adresei nodurilor

unuia din cele două hipercuburi rezultate se obțin alte două hipercuburi de câte 4 noduri. Hipercubul de ordinul 3 devine o mașină SIMD datorită păstrării conexiunii cu nodul inițial 15. Ca urmare, mașina inițială MIMD, cu 16 noduri, s-a divizat în:

- o mașină SIMD cu 8 noduri și
- două mașini MIMD de câte 4 noduri.




Fig. 2.18 Partiționarea unui hipercub în trei hipercuburi




Fig. 2.19 Partiționarea unei mașini MIMD cu 16 noduri într-o mașină SIMD cu 8 noduri și 2 mașini MIMD de câte 4 noduri

Facilitatea de partiționare a hipercubului prezintă interes deosebit din mai multe puncte de vedere.

În primul rând, partiționarea permite ca un același sistem paralel, în care nodurile sînt legate prin intermediul unei rețele de interconectare de tip hipercub, să se reconfigureze în mai multe sisteme de același tip, MIMD de exemplu, de dimensiuni mai mici sau în sisteme de tipuri diferite. Astfel în fig. 2.19 s-a prezentat reconfigurarea unui sistem cu 16 noduri în un sistem SIMD cu 8 noduri și două sisteme MIMD fiecare cu 4 noduri. Această facilitate permite ca structura sistemului să se adapteze la cerințele de calcul ale aplicației.

În al doilea rând, partiționarea permite creșterea eficienței unui sistem paralel în care nodurile sînt legate prin intermediul unei rețele de interconectare de tip hipercub. Un asemenea sistem va putea prelucra simultan mai multe sarcini, fiecărei sarcini fiindu-i alocat un hipercub cu dimensiunea conformă cu cerințele de calcul ale sarcinii.

În al treilea rând, partiționarea permite creșterea toleranței la defecțiuni. În cazul defectării unuia sau mai multor noduri există posibilitatea separării nodurilor defecte într-un hipercub, cu dimensiunea cît mai mică posibil. Nodurile rămase vor constitui unul sau mai multe hipercuburi, fără defecțiuni, care vor prelua sarcinile hipercubului inițial, în totalitate, dacă este posibil sau într-o variantă restrînsă.

2.4.1.7.2 Problema încărcării la topologia hipercub

Datorită largii răspîndiri a topologiei de tip hipercub problema încărcării a fost intens studiată obținîndu - se rezultate remarcabile.

Astfel în [5], [38], [43], [46] și [54] se prezintă încărcarea unei topologii de tip inel într - o topologie de tip hipercub. Pentru început se arată modalitatea de încărcare în cazul în care inelul are 2^r noduri, unde $r < n$. Soluția constă în utilizarea codurilor Gray. Un cod Gray de dimensiune r este un șir ordonat de

2^r numere binare cu r coordonate, doua numere consecutive avind $r - 1$ coordonate egale. Se definește, prin recursivitate, un tip particular de cod Gray, codul Gray reflectat și prin asocierea combinațiilor rezultate la nodurile inelului rezultă încărcarea inelului în hipercub. In fig. 2.20 se arată încărcarea unui inel cu 8 noduri într - un hipercub 3 - dimensional.




Fig. 2.20 Incărcarea rețelei de tip inel în cea de tip hipercub

Condiția ca numărul de noduri a inelului să fie putere a lui 2 poate fi relaxată în sensul că un inel cu număr par de noduri poate fi încărcat într - un hipercub. Soluția se bazează tot pe utilizarea codului Gray reflectat. Fig. 2.20 prezintă și încărcarea unui inel cu 6 noduri într - un hipercub 3 - dimensional. Dacă, însă, inelul are un număr impar de noduri atunci încărcarea nu se poate face pentru că într - un hipercub nu există cicluri de lungime impară (demonstrația se găsește în [54]).

In [5], [38], [40], [46] și [54] se arată că o topologie de tip grilă se poate încărca într - o topologie de tip hipercub. Soluția consta în concatenarea codurilor Gray de pe fiecare din dimensiunile grilei. De asemenea, topologia de tip grilă torică poate fi încărcată în topologia de tip hipercub.

In [5], [40] și [46] se tratează problema încărcării topologiei de tip arbore binar în topologia de tip hipercub. Dacă grafurile de tip inel și grilă sînt grafuri parțiale ale grafului de tip hipercub cu același număr de vîrfuri, deci pot fi încărcate cu dilatația 1, graful de tip arbore binar nu este graf parțial al

grafului de tip hipercub. Demonstrația se găsește în [40] și [46]. Rezultă că arborele cu N noduri nu se poate încărca, cu dilatația 1, în hipercubul cu N noduri. Se demonstrează, însă, că:

- arborele binar complet cu N noduri poate fi încărcat în hipercubul $H(n)$ cu dilatația 2, de fapt o singură legatura dilatată, unde $n = \lceil \log_2 N \rceil$;

- arborele binar complet cu dublă rădăcină, cu $N = 2 * 2^n$ noduri poate fi încărcat cu dilatația 1 în hipercubul $H(n + 1)$; fig 2.21 prezintă un arbore binar complet cu dublă rădăcină, cu $2 * 2^n$ noduri;

- arborele binar complet cu N noduri poate fi încărcat, cu dilatația 1, în hipercubul $H(n + 1)$ unde $n = \lceil \log_2 N \rceil$.




Fig. 2.21 Arbore binar complet cu dublă rădăcină

În [5], [40] și [46] este tratată și problema încărcării arborilor oarecari în hipercub.

În [49] se arată că topologia de tip hiperpiramidă poate fi încărcată în cea de tip hipercub.

În [66] se prezintă modalitatea de încărcare a unei topologii de tip grilă de arbori într-o topologie de tip hipercub.

În [67] se tratează problema încărcării simultane a mai multor rețele în cea de tip hipercub. Sînt tratate cazurile cînd rețelele sînt toate fie arbori binari fie rețele liniare.

În [68] se prezintă încărcarea unei topologii de tip arbore k

- multiplu într - o topologie de tip hipercub.

În [40] și [52] se tratează problema încărcării topologiei de tip hipercub în cea de tip de Bruijn.

Tab. 2.1 prezintă sintetic caracteristicile topologiei de tip hipercub.

Deși topologia de tip hipercub are multe avantaje și a fost intens utilizată și studiată, păstrează încă două mari dezavantaje:

- numărul de noduri trebuie să fie putere a lui 2 ceea ce înseamnă că scalarea este condiționată;

- creșterea numărului de noduri, impusă de aplicațiile curente, determină creșterea diametrului (creșterea este semnificativă la un număr mare de noduri) și creșterea gradului; rezultă condiționari suplimentare pentru scalarea hipercubului.

Paragraful următor prezintă soluția la primul dezavantaj iar pentru al doilea sînt prezentate mai multe soluții în cap. 4.

2.4.1.7.3 Hipercubul incomplet

Hipercubul incomplet, [69], este o topologie de tip hipercub din care lipsesc noduri, împreună cu legăturile la ele. În fig. 2.22 se prezintă un hipercub incomplet în care nodurile și legăturile care lipsesc sînt reprezentate cu linie întreruptă.




Fig. 2.22 Hipercub incomplet

Studiul hipercubului incomplet prezintă importanță și din punct de vedere a toleranței la defecțiuni. Dacă un nod sau/ și legătură dintr - un hipercub complet se defectează, rețeaua devine un hipercub incomplet și interesează gradul în care acesta păstrează proprietățile hipercubului complet.

Literatura de specialitate, [64], [70] - [74], prezintă facilitățile de încărcare ale altor topologii în cea de tip hipercub incomplet. De asemenea este tratată problema comunicației în hipercuburi incomplete, [75] - [77].

Tip de rețea	Nr. noduri	Diametru	Grad	Nr. legături	Lățime	Simetrie	Conectivitate nod
Liniara	N	N-1	2	N-1	1	Nu	1,2
Inel	N	$\lfloor N/2 \rfloor$	2	N	2	Da	2
Arbore binar	N	$2(\lceil \log_2 N \rceil - 1)$	3	N-1	1	Nu	1,2,3
Stea	N	2	N-1	N-1	$\lfloor N/2 \rfloor$	Nu	1,N-1
De Bruijn	$N=d^p$	D	2d	d^{p-1}	d	Nu	d-1
Grilă	$N = \prod_{i=1}^p m_i$	$\sum_{i=1}^p m_i$	2n	$\sum_{i=1}^p m_i$	N^*	Nu	n
Hipercub	$N=2^n$	n	n	$n \cdot 2^{n-1}$	2^{n-1}	Da	n

Tab. 2.1

2.4.2 Topologii de rețele de interconectare dinamice

Intrucât elementul de bază al unei rețele de interconectare

dinamice este microcomutatorul se va începe cu studiul acestuia. În continuare se vor prezenta rețelele dinamice uzuale.

2.4.2.1 Microcomutatorul

Definiție: Prin microcomutator, în sensul rețelei de interconectare, se înțelege un element cu funcție de comutator care are rolul să stabilească o cale între o intrare și o ieșire a sa.

Complexitatea microcomutatorului depinde de tipul de rețea de interconectare în care este folosit, fiind mică în cazul rețelei de tip crossbar dar mare în cazul rețelei pe mai multe nivele. De multe ori în structura sa intră un microprocesor.

Din literatura de specialitate, [1], [78], se disting trei tipuri de microcomutatoare, prezentate în fig. 2.23 a, b, c.

Microcomutatorul de tip pătratic, cel mai utilizat, are același număr de intrări și de ieșiri. Cel de tip arbitru asigură selectarea uneia dintre intrări și transferul ei la unica ieșire iar cel de tip distribuitor alocă unicei intrări o anumite ieșire.

Cele mai multe tipuri de rețele de interconectare au utilizat microcomutatorul pătratic cu două intrări și două ieșiri, 2×2 , care poate fi de două tipuri: cu două sau cu patru stări. Fig. 2.24 prezintă un astfel de microcomutator împreună cu cele patru stări posibile ale sale: cu transfer direct, în cruce, superior sau inferior.




Fig. 2.23 Microcomutatoare:

a. patratic; b. de tip arbitru; c. de tip distribuitor




Fig. 2.24 Microcomutator 2 * 2:

- a. reprezentarea microcomutatorului;
- b. transfer direct;
- c. transfer în cruce;
- d. transfer superior;
- e. transfer inferior

Primele două stări sînt neconflictuale iar ultimele două sînt conflictuale. Aceasta rezultă din modul de comandă a microcomutatorului, [1], [36], [55], care se face cu un rang binar pentru fiecare intrare. Dacă rangul de control este 0 logic se va stabili o conexiune între intrarea respectivă și ieșirea superioară, y_1 , iar dacă rangul de control este 1 logic se va stabili o conexiune între intrarea respectivă și ieșirea inferioară, y_2 .

Condiția ca o stare să fie neconflictuală este ca rangurile de control asociate celor două intrări să aibă, în orice moment, valori logice diferite. De asemenea, stare neconflictuală se obține și dacă microcomutatorul este controlat de un singur rang de control. În acest caz transferul va avea loc direct sau încrucișat în funcție de valoarea logică a rangului de control. Aceasta înseamnă utilizarea doar a microcomutatoarelor cu două stări.

Dacă nu există tamponare în interiorul microcomutatorului, în cazul apariției unui conflict, adică ambele intrări cer aceeași

ieșire, una dintre ele va fi blocată. Va urma o nouă încercare de transfer și, în cazul unor încercări repetate, aceasta duce la scăderea vitezei de transfer. Inserarea de tamponi, în interiorul microcomutatorului, pe fiecare cale, rezolvă problema descrisă. Tamponii pot fi priviți ca memorii de tip FIFO, capacitatea lor depinzând de intensitatea traficului și lungimea mesajelor.

Existența tamponilor este o cerință în cazul transferului prin comutare de pachete, întrucât este necesar ca informația să fie memorată pînă la stabilirea căii către următorul nivel.

În [80] și [81] este studiată problema plasării tamponilor în microcomutator în scopul reducerii riscului de apariție a blocării. În fig. 2.25 a, b, c sînt prezentate trei tipuri de microcomutatoare cu tamponi. Varianta a este cea mai simplă, cea mai des utilizată dar care nu rezolvă problema conflictului la introducerea mesajelor în coadă. Astfel dacă două mesaje se referă la aceeași ieșire ele nu vor putea intra simultan în coadă. Varianta b elimină acest dezavantaj dar apare o altă formă de blocare. De exemplu se presupune ca o coadă a unei ieșiri este plină. Registrul de intrare conectat la această coadă nu va accepta o cerere adresată respectivei cozi ceea ce va provoca blocarea următoarelor cereri. Deci chiar dacă sosește o cerere adresată celeilalte cozi, presupuse libere, aceasta nu va putea fi rutată întrucît nu poate intra în registru. Soluția este dată de varianta c care are dezavantajul de a fi mai complexă, dar care oferă două căi pentru fiecare pereche intrare/ ieșire. Fiecare port de intrare/ ieșire are 2 registre: U (Up) și L (Low). Mesajele aflate în registrele U vor fi rutate la ieșirea superioară iar cele aflate în registrul L vor fi rutate la ieșirea inferioară.

2.4.2.2 Rețele de interconectare dinamice

O rețea de interconectare dinamică este alcătuită dintr - un număr de microcomutatoare conectate după o anumită regulă. O poziționare a microcomutatoarelor stabilește un set de căi paralele între nodurile intrări și nodurile ieșiri ale rețelei, o intrare

fiind conectată doar la o ieșire și invers. Considerînd că nodurilor le corespunde cîte o adresă, stabilirea de căi între noduri se poate reprezenta ca o funcție bijectivă definită pe mulțimea adreselor și cu valori în mulțimea adreselor. Funcția se numește funcție de interconectare iar efectul ei este o permutare a adreselor nodurilor. O permutare se realizează în o așa numită trecere prin rețeaua de interconectare. Numărul permutărilor realizabile într - o singură trecere prin rețeaua de interconectare depinde de complexitatea acesteia. Este de dorit ca acest număr să fie cît mai mare dar va rezulta complexitate și cost mari pentru rețeaua de interconectare.




Fig. 2.25 Microcomutatoare cu tampoane

Microcomutatoarele sînt organizate pe nivele. Dacă se

utilizează microcomutatoare 2×2 fiecare nivel va avea $N/2$ microcomutatoare, N fiind numărul intrărilor respectiv al ieșirilor. Rețelele de interconectare dinamice pot fi cu un nivel, cu mai multe nivele sau de tip crossbar.

O rețea dinamică pe un singur nivel înseamnă o rețea alcătuită dintr - un singur șir de microcomutatoare, [4], [79]. O asemenea rețea are avantajul unei complexități mici, funcție de N , dar dezavantajul că oferă doar posibilități limitate de conectare, numărul permutărilor posibile la o trecere fiind mic. Creșterea conectivității se poate obține recirculând informația prin rețea. Din acest motiv aceste rețele se numesc și rețele cu recirculare.

Rețelele de interconectare dinamice pe mai multe nivele asigură un bun compromis performanță/ cost. Ele permit stabilirea unei căi de comunicație între oricare intrare și oricare ieșire într - un timp mai scurt decât cel obținut într - o rețea pe un nivel, [1]. Dar complexitatea și costul sînt mai mari fiind funcție de $N \times \log N$.

Rețelele de interconectare dinamice pe mai multe nivele au fost intens studiate dar cercetările s - au focalizat asupra rețelelor cu număr egal de intrări și de ieșiri iar în cadrul acestora asupra acelor rețele care asigură stabilirea unei căi unice de la fiecare intrare la fiecare ieșire, cunoscute sub numele de rețele banyan, [1], [82], [83]. O asemenea rețea, avînd N intrări și N ieșiri, este alcătuită din $\log_2 N$ nivele de microcomutatoare 2×2 fiecare nivel avînd $N/2$ microcomutatoare, [1], [82], [84].

2.4.2.2.1 Mecanisme de rutare

Există două mecanisme de rutare uzuale în cazul transferurilor prin o rețea de interconectare dinamică, [36], [37], [65], [82].

Primul utilizează adresa destinației și a sursei pentru a

calcula o combinație de control. Rangul i al combinației controlează microcomutatorul, de pe traseul de la sursă la destinație, aflat pe nivelul i . Dacă rangul respectiv este 1, microcomutatorul va executa un transfer în cruce iar dacă rangul este 0, microcomutatorul va executa un transfer direct. Combinația de control se calculează utilizând funcția SAU EXCLUSIV între rangurile corespunzătoare ale adreselor sursei și destinației.

Justificarea acestui mecanism este următoarea: funcția SAU EXCLUSIV va evidenția rangurile în care adresele sursei și destinației diferă; în nivelele respective microcomutatoarele vor trebui să execute transferul în cruce fiindcă transferul direct corespunde coincidenței rangurilor cu aceeași pondere din adresele sursei și destinației.

Al doilea mecanism utilizează doar adresa destinației. Fiecare rang al acestei adrese controlează câte un nivel, stabilind calea de ieșire din microcomutator. Valoarea 0 a rangului determină alegerea căii superioare iar valoarea 1 a rangului determină alegerea căii inferioare.

Justificarea acestui mecanism este următoarea: ieșirea superioară a unui microcomutator din nivelul i are întotdeauna 0 în rangul i al adresei care îi corespunde în timp ce ieșirea inferioară are întotdeauna 1 în rangul i din adresa care îi corespunde.

Primul mecanism are avantajul că permite stabilirea adresei sursei iar al doilea are avantajul că la destinație se poate face comparație între propria adresă și informația de rutare a mesajului care sosește și, dacă cele două nu coincid, se poate detecta o defecțiune.

2.4.2.2.2 Rețele de interconectare dinamice pe mai multe nivele

Se consideră o rețea de interconectare dinamică pe mai multe

nivele cu N intrări și N ieșiri, fiecărei intrări și ieșiri corespunzându-i o adresă pe $\log_2 N$ ranguri. Stabilirea, la un moment dat, a unui set de conexiuni între intrări și ieșiri corespunde unei permutări a mulțimii adreselor intrărilor sau ieșirilor.

Funcție de numărul permutărilor realizabile, rețelele de interconectare dinamice pe mai multe nivele se împart în:

- fără blocare,
- rearanjabile,
- cu blocare.

O rețea este fără blocare dacă se poate întotdeauna stabili o legătură între oricare intrare liberă și oricare ieșire liberă fără a modifica legăturile deja stabilite, [40].

O rețea este rearanjabilă dacă permite realizarea oricărei permutări a intrărilor, fiind permisă modificarea legăturilor deja existente, [40], [85].

Exemple de asemenea rețele sînt rețelele Clos și Benes. ele vor fi detaliate în continuare. Un alt exemplu de rețea fără blocare este rețeaua crossbar ce va fi descrisă în paragraful 2.4.2.2.3.

O rețea Clos este o rețea simetrică alcătuită din trei nivele de microcomutatoare, [40], [85], [86]. Rețeaua Clos cu parametri m , n și t , notată $C(m, n, t)$, este organizată în felul următor: primul nivel, nivelul 0, este alcătuit din t microcomutatoare identice de tipul $m \times n$; al doilea nivel, nivelul 1, este constituit din n microcomutatoare de tipul $t \times t$; al treilea nivel, nivelul 2, este alcătuit din t microcomutatoare de tipul $n \times m$, fig. 2.26. Ieșirile primului microcomutator din primul nivel sînt legate la prima intrare a microcomutatoarelor din al doilea nivel, ieșirile celui de - al doilea microcomutator din primul nivel sînt legate la a doua intrare a microcomutatoarelor din al doilea nivel ș. a. m. d. Ieșirile primului microcomutator din al doilea nivel

sînt legate la prima intrare a microcomutatoarelor din al treilea nivel, ieşirile celui de - al doilea microcomutator din al doilea nivel sînt legate la a doua intrare a microcomutatoarelor din al treilea nivel ş. a. m. d. Permutările definite de cele doua tipuri de conexiuni, între nivelele 1 şi 2 şi între nivelele 2 şi 3, sînt inverse una în raport cu cealaltă. Microcomutatoarele sînt, la rîndul lor, reţele fără blocare, de exemplu de tip crossbar.




Fig. 2.26 Reţea de tip Clos

În [40] se demonstrează că dacă $n \geq 2m - 1$ atunci reţeaua Clos este fără blocare iar dacă $n \geq m$ atunci reţeaua Clos este rearanjabilă.

Considerînd microcomutatoarele din primul şi al treilea nivel

ca fiind de tipul 2×2 și considerînd conexiunea dintre primul și al doilea nivel ca fiind de tip amestecare perfectă inversă, respectiv conexiunea dintre al doilea și al treilea nivel ca fiind de tip amestecare perfectă, [4], [79], se obține o subclasă a rețelelor de tip Clos și anume cea a rețelelor de tip Benes, [85], [87] - [90]. Nivelul din mijloc este alcătuit din 2 microcomutatoare cu câte $n/2$ intrări și ieșiri. Un asemenea microcomutator trebuie să fie fără blocare deci el va fi construit fie sub formă de rețea de tip crossbar fie ca o rețea de tip Benes, cu microcomutatoare 2×2 , de un ordin mai mic. Rezultă că o rețea de tip Benes poate fi construită recursiv. Fig. 2.27 prezintă o rețea de tip Benes cu 8 intrări și 8 ieșiri în care se evidențiază două subrețele de tip Benes fiecare cu 4 intrări și 4 ieșiri.




Fig. 2.27 Rețea de tip Benes cu 8 intrări și 8 ieșiri

Rețelele fără blocare și rearanjabile au două mari dezavantaje față de cele cu blocare, [85], [86] - [90]:

- complexitate hardware crescută și

- timp de rutare a informației, mare.

Astfel pentru rețelele de tip Clos complexitatea este dată de numărul mare de microcomutatoare. În [81] se prezintă un tabel cu numărul de microcomutatoare necesare într-o rețea de tip Clos, în funcție de numărul intrărilor și ieșirilor. Astfel pentru cazul $N = 100$ și 3 nivele, rețeaua Clos necesită 5700 microcomutatoare, în timp ce o rețea banyan ar necesita mai puțin de 400 microcomutatoare.

Pentru rețelele de tip Benes, numărul nivelelor este $2 * \log N - 1$, numărul microcomutatoarelor dintr-un nivel este $N/2$ și rezultă numărul microcomutatoarelor ca fiind $N * \log N - N/2$. Acest număr este mare, raportat la o rețea de tip banyan, la care numărul microcomutatoarelor este $(N * \log N)/2$.

Referitor la timpul de rutare, acesta este funcție de $N * \log N$ pentru o rețea de tip Benes, mare dacă este comparat cu timpul de rutare pentru o rețea de tip banyan, care este funcție doar de $\log N$.

2.4.2.2.2.1 Rețele dinamice pe mai multe nivele cu blocare

Rețelele dinamice de tip banyan constituie exemple tipice de rețele cu blocare datorită caracterului de unicitate a unei căi între o intrare și o ieșire. Blocarea apare datorită faptului că trasee diferite (perechi intrare/ieșire diferite) pot necesita porțiuni comune, adică aceleași legături, între nivelele de microcomutatoare, ceea ce înseamnă că un traseu stabilit poate împiedica, bloca, realizarea altor trasee.

În continuare vor fi descrise câteva tipuri de rețele banyan.

Rețeaua omega

Rețeaua omega cu $N = 2^n$ intrări și ieșiri poate fi descrisă, [5], [40], [46], de un graf de dimensiune n care are $2^n * (n + 1)$ vârfuri notate (l, x) cu $0 \leq l \leq n$ și $x \in \{0, 1\}^n$. Pentru

orice l , $0 \leq l \leq n - 1$, exista un arc între vîrfurile (l, x) și $(l + 1, x')$ dacă și numai dacă:

- x' se obține printr - o rotire la stînga a lui x sau
- x' se obține printr - o rotire la stînga a lui x urmată de complementarea ultimului bit.

Fig. 2.28 prezintă o rețea omega cu 16 intrări și ieșiri.




Fig. 2.28 Rețea omega de dimensiune 3

Din definiție rezultă ca între nivele există același tip de conexiuni și dată fiind modalitatea de stabilire a conexiunilor, acestea sînt de tip amestecate perfectă ("perfect shuffle"), [4], [79]. Există $n + 1$ nivele. și atunci o rețea de tip omega se poate defini ca o rețea la care doua nivele sînt conectate prin legături de tip amestecate perfectă.

Rețeaua baseline

Rețeaua baseline de dimensiune n , cu $N = 2^{n+1}$ intrări și ieșiri poate fi descrisă, [40], [46], ca un graf cu $2^n * (n + 1)$ vârfuri notate cu (l, x) , cu $0 \leq l \leq n$ și $x \in \{0, 1\}^n$. Vârful (l, x) se conectează la vârful (l', x') dacă și numai dacă $l' = l + 1$ și:

- x' se obține printr-o rotire la dreapta a ultimilor $n - 1$ biți ai lui x sau

- x' se obține complementând ultimul bit al lui x și apoi executând o rotire la dreapta a ultimilor săi $n - 1$ biți.

Rețeaua baseline are, de asemenea, $n + 1$, nivele fiecare cu câte 2^n microcomutatoare $2 * 2$.

Fig. 2.29 prezintă o asemenea rețea cu 16 intrări și ieșiri.




Fig. 2.29 Rețea de tip baseline de dimensiune 3

Aranjând nivelele în ordine inversă și păstrând regula de stabilire a conexiunilor se obține rețeaua baseline inversă.

Rețeaua flip

Rețeaua flip este inversul rețelei omega. Rețeaua flip de dimensiune n , cu $N = 2^n$ intrări și ieșiri, poate fi descrisă, [46], [131], ca un graf cu $2^n * (n + 1)$ vârfuri notate cu (l, x) , cu $0 \leq l \leq n$ și $x \in \{0, 1\}^n$. Vârful (l, x) se conectează la vârful $(l + 1, x')$ dacă este îndeplinită una din condițiile:

- x' se obține prin rotirea la dreapta a lui x sau
- x' se obține prin complementarea ultimului bit a lui x și apoi executînd o rotire la dreapta a lui x .

Fig. 2.30 prezintă o rețea de tip flip cu 16 intrări și ieșiri.




Fig. 2.30 Rețea de tip flip de dimensiune 3

Rețeaua butterfly

Rețeaua butterfly, de dimensiune n , cu $N = 2^n$ intrări și ieșiri, poate fi descrisă, [5], [40], [46], ca un graf de dimensiune n care are $2^n \times (n + 1)$ vârfuri notate (l, x) , cu $0 \leq l \leq n$ și $x \in \{0, 1\}^n$. Pentru orice l , $0 \leq l \leq n - 1$, există un arc între vârfurile (l, x) și $(l + 1, x')$ dacă $l' = l + 1$ și este îndeplinită una din următoarele condiții:

- x și x' sînt identice sau
- x și x' diferă prin al l -lea bit.

Fig. 2.31 prezintă o rețea butterfly cu 16 intrări și ieșiri. Rețeaua butterfly are două proprietăți importante:

- este recursivă: o rețea butterfly de dimensiune n conține ca subrețele două rețele butterfly de dimensiune $n - 1$;
- conectînd o rețea butterfly cu o rețea butterfly inversată, de aceeași dimensiune, astfel încît etajul n al primei rețele se suprapune cu etajul 0 al celei de-a doua rețele, se obține o rețea de tip Benes.




Fig. 2.31 Rețea butterfly de dimensiune 3

2.4.2.2.2.2 Blocarea

Datorită unicității legăturii între o intrare și o ieșire posibilitatea apariției blocării nu poate fi eliminată dar poate fi minimizată. În literatura de specialitate sunt prezentate diferite soluții.

Astfel în [82] și [91] este prezentată rețeaua p - dilatată. Aceasta se obține din rețeaua inițială înlocuind fiecare linie de legătură, între două nivele alaturate de microcomutatoare, prin p linii. De asemenea fiecare intrare este înlocuită de p intrări și fiecare ieșire este înlocuită de p ieșiri. O cerere care intră într-un microcomutator poate ieși utilizând oricare din cele p linii ale unei ieșiri. Soluția asigură scăderea probabilității de blocare dar determină o creștere accentuată a complexității și a costului atât datorită multiplicării liniilor de legătură între microcomutatoare cât și datorită creșterii complexității acestora.

O altă soluție, [82], constă în crearea de copii ale unei rețele. Soluția asigură scăderea probabilității de blocare dar impune, de asemenea, o creștere semnificativă a costului datorită multiplicării atât a microcomutatoarelor cât și a liniilor de legătură.

Un alt dezavantaj al ambelor soluții îl constituie creșterea complexității algoritmului de rutare a informației.

Fig. 2.32 a prezintă o rețea cu 4 intrări și 4 ieșiri dublu dilatată iar fig. 2.32 b prezintă o rețea cu 2 copii.

O altă soluție este descrisă în [92] - [94]. Ea constă în atașarea între intrări și primul nivel de microcomutatoare a încă unui nivel de microcomutatoare. În acest fel între fiecare intrare și fiecare ieșire vor exista două căi ceea ce va duce la scăderea probabilității de blocare dar și la creșterea costului datorită noului nivel de microcomutatoare. Soluția este prezentată în fig. 2.33 pentru o rețea de tip omega cu 8 intrări și 8 ieșiri.




Fig. 2.32 Rețea dublu dilatăată (a) și cu 2 copii (b)




Fig. 2.33 Rețea de tip omega cu un nivel suplimentar de comutatoare

2.4.2.2.2.3 Rețeaua cu trecere - o soluție proprie pentru scăderea probabilității de blocare în rețelele de tip banyan

În continuare se va descrie o soluție propusă de autor în scopul scăderii probabilității de blocare în rețele de tip banyan. Aceasta a fost prezentată și în [95] și [96].

O rețea de tip banyan a fost definită ca o rețea dinamică pe mai multe nivele care asigură stabilirea unei unice căi între oricare intrare și oricare ieșire. Înseamnă că o rețea de tip banyan poate fi echivalată cu o suprapunere de rețele de tip arbore care au ca rădăcini intrările și ieșirile constituie nodurile de pe ultimul nivel, [1], [89].

În rețeaua cu trecere, propusă în prezenta lucrare, o rețea de tip banyan normală este echivalată cu $N/2$ rețele de tip arbore, cu $\log_2 N + 1$ nivele, N fiind numărul intrărilor și al ieșirilor. Microcomutatoarele de pe primul nivel, la care se conectează intrările, sînt rădăcini iar ieșirile rețelei alcătuiesc ultimul nivel al arborilor. Ultimul nivel al celor $N/2$ arbori este comun iar rădăcinile diferă. Nodurile arborilor sînt microcomutatoarele și ieșirile.

Realizarea unei legături între o intrare și o ieșire corespunde stabilirii unei căi între rădăcina unui arbore (o intrare) și un nod al ultimului nivel (o ieșire). Întrucît ultimul nivel este comun înseamnă că se poate ajunge la un nod din ultimul nivel pornind de la oricare rădăcină. Și atunci, dacă o legătură între o intrare și o ieșire nu se poate realiza, din cauza blocajului, o cale alternativă este aceea care utilizează rădăcina altui arbore pentru a ajunge la aceeași ieșire. Pentru aceasta va fi necesară existența de legături directe între rădăcinile celor $N/2$ arbori.

Soluția propusă în prezenta lucrare, pentru rețelele de tip

banyan, constă în conectarea microcomutatoarelor de pe primul nivel, cel la care se leagă nemijlocit intrările în rețea, prin linii denumite de trecere. Se obține o rețea de tip banyan, denumită de autor de trecere. Fig. 2.34 prezintă o asemenea rețea cu 8 intrări și 8 ieșiri.




Fig. 2.34 Rețea de tip banyan cu trecere

O rețea de tip banyan cu trecere va avea două tipuri de microcomutatoare: cele din primul nivel și cele din celelalte nivele. Acestea din urmă vor fi microcomutatoare normale, de tip 2×2 . Cele din primul nivel, însă, vor fi modificate. Vor dispune de două intrări normale, o intrare de trecere, două ieșiri normale și o ieșire de trecere.

Pentru stabilirea unei legături între o intrare și o ieșire a rețelei se propune următorul protocol:

a. se încearcă stabilirea legăturii fără a utiliza intrările și ieșirile de trecere ale microcomutatoarelor din primul nivel;

b. dacă încercarea nu reușește, din cauza blocajului, cererea de la intrarea normală va fi ghidată, de către microcomutator, spre ieșirea de trecere a microcomutatorului la intrarea căruia a apărut cererea, ajungând astfel la intrarea de trecere a microcomutatorului următor, de pe primul nivel;

c. se încearcă stabilirea conexiunii între intrarea de trecere a noului microcomutator și ieșire, în conformitate cu adresa acesteia;

- dacă apare blocajul și pe noul traseu atunci cererea de la intrarea de trecere a noului microcomutator va fi ghidată spre ieșirea de trecere a aceluiași microcomutator, ajungând astfel la intrarea de trecere a următorului microcomutator aflat pe primul nivel;

e. se repetă c. și d. pînă cînd fie reușește stabilirea legăturii, fie cererea ajunge la microcomutatorul de unde a plecat adică la intrarea normală a căruia a apărut inițial; în acest caz nu se poate realiza legătura și trebuie așteptată deblocarea unuia dintre trasee.

Dacă nu s-a realizat legătura, protocolul se reia periodic, perioada depinzînd de aplicație, pînă la realizarea legăturii.

Soluții asemănătoare au fost descrise în [97] și [98], scopul fiind însă doar cel al creșterii toleranței la defecțiuni. Spre deosebire de soluția propusă în prezenta lucrare, autorii lucrării [87] echivalează o rețea de tip baseline cu mai multe rețele de tip arbore suprapuse dar în care rădăcinile sînt ieșirile rețelei iar nodurile de pe ultimul nivel, cel comun, al arborilor, sînt intrările rețelei. Microcomutatoarele de pe același nivel al rețelei baseline se împart în grupe, o grupă fiind alcătuită din acele microcomutatoare care aparțin aceluiași nivel al unei rețele de tip arbore. Apoi microcomutatoarele de pe fiecare nivel, aflate în aceeași grupă, se unesc cu linii de trecere.

În [97] se face, de asemenea, o împărțire în grupe a

microcomutatoarelor de pe același nivel al unei rețele de tip omega. Două microcomutatoare aparțin unei grupe dacă ieșirile lor se află pe trasee spre același set de ieșiri. Microcomutatoarele aflate în aceeași grupă, de pe fiecare nivel, se unesc cu linii de trecere.

Soluțiile descrise în [97] și [98] asigură creșterea toleranței la defecțiuni, scăderea probabilității de blocare dar sînt mai complexe decît cea propusă în prezenta lucrare întrucît sînt conectate prin linii de trecere microcomutatoarele de pe toate nivelele și nu doar cele de pe primul nivel.

Vom demonstra în continuare că, din punct de vedere al blocării, este suficientă conectarea microcomutatoarelor din primul nivel, conectarea microcomutatoarelor din celelalte nivele fiind inutilă. Se consideră o rețea de tip omega, cu b nivele, $b = \log_2 n$, n fiind numărul intrărilor și al ieșirilor. Fie c_0, c_1, \dots, c_{b-1} adresa unei intrări oarecare. Cunoșcînd funcția de interconectare, [1], [82], [84], înseamnă că intrările într-un microcomutator oarecare de pe nivelul $b - 1$ vor fi:

$$\begin{aligned} & c_{b-1}c_0c_1 \dots c_{b-2} \\ & c_{b-1}c_0c_1 \dots / c_{b-2} \end{aligned}$$

Intrările în cele două microcomutatoare de pe nivelul $b - 2$ care au ieșiri ce se conectează la microcomutatorul de pe nivelul $b - 1$ considerat, vor fi:

$$\begin{aligned} & c_{b-2}c_{b-1}c_0c_1 \dots c_{b-3} \\ & c_{b-2}c_{b-1}c_0c_1 \dots / c_{b-3} \text{ și} \\ & / c_{b-2}c_{b-1}c_0c_1 \dots c_{b-3} \\ & / c_{b-2}c_{b-1}c_0c_1 \dots / c_{b-3} \end{aligned}$$

A exista legătură de trecere între cele două microcomutatoare înseamnă a permite utilizarea oricăreia, pe traseele spre ieșirile considerate, adică atît a microcomutatorului la care intrările au $c_{b-1} = 1$ cît și a celui la care intrările au $c_{b-1} = 0$.

Intrările în cele patru microcomutatoare de pe nivelul $b - 3$ aflate pe traseele spre ieșirile considerate sînt:

$$\begin{aligned}
& c_{b-2}c_{b-3}c_{b-1}c_0c_1 \dots c_{b-4} \\
& c_{b-3}c_{b-2}c_{b-1}c_0c_1 \dots / c_{b-4} \text{ și} \\
& / c_{b-1}c_{b-2}c_{b-1}c_0c_1 \dots c_{b-4} \\
& / c_{b-1}c_{b-2}c_{b-1}c_0c_1 \dots / c_{b-4} \text{ și} \\
& c_{b-3} / c_{b-2}c_{b-1}c_0c_1 \dots c_{b-4} \\
& c_{b-3} / c_{b-2}c_{b-1}c_0c_1 \dots / c_{b-4} \text{ și} \\
& / c_{b-3} / c_{b-2}c_{b-1}c_0c_1 \dots c_{b-4} \\
& / c_{b-3} / c_{b-1}c_{b-2}c_0c_1 \dots / c_{b-4} .
\end{aligned}$$

A exista legătură de trecere între cele patru microcomutatoare înseamnă a permite utilizarea oricăruia la stabilirea traseului, adică combinația de pe rangurile c_{b-3}, c_{b-2} , poate fi oricare, ceea ce înseamnă că și c_{b-1} , poate fi oricare deci legătura de trecere de pe nivelul $b - 2$ nu mai este necesară.

Analog, a exista legătură de trecere între cele opt microcomutatoare de pe nivelul $b - 4$, aflate pe traseele de la intrări la ieșirile considerate, înseamnă a permite utilizarea oricăruia la stabilirea traseului, adică combinația de pe rangurile $c_{b-3}, c_{b-2}, c_{b-1}$, poate fi oricare, deci legătura de trecere de pe nivelul $b - 3$ nu mai este necesară.

Analog se demonstrează că dacă există legătură de trecere între microcomutatoarele de pe nivelul $b - 5$ atunci nu mai este necesară legătura de trecere de pe nivelul $b - 4$ ș. a. m. d. dacă există legătură de trecere între microcomutatoarele de pe nivelul $b - b = 0$ atunci nu mai este necesară cea de pe nivelul $b - (b - 1) = 1$.

Rezultă că, din punct de vedere al blocării, soluția propusă în prezenta lucrare este superioară soluțiilor din [97] și [98] întrucît nu impune linii de trecere decît pentru microcomutatoarele din primul nivel.

2.4.2.2.3 Rețeaua de tip crossbar

Rețeaua de tip crossbar este tratată într - un paragraf separat întrucît este un exemplu clasic de rețea dinamică pe mai

multe nivele fără blocare. Ea constă dintr - o rețea de microcomutatoare, câte unul pentru fiecare pereche intrare/ ieșire. Acestea sînt simple întrucît nu trebuie să execute decît realizarea, respectiv desfacerea unui contact, fără a fi nevoite să ia decizii.

Fig. 2.25 prezintă o rețea de tip crossbar cu 4 intrări și 4 ieșiri.




Fig. 2.25 Rețea de interconectare de tip crossbar

Dezavantajul acestei rețele constă în complexitate și cost care sînt funcție de N^2 . Pentru o rețea cu 16 intrări și 16 ieșiri sînt necesare 256 microcomutatoare în timp ce pentru o rețea banyan cu același număr de intrări și ieșiri sînt necesare 32 microcomutatoare.

2.5 Problema (Δ , D)

Este o problemă importantă în teoria grafurilor cu implicații directe în domeniul rețelelor de interconectare. Deși problema a

fost formulată cu mult timp înainte (1964) ea este doar parțial rezolvată, [5], [99], [100].

Problema este următoarea: să se găsească graful cu numărul maxim de vîrfuri fiind date constrîngerile de grad maxim, Δ și diametru maxim, D . Graful cu Δ și D maxime se notează cu (Δ, D) și numărul vîrfurilor acestui graf se notează cu $N(\Delta, D)$.

Singurul rezultat cunoscut al acestei probleme se datorează lui Moore care a demonstrat inegalitatea:

$$N(\Delta, D) \leq 1 + \Delta + \Delta(\Delta - 1) + \dots + \Delta(\Delta - 1)^{D-1},$$

de unde rezultă:

$$N(\Delta, D) \leq (\Delta(\Delta - 1)^D - 2) / (\Delta - 2) \text{ pentru } \Delta \geq 3 \text{ și } N(2, D) \leq 2D + 1.$$

Graful care are ordinul $N(\Delta, D)$ se numesc grafuri Moore.

În cazul grafurilor bipartite (ele reprezintă rețelele de interconectare dinamice) rezultatele sînt:

$$N(\Delta, D) \leq 2((\Delta - 1)^D - 2) / (\Delta - 2) \text{ pentru } \Delta \geq 3 \text{ și } N(2, D) = 2D.$$

S-a demonstrat, [5], [99], [100] că grafuri Moore există doar pentru:

- $\Delta = 2$: sînt ciclurile (inelele) cu $2D + 1$ vîrfuri;
- $D = 1$: sînt grafurile complete cu $\Delta + 1$ vîrfuri;
- $D = 2$ și $\Delta = 3$: graful Petersen;
- $D = 2$ și $\Delta = 7$ - graful Hoffman - Singleton;
- posibil pentru $D = 2$ și $\Delta = 57$.




Fig. 2.36 Graful Petersen

Graful Petersen are 10 vîrfuri, fig. 2.36, graful Hoffman - Singleton are 50 vîrfuri iar despre graful Moore (57, 2) nu se ştie dacă există sau nu, dar dacă există atunci are 3250 vîrfuri.

Dacă graful este orientat atunci exista relația:

$$N (\Delta , D) = \frac{ ((\Delta / 2)^{2D} - 1) }{ (\Delta / 2 - 1) }$$

pentru $\Delta / 2 \geq 2$ și s - a demonstrat ca numărul maxim de noduri pentru un graf Moore se obține doar dacă $\Delta / 2 = 1$ sau $D = 1$.

2.6 Concluzii

Obiectul acestui capitol a fost studiul comparativ al rețelelor de interconectare. După definirea lor sînt descrise caracteristicile care determina performanțele unei rețele de interconectare. Apoi se prezintă modalități pentru optimizarea acestor caracteristici.

Intrucît în această lucrare interesează topologia rețelelor de interconectare, cea mai mare parte a capitolului îi este dedicată. Astfel se descriu parametri folosiți la evaluarea topologiilor și, apoi, se prezintă topologii clasice de rețele de interconectare.

**CAP. 3 CONTRIBUȚII LA
DEZVOLTAREA TEHNICII REGISTRULUI
DE DEPLASARE CU PONDERE VARIABILĂ
PENTRU RECONFIGURAREA REȚELELOR
DE INTERCONECTARE DE TIP ARBORE,
INEL ȘI STEA**

3.1 Generalități

Rețelele de interconectare de tip arbore inel și stea sînt deseori utilizate întrucît sînt potrivite cu cerințele de calcul ale unei game largi de aplicații, [101]. Astfel rețelele de tip inel sînt mult utilizate în sistemele organizate în formă de bandă de asamblare, în care fiecare nod al benzii primește un operand de la nodul anterior și un operand din propria memorie locală. Rețelele de interconectare de tip arbore și stea sînt convenabile pentru aplicații de tip sortare, evaluare a expresiilor aritmetice, sisteme expert etc.

De asemenea cele trei tipuri de rețele de interconectare sînt deosebit de eficiente în aplicații rapide, de exemplu cele în timp real.

Reconfigurarea sistemelor paralele în care nodurile sînt legate prin rețele de interconectare de tip arbore, inel sau stea permite creșterea performanțelor atît datorită lărgirii gamei de aplicații ce pot fi rezolvate de un același sistem cît și creșterii eficienței utilizării nodurilor, [101], [102]. Creșterea performanțelor este asigurată prin:

- adaptarea structurii sistemului la cerințele de calcul ale aplicației și

- optimizarea transferului de date: dacã pentru o fază a aplicației transferul de date între două noduri este intens, reconfigurarea va permite obținerea unei distanțe minime între cele două noduri, eventual o conectare directă a lor, minimizînd astfel

timpul pentru transfer și intensitatea traficului local.

Dar reconfigurarea trebuie să fie astfel realizată încît să afecteze cît mai puțin viteza sistemului. Aceasta impune conceptul de reconfigurare concurentă, [101], [103], care, în esență, constă în facilitatea de realizare a reconfigurării simultan la toate nodurile, adică toate nodurile stabilesc simultan noile conexiuni.

O tehnică care realizează reconfigurarea concurentă a rețelelor de interconectare de tip arbore, inel și stea este cea a registrului de deplasare cu pondere variabilă (RDPV), analizată sau citată în mai multe articole, [25], [101], [103] - [106].

În continuare va fi descrisă tehnica registrului de deplasare cu pondere variabilă. Vor fi evidențiate limitările ei precum și contribuțiile aduse de autorul prezentei lucrări la dezvoltarea acestui procedeu.

3.2 Descrierea tehnicii registrului de deplasare cu pondere variabilă

În continuare se vor prezenta elementele importante ale tehnicii. O descriere detaliată este dată în [101].

Se consideră un sistem alcătuit din mai multe noduri (elemente procesoare, PE, memorii, ME). Pentru a realiza un transfer de date între o pereche de noduri N și N' , este suficient ca nodul N să genereze codul de poziție sau adresa nodului N . Aceasta va duce la realizarea unei conexiuni $N \rightarrow N'$ cu următoarele caracteristici:

- între N și N' se stabilește o cale pentru date bidirecțională;

- calea de comunicare poate fi de următoarele tipuri: $PE \rightarrow ME'$, $ME \rightarrow PE'$, $PE \rightarrow PE'$, $ME \rightarrow ME'$, unde primul element face parte din nodul N iar următorul din nodul N' .

Pentru a minimiza timpul de reconfigurare este necesar să se asigure următoarele:

- toate conexiunile $N \rightarrow N'$ să se realizeze concurent;

- regula de succesiune $N \rightarrow N'$ aplicată în timpul reconfigurării să fie astfel aleasă încît fiecare nod să aibă numărul minim de succesori imediați N' în cadrul structurii, de preferință un unic succesor.

Pentru ca un nod să poată genera adresa succesoriului său tehnica presupune existența în fiecare nod a unui registru de deplasare special cu n ranguri, n fiind numărul de ranguri necesar pentru adresă, prin intermediul căruia se va genera adresa succesoriului după relația:

$$N' = 1[N] + B \quad (3.1)$$

unde prin $1[N]$ se înțelege operația de deplasare la stînga, cu un rang, a conținutului registrului din nodul N , adică a adresei nodului N iar B este o constantă pentru reconfigurare adusă de instrucțiunea care cere reconfigurarea și transmisă tuturor nodurilor care participă la operația de reconfigurare. Această constantă se numește pondere iar registrul care o utilizează se numește registru de deplasare cu pondere variabilă (RDPV).

Fig. 3.1 prezintă un RDPV cu 3 ranguri care va genera rețeaua de tip arbore din fig. 3.2 în conformitate cu următoarele relații:

$$N_1 = 1[N_0] + 101 = 1[010] + 101 = 100 + 101 = 001,$$

$$N_2 = 1[N_0] + 101 = 1[110] + 101 = 100 + 101 = 001,$$

$$N_3 = 1[N_0] + 101 = 1[000] + 101 = 000 + 101 = 101,$$

$$N_4 = 1[N_1] + 101 = 1[100] + 101 = 000 + 101 = 101,$$

$$N_5 = 1[N_1] + 101 = 1[001] + 101 = 010 + 101 = 111,$$

$$N_6 = 1[N_2] + 101 = 1[101] + 101 = 010 + 101 = 111,$$

$$N_7 = 1[N_2] + 101 = 1[111] + 101 = 110 + 101 = 011,$$

$$N_8 = 1[N_3] + 101 = 1[011] + 101 = 110 + 101 = 011,$$

unde $B = 101$ este ponderea iar N_0 este nodul rădăcină. Conform acestei tehnici nodul rădăcină este acela care nu are succesori. Întrădevăr din ultima relație rezultă că succesoriul nodului N_3 este același nod. Prin N_i se înțelege adresa nodului i . Rețeaua va fi alcătuită din 8 noduri.

Intrucît toate nodurile primesc aceeași pondere, toate vor stabili simultan conexiunile $N \rightarrow N'$. Ca urmare timpul necesar reconfigurării va fi egal cu timpul necesar unei deplasări a

conținuturilor registrelor cu un rang, plus timpul necesar unei operații de adunare mod 2. Intreaga operație poate fi realizată pe durata unei perioade a tactului.




Fig. 3.1 Registru pentru generarea unei structuri de tip arbore




Fig. 3.2 Rețea de tip arbore generată cu RDPV și ponderea 101

RDPV se pot clasifica în:

- singulare sau compuse, un RDPV compus fiind alcătuit din mai multe RDPV singulare;
- circulare sau necirculare, fiecare componentă a unui RDPV compus putînd executa o deplasare sau o rotație (deplasare

necirculară sau deplasare circulară).

Fig. 3.3 prezintă un RDPV compus cu 3 ranguri și alcătuit din 2 RDPV singulare. RDPV din stânga este necircular iar cel din dreapta este circular.




Fig. 3.3 Registru de deplasare cu pondere variabilă compus

3.3 Justificarea relației matematice utilizate la generarea adresei succesivului

Deși tehnica registrului de deplasare cu pondere variabilă este amintită în mai multe articole și deși în [101] este descrisă detaliat, în nici o lucrare nu se prezintă o justificare a relației matematice (3.1), pentru generarea adresei succesivului. Aceasta se va realiza în acest paragraf.

Regula de bază a acestei tehnici constă în generarea, de către un nod, a adresei nodului care îi va fi pereche (succesiv) în transfer. În acest scop un nod va folosi propria adresă. Rezultă necesitatea unui registru pentru memorarea acestei adrese pe toată durata transferului. Ieșirea fiecărui rang din registru va fi intrare într-o logică combinațională cu rolul de a genera rangul de aceeași pondere din adresa succesivului. Cealaltă intrare a acestei logici combinaționale va fi rangul de aceeași pondere dintr-o constantă. Utilizarea fiecărui rang ca intrare într-o logică pentru generarea rangului de aceeași pondere a adresei succesivului

echivalează cu o deplasare la stînga a conținutului registrului care memorează adresa nodului respectiv.

Una dintre cerințele pe care trebuie să le îndeplinească tehnica constă în viteză de reconfigurare maximă. Din acest motiv rezultă că:

1. se va utiliza numărul minim de deplasări, care este 1;
2. ponderea care se transmite la noduri, în vederea calculului adresei succesoriului, este unică pentru toate nodurile; o pondere unică va duce la scurtarea codului instrucțiunii care comandă reconfigurarea deci și la cîștig de timp;
3. operația utilizată este sumă mod 2, fără propagarea transportului, pentru că propagarea transportului ar impune memorarea valorii propagate ceea ce ar avea următoarele consecințe:
 - s-ar lungi timpul de generare a adresei succesoriului cu încă o perioadă de tact deci s-ar dubla;
 - conținutul registrului care memorează adresa unui nod s-ar altera ceea ce ar impune o creștere semnificativă în complexitate a logicii atașate fiecărui nod în scopul generării adresei succesoriului; de exemplu logica ar trebui să conțină două registre, unul pentru memorarea propriei adrese a unui nod și unul pentru memorarea noii adrese, a nodului selectat și, în plus, o logică de comandă a transferurilor între registre.

Rezultă că relația (3.1) asigură generarea adresei succesoriului în timp minim și necesită atașarea, la fiecare nod, a unei logici de complexitate minimă.

3.4 Posibilități de reconfigurare

Se va studia reconfigurarea din două puncte de vedere: reconfigurarea dintr-un tip de rețea de interconectare în alt tip de rețea de interconectare (de exemplu din inel în arbore) și reconfigurarea în cadrul aceluiași tip de rețea de interconectare (de exemplu din arbore tot în arbore). Problema este parțial abordată în [105] și [107].

3.4.1 Reconfigurarea dintr-un tip de rețea de interconectare în altul

3.4.1.1 Limitări în posibilitățile de reconfigurare dintr-un tip de rețea de interconectare în altul, introduse de tehnica cu registru de deplasare cu pondere variabilă

În lucrarea [101], S. P. Kartashev și S. I. Kartashev, autorii tehnicii, arată că structura unui RDPV individualizează tipul de rețea de interconectare care poate fi generată cu respectivul RDPV. Astfel:

- pentru o rețea de tip inel este necesar un RDPV singular și circular,
- pentru o rețea de tip arbore este necesar un RDPV singular și necircular și
- pentru o rețea de tip stea este necesar un RDPV compus și necircular.

Există variante ale acestor tipuri de rețele, fiecare din ele putând fi simplă, compusă sau multiplă, fiecare variantă necesitând un RDPV cu anumite caracteristici, [101].

Din cele prezentate mai sus rezultă că reconfigurarea rețelelor de interconectare dintr-un tip în altul se poate reduce la modificarea structurii RDPV, adică la reconfigurarea RDPV. Astfel în fig. 3.4 se prezintă un inel, utilizând ponderea 101. Păstrând ponderea dar modificând registrul din circular în necircular se obține arborele din fig. 3.2. Modificarea unui RDPV din circular în necircular și invers se poate realiza simplu: dacă la intrarea porții ΣI , conectată la intrarea rangului cel mai puțin semnificativ al registrului, necomandată de ieșirea rangului cel mai semnificativ al registrului, se conectează 1 logic atunci registrul va fi circular și dacă se conectează 0 logic atunci registrul va fi necircular. Pentru exemplificare: registrul din fig. 3.1 este necircular iar cel din fig. 3.3 este compus și alcătuit dintr-un registru singular necircular, cu 2 ranguri și

unul circular cu 1 rang.




Fig. 3.4 Rețea de interconectare de tip inel
obținută cu ponderea 101

Pentru reconfigurarea într-o structură de tip stea trebuie avut în vedere faptul ca această structură este generată de un RDPV compus, necircular. Dacă se dorește reconfigurarea în arbore, inel și stea atunci va fi necesar un RDPV mai complex decât cel prezentat în [101].

3.4.1.2 Un nou tip de registru de deplasare cu pondere variabilă

Autorul prezentei lucrări propune un nou tip de registru de deplasare cu pondere variabilă care să aibă posibilitatea de a se transforma din singular în compus și invers. Schema acestui nou registru este prezentată în fig. 3.5. Prin intermediul noului registru se obține flexibilitate maximă în sensul că RDPV se poate configura din singular în compus și invers, numărul RDPV singulare

care alcătuiesc RDPV compus precum și lungimea acestora fiind variabile.




Fig. 3.5 Registru de deplasare cu pondere variabilă complex

Fiecărui rang i se atașează o pereche multiplexor - demultiplexor, $MUX_i - DEMUX_i$, cu rolul de a selecta între ieșirea rangului mai semnificativ și propria ieșire și a o transmite fie spre rangul mai puțin semnificativ fie spre propria intrare. Astfel un rang poate fi rang intermediar sau final dintr - un registru singular de deplasare cu pondere variabilă. La intrarea în fiecare rang trebuie să existe un alt multiplexor, MUX_i , cu rolul de a selecta între ieșirea rangului mai puțin semnificativ și ieșirea demultiplexorului. Astfel rangul va fi un rang intermediar sau final dintr - un registru de deplasare cu pondere variabilă. Prin comanda corespunzătoare a liniilor de selecție S_i , RDPV poate deveni compus pentru structura de tip stea sau singular pentru structurile de tip inel sau arbore. Comanda liniilor de selecție depinde de modul de implementare a $MUX_{1,2}$ și $DEMUX_i$. Trebuie să existe o

legătură între ele, de exemplu MUX_i și DEMUX corespunzătoare unui rang trebuie să fie comandate împreună în sensul că dacă rangul delimitează un RDPV singular din RDPV compus atunci MUX_i trebuie să aleagă acea intrare a sa care este ieșirea DEMUX iar dacă rangul este un rang intermediar al unui RDPV singular atunci MUX_i trebuie să aleagă acea intrare a sa care este ieșirea rangului anterior iar DEMUX trebuie să transmită intrarea sa spre rangul următor.

Intrucât blocurile adăugate sînt doar combinaționale ele nu vor afecta viteza de reconfigurare.

Comanda liniilor de selecție se va face tot de către instrucțiunea de reconfigurare.

3.4.2 Reconfigurarea în cadrul aceluiași tip de rețea de interconectare

Reconfigurarea unui tip de rețea de interconectare într-una de același tip se poate realiza prin modificarea ponderii, [101]. Astfel păstrînd RDPV care a generat arborele din fig. 3.2 dar modificînd ponderea la 100, se obține arborele din fig. 3.6.

3.5 Generarea rețelei de interconectare de tip arbore binar utilizînd registrul de deplasare cu pondere variabilă

Prin generarea rețelei de interconectare de tip arbore binar se va înțelege stabilirea poziției fiecărui nod în cadrul configurației de tip arbore binar.

Această problemă prezintă un interes deosebit întrucît un sistem paralel în care nodurile sînt conectate printr-o rețea de interconectare generată cu tehnica registrului de deplasare cu pondere variabilă va putea beneficia de facilitatea de reconfigurare, în timp minim și cu cerințe de circuite suplimentare minime, oferită de această tehnică.




Fig. 3.6 Arbore generat cu RDPV și ponderea 100

Problema generării rețelei de interconectare de tip arbore binar utilizând registrul de deplasare cu pondere variabilă a fost parțial abordată în [101]. Pornind de la un RDPV și o pondere date au fost obținute formule pentru adresele nodului rădăcina și a nodurilor de pe oricare nivel.

Soluția descrisă în [101] are următoarele dezavantaje:

- pornește de la condiții inițiale care nu sînt întotdeauna ușor de asigurat, mai exact cunoașterea ponderii nu este întotdeauna o operație facilă;
- este laborioasă.

Autorul acestei lucrări consideră, însă, că înaintea oferirii unei soluții pentru problema generării rețelei de tip arbore trebuie rezolvată o altă problemă și anume aceea a stabilirii de condiții pe care trebuie să le îndeplinească o rețea de tip arbore, impusă de o anumită aplicație, pentru a putea fi generată cu tehnica registrului de deplasare cu pondere variabilă, adică problema delimitării acelor rețele de interconectare de tip arbore care pot fi generate cu tehnica registrului de deplasare cu pondere variabilă.

3.5.1 O metodă originală pentru delimitarea rețelelor de interconectare de tip arbore care pot fi generate cu tehnica registrului de deplasare cu pondere variabilă

Din relația (3.1) rezultă că adresa succesoriului se obține prin deplasarea la stînga, cu un rang, a adreselor celor două noduri care-l preced. Întrucît această deplasare duce la eliminarea rangului cel mai semnificativ al adresei rezultă:

Condiția C1: Condiția necesară și suficientă ca două noduri să aibă același succesori, în cazul unei ponderi pe n ranguri, este ca adresele lor să aibă valori care diferă prin constanta 2^{n-1} .

Demonstrația se va face prin reducere la absurd. Dacă valorile adreselor celor două noduri ar diferi prin altă constantă decît 2^{n-1} , ar rezulta că au valori diferite pentru cel puțin un rang care nu este cel mai semnificativ. Fie i acest rang, $i \in \{ 0, \dots, n-1 \}$. Atunci prin deplasarea la stînga, cu un rang, a celor două adrese, rangurile $i+1$ vor diferi între ele și prin adunarea unei aceleiași constante nu s-ar putea obține același succesori.

Condiția este valabilă pentru oricare nivel al arborelui și stabilește cerința pe care trebuie să o îndeplinească două noduri pentru a fi pe același nivel și cu succesori comuni, într-o rețea de interconectare de tip arbore care poate fi generată cu tehnica registrului de deplasare cu pondere variabilă.

În continuare se va stabili cerința pe care trebuie să o îndeplinească două noduri pentru a fi pe același nivel dar cu succesori diferiți, într-o rețea de interconectare de tip arbore care poate fi generată cu tehnica registrului de deplasare cu pondere variabilă.

Din relația (3.1) rezultă:

$$N_{i1} = 1[N_i] + B \text{ și}$$

$$N_{i2} = 1[N_i] + B, \text{ unde}$$

N_{11} și N_{12} sînt două noduri de pe același nivel și cu același succesor, N_1 este unul din nodurile care-l preced pe N_{11} iar N_2 este unul din nodurile care-l preced pe N_{12} . Avem:

$$N_{11} - N_{12} = 1[N_1] - 1[N_2].$$

Din condiția C1 se cunoaște că $N_{11} - N_{12} = 2^{n-1}$, deci:

$$1[N_1] - 1[N_2] = 2^{n-1} \quad (3.2)$$

Deplasînd la dreapta, cu un rang, termenii $1[N_1]$ și $1[N_2]$ rezultă:

$$N_1 - N_2 = 2^{n-2} \quad (3.3)$$

Adresele nodurilor N_1 și N_2 se obțin prin deplasarea la dreapta, cu un rang, a valorilor $1[N_1]$ și respectiv $1[N_2]$. Întrucît în poziția cea mai semnificativă se poate insera 0 sau 1 vor rezulta două noduri N_1 și două noduri N_2 . Atunci rezultă că relația (3.3) va fi îndeplinită de patru noduri grupate în felul următor: nodul a cărui adresă are valoare mai mică din cele două noduri N_1 împreună cu nodul a cărui adresă are valoare mai mică din cele două noduri N_2 și nodul a cărui adresă are valoare mai mare din cele două noduri N_1 împreună cu nodul a cărui adresă are valoare mai mare din cele două noduri N_2 . Întrucît atît între adresele nodurilor N_1 cît și între adresele nodurilor N_2 există relația (4), rezultă că verificarea relației (3.3) este necesară pentru o singură grupă din nodurile N_1 și N_2 .

Rezultă:

Condiția C2: Într-o rețea de tip arbore binar, generată prin tehnica RDPV, patru noduri aflate pe același nivel astfel încît succesorul primelor două noduri și succesorul următoarelor două noduri să aibă succesor comun, îndeplinesc următoarea condiție: considerînd acel nod din primele două a cărui adresă are valoare mai mică și acel nod din următoarele două a cărui adresă are valoare mai mică, cele două valori vor diferi prin constanta 2^{n-2} .

Condiția este valabilă și dacă se consideră acel nod din primele două a cărui adresă are valoare mai mare împreună cu acel nod din următoarele două a cărui adresă are valoare mai mare.

Condiția este valabilă pentru toate nivelele.

Condiția C1 arată cerința pe care trebuie să o îndeplinească două noduri pentru a fi pe același nivel, dar având succesori comuni iar condiția C2 arată cerința pe care trebuie să o îndeplinească două noduri pentru a fi pe același nivel, fără restricția de a avea succesori comuni dar cu restricția de a avea ca succesori două noduri care, la rândul lor, au succesori comuni. Pentru o structură de tip arbore binar cu 3 nivele, generată prin tehnica registrului de deplasare cu pondere variabilă și cu o unică pondere, C1 și C2 delimitează condițiile necesare și suficiente pentru ca două noduri să se afle pe același nivel. Verificând condițiile C1 și C2 începând cu nodul rădăcină spre nodurile din nivelele superioare și ținând seama de faptul că structura de tip arbore este ierarhică prin însăși structura ei, rezulta că C1 și C2 delimitează condițiile necesare și suficiente pentru ca două noduri să se afle pe același nivel ale unei rețele de tip arbore, de orice dimensiune, generată prin tehnica registrului de deplasare cu pondere variabilă.

În continuare se va prezenta o condiție necesară pe care trebuie să o îndeplinească toate nodurile pentru a alcătui o structură de tip arbore binar care poate fi generată cu tehnica registrului de deplasare cu pondere variabilă și cu o unică pondere. Această condiție permite detectarea rapidă a acelor arbori care nu pot fi generați cu tehnica amintită.

Din relația (3.1) rezultă că un termen al sumei și anume cel obținut prin deplasarea la stînga cu un rang, este întotdeauna par iar ponderea poate fi pară sau impară. Studiind un arbore de la nodul rădăcină spre nodurile din ultimul nivel se poate deduce că:

- nodul din primul nivel, după rădăcină, are adresa pară sau impară după cum adresa nodului rădăcină este pară sau impară, întrucît valorile celor două adrese diferă prin constanta 2^k care este un număr par;

- cele două noduri din următorul nivel au ambele fie adrese pare fie adrese impare; aceasta rezultă din modalitatea de calcul

a adresei succesorului, printr-o sumă de doi termeni din care unul este întotdeauna par și din observația că succesorul lor este unic;

- nodurile din următorul nivel vor avea adresele fie toate pare fie toate impare; aceasta rezulta din modalitatea de calcul a adresei succesorului și din observația că adresele succesorilor sînt toate fie pare fie impare;

- analog pentru nodurile din următorul nivel ș. a. m. d.

Rezultă:

Condiția C3: O condiție necesară ca o structură în formă de arbore binar să poată fi generată prin tehnica registrului de deplasare cu pondere variabila cu o unică pondere, este ca adresele nodurilor de pe același nivel să fie sau toate pare sau toate impare.

Consecința CON1: între valorile adreselor nodurilor unei rețele de interconectare de tip arbore binar, care poate fi generată cu tehnica registrului de deplasare cu pondere variabila, există următoarea relație:

- valorile adreselor tuturor nodurilor de pe ultimul nivel sînt toate fie pare fie impare și

- valorile adreselor tuturor celorlalte noduri sînt toate fie impare fie pare.

Consecința CON1 rezulta din condiția C3 și din faptul că la un arbore binar, jumătate din numărul nodurilor se află pe ultimul nivel.

Consecința CON2: Dacă adresa nodului rădăcina este pară atunci adresele nodurilor de pe ultimul nivel sînt impare și dacă adresa nodului rădăcina este impară atunci adresele nodurilor de pe ultimul nivel sînt pare.

Consecința CON2 rezultă din consecința CON1 ținînd seama de faptul că paritatea adresei nodului rădăcină este opusă parității

adreselor nodurilor de pe ultimul nivel.

Condițiile C1, C2 și C3 sînt îndeplinite de arborele din fig. 3.7 care s-a generat cu tehnica RDPV și cu o unică pondere.

Condițiile C1, C2 și C3 arată cerințele pe care trebuie să le îndeplinească adresele nodurilor plasate pe același nivel în cazul unei structuri de tip arbore binar ce poate fi generată cu tehnica RDPV. Va fi necesară și stabilirea cerințelor pe care trebuie să le îndeplinească adresele nodurilor plasate pe nivele diferite dar pe aceeași ramură, în cazul unei structuri de tip arbore binar pentru ca aceasta să poată fi generată cu tehnica RDPV.




Fig. 3.7 Arbore cu 16 noduri generat cu tehnica RDPV și ponderea 1111

Pornind de la relația (3.1) și ținînd seama de faptul că adunarea ponderii se face fără propagarea transportului, avem:

$$N_{2i} = 1[N_i] + B \Rightarrow$$

$$N_{2i+1} + 1[N_i] = 1[N_i] + 1[N_i] + B = B \quad (3.4)$$

Pentru relațiile anterioare considerăm ca nod N_i acel nod din perechea care-l precede pe N_{2i} , care are adresa mai mică. Întrucît adresele nodurilor din pereche diferă prin constanta 2^{n-1} , condiția

C1, rezultă că nodul N_i va avea adresa mai mică decât 2^{n-1} . Atunci, din relația (3.4) se deduce că adresele a două noduri succesive diferă prin valoarea obținută prin suma dintre adresa nodului selectat și dublul adresei nodului care selectează, această valoare fiind chiar ponderea, afirmație valabilă pentru oricare pereche de noduri succesive. Pentru calculul acestei valori poate fi considerat și nodul cu adresa mai mare decât 2^{n-1} , doar că la calculul sumei din relația (3.4), prin deplasarea la stînga cu un rang a adresei se va depăși capacitatea registrului ceea ce va impune o corecție a sumei prin scăderea constantei 2^n .

Concluzia prezentată devine:

Condiția C4: Condiția necesară ca o ramură să aparțină unei structuri în formă de arbore binar ce poate fi generată cu tehnica RDPV și o unică pondere este ca pentru toate perechile de noduri succesive, aflate pe respectiva ramură, valorile adreselor să difere prin aceeași constantă; această constantă este tocmai ponderea și este egală cu suma mod 2 între valoarea adresei nodului selectat și dublul valorii adresei nodului care selectează; adunarea se va efectua fără propagarea transportului.

Intrucît condițiile C1 și C2 arată cerințele pe care trebuie să le îndeplinească două noduri cu succesori comuni și, respectiv, patru noduri care au ca succesori două noduri cu succesori comuni rezulta că nu este necesară verificarea condiției C4 pentru toate ramurile. Considerînd nodurile de pe ultimul nivel și grupîndu-le cîte patru, pornind de la stînga la dreapta, rezulta grupe de cîte patru ramuri de la noduri din ultimul nivel la nodul rădăcină. Va fi necesară verificarea condiției doar pentru cîte o singură ramură, oarecare, din fiecare grupă de patru ramuri menționate.

O metodă rapidă de a obține ponderea constă în găsirea nodului care este selectat de nodul cu adresa 0. Valoarea adresei acelui nod va fi egală cu ponderea. Aceasta rezultă din relația (3.1), în care s-a luat termenul obținut prin deplasare ca fiind egal cu 0,

ceea ce este adevărat pentru nodul cu adresa 0. De exemplu, pentru arborele din fig. 3.7 se observă ca nodul cu adresa 15 este selectat de nodul cu adresa 0, deci $B = 1111$.

Concluzia este că pentru ca o structură de tip arbore binar să poată fi generată prin tehnica RDPV și cu o unică pondere, este necesar și suficient ca:

- adresele a două noduri care au același succesori să difere prin constanta 2^{n-1} (condiția C1),

- pentru toate grupele de patru noduri aflate pe același nivel, astfel încât succesori primelor două noduri și succesori următoarelor două noduri să aibă succesori comuni, este îndeplinită condiția: considerând acel nod din primele două a cărui adresă are valoare mai mică și acel nod din următoarele două a cărui adresă are valoare mai mică, cele două valori vor diferi prin constanta 2^{n-2} (condiția C2); condiția este îndeplinită și dacă se consideră acel nod din primele două a cărui adresă are valoare mai mare împreună cu acel nod din următoarele două a cărui adresă are valoare mai mare și

- toate nodurile de pe același nivel să aibă fie adrese pare fie adrese impare (condiția C3) și

- considerând nodurile de pe ultimul nivel și grupându-le câte patru, pornind de la stânga la dreapta, se obțin grupe de câte patru ramuri de la noduri din ultimul nivel la nodul rădăcină; la o ramură, oarecare, dintr-o astfel de grupă, pentru toate nodurile succesive, adresele trebuie să difere prin aceeași constantă, care este chiar ponderea; condiția trebuie verificată pentru o singură ramură, oarecare, din toate grupele (condiția C4).

Pentru arborele binar din fig. 3.7 se observa că sînt îndeplinite condițiile C1, C2, C3 și C4. Arborele binar din fig. 3.8 nu poate fi generat prin tehnica RDPV cu o unică pondere. Într-adevăr avem: $N_{11} = 1[N_0] + B \Rightarrow 1011 = 0000 + B \Rightarrow B = 1011$ și $N_0 = 1[N_0] + B \Rightarrow 0111 = 1000 + B \Rightarrow B = 1111$ deci am obținut două valori pentru pondere. Se observă că nu este îndeplinită condiția

C2.




Fig. 3.6 Arbore cu 16 noduri ce nu poate fi generat cu tehnica RDPV cu o unică pondere

3.5.2 O metodă originală pentru generarea unei rețele de interconectare de tip arbore binar utilizând registrul de deplasare cu pondere variabilă

În acest paragraf autorul prezintă o soluție proprie la problema generării unei rețele de interconectare de tip arbore binar care poate fi reconfigurată cu tehnica registrului de deplasare cu pondere variabilă.

S-a pornit de la faptul că, la un arbore binar ce poate fi reconfigurat prin tehnica RDPV, succesorul nodului rădăcină este el însuși. De aici și din relația (3.1), de stabilire a adresei succesorului rezulta ponderea ca fiind suma mod 2 între adresa nodului rădăcina și aceeași adresă, deplasată la stînga cu un rang. Apoi se generează rețeaua de interconectare de tip arbore binar aplicînd iterativ relația (3.1) dar în sens invers adică în relație se cunosc ponderea și adresa nodului selectat și trebuie să se obțină adresele nodurilor ale căror succesor se cunoaște. Din

relatie se obține, însă, adresa deplasată la stînga cu un rang. Rezultă că prin deplasarea la dreapta a combinației obținute și prin plasarea în rangul cel mai semnificativ a unui 1 și apoi a unui 0, se obțin adresele dorite.

Pentru a exemplifica tehnica propusă de autor se consideră generarea unei structuri în formă de arbore cu 16 noduri, avînd RDPV dat și N_2 ca nod rădăcină. În relații se va nota cu X combinația care se obține aplicînd relația de stabilire a adresei succesorului în sens invers și care constituie adresele nodurilor care au ca succesor nodul a cărui adresă se cunoaște deplasată la stînga cu un rang și cu drX combinația X deplasată la dreapta cu un rang. Ponderea este:

$$0101 = 1010 + B \Rightarrow B = 1111.$$

Pornind de la nodul rădăcină, nodurile sînt:

- de pe primul nivel: $0101 = X + 1111 \Rightarrow X = 1010 \Rightarrow drX = 0101 \Rightarrow$ adresa 0101 care este a rădăcinii și 1101 a nodului $N_{1,1}$;

- de pe următorul nivel: $1101 = X + 1111 \Rightarrow X = 0010 \Rightarrow drX = 0001 \Rightarrow$ adresa 0001 pentru N_2 și 1001 pentru $N_{1,1}$;

- de pe următorul nivel: $0001 = X + 1111 \Rightarrow X = 1110 \Rightarrow drX = 0111 \Rightarrow$ adresa 0111 pentru N_2 și 1111 pentru $N_{1,1}$, și: $1001 = X + 1111 \Rightarrow X = 0110 \Rightarrow drX = 0011 \Rightarrow$ adresa 0011 pentru N_2 și 1011 pentru $N_{1,1}$;

- de pe ultimul nivel: $0111 = X + 1111 \Rightarrow X = 1000 \Rightarrow drX = 0100 \Rightarrow$ adresa 0100 pentru N_2 și 1100 pentru $N_{1,1}$; $1111 = X + 1111 \Rightarrow X = 0000 \Rightarrow drX = 0000 \Rightarrow$ adresa 0000 pentru N_2 și 1000 pentru $N_{1,1}$; $0011 = X + 1111 \Rightarrow X = 1100 \Rightarrow drX = 0110 \Rightarrow$ adresa 0110 pentru N_2 și 1110 pentru $N_{1,1}$; $1011 = X + 1111 \Rightarrow X = 0100 \Rightarrow drX = 0010 \Rightarrow$ adresa 0010 pentru N_2 și 1010 pentru $N_{1,1}$.

Structura obținută este prezentată în fig. 3.7.

Metoda propusă de autor în această lucrare este superioară celeia din [101] din două motive:

- pornește de la condiții inițiale mai apropiate de realitate și mai ușor de obținut: astfel pentru o rețea de tip arbore cerută

de o anumită aplicație nodul rădăcină este implicit cunoscut pe când pentru obținerea ponderii trebuiesc efectuate calcule;

- necesită timp și volum de calcul semnificativ mai reduse.

3.6 Proiectarea rețelei de interconectare a unui sistem paralel reconfigurabil prin tehnica registrului de deplasare cu pondere variabilă

Reconfigurarea prin tehnica registrului de deplasare cu pondere variabilă permite modificarea topologiei unui sistem paralel datorită caracteristicii rețelei de interconectare de a asigura stabilirea de legături, la momente diferite de timp, între noduri diferite ale sistemului. Pentru stabilirea unei legături între două noduri este necesar ca unul dintre ele să genereze adresa celuilalt. În continuare se va aborda problema proiectării unei asemenea rețele de interconectare.

3.6.1 O soluție cunoscută la problema proiectării unei rețele de interconectare care permite reconfigurarea unui sistem paralel prin tehnica registrului de deplasare cu pondere variabilă

Autorii tehnicii registrului de deplasare cu pondere variabilă, S. I. Kartashev și S. P. Kartashev, au descris parțial, în [30] și [102], o rețea de interconectare care asigură modificarea topologiei unui sistem paralel. În fig. 3.9 este prezentată această soluție. Ea va fi denumită, în continuare, soluția Kartashev, după numele autorilor.

Soluția pornește de la divizarea resurselor hardware ale unui sistem paralel în resurse de tip procesor, PE, incluzând și pe cele de tip intrare/ ieșire și resurse de tip memorie, ME, interconectate prin intermediul unei magistrale reconfigurabile. Accesul resurselor la magistrala se face prin intermediul a două tipuri de module de conectare numite ASE (" Address Connecting Element") și MSE ("Memory Connecting Element"). Modulele de tip

ASE conectează resursele de tip procesor la magistrală și transferă adresa locației implicată în transfer și semnalele de comandă de tip READ și WRITE. Numărul acestor module, conectate la o resursă de tip procesor este egal cu numărul resurselor de tip memorie.

Modulele de tip MSE conectează resursele de tip memorie la magistrala și transfera date. Numărul acestor module conectate la o resursă de tip memorie este egal cu numărul resurselor de tip procesor.

Între resursele sistemului pot avea loc trei tipuri de transferuri.

A. Transferul de tip $PE_i - ME_j$

Acesta se desfășoară în trei faze.

A1. Faza transferului de adrese

Resursa PE_i va activa adresa locației din ME_j , implicată în transfer și o va transmite acesteia prin intermediul modulului ASE_i .

A2. Faza de sincronizare

Modulul ASE_i va activa semnalul de comandă READ sau WRITE, prin aceasta activând modulul MSE_i conectat la el.

A3. Faza transferului de date

După transferul adresei către resursa ME_j și după activarea modulului MSE_i prin intermediul semnalului de comandă, are loc transferul de date între modulul MSE_i și resursa PE_i .

B. Transferul de tip $PE_i - PE_j$

Are loc prin intermediul unei aceleiași resurse ME și constă în stabilirea concurrentă a două trasee:

- unul $PE_i - ME_j$ între ASE_i a resursei PE_i și MSE_i a resursei ME_j

și

- unul $PE_j - ME_i$ între ASE_j a resursei PE_j și MSE_j a resursei ME_i .

Modulele MSE_i și MSE_j aparțin aceleiași resurse ME și sînt activate, prin intermediul semnalelor de comandă, în sensuri contrare: unul transferă date la o resursă PE iar celălalt transferă date de la cealaltă resursă PE . Pentru stabilirea transferurilor $PE_i - ME_j$ și $PE_j - ME_i$, se vor executa fazele A1, A2




Fig. 3.9 Soluția Kartashev pentru o rețea de interconectare care asigură modificarea topologiei unui sistem

și A3, A1 constând însă doar în selectarea modulului ASE corespunzător, întrucît nu este necesar transferul vreunei resurse.

C. Transferul de tip $ME_i - ME_j$

Are loc prin intermediul unei aceleiași resurse PE și se desfășoară în două etape. În prima etapă se stabilește un traseu $PE_i - ME_j$. Resursa PE_i transferă la ME_j adresa locației implicată în transfer prin intermediul modulului ASE_j. În faza de sincronizare, ASE_j va activa modulul MSE_j al resursei ME_j, stabilind sensul transferului. În a doua etapă se stabilește un traseu $PE_j - ME_i$. Resursa PE_j transferă la ME_i adresa locației prin intermediul modulului ASE_i. În faza de sincronizare, ASE_i va activa modulul MSE_i al resursei ME_i, stabilind sensul transferului ca fiind opus celui stabilit la modulul MSE_j al resursei ME_j. Întrucît modulele MSE_i și MSE_j sînt conectate între ele și sînt activate în sensuri contrare, se va executa transferul între locația adresată din resursa ME_i și locația adresată din resursa ME_j.

Soluția din [30] și [102] este incomplet descrisă întrucît modulele ASE și MSE sînt prezentate doar la nivel de blocuri. În paragraful 3.6.3 se va prezenta o comparație între această soluție și soluția autorului prezentei lucrări care va fi descrisă în paragraful următor.

3.6.2 O soluție originală la problema proiectării unei rețele de interconectare care permite reconfigurarea unui sistem paralel prin tehnica registrului de deplasare cu pondere variabilă

Soluția propusă de autorul acestei lucrări este prezentată, la nivel de principiu, în fig. 3.10. Se consideră un sistem paralel cu 5 noduri P_1, \dots, P_5 . Numărul a fost ales doar în scopul asigurării unei descrieri facile, dar complete, a soluției. La nivel de principiu soluția este aceeași indiferent de numărul nodurilor.

Fiecare nod are posibilitatea de a fi selector, adică de a genera adresa succesivului sau de a fi selectat. Corespunzător, fiecare nod va dispune de două tipuri de linii bidirecționale:




Fig. 3.10 Soluția originală

- un tip, ce se va denumi în continuare A, prin intermediul căruia nodul va transfera informații cu nodul care l-a selectat și
- un tip, ce se va denumi în continuare B, prin intermediul căruia nodul va transfera informații cu nodul pe care l-a selectat.

Existența celor două tipuri de linii se justifică doar dacă se consideră că nodul este biport adică dacă poate comunica simultan cu nodul pe care l-a selectat și cu nodul care l-a selectat. În caz contrar este suficient un unic tip de linii. În continuare se va considera că nodul este biport.

Linia de tip B a unui nod va fi conectată, prin intermediul unui modul de conectare MC, la liniile de tip A ale celorlalte noduri. În fig. 3.10 ieșirile unui MC sînt notate cu numerele

nodurilor la ale căror linii de tip A se conectează. Rezultă că un asemenea modul va avea patru ieșiri sau, în cazul general al unui sistem cu N noduri, $N - 1$ ieșiri. Întrucît toate ieșirile din modulele de conectare corespunzătoare unui port se vor conecta împreună, rezultă că legăturile sînt de tip magistrală iar numărul acestor magistrale va fi egal cu numărul nodurilor din sistem.

În prezentarea de pînă acum s-a folosit termenul de "linie" pentru a desemna suportul pentru transferul informațiilor între două noduri. Soluția propusă de autor nu face distincție, la nivel de principiu, între caracterul serie și cel paralel al transferului. Diferențele sînt cele generale, determinate de un transfer serie față de unul paralel și trebuiesc considerate la nivelul implementării soluției. Ca urmare, în continuare se va utiliza același termen de "linie" pentru a desemna suportul pentru transferul informațiilor între două noduri.

Fiecare nod este conectat la un Modul Monitor, MM, care are aceleași funcțiuni ca monitorul V din soluția Kartashev și anume:

- compară nivelul de prioritate al programului care a cerut reconfigurarea cu nivelele de prioritate ale celorlalte programe; dacă acest nivel este maxim, la momentul respectiv, cererea de reconfigurare este acceptată iar în caz contrar este respinsă;
- verifică dacă resursele cerute pentru noua structură sînt libere și așteaptă dacă nu sînt libere;
- dacă cererea de reconfigurare a fost acceptată și dacă resursele sînt disponibile, transmite instrucțiunea de reconfigurare către toate nodurile.

Fig. 3.11 prezintă circuitele ce trebuiesc atașate fiecărui nod pentru a-l conecta la magistrale. S-a luat ca exemplu nodul A. În conformitate cu cerințele tehnicii RDPV, fiecare nod va dispune de un registru special REG, cu rolul de a memora adresa proprie și de a genera adresa nodului care va fi selectat, fiind, de fapt, registrul de deplasare cu pondere variabilă. Ieșirile sale vor fi intrări pentru un decodificator, DEC, cu patru ieșiri, cîte una corespunzînd fiecăreia din celelalte patru noduri. Linia B alui P_1 se va conecta la liniile A ale nodurilor P_2 , P_3 , P_4 și P_5 prin

intermediul unor porți cu trei stări, validate de ieșiri ale decodificatorului și semnale de validare a emisie, /VALEMP_i și /VALRECP_i, generate de P₁. Cu linie punctată a fost delimitat modulul de conectare.




Fig. 3.11 Circuitele ce trebuie atașate unui nod pentru a fi conectat la magistrală

Pentru realizarea transferului între două noduri P_i și P_j, este necesară stabilirea unui protocol. Anexa 1 prezintă o detaliere a rețelei de interconectare a unui sistem reconfigurabil prin tehnica RDPV, cu cinci noduri și va fi utilizată la descrierea protocolului propus de autorul prezentei lucrări.

Considerând că nodul P_i, i = 1, 2, 3 este cel selector, el va genera, cu REG propriu, adresa nodului P_j, j = 1, 2, 3, j = i, ceea ce va duce la activarea acelei ieșiri a decodificatorului DEC care corespunde nodului P_j. În continuare trebuie stabilit sensul transferului. Se consideră că, inițial, semnalul /VALRECP_i este

activat. Dacă sensul transferului este hotărît de nodul selector acesta va lăsa /VALRECP₁ activat, dacă va recepționa informație sau va dezactiva /VALRECP₁ și va activa /VALEMP₁ dacă va emite informație. Dacă sensul transferului este hotărît de nodul selectat, acesta îl va comunica nodului selector pe linia A iar aceasta va lăsa /VALRECP₁ activ dacă i se cere recepție sau îl va dezactiva și va activa /VALEMP₁ dacă i se cere emisie.

Dacă nodul P₁ este cel selectat el va juca rolul lui P₂ în explicațiile de mai sus.

Un caz defavorabil este acela în care un nod este selectat simultan de două alte noduri. Este cazul arborelui binar. În Anexa 1 se presupune că nodurile P₁ și P₂ vor selecta simultan nodul P₃. Aceasta înseamnă că, prin intermediul registrelor REG din nodurile P₁ și P₂, se va genera adresa nodului P₃, deci se vor activa ieșirile corespunzătoare ale decodificatoarelor din nodurile P₁ și P₂. Va trebui stabilit care din nodurile P₁ sau P₂ va avea prioritate. Soluția propusă de autor este următoarea:

Pas 1: se consideră că, inițial, toate semnalele /VALRECP₁ sînt active;

Pas 2: nodul P₂, adică cel selectat, va plasa pe linia proprie adresa nodului P₁, după care așteaptă răspunsul acestuia; dacă răspunsul sosește, într-un timp prestabilit, se va realiza comunicarea între nodurile P₂ și P₁; dacă răspunsul nu sosește, într-un timp prestabilit, se trece la pasul următor;

Pas 3: nodul P₁ va plasa pe linia proprie A adresa nodului P₂, după care așteaptă răspunsul acestuia; dacă răspunsul sosește, într-un timp prestabilit, se va realiza comunicarea între nodurile P₁ și P₂; dacă răspunsul nu sosește într-un timp prestabilit se reia pasul 2.

Principiul acestei soluții constă, deci, în acordarea permisiunii de comunicare, pe rînd și ciclic, la cele două noduri.

Soluția propusă presupune ca nodul selectat să cunoască adresele nodurilor selectoare, ceea ce este posibil. În paragraful 3.5.2 și în [107], s-a prezentat o tehnică prin care se poate genera un arbore pornind de la registrul de deplasare cu pondere

variabila și nodul rădăcină ca fiind date. Utilizând aceeași tehnică un nod selectat poate afla care sînt nodurile care l-au selectat.

3.6.3 O comparație între soluția Kartashev și cea propusă în prezenta lucrare

În continuare vor fi evidențiate, prin comparare, caracteristicile celor două soluții.

Soluția Kartashev împarte resursele hardware ale sistemului în două: de tip procesor, PE și de tip memorie, ME. Soluția autorului nu cere această separare.

Numărul modulelor de conectare este mai mare la soluția Kartashev și anume: pentru un sistem cu $k + p$ resurse vor fi necesare $2kp$ module de conectare la soluția Kartashev și doar $k + p$ module de conectare la soluția autorului.

Complexitatea unui modul de conectare este mai mare în cazul soluției Kartashev. Un modul de conectare va trebui să conțină, pe lângă partea de cuplare la magistrale și o logică de comparare pentru recunoașterea propriei adrese. La soluția autorului, modulul de conectare nu trebuie să conțină logica de comparare ci doar decodificatorul și partea de cuplare la magistrale avînd însă dezavantajul că desi este simplu, la nivel de principiu, complexitatea sa este funcție de numărul nodurilor din sistem, în sensul că, pentru un sistem cu N noduri, decodificatorul va trebui să aibă $N - 1$ ieșiri iar numărul perechilor de porți cu trei stări care asigură cuplarea la magistrale, va fi tot $N - 1$.

Intrucît soluția Kartashev împarte resursele în două tipuri, vor exista, corespunzător, două tipuri de module de conectare care vor diferi ca funcții. La soluția autorului există un unic tip de modul de conectare.

La soluția Kartashev protocolul depinde de tipul partenerilor iar în anumite condiții utilizează și module de conectare ale altor resurse în afara celor două între care se dorește stabilirea unei căi de comunicare. Astfel, la un transfer de tip $PE_i - PE_j$ vor fi solicitate și modulele de conectare MSE_i și MSE_j ale resursei ME_i iar la un transfer de tip $ME_i - ME_j$ vor fi utilizate și modulele de conectare ASE_i și ASE_j ale resursei PE_i . În acest ultim caz protocolul se va desfășura în două etape, spre deosebire de celelalte cazuri, ale transferurilor de tip $PE_i - ME_j$ și $PE_j - PE_i$ în care transferul se va desfășura într-o unică etapă. La soluția autorului, protocolul nu depinde de tipul partenerilor. Oricare s-ar fi aceștia se stabilește o cale directă între ei fără a solicita module de conectare ale vreunui partener.

În concluzie soluția autorului este superioară soluției Kartashev, datorită simplificării și reducerii numărului modulelor de conectare la magistrale cât și prin simplificarea protocolului.

3.7 Verificări experimentale

În continuare se vor prezenta rezultate experimentale, care urmăresc verificarea contribuțiilor teoretice descrise în paragrafele 3.5.1 și 3.5.2. În acest scop a fost conceput un program, numit de autor RDPV, care ia în considerare arbori binari cu 8, 16 sau 32 noduri. În continuare vor fi descrise opțiunile programului.

Generare arbore binar

Această opțiune generează un arbore binar pornind de la nodul rădăcină. Este verificată experimental metoda originală descrisă în paragraful 3.5.2.

Verificare arbore binar

Această opțiune verifică dacă un arbore binar, inserat de utilizator, face parte din clasa arborilor ce respectă condițiile

C1 - C4 prezentate în paragraful 3.5.1. Dacă arborele inserat nu verifică vreuna din condițiile C1 - C4, programul indică acea condiție, în ordinea de la C1 la C4, care nu este respectată.

A fost definită o descriere pentru arborele binar introdus de utilizator. Aceasta este: se începe cu nodurile de pe ultimul nivel, în ordine de la stînga la dreapta, separate între ele cu virgulă, urmează un spațiu cu rol de separator, apoi nodurile de pe următorul nivel, în ordine de la stînga la dreapta, separate între ele cu virgulă, urmează un spațiu ș. a. m. d., rezultînd un șir alcătuit din nodurile arborelui în care nivelele sînt separate între ele prin spațiu iar nodurile aflate pe același nivel sînt separate între ele prin virgulă, ultimul nod din șir fiind nodul rădăcină. Exemplu: șirul 4,12,0,8,6,14,2,10 7,15,3,11 1,9 13 5 descrie arborele din fig. 3.7.

În continuare vor fi prezentate cîteva exemple de arbori binari care nu fac parte din clasa arborilor ce pot fi generați cu tehnica RDPV. Programul indică acea condiție, în ordinea de la C1 la C4, care nu este verificată.

Exemplul 1: arbore binar alcătuit din 16 noduri care respectă condiția C1 dar nu și condiția C2:

0,8,2,10,4,12,6,14 1,9,3,11 7,15 5 13.

Exemplul 2: arbore binar alcătuit din 16 noduri care respectă condițiile C1 și C2 dar nu și pe C3:

0,8,4,12,1,9,5,13 2,10,6,14 7,15 3 11.

Exemplul 3: arbore binar alcătuit din 16 noduri care respectă condițiile C1, C2 și C3 dar nu și pe C4:

0,8,4,12,2,10,6,14 1,9,5,13 7,15 3 11.

Exemplul 4: arbore binar alcătuit din 32 noduri care respectă condiția C1 dar nu și pe C2:

5,21,1,17,13,29,9,25,7,23,15,31,3,19,11,27,22,14,30,2,18,10,26

0,16,8,24 12,28 20 4.

Exemplul 5: arbore binar alcătuit din 32 noduri care respectă condițiile C1 și C2 dar nu și pe C3:

7,23,15,31,0,16,8,24,5,21,13,29,1,17,9,25 4,20,12,28,3,19,11,27
2,18,10,26 14,30 22 6.

Exemplul 6: arbore binar alcătuit din 32 noduri care respectă condițiile C1, C2 și C3 dar nu și pe C4:

9,25,1,17,13,29,5,21,11,27,3,19,15,31,7,23,10,26,2,18,14,30,6,22
4,20,12,28 0,16 24 8.

Selectează arbori binari

Această opțiune asigură verificarea următoarelor contribuții teoretice:

- toți arborii binari generați cu metoda originală descrisă în paragraful 3.5.2 respectă condițiile C1 - C4 prezentate în paragraful 3.5.1;

- din cei $N!$ (40320 pentru $N = 8$, 20922789868000 pentru $N = 16$ și 263130836933693530167218012160000000 pentru $N = 32$) arbori binari ce pot fi generați cu N noduri doar cei $N * 2^p$ arbori binari, generați cu metoda din paragraful 4.5.2 respectă condițiile C1 - C4; $m = 2^0 + 2^1 + \dots + 2^p$, $p = \log_2 N - 2$;

- din cei $N!$ arbori binari ce pot fi generați cu N noduri doar cei $N * 2^p$ arbori binari, generați cu metoda din paragraful 4.5.2 respectă relația (3), de definiție a tehnicii RDPV.

Rezultă că toți arborii binari care îndeplinesc condițiile C1 - C4, și numai aceștia, respectă relația (3.1), de definiție a tehnicii RDPV. Toți acești arbori binari, și numai aceștia, pot fi generați cu metoda originală descrisă în paragraful 3.5.2.

Intrucât numărul arborilor binari generați cu metoda din paragraful 3.5.2 este mare (pentru $N = 8$ este 64, pentru $N = 16$ este 2048 iar pentru $N = 32$ este 1048576), programul permite vizualizarea doar a câte unui arbore binar din fiecare grupă de 2^p arbori binari. Vizualizarea se poate face în două feluri:

- în formă extinsă, de graf sau
- în formă restrînsă, de șir, în conformitate cu sintaxa
introdusă la opțiunea precedentă.

În continuare vor fi prezentați acești arbori binari,
utilizînd reprezentarea în formă restrînsă:

a. pentru $N = 8$:

1,5,3,7 2,6 4 0
0,4,2,6 3,7 5 1
3,7,1,5 0,4 6 2
2,6,0,4 1,5 7 3
3,7,1,5 2,6 0 4
2,6,0,4 3,7 1 5
1,5,3,7 0,4 2 6
0,4,2,6 1,5 3 7 ;

b. pentru $N = 16$:

1,9,5,13,3,11,7,15 2,10,6,14 4,12 8 0
0,8,4,12,2,10,6,14 3,11,7,15 5,13 9 1
3,11,7,15,1,9,5,13 0,8,4,12 6,14 10 2
2,10,6,14,0,8,4,12 1,9,5,13 7,15 11 3
5,13,1,9,7,15,3,11 6,14,2,10 0,8 12 4
4,12,0,8,6,14,2,10 7,15,3,11 1,9 13 5
7,15,3,11,5,13,1,9 4,12,0,8 2,10 14 6
6,14,2,10,4,12,0,8 5,13,1,9 3,11 15 7
7,15,3,11,5,13,1,9 6,14,2,10 4,12 0 8
6,14,2,10,4,12,0,8 7,15,3,11 5,13 1 9
5,13,1,9,7,15,3,11 4,12,0,8 6,14 2 10
4,12,0,8,6,14,2,10 5,13,1,9 7,15 3 11
3,11,7,15,1,9,5,13 2,10,6,14 0,8 4 12
2,10,6,14,0,8,4,12 3,11,7,15 1,9 5 13
1,9,5,13,3,11,7,15 0,8,4,12 2,10 6 14
0,8,4,12,2,10,6,14 1,9,5,13 3,11 7 15 ;

c. pentru $N = 32$:

1,17,9,25,5,21,13,29,3,19,11,27,7,23,15,31,12,18,10,26,6,22,14,30
4,20,12,28 8,24 16 0
0,16,8,24,4,20,12,28,2,18,10,26,6,22,14,30,3,19,11,27,7,23,15,31

5,21,13,29 9,25 17 1
 3,19,11,27,7,23,15,31,1,17,9,25,5,21,13,29 0,16,8,24,4,20,12,28
 6,22,14,30 10,26 18 2
 2,18,10,26,6,22,14,30,0,16,8,24,4,20,12,28 1,17,9,25,5,21,13,29
 7,23,15,31 11,27 19 3
 5,21,13,29,1,17,9,25,7,23,15,31,3,19,11,27,6,22,14,30,2,18,10,26
 0,16,8,24 12,28 20 4
 4,20,12,28,0,16,8,24,6,22,14,30,2,18,10,26,7,23,15,31,3,19,11,27
 1,17,9,25 13,29 21 5
 7,23,15,31,3,19,11,27,5,21,13,29,1,17,9,25 4,20,12,28,0,16,8,24
 2,18,10,26 14,30 22 6
 6,22,14,30,2,18,10,26,4,20,12,28,0,16,8,24 5,21,13,29,1,17,9,25
 3,19,11,27 15,31 23 7
 9,25,1,17,13,29,5,21,11,27,3,19,15,31,7,23,10,26,2,18,14,30,6,22
 12,28,4,20 0,16 24 8
 8,24,0,16,12,28,4,20,10,26,2,18,14,30,6,22,11,27,3,19,15,31,7,23
 13,29,5,21 1,17 25 9
 11,27,3,19,15,31,7,23,9,25,1,17,13,29,5,21 8,24,0,16,12,28,4,20
 14,30,6,22 2,18 26 10
 10,26,2,18,14,30,6,22,8,24,0,16,12,28,4,20 9,25,1,17,13,29,5,21
 15,31,7,23 3,19 27 11
 13,29,5,21,9,25,1,17,15,31,7,23,11,27,3,19,14,30,6,22,10,26,2,18
 8,24,0,16 4,20 28 12
 12,28,4,20,8,24,0,16,14,30,6,22,10,26,2,18,15,31,7,23,11,27,3,19
 9,25,1,17 5,21 29 13
 15,31,7,23,11,27,3,19,13,29,5,21,9,25,1,17 12,28,4,20,8,24,0,16
 10,26,2,18 6,22 30 14
 14,30,6,22,10,26,2,18,12,28,4,20,8,24,0,16 13,29,5,21,9,25,1,17
 11,27,3,19 7,23 31 15
 15,31,7,23,11,27,3,19,13,29,5,21,9,25,1,17,14,30,6,22,10,26,2,18
 12,28,4,20 8,24 0 16
 14,30,6,22,10,26,2,18,12,28,4,20,8,24,0,16,15,31,7,23,11,27,3,19
 13,29,5,21 9,25 1 17
 13,29,5,21,9,25,1,17,15,31,7,23,11,27,3,19 12,28,4,20,8,24,0,16
 14,30,6,22 10,26 2 18

12,28,4,20,8,24,0,16,14,30,6,22,10,26,2,18 13,29,5,21,9,25,1,17
15,31,7,23 11,27 3 19

11,27,3,19,15,31,7,23,9,25,1,17,13,29,5,21,10,26,2,18,14,30,6,22
8,24,0,16 12,28 4 20

3.8 Concluzii

Acest capitol a tratat problema reconfigurării la rețelele de interconectare de tip arbore, inel și stea utilizând tehnica registrului de deplasare cu pondere variabilă.

După descrierea tehnicii și a limitărilor în posibilitatea de reconfigurare dintr-un tip de rețea de interconectare în altul, introduse de stadiul actual al tehnicii, este prezentată contribuția originală a autorului referitor la un nou tip de registru de deplasare cu pondere variabilă care se poate configura din singular în compus și invers, numărul registrelor singulare care alcătuiesc registrul compus precum și lungimea acestora fiind variabile.

În continuare sînt prezentate alte contribuții originale ale autorului. Acestea sînt:

- o metodă originală pentru delimitarea rețelelor de interconectare de tip arbore binar care pot fi generate cu tehnica registrului de deplasare cu pondere variabilă; sînt descrise condițiile pe care trebuie să le îndeplinească o rețea de interconectare de tip arbore binar pentru a putea fi generat cu tehnica registrului de deplasare cu pondere variabilă;

- o metodă originală pentru a obține în mod rapid, ponderea, în cazul unei rețele de interconectare de tip arbore binar dată, care poate fi generată cu tehnica registrului de deplasare cu pondere variabilă;

- o metodă originală pentru generarea unei rețele de interconectare de tip arbore binar utilizînd registrul de deplasare cu pondere variabilă, pornind de la nodul rădăcină;

- o soluție originală la problema proiectării unei rețele de interconectare care permite reconfigurarea unui sistem paralel prin

tehnica registrului de deplasare cu pondere variabilă.

În încheierea capitolului este prezentată o comparație între soluția originală la problema proiectării unei rețele de interconectare care permite reconfigurarea unui sistem paralel prin tehnica registrului de deplasare cu pondere variabilă și soluția descrisă în literatură.

CAP. 4 CONTRIBUTII LA PROBLEMA CREȘTERII NUMĂRULUI DE NODURI CONECTATE PRIN INTERMEDIUL UNEI RETELE DE INTERCONECTARE STATICE

Dezvoltarea rapidă a tehnologiei VLSI a permis abordarea unor domenii care necesită sisteme cu paralelism masiv, cu zeci, sute chiar mii de noduri. Exemple de asemenea domenii sînt: meteorologia, procesarea de imagini, modelarea dinamică, dinamica fluidelor etc., [108].

În condițiile creșterii numărului de noduri, o atenție deosebită trebuie dată rețelei de interconectare. Din studiul tabelului 2.1 rezultă că la majoritatea rețelelor de interconectare statice gradul și diametrul cresc în funcție de numărul de noduri. Ținînd seama de faptul că produsul diametru * grad este considerat o măsură a costului și performanțelor unui sistem paralel, [45], [109], rezultă că simpla conectare, în conformitate cu regulile de interconectare ale oricărei rețele statice, a zeci, sute, mii noduri, nu este o soluție acceptabilă.

Soluția utilizată din ce în ce mai mult constă în rețelele de interconectare ierarhice, [108], [110]. O rețea de interconectare ierarhică se construiește în felul următor, [108]: pornind de la o rețea cu n nivele, fiecare fiind alcătuită din p noduri legate între ele prin intermediul unei rețele de interconectare, notată cu $H(n,p)$, rețeaua ierarhică $H(n+1,p)$ se obține fie conectînd la rețeaua $H(n,p)$ un nou nivel alcătuit din alte p noduri fie repetînd rețeaua $H(n,p)$ și conectînd rețelele $H(n,p)$ identice obținute, creîndu-se astfel un nou nivel. Rezultă că o rețea ierarhică se poate obține și prin operația de compunere a rețelelor.

Rețelele ierarhice s-au impus datorita a două mari avantaje, [110]. În primul rînd ele minimizează numărul de legături necesare

pentru interconectarea unui număr mare de noduri ceea ce duce la scăderea costului, timpului și a disipației de putere. În al doilea rând ele exploatează optim caracterul de localitate al comunicațiilor, ceea ce duce la minimizarea timpului necesar transferului de date.

Pe lângă ierarhizarea rețelelor au fost studiate și alte soluții pentru creșterea numărului de noduri, fără o creștere proporțională a produsului diametru * grad. Aceste soluții sînt specifice diferitelor tipuri de rețele de interconectare statice. Majoritatea cercetărilor s-au îndreptat spre rețeaua de tip hipercub întrucît prezintă avantaje care au impus-o în multe realizări (paragraful 2.4.1.7.1).

Avantajele rețelei de tip hipercub, evidențiate în literatura de specialitate, sînt:

- diametru logaritmîc,
- simetrie,
- posibilitatea de a fi construită recursiv,
- posibilitatea de partiționare,
- conectivitate puternică,
- toleranță la defecțiuni ridicată,
- rutare facilă a informației,
- este o rețea regulată,
- posibilitatea de a încărca alte tipuri de rețele de interconectare,
- posibilitatea de a exprima distanța între 2 noduri ca distanță Hamming între adresele celor două noduri.

Dezavantajele rețelei de tip hipercub sînt:

- faptul ca numărul de noduri este putere a lui 2, ceea ce înseamnă că există discontinuitate între numărul de noduri corespunzător la două hipercuburi de ordine succesive; acest dezavantaj este minimizat de hipercuburile incomplete (paragraful 2.4.1.7.3),

- produsul diametru * grad este o funcție $O(\log^2 N)$ ceea ce pentru valori mari ale lui N este de neacceptat.

În prezentul capitol va fi descrisă o soluție originală la problema creșterii numărului de noduri în rețelele de interconectare statice. Soluția se încadrează în clasa rețelelor ierarhice, obținute prin operația de compunere, este generală în sensul că se poate aplica la oricare din rețelele de interconectare statice și permite construirea de rețele statice cu un număr nelimitat de noduri, cu un diametru constant și mic. Valoarea diametrului depinde de tipul de rețea de interconectare la care se aplică soluția.

Pentru mai multă claritate soluția va fi prezentată utilizând ca suport rețeaua de interconectare de tip hiper-cub. Pentru început vor fi prezentate alte soluții la problema creșterii numărului de noduri într-o rețea de tip hiper-cub.

4.1 Soluții cunoscute la problema creșterii numărului de noduri într-o rețea de interconectare de tip hiper-cub

4.1.1 Hiper-cubul de ordin n și lățime p

În [111] - [114] este prezentată o variantă a rețelei de tip hiper-cub în care fiecare nod este înlocuit cu un plan alcătuit din mai multe noduri conectate între ele în forma de inel. Poartă denumirea de hiper-cub de ordin n și lățime p , p fiind numărul de noduri care alcătuiesc planul.

Caracteristicile topologice sînt:

- număr de noduri: $p * 2^n$,
- diametru: $\lfloor (5 * n - 2) / 2 \rfloor$, pentru $p = n$,
- grad: $\leq n$.

Fig. 4.1 prezintă un cub de ordinul 3 și lățime 3, denumit și tricub.

Avantajul acestei rețele este gradul mic iar dezavantajul este scăderea toleranței la defecțiuni, datorită toleranței la defecțiuni mici a rețelei de tip inel. În [115] este descrisă o soluție pentru creșterea toleranței la defecțiuni a unei rețele de tip hiper-cub de ordin n și lățime p . Prețul este însă creșterea

semnificativă în complexitate și cost intrucît:

- fiecărui nod i se atașează patru microcomutatoare,
- crește numărul de porturi al fiecărui nod: dacă la un hipercub clasic de ordinul 3 este necesar ca fiecare nod să dispună de trei porturi pentru comunicarea cu exteriorul, soluția din [115] impune creșterea acestui număr la 5,
- sînt necesare noduri suplimentare care intervin doar în cazul apariției unei defecțiuni.




Fig. 4.1 Tricub

4.1.2 Hipercubul Mobius

Este o variantă de hipercub, prezentată în [44], care permite ca, prin modificarea conexiunilor, să se obțină micșorarea diametrului.

Fie $(x_1, \dots, x_i, \dots, x_n)$ adresa unui nod. Nodul X_i se conectează la un vecin Y_i aflat pe dimensiunea i dacă adresa lui Y_i diferă de a lui X_i în rangul x_i în condițiile în care $x_{i-1} = 0$ sau dacă adresa lui Y_i diferă de a lui X_i în rangurile x_i, x_{i+1}, \dots, x_n în condițiile în care $x_{i-1} = 1$.

Intrucît x_0 este nedefinit vor exista două conexiuni pe dimensiunea 1 ceea ce va duce la două hipercuburi Mobius: 0 -

Mobius în care $x_0 = 0$ și 1 - Mobius în care $x_1 = 1$. Fig. 4.2 prezintă hipercuburile Mobius 4 - dimensionale.





Fig. 4.2 Hipercuburi Mobius 4 - dimensionale:
a. hipercubul 0 Mobius; b. hipercubul 1 Mobius

Caracteristicile topologice sînt:

- număr de noduri: 2^n ,
- diametru: $\lceil (n+2)/2 \rceil$, $n \geq 4$, pentru hipercubul 0 - Mobius și $\lceil (n+1)/2 \rceil$, $n \geq 1$, pentru hipercubul 1 - Mobius,
- grad: n .

Deși diametrul a scăzut el depinde în continuare de numărul de noduri. De asemenea modificarea conexiunilor a dus la anularea unora din avantajele hipercubului clasic. Astfel hipercubul Mobius nu este simetric iar rutarea informației este mai dificilă decît la hipercubul clasic.

4.1.3 Hipercubul de Bruijn

Hipercubul de Bruijn, [109], îmbină avantajele rețelei de tip hipercub cu cele ale rețelei de tip de Bruijn. Se obține prin compunerea grafului de Bruijn cu graful hipercub. Fiecare nod al unei rețele de tip de Bruijn se înlocuiește cu un hipercub. Se notează cu dBC (d,n) unde d este numărul de virfuri al grafului de Bruijn iar n este ordinul grafului hipercub. Fig. 4.3 prezintă hipercubul de Bruijn dBC (8,2).




Fig. 4.3 Hipercubul de Bruijn dBC (8, 2)

Caracteristicile topologice sînt:

- număr de noduri: $d * 2^n$,
- diametru: $n * (1 + \log d)$,

- grad: $n + 1$.

Hipercubul de Bruijn are avantajul gradului mic dar este dificil de extins intrucit în condițiile în care gradul grafului de Bruijn este egal cu cel al grafului hipercub, conectarea unor hipercuburi de grad mai mare ca 4 va necesita construcția grafurilor de Bruijn cu grad mai mare ca 4 ceea ce este o problema dificilă, [109].

4.1.4 Hipercubul încrucișat

Este, de asemenea, o variantă de hipercub la care, prin modificarea legăturilor, se obține un diametru mai mic decât la hipercubul clasic, [116]. Se notează cu CQ_n .

Hipercubul încrucișat n - dimensional, CQ_n , se definește recursiv în felul următor:

- CQ_1 este graful complet cu doua vîrfuri notate cu 0 și 1,

- CQ_n se obține din CQ_{n-1}^0 și CQ_{n-1}^1 între care exista legături după cum urmează: vîrfurile $a = 0a_{n-1} \dots a_0$ din CQ_{n-1}^0 este legat direct de vîrfurile $b = 1b_{n-1} \dots b_0$ din CQ_{n-1}^1 dacă și numai dacă:

1. $a_{i-2} = b_{i-2}$ dacă n este par și
2. $a_{2i(i-1)}, a_{2i}$ și $b_{2i(i-1)}, b_{2i}$ fac parte din mulțimea $\{(00, 00), (10, 10), (01, 11), (11, 01)\}$, pentru $0 \leq i < \lfloor (n-1)/2 \rfloor$.

Fig. 4.4 prezintă hipercuburi încrucișate 3 și 4 - dimensionale.

Caracteristicile topologice sînt:

- număr de noduri: 2^n ,
- diametru: $\lfloor (n+1)/2 \rfloor$,
- grad: n .

Se remarcă că deși diametrul a scăzut, el depinde în continuare de n .

4.1.5 Hipercubul balansat

Hipercubul balansat a fost construit în scopul tolerării defectării unui nod, [117]. Fiecărui nod îi corespunde un alt nod

astfel încît cele două noduri au aceleași noduri adiacente. In acest fel un hipercub balansat poate realiza o reconfigurare rapidă izolînd nodul defect și alocînd sarcina acestuia la nodul pereche.




Fig. 4.4 Hipercuburi încrucișate:
a. 3 - dimensional; b. 4 - dimensional

Un hipercub balansat n - dimensional, notat BH_n , este alcătuit din noduri cu adresele $(a_0, a_1, \dots, a_{n-1})$ unde $a_i, 0 \leq i \leq n-1$, este un număr din mulțimea $\{0, 1, 2, 3\}$ și $n \geq 1$ este dimensiunea. Fiecare nod se leaga direct la următoarele $2n$ noduri:

$$(a_0 \pm 1, a_1, \dots, a_{i-1}, a_i, a_{i+1}, \dots, a_{n-1}) \text{ și}$$

$$(a_0 \pm 1, a_1, \dots, a_{i-1}, a_i + (-1)^{a_i}, a_{i+1}, \dots, a_{n-1}),$$

unde $i, 1 \leq i \leq n-1$, reprezintă dimensiunea.

Fig. 4.5 prezintă hipercuburile balansate 1 și 2 - dimensionale.

Caracteristicile topologice sînt:

- număr de noduri: 2^n ,
- diametru: $2n$ dacă n este par și
 $2n - 1$ dacă n este impar,
- grad: $2n$.

Deci avantajul hipercubului balansat constă doar în creșterea toleranței la defectarea unui nod.




Fig. 4.5 Hiper cuburi balansate:
 a. 1 - dimensional; b. 2 - dimensional

4.1.6 Hiper cubul extins

Hiper cubul extins este o rețea ierarhică bazată pe rețeaua de tip hiper cub, avînd diametru mic și grad constant, indiferent de numărul de noduri.

Modulul de bază al acestei rețele este un hiper cub k - dimensional și un nod de control, fig. 4.6. Legînd 2^l noduri de control sub forma unui hiper cub k - dimensional rezulta un hiper cub extins cu 2^{k+l} noduri unde l este numărul de nivele și un nod de control. Procedura poate continua rezultînd hiper cuburi extinse cu număr oricît de mare de noduri, [45]. Fig. 4.7 prezintă un hiper cub extins cu 64 de noduri. Se observă că gradul este independent de numărul de nivele.

Caracteristicile topologice sînt:

- număr de noduri: 2^{k+l} ,
- diametru: $k + 2 * (l - 1)$,
- grad: $k + 1$.

Avantajele hiper cubului extins sînt: diametru mai mic decît al hiper cubului clasic cu același număr de noduri și grad constant și




Fig. 4.6 Modulul de bază al hipercubului extins




Fig. 4.7 Hiper cub extins cu 2 nivele

mic dar prezintă și următoarele dezavantaje:

- este necesară introducerea de noduri de control: vor fi necesare $\sum_{k=1}^n k^{n-1}$ noduri de control;

- este necesară introducerea de legături suplimentare: fiecare modul de bază va necesita 2^k legături suplimentare deci în total vor fi necesare $\sum_{k=1}^n 2^{k(n-1)}$ legături suplimentare.

4.1.7 Hipercubul toric

Se obține combinând topologia rețelei de tip hipercub cu cea a rețelei de tip grilă torică, [41], [118]. Asigură conectarea unui număr mare de noduri cu o densitate minimă de fire.

Un hipercub n - dimensional k - toric asigură conectarea în formă de hipercub n - dimensional a k grile torice plane, fiecare cu $k * k$ noduri. Fig. 4.6 prezintă hipercubul 3 - dimensional 5 - toric.




Fig. 4.8 Hipercubul 3 - dimensional 5 - toric

Caracteristicile topologice sînt:

- număr de noduri: k^n ,
- diametru: $n * \lfloor k/2 \rfloor$,
- grad: $n + 2$.

Avantajul acestei rețele este acela că permite conectarea unui număr maxim de noduri pentru o densitate de fire dată dar diametrul depinde în continuare de numărul nodurilor.

4.1.8 Hypernet

Este o rețea de interconectare ierarhică construită din module de bază de tip hipercub, arbore sau liniar. Se va detalia doar varianta cu modulul de bază de tip hipercub. Fiecărui nod din modulul de bază i se atașează o legătură suplimentară care va fi folosită la conectarea modulelor între ele pentru a obține o rețea ierarhic superioară, [24], [119].

Fig. 4.9 prezintă o rețea ierarhică pe 2 nivele alcătuită din module de bază de tip hipercub 3 - dimensional.

Considerînd o rețea pe h nivele construită utilizînd hipercuburi k - dimensionale, caracteristicile topologice sînt:

- număr de noduri: 2^m , unde $m = 2^{h-1} * (k - 2) + h + 1$,
- diametru: $2^{h-1} * (k + 1) - 1$,
- grad: $k + 1$.

Avantajul acestei rețele este gradul mic și independent de numărul de nivele dar dezavantajul este diametrul mare.

4.1.9 Hipercubul cu punți

Este o variantă de hipercub la care s-a urmărit micșorarea diametrului, față de hipercubul clasic, prin adăugarea de legături externe, denumite punți, [120].

Un hipercub cu punți n - dimensional este un hipercub clasic n - dimensional la care fiecare nod $v \in W_{i,i}$ este conectat la nodul său complementar $\bar{v} \in W_{i,i}$. W_i este clasa nodurilor avînd ponderea Hamming egală cu i . Ponderea Hamming a unui nod este numărul de 1 -

uri din adresa binara a nodului. Fig. 4.10 prezintă un hipercub cu punți 4 - dimensional, la care punțile au fost reprezentate prin linii întrerupte.




Fig. 4.9 Rețea hypernet pe 2 nivele

Caracteristicile topologice sînt:

- număr de noduri: 2^n ,
- diametru: $n/2 + 1$
- grad: $n + 1$.

Avantajele hipercubului cu punți constau în scăderea diametrului și a gradului dar prezintă importante dezavantaje:

- numărul de legături a crescut cu C^n , față de hipercubul

clasic,

- este asimetric,
- nu este regulat,
- rutare dificilă.

În [121] și [122] este prezentată o variantă a hipercubului cu punți descris în [120]. Rezultatele evidențiate sînt:

- adăugînd $C_{n-1}^{m-1} + 1$, $m \geq 2$, punți la un hipercub clasic n -dimensional, $n \geq 4m$, $n \geq 8$, diametrul său se reduce cu $2m$ și
- adăugînd $2 * C_{n-1}^{m-1} + 1$, $m \geq 2$, punți la un hipercub clasic n -dimensional, $n \geq 4m - 2$, $n \geq 10$, diametrul său se reduce cu $2m - 1$.

Dezavantajele acestei variante de hipercub cu punți se accentuează față de cel descris în [120] întrucît gradul de asimetrie și cel de neregularitate cresc.




Fig. 4.10 Hipercubul cu punți 4 - dimensional

4.1.10 Hipercubul răsucit

Este o variantă de hipercub la care s-a urmarit, de asemenea, micșorarea diametrului. Spre deosebire de hipercubul cu punți, la care micșorarea diametrului s-a obținut prin adăugarea de legături, la hipercubul răsucit micșorarea diametrului s-a obținut prin modificarea unor legături, [120], [121], [122].

Fie un hipercub clasic n - dimensional și fie funcția $P_1(x) = x_1 + x_{1,1} + \dots + x_n$ unde $X = x_{n-1} x_{n-2} \dots x_1 \dots x_1 x_n$ este un nod. Modificarea legăturilor se face în felul următor: dacă $P_{2j-1}(X) = 0$, $0 \leq j \leq n$, se întrerupe legătura nodului X din dimensiunea $2j - 1$ și se direcționează spre nodul Y la care $y_{2j} y_{2j-1} = /x_{2j} /x_{2j-1}$ și $y_i = x_i$ pentru $i \neq 2j$ sau $i \neq 2j - 1$. Hipercubul răsucit rezulta prin modificarea tuturor conexiunilor care îndeplinesc condiția de mai sus. Fig. 4.11 prezintă hipercubul răsucit 3 - dimensional.




Fig. 4.11 Hipercubul răsucit 3 - dimensional

Caracteristicile topologice sînt:

- număr de noduri: 2^n ,
- diametru: $(n + 1)/ 2$,
- grad: n .

În [121] și [122] se definește interschimbarea a două legături independente și se detaliază relația care există între numărul de

perechi de legături ce se interschimbă și scăderea valorii diametrului. Interschimbarea unei perechi de legături se definește în felul următor: fie (u, v) și (x, y) două legături independente din hipercub; dacă legăturile (u, x) și (v, y) nu există atunci a interschimba perechea de legături independente (u, v) și (x, y) înseamnă a desface aceste legături și a crea legăturile (u, x) și (v, y) . Se arată că:

- interschimbând 4 perechi de legături independente într-un hipercub n - dimensional, $n \geq 5$, diametrul se reduce cu 2,
- interschimbând 16 perechi de legături independente într-un hipercub n - dimensional, $n \geq 7$, diametrul se reduce cu 3,
- interschimbând 57 perechi de legături independente într-un hipercub n - dimensional, $n \geq 9$, diametrul se reduce cu 4,
- interschimbând C_{n-1}^{n-1} perechi de legături independente, $r = \lfloor n/4 \rfloor + 1$, într-un hipercub n - dimensional, $n \geq 10$, diametrul se reduce cu $\lfloor n/2 \rfloor$.

4.1.11 Hipercubul conectat

Hipercubul conectat este o altă variantă a hipercubului clasic la care s-a urmărit micșorarea diametrului. Spre deosebire de hipercubul cu punți la care s-au adăugat conexiuni suplimentare la unele noduri și spre deosebire de hipercubul răsucit la care au fost modificate unele conexiuni, la hipercubul conectat a fost adăugată o conexiune la fiecare nod al unui hipercub clasic, [124], [125].

Un hipercub conectat n - dimensional se obține dintr-un hipercub clasic n - dimensional introducând o legătură suplimentară pentru fiecare nod, care îl leaga de nodul cel mai îndepărtat de el.

Fig. 4.12 prezintă un hipercub conectat 3 - dimensional la care legăturile suplimentare au fost reprezentate prin linie întreruptă.

Caracteristicile topologice sînt:

- număr de noduri: 2^n ,

- diimetru: $\lceil n/2 \rceil$,
- grad: $n + 1$.

Dezavantajul hipercubului conectat este acela că apar 2^{n-1} legături suplimentare.




Fig. 4.12 Hipercubul conectat 3 - dimensional

4.1.12 Hipercubul ierarhic

Permite conectarea unui mare număr de noduri într - o structură ierarhică în care modulele sînt organizate sub formă de hipercub, [110], [126], [127], [128].

Un hipercub ierarhic, notat cu HCN (n, n) , este alcătuit dintr - o rețea de tip hipercub, numit hipercub tată, în care fiecare nod este o alta rețea de tip hipercub $n -$ dimensional, numit hipercub fiu. Unui nod din hipercubul fiu i se atașează o nouă legătură care permite formarea nivelului următor în cadrul hipercubului ierarhic. Fiecare nod poate fi identificat prin o pereche de numere (X, Y) unde Y arată poziția nodului în hipercubul fiu iar X arată poziția hipercubului fiu în cadrul hipercubului tată. Conexiunile se fac în felul următor: pentru $0 \leq X \leq 2^{n-1}$ și $0 \leq Y \leq 2^{n-1}$, dacă $X \neq Y$ atunci se leagă nodul (X, Y) la nodul (Y, X) iar dacă $X = Y$ atunci se leagă nodul (X, X) la nodul $(\lceil X, \lceil X)$. Fig. 4.13 prezintă un hipercub ierarhic $(2, 2)$.

Caracteristicile topologice sînt:

- număr de noduri: 2^{2n} ,
- diametru: $n + \lfloor n/2 \rfloor + 1$,
- grad: $n + 1$.

Dezavantajul acestei variante a hipercubului constă în creșterea numărului de legături la $2^{2n-1} * (n + 1)$.




Fig. 4.13 Hipercubul ierarhic HCN (2, 2)

4.2 Hipercubul compus - o soluție originală la problema creșterii numărului de noduri într - o rețea de tip hipercub

4.2.1 Compunerea grafurilor

Hipercubul compus va fi obținut prin compunerea a două sau mai multe rețele de tip hipercub clasic. Compunerea rețelelor s - a realizat în sensul definiției compunerii grafurilor din [40], prezentată în continuare:

Definiție: Se numește graf compus al grafurilor G și H orice graf obținut prin înlocuirea vîrfurilor grafului G cu copii ale grafului H; două vîrfuri din două asemenea copii sînt adiacente doar dacă vîrfurile corespunzătoare din graful G sînt adiacente.

Tot din [40] rezultă că dacă se compun, în conformitate cu definiția de mai sus, grafurile G și H de diametre D, respectiv D', graful compus va avea diametrul:

$$d \leq D + D' + DD'.$$

Alegerea semnului de inegalitate strictă sau de egalitate depinde de algoritmul de rutare utilizat. Vom considera cazul cel mai defavorabil în care:

$$d = D + D' + DD' \quad (4.1)$$

4.2.2 Principiul soluției originale

Din definiția prezentată în paragraful 4.2.1 rezultă că operația de compunere a grafurilor poate continua în sensul că una sau mai multe copii ale grafului H, aflate în vîrfuri ale grafului G, pot fi înlocuite cu grafuri compuse ș. a. m. d. Atunci termenul D' din relația (4.1) se va obține în conformitate cu aceea relație. De exemplu diametrul unui graf compus pe trei nivele va fi:

$$\begin{aligned} d &= D + (D' + D'' + D'D'') + D(D' + D'' + D'D'') \\ &= D + D' + D'' + DD' + DD'' + D'D'' + DD'D'', \end{aligned}$$

unde D este diametrul grafului din nivelul 1, D' este diametrul grafului din nivelul 2 iar D'' este diametrul grafului din nivelul 3. Graful compus pe trei nivele va permite conectarea unui mare număr de noduri (de exemplu dacă se construiește un graf compus de tip hipercub pornind de la hipercuburi 3 - dimensionale, se va obține un graf compus cu $8 * 8 * 8 = 512$ vîrfuri) dar diametrul crește semnificativ.

Soluția originală descrisă în continuare permite construirea de rețele compuse în care:

$d = D,$ (4.2)
indiferent de numărul nivelelor rețelei compuse.

Soluția nu depinde de tipul rețelei, fiind aplicabilă la oricare rețea statică și nu cere ca rețelele care se compun să fie de același tip. Pentru mai multă claritate soluția va fi descrisă utilizând ca suport rețeaua de tip hipercub. Aceasta a fost aleasă datorită largii ei răspândiri și datorită avantajelor ei, descrise la începutul cap. 4.

4.2.3 Hipercubul compus

Definiție: Hipercubul compus, notat cu HC (n, m), este o rețea ierarhică alcătuită dintr - un hipercub n - dimensional, numit hipercub superior, la care fiecare nod este înlocuit cu un alt hipercub, m - dimensional, numit hipercub inferior; m poate sau nu să fie egal cu n; ierarhizarea poate să cuprindă mai multe nivele.

Fig. 4.14 prezintă un hipercub compus HC (3, 3).

Problema abordată de autor a fost următoarea: cum trebuie realizate legăturile între hipercuburile inferioare și cel superior pentru ca diametrul rețelei compuse să fie egal doar cu diametrul hipercubului superior, indiferent de numărul nivelelor ?

Pentru aceasta se consideră distanța între două noduri oarecare M și N aflate în hipercuburi inferioare diferite. Distanța între ele va fi:

$$d_{MN} = d_1 + d_2 + d_3 + d_4, \quad (4.3)$$

unde:

- d_1 este distanța între nodul M și nodul comun hipercubului inferior în care se găsește M și hipercubului superior, corespunzător direcției spre nodul N;
- d_2 este distanța între virfurile hipercubului superior în care se găsesc hipercuburile inferioare care conțin pe M și N;
- d_3 este distanța între nodul N și nodul comun hipercubului inferior care conține pe N și hipercubului superior, corespunzător




Fig. 4.14 Hipercubul compus $HC(3, 3)$

direcției spre nodul M;

- d_1 este suma distanțelor din hipercuburile inferioare intermediare între nodurile comune care conectează aceste hipercuburi la cel superior, corespunzător direcției de la M la N.

Pentru a obține relația (4.2) va fi necesar ca în relația (4.3) să avem $d_{xx} = d_2$ deci $d_1 + d_2 + d_3 = 0$ sau $d_1 = 0$, $d_2 = 0$ și $d_3 = 0$.

Pentru ca $d_1 = 0$ va fi necesar ca hipercuburile inferioare să fie conectate la hipercubul superior prin intermediul unui unic nod. Rețeaua din fig. 4.14 îndeplinește această cerință.

Pentru ca $d_2 = 0$ și $d_3 = 0$ va fi necesar ca nodurile M, respectiv N, să devină noduri comune între hipercuburile inferioare corespunzătoare și hipercubul superior. Aceasta înseamnă că trebuie asigurată posibilitatea ca fiecare nod dintr - un hipercub inferior să poată deveni nod comun între respectivul hipercub și cel superior adică poziția unui nod să fie dinamică.

Îndeplinirea ultimei cerințe impune introducerea de hardware suplimentar. Fig. 4.15 prezintă structura unui vîrf al hipercubului superior care îndeplinește această cerință.

Hipercubul inferior este conectat la arcele hipercubului superior prin intermediul unor circuite multiplexoare/demultiplexoare care selectează nodul hipercubului inferior care se va conecta la arcul hipercubului superior. Arcele hipercubului superior vor lega între ele circuitele multiplexoare/demultiplexoare. Numărul acestor circuite aflate într - un vîrf al hipercubului superior este egal cu ordinul acestuia.

Fig. 4.16 prezintă schema unui astfel de circuit multiplexor/demultiplexor. Numărul de ranguri este egal cu numărul de noduri al hipercubului inferior. Stabilirea nodului hipercubului inferior care se conectează la arcul hipercubului superior precum și a sensului transferului, de la nod spre arc sau invers, se face prin validarea porții cu trei stări corespunzătoare. Aceasta se realizează prin încărcarea în cele două registre, RM (Registru

Multiplexor) și RD (Registru Demultiplexor), a două combinații în care va exista un singur 1, cel corespunzător porții care se dorește a fi validată. Numărul de ranguri al registrelor RM și RD este egal cu numărul de noduri al cubului inferior. Pentru încărcarea de combinații în registrele RM și RD trebuie să existe linii separate.




Fig. 4.15 Structura unui vîrf al hipercubului superior

Protocolul pentru rutarea informației cuprinde două faze:

- faza A în care se stabilește poziția nodurilor din hipercuburile inferioare, implicate în transfer, astfel încît distanța între ele să se reducă la distanța între vîrfurile corespunzătoare din hipercubul superior și
- faza B în care se face rutarea între două noduri ale




Fig. 4.16 Circuit multiplexor/ demultiplexor

hipercubului superior; aceasta se reduce la rutarea între două noduri ale unui hipercub clasic, ceea ce este o problemă rezolvată (paragraful 2.4.1.7.1).

În continuare se va detalia faza A. Pentru a stabili noile poziții ale nodurilor implicate în transfer va trebui să existe control centralizat. Modulul care va asigura controlul va trebui, de fapt, să comande circuitele multiplexoare/ demultiplexoare. Există mai multe posibilități de implementare.

Prima variantă constă în utilizarea de magistrale separate. Vor exista două magistrale pentru fiecare circuit multiplexor/ demultiplexor: una pentru funcționarea circuitului ca multiplexor și una pentru funcționarea circuitului ca demultiplexor. Pentru fiecare vîrf al hipercubului superior vor exista atîtea grupe de cîte două magistrale cît este ordinul său. Dată fiind schema propusă pentru circuitul multiplexor/ demultiplexor configurația de selecție se va caracteriza prin prezența unui singur rang cu 1 logic. Deci numărul magistrelor pentru o rețea de tip hipercub compus, în care hipercubul superior are p noduri iar hipercubul inferior are q noduri este $2 * p * \log_2 p$ iar numărul de linii al unei magistrale este q . Informația de selecție va trebui să fie memorată, ceea ce se poate realiza fie la nivelul modulului de comandă fie local, la nivelul circuitului multiplexor/ demultiplexor.

O altă variantă constă în utilizarea unei magistrale unice. Modulul de comandă va plasa pe linii configurația de selecție însoțită și de un identificator (adresă) al circuitului multiplexor/ demultiplexor. Identificatorul va trebui să aibă două câmpuri:

- un câmp, de un rang, care indică modul de funcționare al circuitului multiplexor sau demultiplexor și
- un câmp care selectează circuitul multiplexor/ demultiplexor.

Considerînd un hipercub compus la care hipercubul superior are

p noduri iar hipercubul inferior are q noduri, magistrala comună va trebui să aibă $q + 1 + t$ linii din care:

- q linii pentru configurația de selecție,
- 1 linie pentru stabilirea sensului,
- t linii pentru selecția circuitului, unde $t = \log_2(p * \log_2 p)$ dacă $p * \log_2 p$ este putere a lui 2 sau $t = \lceil \log_2(p * \log_2 p) \rceil + 1$ dacă $p * \log_2 p$ nu este putere a lui 2.

Față de prima variantă numărul de linii este mult micșorat dar crește timpul de selecție, întrucât configurațiile de selecție vor fi trimise secvențial și nu concurrent ca în primul caz. Memorarea acestora nu se va putea face decât local, la nivelul circuitului multiplexor/ demultiplexor.

Între cele două variante descrise există și variante intermediare. Astfel o a treia variantă propune utilizarea a două magistrale comune: una pentru selecția în cazul funcționării circuitului ca multiplexor și una pentru selecția în cazul funcționării circuitului ca demultiplexor. Numărul de linii al unei magistrale va fi $q + t$, t calculându-se ca la varianta anterioară, timpul de selecție scade față de cel din varianta a doua dar rămâne mai mare decât cel din prima variantă iar memorarea configurațiilor de selecție va trebui făcuta, de asemenea, la nivel local.

În fine a patra variantă constă în utilizarea a mai multor magistrale, anume atâtea câte circuite multiplexor/ demultiplexor există. Informația de selecție va trebui să fie însoțită de un rang care stabilește modul de lucru al circuitului. Numărul magistrelor va fi egal cu $p * \log_2 p$ iar numărul de linii al unei magistrale va fi $q + 1$. Memorarea configurațiilor de selecție se face la nivelul modulului sau local iar timpul de selecție este mai mare decât în cazul primei variante dar mai mic decât în cazul celorlalte trei variante.

Soluția prezentată în fig. 4.16 corespunde variantelor a doua sau a patra. Tabelul 4.1 prezintă sintetic o comparație între cele

patru variante.

Caracteristicile topologice sînt:

- număr de noduri: 2^{m+n} ,
- diametru: n ,
- grad: $n + m$.

Variantă	Număr de linii	Viteză de configurare	Memorare
1	$2 * p * \log_2 p * q$	maxima	centrală, locală
2	$q + 1 + t$	minimă	locală
3	$2 * (q + t)$	mică	locală
4	$(p * \log_2 p) * (q + 1)$	mare	centrală, locală

Tab. 4.1

4.2.4 Comparații între hipercubul compus și alte variante ale hipercubului

Tab. 4.2 prezintă caracteristicile topologice ale hipercubului și ale variantelor sale descrise în paragrafele anterioare. În condiții de număr egal de noduri, rețeaua de tip hipercub compus se distinge prin valoarea mică a diametrului. Mai mult, valoarea diametrului nu depinde de numărul nivelelor și nici de dimensiunea modulului care alcătuiește orice alt nivel cu excepția nivelului 1.

Valori apropiate, dar totuși mai mari, pentru diametru se întâlnesc și la hipercuburile încrucișat, cu punți, răsucit și conectat. Dar creșterea numărului de noduri determină creșterea diametrului acestor tipuri de rețele, pe cînd creșterea numărului

de noduri la hipercubul compus, realizată prin creșterea numărului de nivele nu va afecta valoarea diametrului său.

Referitor la grad, se poate afirma că hipercubul compus este la nivelul hipercubului clasic.

Reteaua	Număr de noduri	Gradul	Diametrul
Hipercubul n - dimensional	2^n	n	n
Hipercubul de ordin n și lățime p	$n * 2^p$	3	$\lfloor (5n - 2)/2 \rfloor$
Hipercubul Mobius n - dimensional	2^n	n	$\lfloor (n + 2)/2 \rfloor$ pentru 0 Mobius și $\lfloor (n + 1)/2 \rfloor$ pentru 1 Mobius
Hipercubul de Bruijn dBC (d, n)	$d * 2^n$	$n + 1$	$n * (1 + \log d)$
Hipercubul încrucișat CQ_n	2^n	n	$\lfloor (n + 1)/2 \rfloor$
Hipercubul balansat BH_n	2^{2n}	$2n$	$2n$, dacă $n = \text{par}$ $2n - 1$, dacă $n = \text{impar}$
Hipercubul extins n - dimensional pe k nivele	2^{kn}	$n + 1$	$n + 2(k - 1)$
Hipercubul toric n -dimensional	k^n	$n + 2$	$n \lfloor k/2 \rfloor$

k-toric			
Hipernet n-dim. pe k nivele	2^k ,	$n + 1$	$2^{k-1}(n + 1) - 1$
	$m=2^{k-1}(n-2)+$	$+k+1$	
Hipercubul cu punți n-dim.	2^n	$n + 1$	$n/2 + 1$
Hipercubul răsucit n - dimensional	2^n	n	$(n + 1)/2$
Hipercubul conectat n - dimensional	2^n	$n + 1$	$\lceil n/2 \rceil$
Hipercubul ierarhic HCN (n, n)	2^{2n}	$n + 1$	$n + \lceil n/2 \rceil + 1$
Hipercubul compus HC (n, m)	2^{n+m}	$n + m$	n

Tab. 4.2

Fig. 4.17 - 4.19 prezintă diagrame cu variația diametrului, gradului și respectiv costului în funcție de numărul de noduri. Ca reprezentare a costului s - a ales produsul diametru * grad. Intrucît avantajul hipercubului compus constă în diametru mic și independent de numărul nodurilor dacă creșterea numărului nodurilor se face pe anumite direcții, au fost alese pentru comparații acele variante ale hipercubului care asigură diametru cît mai mic. A fost reprezentată variația diametrului, gradului și costului pentru:

- hipercubul clasic - curba 1
- hipercubul încrucișat - curba 2
- hipercubul cu punți - curba 3
- hipercubul răsucit - curba 4

- hipercubul conectat - curba 5
- hipercubul ierarhic - curba 6
- hipercubul compus - curba 7.

Pentru obținerea diagramelor a fost utilizat un program creat în timpul cercetărilor pentru prezenta lucrare și care generează maxim 10 curbe, într - un sistem de axe x, y , pornind de la șiruri de puncte, de tipul x_i, y_i care se afla pe respectivele curbe. Pentru axa x s - a utilizat reprezentarea logaritmică a numărului de noduri.

Tabelele 4.3 - 4.9 prezintă informațiile necesare construcției diagramelor diametrului, gradului și costului.

n	$\log_2 n$	Diametru	Grad	Cost
8	3	3	3	9
64	6	6	6	36
512	9	9	9	81
4 096	12	12	12	144
32 768	15	15	15	225
262 144	18	18	18	324
2 097 152	21	21	21	441

Tab. 4.3 Hipercubul clasic

n	log ₂ n	Diametru	Grad	Cost
8	3	2	3	6
64	6	4	6	24
512	9	5	9	45
4 096	12	7	12	84
32 768	15	8	15	120
262 144	18	10	18	180
2 097 152	21	11	21	231

Tab. 4.4 Hiper cubul încrucișat

n	log ₂ n	Diametru	Grad	Cost
8	3	2,5	4	10
64	6	4	7	28
512	9	5,5	10	55
4 096	12	7	13	91
32 768	15	8,5	16	136
262 144	18	10	19	190
2 097 152	21	11,5	22	253

Tab. 4.5 Hiper cubul cu punți

n	$\log_2 n$	Diametru	Grad	Cost
8	3	2	3	6
64	6	3,5	6	21
512	9	5	9	45
4 096	12	6,5	12	78
32 768	15	8	15	120
262 144	18	9,5	18	171
2 097 152	21	11	21	231

Tab. 4.6 Hipercubul răsucit

n	$\log_2 n$	Diametru	Grad	Cost
8	3	2	4	8
64	6	3	7	21
512	9	5	10	50
4 096	12	6	13	78
32 768	15	8	16	128
262 144	18	9	19	171
2 097 152	21	11	22	242

Tab. 4.7 Hipercubul conectat

n	log ₂ n	Diametru	Grad	Cost
8	3	-	-	-
64	6	5	4	20
512	9	-	-	-
4 096	12	10	7	70
32 768	15	-	-	-
262 144	18	14	10	140
2 097 152	21	-	-	-

Tab. 4.8 Hiper cubul ierarhic

n	log ₂ n	Diametru	Grad	Cost
8	3	3	3	9
64	6	3	6	18
512	9	3	9	27
4 096	12	3	12	36
32 768	15	3	15	45
262 144	18	3	18	54
2 097 152	21	3	21	63

Tab. 4.9 Hiper cubul compus




Fig. 4.17 Diagrame cu variația diametrului în funcție de $\log_2 N$




Fig. 4.18 Diagrame cu variația gradului în funcție de $\log_2 N$




Fig. 4.19 Diagrame cu variația costului în funcție de $\log_2 N$

4.2.5 Alte tipuri de rețele compuse

Intrucît soluția originală descrisă la paragrafele 4.2.2 și 4.2.3 poate fi aplicată la orice tip de rețea de interconectare statică, vor fi prezentate în continuare și alte tipuri de rețele compuse care au proprietatea dată de relația (4.2). În denumirile propuse, primul termen corespunde rețelei superioare iar al doilea corespunde rețelei inferioare:

- inel - inel compus sau inel compus
- grilă - grilă compusă sau grilă compusa
- hipercub - grila compusă - fig. 4.20
- grilă - inel compus - fig. 4.21.

4.3 Concluzii

Acest capitol a tratat problema creșterii numărului de noduri într - o rețea de interconectare statică. Este descrisă o soluție originală care asigură un diametru mic și constant. Ca suport al descrierii a fost aleasă rețeaua de interconectare de tip hipercub.

Sînt descrise soluții cunoscute pentru creșterea numărului de noduri într - o rețea de tip hipercub și apoi este evidențiat avantajul oferit de soluția originală.

În finalul capitolului se prezintă, sub formă tabelară și sub forma grafică, o comparație între hipercubul compus și alte variante ale hipercubului descrise în literatura de specialitate.




Fig. 4.20 Rețeaua de tip hipercub - grilă compusă




Fig. 4.21 Rețeaua de tip grilă - inel compus

CAP. 5 CONCLUZII

Prezenta lucrare se înscrie în domeniul vast al calculului paralel. Problema abordată a fost: creșterea performanțelor sistemelor paralele de calcul prin soluții la nivelul organizării sistemelor, mai concret la nivelul rețelelor de interconectare din cadrul sistemelor.

În capitolul 1 se delimitează organizarea sistemelor de calcul considerate în prezenta lucrare. Apoi este reliefată importanța comunicării în stabilirea performanțelor unui sistem paralel. În continuare este evidențiată potrivirea care trebuie să existe între cerințele de comunicare ale algoritmilor paraleli și organizarea sistemului paralel dată de rețeaua de interconectare și, în final, se definește reconfigurarea unei rețele de interconectare și se prezintă ponderea ei în creșterea performanțelor unui sistem paralel de calcul.

Capitolul 2 prezintă rețelele de interconectare. Sînt descrise caracteristicile rețelelor de interconectare și modalitatea prin care acestea influențează performanțele rețelelor. În continuare este abordată problema topologiei unei rețele de interconectare. Sînt prezentați parametri pentru evaluarea topologiilor și sînt descrise topologii clasice de rețele de interconectare. Din rețelele de interconectare statice au fost alese următoarele:

- rețeaua liniară,
- rețeaua inel,
- rețeaua arbore,
- rețeaua stea,
- rețeaua de Bruijn,
- rețeaua grilă,
- rețeaua hipercub.

Rețeaua hipercub a fost detaliată întrucît ea va constitui suportul descrierii soluției originale prezentate în cap. 4.

Studiul rețelelor de interconectare dinamice a început cu descrierea microcomutatorului, ca element de bază al acestui tip de rețea. În continuare au fost prezentate mecanisme de rutare și exemple de rețele de interconectare dinamice pe mai multe nivele. Au fost abordate cele trei tipuri de asemenea rețele: fără blocare, rearanjabile și cu blocare, prezentându-se exemple pentru fiecare. Apoi a fost studiată problema blocării în rețele de interconectare dinamice pe mai multe nivele. Capitolul se încheie cu prezentarea problemei (Δ , D).

Capitolul 3 prezintă contribuții la dezvoltarea tehnicii registrului de deplasare cu pondere variabilă pentru reconfigurarea rețelelor de interconectare de tip arbore, inel și stea. După descrierea tehnicii, preluată din literatura de specialitate, este abordată problema reconfigurării dintr-un tip de rețea de interconectare în alt tip și a reconfigurării în cadrul aceluiași tip de rețea de interconectare. În continuare se tratează problema proiectării rețelei de interconectare a unui sistem paralel reconfigurabil prin tehnica registrului de deplasare cu pondere variabilă. Capitolul se încheie cu verificări experimentale realizate prin intermediul simulării.

În capitolul 4 este abordată problema creșterii numărului de noduri conectate prin intermediul unei rețele de interconectare statice. Sînt descrise soluții cunoscute pentru creșterea numărului de noduri la o rețea de interconectare de tip hipercub și este prezentată o soluție originală care permite creșterea numărului de noduri, cu o creștere minimă a costului, aplicabilă la orice rețea de interconectare statică. Este detaliată aplicarea soluției la o rețea hipercub. Se face comparație între soluția originală și cele cunoscute. Rezultatele sînt prezentate sub formă tabelară și sub formă de grafice.

Contribuțiile originale, evidențiate pe parcursul capitolelor, sînt următoarele (prima cifră a notației atașată fiecărei

contribuții reprezintă capitolul în care a fost tratată):

1.1 O sinteză a mecanismelor de implementare a paralelismului în sisteme uniprosesi;

2.1 O sinteză a caracteristicilor topologiilor la rețelele de interconectare statice;

2.2 O soluție nouă pentru scăderea probabilității de blocare în rețelele de interconectare dinamice pe mai multe nivele, de tip banyan;

3.1 Justificarea relației matematice utilizată la generarea adresei succesivului în cadrul tehnicii de reconfigurare prin intermediul registrului de deplasare cu pondere variabilă;

3.2 Un nou tip de registru de deplasare cu pondere variabilă;

3.3 O metodă nouă pentru delimitarea rețelelor de interconectare de tip arbore care pot fi generate cu tehnică registrului de deplasare cu pondere variabilă;

3.4 O metodă nouă pentru generarea unei rețele de interconectare de tip arbore binar utilizând registrul de deplasare cu pondere variabilă;

3.5 O soluție nouă la problema proiectării unei rețele de interconectare care permite reconfigurarea unui sistem paralel prin tehnica registrului de deplasare cu pondere variabilă;

3.6 Un nou protocol pentru realizarea transferului între două noduri conectate prin intermediul unei rețele de interconectare originale care permite reconfigurarea unui sistem paralel prin tehnica registrului de deplasare cu pondere variabilă;

3.7 Un program care verifică și implementează contribuțiile teoretice prezentate la 3.3 și 3.4:

- generează un arbore binar pornind de la nodul rădăcină - verifică experimental metoda originală descrisă în paragraful 3.5.2;

- verifică dacă un arbore binar, inserat de utilizator, face parte din clasa arborilor ce pot fi generați cu tehnica registrului

de deplasare cu pondere variabila - sînt verificate condițiile descrise în paragraful 3.5.1;

- generează arborii binari care pot fi obținuți prin tehnica registrului de deplasare cu pondere variabila - verifica metoda originală descrisă în paragraful 3.5.1;

4.1 O sinteză a caracteristicilor rețelei de interconectare de tip hipercub;

4.2 O sinteză a soluțiilor cunoscute la problema creșterii numărului de noduri într - o rețea de interconectare de tip hipercub;

4.3 O soluție nouă la problema creșterii numărului de noduri într - o rețea de interconectare statică;

4.4 O nouă structură a unui vîrf al unei rețele de interconectare de tip hipercub;

4.5 O schemă originală a unui circuit cu funcție dublă de multiplexor și demultiplexor;

4.6 Un nou protocol pentru rutarea informației în hipercubul compus;

4.7 Un program care permite afișarea variației diametrului, gradului și costului la mai multe variante ale rețelei de tip hipercub.

Cercetările descrise în prezenta lucrare ar putea fi continuate în scopul obținerii unei creșteri a gradului de reconfigurabilitate pentru rețelele de interconectare. O cale eficientă este cea oferită de facilitatea de încărcare a unei rețele de interconectare într - o altă rețea de interconectare descrisă la paragraful 2.3.

BIBLIOGRAFIE

1. K. Hwang, F. A. Briggs: Computer Architecture and Parallel Processing - MCGRAW - HILL BOOK COMPANY, 1987
2. D. D. Gajski, J. K. Peir: Essential Issues in Multiprocessor Systems - COMPUTER, June 1985
3. C. Wu: Interconnection Networks - COMPUTER, December 1981
4. T. Feng: A Survey of Interconnection Networks - COMPUTER, December 1981
5. M. Cosnard, D. Trystram: Algorithmes et architectures paralleles - INTEREDITIONS, Paris, 1993
6. R. Y. Kain: Computer Architecture. Software and Hardware - PRENTICE HALL, Englewood Cliffs, New Jersey, 1989
7. H. Lilen: 80386. Modes de fonctionnement - EDITIONS RADIO, Paris, 1989
8. M. Popa: Reconfigurarea la calculatoarele cu structură în formă de bandă de asamblare - REVISTA ROMÂNĂ DE INFORMATICĂ ȘI AUTOMATICĂ, vol. 4, nr. 2-3, 1994
9. T. Hoshino: PAX COMPUTER. High - Speed Parallel Processing and Scientific Computing - ADDISON WESLEY PUBLISHING COMPANY, 1985
10. M. Y. Wise: PROLOG Multiprocessor - PRENTICE HALL, Englewood Cliffs, New Jersey, 1986
11. W. Stallings: Computer Organization and Architecture. Principles of Structure and Function - MACMILLAN PUBLISHING COMPANY, 1987
12. A. Petrescu: Sisteme sistolice de prelucrare a datelor - Calculatoare electronice din generația a cincea - EDITURA ACADEMIEI R. S. R., 1985
13. H. T. Kung: Why Systolic Architectures - COMPUTER, January 1982
14. L. Snyder: Introduction to the Configurable, Highly Parallel Computer - COMPUTER, January 1982
15. V. P. Srin: An Architectural Comparison of Dataflow Systems - COMPUTER, March 1986
16. D. Ghosal, L. N. Bhuyan: Performance Evaluations of a

- Dataflow Architecture - IEEE TRANSACTIONS ON COMPUTERS, May 1990
17. Y. Paker: Multi- microprocessor Systems - ACADEMIC PRESS INC., Londra, 1983
 18. S. Dasgupta: A Hierarchical Taxonomic Systems for Computer Architectures - COMPUTER, May 1990
 19. P. C. Patton: Multiprocessors: Architecture and Applications - IEEE TRANSACTIONS ON COMPUTERS, June 1985
 20. N. Popescu: Sisteme informatice cu funcționare în timp real - EDITURA MILITARĂ, București, 1984
 21. V. Cristea, N. Tăpuș, T. Moisa, V. Damian: Rețele de calculatoare - EDITURA TEORA, București, 1992
 22. M. Guran, F. G. Filip: Sisteme ierarhizate, în timp real, cu prelucrare distribuită a datelor - EDITURA TEHNICĂ, București, 1986
 23. V. Dumitrescu, T. Vlăduț, O. Paiu, V. Ștefănescu: Inițiere în informatica distribuită - EDITURA TEHNICĂ, București, 1988
 24. K. Hwang, J. Gosh: Hypernet: A Communication - Efficient Architecture for Constructing Massively Parallel Computers - IEEE TRANSACTIONS ON COMPUTERS, December 1987
 25. S. Yalamanchili, J. K. Aggarwal: Reconfiguration Strategies for Parallel Architectures - COMPUTER, December 1985
 26. L. Jiu, L. Yang, C. Fullner, B. Olson: Dynamically Reconfigurable Architecture of a Transputer Based Multicomputer System - PROCEEDINGS OF THE 1991 INTERNATIONAL CONFERENCE ON PARALLEL PROCESSING, CRC Press, Inc., USA
 27. H. Li, Q. F. Stout: Reconfigurable SIMD Massively Parallel Computers - PROCEEDINGS OF THE IEEE, April 1991
 28. R. Negrini, M. Sami, R. Stefanelli: Fault Tolerance Techniques for Array Structures Used in Supercomputing - COMPUTER February 1986
 29. M. Chean, A. B. Fortes: A Taxonomy of Reconfiguration Techniques for Fault - Tolerant Processor Arrays - COMPUTER, January 1990
 30. S. I. Kartashev, S. P. Kartashev: Problems of Designing Supersystems with Dynamic Architectures - IEEE TRANSACTIONS ON

COMPUTERS, December 1980

31. D. K. Pradham: Dynamically Restructurable Fault - Tolerant Processor Network Architectures - IEEE TRANSACTIONS ON COMPUTERS, May 1985

32. D. Tabak: Multiprocessors - PRENTICE HALL, Englewood Cliffs, New Jersey 07632, 1990

33. H. S. Stone: High - Performance Computer Architecture - ADDISON WESLEY PUBLISHING COMPANY, 1987

34. I. Lee, D. Smitley: A Synthesis Algorithm for Reconfigurable Interconnection Networks - IEEE TRANSACTIONS ON COMPUTERS, June 1988

35. S. Bokhari: On the Mapping Problem - IEEE TRANSACTIONS ON COMPUTERS, March 1981

36. H. J. Siegel: Interconnection Networks for Large Scale Parallel Processing - LEXINGTON BOOKS, USA, 1985

37. L. N. Bhuyan, Q. Yang, D. P. Agrawal: Performance of Multiprocessor Interconnection Networks - COMPUTER, February 1989

38. D. P. Bertsekas, J. N. Tsitsiklis: Parallel and Distributed Computation. Numerical Methods - PRENTICE HALL INC., Englewood Cliffs, New Jersey 07632, 1989

39. A. Arnold, I. Guessarian: Mathematiques pour l'informatique - MASSON, Paris, 1993

40. J. de Rumeur: Communications dans les reseaux de processeurs - MASSON, Paris, 1994

41. K. Hwang: Advanced Computer Architecture: Paralelism, Scalability, Programmability - MCGRAW - HILL INC., 1993

42. G. S. Almasi, A. Gottlieb: Highly Parallel Computing - BENJAMIN/ CUMMINGS PUBLISHING COMPANY INC., 1994

43. R. Suaya, G. Birtwistle: VLSI and Parallel Computation - Frontiers - MORGAN KAUFMANN PUBLISHERS INC., San Mateo, California 1990

44. P. Cull, S. M. Larson: The Mobius Cube - IEEE TRANSACTIONS ON COMPUTERS, May 1995

45. J. M. Kumar, L. M. Patnaik: Extended Hypercube: A Hierarchical Interconnection Network of Hypercubes - IEEE

TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, January 1992

46. F. T. Leighton: Introduction to Parallel Algorithms and Architectures: Arrays* Trees* Hypercubes - MORGAN KAUFMANN PUBLISHERS INC., San Mateo, California, 1992

47. Y. C. Tzeng, T. H. Lai, L. F. Wu: Matrix Representation of Graph Embedding in a Hypercube - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, 23, 1994

48. M. Baumslag, M. C. Heydemann, J. Opatrny, D. Sotteau: Embeddings of Shuffle-like Graphs in Hypercubes - LECTURE NOTES IN COMPUTER SCIENCE, 505 - PARLE '91 PARALLEL ARCHITECTURES AND LANGUAGES EUROPE, VOL. 1: PARALLEL ARCHITECTURES AND ALGORITHMS, Eindhoven, The Netherlands, June 1991, Proceedings, SPRINGER VERLAG

49. C. T. Ho, S. L. Johnsson: Embedding Hyperpyramids into Hypercubes - IBM JOURNAL OF RESEARCH AND DEVELOPMENT, January 1994

50. R. Varadarajan: Embedding Shuffle - Networks in Hypercubes - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, 11, 1991

51. A. S. Wagner: Embedding the Complete Tree in the Hypercube - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, 20, 1994

52. M. C. Heydemann, J. Opatrny, D. Sotteau: Embedding of Hypercubes and Grids into de Bruijn Graphs - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, 23, 1994

53. F. Annexstein: Embedding Hypercubes and Related Networks into Mesh-Connected Processor Arrays - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, 23, 1994

54. Y. Saad, M. H. Schultz: Topological Properties of Hypercubes - IEEE TRANSACTIONS ON COMPUTERS, July 1988

55. R. A. Rowley, B. Bose: Fault - Tolerant Ring Embedding in de Bruijn Networks - IEEE TRANSACTIONS ON COMPUTERS, December 1993

56. R. Rom, N. Shachan: A Reconfiguration Algorithm for a Double - Loop Token - Ring Local Area Network - IEEE TRANSACTIONS ON COMPUTERS, February 1988

57. P. Zeinicke: Embeddings of Treelike Graphs into 2 - dimensional Meshes - LECTURE NOTES IN COMPUTER SCIENCE, 484 - GRAPH THEORETIC CONCEPTS IN COMPUTER SCIENCE - 16 - th INTERNATIONAL WORKSHOP WG '90, Berlin, 1990, SPRINGER VERLAG

58. R. Heckermann, R. Klasing, B. Monien, W. Unger: Optimal Embedding of Complete Binary Trees into Lines and Grids - LECTURE NOTES IN COMPUTER SCIENCE, 570 - GRAPH THEORETIC CONCEPTS IN COMPUTER SCIENCE - 17 - th INTERNATIONAL WORKSHOP WG '91, Germany, 1991, SPRINGER VERLAG
59. S. Rauka, J. C. Wang, N. Yeh: Embedding Meshes on the Star Graph - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, October 1993
60. M. Y. Chen, S. J. Lee: Fault - Tolerant Embeddings of Complete Binary Trees in Hypercubes - IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, March 1993
61. W. K. Chen, M. F. Stallmann: On Embedding Binary Trees into Hypercubes - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, February 1995
62. M. Raynal: La communication et le temps dans les reseaux et les systemes repartis - EYROLLES, Paris, 1991
63. M. Y. Chan: Embedding of 3-dimensional Grids into Optimal Hypercubes - THE PROCEEDINGS OF THE FOURTH CONFERENCE ON HYPERCUBES, CONCURRENT COMPUTERS AND APPLICATIONS, California, 1989
64. P. J. Yang, S. B. Tien, C. S. Raghavendra: Embedding of Multidimensional Meshes on to Faulty Hypercubes - PROCEEDINGS OF THE 1991 INTERNATIONAL CONFERENCE ON PARALLEL PROCESSING, CRC PRESS INC., USA
65. K. J. Siegel, R. J. McMillen: The Multistage Cube: A Versatile Interconnection Network - COMPUTER, December 1981
66. K. Efe: Embedding Mesh of Trees in the Hypercube - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, March 1991
67. A. K. Gupta, S. E. Hambrush: Multiple Network Embeddings into Hypercubes - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, October 1993
68. X. Shen, M. F. Stallmann: On Embedding Binary Trees into Hypercubes - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, February 1995
69. H. P. Kartseff: Incomplete Hypercubes - IEEE TRANSACTIONS ON COMPUTERS, May 1988
70. P. J. Yang, S. B. Tien, C. S. Raghavendra: Reconfiguration

of Rings and Meshes in Faulty Hypercubes - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, July 1994

71. S. Ohring, S. K. Das: Incomplete Hypercubes: Embeddings of Tree - Related Networks - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, April 1 1995

72. S. Ohring, S. K. Das: Embeddings of Tree Related Networks in Incomplete Hypercubes - LECTURE NOTES IN COMPUTER SCIENCE, 694 - PARLE '93 PARALLEL ARCHITECTURES AND LANGUAGES EUROPE - 5 - th INTERNATIONAL PARLE CONFERENCE, Germany, 1993, SPRINGER VERLAG

73. P. Y. Yang, S. B. Tien, C. S. Raghavendra: Embedding of Rings and Meshes onto Faulty Hypercubes Using Free Dimensions - IEEE TRANSACTIONS ON COMPUTERS, May 1994

74. B. M. J. Chan, F. Y. L. Chiu, C. K. Poon: Optimal Simulation of Full Binary Trees on Faulty Hypercubes - IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, March 1995

75. S. B. Tien, C. S. Raghavendra: Algorithms and Bounds for Shortest Paths and Diameter in Faulty Hypercubes - IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, June 1993

76. S. Madhavapeddy, I. H. Sudborough: Deterministic Message Routing in Faulty Hypercubes - LECTURE NOTES IN COMPUTER SCIENCE, 484 - GRAPH THEORETIC CONCEPTS IN COMPUTER SCIENCE - 16 - th INTERNATIONAL WORKSHOP WG '90, Berlin, 1990, SPRINGER VERLAG

77. J. Liu, W. J. Hsu: Efficient Data Communication in Incomplete Hypercube - LECTURE NOTES IN COMPUTER SCIENCE, 817 - PARLE '94 PARALLEL ARCHITECTURES AND LANGUAGES EUROPE - 6 - th INTERNATIONAL PARLE CONFERENCE, Greece, 1994, SPRINGER VERLAG

78. D. M. Dias, J. R. Jump: Packet Switching Interconnection Networks for Modular Systems - COMPUTER, December 1981

79. P. Y. Chen, D. H. Lawrie, P. C. Yew, D. A. Padua: Interconnection Networks Using Shuffles - COMPUTER, December 1981

80. O. E. Percus, S. R. Dickey: Performance Analysis of Clock - Regulated Queues with Output Multiplexing in Three Different 2*2 Crossbar Switch Architectures - JOURNAL OF PARALLELAND DISTRIBUTED COMPUTING, September 1992

81. J. K. Peir, Y. H. Lee: Look - Ahead Routing Switches for

Multistage Interconnection Networks - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, September 1993

82. T. H. Szymanski, V. C. Hamacher: On the Permutation Capability of Multistage Interconnection Networks - IEEE TRANSACTIONS ON COMPUTERS, July 1987

83. C. P. Kruskal, M. Snir: A Unified Theory of Interconnection Network Structure - THEORETICAL COMPUTER SCIENCE, vol. 48, no. 1, 1986

84. D. H. Lawrie: Access and Alignment of Data in an Array Processor - IEEE TRANSACTIONS ON COMPUTERS, December 1975

85. C. G. Renaud, J. P. Sansonnet: Les Ordinateurs Massivement Paralleles - ARMAND COLIN, Paris, 1991

86. C. Clos: A Study of Non - Blocking Switching Networks - THE BELL SYSTEM TECHNICAL JOURNAL, March 1953

87. V. E. Benes: On Rearrangeable Three - Stage Connecting Networks - THE BELL SYSTEM TECHNICAL JOURNAL, September 1962

88. K. Y. Lee: On the Rearrangeability of $2 * \log N - 1$ Stage Permutation Networks - IEEE TRANSACTIONS ON COMPUTERS, May 1985

89. K. Y. Lee: A New Benes Network Control Algorithm - IEEE TRANSACTIONS ON COMPUTERS, June 1987

90. C. S. Raghavendra, R. V. Boppana: On Self - Routing in Benes and Shuffle - Exchange Networks - IEEE TRANSACTIONS ON COMPUTERS, September 1991

91. M. Kumar, J. R. Jump: Performance of Unbuffered Shuffle - Exchange Networks - IEEE TRANSACTIONS ON COMPUTERS, June 1986

92. C. R. Bisbee, V. P. Nelson: Failure Dependent Bandwidth in Shuffle - Exchange Networks - IEEE TRANSACTIONS ON COMPUTERS, July 1988

93. J. T. Blake, K. S. Trivedi: Multistage Interconnection Network Reliability - IEEE TRANSACTIONS ON COMPUTERS, November 1989

94. C. S. Raghavendra, A. Varna: Fault - Tolerant Multiprocessors with Redundant Path Interconnection Networks - IEEE TRANSACTIONS ON COMPUTERS, April 1986

95. M. Popa: The Decrease of the Blocking Probability of a Connection in a Multistage Interconnection Network - INTERNATIONAL

CONFERENCE ON TECHNICAL INFORMATICS, CONTI '94, Timișoara, 1994

96. M. Popa, T. Teică: The Passing Banyan Multistage Interconnection Network - BULETINUL ȘTIINTIFIC ȘI TEHNIC AL UNIVERSITĂȚII TEHNICE TIMIȘOARA, 1994

97. V. P. Kumar, A. L. Reibman: Failure Dependent Performance Analysis of a Fault Tolerant Multistage Interconnection Network - IEEE TRANSACTIONS ON COMPUTERS, December 1989

98. N. F. Tzeng, P. C. Yew, C. Q. Zhu: Realizing Fault Tolerant Interconnection Networks via Chaining - IEEE TRANSACTIONS ON COMPUTERS, April 1988

99. M. J. Dineen, P. R. Hafner: New Results for the Degree/Diameter Problem - NETWORKS, October 1994

100. G. Memmi, Y. Raillard: Some New Results About the (d, k) Graph Problem - IEEE TRANSACTIONS ON COMPUTERS, August 1982

101. S. P. Kartashev, S. I. Kartashev: Analysis and Synthesis of Dynamic Multicomputer Networks that Reconfigure into Rings, Trees and Stars - IEEE TRANSACTIONS ON COMPUTERS, July 1987

102. S. I. Kartashev, S. P. Kartashev: A Multicomputer System with Dynamic Architecture - IEEE TRANSACTIONS ON COMPUTERS, October 1979

103. S. P. Kartashev, S. I. Kartashev: Data Exchange Optimization in Reconfigurable Binary Trees - IEEE TRANSACTIONS ON COMPUTERS, March 1986

104. S. P. Kartashev, S. I. Kartashev: Adaptable Software for Dynamic Architectures - COMPUTER, February 1986

105. M. Popa: Des possibilites de reconfiguration des reseaux de type arbre, anneau et etoile - BULETINUL ȘTIINTIFIC ȘI TEHNIC AL UNIVERSITĂȚII TEHNICE DIN TIMIȘOARA, 1993

106. M. Popa, Ș. Hora: La reconfiguration des reseaux de type arbre, anneau et etoile - BULETINUL ȘTIINTIFIC ȘI TEHNIC AL UNIVERSITĂȚII TEHNICE DIN TIMIȘOARA, 1994

107. M. Popa: A Solution for Implementing a Reconfigurable Parallel System by Modifying the Interconnection Network - INTERNATIONAL CONFERENCE ON TECHNICAL INFORMATICS, CONTI '94, Timișoara, 1994

108. V. Cantoni, M. Feretti, L. Lombardi: A Comparison of Homogeneous Hierarchical Interconnection Structures - PROCEEDINGS OF THE IEEE, April 1991
109. C. Chen, D. P. Agrawal, J. R. Burke: dBCube: A New Class of Hierarchical Multiprocessor Interconnection Networks with Area Efficient Layout - IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, December 1993
110. S. P. Dandamudi, D. L. Eager: On Hypercube - Based Hierarchical Interconnection Network Design - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, 12, 1991
111. F. P. Preparata, J. Vuillemin: The Cube - Connected Cycles: A Versatile Network for Parallel Computation - COMMUNICATIONS OF THE ACM, May 1981
112. D. P. Agrawal, V. K. Janakiram, G. C. Pathak: Evaluating the Performance of Multicomputer Configurations - COMPUTER, May 1986
113. L. S. Haynes, R. L. Lau, D. P. Siewiorek, D. W. Mizell: A Survey of Highly Parallel Computing - COMPUTER, January 1982
114. A. Gottlieb, J. T. Schwartz: Networks and Algorithms for Very - Large - Scale Parallel Computation - COMPUTER, January 1982
115. N. F. Tzeng: A Cube - Connected Cycles Architecture with High Reliability and Improved Performance - IEEE TRANSACTIONS ON COMPUTERS, February 1992
116. K. Efe: The Crossed Cube Architecture for Parallel Computation - IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, September 1992
117. K. Huang, J. Wu: Balanced Hypercubes - PROCEEDINGS OF THE 1992 INTERNATIONAL CONFERENCE ON PARALLEL PROCESSING, 1992, CRC PRESS INC., USA
118. W. J. Dally: Performance Analysis of k - Ary n - Cube Interconnection Networks - IEEE TRANSACTIONS ON COMPUTERS, June 1990
119. R. P. Kaushal, J. S. Bedi: Comparison of Hypercube, Hypernet and Symmetric Hypernet Architectures - COMPUTER ARCHITECTURE NEWS, December 1992

120. A. El-Amawy, S. Latifi: Bridged Hypercube Networks - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, 10, 1990

121. R. K. Das, K. Mukhopadhyaya, B. P. Sinha: Bridged and Twisted Hypercubes with Reduced Diameters - PROCEEDINGS OF THE 1992 INTERNATIONAL CONFERENCE ON PARALLEL PROCESSING, CRC PRESS INC., USA

122. R. K. Das, K. Mukhopadhyaya, B. P. Sinha: A New Family of Bridged and Twisted Hypercubes - IEEE TRANSACTIONS ON COMPUTERS, October 1994

123. S. Abraham, K. Padmanabhan: The Twisted Cube Topology for Multiprocessors: A Study in Network Asymmetry - JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, September 1991

124. A. El-Amawy, S. Latifi: Properties and Performance of Folded Hypercubes - IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, January 1991

125. S. B. Choi, A. K. Somani: The Generalized Folding Cube - THE PROCEEDINGS OF THE 1990 INTERNATIONAL CONFERENCE ON PARALLEL PROCESSING, THE PENNSYLVANIA STATE UNIVERSITY PRESS

126. S. P. Dandamudi: A Performance Comparison of Routing Algorithms for Hierarchical Hypercube Multicomputer Networks - THE PROCEEDINGS OF THE 1990 INTERNATIONAL CONFERENCE ON PARALLEL PROCESSING, THE PENNSYLVANIA STATE UNIVERSITY PRESS

127. K. Ghose, R. Desai: The Design and Evaluation of the Hierarchical Cubic Network - THE PROCEEDINGS OF THE 1990 INTERNATIONAL CONFERENCE ON PARALLEL PROCESSING, THE PENNSYLVANIA STATE UNIVERSITY PRESS

128. K. Ghose, K. R. Desai: Hierarchical Cubic Networks - IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS, April 1995

129. M. Popa: La connexion de type cube hierarchique - BULETINUL ȘTIINTIFIC ȘI TEHNIC AL UNIVERSITĂȚII TEHNICE DIN TIMIȘOARA, 1993

130. M. Popa, F. Jurma - Rotariu: Une nouvelle classe des reseaux de connexion: les reseaux hierarchiques avec les proprietes du reseau de type cube - BULETINUL ȘTIINTIFIC ȘI TEHNIC AL UNIVERSITĂȚII TEHNICE DIN TIMIȘOARA, 1994

UNIVERSITĂȚII TEHNICE DIN TIMIȘOARA, 1994

131. C. L. Wu, T. Y. Feng: On a Class of Multistage Interconnection Networks - IEEE TRANSACTIONS ON COMPUTERS, August 1980

8. M. Popa: Reconfigurarea la calculatoarele cu structură în formă de bandă de asamblare - REVISTA ROMÂNĂ DE INFORMATICĂ ȘI AUTOMATICĂ, vol. 4, nr. 2-3, 1994

95. M. Popa: The Decrease of the Blocking Probability of a Connection in a Multistage Interconnection Network - INTERNATIONAL CONFERENCE ON TECHNICAL INFORMATICS, CONTI '94, Timișoara, 1994

96. M. Popa, T. Teică: The Passing Banyan Multistage Interconnection Network - BULETINUL ȘTIINTIFIC ȘI TEHNIC AL UNIVERSITĂȚII TEHNICE TIMIȘOARA, 1994

105. M. Popa: Des possibilites de reconfiguration des reseaux de type arbre, anneau et etoile - BULETINUL ȘTIINTIFIC ȘI TEHNIC AL UNIVERSITĂȚII TEHNICE DIN TIMIȘOARA, 1993

106. M. Popa, Ș. Hora: La reconfiguration des reseaux de type arbre, anneau et etoile - BULETINUL ȘTIINTIFIC ȘI TEHNIC AL UNIVERSITĂȚII TEHNICE DIN TIMIȘOARA, 1994

107. M. Popa: A Solution for Implementing a Reconfigurable Parallel System by Modifying the Interconnection Network - INTERNATIONAL CONFERENCE ON TECHNICAL INFORMATICS, CONTI '94, Timișoara, 1994

129. M. Popa: La connexion de type cube hierarchique - BULETINUL ȘTIINTIFIC ȘI TEHNIC AL UNIVERSITĂȚII TEHNICE DIN TIMIȘOARA, 1993

130. M. Popa, F. Jurma - Rotariu: Une nouvelle classe des reseaux de connexion: les reseaux hierarchiques avec les proprietes du reseau de type cube - BULETINUL ȘTIINTIFIC ȘI TEHNIC AL UNIVERSITĂȚII TEHNICE DIN TIMIȘOARA, 1994

