

MINISTERUL EDUCATIEI SI INVATAMINTULUI
INSTITUTUL POLITEHNIC "TRAIAN VUIA" TIMISOARA

FACULTATEA DE ELECTROTEHNICA

Ing. Stefan Holban


CONTRIBUTII LA GESTIUNEA RESURSELOR IN
SISTEMELE DE CALCUL MULTIMICROPROCESOR

BIBLIOTECA CENTRALĂ
UNIVERSITATEA "POLITEHNICA"
TIMIȘOARA

CONDUCATOR ȘTIINȚIFIC

Prof.dr.ing. Mircea Petrescu

1988



MINISTERUL EDUCATIEI SI INVATAMINTULUI
INSTITUTUL POLITEHNIC "TRAIAN VUIA" TIMISOARA

FACULTATEA DE ELECTROTEHNICA

Ing. Stefan Holban

CONTRIBUTII LA GESTIUNEA RESURSELOR IN
SISTEMELE DE CALCUL MULTIMICROPROCESSOR

CONDUCATOR STIINTIFIC

Prof.dr.ing. Mircea Petrescu

1988

CUPRINSUL TEZEI DE DOCTORAT

	Pag.
1. <u>Introducere</u>	5
1.1. Stadiul actual al rezolvării problemelor ridicate de gestiunea resurselor în sistemele de operare multimicroprocesor	5
1.2. Descrierea generală a lucrării	7
2. <u>Studiul caracteristicilor arhitecturii sistemelor multimicroprocesor</u>	13
2.1. Caracteristicile unui calculator monoplacă. Module procesoare	13
2.2. Tipuri de topologii	15
2.2.1. Interconectarea modulelor procesor	15
2.2.2. Sisteme multimicroprocesor cuplate slab și tare	18
2.2.3. Ierarhii organizatorice în sistemele multimicroprocesor	20
2.3. Controlul resurselor unui sistem multimicroprocesor	23
2.3.1. Intreruperi	23
2.3.2. Indicatorsi de stare	26
2.4. Tehnici de arbitraj a cererilor de acces la magistralele unui sistem multimicroprocesor	26
2.4.1. Model pentru studiul arbitrajii seriale	28
2.4.2. Model pentru studiul arbitrajii paralele ...	31
2.4.3. Model pentru studiul arbitrajii cu autoselecție	34
2.4.4. Concluzii privind tehnicile de arbitraj ...	36
2.5. Protocoale de comunicație pe magistrală	37
2.6. Tehnici de comunicație între modulele procesor	41
2.7. Particularități de încorporare în structuri multimicroprocesor a microprocesoarelor pe 8,16 și 32 de biți	43
2.7.1. Cerințe impuse microprocesoarelor de o structură multimicroprocesor	43
2.7.2. Realizarea excluderii mutuale	44
2.7.3. Modelități de realizare a interconectării Magistrale standard multimicroprocesor	45

	Pag.
3. <u>Mecanismele și componentele unui sistem de operare</u>	
<u>multimicroprocesor</u>	48
3.1. Cooperarea proceselor	48
3.2. Regiuni critice și semăfoare	49
3.3. Analiza mecanismelor de sincronizare și excludere mutuală	52
3.4. Mecanisme de comunicare utilizate în coordonarea centralizată	54
3.4.1. Conceptul de proces	55
3.4.2. Modalități de realizare a comunicării prin intermediul zonelor comune	56
3.4.3. Mecanisme de realizare a comunicării prin intermediul transmițerii mesajelor	59
3.4.4. Particularitățile mecanismului de comunicare între procese și subprogramele de tratare a înteruperilor	63
3.5. Extinderea mecanismelor de cooperare în sistemele multimicroprocesor. Monitoare	65
3.5.1. Natura și structura monitoarelor	65
3.5.2. Tipuri de monitoare utilizate în sistemele multimicroprocesor	66
3.5.3. Structura de date și organizatorică a unui monitor	70
3.6. Arhitectură nucleului sistemului de operare multimicroprocesor	73
3.6.1. Funcțiile și structura logică a nucleului	73
3.6.2. Interfață de intrare și ieșire a nucleului	74
3.6.3. Analiza structurilor de date utilizate de nucleu	76
3.6.4. Primitivele nucleului	77
4. <u>Concepte privind structura unui sistem de operare</u>	
<u>multimicroprocesor</u>	82
4.1. Arhitectură de tip nucleu monolitic a unui sistem de operare multimicroprocesor	83
4.1.1. Nucleu monolitic localizat în memorie comună	83
4.1.2. Nucleu monolitic de tip echipament de intrare/ieșire	84
4.1.3. Nucleu monolitic de tip echipament de intrare/ieșire multiport	86

	Pag.
4.2. Arhitectura de tip nucleu partiționat a unui sistem de operare multimicroprocesor	87
4.2.1. Nucleu partiționat orizontal	87
4.2.2. Nucleu partiționat vertical	89
4.3. Arhitectura de tip nucleu distribuit a unui sistem de operare multimicroprocesor	91
4.3.1. Nucleu distribuit cu restricții de sincronizare	92
4.3.2. Nucleu distribuit fără restricții de sincronizare	95
4.4. Arhitectura de tip nucleu cu interogare a unui sistem de operare multimicroprocesor	97
5. <u>Modele ale gestiunii resurselor într-un sistem multimicroprocesor</u>	101
5.1. Tehnici de analiză	101
5.2. Modelul gestiunii resurselor într-un sistem multimicroprocesor	105
5.2.1. Formularea problemei	105
5.2.2. Definirea modelului	106
5.3. Model de tip P/D* M *B	108
5.3.1. Indici de performanță	109
5.3.2. Structura modelului	112
5.3.3. Calculul distribuției de probabilitate	118
5.4. Model de tip P/E* M *B	120
5.4.1. Indici de performanță	120
5.4.2. Structura modelului	122
5.4.3. Calculul distribuției de probabilitate	127
5.5. Studiul comparativ a sistemelor multimicroprocesor de tip P/D* M *B și P/E* M *B	128
6. <u>Implementarea unei arhitecturi de sistem de operare pe un sistem de calcul multimicroprocesor</u>	136
6.1. Descrierea arhitecturilor sistemelor multimicroprocesor realizate cu module MULTIPROM ...	136
6.1.1. Magistralele familiei MULTIPROM	136
6.1.2. Tehnici de rezolvare a priorităților	137
6.1.3. Necesitatea arbitrării din punct de vedere a magistralei MULTIPROM	139
6.1.4. Caracteristicile modulelor MULTIPROM ce pot deveni componente ale unor arhitecturi multimicroprocesor	140

6.2. Stabilirea arhitecturii sistemului de operare	144
7. <u>Implementarea mecanismelor de coordonare și sincronizare a unui sistem de operare multimicroprocesor de tip monolitic distribuit</u>	146
7.1. Funcțiile unui sistem de operare de tip nucleu monolitic distribuit	147
7.2. Implementarea mecanismelor de coordonare și sincronizare pe un sistem de calcul multimicro- procesor	147
7.2.1. Definirea și implementarea mecanismelor primare de sincronizare	148
7.2.2. Detalii de implementare a mecanismelor de coordonare. Primitive de coordonare	149
7.3. Detalii de implementare a cooperării prin mesaje ..	152
7.3.1. Definirea structurilor de date și a primitivelor monitorului	153
7.3.2. Implementarea mecanismului de cooperare prin mesaje	155
7.4. Detalii de implementare a nucleului sistemului de operare multimicroprocesor	159
7.4.1. Definirea structurilor de date utilizate de nucleu	160
7.4.2. Detalii de implementare a interfeței de intrare și ieșire a nucleului	162
7.4.3. Detalii de implementare a nucleului principal	163
7.5. Detalii de construire a proceselor	169
8. <u>Concluzii</u>	171
9. <u>Bibliografie</u>	174

P R E F A T A

Definirea arhitecturii sistemelor multimicroprocesor validată prin implementarea unor sisteme de operare de maximă eficiență aplicativă, reprezintă unul din domeniile de vîrf ale tehnicii de calcul. Progresele realizate în acest domeniu au adus un important suport teoretic și aplicativ, făcînd posibilă conceperea și elaborarea unor noi norme și standarde.

În acest context abordarea problematicii referitoare la realizarea unor sisteme de operare multimicroprocesor constituie o modalitate de rezolvare nouă sub raportul gestiunii resurselor întregului sistem de calcul. Aceasta vizează atât aspectele impuse de arhitectură cît și cele datorate aplicației căreia îi este destinat sistemul de calcul. Diversitatea problemelor teoretice, specifice acestui vast domeniu, precum și varietatea direcțiilor aplicative a impus cooperarea cu Institutul de Proiectări pentru Automatică București, Centrul de Calcul al Institutului Politehnic Timișoara și Institutul de Tehnică de Calcul Timișoara.

La finalizarea tezei sentimentul recunoștinței se adresează memoriei prof.dr.ing.Alexandru Rogojan, alături de care am făcut primii pași în domeniul cercetării teoretice și aplicative.

Sentimente de aleasă considerație și profundă recunoștință exprim distinsului prof.dr.ing.Mircea Petrescu, care mi-a făcut onoarea de a conduce și direcționa cu înaltă competență cercetările întreprinse pînă la finalizarea tezei.

În perioada laborioaselor etape ale elaborării diverselor părți din teză am beneficiat de sprijinul competent și constant al prof.dr.ing.Vasile Pop, căruia îi exprim stimă, considerație și sincere mulțumiri. Mulțumesc tov.dr.ing.Vasile Baltac pentru sollicitudinea și amabilitatea de care a dat dovadă pentru maniera competentă în care a analizat teza și pentru observațiile și speciierile pe care le-a formulat. Aduc mulțumiri de asemenea, conf.dr.ing. Strugaru Crișan, pentru atenția și competența cu care a analizat materialul tezei ca și pentru recomandările și aprecierile făcute.

Considerație și aleasă prețuire exprim conducerii Institutului Politehnic Timișoara precum și prof.dr.ing.Avram Heler pentru încurajările susținute pe care mi le-a adresat, pentru sprijinul generos acordat în întreaga perioadă de elaborare a tezei.

Derese să mulțumesc bunilor mei colegi și prieteni ing.Viorel Coifan și mat.Petru Pavel Mihei, care, în diverse perioade, au sprijinit realizarea unora din etapele aplicative necesare pregătirii tezei. Mulțumiri pentru sprijin și colaborare adresez colegilor și prietenilor dr.ing.Ionel Jian, dr.ing.Ioan Jurcă, dr.ing.V.Grețu , dr.ing.Dan Ciubotariu și ing.Vancea Romul.

In fine, dar nu în ultimul rând, sentimentul recunoștinței și profundei prețuiri se adresează memoriei tatălui meu lt.col.Valentin Holban care a vegheat în cursul anilor tineri ai formării mele.

Nu se nominalizează aici toate persoanele, colegi și prieteni cercetători și tehnicieni care, într-o formă sau alta au contribuit prin competență și spirit de colaborare la realizarea diverselor proiecte de cercetare în cadrul elaborării tezei. Exprim tuturor sentimentul celei mai sincere recunoștințe..

Stefan Holban

1. INTRODUCERE

1.1. Stadiul actual al rezolvării problemelor ridicate de gestiunea resurselor în sistemele de operare multimicroprocesor.

Dezvoltarea continuă și rapidă a tehnologiei de realizare a circuitelor integrate pe scară largă și foarte largă, a declanșat o serie de evenimente a căror impact asupra dezvoltării prezente și viitoare a echipamentelor electronice și a tehnicii de calcul este greu de evaluat și de prevăzut. În cadrul acestor evenimente, apariția microprocesorului a reprezentat evenimentul major, care prin impactul pe care l-a produs afectează toate domeniile vieții economice și sociale. În acest sens, utilizarea microprocesoarelor a condus la obținerea unor rezultate remarcabile la construirea unor noi aparate de măsură și control, în conducerea proceselor industriale, în telecomunicații, ca și la declanșarea unui fenomen a cărui consecințe în prezent sînt departe de a putea fi apreciate. Astfel, microprocesorul a făcut accesibilă tehnica de calcul omului obișnuit, nespecialistului, eveniment care poate deschide perspective de nebanuit în dezvoltarea societății umane.

Lucrarea de față, vizează domeniul de mare actualitate al utilizării sistemelor de calcul cu mai multe microprocesoare, dedicate unor aplicații industriale. Problematika abordată se referă la aspectele pe care le ridică în proiectarea și implementarea sistemelor de operare, modul în care sînt gestionate resursele sistemului private atît din punctul de vedere a arhitecturii sistemului, cît și din cel al aplicației căreia îi este destinat acesta.

Apariția sistemelor multimicroprocesor (m μ P), este rezultatul unei evoluții firești în dezvoltarea tehnicii de calcul. Oricît de rapide și de performante devin microprocesoarele, vor apare întotdeauna aplicații a căror cerințe sînt cu mult mai mari decît performanțele unui singur microprocesor. Un microprocesor nu poate fi întotdeauna suficient de rapid pentru prelucrarea datelor în timp real sau nu poate asigura un timp suficient de răspuns care să satisfacă anumiți utilizatori. În trecut astfel de aplicații erau întîrziate pînă în momentul dezvoltării unui microprocesor nou, mai rapid, care însă odată utilizat mărea substanțial costul aplicației. Alternativa care s-a impus a fost dată de interconectarea a două sau mai multe

microprocesoare care să răspundă cerințelor aplicației, reprezentînd astfel o alternativă pînă în momentul în care apare un microprocesor mai rapid și mai performant. Un exemplu privind necesitatea și utilitatea sistemelor mpP se impune în acest moment, deși acesta nu se referă la domeniul tehnicii de calcul. Cînd s-a pus problema realizării unor avioane mai rapide, prezența unui singur motor ar fi făcut imposibilă realizarea acestui deziderat. Soluția alternativă, ar fi constat în așteptarea construirii unui motor mai puternic sau în utilizarea ca în prezent, a două sau mai multe motoare de aceeași putere. În urma acestei paralele, mesajul rezultat este că datorită naturii aplicațiilor sistemele mpP vor fi necesare întotdeauna.

- Datorită dezvoltării rapide a tehnologiei, arhitectura sistemelor mpP în special, a devansat cu mult dezvoltarea unor sisteme de operare destinate acestor tipuri de sisteme. Acest aspect s-a datorat faptului că trecerea la o arhitectură în care apar mai multe procesoare face inoperante multe din soluțiile adoptate în sistemele de operare dedicate unor sisteme monoprocesor. Motivul se datorește faptului că de data aceasta, resursele întregului sistem nu mai sînt gestionate de un singur microprocesor, ci de două sau mai multe microprocesoare. Utilizîndu-se experiența cîștigată în domeniul sistemelor de operare monoprocesor, s-au cristalizat o serie de idei și concepte de proiectare pentru sisteme cu mai multe microprocesoare. Tehnica multiprogramării pentru un singur procesor s-a extins și pentru sisteme mpP. În cadrul acesteia, multiprogramarea a fost gîndită ca o împărțire a procesoarelor pe programe sau părți de programe. Alte tehnici cu caracter experimental mult mai complexe, asigură alocarea primului microprocesor disponibil programului care urmează să fie executat. Între acest două extreme există o multitudine de variante, datorate diversității aplicațiilor concrete care pot apărea, care în cele mai multe cazuri solicită un anumit mod de rezolvare a gestiunii resurselor sistemului. Aceste aspecte, au condus în final la sisteme de operare din cele mai diverse în care rezolvarea problemelor legate de gestiunea resurselor este particulara unei arhitecturi și aplicații date. Cu toate acestea, s-a încercat și s-a reușit definirea unor linii directoare, care au condus la apariția unor sisteme de operare ca de exemplu IMEX80, iRMX realizate de firma INTAL pentru sisteme mpP slab și tare cuplate. Aceste sisteme de operare nu reprezintă decît o structură de bază care trebuie particularizată funcție de tipul aplicației, și deci în ultimă instanță de modul în care se desfășoară cooperarea la alocarea resurselor sistemului.

1.2. Descrierea generală a lucrării.

Analiza bibliografică întreprinsă privind realizările și rezultatele obținute pe plan mondial și național în domeniul gestiunii resurselor realizate de sistemele de operare destinate sistemelor de calcul μP , scot în evidență faptul că în prezent sînt insuficient abordate problemele legate de proiectarea și implementarea unor astfel de sisteme de operare în care problematica legată de gestiunea resurselor sistemului, văzut ca un tot unitar, să apară cu claritate. Considerînd resursa unui sistem μP ca reprezentînd orice componentă a arhitecturii sistemului de calcul, sau a sistemului de operare implementat, care într-o etapă sau alta de funcționare a sistemului devine obiectul unei cereri de alocare din partea a una sau a mai multor din componentele aceleiași structuri a sistemului μP , s-a reușit stabilirea unor concepte de talieră și structurare a unui sistem μP corespunzătoare unei aplicații date. În contextul acestei definiții și a scopului propus s-au stabilit următoarele obiective:

- (a) Definierea resurselor arhitecturii unui sistem de calcul μP și sistematizarea cunoștințelor privind mecanismele care sînt implicate în gestionarea lor.
- (b) Stabilirea resurselor generale ale unui sistem de operare destinat implementării pe un sistem μP . Determinarea particularităților care apar funcție de tipul aplicației căreia îi este destinat sistemul, ca și sistematizarea cunoștințelor privind mecanismele care sînt implicate în gestiunea acestei categorii de resurse.
- (c) Determinarea modului în care cele două tipuri de resurse cooperează în contextul sistemului μP văzut ca un tot unitar.
- (d) Stabilirea unui model global care să reprezinte într-o manieră coerentă resursele și mecanismele definite la punctele a, b și c.
- (e) Furnizarea unei metodologii de lucru utile proiectantului de sisteme de operare μP în conceperea și alegerea celei mai bune structuri a nucleului sistemului de operare μP , particulară unei aplicații date, care să conducă la obținerea celor mai bune performanțe.
- (f) Exemplificarea criteriilor de alegere și proiectare propuse prin realizarea experimentală a nucleului unui sistem de operare μP destinat unei aplicații cu caracter general în care arhitectura sistemului este realizată cu module MULTIPROM.

Pornind de la aceste considerente lucrarea abordează într-o manieră originală din punctul de vedere al proiectantului de sisteme de operare, problematica legată de stabilirea structurii sistemului de operare, funcție de modul în care este rezolvată problema gestiunii resurselor sistemului multimicroprocesor.

Obiectivele propuse au condus la structurarea lucrării într-un număr de șapte capitole. Primele trei sînt destinate atingerii obiectivelor propuse la punctele a, b și c iar următoarele trei la definirea criteriilor de proiectare și a descrierii modului de aplicare a acestor criterii la realizarea practică a unui nucleu de sistem de operare μP . Numărul mare de capitole s-a datorat complexității deosebite a problemei, ca și a necesității obținerii unei vederi de ansamblu asupra unui fenomen care înglobează practic tot ceea ce reprezintă în ultimă instanță din punct de vedere arhitectural și al sistemului de operare un sistem de calcul μP .

În capitolul doi se efectuează o analiză detaliată a arhitecturii unui sistem μP privită din punctul de vedere a resurselor pe care le pune la dispoziție o astfel de structură. Se definesc și se analizează principalele resurse care intervin: modulele procesoare, memoria comună, magistralele sistemului, etc. De asemenea se acordă o importanță deosebită modului în care aceste resurse se pot interconecta în cadrul diverselor tipuri de aplicații, punîndu-se accent pe acele structuri care se întîlnesc în aplicațiile cele mai frecvente. Un spațiu mare este rezervat mecanismelor de cooperare între aceste resurse sînt prezentate modulele în care sistemele μP implementează mecanismele de generare a întreprinderilor, respectiv modul în care aceste mecanisme se utilizează pentru stabilirea dialogului între componentele arhitecturii sistemului. Un aspect important al cooperării, reprezentat de mecanismul de protecție a unei resurse atunci cînd aceasta este utilizată, reprezintă de asemenea obiectul unei analize atente, fiind prezentate soluțiile adoptate în prezent de diversele tipuri de sisteme. Deoarece dialogul presupune existența unui schimb de informații ca și prezența unui suport adecvat se efectuează un studiu comparativ al diverselor tipuri de magistrale utilizate în prezent, subliniindu-se faptul că acestea reprezintă un element cheie în cadrul unei arhitecturi μP . Afirmatia se susține prin faptul că modulele unui sistem μP s-au dezvoltat în jurul unor tipuri de magistrale standard. Modul în care se rezolvă conflictele la alocarea unor resurse comune constituie de asemenea obiectul unei analize aprofundate. Aceasta se concre-

tizează prin prezentarea tehnicilor de arbitrare: serială, paralelă cu autoselecție, analiza fiecăreia în parte efectuându-se pe baza unui graf de stare. Capitolul se încheie printr-o scurtă trecere în revistă a protocoalelor utilizate în cursul dialogului dintre componentele arhitecturii sistemului μP .

Capitolul trei este dedicat analizei structurii unui sistem de operare μP și a funcțiilor pe care acesta trebuie să le realizeze. Analiza se efectuează din punctul de vedere a resurselor de care dispune sistemul de operare, punându-se îndeosebi accentul pe fenomenele de concurență și cooperare care apar între procese în timpul execuției acestora. Capitolul începe cu prezentarea mecanismelor utilizate în cadrul cooperării care apare în timpul execuției între procese. Se evidențiază particularitățile pe care le prezintă în cadrul unui μP conceptele de semafor, regiune critică și operație indivizibilă. În acest context, se analizează în detaliu, prin reprezentarea în pseudocod a modului de funcționare, primitivele WAIT și SIGNAL a căror prezență este fundamentală în definirea procedurilor de acces la o resursă, indiferent de tipul acesteia. Deoarece prin modul de localizare, resursele pot fi locale sau globale, se scot în evidență deosebirile care apar în modurile de acces la un tip sau alt tip de resursă. Un μP , prin însăși noțiunea de multitudine de procese divers localizate pe care o reprezintă, în care procesele colaborează la realizarea unei anumite aplicații, impune stabilirea unor modalități de realizare a dialogului, atât între procesele prezente în aceeași memorie locală a unui modul procesor cât și între procesele prezente în memoriile locale a unor module procesoare diferite. Aceste mecanisme sînt analizate în cadrul relației producător / consumator, fiind prezentate cele două primitive fundamentale ATTACH și DETACH utilizate. Ca și în cazurile anterioare se acordă o atenție specială modului în care acest mecanism este utilizat în contextul sincronizării execuției proceselor implicate în dialog prezente în întregul sistem μP . În capitol se face o trecere gradată de la mecanismul fundamental de comunicare care utilizează primitivele ATTACH și DETACH la un mecanism general de comunicare. Ca primitive de bază ale acestui mecanism, se analizează și se prezintă SEND și RECEIVE ca și diversele variante care apar în practica curentă. O parte importantă a analizei este rezervată proceselor de tratare a întreruperilor ca și implicațiile pe care le au acestea asupra mecanismelor de cooperare și comunicare cu procese de același tip sau cu procese utili-

zator obișnuite. Complexitatea fenomenului de gestiune a cererilor adresate unei resurse comune, a generat în sistemele de operare concurente monoprosesor, apariția unor proceduri standard denumite monitoare care preiau asupra lor întreaga responsabilitate a procesului de gestiune. Fiecare din aceste tipuri de monitoare se analizează din punctul de vedere al aplicabilității în gestiunea globală a unei resurse dintr-un sistem μP . Analiza care se efectuează pe baza grafului de funcționare a fiecărui tip de monitor în parte, scoate în evidență implicațiile pe care le prezintă o arhitectură de tip μP asupra modului de utilizare a acestora. Se prezintă deosebirile care apar în definirea structurilor de date a unui monitor, a primitivelor care asigură tranziția dintr-o stare în alta a monitorului, ce și în modul de concepere a interfețelor de intrare / ieșire cu procesele care apelează un monitor. Ultima parte a capitolului este rezervată descrierii nucleului unui sistem de operare μP . Acesta este privit ca un ansamblu care încorporează toate structurile și mecanismele prezentate anterior în acest capitol. Abordarea din acest punct de vedere a structurii unui nucleu μP dă posibilitatea evidențierii relațiilor de interdependență care se stabilesc între componentele ce definesc resursele arhitecturii unui μP și procedurile care definesc la rândul lor resursele unui sistem de operare μP . Modul în care aceste componente cooperează sau intră în concurență unele cu celelalte ca și mecanismele implicate sînt privite ca formînd pentru o aplicație dată un tot unitar. Acest "tot unitar" a cărei analiză și descriere a reprezentat scopul capitolului trei se consideră că definește funcția generală de gestiune a unui sistem de operare μP . În contextul acestui punct de vedere, capitolul se încheie cu prezentarea și analiza principalelor primitive ale unui nucleu de operare μP .

În capitolul patru se prezintă și se analizează legătura care se stabilește între sistemul μP și caracteristicile aplicației căreia îi este destinat. O dată stabilite funcțiile și modul de realizare a mecanismelor unui μP , apare problema modului de localizare a sistemului de operare în cadrul arhitecturii impuse de o anumită aplicație. Întregului sistem astfel realizat i se impun realizarea anumitor indici de performanță, care sînt ceruți de aplicația căreia îi este destinat sistemul. Din analiza bibliografică efectuată, au rezultat un număr de patru mari categorii de nuclee de sisteme de operare μP . Acestea sînt nuclee de tip: monolitic, partiționat, distribuit și cu interogare. Fiecare din aceste categorii reprezintă de fapt același tip de nucleu standard, singurul aspect care le deosebește fiind mo-

dul în care procedurile și structurile de date sînt amplasate în cadrul unei arhitecturi date. Analiza care s-a efectuat devine necesară, deoarece pînă în prezent nu a existat nici un criteriu obiectiv care să justifice alegerea unei structuri de nucleu sau a altei structuri. Din acest motiv, analiza care se efectuează scoate în evidență aspectele care deosebesc nu numai tipurile de nucleu respective, ci și variantele deosebit de numeroase care pot apare în cadrul unei categorii sau a alteia. Pentru aceste variante, în cazurile în care reprezintă abateri de la nucleul standard al unui sistem μP , se scot în evidență deosebirile, și în măsura în care devine necesar se prezintă tipurile noi de primitive în pseudocod și structurile de date noi care apar. În cadrul analizei nu se pierde nici un moment din vedere modul în care, în cadrul fiecărui tip de nucleu este rezolvată problema gestiunii resurselor. Acest punct de vedere, dă posibilitatea definirii în lucrare a unei împărțiri a categoriilor de nuclee existente în două mari clase de nuclee de sisteme de operare μP : cu restricții și fără restricții în gestiunea resurselor sistemului. Este de remarcat faptul că împărțirea în cauză nu este rigidă, între cele două clase fiind prezente variante (care aparțin celor patru moduri de localizare) care rezolvă într-o măsură mai mare sau mai mică problema ridicată de gestiunea resurselor.

Analiza care s-a efectuat în capitolele doi, trei și patru reprezintă suportul teoretic care utilizat în capitolul cinci a dat posibilitatea definirii unor criterii de proiectare a unui nucleu de sistem de operare μP , exact pe o anumită arhitectură și aplicație dată. Rezultatele obținute se bazează pe construirea unui model a gestiunii resurselor într-un sistem μP . Modelul permite reprezentarea componentelor arhitecturale ale sistemului impuse de o aplicație cît și a componentelor nucleului sistemului de operare ales de utilizator. Datorită complexității deosebite, impuse de asamblarea într-un tot unitar a tuturor acestor aspecte, studiul teoretic a condus la definirea a două clase de modele. Prima clasă corespunde nucleelor cu restricții de sincronizare, iar cea de a doua celor fără restricții de sincronizare. Cele două clase de modele în care se utilizează tehnica lanțurilor Markov dau posibilitatea ca pe baza datelor furnizate de arhitectura sistemului impusă de natura aplicației și a tipului de sistem de operare ales, considerat de proiectant optim, să se obțină o serie de indici de performanță care caracterizează comportarea globală a sistemului μP . Rezultatele care se obțin prin modelare pot sau nu

confirma justetea soluțiilor alese de utilizator privind structura nucleului sistemului de operare ales. Pentru a se asigura un caracter de generalitate cât mai mare, cele două clase de modele utilizează în calcule mărimi relative, aspect care permite ca rezultatele obținute să reprezinte indicații directe privind modul de reconfigurare a sistemului de operare, astfel încît să se obțină performanțele maxime posibile. Indicațiile furnizate se referă la modul optim în care se pot amplasa procesele, fie în memoriile locale ale modulelor procesoare fie în memoria comună a sistemului μP . Un alt rezultat oferit utilizatorului, constă în obținerea unei indicații privind tipul de nucleu de operare care este cel mai potrivit pentru aplicația luată în considerare. De asemenea rezultatele permit optimizarea mecanismelor de coordonare și sincronizare globală a execuției proceselor prin definirea unei lungimi optime a mesajelor implicate în dialogul dintre componentele nucleului pe de o parte, și între procesele prezente în sistemul μP pe de altă parte. Capitolul se încheie cu o serie de recomandări privind atît alegerea unei arhitecturi optime cit și a celui mai corespunzător tip de sistem de operare pentru aplicația căreia îi este destinat sistemul μP .

Capitolele șase și șapte reprezintă o aplicare a rezultatelor teoretice obținute în lucrare, în cadrul unei aplicații practice de realizare a unui nucleu de operare μP . Nucleul este destinat unui sistem realizat cu module standard din familia MULTIPROM. În prima parte a capitolului șase se face o analiză a magistralei MULTIPROM și a modulelor construite în jurul acestei magistrale. Analiza devine necesară, deoarece inițial acestea nu au fost gîndite a fi utilizate ca părți componente a unei arhitecturi μP . În urma analizei au rezultat a serie de concluzii care au constituit tot atitea propuneri înaintate beneficiarului contractului, de îmbunătățire a structurii modulelor în cauză, astfel încît acestea să răspundă cerințelor impuse de o arhitectură μP . Cea de a doua parte a capitolului este destinată alegerii nucleului sistemului de operare cel mai adecvat. Se propune o structură de tip nucleu monolitic distribuit ca fiind cea mai potrivită, alegerea justificîndu-se prin prima rezultatelor teoretice obținute în cadrul lucrării.

În capitolul șapte se descrie modul concret în care s-a realizat nucleul monolitic distribuit. Modul de realizare a nucleului se efectuează gradat, astfel încît să se furnizeze prin acest exemplu practic o metodologie de construire și implementare cu caracter general.

2. STUDIUL CARACTERISTICILOR ARHITECTURII SISTEMELOR MULTIMICROPROCESOR.

Istoric, primele sisteme multiprocesor au fost realizate utilizând componente discrete, având ca elemente constitutive sisteme de calcul convenționale. Acest aspect a influențat concepția și modul de realizare a sistemelor cu procesoare multiple și a determinat un anumit mod specific de abordare a problemelor. Apariția microprocesoarelor a schimbat însă radical concepția de realizare a acestei clase de sisteme. Astfel sistemele cu mai multe microprocesoare au preluat parțial sau total toate problemele clasice legate de structura unui astfel de sistem pe de o parte, iar pe de altă parte au generat altele noi.

Prezentul capitol este destinat scoaterii în evidență a problemelor noi ridicate de implementarea unui microprocesor într-o structură cu mai multe procesoare și a modului în care s-a preluat experiența câștigată în construirea sistemelor multiprocesor cu sisteme convenționale.

2.1. Caracteristicile unui calculator monoplacă. Module procesoare.

Scara largă de integrare atinsă în tehnica circuitelor integrate a permis amplasarea unui microcalculator pe o singură placă de circuit imprimat. În general un astfel de microcalculator include o unitate centrală de 8, 16 sau 32 de biți, memorie RAM/EPROM locală, circuite de interfață cu magistrala sistemului, logică de manipulare a întreruperilor ca și resurse locale de I/F.

Plecând de la această structură, firma Intel a proiectat o clasă specială de module procesoare denumită SBC (Single Board Computer), ce pot funcționa singular sau în cooperare cu alte SBC-uri. Denumirea unanim acceptată în terminologia românească este de calculator monoplacă. Deoarece aceste SBC-uri le vom trata ca posibile părți componente a unui sistem cu mai multe procesoare, privindu-le deci mai mult din punct de vedere al posibilităților funcționale și mai puțin de structură și organizare în sine, în cele ce urmează se va utiliza numele general de modul procesor (MP) și nu de calculator monoplacă, deoarece în cadrul unei structuri multiprocesor modulul procesor reflectă mai bine caracteristica de unitate de calcul independentă care poate fi interconectată cu alte unități de aceeași

natură, cu unități de memorie sau echipamente de I/E.

Structura unui MP depinde de un număr mare de factori ca topologia de interconectare, modul de comunicare inter MP-oare, ca și de numărul și tipul de resurse utilizate în comun [We77]. În general MP include un microprocesor, memorii pentru instrucții (ROM) și date (RAM), circuite de adresare a memoriei, o logică de programare a întreprinderilor ca și circuite de interfață pentru controlul echipamentelor proprii de I/E [**84]. Este posibil ca fiecare MP să conțină o cantitate de memorie care să fie utilizată în comun cu alte MP [BD81]. Dacă o memorie care conține instrucții de program este partajată atunci se adaugă suplimentar o memorie tampon (cunoscută sub numele de memorie cache) în care se stochează cele mai utilizate instrucții. În cazul în care magistrala sistemului este mai mare decât lungimea unui cuvânt se mai adaugă o memorie stivă pentru instrucții în scopul optimizării încărcării magistralei. O componentă critică a unui MP este interfața cu magistrala sistemului multimicroprocesor (mμP). Performanțele și flexibilitatea topologiei de interconectare sînt direct proporționale cu complexitatea și performanțele acestei interfețe logice. Dacă sistemul mμP este alcătuit din MP realizate cu microprocesoare diferite, atunci interfața va trebui să fie unică pentru fiecare unitate componentă în parte (în particular MP pe 8 sau 16 biți pot comunica pe aceeași magistrală, necesitînd însă interfețe distincte).

O altă componentă critică a unui MP o reprezintă sistemul de traducere a adreselor de program în adrese fizice, atît pentru memoria proprie cît mai ales pentru memoria utilizată în comun. Acest aspect este impus de faptul că pe de o parte programele care se execută concurrent pot solicita:

- o cantitate de memorie care de obicei este mai mare decât memoria proprie a unui MP. În acest caz trebuie să se asigure o traducere dinamică a adreselor pentru zonele de memorie disponibile din memoria proprie a unui MP.

- utilizarea unor zone de date comune prezente în memoria altor MP-oare sau într-o unitate de memorie comună distinctă. Referințele la acest tip de date, va necesita traducerea adreselor în adrese fizice proprii unităților în cauză.

O posibilitate de simplificare a acestui sistem de traducere a adreselor, cunoscut sub numele de "memory map", o constituie realizarea unor module soft care să preia parțial sau total aceste funcții. Aceasta pe de o parte simplifică problema, dar pe de altă parte lungeste timpul de adresare, mai ales pentru microprocesoarele care nu au im-

plementată posibilitatea de adresare indirectă (de exemplu INTEL 8080, 8085 etc.), în contextul în care cantitatea de memorie cerută crește.

În concluzie, în cele ce urmează, prin MP vom înțelege un microcalculator pe o singură placă (de exemplu SBC-8080, SBC-8085, SBC-280, SBC-6800, s.a.m.d., a cărui structură de microcalculator este fie standard, stabilită de firma care a dezvoltat microprocesorul component, fie particulară stabilită de un proiectant pentru o aplicație specifică) și în care interfața cu magistrala sistemului μP și logica de traducere a adreselor depinde de tipul de magistrală utilizat, de topologia sistemului ca și de aplicația căreia îi este destinat sistemul μP .

2.2. Tipuri de topologii de interconectare multimicroprocesor.

Sistemele μP fac parte din clasa sistemelor cu arhitectură MIMD, apărînd atît sub formă sistemelor distribuite, cît și sub forma sistemelor multiprocesor propriu zise. Sistemele μP cu această organizare (date și instrucții multiple) sînt destinate executării paralele a unor taskuri independente care utilizează atît date proprii cît și rezultate a executării anterioare a altor taskuri, ca și a combinării rezultatelor execuțiilor a două sau mai multe taskuri în scopul obținerii de date pentru alte taskuri.

2.2.1. Interconectarea modulelor procesor.

Se utilizează un număr de trei modalități de interconectare cu magistrală comună, de tip " crossbar " și cu porți multiple.

Sisteme multimicroprocesor cu magistrală comună.

Constau din MP, memorii unități de I/E conectate pe o magistrală comună. Modul de interconectare se caracterizează prin:

- complexitatea funcțională scăzută, deoarece fiecare MP și echipament necesită numai o singură interfață de conectare la magistrală;

- posibilitatea adăugării simple de noi module procesor la configurație;

- preț de cost scăzut.

Accesul la magistrală se efectuează sub controlul unui arbitru

de magistrală care pe baza unei scheme de prioritate rezolvă conflictele cauzate de cererile simultane de acces la resurse [Ho82]. Gradul de interferență dintre cererile MP la magistrală, depinde de lungimea și frecvența ciclurilor de magistrală a unui MP, de durata unui ciclu de memorie sau I/E, ca și de numărul de MP-oare care utilizează magistrala. Cea mai scăzută valoare a raportului dintre numărul de cicluri de magistrală cerut de un MP și numărul total de cicluri disponibile va reprezenta cea mai înaltă capacitate de trecere a sistemului μ P. Din acest motiv, utilizarea în cadrul unui MP a unor memorii și unități de I/E reprezintă un factor care mărește capacitatea de trecere (evident însă că aceasta este limitată superior de capacitatea de trecere a magistralei).

Dezavantajul major al acestei structuri de interconectare constă în aceea că adăugarea suplimentară de noi unități complică logica de arbitraj și micșorează capacitatea de trecere a sistemului, ca și faptul că un defect al magistralei conduce la căderea sistemului μ P.

Sisteme multimicroprocesor cu interconectare " crossbar ".

Sînt sisteme μ P în care fiecare MP, memorie și echipament de I/E este conectat la o magistrală separată (fig.2.1.). În cadrul acestei organizări sistemul poate fi privit ca o mulțime de magistrale care se intersectează formînd o rețea și în care direcția de transfer a informației este specificată de comutatorul prezent în fiecare punct de intersecție de pe magistrală. Sistemul de interconectare de tip "crossbar" este caracterizat de:

- capacitate mare de transfer a datelor, datorită posibilității de conectare a fiecărui bloc de memorie la orice MP sau unitate de I/E, ceea ce conduce la o capacitate de trecere foarte mare;

- interfața cu magistrala a unităților active (MP sau unități de I/E) ca și a celor pasive (memorii) este simplă deoarece nu apar probleme legate de rezolvări de conflicte de acces la magistrală sau de definire a sursei și destinației în procesul de transmitere a datelor;

- complexitatea mare a sistemului de interconectare, datorită complexității hardware a comutatoarelor. De exemplu, în rețeaua de interconectare a sistemului H 4400 (8 MP și 16 module de memorie realizat de firma Hughes) un comutator conține de 2,5 ori mai multe componente decît un MP [En76]. Pentru a reduce complexitatea rețelei de interconectare în prezent se recurge la o soluție de separare a echipamentelor de I/E de rețeaua principală și de con-

struire a unei rețele suplimentare de interconectare pentru acestea din urmă.




Fig.2.1. Interconectare " crossbar " a unui sistem μP .
Sînt notate cu X trei conexiuni simultane.

Sisteme μP cu porți multiple.

Sînt sisteme μP în care MP sînt legate la fiecare bloc de memorie și unitate de I/F prin intermediul unităților de interfață ale acestora din urmă [En76] , [We77] . Acest concept în care unitățile de interfață asigură logica de comutare a MP din rețea poate fi privit ca un mod de implementare a conceptului de interconectare " crossbar " prezentat anterior (fig.2.2.). Principalele caracteristici se referă la:

- deoarece fiecare interfață trebuie să aibă un număr de porți de I/F corespunzător cu numărul MP-oare din sistem, proiectarea acestora devine complicată în cazul în care numărul devine prea mare;

- logica de arbitrare este amplasată în interfețele blocurilor de memorie și unităților de I/F. Aceasta face ca una din cele mai acute probleme ridicate de acest mod de interconectare să îl constituie modul de rezolvare a conflictelor în cazul prezenței mai multor cereri de acces (aspectul este valabil și pentru interfețele MP-oare în cazul în care mai multe unități de I/F solicită același MP). O soluție frecvent adoptată în acest caz, constă în acordarea priorității aceluși MP sau unități de I/F ca-

re este legat direct. Experiența a arătat că pentru a evita degradarea performanțelor în cazul în care numărul MP-oare este mai mare ca 4, o soluție optimă constă în echiparea cu memorii proprii a MP-oare, aceasta în scopul păstrării în aceste memorii a informației care este utilizată cel mai frecvent, recurgerea la memoria comună efectuându-se numai când memoria proprie devine insuficientă.




Fig.2.2. Interconectare în sistemul cu porți multiple a unui sistem μ P. Configurația sistemului de magistrale este caracterizată de conectarea permanentă între fiecare element al sistemului ceea ce permite simultaneitatea operațiilor pe magistrală, pentru fiecare MP.

Plecând de la aceste trei configurații de interconectare se pot obține prin combinare alte posibilități de interconectare. De exemplu, o structură de magistrală multiplă comună poate fi obținută ca o combinație de magistrale comune și un sistem de porți multiple s.a.m.d. În prezent pentru simplitate cele mai multe sisteme μ P utilizează fie o magistrală comună, fie o interconectare în sistemul memorie cu porți multiple (două sau patru porți), configurația depinzând în mare măsură de aplicația căreia îi este destinat sistemul μ P.

2.2.2. Sisteme multimicroprocesor cuplate slab și tare.

În cadrul clasei de sisteme μ P cuplate slab, intră sistemele μ P în care fiecare MP are propria sa memorie și echipamente periferice, comunicând cu fiecare alt MP prin linii de date seriale. Aceste linii

pot fi locale (în interiorul aceleiași camere sau clădiri) sau telefonice [Da82] .

Avantajul important al acestei clase de sisteme μP , constă în aceea că aplicația de executat poate fi împărțită. Fiecare MP este practic un microcalculator independent care este mai mult sau mai puțin autonom. Numai în cazul în care în cadrul aplicației este necesară punerea în comun a unor resurse care nu sînt disponibile local se recurge la o procedură de transfer de date sau fișiere.

Fig.2.3. prezintă un sistem μP cuplat tare. Fiecare MP este un microcalculator complet (CPU, memorie ROM și RAM, interfață consolă și magistrală μP), comunicînd cu un alt MP prin intermediul unei memorii comune. Pentru exemplul dat, [Co78] suplimentar, sistemul μP dispune de un ansamblu de linii cu denumirea HILIN (High LiNe), cu rol de a interconecta între ele mai multe sisteme μP , magistrala propriu zisă a sistemului μP purtînd numele EXBUS (EXternal BUS). În cadrul unui sistem μP cuplat tare, MP poate fi realizat cu μP diferite (referindu-ne tot la exemplul dat s-au utilizat Zilog Z 80 și Sigmetic 2650). Si în acest caz aplicația este divizată în taskuri, care se pot executa simultan în paralel, deosebirea față de sistemele cu-




Fig.2.3. Sistem multimicroprocesor cuplat tare.

plate slab, apărînd ca urmare a faptului că schimbul de informație între taskuri sînt mult mai numeroase ceea ce necesită apelul frecvent la utilizarea unor resurse comune care reprezintă în ultimă instanță un mediu intermediar de vehiculare pentru astfel de date.

Rețele multimicroprocesor.

În contextul sistemelor μP , rețeaua apare ca o multitudine de sisteme μP care sînt interconectate în scopul descentralizării resurse-

lor. Aceste rețele pot fi alcătuite din orice combinație de sisteme μP cuplate slab sau tare. În fig.2.4. se prezintă o astfel de rețea, în care sistemele μP formate din MP-oare cuplate tare (structura lor a fost prezentată în fig.2.3.) sînt slab cuplate prin intermediul unor linii de comunicație serială [Co78].




Fig.2.4. Rețea de sisteme multimicroprocesor.

Avantajul acestui mod de interconectare constă în:

- Fiecare MP este un microcalculator complet care poate funcționa independent într-o arhitectură μP de tip MIMD.
- Completa modularitate este dată de faptul că nu există nici o limită pentru extinderea sistemului prin adăugarea de module identice (acestea pot fi fie MP-oare care se adaugă la un μP existent, fie un μP complet care se adaugă la rețea.)
- Rețeaua rămîne în funcțiune în cazul defectării unui MP sau chiar a unui μP (aceasta datorită modulului de interconectare a μP -oarelor).

2.2.3. Ierarhii organizatorice în sistemele multimicroprocesor.

Intr-un μP existența unui fenomen de concurență la ocuparea resurselor comune ca și necesitatea ca unul sau mai multe MP să-și asume un rol de coordonare a activităților a impus necesitatea stabilirii unei ierarhii organizatorice. În cadrul acesteia, apar unități master (acestea sînt MP-oare) care pot participa la procesul de ocupare a unei resurse comune (unități de I/B, memorii comune), cît și unități slave (acestea sînt MP-oare dedicate unei anumite activități) cărora le este interzis accesul la ocuparea unei resurse comune. Din punctul de vedere al desfășurării activităților într-un μP pot apare unul sau mai mulți masteri care colaborează între ei și care pot coordona activitatea a una sau mai multe unități slave în cadrul a două ierarhii orga-

organizatorice:

- master / slave;
- master / master.

Sisteme master / slave.

Sînt alcătuite dintr-un MP cu numele master (conducător) avînd rolul general de a superviza întreaga activitate care se desfășoară în sistem și din unul sau mai multe MP numite slave (subordonate), care realizează fiecare anumite sarcini specifice în cadrul sistemului. Toate MP slave comunică cu un singur master, care acționează fie ca un concentrator sau distribuitor de informații a taskurilor, care sînt executate de fiecare MP subordonat [CC81]. Organizarea master / slave impune o ierarhie rigidă componentelor sistemului (fig. 2.5.). Sistemul se pretează bine pentru situațiile în care există un volum mare de cereri de I/E și în general în cazurile în care este necesară prelucrarea distribuită a unui volum mare de informație care este schimbat cu exteriorul. Aplicații specifice sînt considerate sistemele de control a proceselor industriale, sistemele de achiziție a datelor etc. În aceste aplicații MP slave efectuează o prelucrare parțială a informațiilor de I/E, primite de la MP master sau trimise acestuia. Informațiile sînt transferate direct între componentele sistemului utilizînd de obicei o procedură bazată pe întrepreri.




Fig.2.5. Ierarhie MASTER / SLAVE a) cu magistrale individuale b) cu magistrală comună.

Numărul MP slave din sistem depinde atît de natura aplicației cît și de capacitatea MP master de a răspunde în timp util cererilor emise de componentele sistemului. Dacă această condiție nu este înde-

plinită, atunci capacitatea de trecere și gradul de utilizare a sistemului $m\mu P$ sînt mici. De asemenea dacă MP master este suprîncărcat cu executarea sarcinilor legate de gestiunea sistemului, pot apare situații în care MP slave să fie obligate să aștepte un timp suplimentar atunci cînd cer un dialog cu MP master. Din acest motiv, eficiența unui sistem $m\mu P$ cu ierarhie master / slave, depinde în mare măsură de eficiența sistemului de operare (SO) implementat.

Sisteme master / master.

Sînt sisteme care asigură un grad mare de independență pentru fiecare MP (fig.2.6.). Transferurile de informație sînt mai puțin frecvente ca în sistemele master / slave, ele fiind determinate de fiecare MP în parte. În cadrul sistemului fiecare MP execută o activitate specifică, avînd posibilitatea de a comunica cu un alt MP, de obicei prin intermediul unei memorii comune [Ra75], [CC81].

Sistemele astfel ierarhizate se împart în două mari categorii după modul de executare a taskurilor în MP-oare:

- sisteme cu executarea separată a taskurilor în fiecare MP;
- sisteme de prelucrare simetrică sau omogenă în toate MP-oare.




Fig.2.6. Ierarhie MASTER / MASTER a) cu magistrale separate b) cu memorie comună

În prima categorie fiecare MP execută o anumită activitate specifică. De exemplu, MP care controlează dispozitivele de măsură dintr-un sistem de testare. În cea de a doua categorie, pe măsură ce este necesară executarea anumitor taskuri, se recurge la distribuția acestora la MP disponibile (care în această situație trebuie să fie identice). Acest ultim tip de ierarhie se aplică îndeosebi sistemelor de calcul $m\mu P$. Avantajul utilizării eficiente a MP-oare (spre deosebire de primul caz, în care unele MP-oare pot fi foarte încărcate și altele mai

puțin utilizate, funcție de natura și specificul problemei rezolvate), este anulat în bună măsură de complexitatea SO care trebuie să dispună de funcții de planificare și gestiune a taskurilor în scopul lansării lor în execuție.

2.3. Controlul resurselor unui sistem multimicroprocesor.

Taskurile care sînt executate de un μ P utilizează în comun atît resurse hard (MP-oare, memorii, unități de I/E, magistrale) cît și soft (variabile, fișiere, zone de date, etc.).

La aceste resurse pot apare ca urmare a utilizării lor comune mai multe cereri simultan, sau cereri mai prioritare decît cea care utilizează resurse la un moment dat. Acest aspect ridică problema complicată de rezolvare a conflictelor de prioritate la alocarea unei resurse, cît și de protejare a ei în intervalul de timp cît este utilizată (aspectul este valabil atît pentru resursele hard cît și pentru cele soft). Modul incorect de abordare poate avea ca urmare, fie obținerea unei capacități mici de trecere, fie o blocare a sistemului ca urmare a punerii în șir de așteptare a cererilor (emise fie de unitățile hard, fie de taskurile sistemului), la alocarea unor resurse care au fost deja alocate. În prezent, în sistemul μ P pentru asigurarea controlului asupra resurselor comune, cît și pentru protecția acestora, se utilizează combinat atît tehnici hard, cît și soft. Tehnicile hard folosite sînt de trei categorii și anume: testare indicatori de stare, întreruperi și arbitrare, utilizate în marea majoritate a cazurilor combinat. Primele două se vor discuta în acest paragraf, cea de a treia în paragraful următor, destinat analizei magistralelor μ P.

2.3.1. Intreruperi.

Intreruperile pot fi utilizate pentru:

- tratarea erorilor (paritate, depășirea limitelor de adresare);
- semnale de ceas (depășirea unui interval de timp, ceasul de timp real);
- gestiunea unităților de I/E (recunoaștere unitate I/E, transfer de date terminat etc.);
- sincronizarea comunicațiilor între MP-oare.

Intreruperile din primele două clase, sînt utilizate de microprocesorul existent în MP fiind utilizate de obicei pentru operații legate de corectitudinea transferului de date în și din memoria proprie a MP, de lansarea în execuție a unor taskuri, mai ales în cadrul unor aplicații de timp real. În acest ultim caz, generarea întreruperilor de ceas poate fi efectuată fie individual, fie de un arbitru hard centralizat, utilizîndu-se o linie de întrerupere comună care leagă toate MP-oare. În cadrul fiecărui MP, tratarea acestui tip de întrerupere depinde de destinația sistemului μP .

Intreruperile utilizate pentru gestiunea unităților de I/E, permit lansarea transferurilor de date și controlul modului în care acestea se desfășoară, atît pentru unitățile de I/E proprii, cît și pentru cele comune. Dacă utilizarea întreruperilor pentru gestiunea unităților proprii unui MP nu ridică probleme dificile, existînd circuite specializate pentru toată gama de μP -oare existente (de exemplu pentru μP -oarele dezvoltate de INTEL 8080, 8086, 8085, circuite specializate de tipul 8214, 8259 sau 8259 A), care asigură priorități fixe, mascate controlabile inclusiv prin taskurile rezidente, utilizarea întreruperilor folosite pentru gestiunea unităților de I/E comune reprezintă o problemă dificilă. În prezent pentru gestionarea acestei clase de întreruperi se utilizează două metode [We??] funcție de numărul unităților comune de I/E.

- Dacă numărul unităților de I/E comune este mare, se recurge la un comutator centralizat. Practic acesta este un MP destinat numai pentru astfel de operații. Acesta efectuează integral tratarea întreruperii primind sau transferînd date de la sau către un MP, al sistemului μP prin intermediul unei resurse comune, evident dacă este cazul. Tehnica prezintă avantajul implementării unor algoritmi soft de tratare a întreruperilor, care sînt grupați centralizat ca și a utilizării unui număr de linii de întrerupere mic. Dezavantajul constă în faptul că se încarcă sistemul μP prin adăugarea unui MP suplimentar ca și faptul că în anumite aplicații acesta trebuie să utilizeze un μP mai rapid decît cele existente pe celelalte MP.

- Dacă numărul unităților de I/E este mic, caz în care se poate presupune că întreruperile sînt de cîteva tipuri cu o frecvență de sosire relativ mică, se recurge la o metodă descentralizată, care presupune o schemă hard simplă cu rol de memorare a stării întreruperii și de directare a acesteia spre primul MP disponibil. Pe de altă parte dacă un MP care este într-o procedură de tratare a unei

întreruperi, solicită emiterea unei întreruperi, aceasta poate fi preluată de primul MP disponibil. Această metodă este mai puțin eficientă ca cea centralizată deoarece presupune o periodicitate a semnalelor de întrerupere, faptul că acestea apar la intervale de timp relativ mari ca și datorită faptului că toate MP trebuie să conțină aceleași taskuri de tratare. Metoda are avantajul că nu necesită un MP dedicat acestei operații, deoarece după cum s-a văzut tratarea este distribuită tuturor MP.

Întreruperile din ultima clasă sînt utilizate pentru sincronizarea comunicațiilor între MP-oare. În prezent se utilizează un număr de trei tehnici.

- Prima presupune utilizarea unei linii de cerere de întrerupere care să lege fiecare MP cu fiecare MP din sistemul μP . Este cel mai simplu mod, avînd însă marele dezavantaj că necesită un număr mare de linii, aspect care face aplicabilă tehnica numai în sistemele μP cu un număr mic de MP (două sau trei).

- A doua tehnică utilizează o procedură de transfer a cererii de întrerupere de la un MP la alt MP pînă în momentul în care cererea este recunoscută de MP căruia îi este destinată. Tehnica are avantajul utilizării unui singur nivel de întrerupere și a posibilității definirii unui vector de priorități la nivelul fiecărui MP. Dezavantajul constă în faptul că necesită amplasarea unor taskuri identice de tratare în fiecare MP ca și faptul că modul de rezolvare conduce la întîrzieri în transmiterea unei cereri (ca urmare a parcurgerii secvențiale a MP).

- A treia tehnică utilizează o procedură soft de generare hard a cererilor de întrerupere. Acest aspect o face să fie cea mai utilizată, motiv pentru care se prezintă mai detaliat [FV81]. În cadrul acestui mod de sincronizare a comunicațiilor fiecare MP este conectat la un nivel de întrerupere. Conectarea poate fi făcută la o parte sau la toate nivelele magistralei de întrerupere. De asemenea la această magistrală sînt conectate ieșirile unor porturi de I/E (port de generare a întreruperilor) care pot fi adresate de fiecare MP din sistem prin intermediul magistralei de adrese și date (fig.2.7.). La apariția unui semnal de întrerupere, acesta va fi tratat de fiecare MP în parte care este conectat pe nivelul respectiv de întrerupere a magistralei, (schema din fig.2.7., utilizează circuite INTEL).

De exemplu, pentru configurația din fig.2.7., MP2 poate iniția o întrerupere pe nivelul 2, înscriind în portul de generare a între-

ruperilor configurația 00,04,00 (se înscrie în bitul 2). Impulsul care apare pe linia de întrerupere INT_2 la care este conectată unitatea de control a întreruperilor de MP1, va fi văzut ca un semnal de întrerupere și tratat ca atare.




Fig.2.7. Sincronizarea comunicațiilor prin intermediul întreruperilor.

Astfel prin acest procedeu, fiecare MP poate genera o întrerupere pentru unul sau mai multe MP-oare din sistemul mP, inclusiv pentru el însuși. Procedura este aplicabilă tuturor categoriilor de sisteme mP.

2.3.2. Indicatori de stare.

Pentru protecția resurselor comune dintr-un sistem mP se recurge la atașarea a unu sau mai mulți indicatori fiecărei resurse în parte, cu rol de semnalizare a stării resursei respective, liberă sau ocupată. Procedura de testare a stării acestor indicatori este cunoscută sub numele de " flag test and set " sau prescurtat de TAS și constă din următoarele: MP care solicită accesul la o resursă testează starea indicatorului atașat acesteia, după care dacă:

- indicatorul conține "1" indicînd că resursa este utilizată, se trece într-o fază de așteptare pînă la eliberarea sa;

- indicatorul conține "0" indicînd că resursa este disponibilă, se trece la poziționarea sa pe "1", indicîndu-se preluarea ei. Valoarea indicatorului rămîne nemodificată pe intervalul în care se utilizează resursa în cauză după care se trece pe "0", specificîndu-se eliberarea sa.

Deoarece utilizarea unei resurse este rezultatul unei concurențe care are loc între mai multe cereri care sînt prezente simultan se impune ca în cadrul procedurii TAS să se procedeze la selectarea celei mai prioritare cereri care va testa și eventual modifica indicatorul de condiție aferent resursei solicitate. Pe de altă parte, în intervalul în care indicatorul este testat și eventual modificat pot apare asincron una sau mai multe cereri care pot fi mai prioritare decît cea care operează asupra indicatorului în cauză. Pentru a nu se produce interferențe, este necesar ca în intervalul în care se operează asupra unui indicator, acesta să nu mai poată fi accesibil altor cereri. Această cerință impune ca procedura TAS să fie indivizibilă, aspect realizat prin blocarea accesului la magistrală a altor cereri în intervalul de execuție a unei proceduri TAS [**86].

Procedura TAS poate fi implementată [BB80, We77] sub două forme:

În primul caz, indicatorii sînt variabile definite în memoria comună a sistemului μP . Procedura se poate aplica atît pentru unitățile de I/E utilizate în comun, cît și pentru protejarea unor zone din memoria comună. Implementarea soft prezintă dezavantajul că mărește timpul de acces la o resursă, în contextul în care se introduc cereri suplimentare de acces la magistrala sistemului μP .

În al doilea caz, procedura TAS este implementată hard, devenind o unitate de I/E adresabilă de către orice MP a sistemului μP , în cadrul unor operații de I/E. Unui indicator i se asociază un bistabil a cărui conținut este modificat prin operații de citire sau scriere, lansate de MP care solicită resursa căreia îi este atașat indicatorul în cauză. Indivizibilitatea, se asigură prin faptul că se utilizează un singur impuls de tact al magistralei. Astfel pentru citire, operația de citire propriu-zisă și testul se fac pe frontul crescător al impulsului de tact, iar modificarea indicatorului, dacă anterior a fost 0, se realizează prin setarea bistabilului utilizînd frontul descrescător al aceluiași impuls de tact. Pentru eliberarea resursei se lansează o operație de scriere care are ca urmare punerea pe zero a indicatorului, operație care se realizează prin resetarea bistabilului aferent indicatorului, în cauză, utilizînd frontul descrescător a unui

impuls de tact a magistralei. In prezent sistemele mpP se utilizează în majoritatea cazurilor cu proceduri TAS realizate hard datorită avantajelor pe care le prezintă (timp redus de testare a indicatorului, încărcare mică a magistralelor de date și adrese, fiabilitate, etc.).

In ambele implementări soft sau hard, selectarea cererii celei mai prioritare este realizată în cadrul procedurii TAS de arbitrul de magistrală, procedura asigurând prin modul de implementare numai indivizibilitatea operațiilor efectuate asupra indicatorilor de stare.

2.4. Tehnici de arbitrare a cererilor de acces la magistralele unui sistem multimicroprocesor.

Un arbitru are rolul de a accepta cererile de la MP-oare de tip master active, de a rezolva conflictele și de a încunoștiința unitățile sistemului mpP de câștigarea accesului la magistrală. Arbitrii pot apare sub două forme:

- Arbitrii centralizați. In această situație arbitrul constă dintr-o singură unitate hard. De exemplu INTEL a dezvoltat un circuit specializat pentru modulul procesor SBC 80/20 [**76,**86b] .

- Arbitrii descentralizați. In acest caz, controlul logic al rezolvării conflictelor de acces la magistrale este distribuit în MP-oare prezente în sistemul mpP. Aceasta complică structura fiecărui MP, dar pe ansamblu, crește fiabilitatea sistemului în cazul în care apare un defect în schema de arbitrare.

Ambele forme utilizează aceleași metode de arbitrare, în prezent fiind întâlnite un număr de trei metode:

- serială;
- paralelă;
- cu autoselecție.

Toate aceste metode [Go80,**83a,MP78,C181] se vor prezenta pe rând în cadrul unui model general de arbitrare a cererilor de acces la magistralele unui sistem mpP. Pentru fiecare metodă în parte se va construi un model reprezentat printr-un graf de stare în care cercurile vor defini stări, dreptunghiurile acțiuni, iar arcele tranziții. Pe arce se va trece condiția (dacă este cazul) care determină trecerea dintr-o stare în alta.

2.4.1. Model pentru studiul arbitrării seriale.

Caracteristici

Tehnica de arbitrare serială, cere ca fiecare MP conectat la magistrală (fig.2.8.) să dispună de o prioritate fixă. Fiecare MP utilizează

ză un număr de trei semnale. Primul este un semnal de intrare BUS GRANT IN (BGI) prin intermediul căruia MP este informat dacă magistrala a fost cerută de un MP cu o prioritate mai mare. Cel de al doilea, este un semnal de ieșire BUS GRANT OUT (BGO) care este conectat la intrarea BGI a MP cu prioritatea mai mică, imediat următor. Pentru MP cu cea mai mare prioritate semnalul BGI este întotdeauna activ. Cel de al treilea, este un semnal care apare pe o linie comună care leagă toate MP într-o conexiune SAU numit BUS ACCEPT BUSY RELEASE (BABR). Semnalul indică starea curentă a magistralei, liberă sau ocupată, avînd rolul de a preveni intrarea pe magistrală a unui MP atunci cînd aceasta este ocupată de altul. Prioritatea de acces la magistrală, poate fi schimbată, prin modificarea poziției de interconectare a MP, două modalități fiind prezentate în fig.2.8.b și c, unde în primul caz se recurge la modificarea conexiunilor semnalelor BGI și BGO, iar în al doilea caz la utilizarea unei scheme matriciale de interconectare.




Fig.2.8. a) Tehnica de arbitrare serială.

b,c) Schimbarea priorităților în arbitrare serială prin schimbarea poziției sau prin utilizarea unei scheme matriciale de interconectare.

Graful de stare

După cum se vede din fig.2.9., arbitrul de magistrală care este prezent în fiecare MP potențial utilizator al sistemului se poate găsi în una din următoarele stări:

- MP PASIV. Starea nu se părăsește dacă nu apare o cerere REQUEST (RQ_n) internă de utilizare a magistralei, emisă de MP cu numărul n arbitralului propriu. De asemenea arbitrul de magistrală aflat în această stare poate lua parte la procedura de acordare a acceptului de utilizare a magistralei făcînd egal semnalul propriu de ieșire BGO_n cu semnalul de intrare primit BGI_n.

- MP ACTIV. Trecerea în această stare se realizează în două etape. Prima etapă începe o dată cu apariția unui semnal asincron de utilizare a magistralei RQ_n , urmată de dezactivarea lui BGO_n asincron cu $BUSCLK$, (impulsuri de sincronizare a transferurilor pe magistrală). A doua etapă, constă într-o fază de așteptare a propagării lui BGO_n prin toate MP care urmează. După ce a așteptat ca semnalul BGO_n să fie recunoscut de toți arbitrii MP cu prioritate mai mică (aceasta cu scopul evitării apariției unor cereri multiple de acces la magistrală, manifestate prin activarea lui $BABR$), arbitrul MP care a emis cererea așteptată în starea MP ACTIV pînă cînd BGI_n propriu este activat și $BABR$ dezactivat, caz în care trece în starea MP UTILIZATOR. Dacă BGI_n a fost dezactivat la un moment dat, arbitrul MP în cauză va rămîne în această stare și după un interval de timp va trece în starea MP PASIV, cazul apărînd în momentul emiterii unei cereri cu prioritate mai mare.




Fig.2.9. Graful de stare al arbitrării seriale.

- MP UTILIZATOR. Starea corespunde situației în care arbitrul MP care a efectuat cererea a cîștigat magistrala, fapt semnalat celorlalți potențiali utilizatori prin activarea lui $BABR$. De asemenea se trece la egalarea semnalului de ieșire propriu BGO_n cu semnalul de intrare BGI_n , ceea ce are ca efect scoaterea arbitrului din competiția imediată de cîștigare din nou a magistralei, după care se resetează RQ_n . Procedura de transfer începe din momentul în care $BABR$ este activat și după un număr variabil de perioade

BUSCLK transferul este terminat și un nou MP poate prelua controlul magistralei. Transferul datelor și selectarea următorului MP din cele care cer accesul la magistrală are loc paralel. După ce transferul a avut loc arbitrul părăsește starea MP UTILIZATOR prin dezactivarea lui BABB și RQ_n .

- AȘTEPTARE. Este o stare intermediară care se introduce cu un scop dublu. Pe de o parte, se urmărește ca magistrala să nu fie recâștigată din nou de arbitrul care a cîștigat anterior magistrala, și de a permite astfel ca și alți arbitri să treacă în starea MP UTILIZATOR. Pe de altă parte, se evită accesul repetitiv la magistrală a arbitrului MP cu cea mai mare prioritate (este cazul în care magistrala este ocupată alternativ de doi arbitri prezenți în MP-oare cu cea mai mare prioritate).

2.4.2. Model pentru studiul arbitrării paralele.

Caracteristici

Tehnica de arbitrare paralelă se utilizează atunci cînd se impune o metodă de selecție mai flexibilă sau cînd întîrzierile datorate propagării semnalelor datorită modului de legare a MP în arbitrarea serială devin prea mari. Metoda cere ca fiecare arbitru de magistrală a fiecărui MP să dispună de linii proprii prin care acestea sînt legate la o anumită unitate de arbitrare paralelă (fig.2.10.).




Fig.2.10. Tehnica de arbitrare paralelă.

Similar ca și în cazul arbitrării seriale, fiecare arbitru de magistrală utilizează un număr de trei semnale în care BGI_n și $BABB$ au aceeași semnificație, iar cel de al treilea BRQ_n care reprezintă o cerere de acces la magistrală (BUS REQUEST) este identic cu BGI_n .

Unitatea de arbitrare paralelă are rolul de a primi cererile de acces la magistrală și de a da acceptul de utilizare a aceleia care dispune de prioritatea cea mai mare. Este de menționat faptul că prioritățile de acces și în acest caz sînt fixe, unitatea de arbitrare paralelă avînd însă posibilitatea analizei lor în paralel și de a supraveghea modul de funcționare a fiecărui arbitru de magistrală.

Diagrama de stare

După cum se vede din fig.2.11., inițial fiecare arbitru de magistrală care este prezent în fiecare MP potențial utilizator al sistemului se găsește în starea MP PASIV. În momentul apariției unei cereri interne de utilizare a magistralei RQ_n în MP cu numărul n , arbitrul său de magistrală trece la activarea lui BRQ_n după care trece în starea MP ACTIV. În această stare rămîn toate MP-oare pînă în momentul în care unitatea de arbitrare dă cîștig uneia prin activarea semnalului său de intrare BGI_n . În momentul în care $BABR$ este anulat deci magistrala devine disponibilă, MP trece în starea MP UTILIZATOR.




Fig.2.11. Diagrama de stare a arbitrării paralele.

În continuare restul diagramei este identică ce cea de arbitrare serială.

Arbitrare paralelă cu rotația priorităților

O variantă a arbitrării paralele care uneori este considerată ca reprezentînd o metodă separată este cea în care se asigură rotația priorităților MP-oare, în scopul acordării unor șanse egale de acces la magistrală fiecărui MP în parte. Există un număr mare de variante care merg de la o rotație simplă a priorităților pînă la algoritmi complecși de rotație. Pentru a ilustra această variantă a arbitrării paralele se va analiza o tehnică de rotație propusă în [C18], în contextul modelului de arbitrare propus fără a mai prezenta diagrama de stare și timp care sînt identice cu cele de la arbitrare paralelă.

Tehnica de rotație a priorităților cere prezența în unitatea de arbitrare paralelă a unui cuvînt de stare PRIORITY STATUS WORD, prescurtat PRSW care conține prioritățile asociate fiecărui MP. De exemplu, pentru un număr de patru MP cuvîntul de stare să presupunem că este $PRSW=(4,1,2,3)$ în care poziția codifică numărul MP iar valoarea prioritară de acces - 1 reprezentînd cea mai înaltă prioritate, iar 4 cea mai mică (pentru exemplul dat MP cu numărul unu are cea mai mică prioritate, iar MP cu numărul doi cea mai mare).

Mecanismul de arbitrare a cererilor de acces la magistrală poate fi descris astfel: presupunem că la un moment dat $PRSW=(4,1,2,3)$ și că o cerere de acces este efectuată de MP cu numărul 3 și 4. Deoarece MP cu numărul 3 are o prioritate mai mare (2) decît MP cu numărul 4 (prioritate 3), arbitrul de magistrală va permite accesul lui MP3. Dacă în intervalul în care magistrala este acordată lui MP 3 apare o cerere de acces din partea lui MP 1 (prioritate 4), aceasta va fi refuzată. Dacă însă cererea este formulată de MP 2 (prioritate 1), magistrala va fi luată lui MP 3 atîta timp cît MP 2 are nevoie de ea. Cînd accesul în acest ultim caz MP 2 eliberează magistrala, PRSW va fi schimbat din $(4,1,2,3)$ în $(3,4,1,2)$, observîndu-se că MP care a eliberat magistrala primește cea mai mică prioritate, restul MP-oare primind o prioritate care este mai mică cu o unitate decît în faza anterioară. Se observă că poziția relativă din punct de vedere a priorităților nu se schimbă pentru MP 3, 4 și 1. Presupunem acum, că MP 2 nu formulează nici o cerere de acces în intervalul în care magistrala este acordată lui MP 3. Cînd MP 3 eliberează magistrala, PRSW se va schimba din $(4,1,2,3)$ în $(3,1,4,2)$. Se poate observa că MP 2 nu și-a pierdut poziția sa relativă în raport cu toate celelalte MP-oare cu excepția celui care a terminat accesul pe magistrală și care primește cea mai mică prioritate de acces din sistem. Procedura se desfășoară similar în continuare, asigurînd în final o repartiție echitabilă a magistralei

tuturilor MP-oare.

2.4.3. Model pentru studiul arbitrării cu autoselecție.

Caracteristici

Tehnica de arbitrare prezentată în fig.2.12.,constă dintr-o operație de comparare a codurilor de prioritate efectuată de însăși MP-oare care au cerut accesul la magistrală. Pentru aceasta se utilizează un număr suplimentar de linii de stare (acestea pot fi considerate că alcătuiesc o magistrală aparte),linii care poartă numele de CODED SYSTEM STATUS_k,prescurtat CSS_k,cu rolul general de a defini MP care a câștigat magistrala. Fiecare arbitru de magistrală prezent în fiecare MP îi este atribuit un cod de prioritate,utilizat de către acesta în competiția de câștigare a magistralei. Fiecare linie în parte CSS_k (numărul de linii,det de k depinde de codul de prioritate,de exemplu, pentru k=5 sînt posibile definirea unui număr de 2⁵-1 deci 31 nivele de prioritate) este legată într-o conexiune de tip SAU la aceeași poziție binară a codului de prioritate din fiecare arbitru de magistrală. Procedura de autoselecție începe prin depunerea pe liniile CSS_k a codului de prioritate de către arbitrii MP-oare care cer accesul pe magistrală. Intr-o a doua etapă se trece la compararea codului propriu cu cel existent pe liniile CSS_k,începînd cu bitul cel mai semnificativ al codului și terminînd cu cel mai puțin semnificativ,simultan pentru aceeași poziție binară de către toți arbitrii de magistrală implicați în competiție. Dacă valoarea binară prezentă în poziția k a codului este egală cu cea existentă pe linia CSS_k,atunci MP rămîne în competiție,dacă nu se retrage.




Fig.2.12. Tehnica de arbitrare cu autoselecție.

Rezultatul final îl constituie selectarea MP cu cea mai mare prioritate de acces. Operația de comparare, care după cum se observă se des-

fășoară secvențial, se poate realiza simplu de către un comparator comandat de impulsurile BUSCLK prezent în fiecare arbitru de magistrală. Spre deosebire de tehnicile de arbitrare prezentate anterior, în cazul acestora nu se mai utilizează semnalele BGI, BGO și BRQ care nu își mai au rostul, se utilizează însă în schimb semnalul BUS USER SELECT prescurtat BUSEL care are menirea de a declanșa procedura de autoselecție. Semnalul poate fi emis de oricare din arbitrii MP care cer accesul la magistrală.

Diagrama de stare

Este prezentată în fig.2.13., și după cum se observă arbitrul de magistrală care este prezent în fiecare MP potențial utilizator al magistralei se poate găsi în una din următoarele stări:

- MP PASIV. Similar, ca și în cazul celorlalte două tehnici de arbitrare prezentate anterior, corespunde situației în care MP nu solicită un acces pe magistrală. Din această stare se poate ieși în momentul apariției cererii interne de utilizare, semnalată prin activarea semnalului RQ_n ;

- MP ACTIV. Arbitrul de magistrală a MP cu numărul n trece în




Fig.2.13. Diagrama de stare a arbitrării cu autoselecție.

această stare în momentul activării lui RQ_n , și rămâne atîta timp cît nu este primit acceptul de declanșare a procedurii de autoselecție. Startul este dat de MP care se găsește în starea MP UTILIZATOR prin activarea lui BUSEL. În acest moment se depun codurile de prioritate pe liniile CSS_k după care se trece în etapa

propriu zisă de selectare a celui mai prioritar arbitru de magistrală și deci a celui mai prioritar MP;

- **SELECTIE.** In această stare se efectuează compararea la nivelul fiecărui arbitru de magistrală care a solicitat accesul codurilor proprii cu cele existente pe liniile CSS_k, simultan pentru toate MP care au cerut accesul. Compararea se face poziție binară cu poziție binară, apariția unei neconcordanțe însemnând eliminarea din competiție a MP în cauză. Ultimul arbitru rămas activează BABR, indicînd prin aceasta ocuparea magistralei și trecerea în următoarea stare ca și declanșarea următoarei proceduri de autoselecție;

- **MP UTILIZATOR.** Corespunde etapei în care se efectuează transferul de către MP cîștigător. In paralel cu transferul datelor are loc și procedura de autoselecție pentru celelalte MP care nu au primit acceptul de utilizare a magistralei.

2.4.4. Concluzii privind tehnicile de arbitrare.

Rezolvarea conflictelor generate de cererile multiple de acces la magistralele unui sistem μP , reprezintă una din problemele critice, de concepția folosită depinzînd în mare măsură performențele obținute. Alegerea unei tehnici sau a alteia, este strîns legată de aplicația căreia îi este destinat sistemul, criteriul, tehnică de arbitrare cît mai simplă, în condițiile obținerii unor performanțe (capacitate de trecere, timp de răspuns) ridicate fiind întotdeauna urmărit în momentul alegerii uneia sau a alteia din aceste tehnici. O caracterizare succintă, în cîteva cuvinte, care să dea o imagine globală a noțiunii de arbitrare și a tehnicilor utilizate se va prezenta în cele ce urmează.

Arbitrarea serială este din punct de vedere conceptual simplă, dar prezintă o serie de limitări și neajunsuri care îngrădesc în multe cazuri utilizarea. Astfel în multe situații, utilizarea de priorități fixe reprezintă un impediment. In cazul în care este acceptată această situație, nu este posibilă conectarea a mai mult de 3 MP master datorită întîrzierilor de propagare de-a lungul liniilor BGI-BGO. Arbitrarea paralelă este utilizată în cazul unor sisteme mai complexe în care sînt prezente un număr mai mare de 3 MP master (în cazul unei magistrale de tip Intel Multibus, numărul maxim de MP este de 16), cărora li se atribuie priorități fixe. Tehnica impune utilizarea unei unități de arbitrare paralelă, compusă dintr-un decodificator și codificator de prioritate. Deci considerabil mai rapidă decît metode arbitrării seriale, rămî-

ne cu dezavantajul unor nivele fixe de prioritate, care în anumite aplicații reprezintă o limitare serioasă a performanțelor sistemului μP . O rezolvare parțială a acestui impediment s-a realizat prin introducerea conceptului de rotație a priorităților. Metoda deși asigură o flexibilitate mai mare, nu rezolvă în totalitate problema, deoarece, în timp nu face altceva decât să "uniformizeze" accesul la magistrală a MP-oare, fără a exista posibilitatea modificării prin soft a priorităților de acces, aceasta în condițiile în care este necesară prezența unui hard adiacent care mărește complexitatea arbitralui de magistrală.

Arbitrarea cu autoselecție, elimină dezavantajele prezentate anterior, permițând modificarea nivelelor de prioritate de către taskurile care sînt executate la un moment dat de un MP. Tehnica are dezavantajul complicării soft a programelor care se execută implicînd o analiză atentă a evoluției nivelelor de prioritate în timp (o secvență necorespunzătoare poate înrăutăți catastrofal performanțele, putînd să conducă la eliminarea definitivă din competiție a unor MP). Un alt dezavantaj îl constituie faptul că deși din punct de vedere hard soluția de implementare nu pune probleme deosebite, pînă în prezent, metoda nu este standardizată, înțelegînd prin aceasta că o serie de magistrale standard destinate unor aplicații μP nu o prevăd, neexistînd circuite specializate destinate implementării ei (spre deosebire de arbitrarea paralelă și serială unde astfel de circuite sînt prezente). O explicație ar constitui-o complicațiile de realizare a implementării soft a priorităților și a sincronizării acestora în timp.

În concluzie, alegerea uneia sau a alteia din tehnici, depinde puternic de aplicația căreia îi este destinat sistemul μP , urmărindu-se de fiecare dată atingerea unui optim, care rezultă din punerea în comun a mai multor deziderate: realizare hard și soft, preț de cost scăzut, fiabilitate ridicată.

2.5. Protocoale de comunicație pe magistrală.

În tehnica de calcul cuvîntul protocol desemnează un mecanism prin care se stabilește modul în care urmează să se efectueze un transfer de informație. Dacă la nivelul sistemului de operare protocolul desemnează mecanismul prin care se efectuează schimbul de informație între taskuri, la nivelul magistralei, aceasta va desemna modul în care:

- se efectuează cererea de acces la magistrală;
- se acceptă cererea de acces;
- se efectuează transferul.

Din acest punct de vedere, protocolul de comunicație pe magistrală reprezintă un ansamblu de semnale (de desemnate prin nivele de tensiune sau curent), generate de interfețele de magistrală a unităților sistemului. Aceasta face ca din punct de vedere ierarhic, aceste protocoale să reprezinte cel mai scăzut nivel întâlnit într-un sistem. O schemă de clasificare [Th72] este prezentată în fig.2.14. Se observă că sînt prezente două tipuri de protocoale sincrone și asincrone. În cazul unui protocol sincron, modul în care se efectuează transferul de informație între unitatea emițătoare și cea receptoare este prestabilit (intervale de timp, succesiune de impulsuri), aspect care implică obligativitatea ca ambele unități să utilizeze impulsuri de sincronizare furnizate de un ceas unic. Pentru protocolul în schimb asincron nici o informație privind intervalul de timp nu este disponibil aprioric. Indicii de performanță care se utilizează pentru a aprecia calitatea protocolului utilizat, se referă la viteză și posibilitatea de transmisie eronată.

SINCRON
ASINCRON
COMANDA UNIDIRECȚIONALĂ
SURSA CONTROLATĂ
DESTINAȚIA CONTROLATĂ
CERERE / CONFIRMARE
NECUPLAT
SEMICUPLAT
CUPLAT

Fig.2.14. Mecanisme de comunicație.

Protocoale de comunicație asincronă

Se împart în două categorii:

- comandă unidirecțională;
- cerere / confirmare.

Protocol de tip comandă unidirecțională.

În cadrul acestui tip de mecanism nu există o confirmare a recepționării informației. Este de două tipuri corespunzătoare unităților care sînt controlate - sursa sau destinație (fig.2.15), în care sem-

nificația notațiilor pentru semnalele prezentate pentru valoarea logică adevărată este:

DATA - dată disponibilă la unitatea sursă;

RDY - magistrală liberă;

REQUEST - cerere de recepție la unitatea destinație, cu condiția că magistrala este liberă;

ACCEPT - confirmare de recepție emisă de unitatea destinație.




Fig.2.15. Mecanismul de comunicații unidirecțional.

a) sursa controlată

b) destinație controlată

Problema care se pune este aceea de a asigura recepția datei în intervalul în care aceasta este prezentată. Aceasta implică o ajustare inițială a intervalelor care apar, motiv pentru care deși mecanismul este simplu și asigură o viteză mare de transmisie nu se poate aplica în cazul în care magistrala este împărțită de unități cu viteze de transmisie diferite.

Protocol de tip cerere / confirmare.

Din mecanismul de comunicație prezentat în fig.2.16., se observă că în toate cele trei situații care pot apărea, sincronizarea dintre unitatea emițătoare și cea receptoare este asigurată de semnalul ACCEPT. Cele trei variante de comunicație: necuplat, semicuplat și cuplat, au apărut datorită modului diferit de tratare a semnalului de magistrală disponibilă. Pentru acest mecanism de transmisie erorile datorate recepției unei date care nu este prezentă pe magistrală sau




Fig. 2.16. Mecanismul de comunicație cerere / confirmare.

a) Necuplat

b) Semicuplat

c) Cuplat

de recepționare de două ori a aceleiași date este exclusă rămânând numai prezente erorile datorate magistralei.

Protocoale de comunicație sincronă

Comunicația sincronă implică corelarea unităților sursă și destinație pe un timp global standard. În această situație problemele care trebuiesc rezolvate se referă la:

- mecanismul de sincronizare;
- transmisia și verificarea datelor.

Mecanismul de sincronizare

Impulsurile de ceas pot fi generate fie central fie local. În cazul sistemului centralizat, impulsurile aceluiasi ceas sînt utilizate de toate unitățile conectate la magistrală. Sistemul este susceptibil la erori datorită fenomenului de "skew" care poate apare. A doua variantă presupune emiterea la anumite intervale de timp a unor semnale de sincronizare a ceasului care sînt utilizate de fiecare unitate în parte, pentru sincronizarea ceasurilor proprii (de obicei numărătoare). Aceste semnale pot fi transmise pe o linie separată sau intercalat între datele schimbate de unități. Si în aceste două cazuri pot apare probleme, în prima situație datorită fenomenului de "skew" care apare între impulsul de sincronizare și transmisia datelor pe magistrală, iar în al doilea caz prin complicarea sistemului de selectare a impulsului de sincronizare dintre datele propriu zise.

Transmisia și verificarea datelor

Deoarece mecanismul de transmisie sincronă necesită o corelare perfectă a unității emițătoare cu cea receptoare, se impune alocarea în același moment a unor cantități egale de timp (cuante de timp) ambelor unități, intervalul corespunzînd de altfel momentului în care magistrala este liberă și poate fi utilizată. Există două posibilități de alocare:

- dedicată;
- nededicată.

În procedura de alocare dedicată intervalul de timp în care poate fi folosită magistrala, acesta este atribuit pe rînd fiecărei unități în parte, indiferent de gradul de utilizare a magistralei de către acestea. Procedura se aplică dacă unitățile sistemului sînt de același tip, intervalul fiind calibrat funcție de cea mai lentă unitate. În procedura de alocare nededicată aceste intervale sînt alocate funcție de

cererile emise de unități. Faptul că este necesară prezența unui algoritm de alocare pe de o parte complică modul de implementare a procedurii, dar pe de altă parte asigură o flexibilitate mai mare sistemului.

2.6. Tehnici de comunicație între modulele procesor.

Prin însăși definiția sa, un sistem MUP implică prezența unui dialog între MP-oare care îl compun. Inițierea acestui dialog, impune pe de o parte ca partenerul de dialog să fie atenționat de necesitatea unui schimb de informație, iar pe de altă parte, de definirea unei modalități de desfășurare a dialogului între cei doi parteneri implicați în schimbul de informație.

În prezent atenționarea partenerului de dialog se efectuează prin intermediul sistemului de întreruperi. Modul în care acestea sînt utilizate s-a prezentat în paragraful 2.3.

Desfășurarea propriu zisă a dialogului între două MP se efectuează în două moduri:

- direct;
- printr-un intermediar.

În modul direct de dialog un MP adresează direct memoria proprie a partenerului. Această modalitate este în general mai puțin utilizată deoarece implică o serie de complicații. Pe de o parte este necesar ca spațiul de adrese comun să fie distribuit în toate memoriile proprii ale MP-oare. Deci memoria unui MP va conține un spațiu propriu cît și un spațiu care poate fi adresat de restul MP-oare, ceea ce atrage după sine complicații în realizarea taskurilor utilizator. Pe de altă parte, fiecare memorie a unui MP va trebui să dispună suplimentar de un port de acces prin care să fie recepționată informația de pe magistrala sistemului ceea ce impune prezența unei posibilități de adresare dublă a memoriei ceea ce evident complică considerabil structura unui MP. Conceptul cunoscut sub denumirea de "dual-port" este utilizată în cazurile în care timpul necesar pentru a transfera o informație de la un MP la alt MP reprezintă o resursă critică a sistemului, situație în care rapiditatea transferului este contrabalansată de complicația hardului unui MP.

În dialogul efectuat printr-un intermediar, informația este preluată inițial de o unitate intermediară care poate fi utilizată în comun de toate MP-oare prezente în sistem, după care într-o a doua e-

tapă la unitatea în cauză are acces partenerul de dialog care preia informația respectivă. Ca element intermediar poate fi utilizată o unitate de I/F comună, în general un disc, soluție mai puțin utilizată datorită timpului mare de transfer cât și a costului ridicat pe care îl presupune în cazul în care aceasta este utilizată numai pentru dialogul dintre două MP. Soluția care s-a impus și care este utilizată în prezent în majoritatea sistemelor μP este de a rezerva rolul de intermediar, unei unități de memorie comune [We74, We77, CC81]. Modul de utilizare a acesteia în câteva cuvinte este următorul. În memoria comună pentru fiecare MP este prevăzută o căsuță poștală "mailbox" ca și un indicator de stare a acesteia. Indicatorul va specifica dacă în căsuța poștală este prezent sau nu un mesaj. În cazul în care este prezent, se specifică lungimea și adresa mesajului ca și sensul de transfer din memoria comună spre memoria proprie, sau din memoria proprie spre memoria comună. Un MP care dorește inițierea unui dialog cu alt MP intră în competiția de câștigare a magistralei, după ce a câștigat-o depune un mesaj în căsuța poștală corespunzătoare partenerului de dialog, poziționează indicatorul acesteia pe ocupat și procedează la emiterea unei întreruperi destinate atenționării acestuia din urmă. MP partener de dialog în urma primirii întreruperii va intra la rândul său în competiția de câștigare a magistralei. În momentul câștigării acesteia, va trece la verificarea conținutului căsuței și la efectuarea transferului, funcție de sensul solicitat, după care procedează la poziționarea pe liber a indicatorului de stare a căsuței poștale și va elibera magistrala. Procedura de transfer este simplă și nu necesită un hard adițional. Singurele complicații intervin în sistemul de operare μP și se referă la faptul că în cazul în care căsuța poștală a MP care este solicitat să devină partener de dialog, este ocupată, este necesară punerea într-un șir de așteptare la căsuța poștală respectivă a cererii în cauză. Sincronizarea și planificarea cererilor de dialog reprezintă una din funcțiile cele mai importante a unui sistem de operare μP și ea va fi discutată într-un capitol ulterior.

2.7. Particularități de încorporare în structuri multimicro-procesor a microprocesoarelor pe 8,16 și 32 de biți.

În încheierea acestui capitol considerăm necesară o trecere în revistă a facilităților pe care le prezintă din punct de vedere a încorporării în structuri μP familiile de μP -oare existente în prezent

Studiul se va face din punct de vedere a cerințelor pe care le impune o structură μP pe de o parte, iar pe de altă parte din punctul de vedere a modalităților în care μP -oarele de 8,16 și 32 de biți pot realiza principalele funcții impuse de structura μP . Acestea din urmă se vor referi la modalități de realizare a excluderii mutuale la accesul la o resursă comună ca și la modul în care se asigură interconectarea între MP-oare.

2.7.1. Cerințe impuse microprocesoarelor de o structură multimicroprocesor.

Microprocesoarele care intră în componența MP-oare din cadrul unui sistem μP trebuie să aibă posibilitatea identificării ciclurilor de mașină și a stărilor stroburilor pentru magistrală [Pa83, **87a]. Acest lucru este necesar pentru controlul magistralei cât și pentru detectarea și identificarea defecțiunilor. O intrare de comandă `READY` care permite μP -orului să intre în `WAIT`, este necesară în cazurile când dispozitivul adresat nu răspunde în cadrul unui singur ciclu mașină. Circuitul trebuie să fie prevăzut cu o intrare `HOLD` ce oprește μP și plasează adresele, datele și magistralele de comandă în stare de impedanță ridicată la terminarea instrucției ce se execută și activează ieșirea `HLDA`. Când se îndepărtează semnalul `HOLD`, μP începe execuția următoarei instrucției în secvență. Pentru a îmbunătăți accesul la magistralele sistemului μP se impune ca μP să dispună atât de o ieșire de tip `BUS REQUEST` cât și de o intrare de tip `BUS GRANT`. Aceste două semnale sînt utile doar pentru structurile μP reduse. Sistemele mai mari impun pe lîngă necesitatea prezenței acestor două semnale și a unor memorii tampon cu rol de a optimiza accesul cererilor la magistralele sistemului cât și a unor controlere de magistrală cu rolul de a coordona aceste cereri de acces. Utilizarea magistralelor sistemului va fi îmbunătățită dacă se prevede o instrucție de tip `DELAY` pentru buclele de timp interne în așteptarea accesului la o resursă comună, fără ca să se fi obținut accesul la magistrală. Pentru a îmbunătăți comunicațiile interprocesor este necesară lărgirea posibilităților de adresare prin utilizarea adresării indirecte și indexate ca și prin utilizarea unor registre interne de 16 și 32 de biți. De asemenea, comunicațiile între MP-oare datorită diversității situațiilor care apar, impun necesitatea ca μP -oarele să dispună de un număr mare de nivele de întrerupere ca și de posibilitatea vectorizării acestora.

Este de menționat că principiile enunțate mai sus au un caracter general, fiecare firmă producătoare de μ P-oare respectându-le într-o manieră proprie funcție de tipul μ P-orului pe 8,16 sau 32 de biți, fapt care reflectă în ultimă instanță experiența cîștigată în realizarea sistemelor μ P.

2.7.2. Realizarea excluderii mutuale.

Deoarece problemele legate de stabilirea unor structuri μ P, au apărut după realizarea primelor μ P-oare, este normal ca acestea să nu dispună de facilități deosebite de încorporare în structuri μ P. Astfel existența ciclurilor WAIT pentru sincronizarea transferului de date între μ P și dispozitivele periferice mai lente nu este suficientă pentru realizarea excluderii mutuale. Cele două operații esențiale ale excluderii mutuale, blocarea magistralei și realizarea operației indivizibile de TAS, nu se pot efectua direct prin metode soft, neexistînd instrucțiuni distincte. În această situație se recurge la o soluție hard de implementare, prin definirea unui fanion de tip TAS ca și port de I/E. Efectuînd o instrucțiune de citire, conținutul bistabilului fanion este transferat către μ P și bistabilul este pus pe "0". La o instrucțiune de scriere, bistabilul este pus pe "1". Indivizibilitatea este asigurată prin modalitatea de realizare a operației de citire / poziționare obținută pe durata unui singur impuls BCLK/.

Se realizează operațiile:

```
IN TAS =  
    [ACC:=FLAG  
    IF FLAG=1 THEN FLAG:=0]
```

și respectiv:

```
OUT TAS =  
    [FLAG=1]
```

cu specificarea că operațiile cuprinse între paranteze pătrate indică indivizibilitatea. Operațiile IF THEN se realizează într-un singur tact de către o schemă hard.

Pentru excluderea mutuală la μ P-oarele pe 16 și 32 biți au apărut instrucții specifice de asigurare a excluderii mutuale [Sc83, Pt85]. Astfel μ P I8086 are prevăzut semnalul LOCK/ ce poate fi activat prin program pentru a împiedica un alt MP de a obține magistrala. Acesta poate fi utilizat pentru a implementa un mecanism de excludere mutuală prin definirea unui semafor soft, cu rolul de a re-

elementa accesul cererilor simultane la o resursă comună a sistemului μP . Semnalul LOCK/ este generat de μP I8086 sau μP I8088 de unitatea BIU (Bus Interface Unit) atunci cînd unitatea EU (Execution Unit) execută instrucția cu prefix LOCK. Semnalul LOCK/ rămîne activ în timpul execuției instrucției ce urmează prefixului LOCK. Dacă un alt MP solicită utilizarea magistralei sistemului μP , cererea în cauză este înregistrată dar nu este onorată pînă la terminarea instrucției blocate prin prefix. Un exemplu de secvență TAS, realizată soft are în acest caz următorul aspect:

```
Verif:  MOV    AL,1      ; AL=1 și blocare
LOCK    XCHG   Sem,AL   ; TAS blocat
        TEST   AL,AL    ; Set fanioană
        JNZ   Verif    ; Buclă dacă LOCK există
        ; Regiune critică
        MOV   Sem,0    ; Anulează LOCK
```

Semnalul LOCK/ furnizează doar informații pentru I8086 sau I8088, privind necesitatea blocării magistralei pe perioada executării instrucției precedate de prefixul LOCK. Responsabilitatea pentru obținerea magistralei μP rămîne în sarcina arbitrilor de magistrală I8289, rezidenți pe fiecare MP echipat cu μP I8086 sau I8088.

Pentru realizarea mecanismului de excludere mutuală μP -oarele pe 16 biți care fac trecerea spre μP -oarele pe 32 biți ca de exemplu, MC68000 ca și μP -oarele pe 32 biți au prevăzut instrucții TAS distincte [KM81, Ma81]. Un exemplu de secvență TAS, realizată soft pentru această categorie de μP -oare de tip MC68000 pe 16 și 32 biți are următorul aspect:

```
Verif:  TAS    Sem    ; TAS blocat
        BNE   Verif  ; Buclă, dacă Semaforul nu este 0
        ; Regiune critică
        CLR   Sem    ; Resetează Semaforul
```

În acest caz instrucția TAS verifică dacă semaforul este resetat, fapt care indică disponibilitatea resursei, și în caz afirmativ procedează la setarea acestuia. Pe perioada executării instrucției, magistrala sistemului μP este blocată, similar ca și în cazul discutat anterior.

2.7.3. Modalități de realizare a interconectării. Magistrale standard multimicroprocesor.

După cum s-a arătat se utilizează 3 organizări pentru interconec-

tarea MP-oare, a memoriei comune și a resurselor de I/F. Acestea sînt:

- magistrală comună multiplexată în timp;
- memorie multiport;
- conectare matriceală de tip "crossbar"

Cea mai ieftină organizare, magistrala comună multiplexată în timp, este cea care s-a impus, existînd în prezent două tipuri de astfel de magistrale: MULTIBUS, realizată de Intel și AMS-M realizată de Siemens. În cadrul acestor două tipuri de magistrală, care au devenit standarde în ceea ce privește modalitățile de interconectare, s-au dezvoltat o serie de module care permit o configurare rapidă funcție de tipul aplicației, a unei structuri μ P. Celelalte două organizări pentru interconectarea MP-oare cunosc o dezvoltare mult mai redusă, constituind realizări singulare în cadrul arhitecturii μ P. Datorită importanței deosebite pe care o prezintă la stabilirea caracteristicilor unui sistem μ P, în continuare se va efectua o foarte scurtă descriere a acestor două tipuri de magistrale.

Magistrala MULTIBUS

Liniile magistralei pot fi grupate în următoarele categorii: linii de adresă; linii de adresă bidirecționale; linii de întrerupere multinivel; linii de control și sincronizare. Liniile de adresă și date sînt comandate de dispozitive three - state, în timp ce liniile de întrerupere și alte linii de control sînt comandate de dispozitive cu colector deschis.

Modulele care folosesc sistemul MULTIBUS sînt interconectate într-o relație master / slave. Un master de magistrală poate comanda liniile de adresă și comandă, aspect care face posibil asigurarea controlului magistralei de către acesta. Arhitectura MULTIBUS este prevăzută atît pentru module master (MP-oare) și slave (blocuri de memorie comună, module de I/F), pe 8 cît și pe 16 biți. Este de menționat că magistrala permite interconectarea a unu sau mai mulți masteri de magistrală în contextul prezenței a unu sau mai multe module slave. Arbitrarea magistralei devine funcțională cînd mai mult de un master cere controlul magistralei în același timp. Un CLK de magistrală este furnizat de obicei de un master de magistrală și poate fi derivat independent de clockul MP. CLK-ul de magistrală oferă o referință de sincronizare pentru conținutul magistralei între cererile de magistrală ale masterilor. Aceasta permite ca masterii cu viteză diferită să împartă resursele pe aceeași magistrală, transferurile pe magistrală efectuîndu-se asincron respectînd CLK-ul de magistrală. Prin aceasta viteza de transfer este dependentă numai

de dispozitivul de transmisie și de recepție. Proiectarea magistralei a prevenit situația ca modulele master lente să nu fie handicapate în încercările lor de a câștiga controlul magistralei, dar nu a restricționat viteza la care modulele mai rapide pot transfera date prin aceeași magistrală. Odată ce o cerere de magistrală este acordată, transferurile singulare sau multiple citire / scriere pot continua.

În prezent, în cadrul acestui standard de interconectare sînt prezente două tipuri de magistrale MULTIBUS I, destinate interconectării MP-oare dotate cu μ P-oare pe 8 și 16 biți și MULTIBUS II, destinat realizării de arhitecturi μ P care includ și uP-oare pe 32 de biți [**86b]. Dintre modulele standard puse la dispoziție de MULTIBUS II pentru realizarea unei structuri μ P pot fi menționate:

- modulul iSPB Parallel System Bus care implementează magistrala MULTIBUS II, asigurînd o viteză de transfer de pînă la 40MB/sec;

- modulul iSBC 286/100 Single Board Computer care reprezintă un MP realizat cu μ P I80286;

- modulul iSBC 386/100 Single Board Computer care reprezintă un MP realizat cu μ P de 32 de biți I80386;

- modulul iSBC MEM/312, 310, 320, 340, care reprezintă o memorie comună biport de 0.5MB, 1MB, 2MB și respectiv 4MB;

- modulul iSBC 186/224PP, reprezentînd un controler a perifericelor de I/E;

- modulul iSBC CSM/001 pentru generarea CLK-ului de magistrală reprezentînd în același timp o unitate specializată pentru controlul și coordonarea traficului pe magistrală MULTIBUS II.

Magistrala AMS-M

AMS-M este o magistrală multimaster paralel pentru transferul de date pe 8/16 biți într-un spațiu de memorie de 16MB. Magistrala permite interconectarea unui număr de pînă la 16 MP-oare master, în condițiile unui transfer de date cu o viteză de pînă la 10MB/sec. Ceea ce o deosebește de magistrala MULTIBUS II o constituie faptul că aceasta permite inclusiv transferul serial a datelor. Este de remarcă de asemenea faptul că magistrala deși dispune de module proprii, permite interconectarea unor module standard care aparțin magistralei MULTIBUS II.

3. MECANISMELE SI COMPONENTELE UNUI SISTEM DE OPERARE MULTIMICROPROCESOR.

Un sistem de μ P trebuie să implementeze un număr de trei funcții sistem care se referă la:

- sincronizare;
- comunicare;
- excludere mutuală.

Mecanismele care implementează aceste funcții sînt ierarhizate pe două nivele. La primul nivel, cel inferior, acestea sînt responsabile cu coordonarea execuției proceselor, reprezentînd din acest punct de vedere mecanismele standard ale unui sistem de operare concurrent. În cadrul celui de al doilea nivel, funcțiile respective sînt responsabile cu coordonarea activității modulelor procesoare în cadrul sistemului μ P, privit de data aceasta ca un tot unitar. Între cele două nivele există o legătură strînsă, o serie de funcții specifice fiecărui mecanism în parte interferîndu-se cu funcțiile aceluiasi mecanism situat la un nivel diferit. Din acest motiv, analiza acestor mecanisme se va face începînd cu nivelul inferior, cel responsabil cu concurența la nivelul unui procesor, urmînd ca în momentul analizei nucleului unui sistem μ P să se detalieze caracteristicile mecanismelor care implementează aceste funcții la nivelul ierarhic imediat superior.

3.1. Cooperarea proceselor.

Există un număr de două relații fundamentale de cooperare pe care le pot avea procesele și anume:

- utilizarea unei resurse comune care nu a fost produsă de nici una dintre ele;
- de producător / consumator, în care un proces creează date care urmează să fie utilizate de către celălalt proces.

Aceste două tipuri de cooperare [HH81] au generat și impus un număr de patru probleme: excluderea mutuală, sincronizarea, interblocarea, determinarea. Modul în care s-au rezolvat aceste probleme au condus la definirea funcțiilor și a mecanismelor corespunzătoare amintite anterior.

- Excluderea mutuală se referă la necesitatea de a forța utilizarea strict secvențială a unei resurse de către procesele care intră în competiție pentru cîștigarea ei;
- Sincronizarea se referă la necesitatea coordonării operațiilor-

lor pe o resursă comună efectuate de procesele care cooperînd, solicită resursa în cauză;

- Interblocajul descrie situația în care procesele sînt puse mutual în stare de așteptare a unor evenimente cauzate de alte procese. În cazul unei cooperări de tip producător / consumator în care relația de cooperare este bilaterală, fiecare proces poate fi pus în așteptarea unor date care sînt produse de celălalt; deoarece ambele sînt în așteptare nimic nu se produce de nici un proces, fapt care cauzează apariția interblocajului;

- Determinarea se referă la posibilitatea ca procesele care au acces la o zonă de date comună să le modifice în intervalele de timp în care alte procese care au început să utilizeze zonele în cauză sînt puse în stare de așteptare. Acest aspect impune ca alterarea zonelor de date comune să fie astfel coordonată încît acestea să fie întotdeauna determinate în momentul în care un proces și-a întrerupt acțiunea asupra lor.

3.2. Regiuni critice și semafoare.

Mecanismele menționate anterior sînt realizate prin utilizarea unui număr de trei concepte și anume:

- regiune critică;
- operație indivizibilă;
- semafoare.

Regiunea critică reprezintă o secțiune de cod dintr-un sistem concurent care poate fi controlată numai de un proces la un moment dat. Din modul de definire apare cu claritate faptul că cel mai important aspect în prelucrarea controlului unei regiuni critice de către un proces îl constituie modul în care acesta obține intrarea și respectiv realizează ieșirea din regiunea critică. O primă modalitate de rezolvare o constituie definirea unei variabile de stare logice (realizată prin soft sau hard) a cărei valoare adevărată sau falsă indică dacă regiunea este ocupată și deci procesul trebuie să aștepte, sau dacă este liberă și deci poate fi ocupată. Modificarea valorii variabilei de stare este făcută de proces la intrarea, respectiv ieșirea din regiunea critică. Această modalitate, reprezintă cea mai simplă formă de acces la o regiune critică și a fost definită de Dijkstra sub numele de operații P și V pe semafoare (în acest caz semaforul apare ca o simplă variabilă de stare). Aceste nume s-au ge-

neralizat, astfel încât în prezent, operația de acces la o regiune critică (resursă comună) este cunoscută sub numele de operație primitivă P pe semaforul care indică starea resursei, iar eliberarea acesteia ca o operație primitivă V executată de proces în momentul părăsirii regiunii critice [Di65]. În cazul în care cererile de acces apar la intrarea regiunii critice asincron, nu apare nici o problemă; dacă însă acestea apar sincron, este necesară pe lângă existența unei proceduri de arbitraj și a unei modalități de protejare a variabilei de stare pe perioada testării și eventual a modificării acesteia, aspect care a condus la conceptul de operație indivizibilă.

Operația indivizibilă reprezintă o secvență de cod care nu poate fi întreruptă de nici un eveniment hard sau soft al sistemului. Din acest punct de vedere însăși operația indivizibilă reprezintă o regiune critică mică, protejată însă de influența oricăror evenimente externe în momentul execuției. Dacă se indică cu paranteze drepte indivizibilitatea, atunci procedura de intrare, respectiv ieșire dintr-o regiune critică pe care o poate apela un proces va avea următorul aspect în pseudocod:

Procedură: Intrare în regiunea critică

Begin

Test: If [Var=falsă then Var:=adevărat
else] go to Test;

End

Procedură: Ieșire din regiunea critică

Begin

[Var:=falsă];

End

Modul acesta de rezolvare (care are ca echivalent procedura "test and set" (TAS), analizată într-un capitol precedent), prezintă dezavantajul că procesul trebuie să efectueze continuu procedura de testare a variabilei de condiție, până în momentul în care prin modificarea acesteia de procesul care ocupa regiunea critică primește dreptul de acces. Această formă de așteptare activă mărește considerabil încărcarea procesului și ca urmare conduce la o creștere artificială a gradului de încărcare a acestuia. Dezavantajul a condus la apariția conceptului de semafor, care în prezent reprezintă soluția care se acceptă în majoritatea cazurilor.

Semaforul reprezintă o construcție logică utilizată pentru controlul intrării și ieșirii dintr-o regiune critică fără a produce fa-

nomenul de așteptare activă, fiind alcătuit dintr-o variabilă de stare numerică, un șir de așteptare ca și din proceduri pentru introducerea și extragerea proceselor din șirul, de așteptare.

Pentru înlăturarea fenomenului de așteptare activă s-a introdus o stare nouă denumită WAIT, în care sînt întîrziate (suspendate) procesele care au găsit regiunea critică ocupată. În acest context semaforul este compus dintr-un șir de așteptare și o variabilă de stare numerică cu rol de contorizare. Aceasta din urmă reprezintă o extensie a variabilei de stare logice din metoda prezentată anterior avînd un dublu rol. Pe de o parte, este utilizată pentru protecția regiunii critice, avînd o valoare inițială unu, care devine zero și mai mică ca zero, cînd regiunea critică este ocupată, iar pe de altă parte are rolul de a contoriza numărul de procese care au fost suspendate și care deci pot fi eventual restartate, valoarea fiind dată de modulul conținutului variabilei de stare.

Operațiile pe semafoare în pseudocod sînt următoarele:

```
 / * Declarare semafor * /
   Type Semafor=record
       Contor: integer;
       Sir: Sir-procese End
 / * Inițializare semafor * /
   Procedure: Semafor-Init (semafor)
       Begin
           Contor.semafor:=1; Pentru protecția regiunii critice
           Inițializează Sir.semafor; Funcție de disciplina șirulu.
       End
 / * Intrare în regiunea critică-primitiva P * /
   Procedure: WAIT (semafor)
       Begin
           [Contor.semafor:=Contor.semafor-1;
           If Contor.semafor < 0 then
               Begin
                   Identifică procesul apelant;
                   Introdu procesul în Sir.semafor;
                   Restartează următorul proces din GDF;
               End
           ]
       End WAIT;
 / * Ieșire din regiunea critică-primitiva V * /
   Procedure: SIGNAL (semafor)
```

Begin

[Contor.semafor:=Contor.semafor + 1;

If Contor.semafor \leq 0 then

Begin

la următorul proces din Sir.semafor;

Pune procesul în șirul proceselor gata de execuție;

End]

End SIGNAL;

În rezumat orice semafor standard este format dintr-un șir de așteptare și o variabilă de stare aferentă cu rol de contorizare. Dacă un proces cere accesul într-o regiune critică, execută două operații asupra semaforului aferent regiunii în cauză și anume:

- o operație de tip P; utilizând procedura WAIT;
- o operație de tip V; utilizând procedura SIGNAL.

În cadrul acestor proceduri (în cadrul sistemului de operare se utilizează numele de primitivă pentru aceste proceduri pentru a le deosebi de procedurile proceselor) se realizează pentru:

WAIT; dacă variabila de stare decrementată cu unu este 0, procesul are acces la resursă; în caz contrar (mai mică ca 0), procesul este suspendat (întârziat) într-o stare de așteptare în șirul aferent semaforului și se încearcă relansarea următorului proces prezent în șirul de așteptare a proceselor gata de execuție atașat procesorului.

SIGNAL; ieșirea din regiunea critică; dacă variabila de stare incrementată cu unu, este mai mică sau egală cu 0, procesul suspendat în șirul de așteptare al semaforului este trecut în șirul de așteptare a proceselor gata de execuție (JDE) atașat procesorului.

Este de remarcat în final faptul că operațiile pe semafoare reprezintă de asemenea regiuni critice, fapt semnalat în pseudocod prin utilizarea parantezelor drepte.

3.3. Analiza mecanismelor de sincronizare și excludere mutuală.

Au rolul de a asigura coordonarea execuției proceselor, astfel încât în contextul asigurării corecte a înlănțuirii logice impuse de destinația sistemului, să permită unui proces activ să se blocheze sau să suspende, respectiv să activeze alte procese. Aceste cerințe sînt dictate de necesitatea ca de-a lungul întregului proces să se asigure transmisia corectă a datelor între procese ca și determinismul zonelor de informație comună. Realizarea acestor cerințe se obține utilizând conceptele prezentate anterior, iar folosirea lor a condus la următoarele tipuri de metode care implementează mecanismele de sincronizare și

excludere mutuală [Th86,An78] .

Metoda aşteptării active

Este o soluție aplicată în cadrul utilizării în exclusiune mutuală a unei resurse critice. Metoda implementează cea mai simplă formă de sincronizare în care sînt utilizate operații de tip P și V pe variabila care definește starea resursei. Metoda este simplă și ușor de aplicat, avînd însă dezavantajul apariției stării active de așteptare pentru procesele care nu au reușit intrarea în regiunea critică.

Metoda semafoarelor

Metoda realizează sincronizarea proceselor utilizînd operații de tip P și V pe semaforul care controlează starea resursei. Metoda prezintă avantajul că înlătură fenomenul de așteptare activă procedînd la trecerea proceselor care nu au primit acceptul de intrare într-un șir de așteptare în care rămîn suspendate pînă în momentul în care este permis accesul la resursă. Dezavantajul constă în complicarea procedurilor de intrare și ieșire din regiunea critică ca urmare a apariției unei noi stări în care poate fi prezent un proces. În pofida acestei limitări, metoda este larg folosită pentru definirea mecanismelor de sincronizare.

Metoda prezintă o variantă cunoscută sub numele de sincronizare indirectă prin semafoare. Aceasta constă în utilizarea unor semafoare private; un semafor este considerat privat unui proces, dacă acesta poate utiliza operații de tip P și V, în timp ce oricărui alt proces i se autorizează numai utilizarea primitivei V. Semaforul în aceste condiții are valoarea inițială întotdeauna egală cu 0. În acest ultim caz, ocuparea regiunii critice poate fi făcută de procesul care are autorizată numai utilizarea primitivei V o singură dată, sau în forma unei comenzi de lansare efectuată de procesul care are implementate ambele primitive.

Metoda sincronizării directe

Operația de sincronizare este realizată prin intermediul relațiilor logice între procese, rezolvate în sensul în care acestea interacționează în timp. Sincronizarea trebuie înțeleasă în cadrul acestei metode în sensul stabilirii unor relații de ordine între instrucțiunile executate de procese. Pentru a realiza acțiunea directă a unui proces asupra altuia, primitivele utilizate trebuie să accepte ca parametrii, procesul asupra căruia se intenționează să se acționeze.

Acțiunea este deci programată explicit și cunoașterea identității

procesului este absolut necesară.

Metoda sincronizării indirecte prin evenimente

Operația de sincronizare este realizată prin intermediul evenimentelor. Acestea sînt definite ca reprezentînd situații care pot provoca o schimbare în starea unui proces. Procesele care cooperează își coordonează în acest caz acțiunile utilizînd un set de variabile de stare comune în care se memorează informații privind evoluția în timp a evenimentelor care se iau în considerare. Este evident în acest caz, că setul de variabile reprezintă o regiune critică la care accesul se face utilizînd metoda semafoarelor. Implementarea evenimentelor se face diferențiat; astfel la un moment dat, un proces poate aștepta îndeplinirea mai multor evenimente, sau un eveniment poate fi așteptat de mai multe procese.

Pentru ultimele două metode avantajul utilizării constă în simplificarea considerabilă a nucleului sistemului de operare ca urmare a reducerii numărului și complexității primitivelor cerute; dezavantajul constînd în faptul că este necesară cunoașterea exactă a derulării în timp a execuției proceselor și a apariției evenimentelor care le activează, aspect care este aplicabil numai unor sisteme mpP strict specializate și în care numărul proceselor este relativ mic.

3.4. Mecanisme de comunicare utilizate în coordonarea centralizată.

Coordonarea interacțiunii dintre procese nu se limitează numai la sincronizarea execuției acestora prin emiterea unor ordine de activare, respectiv de dezactivare de către un proces către alt proces.

Un alt aspect al coordonării îl constituie schimbul de informații între procese care implică definirea unui mecanism de comunicare căruia i se impun realizarea a două obiective. Primul obiectiv se referă la asigurarea schimbului corect de date între procesele care comunică, iar cel de al doilea constă în realizarea sincronizării dintre procesele aflate în dialog; utilizînd mecanismele de sincronizare existente ale sistemului de operare. Se utilizează două metode de comunicare;

- prin zone comune;
- prin mesaje.

Ambele metode utilizează mecanisme specifice de gestiune a comunicației. Datorită faptului că ambele metode necesită o analiză detaliată a noțiunii de proces, mecanismele în cauză se vor analiza în exten-

so după discutarea caracteristicilor conceptului de proces așa cum apare în sistemele μP .

3.4.1. Conceptul de proces.

O definiție general acceptată pentru noțiunea de proces este aceea prin care procesul este definit ca reprezentînd activitatea rezultată din execuția unui program secvențial care lucrează cu date și variabile proprii de către un procesor [Sh74]. Logic, fiecare proces are propriul lui procesor și program. În realitate însă, două procese diferite pot fi împărțite de același program ori același procesor. Astfel un proces nu este echivalent cu un program, după cum nu este echivalent cu un procesor; în fapt reprezentînd o pereche procesor, program în execuție.

Execuția unui proces poate fi descrisă ca o secvență de vectori de stare $s_0, s_1, \dots, s_i, \dots$, în care fiecare vector de stare s_i reprezintă cantitatea de informație cerută de procesor pentru o execuție. Componentele vectorului de stare s_i a procesului pot fi schimbate fie prin execuția procesului în cauză căruia îi aparțin, fie prin execuția altor procese care împart (utilizează în comun) unele din componentele în cauză. În această ultimă situație spunem că procesele cooperează. Este evident că sînt prezente și componente ale vectorului de stare s_i care sînt modificate numai de procesul căruia îi aparțin, acestea formînd setul variabilelor proprii [Pa83]. Din modul în care s-a definit noțiunea de proces și modul în care acesta se execută apar două categorii:

- procese independente care nu cooperează cu nici un alt proces;

- procese concurente, care interacționează unul cu celălalt. Ele pot coopera modificîndu-și reciproc componentele vectorului de stare s_i prin transmiterea de informații, sau intra în competiție pentru utilizarea anumitor tipuri de informații sau echipamente comune definite ca resurse.

Dacă se examinează un proces în orice moment de timp, acesta poate fi: în execuție sau blocat. Un proces este (logic) în execuție, dacă este fie executat pe un procesor sau ar putea fi executat de un procesor dacă acesta este disponibil; în acest ultim caz, procesul este într-o stare gata de execuție. Un proces este blocat dacă nu poate intra în execuție pînă nu primește un semnal, mesaj, sau resursă de la un alt proces.

Prin examinarea logică a proceselor și ignorând numărul de procesoare fizic disponibile se pot asigura soluții pentru orice tipuri de probleme ridicate de sistemele de operare mpP; aceasta cu condiția asigurării unei cooperări corecte între procese, indiferent dacă împart sau nu aceleași procesoare.

3.4.2. Modalități de realizare a comunicării prin intermediul zonelor comune.

În cadrul comunicației prin zone comune între procese, mecanismul fundamental constă în prezența unei zone comune în care un proces producător amplasează o serie de elemente și din care un proces consumator preia elementele, la care se adaugă un mecanism pentru a determina starea zonei tampon. În cadrul acestui proces de intercomunicație, prezentat în fig. 3.1., relațiile dintre cele două procese implicate se schimbă, unul fiind dependent de celălalt datorită modului în care se completează, respectiv se extrage informația din zona tampon comună.




Fig. 3.1. Intercomunicația producător / consumator cu utilizarea unei zone comune.

Apariția acestui aspect implică o generalizare a noțiunii de semafor în sensul că acesta devine o variabilă de contorizare în loc de a

fi o variabilă logică [HHS1,We77] .

În prezent există două metode de implementare a mecanismului de intercomunicație cu utilizarea de zone comune de tip producător / consumator. Cele două metode sînt:

- utilizarea unei comunicații directe producător / consumator
- realizarea comunicației prin intermediul monitoarelor.

Comunicația directă producător / consumator.

În cadrul acestui mod de comunicare fiecare proces are acces la zona comună și fiecare proces efectuează operații direct pe semafoarele generalizate. Cînd zona comună este plină, procesul producător nu va încerca să amplaseze un alt mesaj în zona comună, fapt care implică trecerea acestuia într-o stare de așteptare. Procesul consumator va trebui să semnaleze procesului producător cînd o zonă mesaj din zona comună este liberă, astfel ca acesta să poată trece la amplasarea unei alte informații în zona eliberată. În cazul în care însă zona comună este liberă, cel care trece în stare de așteptare este procesul consumator; stare din care va ieși numai în momentul în care procesul producător va semnaliza că un alt mesaj a fost mutat în zona comună. Pentru implementarea acestui mecanism sînt suficiente definiția a două semafoare cu semnificația " zonă comună liberă ", respectiv, " zonă comună complectată ", ca și a două primitive WAIT și SIGNAL. În scopul simplificării comunicației dintre un proces producător și unul consumator, se mai adaugă suplimentar un șir de așteptare care va conține adresele zonelor mesaj din zona comună care sînt complectate (sau depinzînd de strategia adoptată sînt libere), ca și două primitive responsabile în principal cu gestiunea acestui șir: ATTACH și DETACH. Datorită importanței prezentate de acest mod de comunicare se va analiza în continuare cum se realizează, prezentîndu-se rolul fiecărei primitive implicate în dialog.

O primitivă WAIT (index semafor) apelată va cere sistemului de operare blocarea procesului consumator sau producător din care a fost apelată zona comună dacă aceasta este liberă sau complectată.


O primitivă SIGNAL (index semafor) apelată va cere sistemului de operare deblocarea unui proces consumator sau producător care a fost blocat din cauza condiției zonă comună liberă, respectiv zonă comună complectată.

O primitivă ATTACH (index șir, adresă zonă mesaj) va introduce adresa zonei mesaj care s-a complectat (sau s-a eliberat) în șirul de așteptare a cărui index apare ca parametru.

O primitivă DETACH (index șir, adresă zonă mesaj) va scoate adresa zonei mesaj care s-a completat (sau s-a eliberat) din șirul de așteptare a cărui index apare ca parametru.

Graful mecanismului de intercomunicație de tip consumator / producător în care s-a notat cu:

- S_1 semaforul condiției zonă comună liberă;
- S_2 semaforul condiției zonă comună completată;
- SIR șirul de așteptare a adreselor zonelor de mesaj ocupate;
- S semaforul pentru controlul secțiunii critice SIR este prezentat în fig.3.2.



Producător

pregătește mesajul;
WAIT (S_1);
WAIT (S);
mută mesajul în zona comună;
ATTACH (SIR, adresă mesaj);
SIGNAL (S);
SIGNAL (S_1);
End Producător;

Consumator:

WAIT(S_2);
WAIT (S);
mută mesajul din zona comună;
DETACH (SIR, adresă mesaj);
SIGNAL (S);
SIGNAL (S_2);
prelucrare mesaj;
End Consumator;

Fig.3.2. Mecanismul intercomunicației dintre procese de tip producător (P) / consumator (C).

Din modul de definire a acestui tip de comunicație rezultă că algoritmul de planificare și sincronizare a dreptului de acces la zona comună de către procese, este divizat, fiind prezent în fiecare pe fiecare de procese care schimbă informații. Dacă pentru sistemele cu un număr mic de procese acest tip de comunicație este acceptabil pentru sistemele în care numărul acestora este mare apar complicații în conceperea logica a procedurii de gestiune a zonelor comune ca și în asigurarea unei structuri modulare a mecanismului de coordonare și sincronizare. Ca un rezultat direct în acest caz are loc o creștere sub-

stanțială a timpului de răspuns a sistemului.

Realizarea comunicației prin intermediul monitoarelor

Comunicația directă dintre procese, prezintă dezavantajul fragmentării procedurii de planificare și sincronizare în fiecare proces implicat în schimbul de informație. Cumularea problemelor de planificare și sincronizare într-o singură regiune critică a dat posibilitatea realizării schimbului de informație prin intermediul unei singure regiuni critice de cod, respectiv prin intermediul a ceea ce a primit denumirea de monitor. Modul în care un proces producător este sincronizat cu unul sau mai multe procese consumatoare, (vezi fig.3.3) presupune parcurgerea următoarelor etape:

- orice proces poate chema monitorul utilizând o procedură de intrare cu un set fix de parametri;
- toate procedurile de intrare includ o primitivă WAIT pe intrarea monitorului;
- parametri de intrare sînt examinați de monitor și procesul care a apelat monitorul este fie servit, fie pus în așteptare pînă în momentul îndeplinirii unui set de condiții, cînd poate fi servit.




Fig.3.3. Mecanismul comunicației prin monitor între procese de tip producător (P) / consumator (C).

3.4.3. Mecanisme de realizare a comunicării prin intermediul transmițerii mesajelor.

Prin extinderea noțiunii de comunicație între procese apare posibilitatea ca un proces activ să solicite la un moment dat trimite-rea unui mesaj altui proces activ, ca și posibilitatea ca un proces activ să solicite un mesaj de la un alt proces activ.

Acest schimb de mesaje în care pot fi implicate mai multe procese

emitoare, respectiv receptoare, poate condiționa sau nu, execuția pe mai departe a proceselor în cauză, motiv pentru care sînt necesare mecanisme pentru blocarea respectiv deblocarea proceselor implicate în schimbul de mesaje ca și pentru determinarea modului în care se vehiculează mesajele: prin intermediul memoriilor comune, a porturilor de I/F sau pe linii de telecomunicație. Există două tipuri de intercomunicație prin mesaje. Primul se referă la un trafic unidirecțional al schimbului de mesaje, cel de al doilea la un proces generalizat de schimb de mesaje între procese [HH81] .

Mecanism de trafic unidirecțional

Acesta reprezintă un mecanism simplu în care conexiunile dintre procesele implicate sînt unice, fiind utilizate numai în intercomunicațiile dintre procese de tip producător / consumator în care schimbul de mesaje este unidirecțional.

Primitivele fundamentale implicate în procesul de intercomunicație de tip mesaj, poartă numele de SEND și respectiv RECEIVE.

SEND reprezintă primitiva prin care un proces trimite un mesaj altui proces. În cea mai simplă formă SEND va specifica în parametrii numele procesului căruia îi este adresat mesajul ca și adresa mesajului. Mecanismul prin care mesajul ajunge la procesul destinatar poate fi implementat în două moduri.

În primul caz, mesajul este copiat într-un șir de așteptare atașat procesului destinatar. În cazul în care mesajul este destinat mai multor procese poate fi copiat în fiecare șir de așteptare atașat proceselor destinate, sau într-o variantă mai economică într-un singur șir de așteptare, cu specificarea numărului de procese destinate. Execuția primitivei SEND, poate fi urmată sau nu, de blocarea procesului expeditor pînă în momentul în care procesul destinatar primește mesajul.

În al doilea caz, se apelează la un proces specializat în gestionarea mesajelor. Procesul va dispune de șiruri de așteptare pentru fiecare proces implicat în schimbul de mesaje, șiruri care sînt invizibile pentru procesele expeditoare. În momentul executării unui SEND, procesul de gestiune a mesajelor va fi activat și mesajul va fi copiat în șirul de așteptare corespunzător procesului destinatar. În continuare transmiterea mai departe a mesajului rămîne în sarcina procesului de gestiune a mesajelor care va întrerupe execuția procesului destinatar pentru a forța expedierea către acesta a mesajului în cauză. Șirurile care conțin mesaje schimbate între procesele expeditoare și cele receptoare își modifică dinamic mărimea funcție de

modul în care evoluează procesul de gestiune a mesajelor.

RECEIVE reprezintă primitiva pe care un proces destinat o utilizează în două scopuri. Primul scop, constă în confirmarea primirii mesajului astfel încât acesta să poată fi prelucrat de destinatar. Cel de al doilea, constă în emiterea unei cereri de primire a unui mesaj din partea unui proces expeditor. În ambele cazuri procesul de gestiune a mesajelor este apelat procedînd fie la scoaterea mesajului din șir în primul caz, fie la înregistrarea cererii în cel de al doilea caz.

Mecanismul de expediere / primire a unui mesaj, prezentat mai sus implică o relație directă între expeditor și destinatar, relație care în cazurile mai complexe este controlată de un proces de gestiune a mesajelor care se vehiculează. Din acest punct de vedere primitivele SEND și RECEIVE, reprezintă analogul primitivelor ATTACH și DETACH, prezentate în cazul comunicației prin zone comune, problematica rămînd aceeași, cu singura deosebire că zona comună conține de data aceasta un singur mesaj. În această idee, diagrama de stare corespunzătoare modului de comunicație prin zone comune rămîne valabilă ca și modul de implementare a primitivelor SEND / RECEIVE cu amendamentul prezentat mai sus.

Mecanism de trafic generalizat

Față de funcțiile mecanismului de intercomunicație prezentat anterior se introduc în plus funcții referitoare la asigurarea:

- comunicațiilor bidirecționale;
- confirmării primirii unui mesaj;
- prezenței unor căi multiple de vehiculare a mesajelor de diverse tipuri între procese.

Primitivele utilizate sînt aceleași, SEND respectiv RECEIVE, cu unele variații de formă impuse de noile funcții care sînt încorporate. Din acest motiv, analiza acestui tip de mecanism, se va face din punctul de vedere a funcțiilor suplimentare care le introduc și nu al modului de funcționare a primitivelor în sine.

Confirmarea primirii unui mesaj reprezintă o notificare cerută de procesul expeditor, că mesajul a fost primit de către procesul de gestiune a mesajelor sau de către destinatar. Operația este independentă de faptul că expeditorul așteaptă un răspuns din partea destinatarului și poate fi realizată prin execuția unui SIGNAL de către destinatar. Verificarea confirmării poate fi efectuată de expeditor printr-un WAIT (anumite sisteme de operare prevăzînd pentru aceasta o primitivă specifică numită CHECK (verifică) care are de fapt ace-

lași rol cu WAIT). Confirmarea primirii este utilizată pentru deblocarea unui proces, sau pentru a permite unui proces activ trimiterea în continuare a altui mesaj.

Realizarea căilor multiple de vehiculare a mesajelor este asociată cu conceptul de cutie poștală. În cadrul acestui concept, un proces trimite un mesaj care include și numele expeditorului printr-o operație SEND, la unul sau mai multe procese destinatar, după care poate verifica printr-un WAIT dacă mesajul a fost primit. O cutie poștală reprezintă un șir de așteptare asociat cu un destinatar care poate primi mesaje de la două sau mai multe procese expeditoare. Conceptul de cutie poștală este utilizat în cazul în care procesul expeditor cunoaște numai numele procesului căruia urmează să-i expedieze mesajul (fără a cunoaște numele șirului asociat procesului destinatar). Astfel apare un șir unic de așteptare a mesajelor primite de un proces în care fiecare mesaj în parte identifică procesul expeditor. Procesul destinatar poate astfel să confirme procesului expeditor primirea mesajului prin execuția unui SIGNAL (care utilizează identificatorul prezent în mesaj). Gestiunea cutiilor poștale poate fi realizată în cadrul unui proces de gestiune a mesajelor conținute în șirurile de așteptare. Este de remarcat faptul că prin utilizarea acestui concept, se asigură practic legături multiple între toate procesele prezente în sistem.

Comunicațiile bidirecționale au apărut practic ca o concluzie logică a prezenței în mesaj a identificatorului procesului căruia îi aparține și a extinderii acestui concept de identificare și la răspunsurile emise de destinatari. Astfel identificatorul unui răspuns conține pe lângă identificatorul procesului căruia îi este destinat și un identificator legat de mesajul al cărui răspuns este. Aceasta face ca atât mesajele inițiale cât și răspunsurile să poată fi plasate în același șir de așteptare. Ca urmare, șirurile de tip cutie poștală conțin în cazul general un amestec de mesaje și răspunsuri care provin de la procesele care au intrat într-o comunicație tip mesaj cu procesul căruia îi este atașat șirul. Acest aspect a schimbat clar semnificația primitivei RECEIVE, care are rolul de a solicita primirea unui mesaj (scoaterea lui din cutia poștală), și de a impune introducerea unei primitive noi RECEIVE ANSWER, care pe lângă funcția realizată de RECEIVE asigură și emiterea unui răspuns pentru mesajul primit. Blocarea procesului poate fi asociată cu ambele funcții. O gestiune specială a răspunsurilor de către sistemul de operare nu este necesară deoarece acestea părăsesc sistemul.

3.4.4. Particularitățile mecanismului de comunicare între procese și subprogramele de tratare a întreruperilor.

Subprogramele de tratare a întreruperilor (STI) reprezintă o componentă majoră a tuturor sistemelor de operare μ P. Un STI poate fi considerat un proces de tip special, deoarece pe de o parte prezintă structura și toate caracteristicile funcționale ale unui proces, iar pe de altă parte datorită evenimentelor care declanșează lansarea în execuție a unui STI, apar restricții în ceea ce privește mărimea intervalului de timp în care STI urmează să își termine execuția.

Modul de transfer a informației se poate face utilizând cele două mecanisme de intercomunicație prezentate anterior, la care se adaugă următoarele restricții:

- un STI nu poate aștepta pe un semafor datorită limitării timpului în care trebuie să își termine execuția;
- deoarece marea majoritate a STI sînt destinate pentru a deservi echipamentele de I/E este necesară în acest caz, definirea unei proceduri care să activeze STI numai dacă echipamentul de I/E este pregătit.

Faptul că un STI nu poate aștepta pe un semafor, poate conduce la apariția unui blocaj în cazul în care un proces în curs de execuție într-o regiune critică protejată prin semafor este întrerupt de un STI care așteaptă pe același semafor. Acest aspect a dus la modificarea mecanismului prin care procesele și STI se protejează una față de cealaltă și prin urmare implicit, a modului de acces la regiunea critică. Astfel într-un sistem monoprosesor se utilizează pentru protejarea proceselor unul față de celălalt semafoarele și o procedură de dezactivare a întreruperilor pentru a proteja procesele și STI de alte STI. În acest mod un STI nu va avea nevoie să aștepte înainte de a avea accesul la o regiune critică deoarece apariția întreruperii înseamnă că regiunea critică este liberă. Metoda este completată în sistemele multimicroprocesor prin utilizarea unei combinații de "test and set" și de blocare a magistralei.

Comunicația dintre un proces producător și un STI consumator

În cazul condiției "zonă comună completată" nu apare nici o problemă, procesul producător rămînînd în așteptare pe semafor pînă în momentul în care STI a terminat de prelucrat informația și semnalează atașarea zonei tampon în cauză la șirul zonelor tampon libere. Rămîne de rezolvat problema în cazul condiției "zonă comună liberă" deoarece STI lansat în execuție de o întrerupere provenită de la un

echipament de ieșire (E) nu poate aștepta pe semafor pînă în momentul în care are loc complectarea de procesul producător cu date a zonelor de mesaje care urmează să fie prelucrate. Problema se rezolvă în două moduri.

În primul caz se utilizează un STI lansat în execuție de un ceas de timp real cu rolul de a verifica dacă echipamentul de E este disponibil și zona tampon este complectată. În cazul în care cele două condiții sînt realizate se lansează STI-ul consumator. Metoda are avantajul că menține separarea dintre procese și STI și dezavantajul că adaugă mai multe întreruperi care urmează să fie prelucrate de procesor. În cel de al doilea caz, se construiește o procedură care este chemată de procesul producător în momentul în care zona tampon a fost complectată. Procedura este prantic încorporată în procesul producător și are rolul de a verifica dacă echipamentul de E este disponibil iar în caz afirmativ de ai furniza primul caracter al mesajului. În continuare, echipamentul de E va emite întreruperile care vor lansa în execuție STI-ul consumator. Această soluție deși nu menține modularitatea dintre procese și STI are avantajul că este eficientă. Mecanismul de transfer este prezentat în fig.3.4., în care cu S_1 s-a notat semaforul condiției zonă comună liberă, iar cu P procedura de declanșare a echipamentului dacă acesta este pregătit.




Fig.3.4. Mecanismul de comunicație dintre un proces producător și un STI consumator.

Comunicația dintre un STI producător și un proces consumator

În cea de a doua situație procesul producător care este de tip STI, furnizează informații pentru un proces consumator. În cazul condiției "zonă comună liberă", sincronizarea se realizează similar ca în cazul

în care STI este de tip proces producător, deoarece acesta din urmă va efectua numai o semnalare a faptului că zonele tampon sînt completate. Problema care rămîne de rezolvat se referă la asigurarea sincronizării pe condiția "zonă comună completată", deoarece STI nu are posibilitatea de a aștepta pe semafor. Si în acest caz există două modalități de rezolvare a problemei.

Prima modalitate presupune definirea a două sau mai multe zone tampon care să fie completate circular astfel încît STI să nu fie pus în situația de a aștepta. Problema care se pune în acest caz, este de a defini un număr suficient de mare de zone tampon astfel ca să nu existe șansa ca STI să fie pus în situația să aștepte.

A doua modalitate presupune dezautorizarea întreruperilor de la echipamentul de intrare (I) de către STI după completarea zonelor tampon. În continuare rămîne în sarcina procesului consumator ca să reautorizeze întreruperile de la echipamentul de I în momentul în care a terminat de prelucrat datele din zona tampon. De asemenea procesul consumator va lansa în execuție un modul pentru restartarea echipamentului de I în cauză. Erorile care pot apare în acest caz se datoresc datelor care se pierd între momentul dezautorizării întreruperilor și a restartării din nou a echipamentului de I, respectiv a reautorizării întreruperilor. Mecanismul de transfer este complementar celui prezentat în fig.3.4.

Comunicația dintre un STI producător și un STI consumator

În cea de a treia situație, ambele procese producător și consumator sînt de tip STI. Realizarea comunicației presupune evitarea fenomenelor de așteptare, aspect care se realizează dezautorizînd întreruperile în STI aflat în execuție pentru STI-ul complementar producător sau consumator. Ca și în celelalte două tipuri de comunicație, sînt necesare module independente de restartare a echipamentelor periferice care sînt gestionate de STI consumator și producător în cauză.

3.5. Extinderea mecanismelor de cooperare în sistemele multimicroprocesor. Monitoare.

3.5.1. Natura și structura monitoarelor.

Un monitor reprezintă generalizarea unei regiuni critice de cod și de date care este utilizată în comun de diferite procese în conformitate cu o anumită disciplină de planificare [BB80]. Prin urmare un monitor reprezintă o entitate statică care este activată de pro-

cesele care solicită accesul la zonele de date comune incluse, și care astfel activează procedurile care fac parte din monitor. Un monitor poate fi utilizat ca o structură de sincronizare a proceselor concurente cu rol de asigurare a comunicațiilor între procese și planificare a acestora (aceasta din urmă fiind privită nu ca o planificare conform unei anumite discipline ci ca o asigurare a înlănțuirii proceselor care se apelează unul pe celălalt). Pentru realizarea acestui deziderat sînt folosite combinații de condiții de stare și șiruri de așteptare, ansamblu cunoscut sub numele de variabile condiționate. Variabilele condiționate, pot fi implementate direct sau utilizînd semafoare. Astfel monitorul apare ca o colecție de proceduri asociate cu un tip de resursă, fiind responsabil de alocarea resursei și de controlul referințelor la aceasta. Fiecare resursă din sistemul μP are un monitor specific. Procesele nu pot opera direct pe zonele de date comune; ele pot numai chema procedurile monitor care asigură accesul la datele comune. Pentru a asigura consistența, monitorul permite numai ca un singur proces să fie activ la un moment dat. Dacă alte procese apar în momentul în care procedurile acestuia sînt executate, procesele în cauză vor rămîne în așteptare. Pentru realizarea acestor sarcini modul program al unui monitor poate fi privit ca avînd două părți logice. Prima este reprezentată de algoritmul pentru utilizarea resursei împărțite (comune). Cea de a doua, este responsabilă cu mecanismul de planificare a accesului proceselor la resursa în cauză. Astfel un monitor din punct de vedere a structurii de date și cod are următoarea alcătuire:

- zona de date proprii ale monitorului;
- zona de definiere a procedurii de intrare;
- zona de definiere a primitivelor.

Datorită importanței avute în gestionarea resurselor unui sistem μP fiecare din aceste părți componente se vor analiza în următoarele paragrafe.

3.5.2. Tipuri de monitoare utilizate în sistemele multimicro-procesor.

Un proces care a cîștigat dreptul de a utiliza resursa comună gestionată de monitor se execută sub controlul exclusiv al acestuia. În cursul execuției procesul poate cere verificarea îndeplinirii unor anumite condiții. În cazul în care acestea nu sînt îndeplinite, monitorul blochează execuția pînă în momentul în care condițiile cerute sînt îndeplinite. Modul în care monitorul gestionează aceste procese, le

blochează și respectiv le relansează în execuție, definește mecanismul de planificare, scopul final al acestuia, fiind de a garanta controlul exclusiv a resursei de către monitor. Din acest motiv, mecanismul de planificare reprezintă și criteriul de clasificare a monitoarelor [Bu78]. Modul de reprezentare a activității de coordonare și planificare a execuției proceselor este făcut utilizând modelele unor automate cu stări finite (reprezentarea grafică efectuându-se cu diagrama de stare).

Toate tipurile de monitoare existente în prezent pot fi descrise utilizând un număr de cinci stări:

- WAIT (ASTEPTARE) la intrarea monitorului; procesul așteaptă ca monitorul să devină disponibil.

- ACTIVE (ACTIV); procesul este executat exclusiv sub controlul monitorului.

- BLOCKED (BLOCAT); apare ca un rezultat al apelului efectuat de un proces activ care se pune el însuși în această stare, în așteptarea îndeplinirii a uneia sau a mai multor condiții.

- PENDING (INTIRZIAT); apare ca un rezultat al unei cereri de activare pe care o primește un proces aflat în așteptare din partea unui proces activ. Reprezintă tot o stare de așteptare dar de maximă prioritate, fiind utilizată numai de monitorul de tip 3.

- ELIGIBLE (ELIGIBIL); reprezintă o stare intermediară între stările BLOCAT și ACTIV, în care procesele care au fost activate așteaptă ca procesul ACTIV să părăsească monitorul; este utilizată numai de tipul de monitor 4.

Evenimentele care provoacă tranzițiile între stările automatului sînt aceleași pentru toate tipurile de monitoare; deși există modalități și tipuri de implementări diferite. Cele patru evenimente principale sînt:

- ENTER (INTRARE); cerere emisă de un proces aflat în exteriorul monitorului, în scopul cîștigării controlului acestuia. Procesul care a efectuat cererea, fie închide intrarea monitorului intrînd în starea ACTIV, fie intră în stare ASTEPTARE la intrarea monitorului.

- EXIT (EXIT); corespunde momentului în care procesul părăsește monitorul; ca urmare se redă controlul monitorului pentru activarea procesului cu cea mai mare prioritate aflat în așteptare (sînt excluse procesele aflate în starea BLOCAT), sau pentru re-deschiderea intrării monitorului; în unul sau în celălalt caz, apa-

re în urma unui apel terminat prin RETURN.

- BLOCK (BLOCARE); procesul activ prezent în urma acestui eveniment intră în starea BLOCAT sau INTIRZIAT, unde așteaptă un apel de deblocare; controlul este redat monitorului pentru procesul cu prioritatea cea mai mare aflat în stare de așteptare, sau pentru deschiderea intrării monitorului.

UNBLOCK (DEBLOCARE); reprezintă evenimentul care trece un proces din starea BLOCAT în starea ACTIV, ELIGIBIL, sau din nou în BLOCAT, funcție de valorile variabilelor de stare și tipul monitorului.

Datorită faptului că blocarea și deblocarea unui proces reprezintă o operație complexă, o serie de monitoare au diversificat gama evenimentelor susceptibile să producă aceste stări. Astfel pentru BLOCARE apar:

SLEEP, STALL, DELAY, SUSPEND

iar pentru deblocare:

CONTINUE, WAKEUP, RESTART, PROCEED

Diferențele care apar, se vor semnala în momentul în care se va prezenta fiecare monitor în parte. Reprezentarea acestora se va face utilizând diagramele de stare în care cercurile vor defini stări, iar arcele, tranziții dintr-o stare în alta.

În cazul în care pentru tranziții se vor utiliza linii pline, se va semnala faptul că tranziția dintr-o stare în alta este forțată de însăși procesul care se execută, iar pentru tranzițiile definite prin linii întrerupte, faptul că procesul aflat într-o stare de așteptare este forțat să treacă în altă stare în urma unui apel efectuat de procesul activ aflat sub controlul monitorului (prioritățile se vor semnala prin numere încercuite, în care numărul 1 are cea mai mare prioritate).

Monitor de tip 1 (Pascal)

Figura 3.6a., prezintă automatul pentru monitorul de tip 1 utilizat de limbajul concurrent Pascal, în care apar suplimentar evenimentele DELAY (INTIRZIE) și CONTINUE (CONTINUA) care realizează funcțiile de deactivare și de semnalizare pe intrarea monitorului și respectiv de activare a unui proces. În fapt CONTINUE reprezintă o procedură specială de ieșire care este apelată de un proces activ pentru un proces aflat în stare de așteptare (BLOCAT). În acest caz procesul care a activat procesul blocat va trebui să părăsească monitorul imediat. Acest tip de monitor prezintă dezavantajul major, că în situațiile practice de planificare, apar cazuri în care două sau mai multe proce-

se pot fi activate înainte ca procesul care a amorsat procedura de activare să părăsească normal monitorul (deci numai un proces poate fi continuat la un moment dat atunci când condițiile solicitate de acesta sînt îndeplinite).

Monitor de tip 2 (Manager)

Figura 3.6b., prezintă automatul pentru monitorul de tip 2. Pentru blocarea și respectiv deblocarea unui proces se introduc evenimentele RESTART (RESTART) și respectiv SUSPEND (SUSPENDARE). Spre deosebire de monitorul de tipul 1, un proces activ poate reactiva (re-starta) un număr nelimitat de procese care însă părăsesc imediat monitorul.

Monitor de tip 3 (Mediator)

Figura 3.6c., prezintă, automatul pentru monitorul de tip 3. Pentru a înlătura dezavantajele prezentate de monitoarele de tip 1 și 2 se adaugă o stare suplimentară TRANZITIE, astfel încît un proces poate planifica alte procese fără a fi silit să părăsească monitorul permanent. Procedura de planificare în cauză introduce un număr de evenimente suplimentare:

- PROCEED (TRANZITIE); reprezintă o cerere emisă de procesul activ de a fi trecut într-o stare tranzitorie în scopul deblocării unui proces BLOCAT (care devine fie activ, fie părăsește monitorul).

- STALL (DEZACTIVEAZA); reprezintă o blocare a unui proces activ, urmată de relansarea unui proces prezent în starea TRANZITIE sau ASTEPTARE la intrarea monitorului. Dacă nu este posibilă reactivarea nici unuia, INTRAREA monitorului este deschisă.

O mențiune aparte trebuie făcută pentru evenimentul EXIT, deoarece procedura corespunzătoare este răspunzătoare suplimentar de investigarea stării TRANZITIE, înainte de a investiga starea ASTEPTARE pe intrare, pentru luarea în considerare a unui nou proces de către monitor. Din acest motiv evenimentul EXIT este înlocuit pentru acest tip de monitor prin DEPART (EXIT și verificare).

Deși monitorul prezintă o serie de avantaje față de tipurile prezentate anterior, are în același timp un dezavantaj semnificativ care pentru monitoarele ce sînt solicitate de un număr mare de procese devin greu de depășit. Acesta se referă la faptul că structurile de date care sînt cerute de un proces care a pierdut temporar controlul pot fi modificate în mod necorespunzător de un proces care a cîștigat temporar controlul monitorului.

Monitor de tip 4 (Gladiator)

Monitorul prezentat în fig.3.6d., înlătură dezavantajele monitorului de tip 3 prezentat anterior. Când un proces este activat de un alt proces, el intră într-o stare TRANZITIE din care procesele sînt selectate și reactivate ulterior pentru a cîștiga controlul monitorului. Un proces poate avea astfel mai multe reactivări, fiindu-i garantat că nici un alt proces reactivat nu va avea posibilitatea de acces la structurile sale de date pînă în momentul în care renunță la controlul monitorului. Pentru realizarea acestui aspect este adăugată o stare suplimentară ELIGIBIL, în care procesele blocate pot fi trecute prin apariția evenimentului WAKEUP (ACTIVEAZA), timp în care procesul activ care deține controlul monitorului își continuă execuția. Două evenimente introduse suplimentar SLEEP (DEZACTIVEAZA) și LEAVE (echivalentul lui EXIT), pot face ca un proces aflat în starea ELIGIBIL să treacă în starea ACTIV, (sau dacă nici un proces nu este în așteptare să deschidă intrarea în monitor). Evenimentul WAKEUP (ACTIVEAZA) este astfel evident protejat, deoarece procesul activ menține controlul monitorului, interferență avînd loc numai în timpul evenimentelor SLEEP (DEZACTIVEAZA) sau LEAVE (EXIT). Astfel datele monitorului nu se vor schimba în cursul execuției evenimentului ACTIVEAZA, singurele evenimente critice rămînînd DEZACTIVEAZA și EXIT.

3.5.5. Structura de date și organizatorică a unui monitor.

Indiferent de tipul monitorului, acesta va superviza procesul de coordonare a execuției proceselor de tip producător / consumator. Acest aspect face ca monitorul să supervizeze modul în care procesele prelucrare sau completează o serie de zone tampon privite de acestea ca reprezentînd un grup de resurse comune.

Pentru realizarea acestui deziderat, monitorul dispune de două tipuri de structuri de date [DD81]. În cadrul primei structuri sînt definite datele utilizate în cadrul procesului de obținere a controlului monitorului de către un proces. Astfel condiția monitor liber sau ocupat, are asociate semafoare controlate de nucleul sistemului de operare. Aceste semafoare sînt definite în cadrul structurii de date proprii a monitorului. În cadrul celei de a doua structuri de date monitorul dispune de șiruri de așteptare în care sînt prezente adresele zonelor de date comune care sînt manipulate de procesele care solicită controlul monitorului, la care sînt asociate variabile de condiție. Astfel în condițiile monitorizării unor procese de tip producător / consumator, sînt







Fig. 5. Tipuri de monitoare

utilizate două tipuri de șiruri de așteptare;

- șirul de așteptare a zonelor de date comune libere;
- șirul de așteptare a zonelor de date comune completate;

la care sînt asociate următoarele variabile:

- așteaptă pentru revenire;
- așteaptă pentru execuție.

Primitivele monitorului

Sînt definite de evenimentele care cauzează trecerea dintr-o stare în alta a automatului cu stări finite care implementează o anumită procedură de planificare monitor. Funcție de tipul monitorului, primitivele diferă, procedurile care le implementează descriind modul de coordonare a execuției proceselor la resursa gestionată, în conformitate cu graficul de stare a monitorului. Procedurile care realizează primitivele în cauză fac parte explicit din structura de cod a monitorului.

Interfața monitor/proces

Are rolul de a stabili cadrul în care urmează să se desfășoare execuția procesului sub controlul monitorului. Aceasta presupune apelarea din proces a procedurii de intrare în monitor, apelare care are un dublu scop:

- pe de o parte se solicită obținerea controlului monitorului prin apelarea primitivei ENTER;

- pe de altă parte în caz de reușită, de a poziționa în șirul de așteptare a zonelor de date comune, a adresei zonei care se va prelucra sau se va completa. Din acest moment execuția procesului se va face în continuare numai sub controlul monitorului. În cursul execuției procesul va trece dintr-o stare în alta a monitorului pînă în momentul în care își termină execuția și pierde controlul acestuia. Este foarte important de subliniat faptul că procedura de intrare în monitor, reprezintă de fapt descrierea modului în care un proces producător sau consumator se poate deplasa dintr-o stare în alta a automatului corespunzător monitorului utilizat. Cu alte cuvinte procedura de intrare în monitor reprezintă în fapt "descrierea monitorului" în cauză. Este evident că intrarea, respectiv ieșirea dintr-un monitor ca și mecanismele implementate de partea de cod a acestuia, trebuie să fie transparente pentru codul proceselor care cer accesul la zona de date inclusă în monitor [Pa83].

3.6. Arhitectura nucleului sistemului de operare multimicroprocesor.

3.6.1. Funcțiile și structura logică a nucleului.

Nucleul reprezintă o regiune critică care controlează funcțiile sistemului legate de fenomenul de concurență. Conform acestei definiții, nucleul este o regiune critică de cod ca și un monitor, reprezentând astfel din punct de vedere logic, monitorul fundamental al sistemului. Orice activitate în care este cerută schimbarea stării unui proces va implica în mod obligatoriu nucleul. Această cerință, implică și justifică faptul că însuși nucleul este la rândul lui o regiune critică. Pe lângă această funcție, într-un sistem μP nucleul trebuie să gestioneze structurile de date care identifică MP-oare în care se vor executa numai anumite procese și să asigure în fapt izolarea structurii hard de structura logică a sistemului [Pa83].

Pentru a putea gestiona și controla concurența dintre procese și monitoare în contextul unei anumite structuri hard, o serie de aspecte legate de modul de acces în monitor, de execuția unui proces ca și de asigurarea unei structuri optime a sistemului de operare trebuie să își găsească răspuns în cadrul fiecărui nucleu. Din punct de vedere logic, nucleul unui sistem de operare μP este divizat în trei părți:

- nucleul principal;
- primitive și structuri de date;
- interfața de intrare și ieșire din nucleu.

Din punct de vedere structural, nucleul apare ca o procedură care este apelată de procese și monitoare în care primitivele solicitate sînt definite de către parametrii. Această procedură are următorul aspect general:

Procedură NUCLEU (parametrii)

/ * INTRARE * /

Dezautorizează întreruperile procesorului;

Salvează registrele procesorului;

Apelare NUCLEU cu adresarea arbitrului;

/ * PRINCIPAL * /

Salvează adresa stivei procesorului;

Validează parametrii;

Apelare procedură;

/ * IESIRE * /

Eliberare NUCLEU cu adresarea arbitrului;

Restaurează registrele procesorului;

Autorizează întreruperile;
end

3.6.2. Interfața de intrare și ieșire a nucleului.

Interfața de intrare și ieșire a nucleului apare ca parte constitutivă a acestuia, reprezentând legătura cu limbajul de nivel înalt în care sînt scrise procedurile corespunzătoare, proceselor și monitoarelor. Ambele interfețe trebuie să apară astfel structurate ca apelarea nucleului să apară sub forma apelului unui subprogram sau proceduri cu parametrii, a cărui sintaxă să fie conformă cu cea a limbajului în care este scrisă procedura (proces, monitor) din care se efectuează apelul. Acest aspect asigură transparența față de limbajele în care sînt scrise procedurile din care este chemat. Problemele care trebuie analizate la acest nivel se referă la structura interfeței de intrare respectiv a celei de ieșire din nucleu și la funcțiile pe care trebuie să le realizeze.

Interfața de intrare

Realizarea ei depinde de modul de localizare a nucleului, fie în memoria privată a unui MP destinat exclusiv realizării funcțiilor nucleului, fie în memoria comună, caz în care funcțiile sînt realizate de MP care solicită accesul în nucleu. Specificînd de fiecare dată deosebirile care apar în cazul celor două moduri de localizare, interfața de intrare trebuie să realizeze următoarele:

- Dacă funcțiile nucleului sînt realizate de MP care a cerut execuția unei pîmitive a nucleului, este necesar ca interfața să asigure dezactivarea întreruperilor acestuia. Aceasta deoarece nucleul prezintă o regiune critică protejată la întreruperile care pot apare de la diversele echipamente de I/F aparținînd MP în cauză. Dezactivarea întreruperilor este urmată de salvarea registrelor procesorului, deoarece parametrii funcției apelate sînt transferați prin intermediul lor. Cele două aspecte dispar dacă funcțiile nucleului sînt realizate de un MP separat.

- Deoarece nucleul este o regiune critică, interfața trebuie să asigure apelul propriu zis al acestuia, modul de acces fiind din punct de vedere logic similar cu accesul în monitor. Si în această, situație apar două aspecte. Primul, se referă la necesitatea arbitrării cererilor de acces în nucleu, provenite de la diversele MP-oare ale sistemului MP, cel de al doilea la necesitatea asigurării statutului de re-

giune critică a nucleului. Cele două aspecte prezintă rezolvări diferite funcție de modul de localizare a nucleului. Dacă nucleul este prezent în memoria comună a sistemului μP , cererile de acces în nucleu sînt arbitrate de dispozitivul de alocare a magistralei la care au acces toate MP-oare, iar protecția se realizează printr-un dispozitiv de tip "test and set", același care este utilizat în procesul de alocare a memoriei comune. În cazul în care nucleul are alocat un MP propriu, se impune utilizarea unui dispozitiv hard propriu de arbitrare a cererilor de acces, similar cu cel utilizat pentru alocarea magistralei. Protecția regiunii critice se asigură în cazul acesta printr-un dispozitiv "test and set" propriu atașat la MP în cauză.

Din cele arătate se observă că indiferent de modul de localizare a nucleului, sincronizarea cererilor de acces se face utilizînd o formă modificată de semafor (fără șir de așteptare) realizată hard, aspect care impune utilizarea metodei așteptării active a cererilor în fața intrării nucleului. În majoritatea cazurilor aceasta reprezintă o soluție optimă, deoarece întîrzierile introduse de execuția primitiviei solicitate sînt ne semnificative. Dacă însă aplicația impune un număr mare de apeluri lansate din procesele prezente în MP-oare (aspect care poate implica o blocare a traficului pe magistrala comună) devine necesară introducerea unui șir de așteptare a apelurilor nucleului. Aceasta va conduce la un dispozitiv de arbitrare hard mult mai complex ca și la adăugarea unui mecanism prin care MP-oare să fie puse în stare de așteptare (aspect realizat fie prin trecerea în stare de așteptare a microprocesorului existent pe MP în cauză, dacă acest lucru este posibil, fie realizînd o buclă de așteptare soft din care ieșirea să se facă printr-o întrerupere generată de arbitru).

Interfața de ieșire

Indiferent de modul de localizare a nucleului, prima sarcină constă în eliberarea acestuia, operație realizată prin apelarea dispozitivului "test and set" în scopul resetării acestuia. Operația este urmată de autorizarea întreruperilor și de restaurarea registrelor (dacă nucleul este localizat în memoria comună).

Nucleul principal

Este localizat între interfață și procedurile care implementează primitivele nucleului avînd următoarele atribuțiuni:

- Efectuează salvarea adresei stivei procesului sau monitorului din care s-a efectuat apelul și inițializează stiva proprie;
- Utilizînd informațiile transmise prin registre și zona de stivă a apelului, determină tipul primitivei care se solicită după ca-

re face verificarea parametrilor corespunzători funcției solicitate.

Operația este urmată de lansarea în execuție a procedurii corespunzătoare;

- Restaurează stiva procesului sau monitorului din care s-a efectuat apelul după care dă controlul interfeței de ieșire a nucleului.

3.6.3. Analiza structurilor de date utilizate de nucleu.

Principala sarcină a unui nucleu este atât de a asigura concurența implicată de procesele care cooperează aflate în diverse stări cât și de a asigura necesitățile impuse de disciplinele de planificare a monitoarelor. Aceasta implică definirea de semafoare, stive, șiruri de așteptare s.a.m.d., care pot fi definite atât în nucleu, cât și în procesele și monitoarele sistemului. Principalele structuri de date utilizate, cât și semnificația lor (dacă este cazul), vor fi prezentate și analizate pe scurt în cele ce urmează.

Stive

Se rezervă una pentru fiecare proces și o stivă pentru nucleul sistemului de operare. Este evident că stivele proceselor nu fac parte din nucleu, fiind numai apelate de acesta.

Semafoare

Se definește câte un semafor pentru fiecare stare a nucleului și a monitoarelor, cât și pentru fiecare variabilă de condiție utilizată. Semafoarele pot aparține, fie direct nucleului, caz în care sînt identificate prin index, fie pot fi încorporate direct în procese, caz în care sînt identificate de nucleu prin adrese.

Blocuri de control a proceselor

La nivelul nucleului fiecare proces este identificat printr-un bloc de control al procesului (BCP) care trebuie să conțină suficiente informații pentru a permite punerea în așteptare sau restartarea procesului din orice șir de așteptare în care acesta a fost suspendat. Celul minim de informații, conținute de un BCP prezentat în pseudocod este următorul:

Type Bloc-Control-Proces

Record

- Numele procesului;
- Procesorul pe care se execută;
- Prioritatea de execuție;

Adresa stivei proprii;
Adresa primei instrucții;
Conținutul registrelor atunci cînd procesul este suspendat;
end

Tabel de identificare a proceselor

Este încorporat în nucleu și conține informații care identifică ce procesoare pot executa anumite procese, care procese și ce procesoare sînt active la un moment dat.

Siruri de așteptare a proceselor care solicită lansarea în execuție

Pentru fiecare procesor în parte se definește cîte un șir de așteptare care va conține procesele identificate prin adresele BCP aferente care sînt gata de execuție. În cele ce urmează, șirurile de acest tip se vor identifica cu inițialele GDE (Gata De Execuție). Este evident că pentru fiecare semafor în parte se va defini de asemenea un șir de așteptare care va conține BCP în așteptare pe semaforul în cauză.

3.6.4. Primitivele nucleului.

Procedurile care implementează primitivele unui nucleu reprezintă componenta structurală și funcțională cea mai importantă a unui sistem de operare μ MP. Din acest motiv analiza acestora se va face pe clase de primitive, funcție de finalitatea funcțională și structurală pe care o prezintă în cadrul unui nucleu. Acest punct de vedere conduce la distingerea următoarelor clase de primitive și proceduri responsabile cu:

- controlul execuției unui proces;
- controlul proceselor de tip STI;
- intercomunicația dintre procese;
- inițializarea nucleului;
- planificarea proceselor care se execută.


Primitive care controlează execuția proceselor

Se definesc în urma construirii automatului cu stări finite care specifică stările nucleului și modul în care se efectuează tranziția dintr-o stare în alta. Automatul se construiește plecînd de la automatul care definește modul de execuție a unui proces la care se ada-

ugă un număr de stări suplimentare. Stările automatului sînt:

- EXECUTIE; reprezintă starea în care un proces este executat;
- AȘTEPTARE PE SEMAFOR; un proces rămîne în așteptare în șirul unui semafor;
- BLOCAT; procesul este blocat în interiorul unui monitor ca urmare a neîndeplinirii unor condiții, sau a cererii efectuate explicit de un alt proces;
- GATA DE EXECUȚIE; procesul îndeplinește toate condițiile pentru a fi lansat în execuție;

Evenimentele care cauzează trecerea dintr-o stare în alta, vor defini setul de primitive responsabile cu stările unui nucleu și sînt prezentate în fig. 3.7.



Primitive care afectează starea nucleului

1. PREEMPT; 2. WAIT; 3. SIGNAL
4. BLOCK AND SIGNAL; 5. UNBLOCK

Fig. 3.7. Diagrama de stare a nucleului

Primitivele, rolul îndeplinit și structurile de date afectate, sînt analizate în cele ce urmează:

WAIT (index semafor)

Variabila de condiție atașată semaforului este decrementată cu unu. Dacă valoarea acesteia este mai mică ca zero, procesul care a apelat primitiva este trecut în șirul de așteptare a semaforului, după care se încearcă relansarea în execuție a unui alt proces care așteaptă.

SIGNAL (index semafor)

Variabila de condiție atașată semaforului este incrementată cu unu. Dacă valoarea acesteia este mai mică sau egală cu zero, procesul care a apelat primitiva este trecut în șirul de așteptare GDE.

BLOCK-AND-SIGNAL (index semafor)

Primitiva realizează două funcții; în cadrul primei funcții, procesul care a apelat primitiva este trecut în starea BLOCAT, iar în cadrul celei de a doua, este executată o primitivă SIGNAL pe semaforul care apare în partea de argument;

WAIT-AND-SIGNAL (index semafor 1, index semafor 2). Reprezintă o variantă mai eficace a celei prezentate anterior deoarece se specifică explicit cele două semafoare pe care se efectuează funcțiile specificate anterior.

UNBLOCK (index proces)

Primitiva asigură mutarea unui proces din starea BLOCAT în șirul proceselor gata de execuție GDF.

PREEMPT

Este utilizată de ceasul unui STI în scopul stopării execuției unui proces și de a iniția execuția altui proces. Primitiva realizează în fapt o multiplexare a proceselor, procesul întrerupt fiind trecut în șirul GDF.

Primitive pentru controlul proceselor de tip STI

Sînt utilizate aceleași tipuri de primitive ca pentru procesele obișnuite, ceea ce se modifică însă este strategia de utilizare a acestora. În prezent, sînt utilizate un număr de trei strategii derivate din modul în care operațiile de I/E sînt puse în acord cu cerințele formulate de nucleu.

În cadrul primei strategii, procesul care solicită execuția unei operații de I/E va efectua:

- o apelare a unei resurse de tip monitor pentru a cere planificarea operației;

- o apelare a nucleului pentru realizarea operației de I/E atunci ^{caînd} autorizația a fost dată;

- o apelare din nou a monitorului pentru a elibera echipamentul.

Strategia implică o regie mare a sistemului de operare, ceea ce are ca efect o utilizare slabă a echipamentului în cauză și o încărcare suplimentară a procesorului.

În cadrul celei de a doua strategii, se procedează la încorporarea în nucleu a disciplinei de planificare și a șirului de așteptare aferent pentru fiecare tip de echipament utilizat. Metoda implică definirea unei primitive de tip "START I/O", care este apelată de procesul care solicită utilizarea unui anumit tip de echipament. Strategia prezintă avantajul că reduce regia de sistem deoarece se evită apelarea monitoarelor și ca urmare duce la creșterea gradului de utilizare

a echipamentelor de I/E. Dezavantajul constă în faptul că se complică considerabil nucleul sistemului de operare.

În cadrul celei de a treia strategii, se definesc procese de I/E specializate pentru fiecare echipament de I/E în parte. Procesele pot cere efectuarea unor I/E prin depunerea cererilor respective cu parametrii corespunzători operației solicitate într-o listă atașată monitorului responsabil cu controlul execuției procesului de I/E. Acesta va relansa succesiv procesul de I/E cu parametrii specificați în lista de cereri, timp în care procesele care au inițiat schimbul de informații cu perifericele rămân în așteptare pînă la terminarea operațiilor în cauză. Avantajul acestei metode, constă în faptul că se asigură modularitatea sistemului prin definirea unor procese separate de I/E pentru fiecare echipament în parte, eliminîndu-se necesitatea interconectării între toate echipamentele și toate procesoarele sistemului cuP. De asemenea regia nucleului sistemului este mică neapărînd complicații în construirea lui, rezultînd în același timp și o utilizare bună a echipamentelor în cauză.

Singurele dificultăți majore care apar de altfel la toate cele trei metode analizate se referă la faptul că atunci cînd o întrerupere este recunoscută, STI devine o regiune critică aflată sub protecția sistemului de întreruperi care este dezautorizat. Acest aspect face ca apelurile la nucleu efectuate de un STI să necesite un mecanism special de intrare în nucleu.

Primitive pentru realizarea intercomunicației între procese

Modul de realizare a comunicației dintre două procese s-a analizat într-un paragraf anterior, cînd s-a făcut și o prezentare a primitivelor utilizate. Din acest motiv în acest paragraf prezentarea lor este făcută succint.

Primitivele utilizate sînt:

ATTACH (index șir, adresă zonă mesaj)

Are rolul de a atașa adresa zonei de date specificată în parametrii primitivei în șirul de așteptare a zonelor de date specificat pe ultima poziție din șir.

DETACH (index șir, adresă zonă mesaj)

Primitivea returnează adresa zonei de date prezentă pe prima poziție din șirul de așteptare a cărui index este specificat de parametrii. În cazul în care șirul este liber, se returnează valoarea zero.

Primitive care realizează inițializarea nucleului

Procedura care asigură inițializarea sistemului de operare poate

fi amplasată în memoria unui MP destinat special operației de inițializare a sistemului, fie în memoria comună. Operația de inițializare începe obligatoriu cu setarea indicatorilor de stare TAS (vezi paragraful 2.3.2.), pentru a împiedica intrarea accidentală la început în nucleu a cererilor adresate de STI. În această situație inițială, intrarea în nucleu se va face evitând secvența de testare a indicatorilor de stare TAS. Din acest moment operația de inițializare utilizează o secvență de două primitive.

BEGIN

Primitiva este chemată o singură dată și are rolul de a inițializa structurile de date ale nucleului; de a pune pe zero variabilele de condiție atașate semafoarelor și de a elibera șirurile de așteptare atașate semafoarelor. Primitiva poate executa (operația poate fi proprie fiecărui MP în parte) și inițializarea variabilelor și zonelor de date proprii fiecărui MP în parte înainte ca sistemul de întreruperi să fie autorizat.

DECLARE PROCESS (index proces, index microprocesor, prioritate adresă stivă, adresă de start)

Primitiva are rolul de a inițializa un proces și de a crea PCB corespunzător. De asemenea în urma declarării, procesul este trecut în șirul GDE corespunzător MP pe care urmează să fie executat procesul în cauză.

Proceduri destinate planificării proceselor

Sînt utilizate pentru modificarea poziției unui proces aflat într-un șir de așteptare. Deoarece apar în cadrul primitivelor definite anterior fiind incluse în structura nucleului cu toate că prezintă structura și funcțiile unor primitive, ele apar ca proceduri ale nucleului. Procedurile utilizate sînt:

ADD (șir de așteptare, index PCB sau adresă zonă mesaj)

Procedura are rolul de a amplasa un proces reprezentat prin indexul blocului de comandă a procesului sau o zonă mesaj reprezentată prin adresa sa în spatele șirului de așteptare care apare ca parametru a procedurii.

REMOVE (șir de așteptare)

Se utilizează pentru scoaterea unui element (adresă de zonă mesaj sau index proces) din fața șirului de așteptare care apare ca parametru.

RUN (index PCB)

Procesul a cărui index apare ca parametru este trecut într-un șir de așteptare GDE în scopul lansării sale în execuție.

NEXT

Procedura asigură alegerea primului proces dintr-un șir de tip GDF, conform unei anumite discipline de planificare pentru a fi lansate în execuție.

4. CONCEPTE PRIVIND STRUCTURA UNUI SISTEM DE OPERARE MULTIMICROPROCESOR.

Atunci când se pune problema stabilirii unei structuri a nucleului unui sistem μP , se pleacă întotdeauna de la structura automatului cu stări finite care descrie funcționarea acestuia. Aceasta face ca stările de bază în care se poate găsi un nucleu să fie cele discutate în capitolul 3 și anume: BLOCAT, AȘTEPTARE, EXECUȚIE, INTERRUPT, iar primitivile care asigură trecerea dintr-o stare în alta, WAIT, SIGNAL, BLOCK, UNBLOCK, PREEMPT.

Aspectele care conduc ca în cadrul acestei organizări să apară mai multe tipuri de structuri de nucleu, se referă la modul în care apar evenimentele în timp, ceea ce face predictibilă sau nu lansarea în execuție a proceselor și deci modul în care se face coordonarea și sincronizarea [KN78, Mu78, RG81]. Astfel în majoritatea aplicațiilor, apariția unor evenimente nu este predictibilă, ceea ce implică pe de o parte utilizarea STI-ilor, iar pe de altă parte forțează adoptarea unei structuri de nucleu care să conțină șiruri de așteptare pentru procese care pot fi apelate de oricare alte procese, la momente de timp ce nu pot fi prevăzute. Cel de al doilea tip de structură rezultă în condițiile în care apariția în timp a evenimentelor este predictibilă ceea ce atrage după sine cunoașterea exactă a modului în care se coordonează în timp procesele.

Cele două aspecte menționate conduc în primul caz la structuri în care nucleele au șiruri de așteptare, iar în cel de al doilea caz la nucleele fără șiruri de așteptare. Din prima categorie fac parte nucleele monolitice, partiționate și distribuite, iar din cea de a doua nucleele de tip interogare.

4.1. Arhitectura de tip nucleu monolitic a unui sistem de operare multimicroprocesor.

Denumirea provine din cauza amplasării compacte a codului și structurilor de date aferente nucleului. Diferitele tipuri de variante apar ca urmare a alocării sau nu a unui MP specializat în executarea codului nucleului ca și a modului în care, dacă se alocă un MP dedicat, este încorporat în cadrul structurii sistemului μ MP [EF73].

4.1.1. Nucleu monolitic localizat în memoria comună

Componentele nucleului ca și structurile de date sînt amplasate în memoria comună a sistemului μ MP, fig.4.1. În momentul în care un MP cîștigă accesul în nucleu, executarea apelului comportă realizarea următoarelor secvențe de operații:

- dezautorizarea întreruperilor;
- testarea variabilei TAS;
- salvarea registrelor în stiva procesului apelant;
- comutarea pe stiva nucleului;
- selectarea primitivei;
- executarea operației implicate în primitivă;
- comutarea pe stiva procesului;
- restaurarea registrelor din stiva procesului apelant;
- deblocarea variabilei TAS;
- autorizarea întreruperilor;

Deoarece codul nucleului este executat de MP în memoria căruia este prezent procesul apelant, este de remarcat faptul că dezautorizarea întreruperilor este obligatorie pentru a preveni fenomenul de blocare în cazul apariției unei întreruperi de la un STI local, în momentul în care procesorul execută operațiile implicate de primitiva apelată. Structura adoptată [BB80] prezintă avantajul obținerii unui nucleu cu o lungime mică a codului, optim din punct de vedere al alcătuirii logice, ceea ce conduce la micșorarea spațiului de memorie comună utilizată. Dezavantajul principal îl constituie prezența unui timp de răspuns mare a sistemului în ansamblu. Acesta apare ca urmare pe de o parte a creșterii traficului pe magistrala comună (datorat apelurilor adresate nucleului de fiecare MP în parte, ca și a faptului că structura de date a nucleului este prezentă în totalitate în memoria comună), iar pe de altă parte a execuțiilor funcțiilor nucleului de către MP apelant a cărui procesor lucrează cu sistemul de întreruperi dezautorizat.




Fig.4.1. Structura sistemului cu nucleu monolitic în memoria comună.

Îmbunătățiri ca introducerea autorizării și dezautorizării întreruperilor în bucla de testare a stării variabilei TAS, pentru a da posibilitatea recunoașterii evenimentelor de timp real și de a lansa UTI-urile corespunzătoare ca și crearea de copii a unor funcții a nucleului în diversele memorii private ale MP-oare componente, nu conduc la o mărire corespunzătoare a timpului de răspuns care să justifice sporirea cantității de memorie proprie utilizată, în condițiile în care are loc complicarea structurii logice a nucleului apărută ca urmare a divizării acestuia.

4.1.2. Nucleu monolitic de tip echipament de intrare / ieșire.

Denumirea provine din faptul că nucleul este amplasat în memoria unui MP slave care apare în contextul întregului sistem $m\mu P$ ca un echipament de intrare / ieșire, fig.4.2. MP slave este protejat printr-un dispozitiv de tip TAS același care este utilizat și pentru protecția memoriei comune. Un aspect caracteristic îl constituie faptul că nu este prezentă o interfață unică de intrare / ieșire a nucleului; Transferul parametrilor către și dinspre nucleu efectuându-se direct de către MP apelant prin intermediul operațiilor de intrare / ieșire. Lipsa unei interfețe unice obligă în schimb MP apelant să efectueze toate operațiile legate de lucrul cu stiva pentru a salva și restaura starea proceselor proprii. Cu alte cuvinte interfața de intrare/ie-

șire a nucleului este proprie fiecărui proces în parte,putînd fi distribuită fie în memoria fiecărui MP care aparține sistemului mpP, fie amplasată în totalitate în memoria comună a sistemului mpP.




Fig.4.2. Structura sistemului cu nucleu monolitic de tip echipament de intrare/ieșire.

Ca și în cazul structurii cu nucleu localizat în memoria comună MP care a făcut apel va utiliza metoda așteptării active pentru a primi accesul în MP slave, respectiv în nucleu. Executarea unui apel a unei funcții comportă realizarea următoarei secvențe de operații:

- dezautorizează întreruperile procesorului apelant;
- test variabila TAS;
- salvare registre;
- scrie parametrii direct în nucleu (nu în memoria comună)
- execută o buclă de așteptare;
- citește rezultatul din nucleu;
- restaurează adresa stivei;
- restaurează registrele din stivă;
- resetează variabila TAS;
- autorizează întreruperile procesorului apelant.

Structura prezintă avantajul unei creșteri substanțiale a vitezei prin executarea funcțiilor nucleului de un procesor specializat adresat ca un periferic de intrare / ieșire al sistemului mpP. Ca dezavantaje sînt de menționat creșterea complexității dispozitivului de ar-

bitrare ca și a faptului că scăderea traficului pe magistrala comună a sistemului este compensată în parte de contribuția pe care o aduce la acest trafic adăugarea unui MP suplimentar. Acest ultim aspect constituie el însuși o limitare în anumite condiții, deoarece o serie de magistrale standard nu acceptă decât un număr limitat de MP care pot fi conectate; de exemplu, magistrala MULTIBUS permite conectarea unui număr maxim de trei MP de tip SBC 80, în condițiile unei arbitrări seriale [**77a,**86b] .

4.1.3. Nucleu monolitic de tip echipament de intrare/iesire multiport.

Denumirea provine de la faptul că nucleul este localizat în memoria proprie a unui MP slave multiport [BB80] care este privit ca un periferic de intrare/ieșire de fiecare MP al sistemului mpP, fig.4.3. Decosebirea față de structura prezentată anterior se referă la faptul că nucleul sistemului este localizat într-un MP slave multiport, în care fiecare MP master dispune de câte un port de intrare și de o linie de întrerucere proprie.




Fig.4.3. Structura sistemului cu nucleu monolitic de tip echipament de intrare/ieșire multiport.

Citind ciclic starea fiecărui port de intrare în cadrul unei discipline de planificare, nucleul poate detecta prezența unui apel la una din funcțiile sale. În cazul detectării unui apel se efectuează ci-

tirea parametrilor utilizând același port de intrare după care se trece la executarea operațiilor corespunzătoare primitivei solicitate, timp în care MP apelant rămâne într-o stare de așteptare din care este scos printr-o întrerupere emisă de MP slave, în momentul terminării execuției. Din acest moment MP apelant va efectua citirea rezultatelor execuției realizate de nucleu și va trece la restaurarea stării procesului. Față de structura precedentă apare o creștere a vitezei de răspuns a sistemului datorată scăderii traficului pe magistrala comună ca urmare a prezentei porturilor de intrare separate pentru MP master. Dezavantajele rămân aceleași (metoda așteptării active a MP-oare la intrarea în nucleu fiind înlocuită de explorarea ciclică a porturilor de intrare), la care se adaugă o creștere a complexității hard prin apariția de porturi de intrare și linii de întrerupere suplimentare.

4.2. Arhitectura de tip nucleu partiționat a unui sistem de operare multimicroprocesor.

Din analiza diagramei de stare a automatului care descrie funcționarea unui nucleu, rezultă că stările po fi caracterizate prin primitive și structuri de date care sînt proprii numai stărilor în cauză.

Această constatare a condus la definirea categoriei de nucleu partiționat a unui sistem mpP. În cadrul unei astfel de structuri automatul este fragmentat astfel încît să fie posibilă apariția unei activități concurente pe fragmentele în cauză ca și reducerea zonei de memorie comună utilizată. Caracteristica esențială a acestei structuri este dată de extinderea mecanismului de excludere mutuală pe fragmentele nucleului, aspect care impune definirea a mai multor proceduri TAS. Realizarea acestora din urmă este efectuată în cele mai diverse moduri: utilizînd instrucții TAS, prin instrucții de intrare/ieșire care modelează o operație TAS, sau de un echipament periferic TAS [KN78, BB80].

4.2.1. Nucleu partiționat orizontal.

Denumirea provine din cauza faptului că nucleul are codul reentrant, aspect care dă posibilitatea împărțirii concurente a acestuia de către diversele MP-oare apelante. Structura și localizarea nucleului prezentată în fig4.4., prezintă o serie de caracteristici. Prima se referă la faptul că regiunile critice de cod ale nucleului ca și fi

care șir de așteptare de tip GDE și semafor, din cauza statutului de resursă comună sînt protejate TAS. Cea de a doua caracteristică se referă la faptul că toate informațiile de stare referitoare la ansamblul sistemului (șirurile de așteptare care conțin BCP la care se adaugă cîte o stivă nucleu pentru fiecare MP în parte) sînt prezente în memoria comună. În cadrul unei astfel de organizări, apelul unei primitive de exemplu SIGNAL, presupune realizarea următoarei secvențe de operații, evident după ce MP apelant a cîștigat accesul pe magistrală:

Procedure SIGNAL (index semafor)

Begin

dezautorizează întreruperile procesorului apelant;
test TAS de protecție a semaforului;
operează asupra semaforului pentru obținerea adresei
BCP a procesului care urmează să fie activat;
resetează variabila TAS a semaforului;
test TAS de protecție a șirului GDE;
mută BCP în șirul GDE;
resetează variabila TAS a șirului GDE;
autorizează întreruperile procesorului apelant;

End

End SIGNAL

Avantajul metodei constă într-o creștere a vitezei de execuție a sistemului μP , dacă aplicația solicită un număr mare de apeluri a nucleului (acestea pot fi executate concurrent, cu excepția celui în care unul sau mai multe MP-oare așteaptă în același moment de timp pe aceeași variabilă TAS care protejează un semafor sau un șir GDE). Un alt avantaj se referă la faptul că nucleul care are o dimensiune mică poate fi optimizat ca urmare a utilizării reentrantei. Dezavantajul se referă pe de o parte la spațiul mare de memorie RAM cerută, iar pe de altă parte ca o consecință directă apare o creștere considerabilă a traficului pe magistrala comună. De asemenea existența unui număr mare de proceduri TAS conduce la complicarea soft sau hard a sistemului funcție de modul de realizare a acestora. Structura se pretează pentru sistemele μP cu două sau mai multe magistrale comune la care sînt conectate două sau mai multe memorii RAM comune.




Fig.4.4. Structura sistemului cu nucleu partiționat orizontal.

4.2.2. Nucleu partiționat vertical.

Aspectul care a impus denumirea de nucleu structurat vertical a apărut ca urmare a reducerii la maximum a memoriei comune cerute. In ultimă instanță s-a urmărit reducerea cererilor de acces la memoria comună ceea ce a impus reorganizarea fizică a structurilor prezente, atât ca număr de tipuri, cât și ca volum ocupat. Operația este însoțită de reamplasarea codului nucleului în memoria ROM a fiecărui MP în parte [BB80], fapt care face ca structura să poarte numele de nucleu partiționat vertical, deoarece partiționarea este făcută la nivelul structurilor de date și nu a MP-oare.

In cadrul acestui concept, un semafor global este format dintr-o variabilă de contorizare și un șir de așteptare a proceselor, în care un proces se identifică nu prin adresa BCP ci prin intermediul unui identificator de proces, acesta reprezentând o combinație de index procesor și index proces, reprezentabilă pe un octet. Sirurile de așteptare de tip GDE aferente fiecărui MP în actuala structură conțin identificatorii proceselor. Similare șirurile de așteptare utilizate de un MP pentru a identifica zonele de date din memoria proprie sau comună este înlocuit prin șiruri de indici sau contoare. Corespondența dintre indexul unui proces și BCP aferent ca și cea dintre indexul unei zone de date și adresa sa este realizată prin liste de corespondențe păstrate în memoria proprie fiecărui MP. Ca și în cazul nucleului partiționat orizontal, protecția semafoarelor globale ca și a șirurilor de așteptare GDE prezente în memoria comună se realizează prin variabile sau proceduri TAS. Deoarece în cadrul acestui concept, memoria comună

atita cît a mai rămas, conține numai semafoare globale și șiruri de așteptare în care sînt prezenți pointeri spre informațiile reale din memoriile proprii ale MP-oare, operațiile de intrare/ieșire dintr-o regiune critică se modifică. Practic apare necesitatea ca șirurile GDE ca și semafoarele aferente unui MP (din structura de date a nucleului prezent în respectivul MP) să devină accesibilă din nucleul unui alt MP al sistemului. Este evident că accesul trebuie să se facă în ambele sensuri între toate MP-oare ale sistemului. Singurele mecanisme care sînt afectate de această restructurare sînt cele corespunzătoare primitivelor SIGNAL și WAIT, fapt care a dus la înlocuirea lor cu două noi primitive denumite CROSS-SIGNAL și respectiv CROSS-WAIT, denumire care a fost adoptată pentru a sublinia faptul că operația lansată de un MP se adresează prin intermediul memoriei comune structurilor de date prezente în memoria altui MP. Datorită deosebirilor semnificative față de situația standard în continuare se dă secvența de operații realizate de fiecare din cele două primitive ale nucleului.

Procedure CROSS-SIGNAL (index semafor global)

Begin

dezautorizează întreruperile procesorului apelant;
test TAS de protecție a semaforului;
operează asupra semaforului pentru obținerea identificatorului procesului;
resetează variabila TAS a semaforului;
scrie identificatorul în șirul GDE cerut;
autorizează întreruperile;

End

End CROSS-SIGNAL

Procedure CROSS-WAIT (index semafor global)

Begin

dezautorizează întreruperile procesorului apelant;
test variabilă TAS de protecție a semaforului;
operează asupra semaforului prin amplasarea indexului procesului în șirul de așteptare atașat acestuia;
resetează variabila TAS a semaforului;
salvează registrele; citește indexul noului proces din șirul GDE; restaurează registrele procesului nou și procedează la lansarea în execuție a acestuia;

End

End CROSS-WAIT

Avantajele structurii prezentată în fig.4.5., rezidă din dimensionarea redusă a memoriei comune, ceea ce implică un trafic redus pe magis-

trala comună. Aceasta se obține printr-o creștere substanțială a mărimii memoriilor proprii a MP-oare ca și printr-o complicare serioasă a structurii care se duplică în fiecare MP al sistemului.




Fig.4.5. Structura sistemului cu nucleu partiționat vertical.

4.3. Arhitectura de tip nucleu distribuit a unui sistem de operare multimicroprocesor.

Intr-o structură cu nucleu distribuit, nucleul împreună cu structurile de date aferente este localizat în totalitate în memoria proprie a fiecărui MP prezent în sistemul μ P. Deoarece în acest caz nu mai sînt prezente nici măcar versiunile simplificate de structuri de date existente în memoria comună (ca în cazul structurii de nucleu partiționat vertical), nu mai este posibil accesul bidirecțional de la un MP la alt MP, la semafoarele și șirurile GDE prezente în fiecare din memoriile proprii în scopul sincronizării activităților în întregul sistem. Deoarece însă în cursul execuției necesitatea sincronizării face ca stările unui nucleu prezent într-un MP să fie obligatoriu afectate de modul în care se desfășoară execuția proceselor pe un alt MP al sistemului s-a impus schimbarea mecanismelor de comunicație între nucleele prezente în MP-oare, pentru asigurarea coordonării execuției acestora. Această schimbare a implicat modificări, în modul de realizare a primitivelor de tip WAIT și SIGNAL și a condus în final la două tipuri de nucleu: cu restricții de sincronizare și fără restricții de sincronizare [Wi82, **86e].

4.3.1. Nucleu distribuit cu restricții de sincronizare.

În cadrul acestei structuri logice nucleul sistemului de operare μP este format dintr-o multitudine de nuclee standard distribuite în memoria fiecărui MP împreună cu structurile de date aferente [BB80]. Fiecare nucleu în parte este responsabil de coordonarea și sincronizarea execuțiilor proceselor din MP în care este prezent, gestionând în modul cunoscut transferul unui proces din șirul de așteptare a unui semafor, în alt șir de așteptare sau în șirul GDE, dacă cererile de transfer sînt cerute de procesele rezidente în memoria proprie. Fiecare nucleu nu este însă o entitate singulară în cadrul sistemului μP , deoarece însăși noțiunea de sistem implică existența unei comunicații interprocesoare în scopul sincronizării activităților, în care un proces în execuție poate cere modificarea stării unui proces prezent în alt MP. Este de subliniat că în cadrul acestui tip de organizare, singurul mod de comunicare constă în activarea unui proces în urma cererii efectuate de un proces prezent în alt MP, nefiind posibil schimbul de date, deoarece memoria comună în accepțiunea adevărată a cuvîntului "nu există". Acest aspect a implicat definirea unor mecanisme speciale prin care să se realizeze tipul de comunicație specificat anterior, care prin implementarea sa a condus la definirea structurii de nucleu distribuit cu restricții de sincronizare.

Ceea ce este caracteristic acestui tip de structură, fig.4.6., îl constituie introducerea conceptului de stare a unui semafor. În cadrul acestui concept, un semafor este o entitate formată dintr-un:

- șir de așteptare care conține o listă înlănțuită de BCP corespunzătoare proceselor prezente în memoria proprie a fiecărui MP, șirul fiind prezent în memoria RAM a fiecărui MP;

- o variabilă de stare formată dintr-o pereche de octeți în care fiecare octet reprezintă un contor a cărui semnificație depinde de poziția octetului în cadrul variabilei.

Variabila de stare corespunzătoare fiecărui semafor utilizat de fiecare MP al sistemului sînt organizate matricial și localizate într-o memorie comună a cărei dimensiune este neglijabilă, motiv pentru care poate fi realizată și printr-un set de registre. Semnificația atribuită fiecărui octet din perechea ce definește variabila de stare este următoarea:

- un octet care poate lua inclusiv valori negative va indica numărul de procese posibil de a fi activate aflate în stare de așteptare; contorul va corespunde variabilei de contorizare atașată unui semafor standard în care prezența unei valori negative luată

în modul va indica numărul de procese în șirul de așteptare;

-cel de al doilea octet care poate lua numai valori pozitive va indica numărul procesului care urmează să fie activat, apărut ca urmare a unei cereri efectuate de execuția unui alt proces prezent în alt MP. Valoarea corespunzătoare stării "proces cu activare cerută dintr-un alt MP" este necesară deoarece valoarea negativă a conținutului corespunzător furnizat de primul octet indică câte procese sînt prezente în șirul de așteptare corespunzător semaforului care asigură sincronizarea execuțiilor.

Acest mod de rezolvare a coordonării activităților realizate de procese prezente în MP diferite, cere pe de o parte definirea unei primitive prin care să se amplaseze în variabila de stare corespunzătoare semaforului global cerut a numărului procesului a cărui activare este cerută de execuția unui proces prezent în alt MP; iar pe de altă parte, a realizării unei explorări a conținutului respectivului octet la perioade egale de către nucleul MP, cărui îi aparține semaforul în cauză pentru a vedea dacă în el nu este prezentă o cerere de activare pentru unul din procesele proprii.




Fig.4.6. Structura sistemului cu nucleu distribuit cu restricții de sincronizare

Operația de explorare se realizează de către un STI lansat de întreruperile de ceas ale MP în cauză. Datorită modului diferit de sincronizare realizat de această structură față de cele analizate anterior, în continuare se prezintă în detaliu în pseudocod primitive implicate în coordonarea activităților. În cele ce urmează se va nota cu Contor.WAIT și respectiv Contor.WAKEUP primul și cel de al doilea octet din variabila de stare atașată unui semafor. Principalele primitive a căror structură și mod de funcționare sînt diferite de formele standard sînt:

- Primitiva WAKEUP are rolul de a testa prezența unei cereri de activare emisă de un alt MP fiind lansată periodic de un STI. Corespondența dintre numărul procesului și BCP corespunzător se asigură prin tabele de corespondență prezente în memoria proprie a MP în cauză. Primitiva este de forma:

Procedură WAKEUP (index procesor, index semafor)

Begin

Dezautorizează întreruperile;

Test variabila TAS;

If Contor.WAKEUP > 0 then

Begin

Var:=Contor.WAKEUP (index procesor, index semafor);

Contor.WAKEUP (index procesor, index semafor):=0;

Resetează variabila TAS;

Transferă Var în șirul GDE;

End

else Resetează variabila TAS;

Autorizează întreruperile;

End

End WAKEUP

- Primitivele WAIT și SIGNAL se deosebesc de variantele standard întîlnite pînă în prezent prin aceea că operează în mod obligatoriu asupra unui semafor prezent în rudimentul de memorie comună în care sînt prezente toate semafoarele sistemului mμP, indiferent dacă se solicită activarea unui proces local MP din care s-au lansat primitivele în cauză sau se cere activarea unui proces prezent în memoria altui MP. Acest aspect impune obligatoriu efectuarea unei proceduri TAS prin care să poată fi cîștigat accesul pe magistrala sistemului mμP. După obținerea accesului la matricea de semafoare cele două primitive vor opera în modul cunoscut asupra primului octet din variabila atașată semaforului (respectiv asupra lui Contor.WAIT), aspect care impune ca în momentul lansării

în execuție a primitivelor să se specifice indexul procesorului și semaforului apelat. Ca urmare cele două primitive vor avea forma:

SIGNAL (index procesor, index semafor)

WAIT (index procesor, index semafor)

- Pentru a permite lansarea în execuție a unui proces existent în alt MP, diferit de cel în care este prezent procesul solicitant este utilizată o primitivă de tip CROSS-SIGNAL. Aceasta are rolul de a amplasa numărul procesului a cărui lansare în execuție se cere în octetul Contor.WAKEUP corespunzător semaforului și MP în care este prezent procesul respectiv. Informația mai urmează să fie utilizată de primitiva WAKEUP prezentată mai sus. Ca și în cazul celor două primitive anterioare se impune specificarea indexului procesorului și a semaforului apelat astfel că primitiva este de forma:

CROSS-SIGNAL (index procesor, index semafor)

Avantajul structurii se datorește în principal dimensiunii neglijabile a memoriei comune: aceasta putînd fi realizată cu o memorie tip RAM, sau cu un număr de registre, aspect care conduce la un trafic redus pe magistrala comună. Dezavantajele constau în restricțiile severe impuse procesului de execuție pe ansamblul sistemului, deoarece sincronizarea activităților apare ca un ansamblu de lansări în execuție a unor procese de către alte procese (nefiind posibilă comunicarea de informații între acestea la nivelul diverselor MP-oare), blocarea sau întîrzierea unui proces de către alt proces în contextul în care mărimea memoriilor proprii ale MP-oare este mai mare ca urmare a duplicării nucleului în fiecare dintre acestea. Structura este acceptabilă pentru sistemele în care problemele de sincronizare nu sînt deosebit de complicate și în care nu apar necesități legate de schimbul de mesaje între procesele rezidente în MP-oare diferite.

4.3.2. Nucleu distribuit fără restricții de sincronizare.

Față de nucleul distribuit cu restricții de sincronizare în care este posibilă numai activarea unui proces de către alt proces ambele fiind prezente în MP-oare diferite, printr-o mărire a zonei de memorie RAM aflată în regia fiecărui nucleu rezident este posibilă îmbunătățirea coordonării activităților efectuate la nivelul întregului sistem prin faptul că un proces are posibilitatea nu numai să activeze și să blocheze sau să întîrzie execuția altui proces prezent în alt MP. Aceasta presupune că semafoarele globale prin care se realizează

sincronizarea și coordonarea proceselor care cooperează să fie la fel organizate și localizate ca în cazul precedent cu excepția faptului că matricea de semafoare nu mai este bidimensională (indexarea efectuându-se după numărul procesorului și numărul semaforului) ci monodimensională, indexarea efectuându-se numai după numărul semaforului. Această structură a devenit posibilă deoarece în memoria proprie a fiecărui MP se vor menține copii după fiecare șir de așteptare atașat la un semafor global, fig.4.7. Astfel un proces poate cere activarea altui proces sau poate aștepta terminarea execuției unui proces prezent în alt MP. Ceea ce se modifică față de cazul precedent, constă în faptul că se adresează secvențial toate semafoarele globale utilizate și nu un singur semafor, caracterizat de un anumit indice procesor și indice semafor. Prin urmare primitiva WAKEUP va trebui să se adreseze tuturor și-rurilor de așteptare, deoarece poate fi necesară coordonarea activității a mai mult de două procese care sînt prezente în MP diferite. În pseudocod primitiva WAKEUP care este lansată periodic de un STI de către oricare din MP-oare are următorul aspect:

Procedura WAKEUP

Begin

Dezautorizează întreruperile;

For i:=1 to număr variabile globale;

Test variabilă TAS;

If Contor.WAKEUP (i) > 0 then

Begin

Var.=Contor.WAKEUP (i);

Contor.WAKEUP (i):=0;

For k:=1 to număr procesoare;

Transferă Var în șirul GDE (k);

End For

else Resetează variabila TAS;

End For

Autorizează întreruperile;

End WAKEUP

O consecință a acestui mod de organizare este dat de faptul că disciplina șirului de așteptare atașat unui semafor global este impusă de necesitățile de sincronizare a activităților care se desfășoară asincron în sistemul mμP.

În principiu structura asigură o coordonare și sincronizare normală a proceselor prezente în sistemul mμP. Dezavantajul rezidă din prezența unei dimensiuni mari a memoriei proprii fiecărui MP în parte, în numărul relativ mare de cereri de acces la magistrala sistemului ca și

din faptul că, însăși modul de funcționare a primitivei WAKEUP introduce întârzieri în procesul de coordonare.




Fig.4.7. Structura sistemului cu nucleu distribuit fără restricții de sincronizare.

4.4. Arhitectura de tip nucleu cu interogare a unui sistem de operare multimicroprocesor.

Prezintă o alternativă a nucleului cu șiruri de așteptare în cadrul căreia se utilizează metoda sincronizării directe. Folosirea acestei metode în care sincronizarea este realizată de relațiile logice care apar între procesele aflate în execuție în diversele MP-oare dă posibilitatea înlocuirii mecanismului de sincronizare în care primitivele nucleului utilizează șiruri de așteptare printr-un mecanism de interogare a proceselor [BB80].

Ceea ce este caracteristic acestui tip de nucleu poate fi rezumat astfel:

- Un semafor este format dintr-o pereche de variabile de controlare cu aceeași structură ca cea utilizată de nucleul distribuit (pe care în cele ce urmează le vom denumi Contor.WAIT și respectiv Contor.SIGNAL)dar cu atribuțiuni și semnificații diferite ca urmare a absenței șirurilor de așteptare. Operațiile legate de introducerea/scoaterea unui proces dintr-un șir de așteptare care

căre aparține unui semafor s-au înlocuit cu operații efectuate asupra celor două variabile la care s-a asociat un algoritm de interogare. Semafoarele astfel definite sînt localizate în memoria comună a sistemului mμP fiind protejate fie printr-o singură variabilă TAS, aceeași ca cea utilizată pentru protecția memoriei comune.

- Operația de semnalizare a îndeplinirii unei condiții de către un proces se face prin incrementarea variabilei Contor.WAIT care aparține semaforului corespunzător condiției de sincronizare în cauză. În pseudocod primitiva are următorul aspect:

Procedure SIGNAL (index semafor)

Begin

Dezautorizează întreruperile;
Test variabilă TAS;
Incrementează Contor.SIGNAL (index semafor);
Resetează variabila TAS;
Autorizează întreruperile;

End

End SIGNAL

- Operația de punere în așteptare a unui proces, de scoatere din șirul de așteptare și de lansare în execuție se face prin incrementarea variabilei Contor.WAIT care aparține semaforului pe care se efectuează operația de sincronizare, la care se adaugă un algoritm de interogare a proceselor susceptibile de a fi lansate în execuție. În pseudocod primitiva WAIT și algoritmul de interogare au următorul aspect:

Procedure WAIT (index semafor, tabel BCP)

Begin

Dezautorizează întreruperile;
Test variabilă TAS;
Incrementează Contor.WAIT (index semafor);
Var:=Contor.WAIT (index semafor) —
Contor.SIGNAL (index semafor);
Resetează variabila TAS;
Autorizează întreruperile;
If Var > 0 then apelează algoritmul de interogare a proceselor;
else RETURN;

End

End WAIT

- Din modul în care se efectuează incrementarea celor două contoare care formează un semafor, apare faptul că o valoare pozitivă

a diferenței dintre cele două contoare va semnala fie disponibilitatea resursei protejată de semaforul în cauză, fie necesitatea unei operații de sincronizare a execuției a două sau mai multe procese, dacă semaforul este utilizat pentru coordonarea activităților. În acest caz apare necesitatea apelării unui algoritm de interogare a proceselor care îndeplinesc condițiile de activare și de selectare a unuia dintre acestea. Dacă valoarea diferenței dintre cele două contoare a semaforului este negativă sau zero, procesul rămâne în așteptare. În pseudocod, algoritmul de interogare are următorul aspect:

Procedură INTEROGARE (index semafor, tabelă BCP)

Begin

Dezautorizează întreruperile;

Salvează Contor.WAIT și indexul semaforului în BCP-ul procesului care a apelat primitiva WAIT;

Test:

Adresează și încarcă BCP corespunzător indexului semaforului din tabela BCP;

Var := Proces.Contor.WAIT - Contor.SIGNAL

If Var \geq 0 then go to Test;

Activează procesul detectat;

End

End INTEROGARE

- Din modul în care se efectuează interogarea, criteriul prin care un proces rămâne în așteptare deși condițiile de activare sînt îndeplinite, este dat de valoarea pozitivă a diferenței dintre variabile de contorizare Contor.WAIT, care s-a memorat în momentul introducerii procesului în șirul de așteptare și valoarea curentă a variabilei Contor.SIGNAL a semaforului din momentul lansării procedurii de interogare. Acest mod de lucru presupune păstrarea în memoria proprie a fiecărui MP care aparține sistemului mpP a unei tabele care să conțină BCP locale fiecărui MP în parte. În cadrul acestor tabele, BCP formează de obicei liste înlănțuite pentru fiecare semafor utilizat. Se observă din modul de lansare în execuție, că primul proces care îndeplinește condițiile de lansare în execuție reprezintă și primul prezent în "șirul de așteptare", aspect care în anumite situații reprezintă o restricție care impune cunoașterea modului în care se coordonează în timp activitățile declanșate de procese și care în multe situații impune complectarea în mod corespunzător a algoritmului de interogare cu

diverse discipline de planificare a lansării în execuție a proceselor.

În concluzie, în cadrul nucleelor cu interogare, introducerea în șirurile de așteptare asociat cu primitiva WAIT și scoaterea din șirul unui semafor a unui proces, urmată de introducerea lui în șirul proceselor GDF asociată cu primitiva SIGNAL, s-a înlocuit printr-un algoritm de interogare și printr-o utilizare particulară a celor două variabile care alcătuiesc un semafor. Eficiența nucleului depinde de eficiența algoritmului de interogare și de măsura în care este necesară cunoașterea exactă a coordonării activităților în timp în sistemul μP . Faptul că nucleul nu necesită structuri de date complicate în memoria comună și că permite existența proceselor de tip STI care pot fi lansate și executate în intervale scurte de timp ca urmare a faptului că execuția primitivelor nucleului nu reprezintă un factor consumator de timp, face ca acest tip de structură să fie eficientă. Dezavantajul rezidă din faptul că în cazul unui număr mare de procese, algoritmul de interogare devine o componentă consumatoare de timp ca și faptul că din motive de eficiență este distribuit în fiecare memorie proprie a MP-oare componente ale sistemului μP , aspect care duce la o creștere a cantității de memorie utilizată de fiecare MP în parte.

5. MODELE ALE GESTIUNII RESURSELOR INTR-UN SISTEM MULTIMICROPROCESOR.

5.1. Tehnici de analiză.

Gestiunea resurselor unui sistem μP reprezintă un fenomen deosebit de complex, în care interfața dintre resursele hard și soft este puternic influențată de aplicația particulară căreia îi este dedicat sistemul. Acest aspect a condus la apariția unui număr mare de tehnici de analiză, cu un caracter mai mult sau mai puțin general, în care sînt utilizate atît metode numerice cît și de simulare. În cele ce urmează, se va proceda la o trecere în revistă a acestora, cu scopul de finiri caracteristicilor de bază ca și a domeniului de aplicabilitate.

O primă caracteristică comună tuturor acestor tehnici se referă la faptul că analiza este făcută nu prin urmărirea comportării unei anumite componente hard sau soft sau a interacțiunii dintre acestea în timp, ci prin urmărirea modului în care aceste componente intră în conflict. Acest aspect, a deplasat domeniul de analiză numai asupra acelor componente care reprezintă o sursă de conflict în desfășurarea activităților într-un sistem μP . Mai concret, alocarea unei resurse soft este analizată din punct de vedere a conflictelor care apar la alocarea memoriei comune, iar alocarea unei resurse hard este analizată din punct de vedere a conflictelor care apar la alocarea magistrelor sistemului.

O a doua caracteristică se referă la faptul că în majoritatea tehnicilor utilizate, aplicația căreia îi este destinat sistemul μP este caracterizată de una sau mai multe variabile aleatoare cu diverse distribuții sau valori medii. Datorită complexității fenomenului fenomenului de gestiune, în foarte puține cazuri se pleacă de la un graf de proces în care apare explicit modul în care este necesară sincronizarea diverselor procese în timpul execuției, durata execuției fiecăruia în parte ca și momentul în care este necesară lansarea lor în execuție. Deși acest mod de reprezentare este cel mai apropiat de realitate, rareori este posibilă obținerea mărimilor mai sus menționate, fapt care face ca aplicația și întregul sistem de operare responsabil de coordonarea activităților în timp să fie definit prin variabile aleatoare reprezentînd intervale de timp, timpi de execuție, lungime de mesaje, legate fiecare dintre ele de cererile de acces la resursele comune.

O a treia caracteristică, reprezintă un rezultat al primelor două prezentate anterior. Astfel gestiunea resurselor în sistemul μP , este privită numai din punctul de vedere a conflictelor ce apar ca urmare a cererilor care se adresează memoriei comune și alocării magistralelor. Ca urmare, rezultatele care se obțin în urma analizelor efectuate se vor referi la indici de performanță ca de exemplu: capacitatea de trecere a magistralelor sistemului, timpul mediu de așteptare a unei cereri, numărul mediu de cereri în așteptarea alocării resursei. Foarte multe din analizele efectuate, urmăresc determinarea unui optim, care se referă de obicei la numărul de MP-oare care pot fi conectate în contextul prezenței unui anumit număr de magistrale și blocuri de memorie comune. Dintre tehnicile generale de analiză, în prezent, se pot distinge un număr de patru modalități de abordare. Prima se referă la definirea unor modele analitice a gestiunii resurselor comune care fac apel la elemente din teoria șirurilor de așteptare. Aceste modele care au fost utilizate printre primii de Kleinrock și Fung [K175, Ft79], pleacă de la grafurile de proces ale aplicației, în care fiecare proces este caracterizat de numărul de instrucții care fac referiri la memoria proprie MP în care este rezident procesul și numărul de instrucții care fac referiri la memoria comună. Ca urmare este posibilă, ținând cont de interacțiunea în timp a proceselor ca și de localizarea acestora, să se determine numărul de cereri care se adresează în fiecare ciclu procesor memoriei comune. În final se obțin relații analitice care permit determinarea capacității de trecere a sistemului sau a numărului optim de blocuri în care trebuie împărțită memoria comună [MH86a, MH87b].

Tehnica conduce la relații finale simple de calcul care însă în cazul în care se renunță la definirea grafurilor de proces și la înlocuirea lui printr-o variabilă aleatoare cu o valoare medie și distribuție dată (rezultate din analiza globală a proceselor care se execută în întregul sistem μP), conduce la apariția de erori care pot face neutilizabile rezultatele obținute. Pe de altă parte definirea unui graf de proces reprezintă o operație laborioasă, care în cazul unor aplicații complexe devine practic imposibilă. Cea de a doua tehnică, se referă la utilizarea lanțurilor Markov în analiza conflictelor apărute la alocarea magistralelor și memoriei comune. Modelele în care se utilizează această tehnică sînt deosebit de numeroase, pe de o parte datorită faptului că procesele Markov dau posibilitatea introducerii implicite a factorului timp și a descrierii structurii sistemului (prin definirea matricii probabilităților de tranziție dintr-o stare în alta a sistemului) ca și descrierea modului de interacțiune a proceselor la alocarea resurselor comune.

Ca urmare a acestui aspect, pe de altă parte, este posibilă caracterizarea ansamblului de procese care se execută prin una sau mai multe variabile aleatoare, cu o anumită valoare medie și distribuție. Deoarece însă acest tip de analiză solicită definirea stărilor în care poate fi prezent un ansamblu de procese în execuție, în contextul unui hard dat și a probabilităților de tranziție dintr-o stare în alta, tehnica lanțurilor Markov s-a utilizat cu precădere în analiza performanțelor unor sisteme deja existente, pentru care a fost posibilă obținerea acestor date. Exemple clasice de utilizare a acestei tehnici sînt cele prezentate de Benjamin Wah și Briggs în [Be83, BD81]. Cu toate dificultățile legate de definirea matricii probabilităților de tranziție, care constituie în multe cazuri un obstacol greu de depășit, sînt prezente încercări de definire a unor modele Markov generale și nu dedicate unei anumite aplicații. Dintre ultimele sînt de amintit cele prezentate în [AG82, To86]. Cea de a treia tehnică, se referă la utilizarea rețelelor cu șiruri de așteptare, care a cunoscut în ultima perioadă o dezvoltare deosebită ca urmare a facilităților pe care le pune la dispoziție. Metoda cere definirea unei matrici a probabilităților de tranziție, dar nu între stările sistemului ca în cazul proceselor Markov, ci între diversele componente hard sau soft a sistemului mpP. Ca urmare, este posibilă pe de o parte definirea modului în care se desfășoară în timp execuția proceselor, iar pe de altă parte, definirea modului de interacțiune a proceselor la alocarea resurselor comune este legat de o anumită structură hard/soft a sistemului. Acest ultim aspect nu apare explicit în cazul lanțurilor Markov. Ca și în cazul acestora din urmă, tehnica s-a aplicat îndeosebi pentru construirea unor modele pentru sisteme de calcul existente, în care a fost posibilă definirea matricii probabilităților de tranziție între componentele sistemului ca și calculul timpului mediu de execuție și a distribuției acestuia în fiecare centru de servire a rețelei. Datorită informațiilor suplimentare pe care analiza cu rețele de șiruri de așteptare le pune la dispoziție, ca de exemplu: timp mediu de așteptare, grad de utilizare, lungime medie a șirurilor de așteptare, s.a.m.d., studiile de gestiune a resurselor în care această tehnică este utilizată sînt deosebit de numeroase. Contribuții importante atît la definirea unor tehnici de calcul a indicilor de performanță a unui model descris cu rețele cu șiruri de așteptare, cît și în aplicarea acestui mod de analiză la studiul gestiunii resurselor în sistemele de calcul le-au adus Chandy K.M. în [CH75a, CH75b], Sauer C. și Reiser M. în [Re81, SC81], Buzen J. în [Bu73] ca și Lavenberg S. în [La83]. Cu toate facilitățile enumerate mai sus, tehnica utilizării rețelelor

cu șiruri de așteptare la analiza gestiunii resurselor în sistemele $m\mu P$ este limitată pe de o parte la construirea unor modele numai pentru sisteme deja existente, pentru care pot fi culese datele de intrare necesare procesului de modelare, nefiind posibilă definirea unor modele cu caracter general. Pe de altă parte, tehnica nu este aplicabilă decât pentru cazul în care timpul de serviciu în centrele de servire a rețelei este dat de o variabilă cu distribuție exponențială, aspect care limitează serios domeniul de aplicabilitate. Este de remarcat de asemenea faptul că algoritmi de calcul sînt complicați, fiind dificil de aplicat în cazul unor modele descrise prin rețele cu multe centre de servire. Cea de a patra tehnică de analiză, se referă la construirea unor modele de simulare a gestiunii resurselor într-un sistem $m\mu P$. Tehnica are un caracter de aplicabilitate foarte general, fiind posibilă descrierea exactă a procesului de coordonare a execuției proceselor dintr-un sistem $m\mu P$ de către un anumit tip de sistem de operare, în contextul unei structuri hard date. În cadrul acestei tehnici, modelul care se construiește, reproduce funcțiile unui sistem care urmează să fie construit sau care este deja prezent, utilizînd ca date de intrare atît mărimi care caracterizează sistemul $m\mu P$ din punct de vedere a structurii hard, cît și un set de variabile aleatoare a căror semnificație, distribuție și valor medii sînt impuse de aplicația căreia îi este destinat sistemul. Rezultatele obținute în urma simulării sînt dintre cele mai diverse înglobînd practic totalitatea indicilor care pot caracteriza comportarea unui sistem $m\mu P$. Descrierea modelelor poate fi făcută utilizînd limbaje specializate de nivel înalt ca de exemplu, GPSS [Go78, DO66] sau limbaje cu caracter general ca de exemplu Pascal concurrent [Vas6]. Ca și în cazul altor tehnici, nici construirea modelelor de simulare nu conduce la definirea unor modele cu caracter general, tehnica fiind îndeosebi utilizată pentru studii de îmbunătățire a performanțelor unor sisteme deja existente [CMS1, Sc81, JL81]. Utilizarea ei, la construirea unor modele pentru sisteme care urmează să fie realizate, trebuie făcută cu multă atenție, deoarece se elimină etapa de validare a rezultatelor obținute prin simulare, aspect care în multe cazuri face imposibilă utilizarea tehnicii în cauză. Acesta este motivul pentru care construirea modelelor de simulare se utilizează în general împreună cu tehnicile prezentate anterior în scopul validării rezultatelor obținute de acestea. În plus, tehnica prezintă dezavantajul unei complexități relativ mari a descrierii modelului printr-un limbaj specializat, în contextul unui timp mare de simulare, ceea ce în multe cazuri constituie un impediment care limitează utilizarea tehnicii în cauză.

Din cele prezentate anterior, rezultă că la analiza procesului de gestionare a resurselor dintr-un sistem μP , sînt utilizate o multitudine de tehnici, a căror complexitate este mai mare sau mai mică, funcție de nivelul de detaliere a analizei care se efectuează, ca și de scopul urmărit: proiectare sau îmbunătățirea performanțelor unui sistem deja prezent. Acest număr mare de tehnici, este pe de altă parte o consecință firească a complexității fenomenului de gestiune a resurselor soft/hard dintr-un sistem μP care reprezintă practic un unicat pentru fiecare aplicație căreia îi este destinat sistemul în cauză.

5.2. Modelul gestiunii resurselor într-un sistem multimicroprocesor.

5.2.1. Formularea problemei.

Din analiza tehnicilor utilizate în prezent la modelarea fenomenului de gestiune a resurselor în sistemele μP se desprind un număr de trei concluzii și anume:

- În marea majoritate a cazurilor, tehnicile de analiză urmăresc construirea unor modele din care să rezulte fie capacitatea de trecere a sistemului, fie determinarea numărului optim de magistrale, blocuri de memorie și MP-oare.

- Sistemul μP este privit ca un ansamblu în care fenomenul de gestiune este văzut ca un conflict apărut ca urmare a cererilor adresate memoriei comune condiționat de existența unui anumit număr de magistrale.

- Complexitatea calculelor impuse de modelele analitice ca și de definirea unor modele de simulare este relativ ridicată, în contextul în care rezultatele obținute au un grad de incertitudine destul de mare.

Cele trei concluzii, în contextul analizei efectuate anterior scot în evidență o serie de lipsuri prezente în modalitățile de analiză a fenomenului de gestiune a resurselor în sistemele μP existente pînă în prezent. Acestea s-ar putea rezuma în cele ce urmează:

- Determinarea numărului optim de MP-oare pentru o aplicație dată este cu mici excepții inutilă, deoarece numărul de MP-oare este impus de aplicație, mai ales în cazurile în care sistemul μP este destinat unor aplicații de tip timp-real.

- Este inutilă determinarea unui graf de proces, în care pentru fiecare proces să se calculeze timpul de execuție și momentul în care acesta urmează să fie executat după cum se procedează în

[Hi81,Fu79], deoarece aceste mărimi sînt rezultate din execuția proceselor în cauză, în contextul unei anumite situații. Ca urmare valoarea lor numerică se modifică de la o execuție la altă execuție, aspect care impune caracterizarea prin valori medii a unor distribuții de valori, ca fiind mult mai apropiată de realitate decît în cazul caracterizării aceluiași mărimi prin niște valori fixe.

- În nici unul din modelele utilizate nu apare aportul adus la operația de gestiune a resurselor de sistemul de operare, deși acesta are o contribuție esențială în coordonarea execuției proceselor în sistemul μP . Incorporarea acestei contribuții în valorile medii a variabilelor aleatoare ce definesc ansamblul proceselor care se execută, constituie o aproximație foarte generală care nu ține seama de fapt, de structura sistemului de operare.

Luînd în considerare cele menționate, rezultă necesitatea remedierii acestei deficiențe prin definirea unui model care să ia în considerare și caracteristicile de bază ale sistemului de operare care este implementat și să arate că prin implementarea unui anumit tip sau altul de sistem de operare, performanțele în ansamblu ale sistemului μP se modifică. Prin definirea acestui model se urmărește de asemenea stabilirea unui criteriu de alegere, funcție de tipul aplicației a celui mai potrivit sistem de operare.

5.2.2. Definirea modelului.

Stabilirea caracteristicilor modelului a impus rezolvarea unui număr de trei probleme privind: arhitectura pentru care se construiește modelul, tehnica de modelare care se utilizează și modul în care se reflectă în cadrul acestei tehnici structura sistemului de operare.

Din punct de vedere constructiv se consideră că sistemul multimicroprocesor este format din N procesoare MP_1, MP_2, \dots, MP_N , fiecare avînd propria sa memorie. Fiecare procesor este conectat la o memorie comună printr-un număr de B magistrale notate cu B_1, B_2, \dots, B_B . Memoria comună constă din M module de memorie notate cu M_1, M_2, \dots, M_M , pentru a permite cererilor simultane de memorie accesul concurent la memoria comună. Fiecare procesor este conectat la fiecare magistrală (fig.5.1.) și prin intermediul acestora la fiecare modul al memoriei comune

[MHS7b]. Se consideră că magistralele de date și adrese operează asincron, aspect care permite ca operația de arbitraj a cererilor adresate memoriei comune ca și a cererilor de ocupare a unei magistrale să se efectueze în paralel cu transferul datelor. În cadrul arhitecturii luate în considerare pot apare două tipuri de conflicte da-

torate cererilor adresate memoriei;

- Primul apare ca urmare a faptului că numai o cerere poate fi adresată la un moment dat unui același bloc de memorie;
- Cel de al doilea, apare ca urmare a faptului că este posibilă depășirea capacității magistralelor sistemului.

Cele două tipuri de conflicte impun modelului un număr de două restricții:

C1) Un MP nu reprezintă o sursă a mai mult de un mesaj la un moment dat;

C2) Un bloc a memoriei comune nu reprezintă destinația decât a unui singur mesaj în curs de transmisie la un moment dat.




Fig. 5.1. Arhitectura sistemului multimicroprocesor.

Din punct de vedere al tehnicii de construire a modelului s-a adoptat tehnica lanțurilor Markov. Această alegere s-a datorat faptului că procesele Markov dau posibilitatea introducerii implicite a factorului timp, ca și a descrierii structurii sistemului (prin definirea matricii probabilităților de tranziție dintr-o stare în alta a sistemului), ca și a descrierii implicite a modului de interacțiune a proceselor la resursele comune (prin definirea stărilor sistemului).

Din punct de vedere al categoriilor de sisteme de operare utilizate în cadrul sistemelor de operare μP în prezent se cunosc două mari categorii [BB80]. Prima categorie cuprinde sistemele de operare a căror nucleu realizează sincronizarea și coordonarea utilizând tehnica semafoarelor, categorie din care fac parte nucleele distribuite și de tip interogare. Cea de-a doua categorie cuprinde acele sisteme de operare în care sincronizarea este realizată printr-o tehnică de schimb de mesaje, categorie din care fac parte nucleele monolitice și partiționate. Evident că delimitarea dintre cele două tipuri nu este riguroasă, în realitate cele două tipuri de sincronizare și coordonare fiind prezente în anumite cazuri concomitent.

Pentru a caracteriza cele două categorii de sisteme de operare, s-a făcut observația că în cadrul sistemelor care utilizează tehnica semafoarelor, cererile de acces la memoria comună, respectiv la nucleul sistemului de operare, sînt formate din mesaje care au o lungime fixă. În schimb, în sistemele în care se utilizează o tehnică de sincronizare bazată pe mesaje, cererile de acces sînt formate din mesaje a căror lungime este variabilă, putînd fi reprezentate printr-o variabilă aleatoare cu distribuție exponențială.

În literatură, pînă în prezent s-au dezvoltat numai modele pentru sistemele μP care răspund numai la primele două probleme. Plecînd de la un astfel de model de tip $P \times M \times B$ dezvoltat în [To86,CG87], și completîndu-l pentru a răspunde și la cererile impuse de a treia problemă, se propune un model de tip $P/D \times M \times B$ pentru definirea gestiunii resurselor în sistemele μP în care coordonarea și sincronizarea se face utilizînd tehnica semafoarelor și un model de tip $P/E \times M \times B$ pentru definirea gestiunii resurselor în sistemele μP în care se utilizează tehnica mesajelor pentru realizarea operațiilor de sincronizare și coordonare a activităților.

5.3. Model de tip $P/D \times M \times B$

În cadrul acestui tip de model [Ho87] considerăm că operațiile de coordonare și sincronizare a activităților în sistemul μP impun sistemului de operare operații de transfer pe magistralele sistemului, în care mesajele au o lungime constantă. Acest aspect este subliniat prin notația $/D$, în care D specifică caracteristica de constanță a mesajului care se transmite, notația fiind identică cu cea utilizată în teoria așteptării [MC73,Al75]. În general utilizarea mesajelor de lungime constantă este caracteristică sistemelor de operare μP cu restricții de sincronizare, categorie care înglobează acele sisteme de operare care implementează numai funcțiile de coordonare și sincronizare a proceselor prin intermediul semafoarelor. Astfel, un proces poate cere lansarea în execuție sau blocarea altui proces, fără a exista posibilitatea ca acestea să-și transmită reciproc mesaje. Exemple din această categorie sînt date de sistemele de operare μP distribuite, cu interogare și în general de toate celelalte tipuri, decît în cadrul acestora operațiile de cooperare nu implică mecanisme în care criteriul de coordonare și sincronizare este dat de schimbul de mesaje dintre procese.

5.3.1. Indici de performanță.

În cazul general, operațiile de transfer pe magistralele sistemului mμP a cărei arhitectură s-a prezentat în fig.5.1., se desfășoară a-sincron. Prin aceasta se va înțelege că operațiile de alocare a resurselor comune, blocuri de memorie și magistrale, se efectuează secvențial în fiecare moment în care una dintre aceste resurse devine disponibilă, în condițiile impuse de cele două restricții specificate anterior C1 și C2. Deoarece definirea unui model analitic asincron este dificilă de realizat, în cele ce urmează se va utiliza un model sincron, considerând că operațiile de alocare a cererilor au loc la începutul unui interval de lungime fixă. Pentru a obține o soluție viabilă a comportării asincrone a sistemului real, prin utilizarea unui model sincron este necesar ca mărimile cu care se operează să țină cont de acest aspect. Din acest motiv, mărimile caracteristice modelului utilizat în calculul indicilor de performanță se definesc după cum urmează:

D.5.3.1. Timpul mediu de așteptare (W) este intervalul de timp dintre momentul generării mesajului și momentul în care transmisia sa este completă.

D.5.3.2. Intervalul de timp (T) la începutul căruia se efectuează operațiile de alocare a resurselor este egal cu durata de transmisie a unui mesaj.

D.5.3.3. Frecvența de generare a mesajelor (λ) este raportul dintre unitate și durata intervalului de timp cuprins între momentul terminării transmisiei mesajului și momentul în care s-a generat următorul mesaj.

D.5.3.4. Timpul mediu de răspuns a unui modul procesor (R) este intervalul de timp între două generări consecutive de cereri spre un bloc de memorie.

Utilizând mărimile definite anterior, rezultă imediat că timpul mediu de răspuns (ciclul unui MP) este format din timpul mediu de așteptare și timpul mediu necesar generării următoarei cereri, fiind deci de forma:

$$R = W + 1/\lambda \quad (5.1)$$

Prezența timpului de așteptare în cadrul ciclului unui MP, care înglobează timpii de așteptare impuși de fenomenul de alocare a unei magistrale sau bloc de memorie, face ca numărul mediu real de cereri efectuate și rezolvate de un MP la unul din blocurile memoriei comune ale

sistemului mpP să fie dat de raportul $1/(W + 1/\lambda)$. Ca urmare, rezultă imediat că numărul mediu de cereri care sînt efectuate și rezolvate pe ansamblul întregului sistem mpP este dat de raportul $N/(W + 1/\lambda)$, în care N specifică numărul de MP-oare ale sistemului. Dacă reprezentăm activitățile din sistemul mpP impuse de fenomenul de gestiune a resurselor printr-o rețea cu șiruri de așteptare, atunci aceasta are aspectul din fig.5.2.




Fig.5.2. Modelul cu rețele de șiruri de așteptare a g-s-n-n-re-ue-el- dintr-un sistem multi-microprocesor.

Deoarece în regim staționar numărul de cereri care se transmit poate fi considerat constant, este posibilă definirea capacității de trecere a sistemului mpP.

D.5.3.5. Capacitatea de trecere a unui sistem mpP (Λ) este dată de numărul de cereri adresate blocurilor de memorie comună, care se pot transmite în unitatea de timp.

Utilizînd mărimile definite anterior, rezultă pentru capacitatea de trecere următoarea relație:

$$\Lambda = N/(W + 1/\lambda) \quad (5.2)$$

de unde pentru timpul mediu de așteptare se obține:

$$W = N/\Lambda - 1/\lambda \quad (5.3)$$

Pentru a putea calcula timpul mediu de așteptare, devine necesar în acest context definirea unei proceduri care să conducă la obținerea capacității de trecere a sistemului mpP.

Calculul capacității de trecere

Se face, considerînd că cererile efectuate de un MP al sistemului adresate memoriei comune, pot fi modelate ca o secvență de experiențe Bernoulli [MH78a, La83]. Pentru aceasta se consideră că intervalul pentru care se face studiul indicilor de performanță este împărțit în cunante de timp a căror lungime este egală cu T, respectiv cu durata de transmisie a unui mesaj, fig.5.3.




Fig. 5.3. Generarea cererilor efectuate de modulul procesor cu numărul i .

Dacă frecvența de generare a unei cereri de transmisie a unui mesaj efectuată de către un MP este egală cu λ cereri în unitatea de timp, atunci probabilitatea de apariție a unei cereri în intervalul T este de $1 - e^{-\lambda T}$ [K78]. În această ipoteză, rezultă imediat că probabilitatea ca la începutul unui interval de lungime T să avem cereri prezente de la unul din cele N module procesoare ale sistemului mpP , este dată de relația $N(1 - e^{-\lambda T})$.

D.5.3.6. În regim staționar, p_n este probabilitatea ca în sistemul mpP să fie prezente un n cereri cu $n = \overline{0, N}$ în așteptarea rezolvării, la începutul unui interval de lungime T .

Din modul în care s-a definit p_n , rezultă că numărul de cereri n încorporează atât cererile de transmisie a mesajelor care nu s-au putut rezolva în intervalul precedent datorită conflictelor de alocare a resurselor comune, cât și cele care s-au generat și au apărut pentru prima dată în sistem, urmînd să concureze în prezentul interval la alocarea unui bloc de memorie. Utilizînd $p_n, n = \overline{0, N}$, se poate calcula numărul mediu de cereri (L) prezente la începutul unui interval de lungime T . Dacă considerăm numărul de cereri prezente în sistem la începutul fiecărui interval de lungime T ca fiind realizările unei variabile aleatoare discrete X (număr de cereri) atunci L reprezintă valoarea sa medie și este dată de relația:

$$L = \sum_{n=1}^N np_n \quad (5.4)$$

Cu alte cuvinte L reprezintă numărul mediu de MP-oare din sistem a căror cereri nu s-au rezolvat, fie datorită faptului că sînt nou apărute, fie din cauză că resursa solicitată nu este disponibilă. În aceste condiții probabilitatea de a avea cereri de la cele L module procesoare ale sistemului este dată de $L(1 - e^{-\lambda T})$. Diferența dintre cererile care pot fi generate în cursul unui interval T și cererile pre-

zente la sfârșitul aceluiași interval T care nu au fost rezolvate, reprezintă numărul de cereri care pot fi transmise și ca urmare deci, reprezintă capacitatea de trecere a sistemului

$$\Lambda = N(1 - e^{-\lambda T}) - L(1 - e^{-\lambda T})$$

de unde

$$\Lambda = (N - L)(1 - e^{-\lambda T}) \quad (5.5)$$

5.3.2. Structura modelului.

Plecînd de la definițiile făcute anterior, se poate construi un model Markov observînd starea sistemului mpP la începutul unui interval de timp T. Modelul este definit de un vector de forma (n_0, n_1, \dots, n_N) în care o stare n_i este dată de numărul cererilor prezente în sistem în așteptare la începutul unui interval de lungime T. Astfel numărul de stări devine egal cu $N + 1$, număr rezultat din faptul că la începutul unui interval de lungime T în sistemul mpP pot fi prezente $0, 1, 2, \dots, N$ cereri adresate blocurilor memoriei comune.

Calculul probabilităților de tranziție

Pentru a calcula probabilitatea de tranziție dintr-o stare în alta a modelului Markov fără a cunoaște exact care este MP care emite cererea și către ce bloc de memorie se adresează cererea în cauză se face presupunerea [Ko78] că cererile pot proveni cu egală probabilitate de la oricare din cele N module procesoare și se pot adresa cu egală probabilitate oricărui din cele M blocuri de memorie comună. Cu alte cuvinte se face presupunerea că distribuția sursei și destinației unui mesaj la începutul unui interval T este dată de o distribuție uniformă.

Pentru a obține elementele matricii [Q] a probabilităților de tranziție dintr-o stare în alta a modelului Markov se are în vedere faptul că la calculul unui element intervin un număr de două evenimente.

Evenimentul E1: La începutul intervalului de lungime T o parte din cererile emise pot fi rezolvate ca urmare a eliberării blocului de memorie solicitat sau a faptului că o magistrală devine disponibilă;

Evenimentul E2: La începutul intervalului T sînt generate cereri noi de acces la resursele sistemului mpP.

Calculul probabilității de realizare a evenimentului E1 se face plecînd de la următoarele definiții:

D.5.3.7. Probabilitatea de realizare a evenimentului E1 în condițiile impuse de restricțiile C1 și C2 este $R_{i,j}$ în care i reprezintă numărul total de cereri în așteptare prezent la începutul intervalului de lungime T din care j cereri pot fi rezolvate.

D.5.3.8. Probabilitatea ca o cerere generată la începutul intervalului T poate fi rezolvată, în condițiile impuse de restricțiile C1 și C2 atunci când sînt j cereri în curs de rezolvare este r_j .

Pentru a-l putea calcula pe r_j se definesc următoarele evenimente
Evenimentul A: cererea provine de la unul din MP-oare la care nu este în curs de rezolvare nici o altă cerere;
Evenimentul B: cererea de transmitere a unui mesaj se adresează unui bloc de memorie care nu prezintă obiectul nici unei din cererile în curs de rezolvare;
Din regula lui Bayes se obține că:

$$P(A \cap B) = P(A) \times P(B|A) \quad (5.6)$$

Probabilitatea de apariție a evenimentului A rezultă imediat în felul următor. Dacă în sistem sînt prezente N module procesoare, probabilitatea ca un MP să fie activ este dată de raportul $1/N$ și deci probabilitatea ca cererea să provină de la unul din cele j MP-oare implicate în transmisie, va fi dată de j/N . Prin urmare probabilitatea ca cererea să parvină de la restul de MP-oare care nu sînt implicate în transmisie, este dată de $1 - j/N$, relație care definește probabilitatea evenimentului căutat, deci pe $P(A)$. La calculul probabilității de apariție a evenimentului B condiționat de A se procedează similar. Probabilitatea ca un bloc de memorie din cele M prezente să reprezinte destinația unei cereri de transmisie este dată de $1/M$, și ca urmare probabilitatea ca cererea nou generată să se adreseze la unul din cele j blocuri de memorie deja implicate în procesul de transmisie va fi dată de j/M . Rezultă imediat că probabilitatea ca cererea nou generată să nu se adreseze nici unuia din blocurile de memorie utilizate este dată de $1 - j/M$. Înlocuind în relația 5.6 se obține:

$$r_j = \begin{cases} (1 - j/N)(1 - j/M) & \text{dacă } j < B \leq N \\ 0 & \text{în caz contrar} \end{cases} \quad (5.7)$$

D.5.3.9. Probabilitatea de apariție a evenimentului E1 este $R_{i,j}$ unde i reprezintă numărul total de cereri în așteptare prezente la începutul intervalului T , iar j numărul de cereri care

pot fi rezolvate.

Ca urmare a modului în care este definit, $R_{i,j}$ apare ca fiind dat de o sumă de doi termeni. Primul, definește probabilitatea ca j cereri de transmisie a unui mesaj pot fi rezolvate din numărul total de $i-1$ cereri aflate în așteptare, la care se adaugă condiția ca cererea nou generată la începutul intervalului nu poate fi rezolvată. Cel de al doilea termen va reprezenta probabilitatea că $j-1$ cereri pot fi rezolvate din cele $i-1$ aflate în așteptare, la care se adaugă condiția că cererea nou apărută la începutul intervalului T se poate rezolva. Ca urmare, avem:

$$R_{i,j} = R_{i-1,j} \times (1 - r_j) + R_{i-1,j-1} \times r_{j-1} \quad (5.8)$$

pentru care condițiile inițiale sînt date de:

pentru $j = 1$ datorită faptului că prezența unei singure cereri
 $R_{1,j} = 1$ în sistem reprezintă evenimentul sigur (cererea poate fi întotdeauna rezolvată);

pentru $j > 1$ datorită faptului că reprezintă evenimentul im-
 $R_{1,j} = 0$ posibil (nu pot fi rezolvate j cereri atunci cînd este prezentă una singură în sistem);

pentru $i \geq 1$ datorită de asemenea faptului că reprezintă eveni-
 $R_{i,0} = 0$ mentul imposibil, deoarece întotdeauna din cele i cereri în așteptare există întotdeauna cel puțin o cerere care poate fi rezolvată.

Înlocuind relația 5.7 în 5.8 se obține relația finală pentru $R_{i,j}$:

$$R_{i,j} = \begin{cases} R_{i-1,j}(1 - (1 - j/N)(1 - j/M)) + \\ R_{i-1,j-1}(1 - (j-1)/N)(1 - (j-1)/M) \\ \quad \text{dacă } 1 \leq j < B \leq N \text{ cu } j \leq i \\ R_{i-1,j} + R_{i-1,j-1}(1 - (B-1)/N)(1 - (B-1)/M) \\ \quad \text{dacă } j = B \end{cases} \quad (5.9)$$

D.5.3.10. Probabilitatea de apariție a evenimentului E_2 este $e_{i,j}$ unde i reprezintă numărul de cereri generate la începutul intervalului T , atunci cînd la începutul aceluiași interval sînt prezente j cereri în așteptare.

Calculul lui $e_{i,j}$ presupune parcurgerea următoarelor etape:

- Deoarece emiterea unei cereri de către un MP într-un interval de lungime T s-a considerat ca reprezentînd un succes al unui experiment Bernoulli, atunci probabilitatea de apariție a cererii în ca-

uză este dată de:

$$1 - e^{-\lambda T}$$

unde $1/\lambda$ reprezintă valoarea medie a intervalului dintre două generări consecutive.

- Probabilitatea ca în intervalul T un număr de i module procesoare să emită cereri va fi dată evident de:

$$(1 - e^{-\lambda T})^i$$

- probabilitatea ca în același interval restul de MF-oare care nu sînt implicate deja în procesul de transmitere a unui mesaj să nu emită cereri (sînt în număr de $N-j-i$ unități) este dată de

$$(e^{-\lambda T})^{N-j-i}$$

- Deoarece cele i cereri pot proveni de la un număr de i module procesoare din cele $N-j$ care pot emite astfel de cereri, rezultă că cele i module procesoare pot fi distribuite în combinații de $N-j$ luate câte i moduri printre cele $N-j$ module procesoare disponibile.

Cumulînd rezultatele discutate anterior se obține că:

$$e_{i,j} = \binom{N-j}{i} (1 - e^{-\lambda T})^i (e^{-\lambda T})^{N-j-i} \quad (5.10)$$

Relația comportă o singură restricție:

pentru $N < i + j$ datorită faptului că în sistemul mpP nu pot fi pr
 $e_{i,j} = 0$ zente cereri în așteptare și nou generate care să
depășească numărul MF-oare.

Utilizînd ecuațiile 5.9 și 5.10 în condițiile de regim staționar se poate calcula $p_n, n = \overline{0, N}$. Deoarece din modul de definire a modelului Markov rezultă că în starea n se poate ajunge din oricare altă stare a sistemului, p_n va apare ca o sumă de termeni în care fiecare termen definește probabilitatea de a trece dintr-o stare $i, i = \overline{0, N}$ în starea n . În acest context prezența în sistem a unui număr de n cereri la începutul unei perioade de lungime T apare ca o reuniune de $N + 1$ evenimente incompatibile. Analiza lor se va efectua grupînd numărul de stări din care se face tranziția în patru categorii fig.5.4., criteriul de grupare fiind mărimea stării din care se face tranziția în starea n , aspect care conduce în final la apariția unui număr de patru categorii de probabilități de tranziții.

Cele afirmate anterior conduc la o relație pentru calculul lui

p_n de forma:

$$p_n = p_0 q_{0,n} + p_1 q_{1,n} + \sum_{i=2}^B p_i q_{i,n} + \sum_{i=B+1}^N p_i q_{i,n} \quad (5.11)$$

în care $q_{i,n}$ reprezintă elementul corespunzător liniei i și coloanei n din matricea probabilităților de tranziție $[Q]$, definind prin urmare probabilitatea de tranziție din starea i în starea n .




Fig.5.4. Graful tranzițiilor din starea $i, i=0, N$ în starea n .

Apar patru categorii de tranziții:

- 1) din starea 0 în starea n ;
- 2) din starea 1 în starea n ;
- 3) din stările $i=2, \dots, n$ în starea n ;
- 4) din stările $i=n+1, N$ în starea n .

Cele patru categorii de probabilități de tranziție se calculează după cum urmează:

1) Sistemul este inițial în starea 0. Dacă în sistemul mpP nu este prezent nici un mesaj, pentru a ajunge în starea n este necesară generarea unui număr de n cereri de transmisie a unui mesaj la începutul intervalului T . Ca urmare probabilitatea de tranziție din starea 0 în n este de forma:

$$q_{0,n} = e_{n,0} \quad \text{pentru } n = \overline{0, N} \quad (5.12)$$

2) Sistemul este inițial în starea 1. Dacă în sistemul mpP este prezentă o singură cerere de transmisie, aceasta poate fi întotdeauna rezolvată. Prin urmare este de asemenea necesar ca un număr de n module procesoare să genereze cereri de transmisie la începutul intervalului T , aspect care face ca probabilitatea de tranziție din starea 1 în starea n să fie de forma:

$$q_{1,n} = R_{1,1} e_{n,1} \quad \text{pentru } n = \overline{0, N} \quad (5.13)$$

3) Sistemul este inițial prezent în una din stările $i=2, 3, \dots, n-1, n, n+1, \dots, B$. Tranziția din una din stările i în starea n comportă în acest caz două situații:

- Prima apare atunci când $i=2, 3, \dots, n-1, n$, deci când se efectuează trecerea dintr-o stare în care numărul de cereri nerezolvate prezent la începutul intervalului T este mai mic sau egal cu n . Acest aspect impune ca un număr $n-i$ module procesoare să genereze cereri de transmisie la începutul intervalului

T. Pe de altă parte însă, la începutul intervalului T pot fi rezolvate un număr de k cereri cu $k=1, i$ fapt care impune mărirea numărului de MP-oare care trebuie să emită cereri cu un număr egal de k. Deci numărul total de MP-oare care trebuie să emită noi cereri de transmisie la începutul intervalului T pentru a asigura tranziția în starea n este dat de $n-i+k$. Probabilitatea de tranziție din i în n este în acest caz de forma:

$$q_{i,n} = \sum_{k=1}^i R_{i,k} e^{n-i+k,i} \quad \text{pentru } \begin{cases} n=0, \overline{N} \text{ și} \\ i \leq n \end{cases} \quad (5.14)$$

- Cea de a doua situație, apare atunci când $i=n+1, \dots, n+k, \dots, B$, deci se efectuează trecerea dintr-o stare în care numărul de cereri nerezolvate la începutul intervalului T este mai mare ca n. Pentru ca sistemul să ajungă în starea n, în acest caz, este necesar ca numărul de $k=i-n$ cereri din cele i prezente să poată fi rezolvate. Pe de altă parte însă, mai pot fi rezolvate pe lângă cele $i-n$ cereri și un număr de 1, 2, ..i cereri, caz în care pentru a se asigura trecerea în starea n este necesar ca un număr de $n+k-i$ module procesoare să genereze noi cereri care să compenseze numărul de cereri rezolvate suplimentar. Ca urmare, probabilitatea de tranziție din starea i în n apare și în acest caz ca o sumă de forma:

$$q_{i,n} = \sum_{k=i-n}^i R_{i,k} e^{n-1+k,i} \quad \text{pentru } \begin{cases} n=0, \overline{N} \\ i > n \end{cases} \quad (5.15)$$

Cele două relații 5.14 și 5.15 pot fi cumulate în una singură:

$$q_{i,n} = \sum_{k=1}^i R_{i,k} e^{n-1+k,i} + \sum_{k=i-n}^i R_{i,k} e^{n-i+k,i} \quad \text{pentru } n=0, \overline{N} \text{ și } i=2, \overline{B}$$

Făcînd observația că cele două valori inițiale $k=1$ și $k=i-n$ pot fi concatenate în una singură sub forma $k=\max(1, i-n)$ se obține relația finală pentru probabilitatea de tranziție din starea $i=2, \overline{B}$ în starea n:

$$q_{i,n} = \sum_{k=\max(1, i-n)}^i R_{i,k} e^{n-i+k,i} \quad \text{pentru } \begin{cases} n=0, \overline{N} \\ i=2, \overline{B} \end{cases} \quad (5.16)$$

- 4) La începutul intervalului T sistemul este prezent în una din stările $i=B+1, B+2, \dots, N$. Este evident că în această situație apare

o condiție suplimentară la tranziția din starea i în starea n legată de numărul magistralelor sistemului. Faptul că la un moment dat numărul de cereri care pot fi rezolvate este limitat superior de numărul de magistrale disponibile, impune apariția unui număr de două restricții.

- Prima restricție se referă la numărul maxim de cereri care pot fi rezolvate la începutul unui interval de lungime T pentru a se asigura tranziția din starea i în starea n . Numărul acestor cereri nu poate depăși numărul de magistrale pe care le are sistemul μP . Ca urmare probabilitatea de tranziție din starea i în starea n care se calculează similar ca în cazul anterior este de forma:

$$q_{i,n} = \sum_{k=\max(1,i-n)}^B R_{i,k} e^{n-i+k,i} \quad \text{pentru } \begin{cases} n=0, \overline{N} \\ i > B \end{cases} \quad (5.17)$$

- Cea de a doua restricție se referă la faptul că numărul de stări i posibile din care se poate face tranziția este dependent de numărul magistralelor. Este evident că numărul de stări i posibile teoretic din care se poate face tranziția în starea n este dat de $i=B+1, B+2, \dots, B+n, \dots, N$. Din punct de vedere însă practic, tranzițiile din stările cuprinse în domeniul $B+n, B+n+1, \dots, N$ nu au sens, deoarece nu este posibilă ajungerea în starea n , deoarece numărul de cereri care ar trebui rezolvate $B+1, B+2, \dots$ nu depășește numărul magistralelor sistemului. Pe de altă parte $B+n$ nu poate depăși valoarea N (numărul de MP -oare din sistem). Cele două situații fac ca stările i posibile pentru care $i > B$ din care se pot efectua tranzițiile în starea n să fie cuprinse numai în intervalul $[B+1, \min(B+n, N)]$.

Cele două restricții conduc la forma finală a probabilității de tranziție din stările $i > B$ în starea n care apare ca fiind:

$$q_{i,n} = \sum_{k=\max(1,i-n)}^B R_{i,k} e^{n-i+k,i} \quad \text{pentru } \begin{cases} n=0, \overline{N} \text{ și} \\ B+1 \leq i \leq \min(B+n, N) \end{cases} \quad (5.18)$$

5.3.3. Calculul distribuției de probabilitate.

Înlocuind probabilitățile de tranziție definite prin 5.12, 5.13, 5.16 și 5.18 în 5.11 pentru $n=0, \overline{N}$ se obține un sistem liniar de $N+1$ necunoscute de forma:

$$[P] = [P] [Q] \quad (5.19)$$

În relație $[p]$ este o matrice linie cu $N+1$ elemente, în care un element $p_n, n=\overline{0, N}$ definește probabilitatea ca în sistemul mpP să fie prezente un număr de n cereri de transmisie a unui mesaj de lungime constantă care așteaptă să fie rezolvate. Matricea este de forma:

$$[p] = [p_0, p_1, \dots, p_n, \dots, p_N] \quad (5.20)$$

cu

$$\sum_{n=0}^N p_n = 1 \quad (5.21)$$

Cu $[Q]$, în relația 5.19 s-a notat matricea pătrată de dimensiune $(N+1) \times (N+1)$ a probabilităților de tranziție dintr-o stare în alta a modelului Markov. Matricea este de forma:

$e_{n,0}$	$e_{n,1}$	$\sum_{k=\max(1, i-n)}^i R_{i,k} e_{n-i+k, i}$	$\sum_{k=\max(1, i-n)}^B R_{i,k} e_{n-i+k, i}$
$n=\overline{0, N}$	$n=\overline{0, N}$	$n=\overline{0, N}$ $i=\overline{2, B}$	$n=\overline{0, N}$ $i=\overline{B+1, \min(N, n+B)}$

(5.22)

Sistemul 5.19 este un sistem singular deoarece determinantul acestuia este întotdeauna egal cu zero. Acest aspect rezultă imediat din observația că în matricea $[Q]$ elementele de pe o coloană a matricii definesc probabilitățile de tranziție din toate stările sistemului într-o stare a acestuia și deci suma lor este întotdeauna egală cu 1

$$\sum_{i=0}^N q_{i,j} = 1 \quad \text{pentru } j=\overline{0, N}$$

Pe de altă parte, forma sistemului 5.19 face ca pe diagonala principală a matricii sistemului să avem elemente de forma $q-1$. Ca urmare, suma elementelor de pe fiecare coloană a determinantului sistemului este egală cu zero, ceea ce face ca întotdeauna valoarea acestuia să fie zero $[KMSO]$. Pentru ca sistemul 5.19 să admită soluție unică este obligatorie și suficientă $[KMSO]$ prezența condiției dată de relația 5.21. Prin rezolvarea sistemului linear de $N+1$ ecuații necunoscute

$$[p] = [p][Q] \quad (5.23)$$

cu condiția

$$\sum_{n=0}^N p_n = 1$$

se obțin valorile pentru $p_n, n=\overline{0, N}$ care înlocuite în 5.4, 5.5 și 5.2 con-

duc la obținerea capacității de trecere și a timpului mediu de așteptare pentru un sistem $m\mu P$ de tip P/D^*M^*B .

5.4. Model de tip P/E^*M^*B

În cadrul acestui tip de model [Mo87] considerăm că operațiile de coordonare și sincronizare în sistemul $m\mu P$ impun sistemului de operare operații de transfer pe magistralele sistemului în care lungimea mesajelor este exponențial distribuită. Acest aspect este subliniat prin notația $/E$, în care E specifică caracteristica de distribuție exponențială a lungimii mesajelor care se transmit, fiind identică cu cea utilizată în teoria așteptării [MC73]. În general utilizarea mesajelor cu lungime variabilă este caracteristică sistemelor de operare $m\mu P$ fără restricții de sincronizare, categorie care înglobează acele sisteme în care mecanismele de sincronizare și coordonare a execuției proceselor prezente în diversele MP -oare utilizează mesajele care se schimbă între aceste procese. Exemple din această categorie sînt date de sistemele de operare $m\mu P$ monolitice, partiționate și în general de toate celelalte tipuri, dacă în cadrul acestora sînt utilizate mecanisme de coordonare care utilizează mesaje de lungime variabilă.

5.4.1. Indici de performanță.

Sistemul pentru care se construiește modelul este cel a cărui caracteristici s-au prezentat în 5.2.2. și a cărui arhitectură este dată în fig.5.1. Pentru acest $m\mu P$ se consideră că sistemul de operare implementat utilizează în cadrul mecanismelor de coordonare și sincronizare a activităților o tehnică de tip mesaj în care lungimea mesajelor schimbate între procesele rezidente în MP -oare diferite este exponențial distribuită. Datorită acestui aspect, nu mai este posibilă construirea unui model sincron, fiind obligatorie definirea unui model asincron. Modelul a cărui reprezentare cu rețele de șiruri de așteptare este dată de asemenea de fig.5.2. este în acest caz mai complicat deoarece conduce la un număr mult mai mare de stări în lanțul Markov corespondent. Pe ce altă parte însă el este în concordanță cu situația reală prin aceea că alocarea unei resurse (bloc de memorie sau magistrală) se face secvențial în fiecare moment de arbitrii memoriei comune sau magistralelor sistemului, în fiecare moment în care una din resursele în cauză devine disponibilă.

Mărimile care intervin în calculul indicilor de performanță ai acestui model sînt:

- λ , frecvența de generare a cererilor de transmisie a unui mesaj, are aceeași semnificație și definiție D.5.3.3. ca în cazul modelului de tip $P/D \times M \times B$.

- p_n , probabilitatea ca în sistemul $m\mu P$ în regim staționar să fie prezente n cereri de transmisie a unui mesaj. Are aceeași semnificație cu cea dată de D.5.3.6., cu observația că de această dată p_n se calculează pentru fiecare moment în care una din resurse devine disponibilă.

Spre deosebire de modelul precedent în care durata de transmisie a unui mesaj era constantă, în prezentul model, datorită faptului că lungimea mesajelor este exponențial distribuită rezultă că și timpul necesar transmiterii fiecărui mesaj în parte este exponențial distribuit. Acest aspect impune necesitatea definirii valorii medii a acestei distribuții exponențiale.

D.5.4.1. Valoarea medie a distribuției exponențiale a timpului necesar transmiterii unui mesaj este dată de raportul dintre unitate și frecvența (μ) de transmitere a mesajelor.

Indicii de performanță prin care se caracterizează comportarea modelului sînt: numărul mediu de cereri prezente în sistem (L), timpul mediu de așteptare (W) și capacitatea de trecere (Λ). Toți acești indici au aceeași semnificație ca în cazul modelului de tip $P/D \times M \times B$ fiind definiți de D.5.3.1., D.5.3.2. și de relația 5.4. Deoarece timpul de transmisie a unui mesaj îi este caracteristică o distribuție exponențială cu media $1/\mu$, este aplicabilă relația lui Little [Ko78] pentru stabilirea legăturii dintre acești indici de performanță. Se obține:

$$W = L/\Lambda \quad (5.24)$$

Calculul capacității de trecere

În cadrul sistemului $m\mu P$ fiecare MP în parte generează cereri de transmisie a unui mesaj cu o frecvență de λ cereri în unitatea de timp. Ca urmare numărul maxim de cereri care pot fi generate în unitatea de timp de către toate MP -oare ale sistemului $m\mu P$ va fi dat de produsul dintre N , numărul MP -oare din sistem și λ , deci de $N\lambda$. Pe de altă parte însă, deoarece L reprezintă numărul mediu de MP -oare a căror cereri urmează să fie rezolvate, produsul $L\lambda$ va reprezenta numărul mediu de cereri nerezolvate în unitatea de timp. Diferența dintre cererile care pot fi generate în unitatea de timp și cererile care nu pot fi rezolvate în unitatea de timp, va reprezenta conform definiției D.5.3.5., capacitatea de trecere a sistemului $m\mu P$. Se obține:

$$\Lambda = N\lambda - L\lambda$$

de unde:

$$\Lambda = (N - L)\lambda \tag{5.25}$$

5.4.2. Structura modelului.

Plecînd de la definițiile făcute anterior, se poate construi un Model Markov observînd starea sistemului în fiecare din momentele în care una din resursele sistemului (bloc de memorie sau magistrală) devine disponibilă. Modelul este definit de un vector de forma $(n_0, n_1, \dots, n_k, \dots, n_N)$ în care un element n_k reprezintă mulțimea tuturor perechilor de forma (i, j) care îndeplinesc condiția $i+j=k$, unde:

- i definește numărul de cereri în curs de rezolvare, reprezentînd deci numărul mesajelor în curs de transmisie;
- j definește numărul de cereri care așteaptă eliberarea unei resurse, reprezentînd deci numărul de mesaje care nu pot fi transmise deoarece blocul de memorie căruia i se adresează este ocupat, sau o magistrală nu este disponibilă;
- $i+j=k$ definește condiția care impune ca numărul cererilor k care definesc un element n_k este dat de numărul cererilor în execuție și în așteptare. Deoarece nu pot fi prezente situații în care sînt prezente cereri în așteptare fără să existe nici o cerere în execuție se procedează la eliminarea stărilor de forma $(0, j)$ și deci la impunerea condiției ca $i > 0$. Este evident de asemenea că suma celor două variabile nu poate depăși valoarea N , numărul de MP-oare din sistem.

Rezumînd, modelul este definit de vectorul

$$(n_0, n_1, \dots, n_k, \dots, n_N)$$

în care un element este dat de:

$$n_k = \left\{ (i, j) \right\}_{i+j=k} \quad \text{și } i > 0$$

Numărul de stări pentru modelul astfel definit, a cărui graf a tranzițiilor între stări este prezentat în fig.5.4., este egal, datorită condițiilor impuse de $i > 0$ și $i+j \leq N$, cu $N \times (N+1) / 2$.

Calculul probabilităților de tranziție

Pentru a calcula probabilitatea de tranziție dintr-o stare în alta a modelului Markov fără a cunoaște exact care este MP care emite cererea și către ce bloc de memorie se adresează aceasta, se face presupunerea [Ko78] că distribuția sursei și destinației este dată de o distribuție uniformă. Deoarece observarea stării sistemului se face în momen-

tele în care o cerere s-a rezolvat (ceea ce atrage după sine eliberarea resurselor alocate) se va proceda la definirea acesteia prin perechea (s,d), în care s definește MP sursă a cererii, iar d, blocul de memorie comună căruia i se adresează cererea în cauză.




Fig.5.4. Graful tranzițiilor între stările modelului P/E^*M^*B .

Modelul este definit de:

$$n_k = \left\{ (i, j) \right\} \quad i > 0 \quad \text{cu } i+j=k \quad \text{pentru } k=1, \overline{N}$$

în care: i este numărul cererilor în curs de execuție;

j este numărul cererilor în așteptare.

Calculul elementelor matricii $[Q]$ a probabilităților de tranziție impune efectuarea următoarelor definiții:

D.5.4.2. Probabilitatea ca o cerere din cele j prezente în așteptare, se poate rezolva în condițiile impuse de restricțiile $C1$ și $C2$, ca urmare a terminării rezolvării cererii definite de (s, d) este m_j , atunci când în sistem sînt prezente $i-1$ cereri în curs de rezolvare.

D.5.4.3. Probabilitatea că există printre cele j cereri care așteaptă să fie rezolvate, cel puțin o cerere care se poate rezolva, ca urmare a rezolvării cererii definite de (s, d) este $n_{i,j}$ atunci când în sistem sînt prezente i cereri în curs de rezolvare.

Pentru a-l putea calcula pe m_j se definesc următoarele evenimente

Evenimentul A: destinația cererii de transmisie a mesajului este d ;

Evenimentul B: cererea provine de la unul din MP-oare care nu este în transmisie;

Evenimentul C: sînt prezente $i-1$ cereri în curs de rezolvare și cererea de transmisie a mesajului definit de (s, d) s-a re-

zolvat.

Probabilitatea de realizare a evenimentului A, referitoare la faptul că un bloc de memorie din cele M prezente în sistem reprezintă destinația cererii de transmisie a mesajului este dată de $1/M$. Pentru calculul probabilității de realizare a evenimentului B condiționat de C, se procedează similar. Astfel, probabilitatea ca cererea să provină de la unul din cele N module procesoare în condiția de distribuție uniformă a mesajului de transmis este $1/N$ și deci probabilitatea ca cererea să provină de la unul din cele $i-1$ module procesoare implicate în transmisie este $(i-1)/N$. Ca urmare, probabilitatea ca cererea să parvină de la restul MP-oare care nu sînt implicate în transmisie este dată de $1-(i-1)/N$. Deoarece evenimentele A și B C sînt independente pentru calculul intersecției celor două, se aplică regula produsului probabilităților, obținîndu-se că:

$$m_i = P(A \cap B | C) = P(A) \times P(B | C) = (1 - (i - 1)/N) / M$$

și deoarece pentru $i=1$ se obține evenimentul sigur, întrucît întotdeauna dacă există o singură cerere de transmisie a unui mesaj, aceasta poate fi rezolvată întotdeauna pentru m_i , avem:

$$m_i = \begin{cases} (1 - (i - 1)/N) / M & \text{dacă } i > 1 \\ 1 & \text{dacă } i = 1 \end{cases} \quad (5.26)$$

Pentru a-l putea calcula pe $n_{i,j}$ se definesc următoarele evenimente:

Evenimentul D: nu există nici o cerere care se poate rezolva printre cele j în așteptare;

Evenimentul E: sînt prezente i cereri în curs de rezolvare.

Utilizînd cele două evenimente se face observația că :

$$n_{i,j} = 1 - P(D | E)$$

Este evident că probabilitatea de realizare a evenimentului "nu există o cerere care să se poată rezolva atunci cînd sînt deja i cereri în curs de rezolvare" este dată de $1 - m_i$. Ca urmare, probabilitatea de realizare a evenimentului D|E este dată de $(1 - m_i)^j$ ceea ce face ca pentru $n_{i,j}$ să se obțină relația:

$$n_{i,j} = 1 - (1 - m_i)^j \quad (5.27)$$

După cum s-a specificat, o stare a modelului Markov este definită de perechea (i, j) în care i specifică numărul de cereri în curs de rezolvare, iar j numărul de cereri în așteptarea eliberării unei resurse. În acest context, trecerea dintr-o stare în alta a modelului este rezul-

tatul apariției a două evenimente. Primul eveniment, este dat de generarea unei cereri noi de transmisie a unui mesaj. Numărul maxim de cereri noi care pot fi generate atunci când sistemul este prezent în starea (i, j) este dat de produsul dintre numărul de MP-oare neimplicate în procesul de transmisie, deci de $N-(i+j)$ și frecvența de generare în unitatea de timp a unei cereri de către un MP. Cel de al doilea eveniment, este dat de terminarea transmisiei unui mesaj. Numărul maxim de terminări care pot apare în starea (i, j) este dat de produsul dintre i , numărul de cereri în curs de rezolvare și frecvența de transmisie a unui mesaj în unitatea de timp. Dacă se notează cu $t(i, j)$ numărul maxim de cereri care pot cauza trecerea în altă stare, avem:

$$t(i, j) = (N - i - j)\lambda + i\mu \quad (5.28)$$

Presupunând că sistemul este în starea (i, j) , trecerea în altă stare conform modului în care s-a definit modelul, are loc numai atunci când apare o nouă cerere de transmisie sau când s-a terminat de rezolvat o cerere. Cele două evenimente în funcție de posibilitatea rezolvării cererii de transmisie a mesajului conduc fiecare la alte două situații, aspect care face ca tranziția din (i, j) să se poată face numai pentru stările imediat vecine $(i+1, j); (i, j+1); (i-1, j); (i, j-1)$, ca în fig.5.4. Analizate pe rînd, probabilitățile de tranziție apar după cum urmează.

1) Tranziția din starea (i, j) în $(i+1, j)$, apare atunci când cererea nou generată poate fi rezolvată imediat. Situația este rezultatul a două evenimente: primul, este dat de generarea unei noi cereri, iar cel de al doilea, de faptul că cererea în cauză poate fi rezolvată. Probabilitatea de realizare a primului eveniment este dată de raportul dintre numărul cererilor care se pot genera în starea respectivă $(N-i-j)\lambda$ și numărul total de cereri care pot cauza trecerea în altă stare dat de $t(i, j)$. Probabilitatea de realizare a celui de al doilea eveniment este dată de r_1 care se calculează conform relației 5.7. Se obține că:

$$q((i, j) \rightarrow (i + 1, j)) = \begin{cases} (N - i - j)\lambda r_1 / t(i, j) & \text{dacă } i < B \\ 0 & \text{dacă } i \geq B \end{cases} \quad (5.28)$$

2) Tranziția din starea (i, j) în $(i+1, j)$, apare când cererea nou generată nu poate fi rezolvată imediat. Situația este rezultatul a două evenimente: primul este dat de generarea unei noi cereri iar cel de al doilea, de faptul că cererea generată nu poate fi rezolvată, rămînînd în așteptare. Probabilitatea de realizare a pri-

mului eveniment, se calculează similar ca în cazul anterior, iar a celui de al doilea eveniment este dată de $(1-r_1)$. Se obține că:

$$q((i,j) \rightarrow (i,j+1)) = \begin{cases} (N-i-j)\lambda(1-r_1)/t(i,j) & \text{dacă } i < B \\ (N-i-j)\lambda/t(i,j) & \text{dacă } i = B \end{cases} \quad (5.29)$$

3) Tranziția din starea (i,j) în $(i-1,j)$ apare când s-a terminat transmisia unui mesaj. Situația este rezultatul a două evenimente: primul, este dat de terminarea cererii de transmisie a unui mesaj din cele i cereri în curs de transmisie, iar cel de al doilea, de faptul că nici una din cele j cereri prezente în așteptare nu îndeplinește condițiile de rezolvare. Probabilitatea de realizare a primului eveniment, este dată de raportul dintre numărul maxim de terminări care pot apare în starea (i,j) dat de $i\mu$ și numărul total de cereri $t(i,j)$ care pot cauza trecerea în altă stare. Probabilitatea de realizare a celui de al doilea eveniment este dată de $(1-n_{i,j})$. Pentru $i=B$, probabilitatea de realizare a celui de al doilea eveniment prezintă o formă particulară. Astfel, $n_{B,j}$ reprezintă probabilitatea de realizare a evenimentului: este prezentă o cerere în așteptare care se poate rezolva dacă există o magistrală disponibilă. Este evident că $1-n_{B,j}$, va reprezenta evenimentul complementar: nu este prezentă o cerere în așteptare care se poate rezolva dacă o magistrală este disponibilă. Deoarece toate j cereri prezente în așteptare trebuie să nu poată fi transmise în condițiile existenței unei magistrale disponibile, rezultă o reuniune de j evenimente independente. Ca urmare forma finală a evenimentului căutat pentru $i=B$ este $(1-n_{B,j})j$. Se obține că:

$$q((i,j) \rightarrow (i-1,j)) = \begin{cases} i\mu(1-n_{i,j})/t(i,j) & \text{pentru } 0 < i < B \\ B\mu(1-n_{B,j})j/t(i,j) & \text{pentru } i=B \text{ și } j > 0 \\ i\mu/t(i,j) & \text{pentru } i \leq B \text{ și } j=0 \end{cases} \quad (5.30)$$

4) Tranziția din starea (i,j) în $(i,j-1)$ apare când s-a terminat transmisia unui mesaj și o cerere din cele j în așteptare îndeplinește condițiile de a fi rezolvate. Probabilitatea de realizare a primului eveniment se calculează ca în cazul precedent, iar a celui de al doilea este dată de $n_{i,j}$. O formă particulară o prezintă pentru $i=B$, probabilitatea de realizare a celui de al doilea eveniment. Deoarece $(1-n_{B,j})j$ determină probabilitatea inexistenței printre cele j cereri în așteptare a uneia care să poată fi transmisă, rezultă imediat că $1-(1-n_{B,j})j$ va defini pro-

babilitatea căutată. Se obține:

$$q((i,j) - (i,j - 1)) = \begin{cases} i\mu_{i,j}/t(i,j) & \text{pentru } 0 < i < B \\ B\mu(1 - (1 - n_{B,j})j)/t(i,j) & \text{pentru } i=B \end{cases} \quad (5.31)$$

5.4.3. Calculul distribuției de probabilitate.

Pentru a calcula distribuția de probabilitate se face presupunere că sistemul este în regim staționar, deci numărul de cereri rezolvate în unitatea de timp, cît și numărul de cereri generate în același interval este constant [Ko78]. Această presupunere ne permite să definim probabilitatea ca sistemul să fie prezent în una din stările modelului Markov astfel:

D.5.4.4. Probabilitatea ca în sistem să existe i cereri în curs de rezolvare și j cereri în așteptarea eliberării unei resurse este dată de $\pi_{i,j}$.

Ca urmare distribuția de probabilitate a stării staționare este dată de elementele matricii monodimensionale $[\tilde{w}]$, în care un element al matricii definește probabilitatea ca sistemul să se găsească în starea $n_k=(i,j)$ cu $k=i+j$.

Pentru un model dat $n_k = \{(i,j)\}_{i+j=k}$, unde $k=0, \overline{N}$ și $i > 0$, utilizînd relațiile 5.28-5.31 pentru calculul elementelor matricii probabilităților de tranziție, se poate determina [St76, Io77], distribuția de probabilitate a stării staționare plecînd de la sistemul linear de ecuații cu $N(N+1)/2$ necunoscute de forma:

$$[\tilde{\pi}] = [\tilde{w}] [Q] \quad (5.32)$$

cu

$$\sum_i \sum_j \pi_{i,j} = 1 \quad (5.33)$$

Deoarece sistemul este singular, din aceleași considerente ca și cele prezente în 5.3.3., pentru a-l rezolva este suficientă prezența condiției 5.3.3., care dă posibilitatea obținerii unei soluții unice. Utilizînd probabilitățile astfel calculate se poate calcula probabilitatea ca în sistem să fie prezente k cereri (în rezolvare și în așteptare). Este evident că deoarece n_k este dat de toate stările (i,j) posibile pentru care sînt îndeplinite condițiile $i+j=k$ și $i > 0$, rezultă că p_k va apare ca o sumă de probabilități de forma:

$$P_k = \sum_{\substack{1+j=k \\ i>0}} \prod_{1,j} 1, j \quad \text{cu } k=0, N \quad (5.34)$$

Probabilitățile astfel determinate sînt utilizate în relația 5.4 pentru calculul numărului de cereri în așteptare din sistem L, ca și în relațiile 5.24 și 5.25 pentru calculul indicilor de performanță W-timp mediu de așteptare și Λ -capacitatea de trecere a sistemului μP .

5.5. Studiul comparativ a sistemelor multimicroprocesor de tip P/D*M*B și P/B*M*B.

Pentru a evalua performanțele sistemelor μP de tip P/D*M*B și respectiv P/B*M*B, cu scopul de a emite recomandări privind alegerea unui sistem de operare sau a altuia funcție de aplicația a căreia îi este destinat sistemul, s-au avut în vedere următoarele aspecte:

- în marea majoritate a aplicațiilor numărul MP-oare nu depășește cifra de 3 sau 4, existînd un număr mic de aplicații care să necesite depășirea acestor cifre;

- din considerente constructive, de fiecare dată se urmărește obținerea unei structuri hard cît mai simple, fapt care face ca în sistemele μP utilizarea unei singure magistrale la care sînt conectate toate MP-oare să fie soluția cea mai des întîlnită. Pentru aplicații de timp real, în care se pun condiții severe privind timpul de răspuns a întregului sistem numărul de două magistrale ^{este} în foarte puține cazuri depășit;

- ca rezultat a existenței unei singure magistrale, sistemele μP utilizează o singură memorie comună. Pentru cazurile în care aplicația impune utilizarea unui număr de două magistrale, soluția normală adoptată, constă în utilizarea unui număr de două blocuri de memorie, număr care în anumite situații poate fi mărit pînă la trei blocuri de memorie comună.

Toate considerentele expuse mai sus au impus ca studiul să fie efectuat pentru sisteme în care numărul MP-oare este de 3 sau 4 și în care informația este vehiculată prin una, maxim două magistrale, fiecărei arhitecturi corespunzîndu-i unu sau două blocuri de memorie comună.

Pentru a asigura un caracter cît mai mare de generalitate, calculele s-au efectuat în unități de timp adimensionale. Astfel, funcție de tipul aplicației, unitatea de timp poate fi: una, două sau mai multe microsecunde, zeci de microsecunde, milisecunde, etc. Caracterul de adimen-

sionabilitate a unității de timp, este asigurat de faptul că numărul de cereri de alocare a unei resurse, memorie sau magistrală, se poate da în număr de cereri în unitatea de timp, indiferent de semnificația acordată unității de timp alese. De asemenea, faptul că timpul necesar transmiterii unui mesaj de lungime constantă sau variabilă spre blocul de memorie, sau de la un bloc de memorie, poate fi de asemenea dat în unități de timp, mărește caracterul de generalitate a rezultatelor obținute. În acest context, în calculele efectuate s-a considerat că frecvența de generare a cererilor pe întreg sistemul μP este de 0.25, 0.5, 1, 1.5, 2, 2.5 și 3 cereri de alocare în unitatea de timp. Durata de Transmisie a unui mesaj este pentru mesajele de lungime constantă de o unitate de timp, iar pentru cele de lungime variabilă este dată de o distribuție exponențială cu media egală de asemenea cu o unitate de timp. Valorile numerice pentru frecvența de generare a cererilor și pentru timpul mediu de transmitere a unui mesaj, s-au obținut pe baza datelor prezente în literatură [Sw77, Ng86, LZ86].

Pentru fiecare din cele două tipuri de sisteme μP s-au construit câte un program în limbajul Fortran 77, care s-a implementat pe un sistem de tip M118. Deoarece după calculul matricii probabilităților de tranziție este necesară rezolvarea unui sistem liniar de ecuații a cărui dimensiune este relativ mare (de exemplu, pentru un model de tip $4/R*2*2$, se obține un sistem de 8 ecuații cu 8 necunoscute) a fost necesară utilizarea unei metode eficiente și rapide de rezolvare. Soluția aleasă a constat din preluarea și adaptarea pentru sistemul M118 a unui subprogram prezent în biblioteca matematică a sistemelor de tip Felix [**73].

Rezultate obținute

Rezumînd, studiul s-a efectuat pentru următoarele tipuri de sisteme μP :

- 1) Sisteme μP în care sînt prezente un număr de 3 module procesoare, una, respectiv două magistrale și în care suportul pentru schimbul de informații dintre μP -oare ale sistemului se efectuează prin intermediul a una sau două memorii comune. Pentru fiecare configurație s-au considerat prezente două sisteme de operare: primul, care utilizează mesaje de lungime constantă, iar cel de al doilea, mesaje de lungime variabilă. Ca urmare, au rezultat următoarele variante $3/D*1*1$; $3/R*1*1$; $3/D*2*2$; $3/R*2*2$, pentru care s-au obținut, pentru timpul mediu de așteptare și capacitatea de trecere rezultatele prezentate în tabelele a și b din fig.5.5.

(număr cereri/unitatea de timp)	(unități de timp)		(nr.cereri/u.de timp)	
	$3/D*1*1$	$3/E*1*1$	$3/D*1*1$	$3/E*1*1$
0.25	1.74	1.46	0.52	0.55
0.5	1.91	1.8	0.77	0.79
1	2.18	2.2	0.94	0.94
1.5	2.37	2.41	0.99	0.97
2	2.5	2.54	1	0.99
2.5	2.6	2.62	1	1
3	2.7	2.68	1	1

a) $3/D*1*1$ și $3/E*1*1$

(număr cereri/unitatea de timp)	(unități de timp)		(nr.cereri/u.de timp)	
	$3/D*2*2$	$3/E*2*2$	$3/D*2*2$	$3/E*2*2$
0.25	1.65	1.31	0.35	0.56
0.5	1.75	1.54	0.8	0.85
1	1.89	1.84	1.04	1.05
2	2.03	2.12	1.18	1.14
2.5	2.08	2.19	1.21	1.16
3	2.11	2.25	1.23	1.17

b) $3/D*2*2$ și $3/E*2*2$

Fig.5.5. Indici de performanță pentru un sistem m_uP în care P=3; M=1 și 2; B=1 și 2 în două variante /D și /E a sistemului de operare.

2) Cel de al doilea tip de sisteme m_uP s-a considerat că sînt formate din 4 module procesoare interconectate prin una, respectiv prin două magistrale. Ca și în cazul precedent schimbul de informații dintre MP-oare ale sistemului se efectuează prin intermediul a una sau două memorii comune. Pentru fiecare configurație s-au considerat de asemenea că sînt implementate două tipuri de sisteme

de operare: primul care utilizează mesaje de lungime constantă, iar cel de al doilea, mesaje de lungime variabilă în coordonarea și sincronizarea activităților în sistemul μP . Ca urmare, au rezultat următoarele variante $4/D*1*1$; $4/E*1*1$; $4/D*2*2$; $4/E*2*2$ pentru care s-au obținut, pentru timpul mediu de așteptare și capacitatea de trecere, rezultatele prezentate în tabelele a și b din fig.5.6.

=====

(număr cereri/unitatea de timp)	(unități de timp)		(nr.cereri/unit.de timp)	
	$4/D*1*1$	$4/E*1*1$	$4/D*1*1$	$4/E*1*1$
0.25	1.93	1.8	0.67	0.69
0.5	2.37	2.42	0.92	0.9
1	3	3.1	0.99	0.98
1.5	3.33	3.35	1	1
2	3.5	3.51	1	1
2.5	3.6	3.62	1	1
3	3.7	3.7	1	1

=====

a) $4/D*1*1$ și $4/E*1*1$

=====

(număr cereri/unitatea de timp)	(unități de timp)		(nr.cereri/unit.de timp)	
	$4/D*2*2$	$4/E*2*2$	$4/D*2*2$	$4/E*2*2$
0.25	1.72	1.46	0.7	0.73
0.5	1.88	1.84	1.03	1.04
1	2.09	2.3	1.3	1.21
1.5	2.2	2.54	1.39	1.25
2	2.28	2.67	1.44	1.26
2.5	2.34	2.76	1.46	1.27
3	2.38	2.82	1.47	1.28

=====

b) $4/D*2*2$ și $4/E*2*2$

Fig.5.6. Indici de performanță pentru un sistem μP în care $P=4$; $M=1$ și 2 ; $B=1$ și 2 în două variante $/D$ și $/E$ a sistemului de operare.

Validarea rezultatelor

Pentru a verifica corectitudinea rezultatelor obținute s-a utilizat o tehnică de simulare [Vă77,Ră81,DO86]. În cadrul acestora,s-a construit pentru fiecare din tipurile de sisteme μP analizate,cîte un model de simulare utilizînd limbajul GPSS implementat în varianta SIMUB pe sistemele de calcul din gama Felix [Vă82]. După calibrarea generatoarelor de numere pseudoaleatoare utilizate în cadrul modelelor,care a constat în alegerea celei mai bune (din punct de vedere *statistic*) secvențe de numere pseudoaleatoare care poate fi generată, s-a trecut la operația propriu zisă de simulare. Aceasta s-a efectuat pentru o frecvență de generare a cererilor de transmisie egală cu 0.25,0.5,1,1.5,2,2.5, și 3 cereri în unitatea de timp,considerînd că durata de transmisie a mesajelor este constantă și egală cu o unitate de timp sau exponențială,cu media egală de asemenea cu o unitate de timp. Rezultatele obținute pentru un interval de simulare de 1000 unități de timp,echivalentul unei durate egale a funcționării unui sistem real μP au confirmat rezultatele obținute de modelele analitice și deci implicit viabilitatea acestora. Este de remarcat faptul că execuția unui singur model de simulare din cele 8 analizate,a durat aproximativ 7 minute,obținîndu-se aceleași rezultate ca și cele rezultate din execuția modelului analitic corespunzător,dar cu observația că execuția acestuia din urmă a durat mai puțin de 10 secunde.


Interpretarea rezultatelor

Din analiza rezultatelor obținute au rezultat următoarele observații:


- Performanțele sistemelor μP care utilizează sisteme de operare de tip $P/E * M * B$ este mai bună în cazul frecvențelor mici de generare a cererilor de alocare a unui bloc de memorie (magistrală) decît în cazul în care același sistem utilizează un sistem de operare de tip $P/D * M * B$. Astfel pentru frecvențe de generare a cererilor cuprinse între (0.25-1) cereri în unitatea de timp, pentru un sistem cu 3 module procesoare,1 magistrală și un bloc de memorie comună,timpul de așteptare a unei cereri pentru a fi rezolvată este cu 20% pînă la 5% mai mic pentru un sistem de tip $P/E * M * B$ față de unul de tip $P/D * M * B$. Aceasta în contextul în care capacitatea de trecere a întregului sistem este mai mare cu 6% pînă la 4%. Aceleași valori puțin mai mici,se păstrează și în cazul în care numărul modulelor procesoare crește la 4. Ambele afirmații rezultă atît din analiza valorilor numerice prezente în tabelele 5.5a și 5.6a,cît și din graficele în care s-a trasat timpul de aş-

teptare funcție de capacitatea de trecere, fig.5.7a și b.

- Pentru sistemele $m\mu P$ în care frecvența de generare a cererilor de alocare a unui bloc de memorie este mare, comportarea sistemelor care au implementate sisteme de operare de tip $P/D * M * B$ este mai bună decât cele care utilizează sisteme de tip $P/E * M * B$. Astfel pentru cazurile în care frecvența de generare a cererilor este mai mare de o cerere în unitatea de timp, timpul de așteptare a unei cereri pentru a fi rezolvată este mai mic cu 2 pînă la 3%, pentru sistemele de tip $P/D * M * B$ față de sistemele de tip $P/E * M * B$. Acest aspect rezultă de asemenea ușor din fig.5.7a și b.



a) $3/D * 1 * 1$ și $3/E * 1 * 1$



b) $4/D * 1 * 1$ și $4/E * 1 * 1$

Fig.5.7. Modificarea timpului de așteptare pentru un sistem $m\mu P$ cu 3, respectiv 4 MP-oare, o magistrală și o memorie comună, funcție de capacitatea de trecere a sistemului.

- Pentru sistemele $m\mu P$ în care sînt prezente două magistrale, indicii de performanță pentru domeniul frecvențelor mici de generare a cererilor cuprinse între (0.25-1) cereri în unitatea de timp, sînt mai buni pentru cazul în care sistemul de operare este de tip $P/E * M * B$, față de cazul în care se utilizează un sistem de tip $P/D * M * B$. Astfel, timpul de așteptare este cu 25% pînă la 7% mai mic pentru un sistem $P/E * M * B$ în contextul unei capacități de

trecere cu 4% pînă la 2% mai mare față de un sistem P/D*M*B. Ca și în cazul sistemelor cu o singură magistrală, atunci cînd frecvența de generare a cererilor depășește numărul de cereri în unitatea de timp, performanțele pentru sistemele de tip P/D*M*B devin mai bune decît în cazul sistemelor P/E*M*B. De data aceasta însă timpul de așteptare este cu 21% pînă la 10% mai mic pentru sistemele de tip P/D*M*B față de cazul în care se utilizează un sistem de tip P/E*M*B, în contextul unei creșteri de aproximativ 10% a capacității de trecere, fig. 5.5b și 5.6b.

- O altă analiză care trebuie efectuată se referă la oportunitatea trecerii de la un sistem μP cu o singură magistrală la un sistem μP cu două magistrale. Din interpretarea rezultatelor prezentate în tabelele din fig. 5.5a și b, rezultă următoarele concluzii. Pentru sistemele de tip P/D*M*B trecerea de la o magistrală la două magistrale se traduce printr-o reducere (funcție de frecvența de generare a cererilor) cuprinse între 12% pînă la 20% a timpului de așteptare cu o creștere corespunzătoare a capacității de trecere de la 1% pînă la 10%. Pentru sistemele de tip P/E*M*B trecerea de la o magistrală la două magistrale conduce la o diminuare a timpului de așteptare a unei cereri cuprinsă între 6% pînă la aproximativ 13%, în contextul unei îmbunătățiri de la 2% pînă la 10% a capacității de trecere. Se observă că per ansamblu, performanțele sistemelor de tip P/D*M*B sînt superioare celor de tip P/E*M*B, atunci cînd se trece de la o magistrală la două magistrale.

Concluzii

Din interpretarea rezultatelor se desprind următoarele concluzii practice în ceea ce privește utilizarea unui sistem de operare de tip P/D*M*B sau de tip P/E*M*B.

- Pentru frecvențe mici de generare a cererilor de alocare a unei resurse (bloc de memorie sau magistrală) pînă la o limită superioară de o cerere în unitatea de timp, se vor utiliza sisteme de tip P/E*M*B fără restricții de sincronizare. Practic aceasta impune ca mesajele care se vehiculează între memoria comună și MP -oare să aibă lungime variabilă.

- Pentru frecvențe care depășesc valoarea de o cerere în unitatea de timp, sistemele care conduc la cele mai bune performanțe sînt cele de tip P/D*M*B cu restricții de sincronizare. Practic aceasta impune ca mesajele care se transmit să aibă o lungime constantă.

- În cazul în care aplicația impune un schimb mare de informații între MP-oare prezente în sistemul $m\mu P$, aspect care conduce la o frecvență ridicată a cererilor de alocare a unei resurse de tip memorie comună sau magistrală, devine obligatorie utilizarea unui sistem de operare în care se utilizează pentru coordonarea activităților o tehnică de tip mesaj, deci implementarea unui sistem de operare fără restricții de sincronizare de tip P/E*M*B. Deoarece în acest caz utilizarea unui astfel de sistem conduce la un timp de așteptare mare la rezolvarea unei cereri, se recomandă ca transferul de informații să se facă prin mesaje de lungime fixă.

Astfel apare o excepție, prin faptul că deși s-a afirmat că sistemelor de tip P/E*M*B le sînt caracteristice mesaje de lungime variabilă, în acest caz se va proceda la o uniformizare a acestora, asigurîndu-se tuturor informațiilor care se transmit aceeași lungime.

- Ori de cîte ori ^{este posibil} se va proceda la concatenarea a două sau mai multe informații într-un singur mesaj. Prin aceasta se va asigura o frecvență mai mică de generare a cererilor de alocare a unei magistrale sau bloc de memorie, chiar dacă lungimea mesajelor care se transmit se mărește. Această recomandare se impune deoarece mărirea frecvenței de generare a cererilor, conduce la o înrăutățire a performanțelor în ansamblu a unui sistem $m\mu P$, avînd o contribuție mai mare în acest sens decît lungimea mesajelor care se transmit.

- Din cele prezentate, rezultă că performanțele unui sistem $m\mu P$ în care sînt prezente două magistrale, sînt întotdeauna superioare unuia dotat cu o singură magistrală. Din analiza rezultatelor prezentate în tabelele din fig.5.5 și 5.6, rezultă însă că într-o serie de cazuri se poate renunța la cea de a doua magistrală (de exemplu din punct de vedere a timpului de așteptare, un sistem de tip $3/E*1*1$ pentru care frecvența de generare a mesajelor este egală cu 1 este echivalent cu un sistem de tip $3/E*2*2$ în care frecvența este egală cu 2). Înlocuind sistemul de operare, modificînd lungimea și deci implicit frecvența de generare a cererilor, se poate obține astfel o simplificare considerabilă a arhitecturii unui sistem $m\mu P$ prin trecerea de la un sistem cu două magistrale la un sistem cu o singură magistrală.

6. IMPLEMENTAREA UNEI ARHITECTURI DE SISTEM DE OPERARE PE UN SISTEM DE CALCUL MULTIMICROPROCESOR.

Sistemul de operare a cărui descriere se va prezenta în capitolele 6 și 7, a reprezentat obiectul unui contract cu Institutul de Proiectări în Automatică București [**87b]. Scopul contractului la constituit analiza posibilităților de configurare a structurilor de calcul μ P cu module din familia MULTIPROM, în jurul magistralei MULTIPROM și a elaborării unui sistem de operare pe 8 biți cu facilități de intercomunicație cu alte MP-oare prin intermediul unei memorii comune. Proiectul s-a încadrat în lucrarea "Echipament multiprocesor pentru conducerea și supravegherea proceselor tehnologice FCAROM 886".

6.1. Descrierea arhitecturilor sistemelor multimicroprocesor realizate cu module MULTIPROM.

Familia MULTIPROM conține din punct de vedere arhitectural, un set de module compatibile funcțional prin asigurarea comunicației pe aceeași magistrală. În prezent există două tipuri principale de module:

- universale: module procesoare pe 8/16 biți, unități aritmetice, interfețe periferice, intrări/ieșiri numerice;
- specifice: module dedicate unei anumite aplicații.

Toate modulele respectă protocolul de comunicație al magistralei MULTIPROM, putând fi cuplate în diverse variante și moduri la diferitele tipuri de magistrale prezente în clasa magistralei MULTIPROM. În acest mod se asigură compatibilitatea pe "verticală", fiecare modul putând fi înlocuit cu altul mai performant, fără a mai fi necesare modificări în cadrul structurii sistemului μ P. Datorită importanței pe care o prezintă la alegerea tipului de sistem de operare și a modului de implementare, caracteristicile modulelor care intervin în arhitectura unui sistem μ P, cât și mai ales modul în care aceste module se pot interconecta, se va face în cele ce urmează o prezentare a acestora. Prezentarea se va face din punct de vedere a acelor aspecte care impun adoptarea de decizii privind structura sistemului de operare, sintaxa și modul de implementare a primitivelor utilizate, ca și modul în care se realizează funcția de coordonare și sincronizare a activităților din întregul sistem μ P.

6.1.1. Magistralele familiei MULTIPROM.

Familia MULTIPROM cuprinde următoarele magistrale structurate ierarhic:

- Magistrala sistem (MS). Este de tip AMS-M derivată din MULTIBUS, îndeplinind toate specificațiile principale, funcționale și de timp, definite de standardul IEEE 796. Magistrala permite funcționarea asincronă a mai multor MP master cu viteze diferite de lucru. Comanda MS poate fi exercitată la un moment dat numai de un singur MP master care activează liniile de adrese și comenzi. Modulele slave nu pot comanda magistrala. Cererile simultane de acces la magistrală sînt sincronizate cu tactul BCLK/ al MS care poate fi generat de oricare din MP master, dar care este independent de tactul propriu al masterului. Cînd MS a fost atribuită unui MP master, viteza de transfer depinde numai de modulele implicate în transfer, comunicația efectuîndu-se asincron sub controlul semnalelor de dialog. Ca o ultimă observație, MP master care a cîștigat MS poate efectua transferuri simple sau multiple.

- Magistrala rezidentă (MR). Este derivată din MS prin reducerea liniilor de arbitrare și de control pentru accesul pe magistrală, fapt care are ca urmare că numai două module procesoare pot coexista la un moment dat pe MR (restul liniilor rămîn nemodificate față de MS). Magistrala rezidentă se taliază în funcție de tipul procesorului I8086, I8080 sau Z80, prezentînd avantajul atribuirii unor resurse locale fiecărui modul procesor, ceea ce conduce la degreverea MS și la creșterea vitezei de comunicație între două module procesoare.

- Magistrala de proces (MP). Funcționează pe principiul "master-slave" cu un singur modul procesor master și cu comunicație asincronă, paralelă. MP cuprinde două tipuri de magistrale distincte: o magistrală de proces numerică și o magistrală de proces analogică. Deosebirea dintre cele două constă în prezența în primul caz, a unui canal numeric cu 8 linii de date și în cel de al doilea, a unui canal analogic.

- Magistrala serială (MS). Este utilizată ca un mijloc suplimentar de comunicație de mare viteză între două module procesoare.

6.1.2. Tehnici de rezolvare a priorităților.

Datorită faptului că la un moment dat, într-un sistem μ P pot coexista mai multe MP-oare master, este necesară prezența unei tehnici de rezolvare a cererilor de acces la MS, emise de acești masteri. În cadrul familiei MULTIPROM se pun la dispoziție un număr de trei tehnici de rezolvare: în serie, în paralel și cu rotirea priorităților.

Rezolvarea serială a priorităților.

Principiul rezolvării seriale a priorităților a fost prezentat în detaliu în paragraful 2.4.1. Față de cele prezentate, în cazul tehnicii utilizate de modulele familiei MULTIPROM, apar câteva diferențe notabile. Astfel, linia BABR (numele ei în rezolvarea serială a priorităților MULTIPROM este BUSY/), este utilizată de o funcție de blocare a MS ce se poate implementa în exteriorul arbitrului 8218, sau crea prin program la I8086 via 8289. Această funcție permite unui MP master, ce deține în mod curent controlul MS, să și-l mențină prin poziționarea independentă a liniei BUSY/, pînă cînd se furnizează o comandă de deblocare ce invalidează linia BUSY/. Scopul urmărit, constă în a permite unui MP master să obțină controlul exclusiv al MS pentru executarea unor funcții critice de sistem (operații DMA, TAS, etc.). În acest caz, toate MP master vor găsi în starea "ocupat" MS dacă o vor solicita. Funcția de blocare a MS permite efectuarea unor transferuri rapide de date multiple, cînd se solicită o astfel de operație. Mai este de menționat faptul că în cazul rezolvării seriale a priorităților pentru o frecvență a tactului de magistrală BCLK de 10MHz, numărul de MP master care se pot conecta la MS este în număr de 3. O dată cu scăderea frecvenței acestui număr poate crește.

Rezolvarea paralelă a priorităților.

Tehnica a cărui principiu s-a prezentat în paragraful 2.4.2., prezintă câteva particularități care sînt specifice modulelor MULTIPROM. Astfel, în această tehnică fiecare linie separată BRQ de solicitare a magistralei (numele ei și a semnalului corespunzător în rezolvarea paralelă a priorităților MULTIPROM este BREQ/) este conectată la fiecare din arbitrii conectați la MS (fig.2.10). Fiecare din aceste linii intră într-un codificator de prioritate (de exemplu 74148) care generează la ieșire, adresa binară a liniei BRQ cea mai prioritară conectată la intrări. Adresa binară de la ieșire, după ce a fost decodificată (74138, 8205 etc.), selectează linia corespunzătoare de garantare a priorității BGI (linia și semnalul echivalent MULTIPROM fiind BPRN/) ce este conectată la arbitru cu cea mai mare prioritate. Arbitrul recepționînd prioritatea (BPRN/=0) permite MP master asociat, accesul la MS imediat ce magistrala devine disponibilă. Se observă că integritatea transferului este asigurată prin faptul că atunci cînd un arbitru de magistrală cîștigă MS în detrimentul altui arbitru, nu poate ocupa imediat MS trebuînd să aștepte pînă cînd prezentul ocupant al MS își completează ciclul de transfer (predarea MS se face făcînd BUSY/=1). Întîrzierea în propagare în cazul rezolvării paralele MULTIPROM a pri-

orităților la un ansamblu codificator/decodificator de tip 74148/8205 este de aproximativ 40ns, ceea ce permite ca la o frecvență a tactului de magistrală BCLK/ de 10MHz să coexiste un număr de 8 MP-oare master

Rezolvarea prin rotirea priorităților.

Tehnica MULTIPROM de rezolvare prin rotirea priorităților este identică cu cea prezentată în paragraful 2.4.2. Această tehnică este similară cu cea de rezolvare în paralel a priorităților (prezentînd aceleași caracteristici din punct de vedere a modului de realizare MULTIPROM) cu excepția faptului că prioritățile sînt reasignate dinamic. Codificatorul de prioritate este înlocuit în acest caz cu un circuit mai complex ce rotește prioritatea la intervale standard de timp (de exemplu, perioada lui BCLK/) printre arbitrii, garantînd fiecărui arbitru acces egal la MS.

Toate cele trei tehnici, prezintă avantaje și dezavantaje. Sub raport cost/performance, un compromis satisfăcător îl asigură tehnica de rezolvare paralelă MULTIPROM. Aceasta deoarece permite mai multor arbitrii (între 8 și 16) să aibă acces la MS fără să pretindă o logică extensivă pentru implementare.

6.1.3. Necesitatea arbitrării din punct de vedere a magistralei MULTIPROM.

Arhitectura unui mpP bazat pe magistrala MULTIPROM permite fiecărui MP master să lucreze asincron. Prin urmare, un MP a cărui microprocesor este mai rapid, va opera la viteza care îi este caracteristică fără să țină cont de viteza celui mai lent MP din configurație. Utilizarea acestei tehnici care permite variații în ciclul de lucru, asigură modularitatea unui sistem mpP realizat în jurul acestei magistrale, prin faptul că atunci cînd este necesară crearea unor funcții suplimentare ale sistemului, este posibilă adăugarea de noi module fără ca aceasta să afecteze localizarea inițială a proceselor în diversele MP-oare.

Magistrala MULTIPROM implementează această structură asincronă de prelucrare prin sincronizarea cererilor de magistrală emise de MP-oare cu un ceas de referință al magistralei a cărei frecvență este de pînă la 10MHz. Cererile astfel sincronizate, sînt în continuare rezolvate de un codificator de prioritate. Rezultatul imediat obținut în acest caz, constă în obținerea unei minimizări a circuitelor de rezolvare a priorităților comune tuturor MP-oare ale sistemului.

Funcția de arbitrare și sincronizare a cererilor de acces este in-

tegrată în sistemul μ P MULTIPROM de arbitrii de magistrală 8218/9, pentru I8080 și 8289 pentru I8086/8088. Aceștia cooperează în conjuncție cu un controlor de magistrală care generează semnalele de citire/scriere în memorie și la porturile de I/E pentru a interfața MP-oare cu MS (un exemplu în acest sens îl constituie controloarele 8289 și 8288).

Datorită importanței pe care o prezintă la realizarea sistemului de operare modul de cooperare dintre MP-oare, controlorii de magistrală aferenți și arbitrul de magistrală, ca și datorită particularităților care intervin, funcție de tipul de magistrală utilizat, acest dialog se va detalia pentru sistemul MULTIPROM în câteva cuvinte. Un μ P prezent într-un MP al sistemului μ P, trimite semnale de comandă atâta timp cât deține controlul MS fără să țină cont de arbitru. Dacă însă MP nu deține controlul exclusiv al MS, arbitrul de magistrală va preveni controlorul de magistrală, amplificatoarele de date și adrese că μ P nu deține controlul MS, fapt care are ca urmare că toate ieșirile circuitelor de acționare a magistralei să fie blocate. Deoarece nu se transmit semnale de comandă, μ P prezent în MP nu recepționează XACK/ și ca urmare μ P intră în WAIT. Ciclul de transfer al μ P-rului se extinde pînă cînd arbitrul de magistrală cîștigă accesul la MS, după care acesta permite controlorului de magistrală și circuitelor de acționare să aibă acces la MS. După ce controlorul emite un semnal de comandă și are loc un transfer de date, un XACK/ este returnat μ P-rului care trece la complectarea ciclului de transfer. Prin această procedură, un arbitru asigură coordonarea și sincronizarea accesului unui MP master la MS a unui sistem μ P MULTIPROM.

6.1.4. Caracteristicile modulelor MULTIPROM ce pot deveni componente ale unor arhitecturi multimicroprocesor.

În cadrul sistemului MULTIPROM s-a realizat un ansamblu tipizat de module și subansamble pentru echipamente numerice de automatizare MULTIPROM. Dintre aceste module, câteva îndeplinesc condițiile de încorporare într-o structură de sistem μ P. Acestea sînt:

- Modulul unitate centrală MPCM-01. Este un MP realizat în jurul μ P-rului pe 8 biți I8080, fiind compatibil cu produsul I8080/20 al firmei INTEL. Modulul este construit din blocuri funcționale organizate în jurul a trei magistrale structurate ierarhic: locală (ML), rezidentă (MR) și sistem (MS). Fiecare magistrală poate comunica cu cea adiacentă ei și poate opera independent de cele-

lalte două, performanțele întregului sistem μP fiind influențate de tipul de magistrală activat la un moment dat. Modulele funcționale sînt reprezentate de: unitatea centrală de prelucrare, memoria EPROM și RAM, logica de decodificare a adreselor și de formare a comenzilor, sistemul de întreruperi, ceasul de timp real, ca și din interfețele cu magistrală rezidentă și cea sistem. În jurul magistralei locale ML, sînt dispuse modulele funcționale împreună cu logica de selecție a acestora și de generare a comenzilor pentru coordonarea transferurilor de date. Dintre celelalte două magistrale, singura care permite obținerea unor arhitecturi μP este magistrala sistem; magistrala rezidentă nepermițînd operații multiple procesor, deoarece pe această magistrală este posibilă întotdeauna numai prezența unui singur MP master.

Un aspect deosebit de important, legat de utilizarea modulului MPCM-01, într-o structură μP se referă la blocarea magistralei sistem, după ce a fost cîștigat accesul (de circuitul de control a magistralei 8218), în scopul efectuării unor operații indivizibile de tip TAS. Modulul de blocare se asigură printr-o secvență de program care se efectuează de utilizator. Secvențele corespunzătoare blocării, respectiv eliberării magistralei sistem, sînt de forma:

OCUP:	MVI	A,1	ELIB:	XRA	A
	ØUT	OD5H		ØUT	OD5H

Mai este de menționat faptul că blocarea magistralei sistem nu se poate efectua pe o perioadă mai lungă de 12 μ s (aspect care constituie o caracteristică a magistralei MULTIPROM).

- Modulul de supraveghere/diagnoză MPCB-03. În cadrul unei structuri μP , joacă un rol esențial, prin faptul că asigură rezolvarea priorităților și generarea întreruperilor. Modulul dispune de un bloc de rezolvare paralelă a priorităților cu rolul de a alege dintre cererile emise simultan de două sau mai multe MP-oare master, pe cea mai prioritară. În urma rezolvării, pe baza unor priorități fixate, se garantează accesul la MS a MP master cel mai prioritar. Un rol deosebit de important îl prezintă acest modul, prin faptul că în structura sa apare un bloc destinat generării întreruperilor în întregul sistem μP . Blocul asigură atât generarea prin program a întreruperilor inter MP-oare, cît și a cunoașterii la solicitarea utilizatorului a întreruperii generate. Modul de generare și recunoaștere a întreruperilor, a cărui principiu de funcționare s-a prezentat în paragraful 2.3.1. și detaliat în fig.

2.7,este realizat prin intermediul unui registru de generare a întreruperilor realizat cu 8282,ca și de un registru de memorare a cererilor de întrerupere,realizat cu 74LS373. Conform acestui principiu,o cerere de întrerupere INT_1 se activează prin înscrierea unui 1 în poziția i a registrului de generare a întreruperilor,iar resetarea ei,prin înscrierea unui 0 în aceeași poziție. Ca urmare,de exemplu,lansarea și resetarea lui INT_3 / se va efectua sub forma:

```
LANS:      MVI    A,8          RESET:    XRA    A
           OUT    4          OUT    4
```

Modul de alocare a celor 8 nivele de întrerupere a modulelor procesor master din sistemul μP se face funcție de tipul aplicației căreia îi este dedicat sistemul. Pentru ca în cursul operației de lansare a unei întreruperi spre un MP al sistemului să nu apară posibilitatea pierderii unei întreruperi,s-a prevăzut un registru separat destinat memorării întreruperilor care urmează să fie rezolvate,prezența unei întreruperi putînd fi sesizată prin citirea acestuia. Ca urmare,cînd un MP dorește să lanseze o întrerupere către alt MP al sistemului testează în prealabil acest registru astfel:

```
CICLU:    IN     4          ; Test dacă există o INT pentru
          CPI    0          ; MP curent
          JNZ   CICLU      ; Dacă DA se așteaptă tratarea ei
LANS:     MVI   A,CUVINT   ; Lansare INT
          OUT   4
```

În cadrul rutinei de tratare a întreruperilor,se resetează registrul de generare a întreruperilor după cum s-a prezentat anterior. Întreruperile sînt de tipul vectorizate pe magistrală și se tratează ca atare.

O importanță deosebită trebuie acordată următorului aspect; întrucît modulul MPCB-03 constituie din punct de vedere al unui μP o resursă comună,procedura de citire a registrului de memorare a întreruperilor,urmată de generarea întreruperii,trebuie să fie precedată de o secvență de blocare a MS,urmînd ca după efectuarea operației,aceasta să fie deblocată.

- Modulul RAM-CMOS MPMM-01. Reprezintă un bloc de memorie cu o capacitate de 16ko. În cadrul unei arhitecturi μP reprezintă un modul "slave" putînd intra în alcătuirea unuia sau a mai multor blocuri de memorie comună. Un aspect care trebuie avut în vedere


la încorporarea acestui bloc într-o structură mpP se referă la necesitatea configurării de către utilizator a adresei de început a modulului MPMM-01, astfel încât această adresă să fie diferită de spațiul de adrese al unui alt modul de memorie "slave" dispus pe MS.

- Modulul interfață disc flexibil MPP-02. Modulul realizează cuplarea la MS a unui număr de 4 unități de disc flexibil. Este utilizat în sisteme 8/16 biți, fiind destinat implementării sistemului RMX 80. Incorporat într-o configurație mpP, reprezintă un modul master de tip DMA. Un MP master care dorește să lucreze cu MPP-02 inițializează dialogul cu acesta prin intermediul controlerului de magistrală 8218. În continuare MPP-02 programează parametrii operației (la 8237 pentru transfer DMA, iar la 8272 pentru execuția comenzii). După calcularea parametrilor ceruți de controlerul de disc se inițiază cererea de DMA, iar la obținerea MS de către MPP-02 se execută operația de transfer cu discul. La epuizarea operației de transfer, rezultatul este comunicat prin intermediul unei întreruperi.

Concluzii

În urma analizei [**87b] efectuate asupra capacității modulelor MULTIPROM de a fi integrate în arhitecturi mpP, au rezultat următoarele propuneri a căror aplicare poate face viabilă construirea unor sisteme mpP. Aceste propuneri se referă la:

1. Necesitatea ca modulul procesor MPCM-01 să fie prevăzut cu logică de detectare, semnalizare și evitare a situației de time-out.
2. Pentru a micșora traficul pe magistralele sistemului mpP, modulul procesor MPCM-01 și echivalentul lui MPCM-03, realizat cu I8086, este necesar să fie prevăzute cu memorii RAM biport.
3. Logica de arbitrare a cererilor la MS, rezidentă pe MPCB-03 este necesar să fie prevăzută și cu facilitatea de rotire a priorităților pentru a acorda Mp-oare master șanse egale de acces la resursele sistemului mpP.
4. În vederea reducerii timpului necesar efectuării operațiilor TAS, este necesară implementarea unor fanioane realizate hard și dispuse într-un registru TAS a cărui localizare s-ar putea efectua pe MPCB-03, sau alt modul aflat obligatoriu într-o configurație mpP.



6.2. Stabilirea arhitecturii sistemului de operare.

La stabilirea arhitecturii sistemului de operare destinaț a fi implementat pe sisteme mpP realizate cu module MULTIPROM, s-au avut în vedere următoarele considerente:

- Modulele realizate în cadrul sistemului MULTIPROM nu au fost concepute în ideea de a fi utilizate la construirea unor sisteme mpP. Acest aspect a impus necesitatea ca sistemul de operare să realizeze suplimentar o serie de funcții care în mod normal ar fi trebuit să fie realizate de modulele componente ale sistemului MULTIPROM.

- Datorită gamei largi de aplicații posibile, a devenit necesară asigurarea unei flexibilități deosebite, care să dea posibilitatea talierii simple a sistemului de operare pe orice configurație mpP, cu efectuarea unui număr mic de modificări.

- Deoarece sistemele mpP din această gamă urmează să fie utilizate în aplicații de tip timp real, s-a impus necesitatea asigurării unui timp de așteptare mic a cererilor de alocare a unei resurse comune (memorie comună, echipamente de I/E, magistrale) în condițiile realizării unui timp de răspuns rapid la evenimentele externe sistemului mpP.

- Ca urmare a caracterului aplicațiilor avute în vedere a apărut necesitatea sincronizării și coordonării activităților nu numai la nivelul întregului sistem mpP, ci și la nivelul fiecărui MP în parte. De asemenea, datorită cooperării strânse care apar între procesele implicate într-o aplicație de timp real, devine obligatorie prezența unui mecanism prin care procesele să poată schimba mesaje între ele. Acest mecanism trebuie să fie suficient de flexibil ca să asigure dialogul nu numai între procesele rezidente în MP-oare diferite, dar și între procesele prezente în memoria comună sau în același MP.

Din analizele efectuate în capitolele precedente, se poate considera că, condițiile enumerate mai sus sînt realizate în bună măsură de un sistem de operare cu nucleu monolitic. Deoarece însă codul acestuia și structurile de date aferente sînt prezente în totalitate în memoria comună a sistemului mpP, aspect care atrage după sine o creștere substanțială a traficului pe magistrala sistemului mpP și deci o mărire a timpului de răspuns a sistemului, s-a recurs la realizarea unei variante modificate. Modificarea care s-a efectuat, a constat în distribuirea prin duplicare atît a nucleului, cît și a structurilor de da-

te în fiecare MP a sistemului. Astfel în memoria EPROM a fiecărui MP este prezent codul nucleului, iar în memoria RAM, semafoarele și structurile de date utilizate în activitatea locală de coordonare și sincronizare. Memoria comună a sistemului μP în acest caz, este atât de tip RAM, conținând semafoarele și structurile de date implicate în coordonarea globală a activităților în întreg sistemul μP , cât și de tip EPROM, conținând monitoarele și procesele comune tuturor MP-oare din sistem. Ca un rezultat al acestei opțiuni, a apărut o variantă nouă, de tip de sistem de operare și anume: sistem de operare μP cu nucleu monolitic distribuit. Incorporarea unui astfel de sistem într-o arhitectură μP realizată cu module din familia MULTIPROM, este prezentată în fig.6.1. Singurul dezavantaj constă în mărirea capacității de memorie EPROM, utilizată de fiecare MP în parte. Dezavantajul este compensat în parte de dimensiunea mult mai redusă a memoriei EPROM comune.




Fig.6.1. Arhitectura unui sistem μP realizat cu module MULTIPROM și localizarea componentelor sistemului de operare de tip nucleu monolitic distribuit.

7. IMPLEMENTAREA UNUI SISTEM DE OPERARE MULTIMICROPROCESOR DE TIP MONOLITIC DISTRIBUIT.

Pentru aplicațiile timp real destinate sistemelor μP -cele mai bune performanțe din punct de vedere al modului de organizare și ușurinței de implementare le prezintă un nucleu monolitic. Deoarece însă codul acestuia și structurile de date aferente sînt prezente în totalitate în memoria comună, apar creșteri substanțiale în traficul desfășurat pe magistralele sistemului μP care se traduc în ultimă instanță printr-o mărire, care în multe cazuri nu poate fi acceptată, a timpului de răspuns în ansamblu al sistemului. În aceste situații se recurge la o modificare a nucleului care constă în distribuirea acestuia prin duplicare în fiecare din modulele procesoare aferente sistemului μP . Modificarea impune amplasarea în memoria EPROM a fiecărui MP a codului nucleului monolitic, proceselor și monitoarelor locale, în memoria RAM locală rîmînînd să fie prezente semafoarele și structurile de date utilizate în activitatea locală de coordonare și sincronizare. Memoria comună a sistemului μP , în acest caz, este stît de tip RAM, conținînd semafoarele și structurile de date implicate în coordonarea globală, cît și de tip EPROM, conținînd monitoarele și eventual procesele comune tuturor MP-oare din sistem. Ca rezultat al acestei distribuirii apare o variantă nouă de tip sistem de operare μP monolitic și anume: sistem de operare multimicroprocesor cu nucleu monolitic distribuit. Dezavantajul care în anumite cazuri poate fi substanțial (dacă sînt conectate într-o structură μP un număr mare de MP-oare), constă într-o mărire semnificativă a cantității de memorie EPROM utilizate. În principiu însă, acest dezavantaj este compensat printr-un trafic mult mai redus pe magistralele sistemului μP care se concretizează printr-o creștere adecvată a timpului de răspuns al sistemului, fapt care face ca în cadrul unor aplicații timp real μP în care numărul MP-oare din sistem nu este mare, structura de sistem de operare de tip monolitic distribuit să fie preferată. La realizarea prezentului sistem de operare μP și îndeosebi la alegerea arhitecturii de tip nucleu monolitic distribuit, s-a ținut cont de experiența obținută în scrierea unor sisteme de operare dedicate unor aplicații de proces [JH80] și rețele de calculatoare [Ho81, Sh84], cît și de rezultatele teoretice expuse în lucrare privind alegerea arhitecturii optime a unui sistem de operare dedicat unei aplicații μP particulare.

7.1. Funcțiile unui sistem de operare de tip nucleu monolitic distribuit.

Un sistem de operare μ P trebuie să implementeze un număr de trei funcții, sistem care se referă la:

- sincronizare;
- comunicare;
- excludere mutuală.

Mecanismele care implementează aceste funcții sînt ierarhizate pe două nivele. La primul nivel, cel inferior, acestea sînt responsabile cu coordonarea execuției proceselor, reprezentînd din acest punct de vedere mecanismele standard ale unui sistem de operare concurrent. În cazul celui de al doilea nivel, funcțiile respective sînt responsabile cu coordonarea activității MP-oare din cadrul sistemului μ P, privit de data aceasta ca un tot unitar. Între cele două nivele există o legătură strînsă, o serie de funcții specifice fiecărui mecanism în parte interferîndu-se cu funcțiile aceluiași mecanism situat la un nivel diferit. Din acest motiv, în cazul structurii adoptate și realizate, analiza acestor mecanisme se va face începînd cu nivelul inferior responsabil cu concurența la nivelul unui procesor, urmînd ca în momentul analizei nucleului sistemului μ P să se detalieze caracteristicile mecanismelor care implementează aceste funcții ierarhic imediat superior.

7.2. Implementarea mecanismelor de coordonare și sincronizare pe un sistem de calcul multimicroprocesor.

Aspectele de care trebuie ținut cont în realizarea practică a mecanismelor de coordonare și sincronizare pot fi rezumate în cîteva principii de bază:

- Operația de coordonare presupune implementarea obligatorie a două mecanisme: excludere mutuală și sincronizarea pe condiție.
- Excluderea mutuală presupune realizarea coordonării acceselor la o resursă comună, astfel încît ea să nu fie utilizată niciodată de mai mult de un proces la un moment dat. În acest scop excluderea mutuală trebuie să asigure accesul la o resursă comună ca și o operație individuală. Secvența de instrucții prin care se asigură accesul la resursa comună va defini prin urmare o regiune critică. În acest context excluderea mutuală se va referi la execuția exclusiv separată a secțiunilor critice care se referă la aceeași resursă comună.

- Mecanismul sincronizării pe condiție este destinat coordonării proceselor în cazul în care resursa comună la care procesele solicită accesul nu permite utilizarea ei. Ca urmare, mecanismul va trebui să asigure întârzierea procesului pînă cînd starea resursei se va schimba, ca rezultat al acțiunii altor procese care execută operații asupra aceleiași resurse. După cum s-a specificat în capitolele anterioare, pentru implementarea coordonării activităților din sistemul μP se utilizează semaforul împreună cu mecanismele de excludere mutuală și sincronizare pe condiție aferente.

7.2.1. Definierea și implementarea mecanismelor primare de sincronizare.

Mecanismele primare de sincronizare, rezolvă în principiu problema excluderii mutuale. Modul de definire și de implementare diferă funcție de modul de localizare a semafoarelor în memoria locală a unui modul procesor sau în memoria comună a sistemului μP .

Dacă semaforul este prezent în memoria locală a unui MP, fiind utilizat pentru sincronizarea proceselor prezente în memoria acestuia, tehnica utilizată în prezent, și cea care s-a utilizat în cadrul prezentului sistem de operare, constă în dezactivarea întreruperilor. Conform acestei tehnici orice apel provenit dintr-un proces local adresat nucleului monolitic local modulului procesor, duce la dezactivarea întreruperilor. Ca urmare secvențele de program care aparțin monitorului monolitic se execută într-un regim special cu întreruperile dezautorizate, fiind ferite astfel de posibilitatea de a fi întrerupte, aspect care conferă nucleului în întregime statutul de regiune critică. Reautorizarea întreruperilor este efectuată imediat ce se revine din nou într-un proces utilizator. Metoda dezautorizării și autorizării întreruperilor este simplă și avantajoasă, asigurîndu-se implementarea directă a excluderii mutuale și realizarea indirectă a sincronizării pe condiție.

Dacă semaforul este prezent în memoria comună a sistemului μP , fiind utilizat pentru sincronizarea proceselor prezente în această memorie, metoda autorizării și dezautorizării întreruperilor devine neoperațională. Metoda utilizată în prezent constă în definirea unui mecanism TAS. Mecanismul al cărui principiu de funcționare s-a prezentat în capitolele precedente, presupune așezarea unei variabile TAS la fiecare zonă partajată a memoriei în care este prezentă resursa asupra căreia se cer a fi efectuate operații de două sau mai multe MP-oare ale sistemului.

În cazul sistemului de operare realizat, datorită existenței unei singure memorii comune, care se poate atribui la un moment dat unui singur MP al sistemului, s-a utilizat o singură variabilă TAS care protejează întreaga memorie comună. Variabila care este poziționată de nucleul MP care a câștigat magistrala este identică cu cea utilizată pentru blocarea și deblocarea magistralei sistemului mpP. Mecanismul implementat este de forma:

```
INLINE ($F3);                                (* DI *)
1: IF FLAG = FALSE THEN
    BEGIN
        FLAG:=TRUE;
        INLINE ($FB);                        (* EI *)
    END
    ELSE GOTO 1;
FLAG:= FALSE;
```

Mecanismul implementat este simplu avînd însă dezavantajul că MP care a câștigat accesul la magistrală intră într-un singur regim de testare repetată pînă în momentul în care variabila este resetată de MP care a ocupat anterior memoria comună.

7.2.1. Detalii de implementare a mecanismelor de coordonare. Primitiva de coordonare.

Mecanismul de coordonare utilizat în prezent în sistemele mpP se bazează pe conceptul de semafor așa cum s-a definit în capitolele anterioare. Același concept s-a utilizat și în cadrul sistemului de operare mpP realizat. Operațiile asupra semafoarelor sînt realizate de două primitive care aparțin nucleului monolitic distribuit. Cele două primitive P și V al căror mod de operare asupra unui semafor este cel clasic, sînt definite în cele ce urmează.

Primitiva P este implementată printr-o procedură cu același nume, realizînd suspendarea unui proces în șirul de așteptare al unui semafor, pe de o parte, iar pe de altă parte, încercînd lansarea în execuție a următorului proces din șirul Gata De Execuție (GDE), atașat MP curent, dacă contorul semaforului după decrementare este negativ. În cadrul acestei proceduri se acționează asupra contorului BCPS[RUN].Q care este trecut pe 1 pentru a semnala că procesul a fost pus în așteptare. Introducerea în șirul de așteptare al semaforului se face în ordinea FIFO (se justifică astfel prezența cîmpului SF la un semafor care are rolul de a păstra ultimul nod al listei).

Primitiva implementată este de forma:

PROCEDURE P(VAR SEM: SEMAFOR);

(* P-REALIZEAZA DECREMENTAREA CONTORULUI SEMAFORULUI SEM.COUNT,
PUNEREA IN AȘTEPTARE A PROCESULUI CURENT SI LANSAREA IN
EXECUTIE A URMATORULUI PROCES DIN GDE DACA CONTORUL ESTE
NEGATIV *)

VAR REV: INTEGER;

C: CHAR;

BEGIN

SEM.COUNT:= SEM.COUNT-1;

IF SEM.COUNT<0 THEN

BEGIN

BCPS[RUN].Q:= 1;

WITH SEM DO

BEGIN

IF (SF<>0) AND (SIR.INCEP<>0) THEN

SIR.ZONA[SF].URM:= SIR.DISPON

ELSE SIR.INCEP:=SIR.DISPON;

SF:= SIR.DISPON;

SIR.DISPON:= SIR.ZONA[SIR.DISPON].URM;

SIR.ZONA[SF].NOD:= RUN;

SIR.ZONA[SF].URM:= 0;

END;

RUN:= SUPRIM(RTR);

END

END;

Primitiva V este implementată printr-o procedură cu același nume realizând incrementarea contorului unui semafor. In cazul în care valoarea acestuia este mai mică sau egală cu zero se scoate primul proces din șirul de așteptare al semaforului și se înserează în lista GDE a MP curent în ordinea descrescătoare a priorității. Primitiva implementată este de forma:

PROCEDURE V(VAR SEM: SEMAFOR);

(* V-REALIZEAZA INCREMENTAREA CONTORULUI SEMAFORULUI SEM.COUNT,
SUPRIMAREA PRIMULUI PROCES DIN SIRUL SEMAFORULUI SI INSERAREA
LUI IN SIRUL GDE DACA CONTORUL NU ESTE POZITIV *)

VAR INDEX: INTEGER;

BEGIN

SEM.COUNT:= SEM.COUNT + 1;

```
IF SEM.COUNT <= 0 THEN
  BEGIN
    INDEX:= SUPRIM(SEM.SIR);
    INSERT(RTR,INDEX);
  END
END;
```

Modul de implementare a celor două primitive responsabile de operația de coordonare este diferit funcție de modul de localizare al semafoarelor asupra cărora operează, în memoria proprie a MP-oare execută procedurile asociate celor două primitive sau în memoria comună a sistemului multimicroprocesor. Ca urmare apar două tipuri de mecanisme:

- un mecanism responsabil de coordonarea locală a activităților în cadrul unui MP;
- un mecanism responsabil cu coordonarea activităților la nivelul întregului sistem multimicroprocesor.

Mecanism de coordonare locală

La nivelul unui MP mecanismul de coordonare bazat pe semafoare, utilizează cele două primitive P și V în modul specificat mai sus. Problema esențială care s-a pus în acest caz, a fost legată de necesitatea asigurării indivizibilității execuției primitivelor P și V. Mecanismul care s-a implementat a constat în asigurarea statutului de regiune critică procedurilor care implementează cele două primitive, prin dezautorizarea întreruperilor în momentul lansării lor în execuție și respectiv, reautorizarea acestora în momentul terminării operațiilor efectuate de aceste primitive pe semaforul asupra căruia au acționat. În acest mod, s-a asigurat coordonarea proceselor care aparțin unui MP din sistemul μP .

Mecanism de coordonare globală

Coordonarea execuției proceselor prezente în memoriile locale ale diferitelor MP-oare care fac parte din sistemul μP , implică utilizarea aceluiași primitive P și V, cu observația că de data aceasta semafoarele asupra cărora se acționează sînt prezente în memoria comună a sistemului (motiv pentru care sînt cunoscute sub denumirea de semafoare globale). La implementarea mecanismului de coordonare global s-au avut în vedere următoarele aspecte:

- Pentru asigurarea statutului de regiune critică procedurilor care implementează cele două primitive s-a procedat la dezautorizarea întreruperilor MP care a cîștigat accesul la memoria comună

reautorizarea acestora efectuându-se în momentul în care s-a terminat acțiunea asupra semaforului global;

- Deoarece la un moment dat mai multe MP-oare pot solicita accesul la memoria comună prin intermediul primitivelor P și V, a devenit necesară utilizarea unui mecanism de excludere mutuală care s-a realizat printr-o funcție TAS. Variabila TAS utilizată este aceeași cu cea utilizată pentru protecția memoriei comune.

În ceea ce privește funcțiile primitivei P aplicată unui semafor global, acestea coincid cu cele ale primitivei P utilizată într-un mecanism de coordonare local. Deoarece o primitivă P are efect numai asupra procesului care o apelează, rezultă că primitiva P aplicată unui semafor global realizează actualizările de stare în structura de date proprie nucleului monolitic distribuit al MP pe care se execută, și înlăturirile semaforului global prezent în memoria comună.

Implementarea primitivei V este mult mai complexă deoarece execuția ei asupra unui semafor global, are drept consecință eliberarea unui proces care aparține unui MP diferit de cel care a executat operația. Ca urmare, actualizarea informației privitoare la starea procesului eliberat nu poate fi efectuată de procedurile nucleului monolitic care asigură execuția primitivei V, deoarece acesta nu are acces la memoria altui MP. Astfel a devenit necesar ca primitiva V să semnaleze modulului procesor căruia îi aparține procesul, că acesta a fost scos din șirul de așteptare al unui semafor global împreună cu informația necesară identificării procesului. Semnalarea este efectuată prin intermediul sistemului de întreruperi. Astfel, terminarea execuției primitivei se încheie cu lansarea unei întreruperi adresată MP căruia îi aparține procesul eliberat. În urma tratării întreruperii de către nucleul monolitic prezent în respectivul MP se activează procedurile pentru actualizarea stării procesului eliberat. Transmiterea informației privind identitatea procesului eliberat se face printr-un mecanism de tip cutie poștală.

La implementarea celor două primitive, s-a urmărit ca acestea să aibă același mod de utilizare, indiferent dacă semaforul asupra căruia acționează este un semafor local unui MP sau este un semafor global prezent în memoria comună.

7.3. Detalii de implementare a cooperării prin mesaje.

Cooperarea prin intermediul mesajelor reprezintă în cadrul unui sistem de operare multiprocesor cea mai înaltă de interacțiune între procesele prezente. După cum s-a arătat mesajul își are originea în con-

ceptul de semafor al cărui mecanism de sincronizare a fost completat cu un mecanism de transmitere a datelor. Astfel mesajul este o structură mai complexă, care prin operații specifice, permite atât transmiterea unei informații între procesele concurente prezente în același MP sau între MP-oare diferite, cât și sincronizarea execuției acestora. Cooperarea în acest caz este strâns legată de relația producător/consumator.

Pentru a asigura un caracter unitar modului de cooperare prin mesaje, în cazul prezentului sistem de operare mpP, s-a adoptat soluția utilizării unui mecanism de tip monitor pentru coordonarea interacțiunii proceselor care își transmit reciproc mesaje. Monitorul ales într-o primă versiune este de tip MONITOR, deoarece prezintă cel mai simplu și mai rapid mecanism de coordonare în cazul unui număr relativ mic de procese.

7.3.1. Definierea structurilor de date și a primitivelor monitorului.

Structura care s-a adoptat a constat dintr-o zonă de tip cutie poștală prin intermediul căreia se efectuează schimbul de mesaje și a cărei dimensiune se stabilește la implementarea sistemului de operare. În cadrul sistemului aceste mărimi sînt definite astfel:

```
CONST MAX= 4; (* NR MAXIM DE PROCESE *)
      MAXT=2; (* NR MAXIM DE TAMPOANE *)
TYPE QS = 1; ..MAXT;
```

Zona este împărțită în două sau mai multe subzone (tamponane) de lungime fixă, lungimea unei subzone fiind dată de mărimea maximă a unui mesaj care poate fi schimbat între două procese. Protecția zonei este asigurată de un semafor. Pentru sincronizarea accesului proceselor la zonele care conțin mesaje s-au prevăzut alte două semafoare, unul pentru sincronizarea accesului la zonele care conțin mesajele care urmează să fie preluate, iar celălalt pentru sincronizarea accesului la zonele care sînt libere și deci pot fi completate cu un nou mesaj. Sirurile de așteptare ale celor două semafoare vor conține adresele zonelor completate, respectiv adresele zonelor libere. Intreaga structură de date: zone care conțin mesaje plus semafoarele aferente reprezintă cutia poștală prin care două procese implicate într-o relație producător/consumator își transmit reciproc mesaje. Aspectul unei cutii poștale în prezentul sistem de operare este deci de formă:

```
BUF = ARRAY [1..80] OF CHAR;
WQ = RECORD
    COUNT: 0..MAXT;
    QAREA: ARRAY [1..MAXT] OF INTEGER
END;
COND = RECORD
    COUNT: INTEGER;
    SEM: SEMAFOR
END;
STIVA = ARRAY [1..512] OF BYTE;
END;
VAR WWORK, WRET: COND;
    GATE: SEMAFOR;
    FLAG: BOOLEAN;
    WORK, RETURN: WQ;
```

Structura unei astfel de cutii poștale s-a realizat pentru un număr de una sau mai multe perechi de procese implicate într-o relație producător/consumator.

Utilizând această structură de date, implementarea unui monitor de tip MONITOR a condus la definirea unui set de primitive ale cărui proceduri au următorul aspect.

PROCEDURE DELAY(VAR C: COND);

(≠ DELAY-REALIZEAZA INCREMENTAREA CONTORULUI VARIABILEI DE CONDITIE SI INCEARCA SUSPENDAREA PROCESULUI CURENT IN SIRUL DE ASTEPTARE AL SEMAFORULUI VARIABILEI C ≠)

BEGIN

C.COUNT:= C.COUNT+1;

NUCLEU ('PV',GATE,C.SEM);

END;

PROCEDURE CONT (VAR C: COND);

(≠ CONT-DACA CONTORUL VARIABILEI C ESTE NENUL,SE DECREMENTEAZA ACEST CONTOR SI SE SCOATE PRIMUL PROCES DIN SIRUL SEMAFORULUI CORESPUNZATOR ≠)

BEGIN

IF C.COUNT<>0 THEN

BEGIN

NUCLEU ('V',C.SEM,C.SEM);

C.COUNT:= C.COUNT-1;

END

END;

PROCEDURE ENTER;

(* ENTER-ASIGURA INTRAREA IN MONITOR *)

BEGIN

NUCLEU ('P',GATE,GATE);

END;

PROCEDURE EXIT;

(* EXIT-ASIGURA IESIREA DIN MONITOR *)

BEGIN

NUCLEU ('V',GATE,GATE);

END;

7.3.2. Implementarea mecanismului de cooperare prin mesaje.

Utilizând structura de cutie poștală și primitivele mecanismului de cooperare realizate de primitivele monitorului implementat, a devenit posibilă definirea practică a unui mecanism de cooperare pentru un sistem de procese bazat pe transmiterea mesajelor. Cele două primitive realizate sînt SEND și RECEIVE.

Primitive SEND este implementată printr-o procedură cu același nume, avînd rolul de a completa o zonă tampon. Procedura asigură, în cazul în care nu mai sînt prezente zone tampon libere, punerea în așteptare a procesului activ care a apelat primitive printr-o procedură DELAY (aceasta efectuează o operație V asupra semaforului de intrare în monitor - GATE și o operație P asupra semaforului de condiție WRET - procese care așteaptă o zonă tampon liberă). Cînd procesul suspendat este relansat (operație care se face prin execuția unei primitive P asupra semaforului de condiție WORK - procese care așteaptă o zonă tampon completată, apelată din DELAY), se va verifica dacă procesul a fost sau nu pus în așteptare. Dacă acesta a fost suspendat se revine la testarea contorului de zone tampon libere. În cazul în care acest test nu s-ar efectua, procesul poate termina execuția în monitor fără să fi completat nici o zonă tampon. Primitive implementată este de formă:

PROCEDURE SEND

(* SEND-REALIZEAZA TRANSMITEREA UNUI MESAJ IN TAMPONUL INDICAT PRIN POINT *)

VAR I, POINT: INTEGER;

```
LABEL 2;  
BEGIN  
  2: ENTER;  
    IF RETURN.COUNT=0 THEN  
      BEGIN  
        DELAY (WRET);  
        GOTO 2;  
      END  
    ELSE  
      BEGIN  
        POINT:= RETURN.QAREA [RETURN.COUNT] ;  
        RETURN.COUNT:=RETURN.COUNT-1;  
        WRITELN ( 'PROCES NR:',RUN);  
        WRITELN ( 'INTRODUC DATE IN TAMPONUL NR:',POINT);  
        WBUF [ POINT,20 ] := CHR (RUN+48);  
        WBUF [ POINT,53 ] := CHR (POINT+48);  
        WORK.COUNT:=WORK.COUNT+1;  
        WORK.QAREA [ WORK.COUNT ] := POINT;  
        CONT (WORK);  
        EXIT;  
      END;  
END;
```

Primitiva RECEIVE este implementată printr-o procedură cu același nume avînd rolul de a elibera o zonă tampon. Modul ei de funcționare reprezintă de fapt complementul primitivei SEND prin faptul că acționează asupra unei zone tampon completate. Primitiva implementata este de forma:

```
PROCEDURE RECEIVE;  
(* RECEIVE-REALIZEAZA RECEPTIONAREA MESAJULUI DIN TAMPONUL INDICAT  
  PRIN TAMP *)  
VAR T,J: INTEGER;  
LABEL 3;  
BEGIN  
  3: ENTER;  
    IF WORK.COUNT=0 THEN  
      BEGIN  
        DELAY (WORK);  
        GOTO 3;  
      END  
    ELSE
```



```
BEGIN
  TAMP:= WORK.QAREA [ WORK.COUNT ] ;
  WORK.COUNT:= WORK.COUNT-1;
  WRITELN ( 'PROCES NR:',RUN);
  WRITELN ( 'CONTINUTUL TAMPONULUI NR:',TAMP);
  FOR J:= 1 TO 80 DO
    WRITE (WBUF [ TAMP,J ] );
  WRITELN;
  RETURN.COUNT:= RETURN.COUNT+1;
  RETURN.QAREA [ RETURN.COUNT ] := TAMP;
  CONT (WRET);
  EXIT;
END;
```

END;

Ambele primitive astfel definite fac parte integrantă din nucleul monolitic al sistemului de operare mpP fiind prezente în fiecare din MP-oare ale sistemului. În momentul apelării de către un proces, cele două primitive determină numărul zonei tampon asupra cărora vor acționa, reprezentând practic interfața dintre monitor și procese.

Implementarea mecanismului de intercomunicare utilizând cele două primitive s-a efectuat ținând cont de două situații care pot apare

- Mecanismul este destinat intercomunicației dintre procese care sînt locale unui MP. În acest caz, mecanismul de intercomunicare a impus definirea structurilor de date de tip cutie poștală și a monitorului în memoria locală a MP. Utilizînd tehnica rețelilor de evaluare [**72] în fig.7.1., s-a ilustrat modul în care funcționează mecanismul de coordonare a proceselor pe un semafor S la nivelul unui singur MP. Din figura se observă că disciplina de planificare a proceselor în șirul de așteptare al semaforului este de tip FIFO.

- Mecanismul este destinat schimbului de mesaje între procese care aparțin unor MP-oare diferite. Datorită caracterului distribuit al nucleului monolitic al sistemului de operare a fost posibilă simplificarea considerabilă a mecanismului de intercomunicare. Această se datorește faptului că în memoria comună sînt prezente numai structurile de date comune proceselor prezente în MP-oare diferite; fără să fie necesară și prezența codului monitorului în această memorie comună, ca și în cazul în care s-ar fi recurs la o structură de nucleu monolitic localizat în memoria unui singur MP al sistemului multimicroprocesor, fig.7.2.




Fig.7.1. Mecanismul de coordonare a execuției proceselor care sînt locale unui MP.




Fig.7.2. Mecanismul de coordonare globală a execuției proceselor care sînt prezente în diferitele MP-oare ale sistemului mpP. Situația corespunde cazului în care un proces prezent în MP_1 cere lansarea în execuție a unui proces prezent în MP_2 .

Definierea primitivelor pentru controlul proceselor de tip STI

Pentru controlul proceselor de tip subprograme de tratare a înteruperilor, în cadrul prezentului sistem de operare s-a procedat la utilizarea aceluiași tipuri de primitive ca cele folosite pentru coordonarea execuției proceselor obișnuite.

Datorită caracterului distribuit a nucleului monolitic al sistemului de operare (care este practic prezent în fiecare MP al sistemului μP) se asigură un grad mare de independență a fiecărui MP component. Un rezultat direct al acestei stări de fapt, timpul necesar executării regiunilor critice de cod (pentru care sistemul de întreruperi este dezautorizat), este mult mai mic decât în cazul în care sistemul de operare ar fi prezent în memoria comună a sistemului μP . Acest aspect a făcut posibilă aplicarea unei proceduri simple de tratare a proceselor de tip STI, care este inoperantă în cazul sistemelor de operare μP localizate în memoria comună a sistemului. Procedura constă în faptul că procesele sînt executate cu sistemul de întreruperi dezactivat, aspect care face ca un proces de tip STI să nu fie nevoit să aștepte înainte de a avea accesul la o regiune critică. Singurul dezavantaj al metodei, constă în faptul că procesele de tip STI trebuie să fie localizate în memoria proprie a fiecărui MP, deoarece prezența lor în memoria comună, conduce la apariția unui timp suplimentar legat de fenomenul de așteptare la cîștigarea magistralei. În anumite aplicații, această metodă de rezolvare face necesară duplicarea aceluiași proces de tip STI în două sau mai multe MP-oare, aspect care constituie de asemenea un dezavantaj. Singura primitivă utilizată de un proces de tip STI care s-a implementat, are rolul de a stopa execuția procesului curent, care a fost întrerupt în momentul lansării în execuție a procesului de tip STI și de a emite lansarea în execuție a altui proces, după terminarea execuției procesului de tip STI în cauză. Primitiva implementată este PREEMPT.

7.4. Detalii de implementare a nucleului sistemului de operare multimicroprocesor.

Nucleul reprezintă o regiune critică care controlează funcțiile sistemului legate de fenomenul de concurență. Conform acestei definiții, nucleul este o regiune critică de cod ca și un monitor reprezentînd astfel din punct de vedere logic monitorul fundamental al sistemului. Orice activitate în care este cerută schimbarea stării unui proces, va implica în mod obligatoriu nucleul. Această cerință, implică și justifică faptul că însuși nucleul este la rîndul lui o regiune critică. Pe lîngă această funcție, într-un sistem μP nucleul trebuie să gestioneze structurile de date care identifică procesoarele în care se vor executa numai anumite procese și să asigure în

fapt izolarea structurii hard de structura logică a sistemului.

Pentru a putea gestiona și controla concurența dintre procese și monitoare, în contextul unei anumite structuri hard, o serie de aspecte legate de modul de acces în monitor, de execuția unui proces ca și de asigurarea unei structuri optime a sistemului de operare, trebuie să își găsească răspuns în cadrul fiecărui nucleu.

Din punct de vedere logic, nucleul unui sistem de operare multi-microprocesor este divizat în trei părți:

- nucleul principal;
- primitive și structuri de date;
- interfața de intrare/ieșire din nucleu.

Din punct de vedere structural, nucleul apare ca o procedură care este apelată de procese și monitoare în care primitivele solicitate sînt definite de către parametrii.

7.4.1. Definirea structurilor de date utilizate de nucleu.

Principalele structuri de date utilizate de nucleu cît și modul în care acestea s-au definit în prezentul sistem de operare μP apar după cum urmează.

Stive

Se rezervă cîte una pentru fiecare proces, stiva nucleului fiind identică cu cea a programului principal. Pentru implementarea prezentă pentru un număr de patru procese, declararea stivei se face sub forma:

```
TYPE STIVA = ARRAY [ 1..512 ] OF BYTE;  
STIV4: STIVA;  
STIV3: STIVA;  
STIV2: STIVA;  
STIV1: STIVA;
```

Semafoare

Se definește pentru fiecare variabilă de condiție utilizată cît și pentru fiecare din stările unui monitor. Structura unui semafor este de forma:

```
LISTA = RECORD  
(* LISTA-IMPLEMENTATA CA O LISTA INLANTUITA UTILIZIND  
STRUCTURA DE TABLOU *)  
ZONA: ARRAY [ 1..MAX ] OF ART;  
DISPON, INCEP: INTEGER  
(* DISPON-INDICA SPRE PRIMUL NOD AL LISTEI LIBERE
```

INCEP-INDICA SPRE PRIMUL NOD AL LISTEI OCUPATE *)

END;

SEMAFOR = RECORD

COUNT: INTEGER;

(* COUNT-CONTORUL SEMAFORULUI *)

SF: INTEGER;

(* SF-INDICA SPRE ULTIMUL NOD AL LISTEI OCUPATE *)

SIR: LISTA

(* SIR-REPREZINTA SIRUL DE AȘTEPTARE AL SEMAFORULUI CARE UTILIZEZA DISCIPLINA DE PLANIFICARE FIFO *)

END;

Blocuri de control ale proceselor

La nivelul nucleului fiecare proces este identificat printr-un Bloc de Control al Procesului (BCP) care să conțină suficiente informații pentru a permite punerea în așteptare sau restaurarea procesului din orice șir de așteptare în care acesta a fost suspendat. Pentru prezenta realizare BCP are următorul aspect:

BCP = RECORD

(* BCP-BLOCUL DE CONTROL AL PROCESULUI *)

NUME: ARRAY [1..8] OF CHAR;

Q: INTEGER;

(* Q-VARIABILA CARE INDICA DACA PROCESUL ESTE LANSAT IN EXECUTIE PENTRU PRIMA DATA (0),SAU A MAI FOST PUS IN AȘTEPTARE (1) *)

PC: INTEGER;

(* PC-CONTINE ADRESA DE LA CARE SE EXECUTA UN PROCES *)

ADRST: INTEGER;

(* ADRST-CONTINE INDICATORUL DE STIVA A PROCESULUI *)

PRIOR: INTEGER;

(* PRIOR-CONTINE PRIORITATEA PROCESULUI *)

END;

Siruri de așteptare ale proceselor care solicită lansarea în execuție

Pentru fiecare MP în parte se definește câte un șir de așteptare care conține procesele, identificate prin BCP aferente, ce sînt gata de execuție. În literatură, șirurile de acest tip sînt cunoscute sub denumirea de RTR (Ready To Run). În prezentul sistem de operare multimicroprocesor, un astfel de șir este definit sub forma:

RUN,PM: INTEGER;

RTR: LISTA;

(*RTR-REPREZINTA LISTA PROCESELOR GATA DE EXECUTIE.

LISTA ESTE ORDONATA IN SENS DESCRESCATOR AL PRIORITATII *)

7.4.2. Detalii de implementare a interfeței de intrare și ieșire a nucleului.

Interfața de intrare/ieșire a nucleului apare ca parte constitutivă a acestuia, reprezentînd interfața cu limbajul de nivel înalt în care sînt scrise procesele și respectiv nucleul. Ambele interfețe trebuie să apară structurate astfel ca apelarea nucleului să apară sub forma apelului unui subprogram sau proceduri cu parametrii, a cărei sintaxă să fie conformă cu cea a limbajului în care este scrisă procedura (proces, monitor) din care se efectuează apelul. Acest aspect asigură transparența nucleului față de limbajele în care sînt scrise procedurile din care este chemat.

Interfața de intrare

Realizarea depinde de modul de localizare a nucleului, fie în memoria locală a unui MP destinat exclusiv realizării funcțiilor acestuia, fie în memoria comună, caz în care funcțiile sînt realizate de MP-oare care solicită accesul în nucleu.

În cazul prezentei implementări, datorită caracterului distribuit al nucleului, interfața de intrare trebuie să realizeze următoarele:

- Dezactivarea întreruperilor MP care a cerut execuția unei primitive a nucleului, deoarece nucleul reprezintă o regiune critică protejată la întreruperile care pot apare de la diversele echipamente de I/E aparținînd MP în cauză. Dezactivarea întreruperilor este urmata de salvarea registrelor procesului, deoarece parametrii funcției apelate sînt transferați prin intermediul lor, cît și de operația de comutare pe stivă nucleului. Operația de comutare a stivei este realizata de către procedura SALV. Aceasta realizează în limbaj de asamblare [##86b]comutarea stivei, impunînd încărcarea pointerului noii stive în variabila ADSP. După comutarea stivei la reîntoarcerea din SALV, în ADSP va fi prezent pointerul stivei vechi care se va memora după caz fie în variabila MEM, fie în cîmpul ADRST, dacă este vorba de comutare de stivă pentru un proces. Procedura implementată este: .

PROCEDURA SALV;

(* SALV-SALVEAZA POINTERUL STIVEI CURENTE SI COMUTAREA ACESTUIA

PE ZONA INDICATA DE VARIABILA ADSP.VALOAREA SALVATA ESTE
MEMORATA TOT IN VARIABILA ADSP *)

BEGIN

```
INLINE ($C1/      (* POP      B      *)
      $2A/ZERO/    (* LHL D    ZERO  *)
      $39/         (* DAD      SP    *)
      $EB/         (* XCHG     *)
      $2A/ADSP/    (*LHL D    ADSP  *)
      $F9/         (* SPHL     *)
      $C5/         (* PUSH B   *)
      $EB/         (* XCHG     *)
      $22/ADSP);  (* SHLD     *)
```

END;

- Deoarece nucleul este o regiune critică interfața trebuie să asigure apelul propriu-zis al acestuia, care din punct de vedere logic este similar cu accesul în monitor. Datorită caracterului distribuit al implementării realizate dispăre necesitatea arbitrării cererilor de acces în nucleu provenite de la alte MP-oare ale sistemului μP deoarece aceste cereri, care se traduc prin apariția unor întreruperi, sînt evaluate implicit de sistemul de întreruperi al fiecărui MP în parte (întreruperile în acest caz au rolul numai de a semnala apariția unei modificări în zona de date comune ce interesează MP în cauză - în ultimă instanță modificarea unui semafor global). Este evident însă că se impune un procedeu de tip TAS pentru a proteja nucleul față de cererile simultane provenite de la procesele locale MP în cauză. Se observă că în prezenta realizare, asigurarea statutului de regiune critică pentru nucleu este realizată la nivelul fiecărui MP printr-o astfel de procedură, aspect care impune utilizarea metodei așteptării active a cererilor locale în fața intrării nucleului. Soluția aleasă reprezintă o soluție optimă deoarece întârzierile introduse în execuția primitivei solicitate sînt ne-semnificative.

Interfața de ieșire

Asigură eliberarea nucleului, operație care se realizează prin:

- resetarea dispozitivului TAS;
- autorizarea întreruperilor și restaurarea registrelor.

7.4.3. Detalii de implementare a nucleului principal.

Datorită aspectului distribuit al soluției de implementare ale-

se, nucleul este prezent în fiecare MP al sistemului, fiind localizat între cele două interfețe descrise anterior. Atribuțiile acestuia se referă la:

- funcție de informațiile transmise determină tipul primitivei solicitate;
- lansează în execuție procedura corespunzătoare primitivei solicitate.

Primitivele nucleului

Procedurile care implementează primitivele unui nucleu reprezintă componenta structurală și funcțională cea mai importantă a unui sistem de operare multimicroprocesor. Funcție de finalitatea funcțională și structurală pe care o prezintă în cadrul unui nucleu apar următoarele clase de primitive responsabile cu:

- controlul execuției unui proces;
- intercomunicarea dintre procese;
- inițializarea nucleului;
- planificarea proceselor care se execută.

În sistemul de operare realizat, nucleul principal este definit ca o procedură cu numele NUCLEU care are următorii parametri:

- APEL pentru transmiterea numelui primitivei ce se dorește a fi apelată de către procedura nucleu. Aceste primitive pot fi: 'P', 'V', 'PV'. Se face specificarea că dacă la apel se va specifica 'P' sau 'V' decât se cere executarea unei singure proceduri semafoarele se vor dubla, în sensul că se transmite același semafor de două ori; dacă însă se specifică 'PV', se va realiza mai întâi operația 'V' asupra semaforului P1, după care se va lansa o operație asupra semaforului P2 (realizându-se astfel o operație echivalentă lui WAIT-AND-SIGNAL).

Procedura implementată în care se observă interfața de intrare și cea de ieșire care delimitează operațiile de determinare a tipului primitivei solicitate și de lansare în execuție are următorul aspect:

PROCEDURA NUCLEU (APEL: SR; VAR P1, P2: SEMAFOR);

(* NUCLEU-REALIZEAZA COMUTAREA PE STIVA NUCLEULUI, APELUL PRIMITIVEI SPECIFICATE PRIN PARAMETRUL APEL, REVENIREA PE STIVA PROCESULUI CURENT SI RELANSAREA ACESTUIA. PENTRU ASIGURAREA ACCESULUI IN REGIM DE EXCLUDERE RECIPROCA LA STRUCTURILE DE DATE DIN MEMORIA COMUNA S-A FOLOSIT FANIONUL FLAG *)

LABEL 1;

VAR AREV: INTEGER;

BEGIN

INLINE (*F3);

(* DI *)


```

1: IF FLAG = FALSE THEN
    BEGIN
        FLAG: = TRUE;
        INLINE ($FB);           (* EI           *)
    END
    ELSE GOTO 1;
    INLINE ($E1/                (* POP H      *)
        $22/AREV);           (* SHLD AREV  *)
    ADSP:= MEM;
    SALV;
    BCPS [RUN] .ADRST:= ADSP;
    BCPS [RUN] .PC:= AREV;
    IF APEL='P'THEN P(P1)
    ELSE
        IF APEL='V'THEN V(P1)
        ELSE
            IF APEL='PV'THEN
                BEGIN
                    V(P1); P(P2);
                END;
    ADSP:= BCPS [RUN] .ADRST;
    SALV;
    MEM:= ADSP;
    AREV:= BCPS [RUN] .PC;
    FLAG:= FALSE;
    INLINE ($2A/AREV/          (* LHLD AREV  *)
        $E5);                 (* PUSH H     *)
    END;

```

Primitive care controlează execuția proceselor

Sînt cele care s-au discutat anterior: P,V și PV. Acestea s-au definit în urma construirii automatului cu stări finite care specifică stările nucleului și modul în care se efectuează tranziția dintr-o stare în alta. Automatul se construiește plecînd de la automatul care definește modul de execuție al unui proces la care se adaugă un număr de stări suplimentare. Stările automatului sînt: EXECUȚIE,ASTEPTARE PE SEMAFOR,BLOCAT și GATA DE EXECUȚIE. Evenimentele care cauzează trecerea dintr-o stare în alta,vor defini setul de primitive responsabile cu stările unui nucleu,acestea fiind cele specificate anterior.

La acest set de primitive se mai adaugă o procedură cu numele LANS, avînd rolul de lansare în execuție a primului proces din șirul GDE. Procedura dispune de următorii parametrii:

- X prin intermediul căruia se specifică dacă s-a apelat data (0) sau a mai fost apelată (1) procedura LANS pentru un proces. Acest parametru a devenit necesar deoarece la prima apelare se introduce în stivele tuturor proceselor declarate adresa următoare apelului lui LANS, la care procesele vor trebui să revină după terminarea execuției. Memorarea adresei de revenire se va face în variabila AREV, prin intermediul unei secvențe de cod.

- AREV reprezintă variabila locală care conține adresa de revenire care se va introduce în bază stivei fiecăruia din procesele declarate.

Procedura implementată are următorul aspect:

```
PROCEDURE LANS (K: INTEGER);
VAR AREV: INTEGER;
    PR: INTEGER;
BEGIN
  INLINE ($E1/                                (* POP H      *)
          $22/AREV);                          (* SHLD AREV *)
  IF X=0 THEN
    FOR PR=1 TO PM DO
      BEGIN
        ADSP:= BCPS [ PR ] .ADRST;
        SALV;
        MEM:= ADSP;
        INLINE ($2A/AREV/                      (* LHLD AREV *)
                $E5);                          (* PUSH H    *)
        SALV;
        BCPS [ PR ] .ADRST:= ADSP;
      END;
    ADSP:= BCPS [ RUN ] .ADRST;
    SALV;
    MEM:= ADSP;
    AREV:= BCPS [ RUN ] .PC;
    INLINE ($2A/AREV/                          (* LHLD AREV *)
            $E5);                              (* PUSH H    *)
  END;
```

Pimitive care realizează inițializarea nucleului

Procedura care asigură inițializarea sistemului de operare este amplasată fie în memoria locală a unui MP destinat special operației de inițializare a sistemului, fie în memoria comună. Procedura de inițializare impune utilizarea unui număr de două primitive:

- BEGINN care realizează inițializarea variabilelor de condiție și a semafoarelor. Se inițializează contorul corespunzător numărului de timpoane libere (în cazul nostru 2) și cel al timposnelor ocupate (0). Primitive este proprie fiecărui MP în parte avînd rolul de a inițializa structurile de date locale, una dintre primitive avînd rolul de a inițializa și structurile de date globale prezente în memoria comună. Primitive realizată este de forma:

PROCEDURE BEGINN;

```
VAR NP,I,PRI: INTEGER;
    C: CHAR;
BEGIN
  FLAG:= FALSE;
  PM:= 0;
  INISEM (GATE);
  WWORK.COUNT:= 0;
  INISEM (WWORK.SEM);
  WWORK.SEM.COUNT:= 0;
  WRET.COUNT:= 0;
  INISEM (WRET.SEM);
  WRET.SEM.COUNT:= 0;
  WORK.COUNT:= 0;
  RETURN.COUNT:= 2;
  RETURN.QAREA [ 1 ] := 1;
  RETURN.QAREA [ 2 ] := 2;
  INIL (RTR);
  WRITELN ('DECLARATI PROCESELE:');
  REPEAT
    WRITELN ('DATI INDEXUL PROCESULUI');
    READLN (NP);
    WRITELN ('DATI PRIORITATEA PROCESULUI',NP);
    READLN(PRI);
    DECLP(NP,PRI);
    WRITELN('TASTATI D DACA PROCESUL E GATA DE EXECUTIE');
    READLN(C);
```

```
IF (C='D') AND (PM<>0) THEN INSERT (RTR,PM);
WRITELN ('CONTINUATI ?');
WRITWLN ('DACA DA,TASTATI D');
READLN(C);
UNTIL C < > 'D';
END;
```

- DECLP primitiva are rolul de a inițializa un proces; se stabilește stiva, adresă de început cât și prioritatea de execuție. De asemenea se efectuează trecerea procesului în șirul GDE aferent fiecărui MP în care este prezent procesul.

Se face observația că în cazul prezentei implementări declararea proceselor se face prin dialog cu consola, soluția impusă de caracterul experimental al implementării. Primitiva implementată este de formă:

```
PROCEDURE DECLP (I,PRI: INTEGER);
BEGIN
PM:= PM+1;
WITH BCPS [ PM ] DO
BEGIN
Q:= 0
PRIOR:= PRI;
CASE I OF
1: BEGIN
ADRST:= ADDR(STIV1)+511;
PC:= ADDR(PROC1);
NUME:='PROCES1';
END;
2: BEGIN
ADRST:= ADDR(STIV2)+511;
PC:= ADDR(PROC2);
NUME:='PROCES2';
END;
3: BEGIN
ADRST:= ADDR(STIV3)+511;
PC:= ADDR(PROC3);
NUME:='PROCES3';
END;
4: BEGIN
ADRST:= ADDR(STIV4)+511;
PC:= ADDR(PROC4);
```

```
    NUME:='PROCES4';  
    END  
ELSE  
    WRITELN('PARAMETRII ERONATI')  
    END;  
END;  
END;
```

Proceduri destinate planificării proceselor

Sînt utilizate pentru modificarea poziției unui proces aflat într-un șir de așteptare. Deoarece acestea apar și sînt folosite de către primitivele definite anterior, fiind incluse indirect în structura nucleului. Cu toate că prezintă structură și funcțiile unor primitive, ele vor apare mai corect ca proceduri ale nucleului.

Procedurile utilizate intern sînt:

- INIL(VAR L: LISTA) cu rol de inițializare a unei liste vide;
- INSERT(VAR L: LISTA; X: INTEGER) cu rol de înserare a nodului X în lista L în ordinea descrescătoare a priorității;
- SUPRIM(VAR L: LISTA) are rolul de suprimare a primului nod al listei L;

7.5. Detalii de construire a proceselor.

În cadrul sistemului pot apare două categorii de procese:

- independente, care nu cooperează cu nici un alt proces;
- concurente, care interacționează unul cu celălalt în cadrul unor relații de tip producător/consumator.

Ambele categorii de procese se descriu prin proceduri PASCAL cu o structură organizatorică impusă de categoria căreia îi aparține procesul în cauză. Pentru prima categorie nu există nici o restricție în ceea ce privește modul în care se scrie procedura care implementează procesul respectiv. În schimb, pentru procesele care aparțin celei de-a doua categorii apar câteva reguli privind modul de secvențiere și utilizare a primitivelor nucleului care sînt utilizate în procesul de intercomunicare. Aceste reguli sînt observabile în structura unui proces consumator, producător, prezentate în continuare:

PROCEDURE PROC1;

(* PROCES PRODUCATOR *)

```
VAR N: INTEGER;  
BEGIN  
  N:= 0;  
  REPEAT  
    SEND  
    N:= N+1;  
  UNTIL N=4;  
END;
```

PROCEDURE PROC2;

(≠ PROCES CONSUMATOR ≠)

```
VAR R: INTEGER;  
BEGIN  
  R:= 0;  
  REPEAT  
    RECEIVE  
    R:= R+1;  
  UNTIL R=4;  
END;
```

Se observă că atât procesele consumatoare cât și cele producătoare s-au implementat ca niște cicluri, în cadrul fiecărui ciclu eliberându-se, respectiv completându-se, câte o zonă tampon. Când un proces a terminat de efectuat ciclurile (în exemplul dat 4) se va proceda la reîntoarcerea la adresa instrucțiunii care urmează după apelul procedurii LANS, adresa care a fost încărcată în baza stivei fiecărui proces la prima execuție a lui LANS.

Testarea sistemului de operare multimicroprocesor pe un sistem monoprocesor

Deoarece sistemul s-a creat inițial și s-a testat pe un sistem monoprocesor, a fost necesară definirea unei secvențe de lansare în execuție a acestuia, care este specifică modului de realizare și testare. Această secvență de lansare este de formă:

```
BEGIN  
  X:= 0; ZERO:= 0;  
  BEGINN;  
  RUN:= SUPRIM(RTR);  
  WHILE RUN < > 0 DO  
    BEGIN  
      LANS(X);
```

```
ADSP:= MEM;  
SALV;  
RUN:= SUPRIM(RTR);  
X:= 1;  
END  
END.
```

Ea reprezintă de fapt programul principal care se execută în contextul prezenței unui număr variabil de procese care interacționează.

8. CONCLUZII.

Contribuții originale

Lucrarea abordează într-o manieră originală, problematica legată de stabilirea structurii sistemului de operare, funcție de modul în care este rezolvată problema gestiunii resurselor întregului sistem μP . Pornind de la scopul și obiectivele acestei lucrări se pot scoate în evidență următoarele contribuții originale:

- Precizarea conceptului general de resursă a unui sistem μP prin stabilirea atributelor caracteristice. S-a propus introducerea noțiunii de resursă locală și globală a unei arhitecturi μP , precum și a noțiunii de resursă a unui sistem de operare μP . S-au studiat deosebirile care apar în cadrul mecanismelor implicate în gestiunea locală și globală a acestora.

- Precizarea caracteristicilor arhitecturale care trebuie să stea în atenția proiectantului de sisteme μP .

- Reconsiderarea noțiunii de proces, prin prisma interacțiunii dintre componentele sistemului μP și aplicația căreia îi este destinat. Se specifică modul în care procesele pot sau nu constitui resurse ale sistemului, și în ce măsură acestea primesc statutul de resursă globală. S-a propus introducerea termenilor de coordonare și cooperare pentru a desemna tipurile specifice de interacțiuni care apar între resursele locale și globale.

- Precizarea primitivelor caracteristice unui nucleu de operare standard care trebuie să stea în atenția proiectantului de sisteme de operare μP .

- Elaborarea unei clasificări în patru categorii a nucleelor de sisteme de operare μP . Pentru fiecare în parte, se stabilesc caracteristicile și deosebirile față de nucleul standard propus, se prezintă variantele posibile, analizându-se până la nivelul de pseudocod primitivele noi care intervin.

- Se propune introducerea a două clase de sisteme de operare, în care se împart categoriile de nuclee de operare μP elaborate. Încadrarea se face funcție de modul în care mecanismele de coordonare și sincronizare prezintă sau nu restricții în gestiunea resurselor.

- Elaborarea a două modele pentru studiul gestiunii resurselor în sistemele μP ; primul destinat analizei sistemelor μP cu restricții de sincronizare, cel de al doilea destinat sistemelor μP fără restricții de sincronizare. Cele două tipuri de modele în care se utilizează tehnica lanțurilor Markov, dau posibilitatea ca pe baza datelor furnizate de arhitectura sistemului (impusă de aplicație) și a tipului de nucleu de operare ales, (considerat de proiectant optim), să se obțină o serie de informații privind comportarea sistemului. Rezultatele obținute servesc la stabilirea modului optim în care se pot amplasa procesele (în memoris locală a unui MP sau în memoris comună), la tipul de nucleu folosit, la optimizarea mecanismelor de coordonare și sincronizare locală și globală prin specificarea lungimii optime a mesajelor.

- Elaborarea unei metodologii de proiectare pentru fiecare din nivelurile unui sistem de operare μP . În acest context se precizează structurile de date specifice fiecărui nivel împreună cu primitivele corespunzătoare. Se definește de asemenea modul în care se face trecerea de la un nivel inferior la unul imediat superior al sistemului de operare.

- Studiul posibilităților de configurare a unei arhitecturi μP realizată cu module MULTIPROM. Emiterea de recomandări privind modificările ce se cer a fi efectuate în modulele standard MULTIPROM, urmată de implementarea unui sistem de operare μP , de tip nucleu monoclitic distribuit. Studiul și sistemul realizat au validat în întregime modul nou de abordare a metodologiilor de proiectare și realizare a sistemelor de operare μP .

În concluzie, se abordează pentru prima dată în mod unitar comportarea de ansamblu a unui sistem μP , care este privit ca o colecție de resurse și mecanisme care aparțin atât arhitecturii sistemului cât și sistemului de operare, ambele categorii cooperând la atingerea scopului impus de aplicația căreia îi este destinat.

Valoarea aplicativă și direcțiile de dezvoltare viitoare.

Aspectele prezentate în lucrare au fost valorificate în cadrul unui număr de 6 lucrări publicate și a unui contract de cercetare științifică. Este de menționat faptul că principiul care a stat la baza conceptelor utilizate în lucrare au avut ca punct de plecare [BS86,SH84], un articol publicat în USA în 1986 în J. Chem. Inf. Comput. Sci. vol.26 No.2. în colaborare și un capitol din cartea Minimum Steric Difference publicată în colaborare în 1984 în editura John Wiley & Sons Inc. Anglia.

Pe viitor se conturează noi perspective, ca urmare a domeniului de aplicabilitate din ce în ce mai larg a sistemelor MUP. Acest aspect, impune cu necesitate standardizarea într-o măsură din ce în ce mai mare a componentelor unui sistem de operare, astfel încât implementarea acestuia să reprezinte o operație ușor reproductibilă de la o aplicație la altă aplicație. În același timp marea diversitate a aplicațiilor care pot apărea va impune utilizarea obligatorie a unor criterii de alegere a unui anumit tip de nucleu de sistem de operare și de dimensionare a structurilor de date aferente astfel încât performanțele sistemului pentru aplicația căreia îi este destinat să fie maximă.

ooOoo

9. BIBLIOGRAFIE

1. Ad79 N.Adam: "Current Issues in computer simulation", Academic Press, 1979.
2. AG82 M.M.Ajmone and M.Gerla: "Markov models for multiple bus multiprocessors systems", IEEE Trans.Comput., Vol.C-31, pag.239-248, Mar.1982.
3. AJ75 G.A.Anderson, E.D.Jensen: "Computer Interconnection Structures: Taxonomy Characteristics and Examples", ACM Computing Surveys, Vol.7, Nr.4, Dec.1975, pag.197-214.
4. Al75 A.O.Allen: "Elements of queuing theory for system desing", Queuing theory for system desing, Nr.2, 1975, pag.161-187.
5. An78 S.Andler: "Synchronisation Primitives and Verification of Concurrent Programs", Proceedings of the Second International Symposium on Operating Systems Theory and Practice, Rocquencourt, France, Oct.1978, pag.67-85.
6. BB80 B.A.Bowen, R.J.A.Buhr: "The Logical Design of Multiple-Microprocessor Systems", Prentice Hall New Jersey 1980
7. BD81 F.A.Briggs, M.Dubois: "Performance of cache-based multiprocessors", Journal of ACM 1981, pag.181-190.
8. Be83 W.W.Benjamin: "A Comparativ study of distributed resource sharing on multiprocessors", Journal of ACM, Nr.3, Ian. 1983, pag.301-307.
9. Bu73 J.P.Buzen: "Computational algoritms for closed queueing networks with exponential servers", Comm.ACM, Nr.16, 1973, pag.527-531.
10. Bu78 R.J.A.Buhr: "Concurent high level language models appled to multimicroprocessor system development", Proceedings of the Second International Symposium on Operating Systems Theory and Practice, Rocquencourt, France Oct. 1978, pag.45-53.
11. BT76 J.W.Bowra, N.C.Torng: "The modeling and Design of Multiple Function Unit Processors", IEEE Transaction on Computers, Apr.1976, pag.210-221.
12. CC81 J.Catterton, G.Casilli: "Universal development system is

aim of master-slave processors", Applying microprocessors, pag.93-98,1981.

13. CG87 I.Chlamtac,O.Ganz: "Performance of Asynchronous Multi-trunk HYPERchannel Networks",IEEE Trans.Comput.Vol. C-36,Nr.2,Feb.1987,pag.138-145.
14. CH75a K.M.Chandy,U.Herzog: "Parametric Analysis of Queuing Networks",IBM J.Res.Develop.,January 1975,pag.27-42.
15. CH75b K.M.Chandy,U.Herzog: "Aproximate Analysis of General Queuing Networks",IBM J.Res.Develop.January 1975,pag.43-49.
16. CI81 C.Constantinescu,T.Ionescu: "Bus priority resolution techniques used in multimaster system",4th International Conference on Control Systems and Computer science, June 1981 Bucharest,Vol.2,pag.27-42.
17. CM81 K.M.Chandy and J.Misra: "Asynchronous Distributed Simulation via a Sequence of Parallel Computation",Comm.ACM, Vol.24,Nr.11,April 1981,pag.198-206.
18. Co78 D.Del Corso: "An experimental multimicroprocessor system with improved internal communication facilities",Euro-micro Journal Nr.4,1978,pag.326-332.
19. Da82 M.Dahmke: "Microcomputer Operating System",Mc.Graw Hill 1982.
20. DD81 P.J.Denning,D.Denis,J.Brumfield: "Low Contention Semaphores and Ready Lists",Comm.ACM,24,Nr.10,Oct.1981,pag.687-698.
21. Di65 F.W.Dijkstra: "Solution of problem in concurrent programming control",Comm.ACM,8,Nr.9,Sept.1965,pag569-574.
22. D086 G.Dodescu,I.Odăgescu: "Simularea sistemelor",Ed.Militară 1986.
23. BF73 J.J.Egil,J.M.Frederic: "Multiple Microprocessors with Common Main and Control Memories",IEEE Transactions on Computers,Vol.C-22,Nr.11,November 1973,pag.999-1007.
24. En76 P.H.Enslow: "Multiprocessors and paralel procesing",Academic Press 1976.

25. FL66 M.J.Flynn: "Very High Speed Computing Systems", Proc.IEEE, Vol.54,Nr.12,Dec.1966.
26. FT79 Kwok-Tung Fung: "On the Analysis of Memory Conflicts and Bus Contentions in a Multiple Microprocessor System",IEEE Transaction on Computers,Vol.C-27,Nr.1,January 1979,pag.28-37.
27. FV81 G.D.Forney,J.E.Vander May: "8-bit microprocessors can control data networks",Applying microprocessors,pag. 135-141.
28. Go78 G.Gordon: "System Simulation",Prentice-Hall,Englewood cliffs,New Jersey 1981.
29. Go81 F.Gordon: "Microprocessor bus standard could ease designers woes",Microprocessors and Microcomputers,Mc. Graw Hill 1981,pag.310-316.
30. GR78 G.Adams,T.Rolander: "Design motivations for multiple microcomputers systems",Comput.Design.,Martie 1978,pag. 81-89.
31. Ha81 B.Hartman: "16-bit 68000 microprocessor camps an 32-bit frontier",Microprocessors and Microcomputers,1981, pag.126-134.
32. HC75 H.Hellerman,T.F.Conroy: "Computer System Performance",Mc Graw-Hill Book Company,New York,1975.
33. HH81 L.Harold,D.Harvey: "Operating Systems",Addison-Wesley Publishing Company,1981.
34. Hi81 A.Hidar: "A model of interference in a single shared bus multi-microprocessor",4-th International Conference on Control Systems and Computer Science,Iunie 1981, pag.179-184.
35. Ho82a St.Holban: "Sisteme multimicroprocesoare",Referat doctorat 1982.
36. Ho81 St.Holban: "Programarea calculatoarelor",Editura Facla, 1981,Timişoara.
37. Ho37 St.Holban: "Modele ale gestiunii resurselor în sistemele multimicroprocesor",Simpozion Fac.Automată şi Calculatoare,Bucureşti,Oct.1987.

38. Io77 M.Iosifescu: "Lanțuri Markov finite și aplicații", Ed. Tehnică București, 1977.
39. JH80 I.Jurcă, St.Holban: "Programe de comandă pentru un testor de module de memorie echipat cu uP I8080", Buletinul Stiințific IPT, Vol.25 din 1980, pag.183-191.
40. JL81 P.A.Jacobson, E.D.Lazowska: "The Method of Surrogate Delays: Simultaneous Resource Possession in Analytic Models of Computer Systems" Comm.ACM 1981, pag.165-174.
41. K175 L.Kleinrock: "Queueing Systems, Vol.1 Theory", John Wiley 1975.
42. KM80 N.V.Kopchenova, I.A.Maron: "Computational Mathematics", Mir Publishers, Moscow.
43. KM81 B.J.Katz, S.P.Morse: "8086 microcomputer bridges the gap between 8 and 16-bit designs", Microprocessors and Microcomputers, 1981, pag.112-118.
44. KN78 P.Kus, N.Natarjan, K.S.Mukul: "Physical and Logical Abstractions in a Kernel", Proceedings of the Second International Symposium on Operating Systems Theory and Practice, Rocquencourt, France, Oct.1978, pag.359-368.
45. Ko78 H.Kobabayashi: "Modeling and Analysis: An Introduction to System Performance Evaluation Methodology", Addison-Wesley, Reading, Massachusetts, 1978.
46. La83 S.S.Lavenberg: "Computer Performance Modeling Handbook", Academic Press.
47. LZ86 E.D.Lazowska: J.Zahorjan: "Computer System Performance Evaluation Using Queueing Network Models", Ann.Rev.Comput.Sci.1986, pag.107-137.
48. MB83 J.R.Menand, M.Becker: "Modeling a Multiprocessor Architecture", IEEE Soft.Engineering, Vol.9, Nr.2, Martie 1983, pag.201-210.
49. MC73 Gh.Mihoc, G.Ciucu, A.Muja: "Modele matematice ale așteptării: Editura Academiei, Buc.1973.
50. MH86a T.N.Mudge, J.P.Hayes, C.D.Buzzard, D.C.Winsor: "Analysis of Multiple-Bus Interconnection Networks", Journal of Parallel and distributed computing, Nr.3, 1986, pag.328-343.
51. MH87b T.N.Mudge, J.P.Hayes, D.C.Winsor: "Multiple Bus Architecture", Computer June 1987, pag.42-48.

52. MP78 W.Mahr,R.Patzet: "Improvements of multiprocessing capabilities of microprocessor busses",Euromicro Journal, Nr.4,pag.207-219.
53. Mü78 K.Mühlemann: "Communication between processors without shared memory",paper presented at the Joint/IEEE on Interconnected Small Processors in Bern,21 November 1978.
54. Ng86 K.W.Ng: "Message-passing primitives for multimicroprocessor systems",Microprocessors and microsystems,Vol.10 Nr.3,April 1986,pag.156-160.
55. Pa83 Y.Paker: "Multi-microprocessor Systems",Academic Press, Inc.1983.
56. PT84 A.Petrescu,T.Moisa,s.a.: "Microcalculatoarele Felix M18, M18B,M118",Editura Tehnică,București 1984,Vol.1,și 2.
57. Pt85 D.D.Patterson: "Reduced Instruction Set Computers",Comm. ACM,Vol.28,Nr.1,Jan.1985,pag.8-21.
58. Ra75 H.A.Raphael: "Join micros into intelligent networks",Electron.Design.,Mar.1975.
59. Ră81 F.Rădăceanu: "Limbaje de simulare",Editura Militară,București,1981.
60. Re81 M.Reiser: "Mean-value analysis and convolution method for queue-dependent servers in closed queueing networks",Performance Eval.1981,pag.7-18.
61. RG81 R.F.Rashid,R.G.George: "Accent; A communication oriented network operating system kernel",Comm.ACM,Nr.1,December 1981,pag.64-75.
62. SC81 C.H.Sauer,K.M.Chandy: "Computer Systems Performance Modeling",Prentice-Hall,Englewood,Cliffs,New Jersey,1981.
63. Sc81 H.Schwetman: "Computer System Models; An Introduction",Comm.ACM,Vol.24,Nr.11,April 1981,pag.105-112.
64. Sc83 K.Scherer: "Changing to 16 bits?",Siemens Components XV111, Nr.3,1983,pag.86-92.
65. Sh74 A.C.Shaw: "The logical design of operating systems",Prentice-Hall,1974.
66. SH84 C.Strugaru,S.Holban: "Theoretical survey on interconnecting computers for didactic purposes",Buletinul ști-

ințific IPT, Vol. 29 din 1984, pag. 85-89.

67. St76 W.J. Stewart: "MARCA. A Markov Chain Analyzor", raport intern IRISA, 1976.
68. Sw77 R.J. Swan: "Cm*-A Modular Multi-microprocessor", AFIPS Conference Proceedings, Vol. 46, 1977.
69. Th72 Kenneth Thurber: "A Systematic Approach to the Design of Digital Bussing Structures", Proc. IEEE Fall Joint Computer Conference, 1972, pag. 719-740.
70. Th79 K. Thurber: "Parallel procesor architectures" - Part 1: General purpose systems, Comput. Design, Jan. 1979, pag. 93-97; Part 2: Special purpose Systems, Comput. Design, Febr. 1979, pag. 103-113.
71. Th86 T. Toroczky: "Situația pe plan mondial a sistemelor de operare în timp real", Referat de doctorat 1986.
72. To86 D. Towsley: "Approximative Models of multiple bus multiprocessor systems", IEEE Trans. Comput., Vol. C-35, pag. 220-228, Mar. 1986.
73. Va86 Van Qost: "Multi-processor system description and simulation using structured multi-programming Languages", Faculty of Applied Science Brussels.
74. Vă77 I. Văduva: "Modele de simulare cu calculatorul", Editura Tehnică, București 1977.
75. Vă82 I. Văduva: "Limbajul SIMMUB", Manual de referință, Univ. București, 1982.
76. We74 A.J. Weissberger: "Distributed Function Microprocessor Architecture", Comput. Design., Nov. 1974.
77. We77 A.J. Weissberger: "Analysis of Multiple-Microprocessor System Architectures", Computer Design, June 1977, pag. 151.
78. Wi82 C. William Mc Donald: "A Flexible Distributed Testbed for Real-Time Application", IEEE Transactions on Computers, October 1982, pag. 25-38.
79. **73 *** "Bibliotheque mathematique", Manuel d'utilisation CII 1973.
80. **75 *** "Intel 8080 Assombly Language Programming Manual", Intel Corp, Santa Clara, Calif., 1975.
81. **76a *** "INTEL Corp., SBC 80/20 Hardwarw Reference Manual, 1976,

82. **77a *** "Intel MULTIBUS Interfacing", Intel Corp, Santa Clara, Calif., 1977.
83. **83a *** "VMS bus (VME serial bus), Specification Manual, November, 1983."
84. **84a *** "INTEL Microcomputer Systems User's Manual", Sept. 1984.
85. **86a *** "Distributed Real-Time Multimicroprocessor System", Philips Industrial Data Processing, Eindhoven, The Netherlands.
86. **86b *** "Multibus 11 Product Data Book", Intel Corporation, 1986.
87. **87a *** "IBM PS/2 Le banc d'essai complet du Systeme personnel/2, la nouvelle norme en micro-informatique", Science & Vie Micro, Nr. 39, Mai 1987, pag. 69-76.
88. **87b *** "Softwarw de intercomunicație pe magistrala MULTI-PROM", Contract IPA, D.L. 6226/1 1987.
89. BS86 A.T. Balaban, S. Holban: "FORTRAN IV Program for Computing the Numbers of General Cubic Graphs on p Vertices", Journal of Chemical Information and Computer Science, 1986, vol. 26, no. 2, pag. 72-76.
90. SH84 Z. Simon, A. Chiriac, S. Holban, D. Ciubotaru: "Minimum Steric Difference", John Wiley & Sons Inc. Anglia, 1984.