

MINISTERUL EDUCATIEI SI INVATAMINTULUI
INSTITUTUL POLITEHNIC "TRAIAN VUIA" TIMISOARA
FACULTATEA DE ELECTROTEHNICA

Ing. CHECRANU MIRCEA - DOREL

COMANDA IN SISTEMELE ELECTRONICE NUMERICE

BIBLIOTECA CENTRALĂ
UNIVERSITATEA "POLITEHNICA"
TIMIȘOARA

Conducător științific:
Prof.dr.ing. MURGAN TIBERIU

TIMISOARA - 1986

617.399
359 E

PREFATA

Lucrarea de față abordează o tematică în concordanță cu direcțiile și orientările de perspectivă ale producției românești privind proiectarea și realizarea unor sisteme numerice complexe, inclusiv calculatoare și sisteme de calculatoare într-o concepție modulară și multifuncțională în concordanță și cu realizările și perspectivele pe plan mondial.

Această lucrare este o continuare a activității autorului în cadrul catedrei de Automatică și Calculatoare a facultății de Electrotehnică din Timișoara, în domeniul proiectării și realizării unor structuri de comandă complexe, cu multe nivele ierarhice, cu execuții paralele.

În cadrul lucrării sînt abordate atât probleme teoretice privind structurile de comandă numerice, cît și aspecte practice legate de concepția, proiectarea, realizarea și utilizarea acestora.

În perioada elaborării tezei am beneficiat de îndrumarea competentă a prof.dr.ing.Al.Rogojan, a prof.dr.ing.V.Pop, Conf. dr.ing. C.Strugaru.

În perioada finalizării tezei am beneficiat de sprijinul competent și îndrumarea atentă și exigentă a conducătorului, prof.dr.ing.Tiberiu Mureșan căruiia îi exprim întreaga mea recunoștință.

Tin să mulțumesc colegilor din catedră, pentru sprijinul pe care mi l-au acordat, pentru discuțiile utile, pentru încurajarea morală, dintre care vreau să amintesc pe ș.l.dr.ing. M.Vlăduțiu, ș.l.ing.M.Stratulat, ing.A.Mihăilescu.

Pentru sprijinul moral și înțelegerea de care a dat dovadă, vreau să mulțumesc în mod deosebit mamei mele.

Calitatea tehnică a materialului redactat (parte desenată, parte dactilografiată) se datorește dosanelor M.Dumitrov și Predoi R., cărora vreau să le mulțumesc și pe această cale.

Mulțumesc în final, tuturor prietenilor, rudelor
care m-au sprijinit, și nu făcând posibilă apariția acestei
lucrări, fără a putea să-i menționez pe toți din lipsa
spațiului.

Autorul,

C U P R I N S

Pag. 1

1. INTRODUCERE	1
2. ROLUL SECȚIUNII DE COMANDĂ (SC) ÎN CADRUL UNUI SISTEM NUMERIC (SN).	4
2.1. Funcția de secvențiere a unui dispozitiv de comandă (SC).	4
2.2. Condiții sau intrări într-un DC	9
2.3. Iegiri sau comenzi ale unui DC.	10
3. CLASIFICAREA DISPOZITIVELOR DE COMANDĂ	12
3.1. Dispozitive de comandă cablate.	12
3.1.1. DC de tip asincron	13
3.1.1.1. DC realizate cu circuite monostabile	13
3.1.1.2. DC realizate cu linii de întârziere.	13
3.1.2. DC de tip sincron.	14
3.1.2.1. DC clasic pentru un CN.	14
3.1.2.2. Automate secvențiale sincrone cu stări codificate	18
3.1.2.3. Automate secvențiale sincrone realizate cu memorii ROM.	21
3.1.2.4. DC realizate cu rețele logice programabile.	25
3.1.2.5. Automate secvențiale sincrone cu stări necodificate	28
3.2. Dispozitive de comandă microprogramate.	32
3.3. Dispozitive de comandă programate	40
3.4. Criterii de alegere a tipului dispozitivului de comandă	42
4. SISTEME DE DISPOZITIVE DE COMANDĂ, DIALOGUL ÎNTR-UN DC	44
5. ADAPTAREA UNOR METODE DE PROIECTARE ÎN VEDEREA PROIECTĂRII AUTOMATE	55
6. PROIECTAREA UNOR STRUCTURI DE DATE DUPĂ METODE SPECIFICE STRUCTURILOR DE COMANDĂ.	66

7. SEVENȚIAREA ȘI CUPLAREA DISPOZITIVELOR DE	
COMANDA	73
8. REALIZARI HARDWARE	81
8.1. Structură de comandă ierarhizată, supervizată	
de un sistem monoprosesor utilizată în cadrul	
unui stand de testare a memoriilor.	81
8.1.1. Blocurile funcționale ale testorului	91
8.1.2. Proiectarea structurii de comandă	
în detaliu	107
8.2. Structură de comandă cu execuții paralele, cu	
mai multe DC "slave" supervizate de două DC	
"master" și ierarhizare variabilă ("flexibilă"),	
utilizată la achiziție/distribuție de date	
în timp real.	131
8.2.1. Introducere.	131
8.2.2. Schema bloc a sistemului. Descrierea	
funcționării	133
8.2.3. Principiul de generare al comenzilor	
Segmentarea unității de comandă UC	138
8.2.3.1. Unitatea de comandă I	139
8.2.3.2. Unitatea de comandă H	144
8.2.3.3. Unitatea de comandă M	148
8.2.3.4. Unitatea de comandă T	152
8.2.3.5. Unitatea de comandă R	155
8.2.4. Unificarea ecuațiilor canalelor de	
comandă	163
8.2.5. Dialogul dintre interfața casetei magnetice	
și restul instalației și caseta propriu-	
să	164
8.2.6. Intrețeserea (suprapunerea) în timp a	
funcționării celor 5 unități de comandă	
și a casetei cu interfața	164
9. CONCLUZII.	168
10. BIBLIOGRAFIE	172
ANEXE	

ABREVIERI

1	- SN	= sistem numeric
2	- CN	= calculator numeric
3	- DC	= dispozitiv de comandă
4	- SD	= secțiune de date a unui sistem numeric
5	- SC	= secțiunea de comandă a unui sistem numeric
6	- ASS	= automat secvențial sincron
7	- GSU	= generatorul stării următoare
8	- RS	= registrul de stare
9	- LFE	= logica funcțiilor de ieșire
10	- MUX	= multiplexor
11	- DMUX	= demultiplexor
12	- DCD	= decodificator
13	- LE	= lumen exterioară
14	- M	= master (principal)
15	- S	= slave (subordonat)
16	- VID	= variabile introduse în diagramă
17	- PLA	= Programmable Logic Array (rețea logică programabilă)
18	- DCLM	= dispozitiv de comandă locală-memorie

2

COMANDA IN SISTEMLILE ELECTRONICE NUMERICE

1. INTRODUCERE

In literatura de specialitate, abundă titlurile referitoare la dispozitivele aritmetice, dispozitivele de memorie sau cele referitoare la echipamentele periferice. Dispozitivul de comandă (DC) al unui calculator numeric (CN) sau în general al unui sistem numeric (SN) este cel mai puțin reprezentat deci funcționarea sa este mai complexă decât a celorlalte dispozitive. Motivul acestei slabe reprezentări este multitudinea de variante funcționale sau constructive ale DC și lipsa unei metode unitare și general valabile pentru descrierea și proiectarea oricărui tip de DC.

In prima parte a acestei lucrări, se caută a se sistematiza clasificarea, descrierea și proiectarea DC pentru CN sau orice tip de SN.

In continuare se prezintă metode concise și riguroase de proiectare, adaptate de autor după metodele clasice de proiectare.

In sfârșit, în lucrare sînt descrise metode de segmentare și cuplare a unor DC sau segmenti din unul sau mai multe DC, cu exemplificări practice pe instalații numerice complexe, cu funcțiuni multiple, multe din aceste funcțiuni executîndu-se paralel sau simultan. Aceste instalații au fost realizate de autor independent sau în colectiv.

Tangential cu subiectele enumerate, sînt tratate probleme de divergență a comenzii, de convergență, concurență, priorități în cuplarea mai multor DC.

Pentru delimitarea domeniului îngust al prezentei lucrări, în continuare se va defini noțiunea de SN [C5, H7]. In fig. 1.1 este prezentată schema bloc a unui SN, cu cele două secțiuni ale sale, SD - secțiunea de date și SC - secțiunea de comandă. Contextul în care este plasat SN este notat cu LEL - lumea exterioară. Prin noțiunea de SN se poate considera un

calculator numeric, un bloc al unui calculator numeric (de exemplu blocul de memorie sau un echipament periferic) un procesor specializat pe prelucrarea semnalelor analogice, un sistem de achiziție/distribuție date, etc.

Legătura dintre SN și LE se face prin conexiunile de intrare X_1 și prin conexiunile de ieșire X_2 .

Dacă LE este de tipul numeric sincron cu SN atunci X_1 și X_2 pot fi reduse la nivelul unor cuple, sau vor conține și sincronizatoare, dacă LE și SN sînt asincrone unul față de celălalt.

Dacă LE este de tip analogic, atunci X_1 poate conține elemente de tipul: traductor, multiplexor analogic, corector de scară, bloc eșantionare-memorare analogică, convertor analog-numeric, etc., iar X_2 poate conține următoarele elemente: convertor numeric analogic, demultiplexor analogic, corector de scară, bloc de eșantionare-memorare analogică, filtru, amplificator sau atenuator (divizor), element de execuție sau indicație.

În fig.1.1, cu ID s-au notat intrările de date și cu ED ieșirile de date, semnalele esențiale însă din punctul de vedere al lucrării de față sînt:

- ci - comenzi interne
- si - stări interne
- cde - comenzi din exterior
- cee - comenzi spre exterior
- sde - stări din exterior
- sse - stări spre exterior.

În blocul SD pot intra orice elemente cu funcțiuni de memorare sau prelucrare numerică a datelor, ca de exemplu dacă SN este CN atunci SD intră ca elemente componente: blocul de memorie, unitatea aritmetico-logică, echipamentele periferice, iar SC este dispozitivul central de comandă al calculatorului.

În continuare, din cele două componente ale CN nu vom lua în considerare decît SC.

Dacă SN este considerat un bloc de memorie, de exemplu, atunci SD este memoria propriu-zisă, iar SC este dispozitivul de comandă locală a memoriei.

În semnalele "si" pot fi incluse parțial sau total ID,

ED sau alte date interne din SD (bitul de paritate, semnul unui rezultat, etc.).

Funcționarea unui SN este descrisă într-o primă etapă prin "protocolul de operare" - de fapt o descriere prin cuvinte. În celelalte etape necesare proiectării SN aceste poate fi descris prin: schemă bloc cu borne de intrare-ieșire; diagramă de stări, cronograme, organigrame, tabele, limbaj simbolic (ex.:AHL), ecuații logice, schemă logică (electronică).

În sfârșit, în concluzie, rolul SC în cadrul unui SN este de a dirija funcționarea secvențială a SD în așa fel încât întregul SN în ansamblu să se comporte conform protocolului de operare, adică asigurând intrarea corectă a datelor (ID), prelucrarea, conversia, memorarea lor - după caz și ieșirea corectă a mărimilor prelucrate sau stocate (ED). Toate aceste funcțiuni sînt asigurate ținînd cont atât de evoluția secvențială a SD cît și de semnalele externe SN considerat (cde, sde). Dialogul cu LE este asigurat tot de SC (cae, see).

Din această analiză s-au desprins două funcțiuni majore ale SC:

- comanda internă a SN,
- asigurarea conlucrării (dialogului) cu LE.

În fig.1.2 este ilustrat la nivel primar, într-o primă etapă dialogul dintre două SN, considerînd cazul cel mai simplu cînd un SN este principal (master-M) și celălalt este subordonat (slave - S). Comunicația între cele două SN este asigurată de patru registre pentru:

- adrese
- date
- comenzi
- stări

Registrul de adrese este necesară doar în cazul existenței a două sau mai multe SN - slave pentru a asigura selecția momentană a unuia din ele.

Și în acest caz, întregul dialog este asigurat de către cele două SC din SN considerate, unul fiind subordonat celuilalt.

În fig.1.3 este prezentată o rețea de SN [C5,H7] la care relația MASTER-SLAVE este variabilă, adică la un moment dat oricare din SN poate fi MASTER și celelalte SLAVE.

La nivelul la care se analizează relațiile dintre SN într-o rețea, vom renunța în mod intenționat la restul magistralelor, păstrind o singură magistrală de comunicație, pe care o numim magistrala de comenzi-stări.

În fiecare SN din rețea, SC trebuie să asigure pe lângă executarea secvențială a protocolului de operare al SN propriu, și conexiunea și dialogul cu alte SN prin intermediul magistralei de comunicație comenzi-stări.

Cazuri mai complexe de dialog, cu mai multe SN-master-momentan, și mai multe dialoguri simultane, vor fi considerate în următoarele capitole.

Considerând că în acest prim capitol introductiv s-a delimitat cadrul prezentei lucrări, în continuare vor fi tratate succesiv, probleme de detaliu.

2. ROLUL SECȚIUNII DE COMANDĂ (SC) ÎN CADRUL UNUI SISTEM NUMERIC (SN)

În continuare, prin abstractizare se va separa SC de SD și se va plasa într-un context oarecare.

În fig.2.1, SC primește intrările "I", generează ieșirile "E" și asigură funcțiunea de secvențiere "S".

Mai departe, se va desprinde SC de context și se va considera pur și simplu un dispozitiv de comandă (DC) independent, a cărui proiectare depinde de contextul în care urmează să fie plasat.

De fapt, o descriere riguroasă a funcționării unui DC nu conține decât referiri la cele trei elemente de mai sus "I"; "E"; "S".

2.1. Funcția de secvențiere a unui dispozitiv de comandă (DC).

DC analizate în lucrarea de față sînt automate secvențiale sincrone (ASS), indiferent dacă sînt de tipul cablat, microprogramat sau programat. Această înseamnă că funcționează corelat cu o bază de timp proprie sau externă, comandată

de unul sau mai multe generatoare de tact aparente sau transparente (la DC programate). Impulsul de tact, poate fi el însuși periodic sau neperiodic, aparent sau transparent (la DC realizate cu monostabile) după cum se va vedea mai departe.

Baza de timp însăși, poate fi distinctă în afara sau în cadrul DC, sau poate fi înseparabilă în cadrul DC (ex. la DC realizate cu numărătoare).

Din motivele arătate mai sus, rezultă că DC analizate aici funcționează secvențial, toate elementele conținute în protocolul de operare fiind realizate în etape sau pași. O etapă sau pas din funcția de secvențiere, de acum încolo o vom numi stare.

Tipul de secvențiere sau succesiunea de stări poate fi de tipul:

- liniar
- ciclic
- ramificat
- buclat
- divergent

În fig.2.2 sînt prezentate segmente de secvențe pentru cazurile:

- liniar (dacă DC este cu autooprire-sfîrșit mort);
- ciclic - același desen (dacă DC este cu revenire la starea inițială);
- ramificat (dacă DC într-o anumită stare are posibilitatea de a merge pe una din două sau mai multe căi posibile în funcție de o intrare/condiție);
- buclat (dacă DC are posibilitatea să parcurgă de un anumit număr de ori, un grup de stări, tot în mod condiționat);

În dreapta fig.2.2, se prezintă schematic înlănțuirea elementelor de memorare a stării curente - bistabile, monostabile, registru, etc. Se remarcă faptul că toate aceste cazuri există un singur trunchi liniar pentru elementele de memorare.

În fig.2.3, este prezentat un segment dintr-un DC divergent. În acest caz, dintr-o anumită stare, în mod condiționat sau necondiționat se trece simultan în două sau mai

multe stări, după care DC va parcurge simultan două ramuri distincte. Este cazul în care DC trebuie să comande simultan două execuții distincte, ca de exemplu o interfață comună mai multor echipamente periferice, sau un procesor care lucrează pe principiul aducerii anticipate a instrucțiunilor din memorie. Un alt exemplu ar putea fi cazul unei interfețe care poate asigura un dialog-stare simultan cu un dialog-date.

În dreapta fig.2.3, se prezintă schematic înlănțuirea elementelor de memorare a stării curente (ex.: bistabili de stare). Se observă că după un trunchi comun urmează două ramuri distincte. Extrapolând acest caz, se poate ajunge la o structură complexă arborescentă, ceea ce conduce la situația ca într-un moment dat DC să se afle simultan într-un număr oarecare de pași (stări distincte), fără a fi afectat de hazard sau incertitudine în privința stărilor următoare, pe diverse ramuri parcurse simultan.

Orice DC are un sistem de inițializare, adică pleacă la începutul operării sale, dintr-o stare bine precizată (prima stare).

Tranzițiile dintr-o stare în alta pot fi de tipurile:

- tranziție directă
- tranziție condiționată
- buclă de așteptare
- tranziție divergentă

Sfârșitul unei secvențe poate fi de tipul:

- sfârșit mort
- revenire la starea inițială
- convergență cu altă secvență.

Necesitatea divergenței comenzii s-a arătat mai sus. Necesitatea convergenței apare atunci când într-un DC ramificat, trebuie să se întâlnească două ramuri oarecare și să se contopească într-o singură ramură. Dacă s-ar ști întotdeauna care din ramuri se încheie mai rapid, atunci s-ar putea prevedea cu un sfârșit mort, iar trunchiul comun în DC ar urma după încheierea parcurgerii secvenței din ramura cea mai lentă dintre cele care trebuie să se întâlnească. Însă, în general nu se cunoaște ramura cea mai rapidă sau cea mai lentă și este necesară prezența unei scheme de convergență.

În capitolele următoare va fi tratată mai în detaliu proble-




Fig. 1.1.




Fig. 1.2.




Fig. 1.3.




Fig. 2.1.




Fig 22.

Fig 23.





Fig 24

ma divergenței/convergenței și se va prezenta o metodă de proiectare a unei scheme universale de convergență.

Foarte schematic, în fig.2.4 sînt prezentate începutul unei secvențe, tranzițiile și sfîrșitul unei sau mai multor secvențe paralele. S-au utilizat următoarele simboluri:

- cerc = stare
- romb = intrare/condiție
- săgeată = sens tranziție
- punct întroșat = punct de divergență
- dreptunghi cu înălțimile dublate (două linii paralele) = sfîrșit mort (SM)
- figura notată cu "C" = schemă de convergență.

2.2. Condiții sau intrări într-un DC

Intr-un DC propriu-zis nu există intrări de date sau de adrese ci numai intrări de condiționare (pe lângă intrarea de inițializare sau eventual cea de tact).

Dacă anumite date obținute în urma unor prelucrări în SD a unui SN determină secvențele parcurse în SC (DC), la nivelul acestuia, tot intrări de condiționare sînt considerate.

Dacă din mai multe DC, este selectat unul singur care va fi declanșat, cu ajutorul unui cuvînt de adresă, atunci un decodificator distinct de DC va determina care DC este activ. În acest caz fiecare ieșire a decodificatorului va constitui o intrare de condiție pentru cite un DC. În general, decodificatorul este segmentat și distribuit fizic lângă DC-urile respective (cazul mai multor interețe selectate printr-un cod de selecție/adresă).

Intrările într-un DC pot fi de tip impuls sau nivel. Semnalele corespunzătoare intrărilor de tip impuls trebuie să memorate temporar în bistabili pentru a nu se pierde, dacă perioada de repetiție a tactului DC este mai mare decît durata impulsului.

Intrările pot fi independente, adică nu sînt condiționate în nici un fel de secvențe parcurse de DC, și sînt în general semnale exterioare SN considerat, servind la declanșarea DC, oprirea lui sau pur și simplu, la o ramificare

sau o buclare. In principiu, aceste intrări sînt asincrone față de DC.

Altă categorie de intrări sînt cele dependente de funcționarea DC. De exemplu, un numărător este incrementat/decrementat la comanda DC. Ieșirile numărătorului pot constitui intrări în DC fiind de fapt intrări condiționate. In principiu, acestea sînt sincrona cu DC, excepție făcînd cazurile cînd blocul comandat (ex. numărătorul amintit mai sus) este cu funcționare asincronă (monostabil, unitate aritmetică-logică, linie de intrare, etc.).

Indiferent de faptul dacă intrările sînt dependente sau independente, dacă sînt asincrone, ele pot fi preluate de către DC în mod sincron sau asincron. In cazul preluării asincrone, pot apare probleme de hazard static sau dinamic; proiectarea DC este mai dificilă, testarea greoaie.

In cazul preluării sincrona, se utilizează înainte de intrarea în DC sincronizatoare de nivel sau de impuls, după caz.

Concluzionînd, după considerațiile din paragrafele 2.1, și 2.2, funcție de secvențiere "S" este condiționată într-un număr K de stări din totalul de n stări posibile ale DC, de către intrările "I":

unde : $0 \leq K \leq n$

2.3. Ieșiri sau comenzi ale unui DC

Pe lînga funcție de secvențiere "S" afectată după cum s-a văzut, de către intrările "I", un DC trebuie să asigure generarea ieșirilor "k", care de fapt sînt comenzi pentru secțiunea de date aflată sub controlul DC, sau stări/comenzi pentru alte sisteme numerice cuplate cu SN ce conține DC considerat.

Aceste ieșiri servesc la acționarea SD e SN respectiv, sau sînt semnale ce merg spre alte SN, in cazul mai multor SN cuplate.

Ieșirile pot fi:

- necondiționate: într-o anumită stare se generează o ieșire, cu durata egală de obicei cu perioada de repetiție a tactului, independent de condiționările exterioare "I".

- condiționate: într-o anumită stare se generează o ieșire, în funcție de una sau mai multe intrări de condiție. Evident, în orice stare se poate genera sau nu o ieșire (sau mai multe), condiționat sau necondiționat.

Ieșirile pot fi generate direct (durată egală cu perioada de tactului), prin produs logic între o stare și tact (durată egală cu durata tactului), prin intermediul unui monostabil (durată egală cu durata impulsului generat de monostabil pe perioada funcționării sale în regim cvasistabil), sau prin intermediul unui bistabil.

Dacă o ieșire este generată prin intermediul unui bistabil, atunci într-o anumită stare bistabilul este poziționat pe 1, iar în altă stare este gter. Durata acestui tip de ieșiri este de n perioade de tact.

Dacă o ieșire trebuie să fie sincronă cu dispozitivul acționat de ea, atunci aceasta se va sincroniza cu tactul acestui dispozitiv.

Uneori o ieșire se sincronizează cu tactul DC ce o generează (sincronizare la ieșire), din diverse considerații, ca de exemplu pentru a obține o întârziere de o perioadă de tact în efectul acestei ieșiri.

În cazul generării unei ieșiri prin monostabil, în majoritatea cazurilor este necesară sincronizarea ieșirii monostabilului, pentru ca și frontul său de cădere să fie sincron cu DC.

În cazul ieșirilor condiționate, intrarea de condiționare trebuie sincronizată pentru a evita apariția unor ieșiri cu durate incerte (hazard dinamic).

Cîteva precauții trebuie luate, la proiectarea unui DC, și anume:

- buclele de așteptare ale fronturilor de comutare ale unor intrări trebuie să fie plasate în așa fel în secvența DC, încît în mod sigur, în timp, să precedă aceste fronturi.
- în cazul unui DC divergent, ramurile cu execuții paralele din cadrul DC să alocateze resurse hardware distincte din cadrul SC, sau să se prevadă scheme de priorități (concurență).
- starea corespunzătoare unei scheme de convergență să apară în secvența DC într-o anumită poziție, încît să fie

activă însușirea încheierii execuției pe ramura cea mai rapidă din cadrul ramurilor paralele, altfel convergența nu va fi niciodată asigurată, și astfel DC va intra într-un sfârșit mort fals, neprevăzut în protocolul său de operare, corespunzător buclilor de așteptare din cadrul schemei de convergență (aceste fenomene se vor analiza în detaliu mai târziu).

- nu se va testa niciodată o intrare condiționată, înaintea duratei sigure de stabilizare a acestora. De exemplu, nu se va testa scara unui numărător, în același pas din secvență în care se incrementează/decrementează numărătorul.

Simbolul unei ieșiri în cadrul unei secvențe este un dreptunghi.

3. CLASIFICAREA DISPOZITIVELOR DE COMANDA

Întocmai ca orice funcțiune realizată pe cele numerice, și funcțiunile unui DC pot fi realizate prin mijloace, hardware, firmware, software sau combinat. Ținând cont de acest lucru, un DC poate fi de tipul:

- cablat
- microprogramat
- programat.

În cazul unui SN complex, sau al unei rețele de SN, aceste trei tipuri de DC, conlucrează. În continuare, vor fi analizate tipurile enumerate mai sus, cu accent pe DC cablate.

3.1. Dispozitive de comandă cablate.

DC cablate sînt dispozitive cu funcționare automată de tip sincron sau asincron. Cele de tip sincron necesită un impuls de inițializare, și impulsuri de tact periodice. Cele de tip asincron, necesită doar un impuls de declanșare (schemele cu linii de întârziere, circuite basculante monostabile).

Automatele secvențiale sincrone sînt dispozitive realizate din elemente ca : porți logice, bistabile, registre, numărătoare, decodificatoare, multiplexoare, memorii fixe (ROM), rețele logice programabile (PLA) .

3.1.1. DC de tip asincron

3.1.1.1. DC realizate cu circuite montabile

În cazurile în care trebuiesc generate secvențe de impulsuri neperiodice cu durate și întârzieri oarecare în raport cu momentul inițial și independente de vreun tact se utilizează scheme cu monostabile (ex.: dispozitiv de comandă locală pentru un bloc de memorie).

În fig.3.1 este prezentată organigrama de funcționare și schema unui astfel de DC. Pentru fiecare ieșire a DC (I_{0A}, I_{0B}, I_1) se utilizează câte un lanț din două monostabile, astfel:

- un monostabil asigură întârzierea față de impulsul de start (M_{0AI}, M_{0BI}, M_{1I}).
- un monostabil asigură formarea în durată a ieșirii respective (M_{0AF}, M_{0BF}, M_{1F}).

Dacă declanșarea unui astfel de lanț este condiționată atunci impulsul de declanșare a lanțului este format printr-un produs logic între intrarea de condiție și impulsul de start. Astfel, la intrarea primului monostabil din lanț apare un circuit "SI" (În cazurile mai complexe, o logică combinațională). Dacă pe o singură linie de ieșire, pot apare succesiv în timp, mai multe impulsuri, cu diferite întârzieri și durate (ex.: I_0 de mai sus) atunci ieșirile corespunzătoare lanțurilor pentru fiecare impuls, se vor reuni într-un circuit "SAU". Dacă și la acest nivel apar condiționări, va apare o logică combinațională de tipul SI-SAU.

Cazul analizat mai sus este un exemplu tipic de proiectare a unui DC pe baza unei cronograme. În fel este și cazul următor.

3.1.1.2. DC realizate cu linii de întârziere

O linie de întârziere este declanșată cu un semnal de start. Impulsul de start întârziat cu o cuantă de timp apare la prima ieșire a liniei, cu două cuate de timp la a doua ieșire, etc. în funcție de tipul liniei, cuate de timp este de la câteva ns la câteva sute de ns. Ieșirile liniei se nu-

mesc prize ($P_1 \dots P_n$). In fig. 3.2, a, este prezentată schema bloc a unei linii de întârziere și cronograma sa de funcționare.

O aplicație tipică a unui DC cu linii de întârziere este tot la comanda locală a unei memorii.

Condiționările ieșirilor în funcție de intrările de condiție și în funcție de timp sînt similare ca la DC ca monostabile și porți logice.

Metoda de proiectare este similară cu cea descrisă în 3.1.1.1. și pleacă de la cronograma de funcționare.

Pentru realizarea unui astfel de DC, pe lângă linia de întârziere (uneori linii inseriate, conectate în paralel, etc) se mai utilizează porți logice și bistabile.

Pentru fiecare bornă de ieșire a DC se utilizează câte un bistabil care este adus în starea 1 sau 0 în mod condiționat sau nu, de către impulsurile prizelor liniei.

In fig. 3.2, b, este prezentată cronograma unui DC cu trei ieșiri (I_0, I_1, I_2) și o intrare de condiție (X), precum și ecuațiile de intrare ale unuia din bistabili (I_2), iar în fig. 3.2, c, schema corespunzătoare. De remarcat prezența intrării de inițializare \bar{R} (reset).

DC realizate cu linii de întârziere sînt dintre cele mai rapide însă pentru un protocol de operare complex rezultă o mare risipă de circuite logice.

3.1.2. DC de tip sincron

3.1.2.1. DC clasic pentru un CN [25, C5]

Majoritatea calculatoarelor din prima și a doua generație au în structura lor un dispozitiv central de comandă de tip sincron care necesită inițializare, declanșare și impulsuri de tact cu o anumită frecvență de repetiție.

Scopul unui astfel de DC este să genereze o secvență de comenzi pentru aducerea instrucțiunii curente din memorie în registrul de instrucțiuni într-un ciclu de magină (fază), și apoi în unul sau mai multe cicluri de magină să determine execuția instrucțiunii.

Schema bloc principală a unui astfel de DC este prezentată în fig. 3.3.




Fig. 3.1




Fig. 3.2.a.




Fig. 3.2.b.








Fig. 3.2.c.






fig. 3.3.

Elementele constructive sînt următoarele:

GT - generator al impulsurilor de tact.

BT - baza de timp (generator pentru impulsuri de orologiu) asigură o secvențiere liniară, ciclică sau buclată. În realizările mai recente apar și secvențieri ramificate, mai rar cele divergente. Este realizată cu un numărător și un decodificator, sau un registru de recirculare (numărător în inel).

GF - generator de faze. Asigură o secvențiere corectă a ciclurilor de mașină (faze) corespunzător aducerii și execuției fiecărei instrucțiuni. GF comută într-o nouă stare la sfîrșitul fiecărui ciclu al BT. Are deci două secvențietoare distincte, cu funcționare simultană, cuplate între ele, dar neconcurente.

Logica combinațională - pe lângă asigurarea tranzițiilor corecte în cele două secvențietoare, mai asigură generarea comenzilor Cd (ieșiri din DC) spre SD a CN ținînd cont de următoarele:

- starea curentă a BT
- starea curentă a GF
- codul instrucțiunii curente (ieșirea DCI- decodificatorul instrucțiunii).
- condiționările Cn (semnale de stare din restul CN, adică SD a CN; biți de date; semnale de derutare; cereri de întrerupere interne sau externe; cereri de acces direct la memorie; comenzi manuale, etc.).

517-399
359E

Cele mai utilizate metode de proiectare pentru întreaga logică combinatională sînt metodele tabelare.

Pe baza tabelelor se scriu ecuațiile logice ale funcțiilor de ieșire (comenzi) și ale funcțiilor de asigurare secvențierii corectă în RT și GF.

În expresia logică a unei astfel de funcții, într-un termen oricare există un produs logic între: starea RT, starea GF, ieșirea DCI și un număr de 0 - n condiționări.

Acest tip de DC poate fi folosit și în alte scopuri decît pentru comanda centrală a unui CN. În acest caz va lipsi DCI, și poate lipsi GF.

Intrucît manipularea tabelelor amintite mai sus este greoaie și laborioasă, în prezenta lucrare se va încerca elaborarea unei metode matriciale pentru proiectarea logicii combinatională, metodă ce se pretează la proiectarea automată, cu ajutorul unui CN.

3.1.2.2. Automate secvențiale sincrone cu stări codificate [C10, M5, R8, S6, S8]

ASS este cel mai utilizat DC, datorită mai multor considerente:

- poate opera practic la orice frecvență de repetiție a impulsului de tact, o limitare superioară existînd în domeniul secilor sau autelor de MHz, funcție de tipul circuitelor utilizate:
- proiectarea sa este simplă și sistematică
- asigură o testabilitate ridicată.
- dacă regulile de proiectare se respectă strict, nu apar fenomene de hazard dinamic nici dacă intrările sînt de tip impuls, sau asincrone.

Schema bloc a unui astfel de DC este prezentată în fig. 3.4. Elementul esențial este RS - registrul de stare. Acesta este inițializat cu comanda R și execută tranzițiile de stări în mod sincron cu tactul GT. RS este format din n bistabile (D sau JK), DC putînd avea maximum 2^n stări distincte, codificate binar pe aceste bistabile. Funcția de secvențiere este asigurată de OSU - generatorul stării următoare (un grup de scheme combinatională, eventual cu sincronizatoare pentru intrări). Fiecare tranziție este dependentă de starea curentă

și dependentă sau nu de una sau mai multe intrări.

Funcțiile de ieșire sînt generate de LFE - logica funcțiilor de ieșire (scheme combinatoriale, urmate uneori de monoastabile - pentru diverse temporizări nemultiplii a perioadei de tact, sau bistabile pentru sincronizare la ieșire sau asigurarea unei durate a funcțiilor de ieșire - multiplii a perioadei de tact).

Proiectarea acestui tip de DC este aproape standardizată și conține următoarele etape:

- pe baza protocolului de operare se întocmește organigrama de stări cu următoarele simboluri: cerc = stare, romb = intrare; dreptunghi = ieșire, săgeată = tranziție.

- se întocmește diagrama Veitch (Karnaugh) a stărilor curente urmărind adiacența între stări succesive. Codurile binare ale stărilor, rezultate din diagramă, se trec și pe organigramă.

- pentru fiecare intrare de bistabil din RS respectiv pentru fiecare funcție de ieșire se întocmește câte o diagramă utilizînd tehnica VID (variabile introduse în diagramă).

- pentru fiecare diagramă se scrie ecuația corespunzătoare, sub formă de sumă de produse logice.

- pe baza ecuațiilor se vor sintetiza GSU și LFE.

O variantă a DC de mai sus, este prezentată în fig.3.5. Singura modificare este apariția decodificatorului DCD, ce decodifică cuvîntul de stare. Acest fapt prezintă două aspecte:

- simplifică LFE și GSU.

- mărește limita superioară a frecvenței de repetiție a impulsurilor de tact.

Pentru a asigura un compromis optim între aceste două aspecte contradictorii se poate utiliza DCD parțial pentru un câmp al cuvîntului de stare restul rămînd codificat.

O altă variantă, realizează GSU cu multiplexoare - MUX (fig.3.6). Pentru fiecare intrare de bistabil D din RS se utilizează câte un MUX de tipul 4/1, 8/1, etc. La intrările de selecție ale MUX este adus cuvîntul din registrul de stare, iar la intrările de date ale MUX sînt realizate conexiuni la 1 logic, 0 logic, o intrare oarecare I, intrarea inversată \bar{I} .

Proiectarea se face pe baza unui tabel de descriere a tranzițiilor de stări (necondiționate - 1,0) sau condiționate ($1, \bar{1}$).

Intr-o anumită stare (intrarea de selecție), un bistabil oarecare din RS va trece în 1 (intrare 1) sau în 0 (intrare 0) în mod necondiționat, sau într-o valoare logică identică cu o anumită intrare (intrare 1), sau cu negata ei (intrare $\bar{1}$) în mod condiționat.

Tabelul se întocmește pe baza organigramei de stări a DC.

Metoda prezintă avantajul că în cazul unei implementări cu circuite integrate, se va reduce substanțial numărul de circuite integrate din OSU.

În fig.3.7 este prezentată o variantă de ASS cu stări codificate ce utilizează circuite integrate specializate (numărător, decodificator, multiplexor).

La acest tip de ASS, codurile succesive ale stărilor din porțiunea liniară a secvenței trebuie să fie identice cu codurile ce rezultă succesiv la ieșirea număratorului prin incrementare. În cazul ramificațiilor, codul stării următoare este încărcat paralel în numărător. În acest caz prin intrarea ADD numărătorul este comandat să treacă din regimul de numărare în regimul de încărcare paralel.

OSU este format din două grupe de circuite combinaționale, unul pentru formarea codului stării următoare în cazul ramificațiilor și unul pentru formarea funcției logice a tactului de încărcare paralel.

Codul de lucru al număratorului este funcție de starea curentă și condiționările exterioare, prin intermediul MUX care primește la intrările de selecție, ieșirea paralel a număratorului (AP), iar la intrările de date, ca în cazul anterior 1, 0, 1, $\bar{1}$.

Pentru generarea funcțiilor de ieșire, se utilizează un decodificator conectat la ieșirea număratorului.

Validarea sau autorizarea unei anumite funcții de ieșire într-o anumită stare este realizată tot de MUX în funcție de starea curentă și condiționări.

În cazul ramificațiilor întârzuite (ramuri din ramuri) se

pot utiliza în continuare alte perechi MUX-DCD.

Proiectarea acestui tip de DC pleacă fie de la tabele fie de la organigrama stărilor.

3.1.2.3. Automate secvențiale sincrone realizate cu memorii ROM [M5, P8, S6]

Pot fi cu stări codificate total sau, parțial codificate, parțial necodificate.

Cea mai simplă schemă posibilă conține o memorie ROM, un registru de stare RS și blocul LFE (fig.3.8).

RS și LFE au funcțiunile deja analizate în 3.1.2.2.

Memoria ROM (PROA) servește la memorarea codurilor tuturor stărilor din organigrama de stări.

La intrarea de adrese a memoriei ROM se prezintă un cod de adresă format din două cimpuri:

- cimpul format din cuvântul de stare din RS;
- cimpul format din codul valorilor momentane al tuturor intrărilor.

La ieșirea de date a memoriei ROM va apărea codul stării următoare, deci în funcție de starea curentă și de intrări.

Acest tip de DC se utilizează în cazul protocolurilor de operare complexe cu foarte multe stări, și atunci când viteza de execuție nu este un factor esențial.

Alte variante, utilizând în plus, multiplexoare, numărătoare, bistabile, decodificatoare, sînt prezentate în fig.3.9 și 3.14.

La proiectarea acestor tipuri de DC, se pot utiliza aceleași metode (organigrama de stări, tabele).

Schema din fig.3.9 conține în plus față de cea din fig. 3.8 două multiplexoare MUX1 și MUX2.

MUX1 selectează intrarea care într-o anumită stare determină tranzițiile spre stările următoare.

MUX2 selectează una din două noi stări posibile fiind comandat de MUX1.

În acest caz lungimea de cuvînt a memoriei ROM este dublă față de cazul anterior, dar este de capacitate mai mică (număr mai mic de cuvinte).

În schema din fig.3.10 se utilizează principiile de la schema din fig.3.6 cu diferența că pe traseul RS-multiplexoa-

re, se intercalează o memorie ROM pe post de convertor de cod. Memoria ROM primește la intrarea de adrese codul din RS iar la ieșirea de date furnizează pe mai multe cimpuri, codurile de selecție ale multiplexoarelor care au exact același rol ca multiplexoarele din fig.3.6 (GSU).

În fig.3.11, se utilizează o soluție de compromis între schemele din fig.3.8 și 3.10. Un cimp de $n-1$ biți din cei n ai cuvintului de stare este citit din ROM. Al n -lea bit al noului cuvint de stare este cel determinat de intrări. Deci, dacă cele două noi stări posibile diferă doar prin acest bit înseamnă că în organigrama de stări ele trebuie să fie codificate adiacent. Fiecare cuvint din ROM are două cimpuri un cimp pentru generarea celor $n-1$ biți ai noului cuvint de stare și un cimp de m biți pentru intrările de selecție ale multiplexorului ce determină selectarea intrării care într-o anumită stare determină tranziția spre două stări următoare posibile, adiacente. Numărul de intrări trebuie să fie:

$$I \leq 2^m$$

În fig.3.12, apare o modificare față de fig.3.11 în sensul că RS este realizat cu ajutorul unui numărator cu posibilitatea de numărare în sensul determinat de succesiunea de stări de pe porțiunea liniară a organigramei de stări. Modificațiile sînt determinate ca și buclările prin încărcarea în paralel a număratorului cu codul noii stări. Acest cuvint paralel este citit din ROM, la fel bitul ce determină modul de funcționare al număratorului.

Tactul de încărcare și tactul de numărare sînt generați astfel:

- unul este generat ca un bit citit de ROM ;
- celălalt este generat ca un bit funcție de intrări, selectarea MUX fiind făcută cu un cimp al cuvintului citit din ROM.

Schema din fig.3.13 este asemănătoare schemei din fig.3.9 cu diferența că selectarea MUX afectat intrărilor este asigurată nu de RS ci de un cimp al cuvintului citit din ROM, și pentru eliminarea fenomenelor de hazard datorită intrărilor asincrone, între cele două multiplexoare, se utilizează un sincronizator de nivel realizat cu bistabil de tipul D.




Fig. 3.8.




Fig. 3.9




Fig. 3.10




Fig. 3.11.




Fig. 3.12.




Fig. 3.13.




Fig. 3.14.

În sfârșit, în fig.3.14 este prezentată o schemă fără registru de stare, rolul acestuia fiind preluat de memoria ROM. Cuvântul de la ieșirea ROM este fix până la comutarea intrării selectate de MUX afectat intrărilor. Generarea ieșirilor se face prin decodificarea unui cimp al cuvântului citit din ROM, validarea lor făcându-se cu un bit citit tot din ROM. Validarea MUX afectat intrărilor se face tot cu ajutorul acestui bit.

În concluzie, alegerea uneia din variantele de DC ce conțin o memorie ROM, se face în funcție de numărul de stări intrări și ieșiri, lungimea cuvântului memoriei ROM disponibile, capacitatea memoriei ROM disponibile, viteza de operare, numărul de circuite integrate utilizate, prețul de cost.

3.1.2.4. Dispozitive de comandă realizate cu rețele logice programabile (PLA) [A4, C3]

În fig.3.15 este prezentată o schemă bloc a unui DC realizat cu un modul PLA. La o analiză atentă, se observă că această schemă este similară schemei din fig.3.4. Diferența constă în faptul că atât GSU cât și LFE sînt implementate cu un singur modul PLA. Intrările în PLA sînt constituite din două categorii de informații:

- condiționările exterioare
- starea automatului (ieșirile RS).




Fig. 3.15

Dacă PLA operează asupra unor intrări independente cit și asupra unora dependente.

Funcția de secvențiere a automatului este asigurată de o categorie de ieșiri ale PLA, cele care sînt conectate la intrările bistabililor din registrul de stare.

Altă categorie de ieșiri ale PLA, constituie ieșiri din

automat (comenzi). Celelalte ieşiri din automat, sînt tocmai ieşirile MS.

Acest tip de automat poate fi considerat de tip MOCRA sau KALY după cum se consideră o categorie de ieşiri sau cealaltă categorie. Intradevăr o categorie de ieşiri depinde numai de starea curentă a automatului, iar cealaltă categorie depinde atât de starea curentă cît şi de intrări (ieşirile generate direct de PLA).

Pentru a putea analiza mai în detaliu, probleme realizării unui DC cu PLA, se prezintă în fig. 3.46 o schemă tipică de PLA. Blocurile sale componente sînt:

- inversoarele de intrare - pentru fiecare intrare cite un inversor.

- matricea produselor logice - un număr de n circuite SI fiecare cu atîtea intrări cît este dublul numărului de intrări în PLA. Conectarea intrărilor directe sau negate ale PLA la intrările acestor circuite SI, se face prin programare (similar cu programarea unei memorii PROM).

- matricea sumelor logice - un număr de circuite SAU (atîtea cite ieşiri are PLA), fiecare cu atîtea intrări cite ieşiri are matricea produselor.

Conexiunile între MP şi MS sînt de asemenea programabile

- circuitele SAU-EXCLUSIV - atîtea cite ieşiri are PLA, fiecare cu cite două intrări. O intrare este legată la ieşirea unui circuit SAU din MS iar cealaltă intrare este programabilă printr-un fuzibil devenind 1 sau 0, în aşa fel încît ieşirea corespunzătoare a MS să apară la ieşirea circuitului SAU-EXCLUSIV, directă sau negată.

- circuitele de autorizare - atîtea cite ieşiri are PLA, servesc la conectarea în paralel (SAU cablat) a mai multor PLA.

În literatură pentru MP se utilizează denumirea "decodificator incomplet", iar pentru MS: codificator "diluat".

De remarcat faptul că dacă se programează conectarea la un circuit SI din MP atât a unei intrări directe în PLA cît şi a negatei sale, atunci termenul produs corespunzător, este nul.

Polul esenţial, primar, al PLA este de a genera funcţii directe sau negate, asupra unui anumit număr de intrări, sub

formă de sume de produse logice.

Între PLA și o memorie ROM există elemente similare: astfel MS corespunde cu decodificatorul adresei de la memoria ROM, cu deosebirea că la PLA el este incomplet, însă programabil; iar MS corespunde cu matricea de memorie ROM. Blocul SE, la ROM lipsește și de aceea, la citirea unui cuvânt din ROM nu se poate obține opțional și complementul acestui cuvânt.

La realizarea unor automate complexe, s-ar putea ca utilizarea unei singure capsule PLA să nu fie suficientă. În aceste cazuri pot fi conectate mai multe capsule PLA - în diverse moduri, putându-se utiliza și alte scheme combinate/secvențiale în vederea realizării scopului dorit.

În fig.3.17 sînt prezentate diverse moduri de interconectare a PLA. În fig.3.17 a, d și e, se mărește numărul de combinații obținut la ieșire. În fig.3.17 b și c, se mărește numărul de ieșiri, iar în fig.3.17 d și e, se mărește numărul de intrări.




Fig. 3.17.

În vederea măririi posibilităților PLA se utilizează și scheme combinate, care pe lângă PLA mai conțin decodificatoare, multiplexoare, memorii ROM, etc., ca în fig.3.18.

Schema din fig.3.18 a, poate fi extinsă prin utilizarea unui decodificator mai mare și a mai multor PLA. Schema din fig.3.18 b are același rol ca schema din fig.3.18 a, la fel 3.18 c.

• Schema din fig. 3.18 d permite selectarea unei intrări sau a alteia (I_{n-1}, I_{n+1}), în funcție de o altă intrare (I_n).




Fig. 3.18

Pe lângă schemele prezentate, mai pot fi imaginat și alte moduri de conectare, în funcție de necesitățile utilizatorului.

În plus, există sub formă de capsule integrate ASS programabile, conținând PIA, de tipul FPLS (field programmable logic sequencer), cu o schemă bloc asemănătoare celei din fig. 3.15, dar conținând în plus un registru pentru sincronizarea funcțiilor de ieșire (cite un bistabil pentru fiecare ieșire).

3.1.2.5. Automate secvențiale sincrone cu stări necodificate [H7, P8, P9] (complet decodificate)

Structural aceste automate nu diferă de cele cu stări codificate. Diferența dintre ele constă în faptul că în timp ce la cele cu stări codificate logica combinațională (GSU și LFK) este complexă, iar registrul de stare RS conține un număr mic de bistabile, la cele cu stări necodificate, logica combinațională este foarte simplă, însă RS conține un număr mult mai mare de bistabili pentru că fiecărei stări sau pas din protocolul de operare îi corespunde cite un bistabil. Aceste bistabile formează împreună așa-numitul "registru de fază".


Avantajul esențial al acestui tip de ASS, este faptul că neexistând codificare, protocolul de operare se poate transforma foarte simplu de la o structură bidimensională

(tabels, cronograms, organigrame) la o structură monodimensională (program, scris într-un limbaj simbolic).

De asemenea, la acest tip de ASS, prevăzând o structură arborescentă a MS se pot implementa în mod convenabil protocoalele de operare divergente.

O cale simplă de descriere (pentru înțelegerea funcționării, sau ca primă etapă de proiectare) pentru aceste automate este utilizarea unui limbaj simbolic, ca de exemplu AHPL derivat din APL .

Limbajul AHPL este realizat spre a servi la descrierea unui întreg SN, din care SD este împărțită în unități ce se descriu fiecare separat (blocuri funcționale), iar SC este împărțită în module (dispozitive de comandă). Fiecare modul, conform sintexei AHPL, este descris prin următoarele afirmații:



Pentru o descriere, proiectare și analiză concisă ne vom referi în continuare numai la secvența de comandă.

Întreaga secvență este constituită din pași, fiecărui pas corespunzându-i un bistabil în registrul de stare.

În cadrul unui pas se asigură două funcțiuni:

- funcțiunea de secvențiere: trecerea la următoarea stare; depinde de starea curentă și de condiționările exterioare (intrări). Putem avea cazurile: trecere necondiționată la starea următoare; buclă de așteptare pe starea curentă; salt necondiționat la o altă stare (înainte sau înapoi); sfîrșit mort; ramificație condiționată în două sau mai multe direcții; divergență.

- funcțiunea de comandă: în fiecare pas pot fi generate 0, 1 sau mai multe comenzi în mod necondiționat sau condiționat de intrări.

Fiecare stare trebuie să aibă un nume, ex.: 1, 2, 3, ..., sau A, B, C, ... sau A1, A2, A3, ... etc.

O tranziție necondiționată la starea următoare din secvență (pe linie următoare a programului) este subînțeleasă în mod implicit și nu se specifică.

O tranziție necondiționată la o stare arecure se specifică printr-o săgeată orientată spre dreapta urmată de numele stării de destinație, între paranteze

ex: $\longrightarrow (A3)$, specifică un salt necondiționat la starea A3.

O buclare condiționată sau o ramificare condiționată se specifică în aceeași manieră:

ex: $\longrightarrow (c_1, c_2, \dots, c_n) / (D_1, D_2, \dots, D_n)$

unde: c_1, c_2, \dots, c_n sînt condiționările

iar: D_1, D_2, \dots, D_n sînt destinațiile de salt.

În AMPL, introducerea unei valori logice într-un element de memorare se simbolizează printr-o săgeată orientată spre stînga, în stînga fiind notat elementul de memorare iar în dreapta sursa de date (1,0, o funcție logică condiționată sau necondiționată).

ex: $x \longleftarrow y$

Positionarea unei valori logice "r" pe o linie de semnal "a", se notează astfel:

$a = r$

De asemenea, în AMPL, scalarii (valori logice singulare) se notează cu litere mici, vectorii (registre) cu litere mari, iar tablourile (matrici de memorie) cu caractere grase.

Neinteresîndu-ne destinațiile comensilor și nici manifestarea efectului lor, nu vom utiliza aceste convenții din considerente de simplificare și pentru a face proiectarea unui DC, mult mai expeditivă.

Astfel, cu aceste considerații un pas de program ce descrie un DC cu stări necodificate poate arăta astfel:

$X \longrightarrow (a, a, \bar{a}.b, \bar{a}.b) / (Y, Z, U, X);$
 $cd1=0; cd2=1; cd3=a+b.c$

ceea ce înseamnă:

- din starea X se poate pleca simultan în două direcții (stările Y și Z dacă a=1) adică are loc o divergență; sau dacă

$\bar{a}.b=1$ se execută o ramificație la starea U; în sfârșit dacă $\bar{a}.b=1$, automatul rămâne în buclă de așteptare în starea X.

- în starea X se generează următoarele comenzi: cd1, cd2 - în mod necondiționat, și cd3 condiționat de relație:

$$a+b.c = 1$$

Evident, acest tip de automat este superior celorlalte tipuri de automate datorită facilităților sale de a asigura foarte simplu funcția de divergență, ce la automatele cu stări codificate este foarte dificil de realizat, iar la cele microprogramate, cu o singură memorie ROM este imposibil de realizat. De asemenea, metoda de proiectare utilizată asigură un înalt grad de formalizare, datorită descrierii liniare a protocolului de operare, eliminând complet desenele, tabelele, cronogramele, etc. În plus, sînt eliminate toate operațiunile legate de intuiție, tatonare, încercări, reveniri cum există la celelalte tipuri (pestru asigurarea adiacenței stărilor, eliminarea fenomenelor de hazard static sau dinamic datorită intrărilor asincrone ce pot conduce la instalarea unor stări false sau inexistente, generarea unor comenzi parțiale - ieșiri parazite, etc.).

Tehnica deșai sus permite aplicarea unor metode de proiectare automate, cu ajutorul calculatorului cum ar fi:

- utilizarea unui compilator AHPI.
- utilizarea unui program de proiectare ce manipulează netrici (tablouri).

În cazul în care se dorește transformarea unei intrări de condiție din nivel asincron în nivel sincron, se utilizează un sincronizator de nivel cu bistabil D, definit prin funcția standard SYN.

Astfel dacă nivelul de intrare asincron este notat cu "a" atunci, acest semnal sincronizat este notat cu:

$$SYN(a)$$

Pentru transformarea unui nivel asincron într-un impuls sincron, cu durata cuprinsă între două impulsuri de tact, semnalului obținut mai sus i se aplică o altă funcție standard, SL și devine:

$$SL(SYN(a))$$

unde funcția SL este obținută printr-o nesincronizare și un

produs logic între cele două semnale sincronizate, astfel:

$$SL(SYN(s)) = SYN(s) \cdot \overline{SYN(SYN(s))}$$

În cazul unor variabile dependente, de tip asincron este de asemenea necesară aplicarea funcției standard SYN.

De exemplu, dacă într-o anumită stare se declanșează un monostabil "m":

$$A_i \rightarrow m \leftarrow 1; \text{ --- }$$

atunci în altă stare, se utilizează acest monostabil în efectuarea unei ramificații sau buclări, astfel:

$$A_j \rightarrow (SYN(m), \overline{SYN(m)}) / (A_k, A_l); \text{ --- }$$

În sfârșit, pe baza programului AMPL, proiectarea următoarele etape clare și concise:

- se scriu ecuațiile de intrare ale bistabililor de tip D din BS, sub formă de sume de produse logice. Există atîta termeni în ecuația logică a unei intrări "i", cîte cazuri de tranziție directă (necondiționată) sau condiționată există spre starea "i". În fiecare termen există ca factori starea din care se face tranziția, și condiționările tranziției (dacă există);

- se scriu ecuațiile comenzilor, tot sub formă de sume de produse logice, existînd atîta termeni în sumă cîte apariții are comanda respectivă în program. În fiecare termen factorii sînt: starea în care apare comanda și eventual condiționarea, dacă există.

3.2. Dispozitive de comandă microprogramate

Schemele descrise în paragraful 3.1.2.3. sînt uneori denumite "dispozitive de comandă aproape microprogramate". Diferența esențială între un astfel de dispozitiv și un DC microprogramat, constă în faptul că acesta din urmă nu conține în memoria ROM o informație, referitoare numai la un protocol de operare ci la mai multe protocoale de operare.

În cazul unui DC microprogramat pentru un CN aceste protocoale de operare se referă la aducerea instrucțiunilor din memorie respectiv la executarea fiecărei instrucțiuni. Astfel

la un calculator care are un set de n instrucțiuni, iar ciclul de instrucțiune se compune din două cicluri de mașină (aducerea instrucțiunii din memoria operativă - executarea instrucțiunii) vor exista $n+1$ protocoale de operare:

- unul pentru aducerea instrucțiunii ;
- n pentru executarea celor n instrucțiuni

Primul protocol poate fi memorat începând de la adresa zero, iar celelalte succesiv unul după altul.

Selectarea primului protocol se poate face prin inițializarea adresei pentru memoria ROM (aducere la zero - o operațiune simplă de efectuat), iar selectarea unuia din celelalte protocoale specifice ciclurilor de execuție ale instrucțiunilor se poate face prin convertirea codului instrucțiunii într-un cod de adresă pentru memoria ROM. Acest cod de adresă este adresa de început a protocolului aferent instrucțiunii curente.

În continuare, adresa pentru memoria ROM o vom numi microadresă. Cuvântul memorat la o anumită microadresă îl vom numi microinstrucțiune, iar un anumit protocol de operare pentru o anumită instrucțiune îl vom numi microprogram. Vom vedea mai târziu că va apărea și noțiunea de submicroprogram.

Maurice Wilkes a experimentat pentru prima dată un DC microprogramat la un CN.

Scheme de principiu a acestui DC este prezentată în fig. 3.19, unde sînt utilizate notațiile:

- ci - codul instrucțiunii
- RCI - registrul codului instrucțiunii
- DCD - decodificator
- A, B, B' - cele 3 secțiuni ale memoriei ROM
- μ_i - cîmpul de comandă A , al microinstrucțiunii, decodificat (comenzi sau microoperații).

Cu o secvență de μ_i dintr-un microprogram se realizează un ciclu de aducere sau de execuție al unei instrucțiuni.

MUX - multiplexor de cîmpuri din zonele B sau B' a memoriei ROM. Cu ajutorul lui se selectează una din două microadrese, ca microadrese posibile pentru următorul cuvînt citit din ROM (ramificație în microprogram).

C - logică de condiționare a selecției cîmpului de microadresă următoare, din secțiunile B sau B' ale memoriei

ROM. In blocul C sint cuprinse intrările de condiție.

△ - Intirziere introdusă pe calea MUX-PCI in scopul de a nu se produce o încălcare prematură a noii microadrese in PCI pînă cînd vechea microadresă mai este încă necesară (pînă la încheierea ciclului de citire a memoriei ROM, decodificarea microinstrucțiunii curente).

Memoria utilizată de Wilkes era o memorie fixă cablată pe inele de ferită, de aici necesitatea impulsului de test aplicat fie decodicatorului, fie matricii de memorie.

Scopul inițial al microprogramării, după cum mărturiseste Wilkes, a fost de a oferi o metodă de proiectare a unui DC² mai sistematică și de aceea mai puțin complicată.

După cum rezultă din fig.3.19, datorită existenței DCD conectat la ieșirea secțiunii A a memoriei ROM, în această structură poate exista doar o microoperație (comandă), pe fiecare microinstrucțiune.

De fapt Wilkes nu utilizează în decodicator, ieșirile secțiunii A a memoriei ROM fiind tocmai liniile de comandă (microoperație), astfel că simultan puteau fi generate mai multe comenzi (mai multe microoperații pe microinstrucțiune).

- cazul descris în fig.3.19 reprezintă microprogramarea verticală (o microoperație pe microinstrucțiune)

- cazul fără decodicator (cîmpul de comandă A, al microinstrucțiunii conține o informație necodificată - adică 1 bit = o comandă) reprezintă microprogramarea verticală.

Microprogramarea verticală necesită un număr mare de cuvinte în memoria ROM, de lungime redusă și conduce la un timp de execuție mai lung, întrucît pentru generarea mai multor comenzi trebuie citite mai multe cuvinte din ROM.

Microprogramarea orizontală are caracteristicile de mai sus inverse (ROM - capacitate mică, cuvinte de lungime mare, timp de execuție scurt).

În realitate se folosesc de multe ori, compromisuri între aceste două extreme (așanumita microprogramare diagonală).

După concepții mai noi, o microinstrucțiune este de tip verticală dacă controlează o singură resursă hardware (unitatea centrală, memoria operativă, un echipament periferic) sau determină un salt în microprogram; o microinstrucțiune este de tip orizontală dacă controlează simultan mai multe resurse hardware (și unitatea centrală și memoria operativă etc.).

Gradul de codificare al unei microinstrucțiuni poate fi de tipurile:

- fără codificare: fiecare bit specifică o microoperație ;
- codificare pe un nivel: microinstrucțiunea este împărțită în cimpuri, fiecare cimp fiind conectat la un decodificator. Cimpurile controlează resurse mutual exclusive.
- codificarea pe 2 sau mai multe nivele: decodificatoarele sînt organizate într-o structură cvazi-piramidală în care ieșirea unui decodificator depinde de alt decodificator.

În fig.3.20 și 3.21 sînt prezentate două variante principale de realizare a unui DC microprogramat.

În schema din fig.3.20 aducerea microinstrucțiunii din ROM și executarea microinstrucțiunii sînt operațiuni seriale; pînă nu se încheie executarea microinstrucțiunii curente, nu se aduce microinstrucțiunea următoare. Cu G.A.U. s-a notat "generatorul adresei următoare".

În schema din fig.3.21 există în plus, un registru de microinstrucțiune. Aici, executarea microinstrucțiunii curente se suprapune cu aducerea microinstrucțiunii următoare. Schema acestui DC se cheamă de tip paralel sau "pipeline", iar registrul microinstrucțiunii se cheamă "registru pipeline".

Datorită faptului că un DC microprogramat are o funcționare asemănătoare cu a unui CN, a apărut noțiunea de "calculator în calculator", pentru acest tip de DC.

La fel cum instrucțiunile unui calculator pot fi executate prin microprogramare, cu ajutorul microinstrucțiunilor la fel microinstrucțiunile pot fi executate prin "nanoprogramare" cu ajutorul nanoinstrucțiunilor". Avem de fapt de-a face cu microprogramare pe două nivele, și așa mai departe

O altă problemă este ridicată de faptul că orice DC microprogramat conține pentru comanda sa locală un microsecvențier (micro-DC). Acesta la rîndul său, poate fi cablat, sau microprogramat și așa mai departe.

În fig.3.22 este prezentat un DC microprogramat, mai simplu, cu o microinstrucțiune la fiecare adresă din ROM,

in fiecare microinstrucțiune fiind conținută o singură microoperație, având dispozitivul de comandă locală, cablat.

Codul instrucțiunii din registrul instrucțiunii - RI este transformat de către convertorul de cod - cc într-un cod de adresă. Aceasta este de fapt microadresa primei microinstrucțiuni din microprogramul corespunzător instrucțiunii curente - $\mu Ad1$. Multiplexorul $\mu X - \mu Ad$ lasă să treacă acest cod dacă semnalul de selecție $S_{\mu 1}=1$, apoi μAd - ieșirea sa se încarcă paralel în numărătorul de microadrese NA-ROM la comanda de încălzare paralel - IP. La intrarea de adrese a memoriei ROM, IA-ROM apare de fapt în acest moment $\mu Ad1$. La ieșirea de date ED-ROM, după scurgerea timpului de acces va apare codul primei microinstrucțiuni a instrucțiunii curente, ce se va încărca în RM-OK, la comanda Pm.

Un cimp al cuvintului citit din ROM, adică codul microinstrucțiunii - CMI este trimis la decodificatorul codului microinstrucțiunii. Acesta generează semnalele de comandă $M_1 \dots M_p$.

Următoarea microadresă poate fi formată prin incrementarea cu 1 a conținutului NA-ROM la comanda +1, sau dacă se execută o microinstrucțiune de salt, cimpul μAdS va trece prin $\mu X - \mu Ad$ dacă $S_{\mu 1}=1$ și apoi se va încărca în NA-ROM la comanda IP, după care ciclul se reia. Un bit din microinstrucțiune poate specifica faptul dacă avem de a face sau nu cu o microinstrucțiune de salt.

O structură microprogramată mai evaluată este prezentată în fig.3.23. Un astfel de tip de DC este utilizat la microprocesoarele bit-alice. Codul instrucțiunii este transformat de o memorie PROM în codul microadresei primei microinstrucțiuni a microprogramului curent. El trece printr-un multiplexor de microadresă, apoi adresează memoria de microprograme ROM. Microinstrucțiunea citită din ROM se va încărca în registrul microinstrucțiunii, de unde, cele patru cimpuri ale microinstrucțiunii vor fi dirijate astfel:

- un cimp va fi trimis spre un decodificator, la ieșirea căruia se obțin microoperațiile $M_1 \dots M_p$.

- alt cimp, în cazul microinstrucțiunilor ce comandă o ramificare în microprogram (salt), este trimis spre un registru al microadresei de salt, de unde prin multiplexorul de




Fig. 3.19.




Fig. 3.20.




Fig. 3.21.




Fig. 3.22.




Fig. 3.16

microadresă, va putea adresa memoria de microprograme, etc.

- în fine, cel de-al treilea câmp, segmentat în două subcâmpuri, servește la comanda locală a acestui DC, în felul următor:

- primul subcâmp selectează una din condițiile externe, cu ajutorul unui multiplexor;

- celălalt subcâmp, combinat cu ieșirea multiplexorului de mai sus, constituie intrarea de adresă a unei alte memorii PROM, pentru comanda locală. La ieșirea acestei memorii PROM, se obțin comenzile locale.

În sfârșit, dacă microadresa următoare este obținută prin incrementarea microadresei curente, atunci ieșirea multiplexorului de microadresă (microadresa curentă) este trimisă la un bloc ce permite incrementarea cu o unitate pentru formarea microadresei microinstrucțiunii următoare, apoi este încărcată într-un registru de microadresă, spre intrarea de adresă a memoriei de microprograme, etc.

În cazul unui salt la submicroprogram, această adresă a microinstrucțiunii următoare, este salvată într-o stivă.

În cazul revenirii din submicroprogram, în microprogre-




Fig. 3.22.

mul principal (aparent) adresa microinstrucțiunii următoare este regăsită (citită) din stivă.

Adresa vârfului stivei este specificată de un indicator de stivă.

În concluzie, acestea au fost variantele structurale sau

funcționale ale DC microprogramate, în rest, alte cazuri nu sînt decît subvariante, legate de modul de organizare al microinstrucțiunilor (verticale, orizontale, diagonale) sau gradul de codificare al lor (necodificate, codificate pe un nivel, pe două nivele, etc.).

Intrucît nu vom analiza în prezenta lucrare decît aspectele hardware ale comenzii, ne vom opri aici cu analizarea DC microprogramate.

3.3. Dispozitive de comandă programate

În cazul în care trebuie realizat un protocol de operare cîșchit de complex, iar prețul realizării prin hardware ar fi prohibitiv, se preferă DC programate.

În acest scop, se pot utiliza procesoare universale, procesoare specializate, microprocesoare.

Această variantă este aplicabilă numai în cazurile în care performanțele de viteză de operare cerute nu sînt excesive.

Schema bloc a unui astfel de DC este prezentată în fig. 3.24, unde DC programat conține unitatea de procesare și




Fig. 3.24.

memoria cu programele ce determină executarea protocolului de operare cerut. Blocul de intrare preia intrările de condiționare, le transformă eventual în codul de reprezentare a procesorului, eventual le sincronizează, sau eventual execută o memorare temporară a lor. În cazul celor ce se prezintă sub formă de impuls, pentru a nu se pierde pînă cînd procesorul urmează să le citească în vederea unei testări, conform protocolului de operare. Generarea funcțiilor de ieșire se face prin intermediul blocului de ieșire, prin instrucțiuni de ieșire (scriere) ale procesorului. Blocul de ieșire poate conține sincronizatoare, bistabile pentru memorarea comenzilor un anumit interval de timp (între două instrucțiuni de ieșire ale procesorului - scriere "1" în bistabil (scriere "0"), monoastabile pentru asigurarea de întîzieri

respectiv formarea în durată a comenzilor, sau alte dispozitive.

Programul rulat în procesor determină momentele de timp - prin subrutine de întârziere - când trebuie citite variabilele de intrare, în vederea luării unor decizii, sau momentele când trebuie generate funcții de ieșire.

În cazul consid rat, procesorul operează (ce intrări/ieșiri) numai asupra unor informații numerice de tipul comenzi/stări.

Dacă în paralel cu această funcțiune, procesorul mai execută și funcțiuni de prelucrare de date numerice/analogice, atunci cele două funcțiuni se pot executa aparent simultan, prin întretesere sau divizarea timpului, de obicei prin intermediul intreruperilor de timp.

Cazul divergenței comenzii, sau a realizării simultane a mai multor protocoale de operare se rezolvă similar, adică tot prin divizarea timpului. De fapt această problemă, este un caz de emulere simultană a mai multor mașini țintă (DC-urile ce trebuie să funcționeze aparent simultan) pe o mașină gazdă (DC - programat).

După cum s-a văzut mai înainte, toate cazurile de divergență a comenzii sînt dificil de rezolvat, excepție făcînd cazul DC de tip ASS cu stări necodificate.

Cu anumite dificultăți, cazuri similare pot fi rezolvate și cu DC microprogramate. De exemplu, dacă dorim să realizăm pe un DC microprogramat, un grup de protocoale de operare cu execuție simultană, atunci, fără a utiliza cîte o memorie ROM pentru fiecare protocol de operare, putem utiliza o singură memorie ROM, în care să avem memorate toate protocoalele de operare. În acest caz trebuie utilizat un bloc care să conțină cîte un registru de microadresă următoare pentru fiecare protocol de operare, și un sistem de comutare a microadresei, după metoda "Round Robin" - comutare în inel, în așa fel încît să se execute o microinstrucțiune din primul protocol, apoi una din al 2-lea, etc., după care ciclul trebuie reluat. Pentru a asigura o continuitate a timpului real pentru fiecare protocol, microprogramele diverselor protocoale trebuie completate cu microinstrucțiuni vide (inoperante), în așa fel încît toate microprogramele trebuie să fie de aceeași lungime,

egală cu microprogramul cel mai lung.

Toate registrele de microadresă următoare trebuie să poată avea posibilități de incrementare, pentru formarea microadresei următoare.

Prin această tehnică s-a obținut un sistem pe care să-l numim de exemplu "sistem cu microdivizarea timpului".

Continuând la alt nivel, interior al DC, se pot obține "sisteme cu macrodivizarea timpului".

Revenind la DC programat, acesta, pe lângă emulare simultană, mai poate asigura și executarea unor protocoale de comunicație între diverse sisteme numerice (ex. mai multe DC programate), prin "macrodivizarea timpului".

Sisteme capabile să asigure divizarea timpului pe mai multe nivele (macro, micro, etc.) sînt sistemele realizate din mai multe microprocesoare bit-slice microprogramabile. În aceste sisteme, însăși divergența comenzi la nivel macro, micro, etc., este relativ ușor realizabilă.

În fig. 3.25 este prezentată schema bloc a unui microsistem realizat din module bit-slice. În conformitate cu fig. 1.1, aici se evidențiază foarte clar cele două secțiuni tipice oricărui SN, adică SD și SC. Referitor la SC (dispozitivul de comandă




Fig. 3.25.

al microsistemului) se remarcă clar intrările de comenzi/stări, ieșirile de comenzi/stări și intrarea "codul instrucțiunii".

3.4. Criterii de alegere a tipului dispozitivului de comandă

Primul criteriu de alegere a tipului funcțional de DC, este destinația sa.

Dacă un DC urmează să fi dispozitivul central de comandă

al unui calculator numeric, atunci el poate fi unul din tipurile:

- 1 - DC clasic pentru CN (§ 3.1.2.1.)
- 2 - ASS cu stări necodificate (§ 3.1.2.5.)
- 3 - DC microprogramat (§ 3.2).

În cazul în care elementele inițiale ale proiectului impun performanțe de viteză deosebite atunci se preferă tipul 1 sau 2. Dacă prețul de cost și flexibilitatea sînt elementele esențiale, se preferă tipul 3. În cazul în care se pune problema divergenței comenzii, se va alege tipul 2, sau o variantă a tipului 3, cu facilități de "microdivizarea timpului", dar numai dacă viteza de operare este neesențială.

În SN de tip asincron (ex.memorii cu ferite sau semiconductoare) se preferă DC realizate cu monostabile (§ 3.1.1.1) sau cele cu linii de întârziere (§ 3.1.1.2) ultimele fiind mai precise și permițînd realizarea unor protocoale de operare foarte rapide. DC cu linii de întârziere se utilizează și ca DC sincrone, în sistemele în care cerințele de viteză sînt excesive (ex.bază de timp pentru blocuri de memorie MOS).

În cazul unui protocol de operare deosebit de complex, sau în cazul mai multor protocoale de operare cu execuție în paralel, dar numai dacă cerințele de viteză nu sînt deosebit de mare, se utilizează DC programate (§ 3.3). Dacă și cerințele de viteză sînt mari, atunci se utilizează DC combinate cu memorii ROM, RAM (§ 3.1.2.3, 3.1.2.4). La cerințe de viteză excesive se utilizează DC de tip ASS cu stări necodificate, cu facilități de divergență (§ 3.1.2.5).


Dacă protocolul de operare este segmentat iar segmentele se cupleză prin bucle de așteptare, sau se utilizează tehnici de cuplare similare cuplării unor subprograme la un program principal, atunci pe lângă DC programate, se pot utiliza ASS cu stări codificate sau necodificate, ce permit ușor segmentarea și cuplarea.

Cînd se pune problema unei proiectări ușoare, și a unei testabilități ridicate, dintre ASS, se alege tipul cu stări necodificate.

În cazurile în care fiabilitatea sistemului este un factor esențial se preferă schemele ce conțin cît mai puține componente și cît mai puține cablaje ca de exemplu: DC

programat, DC microprogramat, automate cu memorii ROM, cu rețele logice programabile.

În fig. 3.26 este prezentată o diagramă pe baza căreia proiectantul unui DC va putea alege tipul funcționalo-constructiv cel mai adecvat în funcție de cerințe. Alegerea decurge în felul următor:



- pe linia verticală corespunzătoare cerinței prioritare de performanță a DC (viteză de operare, flexibilitate, etc.) se va alege numărul din virful listei.

Se vor uni cu o linie întreruptă, toate aparițiile acestui număr pe celelalte linii verticale. Dacă curba obținută - cu excepția maximumului - se află la un nivel scăzut, se procedează similar cu al 2-lea element de pe prima verticală considerată. Dacă linia întreruptă ce va rezulta se află la un nivel mult mai ridicat decât prima linie, atunci numărul găsit (al 2-lea de pe verticala considerată) se caută în lista tipurilor de DC, și în felul acesta s-a stabilit ce tip este cel mai adecvat aplicației considerate. Prin metoda considerată, din aproape în aproape, se poate determina un compromis optim în cazul soluției alese.

4. SISTEME DE DISPOZITIVE DE COMANDA. DIALOGUL ÎNTRE DC [A3, C5, H7, C18].

În capitolele anterioare s-au analizat toate variantele constructivo-funcționale de dispozitive de comandă, plecând de la faptul că pentru un SN cu SD cunoscută, trebuie pro-

iectată SC. S-a mai considerat că SD nu conține elemente de comandă locală, iar SC conține un singur DC. În realitate, chiar în cadrul unui singur SN, SD poate conține elemente de comandă locală sau o întreagă structură de comandă pe mai multe nivele (cu alte cuvinte, o întreagă secțiune de comandă în secțiunea de date).

În plus, în SC, putem avea nu un singur DC ci mai multe; pot exista de asemenea și blocuri specifice prelucrării de date.


În cazul rețelilor de sisteme numerice fiecare cu SD și SC proprii, în care acestea trebuie să conlucreze sau să execute dialog între ele, evident comanda este multiplă - pentru că fiecare SN are cel puțin o SC - iar în cadrul fiecărei SC putem avea o comandă structurată pe nivele: comanda centrală, comenzi locale. Dacă două SN execută dialog atunci comanda dialogului este controlată de ambele SC ale celor două SN.

Au fost deja prezentate:

- comanda primară (fig.1.1) - un singur DC/nivel ;
- comanda pe două nivele: MASTER și SLAVE (fig.1.2).

Nivelul MASTER conține un DC, nivelul SLAVE - un DC.

Generalizând schema comenzii pe două nivele, se ajunge la schema din fig.4.1, în care există un DC - MASTER și mai multe DC - SLAVE.



În acest caz, dacă DC-MASTER nu conține nici un punct de divergență (comandă paralelă) el nu poate efectua dialog decât cu un singur DC-SLAVE la un moment dat, cu cel solicitat de MASTER (M) sau cu cel mai prioritar SLAVE (S) din cele care au avut dialog.

- comanda pe trei sau mai multe nivele cu respectarea ierarhiei. În fig.4.2 - extrapolare a fig.4.1 - există un DC-MASTER, un grup de DC-SLAVE 1, un grup de DC-SLAVE 2,

etc. Dialogul se poate efectua numai între $M-S_1$, sau S_1-S_2 , sau S_2-S_3 , etc. Exemplu tipic ar fi: M - calculator central, S_1 - calculatoare satelit, S_2 - periferice conectate doar la calculatoarele satelit. Fiecare dintre M , S_1 , S_2 , sau DC propriu.

- comanda pe trei sau mai multe nivele fără respectarea ierarhiei. În fig.4.3, asemănătoare fig.4.2, ierarhizarea este asemănătoare, dar dialogul este permis prin emiterea nivelurilor intermediare. În plus, pot exista două sau mai multe blocuri pe nivelul 0 - M_1, M_2, \dots




Fig. 4.3




Fig. 4.4

Datorită existenței mai multor blocuri M , pot exista două sau mai multe dialoguri simultane cu condiția să nu apară concurență, adică două dialoguri simultane să nu implice aceleași resurse, decât avute resurse nu au puncte de divergență în vederea executării unor operații paralele.

- comanda întretesută cu ierarhie variabilă sau flexibilă (sisteme interactive). Un astfel de tip de comandă este permis de structura prezentată în fig.1.3 (a se vedea și explicațiile de la această figură !).

Indiferent de structura analizată și de ierarhizarea acestei structuri, se pun două probleme referitoare la comandă:

- comanda locală - analizată în detaliu în cap.2 și 3.
- comanda globală - comandă ce se referă la minimum două DC implicate în dialog.

Prin extrapolare, problema unui dialog se poate extinde la mai multe dialoguri simultane, sau un dialog în care sînt implicate mai multe DC momentan.

În toate cazurile ce le putem considera, fie că dorim să conectăm între ele două automate secvențiale sincrone; sau două calculatoare, sau un echipament periferic la un calculator, problemele care se pun sînt similare, ceea ce diferă este doar complexitatea dialogului.

Vom analiza în continuare două cazuri situate la cele două extremități ale complexității dialogului.

Considerăm mai întâi cazul cel mai simplu și anume: un SN implicat în dialog este un CN iar celălalt este un panou de comandă și vizualizare prevăzut cu un registru de comutatoare (generator de cuvinte). La un moment dat, printr-o instrucțiune, calculatorul transferă conținutul generatorului de cuvinte al panoului de comandă, în acumulatorul său intern.

Acest dialog simplu presupune următoarele:

- în momentul apariției instrucțiunii de transfer datele trebuie să fie prezente și stabile în sursa de date.

- trebuie să existe o conexiune directă, monodirecțională între sursa de date și destinație.

- blocul de destinație (acumulatorul) trebuie să fie disponibil (liber) pentru preluarea datelor.

- în momentul executării acestei instrucțiuni, DC al CN trebuie să genereze un semnal de comandă ce inițiază transferul, $A \leftarrow G$, ca în fig.4.4.

În acest caz simplu de comunicație între două SN, nici măcar nu este vorba de un dialog în adevăratul sens al cuvântului.

Un caz ceva mai complex, este cuplarea a două automate secvențiale sincrone. În acest caz, dialogul este la nivelul lansare comandă - verificare stare, pentru ambele automate, fără a implica un transfer de date.

Spre limita superioară a complexității, comunicația între două SN dintr-o rețea de SN, are loc în felul următor: presupunem mai multe SN notate $SN_1, SN_2, \dots, SN_i, SN_j, \dots, SN_m$ conectate între ele prin magistrale de date, adrese, stări și comenzi. Oricare dintre ele poate iniția un transfer cu orice alt SN din cele rămase.

Vom presupune că SN_i va iniția transferul unor date sau în general dialogul cu SN_j , indiferent care din ele este sursă și care destinație a datelor, pentru că ne interesează de fapt care este dialogul la nivelul: comenzi/stări și nu transferul propriu-zis de date. Considerăm că SN_i și SN_j sînt asincrone unul în raport cu celălalt.

Cazul cu mai multe SN de destinație, nu va fi analizat, pentru că poate fi dedus prin extrapolare.

Comunicația sau dialogul între SN_i și SN_j va decurge astfel:

- SN_i lansează o comandă sau un semnal ce inițiază dialogul.

- se memorează această comandă pentru a nu se pierde, în cazul că SN_j nu este capabil să o observe imediat, datorită sarcinilor sale curente.

- în paralel cu comanda, SN_i generează și adresa sau codul de selecție (cuvîntul de identificare) propriu numai lui SN_j .

- fiecare SN are un decodificator (segment de decodificator) capabil să detecteze momentul cînd adresa lui este prezentă pe magistrala de adrese simultan cu existența comenzii de transfer. În cazul nostru, adresa este identificată de către SN_j . Acesta poate avea și un sincronizator, necesar pentru sincronizarea comenzii cu tactul său propriu, dacă SN_i și SN_j sînt asincrone.

- SN_j lansează un răspuns prin care anunță SN_i că a recepționat comanda, fiind chiar el dispozitivul solicitat.

- în paralel cu acest răspuns, SN_j prezintă pe o magistrală de stare, cuvîntul său propriu de stare (conținutul unui registru sau grup de bistabile).

Cuvîntul de stare diferă de la SN la SN , uneori fiind doar de un bit care indică faptul că SN considerat este apt sau inapt, sau chiar poate lipsi, dacă SN este întotdeauna apt pentru comunicație (cazul generatorului de cuvînte).

Dacă SN_i care lansează comanda sau cererea de dialog, plasează acest semnal pe o magistrală bidirecțională de 1 bit, la care sînt conectate și celelalte SN , atunci SN_i va trebui să mai plaseze pe o magistrală de comenzi codul tipului de dialog solicitat (interogare stare, intrare date, ieșire date) și eventual codul propriu lui SN_i . În cazul dialogului inițiat prin intrerupere, cererea de dialog este plasată pentru fiecare SN pe o linie reparată astfel că nu mai este necesar codul SN_i .

- revenind la momentul cînd SN_j a acceptat comanda și și-a plasat cuvîntul de stare pe magistrala de comenzi-stări, SN_i va reacționa la primirea stării din SN_j printr-un semnal ce-l va plasa pe linia de acceptare. Dacă SN_j nu este apt pentru dialog, atunci SN_i poate trece la alta

operațiuni locale, proprii, sau dacă cererea de dialog este critică (număr mare de solicitări rămase fără răspuns, sau timp prea lung scurs din momentul cererii) atunci SN_i inițiază din nou dialogul.

- din acest moment, sursa de date (SN_i sau SN_j) pregătește datele de transferat și anunță printr-un semnal că datele sînt disponibile (valide).

- SN care va prelua datele, observă acest semnal, preia datele și anunță restul de SN că este ocupat, poziționînd pe l o linie de semnal.

- cînd datele sînt recepționate complet, SN receptor anunță acesta printr-un alt semnal, care arată că dialogul s-a încheiat;

- dacă receptorul va mai fi ocupat în continuare cu prelucrarea acestor date, atunci pe linia care anunță că este ocupat vom avea în continuare valoarea l, pînă cînd receptorul de date este complet disponibil pentru un nou dialog. De exemplu dacă SN receptor este un perforator de bandă, atunci după ce el a recepționat cuvîntul care trebuie perforat, în registrul său tampon, va pierde încă un timp pentru procesele mecanice lente legate de perforare propriu-zisă și avansul benzii de hîrtie.

- orice SN angajat într-un dialog, trebuie să fie capabil să răspundă unei cereri de citire a stării sale. Deci tot ceea ce s-a descris pînă acum poate fi împărțit în două cazuri: dialog-stare, dialog date. Dacă dialogul-stare este de natură să permită dialogul-date, atunci va urma acest dialog.


În majoritatea cazurilor, dialogul dintre SN nu este de această complexitate.

Pentru detalierea dialogului spre limita maximă a complexității, în fig.4.5 sînt prezentate SN_i și SN_j cu conexiunile dintre ele, iar în fig.4.6, o diagramă ce ilustrează fazele sau etapele dialogului.

Pentru cazurile particulare de dialog (prin întrerupere, acces direct la memorie) sînt prezentate comentarii în fig. 4.6.

Cazul tratat mai sus, presupune existența unui singur dialog momentan (sau cu alte cuvinte, dialoguri divizate sau multiplexate în timp).

Pentru două dialoguri simultane, toate magistralele din fig.4.5 trebuie dublate, pentru 3 dialoguri simultane, triplate, etc.



Pentru cuplarea mai multor SN, se va alege o soluție de compromis între complexitatea sistemului de magistrale, și numărul de dialoguri simultane dorite.

Dacă la un moment dat, diverse SN solicită dialog prin semnalele de inițiere i_1, \dots, i_n , atunci va fi necesară o schemă de priorități care va stabili ce dialog va avea loc din cele solicitate, permițând poziționarea pe magistrala A - adresant și pe magistrala I - inițiator, codurile SN ancajate în dialogul acceptat.

S-au considerat distinct magistralele A și I pentru simplificarea înțelegerii, ele fiind de fapt componente ale magistralei de comenzi-stări-adresă. În fig.4.7 este prezentat acest mecanism valabil în cazul unui singur dialog momentan (arbitru de magistrale).




Fig. 4.7




Fig. 4.6.

Cele 6 registre de 1 bit din fig.4.5 pot fi reduse ca număr, sau parte din ele pot fi incluse pe registrul de comenzi-stări-adrese.

Astfel liniile:acceptare dialog, acceptare stare și preluat date pot fi reduse la o singură magistrală bidirecțională de răspuns la orice solicitare.

Sistemele multimicroprocesor reprezintă un caz particular de cuplare a mai multor SM.

După modul de interconectare, un sistem multimicroprocesor poate fi de tipul :

- ierarhizat (un μP -master și celelalte μP -slave)
- cu funcționare în paralel
- în inel
- cu funcționare în comutație
- interactiv (cu configurație flexibilă, variabilă în funcție de solicitările externe).

Se va remarca faptul că în cazul unui dialog complex de tipul celui prezentat în fig.4.6, în timp ce un SM este angajat într-un transfer de date, el trebuie să fie capabil să răspundă unei cereri de dialog-stare. Astfel apar două operații paralele sau simultane (divergență pe două ramuri)

5. ADAPAREA UNOR METODE DE PROIECTARE ÎN VEDEREA PROIECTĂRII AUTOMATE

După cum s-a văzut în capitolele anterioare, majoritatea metodelor de proiectare a DC au la bază, exceptând etapele intermediare, fie organigramele de stări [C10], fie tabelele [R5], fie programele scrise într-un limbaj simbolic [H7] (ex.:AHPL). În prezenta lucrare se utilizează toate cele trei metode, în ultimul caz, limbajul AHPL fiind restrins și condensat în varianta AHPL-X, specifică numai strict comenzii (luarea în considerare a intrărilor, asigurarea funcției de secvențiere, generarea funcțiilor de ieșire). Indiferent de metoda de bază se utilizează, acestea se poate rezuma în final la un set de tabele, ce pot fi prelucrate în mod automat, cu ajutorul calculatorului. Revenind la programele scrise în AHPL sau varianta AHPL-X, acestea pot fi prelucrate cu creionul și hirtia (prin căutarea tranzițiilor sau a ieșirilor), sau utilizând un compilator. Prima metodă este

utilizată în lucrare [C9], a doua depășește cadrul lucrării.

Evenind la metodele tabelare, foarte des utilizate, până în prezent prelucrate manual, tot prin metoda de căutare, vom încerca să elaborăm o metodologie de întocmire a acestor tabele și un algoritm de prelucrare a lor, în vederea proiectării DC cu ajutorul calculatorului.

În acest sens, vom pleca de la enumerarea și analizarea tipurilor de tabele utilizate până în prezent.

- primul tip de tabele considerate [R5], aplicate la descrierea DC al unui CN este format în felul următor: pentru fiecare fază a fiecărui instrucțiuni sau comenzi manuale se întocmește un tabel. În fiecare tabel există stîtea coloane care impulsuri ale bazei de timp conține faze considerată (ciclu de mașină). În fiecare coloană sînt enumerate comenzile - în notații mnemonice - ce se generează în starea corespunzătoare coloanei respective. Comenzile condiționate sînt date descriptiv, ca de exemplu:

dacă $X=1$, atunci $i_j \rightarrow Z$,

dacă $X=1$, atunci $i_j \rightarrow Y$.

Tranzițiile directe dintr-o stare în următoarea (în ordine) nu sînt specificate.

Tranzițiile condiționate sînt specificate tot descriptiv

dacă $Q=1$, atunci treci la i_k ,

dacă $\bar{Q}=1$, atunci treci la i_l

În acest tip de tabel, baza de timp are un număr fix de stări.

Semnificațiile notațiilor sînt următoarele:

X, Q - condiționări

Z, Y - funcții de ieșire (comenzi)

i_j, i_k, i_l - stări ale bazei de timp.

După tratarea funcțiilor de ieșire și a seconvențierii, în porțiunea inferioară, aceste tabele mai conțin alte porțiuni descriptive (explicații, specificații asupra fronturilor active, asupra intrărilor introduse intenționat pe ieșirile bazei de timp, etc.).

Datorită elementelor descriptive, acest tip de tabele nu se pretează fără transformări de structură la proiectarea automată.

- alt tip de tabele [K6], aplicat tot la descrierea DC a

unui CN, conține un tabel pentru toate instrucțiunile (cite una pe o linie) desfășurate pe cicluri de mașină (faze) și stări ale bazei de timp, numărul de stări și numărul de cicluri mașină fiind variabil de la instrucțiune la instrucțiune. Tabelul conține pentru fiecare instrucțiune sau linie, următoarele: mnemonicul instrucțiunii, codul instrucțiunii, iar apoi "n" coloane corespunzătoare numărului maxim de cicluri de mașină (n), și fiecare din aceste coloane împărțită în atâtea subcoloane cîte stări maxime posibile există în ciclul mașină considerat, comenzile ce apar. Coloanele și subcoloanele neutilizate rămîn vide (nu se completează).

În acest tip de tabel nu se specifică explicit comenzile ci sînt descrise simbolic, operațiuni asupra datelor, ce de exemplu:

PC = PC + 1 (incrementare numărător de adrese - Program Counter)

sau: (A) → ALU, ROTATE _____ ALU → A, CY

(transferarea conținutului acumulatorului în unitatea aritmetico-logică, efectuarea unei rotiri, transferarea rezultatului în acumulator și în biatabilul de transport CY - carry).

În ceea ce privește partea de secvențiere, este de remarcat faptul că la acest tip de tabele există numai tranziții directe din stare în stare, cu omiterea eventuală a citorva din ultimele stări ale ciclului de mașină curent, trecerea la noul ciclu de mașină făcîndu-se direct, din ciclu în ciclul stîtea cicluri cît sînt necesare. În diagrame stărilor nu pot exista decît bucle de așteptare pe o stare, fără salt înapoi, fără ramificație și fără puncte de divergență.

De remarcat faptul că funcțiile de comandă nu apar explicit, cît trebuiesc deduse din transferanțele de date.

În plus, funcțiile condiționate sînt date descriptiv, ca de exemplu:

JUDGE CONDITION
IF TRUE, SP = SP-1

(dacă condiția pusă este adevărată, se decretează indicatorul de stivă).

Pe lângă limitările de structură menționate, partea descriptivă existentă în acest tip de tabel, nu îl impune în vederea proiectării automate.

- ultimul tip de tabele [H7] analizate, pleacă de la pro-

gramul AHPL ce specifică protocolul de operare, pentru un ASS cu stări necodificate (și pentru secțiunea de date, dar care aici nu interesează).

Un astfel de tabel pentru secțiunea de comandă conține atâtea linii cîți pași există în secvență, pentru fiecare pas specificîndu-se: numele/numărul pasului, ecuația D pentru bistabilul aferent pasului, numele bistabilului aferent pasului, stările următoare stării curente și condiționările lor, dacă există, și în final funcțiile de ieșire condiționate sau nu, din pasul respectiv. Prelucrarea acestui tip de tabele presupune existența unui compilator AHPL. Este posibilă și o compilare manuală, prin inspectarea tabelului. Considerăm că întocmirea acestui tabel pe baza programului este greoaie și conține prea multe date spre a fi util în cazul unor protocoale de operare complexe. Ca elemente pozitive menționăm: eliminarea elementelor descriptive, posibilitatea simplă de a introduce puncte de divergență, ușurința în înțelegerea protocolului de operare pe baza tabelului.

În continuare vom elabora o metodă tabelară care să intru nească elementele pozitive ale celor trei tipuri de tabele, și să elimine aspectele negative semnalate mai sus.

Ca punct de plecare, vom alege organigrama pentru descrierea protocolului de operare, datorită posibilităților a le oferă, iar ca structură hardware vom considera un automat secvențial, sincron cu stări necodificate.

Dacă stările automatului sînt notate numeric (1,2,3,...) atunci ele pot intra în tabelul ce va urma, direct în această formă. Dacă nu, atunci va trebui întocmit un dicționar în care numele fiecărei stări este reprezentat printr-un număr. Astfel de dicționare se vor întocmi pentru intrările de condiționare (sau pentru combinațiile de intrări) și pentru funcțiile de ieșire. Pe baza acestor trei (două) dicționare și pe baza organigramei protocolului de operare se va întocmi tabelul. Schematic acest tabel ar putea fi reprezentat ca un tablou tridimensional, ca în fig.5.1.

În această figură, s-a rezervat un spațiu de forma unui paralelipiped cu 3 elemente pe orizontală, $2^3+1(9)$ pe verticală și $2^6+1(257)$ în adîncime.

Aceasta în vederea cazului în care pentru proiectarea automată se alege un limbaj de programare în care declararea di-

dimensiunilor de tablou se face static (ex.FORTRAN), adică necunoscând de la început pentru fiecare aplicație, ce dimensiuni are tabloul, se dau declarații de dimensionare acoperitoare.

Dimensiunea cea mai mare este explorată sau marcată cu indicele i , următoarea cu j și ultima cu k .

Deci:

$$i = 1 - 2^8 + 1$$

$$j = 1 - 2^3 + 1$$

$$k = 1, 2, 3.$$

i - fiind numărul curent al stării;

j - fiind numărul curent al condiționării dintr-o anumită stare.

k - fiind un indice ce specifică ramificația sau funcția de ieșire, condiționate sau nu, de intrările de condiții.

Astfel:

$k = 1$ - indică condiționarea curentă ;

$k = 2$ - ramificația în secvență(starea următoare);

$k = 3$ - funcția de ieșire.

Tabloul de intrare, ce descrie protocolul de operare va fi notat cu $T_i(i,j,k)$

Dacă $T_i(i,j,1)=0$, nu există nici o condiționare pentru:

$$T_i(i,j,2)$$

$$\text{și } T_i(i,j,3)$$

Dacă $T_i(i,j,2) = 0$, atunci nu există continuare în secvență (sfârșit mort).

Dacă $T_i(i,j,3) = 0$ atunci nu există funcție de ieșire în starea i , varianta j .

Pentru ca T_i să nu fie completat cu zerouri pentru toate locațiile libere, atunci când într-o anumită stare $j_M < 8$, vom considera următorul element:

$$T_i(i, j_M + 1, 1) = -1$$

unde j_M - este numărul de ordine al ultimei variante considerate pentru condiții, în starea i .

Vom remarca că se consideră într-o anumită stare, pe lângă condiționările obișnuite și o condiționare nulă (adică tranziție sau funcție de ieșire necondiționată), când:

$$T_i(i, j, 1) = 0$$

După elementul $Ti(i_m, j_m, k_m)$, din aceleași considerente, vom lua

$$Ti(i_m+1, 1, 1) = -2$$

unde i_m - este numărul de ordine al ultimei stări.

Dacă: $Ti(i, 8, 3)$ este ultimul element considerat în starea i , atunci:

$$Ti(i, 9, 1) = -1$$

La fel, dacă:

$Ti(256, j_m, 3)$ este ultimul element (j_m), considerat în ultima stare posibilă (256), atunci va urma perechea de elemente:

$$Ti(i_m, j_m+1, 1) = -1$$

$$\text{și } Ti(i_m+1, 1, 1) = -2$$

Pe baza organigramei protocolului de operare, tabelul Ti se completează astfel:

- pentru starea 1, varianta de condiționare 1 se vor nota elemente:

$$Ti(1, 1, 1), Ti(1, 1, 2), Ti(1, 1, 3)$$

unde:

$Ti(1, 1, 1)$ - reprezintă prima condiționare și este de fapt numărul de ordine al condiționării curente din dicționarul de condiționări.

$Ti(1, 1, 2)$ - reprezintă numărul de ordine al stării următoare stării 1, în condiționarea 1 și va avea valoarea zero dacă există sfârșit mort.

$Ti(1, 1, 3)$ - reprezintă numărul de ordine al funcției de ieșire generată în starea 1 în condiționarea 1.

În felul acesta s-a completat prima linie din tabelul Ti .

Următoarea linie:

$$Ti(i, 2, 1), Ti(i, 2, 2), Ti(i, 2, 3)$$

se completează similar, etc.

Pe linia j_m+1 nu există decât un element:

$$Ti(i, j_m+1, 1) = -1$$

Se procedează similar pentru fiecare stare încheindu-se în final cu elementul:

$$Ti(i_m+1, 1, 1) = -2$$

Astfel s-a întocmit tabelul de intrare Ti .

Avantajele nete ale utilizării acestui tip de tabel pentru descrierea protocolului de operare sînt următoarele:

- tabelul este de tip pur numeric, deci foarte ușor de manipulat în cazul prelucrării sale cu ajutorul calculatorului
- nu există nici o parte descriptivă în tabel, totul este riguros și concis.

- cele 3 dicționare anexe tabelului, pot fi eliminate dacă intrările, stările și ieșirile sînt notate în ordine, ca de exemplu:

S_1, S_2, \dots, S_n - pentru stări

C_1, C_2, \dots, C_m - pentru intrări (condiții)

F_1, F_2, \dots, F_p - pentru funcțiile de ieșire.

Marcarea acestora în tabel este simplă, întrucît se înlătură prefixul (S,C,F) rămînînd doar indicii (1,2,...n sau m sau p).

- permite ramificații de toate tipurile (salt înainte, salt înapoi, buclă de așteptare, ramificații condiționate în mai multe direcții (aici ≤ 8)).

- permite implementarea comenzii divergente, condiționată sau necondiționată.

- permite implementarea funcției de convergență între două sau mai multe ramuri paralele.

- nu necesită compilator ci pur și simplu un program utilizator.

- permite existența a oricitor puncte de START/STOP.

- tabelul se poate întocmi pe baza unei descrieri primare a protocolului de operare (organigrama de stări).

- în urma prelucrării tabelului T_i se obțin două tabele: TS - care descrie funcție de secvențiere a DC sub forma ecuațiilor de intrare date tabelar, a intrărilor D a biestabililor registrului de stare și IF - tabelul funcțiilor de ieșire, care ca și TS este dat sub formă de sumă de produse logice tabelate, lipsind doar operatorii:

+ - sumă logică

· - produs logic

TS și IF pot fi obținute și ca ecuații finale dacă se utilizează operatorii \cdot și $+$.

În continuare vom analiza modul cum se întocmește tabelul

Ti, vom arăta cum se prelucraază acest tabel și cum se obțin tabelele finale cu soluția problemei, TS și TF.

De remarcat faptul că pe baza TS și TF se face sinteza schemei DC, iar funcțiile de convergență se stăgează ulterior, ca blocuri funcționale. De exemplu, dacă X și Y sînt ultimele stări ale unor ramuri paralele în DC atunci ieșirile bistabililor de stare corespunzător stărilor X și Y se introduc într-o schemă de convergență CV (X,Y) iar ieșirea schemei de convergență constituie intrarea D a bistabilului corespunzător primei stări din trunchiul comun, după executarea funcției de convergență, să presupunem starea Z.

$$\text{Atunci: } D_Z = CV(X, Y)$$

Pentru a ilustra metoda, se consideră un exemplu, în care se dă protocolul de operare al unui DC și se va cere întocmirea tabelului Ti, prelucrarea se în vederea obținerii tabelelor TS și TF.

În fig.5.2 se dă acest protocol de operare.

Se întocmesc dicționarele astfel:

Starea	Nr.stării	Condiția	Nr.condiției	Ieșire	Nr.iesire
A	1	a	1	x	1
B	2	\bar{a}	2	y	2
C	3	b	3		
D	4	\bar{b}	4		
E	5	cd {	00		
F1	6		01		
F2	7		10		
G	8		11		


Pe baza protocolului de operare (organigrama) și pe baza dicționarelor se întocmește tabelul Ti.

120	030
210	-1
-1	020
030	-1
-1	-2
041	
-1	
352	
460	
470	
-1	
080	
-1	
510	
680	
700	
-1	

În acest tabel "-2" reprezintă sfîrșitul descrierii DC, "-1" reprezintă sfîrșitul descrierii unui pas(stare) iar fiecare linie de 3 elemente reprezintă, pentru starea curentă o condiționare, o stare următoare și o funcție de ieșire, în această ordine

Def. formală DC

$$\left. \begin{array}{l}
 \text{- set.intr.: } U = u_1, u_2, \dots, u_m \\
 \text{- set.stări: } X = x_1, x_2, \dots, x_n \\
 \text{- set.ieg.: } Y = y_1, y_2, \dots, y_p \\
 \\
 \text{- fct.seov.: } X_{t+1} = \rho(U_t, X_t) \\
 \text{- fct.ieg.: } Y_t = \psi(U_t, X_t)
 \end{array} \right\}$$




$$\left\{ \begin{array}{l}
 i = 1 \div 2^8 + 1 \\
 j = 1 \div 2^3 + 1 \\
 k = 1 \div 3
 \end{array} \right.$$

$$\left\{ \begin{array}{l}
 TI(i, j, 1) = 0 \Rightarrow \left. \begin{array}{l} TI(i, j, 2) \\ TI(i, j, 3) \end{array} \right\} \text{necond.} \\
 TI(i, j, 2) = 0 \Rightarrow \text{sfârșit mort} \\
 TI(i, j, 3) = 0 = \text{NUL}
 \end{array} \right.$$

$$\left\{ \begin{array}{l}
 TI(i, j_{M+1}, 1) = -1 \\
 TI(i_{M+1}, 1, 1) = -2
 \end{array} \right.$$

fig. 5.1.



NS - nr. pasi în secvență
 NF - nr. funcții de ieșire
 i - indice pas
 j - indice linie (condiție)
 K - nr. coloană (C,R,F)
 ① T1 - tabel intrare
 IS - nr. crt. ec. D
 IF - nr. crt. ec. funcție

- ① Segment generare tabel T1
- ② Segment generare tabel Tj
- ③ Segment generare tabel TF

unde pe prima linie avem:

1 = $T_i(1,1,1)$

2 = $T_i(1,1,2)$

0 = $T_i(1,2,3)$

apoi: - 1 simbolizează sfârșitul descrierii stării 1, următoarea stare 2, etc., și în final -2 indică sfârșitul protocolului de operare.




Fig. 5.2.

Tabelul TS se obține prin căutare în T_i . Astfel, se caută valoarea 1 în T_i în toate elementele sale pentru care $K=2$. În TS se trece valoarea 1 pentru prima intrare de date din registrul de stare urmată de perechile de puncte (i,j) pentru care $K=2$ și $T_i(i,j,K)=1$.

Astfel se obține TS:

1
1 2
6 5
2
1 1
3
2 0
4
3 0
5
4 3
6
4 4
7
4 4
8
5 0
6 6

Acest tabel se va transcrie astfel:

$$DA = A.\bar{a} + F_1.\bar{c}.\bar{d}$$

$$DB = A.a$$

unde DA este reprezentat conform dicționarului stărilor de cifre 1 din tabelul IS - prima linie, A este reprezentat de cifra 1 de pe a 2-a linie conform tot dicționarului stărilor, \bar{a} este reprezentat de 2 de pe prima linie din tabelul IS conform dicționarului condițiilor, etc.

În mod similar, căutând elementele din tabelul I1 pentru care $k=3$, obținem tabelul I1 după cum urmează:

1
3 0
2
4 3

de unde, corelat cu dicționarul stărilor condițiilor și funcțiilor, rezultă:

$$x = C$$

$$y = D.b$$

unde:

x - este reprezentat de 1 de pe prima linie

C este reprezentat de 3 de pe a 2-a linie (0 de pe linia 2 reprezintă - necondționare).

y - este reprezentat de 2 de pe linia 3, D - de 4 de pe linia 4 iar b - de 3 de pe linia 4.

În final, scopul a fost atins întrucât s-au obținut ecuațiile de intrare în registrul de stare și ecuațiile funcțiilor

de ieşire.

În fig.5.3 este prezentată organigrama programului de generare a tabelului T_i , de prelucrare a sa în vederea generării tabelelor IS și IF.

Programul conține trei segmente, notate ①, ②, ③. Notațiile utilizate au următoarele semnificații:

NS - număr de pagini (stări) în secvența protocolului de operare ;

NF - numărul funcțiilor de ieşire ;

i - indice curent pentru explorarea stărilor ;

j - indice curent pentru explorarea liniilor de condiționare din fiecare stare ;

K - număr coloană din tabelul T_i ;

T_i - tabel intrare

iS - număr curent ecuație D (asigură funcția de secvențiere) ;

i - număr curent ecuație funcție de ieşire.

În segmentul ① al programului, se citesc NS și NF pentru a se cunoaște în segmentele ② respectiv ③ câte ecuații D va conține IS și câte ecuații de funcții va conține IF. Apoi se inițializează indicii din T_i și se citește primul element. Dacă elementul citit este pozitiv, se trece la citirea următorului element. Dacă elementul citit, pentru $K=1$, are valoarea -1 se va trece la incrementarea indicelui i - pentru o nouă stare din protocolul de operare.

În acest segment, K variază până la valoarea 3, j crește până când $T_i(i,j,1) = -1$, după care este inițializat pe 1, iar i este incrementat până când

$$T_i(i,1,1) = -2$$

În segmentul ②, se generează tabelul IS, tipărind numărul ecuației D curente -iS urmat de termenii din ecuație în logică dată sub formă de perechi de puncte (i,j) pentru care:

$$T_i(i,j,2) = iS$$

Se pleacă de la iS=1 pentru prima ecuație D. Se consideră primul pas (stare), adică i=1 și prima condiționare (j=1). Se verifică primul element pentru care $K=1$, adică $T_i(i,j,1)$.

Dacă:

$$T_i(i,j,1) = 0$$

nu există condiționare și deci dacă

$Ti(i,j,2) = iS$ adică există o tranziție necondiționată spre starea cu numărul de ordine egal cu iS , termenul ce se va tipări conține numai numărul curent al stării, i .

Dacă $Ti(i,j,1) > 0$, există condiționare, și deci dacă $Ti(i,j,2) = iS$, adică există o tranziție condiționată spre starea cu numărul de ordine egal cu iS , termenul care se va tipări va conține starea și condiționarea adică puncte i,j .

Dacă $Ti(i,j,1) = -1$, înseamnă că s-a terminat explorarea unei stări, și indicele de stări i este incrementat.

Dacă $Ti(i,j,1) = -2$, s-a încheiat prima explorare a Ti , pentru $iS=1$, și se trece la următoarea explorare, pentru $iS=iS+1$, etc.

Segmentul ③ al programului are aceeași structură cu segmentul ②, cu următoarele modificări :

iS este înlocuit cu iF

$Ti(i,j,2)$ este înlocuit cu $Ti(i,j,3)$

În rest nu există diferențe.

În anexa 1 se află listingul programului și rezultatele obținute pentru un exemplu.

6. PROIECTAREA UNOR STRUCTURI DE DATE DUPA METODA ORGANIGRAMULUI DE COMANDA

Orice structură de date cu funcționare secvențială poate fi proiectată utilizând metode specifice structurilor de comandă (limbaj simbolic, tabele, organigrame).

În cele ce urmează, se va exemplifica afirmația de mai sus prin două exemple:

a) Proiectarea unei scheme de convergență

În fig.6.1 este reprezentată schema bloc a unui circuit de convergență pentru două ramuri cu funcționare paralelă și modul de plasare a sa în cadrul unei organigrame de stări.

Din punctul de divergență X , urmează două ramuri paralele ce se încheie cu stările A respectiv B . Intrările în schema de convergență sînt deci A și B - ieșirile bistabililor afectați stărilor A și B în cazul automatelor cu stări necodificate, sau codurile obținute prin produs logic între ieșirile bistabililor registrului de stare în cazul automatelor cu stări codificate. În orice caz, A și B sînt semnale cu durata

egală cu o perioadă de tact. Ieșirea schemei de convergență, C este tot un semnal cu durata unei perioade de tact, capabil să determine tranziția în starea Y a automatului la începutul trunchiului comun în secvență. Automatul divergent și schema de convergență trebuie să funcționeze cu același tact.

De la început se poate scrie, pentru un automat cu stări necodificate:

$$D_Y = C$$

adică tranziția în starea Y este determinată de ieșirea schemei de convergență.

Funcționarea schemei de convergență este următoarea:

- după inițializare, așteaptă apariția unui dintre semnalele A sau B sau a ambelor semnale.
- dacă apar simultan ambele semnale, schema de convergență generează semnalul C, pentru că ambele ramuri cu funcționare paralelă s-au încheiat simultan, totodată schema de convergență trebuie adusă în starea inițială, în vederea asigurării unei eventuale noi funcții de convergență (la reluări repetate a tranziției prin punctul de divergență).
- dacă apare numai A sau B, schema de convergență va trece într-o nouă stare în care așteaptă apariția celuilalt semnal (B sau A).

- după apariția ultimului din cele două semnale, schema de convergență generează semnalul C și se autoinițializează.

Organigrama de funcționare a schemei de convergență este prezentată în fig.6.2.

Programul în limbaj APL-X este prezentat în continuare

$$R. \rightarrow (\bar{A}.\bar{B}, \bar{A}B, A\bar{B}, AB) / (R, S, S, R); C = A.B$$

$$S. \rightarrow (\bar{A}.\bar{B}, \bar{A}B, A\bar{B}, AB) / (S, R, R, R); C = A+B$$

de unde:

$$D_R = R.(\bar{A}.\bar{B}+A.B)+S(\bar{A}.B+A.\bar{B}+A.B)=R(A\bar{O}B)+S(A+B)$$

$$D_S = R.(\bar{A}.B+A.\bar{B})+S(\bar{A}.\bar{B}) = R.(A\bar{O}B)+S\bar{A}\bar{B}$$

iar ecuația ieșirii:

$$C = R(A.B) + S(A+B)$$

Pe baza ecuațiilor D_R , D_S , C se poate face sinteza schemei de convergență, întocmai ca aceea a unui automat secven-




FIG. 6.1.







FIG. 6.2



a)



b)



c)

FIG. 6.3.




FIG. 6.4.a.




FIG. 6.4 b

țial sincron cu stări necodificate.

În cazul realizării schemei de convergență ca o structură de automat cu stări codificate, având registrul de stare dintr-un singur bistabil JK, ecuațiile deduse pe baza organigramei de stări sînt următoarele:

$$\begin{aligned} J &= A\bar{B} + \bar{A}B \\ K &= A+B \\ C &= \bar{Q}_0 A.B + Q_0(A+B) \end{aligned}$$

unde: Q_0 este ieșirea bistabilului de stare, iar: J, K sînt intrările bistabilului de stare.

Pentru asigurarea unei convergențe multiple (n ramuri paralele) se poate utiliza un grup de scheme de convergență conectate într-o structură piramidală sau serială (fig.6.3).

Structura piramidală este de preferat în cazurile în care nu există nici un indiciu asupra timpilor de parcurgere a diverselor ramuri paralele, iar structura serială se va utiliza atunci cînd există șanse să se cunoască aproximativ acești timpi de parcurgere. În acest caz, ramura cu cel mai lung timp presupus de parcurgere este conectată direct la ultima schemă de convergență. Considerațiile de mai sus au fost făcute din motive de întârziere de 1-2 tacte introduse de o schemă elementară de convergență, numărul de scheme elementare utilizate este indiferent de soluția aleasă fiind de n-1 scheme.

O altă soluție pentru n ramuri paralele este prezentată în fig.6.4.a, iar organigrama de principiu corespunzătoare acestei scheme în fig.6.4.b.

Fig.6.4.a conține un registru format din n circuite basculante bistabile, fiecărei ramuri paralele fiindu-i afectat un bistabil. Inițial bistabilele sînt poziționate pe zero. Un semnal cu durata egală cu perioada de repetiție a tactului, generat de ultima stare dintr-o ramură, poziționează pe un logic bistabilul ategat. Cînd toate aceste bistabile sînt în starea unui logic, produsul dintre ieșirile acestor bistabile are valoarea unui logic, și la următorul impuls de tact, bistabilul C este poziționat pe valoarea 1, indicînd momentul convergenței complete. Ieșirea C permite intrarea în trunchiul comun ce urmează ramurilor cu execuții paralele și în același timp inițializează

intreaga schemă, în vederea unei noi treceri prin ramurile cu execuții paralele și prin schema de convergență.

Organigrama din fig.6.4.b ilustrează în detaliu tocmai fenomenele ce au fost descrise mai sus.

În final, soluția aleasă de proiectant, va depinde de viteza cerută în sesizarea convergenței finale, și de numărul de ramuri cu execuții paralele.

b) Proiectarea unui circuit basculant bistabil cu funcțiuni multiple - bistabil cu tipul dictat de condiționări externe.

Cele mai utilizate variante de circuite basculante bistabile sînt de tipurile T, D și JK.

Vom presupune că dorim să realizăm un bistabil condiționat care după dorință, să se comporte fie ca bistabil T, fie D fie JK. În literatură nu există o metodă unitară de proiectare a unor astfel de bistabile condiționate.

În cele ce urmează, se va proiecta un astfel de bistabil considerîndu-l ca un caz particular de dispozitiv de comandă de tip sincron, fără funcții de ieșire și fără registru de stare. Rolul registrului de stare fiind preluat de însăși bistabilul considerat, la bază fiind inițial, spre exemplu de tipul D.

Schemă bloc a unui astfel de bistabil condiționat este prezentată în fig.6.5, ca și diagramă de timp ce trebuie respectată, referitor la impulsul de sincronizare, intrările de condiții și intrările de date. În fig.6.5, notațiile au următoarea semnificație:

- $Q_0, \overline{Q_0}$ - ieșirile bistabilului ;
- AZ - intrare asincronă de inițializare ;
- BT - intrare de condiție ce impune ca bistabilul să aibă o funcționare corespunzătoare tipului T ;
- BD - intrare de condiție corespunzătoare tipului D ;
- BJK - intrare de condiție corespunzătoare tipului JK ;
- ID - intrare de date sincrone pentru tipurile T și D ;
- II, IO - intrare de date sincrone pentru tipul JK (eventual RS); II - determină trecerea în starea 1 a bistabilului, iar IO - determină trecerea în starea 0.
- p - impulsul de sincronizare (tact).

În cadrul cronogramei:

$X = T, D, JK$ (ex. dacă $X=T$, atunci $RX=RT$)

$Y = D, 1, 0$ (ex. dacă $Y=D$, atunci $IY=ID$)

La un moment dat, bistabilul poate funcționa conform unui singur tip din cele considerate (T,D sau JK). Această afirmație se exprimă prin expresia:

$$RT \cdot ED + RT \cdot RJK + ED \cdot RJK = 0$$

Organigrama de stări a unui astfel de bistabil este prezentată în fig.6.6, unde cu A și B sînt notate cele două stări posibile ale bistabilului (0 sau 1). Pentru lămurirea funcționării bistabilului pe baza organigramei vor urmări o singură ramură (cea dublată cu linie întreruptă). Dacă bistabilul este în starea 1 (B) și $RT=0$ și $ED=0$ și $RJK=1$ înseamnă că se cere ca acest bistabil să funcționeze conform tipului JK. Dacă intrarea de zero are valoarea 1 logic ($IO=1$), bistabilul va comuta în starea zero (A).

Conform procedurilor standard de proiectare, în fig. 6.7 sînt prezentate diagrame stărilor curente și diagrame stărilor următoare.

Pe baza diagramei stărilor următoare, rezultă ecuația:

$$D_0 = \overline{Q_0} (RT \cdot ID + RT (BD \cdot ID + \overline{BD} (RJK \cdot IO))) + \\ + Q_0 (RT \cdot \overline{ID} + RT (BD \cdot \overline{ID} + \overline{BD} (RJK \cdot \overline{IO} + RJK)))$$

prin descompunere rezultă forma:

$$D_0 = \overline{Q_0} \cdot RT \cdot ID + \overline{Q_0} \cdot RT \cdot BD \cdot ID + \overline{Q_0} \cdot RT \cdot \overline{BD} \cdot RJK \cdot IO + \\ + Q_0 \cdot RT \cdot \overline{ID} + Q_0 \cdot RT \cdot BD \cdot \overline{ID} + Q_0 \cdot RT \cdot \overline{BD} \cdot RJK \cdot \overline{IO} + \\ + Q_0 \cdot RT \cdot \overline{BD} \cdot RJK$$

Minimizarea acestei ecuații punînd probleme datorită numărului mare de variabile, se va face o minimizare pentru termenii ce conțin variabila IO și una pentru termenii ce conțin ID. În final se vor verifica ecuațiile obținute.

Cele două diagrame de minimizare sînt prezentate în fig.6.8. Termenii redunzanți rezultă din sumele de produse logice ale condiționărilor simultane intersice.

La urma minimizării și unificării ecuațiilor rezultă expresia finală:




Fig. 6.5






Fig. 6.6



$$Q_0 \left\{ \begin{array}{l} A \\ B \end{array} \right.$$

$$Q_0 \left\{ \begin{array}{l} BT \cdot ID + \overline{BT} (BD \cdot ID + \overline{BD} (BJK \cdot I_0)) \\ BT \cdot \overline{ID} + \overline{BT} (BD \cdot \overline{ID} + \overline{BD} (BJK \cdot I_0 + BJK)) \end{array} \right.$$

Fig. 6.7




Fig. 6.8





Fig. 6.9

$$D_0 = \overline{Q_0} \cdot BT \cdot ID + \overline{Q_0} \cdot BD \cdot ID + \overline{Q_0} \cdot BJK \cdot II + \\ + Q_0 \cdot BT \cdot \overline{ID} + Q_0 \cdot BD \cdot \overline{ID} + Q_0 \cdot BJK \cdot \overline{IO} + Q_0 \cdot \overline{BT} \cdot \overline{BD} \cdot \overline{BJK}$$

Grupind termenii 1 și 4 respectiv 2 și 5 rezultă:

$$D_0 = BT(Q_0 \oplus ID) + BD \cdot ID + \overline{Q_0} \cdot BJK \cdot II + Q_0 \cdot BJK \cdot \overline{IO} + \\ + Q_0 \cdot \overline{BT} \cdot \overline{BD} \cdot \overline{BJK}$$

Pe baza acestei ecuații s-a făcut sinteza schemei bistabilului condiționat, prezentată în fig.6.9. Schema este experimentată, funcționând perfect.

Similar, pot fi proiectate scheme care funcționează în orice mod posibil, ca de exemplu: un bistabil care inițial - la primul impuls de tact are o funcționare de tip D, la următorul impuls de tact, funcționează ca un bistabil T, apoi ca JK, etc.

7. SEQUENȚIARBA ȘI CUPLAREA DISPOZITIVELOR DE COMANDA

În literatura de specialitate sînt puține referiri la funcționarea în serie sau în paralel a mai multor dispozitive de comandă [C18, H7]. Funcționarea paralelă este similară funcționării în cazul existenței mai multor ramuri divergente într-un DC. Problema divergenței și a convergenței mai multor ramuri paralele a fost tratată în capitolele anterioare.

Funcționarea serială a mai multor DC este tratată în [C18] cînd cuplarea DC este asigurată prin intermediul intrărilor și ieșirilor (generare funcție într-un DC și verificarea acestei funcții ca intrare în alt DC). Metoda este perfect valabilă cînd mai multe DC care trebuie să coopereze prin funcționare serială, utilizează aceleași impulsuri de tact. Dacă se utilizează impulsuri de tact diferite ca frecvență de repetiție, atunci DC cu tactul mai rapid riscă să nu i se ia în considerare o funcție de ieșire pentru cuplare cu alt DC. În acest caz organigrama de funcționare a DC cu tact de mare frecvență se complică, în sensul că după lansarea comenzii de cuplare, trebuie să verifice dacă a fost lăsată în considerare, dacă nu, trebuie să repete comanda pînă cînd aceasta este în sfîrșit lăsată în considerare. (În cazul acesta se poate pierde foarte mult timp). Cînd auto-

matul mai lent execută comandă de cuplare, nu se pun astfel de probleme, caz similar u cazul cind ambele DC au același tact. In orice caz, in situația DC rapide, care cer cuplarea cu automate mai lente, se complică însăși organigrama de funcționare a primei categorii.

Dacă două automate ce trebuiesc cuplate, au frecvențele de repetiție a impulsurilor de tact necunoscute, atunci ambele organigrame de funcționare se vor complica in mod inutil

In cazul in care există mai multe automate organizate intr-o anumită ierarhie, pe două sau mai multe nivele, cu funcționare întrecută serie/paralel, metoda de cuplare la nivelul lansare comandă - verificare intrare, este practic inabordabilă, datorită complicării fiecărui protocol de operare, in special in cazul in care relațiile de frecvență de repetiție între diferite impulsuri de tact sînt necunoscute sau variabile.

In literatură analizată [C18, H7, C19, I1, K4] nu se prezintă probleme de segmentare a automatelor sau dispozitivelor de comandă.

In cele ce urmează, vom prezenta o metodă de segmentare și cuplare a automatelor, ce nu modifică și nu complică in mod inutil protocoalele de operare ale acestora (organigramele sau tabelele), cu funcționare sigură, ce nu pune probleme de hazard, indiferent de tipul de ierarhie utilizat la cuplare, funcționare paralelă, serie sau întrecută și de asemenea independentă de frecvențele impulsurilor de tact ale diverselor automate sau segmente de automate.

In cazul in care, pentru rezolvarea unei probleme complexe de comandă numerică, apare necesitatea proiectării și realizării unui ASS de mare anvergură (foarte multe stări, bucle, ramificații, funcții), se preferă a împărți sau segmenta automatul in mai multe segmente sau automate relativ simple. Tehnica este instructivă similară tehnicii segmentării programelor, respectind principii asemănătoare.

- segmentele să fie ramuri distincte ale ASS fără salturi in alte ramuri ;

- segmentarea se va face in afara buclilor de așteptare sau ciclare, și nu in interiorul unei bucle.

- se permite segmentarea in interiorul unei bucle numai

dacă punctul terminal al segmentului se va afla în cadrul aceleiași bucle.

- în plus, față de tehnica segmentării programelor, putem avea mai multe segmente cu funcționare simultană total sau parțial, dacă nu se ajunge la un conflict referitor la resursele hardware afectate.

În cap.6 vor fi analizate diverse moduri de ierarhizare în cadrul mai multor ASS segmentate și cuplate, verificate experimental. De asemenea vor apărea cazuri de funcționare serială, paralelă, întrețesută, cu unul sau mai multe automate MASTER, precum și interschimbabilitatea MASTER-SLAVE, multiplexată în timp. De asemenea vor fi prezentate întâlniri de tipul: apel-apel-apel....-revenire-revenire-revenire, întocmai ca la buclele DC cuibărite, cunoscute spre exemplu din limbajul FORTRAN.

Problema cuplării ASS apare nu numai în cazul segmentării ci și în cazul când avem deja realizate mai multe DC care trebuie să funcționeze corelate.

Putem avea următoarele situații:

- un automat principal și mai multe automate subordonate ;



- mai multe automate din care la un moment dat, unul este principal și celelalte sînt subordonate, la un alt moment, un alt automat devine principal și restul subordonate, etc.

- mai multe automate principale și mai multe automate subordonate, cu execuții simultane sau întrețesute.

Mai jos, nu vom analiza decât tehnica cuplării a două unități de comandă notate UC1 și UC2, sub formă de ASS, tehnică propusă și experimentată de autor.

Cuplarea este asigurată de către un bistabil de legătură (sau de cuplare) BL, și decurge conform fig.7.1.

La aplicarea unui semnal de stare inițială (SILN) bistabilul BL este adus la 0, UC1 trece în starea inițială K, iar UC2 în starea inițială X. UC1 parcurge stările K...A realizîndu-și o parte din protocolul de operare (etapa II). După starea A, UC1 trebuie să-și oprească funcționarea primind comanda lui UC2. Acest lucru se întîmplă astfel: în starea A, UC1 comandă poziționarea bistabilului, BL pe 1, prin semnalul $BL \leftarrow 1$. Pînă în acest moment, UC2 este în buclă de așteptare



în starea X, pentru $BL=0$. Din moment ce $BL=1$, UC2 va încerca să își realizeze sarcine, preluând comande și poruncind stările Y...Z (etapa II) între timp, UC1 rămâne în buclă de așteptare în starea B pentru că acum $BL=1$. După ce UC2 și-a încheiat executarea protocolului său de operare, va trebui să realizeze încă două operații specifice numai cuplării:

- autoinițializarea UC2 și blocarea ei în starea inițială X ;
- ștergerea bistabilului de cuplare, în vederea redeclanșării UC1.

Când $BL=0$, UC1 părăsește bucla de așteptare din starea B, executând tranziția în starea C, după care își continuă execuția protocolului său de operare (etapa I₂).

Dacă în starea A, UC1 efectuează și alte operații din cadrul protocolului său de operare (în afara generării comenzii $BL \leftarrow 1$), etapa este renotată cu I₁'.

Dacă în starea Z, UC2 efectuează și alte operații din cadrul protocolului său de operare (în afara generării comenzii $BL \leftarrow 0$), etapa este renotată cu II'.

Alegerea variantelor I₁' și II' în locul variantelor I₁ și II conduce la eliminarea unor perioade de 1 tact inactive, în funcționarea corelată a celor două automate, după cum se va vedea în fig.7.2.

În cazul considerat, din cele două automate, UC1 este principal, iar UC2 subordonat.

Chiar dacă se iau în considerare mai multe automate sau segmente de automate, tehnica de cuplare prezentată mai sus poate fi utilizată fără probleme, indiferent de raporturile dintre perioadele impulsurilor de tact și ierarhia stabilită între automate.

De exemplu, este posibilă o funcționare întretesută în timp a mai multor automate, ca în fig.7.3, aleasă arbitrar pentru a ilustra posibilitățile tehnicii adoptate. Cazuri concrete vor fi analizate în cap.8.

UC1 este un automat principal segmentat în segmentele 1.1 - 1.2 și 1.3 - 1.4 (prevăzută cu așchită mort)

UC2 este un alt automat principal dintr-un singur segment cu autorevenire la starea inițială (2.1 - 2.2).

UC3 este un automat subordonat lui UC1, care pe durata

intervalului 3.1 - 3.2 este în buclă de așteptare a comenzii din punctul 1.2 al UC1. Perioada sa activă este cuprinsă între punctele 3.2 - 3.3, cu revenire în starea inițială, după ce în punctul 3.3 predă comanda lui UC1 (segmentul 1.3 - 1.4).

UC4 este din nou un automat principal cu ramuri paralele unde:

- 4.1 - este bucla de așteptare inițială
- 4.1 - 4.2 - trunchi comun
- 4.2 - 4.3 - sfîrșit mort (UC_4^1)
- 4.2 - 4.4 (UC_4^1) ramuri paralele
- 4.2 - 4.4 (UC_4^2)
- 4.4 - 4.5 - trunchi de așteptare a convergenței
- 4.5 - 4.6 - ultimul trunchi comun

UC5 este un automat subordonat lui UC4, care pe durata intervalului 5.1 - 5.2 este în buclă de așteptare a unei comenzi de declanșare din partea lui UC1. Această comandă se declanșează în punctul 4.5. De remarcat faptul că între aceste două automate nu există un dialog în adevăratul sens al cuvîntului, pentru că UC4 și UC5, din acest moment vor funcționa în paralel, fără ca UC4 să mai controleze secvențierea lui UC5 după ce l-a declanșat. În acest caz, bistabilul corespunzător de cuplare, va fi gîterat la inițializarea generală, și va fi trecut în starea 1, de către UC4 în punctul 4.5 (după asigurarea convergenței).

S-a insistat pînă acum asupra cuplării DC, a funcționării lor în paralel, și datorită faptului că previziunile pentru viitor [14], referitoare la generația a 5-a de oscilatoare întrevăd atât la nivel software - limbaje de programare orientate spre obiect și cu funcționare în paralel, cît și la nivel hardware - arhitecturi de procesoare în paralel.

Și din acest motiv, studiul comenzii paralele este util atât pentru etapa actuală de dezvoltare a tehnicii numerice cît și pentru etapele viitoare.

O aplicație posibilă și imediată pentru utilizarea unui sistem de DC cuplate și cu funcționare în paralel ar putea fi de exemplu la realizarea DC central de comandă pentru un procesor cu educerea anticipată a instrucțiunilor și datelor și cu un număr mare de tipuri de cicluri mașină. În acest caz, DC central de comandă ar putea avea o structură de tipul celei

prezentate în fig.7.4.

Aici se disting 4 DC cuplate, cu funcționare în paralel din care:

- DC1 - servește la generarea microinstrucțiunilor sau semnalelor de comandă pentru executarea instrucțiunilor ;

- DC2 - constituie generatorul noului ciclu de mașină (eventual și "codificator de ciclu mașină") - sau generator de "faze de execuție".

- DC3 - servește la generarea comenzilor necesare pentru aducerea anticipată a instrucțiunilor.

- DC4 servește la aducerea anticipată a datelor (ex.:elemente succesive dintr-un tablou),

De remarcat în fig.7.4 modul cum sînt cuplate între ele cele 4 DC în așa fel încît se condiționează unul pe celălalt. Semnalul de tact poate fi unic sau tactul pentru DC2 și DC3 poate fi derivat din tactul pentru DC1 (la DC2 divizat) sau autorizat prin poartă (la DC3).

În cazuri mai complexe de procesări sau execuții paralele, poate exista conflict de cuplare la nivelul mai multor DC sau la nivelul altor resurse hardware implicate în cuplare. Pentru rezolvarea unor astfel de probleme, propunem o structură (fig.7.5), ce conține următoarele blocuri în secțiunea sa de date:

- RCC - registrul cererilor de cuplare a DC-urilor ;
- RDA - registrul DC-urilor active ;
- RDB - registrul DC-urilor inactive (în așteptare)
- RBC - registrul bietașurilor de cuplare
- SPC - schemă de priorități la cuplare
- SCC - schemă de convergență ; asigură cuplarea unui DC care așteaptă încheierea unui grup de execuții simultane în alte DC. Pentru mai multe grupe de execuții simultane sînt necesare mai multe SCC.
- DCC - dispozitiv de comandă a proceselor de cuplare, este de fapt un DC supervisor al celorlalte DC și a blocurilor funcționale din structura propusă în fig.7.5.

Evident, proiectarea protocolului de operare al DCC nu este o treabă simplă, pentru că ea depinde de numărul de DC controlate, de ierarhizarea lor, de celelalte resurse hardware implicate, de numărul de grupe de execuții paralele, etc.




FIG. 7.3.




FIG. 7.4.




FIG. 75.

Astfel, de probleme, preocupă și pe cei ce propun structuri de SN din generația a 5-a [×4], și posibil ca în viitor să se elaboreze proceduri standard de proiectare a unor astfel de structuri, așa cum astăzi există proceduri standard de proiectare a numărătoarelor, schemelor combinaționale, automatelor, sau a calculatoarelor în arhitectură Von Neumann.

8. REALIZARI HARDWARE

În acest capitol se vor prezenta unele realizări hardware cu caracter de originalitate, în care se regăsesc, de astădată demonstrate practic, principiile enunțate în cap.4 și 7. Blocurile de comandă ce urmează a fi prezentate, au fost realizate de autor în cadrul unor contracte de cercetare, pentru structuri de date deosebit de complexe. Soluțiile alese reprezintă soluții optime de compromis, în condițiile și la cerințele impuse (viteză de operare, caracteristici de "timp real", execuții paralele, etc.).

8.1. Structură de comandă ierarhizată supervizată de un sistem monoprosesor, utilizată în cadrul unui stand de testare a memoriilor.

Pentru a analiza structura de comandă din titlu se cere să fi prezentată succint și structura de date aferentă și funcțiunile sale. Standul de testare este condus de un microprocesor și poate testa atât memorii cu ferite cât și memorii cu circuite MOS, până la 4 module simultan, de fiecare tip (ferite, MOS), cu capacități de 4, 16, 32 și 64 KB (Anexa 2, FOTO 1).

La o analiză globală, standul de testare conține trei secțiuni (fig.8.1.a).

1 - un sistem de calcul cu periferia (DAF, panou de comandă și vizualizare - FCV, panou de service - PS, miniimprimantă




Fig. 8.1.a.




Fig. 8.1.b.

manță - MI, sintetizor semnale sonore - SSS, monitor hardware pentru electroalimentare - MHE).

2 - testorul pentru memoriile cu ferite ;

3 - testorul pentru memoriile MOS .

Secțiunea 1 este secțiune "master" avind întreaga comandă de tip "programat".

Secțiunea 2 este o secțiune "slave" și conține 4 module de memorie cu ferite, o subsecțiune de date aferentă structurii de testor și o subsecțiune de comandă de tipul prezentat în cap. 3.1.2.2.

Secțiunea 3 este o altă secțiune "slave" și conține 4 module de memorie MOS, o subsecțiune de date aferentă structurii de testor și o subsecțiune de comandă, ierarhizată pe mai multe nivele, detaliată și comentată în fig.6.1.a.

În fig.6.1.b este prezentată ierarhizarea standului la nivelul comenzii, unde pe nivelul zero (master) se află dispozitivul de comandă programat, pe nivelul 1 dispozitivele de comandă centrale ale celor două testoare: DCF - pentru testorul de memorii cu ferite, UC - pentru testorul de memorii MOS plus DCI hardware interfațe. Următoarele nivele ierarhice se continuă după cum urmează:

- nivelul 2 conține : SPI (unitatea de comandă pentru regiul de îmbătrânire - Subprogram îmbătrânire); SPT (unitatea de comandă pentru testele curente - Subprogram testare); UC-GAL (unitatea de comandă ce dirijează testul de durată mare - GALLO-PING) și DCIA - ferite.

- nivelul 3 conține : UC-CODER (unitatea de comandă ce dirijează operațiile de citire/comparare memorare cod eroare) și comanda regenerării.

- nivelul 4 conține: un arbitru de concurență/prioritățile între cererile de cicluri citire/scriere/regenerare).

- nivelul 5 conține: BT (baza de timp pentru modulele de memorie MOS) un DC de tip asincron realizat cu linii de intruziere, porți logice și bistabile.

Dialogul între blocurile de mai sus este de tipul: "cu respectarea ierarhiei".

Pentru a efectua analiza și sinteza nivelelor ierarhice 1 - 5 se impune prezentarea globală a protocolului de operare și a secțiunilor de date implicate.

Testorul MOS execută sub comanda DC programat (nivel ierarhic 0) următoarele funcțiuni majore:

- cicluri de încălzire
- cicluri de testare curente: scriere-citire "0"; scriere-citire "1"; scriere/citire informația de adresă; scriere/citire informație poziționată manual (de la un registru de comutatoare).

- cicluri de testare în regim "GALLOPING".

Testorul are următoarele facilități:

- oprire pe eroare
- avans manual în secvență (pas - cu - pas)
- afișare adresă, date de i/E, rezultatul comparării, etc.

În continuare, pe baza unei scheme bloc referitoare numai la testorul MOS, se va aplica principiul de funcționare, se vor descrie blocurile din secțiunea de date și se vor descrie și proiecta unitățile de comandă.

Schema bloc propusă este cea din figura 3.1.c. Modulul de memorie din figură, prin intermediul multiplexorului de intrare adresă MUX - IA poate fi adresat de către trei blocuri diferite: numărătorul N_2 (numărătorul de adresare curentă); numărătorul N_1 (utilizat doar în cadrul testului GALLOPING), sau numărătorul de regenerare N-REG (formează adresa în timpul ciclului de regenerare).

Senalele prin care multiplexorul MUX - IA permite ca adresarea să se efectueze de către unul dintre numărătoare sînt generate (ca nivele logice) de către un generator de fază pentru multiplexoare GF - IA.

Datele ce urmează a fi înscrise în modul sînt și ele multiplexate din trei surse diferite:

- conținutul numărătorului N_2 pentru memorarea adresei curente.
- conținutul cheilor de date de pe panoul de comandă.
- conținutul bistabilului D ("0" sau "1").

Ca și multiplexorul de intrare adresă MUX - IA și multiplexorul de intrare date MUX - ID este comandat de un generator de fază pentru multiplexare: GF - ID.

Sezizarea unei erori de memorare se face prin compararea datelor de memorat cu cele memorate, cu ajutorul comparatorului COMP. Rezultatul pozitiv al comparării va fi semnalat de apari-




Fig 81.c

Conda-
 corul
 AF și
 ta:
 scria
 se mo-
 va che-
 rei, se
 număr
 COD -
 - NK
 irge-
 caz de
 de
 pe
 egal
 ste,
 le
 Se pot
 le co-
 l
 i in
 i NC,
 lu.
 ierea
 ezen-
 l.
 ului
 COMP-
 entă),
 număr
 i din-




Fig 81c

ția semnalului COMP COR (comparare corectă). Rezultatul comparării bit cu bit este de asemenea accesibil.

Sistemul de vizualizare (materializat prin multiplexorul de afigare MUX - AF, generatorul de faze a sociat: OF - AF și un set de LED-uri pe panoul frontal), permite vizualizarea:

- datelor citite
- adresei curente
- rezultatului comparării bit cu bit a datelor de înscris și cele înscrise.

Capacitatea modulelor poate fi variabilă, capacitatea modulului aflat în testor fiind consemnată prin poziționarea cheilor cu această destinație. De fapt poziționând aceste chei, se reține numărul rîndurilor de capsule ale modulului. Acest număr este codificat (de către codificatorul de rînduri final: COD - NRF) apoi comparat prin intermediul comparatorului COMP - NR cu conținutul numărătorului NR (NR numără în timpul parcurgerii unui test, rîndul de capsule la care s-a ajuns). În caz de coincidență între conținutul numărătorului NR și numărul de rînduri (capacitatea) fixată prin intermediul cheilor de pe panou, apare semnalul NR = NFF (numărul de rînduri este egal cu numărul de rînduri final).

Testorul are posibilitatea de a cicla diferitele teste, numărul de cicluri care trebuie parcurs specificîndu-se de către operator prin intermediul unor chei de la panou. (Se pot executa 1,2,4 sau 8 cicluri). Conținutul acestor chei este codificat de către codificatorul numărului de cicluri final (NCF), apoi introdus în comparatorul numărului de cicluri în vederea comparării cu conținutul numărătorului de cicluri NC, numărător incrementat după fiecare parcurgere a unui ciclu. Coincidența este semnalată de către semnalul NC = NCF.

Numărul de module ce sînt introduse în testor în vederea testării lor, este trimis (de către patru sesizare a prezenței modulului), codificatorului numărului de module final. Conținutul acestuia este comparat cu conținutul numărătorului de module NM, de către comparatorul numărului de module COMP - NM. Dacă s-a ajuns la ultimul modul (deci există coincidență), apare semnalul NM = NMF (numărul de module este egal cu numărul de module final).

În cazul apariției unei erori, deci a necoincidenței din-

tre datele de intrare și cele memorate, acest lucru trebuie semnalat sistemului de conducere (microprocesorului). Trebuie totodată indicat modulul l care a apărut defecțiunea respectivă. Acestea toate se realizează astfel: tamponul T_1 , conține patru circuite bistabile, câte unul pentru fiecare modul. Conținutul numărătorului de module NM servește la demultiplexarea de către demultiplexorul memorare eroare DEMUX - MEMER a semnalului MEMER. La apariția lui, bistabilul asociat modulului (bistabil din tamponul T_1) la care a intervenit eroarea, se va poziționa pe "1".

Conținutul tamponului T_1 este transferat tamponului T_2 , a cărui ieșiri sînt conectate la bus-ul de date al microprocesorului, pentru a se putea trimite informația asupra modului defect. Transferul se face la apariția semnalului T_1 în T_2 (semnal identic cu cel lansat de către microprocesor: citire eroare NOS - CITER MOS).

După executarea transferului, microprocesorul trebuie anunțat că i s-a furnizat informația pe bus-ul de date. Aceasta se face lansîndu-se o intrerupere, prin intermediul bistabilului V_{MOS} (validare MOS). Bistabilul V_{MOS} este poziționat pe "1" în momentul transferului T_1 în T_2 . Semnalul de achitare a intreruperii $\mu P - V_{MOS}$ este cel care readuce pe "0" acest bistabil, permițîndu-se continuarea testării.

Demultiplexorul DEMUX - NDOI, demultiplexează semnalul NDOI_{1,2} spre cele patru module, folosîndu-se de numărătorul modulului curent NM.

Pentru parcurgerea operațiunilor de testare descrise mai sus e nevoie de un bloc ce să evedențieze execuția curentă a unuia sau altuia dintre teste. Acest bloc este un numărător, numărătorul de teste Z. Conținutul acestuia este:

- 0 0 0 la îmbătrînire
- 0 0 1 la testul scriere, citire, comparare cu conținutul cheilor de date
- 0 1 0 la testul scriere, citire, comparare cu "0"
- 0 1 1 la testul scriere, citire, comparare cu "1"
- 1 0 0 la testul scriere, citire, comparare adresă curentă
- 1 0 1 la testul GALLOPING

În schema din figure 8.1.e sînt figurate și cinci automate secvențiale sincrone, materializarea celor cinci unități de

comandă ale testorului, unități ce generează diversele semnale de comandă pe parcursul testelor.

- UC - unitatea de comandă centrală; ce asigură inițializarea întregului testor, declanșarea regimului de îmbătrânire ales de operator (citire/scriere/regenerare), declanșarea succesivă a testelor. Tot UC asigură avansul numărătorului de teste Z, poziționarea bistabilelor BC/S (citire/scriere), D (date "1" sau "0") și fixarea intrărilor de selecție a multiplexorului de intrare date MUX-ID.
- UC-GAL - unitatea de comandă pentru testul GALLOPING. Determină inițializarea numărătoarelor de cicluri NC, de module NM, de rinduri NR, a numărătoarelor de adresare N_1 și N_2 ; determină selectarea adresei prin multiplexorul de intrare adresă MUX-IA; incrementează numărătoarele NK, NM, NC, N_2 ; determină transferul conținutului numărătorului N_1 în numărătorul N_2 ; dă comanda de poziționare pe "1" a bistabilului de date D, precum și comanda de complementare a datelor, deci generează toate semnalele necesare desfășurării operațiunilor testului GALLOPING.
- UC-CODER - Unitatea de comandă ce asigură formarea codurilor de eroare în tamponul 1_1 . Declanșează un ciclu de citire-comparare și după trecerea timpului de acces al modulelor, în funcție de rezultatul comparării memorează sau nu codul de eroare. Semnalele de comandă efective pe care le generează, sînt: de inițializare a bistabilului $1ES_{11}A$, de citire și de memorare a erorii.
- SPI - subprogram pentru îmbătrânire. Este unitate de comandă subordonată (subprogram) ce asigură efectuarea îmbătrînirii. Declanșează un ciclu de scriere sau citire, incrementează numărătoarele N_2 (adresare curentă) și NR (numărător de rinduri); inițializează numărătorul NR și bistabilul SPI.
- SPT - subprogram de testare. Este tot o unitate de comandă subordonată, ce conduce operațiunile de

testare. Provoacă inițializarea numărătoarelor NC, AM, AN, incrementarea acestora și a numărătorului N_2 , poziționarea pe "1" a bistabilului IASTER și inițializarea bistabilului SPT.

După cum se observă, unitățile de comandă sînt interconectate, putîndu-se apela una pe cealaltă. Principiul legăturii între două unități de comandă a fost prezentat în cap.7.

8.1.1. Blocurile funcționale ale testorului.

În acest paragraf sînt descrise, grupate pe categorii blocurile funcționale ale testorului.

Numărătoarele (fig.8.2).

- N_2 - numărător de adresare curent, la nivel de capsulă. Numărătorul are douăsprezece ranguri și este sincron reversibil. Legirile N_2 pot fi aduse în orice stare prin introducerea informației dorite pe intrările de date, în paralel, deoarece numărătorul N_2 trebuie să poată fi încărcat cu conținutul numărătorului N_1 . Incrementarea numărătorului N_2 se face cu semnalul $+ 1N_2$; inițializarea cu $A(0)N_2$, iar memorarea conținutului numărătorului N_1 cu comanda $(N_1) \rightarrow N_2$. Transportul rezultat de la ultimul rang este accesibil sub forma semnalului C_{12} .
- N_1 - este al doilea numărător de adresare, are tot 12 ranguri și adresează tot la nivelul capsulelor. Acest numărător este utilizat numai în cazul parcurgerii de către testor a testului QUALIFING, în acest caz lucrînd corelat cu numărătorul N_2 . Incrementarea se face cu semnalul $+ 1N_1$ iar inițializarea cu semnalul $A(0)N_1$. Schema bloc este prezentată în figura 8.2.
- N-REG - numărător de regenerare; generează adresa curentă de regenerare pe 6 ranguri. Incrementarea se face la semnalul GT-REG (generator tact pentru regenerare). Inițializarea este realizată de comanda STIN
- AM - numărător al rîndurilor de capsule; are 4 ranguri (la modulul de 32 KO se folosesc doar rîndurile 0 și 1 care generează de fapt semnalele de adresă

$AD_{12,13}$), este incrementat la semnalul +1NR și inițializat prin A(o)NR.

- numărător al modulelor de testat.. Are două ranguri (în cele prezentate mai sus s-a arătat că numărul maxim de module ce se pot testa este 4). Avansarea numărătorului se face la comanda +1NA iar inițializarea prin semnalul A(o)NM.
- numărător al ciclurilor de testare. Operatorul poate cere efectuarea a 1,2,4 sau 8 cicluri. Numărătorul are 3 ranguri. Numărătorul este incrementat de semnalul +1NC și inițializat de către A(o)NC.
- Ultimul dintre numărătoare este un numărător de teste; prin conținutul său indică ce fel de test este în execuție (testele și conținutul corespunzător al numărătorului au fost prezentate deja). Numărătorul are trei ranguri. Incrementarea se face cu semnalul +1Z iar inițializarea prin A(o)Z.

Multiplexoarele (fig.8.3)

40X - IA - Multiplexor intrare adresă. Selectează adresa din trei locuri posibile: numărătorul N_2 în cazul adresării curente, numărătorul N_1 în cazul parcurgerii testului GALLOPING sau N-REG pe durata regenerării, și o triaite spre intrările de adresă ale modulelor (NAD_{0-11}).

Pe primele 6 ranguri, (c.m.p.s) schema e realizată pe trei nivele, deoarece aici intervin rangurile numărătorului de regenerare. Presupunem că apare semnalul (N_1)→IA (de la generatorul de fază^{da} Multiplexare GF-IA). Bineînțeles celelalte semnale de comandă ale multiplexorului (N_2)→IA și LANS-REG vor fi "0". În acest caz prin portile din primul nivel vor putea trece semnalele de la numărătorul N_1 , semnalele de la numărătorul N_2 fiind blocate de "0"-ul semnalului (N_2)→IA. În al doilea nivel se găsesc circuite invertoare, pentru căstrarea în final a polarităților dorite. Prin nivelul trei se permite trecerea semnalelor ce vin din nivelul doi datorită validării lor de către semnalul LANS




Fig. 8.2.

REG (semnalele număratorului de regenerare sînt blocate la fel ca și semnalele număratorului N_2 în primul nivel, de către LANS REG "0").

Dacă de exemplu LANS REG e "1" vor fi validate doar porțile din nivelul trei, la ieșiri regăsindu-se semnalele număratorului de regenerare N-REG.

MUX - AF - sistemul de vizualizare permite urmărirea informației din patru puncte:

- date intrare
- date ieșire
- adresa curentă
- rezultatul comparării bit cu bit.

Semnalele ce determină vizualizarea uneia sau alteia din mărimi sînt nivelele de tensiune (de la generatorul de faze afigere GF-AF; A-ID; A-ED; A-IA; A-COMP.

Funcționarea este analogă cu cea a multiplexorului de intrare adresă: nu sînt validate decît intrările a căror selecție este "1".

MUX - ID - multiplexorul de intrare date. Datele ce urmează a fi memorate într-un modul pot proveni de la:

- cheile de date de la panoul de comandă;
- număratorului N_2 ;
- bistabilul D (poziționat pe "0" sau "1");

Acest multiplexor selectează una din aceste 3 surse de date.

Generatoarea de faze pentru multiplexare (Fig.8.4)

GF - AF - generator de faze pentru multiplexare afigere. Are rolul de a transforma impulsurile a-id; a-ed; a-comp; a-ia venite de la unitățile de comandă, în nivele de tensiune cu care sînt atace multiplexorul de afigere. Ca și celelalte generatoare de faze (pe care le vom descrie în continuare) generatorul de faze pentru afigere conține un codificator, un registru tampon și un decodificator propriu.

Registru tampon este realizat cu două bistabile




Fig. 8.3.

RS. Pentru proiectare întocmim următorul tabel:

a-id	a-ed	a-comp	a-ia	B ₀	B ₁	A-ID	A-ED	A-COMP	A-IA
1				0	0	1			
	1			0	1		1		
		1		1	0			1	
			1	1	1				1

De aici putem scrie ecuațiile pentru intrările bistabilelor:

$$\bar{r}_0 = \overline{a-id+a-ed} = \overline{a-id} \cdot \overline{a-ed}$$

$$\bar{s}_0 = \overline{a-comp+a-ia} = \overline{a-comp} \cdot \overline{a-ia}$$

$$\bar{r}_1 = \overline{a-id+a-comp} = \overline{a-id} \cdot \overline{a-comp}$$

$$\bar{s}_1 = \overline{a-ed+a-ia} = \overline{a-ed} \cdot \overline{a-ia}$$

Si ecuațiile nivelului de tensiune de la ieșire:

$$A-ID = \bar{B}_0 \cdot \bar{B}_1$$

$$A-ED = \bar{B}_0 \cdot B_1$$

$$A-COMP = B_0 \cdot \bar{B}_1$$

$$A-IA = B_0 \cdot B_1$$

F-ID - generator de faze pentru multiplexare intrare date
 Transformă impulsurile (d)→id; (ia)→id; (gad)→id, în nivele necesare etajării multiplexorului de intrare date. întocmim tabelul pentru scrierea ecuațiilor:

(d)→id	(ia)→id	(gad)→id	B ₀	B ₁	(D)→ID	(IA)→ID	(GAD)→ID
1			0	0	1		
	1		0	1		1	
		1	1	0			1

$$\bar{r}_0 = \overline{(d) \rightarrow id (ia) \rightarrow id} = \overline{(d) \rightarrow id} \cdot \overline{(ia) \rightarrow id}$$

$$\bar{s}_0 = \overline{(gad) \rightarrow id}$$

$$\bar{r}_1 = \overline{(d) \rightarrow id + (gad) \rightarrow id} = \overline{(d) \rightarrow id} \cdot \overline{(gad) \rightarrow id}$$

$$\bar{s}_1 = \overline{(ia) \rightarrow id}$$





Fig. 8.4.

$$(D) \rightarrow ID = \bar{B}_0 \cdot \bar{B}_1$$

$$(IA) \rightarrow ID = \bar{B}_0 \cdot B_1$$

$$(GAD) \rightarrow ID = B_0 \cdot \bar{B}_1$$

GF - IA - generator de faze pentru multiplexare intrare adresă. Transformă impulsurile $(n_1) \rightarrow ia$ și $(n_2) \rightarrow ia$ în nivele de tensiune necesare multiplexorului intrare adresă. Este cel mai simplu dintre generatoare; cele două impulsuri atacă direct intrările bistabilului (ce constituie registrul tampon) iar ieșirile bistabilului sînt tocmai nivelele necesare.

Codificatoarele (fig.8.5)

COD - NCF - codificatorul numărului de cicluri final. Numărul de cicluri de testare (1,2,4 sau 8) este fixat de către operator prin intermediul a 4 chei de pe panoul de comandă. Acest număr este codificat prin doi biți:

Kc_1	Kc_2	Kc_4	Kc_8	NCF_1	NCF_0
1				0	0
	1			0	1
		1		1	0
			1	1	1

$$NCF_0 = Kc_2 + Kc_8 = \overline{Kc_2} \cdot \overline{Kc_8}$$

$$NCF_1 = Kc_4 + Kc_8 = \overline{Kc_4} \cdot \overline{Kc_8}$$

COD - NMF - codificatorul numărului de module final. Numărul de module de testat nu este fixat de la chei, de pe panou ci e dat de către niște sesizoare electro-mecanice (KM_1). Numărul de module se codifică tot pe doi biți (NMF_0 ; NMF_1) :







Fig. 85.



KM_0	KM_1	KM_2	KM_3	NMF_1	NMF_0
1				0	0
1	1			0	1
1	1	1		1	0
1	1	1	1	1	1

$$NMF_1 = KM_2$$

$$NMF_0 = KM_3 + KM_1 \cdot \overline{KM_2}$$

COD - NRF - codificator al capacității modulelor. Din exterior această capacitate este fixată de către operator prin intermediul a 4 chei de pe panoul de comandă (8 K, 16 K, 32 K, 64 K). Capacitatea modulelor este codificată sub forma a 4 biți ce reprezintă capacitatea în număr de rânduri de capsule:

KR_4	KR_8	KR_{16}	KR_{32}	NRF_5	NRF_4	NRF_3	NRF_2	NRF_1	NRF_0
1								1	
	1							1	
		1			1				
			1	1					

$$NRF_0 = 0$$

$$NRF_1 = 0$$

$$NRF_2 = KR_4$$

$$NRF_3 = KR_8$$

$$NRF_4 = KR_{16}$$

$$NRF_5 = KR_{32}$$

Demultiplexoarele (fig.6.6)

DEMUX-DOA - are rolul de a trimite semnalul DOA ($NDOI_{1,2}$), spre modulul curent. Are la intrări ieșirile numărărilor de module NM.

DEMUX-MEMER - în cazul apariției unei defecțiuni trebuie să se știe la care dintre module a survenit, prin poziționarea pe "1" a bițabilului asociat, din tamponul T_1 . Acest lucru e făcut de către unul dintre

ACC




Fig. 8.7.




Fig. 8.8.a.




Fig. 8.8.b.

semnalele $PR_i T_1$ de la ieșirea acestui demultiplexor. Deci semnalul \overline{MEMR} e demultiplexat spre modulul curent (la care a survenit eroarea).

Decodificatoare (fig.8.7)

D_1-Z_{MOS} - în afară de decodificatoarele înglobate în schemele generatoarelor de faze pentru multiplexare, mai există acest decodificator, care decodifică starea curentă a număratorului de teste Z, generînd semnalele $Z_1 Z_5$.

Registre tampon (fig.8.8)

T_1 - după cum am arătat, dacă apare o defecțiune, trebuie să se știe la care dintre module a intervenit. Tamponul T_1 conține 4 bistabile, câte unul asociat fiecărui modul. Semnalul de memorare a erorii \overline{MEMR} este demultiplexat spre cele 4 bistabile sub forma semnalelor $PR_i T_1$, bistabilul asociat modulului la care a survenit eroarea este poziționat de respectivul semnal pe "1".

T_2 - numărul modulului la care a intervenit greșeala trebuie trimis spre microprocesor. Acest lucru se realizează cu ajutorul acestui tampon, care^{ox} legirile conectate prin intermediul unor invertoare cu trei stări la magăstrala de date a microprocesorului. Transferul conținutului tamponului T_1 în tamponul T_2 se face la comanda T_1 în T_2 . Această comandă se dă întotdeauna după ce unitățile SPT sau UC-GAL și-au terminat activitățile, ele fiind singurele ce pot detecta o eroare.

Bistabile (fig.8.8)

D - se poziționează pe "1" sau pe "0", dacă datele ce trebuie înscrise în modul sînt 11...11 sau 00...00. Are intrările de forțare pe "1" și pe "0" conectate la semnalele $A(1)D$; $A(0)D$. Tactul bistabilului este format printr-o poartă SI care la intrări tactul de la sistemul cu microprocesor (10 MHz) și comanda de complementare date \overline{CD} .




Fig. 8.9.





Fig. 8.10.

- V_{MOS} - când se execută transferul (T_1) T_2 acest bistabil e poziționat pe "1" și dă intrerupere la microprocesor. După ce microprocesorul servește intreruperea, readuce la "0" bistabilul V_{MOS} și permite astfel plecarea mai departe a testurii. Bistabilul V_{MOS} este format de fapt din două bistabile. Este inițializat de semnalul \overline{STLN} , adus la "1" cu comanda $A(1)V_{MOS}$. Este adus la "0" de către microprocesor cu comanda $A(0)V_{MOS}$ (sau V_{MOS}).
- BC/S - bistabil de citire - scriere; când se află poziționat pe "1", indică o operație de citire, iar când conținutul său e "0", se execută o scriere. Este realizat cu un bistabil JK ce are intrarea J la "1" logic. La intrarea K e conectat semnalul \overline{STLN} (stare inițială). Are intrarea de forțare pe "1" conectată la semnalul $A(1)BC/S$.
- BI-REG - bistabilul de îmbătrânire-regenerare. Memorează o cerere de îmbătrânire-regenerare. E adus la "1" de către semnalul $A(1)BI-REG$, iar la "0" de către semnalul $A(0)BI-REG$ sau \overline{STLN} .

Senzizare conținut numărătoare (fig.8.9)

- 4095₁ - determină momentul când numărătorul N_1 a ajuns la capacitatea maximă (este "plin" de "1"). Dacă toate rangurile numărătorului sînt "1", la ieșire va apare semnalul (4095₁).
- 4096₂ - determină momentul când numărătorul N_2 face tranziția de la 11...11 la 00...00. Este realizat sub formă de bistabil. Inițializarea lui se face cu semnalul \overline{STLN} . Semnalul c_{12} de la intrare este transportul dinspre ultimul rang.

Generatoare de tact (fig.8.10)

- GT-AUT - este generatorul de tact automat. Are o frecvență de 10 MHz și este conținut în cadrul sistemului de calcul cu microprocesor.
- GT-REG-16/32-generator de tact pentru regenerare. Generează un tact cu perioada de 16 sau 32 μs (în funcție de conexiunile c-c₁₆ sau c-c₃₂). Este realizat cu 3 porți invertoare.




Fig. 8.11.

- GT-RMG-05 - generator de tact pentru îmbătrînirea de regenerare, dacă bistabilul BI-RMG este în starea "1". Este realizat cu două linii de întârziere.

Comparațoare (fig.8.11)

- COMP - compară pe 1b ranguri, bit cu bit, datele de intrare în module (datele ce trebuie memorate) cu cele de ieșire (datele ce s-au memorat și s-au citit). La comparare cu rezultat corect apare semnalul COMCOR = "1".
- COMP-NR - compară numărul de rînduri de capsule curent, cu cel final, specificat de către COD-NRF, generînd în caz de coincidență semnalul NR=NRF. Semnalul NR=NRF ne semnalizează ajungerea la ultimul rînd de capsule.
- COMP-NM - compară numărul de module curent (dat de numărătorul de module, NM) cu numărul de module final dat de codificatorul numărului de module final, COD-NMF. În caz de coincidență se generează semnalul NM=NMF.
- COMP-NC - compară conținutul numărătorului de cicluri, NR, cu ieșirile codificatorului numărului de cicluri final COD-NCF. Dacă la celelalte comparațoare nu a fost necesară scrierea ecuațiilor pentru sintetizare, aici deoarece avem de comparat un număr de trei ranguri (conținutul numărătorului de cicluri), cu unul cu două ranguri (ieșirea codificatorului numărului de cicluri). De aceea vom codifica conținutul numărătorului de cicluri pe doi biți:

NC			NC'	
NC ₂	NC ₁	NC ₀	NC' ₁	NC' ₀
0	0	0	0	0
0	0	1	0	1
0	1	1	1	0
1	1	1	1	1

$$NC'_1 = NC_1$$




Fig. 8.12.

$$NC_0' = \overline{NC_2} \cdot \overline{NC_1} \cdot NC_0 + NC_2 \cdot NC_1, NC_0 = NC_0 (\overline{NC_2} \cdot \overline{NC_1} + NC_2 \cdot NC_1)$$

Acum compararea se face ca și la celelalte comparatoare prin circuite SAU-EXCLUSIV.

8.1.2. Proiectarea structurii de comandă în detaliu

Proiectarea SPI

SPI - este unitatea de comandă ce conduce operațiunile de îmbătrânire (subprogram de îmbătrânire). Apelarea acestei unități de comandă se face prin poziționarea pe "1" a bistabilului asociat SPI (cât timp bistabilul SPI este "0", unitatea de comandă SPI stă în bucla de așteptare).

Apelată, unitatea verifică dacă se cere îmbătrânire la citire sau la scriere (bistabilul citire/scriere HC/S este "1" sau "0"), pentru a se genera comenzile respective (SCR dacă HC/S este "0" și CIT dacă HC/S e "1"). În continuare operațiunile sînt identice, indiferent dacă se face îmbătrânirea la scriere sau la citire: se așteaptă scurgerea timpului corespunzător duratei unui ciclu (TC) după care se formează următoarea adresă prin incrementarea număratorului de adresare curentă (+1N₂). Se verifică dacă acest numărator a ajuns la capacitatea maximă plus o unitate (dacă 00...0). Verificarea se face prin senzorul de capacitate maximă 4096₂.

În cazul în care nu s-a ajuns la capacitatea maximă după scurgerea duratei unui ciclu (TC=0) se revine în starea inițială, procedîndu-se la citirea (CIT) respectiv înscrisura (SCR) la noua adresă.

Dacă s-a ajuns la capacitatea maximă, se așteaptă și în acest caz terminarea ciclului, după care se verifică dacă au fost parcurse toate rîndurile de capsule (NR=NRH). Dacă nu s-a parcurs ultimul rînd, este incrementat număratorului de rînduri (+1NR) pentru trecerea la următorul rînd. Dacă ultimul rînd parcurs a fost și cel din urmă, este inițializat număratorului de rînduri, și bistabilul SPI, astfel unitatea de comandă SPI și-a încheiat activitatea intrînd în bucla de așteptare inițială și predă comanda altei unități.

Ordinograma de funcționare a SPI se găsește în figura 8.12. Cele 6 stări se codifică cu ajutorul a trei bistabile. Diagrama stărilor curente o prezentăm în figura 8.13 iar

		Q_0			
	A	B	X	F	
Q_2	D	C	X	E	
		Q_1			

Fig. 8.13




Fig. 8.14

cea a noilor stări în figura 8.14.

Ecuțiile de intrare pentru cele 3 bistabile ale registrului de stări sînt:

$$D_0 = Q_0 \cdot Q_2 + 4096_2 \cdot \overline{TC} \cdot \overline{Q_1} \cdot Q_2$$

$$\overline{D}_0 = \overline{Q_0} \cdot \overline{Q_2} + 4096_2 \cdot \overline{TC} \cdot \overline{Q_1} \cdot Q_2$$

$$\overline{D}_1 = Q_2 + Q_0 + \overline{SPI} \cdot \overline{Q_1}$$

$$D_1 = \overline{Q_0} \cdot \overline{Q_2} \cdot \overline{Q_1} \cdot \overline{SPI}$$

$$\overline{D}_2 = \overline{Q_0} + \overline{Q_1} \cdot \overline{Q_2} + \overline{TC} \cdot \overline{Q_3} + 4096_2 \cdot \overline{TC} \cdot \overline{Q_1}$$

$$D_2 = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{TC} \cdot \overline{Q_3} + 4096_2 \cdot \overline{TC} \cdot \overline{Q_1}$$

Ecuțiile au fost aduse la forma de produse logice pentru ca sintetizarea să se facă cu circuite SI-NU.

Ecuțiile funcțiilor de ieșire sînt:

$$SCR = A \cdot \overline{SPI} \cdot \overline{BC/S} = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{SPI} \cdot \overline{BC/S}$$

$$CIT = A \cdot \overline{SPI} \cdot \overline{BC/S} = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{SPI} \cdot \overline{BC/S}$$

$$+1N_2 = c = \overline{Q_0} \cdot Q_1 \cdot Q_2$$

$$+1NR = F \cdot \overline{NR} = \overline{NR} = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{NR} = \overline{NR}$$

$$A(o)SPI = A(o)NR = F \cdot \overline{NR} = \overline{NR} = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{NR} = \overline{NR}$$

Proiectarea UC-CODER

UC-CODER - este unitatea de comandă, generatoare a codului de eroare. Bistabilul asociat acestei unități este 2ES16R. Apelarea unității se realizează prin poziționarea acestui bistabil pe "1" (cît timp 2ES16R e "0" unitatea UC-CODER rămîne în bucla de așteptare inițială).

Odată apelată, UC-CODER dă un semnal de citire (CIT) și după scurgerea timpului de acces ($t_{ACC} = "1"$), se verifică dacă informația citită este corectă (dacă semnalul COMCOR (ieșirea comparatorului dintre datele citite și cele înscrise) este "1") Dacă înscriserea s-a făcut corect (decî COMCOR este "1") se inițializează bistabilul 2ES16R, adică UC-CODER intră în bucla de așteptare inițială, comanda putînd fi preluată de către altă unitate de comandă.

În cazul că s-a detectat o eroare (COMCOR e "0"), se veri-




Fig. 8.15.





Fig. 8.16.

fică dacă de la panou s-a cerut oprirea în caz de eroare (OPRER e "1"). Dacă nu s-a cerut oprirea (OPRER e "0"), UC-CODER generează semnalul de memorare a erorii MEMER, după care predă controlul (A(0) TESTER). În cazul că s-a cerut oprirea testorului în cazul unei erori, UC-CODER intră într-o buclă de așteptare, pînă la apariția semnalului REPORA (repornire de la panou). Odată cu apariția acestui semnal se generează același semnal MEMER, după care UC-CODER intră în bucla de așteptare inițială.

Organigrama de funcționare este prezentată în figura 8.15 iar în figura 8.16 diagrama stărilor curente, și diagrama noilor stări.

Ecuația de intrare pentru bistabilul ce formează registrul stărilor:

$$D_0 = \overline{Q_0} \cdot \text{TESTER} \cdot \text{TACC} \cdot \overline{\text{COMPCOR}} \cdot \overline{Q_0} \cdot \text{TESTER} \cdot \text{TACC} \cdot \overline{\text{COMPCOR}} \cdot \text{OPRER} \\ \overline{Q_0} \cdot \text{TESTER} \cdot \text{TACC} \cdot \overline{\text{COMPCOR}} \cdot \text{OPRER} \cdot \text{REPORA}$$

Ecuațiile funcțiilor de ieșire:

$$\text{CII} = \text{A} \cdot \text{TESTER} = \overline{Q_0} \cdot \text{TESTER}$$

$$\text{A}(0) \cdot \text{TESTER} = \text{B} = Q_0$$

$$\text{MEMER} = \overline{Q_0} \cdot \text{TESTER} \cdot \text{TACC} \cdot \overline{\text{COMPCOR}} \cdot \overline{\text{OPRER}} + \overline{Q_0} \cdot \text{TESTER} \cdot \text{TACC} \cdot \overline{\text{COMPCOR}} \cdot \text{OPRER} \cdot \text{REPORA}$$

Proiectarea SPI

SPI - este unitatea de comandă ce conduce acțiunea de testare (SPI - subprogram de testare). Bistabilul asociat acestei unități este SPI. Apelarea unității SPI se face prin poziționarea pe "1" a acestui bistabil. (Dacă bistabilul SPI e "0" unitatea va rămâne în buclă de așteptare).

După apelare, primele operațiuni executate de unitatea SPI sînt inițializarea numărătoarelor de cicluri (NC) de module (NM) și de rînduri (NR). Se predă apoi comanda altei unități de comandă, și anume UC-CODER, unitatea de generare a codului de eroare, prin poziționarea bistabilului asociat acesteia (TESTER) pe "1".

După cum s-a arătat în paragraful precedent, UC-CODER




Fig. 8.17.

inițiază o citire urmată de comparare și eventual de generarea codului de eroare. În acest timp unitatea SPT stă într-o buclă de așteptare, în care rămâne până când unitatea apelată UC-CODER își termină activitatea (fapt semnalat de $A(o)_{NS1kh}$, ce anulează bistabilul $1ES1kh$, determinând pe UC-CODER să intre în buclă de așteptare. După ce preia din nou conducerea, unitatea SPT pregătește noua adresă prin incrementarea numărătorului de adresare curentă ($+1N_2$). Se verifică apoi dacă acest numărător a ajuns la valoarea maximă plus 1 (oo...o) adică s-au epuizat toate adresele dintr-un rând de capsule. Dacă nu s-au epuizat după scurgerea duratei unui ciclu, se apelează din nou unitatea UC-CODER, care verifică corectitudinea înscrierii la noua adresă. În cazul că s-a ajuns la adresa maximă (4096_2 este "1"), după scurgerea duratei unui ciclu, se verifică dacă s-a ajuns la ultimul rând de capsule ($NR_2=NR_1$). Dacă nu, se trece la următorul rând prin incrementarea numărătorului de rânduri ($+1NR$) procedându-se ca și mai înainte la apelarea unității UC-CODER. După ce s-a ajuns la ultimul rând ($NR=NR_1$ este "1") se verifică dacă modulele s-au epuizat ($NM=NM_1$). Dacă nu, se trece la următorul modul prin incrementarea numărătorului de module ($+1NM$), se inițializează numărătorul de rânduri ($A(o)NR$) pentru a se începe cu primul rând din noul modul și se apelează UC-CODER. Dacă și modulele s-au epuizat, se verifică dacă s-au executat atâtea cicluri de testare câte au fost fixate de la panou ($NC=NC_1$). Dacă mai sînt cicluri de executat, se incrementează numărătorul de cicluri ($+1NC$), se inițializează numărătorul de module și rânduri, procedându-se la un ciclu identic de testare. Dacă însă și numărul de cicluri s-a epuizat ($NC=NC_1$ este "1"), se inițializează numărătorul de rânduri ($A(o)NR$) și prin poziționarea pe "o" a bistabilului SPT, unitatea SPT își încheie activitatea, intrînd în buclă de așteptare inițială.

Organigrama de funcționare este prezentată în fig. 8.17, diagrama stărilor curente în fig. 8.18 iar diagramele stărilor următoare, în fig. 8.19.

Ecuațiile de intrare pentru cele 4 bistabile ale registrului stării sînt:

$$\bar{D}_0 = Q_3 \cdot \bar{Q}_2 + \bar{Q}_0 \cdot \bar{Q}_1$$

	Q_0				
	A	B	C	G	
	H	I	X	GI	Q_3
Q_2	X	X	E	F1	
	X	X	D	F	
	Q_1				

Fig. 8.18


	Q_0				
(D ₀)	0	1	1	1	Q_3
	0	0	X	0	
Q_2	X	X	1	1	
	X	X	1	1	
	Q_1				

	Q_0				
(D ₁)	SPT	1	1	NR-NRF	Q_3
	NR-NCF	1	X	0	
Q_2	X	X	TC	0	
	X	X	1	NR-NRF	
	Q_1				

	Q_0				
(D ₂)	0	0	1	0	Q_3
	0	0	X	0	
Q_2	X	X	1	1	
	X	X	1	NR-NRF	
	Q_1				

	Q_0				
(D ₃)	0	0	0	NR-NRF	Q_3
	NR-NCF	0	X	1	
Q_2	X	X	TC	0	
	X	X	1	NR-NRF	
	Q_1				

Fig. 8.19



$$D_0 = \overline{Q_3 \cdot \overline{Q_2} \cdot \overline{Q_0} \cdot \overline{Q_1}}$$

$$D_1 = \overline{Q_1 \cdot \overline{Q_2} + Q_1 \cdot \overline{Q_3} + 4096_2 \cdot \overline{TC} \cdot Q_1 + \overline{NR} = \overline{NR} \cdot F \cdot Q_2 \cdot \overline{Q_3} + \overline{NM} = \overline{NM} \cdot F \cdot Q_0 \cdot Q_2 \cdot \overline{Q_3} + SPT \cdot \overline{Q_0} \cdot \overline{Q_3} + \overline{NC} = \overline{NCF} \cdot \overline{Q_0} \cdot Q_3}$$

$$D_2 = \overline{Q_0 \cdot Q_1 + Q_3 \cdot Q_2 + \overline{NR} = \overline{NR} \cdot F \cdot Q_2}$$

$$D_2 = \overline{\overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_3} \cdot Q_2 + \overline{NR} = \overline{NR} \cdot F \cdot Q_2}$$

$$D_3 = \overline{Q_0 \cdot \overline{Q_2} \cdot Q_3 + \overline{NM} = \overline{NM} \cdot F \cdot Q_0 \cdot \overline{Q_1} \cdot Q_2 + \overline{NC} = \overline{NCF} \cdot \overline{Q_0} \cdot Q_3 \cdot Q_1 + (4096_2 + 4096_1 \cdot \overline{TC}) \cdot Q_1 \cdot Q_2 \cdot Q_3 + A(0) \cdot \overline{TESTER} \cdot Q_1 \cdot Q_2 \cdot \overline{Q_3}}$$

$$D_3 = \overline{Q_0 \cdot \overline{Q_2} \cdot Q_3 \cdot \overline{NM} = \overline{NM} \cdot F \cdot Q_0 \cdot \overline{Q_1} \cdot Q_2 + \overline{NC} = \overline{NCF} \cdot \overline{Q_0} \cdot Q_3 \cdot Q_1 \cdot (4096_2 + 4096_1 \cdot 1C) \cdot Q_1 \cdot Q_2 \cdot Q_3 + A(0) \cdot \overline{TESTER} \cdot Q_1 \cdot Q_2 \cdot \overline{Q_3}}$$

Ecuațiile funcțiilor de ieșire sînt:

$$A(0)NC = A \cdot SPT = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot SPT$$

$$A(0)NM = B = \overline{Q_0} \cdot Q_1 \cdot \overline{Q_2} \cdot \overline{Q_3}$$

$$A(0)NR = C + H \cdot \overline{NC} = \overline{NCF} = \overline{Q_0} \cdot Q_1 \cdot \overline{Q_2} \cdot \overline{Q_3} + \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot Q_3 \cdot \overline{NC} = \overline{NCF}$$

$$A(1)TESTER = D = \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot \overline{Q_3}$$

$$+1N_2 = D \cdot A(0)TESTER = \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot \overline{Q_3} \cdot A(0)TESTER$$

$$+1NR = F \cdot \overline{NR} = \overline{NR} \cdot F = \overline{Q_0} \cdot \overline{Q_1} \cdot Q_2 \cdot \overline{Q_3} \cdot \overline{NR} = \overline{NR} \cdot F$$

$$+1NM = G \cdot \overline{NM} = \overline{NM} \cdot F = \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot Q_3 \cdot \overline{NM} = \overline{NM} \cdot F$$

$$+1NC = I = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot Q_3$$

$$A(0)SPT = H \cdot (\overline{NC} = \overline{NCF}) = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot Q_3 \cdot \overline{NC} = \overline{NCF}$$

Proiectarea UC-GAL

UC-GAL este unitatea de comandă ce preia conducerea tuturor operațiilor pe parcursul desfășurării testului GALLOPING. Vom face în continuare o prezentare succintă a acestui test.

Testul GALLOPING conține două etape: în prima etapă se consideră informația 11...1 ca dată de intrare (deci bistabilul D)

ce dă datele de intrare va fi poziționat pe "1"). În etapa a doua, datele de intrare sînt considerate 00...0 (D="0"). Pentru ambele etape, operațiile executate sînt aceleași:

- se încarcă în toate celulele datele (0)
- se citește celula 0
- se complementează celula 0
- se citește celula 0 apoi celula 1
- se citește celula 0 apoi celula 2
- .
- .
- .
- se citește celula 0 apoi celula cu adresă maximă
- se complementează celula 0
- se citește celula 1 și se complementează
- se citește celula 1 apoi celula 2
- se citește celula 1 apoi celula 3
- .
- .
- .
- se citește celula 1 apoi celula cu adresă maximă
- etc. (se complementează pe rînd toate celulele devenind bază a salturilor)

Toate citirile sînt urmate de comparare, eventual generarea codului de eroare. Etapa a doua este identică, dar cu datele complementate.

Bistabilul asociat unității UC-GAL este bistabilul GAL. Prin poziționarea lui pe "1" se apelează unitatea, care rămîne în buclă de așteptare dacă bistabilul GAL e "0". Primele operațiuni ale acestei unități sînt inițializarea numărătorului de cicluri (A(0)NC) și dirijarea ieșirilor bistabilului D (bistabil de date) spre intrarea de date a modulelor ((d)→id). Apoi bistabilul D se poziționează pe "1" (pentru a se scrie informația inițială "1" în toate celulele). Secțiunea de inițializare continuă cu aducerea la "0" a numărătoarelor de module (A(0)M) de rînduri (A(0)NR), de adresare curentă (A(0)N₂) și de adresare în cadrul testului GALLOPING (A(0)N₁).

În cadrul acestui test adresarea se face consecutiv de la numărătoarele N₂ și N₁; N₁ formează adresa celulei bază a saltului, iar N₂ a celulei țintă trecîndu-se la intrarea de adresă

conținutul numărătorului $N_2((N_2) \rightarrow ia)$ și dându-se comanda de scriere; în celula o e memorată informația inițială ("1"; conținutul bistabilului D). Această informație se înscrie și în următoarele celule, dându-se comanda de incrementare a numărătorului de adresare curentă ($+1N_2$) și comanda de scriere (SCR).

Când în toate celulele se află înscrisă informația inițială (4096_2 e "1") ar urma conform mecanismului de testare să citim celula o . Pentru aceasta la intrarea de adresă este trecut conținutul numărătorului N_1 (acum "0"). Citirea, urmată de comparare și eventual de generarea codului de eroare, precum am văzut esse condusă de unitatea UC-CODER; de aceea, unitatea UC-GAL apelează această unitate, prin poziționarea pe "1" a bistabilului asociat (A(1)TESTER). Când unitatea UC-CODER își termină activitatea, deci a fost citită celula o , aceasta celulă va deveni baza salturilor, de aceea, adresa ei, deci conținutul numărătorului N_1 trebuie trecut în numărătorul $N_2 ((N_1) \rightarrow N_2)$, se completează bistabilul D (CD) pentru a înscrie informația complementată în celula bază a salturilor și se formează adresa celulei țintă prin incrementarea numărătorului $N_2(+1N_2)$; apoi se înscrie în celula bază a saltului informația mai înainte pregătită (SCR). După declanșarea și terminarea ciclului respectiv (TC trece din "0" în "1" și din "1" în "0") controlul se cedează din nou unității UC-CODER, în vederea citirii celulei bază a salturilor. Se verifică dacă adresa celulei bază, formată mai înainte este adresa maximă (4096_1); dacă ultima celulă a memoriei nu a ajuns încă celula bază a salturilor (4095_1 e "0"), se trece la citirea celulei țintă. Pentru aceasta celula care adresează memoria trebuie să fie numărătorul celulelor țintă ($(n_2) \rightarrow ia$). Datele sînt acum complementate (CD) pentru a fi pregătite în vederea formării următoarei celule bază. Se citește celula țintă prin apelarea unității UC-CODER(A(1)TESTER). După ce celula țintă e citită, se pregătește adresa noii celule țintă prin incrementarea numărătorului $N_2(+1N_2)$ și totodată se pregătește citirea din nou a celulei bază ($(n_1) \rightarrow ia$). Verificăm acum dacă ultima adresă de celulă țintă formată este și ultima celulă a memoriei; dacă nu este, (4096_2 e "0") se continuă salturile cu aceeași bază pînă cînd se epuizează toate celule țintă (4096_2 e "1"). Acum prin comanda SCR, se înscrie

in noua celulă bază a salturilor (a cărei adresă a fost pre-
gătită mai sus) informația complementată. Pentru formarea a-
dresei următoarei celule bază se incrementează numărătorul
 $N_1(+1N_1)$. Se procedează la o nouă serie de salturi avînd ca
celulă bază celula în care s-a înscris mai înainte informația
complementată.

Lucrurile se repetă în continuare identic, pînă cînd
ultima celulă a memoriei devine celulă bază a salturilor
(4095_1 e "1"), cînd se verifică dacă toate rîndurile de celu-
le au fost supuse procedurii (NR=NRF). Dacă mai sînt rînduri
netestate, mecanismul se repetă pînă la terminarea lor (NR=
NRF e "1"). Acum se verifică dacă toate modulele au fost tes-
tate (NM=NMF). Dacă mai sînt module de testat, se trece la
următorul modul netestat (+1NM). Cînd toate modulele au fost
testate, dar a fost parcursă doar prima etapă (deci D este
"0") se trece la parcurgerea celei de a doua etapă. După termi-
narea ei (D="1"), se verifică dacă s-a parcurs numărul de ci-
cluri dorit (fixat la cheile panoului); dacă nu, numărătorul
de cicluri e incrementat și toate operațiile se reiau într-un
nou ciclu. Cînd și ultimul ciclu a fost terminat (NC=NCF e "1")
unitatea de comandă UC-GAL intră în buclă de așteptare iniția-
lă, prin inițializarea bistabilului asociat (A(0)GAL).

Organigrama de funcționare este prezentată în figura B.20.
Diagrama stărilor curente și a noilor stări sînt prezentate în
figura B.21 respectiv B.22.

Ecuațiile D sînt:

$$D_0 = \overline{Q_1 \cdot Q_4 + Q_0 \cdot \overline{Q_2} \cdot Q_3 + Q_0 \cdot \overline{Q_1} \cdot \overline{Q_3} + Q_0 \cdot Q_2 \cdot \overline{Q_3} + A(0) \overline{TESTER} \cdot Q_0 \cdot Q_1 \cdot Q_2 +$$

$$4096_2 \cdot \overline{TC} \cdot \overline{Q_1} \cdot Q_2 \cdot \overline{Q_3} \cdot \overline{Q_4} + \overline{TESTER} \cdot Q_1 \cdot Q_2 \cdot Q_3$$

$$\overline{Q_1 \cdot Q_4 \cdot Q_0 \cdot Q_2 \cdot Q_3 \cdot Q_0 \cdot \overline{Q_1} \cdot \overline{Q_3} \cdot Q_0 \cdot Q_2 \cdot Q_3 \cdot A(0) \overline{TESTER} \cdot Q_0 \cdot Q_1 \cdot Q_2}$$

$$4096_2 \cdot \overline{TC} \cdot \overline{Q_1} \cdot Q_2 \cdot \overline{Q_3} \cdot \overline{Q_4} \cdot \overline{TESTER} \cdot Q_1 \cdot Q_2 \cdot Q_3$$

$$D_1 = \overline{Q_1 \cdot Q_2 \cdot Q_0 \cdot \overline{Q_1} \cdot Q_3 \cdot \overline{Q_1} \cdot Q_4 \cdot Q_0 \cdot \overline{Q_2} \cdot \overline{Q_3} + 4096_2 \cdot \overline{Q_0} \cdot Q_2 \cdot Q_3 \cdot \overline{TC} \cdot Q_0 \cdot Q_2 \cdot \overline{Q_3} \cdot Q_4 +$$

$$GAL \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot Q_4 \cdot \overline{DNCF=NCF} \cdot Q_3 \cdot Q_4 + 4095_1 \cdot NR=NRF \cdot \overline{N} = NMF \cdot Q_0 \cdot \overline{Q_2} \cdot Q_3 \cdot \overline{Q_4}$$

$$D_2 = \overline{Q_2 \cdot Q_4 + Q_1 \cdot Q_2 + Q_0 \cdot Q_2} + \overline{TC} \cdot Q_2 \cdot Q_3 + 4096_2 \cdot \overline{TC} \cdot Q_2 \cdot \overline{Q_3} + \overline{TC} \cdot \overline{Q_0} \cdot Q_4 +$$

$$\frac{4095_1 \cdot \overline{TC} \cdot \overline{C_0} \cdot \overline{Q_1} \cdot \overline{Q_3} \cdot \overline{C_4} = \overline{C_2} \cdot \overline{Q_4} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{C_0} \cdot \overline{Q_2} \cdot \overline{TC} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot 4096_2 \cdot \overline{TC} \cdot \overline{Q_2} \cdot \overline{Q_3}}{\overline{TC} \cdot \overline{Q_0} \cdot \overline{C_4} \cdot 4095_1 \cdot \overline{TC} \cdot \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_3} \cdot \overline{C_4}}$$

$$\overline{D_3} = \overline{Q_3} \cdot \overline{Q_4} + \overline{Q_1} \cdot \overline{Q_3} + \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_3} + \overline{Q_0} \cdot \overline{C_4} + \overline{D} \cdot \overline{NC} = \overline{NCF} \cdot \overline{Q_1} \cdot \overline{C_4} + \overline{TC} \cdot \overline{Q_2} \cdot \overline{Q_3} + \overline{TC} \cdot 4096_2 \cdot$$

$$\overline{C_0} \cdot \overline{Q_1} \cdot \overline{Q_2} + 4095_1 \cdot \overline{NR} = \overline{NRF} \cdot \overline{C_0} \cdot \overline{C_2} \cdot \overline{C_4} = \overline{Q_3} \cdot \overline{C_4} \cdot \overline{C_1} \cdot \overline{Q_3} \cdot \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_3} \cdot \overline{Q_0} \cdot \overline{C_1} \cdot \overline{Q_4} \cdot$$

$$\overline{D} \cdot \overline{NC} = \overline{NCF} \cdot \overline{Q_1} \cdot \overline{C_4} \cdot \overline{TC} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{TC} \cdot 4096_2 \cdot \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot 4095_1 \cdot \overline{NR} = \overline{NRF} \cdot \overline{Q_0} \cdot \overline{Q_2} \cdot \overline{Q_4}$$

$$\overline{D_4} = \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{Q_4} + \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_4} + \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_4} + \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} + \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{C_4} + 4095_1 \cdot$$

$$\overline{NR} = \overline{NRF} \cdot \overline{NM} = \overline{NMF} \cdot \overline{C_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} + \overline{TC} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{Q_4} + A(o) \overline{TESTER} \cdot \overline{C_0} \cdot \overline{Q_1} \cdot \overline{Q_2} + \overline{TC}$$

$$\overline{C_0} \cdot \overline{C_1} \cdot \overline{Q_2} \cdot \overline{Q_3} = \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{Q_4} \cdot \overline{C_0} \cdot \overline{Q_1} \cdot \overline{C_4} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_4} \cdot \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_4} \cdot$$

$$4095_1 \cdot \overline{NR} = \overline{NRF} \cdot \overline{NM} = \overline{NMF} \cdot \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{TC} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{Q_4} \cdot A(o) \overline{TESTER} \cdot$$

$$\overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{TC} \cdot \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3}$$

Existațiile comensilor sînt:

$$A(o) \overline{NC} = (\overline{n}) \rightarrow id = A \cdot GAL = \overline{C_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{C_4} \cdot GAL$$

$$A(1) \overline{D} = \overline{B} = \overline{C_0} \cdot \overline{Q_1} \cdot \overline{C_2} \cdot \overline{Q_3} \cdot \overline{C_4}$$

$$A(o) \overline{NM} = \overline{C} = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{C_4}$$

$$A(o) \overline{NR} = \overline{X} = \overline{C_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{Q_4}$$

$$A(o) \overline{N_1} = A(o) \overline{N_2} = \overline{E} = \overline{C_0} \cdot \overline{Q_1} \cdot \overline{C_2} \cdot \overline{Q_3} \cdot \overline{Q_4}$$

$$(\overline{n_2}) \rightarrow id = \overline{F} = \overline{Q} \cdot 4095_1 = \overline{F} \cdot \overline{Q} \cdot 4095_1 = \overline{F}$$

$$\overline{SCR} = \overline{G} + \overline{M} + \overline{U} = \overline{G} \cdot \overline{M} \cdot \overline{U}$$

$$+ \overline{1N_2} = \overline{I} + \overline{L} + \overline{S} \cdot A(o) \overline{TESTER} = \overline{I} \cdot \overline{L} \cdot SA(o) \overline{TESTER}$$

$$(\overline{n_1}) \rightarrow id = \overline{K} + \overline{S} \cdot A(o) \overline{TESTER} = \overline{K} \cdot \overline{S} \cdot A(o) \overline{TESTER}$$

$$A(1) \overline{TESTER} = \overline{K} + \overline{P} + \overline{S} = \overline{K} \cdot \overline{P} \cdot \overline{S}$$

$$(N_1) \rightarrow N_2 = \lambda \cdot A(o) \text{ TESTER}$$

$$CD = L + Q \cdot \overline{4095_1} \cdot \overline{TC} + Q \cdot 4095_1 \cdot \overline{NR=NRF} + Q \cdot 4095_1 \cdot NR=NRF \cdot \overline{NM=NMF} + S \cdot A(o)$$

$$\text{TESTER.T.4096}_2 = I \cdot Q \cdot \overline{4095_1} \cdot \overline{TC} \cdot Q \cdot 4095_1 \cdot \overline{NR=NRF} \cdot Q \cdot 4095_1 \cdot NR=NRF$$

$$\overline{NM=NMF} \cdot S \cdot A(o) \text{TESTER.T.4096}_2.$$

$$+1NR = Q \cdot 4095_1 \cdot \overline{NR=NRF}$$

$$+1NM = Q \cdot 4095_1 \cdot NR=NRF \cdot \overline{NM=NMF}$$

$$+1NC = R \cdot D^* \cdot \overline{NC=NCF}$$

$$A(o)GAL = R \cdot D^* \cdot NC=NCF$$

$$+1N_1 = V$$

Proiectarea UC

UC este unitatea de comandă care dă succesiunea tuturor solicitărilor sau testelor la care urmează a fi supuse modulele de memorie. Ea apelează unitățile: subprogram de îmbătrânire SPI; subprogram de testare SPT; unitatea de comandă GALLOPING, UC-GAL. Doar unitatea de generare a codurilor de eroare UC-CODER nu poate fi apelată direct de către unitatea de comandă UC.

UC își începe activitatea după ce bistabilul START este poziționat pe "1" de către un semnal venit de la microprocesor. Cât timp acest semnal nu sosește, bistabilul START rămâne poziționat pe "0", iar unitatea de comandă stă în bucle de așteptare.

După ce START e poziționat pe "1", UC inițializează numărătorul de adresare curentă ($A(o)N_2$) și numărătorul de teste ($A(o)Z$); totodată se pregătește adresarea de la numărătorul de adresare curentă ($(a_2) \rightarrow ia$) și intrarea detelor de la cheile de date ale panoului ($(gad) \rightarrow id$). Se verifică în continuare dacă s-a cerut o îmbătrânire la scriere sau la citire (bistabilul I-CIT este poziționat pe "0" sau pe "1" de către comutator cu trei poziții de pe panou). Dacă I-CIT este pe "1", bistabilul de citire/scriere este poziționat pe "1" ($A(1)BC/S$). În acest moment UC apelează unitatea ce conduce activitatea de îmbătrânire, prin poziționarea pe "1" a bistabilului asociat ($A(1)SPI$). După ce unitatea SPI își încheie

activitatea, este testat bistabilul TEST, poziționat pe "1" de către un semnal venind de la microprocesor.

Dacă acest bistabil este pe "0", se apelează din nou unitatea SPI pentru un nou ciclu de îmbătrânire. Când TEST e "1", se incrementează cu 1 numărătorul de teste (+IZ) conținutul său devenind acum 1. După cum am mai arătat, numărătorul Z conține:

- 000 la îmbătrânire
- 001 la scriere, citire, comparare cu conținutul cheilor de date
- 010 la scriere, citire, comparare cu "0"
- 011 la scriere, citire, comparare cu "1"
- 100 la scriere, citire, comparare cu adresa curentă
- 101 la testul GALLOPING

În acest moment deci ar urma memorarea conținutului cheilor de date, citirea informației memorate, compararea cu conținutul cheilor și eventual generarea codului de eroare. Pentru aceasta, bistabilul de citire/scriere este inițializat (A(0)BC/S) indicând că urmează o scriere. Înscriserea conținutului cheilor de date se face printr-un ciclu de îmbătrânire la scriere, deci se apelează unitatea SPI(A(1)SPI). După ce aceasta își încheie activitatea, deci a fost memorat conținutul cheilor de date ar urma compararea și generarea codului de eroare. Pentru executarea acestora este apelată unitatea specializată în aceste activități (A(1)SP1). Se verifică (după ce SPI predă controlul (A(0)SP1)), dacă conținutul numărătorului de teste este 1; acesta fiind într-adevăr 1, se pregătește parcurgerea următorului test, corespunzător conținutului numărătorului de teste după proxima incrementare, deci scriere, citire, comparare cu "0"; pentru aceasta se generează comenzile A(0)D și (d)→id; numărătorul de teste e incrementat, conținutul său fiind acum 2, deci lucrurile se repetă cu datele complementate. La terminarea și a acestui test, se verifică dacă conținutul numărătorului de teste este 1; bineînțeles nu este (Z₁"0") apoi se verifică dacă este 2. Dacă da, (Z₂"1") se complementează bistabilul de date, deoarece urmează testul de înscriere, citire, comparare cu "1". După terminarea acestuia, conținutul numărătorului de teste va fi 3 (Z₃"1") deci urmează testul de scriere, citire, comparare

cu adresa curentă. (La care conținutul număratorului va fi 4) pentru aceasta la intrarea de date se îndrumă adresa curentă ((ia)→id) și lucrurile se reiau. După terminarea acestor date (deci Z_1 este "0", Z_2 ="0", Z_3 ="0"). Se apelează unitatea de comandă UC-GAL, pentru desfășurarea testului GALLOPING (A(1)GAL). După ce aceasta își termină activitatea, (GAL="0"), unitatea de comandă intră în buclă de așteptare inițială.

Urmează să tratăm cazul când, de la panou, nu se cere îmbătrânire la citire (I-CIT="0"). În acest caz, se inițializează bistabilul citire/scriere BC/S se verifică dacă se cere îmbătrânire la scriere; dacă da (I-SCR este "1") se reia totul de la prima apelare a unității SPI, pentru îmbătrânirea la scriere. Dacă nu se cere nici îmbătrânire la scriere (I-SCR este "0"), prin poziționarea pe "1" a bistabilului de îmbătrânire regenerare (A(1)BI-REG) se procedează la un regim de regenerare, ce durează pînă cînd bistabilul TEST e poziționat pe "1" de către un semnal de la microprocesor, după care bistabilul de îmbătrânire regenerare este inițializat (A(0)BI-REQ). În continuare celelalte teste se desfășoară după cum au fost descrise mai sus.

În cazul regimului de îmbătrânire la scriere sau citire, durata acestuia poate varia, după necesități, lucru realizat prin bistabilul TEST care poate fi poziționat pe "1" la un moment sau altul de către microprocesor, determinînd începerea celorlalte teste.

Organigrama de funcționare este prezentată în fig. 8.23, iar diagramele pentru stările curente și următoare în fig. 8.24 respectiv 8.25.

În continuare sînt date ecuațiile de intrare și ecuațiile funcțiilor de comandă:

$$\bar{D}_0 = Q_0 \cdot Q_3 + \bar{Z}_1 \cdot \bar{Z}_2 \cdot \bar{Z}_3 \cdot Q_0 \cdot Q_2 + GAL \cdot Q_0 \cdot \bar{Q}_2 + SPI \cdot \bar{V}_{MOS} \cdot \bar{Q}_1 \cdot Q_3$$

$$D_0 = \bar{Q}_0 \cdot Q_3 \cdot \bar{Z}_1 \cdot \bar{Z}_2 \cdot \bar{Z}_3 \cdot Q_0 \cdot Q_2 + GAL \cdot Q_0 \cdot \bar{Q}_2 + SPI \cdot \bar{V}_{MOS} \cdot \bar{Q}_1 \cdot Q_3$$

$$D_1 = \overline{START \cdot I-CIT \cdot I-SCR \cdot \bar{Q}_1 \cdot \bar{Q}_2 + GAL \cdot Q_0 \cdot \bar{Q}_2 + SPI \cdot Q_3 \cdot \bar{Q}_1 + Q_3 \cdot Q_1 \cdot \bar{Q}_0} + \overline{SPI \cdot TEST \cdot \bar{Q}_1 \cdot \bar{Q}_3 \cdot Q_2}$$

	Q_1				Q_1			
	G	F	E	X	H	d	A	B
	P	Y	Q	D	d	d	R	C
Q_2	Ø	T	S	d	H	d	d	M
	J	U	W	K	I	V	Z	L
	Q_0				Q_0			

Fig. B.21.

(D₀)

	Q_1				Q_1			
	0	0	0	1	0	d	1	1
	0	TESTER	1	1	d	d	1	1
Q_2	0	0	A/O	d	0	d	d	0
	40962	TC	0	1	1	0	1	1
	Q_0				Q_0			

(D₁)

	Q_1				Q_1			
	0	0	1	1	0	d	d	0
	1	1	0	0	d	d	0	0
Q_2	0	40962	1	d	0	d	d	0
	0	1	TC	0	0	1	1	0
	Q_0				Q_0			

(D₂)

	Q_1				Q_1			
	0	0	0	0	TC	d	0	0
	0	0	4095	0	d	d	0	0
Q_2	TC	1	1	d	1	d	d	1
	40962	1	1	1	1	1	1	1
	Q_0				Q_0			

(D₃)

	Q_1				Q_1			
	0	0	0	0	0	d	0	1
	1	1	4095	0	d	d	0	1
Q_2	1	40962	1	d	1	d	d	1
	0	0	0	0	0	0	0	0
	Q_0				Q_0			

(D₄)

	Q_1				Q_1			
	1	0	0	0	1	d	1	1
	0	0	4095	0	d	d	1	0
Q_2	0	0	0	d	TC	d	d	1
	0	TC	0	A/O	0	1	0	1
	Q_0				Q_0			

Fig. B.22

$$D_1 = \overline{\overline{\overline{\text{START} \cdot \overline{\text{I-CIT}} \cdot \overline{\text{I-SCR}} \cdot \overline{Q_1 \cdot Q_2 \cdot \overline{\text{GAL}} \cdot \overline{Q_0 \cdot Q_2} \cdot \overline{\text{SPI}} \cdot \overline{Q_1 \cdot Q_3} \cdot \overline{Q_0 \cdot Q_1 \cdot Q_3} \cdot \overline{\text{SPI}} \cdot \overline{\text{TEST}}}}}} \cdot \overline{\overline{Q_1 \cdot Q_2 \cdot Q_3}}$$

$$D_2 = Q_3 + Q_2 \cdot Q_0 + \overline{\text{TEST}} \cdot \overline{Q_0 \cdot Q_1} + \overline{\overline{\overline{\text{START}} \cdot \overline{\text{I-CIT}} \cdot \overline{\text{I-CIT}} \cdot \overline{\text{I-SCR}}} \cdot \overline{Q_0 \cdot Q_1}} + \overline{\overline{\overline{Z_1 \cdot Z_2 \cdot Z_3}} \cdot Q_2}$$

$$D_2 = \overline{Q_3 \cdot \overline{Q_0 \cdot Q_3} \cdot \overline{\text{TEST}} \cdot \overline{Q_0 \cdot Q_1} \cdot \overline{\text{START}} \cdot \overline{\text{I-CIT}} \cdot \overline{\text{I-SCR}} \cdot \overline{Q_0 \cdot Q_1} \cdot \overline{Z_1 \cdot Z_2 \cdot Z_3} \cdot Q_2}$$

$$D_3 = Q_3 \cdot \overline{Q_0} + Q_1 \cdot Q_2 \cdot \overline{Q_0} + A(0) \overline{\text{SPI}} \cdot Q_3$$

$$D_3 = \overline{Q_3 \cdot \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot \overline{Q_0} \cdot A(0) \overline{\text{SPI}} \cdot Q_3}$$

$$(N_2) = \text{id} = (\text{gad}) \rightarrow \text{id} = A(0) N_2 = A \cdot \overline{\text{START}} = \overline{Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3} \cdot \overline{\text{START}}$$

$$(0) \text{BC/S} = A \cdot \overline{\text{START}} \cdot \overline{\text{I-CIT}} + 1 = \overline{Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3} \cdot \overline{\text{START}} \cdot \overline{\text{I-CIT}} + \overline{Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3} \cdot 1$$

$$\overline{Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3} \cdot \overline{\text{START}} \cdot \overline{\text{I-CIT}} \cdot \overline{Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3}$$

$$(1) \text{BC/S} = A \cdot \overline{\text{START}} \cdot \overline{\text{I-CIT}} = \overline{Q_0 \cdot Q_1 \cdot Q_2} \cdot \overline{\text{START}} \cdot \overline{\text{I-CIT}}$$

$$(1) \text{BI-REG} = A \cdot \overline{\text{START}} \cdot \overline{\text{I-CIT}} \cdot \overline{\text{I-SCR}} = \overline{Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3} \cdot \overline{\text{START}} \cdot \overline{\text{I-CIT}} \cdot \overline{\text{I-SCR}}$$

$$(1) \text{SPI} = C + I = \overline{Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3} + \overline{Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3} = \overline{Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3} \cdot \overline{Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3}$$

$$(0) \text{BI-REG} = B \cdot \overline{\text{TEST}} = \overline{Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3} \cdot \overline{\text{TEST}}$$

$$\text{IZ} = D + G \cdot \overline{Z_1 \cdot Z_2 \cdot Z_3} = \overline{D \cdot G} \cdot \overline{Z_1 \cdot Z_2 \cdot Z_3} = \overline{Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3 \cdot Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3} \cdot \overline{Z_1 \cdot Z_2 \cdot Z_3}$$

$$(1) \text{SPT} = F = Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3$$

$$(0) D = (d) \rightarrow \text{id} = G \cdot Z_1 = Q_0 \cdot Q_1 \cdot Q_2 \cdot \overline{Q_3} \cdot Z_1$$




Fig. 8.23.

$$A(1)D=G \cdot \bar{Z}_1 \cdot Z_2 = Q_0 \cdot Q_1 \cdot Q_2 \cdot \bar{Q}_3 \cdot \bar{Z}_1 \cdot Z_2$$

$$iia) \rightarrow id=G \cdot \bar{Z}_1 \cdot \bar{Z}_2 \cdot Z_3 = Q_0 \cdot Q_1 \cdot Q_2 \cdot \bar{Q}_3 \cdot \bar{Z}_1 \cdot \bar{Z}_2 \cdot Z_3$$

$$A(1)GAL=G \cdot \bar{Z}_1 \cdot \bar{Z}_2 \cdot \bar{Z}_3 = Q_0 \cdot Q_1 \cdot Q_2 \cdot \bar{Q}_3 \cdot \bar{Z}_1 \cdot \bar{Z}_2 \cdot \bar{Z}_3$$

OBS. Referitoare la sintetizarea schemelor funcțiilor de ieșire.

Existind semnale care constituie funcții de ieșire la mai multe unități de comandă, se impune scrierea ecuațiilor unificate ale acestor funcții. În acest scop se vor utiliza indici a căror semnificație se dă în continuare:

- i - SPI
- t - SPI
- c - UC
- e - UC-CODER
- g - UC GALLOPING

$$SCR=SCR_i+SCR_g$$

$$CIT=CIT_i+CIT_e$$

$$+1N_2=(+1N_{2i})+(+1N_{2t})+(1N_{2g})$$

$$+1R=(+1NR_i)+(1NR_t)+(1NR_g)$$

$$+1NM=(+1NM_t)+(1NM_g)$$

$$+1NC=(+1NC_t)+(1NC_g)$$

$$A(o)NR=A(o)NR_i+A(o)NR_t+A(o)NR_g$$

$$A(o)NC=A(o)NC_t+A(o)NC_g$$

$$A(o)NM=A(o)NM_t+A(o)NM_g$$

$$A(1)TESTER=A(1)TESTER_t+A(1)TESTER_g$$

$$(n_2) \rightarrow ia=(n_2) \rightarrow ia_c+(n_2) \rightarrow ia_g$$

$$(d) \rightarrow id=(d) \rightarrow id_c+(d) \rightarrow id_g$$

$$A(1)D=A(1)D_c+A(1)D_g$$

$$A(o)N_2=A(o)N_{2c}+A(o)N_{2g}$$

Aceste ecuații sînt doar principiale, fără a ține cont de polaritățile semnalelor. Transcris în continuare aceste ecuații sub forma din care se pot sintetiza:

$$\text{SCR} = \frac{Q_{oi} \cdot Q_{li} \cdot Q_{2i} \cdot \text{SPL} \cdot \text{BC/S} \cdot Q_{og} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g} \cdot Q_{og} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{3g}}{Q_{4g} \cdot Q_{og} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g}}$$

$$+ \text{1NR} = \frac{Q_{oi} \cdot Q_{li} \cdot Q_{2i} \cdot \text{NR} = \text{NRF} \cdot Q_{ot} \cdot Q_{1t} \cdot Q_{2t} \cdot Q_{3t} \cdot \text{NR} = \text{NRF} \cdot Q_{og} \cdot Q_{1g} \cdot Q_{2g}}{Q_{3g} \cdot Q_{4g} \cdot 4095_1 \cdot \text{NR} = \text{NRF}}$$

$$\text{A(o)N}_2 = \frac{Q_{oc} \cdot Q_{1c} \cdot Q_{2c} \cdot Q_{3c} \cdot \text{START} \cdot Q_{og} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g}}$$

$$+ \text{1NM} = \frac{Q_{2t} \cdot Q_{3t} \cdot \text{NM} = \text{NMF} \cdot Q_{ot} \cdot Q_{1t} \cdot 4095_1 \cdot \text{NR} = \text{NRF} \cdot \text{NM} = \text{NMF} \cdot Q_{og} \cdot Q_{1g} \cdot Q_{2g}}{Q_{4g} \cdot Q_{3g}}$$

$$\text{CIT} = \frac{Q_{oi} \cdot Q_{li} \cdot Q_{2i} \cdot \text{SPT} \cdot \text{BC/S} \cdot Q_{og} \cdot \text{TESTER}}$$

$$\text{A(o)NR} = \frac{Q_{oi} \cdot Q_{li} \cdot Q_{2i} \cdot \text{NR} = \text{NRF} \cdot Q_{ot} \cdot Q_{1t} \cdot Q_{2t} \cdot Q_{3t} \cdot Q_{ot} \cdot Q_{1t} \cdot Q_{2t} \cdot Q_{3t}}{\text{NC} = \text{NCF} \cdot Q_{og} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g}}$$

$$\text{A(1)D} = \frac{Q_{oc} \cdot Q_{1c} \cdot Q_{2c} \cdot Q_{3c} \cdot Z_1 \cdot Z_2 \cdot Q_{og} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g}}$$

$$\text{1NC} = \frac{Q_{ot} \cdot Q_{1t} \cdot Q_{2t} \cdot Q_{3t} \cdot Q_{og} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g} \cdot \text{D} \cdot \text{NC} = \text{NCF}}$$

$$(\text{n}_2) \rightarrow \text{ia} = \frac{Q_{oc} \cdot Q_{1c} \cdot Q_{2c} \cdot Q_{3c} \cdot \text{START} \cdot Q_{og} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{4g} \cdot Q_{3g} \cdot Q_{4g} \cdot 4095_1}{Q_{og} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{3g}}$$

$$(\text{d}) \rightarrow \text{id} = \frac{Q_{oc} \cdot Q_{1c} \cdot Q_{2c} \cdot Q_{3c} \cdot Q_1 \cdot \text{A(o)NC}}$$

				Q_0
	A	B	H	X
	X	X	X	X
	E	I	F	X
Q_2	C	D	G	X
				Q_1

Fig. B.24.




fig. B.25

$$+1N_2 = Q_{0t} \cdot Q_{1t} \cdot Q_{2t} \cdot Q_{3t} \cdot \overline{\text{TESTER}} \cdot Q_{0i} \cdot Q_{1i} \cdot Q_{2i} \cdot \overline{\text{TESTER}} \cdot Q_{0g} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{3g}$$

$$Q_{4g} \cdot Q_{0g} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g} \cdot Q_{0g} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g}$$

$$A(o)NC = Q_{0t} \cdot Q_{1t} \cdot Q_{2t} \cdot Q_{3t} \cdot \overline{\text{SPT}} \cdot Q_{0g} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g} \cdot \overline{\text{CAL}}$$

$$A(o)NM = Q_{0t} \cdot Q_{1t} \cdot Q_{2t} \cdot Q_{3t} \cdot Q_{0g} \cdot Q_{1g} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g}$$

8.2. Structură de comandă cu execuții paralele cu mai multe DC "slave" supervizate de două DC "master" și ierarhizare variabilă (flexibilă) utilizată la achiziție/distribuire de date în timp real.

8.2.1. Introducere

Sistemul de achiziție/distribuire supervizat și comandat de structura de comandă din titlu, are funcțiuni multiple și anume:

- achiziția de parametri analogici (date analogice)
- achiziția de parametri numerici (date numerice)
- generarea de parametri numerici interni funcție de parametrul de intrare
- efectuarea de corecții de scară în două etape:
 - corecția analogică
 - corecția numerică
- efectuarea conversiei din binar în cod BCD în vederea afișării zecimale a parametrilor, pentru control vizual
- efectuarea unei noi conversii din binar paralel în binar serie (pentru transmisie sau stocare)
- gruparea mai multor seturi de parametri sub formă de blocuri și descărcarea acestor blocuri pe un suport de informație magnetic (bandă, casetă, disc, ș.a).
- redarea (citirea) blocurilor înregistrate anterior
- despațetarea blocurilor
- reconvertirea serie-paralel

- efectuarea conversiei numeric-analogice (nuși la parametri de tip analogic)
- distribuirea parametrilor analogici (succesiuni de eșantioane memorate analogic și apoi filtrate) și a parametrilor numerici
- utilizarea parametrilor distribuiți la comanda unui proces analog-numeric (hibrid) cu program preînregistrat.
- afișarea numerică zecimală a parametrilor distribuiți (în unități de mărimi fizice) și afișarea analogică (trasator de curbe, osciloscop cu remanență) pentru control vizual sau pentru obținerea unui document de istorie a procesului.

Sistemul realizat practic are o structură originală și experimentat pentru înregistrarea/reproducerea parametrilor sudurii automate [anexa 2, FOTO 2] poate fi utilizat și în alte aplicații.

Folul acestui sistem este de a genera un document al "istoriei" unei suduri atât pentru a certifica calitatea ei cât și pentru a servi la reproducerea în mod automat a unor suduri. Sistemul este destinat a fi utilizat la fabricarea automată a unor componente de instalații din industria chimică și din cadrul centralelor nucleare-electrice.

Parametrii esențiali ai unei suduri sînt:

- curentul de sudare
- tensiunea arcului electric
- viteze de avans a tractorului de sudare, ca funcții de timp.

Sistemul care va fi descris în continuare poate înregistra 7 parametri cu semn (3 curenți, 2 tensiuni, 2 viteze) precum și timpul, ca parametrul generat intern, în acest sistem automat.

Parametrii se prezintă sub formă de tensiuni analogice unificate, cu semn, cuprinse între 0 - 10 V.

Aceștia sînt convertiți în formă numerică, afișați zecimal și memorati binar pe o unitate de casetă magnetică UCM 101-2.

De pe casetă, se convertește din nou în formă analogică, pentru a putea comanda o instalație de sudură automată, pentru a fi vizualizați în formă grafică (la un trasator de curbe), sau se reconvertește din nou în formă numerică pentru a fi afișați în zecimal.


În continuare, după o prezentare succintă a întregii instalații, nu se va prezenta în detaliu decât partea mai interesantă, și anume unitatea de comandă.

8.2.2. Schema bloc a sistemului. Descrierea funcționării

În fig.8.26 este prezentată schema bloc a IR-MM (sistem de înregistrare-redare utilizând bandă magnetică).

Semnificațiile blocurilor sînt următoarele:

- 1 - multiplexor care selectează parametrii sudării în curs sau parametrii preînregistrați numeric și redați analogic
- 2 - multiplexor analogic pe post de multiplexor numeric pentru semnele parametrilor.
- 3 - divizor pentru corecția analogică de scară și multiplexor analogic al parametrilor de intrare.
- 4 - bloc de urmărire-egantionare-memorare
- 5 - convertor analog-numeric pe 6 cifre binare.
- 6 - numărător pe post de "contor de timp" care avansează cu o unitate la fiecare set de parametri selectați.
- 7 - multiplexor care selectează un parametru de sudare (cel deja multiplexat în blocul 3), sau timpul.
- 8 - bistabil care generează date în completarea parametrilor unei suduri care se termină "0" - pe post de date; "1" - pe post de marcă - multiplexate de 9 ori cît este cuvîntul serie, memorat pe casetă).
- 9 - un nou nivel de multiplexare - care permite intrarea datelor generate de bistabilul 8 spre registrul tampon 10.
- 10 - registru tampon care assemblează cuvinte de nouă biți, dacă vin serie de la casetă sau le dezassemblează pentru memorare pe casetă, dacă vin paralel de la convertorul A/N.
- 11 - registru de deplasare stînga-dreapta care servește la efectuarea corecției numerice de scară, pentru efișarea în unități de mărimi fizice reale.
- 12 - numărător binar invers
- 13 - numărător BCD direct
- 14 - decodificator pe 3 ranguri zecimale BCD-7 segmente
- 15 - afișaj zecimal pe 3 ranguri
- 16 - afișaj semn.
- 17 - bistabil de autorizare a numărării în numărătoarele 12 și 13 pentru conversaia binar-BCD.



- 18 - detector de mărci (11...11);
- 19 - multiplexor date-serie (din NT-bloc 10 sau de la interfața casetei - bloc 28).
- 20 - memorie RAM conectată în timp real la parametrii de sudare.
- 21 - memorie RAM ce servește la descărcarea datelor sub formă de blocuri, pe casetă.
- 22,25 - registre de adresă
- 23,26 - detectoare pentru anumite adrese (704_{10}^1 , 720_{10}^1 , 720_{10}^2).
- 24,27 - baza de timp (DCL) pentru $NAM_{1,2}$.
- 28 - interfața sistemului cu unitatea de casetă magnetică
- 29 - unitatea de casetă magnetică UCM 101-2.
- 30 - convertor numeric/analogic
- 31 - demultiplexor analogic pentru parametrii redati.
- 32 - blocuri de eșantionare-memorare.
- 33 - blocuri de filtrare
- 34 - demultiplexor pentru semnalele parametrilor redati.
- 35 - sistem de burse de sudare și tractor pentru sudare automată.
- 36 - dispozitiv de trasare grafică
- S_i - instalație de sudare de la care se generează parametrii ce urmează a fi înregistrați.
- S_e - instalație de sudare automată după program preînregistrat.
- UC - unitate de comandă numerică a întregului sistem, din care:
- I - dispozitiv de comandă (dc) al înregistrării
 - H - d.c. al corecției numerice de scară, conversiei binar - BCD și afișării zecimale.
 - T - d.c. al încărcării serie-paralel al NT (bloc 10), a descărcării sale serie-paralel și a deplasărilor stînga-dreapta.
 - M - d.c. al celor două memorii RAM cuplate între ele și al transferurilor de date aferente
 - R - d.c. al redării
 - FC - panou de comandă și vizualizare
 - BSA - blocul sistemului de alimentare.
- Funcționarea de ansamblu a sistemului este următoarea: la apariția tranziției $0 \rightarrow 1$ a semnelului "start", blocul I, gene-

rează semnale de selecție succesivă, a parametrilor și semnelor lor spre multiplexoarele 1 și 2, apoi spre 3. Apoi dă comanda de eșantionare - memorare spre blocul 4 și declanșează conversia analog-numerică la blocul 5. După răspunsul blocului 5 (sfârșit conversie), multiplexorul 7 selectează parametrul curent, sau timpul, generat numeric în blocul 6, pentru a merge mai departe la sistemul de vizualizare sau spre lanțul care conduce în final la înregistrarea pe casetă.

Intrucât în blocul 3 s-a făcut corecția analogică de scară (prin divizare), blocul 11 (registru de deplasare) va efectua corecția numerică de scară prin divizare sau multiplicare cu 2.

Conversaia binar - BCD este asigurată printr-o numărare simultană, directă în numărătorul 13, inversă în numărătorul 12, până la anularea conținutului acestuia.

Blocul 12 este încărcat paralel din registrul 11.

Bistabilul 17 autorizează aceste două numărări până la încheierea conversiei.

Blocul 14 convertește ieșirile BCD ale blocului 13 și le trimite spre afișajul zecimal pe 7 segmente, 15.

Afișajul 16, permite vizualizarea semnului parametrului afișat.

Cuvântul binar-paralel de b cifre plus semn, trece prin blocurile 9 și 10, iar apoi în serie, bit cu bit prin blocurile 19, 20, 21, 26, 29.

Dacă are loc o tranziție $1 \rightarrow 0$ a semnalului "start", atunci datele trec prin fenomene tranzitorii (datorită opririi procesului de sudare), și valorile acestora sînt ne semnificative. Din acest moment, bistabilul 6 se poziționează pe "0", multiplexorul 9, selectează intrările conectate la acest bistabil (de 9 ori), adică calea de sus în fig. 816 pentru a completa cuvinte de 9 biți în RT (10), RAM_{1,2} (20, 21). Ultimul cuvînt de 9 biți care se mai memorează este 11 ... 11, el constituind marca de sfîrșit-sudură. Acest lucru se realizează prin poziționarea pe "1" a bistabilului 6.

Cuvintele intrare paralel în blocul 10 (RT) sînt trimise serie prin multiplexorul de 1 bit, 19 pe calea din stînga, spre RAM₁ (20). Cînd RA₁ (22) ajunge la adresa considerată de noi finală (720), acest lucru este sesizat de blocul 23, care declanșează pornirea dispozitivului de comandă A, care va conduce și controla transferul datelor din RAM₁ în RAM₂ într-un timp scurt, mai

scurt decît intervalul între două selecții a parametrilor de intrare. Cînd RAM_2 este plin, adică RA_2 (25) conține adresa 720, fapt sesizat de circuitul 26, se aduce la "0 ... 0" RA_1 , pentru a putea permite în continuare, încărcarea RAM_1 cu cuvinte serie de 9 biți reprezentînd parametri de sudare. Tot în acest moment se declanșează circuitele din interfața 26, care citește bit cu bit informație din RAM_2 și o memorează sub formă de bloc, pe casetă, oprind apoi caseta.

Blocurile DCIa 24 și 27, precum și $RA_{1,2}$ (22,25) pot fi comandate atât de blocul M cît și de blocul 26.

Deci pînă acum s-au descris fenomenele care au loc la înregistrare.

La redare, declanșată de la panoul PC, prin comutatorul KA_{DAR} , se declanșează blocul R care trimite o comandă de pornire a casetei, la blocul 26. Datele citite de pe casetă trec pe calea 19,20,21,10, de o manieră similară ca la înregistrare. Din RT (blocul 10), cuvîntul paralel de 9 biți este trimis astfel: cei 8 biți reprezentînd mărimea, sînt trimiși spre detectorul de mărci 16 care la apariția cuvîntului 11 ... 11, acționează asupra blocului R, oprind redarea. Bitul semn este trimis spre demultiplexorul 34, iar de aici la instalația de sudură automată (35 și S_e). Tot bitul semn mai este trimis și la sistemul de afișaj al semnului 16 (care mai conține de fapt și niște circuite de selecție, nefigurate).

Cei 8 biți reprezentînd mărimea numărului sînt trimiși și la blocul 30 (convertor N/A) iar de aici la demultiplexorul 31 și apoi pentru fiecare ieșire prin cîte un bloc 32 și 33 unde se face eșantionarea și memorarea respectiv filtrarea și refacerea nivelelor (refacerea corecției analogice de scară). În final și aceste semnale ajung la blocurile 35 și S_e . Dacă se dorește o trasare grafică a parametrilor, aceștia se pot conecta pe rînd la blocul 36 (trasator). Pentru a afișa numeric parametrii redatî, aceștia sînt din nou duși prin lanțul 1,3... 11, 12, 13, 14, 15.

În realitate, la afișarea semnului (blocul 16) nu e numai capsula de afișaj cum rezultă din fig. 3. Aici o schemă ceva mai complexă, care conține un bistabil de memorare a semnului parametrului curent și o logică combinațională ce asigură selectarea semnului înregistrat sau redat, al parametrului curent

selectat (multiplexat) sau distribuit (demultiplexat) la momentul de timp când acesta este la mijlocul perioadelor de tranziție. Nu ne propunem să analizăm aici aceste procese.

8.2.3. Principiul de generare al comenzilor. Segmentarea unității de comandă - UC

Datorită multitudinii de blocuri funcționale (36 blocuri), datorită celor două regimuri distincte (înregistrare, redare), precum și datorită faptului că există mai multe funcții ce trebuie efectuate simultan și în corelare strinsă una cu alta, UC este deosebit de complexă.

Pentru aceste motive, UC a fost segmentată în 5 părți: I, H, T, M, R - a căror misiune de ansamblu a fost enunțată în paragraful 8.2.

Aceste 5 părți sînt de fapt unități de comandă, fiecare cu orologiu propriu, avînd doar generatorul de tact unic, pentru a asigura un sincronism perfect între ele. Toate semnalele de dialog cu exteriorul, precum și semnalele de răspuns interne, de durată sau întârziere aleatorie, sînt sincronizate cu tactul sistemului, pentru a evita fenomene de hazard dinamic.

La alegerea principiului de funcționare a unui astfel de orologiu, se putea merge pe un orologiu cu număr fix de impulsuri ce apar succesiv la diferitele ieșiri sau un orologiu la care anumite impulsuri sau grupe de impulsuri se repetă în funcție de anumite condiții externe, fig. 8.27a, 8.27b. Dar datorită faptului că aceste unități de comandă (I, ..., R) sînt condiționate de mai multe semnale de stare interne sau externe, ce pot modifica durata sau tipul ciclului orologiului, s-a ales un astfel de principiu care permite ca orice impuls de orologiu să apară în orice moment. De asemenea un impuls de orologiu poate dura nu o perioadă de tact, ci oricîte (similar cu starea TW la microprocesorul INTEL 8080). În plus, ciclul orologiului poate avea durată variabilă în funcție de combinațiile semnalelor de condiționare. În principiu, un astfel de orologiu este prezentat în fig. 8.27c.

În continuare, se descriu cele 5 UC, prin

- organigrame
- programe în limbajul hardware ALPL
- tabele cu microoperațiile (comenzile)

- limbaj obişnuit (descriere prin cuvinte).

8.2.3.1. Unitatea de comandă I, este de fapt un supervisor al proceselor majore care au loc la înregistrare. Organigrama de funcţionare este prezentată în fig.8.28a, şi b.28b împreună cu blocurile cu borne care sînt în legătură cu această UC. Descrierea ADR1 este dată în continuare.





11. $\rightarrow (\overline{\text{SYN}(\text{start}) + \text{SYN}(\text{porn})} \cdot b_1 \text{ porn}) / (1)$; rsel \leftarrow -1.
12. $M_1 \leftarrow$ -1; $M_{12,5} \leftarrow$ -1; ican = 1.
13. $(\overline{\text{SYN}(\text{becan})}) / (3)$.
14. $pa - rt = \text{SYN}(\text{start})$
15. $\rightarrow (\overline{\text{SYN}(M_{12,5})}) / (5)$.
16. $\rightarrow (\overline{\text{selh}}, \text{selh}) / (7, 1)$.
17. $dep - \text{rsel} = 1$; $\rightarrow (2)$.

unde: - 11...17 reprezintă impulsurile de orologiu
 - funcţia SYN(X) reprezintă ieşirea unui bistabil de sincronizare de nivel (tip D), la a cărui intrare se aduce funcţia X.
 - \rightarrow reprezintă faptul că urmează un salt necondiţionat dacă nu există "/".
 - $(\dots) / (\dots)$ - reprezintă faptul că urmează un salt condiţionat, la care condiţiile de salt sînt în stînga semnului "/", iar destinaţiile sînt în dreapta semnului "/".
 - restul notaţiilor reprezintă semnale de comandă ce se generează condiţionat sau nu, la diverse impulsuri de orologiu.

Urmărim fig.8.28 (blocurile cu borne), unde toate dreptunghiurile complete reprezintă blocurile funcţionale ale acestei UC, respectiv orologiu I şi logica sa combinaţională, iar jumătăţile de dreptunghiuri reprezintă blocuri funcţionale comandate de către I.

RSEL - este un registru de selecţie a celor c parametri. El poate fi încărcat cu 1000 0000, la comanda rsel \leftarrow -1, conţinutul poate fi deplasat (rotit) la comanda dep - rsel.

legirile sale, nefiind semnificative aici, nu sînt tratate, cu excepţia celei mai semnificative; selh (selecţia para-



metrului "timp").

k_1^i - este un monostabil cu durata impulsului emis de 1 microsecundă. El este declanșat cu semnalul $k_1^i = 1$, și servește convertorului A/N la eșantionare.

$k_{12,5}$ - este un monostabil cu durata impulsului emis de 12,5 ms și asigură temporizarea la explorarea parametrilor de intrare. Este declanșat cu ajutorul comenzii $k_{12,5} = 1$.

C-A/N - convertor analog-numeric, declanșat cu semnalul k_1^i (și k_1^i); scan este ieșirea sa de stare care anunță: sfârșit - conversie - analog - numerică.

bscan - bistabil care memorează semnalul scan

RT - registru tampon (bloc 10, fig.8.26)

incarcă paralel cuvintul prezentat la intrare, la comanda pm-rt.

$b_{1\text{porn}}$ - bistabil care se pune pe "1" la pornirea redării și stă pe "1" până la prima descărcare a RT pe bA_{n-1} (bloc 20, fig.8.26).

start - este semnal de declanșare a înregistrării (de la instalația de sudură).

porn - este semnal de declanșare a redării (de la panoul de comandă - PC, fig.8.26).

O descriere tabelară a funcționării blocului 1, este redată în continuare:

O descriere prin cuvinte a proceselor care au loc în unitatea de comandă 1, se poate face urmărind organigrama din fig.8.28. sau tabelul 1 (care de fapt reprezintă același lucru) la fel programul AMPL.

În starea I1 (la impulsul de orologiu I1), se încarcă registrul de selecție bA_{n-1} cu 1000 0000. Dacă $X = 0$, adică nu a apărut nici semnalul "start", nici semnalul "porn" în condiția $b_{1\text{porn}} = 1$, blocul 1 nu este declanșat, adică rămâne în starea de așteptare I1. Dacă $X=1$, merge în starea I2 unde se declanșează cele două monostabile amintite și se comandă începerea unei conversii A/N.

Tranzițiile directe de la un impuls de orologiu la altul, nu sînt specificate explicit.

Starea I3 așteaptă terminarea conversiei A/N; cînd aceasta s-a produs ($b\text{scan}=1$) se trece mai departe la I4.

În starea I4 se generează comanda pm-rt numai dacă sîntem

UNITATEA DE COMANDA 1

```

I1----->: I2----->: I3----->: I4----->: I5----->: I6----->: I7----->:
(rsol←-1) (M1←-1) SYN(bacan)=1 (pm-rc)=1 SYN(M12,5)=1 treci la I7 (dep-rsol)
daci X=1 (M12,5) treci la I4 daci rami la I5 treci la I2
treci la I2 (ican) daci: SYN(start)=1 daci: treci la I2
daci X=1 SYN(bacan)=1 SYN(M12,5)=1
rami la I1 rami la I3 treci la I6

```

unde: X = SYN(start) + SYN(porn).b₁porn

pe modul de lucru "înregistrare" adică $start=1$, fiindcă numai atunci RF trebuie încărcat.

În starea 15 se așteaptă un timp foarte lung (cca 2500 de impulsuri de tact) până se termină impulsul $M_{12,5}$, care a fost declanșat cu I2.

În starea 16, dacă $selh=1$, adică a fost selectat și ultimul parametru (timpul), se trece la I1 pentru a nu începe o nouă grupă de selecții de 8 parametrii, dacă "start" și "pora" între timp nu au devenit ambele "0" -adică s-a încheiat de fapt redarea sau înregistrarea curentă.

Dacă nu s-a selectat ultimul parametru, adică $\overline{selh}=1$, se trece la I7, unde se dă comanda de deplasare a registru-ului de selecție (dep-rsel), pentru a se selecta un nou parametru, și se face salt înapoi la I2 unde se declanșează din nou temporizarea de 12,5 ms și se pornește conversia A/N.

Generatorul pentru impulsuri de orologiu I este realizat sub formă de registru cu bistabile D:

Poziționarea pe "1" a unui bistabil oarecare este definită de ecuațiile "D" care pot fi scrise după tabelul I, după organigrama din fig. 8.28. sau după programul AHP1-1, și sînt:

$$D_{i1} = I1(\overline{SYN(start)+SYN(pora)} \cdot b_1 \overline{pora}) + I6.selh$$

$$D_{i2} = I1.(SYN(start)+SYN(pora) \cdot b_1 \overline{pora}) + I7$$

$$D_{i3} = I2 + I3(SYN(\overline{bscan}))$$

$$D_{i4} = I3(SYN(\overline{bscan}))$$

$$D_{i5} = I4(SYN(\overline{M_{12,5}}))$$

$$D_{i6} = I5(SYN(\overline{M_{12,5}}))$$

$$D_{i7} = I6.selh$$

Ecuațiile funcțiilor sau semnalelor de comandă sînt:

$$rsel \leftarrow 1 = I1$$

$$b_1 \leftarrow 1 = I2$$


$$M_{12,5} \leftarrow 1 = I2$$

$$ican = I2$$

$$pm-st = I4.SYN(start)$$

$$dep-rsel = I7$$

Pe baza acestor ecuații, sinteza schemei nu prezintă nici o problemă. Ea este dată în fig. 8.29.



8.2.3.2. Unitatea de control 1, este un supervisor al proceselor care se loc la redare. Blocurile cu borne care sînt cuplate cu R și organizarea de funcționare, sînt prezentate în fig.8.30. Descrierea unității este dată în continuare.

- R1. $\rightarrow (SYN(porn))/(1)$; $rdis \leftarrow 1$.
- R2. $cit = b_1porn$; $cit-cas = b_1porn$.
- R3. $\rightarrow (dval)/(3)$.
- R4. $w_1^c \leftarrow 1$; $k_{12,5}^c \leftarrow 1$; $\rightarrow (SYN(k_{12,5}^c))/(4)$
- R5. $\rightarrow (dish, dish)/(6, 1)$
- R6. $dep-rais = 1$; $\rightarrow (2)$.

În fig.8.30 RDIS este un registru de distribuție a celor





FIG. 8.30.



8 parametri de ieşire. El poate fi încărcat cu 1000 0000 la comanda rdish ← 1, conţinutul poate fi deplasat (rotit) la comanda dep-rdis. Dintre ieşirile sale, este notată numai cea care ne interesează aici /"dish" (distribuţia ultimului parametru-timpul).

M_1^e - monostabil (1 microsecundă) necesar convertorului N/A, declanşat cu $M_1^e \leftarrow -1$.

$M_{12,5}^e$ - monostabil care asigură temporizarea la distribuirea parametrilor de ieşire, declanşat cu $M_{12,5}^e \leftarrow 1$.

INT.CAS - interfetă cu casetă UC- 101-2.

T - unitatea de comandă T (ve fi descrisă mai jos)

b_1 porn - a fost descris mai sus

SYN(porn) - a fost descris mai sus

C descriere tabelară a funcţionării blocului R, este dată în continuare:

O descriere prin cuvinte a proceselor care au loc la declanşarea unităţii de comandă T, se dă în continuare.

În starea R1 se încarcă registrul de distribuţie RDIS cu 1000 0000, pentru distribuirea primului parametru redat.

Se aşteaptă în starea R1 până când semnalul "porn" trece pe "1" adică se cere de la panoul de comandă operaţia REDARE.

În starea R2 se dă comanda "cit" - pentru încărcarea tamponului RT (blocul 10 - fig.8.26) cu date din KAM_2 (bloc 21) sau dacă sîntem în primul ciclu de la declanşarea redării, când $KAM_{1,2}$ sînt goale se dă comanda "cit-cas" pentru citire de pe casetă şi încărcare $KAM_{1,2}$. Decizia care din aceste două comenzi este dată, e funcţie de b_1 porn.

În starea R3 se aşteaptă semnalul "dval" - date valide pe 9 biţi paralel în registrul tampon RT, generat de UC-T.

În starea R4 se declanşează două monostabile (cu primul front al lui R4), M_1^e - pentru eşantionare la redare, şi $M_{12,5}^e$ - pentru temporizare la redare.

Tot în această stare se aşteaptă cca 2500 perioade de tact pînă se termină impulsul $M_{12,5}^e$.

În starea R5 se cercetează conţinutul RDIS. Dacă avem "1" la ieşirea dish - distribuirea ultimului parametru - timpul, atunci se trece din nou la R1, pentru a începe un nou set de distribuţii, dacă redarea e activă (porn=1); sau se trece la R6 dacă dish=1, unde se face deplasarea în registrul de distribuţie RDIS, pentru că nu sîntem încă la ultimul parametru. Apoi se trece la R2, unde se va comanda "cit", etc.

UNITATEA DE COMANDA R

```

=====
R1 -> : R2 -> : dach:dval=1 R4 -> : dach:dism=1 R6 -> :
(rdia<-1) cit=1 dach treci la R4 (M1<-1) treci la R6 (dep-rdia)
dach: d1porn=1 dach:dval=1 M12,5<-1) dach:dism=1 treci la R2
SYN(porn)=1 cit-cqs=1 rami la R3
rami la RI dach
dach: b1porn=1
SYN(porn)=1
treci la R2

dach: SYN(M12,5)=1
rami la R4
dach: treci la R5
SYN(M12,5)=1
treci la R5
=====

```

447

Ecuatiile D sînt următoarele:

$$D_{r1} = R_1 \cdot \overline{\text{SYN}(\text{porn})} + R_5 \cdot \text{dish}$$

$$D_{r2} = R_1 \cdot \text{SYN}(\text{porn}) + R_6$$

$$D_{r3} = R_2 + R_3 \cdot \text{dval}$$

$$D_{r4} = R_3 \cdot \text{dval} + R_4 \cdot \overline{\text{SYN}(M_{12,5}^e)}$$

$$D_{r5} = R_4 \cdot \overline{\text{SYN}(M_{12,5}^e)}$$

$$D_{r6} = R_5 \cdot \text{dish}$$

Ecuatiile semnalelor de comandă sînt:

$$\text{rdis} \leftarrow 1 = R1$$

$$\text{cit} = R2 \cdot b_1 \text{porn}$$

$$\text{cit-cas} = R2 \cdot b_1 \text{porn}$$

$$M_1^e \leftarrow 1 = R4$$

$$M_{12,5}^e \leftarrow 1 = R4$$

$$\text{dep-rdis} = R6.$$


Nu considerăm necesar a fi prezentată schema rezultată din aceste ecuații și nici la celelalte UC - care urmează.

2.3.3. Unitatea de comandă M₁ cercetează atât la înregistrare cit și la redare faptul dacă RAM₁ este plin de date ($720_{10}^1 = 1$) și RAM₂ gol ($720_{10}^2 = 1$) aduce la "0" registrele de adrese ale celor două RAM-uri declenșează ciclul de citire la RAM₁ și de scriere la RAM₂ copiază un bit din RAM₁ în RAM₂, avansează cu o unitate adresele, iar dacă nu s-a ajuns la adresa finală în RAM₁ ($720_{10}^1 = 1$), revine la copiere bit-cu-bit.


Dacă s-a ajuns la adresa finală ($720_{10}^1 = 1$), edică s-a încheiat copierea conținutului lui RAM₁ în RAM₂, atunci trece din nou în starea de așteptare, dă comanda "cit" dacă $b_1 \text{porn} = 1$, și în plus la înregistrare se dă comanda "scr-cas", iar la redare "cit-cas", spre interfața casetei pentru a scrie un bloc de date din RAM₂ pe casetă, sau de a citi de pe casetă un bloc de date în RAM₁.

În fig. 8.51 sînt prezentate: blocurile cu borne, și organigrama de funcționare.

În continuare sînt date: descrierea prin tabel, descrierea prin limbaj AHPL și ecuațiile "D" și ale semnalelor de comandă.



$$Y = (\text{SYN}(\text{start}) + \text{SYN}(\text{porn})) (720_{10}^1 \cdot 720_{10}^2)$$



IG 831

$$M1. \longrightarrow \overbrace{((SYN(start) + SYN(porn)) (720_{10}^1 \cdot 720_{10}^2)) / (1)}^Y.$$

$M2. ra_1, ra_2 \longleftarrow 0.$
 $M3. \frac{MR}{W^2 300} \longleftarrow 0 = 1.$
 $M4. +1ra_1, +1ra_2 = 1.$
 $M5. \longrightarrow (720_{10}^1, 720_{10}^1) / (6, 3).$
 $M6. \longrightarrow (1); ra_1, ra_2 \longleftarrow 0; cit = b_1 porn;$
 $cit - cas = SYN(porn); scr - cas = SYN(start)$

$D_{M1} = M1 \cdot Y + M6$
 $D_{M2} = M1 \cdot Y$
 $D_{M3} = M2 + M5 (720_{10}^1)$
 $D_{M4} = M3$
 $D_{M5} = M4$
 $D_{M6} = M5 \cdot 720_{10}^1$

$ra_1 \longleftarrow 0 = M2 + M6$
 $ra_2 \longleftarrow 0 = M2 + M6$

$\frac{M^2}{R/W 300} \longleftarrow 0 = M3$
 $+ 1 ra_1 = M4$
 $+ 1 ra_2 = M4$
 $cit = M6 \cdot b_1 porn$
 $cit - cas = M6 \cdot SYN(porn)$
 $scr - cas = M6 \cdot SYN(start)$

Considerăm suficient cit s-a prezentat pînă acum despre această unitate de comandă, întrucît toate semnalele și blocurile în cauză fie au mai fost prezentate, fie semnificațiile lor sînt clare (ex: + 1ra₁, cit, etc.).

```

=====
UNITATEA DE COMANDA M
=====
M1      M2      M3      M4      M5      M6
dacă:   N2 → :   M3 → :   M4 → :   dacă:   M6 → :
Y=1, trei (ra1 ← 0) (M2 ← 0) ( +lra1 ) 720101=1, (cit=1, dacă:
la M2     (ra2 ← 0) (M2 ← 0) ( + lra2 ) treci la M6 b1porn=1)
-----
dacă:   -----
Y=0, trei
la M1
(rămii)
-----
dacă:   dacă:   dacă:
720101=0,      720101=0,      SYN(porn)=1
treci la M3. (scr-cas=1, treci la M3. (scr-cas=1,
dacă          dacă          dacă
SYN(start)=1)
-----
treci la M1
=====

```

8.2.3.4. Unitatea de comandă T, dirijează încărcarea și descărcarea serie sau paralel a registrului tampon NT - blocul 10 fig. 8.26. Această "UC", funcționează și la înregistrare ($\text{SIN}(\text{start})=1$) și la redare ($\text{SIN}(\text{perm})=1$).

Într-unul din aceste două moduri de lucru, T așteaptă unul din semnalele nr-rt sau oit , amintite mai sus. Intrucât PT este de 9 biți, s-a prevăzut un numărător N9 pentru a număra deplasările în NI și un bistabil b_n9 pentru a autoriza numărarea în N9. NT generează cifre binare serie spre RAM_1 , pe calea 10, 19, 20 în fig. 8.26. Deci la RAM_1 trebuie declanșat ciclul de scriere cu monostabilul $\Delta: 1/\text{M}300$ (la înregistrare).

La redare, NT se încarcă serie cu date de pe casetă pe calea: 29, 28, 19, 20, 21, 10 - fig. 8.26.

Tot la redare, un cuvânt de 9 biți asamblat în PT este serializat cu semnalul cval - menționat mai sus.

Bistabilul " $b_1\text{perm}$ " despre care s-a mai discutat este anulat tot în UC-1.

Semnalele noi care apar aici sînt:

depl-rt ; deplasare a conținutului NT

$-1N9$; scădere conținut N9

$b_n9 = 1$; punere pe "1" a bistabilului "N9".

$N9 = -8$; încărcare N9 cu 1000.

Întocmai ca la celelalte unități de comandă, se dă și aici organizația de funcționare și blocurile cu borne - care sînt comandate de UC-1, în fig. 8.12.

În continuare sînt date: tabelul de descriere a funcționării UC-1, ecuațiile D și ecuațiile comenziilor.

11. $\rightarrow \overline{(2)}/(1)$; $N9 \leftarrow -8$; $b_n9 \leftarrow 1$.

12. $\overline{\text{NR}}/\overline{\text{XC}} \leftarrow 0$; $\text{SIN}(\text{start})$; $-1N9 = 1$.

13. $\text{depl-rt}=1$; $+1N9 \rightarrow 1N(\text{start})$; $+1N9 = \text{SIN}(\text{perm})$

14. $\rightarrow (b_n9, b_r9)/(2, 5)$

15. $\text{cval} = \text{SIN}(\text{perm})$; $\rightarrow (1)$; $b_1\text{perm} \leftarrow 0$.


$D_1 = \overline{2.11} \cdot 15$

$D_2 = 2.11 \cdot 14.b_n9$

$N_9 = 14$

$Dt_4 = T3$
 $Dt_5 = T4.b_n9$
 $+lra_1 = T3.SYN(ertart)$
 $+lra_2 = T3.SYN(porn)$
 $N9 \leftarrow "b" = T1$
 $b_n9 \leftarrow 1 = T1$

 $M_{R/W} 300 \leftarrow 0 = T2.SYN(ertart)$
 $-IN9 = 12$
 $dval = T3.SYN(porn)$
 $b_1porn \leftarrow 0 = T5$



In continuare, va fi prezentată o unitate de comandă mai complexă, cea care la sfârșitul conversiei A/N, preia cuvîntul binar, îi efectuează corecția numerică de scară, îl convertește din binar în BCD, după o metodă "serie" și îl codifică pentru afișajul pe 3 cifre zecimale realizate din 7 segmente.

UNITATEA DE COMANDA T

```

T1 -> : T2 -> : T3 -> : T4 T5
(N9 -> *8) (- 1M9) (depl-rt) bn9=1, treci (b1porn <- 0)
(bn9 -> 1) (MR/M 300 -> 0), SYN(start)=1, dach: dach: dach:
dach Z=0: dach SYN(start)=1, dach (+1reg, dach) dach: dach: SYN(porn) = 1)
Rbafi la T1 dach SYN(start)=1 SYN(porn) = 1) bn9 = 1, treci la T1
dach Z=1: treci la T2
mergi la T2

```

Z = SYN(start).pm-rt+SYN(porn).dit

8.2.3.5. Unitatea de comandă H, efectuează operațiile amintite mai sus, este suficient de complexă și pentru acest motiv, vor fi prezentate mai multe considerații teoretice, după cum urmează.

Mărimile fizice care se afișează sînt: 3 curenți, două tensiuni, două viteze și timpul. Toți acești parametri, care apar la intrare, sînt reprezentați prin tensiuni analogice unificate cuprinse între 0 - 10 V.

Curenții sînt cuprinși între 0 - 1000 A.

Tensiunile sînt cuprinse între 0 - 100 V.

Vitezele sînt cuprinse între 0 - 2 m/min (200 cm/min).

Timpul, în forma binară, este cuprins între 0 - 250 și trebuie afișat nemodificat.

Fiecărui parametru îi este asociat un semn, inclusiv timpului, pentru a marca grupele de impulsuri de timp, adică (0 + - 250) (0 + + 250) (0 + -250), etc.

Pentru afișarea tensiunii unificate (0 + + 10 V), pe 3 ranguri zecimale, reprezentînd mărimi fizice diferite, la care valoarea maximă este 1000 sau 100 sau 200, trebuie făcută o modificare de scară pentru fiecare parametru sau mărime fizică.

De exemplu: tensiunea arcului electric variază în domeniul 0 - 100 V; pe cele 8 ranguri binare ale C-A/N se pot obține valori numerice cuprinse între 0 + 255; cu alte cuvinte, la 100 V ar corespunde cifra 255 la ieșirea C-A/N. Dar trebuie afișat de fapt 100.

Deci:

X	X	Z
255	100	+10
0	0	0

unde:

X = cifra obținută la ieșirea C-A/N

Y = mărime fizică de afișat

Z = tensiune unificată de la transductorul instalației de sudare.

A se efectueze corecția sau modificarea de scară în acest caz, numai pe cale numerică, este foarte dificil, și se procedează astfel:

- se efectuează o corecție parțială pe cale analogică,

prin divizarea potențometrică.

- se efectuează o corecție pe cele numerică, prin înmulțiri sau împărțiri succesive la 2.

În primul rând se divide mărimea Z, cu un astfel de raport încât mărimea X să fie un multiplu sau submultiplu de 2 al măririi Y.

Astfel dacă considerăm:

$$\begin{array}{r} X_1 \quad Y_1 \quad Z_1 \\ \hline 200 \quad 100 \quad \frac{10}{255} \cdot 200 \end{array}$$

deci am avut: 255 ----- 10

și avem: 200 ----- $\frac{10}{255} \cdot 200$

ier $\frac{Z_1}{Z} = \frac{\frac{10}{255} \cdot 200}{10} = \frac{200}{255} = 0,787$ - raportul de divizare

Acum: $Y_1 = X_1/2$, care reprezintă tocmai relația corecției numerice de scară; adică pentru obținerea cifrelor care trebuie afișate, trebuie făcută o împărțire la 2 a cuvintului binar de la ieșirea C-A/N.

În continuare, pentru curentul de sudare, avem:

$$\begin{array}{r} X' \quad Y' \quad Z' \\ \hline 255 \quad 1000 \quad +10 \\ 0 \quad 0 \quad 0 \end{array}$$

notațiile fiind similare ca mai sus.

Și în continuare:

$$\begin{array}{r} X'_1 \quad Y'_1 \quad Z'_1 \\ \hline 250 \quad 1000 \quad \frac{10}{255} \cdot 250 \end{array}$$

de aici: $Z'_1 = \frac{\frac{10}{255} \cdot 250}{255} = \frac{250}{255} = 0,982$ - raportul de divizare

Acum: $Y'_1 = X'_1/4$, care reprezintă relația corecției numerice de scară.

Pentru viteza de avans a tractorului de sudare avem:

$$\begin{array}{r} X'' \quad Y'' \quad Z'' \\ \hline 255 \quad 200 \quad +10 \\ 0 \quad 0 \quad 0 \end{array}$$

și:

$$\begin{array}{ccc} X_1'' & Y_1'' & Z_1'' \\ \hline 200 & 200 & \frac{10}{255} \cdot 200 \end{array}$$

de aici:

$$\frac{Z_1''}{Z''} = \frac{\frac{10}{255} \cdot 200}{10} = \frac{200}{255} = 0,787 - \text{raportul de divizare.}$$

se observă că: $Y_1'' = X_1''$, deci nu mai trebuie efectuată nici un fel de corecție numerică de scară.

La parametrul timp, nu mai trebuie efectuată nici măcar corecția analogică de scară.

Pentru realizarea acestor corecții se utilizează un registru de deplasare RD, care este încărcat paralel cu cuvântul de la ieșirea C-A/N, iar apoi în acest registru se vor face: o deplasare la dreapta, pentru împărțire cu 2, la tensiuni, două deplasări la stânga pentru înmulțire cu 4, la curenți, și nici o operație la viteze sau la parametrul timp.

Pentru a converti acest cuvânt corectat din binar în BCD (zecimal-codificat-binar) conținutul RD-după corecție, se încarcă paralel într-un numărător binar-invers (NBI).

Un alt numărător, zecimal direct (NZ) este adus la zero, și un bistabil de autorizare a numărării (bn) este adus la "1".


Se numără simultan în ambele numărătoare, pînă cînd NBI are conținut 0 ... 0 și la următorul impuls de numărare apare imprunumul de la acest numărător, care aduce la zero "bn". În acest moment conversia este efectuată, și NZ conține pe 3.4=12 biți cele 3 cifre zecimale care trebuie afișate. Cu cîte un decodificator BCD-7 segmente, pe fiecare rang zecimal, s-a terminat în sfîrșit problema afișajului.

În fig. 8.33 este prezentată organigrama de principiu a acestui fenomen, organigrama de detaliu și blocurile cu borne, afectate de aceste operații.

Elementele nediscutate pînă acum sînt:

- MUX-RD - multiplexor al RD care permite încărcarea RD cu ieșirea C-A/N sau cu propria sa ieșire, conectată deplasat la stînga, pe care nu le poate efectua RD, în funcție de valoarea semnalului "conex".

- conex - bistabil de comandă MUX-RD.



Organigrama de principiu

Fig. 8.33.a




Fig. 8.33.b

- mod - bistabil care stabilește modul de lucru al lui RD (mod=1; încărcare paralel și deplasări la stînga; mod=0; deplasări la dreapta).

- NS&L - registru de selecție a parametrilor

(selc1=selecție curent₁,...,selh=selecție timp).

- selectorul de afișaj - comutator de pe PC (fig.8.26 care selectează parametrul vizualizat (bc1 - vizualizat curent₁,..., bh - vizualizat timpul).

Semnalele de mai jos servesc la:

- tact 1 - deplasare dreapta RD

- tact 2 - încărcare paralel și deplasare stînga RD

- load - încărcare paralel NBI

- ro(1,2) - anulare NZ.

Funcționarea DC-H după organigrama din Fig.8.33b, este următoarea:

În starea H1, se aduce la "0" bistabilul "conex" pentru a conecta la intrarea RD ieșirea C-A/N prin MUX-RD, se aduce la "1" bistabilul "mod" pentru a pune RD în regim de încărcare paralel. Se așteaptă în H1 pînă cînd se termină conversia A/N, adică SYN(bscan)=1.

În starea H2 se dă "tact 2" de încărcare paralel a RD numai dacă coincid o pereche de semnale selc₁,...,etc., cu bc₁,...,etc., adică RD se va încărca cu ieșirea C-A/N numai dacă de exemplu se cere afișarea unui parametru oarecare, și tot acel parametru este cel selectat momentan de NS&L.

De exemplu: tact₂ = 1 dacă selv₁=1 (este selectată momentan viteza 1) și bv₁=1 (este cerută în afișare viteza 1).

Mai departe se poate merge pe patru ramuri:

- t : se va încărca în RD și în final se va vizualiza o tensiune.

- c : se va încărca și vizualiza un curent.

- v+h (vh) : se va încărca și vizualiza o viteză sau timpul (la care nu se fac corecții de scară).

- x : nu se va vizualiza nimic.

Pe ramura t se trece în starea H7 unde se poziționează bistabilul "mod" pe 0 pentru a permite deplasări la dreapta.

În starea H8 se dă comanda "tact₁" spre RD pentru a efectua deplasarea la dreapta. În starea H9 se aduce la "1" bistabilul "bn" pentru a autoriza în continuare numărarea în NBI și NZ.

Cu comanda "load" = 0, se încarcă NBI cu (RD). Cu comanda $ro(1,2) = 1$, se anulează (NZ).




Fig. 8.33 a.

În stările H10 și H11 se face numărarea în NBI și NZ până când $bn=0$, datorită împrumutului care apare în final la NBI, după care se trece în starea H12. Aici se aduce la "0" $bcan$ și se trece în regim de așteptare în H1. Pe ramura C, "conex" se poziționează pe "1" pentru a realiza conexiunea rețirilor RD cu intrările sale, deplasat cu un rang spre stînga prin MUX-RD. (În starea H3).

În starea H4 apare primul tact de deplasare la stînga, "tact₂", în H5 se așteaptă terminarea proceselor tranzitorii în urma deplasării, iar în H6 se dă al doilea tact de deplasare la stînga. Se trece la H9.

Deci pe ramura t s-a făcut o împărțire la 2, pe ramura c, o înmulțire cu 4, pe ramura vh nu sînt necesare corecții și se trece direct în starea H9 unde începe conversia binar-BCD, iar pe calea X nefiind necesară nici corecție nici conversie, se trece prin H12 la H1 în regim de așteptare.

În continuare se dau descrierile acestui dispozitiv de comandă, prin limbaj AMPL, prin tabele, și după aceea ecuațiile D și ale semnalelor de comandă.

H1. $\rightarrow (\overline{\text{SYN}(\text{bscan})}/(1);$
 $\text{conex} \leftarrow 0; \text{mod} \leftarrow 1.$
 H2. $\text{tact}_2 = \text{selc}_1 \cdot \text{bc}_1 +$
 $+ \text{selc}_2 \cdot \text{bc}_2 +$
 $+ \text{selc}_3 \cdot \text{bc}_3 +$
 $+ \text{sel}_1 \cdot \text{bt}_1 +$
 $+ \text{sel}_2 \cdot \text{bt}_2 +$
 $+ \text{selv}_1 \cdot \text{bv}_1 +$
 $+ \text{selv}_2 \cdot \text{bv}_2 +$
 $+ \text{selh} \cdot \text{bh} \cdot \text{o} + \text{t} + \text{v} + \text{h};$
 $\rightarrow (\text{t}, \text{c}, \frac{\text{v} + \text{h} \cdot \lambda}{\text{vh}}) / (7, 3, 9, 12)$
 H3. $\text{conex} \leftarrow 0$
 H4. $\text{tact}_g = 1$
 H5. nul.
 H6. $\text{tact}_2 = 1; \rightarrow (9)$
 H7. $\text{mod} \leftarrow 0.$
 H8. $\text{tact}_1 = 1$
 H9. $\text{bn} \leftarrow 1; \text{load} = 0; \text{ro}(1,2) = 1.$
 H10. $\rightarrow (\text{bn}) / (12).$
 H11. $\rightarrow (10); - \text{lnbi} = 0; + \text{laz} = 1.$
 H12. $\text{b scan} \leftarrow 0; \rightarrow (1).$

equation D:

$D_{h1} = H1 \cdot \overline{\text{SYN}(\text{bscan})} + H12$
 $D_{h2} = H1 \cdot \overline{\text{SYN}(\text{bscan})}$
 $D_{h3} = H2 \cdot \text{c}$
 $D_{h4} = H3$
 $D_{h5} = H4$
 $D_{h6} = H5$
 $D_{h7} = H2 \cdot \text{t}$
 $D_{h8} = H7$
 $D_{h9} = H8 + H6$
 $D_{h10} = H9 + H11$
 $D_{h11} = H10 \cdot \text{bn}$
 $D_{h12} = H2 \cdot \lambda + H10 \cdot \text{bn}$

UNITATEA DE COMANDA H

H1	H2	H3	H4	H5	H6	H7	H8	H9	M10	M11	M12
H1 → :	H2 → :	H3 → :	H4 → :	- H6 → :	H7 → :	H8 → :	H9 → :	H9 → :	dacă :	M11 → :	M12 → :
(conex	(tact ₂ =1	(conex (tact ₂)	(tact ₂)	(tact ₂) (mod	(tact ₁) (bn	(ro(1,2))	la H12	(-lnbi)	bn=0	(+lnx)	(bscan←0)
←0)	dacă X=1)	←0)		←0)	←1)	treci	M11 → :	treci	la H10		
(mod	dacă t=1		treci la								
←1)	treci la H7		H9								
dacă :	dacă c=1								dacă :	treci	
SIN(bscan)=	treci la H3								bn=1	la H10	
=1 treci	dacă vh=1								treci		
la H2	treci la H9								la H11		
dacă :	dacă X=1										
SIN(bscan)=	treci la H12										
=0 rămii											
la H1											

$$selc_1 \cdot bc_1 + selc_2 \cdot bc_2 + selc_3 \cdot bc_3 + selc_1 \cdot bt_1 + selc_2 \cdot bt_2 + selc_1 \cdot bv_1 + selc_2 \cdot bv_2 + selc_1 \cdot bh_1 + selc_2 \cdot bh_2 + selc_3 \cdot bh_3 + selc_1 \cdot c + selc_2 \cdot c + selc_3 \cdot c + selc_1 \cdot v + selc_2 \cdot v + selc_3 \cdot v + selc_1 \cdot t + selc_2 \cdot t + selc_3 \cdot t + selc_1 \cdot k + selc_2 \cdot k + selc_3 \cdot k + selc_1 \cdot l + selc_2 \cdot l + selc_3 \cdot l + selc_1 \cdot h + selc_2 \cdot h + selc_3 \cdot h + selc_1 \cdot i + selc_2 \cdot i + selc_3 \cdot i + selc_1 \cdot j + selc_2 \cdot j + selc_3 \cdot j + selc_1 \cdot m + selc_2 \cdot m + selc_3 \cdot m + selc_1 \cdot n + selc_2 \cdot n + selc_3 \cdot n + selc_1 \cdot o + selc_2 \cdot o + selc_3 \cdot o + selc_1 \cdot p + selc_2 \cdot p + selc_3 \cdot p + selc_1 \cdot q + selc_2 \cdot q + selc_3 \cdot q + selc_1 \cdot r + selc_2 \cdot r + selc_3 \cdot r + selc_1 \cdot s + selc_2 \cdot s + selc_3 \cdot s + selc_1 \cdot t + selc_2 \cdot t + selc_3 \cdot t + selc_1 \cdot u + selc_2 \cdot u + selc_3 \cdot u + selc_1 \cdot v + selc_2 \cdot v + selc_3 \cdot v + selc_1 \cdot w + selc_2 \cdot w + selc_3 \cdot w + selc_1 \cdot x + selc_2 \cdot x + selc_3 \cdot x + selc_1 \cdot y + selc_2 \cdot y + selc_3 \cdot y + selc_1 \cdot z + selc_2 \cdot z + selc_3 \cdot z + selc_1 \cdot \text{rest} + selc_2 \cdot \text{rest} + selc_3 \cdot \text{rest}$$

ecuațiile semnelor de comandă:

$\text{conex} \leftarrow 0 = H1$
 $\text{mod} \leftarrow 1 = H1$
 $\text{tact}_2 = H2.x$
 $\text{conex} \leftarrow -1 = H3$
 $\text{mod} \leftarrow 0 = H7$
 $\text{tact}_1 = H8$
 $b_n \leftarrow 1 = H9$
 $\text{load} = H9$
 $\text{ro}(1,2) = H9$
 $- \text{lnbi} = H11$
 $+ \text{lnz} = H11$
 $\text{bacan} \leftarrow 0 = H12$

Orientativ, menționăm că această UC este realizată cu oca
20 de circuite integrate, de proveniență indigenă.

u.2.4. Unificarea ecuațiilor semnelor de comandă

Parcurgind listele de ecuații ale semnelor de comandă ge-
nerate cu ajutorul celor 5 orologii (unități de comandă), se ob-
servă că există semnale de comandă cu același nume în mai multe
UC.

Ecuația finală a unui astfel de semnal se obține efectuind
suma logică a termenilor ce corespund tuturor aparițiilor semna-
lului respectiv în listele de ecuații.

Termenii care provin din interfața casetei magnetice vor
purta sufixul-cas, și vor apărea în mai multe ecuații, dar nu
vom analiza modul de apariție a lor, pentru că nu ne-am propus
să analizăm aici, interfața casetei.

Se dau mai jos, ecuațiile unificate ale semnelor de co-
mandă ce nu mai mult de o apariție.

$\text{cit} = R2.b_1\text{porn} + M6.b_1\text{porn}$
 $\text{cit-cas} = R2.b_1\text{porn} + M6.SYN(\text{porn})$
 $\text{ra}_1 \leftarrow 0 = M2 + M6 + S11H$
 $\text{ra}_2 \leftarrow 0 = M2 + M6$
 $+ \text{lr}_{a1} = M4 + T3.SYN(\text{start}) + (+ \text{lr}_{a1} - \text{cas})$
 $+ \text{lr}_{a2} = M4 + T3.SYN(\text{porn}) + (+ \text{lr}_{a2} - \text{cas})$
 $\frac{1}{R/W 300} \leftarrow 0 = T2.SYN(\text{start}) + \frac{1}{R/W 300} \leftarrow 0 - \text{cas}$

De menționat că semnalul de comandă cit-cas nu face parte

din convenția /"afixul-cas" și de fapt reprezintă comanda de citire dată casetei magnetice.

În ecuația: $ra_1 \leftarrow 0$, apare termenul SFIN pentru că memoria RAM₁ trebuie să plece de la adresa "0".

Memoria RAM₂ trebuie să plece de la adresa 720 pentru a semnaliza că este "descărcată", deci va mai apărea ecuația:

$$ra_2 \leftarrow 720 = SFIN.$$

Prea puțin registre, numărătoare sau bistabile trebuie să plece de la o anumită valoare (0 sau 1) de ceea ce semnalul SFIN apare atât de rar.

8.2.5. Dialogul dintre interfața casetei magnetice și restul instalației și caseta propriu-zisă

La înregistrare, datele parcurg următorul traseu:

... C-A/N → RT → RAM1 → RAM2 → INT.CAS → CAS

iar la redare, traseul:

CAS → INT.CAS → RAM1 → RAM2 → RT...

unde: CAS - reprezintă unitatea de casetă magnetică iar restul elementelor au fost deja descrise.

La înregistrare, cecă caseta este pornită, se descarcă un bloc de date din RAM₂ pe casetă, caseta este oprită, și fenomenul se repetă, la fiecare apariție a comenzii "scr-cas".

La redare, caseta este pornită, se citește de pe casetă un bloc de date, care umple RAM₁ pînă la adresa 720, caseta este oprită, și fenomenul se repetă la fiecare apariție a comenzii "cit-cas".

Deci caseta funcționează în regimul: start-stop și lucrează cu blocuri mici de date : 720 biți.

Pentru a ilustra modul cum interfața casetei asigură aceste operații se dă organizarea de principiu din fig.8.34.

8.2.6. Întrecerea (suprapunerea) în timp a funcționării celor 5 unități de comandă și a casetei cu interfața

Datorită faptului că în SIR-MM se petrec mai multe grupe de fenomene simultane, ar fi util de arătat cum se suprapun acestea în timp și cum se corelează între ele. Acest lucru este ilustrat în fig.8.35.

Analizăm acum fenomenele de la înregistrare, ilustrate în





Fig. 8.34.



partea de sus a fig.8.35 unde segmentele verticale - ca lungime și ca poziție, reprezintă aproximativ momentul când este declanșat un dispozitiv de comandă și intervalul de timp cât acesta este în funcțiune.

La apariția semnalului SYN(start), este declanșată UC-I care determină selecția parametru cu parametru, asigurând temporizarea de 12,5 ns între parametri, declanșează C-A/N cu semnalul icon, așteaptă sfârșitul conversiei, scan, și formează SYN(bscan) Cu acesta declanșează DC-H, iar cu semnalul pr-rt declanșează UC-I.

DC-H asigură toate comenzile necesare pentru efectuarea corecției numerice de scară și a conversiei binar - BCD, după care intră din nou în starea de așteptare a semnalului SYN(bscan), fără a anunța faptul că și-a încheiat misiunea.

DC-I, asigură încălzirea paralel a RI și descodarea lui serie în RAM₁, precum și toate operațiile anexă (avans adresă, numărare biti, etc.).

În mod indirect DC-I asigură la fiecare grup de 720 de biți încălzit de RAM₁ generarea semnalului 720_{10}^1 (RAM₁-plin) care declanșează DC-M. Acesta copiază (RAM₁) în RAM₂, generează comanda "scr-cas" și intră în bucla de așteptare.

La comanda "scr-cas" se declanșează interfața casetei pe regim de înregistrare CAS-I, care este formată dintr-un automat sincron cu ecclagi nume, și un automat subordonat CAS-S care se ocupă efectiv de operația de scriere. Cuplajul dintre aceste două automate este de alt tip și anume:

- automatul principal declanșează automatul secundar și intră în regim de așteptare;

- automatul secundar (subordonat) își efectuează sarcinile, se aduce singur în stare de așteptare, și simultan predă comanda automatului principal care era în așteptare.

Deci la înregistrare, există în total în funcțiune la un moment dat 5 dispozitive de comandă (I,H,T,K,CAS-I sau CAS-S).

La redare, care este ilustrată în partea de jos a fig.10, DC-P așteaptă semnalul SYN(porn) unde "porn" este comanda dată de un buton de pe PC.

Acest DC asigură distribuția parametru cu parametru la cele 8 ieșiri analogice ale SIR-PM, asigurând și temporizarea de 12,5 ns.

La primul grup de selecții, de la declanșarea redării, RAM_{1,2}

nu conțin date și pentru acestea trebuie să încârcate cu date de pe casetă; deci să comanda "cit-cas" deoarece $b_1\text{porn}=1$. La prima trecere prin UC-T se aduce la "0" $b_1\text{porn}$ și în loc de "cit-cas" de acum încolo, va apărea "cit" (pasul R2). În plus tot aici se așteaptă "dval" - date valide. Pentru a nu complica figura, ieșirea "cit" din UC-R este notată cu A și se duce la intrarea A a lui UC-T.

Deci să luăm cazul că apare "cit-cas", acesta declanșează automatul CAS-K, care se ocupă de dirijarea casetei în regimul de citire. Acesta comandă un automat subordonat CAS-C care se ocupă numai de citirea efectivă. În acest regim, interfața casetei, umple RAM₁ cu 720 biți și prin semnelul SYN(porn). $720_{10}^1 \cdot 720_{10}^2$ se declanșează UC-M care face copierea din RAM₁ în RAM₂. În această UC se poate da comanda cit dacă $b_1\text{porn}=1$ prin care se declanșează UC-T, a cărui funcționare este cunoscută, și la care, la fiecare sfârșit al ciclului de orologiu se aduce la 0, $b_1\text{porn}$; datorită acestui fapt se declanșează UC-I, UC-H pentru a efectua de fapt numai procesele de selecție - afișare în zecimal, a parametrilor de ieșire.

UC-T, extrăgând mereu date din RAM₂, face să fie în final îndeplinită condiția de declanșare a UC-M (SYN(porn). $720_{10}^1 \cdot 720_{10}^2 = 1$) - notațiile U.

În toate celelalte cicluri UC-M generează "cit-cas" în loc de "cit", și apare conexiunea B - B.

După cum se observă funcționarea de ansamblu este foarte complexă și a pus probleme deosebite, de cercetare și proiectare necesitând studii și analize aprofundate.

9. CONCLUZII

În studiul, proiectarea și realizarea oricărui sistem numeric (SN), un rol esențial îl are cunoașterea structurii sale de comandă, cea mai complexă secțiune a sa, indiferent de faptul că SN poate fi de mică amploare (o interfață, un bloc numeric independent) sau amploare mare sau foarte mare (un calculator numeric, un sistem de calculatoare).

Stadiul actual al domeniului calculatoarelor, precum și previziunile pentru viitor conțin cele mai remarcabile realizări sau posibile realizări, nu în cadrul structurilor de date ci în cadrul structurilor de comandă. În cadrul structurilor de date modificările ce se prevăd sînt în marea lor majoritate de ordin cantitativ, pe cînd în cadrul structurilor de comandă se prevăd în special modificări calitative.

Noile noțiuni: migrarea funcțiilor, divergența comenzii, procesarea paralelă/intreșesută, anticiparea datelor (ca și a instrucțiunilor) au impact, în special cu structurile de comandă și mai puțin cu cele de date.

În prezenta teză de doctorat sînt analizate critic tipurile funcționalo-constructive prezente de structuri de comandă; sînt propuse noi structuri și noi metode de proiectare pentru structurile de comandă, sînt prezentate modele originale de sisteme divergente/convergente - la nivelul comenzii precum și unele realizări hardware originale organizate pe mai multe nivele ierarhice, cu execuții paralele, cu ierarhie flexibilă, etc.

Contribuțiile autorului sînt următoarele:

1. Clasificarea și analiza critică a tuturor tipurilor cunoscute de structuri de comandă de tip cablat, microprogramat, programat, combinat. Sînt analizate în detaliu, toate tipurile de secvențieri posibile: liniară, ciclică, ramificată, buclată, divergentă, convergentă, etc.

2. Separarea completă a structurii de comandă față de structura de date în cadrul unui SN, în vederea unificării metodelor de proiectare, în așa fel încît o structură de comandă care are perfect definite:

- intrările
- ieșirile

- funcția de secvențiere
să poată fi proiectată automat, fără a cunoaște în detaliu structura de date sferentă.

3. Studiul comparativ, la nivel funcționalo-constructiv al tehnicilor de proiectare și al performanțelor, referitor la dispozitive de comandă (DC) sincrone/asincrone, cablate/micro-programate/programate.

Studiul este extins și asupra DC realizate cu module PLA, ROM, μUA, DμUA, etc.

4. Prezentarea unor structuri existente sau posibile cu ierarhizarea comenzii, pe mai multe nivele, la care dialogul între nivele se poate face cu sau fără respectarea ierarhiei. Este prezentată o nouă structură de comandă în rețea, cu ierarhie flexibilă, cu interschimbabilitate "principal/subordonat" ("master"/"slave"). Se detaliază un model de dialog posibil între două componente ale unei astfel de structuri, în care orice componentă poate efectua simultan două operațiuni (în paralel) și anume: dialog-stare, dialog-date.

5. Analiza comparativă a tehnicilor și metodelor de proiectare a structurilor de comandă, și punerea în evidență a avantajelor/dezavantajelor acestor tehnici și metode, precum și definirea domeniilor de aplicabilitate.

6. Propunerea unui criteriu de alegere a tipului unui DC în funcție de:

- viteza de operare
- prețul componentelor
- flexibilitatea cerută pentru DC
- prețul cablajelor
- simplitatea proiectării
- fiabilitatea impusă
- testabilitate, etc.

Acest criteriu de alegere este materializat printr-o nomogramă, a cărei tehnică de utilizare este prezentată în detaliu

7. Elaborarea unei metode de proiectare a dispozitivelor de comandă, care pleacă de la orice tip de descriere a protocolului de operare (organigramă, tabel, etc.). Metoda se pretează la proiectarea automată, datorită concisiunii și preciziei ei, precum și datorită faptului că nu conține elemente descriptive sau de altă natură, neformalizate.

8. Prezentarea unei organigrame și a unui program, referitoare la metode de mai sus. Cu ajutorul programului s-a verificat pe exemple concrete, valabilitatea metodei elaborate (v. anexa 1).

9. Adaptarea unor metode de proiectare a structurilor de comandă la proiectarea unor structuri de date cu funcționare în secvență. În acest fel, s-a proiectat o celulă de convergență pentru două ramuri ale unui DC cu execuții paralele, atât în varianta "automat cu stări codificate" cât și în varianta "automat cu stări necodificate".

10. Delimitarea domeniilor de aplicabilitate a structurilor seriale/piramidale pentru rețele de celule elementare de convergență, în cazul necesității unei convergențe multiple.

11. Prezentarea unei noi soluții pentru convergența multiplă, bazată pe utilizarea unui registru de convergență.

12. Propunerea unei tehnici de segmentare a DC de mare complexitate, similară tehnicilor de segmentare a programelor. Evidențierea condițiilor și locurilor pentru care segmentarea este posibilă.

13. Analiza comparativă a tehnicilor de cuplare a mai multor DC. Elaborarea unei tehnici noi de segmentare și cuplare a dispozitivelor de comandă care înlătură posibilitatea apariției hazardului în funcționare și elimină necesitatea analizei corelării perioadelor de tact a diverselor automate; de asemenea s-au simplificat și modularizat elementele implicate în cuplare.

14. Prezentarea unor posibilități de reducere a timpilor morți la cuplarea unor automate prin modificări minore ale protocolului de operare în zonele afectate de cuplare.

15. Propunerea unei structuri de comandă pentru un calculator care pe lângă posibilitatea de aducere anticipată a instrucțiunilor are implementată și posibilitatea de aducere anticipată a operanților. Structura propusă, este de tipul "cu funcționare în paralel" și conține și un modul cumulativ, de unificare a comensilor.

16. Pentru cazurile mai complexe de procesări sau execuții paralele în care poate exista conflict de cuplare la ni-

velul mai multor DC sau la nivelul altor resurse hardware implicate în cuplare s-a propus un alt tip de structură bazată pe registre de cereri de cuplare, registre de stare a sistemului de cuplare, arbitru de priorități la cuplare, etc.

17. Prezentarea unei structuri de comandă originale, utilizată în cadrul unui stand de testare a memoriilor, formată dintr-un sistem de comandă ierarhizat pe cinci nivele, supervizată de un sistem monoprosesor.

În cadrul acestei structuri s-au aplicat și demonstrat practic, principiile enunțate în capitolele referitoare la segmentarea, cuplarea și ierarhizarea structurilor de comandă.

18. Prezentarea unei structuri de comandă originale, cu execuții paralele, cu mai multe DC "slave", supervizate de două DC "master" și ierarhizarea variabilă (flexibilă), utilizată la achiziție/distribuție de date în timp real.

19. În cadrul structurii de la punctul 18 este descris și proiectat un automat capabil ca pentru sistemele de achiziție de date să asigure efectuarea corecției de scară și a conversiei de cod pentru mărimile fizice achiziționate.

Sistemele de comandă realizate ca parte experimentală a acestei lucrări, demonstrează corectitudinea principiilor enunțate, referitoare la segmentare și cuplare, ierarhizarea comenzii, paralelismul în cadrul protocolurilor de operare, precum și cele referitoare la posibilitatea existenței unei ierarhii flexibile. Astfel de principii pot fi utilizate în cadrul noilor arhitecturi ale SN din generația a 5-a.

Noua metodă de proiectare a dispozitivelor de comandă, asistată de calculator, are perspectiva să devină aplicabilă la proiectarea unor sisteme de calcul cu arhitecturi ce nu respectă principiile lui Von Neumann.

Lucrările din prezenta teză de doctorat și-au găsit aplicabilitate în cadrul unor contracte de cercetare pentru I.T.C. -filiala Timișoara, Întreprinderea "Electrobanat" și "Institutul pentru sudură și încercări de materiale", Timișoara.

Studiile sînt continuate de autor, în acest domeniu, întrezărindu-se o perspectivă nouă pentru sistemele numerice din generația a 5-a.

10. BIBLIOGRAPHIE

1. A1. ABRAMSON, I.B., KUO, F.F., -Computer Communications Networks, Prentice Hall, Englewood Cliffs, N.J., 1973.
2. A2. AGRAWALA, A.K., BAUSHER, T.G., Microprogramming Perspective and Status, IEEE TC, vol.C-23, p.817-837, Aug. 1974.
3. A3. AKERS, S.B., CODING (cap.6) in G.A. BRADSH, Design Automation of Digital Systems, Prentice Hall, Englewood, N.J., 1972.
4. A4. ARNDL, L., Field Programmable Logic Array, "Progress" Fairchild journal of semiconductor, vol.6, nr.4, iul.-aug. 1976.
5. B1. BALIAC, V., g.a., Sisteme interactive, limbaje conversationale, Ed.Pol.Bucuresti, 1964.
6. B2. BALIAC, V., g.a., Calculatoarele electronice, grafica interactivă și prelucrarea imaginilor, Ed. tehn. Buc. 1965.
7. B3. BARBACCI, M.F., A Comparison of Register Transfer Languages for Describing Computers and Digital Systems, IEEE TC, vol.C-24, feb. 1975.
8. B4. BARNHA, A., FORAK, I.D., Integrated circuits in digital electronics, New York, John Willey and Sons Inc. 1973.
9. B5. BARNES, G.H., g.a., The ILLIAC IV Computer, IEEE TC, aug. 1966, p.746.
10. B6. BEAL, I.S., NEWAL, A., Computer Structures: Readings and Examples, McGraw Hill, 1971.
11. B7. BLAAUS, G.A., Digital System Implementation, Prentice Hall, Englewood Cliffs, N.J., 1976.
12. B8. BRADSH, E.L., Digital Computer Design, Academic Press, N.J., 1973.

13. B9. BRUCK, M.A., A Random algorithm Techniques for Fault Detection Test Generation for Sequential Circuits, IEEEIC, vol.C-20, 1971.
14. B10. BRUCK, M.A., FRIEDMAN, A.D., Diagnosis and Reliable Design of Digital Systems, Computer Science Press, Inc. Woodland Hills, 1976.
15. C1. CARR, W.T., MIZE, J.P., MOS/LSI Design and application New York, Mc Graw Hill Book Co., 1972.
16. C2. CASSAGLIA, G.F., OLIVETTI, I.C., Nonprogramming vs. Microprogramming, Computer, Jan. 1976, p.54-56.
17. C3. CAVLAN, N., Field Programmable Device, "Signetica"-Design manual.
18. C4. CAPATINA, O.D., HANEGAN, M.C., PUSCA, M.V., Proiectarea cu microprocesoare, Ed.Dacia, Cluj-Napoca, 1983.
19. C5. CHECEANU, M.D., Construcția calculatoarelor, Institutul Politehnic "Traian Vuia" Timișoara, 1985.
20. C6. CHECEANU, M.D., NIU, A., BERECZKY, F., BALA, L., Testor pentru module de memorie MOS, IPTVT, a XX-a Ses.de com.gt.stud., 19-20 mai 1979.
21. C7. CHECEANU, M.D., STRATULAT, M., MIHAILESCU, A., Prelucrarea analog-numerică a parametrilor sudării automate, 4 th International Conference on Control Systems and Computer Science, Bucharest 17-20 June, 1981.
22. C8. CHECEANU, M.D., Unitate de comandă pentru testul Galloping la o memorie MOS, Referat Doctorat, 1981.
23. C9. CHECEANU, M.D., Sistem de achiziție, înregistrare și distribuție a parametrilor sudării automate, Referat Doctorat, 1982.
24. C10. CHECEANU, M.D., STRATULAT, M., MIHAILESCU, A., MOS, I., Sistem de înregistrare și reproducere sub formă numerică a mărimilor analogice, CNETAC, Buc., 1982.
25. C11. CHECEANU, M.D., STRATULAT, M., MIHAILESCU, A., MOS, I., Sistem numeric pentru conducerea unor procese de sudare, CNETAC, Buc., 1984.

26. C12. CHECEANU, M.D., SIRNULAI, M., MIHAILESCU, A., Prelucrarea analog-numerică a parametrilor sudării automate, A 4-a conferință de sisteme automate și informaționale în industrie, mai 1981, Buc.
27. C13. CHECEANU, M.D., SIRNULAI, M., MIHAILESCU, A., ROS, I. C., Sistem de înregistrare și redare a unor mărimi analogice avînd ca suport de informație-banda magnetică. Certificat de inovator, 18.06.1985, IPTVT.
28. C14. CHECEANU, M.D., SIRNULAI, M., MIHAILESCU, A., Prelucrarea "analog-numerică a parametrilor de sudare automată. Colocviul de cibernetică" organizat de Acad. RSR, baza de cercetări științifice Timișoara, nov. 1981.
29. C15. CHECEANU, M.D., Asupra corecției de scară și a conversiei de cod în sistemele de achiziție de date, SAAMIC, Buc. 1986.
30. C16. CHECEANU, M.D., Utilizarea unui cuplu 2xRAM-FIFO în sistemele de achiziție-inregistrare-distribuție, SAAMIC, Buc. 1986.
31. C17. CHECEANU, M.D., POPESCU, T., Aparat pentru testarea dispozitivelor numerice, Sesiunea comună de comunicări a cadrelor didactice și studenților, IPTVT, 1978.
32. C18. CLARK, C.R., Designing logic systems using state machines, Mc Graw-Hill Book Company, 1972.
33. C19. CHEN, T.C., Parallelism, Pipelining, and Computer Efficiency, Computer Design, ian. 1971, p. 69.
34. C20. CHU, Y., WHY DO WE NEED HARDWARE DESCRIPTION LANGUAGES?, Computer, dec. 1974.
35. C21. CHU, Y., Computer Organization and Microprogramming Prentice Hall, New Jersey, 1972.
36. C22. CHU, Y., Bazele proiectării calculatoarelor numerice, Ed. Tehnică, Buc., 1968.
37. C23. COSMA, O., g.a., Proiectarea asistată de calculator a sistemelor discrete, Ed. Acad. RSR, Buc., 1984.

38. D1. DANČEA, I., Microprocesare, Arhitectură internă programare, aplicații. Ed.Dacia Cluj-Napoca, 1979.
39. D2. DAVIDOVICIU, A., g.a., Minicalculatoarele și microcalculatoarele în conducerea proceselor industriale E.T.Buc., 1965, Ed.Magistroenii Leningrad, 1984.
40. D3. DEIBELBER, D.L. Logical Design of Digital Systems Allyn and Bacon, Boston, 1971.
41. D4. DAVIS, C.C., g.a. Gate array embodies System/370 processor, Electronics, oct.9, p.140-143, 1980.
42. D5. DODIȘCU, G., g.a. Minicalculatoare-aplicații, Ed.Tehn. București, 1978.
43. D6. DRĂGĂNESCU, M., A doua revoluție industrială, Microelectronica, Automatica, Informatica-factorii determinanți, Ed.Tehnică, Buc.1980.
44. D7. DULLEY, J.R., DEIBELBER, D.L., A Digital System Design Language, IEEE TC, C-17, sept.1968.
45. E1. ENSLOW, P.H., Multiprocessors and Parallel Processing (ediția în limba rusă), Ed.Mir, Moscova, 1976.
46. E1. FREIGENBAUM, E., Mc.COPPUCK, P., La cinquième génération, Inter Editions, Paris, 1984.
47. F2. FLYNN, P.J., Some Computer Organizations and Their Effectiveness, IEEE TC, vol.C-21, p.948-960.
48. F3. FLORES, I., Computer Organization Prentice-Hall, Englewood Cliffs, N.J., 1969.
49. F4. FRIEDMAN, T.D., YANG, S.C., Methods Used in an Automatic Logic Design Generator (ALERT), IEEE TC, vol.C-18, July, 1969.
50. G1. GRACK, G.B., Microprogram Control for Computing systems, I.R.E.Trans Elec.Computer, vol.EC-12, 1963.
51. G2. GRĂBĂ, T., g.a. Echipamente periferice, Ed.Tehn.Buc. 1981.
52. H1. MARLOW, C.A., COATES, C.L., Feedback in Sequential Machine Realizations, IEEE TC, apr. 1972, vol.C-21, nr.4, p.371-381.

53. H2. HASTERLIK, R.L., RTL-The firmware design automation system, Design Automation Workshop, 1974.
54. H4. HELLERMANN, G., CONROY, T.F., Computer System Performance, McGraw-Hill, New York, 1975.
55. H5. HANGANU, I., Utilizarea calculatoarelor in procese industriale, Cluj-Napoca.
56. H6. HILL, F.J., Introducing AHPL, Computer, dec. 1974, p. 26-30.
57. H7. HILL, F.J., PETERSON, G.R., Calculatoare numerice Hardware - structură și proiectare, Ed. Tehn. Buc. 1960.
58. H8. HUSSON, S.S., Microprogramming, Principles and Practice, Prentice-Hall, Inc. New Jersey, 1970.
59. I1. IBAHA, O.H., On the Equivalence of Finite-State Sequential Machine Models, IEEE TC, vol. EC-16 nr. 1, feb. 1967, p. 88-90.
60. I2. IONESCU, T., Sisteme și echipamente pentru conducerea proceselor, Ed. Did. și Ped., Buc. 1982.
61. I3. IVERSON, K.E., A Common for Hardware, Software and Applications, Proc. Fall Joint, Comput. Conf. 1962.
62. J1. JONES, T., THOMAS, P., Challenges in Microprocessor System Design, Computer Design, nov. 1976.
63. K1. KORNSTEIN, H., High Performance Microprocessor Structure, Systems, vol. 7, nr. 5, may 1979, p. 39-41.
64. K2. KOVACS, F., COJOCARU, G., Manipulatoare, roboti și aplicațiile lor industriale, Ed. Facla, Timișoara, 1982.
65. K3. KLING, R.M., Digital Computer Design, Prentice Hall, Englewood Cliffs, N.J., 1977.
66. K4. KLIR, J., A Note on the Basic Block Diagrams of Finite Automata from the Engineering Point of View IEEE TC, vol. EC-16, nr. 2, apr. 67, p. 223-224.
67. L1. LESEA, A., ZAKS, R., Microprocessor Interfacing Techniques, Berkeley, Ca, Sybex Publication, 1977.
68. L2. LEWIN, D., Theory and Design of Digital Computers, London, Nelson and Sons. Ltd., 1972.

69. L3. LIPORSKY, G.J., Hardware Description Languages, Computer, June, 1977.
70. M1. MANO, M., Computer Logic Design, Englewood Cliffs, Prentice-Hall, Inc., 1972.
71. M2. MARTIN, D.P., Microcomputer Design, ed.2., Martin Research, Northbrook, 1976.
72. M3. Mc GLYNN, D., Microprocessors, Technology Architecture and Applications, New York, John Wiley and Sons, Inc., 1976.
73. M4. MEALI, G., A Method for Synthesizing Sequential Circuits, Bell System Technical Journal, 34, 1045-1079, 1955.
74. M5. MURTESAN, I., Sinteza automatelor finite, Ed.Tehn.Buc. 1977, Seria Matematici Moderne Aplicata.
75. M6. MURTESAN, T., SIRUGARU, C., g.a. Microprocesorul 8080 in aplicatii, Editura Faca Timisoara, 1981.
76. N1. NEMEC, J., A Primer on Bit-Slice Processors, Electronic Design, febr. 1977.
77. N2. NICOLAU, E., POPOVICI, AL., Introducere in cibernetica sistemelor hibride, Ed.Tehn.Buc., 1975.
78. O1. ORBORN, A., An Introduction to Microcomputers, Vol.1, Basic Concepts. Berkeley Ca., Sybex Publ., 1976.
79. O2. ORBORN, A., 8080 Programming for Logic Design, Berkeley Ca., Sybex Publication, 1976.
80. P1. PAULL, M.C., WALDMAUM, G., A note on State Minimization of Asynchronous Sequential Functions IEEETC, vol.EC-16, nr.1, feb. 1967, p.94-97.
81. P2. PEATMAN, I.B., Microcomputer-Based Design, Mc Graw-Hill, N.Y., 1977.
82. P3. PETRESCU, A., Sisteme sistolice de preluorare a datelor in Calculatoarele electronice din generatia a 3-a, Ed.Acad.RSR, Buc., 1985.
83. P4. PETRESCU, A., g.a., Microcalculatoarele FELIX M18, M18B, M118, Ed.Tehn.Buc. 1984.

84. P5. PAIRESCU, K., Eficiența integrării pe scară medie și largă asupra tehnicilor de sinteză a circuitelor combinate și secvențiale, IPB, 1979.
85. P6. PAIRESCU, M., Dezvoltarea științei sistemelor cibernetice în România în "Istoria științelor în România, Cibernetică", Ed. Academiei RSR, Buc., 1981.
86. P7. PILJMER, W.W., Asynchronous Arbiters, IEEEEC, vol. G21 nr. 1, ian. 1972, p. 37-42.
87. P8. POP, V., Structura sistemelor de prelucrare a datelor numerice, IPTVT, 1981.
88. P9. POP, V., Bazele logice ale calculatoarelor, IPTVT, 1974.
89. R1. READ, I.S., Symbolic Synthesis of Digital Computers Proc. ACM, Toronto, Sept., 1952.
90. R2. ROGOJAN, AL., POP, V., SIRUGARU, C., STREIULAI, M., CHECEANU, M.D., ș.a. Testor de baterii electrice, BSIPTVT, Tom, 25(39), iul.-dec. 1980, fasc. 2.
91. R3. ROGOJAN, AL., SIRUGARU, C., CHECEANU M.D., ș.a. Testor pentru amplificatoare de citire, BSIPTVT, Tom 25(39), iul.-dec., 1980, fasc. 2.
92. R4. ROGOJAN, AL., CHECEANU, M.D., ș.a. Sistem de achiziției de date, BSIPTVT, Tom 27(41), ian.-iun., 1982, fasc. 1.
93. R5. ROGOJAN, AL., Calculatoare numerice, IPTVT, 1975.
94. R6. ROGOJAN, AL., POP, V., SIRUGARU, C., CHECEANU, M.D., ș.a., Testor de baterii condus cu calculator de proces. Simpozionul "Domenii de utilizare a calculatoarelor electronice în știință și tehnică, org. de Acad. RSR, Baza de cercet. Timișoara, mai, 1981.
95. R7. ROHM, J.F., Diagnosis of Automata Failures: A Calculus and a Method, IBM Journal, 10, 1966.
96. S1. SAUCIER, G., Next-State Equations of Asynchronous Sequential Machines, IEEEEC, apr. 1972, p. 397-399.

97. S2. SCHOOR, H., Computer Aided Digital System, Design and Analysis Using a Register Transfer Language, IEEEIC, dec.1964, p.730-737.
98. S3. SLOAN, M.E., Computer Hardware and Organisation Science Research Associates, CHICAGO, 1976.
99. S4. SOUCK, B., Microprocessors and Microcomputers, New York, John Willey and Sons, Inc., 1976.
100. S5. SIRATULAI, M., CHECEANU, M.D., MIHAILESCU, A., Inregistrarea și redarea parametrilor de sudare în instalații automate de sudură. Ser.de com.șt.coasțio-nală de împlinirea 20 ani de existență a Institu-tului de Invățămînt Superior din Constanța, oct.1981
101. S6. SPRINCEANA, N., DOBRESCU, R., BOHANGIU, T., Automati-zări discrete în industrie-culegere de probleme, Ed.Tehn.Buc.1978.
102. S7. SAMPATEANU, M., Circuite pentru conversia datelor, Ed.Tehn.Buc.1980.
103. S8. SIRUGARU, C., CHECEANU, M.D., ș.a. Stend pentru încercarea de durată în vederea determinării fiabilită-ții modulelor de memorie, Buletinul Științific și Tehnic al IPTVT, Tom.26(40), ian.-iun., 1981, Fasc.1.
104. T1. TANNENBAUM, A.S., Structured Computer Organisation, Prentice Hall, Englewood Cliffs, N.J., 1976.
105. T2. THEODORESCU, D., Introducere în microelectronică, Editura Facla, Timișoara, 1965.
106. T3. TOACSE, G., Introducere în microprocesare, Editura Științifică și Enciclopedică, București, 1965.
107. T4. TORNO, C.N., WILKINS, N.C., The Optimal Interconnec-tion of Circuit Modules in Microprocessor and Digi-tal System Design, IEEEIC, C-26, may, 1977.
108. T5. TOME, A., HOLT, C., Automated Data-Base-Driven, Digi-tal Testing, Computer, 1, 1974.
109. T6. THURBER, K.J., Parallel Processors Architectures Com-puter Design, vol.18, nr.1, ian.1979, p.89-97 și nr.2, febr.1979, p.103-114.

110. W1. WEINER, P., SMITH, E.J., On the Number of Distinct State Assignments for Synchronous Sequential Machines, IEEE TC, Vol. EC-16, nr. 2, apr. 1967.
111. W2. WEINER, P., SMITH, E.J., Optimization of Reduced Dependencies for Synchronous Sequential Machines, IEEE TC, vol. EC-16, nr. 6, dec. 1967, p. 835-847.
112. W3. WILLES, A.V., Sisteme de calcul cu acces multiplu, Editura Tehn., Buc., 1979.
113. Z1. ZAKS, H., Microprocessors From Chips to Systems, Berkeley, Ca., Sybex Publication, 1977.
114. *1. *** Electronics. Designer's Casebook. A Mc Graw-Hill Publication.
115. *2. *** Small computer handbook Digital Equipment Corporation, 1970 Edition.
116. *3. *** Standard Microsystems Corporation, Data Catalog, 1980.
117. *4. *** Calculatoare-rele electronice din generația a 5-a, Edit. Acad. RSR, Buc., 1985.
118. *5. *** National Semiconductor, 4096 bit dinamic RAM program, 1977.
119. *6. *** Guide to Microcomputer Development Systems, INTEL.
120. *7. *** The 68000 Hardware and Software^d
121. *8. *** The Integrated Circuits Catalog for Design Engineers, Texas, Instr. Inc.
122. *9. *** The TTL Data Book, Supplement to CC-401 for Design Engineers Texas Instruments, Inc.

Obs. In lista bibliografică s-au utilizat prescurtările:
 -BSTIPTVT: Buletinul Stiințific și Tehnic al Institutului
 Politehnic "Traian Vuia", Timișoara.
 -IEEE TC: IEEE Transactions on Computers.

```

DIM CX(9%,5%),FX(9%,5%),FZ(9%,5%)
DIM D1$(10%),D2$(9%),D3$(9%)
K1%=10%
K2%=5%
K3%=9%
K4%=4%
MAT CX=ZER
MAT FX=ZER
MAT FZ=ZER
FOR IX=1% TO K3%
  D1$(IX)=' '
  D2$(IX)=' '
  D3$(IX)=' '
  NEXT IX
  D1$(IX)=' '
  PRINT ' '
  PRINT ' Introducere stari : '
  PRINT ' '
  IX=1%
  INPUT ' Stare ',V$
  IF V$ <> '-1' GOTO 210
  N1%=IX-1%
  GOTO 260
  D1$(IX)=V$
  IX=IX+1%
  IF IX <= K1% GOTO 175
  PRINT ' * Depasire nr stari * '
  GOTO 1510
  N2%=0%
  N3%=0%
  PRINT ' '
  IX=1%
  PRINT ' '
  JX=1%
  PRINT ' Starea ',D1$(IX), ' conditie ',JX
  INPUT ' Conditie ? ',V$
  IF V$ <> '-1' GOTO 380
  CX(IX,JX)=-1%
  IX=IX+1%
  IF IX <= K1% GOTO 290
  PRINT ' * Depasire nr stari * '
  GOTO 1510
  IF V$ = '-2' GOTO 785
  IF V$ = ' ' GOTO 300
  KZ=1%
  IF V$ = D2$(KZ) GOTO 490
  IF D2$(KZ) = ' ' GOTO 470
  KZ=KZ+1%
  IF KZ <= K3% GOTO 410
  PRINT ' * Depasire dictionar conditii * '
  GOTO 1510
  D2$(KZ)=V$
  N2%=N2+1%
  CX(IX,JX)=KZ
  INPUT ' Ramificatie i ',V$
  IF V$ = ' ' GOTO 430
  KZ=1%
  IF V$ = D1$(KZ) GOTO 620
  IF D1$(KZ) = ' ' GOTO 590

```

```

550 KZ=IX+1X
560 IF KZ <= K3X GOTO 530
570 PRINT ' * Depasire dictionar stari *'
580 GOTO 1510
590 PRINT ' ' Secventa absenta ' ;U$
600 D1$(KZ)=U$
610 N1Z=N1Z+1X
620 RX(IX,JX)=KZ
630 INPUT ' Functie : ',U$
640 IF U$ = ' ' GOTO 750
650 KZ=1X
660 IF U$ = D3$(KZ) GOTO 740
670 IF D9$(KZ) = ' ' GOTO 720
680 KZ=KZ+1X
690 IF KZ <= K3X GOTO 660
700 PRINT ' * Depasire dictionar functii *'
710 GOTO 1510
720 D3$(KZ)=U$
730 N3Z=N3Z+1X
740 FX(IX,JX)=KZ
750 JX=JX+1X
760 IF JX <= K2Z GOTO 300
770 PRINT ' * Depasire nr conditii *'
780 GOTO 1510
785 PRINT ' '
790 PRINT ' Sfisit culesere date '
795 GOSUB 1260
800 I1Z=1X
810 IX=1X
820 M$=' D:' +D1$(I1Z)+'='
830 SX=0X
840 JX=1X
850 IF CX(IX,JX) <> 41X GOTO 910
860 IX=IX+1X
870 IF IX <= N1X GOTO 840
880 PRINT M$
890 I1X=I1X+1X

```

```

900 IF I1Z <= N1Z GOTO 810
905 GOTO 1020
910 IF RZ(IX,JZ) <> I1Z GOTO 1000
920 IF SZ = 0Z GOTO 950
930 M$=M$+'+'
940 GOTO 960
950 SZ=1Z
960 M$=M$+D1$(IX)
970 IF CZ(IX,JZ) = 0Z GOTO 1000
980 KZ=CZ(IX,JZ)
990 M$=M$+'*'+D2$(KZ)
1000 JZ=JZ+1Z
1010 GOTO 850
1020 PRINT
1030 I3Z=1Z
1040 IZ=1Z
1050 M$=' '+D3$(I3Z)+'='
1060 SZ=0Z
1070 JZ=1Z
1080 IF CZ(IX,JZ) <> -1 GOTO 1150
1090 IZ=IZ+1Z
1100 IF IZ <= N1Z GOTO 1070
1110 PRINT M$
1120 I3Z=I3Z+1Z
1130 IF I3Z <= N3Z GOTO 1040
1140 GOTO 1510
1150 IF FZ(IX,JZ) <> I3Z GOTO 1240
1160 IF SZ = 0Z GOTO 1190
1170 M$=M$+'+'
1180 GOTO 1200
1190 SZ=1Z
1200 M$=M$+D1$(IX)
1210 IF CZ(IX,JZ) = 0Z GOTO 1240
1220 KZ=CZ(IX,JZ)
1230 M$=M$+'*'+D2$(KZ)

```

```

1240 JZ=JZ+IZ
1250 GO TO 1080
1260 PRINT ' FOR IZ=1Z TO 5Z
1270 PRINT ' Tabel intraci :
1280 PRINT '
1290 FOR IZ=1Z TO N1Z
1300 PRINT D1$(IZ)
1310 FOR JZ=1Z UNTIL C$(IZ,JZ)+1Z
1320 PRINT ' ;C$(IZ,JZ)$R$(IZ,JZ)$FZ(IZ,JZ)
1330 NEXT JZ
1340 NEXT IZ
1350 PRINT ' FOR IZ=1Z TO 5Z
1360 PRINT ' Dictionar stari :
1370 PRINT '
1380 PRINT ' ;D1$(IZ),IZ FOR IZ=1Z TO N1Z
1390 PRINT ' FOR IZ=1Z TO 3Z
1400 PRINT ' Dictionar conditii :
1410 PRINT '
1420 PRINT ' ;D2$(IZ),IZ FOR IZ=1Z TO N2Z
1430 PRINT ' FOR IZ=1Z TO 3Z
1440 PRINT ' Dictionar functii :
1450 PRINT '
1460 PRINT ' ;D3$(IZ),IZ FOR IZ=1Z TO N3Z
1470 PRINT ' FOR IZ=1Z TO 5Z
1480 PRINT ' Equati :
1490 PRINT '
1500 RETURN
1510 END
:
:
:AZ

```

BASIC-PLUS - V4.1 TERMINATED AT 85/11/21 09:12:20

READY ***

185

↓ PROGR

Introducere stari f

are ?A
are ?B
are ?C
are ?D
are ?E
are ?F1
are ?F2
are ?G
are ?-1

area A conditia 1
nditie : ?a
nificatie : ?B
ctie : ?

area A conditia 2
nditie : ?Na
nificatie : ?A
ctie : ?

area A conditia 3
nditie : ?-1

area B conditia 1
nditie : ?
nificatie : ?C
ctie : ?

area B conditia 2
nditie : ?-1

area C conditia 1
nditie : ?
nificatie : ?D
ctie : ?x

area C conditia 2
nditie : ?-1

area D conditia 1
nditie : ?b
nificatie : ?E
ctie : ?w

area D conditia 2
nditie : ?Nb
nificatie : ?F1
ctie : ?

area D conditia 3
nditie : ?nb
nificatie : ?F2
ctie : ?

area D conditia 4
nditie : ?-1

area E conditia 1
nditie : ?
nificatie : ?G
ctie : ?

area E conditia 2
nditie : ?-1

Starea F1 conditie 1

Conditie : ?cxd

Ramificatie : ?

Functie : ?

Starea F1 conditie 2

Conditie : ?cNd

Ramificatie : ?G

Functie : ?

Starea F1 conditie 3

Conditie : ?Ncxd

Ramificatie : ?G

Functie : ?

Starea F1 conditie 4

Conditie : ?NcNd

Ramificatie : ?A

Functie : ?

Functie : ?

Starea F1 conditie 5

Conditie : ?-1

Starea F2 conditie 1

Conditie : ?

Ramificatie : ?C

Functie : ?

Starea F2 conditie 2

Conditie : ?-1

Starea G conditie 1

Conditie : ?

Ramificatie : ?B

Functie : ?

Starea G conditie 2

Conditie : ?-1

Starea conditie 1

Conditie : ?-2

Sfirsit culesere date

Label intrari :

A	1	2	0
	2	1	0
B	0	3	0
C	0	4	1
D	3	5	2
	4	6	0
	4	7	0
E	0	8	0
F1	5	0	0
	6	0	0
	7	0	0
	8	1	0
F2	0	3	0
G	0	2	0

ANEXA 2.




FOTO 1

