

MINISTERUL EDUCATIEI SI INVATAMINTULUI
INSTIITUȚIUL POLITEHNIC "TRAIAN VUIA" TIMIȘOARA
FACULTATEA DE ELECTROTEHNICA

Ing. CHIUCANU MIRELA - DOREL

COMANDA IN SISTEMELE ELECTRONICE NUMERICE

BIBLIOTECĂ CENTRALĂ
UNIVERSITATEA "POLITEHNICA"
TIMIȘOARA

Conducător științific:
Prof.dr.ing. MURESAN TIBERIU

TIMIȘOARA - 1986

617.399
359 E

PREFATA

Lucrarea de față abordează o tematică în concordanță cu direcțiile și orientările de perspectivă ale producției românești privind proiectarea și realizarea unor sisteme numerice complexe, inclusiv calculatoare și sisteme de calculatoare într-o concepție modulară și multifuncțională în concordanță și cu realizările și perspectivele pe plan mondial.

Această lucrare este o continuare a activității autorului în cadrul catedrei de Automatică și Calculatoare a facultății de Electrotehnică din Timișoara, în domeniul proiectării și realizării unor structuri de comandă complexe, cu multe nivele ierarhice, cu execuții paralele.

În cadrul lucrării sunt abordate atât probleme teoretice privind structurile de comandă numerice, cât și aspecte practice legate de concepția, proiectarea, realizarea și utilizarea acestora.

În perioada elaborării tezei am beneficiat de îndrumarea competentă a prof.dr.ing. Al.Rogojan, a prof.dr.ing. V.Pop, Conf. dr.ing. C.Strugaru.

În perioada finalizării tezei am beneficiat de sprijinul competent și îndrumarea atență și exigență a conducerii, prof.dr.ing.Tiberiu Mureșan căruia îi exprim întreaga mea recunoștință.

Tin să mulțumesc colegilor din catedră, pentru sprijinul pe care mi l-au acordat, pentru discuțiile utile, pentru încurajarea morală, dintre care vreau să amintesc pe g.l.dr.ing. V.Vlăduțiu, g.l.ing. M.Stratulat, ing. A.Mihăilescu.

Pentru sprijinul moral și înțelegerea de care s-a dat doveză, vreau să mulțumesc în mod deosebit mamiei mele.

Calitatea tehnică a materialului redactat (parte desenată, parte dactilografiată) se detorează domnilor V.Dumitrov și Predoi R., cărora vreau să le mulțumesc și pe această cale.

Mulțumesc în final, tuturor preoților, rudenilor
care m-au sprijinit, și nu făcut posibilă speranța acestei
lucrări, fără a putea să-i menționez pe toți din lipsa
spațiului.

Autorul,

C U P R I N S

Pag.:

1. INTRODUCERE	1
2. ROLUL SECTIUNII DE COMANDA (SC) IN CADRUL UNUI SISTEM NUMERIC (SN).	4
2.1. Funcția de secvențiere a unui dispozitiv de comandă (SC).	4
2.2. Condiții sau intrări într-un DC	9
2.3. Ieșiri sau comenzi ale unui DC.	10
3. CLASIFICAREA DISPOZITIVELOR DE COMANDA	12
3.1. Dispozitive de comandă cablate.	12
3.1.1. DC de tip asincron	13
3.1.1.1. DC realizate cu circuite monostabile	13
3.1.1.2. DC realizate cu liniile de înfrâzire.	13
3.1.2. DC de tip sincron.	14
3.1.2.1. DC clasic pentru un CN.	14
3.1.2.2. Automate secvențiale sincrone cu stări codificate	18
3.1.2.3. Automate secvențiale sincrone realizate cu memorii ROM.	21
3.1.2.4. DC realizate cu rețele logice programabile.	23
3.1.2.5. Automate secvențiale sincrone cu stări necodificate	26
3.2. Dispozitive de comandă microprogramate.	32
3.3. Dispozitive de comandă programate	40
3.4. Criterii de alegere a tipului dispozitivului de comandă	42
4. SISTEME DE DISPOZITIVE DE COMANDA. DIALOGUL INTRE DC	44
5. ADAPTAAREA UNOR METODE DE PROIECTARE IN VIZEREA PROIECTARILII AUTOMATE	53
6. PROIECTAREA UNOR STRUCTURI DE DATE DUPA MEDIODA SPECIFICA STRUCTURILOR DE COMANDA.	66

7. SEQUENȚIAREA ȘI CUPLAREA DISPOZITIVELOR DE COMANDĂ	73
8. REALIZARI HARDWARE	81
8.1. Structură de comandă ierarhizată, supervizată de un sistem monoprocesor utilizat în cadrul unui stand de testare a memorilor.	81
8.1.1. Blocurile funcționale ale testorului	91
8.1.2. Proiectarea structurii de comandă în detaliu	107
8.2. Structură de comandă cu execuții paralele, cu mai multe DC "slave" supervizate de două DC "master" și ierarhizare variabilă ("flexibilitate"), utilizată la achiziție/distribuție de date în timp real.	131
8.2.1. Introducere.	131
8.2.2. Scheme bloc a sistemului. Descrierea funcționării	139
8.2.3. Principiul de generare al comenzielor segmentarelor unității de comandă UC	139
8.2.3.1. Unitatea de comandă I	139
8.2.3.2. Unitatea de comandă H	144
8.2.3.3. Unitatea de comandă M	148
8.2.3.4. Unitatea de comandă T	152
8.2.3.5. Unitatea de comandă H	155
8.2.4. Unificarea ecuațiilor canalelor de comandă	163
8.2.5. Dialogul dintre interfața casetei magnetice și restul instalației și caseta proprietăzisă.	164
8.2.6. Întreținerea (suprapunerea) în timp a funcționării celor 5 unități de comandă și a casetei cu interfață	164
9. CONCLUZII.	168
10. BIBLIOGRAFIE	172
ANEXE	

ABREVIERI

- | | |
|-----------|--|
| 1 - SN | = sistem numeric |
| 2 - CN | = calculator numeric |
| 3 - DC | = dispozitiv de comandă |
| 4 - SD | = secțiune de date a unui sistem numeric |
| 5 - SC | = secțiunea de comandă a unui sistem numeric |
| 6 - ASS | = automat secvențial sincron |
| 7 - GSU | = generatorul stării următoare |
| 8 - RS | = registrul de stare |
| 9 - LFE | = logica funcțiilor de ieșire |
| 10 - MUX | = multiplexor |
| 11 - DMUX | = demultiplexor |
| 12 - DCD | = decodificator |
| 13 - LE | = lumen exteroeră |
| 14 - M | = master (principal) |
| 15 - S | = slave (subordonat) |
| 16 - VID | = variabile introduse în diagramă |
| 17 - PLA | = Programmable Logic Array (rețea logică programabilă) |
| 18 - DCLM | = dispozitiv de comandă locală-memorie |

2

COMANDA IN SISTEMELE ELECTRONICE NUMERICE

1. INTRODUCERE

In literatura de specialitate, abundenta titlurilor referitoare la dispozitivele aritmetice, dispozitivele de memorie sau cele referitoare la echipamentele periferice. Dispozitivul de comandă (DC) al unui calculator numeric (CN) sau în general al unui sistem numeric (SN) este cel mai puțin reprezentat deoarece funcționarea sa este mai complexă decât a celorlalte dispozitive. Motivul acestei slabe reprezentări este multitudinea de variante funcționale sau constructive ale DC și lipsa unei metode unitare și generale valabile pentru descrierea și proiectarea oricărui tip de DC.

In prima parte a acestei lucrări, se căută să se sistematizeze clasificarea, descrierea și proiectarea DC pentru CN sau orice tip de SN.

In continuare se prezintă metode concise și riguroase de proiectare, adaptate de autor după metodele clasice de proiectare.

In sfîrșit, în lucrare sunt descrise metode de segmentare și cuplare a unor DC sau segmenti din unul sau mai multe DC, cu exemplificări practice pe instalații numerice complexe, cu funcțiuni multiple, multe din aceste funcțiuni executindu-se paralel sau simultan. Aceste instalații au fost realizate de autor independent sau în colectiv.

Tangential cu subiectele enumerate, sunt tratate probleme de divergență a comenzi, de convergență, concurență, priorități în cuplarea mai multor DC.

Pentru delimitarea domeniului înțuit al prezentei lucrări, în continuare se va defini noțiunea de SN [C5,H7]. În fig. 1.1 este prezentată schema bloc a unui SN, cu cele două secțiuni ale sale, SD - secțiunea de date și SC - secțiunea de comandă. Contextul în care este plasat SN este notat cu lăbulmea exterioară. Prin noțiunea de SN se poate considera un

calculator numeric, un bloc al unui calculator numeric (de exemplu blocul de memorie sau un echipament periferic) un procesor specializat pe prelucrarea semnalelor analogice, un sistem de schizitie/distributie date, etc.

Legatura dintre SN si LE se face prin conexiunile de intrare x_1 si prin conexiunile de ieșire x_6 .

Dacă LE este de tipul numeric sincron cu SN atunci x_1 și x_6 pot fi reduse la nivelul unor couple, sau vor contine și sincronizatoare, dacă LE și SN sunt asincrone unul față de celălalt.

Dacă LE este de tip analogic, atunci x_1 poate contine elemente de tipul: traductor, multiplexor analogic, corector de sarcă, bloc de punționare-memorare analogică, convertor analogic numeric, etc., iar x_6 poate contine următoarele elemente: convertor numeric analogic, demultiplexor analogic, corector de sarcă, bloc de punționare-memorare analogică, filtru, amplificator sau attenuator (divizor), element de execuție sau indicație.

In fig.1.1, cu ID s-au notat intrările de date și cu ED ieșirile de date, semnalele esențiale însă din punctul de vedere al lucrării de față sint:

- ci - comenzi interne
- si - stări interne
- cde - comenzi din exterior
- cse - comenzi spre exterior
- ede - stări din exterior
- sse - stări spre exterior.

In blocul SD pot intra orice elemente cu funcțiuni de memorare sau prelucrare numerică a datelor, ca de exemplu deși SN este CN atunci SD intră ca elemente componente: blocul de memorie, unitatea aritmético-logică, echipamentele periferice, iar SC este dispozitivul central de comandă al calculatorului.

In continuare, din cele două componente ale CN nu vom luce în considerare decât SC.

Dacă SM este considerat un bloc de memorie, de exemplu, atunci SD este memoria propriu-zisă, iar SC este dispozitivul de comandă locală a memoriei.

In semnalele "si" pot fi incluse parțial sau total ID,

ED sau alte date interne din SD (bitul de paritate, semnul unui rezultat, etc.).

Funcționarea unui SN este descrisă într-o primă etapă prin "protocolul de operare" - de fapt o descriere prin cuvinte. În celelalte etape necesare proiectării SN acestea pot fi descrise prin: schema bloc cu borne de intrare-ieșire; diagrame de stări, cronograme, organigrame, tabele, limbaj simbolic (ex.:AHML), ecuații logice, schema logică (electronică).

În sfîrșit, în concluzie, rolul SC în cadrul unui SN este de a dirija funcționarea secvențială a SD în astfel încât întregul SN în ansamblu să se comporte conform protocolului de operare, adică asigurând intrarea corectă a datelor (ID), prelucrarea, conversia, memorarea lor - după ce și ieșirea corectă a mărimilor prelucrate sau stocate (ED). Toate aceste funcții sunt asigurate ținând cont atât de evoluția secvențială a SD cât și de semnalele externe SN considerat (cde, sda). Dialogul cu LE este asigurat tot de SC (cse, sce).

Din această analiză s-au desprins două funcții majore ale SC:

- comanda internă a SN,
- asigurarea conlucrării (dialogului) cu LE.

În fig.1.2 este ilustrat la nivel primar, într-o primă etapă dialogul dintre două SN, considerind cazul cel mai simplu cind un SN este principal (master-M) și celălalt este subordonat (slave - S). Comunicația între cele două SN este asigurată de patru magistrale pentru:

- adrese
- date
- comenzi
- stări

Magistrala de adrese este necesară doar în cazul existenței a două sau mai multe SN - slave pentru a asigura selectia momentană a uneia din ele.

Să în acest caz, întregul dialog este asigurat de către cele două SC din SN considerate, unul fiind subordonat celuilalt.

In fig.1.3 este prezentată o rețea de SN [C5,H7] la care relația MASTER-SLAVE este variabilă, adică la un moment dat oricare din SN poate fi MASTER și celelalte SLAVE.

La nivelul la cere se analizează relațiile dintre SN într-o rețea, vom renunța în mod intenționat la restul magistralelor, păstrând o singură magistrală de comunicație, pe care o numim magistrală de comenzi-stări.

In fiecare SN din rețea, SC trebuie să asigure pe linii de execuție secvențială a protocolului de operare al SN propriu, și conexiunea și dialogul cu alte SN prin intermediul magistralei de comunicație comenzi-stări.

Cazuri mai complexe de dialog, cu mai multe SN-master-servientan, și mai multe dialoguri simultane, vor fi considerate în următoarele capitole.

Considerind că în acest prim capitol introductiv s-a delimitat cadrul prezentei lucrări, în continuare vor fi tratate succesiv, probleme de detaliu.

Z. ROLUL SECȚIUNII DE COMANDĂ (SC) ÎN CADRUL UNUI SISTEM NUMERIC (SN)

In continuare, prin abstractizare se va separa SC de SD și se va păsa într-un context oarecare.

In fig.2.1, SC primește intrările "I", generază ieșirile "E" și asigură funcțiunea de secvențiere "S".

În departe, se va desprinde SC de context și se va considera pur și simplu un dispozitiv de comandă (DC) independent, a cărui proiectare depinde de contextul în care urmărește să fie păsat.

De fapt, o descriere riguroasă a funcționării unui DC nu conține decât referiri la cele trei elemente de mai sus "I"; "E"; "S".

2.1. Funcția de secvențiere a unui dispozitiv de comandă (DC).

DC analizate în lucrarea de față sunt automate secvențiale sincrone (ASS), indiferent dacă sunt de tipul cablat, microprogramat sau programat. Aceasta înseamnă că funcționează corelat cu o bază de timp proprie sau externă, comandată

de unul sau mai multe generatoare de tact eperante sau transparente (la DC programate). Impulsul de tact, poate fi el insugii periodic sau neperiodic, aparent sau transparent (la DC realizate cu monostabile) după cum se va vedea mai departe.

Haza de timp insăși, poate fi distinctă în afara sau în cadrul DC, sau poate fi însăparabilă în cadrul DC (ex. la DC realizate cu numărătoare).

Din motivele arătate mai sus, rezultă că DC enalizate înciț funcționează secvențial, toate elementele continute în protocolul de operare fiind realizate în etape sau pagi. O etapă sau pas din funcția de secvențiere, de acum încolo o vom numi stare.

Tipul de secvențiere sau succesiunea de stări poate fi de tipul:

- linier
- ciclic
- ramificat
- buclat
- divergent

În fig.2.2 sunt prezentate segmente de secvențe pentru cazurile:

- linier (dacă DC este cu autooprire-sfîrșit mort);
- ciclic - același desen (dacă DC este cu revenire la starea initială);
- ramificat (dacă DC într-o anumită stare nu posibilitatea de a merge pe una din două sau mai multe căi posibile în funcție de o intrare/condiție);
- buclat (dacă DC are posibilitatea să parcurgă de un anumit număr de ori, un grup de stări, tot în mod condiționat);

În drepta fig.2.2, se prezintă schematică înlățuirea elementelor de memorare a stării curente - bistabile, monostabile, registru, etc. Se remarcă faptul că toate aceste cazuri există un singur trunchi linier pentru elementele de memorare.

În fig.2.3, este prezentat un segment dintr-un DC divergent. În acest caz, dintr-o anumită stare, în mod condiționat sau necondiționat se trece simultan în două sau mai

multe stări, după care DC va parcurge simultan două ramuri distincte. Este cazul în care DC trebuie să comande simultan două execuții distincte, ca de exemplu o interfață comună mai multor echipamente periferice, sau un procesor care lucrează pe principiul aducerii anticipate a instrucțiunilor din memorie. Un alt exemplu ar putea fi cazul unei interfețe care poate asigura un dialog-stare simultan cu un dialog-date.

In dreapta fig.2.3, se prezintă schematic înlințuirea elementelor de memorare a stării curente (ex.: bistabili de stare). Se observă că după un trunchi comun urmează două ramuri distincte. Extrapolind acest caz, se poate ajunge la o structură complexă arborească, ceea ce conduce la situația că într-un moment dat DC să se afle simultan într-un număr necunoscut de pagi (stări distincte), fără să fie afectat de hazard sau incertitudine în privința stărilor următoare, pe diverse ramuri parcurse simultan.

Orice DC are un sistem de inițializare, adică pleacă la începutul operării sale, dintr-o stare bine precizată (prima stare).

Transițiile dintr-o stare în alta pot fi de tipurile:

- transiție directă
- transiție condiționată
- buclă de așteptare
- transiție divergentă

Sfîrșitul unei secvențe poate fi de tipul:

- sfârșit mort
- revenire la starea inițială
- convergență cu altă secvență.

Necesitatea divergenței comenzi s-a arătat mai sus. Necesitatea convergenței apare atunci când într-un DC ramificat, trebuie să se întâlnească două ramuri oarecare și să se contopească într-o singură ramură. Dacă s-ar găsi întotdeauna care din ramuri se încheie mai rapid, atunci aceasta s-a putut prevedea cu un sfârșit mort, iar trunchiul comun în DC ar urma după încheierea parcurgerii secvenței din ramură cea mai lentă dintre cele care trebuie să se întâlnească. Însă, în general nu se cunoaște ramura cea mai rapidă sau cea mai lentă și este nevoie să prezintă unei scheme de convergență.

In capituloare următoare va fi tratată mai în detaliu proble-




Fig. 1.1.




Fig. 1.2.




Fig. 1.3.




Fig. 2.1.




Fig. 2.2.




Fig. 2.3.




Fig. 2.4

înălțimea divergenței/convergenței și se va prezenta o metodă de proiectare a unei scheme universale de convergență.

Poarte schematic, în fig.2.4 sunt prezentate începutul unei secvențe, tranzițiile și sfârșitul unei sau mai multor secvențe paralele. S-au utilizat următoarele simboluri:

- cerc = stare
- romb = intrare/condiție
- săgeată = sens tranziție
- punct înărocat = punct de divergență
- dreptunghi cu înălțimile dublate (două linii paralele)
- = sfârșit mort (SM)
- figura notată cu "C" = schema de convergență.

2.2. Condiții sau intrări într-un DC

Intr-un DC propriu-zis nu există intrări de date sau de adrese ci numai intrări de conditionare (pe lângă intrările de initializare sau eventual cea de tact).

Dacă anumite date obținute în urma unor prelucrări în SD a unui SN determină secvențele parcuse în SC (DC), la nivelul acestuia, tot intrările de conditionare sunt considerate.

Dacă din mai multe DC, este selectat unul singur care va fi declanșat, cu ajutorul unui cuvânt de adresă, atunci un decodificator (distinct de DC) va determina care DC este activ. În acest caz fiecare iesire a decodificatorului va constitui o intrare de condiție pentru cîte un DC. În general, decodificatorul este segmentat și distribuit fizic lîngă DC-urile respective (casul mai multor interete selectate printr-un cod de selecție/adresă).

Intrările intr-un DC pot fi de tip impulsa sau nivel. Semnalele corespunzătoare intrărilor de tip impuls trebuie să memorate temporar în bistabili pentru a nu se pierde, dacă perioada de repetiție a tactului DC este mai mare decât durata impulsului.

Intrările pot fi independente, adică nu sunt condiționate în nici un fel de secvențe parcuse de DC, și sunt în general semnale exterioare SN considerat, servind la declanșarea DC, oprirea lui sau pur și simplu, la o ramificare

sau o buclare. În principiu, aceste intrări sunt asincrone față de DC.

Altă categorie de intrări sunt cele dependente de funcționarea DC. De exemplu, un numărător este incrementat/decrementat la comanda DC. Ieșirile numărătorului pot constitui intrări în DC fiind de fapt intrări conditionate. În principiu, acestea sunt sincrone cu DC, exceptie făcând cazurile cind blocul comandat (ex. numărătorul amintit mai sus) este cu funcționare asincronă (monostabil, unitate aritmetică-logică, linie de întârziere, etc.).

Indiferent de faptul dacă intrările sunt dependente sau independente, dacă sunt asincrone, ele pot fi preluate de către DC în mod sincron sau asincron. În cazul prelucrării asincrone, pot apărea probleme de hazard static sau dinamic; proiectarea DC este mai dificilă, tehnica greoie.

În cazul prelucrării sincrone, se utilizează înainte de intrarea în DC sincronizatoare de nivel sau de impuls, după caz.

Concluzionând, după considerațiile din paragrafule 2.1, și 2.2, funcția de secvențiere "S" este conditionată într-un număr K de stări din totalul de n stări posibile ale DC, de către intrările "I":

unde : $0 \leq K \leq n$

2.3. Ieșiri sau comenzi ale unui DC

Pe linia funcției de secvențiere "S" efectuată după cum s-a văzut, de către intrările "I", un DC trebuie să asigure generarea ieșirilor "h", care de fapt sunt comenzi pentru sectiunile de date aflate sub controlul DC, sau stări/comenzi pentru alte sisteme numerice cuplate cu SN ce conține DC considerat.

Aceste ieșiri servesc la acționarea SD și SN respectiv, sau sunt semnale ce merg spre alte SN, în cazul mai multor SN cuplate.

Ieșirile pot fi:

- neconditionate: într-o anumită etapă se generează o ieșire, cu durată egală de obicei cu perioada de repetitie a tactului, independent de condițiile externe "I".

- condiționate: într-o anumită stare se generează o ieșire, în funcție de una sau mai multe intrări de condiție. Evident, în orice stare se poate genera sau nu o ieșire (sau mai multe), condiționat sau necondiționat.

Ieșirile pot fi generate direct (durată egală cu perioada tactului), prin produs logic între o stare și tact (durată egală cu durata tactului), prin intermediul unui monostabil (durată egală cu durata impulsului generat de monostabil pe perioada funcționării sale în regim cvasistabil), sau prin intermediul unui bistabil.

Dacă o ieșire este generată prin intermediul unui bistabil, atunci într-o anumită stare bistabilul este pozitionat pe 1, iar în altă stare este pe 0. Durata acestui tip de ieșiri este de n perioade de tact.

Dacă o ieșire trebuie să fie sincronă cu dispozitivul actionat de ea, atunci acesta se va sincroniza cu tactul acestui dispozitiv.

Uneori o ieșire se sincronizează cu tactul DC ce o generează (sincronizare la ieșire), din diverse considerante, ca de exemplu pentru a obține o întârziere de o perioadă de tact în efectul acestei ieșiri.

În cazul generării unei ieșiri prin monostabil, în majoritatea cazurilor este necesară sincronizarea ieșirii monostabilului, pentru ca și frontul său de cădere să fie sincron cu DC.

În cazul ieșirilor condiționate, intrarea de condiționare trebuie sincronizată pentru a evita apariția unor ieșiri cu durată incertă (hazard dinamic).

Cîteva precauții trebuie luate, la proiectarea unui DC, și anume:

- buclele de așteptare ale fronturilor de comutare ale unor intrări trebuie să fie puse în aşa fel în secvența DC, încit în mod sigur, în timp, să precedă aceste fronturi.

- în cazul unui DC divergent, ramurile cu execuții paralele din cadrul DC să nu utilizeze resurse hardware distincte din cadrul SC, sau să se prevadă scheme de priorități (concurrentă).

- starea corespondență unei scheme de convergență să apară în secvența DC într-o anumită poziție, încit să fie

activă înaintea încheierii execuției pe ramura cea mai rapidă din cadrul ramurilor paralele, altfel convergența nu va fi niciodată securizată, și astfel DC va intra într-un afișat mort fals, neprevăzut în protocolul său de operare, corespondător buclelor de așteptare din cadrul schemei de convergență (aceste fenomene se vor analiza în detaliu mai târziu).

- nu se va testa niciodată o intrare condiționată, înaintea duratei sigure de stabilizare a acesteia. De exemplu, nu se va testa către unui numărător, în același pas din secvență în care se incrementează/decrementează numărătorul.

Simbolul unei ieșiri în cadrul unei secvențe este un dreptunghi.

3. CLASIFICAREA DISPOZITIVELOR DE COMANDĂ

Întrucât ca orice funcțiune realizată pe cele numerică, și funcțiunile unui DC pot fi realizate prin mijloace, hardware, firmware, software sau combinate. Înînd cont de acest lucru, un DC poate fi de tipul:

- cablat
- microprogramat
- programat.

În cînd unui SN complex, sau al unei rețele de SN, aceste trei tipuri de DC, conlucrăză. În continuare, vor fi analizate tipurile enumerate mai sus, cu accent pe DC cablate.

3.1. Dispozitive de comandă cablate.

DC cablate sunt dispozitive cu funcționare automată de tip sincron sau asincron. Cele de tip sincron necesită un impuls de initializare, și impulsoare de tact periodice. Cele de tip asincron, necesită doar un impuls de declanșare (schemele cu linii de întirzire, circuite basculante monostabile).

Automatele secvențiale sincrone sunt dispozitive realizate din elemente ca : porti logice, bistabile, registre, numărătoare, decodificatoare, multiplexoare, memorii fixe (ROM), rețele logice programabile (PLA) .

3.1.1. DC de tip sincron

3.1.1.1. DC realizate cu circuite monostabile

In cazurile in care trebuie generate secvente de impulsuri neperiodice cu durate si intirzieri corecte in raport cu momentul initial si independente de un tact se utilizeaza scheme cu monostabile (ex.: dispozitiv de comanda locala pentru un bloc de memorie).

In fig.3.1 este prezentata organograma de functionare si schema unui astrel de DC. Pentru fiecare iesire a DC (I_{OA}, I_{OB}, I_1) se utilizeaza cte un lant din doua monostabile, astfel:

- un monostabil asigura intirzarea catre de impulsul de start (M_{OAI}, M_{OBI}, M_{II}).
- un monostabil asigura formarea in durata a iesirii respective (M_{OAF}, M_{OBF}, M_{IF}).

Dacă declanșarea unui astrel de lant este conditionată atunci impulsul de declanșare a lanțului este format printr-un produs logic intre intrarea de condiție și impulsul de start. Astfel, la intrarea primului monostabil din lant apare un circuit "SI" (In cazurile mai complexe, o logica combinatorială). Dacă pe o singură linie de iesire, pot apărea succesiiv in timp, mai multe impulsuri, cu diferite intirzieri și durate (ex.: I_0 de mai sus) atunci iesirile corespunzătoare lanțurilor pentru fiecare impuls, se vor reuni intr-un circuit "SAU". Dacă și la acest nivel apar condiționări, va apărea o logica combinatorială de tipul SI-SAU.

Cazul analizat mai sus este un exemplu tipic de proiectare a unui DC pe baza unei cronograme. În fel este și cazul următor.

3.1.1.2. DC realizate cu linii de intirziere

O linie de intirziere este declansată cu un semnal de start. Impulsul de start intirziește cu o cantă de timp apăr la prima iesire a liniei, cu două cuante de timp la a doua iesire, etc. în funcție de tipul liniei, cantă de timp este de la cîteva ns la cîteva sute de ms. Iesirile liniei se nu-

mesaj prize ($P_1 \dots P_n$). În fig.3.2,a, este prezentată schema bloc a unei linii de întirziere și cronogramă sa de funcționare.

O aplicație tipică a unui DC cu linii de întirziere este tot la comanda locală a unei memorii.

Conditionările ieșirilor în funcție de intrările de condiție și în funcție de timp sunt similare ce la DC ca monostabile și porți logice.

Metoda de proiectare este similară cu cea descrisă în 3.1.1.1. și pleacă de la cronograma de funcționare.

Pentru realizarea unui astfel de DC, pe lângă linia de întirziere (uneori linii inseriate, conectate în paralel, etc) se mai utilizează porți logice și bistabili.

Pentru fiecare bornă de ieșire a DC se utilizează cîte un bistabil care este adus în stare 1 sau 0 în mod conditionat sau nu, de către impulsurile prizelor liniei.

În fig.3.2,b, este prezentată cronograma unui DC cu trei ieșiri (I_C , I_1 , I_2) și o intrare de condiție (X), precum și ecuațiile de intrare ale unuia din bistabili (I_2), iar în fig.3.2,c, scheme corespunzătoare. De remarcat prezența intrării de initializare \bar{R} (reset).

DC realizate cu linii de întirziere sunt dintre cele mai rapide însă pentru un protocol de operare complex rezultă o mare risipă de circuite logice.

3.1.2. DC de tip sincron

3.1.2.1. DC clasic pentru un CN [25,C5]

Majoritatea calculatoarelor din prima și a doua generație au în structura lor un dispozitiv central de comandă de tip sincron care necesită initializare, declanșare și impulski de tact cu o anumită frecvență de repetiție.

Scopul unui astfel de DC este să genereze o secvență de comenzi pentru elucrarea instrucțiunii curente din memorie în registrul de instrucțiuni într-un ciclu de măgină (fază), și apoi în unul sau mai multe cicluri de măgină să determine execuția instrucțiunii.

Schema bloc principiolă a unui astfel de DC este prezentată în fig.3.3.

15




Fig. 3.1




Fig. 9.2.a.




Fig. 3.2.b.








Fig. 3.2.c.

16






fig. 3.3.

Elementele constructive sunt următoarele:

GT - generator al impulsurilor de tact.

BT - baza de timp (generator pentru impulsuri de orologiu) asigură o secvențiere liniară, ciclică sau buclată. În realizările mai recente apar și secvențieri ramificate, mai rar cele divergente. Este realizată cu un numărător și un decodificator, sau un registru de recirculare (numărător în inel).

GF - generator de faze. Asigură o secvențiere corectă a ciclurilor de mașină (faze) corespunzător aducerii și execuției fiecărei instrucțiuni. GF comută într-o nouă stare la sfârșitul fiecărui ciclu al BT. Avem deci două secvențiere distincte, cu funcționare simultană, cuplate între ele, dar neconcurrente.

Logica combinatorială - pe lingă asigurarea trenzițiilor corecte în cele două secvențioare, mai asigură generarea comenziilor CD (ieșiri din DCI) spre SD și CN ținând cont de următoarele:

- starea curentă a BT
- starea curentă a GF
- codul instrucțiunii curente (ieșirea DCI- decodificatorul instrucțiunii).
- condițiunile C_n (semnale de stare din restul CN, adică SD și CN; biți de date; semnale de derulare; cereri de intrerupere interne sau externe; cereri de acces direct la memorie; comenzi manuale, etc.).

517-399
396

Cele mai utilizate metode de proiectare pentru întreprălorică combinatorială sunt metodele tabelare.

În baza tabelelor se scriu ecuațiile logice ale funcțiilor de ieșire (comenzi) și ale funcțiilor ce asigură secvențierea corectă în RT și GF.

În expresia logică a unei astfel de funcții, într-un termen oricare există un produs logic între: starea RT, starea GF, ieșirea DCI și un număr de 0 - n condiționări.

Această tip de DC poate fi folosit și în alte scopuri decât pentru comanda centrală a unui CN. În acest caz va lipi DCI, și poate lipsi GF.

Intrucit manipularea tabelelor amintite mai sus este greaie și laborioasă, în prezența lucrării se va încerca elaborarea unei metode matriciale pentru proiectarea logicii combinatoriale, metodă ce se pretează la proiectarea automată, cu ajutorul unui CN.

3.1.2.2. Automate secventiale sincrone cu stări codificate [C18, M5, F8, S6, S8]

ASS este cel mai utilizat DC, datorită mai multor consideranțe:

- punct opera practic la orice frecvență de repetiție a impulsului de tact, o limitare superioră existând în domeniul secelor sau sutelor de MHz, funcție de tipul circuitelor utilizate;
- proiectarea sa este simplă și sistematică
- asigură o testabilitate ridicată.
- dacă regulile de proiectare se respectă strict, nu apar fenomene de hazard dinamic nici dacă intrările sunt de tip impuls, sau asincrone.

Schema bloc a unui astfel de DC este prezentată în Fig.

3.4. Elementul esențial este RS - registrul de stare. Aceasta este inițializat cu comanda R și execută transițiile de stări în mod sincron cu tactul GT. RS este format din n bistabile (D sau JK), DC putind avea maximul 2^n stări distincte, codificate binar pe aceste bistabile. Funcția de secvențiere este asigurată de OSU - generatorul stării următoare (un grup de scheme combinatoriale, eventual cu sincronizatoare pentru intrari). fiecare transiție este dependentă de starea curentă

și dependentă sau nu de une sau mai multe intrări.

Functiile de ieșire sunt generate de LFE - logica functiilor de ieșire (scheme combinatoriale, următoare uneori de monostabile - pentru diverse temporizări nemultiplii a perioadei de tact, sau bistabile pentru sincronizare la ieșire sau asigurarea unei durate a functiilor de ieșire - multiplii a perioadei de tact).

Proiectarea acestui tip de DC este aproape standardizată și conține următoările etape:

- pe baza protocolului de operare se întocmesc organigramme de stări cu următoarele simboluri: cerc = stare, romb = intrare; dreptunghi = ieșire, săgeată = tranziție.

- se întocmesc diagrame Veitch (Karnaugh) a stărilor curente urmărind adiacența între stări succitive. Codurile binare ale stărilor, rezultate din diagrame, se trec și pe organigramă.

- pentru fiecare intrare de bistabil din RS respectiv pentru fiecare funcție de ieșire se întocmesc cite o diagramă utilizând tehnica VTD (variabile introduse în diagrame).

- pentru fiecare diagrame se scrie ecuația corespunzătoare, sub formă de sumă de produse logice.

- pe baza ecuațiilor se vor sintetiza GSU și LFE.

O variantă a DC de mai sus, este prezentată în fig.3.5. Singura modificare este apărțea decodificatorului DCD, ce decodifică cuvântul de stare. Acest fapt prezintă două aspecte:

- simplifică LFE și GSU.

- micorează limita superioară a frecvenței de repetiție a impulsurilor de tact.

Pentru a asigura un compromis optim între aceste două aspecte contradictorii se poate utiliza DCD parțial pentru un cimp al cuvântului de stare restul rămînd codificat.

O altă variantă, realizează GSU cu multiplexoare - MUX (fig.3.6). Pentru fiecare intrare de bistabil D din RS se utilizează cite un MUX de tipul 4/1, 8/1, etc. La intrările de selecție ale MUX este adus cuvântul din registrul de stare, iar la intrările de date ale MUX sunt realizate conexiuni la 1 logic, 0 logic, o intrare carecere I, intrarea inversată I.

Proiectarea se face pe baza unui tabel de descriere a trenzitilor de stări (necondiționate - 1,0) sau condiționate (I , \bar{I}).

Intr-o anumită stare (intrarea de selecție), un bistabil corectare din RS va trece în 1 (intrare 1) sau în 0 (intrare 0) în mod necondiționat, sau intr-o valoare logică identică cu o anumită intrare (intrare I), sau cu negata ei (intrare \bar{I}) în mod condiționat.

Tabelul se întocmește pe baza organigramei de stări și DC.

Metoda prezintă avantajul că în cazul unei implementări cu circuite integrate, se va reduce substanțial numărul de circuite integrate din OSU.

În fig.3.7 este prezentată o variantă de ASS cu stări codificate ce utilizează circuite integrate specializate (numărător, decodificator, multiplexor).

În acest tip de ASS, codurile succesive ale stărilor din porțiunea linieră a secvenței trebuie să fie identice cu codurile ce rezultă succesiv la ieșirea numărătorului prin incrementare. În cazul ramificațiilor, codul stării următoare este incarcat paralel în numărător. În acest caz prin intrarea AOD numărătorul este comandat să treacă din regimul de numărare în regimul de încarcare paralel.

OSU este format din două grupe de circuite combinaționale, unul pentru formarea codului stării următoare în cazul ramificațiilor și unul pentru formarea funcției logice a tactului de încarcare paralel.

Codul de lucru al numărătorului este funcție de starea curentă și condițiile exterioare, prin intermediul MUX care primește la intrările de selecție, ieșirea paralel a numărătorului (tP), iar la intrările de date, ca în cazul anterior 1, 0, 1, \bar{I} .

Pentru generarea funcțiilor de ieșire, se utilizează un decodificator conectat la ieșirea numărătorului.

Validarea sau autorizarea unei anumite funcții de ieșire într-o anumită stare este realizată tot de MUX în funcție de starea curentă și condițiile.

În cazul ramificațiilor înlanțuite (ramuri din ramuri) se

pot utiliza în continuare alte perechi MUX-DCD.

Proiectarea acestui tip de DC pleacă fie de la tabele fie de la organigrama stăriilor.

3.1.2.3. Automate sequențiale sincrone realizate cu memorii ROM [M5,P8,S4]

Pot fi cu stări codificate total sau, parțial codificate, parțial necodificate.

Cea mai simplă schemă posibilă conține o memorie ROM, un registru de stare RS și blocul LFE (fig.3.8).

RS și LFE au funcțiunile deja enalizate în 3.1.2.2.

Memoria ROM (PROM) servește la memorarea codurilor tuturor stăriilor din organigrama de stări.

La intrarea de adrese a memoriei ROM se prezintă un cod de adresă format din două cimpuri:

- cimpul format din cuvântul de stare din RS;
- cimpul format din codul valorilor momentane al tuturor intrărilor.

La ieșirea de date a memoriei ROM va apărea codul stării următoare, deci în funcție de starea curentă și de intrări.

Acest tip de DC se utilizează în cazul protocolurilor de operare complexe cu foarte multe stări, și atunci când viteza de execuție nu este un factor esențial.

Alte variente, utilizând în plus, multiplexoare, numărătoare, bistabile, decodificatoare, sunt prezentate în fig.3.9 - 3.14.

La proiectarea acestor tipuri de DC, se pot utiliza aceleși metode (organigrame de stări, tabele).

Schemă din fig.3.9 conține în plus față de cea din fig. 3.8 două multiplexoare MUX1 și MUX2.

MUX1 selectează intrarea care într-o anumită stare determină transițiile spre stările următoare.

MUX2 selectează una din două noi stări posibile fiind comandat de MUX1.

În acest caz lungimea de cuvânt a memoriei ROM este dublă față de cazul anterior, dar este de capacitate mai mică (număr mai mic de cuvinte).

În schema din fig.3.10 se utilizează principiile de la schema din fig.3.6 cu diferența că pe traseul RS-multiplexor-

re, se intercalează o memorie ROM pe post de convertor de cod. Memoria ROM primește la intrarea de adresa codul din RS și la ieșirea de date furnizează pe mai multe cimpuri, codurile de selecție ale multiplexorelor care au exact același rol ca multiplexoarele din fig.3.6 (GSU).

In fig.3.11, se utilizează o soluție de compromis între schemele din fig.3.8 și 3.10. Un cimp de $n-1$ biți din cei n ai cuvintului de stare este citit din ROM. Al n -lea bit al noului cuvint de stare este cel determinat de intrări. Deci, de către cele două stări posibile diferă doar prin acest bit înseamnă că în organigrama de stări ele trebuie să fie codificate adiacente. Pielecare cuvint din ROM are două cimpuri un cimp pentru generarea celor $n-1$ biți ai noului cuvint de stare și un cimp de m biți pentru intrările de selecție ale multiplexorului ce determină selectarea intrării care într-o anumită stare determină tranziția spre două stări următoare posibile, adiacente. Numărul de intrări trebuie să fie:

$$I \leq 2^m$$

In fig.3.12, apare o modificare față de fig.3.11 în sensul că RS este realizat cu ajutorul unui numărător cu posibilitatea de numărare în sensul determinat de succesiunea de stări de pe porturile liniare a organigramei de stări. Ramificațiile sunt determinate ca și buclările prin încărcarea în paralel a numărătorului cu codul noii stări. Acest cuvint paralel este citit din ROM, la fel bitul ce determină modul de funcționare al numărătorului.

Tactul de încărcare și tactul de numărare sunt generați astfel:

- unul este generat ca un bit citit de ROM ;
- celălalt este generat ca un bit funcție de intrări, selectarea MUX fiind făcută cu un cimp al cuvintului citit din ROM.

Schema din fig.3.13 este extindere a schemei din fig.3.9 cu diferența că selecțarea MUX afectat intrărilor este asigurată nu de RS ci de un cimp al cuvintului citit din ROM, și pentru eliminarea fenomenelor de hazard datorită intrărilor sincrone, între cele două multiplexare, se utilizează un sincronizator de nivel realizat cu bistabil de tipul D.

2.3




Fig. 3.8.




Fig. 3.9




Fig. 3.10

Fig. 3.11

24




Fig. 3.12.




Fig. 3.13.




Fig. 3.14.

In sfirșit, în fig.3.14 este prezentată o schemă fără registru de stare, rolul acestuia fiind preluat de memoria ROM. Cuvântul de la ieșirea ROM este fix dină la comutarea intrării selectate de MUX afectat intrărilor. Generarea ieșirilor se face prin decodificarea unui cimp al cuvântului citit din ROM, validarea lor fiind efectuată cu un bit citit tot din ROM. Validarea XUX efectuată intrărilor se face tot cu ajutorul acestui bit.

In concluzie, alegerea uneia din variantele de DC ce conțin o memorie ROM, se face în funcție de numărul de stări intrări și ieșiri, lungimea cuvântului memoriei ROM disponibile, capacitatea memoriei ROM disponibile, viteza de operare, numărul de circuite integrate utilizate, prețul de cost.

3.1.2.4. Dispozitive de comandă realizate cu retele logice programabile (PLA) [A4,C3]

In fig.3.15 este prezentată o schemă bloc a unui DC realizat cu un modul PLA. La o analiză atentă, se observă că această schemă este similară schemei din fig.3.4. Diferența constă în faptul că atât GSU cât și LFE sunt implementate cu un singur modul PLA. Intrările în PLA sunt constituite din două categorii de informații:

- condițiunile exterioare
- starea automatului (ieșirile RS).




Fig.3.15

Dacă PLA operează asupra unor intrări independente și asupra unora dependente.

Funcția de sevențiere a automatului este asigurată de o categorie de ieșiri ale PLA, cele care sunt conectate la intrările bistabililor din registrul de stare.

Altă categorie de ieșiri ale PLA, constituie ieșiri din

automat (comenzi). Celelalte ieșiri din automat, sunt toamai ieșirile RS.

Acest tip de automat poate fi considerat de tip MOCHI sau KALY după cum se consideră o categorie de ieșiri sau cealaltă categorie. Întradevăr o categorie de ieșiri depinde numai de starea curentă a automatului, iar cealaltă categorie depinde atât de starea curentă cât și de intrări (ieșirile generate direct de PLA).

Pentru a putea analiza mai în detaliu, probleme realizării unui DC cu PLA, se prezintă în fig.3.16 o schemă tipică de PLA. Blocurile sale componente sunt:

- inversoarele de intrare - pentru fiecare intrare cite un inversor.

- matricea produselor logice - un număr de n circuite SI fiecare cu atitea intrări cît este dublul numărului de intrări în PLA. Conectarea intrărilor directe sau negate ale PLA la intrările acestor circuite SI, se face prin programare (similar cu programarea unei memorii PROM).

- matricea sumelor logice - un număr de circuite SAU (atitea cite ieșiri are PLA), fiecare cu atitea intrări cite ieșiri are matricea produselor.

Conexiunile între MP și MS sunt de genereaza programabile

- circuitele SAU-EXCLUSIV - atitea cite ieșiri are PLA, fiecare cu cite două intrări. O intrare este legată la ieșirea unui circuit SAU din MS iar cealaltă intrare este programabilă printr-un fusibil devenind 1 sau 0, în astă fel încit ieșirea corespunzătoare a MS să apară la ieșirea circuitului SAU-EXCLUSIV, directă sau negată.

- circuitele de autorizare - atitea cite ieșiri are PLA, serveac la conectarea în paralel (SAU cablat) a mai multor PLA.

În literatură pentru MP se utilizează denumirea "decodificator incomplet", iar pentru MS: codificator "diluat".

De remarcat faptul că dacă se programază conectarea la un circuit SI din MP atât a unei intrări directe în PLA cît și a negației sale, atunci termenul produs corespunzător este nul.

Rolul esențial, primar, al PLA este de a genera funcții directe sau negate, asupra unui anumit număr de intrări, sub

formă de sume de produse logice.

Între PLA și o memorie ROM există elemente similare: astfel MP corespunde cu decodificatorul adresăi de la memoria ROM, ceea ce deosebirea că la PLA el este incomplet, însă progresabil; iar NS corespunde cu matricele de memorie ROM. Blocul SE, la ROM lipsește și de aceea, la citirea unui cuvânt din ROM nu se poate obține optional și complementul acestuia cuvânt.

La realizarea unor sisteme complexe, s-ar putea că utilizarea unei singure capsule PLA să nu fie suficientă. În aceste cazuri pot fi conectate mai multe capsule PLA – în diverse moduri, putindu-se utiliza și alte scheme combinaționale/secvențiale în vederea realizării scopului dorit.

În fig. 3.17 sunt prezentate diverse moduri de interconectare a PLA. În fig. 3.17 a, d și e, se mărește numărul de combinații obținut la ieșire. În fig. 3.17 b și c, se mărește numărul de ieșiri, iar în fig. 3.17 d și e, se mărește numărul de intrări.




Fig. 3.17.

În vederea măririi posibilităților PLA se utilizează și scheme combinate, care pe lângă PLA mai conțin decodificatoare, multiplexoare, memorii ROM, etc., ca în fig. 3.18.

Schema din fig. 3.18 a, poate fi extinsă prin utilizarea unui decodificator mai mare și a mai multor PLA. Schema din fig. 3.18 b are același rol ca schema din fig. 3.18 a, la fel ca și fig. 3.18 c.

- Schela din fig. 3.18 d permite selectarea unei intrări sau a altiei (I_{n-1}, I_{n+1}) în funcție de o altă intrare (I_n).




fig. 3.18.

Punându-schemele prezentate, mai pot fi imaginat și alte moduri de conectare, în funcție de necesitățile utilizatorului.

In plus, există sub formă de capsule integrate ASS programabile, continind PLA, de tipul FPLS (field programmable logic sequencer), cu o schema bloc semănătoare celei din fig. 3.15, dar conținând în plus un registru pentru sincronizarea funcțiilor de ieșire (cîte un bistabil pentru fiecare ieșire).

3.1.2.5. Automate secentiale sincrone cu stări necodificate [H7, P8, P9] (complet decodificate)

Structural aceste automate nu diferă de cele cu stări codificate. Diferența dintre ele constă în faptul că în timp ce la cele cu stări codificate logica combinațională (GSU și LHK) este complexă, iar registrul de stare RS conține un număr mic de bistabili, la cele cu stări necodificate, logica combinațională este foarte simplă, însă RS conține un număr mult mai mare de bistabili pentru că fiecarei stări său să din protocolul de operare îi corespundă cîte un bistabil. Aceste bistabili formează împreună eșanumitul "registru de faze".


Avantajul esențial al acestui tip de ASS, este faptul că neexistând codificare, protocolul de operare se poate transforma foarte simplu de la o structură bidimensională

(tabele, cronograme, organigrame) la o structură unidimensională (program, scris într-un limbaj simbolic).

De asemenea, la acest tip de ASS, prevăzând o structură arborescentă a HS se pot implementa în mod convenabil protocurile de operare divergente.

O cale simplă de descriere (pentru înțelegerea funcționării, sau ca primă etapă de proiectare) pentru aceste automate este utilizarea unui limbaj simbolic, ca de exemplu AHPL derivat din APL.

Limbajul AHPL este realizat să servă la descrierea unui întreg SN, din care SD este împărțită în unități ce se descriu fiecare separat (blocuri funcționale), iar SC este împărțită în module (dispozitive de comandă). Fiecare modul, conform cinteyei AHPL, este descris prin următoarele afirmații:



Pentru o descriere, proiectare și analiză concisă ne vom referi în continuare numai la secvențe de comandă.

Intreaga secvență este constituită din pași, fiecărui pas corespunzându-i un bistabil în registrul de stare.

În cadrul unui pas se asigură două funcții:

- funcțiunea de secventiere: trecerea la următoarea stare depinde de starea curentă și de condițiile exterioare (interfiri). Putem avea cazurile: trecere necondiționată la starea următoare; buclă de așteptare pe starea curentă; salt necondiționat la o altă stare (însină sau înapoi); sfîrșit mort; ramificare condiționată în două sau mai multe direcții ; divergență.

- funcțiunea de comandă: în fiecare pas pot fi generate 0, 1 sau mai multe comenzi în mod necondiționat sau condiționat de intrări.

Fiecare stare trebuie să aibă un nume, ex.: 1, 2, 3, ..., sau A, B, C, ... sau A1, A2, A3, ... etc.

O tranziție necondiționată la starea următoare din secvență (pe linie următoare a programului) este subînțeleasă în mod implicit și nu se specifică.

O tranziție necondiționată la o stare cercetare se specifică printr-o săgește orientată spre dreapta urmată de numele stării de destinație, între paranteze:

ex: $\longrightarrow (A_3)$, specifică un salt necondiționat la starea A_3 .

O buclă condiționată sau o ramificare condiționată se specifică în același manieră:

ex: $\longrightarrow (c_1, c_2, \dots, c_n) / (D_1, D_2, \dots, D_n)$

unde: c_1, c_2, \dots, c_n sunt condițiile

iar: D_1, D_2, \dots, D_n sunt destinațiile de salt.

În AHPL, introducerea unei valori logice într-un element de memorare se simbolizează printr-o săgește orientată spre stinge, în stinge fiind notat elementul de memorare iar în dreapta sursele de date (1,0, o funcție logică condiționată sau necondiționată).

ex: $x \leftarrow y$

Positionarea unei valori logice "r" pe o linie de semnal "s", se notează astfel:

$s = r$

De asemenea, în AHPL, scalarii (valori logice singulare) se notează cu litere mici, vectorii (registre) cu litere mari, iar tablourile (matrici de memorie) cu caractere grase.

Neinteresindu-ne destinațiile comenzielor și nici manifestările efectului lor, nu vom utiliza aceste convenții din considerente de simplificare și pentru a face proiectarea unui DC, mult mai expeditivă.

Astfel, cu aceste considerații un pas de program ce descrie un DC cu stări necodificate poate arăta astfel:

X. $\longrightarrow (a, a, \bar{a}, b, \bar{b}, \bar{b}) / (Y, Z, U, X);$
 $cd1=0; cd2=1; cd3=a+b.c \quad \dots \dots$

ceea ce înseamnă:

- din starea X se poate pleca simultan în două direcții (stările Y și Z dacă $a=1$) adică are loc o divergență; sau dacă

$\overline{a} \cdot b = 1$ se execută o ramificație la starea U; în sfîrșit dacă $\overline{a} \cdot \overline{b} = 1$, automatul rămîne în buclă de aşteptare în starea X.

- în starea X se generează următoarele comenzi: cd1, cd2 - în mod necondiționat, și cd3 conditionat de relație:

$$a+b+c = 1$$

Evident, acest tip de automat este superior celorlalte tipuri de automate datorită facilităților sale de a asigura foarte simplu funcția de divergență, ce la automatele cu stări codificate este foarte dificil de realizat, iar la cele microprogramate, cu o singură memorie ROM este imposibil de realizat. De asemenea, metoda de proiectare utilizată asigură un înalt grad de formalizare, datorită descrierii liniare a protocolului de operare, eliminând complet desenele, tabelele, cronomale, etc. În plus, sunt eliminate toate operațiunile legate de intuiție, tatonare, încercări, revizuri cum există la celelalte tipuri (pentru asigurarea adiționalei stării, eliminarea fenomenelor de hazard atâtice sau dinamic datorită intrărilor asincrone ce pot conduce la instalarea unor stări false sau inexistente, generarea unor comenzi parțiale - ieșiri parazite, etc.).

Tehnica de mai sus permite aplicarea unor metode de proiectare automata, cu ajutorul calculatorului cum ar fi:

- utilizarea unui compilator AHPI
- utilizarea unui program de proiectare ce manipulează matrici (tablouri).

În cazul în care se dorește transformarea unei intrări de condiție din nivel asincron în nivel sincron, se utilizează un sincronizator de nivel cu bistabil D, definit prin funcția standard SYN.

Astfel dacă nivelul de intrare asincron este notat cu "a" astunci, acest semnal sincronizat este notat cu:

$$\text{SYN}(a)$$

Pentru transformarea unui nivel asincron într-un impuls sincron, cu durată cuprinsă între două impulsoare de tact, semnalului obținut mai sus i se aplică o altă funcție standard, SL și devine:

$$\text{SL}(\rightarrow \text{SYN}(a)),$$

unde funcția SL este obținută printr-o resincronizare și un

produs logic între cele două semnale sincronizate, astfel:

$$SL(SYN(s)) = SYN(s) \cdot \overline{SYN(SYN(s))}$$

In cazul unor variabile dependente, de tip asincron este de asemenea necesară aplicarea funcției standard SYN.

De exemplu, dacă într-o anumită stare se declanșează un monostabil "m":

$$Ai. m \leftarrow 1; \dots$$

atunci în altă stare, se utilizează acest monostabil în efectuarea unei ramificări sau buclări, astfel:

$$Aj. \rightarrow (SYN(m), \overline{SYN(m)}) / (A_k, A_l); \dots$$

In afirat, pe baza programului AHPL, proiectarea urmăzii etape clare și concise:

- se scriu ecuațiile de intrare ale bistabililor de tip D din RS, sub formă de sume de produse logice. Există atât termeni în ecuația logică a unei intrări "i", cât și cazuri de tranziție directă (necondiționată) sau condiționată există spre starea "i". În fiecare termen există ca factori starea din care se face tranziția, și condiționările tranziției (dacă există);

- se scriu ecuațiile comenziilor, tot sub formă de sumă de produse logice, existând atât termeni în sumă cât și apariții unei comenzi respectivă în program. În fiecare termen factorii sunt: starea în care se pare comanda și eventual condiționarea, dacă există.

3.2. Dispozitive de comandă microprogramate

Schemele descrise în paragraful 3.1.2.3. sunt uneori denumite "dispozitive de comandă aproape microprogramate". Diferența esențială între un astfel de dispozitiv și un DC microprogramat, constă în faptul că aceasta din urmă nu conține în memoria ROM o informație, referitoare numai la un protocol de operare ci la mai multe protocoale de operare.

In cazul unui DC microprogramat pentru un CN aceste protocoale de operare se referă la aducerea instrucțiunilor din memorie respectiv la execuțarea fiecărei instrucțiuni. Astfel

la un calculator care are un set de n instrucțiuni, iar ciclul de instrucție se compune din două cicluri de magină (educrea instrucției din memoria operativă - executarea instrucției) vor exista $n+1$ protocoale de operare:

- unul pentru aducerea instrucției ;
- n pentru executarea celor n instrucții

Primul protocol poate fi memorat începând de la adresa zero, iar celelalte succesiv unul după altul.

Selectarea primului protocol se poate face prin inițializarea adresei pentru memoria ROM (aducere la zero - o operație simplu de efectuat), iar selectarea unuia din celelalte protocoale specifice ciclurilor de execuție ale instrucțiunilor se poate face prin convertirea codului instrucției într-un cod de adresă pentru memoria ROM. Acest cod de adresă este adresa de început a protocolului referent instrucției curente.

In continuare, adresa pentru memoria ROM o vom numi microadresă. Cuvintul memorat la o anumită microadresă îl vom numi microinstrucție, iar un anumit protocol de operare pentru o anumită instrucție îl vom numi microprogram. Vom vedea mai târziu că va apărea și noțiunea de submicroprogram.

Maurice Wilkes a experimentat pentru prima dată un DC microprogrammat la un CN.

Schemă de principiu a acestui DC este prezentată în fig. 3.19, unde sunt utilizate notațiile:

- ci - codul instrucției
- RCI - registrul codului instrucției
- DCD - decodificator
- A, B, B' - cale 3 secțiuni ale memoriei ROM
- μ_i - cimpul de comandă i , al microinstrucției, decodificat (comenzi sau microoperări).

Cu o secvență de μ_i dintr-un microprogram se realizează un ciclu de aducere sau de execuție al unei instrucții.

MUX - multiplexor de cimpuri din zonele B sau B' a memoriei ROM. Cu ajutorul lui se selectează una din două microadresă, ca microadresă posibile pentru următorul cuvint citit din ROM (ramificare în microprogram).

C - logică de condiționare a selecției cimpului de microadresă următoare, din secțiunile B sau B' ale memoriei

ROM. În blocul C sunt cuprinse intrările de condiție.

△ - întirzere introdusă pe calea MUX-HCI, în scopul de a nu se producă o incarcare prematură a noii microadresă în HCI pînă cînd vechia microadresă mai este încă necesară (pînă la încheierea ciclului de citire a memoriei ROM, decodificarea microinstructiunii curente).

Memoria utilizată de Wilkes era o memorie fixă cablată pe inele de fier, de aici necesitatea impulsului de test aplicat fie decodificatorului, fie matricii de memorie.

Scopul inițial al microprogramării, după cum mărturisește Wilkes, a fost de a oferi o metodă de proiectare a unui DC mai sistematic și de acese mai puțin complicate.

După cum rezultă din fig.3.19, datorită existenței DCD conectat la ieșirea secțiunii A a memoriei ROM, în această structură ponte există doar o microoperatie (comandă), pe fiecare microinstructiune.

De fapt Wilkes nu utilizează în decodificator, ieșirile secțiunii A a memoriei ROM fiind tocmai liniile de comandă (microoperatie), astfel că simultan potrivit fi generate mai multe comenzi (mai multe microoperatii pe microinstructiune).

- cazul descris în fig.3.19 reprezintă microprogramarea verticală (o microoperatie pe microinstructiune)

- cazul fără decodificator (cimpul de comandă A, al microinstructiunii conține o informație necodificată - adică 1 bit = o comandă) reprezintă microprogramarea verticală.

Microprogramarea verticală necesită un număr mare de cuvinte în memoria ROM, de lungime redusă și conduce la un timp de execuție mai lung, întrucît pentru generarea mai multor comenzi trebuie să se cită mai multe cuvinte din ROM.

Microprogramarea orizontală are caracteristicile de mai sus inverse (ROM - capacitate mică, cuvinte de lungime mare, timp de execuție scurt).

În realitate se folosesc de multe ori, compromisuri între aceste două extreame (agnomita microprogramare diagonală).

După concepții mai noi, o microinstructiune este de tip vertical dacă controlează o singură resursă hardware (unitatea centrală, memoria operativă, un echipament periferic) sau determină un salt în microprogram; o microinstructiune este de tip orizontal dacă controlează simultan mai multe resurse hardware (și unitatea centrală și memoria operativă etc.).

Gradul de codificare al unei microinstructiuni poate fi de tipurile:

- fără codificare: fiecare bit specifică o microoperătie;
- codificare pe un nivel: microinstructiunea este împărțită în cimpuri, fiecare cimp fiind conectat la un decodificator. Cimpurile controlăzează resursele mutual exclusive.
- codificarea pe 2 sau mai multe nivele: decodificatoarele sunt organizate într-o structură cvasi-piramidală în care ieșirea unui decodificator depinde de alt decodificator.

În fig.3.20 și 3.21 sunt prezentate două variante principale de realizare a unui DC microprogrammat.

În schema din fig.3.20 aducerea microinstructiunii din ROM și executarea microinstructiunii sunt operații seriale; pînă nu se încheie executarea microinstructiunii curente, nu se aduce microinstructiunea următoare. Cu G.A.U. s-a notat "generatorul adresei următoare".

În schema din fig.3.21 există în plus, un registru de microinstructiune. Aici, executarea microinstructiunii curente se suprapune cu aducerea microinstructiunii următoare. Schema acestui DC se cheamă de tip paralel sau "pipeline", iar registrul microinstructiunii se cheamă "registrul pipeline".

Datorită faptului că un DC microprogrammat are o funcționare asemănătoare cu a unui CN, a apărut noțiunea de "calculator în calculator", pentru acest tip de DC.

La fel cum instrucțiunile unui calculator pot fi executate prin micropogramare, cu ajutorul microinstructiunilor la fel microinstructiunile pot fi executate prin "nanoprogramare" cu ajutorul nandinstructiunilor. Avem de fapt de-a face cu microprogramare pe două nivele, și ea mai departe

O altă problemă este ridicată de faptul că orice DC microprogrammat conține pentru comanda sa locală un microsevențier (micro-DC). Acestea la rîndul său, poate fi cablat, sau microprogrammat și îngă mai departe.

În fig.3.22 este prezentat un DC microprogrammat, mai simplu, cu o microinstructiune la fiecare adresă din ROM,

în fiecare microinstructiune fiind continută o singură microoperatie, având dispozitivul de comandă locală, cablat.

Codul instructiunii din registrul instructiunii - RI este transformat de către convertorul de cod - ce intr-un cod de adresă. Aceasta este de fapt microadresa primei microinstructiuni din microprogramul coresponditor instructiunii curente - μAdl . Multiplexorul MUX - μAd lasează să treacă acest cod dacă semnalul de selecție $S_{el}=1$, apoi μAd - ieșirea sa se încarcă paralel în numărătorul de microadresă NA-ROM la comanda de incărcare paralel - IP. La intrarea de adrese a memoriei ROM, IA-ROM apare de fapt în acest moment μAdl . La ieșirea de date ED-ROM, după scurgerea timpului de acces va apărea codul primei microinstructiuni și instructiunii curente, ce se va încărca în RM-ROM, la comanda Pm.

Un cimp al cuvântului citit din ROM, adică codul microinstructiunii - C_{jl} este trimis la decodificatorul codului microinstructiunii. Acesta generează semnalele de comandă

$M_1 \dots M_p$.

Urmaștarea microadresăi ponte fi formată prin incrementează cu 1 a conținutului NA-ROM la comanda +1, sau dacă se execută o microinstructiune de salt, cimpul μAdS va trece prin MUX- μAd dacă $S_{el}=1$ și apoi se va încărca în NA-ROM la comanda IP, după care ciclul se reia. Un bit din microinstructiune poate specifica faptul dacă evenimentul nu este o microinstructiune de salt.

O structură microprogramată mai evaluată este prezentată în fig.3.23. Un astfel de tip de DC este utilizat la microprocesoarele bit-alice. Codul instructiunii este transformat de o memorie PROM în codul microadresăi primei microinstructiuni și microprogramului curent. El trece printr-un multiplexor de microadresă, apoi adresează memoria de microprograme ROM. Microinstructiunea citită din ROM se va încărca în registrul microinstructiunii, de unde, cele patru cimpuri ale microinstructiunii vor fi dirijate astfel:

- un cimp va fi trimis spre un decodificator, la ieșirea căruia se obțin microoperatiile $M_1 \dots M_p$.
- alt cimp, în cazul microinstructiunilor ce comandă o ramificare în microprogram (salt), este trimis spre un regisztrul microadresăi de salt, de unde prin multiplexorul de




Fig. 3.19.




Fig. 3.20.




Fig. 3.21.




Fig. 3.22.




Fig. 3.16

microadresă, va putea adresa memoria de microprograme, etc.

- în fine, cel de-al treilea cimp, segmentat în două subcimpuri, servește la comanda locală a acestui DC, în felul următor:

- primul subcimp selectează una din condițiile externe, cu ajutorul unui multiplexor;

- celălalt subcimp, combinat cu ieșirea multiplexorului de mai sus, constituie intrarea de adresa a unei alte memorii PROM, pentru comanda locală. La ieșires acestei memorii PROM, se obțin comenziile locale.

În sfîrșit, dacă microadresă următoare este obținută prin incrementarea microadresei curente, atunci ieșirea multiplexorului de microadresă (microadresa curentă) este trimisă la un bloc ce permite incrementarea cu o unitate pentru formarea microadresei microinstrucțiunii următoare, apoi este încărcată într-un registru de microadresă, spre intrarea de adrese a memoriei de microprograme, etc.

În cazul unui salt la submicroprogram, acestă adresă a microinstrucțiunii următoare, este salvată într-o stivă.

În cazul revenirii din submicroprogram, în microprogra-




Fig. 3.29.

mul principal (apelant) adresa microinstrucțiunii următoare este regăsită (citită) din stivă.

Adresa virfului stivei este specificată de un indicator de stivă.

In concluzie, acestea au fost variantele structurale sau

funcționale ale DC microprogramate, în rest, alte cazuri nu sunt decit subvariante, legate de modul de organizare al microinstrucțiunilor (verticale, orizontale, diagonale) sau gradul de codificare al lor (necodificate, codificate pe un nivel, pe două nivele, etc.).

Intrucit nu vom analiza în prezentă lucrarea decit aspectele hardware ale comenzi, ne vom opri sici cu analizarea DC micronprogramata.


3.3. Dispozitive de comandă programate

In cazul în care trebuie realizat un protocol de operare droșbit de complex, iar prețul realizării prin hardware ar fi prohibitiv, se preferă DC programate.

In acest scop, se pot utiliza procesoare universale, procesoare specializate, microprocesoare.

Această variantă este aplicabilă numai în cazurile în care performanțele de viteză de operare cerute nu sunt excesive.

Schema bloc a unui astfel de DC este prezentată în fig. 3.24, unde DC programat conține unitatea de procesare și



memoria cu programele ce determină executarea protocolului de operare cerut. Blocul de intrare preia intrările de condiționare, le transformă eventual în codul de reprezentare a procesorului, eventual le sincronizează, sau eventual execută o memorare temporară a lor. În cazul celor ce se prezintă sub formă de impuls, pentru a nu se pierde dinăund cind procesorul urmează să le citească în vederea unei testări, conform protocolului de operare. Generarea funcțiilor de ieșire se face prin intermediul blocului de ieșire, prin instrucțiuni de ieșire (scriere) ale procesorului. Blocul de ieșire poate conține sincronizatoare, bistabile pentru memorarea comenziilor un anumit interval de timp (între două instrucțiuni de ieșire ale procesorului - scriere "1" în bistabil (scriere "0"), monostabile pentru asigurarea de întârzieri

respectiv formarea în durată a comenziilor, sau alte dispozitive.

Programul rulat în procesor determină momentele de timp - prin subrutine de întârziere - cînd trebuie să fie citite variabilele de intrare, în vederea luării unor decizii, sau momentele cînd trebuie să fie generate funcții de ieșire.

În cazul considerat, procesorul operează (ce întâri/ieșiri) numai asupra unor informații numerice de tipul comenzi/stări.

Dacă în paralel cu această funcțiune, procesorul mai execută și funcțiuni de prelucrare de date numerice/analogice, atunci cele două funcțiuni se pot executa aparent simultan, prin întreținere sau divizarea timpului, de obicei prin intermediul intreruperilor de timp.

Cazul divergenței comenzi, sau a realizării simultane a mai multor protocoale de operare se rezolvă similar, adică tot prin divizarea timpului. De fapt această problemă, este un caz de emulare simultană a mai multor mașini (întregurile ce trebuie să funcționeze aparent simultan) pe o mașină gazdă (DC - programat).

După cum s-a vîzut mai înainte, toate cazurile de divergență a comenzi sunt dificil de rezolvat, exceptie făcind cazul DC de tip ASS cu stări necodificate.

Cu anumite dificultăți, cazuri similare pot fi rezolvate și cu DC microprogramate. De exemplu, dacă dorim să realizăm pe un DC microprogramat, un grup de protocoale de operare cu execuție simultană, atunci, fără să utilizăm o memorie ROM pentru fiecare protocol de operare, putem utiliza o singură memorie ROM, în care să avem memorate toate protocoalele de operare. În acest caz trebuie utilizat un bloc care să conțină cite un registru de microadresă următoare pentru fiecare protocol de operare, și un sistem de comutare a microadreselor, după metoda "Round Robin" - comutare în inel, în aşa fel încît să se execute o microinstructiune din primul protocol, apoi una din al 2-lea, etc., după care ciclul trebuie reluat.

Pentru a asigura o continuitate a timpului real pentru fiecare protocol, microprogramele diverselor protocoale trebuie să fie complete cu microinstructiuni vide (inoperante), în aşa fel încât toate microprogramele trebuie să fie de același lungime,

egală cu microprogramul cel mai lung.

Toate registrele de microadresă următoare trebuie să po-
sede posibilități de incrementare, pentru formarea microadre-
sei următoare.

Prin această tehnică s-a obținut un sistem pe care să-l
numim de exemplu "sistem cu microdivizarea timpului".

Continuind la alt nivel, interior al DC, se pot obține
"sisteme cu manodivizarea timpului".

Revînind la DC programat, acesta, pe lîngă emulare simul-
tană, mai poate asigura și executarea unor protocoale de comu-
nicatie între diverse sisteme numerice (ex. mai multe DC pro-
gramate), prin "macrodivizarea timpului".

Sisteme capabile să asigure divizarea timpului pe mai mul-
te nivele (macro, micro, etc.) sunt sistemele realizate din
mai multe microprocesoare bit-slice microprogramabile. În ace-
ste sisteme, însăși divergența comenzi la nivel macro, micro,
etc., este relativ ușor realizabilă.

În fig. 3.25 este prezentată schema bloc a unui microsistem
realizat din module bit-slice. În conformitate cu fig. 1.1, aici
se evidențiază foarte clar cele două secțiuni tipice oricărui
SN, adică SD și SC. Referitor la SC (dispozitivul de comandă




Fig. 3.25.

al microsistemului) se remarcă clar intrările de comenzi/
stări, ieșirile de comenzi/stări și intrarea "codul instruc-
țiunii".

3.4. Criterii de alegare a tipului dispozitivului de comandă

primul criteriu de alegare a tipului funcțional de DC,
este destinația sa.

Dacă un DC urmează să fi dispozitivul central de comandă

al unui calculator numeric, atunci el poate fi unul din tipurile:

- 1 - DC classic pentru CN (§ 3.1.2.1.)
- 2 - ASS cu stări necodificate (§ 3.1.2.5.)
- 3 - DC microprogrammat (§ 3.2).

In cazul in care elementele initiale ale proiectului impun performante de viteza deosebite atunci se preferă tipul 1 sau 2. Dacă prețul de cost și flexibilitatea sunt elemente esențiale, se preferă tipul 3. In cazul in care se pune problema divergenței comenzi, se va alege tipul 2, sau o variantă a tipului 3, cu facilități de "microdivizarea tipului", dar numai dacă viteza de operare este neesențială.

In SN de tip asincron (ex. memorii cu ferite sau semiconductoare) se preferă DC realizate cu monostabile (§ 3.1.1.1) sau cele cu linii de întirziere (§ 3.1.1.2) ultimale fiind mai precise și permitând realizarea unor protocoale de operare foarte repede. DC cu linii de întirziere se utilizează și ca DC sincrone, în sistemele în care cerințele de viteză sunt excesive (ex. bază de timp pentru blocuri de memorie mCS).

In cazul unui protocol de operare deosebit de complex, sau in cazul mai multor protocoale de operare cu execuție in paralel, dar numai dacă cerințele de viteza nu sunt deosebit de mare, se utilizează DC programate (§ 3.3). Dacă și cerințele de viteza sunt mari, atunci se utilizează DC combinate cu memorii ROM, PLA (§ 3.1.2.3, 3.1.2.4). La cerințe de viteza excesive se utilizează DC de tip ASS cu stări necodificate, cu facilități de divergență (§ 3.1.2.5).


Dacă protocolul de operare este segmentat iar segmentele se cuplă prin bucle de așteptare, sau se utilizează tehnici de cuplare similară cuplării unor subprograme la un program principal, atunci pe lângă DC programate, se pot utiliza ASS cu stări codificate sau necodificate, ce permit ușor segmentarea și cuplarea.

Cind se pune problema unei proiectări ugoare, și e unei testabilități ridicate, dintre ASS, se alege tipul cu stări necodificate.

In cazurile in care fiabilitatea echipamentului este un factor esențial se preferă schemele ce conțin cît mai puține componente și cît mai puține cablaje ca de exemplu: DC

programat, DC microprogramat, automate cu memorii ROM, cu retele logice programabile.

În fig.3.26 este prezentată o diagramă pe baza căreia proiectantul unui DC va putea alege tipul funcționalo-constructiv cel mai adecvat în funcție de cerințe. Alegerea se face în felul următor:



- pe linia verticală corespunzătoare cerinței priorității de performanță a DC (viteză de operare, flexibilitate, etc.) se va alege numărul din virful listei.

Se vor uni cu o linie interrupță, toate aparițiile acestui număr pe celelalte linii verticale. Dacă curba obținută - cu excepția maximului - se află la un nivel scăzut, se procedeză similar cu al 2-lea element de pe prima verticală considerată. Dacă linia interrupță ce va rezulta se află la un nivel mult mai ridicat decât prima linie, atunci numărul găsit (al 2-lea de pe verticală considerată) se caută în lista tipurilor de DC, și în felul acesta s-a stabilit ce tip este cel mai adecvat aplicației considerate. Prin metoda considerată, din aproape în aproape, se poate determina un compromis optim în cazul soluției alese.

4. SISTEME DE DISPOZITIVE DE COMANDĂ. DIALOGUL ÎNTR- DC [A3, C5, H7, C18].

În capitolele anterioare s-au analizat toate variantele constructive-funcționale de dispozitive de comandă, plecind de la faptul că pentru un SN cu SD cunoscută, trebuie pro-

iectată SC. S-a mai considerat că SD nu conține elemente de comandă locală, iar SC conține un singur DC. În realitate, chiar în cadrul unui singur SN, SD poate conține elemente de comandă locală sau o întreagă structură de comandă pe mai multe nivele (cu alte cuvinte, o întreagă secțiune de comandă în secțiunea de date).

În plus, în SC, putem avea nu un singur DC ci mai multe; pot exista de asemenea și blocuri specifice prelucrării de date.


În cazul rețelilor de sisteme numerice fiecare cu SD și SC proprii, în care acestea trebuie să conlucreze sau să execute dialog între ele, evident comanda este multiplă - pentru că fiecare SN este cel puțin o SC - iar în cadrul fiecărei SC putem avea o comandă structurată pe nivele: comanda centrală, comenzi locale. Dacă două SN execută dialog atunci comanda dialogului este controlată de ambele SC ale celor două SN.

Au fost deja prezentate:

- comanda primară (fig.1.1) - un singur DC/nivel ;
- comanda pe două nivele:MASTER și SLAVE (fig.1.2).

Nivelul MASTER conține un DC, nivelul SLAVE - un DC.

Generalizând schema comenzi pe două nivele, se ajunge la schema din fig.4.1, în care există un DC - MASTER și mai multe DC - SLAVE.





În acest caz, dacă DC-MASTER nu conține nici un punct de divergență (comandă paralelă) el nu poate efectua dialog decit cu un singur DC-SLAVE la un moment dat, cu cel solicitat de MASTER (M) sau cu cel mai prioritar SLAVE (S) din cele care au avut dialog.

- comanda pe trei sau mai multe nivele cu respectarea ierarhiei. În fig.4.2 - extindere a fig.4.1 - există un DC-MASTER, un grup de DC-SLAVE 1, un grup de DC-SLAVE 2,

etc. Dialogul se poate efectua numai între M-S1, sau S1-S2, sau S2-S3, etc. Exemplu tipic ar fi: M - calculator central, S1 - calculatetoare satelit, S2 - periferice conectate doar la calculatetoarele satelit. Fiecare dintre M, S1, S2, sau DC propriu.

- comanda pe trei sau mai multe nivele fără respectarea ierarhiei. În fig.4.3, asemănătoare fig.4.2, ierarhizarea este asemănătoare, dar dialogul este permis prin emiterea nivelor intermedioare. În plus, pot exista două sau mai multe blocuri pe nivelul 0 - M₁, M₂, ...



Datorită existenței mai multor blocuri M, pot exista două sau mai multe dialoguri simultane cu condiția să nu apară concurență, adică două dialoguri simultane să nu implice același resurse, dacă aceste resurse nu au puncte de divergență în vederea executării unor operații paralele.

- comanda întrebuințată cu ierarhie variabilă sau flexibilă (sisteme interactive). Un astfel de tip de comandă este permis de structura prezentată în fig.1.3 (a se revedea și explicațiile de la această figură!).

Indiferent de structura analizată și de ierarhizarea acestei structuri, se pun două probleme referitoare la comandă:

- comanda locală - analizată în detaliu în cap.2 și 3.
- comanda globală - comandă ce se referă la minimum două DC implicate în dialog.

Prin extrapolare, problema unui dialog se poate extinde la mai multe dialoguri simultane, sau un dialog în care sunt implicate mai multe DC momentan.

În toate cazurile ce le putem considera, fără că dorim să conectăm între ele două automate secvențiale sincrone; sau două calculatetoare, sau un echipament periferic la un calculator, problemele care se pun sunt similare, ceea ce diferă este doar complexitatea dialogului.

Vom analiza în continuare două cazuri situate la cele două extremități ale complexității dialogului.

Considerăm mai întâi cazul cel mai simplu și enume: un SN implicat în dialog este un CN iar celălalt este un panou de comandă și vizualizare prevăzut cu un registru de comutatoare (generator de cuvinte). La un moment dat, printr-o instrucțiune, calculatorul transferă conținutul generatorului de cuvinte al panoului de comandă, în acumulatorul său intern.

Acest dialog simplu presupune următoarele:

- în momentul apariției instrucțiunii de transfer datele trebuie să fie prezente și stabilite în surse de date.
- trebuie să existe o conexiune directă, monodirecțională între sursa de date și destinație.
- blocul de destinație (acumulatorul) trebuie să fie disponibil (liber) pentru preluarea datelor.
- în momentul executării acestei instrucțiuni, DC și CM trebuie să genereze un semnal de comandă ce inițiază transferul, A--G, ca în fig.4.4.

În acest caz simplu de comunicare între două SN, nici măcar nu este vorba de un dialog în adevărul sens al cuvintului.

Un caz ceva mai complex, este cuplarea a două automate sevențiale sincrone. În acest caz, dialogul este la nivelul lansare comandă - verificare stare, pentru ambele automate, fără a implica un transfer de date.

Spre limita superioară a complexității, comunicația între două SN dintr-o rețea de SN, are loc în felul următor: presupunem mai multe SN notate $SN_1, SN_2, \dots, SN_i, SN_j, \dots, SN_m$ conectate între ele prin magistrale de date, adrese, stări și comenzi. Oricare dintre ele poate iniția un transfer cu orice alt SN din cele rămase.

Vom presupune că SN_i va iniția transferul unor date sau în general dialogul cu SN_j , indiferent care din ele este sursă și care destinație a datelor, pentru că ne interesează de fapt care este dialogul la nivelul: comenzi/stări și nu transferul propriu-zis de date. Considerăm că SN_i și SN_j sunt asincrone unul în raport cu celălalt.

Cazul cu mai multe SN de destinație, nu va fi analizat, pentru că poate fi dedus prin extrapolare.

Comunicația sau dialogul între SN_i și SN_j va decurge astfel:

- SN_i lănește o comandă sau un semnal ce inițiază dialogul.

- se memorază această comandă pentru că nu se pierde, în cazul că SN_j nu este capabil să o observe imediat, datorită sarcinilor sale curente.

- în paralel cu comanda, SN_i generează și adresa sau codul de selecție (cuvintul de identificare) propriu numai lui SN_j .

- fiecare SN are un decodificator (segment de decodificator) capabil să detecteze momentul cind adresa lui este prezentă pe magistrala de adrese simultan cu existența comenzii de transfer. În cazul nostru, adresa este identificată de către SN_j . Aceasta poate avea și un sincronizator, necesar pentru sincronizarea comenzii cu tactul său propriu, dacă SN_i și SN_j sunt asincrone.

- SN_j lănește un răspuns prin care anunță SN_i că a receptionat comanda, fiind chiar el dispozitivul solicitat.

- în paralel cu acest răspuns, SN_j prezintă pe o magistrală de stare, cuvintul său propriu de stare (conținutul unui registru sau grup de bistabile).

Cuvintul de stare diferă de la SN la SN, uneori fiind doar de un bit care indică faptul că SN considerat este apt sau inapt, sau chiar poate lipsi, dacă SN este întotdeauna apt pentru comunicație (cazul generatorului de cuvinte).

Dacă SN_i care lănește comanda sau cererea de dialog, plasează acest semnal pe o magistrală bidirectională de 1 bit, la care sunt conectate și celelalte SN, atunci SN_i trebuie să mai plaseze pe o magistrală de comenzi codul tipului de dialog solicitat (interrogare stare, intrare date, ieșire date) și eventual codul propriu lui SN_i . În cazul dialogului inițiat prin intrerupere, cererea de dialog este plasată pentru fiecare SN pe o linie separată astfel că nu mai este necesar codul SN_i .

- revenind la momentul cind SN_j a acceptat comanda și-a plasat cuvintul de stare pe magistrala de comenzi-stări, SN_i va reacționa la primirea stării din SN_j printr-un semnal că-l va plasa pe linie de acceptare. Dacă SN_j nu este apt pentru dialog, atunci SN_i poate trece la alte

operării locale, proprii, sau dacă cererea de dialog este critică (număr mare de solicitări rămase fără răspuns, sau timp prea lung scurz din momentul cererii) șiunci SN_i inițiază din nou dialogul.

- din acest moment, surse de date (SN_i sau SN_j) pregătesc datele de transferat și anunță printr-un semnal că datele sunt disponibile (valide).

- SN care va prelua datele, observă acest semnal, preia datele și anunță restul de SN că este ocupat, poziționând pe l-o linie de semnal.

- cind datele sunt recepționate complet, SN receptor anunță acesta printr-un alt semnal, care arată că dialogul s-a încheiat;

- dacă receptorul va mai fi ocupat în continuare cu prelucrarea acestor date, șiunci pe linia care anunță că este ocupat vom avea în continuare valoarea 1, pînă cind receptorul de date este complet disponibil pentru un nou dialog. De exemplu dacă SN receptor este un perforator de bandă, șiunci după ce el a recepționat cuvintul care trebuie perforat, în registrul său tampon, va pierde încă un timp pentru procesele mecanice lente legate de perforare propriu-săză și evansul bangii de hîrtie.

- orice SN angajat într-un dialog, trebuie să fie capabil să răspundă unei cereri de citire a stării sale. Deci tot ceea ce s-a descris pînă acum poate fi împărțit în două cazuri: dialog-stare, dialog date. Dacă dialogul-stare este de natură să permită dialogul-date, șiunci va urma acest dialog.

In majoritatea cazurilor, dialogul dintre SN nu este de această complexitate.

Pentru detalierea dialogului spre limita maximă a complexității, în fig.4.5 sunt prezentate SN_i și SN_j cu conexiunile dintre ele, iar în fig.4.6, o diagramă ce ilustrează fazele sau etapele dialogului.

Pentru cazurile particulare de dialog (prin intrerupere, acces direct la memorie) sunt prezentate comentarii în fig. 4.6.

Cazul tratat mai sus, presupune existența unui singur dialog momentan (sau cu alte cuvinte, dialoguri divizate sau multiplexate în timp).

Pentru două dialoguri simultane, toate magistralele din fig.4.5 trebuie dublate, pentru 3 dialoguri simultane, triplete, etc.




Fig.4.5.

Pentru cuplarea mai multor SN, se va alege o soluție de compromis între complexitatea sistemului de magistrale, și numărul de dialoguri simultane dorite.

Dacă la un moment dat, diverse SN solicită dialog prin semnalele de inițiere i_1, \dots, i_n , atunci va fi necesară o schemă de priorități care va stabili ce dialog va avea loc din cele solicitate, permitind poziționarea pe magistrala A - adresant și pe magistrala I - inițiator, codurile SN ențajate în dialogul acceptat.

S-au considerat distinct magistralele A și I pentru simplificarea înțelegerei, ele fiind de fapt componente ale magistralei de comenzi-stări-adresă. În fig.4.7 este prezentat acest mecanism valabil în cazul unui singur dialog momentan (arbitru de magistrale).




Fig.4.7




Fig. 4.6.

Cele 6 magistrale de 1 bit din fig.4.5 pot fi reduse ca număr, sau parte din ele pot fi incluse pe magistrala de comenzi-stări-adresă.

Astfel liniile acceptare dialog, acceptare stare și preluare date pot fi reduse la o singură magistrală bidirectională de răspuns la orice solicitare.

Sistemele multimicroprocesor reprezintă un caz particular de cuplare a mai multor SN.

După modul de interconectare, un sistem multimicroprocesor poate fi de tipul :

- hierarhizat (un μ P-master și celelalte μ P-slave)
- cu funcționare în paralel
- în inel
- cu funcționare în comutatie
- interactiv (cu configurație flexibilă, variabilă în funcție de solicitările externe).

Se va remărca faptul că în cazul unui dialog complex de tipul celui prezentat în fig.4.6, în timp ce un SN este angajat într-un transfer de date, el trebuie să fie capabil să răspundă unei cereri de dialog-stare. Astfel apar două operații paralele sau simultane (divergență pe două ramuri)

5. ADAPTAAREA UNOR METODE DE PROIECTARE ÎN VEDERE PROIECTARILĂ AUTOMATĂ

După cum s-a văzut în capitolele anterioare, majoritatea metodelor de proiectare a DC au la bază, exceptând etapele intermediare, fie organigramele de stări [C/8], fie tabelele [R/5], fie programele scrise într-un limbaj simbolic [H/7] (ex.:AHPL). În prezenta lucrare se utilizează toate cele trei metode, în ultimul caz, limbajul AHPL fiind restrâns și condensat în variante AHPL-X, specifică numai strict comenzi (luarea în considerare a intrărilor, asigurarea funcției de sevențiere, generarea funcțiilor de ieșire). Indiferent ce metodă de bază se utilizează, aceasta se poate rezuma în final la un set de tabele, că pot fi prelucrate în mod automat, cu ajutorul calculatorului. Revenind la programele scrise în AHPL sau variante AHPL-X, acestea pot fi prelucrate cu creionul și hirtia (prin căutarea tranzităilor sau a ieșirilor), sau utilizând un compilator. Prima metodă este

utilizată în lucrare [C9], a două depășește cadrul lucrării.

Nevenind la metodele tabelare, foarte des utilizate, pînă în prezent prelucrate manual, tot prin metoda de căutare, vom încerca să elaborăm o metodologie de întocmire a acestor tabele și un algoritm de prelucrare a lor, în vederea proiecțării DC cu ajutorul calculatorului.

În acest sens, vom pleca de la enumerarea și analizarea tipurilor de tabele utilizate pînă în prezent.

- primul tip de tabele considerate [R5] , aplicate la descrierea DC al unui CN este format în felul următor: pentru fiecare fază a fiecărui instrucțiuni sau comenzi mnuale se întocmesc un tabel. În fiecare tabel există stîtea coloane cîte impulsuri ale bazei de timp conținî faza considerată (ciclu de mașină). În fiecare coloană sunt enumerate comenziile - în notării mnemonice - ce se generesc în starea corespunzătoare coloanei respective. Comenziile condiționate sunt date descriptiv, ca de exemplu:

dacă $x=1$, atunci $i_j \rightarrow Z$,
dacă $X=1$, atunci $i_j \rightarrow Y$.

Transițiile directe dintr-o stare în următoarea (în ordine) nu sunt specificate.

Transițiile condiționate sunt specificate tot descriptiv
dacă $Q=1$, atunci treci la i_K ,
dacă $\overline{Q}=1$, atunci treci la i_F

În acest tip de tabel, baza de timp are un număr fix de stări.

Semnificațiile notăriilor sunt următoarele:

X, Q - condiționări

Z, Y - funcții de ieșire (comenzi)

i_j, i_K, i_F - stări ale bazei de timp.

După tratarea funcțiilor de ieșire și a secvențialii, în porțiunea inferioară, aceste tabele mai conțin alte porțiuni descriptive (aplicații, specificații împrejururilor active, asupra întîrzierilor introduse intenționat pe ieșiriile bazei de timp, etc.).

Datorită elementelor descriptive, acest tip de tabele nu se poate să fără transformări de structură la proiecțarea automată.

- alt tip de tabele [K6], aplicat tot la descrierea DC a

unui CN, conține un tabel pentru toate instrucțiunile (cite una pe o linie) desfășurate pe cicluri de mașină (faze) și stări ale bazei de timp, numărul de stări și numărul de cicluri mașină fiind variabil de la instrucțiune la instrucțiune. Tabelul conține pentru fiecare instrucțiune sau linie, următoarele: mnemonicul instrucțiunii, codul instrucțiunii, iar apoi "n" coloane corespunzătoare numărului maxim de cicluri de mașină (n), și fiecare din aceste coloane împărțită în stătea subcoloane cite stări maxime posibile există în ciclul mașină considerat, comenziile se apar. Coloanele și subcoloanele neutilizate rămân vide (nu se completează).

In acest tip de tabel nu se specifică explicit comenziile ci sunt descrise simbolic, operațiuni asupra datelor, ce de exemplu:

PC = PC + 1 (incrementare numărător de adrese - Program Counter)
 sau: (A) \rightarrow ALU , ROTATE \longrightarrow ALU \longrightarrow A,CY
 (transferarea conținutului acumulatorului în unitatea aritmetică-logică, efectuarea unei rotiri, transferarea rezultatului în acumulator și în bițabilul de transport CY - carry).

In ceea ce privește partea de secvențiere, este de remarcat faptul că în acest tip de tabele există numai tranziții directe din stare în stare, cu omisiunea eventuală a citorve din ultimele stări ale ciclului de mașină curent, trecerea la noul ciclu de mașină făcându-se direct, din ciclu în ciclurile cicluri cărora sunt necesare. In diagramele stărilor nu pot exista decât bucle de săptare pe o stare, fără salt înapoi, fără ramificație și fără puncte de divergență.

De remarcat faptul că funcțiile de comandă nu apar explicit, ci trebuie să deduse din transferurile de date.

In plus, funcțiile conditionate sunt date descriptiv, ca de exemplu:

JUDGE	CONDITION
IF TRUE, SP = SP-1	

(dacă condiția poate fi adeverată, se decrementează indicatorul de stivă).

Pe lângă limitările de structură menționate, partea descriptivă existentă în acest tip de tabel, nu îl impune în vedere proiectării automate.

- ultimul tip de tabele [H7] analizate, pleacă de la pro-

gramul AHPL ce specifică protocolul de operare, pentru un ABS cu stări necodificate (gi pentru secțiunea de date, dar care aici nu interesază).

Un astfel de tabel pentru secțiunea de comandă conține multe linii cînd pagi există în secvență, pentru fiecare pas specificindu-se: numele/numărul pasului, ecuația D pentru bistabilul eferent pasului, numele bistabilului eferent pasului, stările următoare stării curente și condițiile lor, dacă există, și în final funcțiile de ieșire condiționate sau nu, din pasul respectiv. În lucrarea acestui tip de tabele presupune existența unui compilator AHPL. Este posibilă și o combinație manuală, prin inspectarea tabelului. Considerăm că întocmirea acestui tabel pe baza programului este grea și conține peea multe date spre a fi util în cazul unor protocoale de operare complexe. Ca elemente pozitive menționăm: eliminarea elementelor descriptive, posibilitatea simplă de a introduce puncte de divergență, ușurință în înțelegerea protocolului de operare pe baza tabelului.

În continuare vom elabora o metodă tabelară care să introducă elementele pozitive ale celor trei tipuri de tabele, și să elimine aspectele negative cominate mai sus.

Ca punct de plecare, vom alege organizarea pentru descrierea protocolului de operare, datorită posibilităților a lui oferă, iar ca structură hardware vom considera un automat secvențial, sincron cu stări necodificate.

Dacă stările automatului sunt noteate numerice (1,2,3,...) atunci ele pot intra în tabelul ce va urma, direct în această formă. Dacă nu, atunci va trebui întocmit un dicționar în care numele fiecărei stări este reprezentat printr-un număr. Astfel de dicționare se vor întocmi pentru intrările de condiționare (sau pentru combinațiile de intrări) și pentru funcțiile de ieșire. Pe baza acestor trei (două) dicționare și pe baza organizării protocolului de operare se va întocmi tabelul. Schematic acest tabel ar putea fi reprezentat ca un tablou tridimensional, ca în fig.5.1.

În această figură, s-a rezervat un spațiu de forma unui paralelipiped cu 3 elemente pe orizontală, $2^3+1(9)$ pe verticală și $2^6+1 (257)$ în adâncime.

Aceasta în vederea cazului în care pentru proiectarea automată se va alege un limbaj de programare în care declararea di-

mensiunilor de tabelu se face static (ex.FORTRAN), adică neconoscind de la început pentru fiecare aplicație, ce dimensiuni are tabeloul, se dau declarații de dimensionare scoperoare.

Dimensiunea cea mai mare este explorată sau mercată cu indicele i, următoarea cu j și ultima cu k.

Deci:

$$\begin{aligned} i &= 1 - 2^8 + 1 \\ j &= 1 - 2^3 + 1 \\ k &= 1, 2, 3. \end{aligned}$$

i - fiind numărul curent al stării;

j - fiind numărul curent al condiționării dintr-o anumită stare.

k - fiind un indice ce specifică ramificația sau funcția de ieșire, condiționate sau nu, de intrările de condiții.

Astfel:

$$\begin{aligned} k = 1 &- indică condiționarea curentă; \\ k = 2 &- ramificația în secvență (starea următoare); \\ k = 3 &- funcția de ieșire. \end{aligned}$$

Tabloul de intrare, ce descrie protocolul de operare va fi notat cu $T_i(i, j, k)$

Dacă $T_i(i, j, 1) = 0$, nu există nici o condiționare pentru:

$$\begin{aligned} T_i(i, j, 2) \\ \text{și } T_i(i, j, 3) \end{aligned}$$

Dacă $T_i(i, j, 2) = 0$, atunci nu există continuere în secvență (afirgit mort).

Dacă $T_i(i, j, 3) = 0$ atunci nu există funcție de ieșire în stareea i, varienta j.

Pentru ca T_i să nu fie completat cu zerouri pentru toate locațiile libere, atunci cind intr-o anumită stare $j_M < 8$, vom considera urmatorul element:

$$T_{i+1}(i, j_M + 1, 1) = -1$$

unde j_M - este numărul de ordine al ultimei variente considerate pentru condiții, în starei i.

Vom remarcă că se consideră intr-o anumită stare, pe lângă condiționările obișnuite și o condiționare nulă (adică transiție sau funcție de ieșire necondiționată), cind:

$$T_i(i, j, 1) = 0$$

După elementul $T_i(i_m, j_m, k_m)$, din același considerante, vom lua

$$T_i(i_m + 1, l, 1) = -2$$

unde i_m - este numărul de ordine al ultimei stări.

Dacă: $T_i(i, 8, 3)$ este ultimul element considerat în starea i , atunci:

$$T_i(i, 9, 1) = -1$$

În fel, dacă:

$T_i(256, j_m, 3)$ este ultimul element (j_m), considerat în ultima stare posibilă (256), atunci va urma perechea de elemente:

$$T_i(i_m, j_m + 1, 1) = -1$$

$$\text{și } T_i(i_m + 1, l, 1) = -2$$

Pe baza organigramei protocolului de operare, tabelul T_i se completează astfel:

- pentru starea 1, varianta de condiționare 1 se vor nota elemente:

$$T_i(1, 1, 1), T_i(1, 1, 2), T_i(1, 1, 3)$$

unde:

$T_i(1, 1, 1)$ - reprezintă prima condiționare și este de fapt numărul de ordine al condiționării curente din dicționarul de condiționări.

$T_i(1, 1, 2)$ - reprezintă numărul de ordine al stării următoare stării 1, în condiționarea 1 și va avea valoarea zero dacă există sfîrșit mort.

$T_i(1, 1, 3)$ - reprezintă numărul de ordine al funcției de ieșire generată în starea 1 în condiționarea 1.

În felul acesta s-a completat prima linie din tabelul T_i .

Următoare linie:

$$T_i(1, 2, 1), T_i(1, 2, 2), T_i(1, 2, 3)$$

se completează similar, etc.

Pe linia $j_m + 1$ nu există decât un element:

$$T_i(i, j_m + 1, 1) = -1$$

se procedează similar pentru fiecare stare închindu-se în final cu elementul:

$$T_i(i_m + 1, l, 1) = -2$$

Astfel s-a întocmit tabelul de intrare T_i .

Avantajele nete ale utilizării acestui tip de tabel pentru descrierea protocolului de operare sunt următoarele:

- tabelul este de tip pur numeric, deci foarte ușor de manipulat în cazul prelucrării sale cu ajutorul calculatorului
- nu există nici o parte descriptivă în tabel, totul este riguros și concis.
- cele 3 dicționare anexe tabelului, pot fi eliminate dacă intrările, stările și ieșirile sunt notate în ordine, ca de exemplu:

S_1, S_2, \dots, S_n - pentru stări
 C_1, C_2, \dots, C_m - pentru intrări (condiții)
 F_1, F_2, \dots, F_p - pentru funcțiile de ieșire.

Marcarea acestora în tabel este simplă, întrucât se înălță prefixul (S,C,F) rămânind doar indicele (1,2,...n sau m sau p).

- permite ramificări de toate tipurile (salt înainte, salt înapoi, buclă de așteptare, ramificații conditionate în mai multe direcții (aici ≤ 8)).
- permite implementarea comenzi divergente, condiționate sau necondiționate.
- permite implementarea funcției de convergență între două sau mai multe ramuri paralele.
- nu necesită compilator ci pur și simplu un program utilizator.

- permite existența oricărui punct de STOPIT MORT.
- tabelul se poate întocmi pe baza unei descrieri primăre a protocolului de operare (organigramă de stări).

- în urma prelucrării tabelului fi încadrat în două tabele:
TS - care descrie funcția de secvențiere a DC sub forma ecuațiilor de intrare date tabelar, a intrărilor D și bistabilităților registrului de stare și TF - tabelul funcțiilor de ieșire, care ca și TS este dat sub formă de sumă de produse logice tabelate, lipsind doar operatorii:

+ - sumă logică
.. - produs logic

TS și TF pot fi obținute și ca ecuații finite dacă se utilizează operatorii . și +.

In continuare vom analiza modul cum se întocmește tabelul

În, vom arăta cum se prelucrează acest tabel și cum se obțin tabelele finale cu soluția problemei, TS și TF.

De remarcat faptul că pe baza TS și TF se face sinteza schemei DC, iar funcțiile de convergență se stagează ulterior, ca blocuri funcționale. De exemplu, dacă X și Y sunt ultimele stări ale unor rezuze paralele în DC atunci ieșirile bistabililor de stare coresponditori stărilor X și Y se introduc într-o schemă de convergență CV (X,Y) iar ieșirea schemei de convergență constituie intrarea D a bistabilului coresponditor primei stări din trunchiul comun, după execuțarea funcției de convergență, să presupunem starea 1.

Atunci: $D_Z = CV(X,Y)$

Pentru a ilustra metoda, se consideră un exemplu, în care se dă protocolul de operare al unui DC și se va cere întocmirea tabelului Ti, prelucrarea se în vederea obținerii tabelelor TS și TF.

În fig.5.2 se dă acest protocol de operare.

Se întocmesc dicționarele astfel:

Starea	Nr. stării	Condiția Nr. condiției	Iesire Nr. ieșire
A	1	a	x 1
B	2	a	y 2
C	3	b	
D	4	b	
E	5	00	
F1	6	01	
F2	7	cd	
G	8	{ 10 11	

Pe baza protocolului de operare (organigramă) și pe baza dicționarelor se întocmeste tabelul Ti.

120	030
210	-1
-1	020
030	-1
-1	-2
041	
-1	
352	
460	
470	
-1	
080	
-1	
510	
680	
700	
-1	

În acest tabel "-2" reprezintă afirmațul descrierii DC, "-1" reprezintă afirmațul descrierii unui pas(stare) și fiecare linie de 3 elemente reprezintă, pentru starea curentă o condiționare, o stare următoare și o funcție de ieșire, în această ordine

Def. formală DG

- set.intr.: $U = u_1, u_2, \dots, u_m$
- set.stări: $X = x_1, x_2, \dots, x_n$
- set.leg.: $Y = y_1, y_2, \dots, y_p$
- fct.secov.: $x_{t+1} = \theta(U_t, x_t)$
- fct.leg.: $y_t = \psi(U_t, x_t)$





fig. 5.1.



unde pe prima linie avem:

1 = $T_i(1,1,1)$

2 = $T_i(1,1,2)$

0 = $T_i(1,2,3)$

apoi: - 1 simbolizează sfârșitul descrierii stării 1, urmăză starea 2, etc., și în final -2 indică sfârșitul protocolului de operare.




Fig. 5.2.

Tabelul TS se obține prin căutare în T_i . Astfel, se caută valoarea 1 în T_i în toate elementele sale pentru care $K=2$. În TS se tragează valoarea 1 pentru prima intrare de date din registrul de stare urmată de perechile de puncte (i, j) pentru care $K=2$ și $T_i(i, j, \kappa)=1$.

Astfel se obține TS:

1
1 2
1 5
2
1 1
3
2 0
4
3 0
5
4 3
6
4 4
7
4 4
8
5 0
6 6

Acest tabel se va transcrie astfel:

$$DA = A \cdot \bar{a} + F_1 \cdot \bar{c} \cdot \bar{d}$$

$$DB = A \cdot a$$

unde DA este reprezentat conform dictionarului stărilor de cifra 1 din tabelul TS - prima linie, A este reprezentat de cifra 1 de pe a 2-a linie conform tot dictionarului stărilor, \bar{a} este reprezentat de 2 de pe prima linie din tabelul TS conform dictionarului condițiilor, etc.

In mod similar, căutind elementele din tabelul Ti pentru care $x=3$, obținem tabelul TF după cum urmează:

1
3 0
2
4 3

de unde, corelat cu dictionarul stărilor condițiilor și funcțiilor, rezultă:

$$x = C$$

$$y = D \cdot b$$

unde:

x - este reprezentat de 1 de pe prima linie

C este reprezentat de 3 de pe a 2-a linie (0 de pe linia 2 reprezintă - necondiționare).

y - este reprezentat de 2 de pe linia 3, D - de 4 de pe linia 4 iar b - de 3 de pe linia 4.

In final, scopul a fost atins intrucăt s-a obținut ecuațiile de intrare în registrul de stare și ecuațiile funcțiilor

de ieșire.

In fig.5.3 este prezentată organograma programului de generare a tabelului T_i , de prelucrare a sa în vederea generației tabelelor IS și TF.

Programul conține trei segmente, noteate ①, ②, ③. Notațiile utilizate au următoarele semnificații:

NS - număr de pagi (stăruri) în secvența protocolului de operare ;

NF - numărul funcțiilor de ieșire ;

i - indice curent pentru explorarea stărilor ;

j - indice curent pentru explorarea liniilor de condiționare din fiecare stare ;

K - număr coloană din tabelul T_i ;

T_i - tabel intrare

IS - număr curent ecuație D (asigură funcția de secvențiere) ;

i^* - număr curent ecuație funcție de ieșire.

In segmentul ① al programului, se citesc NS și NF pentru a se cunoaște în segmentele ② respectiv ③ cite ecuații D va conține IS și cite ecuații de funcții va conține TF. Apoi se initializează indicii din T_i și se citește primul element. Dacă elementul citit este pozitiv, se trece la cîtirea următorului element. Dacă elementul citit, pentru $K=1$, are valoarea -1 se va trece la incrementarea indicelui i - pentru o nouă stare din protocolul de operare.

In acest segment, K verifică pînă la valoarea 3, j crește pînă cînd $T_i(i,j,1) = -1$, după care este inițializat pe 1, iar i este incrementat pînă cînd

$$T_i(i,1,1) = -2$$

In segmentul 2 , se generează tabelul IS, tipăind numărul ecuației D curente -i3 urmat de termenii din ecuație în logică dată sub formă de perechi de puncte (i,j) pentru care:

$$T_i(i,j,2) = IS$$

Se pleacă de la IS=1 pentru prima ecuație D. Se consideră primul pas (stare),adică i=1 și prima condiționare (j=1).

Se verifică primul element pentru care $i=1$,adică $T_i(i,j,1)$.

Dacă:

$$T_i(i,j,1) = 0$$

nu există condiționare și deci dacă

$T_i(i,j,2) = iS$ adică există o tranziție necondiționată spre starea cu numărul de ordine egal cu iS , termenul ce se va tipări conține numai numărul curent al stării, i.

Dacă $T_i(i,j,1) > 0$, există condiționare, și deci dacă $T_i(i,j,2) = iS$, adică există o tranziție condiționată spre starea cu numărul de ordine egal cu iS , termenul care se va tipări va conține starea și condiționarea adică puncte i,j .

Dacă $T_i(i,j,1) = -1$, însemnă că s-a terminat explorarea unei stării, și indicalele de cărți i este incrementat.

Dacă $T_i(i,j,1) = -2$, se încheie prima explorare a T_i , pentru $iS=1$, și se trece la următoarea explorare, pentru $iS=iS+1$, etc.

Segmentul ③ al programului are aceeași structură cu segmentul ②, cu următoarele modificări :

iS este înlocuit cu if

$T_i(i,j,2)$ este înlocuit cu $T_i(i,j,3)$

În rest nu există diferențe.

În anexa 1 se află listarea programului și rezultatele obținute pentru un exemplu.

6. PROIECTAREA UNOR STRUCTURI DE DATE DUPĂ METODA SEMIFICATIVELE SĂRUTURILOR DE COMANDĂ

Orice structură de date cu funcționare sequentială poate fi proiectată utilizând metode specifice structurilor de comandă (limbaj simbolic, tabele, organigrame).

În cele ce urmăzează, se va exemplifica afirmația de mai sus prin două exemple:

a) Proiectarea unei scheme de convergență

În fig.6.1 este reprezentată schema bloc a unui circuit de convergență pentru două ramuri cu funcționare paralelă și modul de păsare a sa în cadrul unei organigrame de stări.

Din punctul de divergență X, urmăză două ramuri paralele ce se încheie cu stările A și B. Intrările în schema de convergență sunt deci A și B - ieșirile bistabililor afectați stările A și B în cazul automatelor cu stări necodificate, sau codurile obinute prin produs logic între ieșirile bistabililor registrului de stare în cazul automatelor cu stări codificate. În orice casă, A și B sunt semnale cu durată

egală cu o perioadă de tact. Ieșirea schemei de convergență, C este tot un semnal cu durată unei perioade de tact, capabil să determine tranziția în starea Y a automatului la începutul trunchiului comun în secvență. Automatul divergent și schema de convergență trebuie să funcționeze cu același tact.

Dacă la început se poate scrie, pentru un automat cu stări necodificate:

$$D_Y = C$$

adică tranziția în starea Y este determinată de ieșirea schemei de convergență.

Funcționarea schemei de convergență este următoarea:

- după initializare, aşteaptă apariția unuia dintre semnalele A sau B sau a ambelor semnale.

- dacă apar simultan ambele semnale, schema de convergență generează semnalul C, pentru că ambele ramuri cu funcționare paralelă s-au încheiat simultan, totodată schema de convergență trebuie adusă în stare inițială, în vederea asigurării unei eventuale noi funcții de convergență (la rezultări repetate a tranziției prin punctul de divergență).

- dacă apare numai A sau B, schema de convergență va trece într-o nouă stare în care aşteaptă apariția celuilalt semnal (B sau A).

- după apariția ultimului din cele două semnale, schema de convergență generează semnalul C și se autoinițializează.

Organograma de funcționare a schemei de convergență este prezentată în fig.6.2.

Programul în limbaj AHDL-X este prezentat în continuare

$$R. \rightarrow (\bar{A} \cdot \bar{B}, \bar{A}R, AB, AB) / (R, S, S, R); C = A \cdot B$$

$$S. \rightarrow (\bar{A} \cdot \bar{B}, \bar{A}B, \bar{A}B, AB) / (S, R, R, R); C = A + B$$

dе unde:

$$D_R = R \cdot (\bar{A} \cdot \bar{B} + A \cdot B) + S \cdot (\bar{A} \cdot B + A \cdot \bar{B} + A \cdot B) = P(A \oplus B) + S(A + B)$$

$$D_S = R \cdot (\bar{A} \cdot B + A \cdot \bar{B}) + S \cdot (\bar{A} \cdot \bar{B}) = R \cdot (A \oplus B) + S \bar{A} \bar{B}$$

iar ecuația ieșirii:

$$C = R(A \cdot B) + S(A + B)$$

Po baza ecuațiilor D_R , D_S , C se poate face sinteza schemei de convergență, întocmai ca accesă a unui automat secven-




FIG. 6.1.




FIG. 6.2




FIG. 6.3.




FIG. 6.4 a.




FIG. 6.4 b

țial sincron cu stări necodificate.

In cazul realizării schemei de convergență ca o structură de automat cu stări codificate, avind registrul de stare dintr-un singur bistabil JK, ecuațiile deduse pe baza organigramei de stări sint următoarele:

$$J = A_B + \bar{A}_B$$

$$K = A+B$$

$$C = \overline{Q_0} A.B + Q_0(A+B)$$

unde: Q_0 este ieșirea bistabilului de stare, iar: J,K sint intrările bistabilului de stare.

Pentru asigurarea unei convergențe multiple (n ramuri paralele) se poate utiliza un grup de scheme de convergență conectate într-o structură piramidală sau serială (fig.6.3).

Structura piramidală este de preferat în cazurile în care nu există nici un indiciu esupra timpilor de parcurge a diverselor ramuri paralele, iar structura serială se va utiliza atunci cînd există găsire să se cunoască aproroximativ acești tempi de parcurgere. În acest caz, ramura cu cel mai lung timp presupus de parcursare este conectată direct la ultima schema de convergență. Considerațiile de mai sus au fost făcute din motive de întîrziere de 1-2 tacte introduse de o schema elementară de convergență, numărul de scheme elementare utilizate este indiferent de soluția aleasă fiind de $n-1$ scheme.

O altă soluție pentru n ramuri paralele este prezentată în fig.6.4.a, iar organograma de principiu corespunzătoare acestei scheme în fig.6.4.b.

Fig.6.4.a conține un registru format din n circuite basculante bistabile, fiecărei ramuri paralele fiindu-i afectat un bistabil. Inițial bistabilele sunt pozitionate pe zero. Un semnal cu durată egală cu perioada de repetiție a tactului, generat de ultima stare dintr-o ramură, pozitionează pe unul logic bistabilul stațat. Cînd toate aceste bistabile sunt în starea unu logic, produsul dintre ieșirile acestor bistabile are valoarea unui logic, și la următorul impuls de tact, bistabilul C este pozitionat pe valoarea 1, indicind momentul convergenței complete. Ieșirea C permite intrarea în trunchiul comun ce urmează ramurilor cu execuții paralele și în același timp inițializează

intreaga schemă, în vederea unei noi treceri prin ramurile cu execuții paralele și prin schema de convergență.

Organigramma din fig.6.4.b ilustrează în detaliu toate fenomenele ce au fost descrise mai sus.

În final, soluția aleasă de proiectant, va depinde de viteza cerută în sesizarea convergenței finale, și de numărul de ramuri cu execuții paralele.

b) Proiectarea unui circuit bănculat bistabil cu funcții multiple - bistabil cu tipul dictat de condiționari externe.

Cele mai utilizate variante de circuite bănculante bistabile sunt de tipurile T, D și JK.

Vom presupune că dorim să realizăm un bistabil condiționat care după dorință, să se comporte fie ca bistabil T, fie D fie JK. În literatură nu există o metodă unitară de proiectare a unor astfel de bistabile condiționate.

În cele ce urmăzează, se va proiecta un astfel de bistabil considerindu-l ca un caz particular de dispozitiv de comandă de tip sincron, fără funcții de ieșire și fără registrator de stare. Celul registrului de stare fiind preluat de înseti bistabilul considerat, la bază fiind inițial, spre exemplu de tipul D.

Schemă bloc a unui astfel de bistabil condiționat este prezentată în fig.6.5, ca și diagramă de timp ce trebuie respectată, referitor la impulsul de sincronizare, intrările de condiție și intrările de date. În fig.6.5, notațiile au următoarea semnificație:

Q_0, \bar{Q}_0 - ieșirile bistabilului ;

AZ - intrare asincronă de inițializare ;

BT - intrare de condiție ce impune ca bistabilul să sărbătorească tipul T ;

BD - intrare de condiție corespunzătoare tipului D ;

BJK - intrare de condiție corespunzătoare tipului JK ;

ID - intrare de date sincrone pentru tipurile T și D ;

IL, IO - intrare de date sincrone pentru tipul JK
(eventual RS); IL - determină trecerea în stare 1 a bistabilului, iar IO - determină trecerea în starea 0.

p - impulsul de sincronizare (tact).

In cadrul cronogramei:

$$X = T, D, JK \text{ (ex.dacă } X=T, \text{ atunci } BX=PT)$$

$$Y = D, 1, 0 \text{ (ex.dacă } Y=D, \text{ atunci } BY=ID)$$

La un moment dat, bistabilul poate funcționa conform unui singur tip din cele considerate (T, D sau JK). Această afirmație se exprimă prin expresia:

$$\overline{BT} \cdot BD + \overline{BT} \cdot \overline{BJK} + BD \cdot \overline{BJK} = 0$$

Organigramma de stări a unui astfel de bistabil este prezentată în fig.6.6, unde cu A și B sunt notate cele două stări posibile ale bistabilului (0 sau 1). Pentru lămurirea funcționării bistabilului pe baza organigramei vom urmări o singură ramură (cea dublată cu linie intreruptă). Deoarece bistabilul este în starea 1 (B) și BT=0 și BD=0 și BJK=1 inseamnă că se cere ca acest bistabil să funcționeze conform tipului JK. Deci intrarea de zero are valoarea 1 logică (IC=1), bistabilul va comuta în stareea zero (A).

Conform procedurilor standard de proiectare, în fig. 6.7 sunt prezentate diagramele stărilor curente și diagramele stărilor următoare.

Pentru diagramele stărilor următoare, rezultă ecuația:

$$D_o = \overline{Q_o}(\overline{BT} \cdot ID + \overline{BT} \cdot BD \cdot ID + \overline{BD} \cdot \overline{BJK} \cdot \overline{II}) + \\ + Q_o(\overline{BT} \cdot \overline{ID} + \overline{BT} \cdot BD \cdot ID + \overline{BD} \cdot \overline{BJK} \cdot \overline{IO} + \overline{BJK})$$


Prin descompunere rezultă forma:

$$D_o = \overline{Q_o} \cdot \overline{BT} \cdot \overline{ID} + \overline{Q_o} \cdot \overline{BT} \cdot \overline{BD} \cdot \overline{ID} + \overline{Q_o} \cdot \overline{BT} \cdot \overline{BD} \cdot \overline{BJK} \cdot \overline{II} + \\ + Q_o \cdot \overline{BT} \cdot \overline{ID} + Q_o \cdot \overline{BT} \cdot BD \cdot ID + Q_o \cdot \overline{BT} \cdot \overline{BD} \cdot \overline{BJK} \cdot \overline{IO} + \\ + Q_o \cdot \overline{BT} \cdot \overline{BD} \cdot \overline{BJK}$$

Minimizarea acestei ecuații punând probleme datorită numărului mare de variabile, se va face o minimizare pentru termenii ce conțin variabila II și una pentru termenii ce conțin IO. În final se vor verifica ecuațiile obținute.


Cele două diagrame de minimizare sunt prezentate în fig.6.8. Termenii redondanți rezultă din sumele de produse logice ale condițiilor care sunt simultane întemeiate.

În urma minimizării și unificării ecuațiilor rezultă expresia finală:



1D = Intrare de date sau D
1I = intrare sincronă de punere
pe "1" (J),
1O = intrare sincronă de punere
pe "0" (K)

Fig. 6.5



$$Y = \bar{B}T \cdot D + \bar{B}T \cdot \bar{B}D \cdot \bar{B}J \cdot K_j$$




Fig. 6.6




Fig. 6.7.

$\bar{B}T$	$\bar{B}T$
x	1
x	1
x	1
1	1
1	1
1	1
1	1

BZ { $\underbrace{\quad\quad\quad}_{BD}$ } $\underbrace{\quad\quad\quad}_{BD}$ $\underbrace{\quad\quad\quad}_{ID}$

Fig. 6.8.

$\bar{B}T$	$\bar{B}T$
1	1
1	1
1	1
1	1
1	1
1	1
1	1

BZ { $\underbrace{\quad\quad\quad}_{BD}$ } $\underbrace{\quad\quad\quad}_{BD}$ $\underbrace{\quad\quad\quad}_{ID}$




Fig. 6.9.

$$D_o = \overline{Q_o} \cdot BT \cdot ID + \overline{Q_o} \cdot BD \cdot ID + \overline{Q_o} \cdot BJK \cdot IL + \\ + Q_o \cdot BT \cdot \overline{ID} + Q_o \cdot BD \cdot \overline{ID} + Q_o \cdot BJK \cdot \overline{IO} + Q_o \cdot \overline{BT} \cdot \overline{BD} \cdot \overline{BJK}$$

Grupind termenii 1 și 4 respectiv 2 și 5 rezultă:

$$D_o = BT(Q_o \cdot ID) + BD \cdot ID + \overline{Q_o} \cdot BJK \cdot IL + Q_o \cdot BJK \cdot \overline{IO} + \\ + Q_o \cdot \overline{BT} \cdot \overline{BD} \cdot \overline{BJK}$$

Pe baza acestei ecuații s-a făcut sinteza schemei bistabilului condiționat, prezentată în fig.6.9. Schema este experimentată, funcționând perfect.

Similar, pot fi proiectate scheme care funcționează în orice mod posibil, ca de exemplu: un bistabil care inițial - la primul impuls de tact are o funcționare de tip D, la următorul impuls de tact, funcționează ca un bistabil T, apoi ca JK, etc.

7. SEGMENTAREA SI CUPLAREA DISPOZITIVELOR DE COMANDA

În literatura de specialitate sunt puține referiri la funcționarea în serie sau în paralel a mai multor dispozitive de comandă [C18, H7]. Funcționarea paralelă este similară funcționării în cazul existenței mai multor ramuri divergențe într-un DC. Problema divergenței și a convergenței mai multor ramuri paralele a fost tratată în capitolele anterioare.

Funcționarea serială a mai multor DC este tratată în [C18] cînd cuplarea DC este asigurată prin intermediul intrărilor și ieșirilor (generare funcție într-un DC și verificarea acestei funcții ca intrare în alt DC). Metoda este perfect valabilă cînd mai multe DC care trebuie să coopereze prin funcționare serială, utilizează aceleși impulsuri de tact. Dacă se utilizează impulsuri de tact diferite ca frecvență de repetiție, atunci DC cu tactul mai rapid riscă să nu își ia în considerare o funcție de ieșire pentru cuplare cu alt DC. În acest caz organograma de funcționare a DC cu tact de mare frecvență se complică, în sensul că după lansarea comenzi de cuplare, trebuie să verifice dacă a fost luate în considerare, dacă nu, trebuie să repete comanda pînă cînd acesta este în sfîrșit luate în considerare. (În cazul acesta se poate pierde foarte mult timp). Cînd auto-

matul mai lent execută comanda de cuplare, nu se pun astfel de probleme, ca în similar și cazul cind ambele DC au scelagi tact. În orice caz, în situația DC rapide, care cer cuplarea cu automate mai lente, se complică însăși organigramele de funcționare a primei categorii.

Dacă două automate ce trebuie cuplate, au frecvențele de repetiție a impulsurilor de tact necunoscute, atunci ambele organigrame de funcționare se vor complica în mod inutil.

În cazul în care există mai multe automate organizate într-o anumită ierarhie, pe două sau mai multe nivele, cu funcționare întreținută serie/paralel, metoda de cuplare la nivelul lansare comandă - verificare intrare, este practic insălbătă, datorită complicației fiecărui protocol de operare, în special în cazul în care relațiile de frecvență de repetiție între diferite impulsuri de tact sunt necunoscute sau variabile.

În literatură analizată [C18,H7,C19,I1,K4] nu se prezintă probleme de segmentare a automatelor sau dispozitivelor de comandă.

În cele ce urmează, vom prezenta o metodă de segmentare și cuplare a automatelor, ce nu modifică și nu complică în mod inutil protocoalele de operare ale acestora (organigrame sau tabele), cu funcționare sigură, ce nu pune probleme de hazard, indiferent de tipul de ierarhie utilizat la cuplare, funcționare paralelă, serie sau întreținută și de asemenea independentă de frecvențele impulsurilor de tact ale diverselor automate sau segmente de automate.

În cazul în care, pentru rezolvarea unei probleme complexe de comandă numerică, spune necesitatea proiectării și realizării unui ASS de mere anvergură (foarte multe stări, bucle, ramificații, funcții), se preferă a împărți sau segmenta automatul în mai multe segmente sau automate relativ simple. Tehnica este întrucâtva similară tehnicii segmentării programelor, respectând principiul asemănătoare.

- segmentele să fie ramuri distincte ale ASS fără saluturi în alte ramuri;
- segmentarea se va face în afara buclelor de exceptare sau ciclare, și nu în interiorul unei bucle.
- se permite segmentarea în interiorul unei bucle numai

dacă punctul terminal al segmentului se va afla în cadrul același bucle.

- în plus, fără de tehnica segmentării programelor, putem avea mai multe segmente cu funcționare simultană total sau parțial, dacă nu se ajunge la un conflict referitor la resursele hardware afectate.

În cap.8 vor fi analizate diverse moduri de ierarhizare în cadrul mai multor ASS segmentate și cuplate, verificate experimental. De asemenea vor apărea cazuri de funcționare serială, paralelă, întrețesută, cu unul sau mai multe automate MASTERS, precum și interschimbabilitatea MASTERS-SLAVE, multiplexată în timp. De asemenea vor fi prezentate înțăriri de tipul: apel-apel-apel....-reviniere-revenire-revenire, întocmai ca la buclele DC cuibărite, cunoscute spre exemplu din limbajul FORTRAN.

Problema cuplării ASS apare nu numai în cazul segmentării ci și în cazul când avem deja realizate mai multe DC care trebuie să funcționeze corelate.

Puteți avea următoarele situații:

- un automat principal și mai multe automate subordonate;

- mai multe automate din care la un moment dat, unul este principal și celelalte sunt subordonate, la un alt moment, un alt automat devine principal și restul subordonate, etc.

- mai multe automate principale și mai multe automate subordonate, cu execuții simultane sau întrețesute.

Mai jos, nu vom analiza decit tehnica cuplării a două unități de comandă notate UC1 și UC2, sub formă de ASS, tehnică propusă și experimentată de autor.

Cuplarea este asigurată de către un bistabil de legătură (sau de cuplare) BL, și decurge conform fig.7.1.

La aplicarea unui semnal de stare inițială (SILN) bistabilul BL este adus la 0, UC1 trece în starea inițială K, iar UC2 în starea inițială X. UC1 parcurge stările K...A realizându-se o parte din protocolul de operare (etapa II). După starea A, UC1 trebuie să-și opreasă funcționarea predind comanda lui UC2. Aceast lucru se întimplă astfel: în starea A, UC1 comandă poziționarea bistabilului, BL pe 1, prin semnalul $BL \leftarrow 1$. În acest moment, UC2 este în buclă de aşteptare

26






FIG. 7.2.



în starea X, pentru $BL=0$. Din moment ce $BL=1$, UC2 va incinge și își realizeze sarcine, preluind comande și pur urgind stările Y...Z (etapa II) Între timp, UC1 rămâne în buclă de așteptare în starea B pentru că acum $BL=1$. După ce UC2 și-a încheiat execuțarea protocolului său de operare, va trebui să realizeze încă două operații specifice numai cuplării:

- autoinițializarea UC2 și blocarea ei în starea initială X;
- sfârșirea bistabilului de cuplare, în vederea redeclanșării UC1.

Cind $BL=0$, UC1 părăsește bucla de așteptare din starea B, executând tranziția în starea C, după care își continuă execuția protocolului său de operare (etapa I_{2a}).

Dacă în starea A, UC1 efectuează și alte operații din cadrul protocolului său de operare (în afara generării comenzi $BL \leftarrow 1$), etapa este renomată cu I_1' .

Dacă în starea Z, UC2 efectuează și alte operații din cadrul protocolului său de operare (în afara generării comenzi $BL \leftarrow 0$), etapa este renomată cu II' .

Alegerea variantelor I_1' și II' în locul variantelor I_1 și II conduce la eliminarea unor perioade de 1 tact inactive, în funcționarea corectă a celor două automate, după cum se va vedea în fig.7.2.

În cazul considerat, din cele două automate, UC1 este principal, iar UC2 subordonat.

Chiar dacă se iau în considerare mai multe automate sau segmente de automate, tehnica de cuplare prezentată mai sus poate fi utilizată fără probleme, indiferent de raporturile dintre perioadele impulsurilor de tact și hierarhia stabilită între automate.

De exemplu, este posibilă o funcționare întrețesută în timp a mai multor automate, ca în fig.3.3, aleasă arbitrar pentru a ilustra posibilitățile tehnicii adoptate. Casuri concrete vor fi analizate în cap.8.

UC1 este un automat principal segmentat în segmentele 1.1 - 1.2 și 1.3 - 1.4 (prevăzut cu sfîrșit mort)

UC2 este un alt automat principal dintr-un singur segment cu autorevenire la starea initială (2.1 - 2.2).

UC3 este un automat subordonat lui UC1, care pe durata

intervalului 3.1 - 3.2 este în buclă de așteptare a comenzi din punctul 1.2 al UC1. Ierocada sa activă este cuprinsă între punctele 3.2 - 3.3, cu revenire în starea inițială, după ce în punctul 3.3 predă comanda lui UC1 (segmentul 1.3 - 1.4).

UC4 este din nou un automat principal cu ramuri paralele unde:

4.1 - este bucla de așteptare inițială

4.1 - 4.2 - trunchi comun

4.2 - 4.3 - sfârșit mort (UC_4^1)

4.2 - 4.4 (UC_4^1) ramuri paralele

4.2 - 4.4 (UC_4^2)

4.4 - 4.5 - trunchi de așteptare a convergenței

4.5 - 4.6 - ultimul trunchi comun

UC5 este un automat subordonat lui UC4, care pe durata intervalului 5.1 - 5.2 este în buclă de așteptare a unei comenzi de declanșare din partea lui UC1. Această comandă se declanșează în punctul 4.5. De remarcat faptul că între aceste două automate nu există un dialog în adevăratul sens al cuvintului, pentru că UC4 și UC5, din acest moment vor funcționa în paralel, fără ca UC4 să mai controleze secvențierea lui UC5 după ce l-a declanșat. În acest caz, bistabilul corespondent de cuplare, va fi șters la initializarea generală, și va fi trecut în starea 1, de către UC4 în punctul 4.5 (după asigurarea convergenței).

S-a insistat pînă acum asupra cuplării DC, a funcțiilor lor în paralel, și datorită faptului că previziunile pentru viitor [54], referitoare la generația a 5-a de calculatoare intrevăd atât la nivel software - limba de programare orientată spre obiect și cu funcționare în paralel, cât și la nivel hardware - arhitecturi de procesare în paralel.

Si din acest motiv, studiul comenziilor paralele este util atât pentru etapa actuală de dezvoltare a tehnicii numerice cât și pentru etapele viitoare.

O aplicație posibilă și imediată pentru utilizarea unui sistem de DC cuplate și cu funcționare în paralel ar putea fi de exemplu la realizarea DC central de comandă pentru un procesor cu aducerea anticipată a instrucțiunilor și datelor și cu un număr mare de tipuri de cicluri magină. În acest caz, DC central de comandă ar putea avea o structură de tipul celei

prezentate în fig.7.4.

Aici se disting 4 DC cuplate, cu funcționare în paralel din care:

- DC1 - servește la generarea microinstructiunilor sau semnalelor de comandă pentru executarea instrucțiunilor ;
- DC2 - constituie generatorul noului ciclu de mașină (eventual și "codificator de ciclu mașină") - sau generator de "faze de execuție".
- DC3 - servește la generarea comenziilor necesare pentru aducerea anticipată a instrucțiunilor.
- DC4 servește la aducerea anticipată a datelor (ex.: elemente succese dintr-un tablou).

De remarcat în fig.7.4 modul cum sunt cuplate între ele cele 4 DC în aşa fel încit să condiționează unul pe celălalt. Semnalul de tact poste fi unic sau tactul pentru DC2 și DC3 poste fi derivat din tactul pentru DC1 (la DC2 divizat) sau autorizat prin poartă (la DC3).

În cazuri mai complexe de procesări sau execuții paralele, poste există conflict de cuplare la nivelul mai multor DC sau la nivelul altor resurse hardware implicate în cuplare. Pentru rezolvarea unor astfel de probleme, propunem o structură (fig.7.5), ce conține următoarele blocuri în secțiunea sa de date:

- RCC - registrul cererilor de cuplare a DC-urilor ;
- RDA - registrul DC-urilor active ;
- RDS - registrul DC-urilor inactive (în aşteptare)
- RBC - registrul bistabililor de cuplare
- SPC - schema de priorități la cuplare
- SCC - schema de convergență ; asigură cuplarea unui DC care să aștepte încheierea unui grup de execuții simultane în alte DC. Pentru mai multe grupe de execuții simultane sunt necesare mai multe SCC.
- DCC - dispozitiv de comandă a procesorilor de cuplare, este de fapt un DC supervisor al celorlalte DC și a blocurilor funcționale din structura propusă în fig.7.5.

Evident, proiectarea protocolului de operare al DCC nu este o treabă simplă, pentru că se devinde de numărul de DC controlate, de ierarhizarea lor, de celelalte resurse hardware implicate, de numărul de grupe de execuții paralele, etc.




FIG. 7.3.




FIG. 7.4.




FIG. 75.

Astfel, de probleme, preocupa și pe cei ce propun structuri de SN din generația a 5-a [4], și posibil ca în viitor să se elaboreze proceduri standard de proiectare a unor astfel de structuri, aşa cum astazi există proceduri standard de proiectare a numărătoarelor, schemelor combinaționale, automatelor, sau a calculatoarelor în arhitectură Von Neumann.

8. REALIZARI HARDWARE

In acest capitol se vor prezenta unele realizări hardware cu caracter de originalitate, în care se regăsesc, de astădată demonstrate practic, principiile enunțate în cap.4 și 7. Blocurile de comandă ce urmază să fi prezентate, au fost realizate de autor în cadrul unor contracte de cercetare, pentru结构uri de date deosebit de complexe. Soluțiile alese reprezintă soluții optime de compromis, în condițiile și la cerințele impuse (viteză de operare, caracteristici de "temp real", execuții paralele, etc.).

8.1. Structură de comandă ierarhizată supervizată de un sistem monoprocesor, utilizată în cadrul unui stand de testare a memorilor.

Pentru a analiza structura de comandă din titlu se cere să fi prezentată succint și structura de date aferentă și funcțiunile sale. Standul de testare este condus de un microprocesor și poate testa atât memorii cu ferite cât și memorii ca circuite MOS, pînă la 4 module simultan, de fiecare tip (ferite, MOS), cu capacitați de 8, 16, 32 și 64 KB (Anexa 2, FOTO 1).

La o analiză globală, standul de testare conține trei secțiuni (fig.8.1.a).

1 - un sistem de calcul cu periferia (DAF, panou de comandă și vizualizare - FCV, panou de service - PS, miniimprimantă).




Fig. 8.1.a.




Fig. 8.1.b.

mantă - MI, sintetizor semnale sonore - SSS, monitor hardware pentru electroalimentare - MHE).

2 - testorul pentru memorii cu ferite ;

3 - testorul pentru memorii MOS .

Sectiunea 1 este sectiune "master" avind intreaga comanda de tip "programat".

Sectiunea 2 este o sectiune "slave" si contine 4 module de memorie cu ferite, o subsectiune de date aferentă structurii de testor si o subsectiune de comandă de tipul prezentat în cap.

3.1.2.2.

Sectiunea 3 este o alta sectiune "slave" si contine 4 module de memorie MOS, o subsectiune de date aferentă structurii de testor si o subsectiune de comandă, ierarhizată pe mai multe nivele, detaliată și comentată în fig.6.1.a.

In fig.6.1.b este prezentată ierarhizarea standului la nivelul comenzi, unde pe nivelul zero (master) se află dispozitivul de comandă programat, pe nivelul 1 dispozitivele de comandă centrale ale celor două testoare: DCF - pentru testorul de memorii cu ferite, UC - pentru testorul de memorii MOS plus DCL hardware interfețe. Următoarele nivele ierarhice se continuă după cum urmează:

- nivelul 2 conține : SPI (unitatea de comandă pentru regimul de îmbătrinire - Subprogram îmbătrinire); SPT (unitatea de comandă pentru testele curente - Subprogram testare); UC-GAL (unitatea de comandă ce dirijează testul de durată mare - GALLIPPING) și DCIM - ferite.

- nivelul 3 conține : UC-COBER (unitatea de comandă ce dirijează operațiile de citire/comparare memorare cod eroare) și comanda regenerării.

- nivelul 4 conține: un arbitru de concurență/prioritate între cererile de cicluri citire/scriere/regenerare).

- nivelul 5 conține: BT (baza de timp pentru modulele de memorie aOS) un DC de tip master realizat cu linii de întârziere, porti logice și bistabile.

Dialogul între blocurile de mai sus este de tipul: "cu respectarea ierarhiei".

Pentru a efectua analiza și sinteza nivelelor ierarhice 1 - 5 se impune prezentarea globală a protocoului de operare și a secțiunilor de date implicate.

Testorul MOS execută sub comanda DC programat (nivel ieșirnic 0) următoarele funcții majore:

- cicluri de îmbătrinire
- cicluri de testare curentă; scriere-citire "0"; scriere-citire "1"; scriere/citire informație de adresă; scriere/citire informație poziționată manual (de la un registru de comutatoare).

- cicluri de testare în regim "GALLOPING".

Testorul are următoarele facilități:

- oprire pe eroare
- șvans manual în secvență (pas - cu - pas)
- afișare adresă, date de I/E, rezultatul comparării, etc.

In continuare, pe baza unei scheme bloc referitoare numai la testorul MOS, se va explica principiul de funcționare, se vor descrie blocurile din secțiunile de date și se vor descrie și proiecta unitățile de comandă.

Schema bloc propusă este cea din figura 3.1.c. Modulul de memorie din figură, prin intermediul multiplexorului de intrare adresă MUX - IA poate fi adresat de către trei blocuri diferențiate: numărătorul N_2 (numărătorul de adresare curentă); numărătorul N_1 (utilizat doar în cadrul testului GALLOPING), sau numărătorul de regenerare N-REG (formază adresa în timpul ciclului de regenerare).

Semnalele prin care multiplexorul MUX - IA permite ca adresarea să se efectueze de către unul dintre numărătoare sunt generate (ca nivele logice) de către un generator de faze pentru multiplexoare GF - ID.

Datele ce urmăreză să fie înscrise în modul sint și ele multiplexate din trei surse diferite:

- conținutul numărătorului N_2 pentru memorarea adresei curente.
- conținutul cheilor de date de pe panoul de comandă.
- conținutul bistabilului D ("0" sau "1").

Ca și multiplexorul de intrare adresă MUX - IA și multiplexorul de intrare date MUX - ID este comandat de un generator de faze pentru multiplexare: GF - ID.

Semnarea unei erori de memorare se face prin comparația datelor de memorat cu cele memorate, cu ajutorul comparatorului COMP. Rezultatul pozitiv al comparării va fi semnalat de apari-




Fig. 8.6.c

comunica-

torul și
să:


scrie

ea mo-
re che-
nei se
i număr
cod -
- NH
irge-
țaz de
de
pe
egel

ste,
se
Se pot
le co-
l
i în
i NC,
lu.

ierea
zen-
l.
cului
COMP-
ență),
numă-

i din-



țim semnalului COMP COR (comparare corectă). Rezultatul comparării bit cu bit este de asemenea accesibil.

Sistemul de vizualizare (materializat prin multiplexorul de afişare MUX - AF, generatorul de faze a sociat: GF - AF și un set de LED-uri pe panoul frontal), permite vizualizarea:

- datelor citite
- adresei curente
- rezultatului comparării bit cu bit a datelor de înscrise și cele înscrise.

Capacitatea modulilor poate fi variabilă, capacitatea modulului aflat în testor fiind consimătată prin pozitionarea cheilor cu această destinație. De fapt pozitionind aceste chei, se reține numărul rindurilor de capsule ale modulului. Acest număr este codificat (de către codificatorul de rinduri final: CQD - NRF) apoi comparat prin intermediul comparatorului COMP - NH cu conținutul numărătorului NR (NR numără în timpul percurgerii unui test, rindul de capsule la care s-a ajuns). În caz de coincidență între conținutul numărătorului NR și numărul de rinduri (capacitatea) fixată prin intermediul cheilor de pe panou, apare semnalul NR = NFF (numărul de rinduri este egal cu numărul de rinduri final).

Testorul are posibilitatea de a cicla diferențele teste, numărul de cicluri care trebuie parcurs specificindu-se de către operator prin intermediul unor chei de la panou. (Se pot executa 1, 2, 4 sau 8 cicluri). Conținutul acestor chei este codificat de către codificatorul numărului de cicluri final (NCF), apoi introdus în comparatorul numărului de cicluri în vederea comparării cu conținutul numărătorului de cicluri NC, numărător incrementat după fiecare parcurgere a unui ciclu. Coincidența este semnalată de către semnalul NC = NCF.

Numărul de module ce sunt introduse în testor în vederea testării lor, este trimis (de către patru sesizoare a prezenței modulului), codificatorului numărului de module final. Conținutul acestuia este comparat cu conținutul numărătorului de module NM, de către comparatorul numărului de module COMP-NM. Dacă s-a ajuns la ultimul modul (deci există coincidență), apare semnalul NM = NMF (numărul de module este egal cu numărul de module final).

În cazul apariției unei erori, deci a necoincidenței din-

tre datele de intrare și cele memorate, acest lucru trebuie să semnalat sistemului de conducere (microprocesorului). Trebuie totodată indicat modulul 1 care a apărut defectiunea respectivă. Acestea toate se realizează astfel: tamponul T_1 , care conține patru circuite bistabile, cite unul pentru fiecare modul. Conținutul numărătorului de module NM servește la demultiplexarea de către demultiplexorul memorare eroare DEMUX - MEMER a semnalului MEMER. La apariția lui, bistabilul asociat modulului (bistabil din tamponul T_1) la care a intervenit eroarea, se va poziționa pe "1".

Conținutul tamponului T_1 este transferat tamponului T_2 , a cărui ieșiri sunt conectate la bus-ul de date al microprocesorului, pentru a se putea trimite informație asupra modulului defect. Transferul se face la apariția semnalului T_1 în T_2 (semnal identic cu cel lansat de către microprocesor: citire eroare NOS - CITER MOS).

După execuțarea transferului, microprocesorul trebuie sănuntat că îl se furnizează informație pe bus-ul de date. Aceasta se face lansându-se o intrerupere, prin intermediul bistabilului V_{MOS} (validare MOS). Bistabilul V_{MOS} este pozitionat pe "1" în momentul transferului T_1 în T_2 . Semnalul de achitare a intreruperii $\mu L - V_{MOS}$ este cel care reduce pe "0" acest bistabil, permitându-se continuarea testării.

Demultiplexorul DEMUX - NDOI, demultiplexează semnalul NDOI_{1,2} spre cele patru module, folosindu-se de numărătorul modulului curent NM.

Pentru percurgerea operațiunilor de testare descrie mai sus e nevoie de un bloc ce să evidențieze execuția curentă a uneia sau altuia dintre teste. Acest bloc este un numărător, numărătorul de teste Z. Conținutul acestuia este:

- 0 0 0 la îmbătrinire
- 0 0 1 la testul scriere, citire, comparare cu conținutul cheilor de date
- 0 1 0 la testul scriere, citire, comparare cu "0"
- 0 1 1 la testul scriere, citire, comparare cu "1"
- 1 0 0 la testul scriere, citire, comparare adresa cumentă
- 1 0 1 la testul GALLOPING

In scheme din figure 8.1.e sunt figurate și cinci automate secvențiale sincrone, materializarea celor cinci unități de

comandă ale testorului, unități ce generează diversele semnale de comandă pe parcursul testelor.

- UC - unitatea de comandă centrală; ce asigură inițializarea întregului testor, declanșarea regimului de îmbătinire ales de operator (citire/scriere/regenerare), declanșarea succesiivă a testelor.
Tot UC asigură avansul numărătorului de teste Z, pozitionarea bistabilelor PC/S (citire/scriere), D(date "1" sau "0") și fixarea intrărilor de selecție a multiplexorului de intrare date MUX-ID.
- UC-GAL - unitatea de comandă pentru testul GALLOPING. Determină inițializarea numărătoarelor de cicluri NC, de module NM, de rinduri NR, a numărătoarelor de adresa N₁ și N₂; determină selectarea adresei prin multiplexorul de intrare adresa UX-IA; incrementarea numărătoarele NM, NM, NC, N₂; determină transferul conținutului numărătorului N₁ în numărătorul N₂; dă comanda de pozitionare pe "1" a bistabilului de date D, precum și comanda de complementare a datelor, deci generează toate semnalele necesare desfășurării operațiunilor testului GALLOPING.
- UC-CODER - Unitatea de comandă ce asigură formarea codurilor de eroare în tamponul T₁. Declanșează un ciclu de citire-comparare și după trecerea timpului de acces al modulelor, în funcție de rezultatul comparației memorează sau nu codul de eroare. Semnalele de comandă efective pe care le generează, sunt: de inițializare a bistabilului IBSNM, de citire și de memorare a eroiei.
- SPI - subprogram pentru îmbătinire. Este unitate de comandă subordonată (subprogram) ce asigură efectuarea îmbătinirii. Declanșează un ciclu de scriere sau citire, incrementarea numărătoarele N₂ (adresare curentă) și NR (numărător de rinduri); initializează numărătorul NR și bistabilul SPI.
- SPT - subprogram de testare. Este tot o unitate de comandă subordonată, ce conduce operațiunile de

testare. Provocă inițializarea numărătoarelor NC, MM, NR, incrementarea acestora și a numărătorului N_2 , pozitionarea pe "1" a bistabilului IASTER și inițializarea bistabilului SPT.

După cum se observă, unitățile de comandă sunt interconectate, putindu-se apela una pe cealaltă. Principiul legăturii între două unități de comandă a fost prezentat în cap.7.

8.1.1. Blocurile funcționale ale testorului.

În acest paragraf sunt descrise, grupate pe categorii blocurile funcționale ale testorului.

Numărătoarele (fig.8.2).

- N_2 - numărător de adresare curent, la nivel de capsulă. Numărătorul are două prezențe ranguri și este sincron reversibil. Legirile N_2 pot fi aduse în orice stare prin introducerea informației dorite pe intrările de date, în paralel, decarează numărătorul N_2 trebuie să poată fi încărcat cu conținutul numărătorului N_1 . Incrementarea numărătorului N_2 se face cu semnalul $+1N_2$; inițializarea cu $A(0)N_2$; iar memorarea conținutului numărătorului N_1 cu comanda $(N_1) \rightarrow N_2$. Transportul rezultat de la ultimul rang este accesibil sub forma semnalului c_{12} .
- N_1 - este al doilea numărător de adresare, are tot 12 ranguri și adresează tot la nivelul capsulelor. Acest numărător este utilizat numai în cazul parcurgerii de către testor a testului GALLOPING, în acest caz lucrând corelat cu numărătorul N_2 . Incrementarea se face cu semnalul $+1N_1$ iar inițializarea cu semnalul $A(0)N_1$. Schema bloc este prezentată în figura 8.2.
- N-REG - numărător de regenerare; generează adresa curentă de regenerare pe 6 ranguri. Incrementarea se face la semnalul GT-NEO (generator tact pentru regenerare). Inițializarea este realizată de comandă STIN.
- NR - numărător al rindurilor de capsule; are 4 ranguri (la modulul de 32 KO se folosesc doar rindurile C și l care generează de săpt semnalele de adresă

$AD_{12,13}$), este incrementat la semnalul +INR și inițializat prin A(o) NR.

- numărător al modulelor de testat.. Are două ranguri (în cele prezentate mai sus este vizibil că numărul maxim de module ce se pot testa este 4). Avansarea numărătorului se face la comanda +INC iar inițializarea prin semnalul A(o) NC.
- numărător al ciclurilor de testare. Operatorul poate cere efectuarea a 1,2,4 sau a cicluri. Numărătorul are 3 ranguri. Numărătorul este incrementat de semnalul +INC și inițializat de către A(o) NC.
- Ultimul dintre numărătoare este un numărător de teste; prin conținutul său indică ce fel de test este în execuție (testele și conținutul corespunzător al numărătorului au fost prezentate deasupra). Numărătorul are trei ranguri. Incrementarea se face cu semnalul +IZ iar inițializarea prin A(o) Z..

Multiplexoarele (fig.8.3)

MUX - IA - multiplexor intrare adresă. Selectează adresa din trei locuri posibile: numărătorul N_2 în cazul adresării curente, numărătorul N_1 în cazul percurgerii testului GALLOPING sau N-HGU pe durata regenerării, și o trimite spre intrările de adresă ale modulerelor (NAD₀₋₁₁).

În primele 6 ranguri, (c.m.p.s) schema e realizată pe trei nivele, deoarece aici intervin rangurile numărătorului de regenerare. Presumunem că apare semnalul $(N_1) \rightarrow IA$ (de la generatorul de faze multiplexare GF-IA). Bineînteleas celealte semnale de comandă ale multiplexorului $(N_2) \rightarrow IA$ și LANS-REG vor fi "0". În acest caz prin portile din primul nivel vor putea trece semnalele de la numărătorul N_1 , semnalele de la numărătorul N_2 fiind blocate de "0"-ul semnalului $(N_2) \rightarrow IA$. În al doilea nivel se găsesc circuite inversoare, pentru căstrarea în final a polarităților dorite. Prin nivelul trei se permite trecerea semnalelor ce vin din nivelul doi datorită validării lor de către semnalul LANS




Fig. 8.2.

NKG (semnalele numărătorului de regenerare sunt blocate la fel ca și semnalele numărătorului N_2 în primul nivel, de către LANS NKG "0").

Dacă de exemplu LANS NKG e "1" vor fi validate doar porțile din nivelul trei, la ieșiri regăsindu-se semnalele numărătorului de regenerare N-REG.

MUX - AF - sistemul de vizualizare permite urmărirea informației din patru puncte:

- date intrare
- date ieșire
- adresa curentă
- rezultatul comparării bit cu bit.

Semnalele ce determină vizualizarea uneia sau altăia din mărimi sunt nivelele de tensiune (de la generatorul de faze afişare GF-AF; A-ID; A-ED; A-IA; A-COMP.

Funcționarea este analogă cu cea a multiplexorului de intrare adresă: nu sunt validate decât intrările a căror selectie este "1".

MUX - ID - multiplexorul de intrare date. Datele ce urmează să fie memorate într-un modul pot proveni de la:

- cheile de date de la panoul de comandă;
 - numărătorul N_2 ;
 - bistabilul D (pozitionat pe "0" sau "1");
- Acest multiplexor selectează una din aceste 3 surse de date.

Generatoare de faze pentru multiplexare (Fig.8.4)

GF - AF - generator de faze pentru multiplexare. Are rolul de a transforma impulsurile a-id; a-ed; a-comp; a-ia venite de la unitățile de comandă, în nivele de tensiune cu care să stăceze multiplexorul de afişare. Ca și celelalte generatoare de faze (pe care le vom descrie în continuare) generatorul de faze pentru afişare conține un codificator, un registru tampon și un decodificator propriu.

Registrul tampon este realizat cu două bistabile

44




Fig. 8.3.

RS. Pentru a obține rezultatul următorul tabel:

a-id	a-ed	a-comp	a-ia	B ₀	B ₁	A-ID	A-ED	A-COMP	A-IA
1				0	0	1			
	1			0	1		1		
		1		1	0			1	
			1	1	1				1

De aici putem scrie ecuațiile pentru intrările bistabilelor:

$$\bar{r}_0 = \overline{a\text{-id} + a\text{-ed}} = \overline{a\text{-id}} \cdot \overline{a\text{-ed}}$$

$$\bar{s}_0 = \overline{a\text{-comp} + a\text{-ia}} = \overline{a\text{-comp}} \cdot \overline{a\text{-ia}}$$

$$\bar{r}_1 = \overline{a\text{-id} + a\text{-comp}} = \overline{a\text{-id}} \cdot \overline{a\text{-comp}}$$

$$\bar{s}_1 = \overline{a\text{-ed} + a\text{-ia}} = \overline{a\text{-ed}} \cdot \overline{a\text{-ia}}$$

Si ecuațiile nivelelor de tensiune de la ieșire:

$$A\text{-ID} = \bar{B}_0 \cdot \bar{B}_1$$

$$A\text{-ED} = \bar{B}_0 \cdot B_1$$

$$A\text{-COMP} = B_0 \cdot \bar{B}_1$$

$$A\text{-IA} = B_0 \cdot B_1$$

- F-ID - generator de feze pentru multiplexare intrare date
 Transformă impulsurile $(d) \rightarrow id$; $(ia) \rightarrow id$; $(ged) \rightarrow id$, în nivele necesare etacării multiplexorului de intrare date. Intocmim tabelul pentru scrierea ecuațiilor:

$(d) \rightarrow id$	$(ia) \rightarrow id$	$(ged) \rightarrow id$	B ₀	B ₁	$(D) \rightarrow ID$	$(IA) \rightarrow ID$	$(GAD) \rightarrow ID$
1			0	0	1		
	1		0	1		1	
		1	1	0			1

$$\bar{r}_0 = \overline{(d) \rightarrow id} \cdot \overline{(ia) \rightarrow id} = \overline{(d) \rightarrow id} \cdot \overline{(ia) \rightarrow id}$$

$$\bar{s}_0 = \overline{(ged) \rightarrow id}$$

$$\bar{r}_1 = \overline{(d) \rightarrow id + (ged) \rightarrow id} = \overline{(d) \rightarrow id} \cdot \overline{(ged) \rightarrow id}$$

$$\bar{s}_1 = \overline{(ia) \rightarrow id}$$






Fig. B.4.

$$(D) \rightarrow ID = E_0 \cdot E_1$$

$$(IA) \rightarrow ID = E_0 \cdot S_1$$

$$(GAD) \rightarrow ID = E_0 \cdot \bar{E}_1$$

OF - IA - generator de faze pentru multiplexare intrare adresă. Transformă impulsurile $(n_1) \rightarrow$ ia și $(n_2) \rightarrow$ ia în nivele de tensiune necesare multiplexorului intrare adresă. Este cel mai simplu dintre generațoare; cele două impulsuri atacă direct intrările bistabilului (ce constituie registrul tampon) iar ieșirile bistabilului sunt tocmai nivelele necesare.

Codificatoarele (fig.8.5)

COD - NCF - codificatorul numărului de cicluri final. Numărul de cicluri de testare (1, 2, 4 sau 8) este fixat de către operator prin intermediul a 4 chei de pe panoul de comandă. Acest număr este codificat prin doi biți:

Kc ₁	Kc ₂	Kc ₄	Kc ₈	NCF ₁	NCF ₀
1				0	0
	1			0	1
		1		1	0
			1	1	1

$$NCF_0 = Kc_2 \cdot Kc_8 = \overline{Kc_2} \cdot \overline{Kc_8}$$

$$NCF_1 = Kc_4 \cdot Kc_8 = \overline{Kc_4} \cdot \overline{Kc_8}$$

COD - NMF - codificatorul numărului de module final. Numărul de module de testat nu este fixat de la chei, de pe panou ci e dat de către niste sesizor elec-tro-mecanice (KM_i). Numărul de module se codifică tot pe doi biți ($NMF_0 ; NMF_1$) :







Fig. 85.



KM_0	KM_1	KM_2	KM_3	NMF_1	NMF_0
1				0	0
1	1			0	1
1	1	1		1	0
1	1	1	1	1	1

$$NMF_1 = KM_2$$

$$NMF_0 = KM_3 + KM_1 \cdot \overline{KM}_2$$

COD - NRF - codificator al capacitatii modulelor. Din exterior aceasta capacitate este fixata de catre operator prin intermediul a 4 chei de pe panoul de comanda (8 K, 16 K, 32 K, 64 K). Capacitatea modulelor este codificata sub forma a 4 biti ce reprezinta capacitatea in numar de randuri de capsule:

KR_4	KR_8	KR_{16}	KR_{32}	NRF_5	NRF_4	NRF_3	NRF_2	NRF_1	NRF_0
1								1	
	1						1		
		1				1			
			1				1		

$$NRF_0 = 0$$

$$NRF_1 = 0$$

$$NRF_2 = KR_4$$

$$NRF_3 = KR_8$$

$$NRF_4 = KR_{16}$$

$$NRF_5 = KR_{32}$$

Demultiplexoarele (fig.6.6)

DEMUX-DCA - are rolul de a trimite semnalul DCA(NDOL_{1,2}), spre modulul curent. Are la intrari iegirile numarate-rului de module NM.

DEMUX-MEMER-in cazul aparitiei unei defectiuni trebuie sa se stie la care dintre module a survenit, prin pozitionarea pe "1" a bistabilului asociat, din terminalul T₁. Acest lucru e facut de catre unul dintre




Fig. 8.7.




Fig. 8.8.a.




Fig. 8.8.b.

semnalele PR_iT_1 de la ieșires acestui demultiplexor. Deci semnalul MEMR este demultiplexat spre modulul curent (la care a survenit eroarea).

Decodificatoare (fig.8.7)

- D_{1-Z}_{MOS} - în afară de decodificatoarele înglobate în schemele generatorelor de faze pentru multiplexare, mai există acest decodificator, care decodifică starea curentă a numărătorului de teste Z, generând semnalele $Z_1 Z_5$.

Registre tampon (fig.8.8)

- T₁ - cum să arătă, dacă apare o defectiune, trebuie să se știe la care dintre module a intervenit. Tamponul T₁ conține 4 bistabile, cîte unul asociat fiecărui modul. Semnalul de memorare a erorii MEMR este demultiplexat spre cele 4 bistabile sub forma semnalelor PR_iT_1 , bistabilul asociat modulului la care a survenit eroarea este pozitionat de respectivul semnal pe "1".
- T₂ - numărul modulului la care a intervenit greșeala trebuie trimis spre microprocesor. Acest lucru se realizează cu ajutorul acestui tampon, care legăriile conectate prin intermediul unor invertori cu trei stări la magistrala de date a microprocesorului. Transferul conținutului tamponului T₁ în tamponul T₂ se face la comanda T₁ în T₂. Această comandă se dă întotdeauna după ce unitățile SPT sau UC-GAL și-au terminat activitățile, ele fiind eșigurele ce pot detecta o eroare.

Bistabile (fig.8.8)

- D - se poziționează pe "1" sau pe "0", dacă datele ce trebuie inscrise în modul sunt 11...11 sau 00...00. Are intrările de forțare pe "1" și pe "0" conectate la semnalele A(1)D ; A(0)D. Tactul bistabilului este format printr-o poartă SI ce are la intrări tactul de la sistemul cu microprocesor (10 MHz) și comanda de complementare date CD.

102




Fig. 8.9.





Fig. 8.10.

- V_{MOS}** - cind se execută transferul (T_1) T_2 acest bistabil e poziționat pe "1" și dă întrerupere la microprocesor. După ce microprocesorul servește întreruperea, reduse la "0" bistabilul V_{MOS} și permite astfel plecarea mai departe a testorului. Bistabilul V_{MOS} este format de fapt din două bistabile. Este inițializat de semnalul STLN, adus la "1" cu comanda A(1)V_{MOS}. Este adus la "0" de către microprocesor cu comanda A(0)V_{MOS} (nr V_{MOS}).
- BC/S** - bistabil de citire - scriere; cind se află pozitionat pe "1", indică o operatie de citire, iar cind conținutul său e "0", se execută o scriere. Este realizat cu un bistabil JK ce are intrarea J la "1" logic. La intrarea K e conectat semnalul STLN (stare inițială). Are intrarea de forțare pe "1" conectată la semnalul A(1)BC/S.
- BI-REG** - bistabilul de înălținire-regenerare. Memorează o cerere de înălținire-regenerare. E adus la "1" de către semnalul A(1)BI-REG, iar la "0" de către semnalul A(0)BI-REG sau STLN.

Senzizare continut numărătorare (fig.8.9)

- 4095₁ - determină momentul cind numărătorul N₁ e ajuns la capacitatea maximă (este "plin" de "1"). Dacă toate rangurile numărătorului sunt "1", la ieșire va apărea semnalul (4095₁).
- 4096₂ - determină momentul cind numărătorul N₂ face tranziție de la 11...11 la 00...00. Este realizat sub formă de bistabil. Inițializarea lui se face cu semnalul STLN. Semnalul c₁₂ de la intrare este transportul dinspre ultimul rang.

Generatoare de tact (fig.8.10)

- GT-AUT** - este generotorul de tact automat. Are o frecvență de 10 MHz și este conținut în cadrul sistemului de calcul cu microprocesor.
- GT-PEG-16/32-generator de tact pentru regenerare**. Generează un tact cu perioada de 16 sau 32 μ s (în funcție de conexiunile c-c₁₆ sau c-c₃₂). Este realizat cu 3 porți inverteze.




Fig. 8.11.

- GT-HIG-05 - generator de tact pentru îmbătrînirea de regenerare, dacă bistabilul BI-REG este în starea "1". Este realizat cu două linii de întirzire.

Comparatoare (fig. 8.11)

- COMP - compară pe lăs ransuri, bit cu bit, datele de intrare în module (datele ce trebuie memorate) cu cele de ieșire (datele ce s-au memorat și s-au citit). La comparație ca rezultat corect apare semnalul COMP-COR = "1".
- COMP-NR - compară numărul de rinduri de capsule curent, cu cel final, specificat de către COD-NRF, generând în caz de coincidență semnalul NR=NRF. Semnalul NR=NRF ne semnalizează ajunerea la ultimul rind de capsule.
- COMP-NM - compară numărul de module curent (dat de numărătorul de module, NM) cu numărul de module final dat de codificatorul numărului de module final, COD-NMF. În caz de coincidență se generează semnalul NM=NMF.
- COMP-NC - compară continutul numărătorului de cicluri, NC, cu ieșirile codificatorului numărului de cicluri final COD-NCF. Dacă la celelalte comparatoare nu a fost necesară scrierea ecuațiilor pentru sintetizare, nici deoarece avem de comparat un număr de trei ransuri (continutul numărătorului de cicluri), cu unul cu două ransuri (ieșirea codificatorului numărului de cicluri). De aceea vom codifica continutul numărătorului de cicluri pe doi biti:

NC			NC'	
NC ₂	NC ₁	NC ₀	NC' ₁	NC' ₀
0	0	0	0	0
0	0	1	0	1
0	1	1	1	0
1	1	1	1	1

$$NC'_1 = NC_1$$




Fig. B.12.

$$NC'_0 = NC_2 \cdot \overline{NC}_1 \cdot NC_0 + NC_2 \cdot NC_1, NC_0 = NC_0 (NC_2 \cdot \overline{NC}_1 + NC_2 \cdot NC_1)$$

Acum compararea se face ca și la celelalte compăratore prin circuite SAU-EXCLUSIV.

8.1.2. Proiectarea structurii de comandă în detaliu

Proiectarea SPI

SPI - este unitatea de comandă ce conduce operațiunile de îmbătrinire (subprogram de îmbătrinire). Apelarea acestei unități de comandă se face prin pozitionarea pe "1" a bistabilului asociat SPI (cît timp bistabilul SPI este "0", unitatea de comandă SPI sta în buclă de așteptare).

Apelată, unitatea verifică dacă se cere îmbătrinire la citire sau la scriere (bistabilul citire/scriere HC/S este "1" sau "0"), pentru a se genera comenziile respective (SCR dacă HC/S este "0" și CII dacă HC/S e "1"). În continuare operațiunile sunt identice, indiferent dacă se face îmbătrinirea la scriere sau la citire: se așteaptă surgererea timpului corespunzător duratei unui ciclu (TC) după care se formează următoarea adresă prin incrementarea numărătorului de adresare curentă ($+1N_2$). Se verifică dacă acest numărător a ajuns la capacitatea maximă plus o unitate (deci 00...0). Verificarea se face prin sesizorul de capacitate maximă 4096_2 .

In cazul în care nu s-a ajuns la capacitatea maximă după surgererea duratei unui ciclu (TC=0) se revine în starea inițială, procedindu-se la citirea (CII) respectiv înscrirerea (SCR) la nouă adresă.

Dacă s-a ajuns la capacitatea maximă, se așteaptă și-n acest caz terminarea ciclului, după care se verifică dacă au fost parcursse toate rîndurile de capsule (NR=NHF). Dacă nu s-a parcurs ultimul rînd, este incrementat numărătorul de rînduri ($+1NR$) pentru trecerea la următorul rînd. Dacă ultimul rînd parcurs a fost și cel din urmă, este initializat numărătorul de rînduri, și bistabilul SPI, astfel unitatea de comandă SPI și-a încheiat activitatea intrînd în buclă de așteptare inițială și predă comanda altiei unități.

Ordinograma de funcționare a SPI se găsește în figura 8.12. Cele 6 stări se codifică cu ajutorul a trei bistabile. Diagrama stărilor curente o prezentăm în figura 8.13 iar

108

			Q_0
	A	B	X
Q_2	D	C	X
			Q_1

Fig. 8.13.




Fig. 8.14

că a noilor stări în figura 8.14.

Ecuatiile de intrare pentru cele 3 bistabile ale registratorului de stări sint:

$$D_0 = Q_0 \cdot Q_2 + 4096_2 \cdot \overline{TC} \cdot \overline{Q}_1 \cdot Q_2$$

$$\overline{D}_0 = \overline{Q}_0 \cdot \overline{Q}_2 \cdot 4096_2 \cdot \overline{TC} \cdot \overline{Q}_1 \cdot Q_2$$

$$D_1 = Q_2 + Q_0 + \overline{SPI} \cdot \overline{Q}_1$$

$$\overline{D}_1 = \overline{Q}_0 \cdot \overline{Q}_2 \cdot \overline{Q}_1 \cdot \overline{SPI}$$

$$\overline{D}_2 = \overline{Q}_0 + \overline{Q}_1 \cdot \overline{Q}_2 + \overline{TC} \cdot \overline{Q}_3 + 4096_2 \cdot \overline{TC} \cdot \overline{Q}_1$$

$$D_2 = \overline{Q}_0 \cdot \overline{Q}_1 \cdot \overline{Q}_2 \cdot \overline{TC} \cdot \overline{Q}_3 \cdot 4096_2 \cdot \overline{TC} \cdot \overline{Q}_1$$

Ecuatiile au fost aduse la forma de produse logice pentru sa sintetizarea si se facă cu circuite SI-NU.

Ecuatiile functiilor de ieșire sint:

$$SCR = A \cdot SPI \cdot \overline{BC/S} = \overline{Q}_0 \cdot \overline{Q}_1 \cdot \overline{Q}_2 \cdot SPI \cdot \overline{BC/S}$$

$$CIT = A \cdot SPI \cdot BC/S = \overline{Q}_0 \cdot \overline{Q}_1 \cdot \overline{Q}_2 \cdot SPI \cdot BC/S$$

$$+1N_2 = c = \overline{Q}_0 \cdot Q_1 \cdot Q_2$$

$$+1NR = F \cdot \overline{NR=NRF} = Q_0 \cdot \overline{Q}_1 \cdot \overline{Q}_2 \cdot \overline{NR} = \overline{NRF}$$

$$A(o)SPI = A(o)NR = F \cdot \underline{NR=NRF} = Q_0 \cdot \overline{Q}_1 \cdot \overline{Q}_2 \cdot \underline{NR=NRF}$$

Proiectarea UC-CODER

UC-CODER este unitatea de comandă, generatoare a codului de eroare. Bistabilul asociat acestei unități este $\overline{RS1B}$. Apărarea unității se realizează prin pozitionarea acestui bistabil pe "1" (cît timp $\overline{RS1B}$ e "0" unitatea UC-CODER rămîne în bucle de aşteptare inițială).

Odată apelată, UC-CODER dă un semnal de citire (CIT) și după scurgerea timpului de acces ($\overline{IACC} = 1$), se verifică dacă informația citită este corectă (decă semnalul COMCOR (ieșirea comparatorului dintre datele citite și cele înscrise) este "1"). Dacă înscrisele s-a făcut corect (decă COMCOR este "1") se initializează bistabilul $\overline{RS1B}$, adică UC-CODER intră în bucle de aşteptare inițială, comanda putind fi preluată de către altă unitate de comandă.

În cazul că n-a detectat o eroare (COMCOR e "0"), se veri-

210




Fig. 8.15.





Fig. 8.16.

fie că dacă de la panou s-a cerut oprirea în caz de eroare (OPRER e "1"). Dacă nu s-a cerut oprirea (OPRER e "0"), UC-CODER generează semnalul de memorare a erorii MEMER, după care predă controlul (A(o) TESTER). În cazul că s-a cerut oprirea testorului în cazul unei erori, UC-CODER intră într-o buclă de așteptare, pînă la apariția semnalului REPORN (repornire de la panou). Odată cu apariția acestui semnal se generează același semnal MEMER, după care UC-CODER intră în bucla de așteptare inițială.

Organigramă de funcționare este prezentată în figura 8.15 iar în figura 8.16 diagrama stărilor curente, și diagrame noilor stări.

Ecuatia de intrare pentru bistabilul ce formează regisztrul stărilor:

$$D_o = \overline{Q}_o \cdot \overline{TESTER} \cdot TACC \cdot \overline{COMPCOR} \cdot \overline{Q}_o \cdot \overline{TESTER} \cdot TACC \cdot \overline{COMPCOR} \cdot OPRER,$$

$$\overline{Q}_o \cdot \overline{TESTER} \cdot TACC \cdot \overline{COMPCOR} \cdot OPRER \cdot REPORN$$

Ecuatiile funcțiilor de ieșire:

$$CII = A \cdot TESTER = \overline{Q}_o \cdot \overline{TESTER}$$

$$A(o)TESTER = B = Q_o$$

$$MEMER = \overline{Q}_o \cdot \overline{TESTER} \cdot TACC \cdot \overline{COMPCOR} \cdot \overline{OPRER} + \overline{Q}_o \cdot \overline{TESTER} \cdot TACC \cdot \overline{COMPCOR} \cdot OPRER \cdot REPORN$$

Proiecțarea SPI

SPI - este unitatea de comandă ce conduce acțiunea de testare (SPI - subprogram de testare). Bistabilul asociat acestei unități este SPT. Apelarea unității SPT se face prin poziționarea pe "1" a acestui bistabil. (Dacă bistabilul SPT e "0" unitatea va rămîne în buclă de așteptare).

După apelare, primele operațiuni executate de unitatea SPI sunt inițializarea numărătoarelor de cisluri (NC) de module (NM) și de rînduri (NR). Se predă apoi comanda altiei unități de comandă, și anume UC-CODER, unitatea de generare a codului de eroare, prin poziționarea bistabilului asociat acesteia (TESTER) pe "1".

După cum s-a arătat în paragraful precedent, UC-CODER




Fig. 8.17.

inițiază o citire urmată de comparare și eventual de generarea codului de eroare. În acest timp unitatea SPT stă într-o buclă de așteptare, în care rămîne pînă cînd unitatea apelată UC-CODER își termină activitățile (fapt semnalat de A(o) TESIh, ce anulează bistabilul 1ESIh, determinînd pe UC-COLAn să intră în buclă de așteptare. După ce preia din nou conducerea, unitatea SPT pregătește noua adresă prin incrementarea numărătorului de adresare curentă ($+1N_2$). Se verifică apoi dacă acest numărător a ajuns la valoarea maximă plus 1(oo...o) adică s-au epuizat toate adresele dintr-un rînd de capsule. Dacă nu s-au epuizat după scurgerea duratei unui ciclu, se apeleză din nou unitatea UC-CODER, care verifică corectitudinea inscrierii la noua adresă. În cazul când a ajuns la adresa maximă (4096_2 este "1"), după scurgerea duratei unui ciclu, se verifică dacă s-a ajuns la ultimul rînd de capsule ($NF=NRF$). Dacă nu, se trece la următorul rînd prin incrementarea numărătorului de rînduri ($+1NR$) procedindu-se ca și mai înainte la apelarea unității UC-CODER. După ce s-a ajuns la ultimul rînd ($NH=NRF$ este "1") se verifică dacă modulele s-au epuizat ($NM=NMF$). Dacă nu, se trece la următorul modul prin incrementarea numărătorului de module ($+1NM$), se initializează numărătorul de rînduri (A(o)NR) pentru a se începe cu primul rînd din noul modul și se apeleză UC-CODER. Dacă și modulele s-au epuizat, se verifică dacă s-au executat atîțea cicluri de testare cîte au fost fixate de la parou ($NC=NCF$). Dacă mai sunt cicluri de executat, se incrementeză numărătorul de cicluri ($+1NC$), se initializează numărătorul de module și rînduri, procedindu-se la un ciclu identic de testare. Dacă însă și numărul de cicluri s-a epuizat ($NC=NCF$ este "1"), se initializează numărătorul de rînduri (A(o)NR) și prin poziționarea pe "o" a bistabilului SPM, unitatea SPT își încheie activitățile, intrînd în buclă de așteptare inițială.

Organograma de funcționare este prezentată în fig.8.17, diagramele stărilor curente în fig.8.18 iar diagramele stărilor următoare, în fig.8.19.

Ecuatiile de intrare pentru cele 4 bistabile ale registrului stării sunt:

$$\overline{D}_o = Q_3 \cdot \overline{Q}_2 + \overline{Q}_o \cdot \overline{Q}_1$$

114

<u>Q_0</u>			
A	B	C	G
H	I	X	GI
X	X	E	F1
X	X	D	F

Fig. 8.18

<u>Q_0</u>			
(D ₀) 0	1	1	1
0	0	X	0
X	X	1	1
X	X	1	1

Q_1

<u>Q_0</u>			
(D ₁) SPT	1	1	NP-NP
NC-NCF	1	X	0
X	X	NP-NC	0
X	X	1	NP-NP

Q_1

<u>Q_0</u>			
(D ₂) 0	0	1	0
0	0	X	0
X	X	1	1
X	X	1	NP-NP

Q_1

<u>Q_0</u>			
(D ₃) 0	0	0	NP-NP
NC-NCF	0	X	1
X	X	NP-NC	0
X	X	NP-NC	0

Q_1

Fig. 8.19




Fig. 8.20

$$\begin{aligned}
 D_0 &= \overline{Q_3 \cdot \overline{Q_2} \cdot \overline{Q_0} \cdot \overline{Q_1}} \\
 D_1 &= Q_1 \cdot \overline{Q_2} + Q_1 \cdot \overline{Q_3} + \overline{4096_2 \cdot \overline{TC}} \cdot Q_1 + \overline{NR=NRF} \cdot Q_2 \cdot \overline{Q_3} + \overline{NM=NMF} \cdot Q_0 \cdot Q_2 \cdot \overline{Q_3} + \\
 &\quad SPT \cdot \overline{Q_0} \cdot \overline{Q_3} + NC=NCF \cdot \overline{Q_0} \cdot Q_3 \\
 D_2 &= Q_0 \cdot Q_1 + Q_3 \cdot Q_2 + \overline{NR=NRF} \cdot Q_2 \\
 D_2 &= \overline{Q_0 \cdot Q_1 \cdot Q_3 \cdot Q_2} + \overline{NR=NRF} \cdot Q_2 \\
 D_3 &= Q_0 \cdot \overline{Q_2} \cdot Q_3 + NM=NMF \cdot Q_0 \cdot \overline{Q_1} \cdot Q_2 + \overline{NC=NCF} \cdot \overline{Q_0} \cdot Q_3 \cdot Q_1 + (4096_2 + 4096_1 \cdot \overline{TC}) \cdot \\
 &\quad \cdot Q_1 \cdot Q_2 \cdot Q_3 + A(0)TESTER \cdot Q_1 \cdot Q_2 \cdot \overline{Q_3} \\
 D_3 &= \overline{Q_0 \cdot Q_2 \cdot Q_3} \cdot \overline{NM=NMF} \cdot \overline{Q_0 \cdot \overline{Q_1} \cdot Q_2} \cdot \overline{NC=NCF} \cdot \overline{Q_0} \cdot Q_3 \cdot Q_1 \cdot (4096_2 + 4096_1 \cdot \overline{TC}) \cdot \\
 &\quad \overline{Q_1 \cdot Q_2 \cdot Q_3} \cdot \overline{A(0)TESTER} \cdot \overline{Q_1 \cdot Q_2 \cdot \overline{Q_3}}
 \end{aligned}$$

Ecuatiile functiilor de ieșire sint:

$$\begin{aligned}
 A(0)NC &= A.SPT = \overline{Q_0 \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot SPT} \\
 A(0)NM &= B = \overline{Q_0 \cdot Q_1 \cdot \overline{Q_2} \cdot \overline{Q_3}} \\
 A(0)NR &= C+H.NC=NCF=Q_0 \cdot Q_1 \cdot \overline{Q_2} \cdot \overline{Q_3} + \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot Q_3 . NC=NCF \\
 A(1)TESTER &= D = Q_0 \cdot Q_1 \cdot Q_2 \cdot \overline{Q_3} \\
 +IN_2 &= D \cdot A(0)TESTER = Q_0 \cdot Q_1 \cdot Q_2 \cdot \overline{Q_3} \cdot A(0)TESTER \\
 +INR &= F \cdot \overline{NR=NRF} = Q_0 \cdot \overline{Q_1} \cdot Q_2 \cdot \overline{Q_3} \cdot \overline{NR=NRF} \\
 +INM &= G \cdot \overline{NM=NMF} = Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3 \cdot \overline{NM=NMF} \\
 +INC &= I = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot Q_3 \\
 A(0)SPT &= H. (NC=NCF) = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot Q_3 . NC=NCF
 \end{aligned}$$

Proiectarea UC-GAL

UC-GAL este unitatea de comandă ce preia conducerea tuturor operațiunilor pe parcursul desfășurării testului GALLOPING. Vom face în continuare o prezentare succintă a acestui test.

Testul GALLOPING conține două etape: în prima etapă se consideră informația 11...1 ca dată de intrare (deci bistabilul D

ce să datele de intrare să fi pozitionat pe "1"). În etape a doua, datele de intrare sunt considerate cu...c (D="c"). Pentru ambele etape, operațiile executate sunt aceleșii:

- se încarcă în toate celulele datele (o)
- se citește celula o
- se complementează celula o
- se citește celula o apoi celula 1
- se citește celula o apoi celula 2
- .
- .
- .
- se citește celula o apoi celula cu adresa maximă
- se complementează celula o
- se citește celula 1 și se complementează
- se citește celula 1 apoi celula 2
- se citește celula 1 apoi celula 3
- .
- .
- .
- se citește celula 1 apoi celula cu adresa maximă
- etc.(se complementează pe rînd toate celulele devenind bază a salturilor)

Toate citirile sunt urmărite de compresare, eventual generarea codului de eroare. Etapa a doua este identică, dar cu datele complementate.

Bistabilul asociat unității UC-GAL este bistabilul GAL. Prin pozitionarea lui pe "1" se sporează unitatea, care rămîne în buclă de aşteptare dacă bistabilul GAL e "c". Primele operații ale acestei unități sunt inițializarea numărătorului de cicluri ($A(c)NC$) și dirijarea ieșirilor bistabilului D (bistabil de date) spre intrarea de date a modulelor ($(d) \rightarrow id$). Apoi bistabilul D se poziționează pe "1" (pentru a se scrie informația inițială "1" în toate celulele). Secțiunea de inițializare continuă cu aducerea la "c" a numărătoarelor de module ($A(c)N_1$) de rînduri ($A(c)NR$), de adresa curentă ($A(c)N_2$) și de adresa în cadrul testului GALLOPING ($A(c)N_1$).

În cadrul acestui test adresa se face consecutiv de la numărătoarele N_2 și N_1 ; N_1 formează adresa celulei bază a salutului, iar N_2 a celulei întărită trecindu-se la intrarea de adresă

continutul numărătorului N_2 ($(N_2) \rightarrow ia$) și dindu-se comanda de scrisere; în celula o e memorată informația initială ("1", conținutul bistabilului D). Această informație se înscrise și în următoarele celule, dindu-se comanda de incrementare a numărătorului de adresare curentă ($+1N_2$) și comanda de scrisere (SCR).

Cind în toate celulele se află înscrise informația inițială (4096₂ e "1") și urma conform mecanismului de testare să citim celula o. Pentru aceasta la intrarea de adresă este trecut continutul numărătorului N_1 (acum "0"). Citirea, urmată de comparare și eventual de generarea codului de eroare, precum am văzut este condusă de unitatea UC-CODER; de aceea, unitatea UC-GAL spunează această unitate, prin poziționarea pe "1" a bistabilului asociat (A(1)TESTER). Cind unitatea UC-CODER își termină activitatea, deci a fost citită celula o, aceasta celulă va deveni baza salturilor, de aceea, adresa ei, deci continutul numărătorului N_1 trebuie trecut în numărătorul N_2 ($(N_1) \rightarrow N_2$), se complementează bistabilul D (CD) pentru a înscrive informația complementată în celula bază a salturilor și se formează adresa celulei tintă prin incrementarea numărătorului N_2 ($+1N_2$); apoi se înscrise în celula bază a saltului informația mai înainte prezentată (SCR). După declanșarea și terminarea ciclului respectiv (TC trece din "0" în "1" și din "1" în "0") controlul se cedează din nou unității UC-CODER, în vederea citirii celulei bază a salturilor. Se verifică dacă adresa celulei bază, formată mai înainte este adresa maximă (4096₁); dacă ultima celulă a memoriei nu a ajuns încă celula bază a salturilor (4095₁ e "0"), se trece la citirea celulei tintă. Pentru aceasta celula care adresează memoria trebuie să fie numărătorul celulelor tintă ($(n_2) \rightarrow ia$). Datele sunt acum complementate (CD) pentru a fi pregătite în vederea formării următoarei celule bază. Se citește celula tintă prin apelarea unității UC-CODER(A(1)TESTER). După ce celula tintă e citită, se pregătește adresa noii celule tintă prin incrementarea numărătorului N_2 ($+1N_2$) și totodată se pregătește citirea din nou a celulei bază ($(n_1) \rightarrow ia$). Verificăm acum dacă ultima adresă de celulă tintă formată este și ultima celulă a memoriei; dacă nu este, (4096₂ e "0") se continuă salturele cu același bază pînă cînd se epuizează toate celulele tintă (4096₂ e "1"). Acum prin comanda SCR, se înscrise

în nouă celulă bază a salturilor (a cărei adreșă a fost preșătită mai sus) informația complementată. Pentru formarea adresei următoarei celule bază se incrementează număratorul $N_1 (+1N_1)$. Se procedează la o nouă serie de saluri având ca celulă bază celula în care s-a inscris mai înainte informația complementată.

Lucrurile se repetă în continuare identic, pînă cînd ultima celulă a memoriei devine celulă bază a salurilor ($4095_1 = "1"$), cînd se verifică dacă toate rîndurile de celule au fost supuse procedurii ($NR=NRF$). Dacă mai sunt rînduri natestate, mecanismul se repetă pînă la terminarea lor ($NR=NRF \neq "1"$). Acum se verifică dacă toate modulele au fost testate ($NC=NCF$). Dacă mai sunt module de testat, se trece la următorul modul natestat ($+1NM$). Cînd toate modulele au fost testate, dar a fost parcursă doar prima etapă (deci D este "0") se trece la percurgerea celei de a două etape. Dând termenare ei ($D="1"$), se verifică dacă s-a parcurs numărul de cicluri dorit (fixat la cheile panoului); dacă nu, număratorul de cicluri este incrementat și toate operațiile se reiau într-un nou ciclu. Cînd și ultimul ciclu a fost terminat ($NC=NCF = "1"$) unitates de comandă UC-GAL intră în buclă de așteptare inițială, prin inițializarea bistabilului asociat ($A(0)GAL$).

Organograma de funcționare este prezentată în figura 8.20. Diagrama stăriilor curente și a noilor stării sunt prezentate în figura 8.21 respectiv în 8.22.

Ecuațiile D sunt:

$$\begin{aligned}
 D_0 &= Q_1 \cdot Q_4 + Q_0 \cdot \bar{Q}_2 \cdot Q_3 + Q_0 \cdot \bar{Q}_1 \cdot \bar{Q}_3 + Q_0 \cdot Q_2 \cdot \bar{Q}_3 + \overline{A(0)TESTER} \cdot Q_0 \cdot Q_1 \cdot Q_2 + \\
 &\quad 4096_2 \cdot \bar{T}C \cdot \bar{Q}_1 \cdot Q_2 \cdot \bar{Q}_3 \cdot \bar{Q}_4 + \overline{TESTER} \cdot Q_1 \cdot Q_2 \cdot Q_3 \\
 &\quad - Q_1 \cdot Q_4 \cdot Q_0 \cdot Q_2 \cdot Q_3 \cdot Q_0 \cdot \bar{Q}_1 \cdot \bar{Q}_3 \cdot \bar{Q}_0 \cdot Q_2 \cdot Q_3 \cdot A(0)TESTER \cdot Q_0 \cdot Q_1 \cdot Q_2 \cdot \\
 &\quad 4096_2 \cdot \bar{T}C \cdot \bar{Q}_1 \cdot Q_2 \cdot \bar{Q}_3 \cdot \bar{Q}_4 \cdot \overline{TESTER} \cdot Q_1 \cdot \bar{Q}_2 \cdot Q_3 \\
 D_1 &= \bar{Q}_1 \cdot Q_2 \cdot Q_0 \cdot \bar{Q}_1 \cdot \bar{Q}_3 \cdot \bar{Q}_1 \cdot Q_4 \cdot \bar{Q}_0 \cdot \bar{Q}_2 \cdot \bar{Q}_3 + 4096_2 \cdot \bar{Q}_0 \cdot Q_2 \cdot Q_3 \cdot \bar{T}C \cdot Q_0 \cdot Q_2 \cdot \bar{Q}_3 \cdot Q_4 \cdot \\
 &\quad GAL \cdot \bar{Q}_2 \cdot \bar{Q}_3 \cdot Q_4 \cdot \overline{DNC=NCF} \cdot Q_3 \cdot Q_4 + 4095_1 \cdot NR=NRF \cdot N=NMF \cdot Q_0 \cdot \bar{Q}_2 \cdot Q_3 \cdot \bar{Q}_4 \\
 D_2 &= Q_2 \cdot Q_4 + Q_1 \cdot Q_2 + Q_0 \cdot Q_2 + \bar{T}C \cdot Q_2 \cdot Q_3 + 4096_2 \cdot \bar{T}C \cdot Q_2 \cdot \bar{Q}_3 + \bar{T}C \cdot \bar{Q}_0 \cdot Q_4 +
 \end{aligned}$$

$$\begin{aligned}
 & \overline{4095_1} \cdot \overline{\text{TC}} \cdot \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_3} \cdot \overline{Q_4} = \overline{Q_2} \cdot \overline{Q_4} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_0} \cdot \overline{Q_2} \cdot \overline{\text{TC}} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{4096_2} \cdot \overline{\text{TC}} \cdot \overline{Q_2} \cdot \overline{Q_3} \\
 & \overline{\text{TC}} \cdot \overline{Q_0} \cdot \overline{Q_4} \cdot \overline{4095_1} \cdot \overline{\text{TC}} \cdot \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_3} \cdot \overline{Q_4} \\
 & \overline{D}_3 = \overline{Q_3} \cdot \overline{Q_4} + Q_1 \cdot \overline{Q_3} + \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_3} + Q_0 \cdot \overline{Q_4} + \overline{D} \cdot \overline{\text{NC}} = \overline{\text{NC}} \cdot Q_1 \cdot Q_4 + \overline{\text{TC}} \cdot Q_2 \cdot \overline{Q_3} + \overline{\text{TC}} \cdot \overline{4096_2} \cdot \\
 & \overline{Q_0} \cdot Q_1 \cdot Q_2 + \overline{4095_1} \cdot \overline{\text{NR}} = \overline{\text{NR}} \cdot Q_0 \cdot \overline{Q_2} \cdot \overline{Q_4} = \overline{Q_3} \cdot \overline{Q_4} \cdot \overline{Q_1} \cdot \overline{Q_3} \cdot \overline{Q_0} \cdot \overline{Q_2} \cdot \overline{Q_4} \\
 & \overline{D} \cdot \overline{\text{NC}} = \overline{\text{NC}} \cdot Q_1 \cdot Q_4 \cdot \overline{\text{TC}} \cdot Q_2 \cdot \overline{Q_3} \cdot \overline{4096_2} \cdot \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot \overline{4095_1} \cdot \overline{\text{NR}} = \overline{\text{NR}} \cdot Q_0 \cdot \overline{Q_2} \cdot \overline{Q_4} \\
 & D_4 = \overline{Q_2} \cdot \overline{Q_3} \cdot Q_4 + \overline{Q_0} \cdot Q_1 \cdot Q_4 + Q_1 \cdot \overline{Q_2} \cdot Q_4 + \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot Q_3 + Q_0 \cdot \overline{Q_1} \cdot Q_2 \cdot Q_4 + \overline{4095_1} \cdot \\
 & \overline{\text{NR}} = \overline{\text{NR}} \cdot \overline{\text{NM}} = \overline{\text{NM}} \cdot Q_0 \cdot Q_1 \cdot \overline{Q_2} \cdot Q_3 \cdot Q_4 + A(0) \text{TESTER} \cdot Q_0 \cdot \overline{Q_1} \cdot Q_2 + \overline{\text{TC}} \cdot \\
 & \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot \overline{Q_3} = \overline{Q_2} \cdot \overline{Q_3} \cdot Q_4 \cdot \overline{Q_0} \cdot Q_1 \cdot Q_4 \cdot Q_1 \cdot \overline{Q_2} \cdot Q_4 \cdot \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot Q_0 \cdot \overline{Q_1} \cdot Q_2 \cdot Q_4 - \\
 & \overline{4095_1} \cdot \overline{\text{NR}} = \overline{\text{NR}} \cdot \overline{\text{NM}} = \overline{\text{NM}} \cdot Q_0 \cdot Q_1 \cdot \overline{Q_2} \cdot Q_3 \cdot \overline{\text{TC}} \cdot Q_2 \cdot Q_3 \cdot Q_4 + A(0) \text{TESTER} \cdot \\
 & Q_0 \cdot \overline{Q_1} \cdot Q_2 \cdot \overline{\text{TC}} \cdot \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot \overline{Q_3} \\
 & Ecuatiile comenziilor sunt: \\
 & A(0) \text{NC} = \overline{(d)} \rightarrow \overline{\text{id}} = A \cdot \text{GAL} = Q_0 \cdot Q_1 \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot Q_4 \cdot \text{GAL} \\
 & A(1) D = B = Q_0 \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot Q_4 \\
 & A(0) \text{NM} = C = Q_0 \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot Q_3 \cdot Q_4 \\
 & A(0) \text{NR} = X = Q_0 \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{Q_4} \\
 & A(0) \text{N}_1 = A(0) \text{N}_2 = E = Q_0 \cdot Q_1 \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{Q_4} \\
 & \overline{(n_2)} \rightarrow \overline{i_a} = F = Q \cdot \overline{4095_1} = \overline{F} \cdot Q \cdot \overline{4095_1} = \overline{F} \\
 & \text{SCR} = G + H + U = \overline{G} \cdot \overline{H} \cdot \overline{U} \\
 & + I \cdot N_2 = I + L + S \cdot A(0) \text{TESTER} = I \cdot \overline{L} \cdot \overline{S} \cdot A(0) \text{TESTER} \\
 & \overline{(n_1)} \rightarrow \overline{i_s} = K + S \cdot A(0) \text{TESTER} = \overline{K} \cdot \overline{S} \cdot A(0) \text{TESTER} \\
 & A(1) \text{TESTER} = K + P + S = \overline{K} \cdot \overline{P} \cdot \overline{S}
 \end{aligned}$$

$(N_1) \rightarrow N_2 = \&A(o) \text{ TESTER}$
 $CD = L + Q \cdot 4095_1 \cdot \overline{TC} + Q \cdot 4095_1 \cdot \overline{NR = NRF} + Q \cdot 4095_1 \cdot NR = NRF \cdot \overline{NM = NMF} + S \cdot A(o)$
 $\text{TESTER.T.}4096_2 = I \cdot Q \cdot \overline{4095_1 \cdot TC} \cdot Q \cdot 4095_1 \cdot \overline{NR = NRF} \cdot Q \cdot 4095_1 \cdot NR = NRF$
 $\overline{NM = NMF} \cdot S \cdot A(o) \text{ TESTER.T.}4096_2,$
 $+ I \overline{NR = Q \cdot 4095_1 \cdot NR = NRF}$
 $+ I \overline{NM = Q \cdot 4095_1 \cdot NR = NRF} \cdot \overline{NM = NMF}$
 $+ I \overline{NC = P \cdot D^*} \cdot \overline{NC = NCF}$
 $A(o) \text{ GAL} = R \cdot D^*, NC = NCF$
 $+ I \overline{N_1 = V}$

Proiectarea UC

UC este unitatea de comandă care dă succesiunile tuturor solicitărilor sau testelor la care urmărește să fie supuse modulele de memorie. Ea apelează unitățile: subprogram de îmbătrinire SPI; subprogram de testare SPT; unitatea de comandă GALLO-PING, UC-GAL. Doar unitatea de generare a codurilor de eroare UC-CODER nu poate fi apelată direct de către unitatea de comandă UC.

UC își începe activitatea după ce bistabilul SIART este poziționat pe "1" de către un semnal venit de la microprocesor. Cît timp acest semnal nu iesește, bistabilul SIART rămîne poziționat pe "0", iar unitatea de comandă stă în bucle de aştep-tare.

După ce START e poziționat pe "1", UC initializează numărătorul de adresare curentă ($A(o)N_2$) și numărătorul de teste ($A(o)Z$); totodată se pregătește adresarea de la numărătorul de adresare curentă ($(n_2) \rightarrow im$) și intrarea datelor de la cheile de date ale panoului ($(gad) \rightarrow id$). Se verifică în con-tinuare dacă s-a cerut o îmbătrinire la scriere sau la citire (bistabilul I-CIT este poziționat pe "0" sau pe "1" de către comutator cu trei poziții de pe panou). Dacă I-CIT este pe "1", bistabilul de citire/scriere este poziționat pe "1" ($A(1)BC/S$). În acest moment UC apelează unitatea ce conduce activitatea de îmbătrinire, prin poziționarea pe "1" a bista-bilului asociat ($A(1)SPI$). După ce unitatea SPI își încheie

activitățea, este testat bistabilul TEST, poziționat pe "1" de către un semnal venind de la microprocesor.

Dacă acest bistabil este pe "0", se apelează din nou unitatea SPI pentru un nou ciclu de îmbătrinire. Cind TEST e "1", se incrementează cu 1 numărătorul de teste (+1Z) conținut său devenind acum 1. După cum am mai arătat, numărătorul Z conține:

- 000 la îmbătrinire
- 001 la scriere, citire, comparare cu conținutul cheilor de date
- 010 la scriere, citire, comparare cu "0"
- 011 la scriere, citire, comparare cu "1"
- 100 la scriere, citire, comparare cu adresa curentă
- 101 la testul GALLOPING

In acest moment deci urmă memorarea conținutului cheilor de date, cîtirea informației memorate, compararea cu conținutul cheilor și eventual generarea codului de eroare. Pentru aceasta, bistabilul de citire/scriere este inițializat (A(0)BC/S) indicind că urmează o scriere. Înscrierea conținutului cheilor de date se face printr-un ciclu de îmbătrinire la scriere, deci se apelează unitatea SPI(A(1)SPI). După ce aceasta își încheie activitatea, deci a fost memorat conținutul cheilor de date urmă compararea și generarea codului de eroare. Pentru execuțarea acestora este apelată unitatea specializată în aceste activități (A(1)SRT). Se verifică (după ce SPI predă controlul (A(0)SRT)), dacă conținutul numărătorului de teste este 1; acesta fiind într-adevăr 1, se pregătește percurgerea următorului test, corespunzător conținutului numărătorului de teste după prima incrementare, deci scriere, citire, comparare cu "0"; pentru aceasta se generează comenziile A(c)D și (d)→ie; numărătorul de teste e incrementat, conținutul său fiind acum 2, deci lucrurile se repetă cu datele complementare. La terminarea și a acestui test, se verifică dacă conținutul numărătorului de teste este 1; bineînțeles nu este ($Z_1 = "0"$) apoi se verifică dacă este 2. Dacă da, ($Z_2 = "1"$) se complementează bistabilul de date, degăzind urmează testul de înscrîere, citire, comparare cu "1". După terminarea acestuia, conținutul numărătorului de teste va fi 3 ($Z_3 = "1"$) deci urmează testul de scriere, citire, comparare

cu adresa curentă. (La care conținutul numărătorului va fi 4) pentru aceasta la intrarea de date se îndrumă adresa curentă ((ia)→id) și lucrurile se reiau. După terminarea acestor date (deci Z_1 este "0", Z_2 ="0", Z_3 ="0"). Se apeleză unitatea de comandă UC-GAL, pentru desfășurarea testului GALLOPING (A(l)GAL). După ce aceasta își termină activitatea, (GAL="0"), unitatea de comandă intră în buclă de așteptare inițială.

Urmează să tratăm cazul cind, de la panou, nu se cere îmbătinire la citire (I-CIT="0"). În acest caz, se initializează bistabilul citire scriere BC/S se verifică dacă se cere îmbătinire la scriere; dacă da (I-SCR este "1") se reia totul de la prima spelare a unității SPI, pentru îmbătinirea la scriere. Dacă nu se cere nici îmbătinire la scriere (I-SCR este "0"), prin pozitionarea pe "1" a bistabilului de îmbătinire regenerare (A(l)HI-EG) se procedează la un regim de regenerare, ce durează pînă cind bistabilul TEST e pozitionat pe "1" de către un semnal de la microprocesor, după care bistabilul de îmbătinire regenerare este inițializat (A(0)BI-REG). În continuare celelalte teste se desfășoară după cum au fost descrise mai sus.

În cazul regimului de îmbătinire la scriere sau citire, durata acestuia poate varia, după necesități, lucru realizat prin bistabilul TEST care poate fi pozitionat pe "1" la un moment sau altul de către microprocesor, determinind începerea celorlalte teste.

Organograma de funcționare este prezentată în fig.8.23, iar diagramele pentru stările curente și următoare în fig. 8.24 respectiv 8.25.

În continuare sunt date ecuațiile de intrare și ecuațiile funcțiilor de comandă:

$$\overline{D}_0 = Q_0 \cdot Q_3 + \overline{Z}_1 \cdot \overline{Z}_2 \cdot \overline{Z}_3 \cdot Q_0 \cdot Q_2 + \overline{GAL} \cdot Q_0 \cdot \overline{Q}_2 + \overline{SPI} \cdot \overline{V_{MOS}} \cdot \overline{Q}_1 \cdot Q_3$$

$$D_0 = \overline{Q_0} \cdot Q_3 \cdot \overline{Z}_1 \cdot \overline{Z}_2 \cdot \overline{Z}_3 \cdot Q_0 \cdot Q_2 \cdot \overline{GAL} \cdot Q_0 \cdot \overline{Q}_2 \cdot \overline{SPI} \cdot \overline{V_{MOS}} \cdot \overline{Q}_1 \cdot Q_3$$

$$D_1 = \overline{\text{START}} \cdot \overline{I-CIT} \cdot \overline{I-SCR} \cdot \overline{Q}_1 \cdot \overline{Q}_2 + \overline{GAL} \cdot Q_0 \cdot \overline{Q}_2 + \overline{SPI} \cdot Q_3 \cdot \overline{Q}_1 + Q_3 \cdot Q_1 \cdot \overline{Q}_0 + \\ + \overline{SPI} \cdot \overline{TEST} \cdot \overline{Q}_1 \cdot \overline{Q}_3 \cdot Q_2$$

	Q_1		Q_1	
Q_2	G F E X H d A B	P Y Q D d d R C		
	O T S d H d d M	J U W K I V Z L		
			Q_0	Q_0

Fig. B.21.

D_0	Q_1	Q_1	D_1	Q_1	Q_1
Q_2	0 0 0 1 0 TESTER 1 1 0 0 0 d 0 0 0 1 1 1	0 d 1 1 d d 1 1 0 d d 0 0 1 1	0 0 1 1 0 d 1 1 0 d d 0 0 1 d 0 d 0 1 TC 0 0 1 1 0	Q_3	Q_4
Q_0	Q_0	Q_0	Q_0	Q_0	Q_0
D_2	Q_1	Q_1	D_3	Q_1	Q_1
Q_2	0 0 0 0 0 0 0 d TC 1 1 d 0 0 0 1 1 1	TC d 0 0 0 d d 0 0 1 d d d 1 1 1 1 1 1 1	0 0 0 0 0 d 1 1 0 d d 1 0 1 d d d 0 0 0 0 0 0 0	Q_3	Q_4
Q_0	Q_0	Q_0	Q_0	Q_0	Q_0
D_4	Q_4	Q_1	Q_1	Q_1	
Q_2	1 0 0 0 1 d 1 1 0 0 0 0 d d 1 0 0 0 0 d TC d d 1 0 TC 0 A(0) TESTER 0 1 0 1				Q_3
Q_0	Q_0	Q_0	Q_0	Q_0	Q_4

Fig. B.22.

$\overline{J_1} = \text{START} \cdot \overline{\text{I-CIT}} \cdot \overline{\text{I-SCR}} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{\text{GAL}} \cdot \overline{Q_0} \cdot \overline{Q_2} \cdot \overline{\text{SPI}} \cdot \overline{Q_1} \cdot \overline{Q_3} \cdot \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_3} \cdot \overline{\text{SPI}} \cdot \text{TEST}$
 $\overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3}$

$J_2 = Q_3 + Q_2 \cdot Q_0 + \text{TEST} \cdot \overline{Q_0} \cdot Q_1 + \text{START}(\overline{\text{I-CIT}} \cdot \overline{\text{I-CIT}} \cdot \overline{\text{I-SCR}}) \cdot Q_0 \cdot Q_1 + \overline{Z_1} \cdot \overline{Z_2} \cdot \overline{Z_3} \cdot Q_2$

$J_3 = \overline{Q_3} \cdot \overline{Q_0} \cdot Q_3 \cdot \text{TEST} \cdot \overline{Q_0} \cdot Q_1 \cdot \text{START} \cdot \overline{\text{I-CIT}} \cdot \overline{\text{I-SCR}} \cdot \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Z_1} \cdot \overline{Z_2} \cdot \overline{Z_3} \cdot Q_2$

$J_4 = Q_3 \cdot \overline{Q_0} + Q_1 \cdot Q_2 \cdot \overline{Q_0} + \overline{A(o)} \text{SPT} \cdot Q_3$

$J_5 = \overline{Q_3} \cdot \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot \overline{Q_2} \cdot \overline{A(o)} \text{SPT} \cdot Q_3$

$(n_2) = \text{id} = (\text{gad}) \rightarrow \text{id} = A(o) N_2 = A \cdot \text{START} = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \text{START}$

$(o) BC/S = A \cdot \text{START} \cdot \overline{\text{I-CIT}} + 1 = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \text{START} \cdot \overline{\text{I-CIT}} + \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot Q_3 \cdot \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \text{START} \cdot \overline{\text{I-CIT}} \cdot \overline{\text{I-SCR}}$

$\overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \text{START} \cdot \overline{\text{I-CIT}} \cdot \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot Q_3$

$(1) BC/S = A \cdot \text{START} \cdot \text{I-CIT} = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \text{START} \cdot \text{I-CIT}$

$(1) BI-REG = A \cdot \text{START} \cdot \overline{\text{I-CIT}} \cdot \overline{\text{I-SCR}} = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \text{START} \cdot \overline{\text{I-CIT}} \cdot \overline{\text{I-SCR}}$

$(1) SPI = C + I = \overline{Q_0} \cdot \overline{Q_1} \cdot Q_2 \cdot \overline{Q_3} + \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot Q_3 = \overline{Q_0} \cdot \overline{Q_1} \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot Q_3$

$(o) BI-REG = B \cdot \text{TEST} = \overline{Q_0} \cdot Q_1 \cdot \overline{Q_2} \cdot \overline{Q_3} \cdot \text{TEST}$

$Iz = D + G \cdot \overline{Z_1} \cdot \overline{Z_2} \cdot \overline{Z_3} = \overline{D} \cdot \overline{G} \cdot \overline{Z_1} \cdot \overline{Z_2} \cdot \overline{Z_3} = \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot \overline{Q_3} \cdot \overline{Q_0} \cdot Q_1 \cdot Q_2 \cdot \overline{Q_3} \cdot \overline{Z_1} \cdot \overline{Z_2} \cdot \overline{Z_3}$

$(1) SPT = F = Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3$

$(o) D = (d) \rightarrow \text{id} = G \cdot Z_1 = Q_0 \cdot Q_1 \cdot Q_2 \cdot \overline{Q_3} \cdot Z_1$

126




Fig. 8-23.

$$A(1)D = G \cdot \bar{Z}_1 \cdot Z_2 = Q_0 \cdot Q_1 \cdot Q_2 \cdot \bar{Q}_3 \cdot \bar{Z}_1 \cdot Z_2$$

$$(ia) \rightarrow id = G \cdot \bar{Z}_1 \cdot \bar{Z}_2 \cdot Z_3 = Q_0 \cdot Q_1 \cdot Q_2 \cdot \bar{Q}_3 \cdot \bar{Z}_1 \cdot \bar{Z}_2 \cdot Z_3$$

$$A(1)GAL = G \cdot \bar{Z}_1 \cdot \bar{Z}_2 \cdot \bar{Z}_3 = Q_0 \cdot Q_1 \cdot Q_2 \cdot \bar{Q}_3 \cdot \bar{Z}_1 \cdot \bar{Z}_2 \cdot \bar{Z}_3$$

OBS. Referitoare la sintetizarea schemelor functiilor de ieșire.

Existind semnale care constituie funcții de ieșire la mai multe unități de comandă, se impune scrierea ecuațiilor unificate ale acestor funcții. În acest scop se vor utiliza indici a căror semnificație se dă în continuare:

- i - SPI
- t - SPI
- c - UC
- e - UC-CODER
- g - UC GALLOPING

$$SCR = SCR_i + SCR_g$$

$$CIT = CIT_i + CIT_e$$

$$+LN_2 = (+LN_{2i}) + (+LN_{2t}) + (+LN_{2g})$$

$$+LR = (+LNR_i) + (+LNR_t) + (+LNR_g)$$

$$+LNW = (+LNW_t) + (+LNW_g)$$

$$+INC = (+INC_t) + (+INC_g)$$

$$A(o)NR = A(o)NR_i + A(o)NR_t + A(o)NR_g$$

$$A(o)NC = A(o)NC_t + A(o)NC_g$$

$$A(o)NM = A(o)NM_t + A(o)NM_g$$

$$A(1)TESTER = A(1)TESTER_t + A(1)TESTER_g$$

$$(n_2) \rightarrow ia = (n_2) \rightarrow ia_c + (n_2) \rightarrow ia_g$$

$$(d) \rightarrow id = (d) \rightarrow id_c + (d) \rightarrow id_g$$

$$A(1)D = A(1)D_c + A(1)D_g$$

$$A(o)N_2^2 = A(o)N_{2c} + A(o)N_{2g}$$

Aceste ecuații sunt doar principiale, fără a ține cont de polaritățile semnalelor. Transcriem în continuare aceste ecuații sub forma din care se pot sintetiza:

128

SCR=Q_{oi}•Q_{li}•Q_{2i}•SPL.BC/S.Q_{og}•Q_{1g}•Q_{2g}•Q_{3g}•Q_{4g}•Q_{og}•Q_{1g}•Q_{2g}•Q_{3g}•
Q_{4g}•Q_{og}•Q_{1g}•Q_{2g}•Q_{3g}•Q_{4g}

+1NR=Q_{oi}•Q_{li}•Q_{2i}•NR=NRF.Q_{ot}•Q_{1t}•Q_{2t}•Q_{3t}•NR=NRF.Q_{og}•Q_{1g}•Q_{2g}•
Q_{3g}•Q_{4g}•4095₁.NR=NRF

A(o)N₂=Q_{oc}•Q_{1c}•Q_{2c}•Q_{3c}•START.Q_{og}•Q_{1g}•Q_{2g}•Q_{3g}•Q_{4g}

+1NM=Q_{2t}•Q_{3t}•NM=NMF.Q_{ot}•Q_{1t}•4095₁.NR=NRF.NM=NMF.Q_{og}•Q_{1g}•Q_{2g}•
Q_{4g}•Q_{3g}

CIT=Q_{oi}•Q_{li}•Q_{2i}•SPT.BC/S.Q_o.TESTER

A(o)NR=Q_{oi}•Q_{li}•Q_{2i}•NR=NRF.Q_{ot}•Q_{1t}•Q_{2t}•Q_{3t}•Q_{ot}•Q_{1t}•Q_{2t}•Q_{3t}•
.NC=NCF.Q_{og}•Q_{1g}•Q_{2g}•Q_{3g}•Q_{4g}

A(1)D=Q_{oc}•Q_{1c}•Q_{2c}•Q_{3c}•Z₁•Z₂•Q_{og}•Q_{1g}•Q_{2g}•Q_{3g}•Q_{4g}

1NC=Q_{ot}•Q_{1t}•Q_{2t}•Q_{3t}•Q_{og}•Q_{1g}•Q_{2g}•Q_{3g}•Q_{4g}•D.NC=NCF

(n₂)→ia=Q_{oc}•Q_{1c}•Q_{2c}•Q_{3c}•START.Q_{og}•Q_{1g}•Q_{2g}•Q_{4g}•Q_{3g}•Q_{4g}•4095₁.

Q_{og}•Q_{1g}•Q_{2g}•Q_{3g}

(d)→id=Q_{oc}•Q_{1c}•Q_{2c}•Q_{3c}•Q₁•A(o)NC

129

Q ₀			
Q ₁			
Q ₂			
A	B	H	X
X	X	X	X
E	I	F	X
C	D	G	X

Fig. B.24.

D ₀	Q ₀				D ₁	Q ₀				D ₂	Q ₀				D ₃	Q ₀				
	0	0	GAL	X		0	1	GAL	X		0	0	0	X		0	0	0	X	
Q ₁	X	X	X	X	Q ₁	X	X	X	X	Q ₁	1	1	1	X	Q ₁	X	X	X	X	Q ₁
0	0	1	X	X	0	1	1	X	X	0	1	1	1	X	0	0	0	X	0	
0	0	0	X	X	0	0	1	X	X	0	1	1	1	X	0	0	0	X	0	
Q ₂	TEST	0	X	X	Q ₂	1	1	X	X	Q ₂	0	0	0	X	Q ₂	1	1	X	X	Q ₂
1	1	1	X	X	1	1	1	X	X	1	1	1	1	X	0	1	0	X	0	
1	1	1	X	X	1	1	1	X	X	1	1	1	1	X	0	1	0	X	0	

Fig. B.25.

$\rightarrow LN_2 = Q_{ot} \cdot Q_{1t} \cdot Q_{2t} \cdot Q_{3t} \cdot TESIER \cdot Q_{oi} \cdot Q_{li} \cdot Q_{2i} \cdot TASTER \cdot Q_{og} \cdot Q_{lg} \cdot Q_{2g} \cdot Q_{3g} \cdot$

$Q_{4g} \cdot Q_{og} \cdot Q_{lg} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g}, Q_{og} \cdot Q_{lg} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g}$

$A(o)NC = Q_{ot} \cdot Q_{1t} \cdot Q_{2t} \cdot Q_{3t} \cdot SPT \cdot Q_{og} \cdot Q_{lg} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g} \cdot uAL$

$A(o)NM = Q_{ot} \cdot Q_{1t} \cdot Q_{2t} \cdot Q_{3t} \cdot Q_{og} \cdot Q_{lg} \cdot Q_{2g} \cdot Q_{3g} \cdot Q_{4g}$

8.2. Structură de comandă cu execuții paralele cu mai multe DC "slave" supevizate de două DC "master" și înarchizare variabilă (flexibilă), utilizată la achiziție/distribuție de date în timp real.

8.2.1. Introducere

Sistemul de achiziție/distribuție supervizat și comandat de structura de comandă din titlu, are funcții multiple și anume:

- achiziția de parametri analogici (date analogice)
- achiziția de parametri numerici (date numerice)
- generarea de parametri numerici interni funcție de parametrii de intrare
- efectuarea de corecții de scară în două etape:
 - corecție analogică
 - corecție numerică
- efectuarea conversiei din binar în cod BCD în vederea afișării zecimale a parametrilor, pentru control vizual
- efectuarea unei noi conversii din binar paralel în binar serie (pentru transmisie sau stocare)
- gruparea mai multor seturi de parametri sub formă de blocuri și descărcarea acestor blocuri pe un suport de informație magnetic (bandă, casetă, disc, g.s.).
- redarea (citirea) blocurilor înregistrate anterior
- despachetarea blocurilor
- reconverțirea serie-paralel

- efectuarea conversiei numeric-analogice (numai la parametrii de tip analogic)
- distribuirea parametrilor analogici (succesiuni de egantioane memorate analogic și apoi filtrate) și a parametrilor numerici
- utilizarea parametrilor distribuiți la comanda unui proces analog-numeric (hibrid) cu program preinregistrat.
- afișarea numerică zecimală a parametrilor distribuiți (în unități de mărimi fizice) și afișarea analogică (traseror de curbe, osciloscop cu remanență) pentru control vizual sau pentru obținerea unui document de istorie a procesului.

Sistemul realizat practic are o structură originală și experimentat pentru înregistrarea/reproducerea parametrilor sudurii automate [anexa 2, FOTO 2] poate fi utilizat și în alte aplicații.

Folul acestui sistem este de a genera un document al "istoriei" unei suduri atât pentru a certifica calitatea ei cât și pentru a servi la reproducerea în mod automat a unor suduri. Sistemul este destinat să fie utilizat la fabricarea automată a unor componente de instalații din industria chimică și din cadrul centralelor nucleare-electrice.

Parametrii esențiali și unei suduri sunt:

- curentul de sudare
- tensiunea arcului electric
- viteza de avans a tractorului de sudare, ca funcție de timp.

Sistemul care va fi descris în continuare poate înregistra 7 parametri cu semn (3 curenti, 2 tensiuni, 2 viteză) precum și timpul, ca parametru generat intern, în acest sistem automat.

Parametrii se prezintă sub formă de tensiuni analogice uniformificate, cu semn, cuprinse între 0 - 10 V.

Aceștia sunt convertiți în formă numerică, afișată zecimală și memorată binar pe o unitate de casetă magnetică UCM 101-2.

De pe casetă, se convertează din nou în formă analogică, pentru a putea comanda o instalație de sudură automată, pentru a fi vizualizată în formă grafică (la un traseror de curbe), sau se reconvertează din nou în formă numerică pentru a fi afișată în zecimal.


In continuare, după o prezentare succintă a intregii instalații, nu se va prezenta în detaliu decit partes mai interesante, și anume unitatea de comandă.

8.2.2. Schema bloc a sistemului. Descrierea funcționării

In fig.8.26 este prezentată schema bloc a IR-MM (sistem de înregistrare-redare utilizând bandă magnetică).

Semnificațiile blocurilor sunt următoarele:

- 1 - multiplexor care selectează parametrii sudării în curs sau parametrii preînregistrati numeric și redăti analogic
- 2 - multiplexor analogic pe post de multiplexor numeric pentru semnelele parametrilor.
- 3 - divizor pentru corecția analogică de scară și multiplexor analogic al parametrilor de intrare.
- 4 - bloc de urmărire-egantionare-memorare
- 5 - convertor analog-numeric pe 8 cifre binare.
- 6 - numărător pe post de "contor de timp" care avansează cu o unitate la fiecare set de parametri selectați.
- 7 - multiplexor care selectează un parametru de sudare (cel deja multiplexat în blocul 3), sau timpul.
- 8 - bistabil care generează date în completarea parametrilor unei suduri care se termină "0" - pe post de date; "1" - pe post de marcă - multiplexate de 9 ori cît este cuvântul serie, memorat pe casetă).
- 9 - un nou nivel de multiplexare - care permite intrarea datelor generate de bistabilul 8 spre registrul tampon 10.
- 10 - registru tampon care asamblează cuvinte de nouă biți, dacă vin serie de la casetă sau ledezasamblează pentru memorare pe casetă, dacă vin paralel de la convertorul A/N.
- 11 - registru de deplasare stanga-dreapta care servește la efectuarea corecției numerice de scară, pentru afișarea în unități de mărimi fizice reale.
- 12 - numărător binar invers
- 13 - numărător BCD direct
- 14 - decodificator pe 3 ranguri zecimale BCD-7 segmente
- 15 - afișaj zecimal pe 3 ranguri
- 16 - afișaj semn.
- 17 - bistabil de autorizare a numărării în numărătoarele 12 și 13 pentru conversia binar-BCD.



- 18 - detectoare de mărci (11...11)
- 19 - multiplexor date-serie (din NT-bloc 10 sau de la interfața casetei - bloc 2d).
- 20 - memorie RAM conectată în timp real la parametrii de sudare.
- 21 - memorie RAM ce servește la descărcarea datelor sub formă de blocuri, pe casetă.
- 22,25 - registre de adresa
- 23,26 - detectoare pentru anumite adrese (704_{10}^1 , 720_{10}^1 , 720_{10}^2).
- 24,27 - baza de timp (DCLm) pentru RAM_{1,2}.
- 28 - interfață sistemului cu unitatea de casetă magnetică
- 29 - unitatea de casetă magnetică UCM 101-2.
- 30 - convertor numeric/analogic
- 31 - demultiplexor analogic pentru parametrii redați.
- 32 - blocuri de eșantionare-memorare.
- 33 - blocuri de filtrare
- 34 - demultiplexor pentru semnele parametrilor redați.
- 35 - sistem de surse de sudare și tractor pentru sudare automată.
- 36 - dispozitiv de trăsare grafică
- S_i - instalație de sudare de la care se generează parametrii ce urmează să fi înregistrări.
- S_e - instalație de sudare automată după program preînregistrat.
- UC - unitate de comandă numerică a întregului sistem, din care:
- I - dispozitiv de comandă (dc) al înregistrării
 - H - dc. al corecției numerice de scară, conversiei binar - BCD și afișării secimale.
 - T - d.c. al încărcării serie-paralel al NT (bloc 10), a descărcării sale serie-paralel și a deplasărilor stinge-drepta.
 - L - d.c. al celor două memorii RAM cuplate între ele și al transferurilor de date aferente
 - R - d.c. al redării
 - FC - panou de comandă și vizualizare
 - BSA - blocul sistemului de alimentare.
- Funcționarea de ansamblu a sistemului este următoarea: la apariția tranziției 0→1 a semnalului "start", blocul I, gene-

reză semnale de selecție succesivă, și parametrilor și semnelor lor spre multiplexoarele 1 și 2, apoi spre 3. Apoi dă comanda de egantionare - memorare spre blocul 4 și declanșează conversia analog-numerică la blocul 5. După răspunsul blocului 5 (sfîrșit conversie), multiplexorul 7 va selecta parametrul curent, sau timpul, generat numeric în blocul 6, pentru a merge mai departe în sistemul de vizualizare sau spre lanțul care conduce în final la înregistrarea pe casetă.

Intrucit în blocul 3 se face corecția analogică de scără (prin divizare), blocul 11 (registrul de deplasare) va efectua corecție numerică de scără prin divizare sau multiplicare cu 2.

Conversia binar - BCD este asigurată printr-o numărare simultană, directă în numărătorul 13, inversă în numărătorul 12, pînă la anularea conținutului acestuia.

Blocul 12 este încărcat paralel din registrul 11.

Bistabilul 17 autorizează aceste două numărări pînă la încheierea conversiei.

Blocul 14 convertește ieșirile BCD ale blocului 13 și le trimite spre afișajul zecimal pe 7 segmente, 15.

Afișajul 16, permite vizualizarea semnului parametrului afișat.

Cuvîntul binar-paralel de 6 cifre plus semn, trece prin blocurile 9 și 10, iar apoi în serie, bit cu bit prin blocurile 19, 20, 21, 26, 29.

Dacă are loc o tranziție 1 → 0 a semnalului "start", atunci datele trec prin fenomene tranzitorii (datorită opririi procesului de sudare), și valorile acestora sunt nesemnificative. Din acest moment, bistabilul 6 se poziționează pe "0", multiplexorul 9, selecteză intrările conectate la acest bistabil (de 9 ori), adică celea de sus în fig. B16 pentru a completa cuvîntul de 9 biti în RT : 10, RAM_{1,2}(20,21). Ultimul cuvînt de 9 biti care se mai memorează este 11 ... 11, el constituind marca de sfîrșit-sudură. Acest lucru se realizează prin poziționarea pe "1" a bistabilului 6.

Cuvîntele intrare paralel în blocul 10 (RT) sunt trimise serie prin multiplexorul de 1 bit, 19 pe calea din stînga, spre RAM₁(20). Cind RAM₁(22) ajunge la adresa considerată de noi finală (720), acest lucru este sesizat de blocul 23, care declanșează pornirea dispozitivului de comandă h, care va conduce și controla transferul datelor din RAM₁ în RAM₂ într-un timp scurt, mai

scurt decât intervalul între două selecții a parametrilor de intrare. Când RAM₂ este plin, adică RA₂ (25) conține adresa 720, sept sesizat de circuitul 26, se aduce la "0 ... 0" RA₁, pentru a putea permite în continuare, încărcarea RAM₁ cu cunoscute serie de 9 biți reprezentând parametri de sudare. Tot în acest moment se declanșează circuitele din interfața 26, care citesc bit cu bit informație din RAM₂ și o memorează sub formă de bloc, pe casetă, oprind apoi caseta.

Blocurile DCL₄ 24 și 27, precum și RA_{1,2} (22,25) pot fi comandate atât de blocul N cât și de blocul 28.

Deci pînă acum s-au descris fenomenele care își loc la înregistrare.

La redare, declanșată de la panoul PC, prin comutatorul RADAR_b, se declanșă blocul R care trimite o comandă de pornire a casetei, la blocul 28. Datele citite de pe casetă trec pe calea 19,20,21,10, de o manieră similară ca la înregistrare. Din RT (blocul 10), cuvîntul paralel de 9 biți este trimis astfel: cei 8 biti reprezentând mărimea, sunt trimiși spre detectoare de mărci 1b care să aparțină cuvîntului 11 ... 11, acționând asupra blocului R, oprind redarea. Bitul semn este trimis spre demultiplexorul 34, iar de aici la instalația de sudură automată (35 și S_e). Tot bitul semn mai este trimis și la sistemul de afișaj al semnului 16 (care mai conține de fapt și niște circuite de selecție, nefigurate).

Cei 8 biti reprezentând mărimea numărului sunt trimiși și la blocul 30 (convertor N/A) iar de aici la demultiplexorul 31 și apoi pentru fiecare ieșire prin cîte un bloc 32 și 33 unde se face egantionarea și memorarea respectiv filtrarea și refacerea nivelelor (refacerea corecției analogice de scară). În final și aceste semnale ajung la blocurile 35 și S_e. Dacă se dorește o tracătură grafică a parametrilor, aceștia se pot conecta pe rînd la blocul 36 (tracerator). Pentru a afișa numeric parametrii redăti, aceștia sunt din nou dugi prin lanțul 1,3... 11, 12, 13, 14, 15.

In realitate, la afișarea semnului (blocul 16) nu e numai capsula de afișaj cum rezultă din figura 1 o schema mai complexă, care conține un bistabil de memorare a semnului parametrului curent și o logică combinațională ce asigură selecțarea semnului înregistrat sau redat, al parametrului curent

selectat (multiplexat) sau distribuit (demultiplexat) la momentul de timp cind acesta este la mijlocul perioadelor de transmitie. Nu ne propunem sa analizam nici aceste procese.

8.2.3. Principiul de generare al comenziilor. Segmentarea unității de comandă - UC

Datorită multiitudinii de blocuri funcționale (36 blocuri), datorită celor două reîmuri distincte (înregistrare, redare), precum și datorită faptului că există mai multe funcții ce trebuesc efectuate simultan și în corelare strânsă una cu alta, UC este deosebit de complexă.

Pentru aceste motive, UC a fost segmentată în 5 parti: I, H, T, A, R - căror misiune de ansamblu a fost enunțată în paragraful 8.2.

Aceste 5 parti sunt de fapt unități de comandă, fiecare cu orologiu propriu, având doar generatorul de tact unic, pentru a asigura un sincronism perfect între ele. Toate semnalele de dialog cu exteriorul, precum și semnalele de răspuns interne, de durată sau întirzire aleatorie, sunt sincronizate cu tactul sistemului, pentru a evita fenomene de hazard dinamic.

La elegerea principiului de funcționare a unui astfel de orologiu, se poate merge pe un orologiu cu număr fix de impulzuri ce apar succesiv la diferențele ieșiri sau un orologiu la care anumite impulzuri sau grupe de impulzuri se repetă în funcție de anumite condiții externe , fig.8.27a, 8.27b. Dar datorită faptului că aceste unități de comandă (I,...,R) sunt conditionate de mai multe semnale de stare interne sau externe, ce pot modifica durata sau tipul ciclului orologiului, să aleagă un astfel de principiu care permite caprice impuls de orologiu să apară în orice moment. De asemenea un impuls de orologiu poate dura nu o perioadă de tact, ci oricâte (similar cu starea TW la microprocesorul INTEL 8080). În plus, ciclul orologiului poate avea durată variabilă în funcție de combinațiile semnalelor de condiționare. În principiu, un astfel de orologiu este prezentat în fig.8.27c.

- continuare, se descriu cele 5 UC, prin
- organigrame
- programe în limbajul hardware ALPL
- tabele cu microoperăriile (comenziile)

- limbaj obiectuit (descriere prin cuvinte).

8.2.3.1. Unitatea de comandă I, este de fapt un supervisor al proceselor majore care au loc la înregistrare. Organograma de funcționare este prezentată în fig.8.2ea, și b.28b împreună cu blocurile cu borne care sunt în legătură cu această UC. Descrierea ADRL este dată în continuare.

I1. \rightarrow (SYN(start)+SYN(porn).b₁ porn)/(1); rsel \leftarrow 1.

I2. M₁ \leftarrow 1; M_{12,5} \leftarrow 1; ican = 1.

I3. (SYN(becan))/(3).

I4. pm = rt = SYN (start)

I5. \rightarrow (SYN(M_{12,5}))/(5).

I6. \rightarrow (selh, selh)/(7,1).

I7. dep - rsel = 1; \rightarrow (2).





unde: - I1...I7 reprezintă impulsurilor de orologiu

- funcția SYN(x) reprezintă ieșirea unui bistabil de sincronizare de nivel (tip D), la o cărui intrare se aduce funcția X.
- \rightarrow reprezintă faptul că urmează un salt necondiționat decă nu există "/".
- (....)/(....) - reprezintă faptul că urmează un salt condiționat, la care condițiile de salt sunt în stînga semnului "/", iar destinațiile sunt în dreapta semnului "/".
- restul notatiilor reprezintă semnale de comandă ce se generează condiționat sau nu, la diverse impulsuri de orologiu.

Urmărим fig.8.28 (blocurile cu borne), unde toate dreptunghiurile complete reprezintă blocurile funcționale ale acestei UC, respectiv orologiu I și logica sa combinațională, iar jumătățile de dreptunghiuri reprezintă blocuri funcționale comandate de către I.

RSCL - este un registru de selecție a celor 4 parametri. El poate fi încărcat cu 1000 0000, la comanda rsel \leftarrow 1, conținutul poate fi deplasat (rotit) la comanda dep - rsel.

Legirile sale, nefiind semnificative aici, nu sunt tratate, cu excepția celei mai semnificative; selh (selecție para-



metrului "timp").

τ_1 - este un monostabil cu durată impulsului emis de 1 microsecundă. El este declanșat cu semnalul $M_1 = 1$, și servește convertorului A/N la eșantionare.

$\tau_{12,5}$ - este un monostabil cu durată impulsului emis de 12,5 ms și asigură temporizarea la explorarea parametrilor de intrare. Este declanșat cu ajutorul comenzi $M_{12,5} = 1$.

C-A/N - convertor analog-numeric, declanșat cu semnalul irezistență (și M_1); sănătatea ieșirii sa de stare care anunță; sfîrșit - conversie - analog - numerică.

bscen - bistabil care menținează semnalul sănătate

RT - registru tampon (bloc 1C, fig.826)

încercă paralel cuvintul prezentat la intrare, la comanda pm-rt.

b_1 porn - bistabil care se punte pe "1" la pornirea redării și stă pe "1" pînă la prima descărcare a EI pe $M_{12,5}$ (bloc 20, fig.826).

start - este semnal de declansare a înregistrării (de la instalația de sudură).

porn - este semnal de declansare a redării (de la panoul de comandă - PC, fig.826).

O descriere tabelară a funcționării blocului I, este redată în continuare:

O descriere prin cuvinte a proceselor care se desfășoară în unitatea de comandă I, se poate face urmărind organograma din fig.828. sau tabelul I (care de fapt reprezintă același lucru) la fel programul AHPL.

In starea II (la impulsul de orologiu II), se încearcă registrul de selecție $M_{12,5}$ cu 1000 0000. Dacă $X = 0$, adică nu a apărut nici semnalul "start", nici semnalul "porn" în condiția b_1 porn = 1, blocul I nu este declanșat, adică rămîne în starea de aşteptare II. Dacă $X=1$, merge în starea I2 unde se declanșeză cele două monostabile amintite și se comandă începerea unei conversiilor A/N.

Transițiile directe de la un impuls de orologiu la altul, nu sunt specificate explicit.

Starea I3 așteaptă terminarea conversiei A/N; cînd ecesitatea s-a produs (bscen=1) se trece mai departe la I4.

In starea I4 se generează comanda pm-rt numai dacă sîntem

UNITATEA DE COMANDA 1

I1 I2 I3 I4 I5 I6 I7
I1 → : I2 → : dacB: I4 → : dacB: dacB solh=1 I7 → :
(rsel←1) (M1←1) SYN(bscan)=1 (pm-rt)=1 SYN(M12,5)=1 treci la I7 (dep-rsel)
dacB X=1 (M12,5) treci la I4 dacB ramf1 la I5 treci la I2
treci la I2(ican) dacB: SYN(start)=1 dacB:
dacB X=1 SYN(bacan)=1 SYN(M12,5)=1
ramf1 la I1 ramf1 la I3 treci la I6

142.

unde: $X = \text{SYN}(\text{start}) + \text{SYN}(\text{port}) \cdot \overline{b_1} \text{port}$

pe modul de lucru "înregistrare" adică $\text{start}=1$, fiindcă numai atunci RF trebuie încărcat.

In starea I5 se aşteaptă un timp foarte lung (cca 2500 de impulsuri de tact) pînă se termină impulsul $M_{12,5}$, care a fost declanșat cu I2.

In starea I6, dacă $\text{selh}=1$, adică a fost selectat și ultimul parametru (timpul), se trece la I1 pentru a nu începe o nouă grupă de selecții de 8 parametrii, dacă "start" și "porn" între timp nu au devenit ambele "0" -adică s-a încheiat de fapt redarea sau înregistrarea curentă.

Dacă nu s-a selectat ultimul parametru, adică $\text{selh}=0$, se trece la I7, unde se dă comanda de depășire a registratorului de selecție (dep-rsel), pentru a se selecta un nou parametru, și se face salt înapoi la I2 unde se declanșează din nou temporizarea de 12,5 ms și se pornește conversia A/N.

Generatorul pentru impulsuri de orologiu I este realizat sub formă de registru cu bistabile D:

Positionarea pe "1" a unui bistabil oricare este definită de ecuațiile "D" care pot fi scrise după tabelul I, după organigrama din fig.8.28 sau după programul AHPL-I, și sint:

$$D_i1 = I1(\text{SYN}(\text{start}) + \text{SYN}(\text{porn}).b_1\text{porn}) + I6.\text{selh}$$

$$D_i2 = I1.(\text{SYN}(\text{start}) + \text{SYN}(\text{porn}).b_1\text{porn}) + I7$$

$$D_i3 = I2 + I3(\text{SYN}(b\overline{\text{scan}}))$$

$$D_i4 = I3(\text{SYN}(b\overline{\text{scan}}))$$

$$D_i5 = I4(\text{SYN}(M_{12,5}))$$

$$D_i6 = I5(\text{SYN}(M_{12,5}))$$

$$D_i7 = I6.\text{selh}$$

Ecuatiile functiilor sau semnalelor de comandă sint:

$$\text{rael} \leftarrow 1 = I1$$

$$b_1 \leftarrow 1 = I2$$


$$M_{12,5} \leftarrow 1 = I2$$

$$\text{ican} = 12$$

$$\text{pa-st} = I4.\text{SYN}(\text{start})$$

$$\text{dep-rsel} = I7$$

Pe baza acestor ecuații, sinteza schemei nu prezintă nici o problemă. Ea este dată în fig.8.29.



8.2.3.2. Unitatea de comandă 1, este un supervisor al proceselor care se desfășoară. Blocurile cu borne care sunt cuplate cu R și organizația de funcționare, sunt prezentate în fig.8.30. Descrierea astăzi este dată în continuare.

R1. $\rightarrow (\text{SYN}(\text{porn}))/(1)$; rdis $\leftarrow 1$.

R2. cit = $b_1 \text{porn}$; cit-cos = $b_1 \text{porn}$.

R3. $\rightarrow (\text{dval})/(3)$.

R4. $b_1^e \leftarrow 1$; $b_{12,5}^e \leftarrow 1$; $\rightarrow (\text{SYN}(b_{12,5}^e))/(4)$

R5. $\rightarrow (\text{dish}, \text{cish})/(6,1)$

R6. dep-rais = 1; $\rightarrow (2)$.

În fig.8.30 RDIS este un registru de distribuție a celor




FIG. 8.30.

8 parametri de ieșire. El poate fi încărcat cu 1000 0000 la comanda rdis \leftarrow 1, conținutul ponte fi deplasat (rotit) la comanda dep-rdis. Dintre ieșirile sale, este notată numai cea care ne interesează aici /"dien" (distribuția ultimului parametru-timpul).

M_1^e - monostabil (1 microsecundă) necesar convertorului N/A, declanșat cu $M_1^e \leftarrow 1$.

$M_{12,5}^e$ - monostabil care asigură temporizarea la distribuirea parametrilor de ieșire, declanșat cu $M_{12,5}^e \leftarrow 1$.

INT.CAS - interfață cu casetă UCm 101-2.

T - unitatea de comandă T (ve fi descrisă mai jos)

b₁ porn - a fost descrisă mai sus

SIN(porn) - a fost descrisă mai sus

O descriere tabulară a funcționării blocului R, este dată în continuare:

O descriere prin cuvinte a proceselor care au loc la declanșarea unității de comandă t, se dă în continuare.

În starea R1 se încercă registrul de distribuție RDIS cu 1000 0000, pentru distribuirea primului parametru redat.

Se așteaptă în starea R1 pînă cînd semnalul "porn" trece pe "1" adică se cere de la panoul de comandă operătia REDAH.

În starea R2 se dă comanda "cit" - pentru încărcarea tamponului RT (blocul 10 - fig.b.26) cu date din RAM₂ (bloc 21) sau dacă sătem în primul ciclu de la declanșarea redării, cînd RAM_{1,2} sunt goale se dă comanda "cit-cas" pentru citire de pe casetă și încărcare RAM_{1,2}. Decizia care din aceste două comenzi este dată, e funcție de b₁porn.

În starea R3 se așteaptă semnalul "dval" - date valide pe 9 biți paralel în registrul tampon RT, generat de UC-T.

În starea R4 se declanșeză două monostabile (cu primul front al lui R4), M₁^e - pentru egalizare la redare, și M_{12,5}^e - pentru temporizare la redare.

Tot în această stare se așteaptă cca 2500 perioade de tact pînă se termină impulsul M_{12,5}^e.

În starea R5 se cercetează conținutul RDIS. Dacă avem "1" la ieșirea dish - distribuirea ultimului parametru - timpul, atunci se trasează din nou la R1, pentru a începe un nou set de distribuții, dacă redarea e activă (porn=1); sau se trasează la R6 dacă dish=1, unde se face deplasarea în registrul de distribuție RDIS, pentru că nu sătem încă la ultimul parametru. Apoi se trasează la R2, unde se va comanda "cit", etc.

47

UNITAREA DE COMANDA R

R1 → : R2 → : dacă;Jval=1 R4 → : dacă dian=1 R6 → :
(rdia←1) cit=1 dacă treci la R4 (M₁←1) treci la R6 (dep-rdis)
dacă: b1porn=1 dacă;Jval=1 M_{12,5}←1 dacă dian=1 treci la R2
SYN(porn)=1 cit-cq=1 rāmîi la R3 dacă:
rāmîi la R1 dacă SYN(M_{12,5})=1
dacă: b1porn=1 rāmîi la R4
dacă: dacă: SYN(porn)=1
treci la R3 SYN(M_{12,5})=1
treci la R5

Ecuatiile D sunt urmatoarele:

$$\begin{aligned}D_{r1} &= R_1 \cdot \text{SYN}(\overline{\text{porn}}) + R_5 \cdot \text{dish} \\D_{r2} &= R_1 \cdot \text{SYN}(\text{porn}) + R_6 \\D_{r3} &= R_2 + R_3 \cdot \text{dval} \\D_{r4} &= R_3 \cdot \text{dval} + R_4 \cdot \text{SYN}(M_{12,5}^e) \\D_{r5} &= R_4 \cdot \text{SYN}(M_{12,5}^e) \\D_{r6} &= R_5 \cdot \overline{\text{dish}}\end{aligned}$$

Ecuatiile semnalelor de comanda sunt:

$$\begin{aligned}\text{rdis} &\leftarrow 1 = R_1 \\ \text{cit} &= R_2 \cdot b_1 \text{porn} \\ \text{cit-cas} &= R_2 \cdot b_1 \overline{\text{porn}} \\ M_1^e &\leftarrow 1 = R_4 \\ M_{12,5}^e &\leftarrow 1 = R_4 \\ \text{dep-rdis} &= R_6.\end{aligned}$$

Nu consideram necesar sa fi prezentat schema rezultata din aceste ecuatii si nici la celelalte UC - care urmeaza.


t.2.3.3. Unitatea de comanda M: cercetarea stiti la inregistrare cit si la redare faptul daca RAM₁ este plin de date ($720_{10}^1 = 1$) si RAM₂.sol ($720_{10}^2 = 1$) aduce la "0" registrele de adresa ale celor doua RAM-uri decelengesaz o ciclu de citire la RAM₁ si de scriere la RAM₂ copiand un bit din RAM₁ in RAM₂, avansand cu o unitate adresele, iar daca nu s-a ajuns la adresa finala in RAM₁ ($720_{10}^1 = 1$), revine la copiere bit-cu-bit.

Daca s-a ajuns la adresa finala ($720_{10}^1 = 1$), adica s-a inchis copierea continutului lui RAM₁ in RAM₂, atunci trece din nou in etapa de asteptare, daca comanda "cit" daca b₁.porn=1, si in plus la inregistrare se da comanda "scr-cas", iar la redare "cit-cas", spre interfata casetei pentru a scrie un bloc de date din RAM₂ pe caseta, sau de a citi de pe caseta un bloc de date in RAM₁.


In fig.t.31 sunt prezentate: blocurile cu borne, si organizarea de functionare.

In continuare sunt date: descrierea prin tabel, descrierea prin limbaj AHDL si ecuatiiile "D" si ale semnalelor de comanda.

149



$$Y = (\text{SYN(start)} + \text{SYN(porn)}) (720_{10} \cdot 720_{10})$$



1G 8.31

150

Y


M1. $\rightarrow ((\text{SYN}(\text{start}) + \text{SYN}(\text{porn})) (\overline{720_{10}}^1 \cdot \overline{720_{10}}^2)) / (1).$
 M2. $ra_1, ra_2 \leftarrow 0.$
 M3. $\overline{R/W^2 300} \leftarrow 0 = 1.$
 M4. $+lra_1, +lra_2 = 1.$
 M5. $\rightarrow (\overline{720_{10}}^1, \overline{720_{10}}^1) / (6,3).$
 M6. $\rightarrow (1); ra_1, ra_2 \leftarrow 0; cit=b_1, porn;$
 $cit-cas = \text{SYN}(\text{porn}); scr-cas = \text{SYN}(\text{start})$

$D_{m1} = M1.Y + M6$
 $D_{m2} = M1.Y$
 $D_{m3} = M2 + M5 (\overline{720_{10}}^1)$
 $D_{m4} = M3$
 $D_{m5} = M4$
 $D_{m6} = M5.720_{10}^1$

$ra_1 \leftarrow 0 = M2 + M6$
 $ra_2 \leftarrow 0 = M2 + M6$

$\overline{R/W^2 300} \leftarrow 0 = M3$
 $+ 1 ra_1 = M4$
 $+ 1 ra_2 = M4$
 $cit = M6.b_1, porn$
 $cit-cas = M6.SYN(\text{porn})$
 $scr-cas = M6.SYN(\text{start})$

Considerăm suficient că s-a prezentat pînă acum despre această unitate de comandă, întrucît toate semnalele și blocurile în cauză fîs au mai fost prezentate, fie semnificațiile lor sunt clare (ex: $+lra_1$, cit, etc.).



8.2.3.4. Unitatea de comandă T, dirijează încreșterea și descreșterea serie sau paralel a registru lui tampon MT - blocul 10
fig.8.26. Aceasta "UC", funcționează și la înregistrare (SIN(start)=1) și la redare (SIN(porn)=1).

Intr-unul din aceste două moduri de lucru, T așteaptă unul din semnalele NM-ri sau cît, menită mai sus. Intrudit PT este de 9 biți, s-a prevăzut un numărător N9 pentru a număra depășările în M1 și un bistabil b_n9 pentru a autoriza numărarea în N9. MT generează cifre binare serie spre RAM₁, pe calea 10,19,20 în fig.8.26. Deci la RAM₁ trebuie declanșat ciclu de scriere cu momentul t=1/6300 (la înregistrare).

La redare, MT se încarcă serie cu date de pe casetă pe calea: 29,28,19,20,21,10 - fig.8.26.

Tot la redare, un cuvînt de 9 biți asamblat în PT este semnalizat cu semnul cval - menționat mai sus.

Bistabilul "b₁porn" despre care s-a mai discutat este activat tot în UC-1.

Semnalele noi care apar aici sunt:

dep1-ri; depășire a conținutului PT

-ln9; scădere conținut N9

b_n9 = 1; punere pe "1" a bistabilului "N9".

N9 = "0"; încreștere N9 cu 1000.

Întocmai ca la celelalte unități de comandă, se dă și aici organizarea de funcționare și blocurile cu borne - care sunt comandate de UC-1, în fig.8.32.

În continuare sunt date: tabelul de descriere a funcționării UC-1, evenimentele D și evenimentele comenziilor.

T1. → (3)/(1); N9 → "0"; b_n9 → 1.

T2. MT,N1,X0 → 0-SIN(start); -ln9 = 1.

T3. dep1-ri; +ln9=ln9(start); +ln9=SLU(porn)

T4. → (b_n9, b_r9)/(2,5)

T5. cval = SLU(porn); → (1); b₁ porn ← 0.

$$M_1 = 2.11 + T3$$


$$M_2 = 2.11 + T4.b_{n9}$$

$$M_3 = 12$$

$Dt_4 = T3$
 $Dt_5 = T4 \cdot \overline{b_n 9}$
 $+lra_1 = T3 \cdot SYN(\text{start})$
 $+lre_2 = T3 \cdot SYN(\text{porn})$
 $N9 \leftarrow "6" = T1$
 $b_n 9 \leftarrow 1 = T1$

$M_{IN}^{1/4} 300 \leftarrow 0 = T2 \cdot SYN(\text{start})$

$-1N9 = 12$
 $dep1-rt = T3$
 $dval = T5 \cdot SYN(\text{porn})$
 $b_1 \text{porn} \leftarrow 0 = T5$



In continuare, va fi prezentată o unitate de comandă mai complexă, cea care în sfîrșitul conversiei A/N, preia cuvîntul binar, îi efectuează corecția numerică de scără, îl convertește din binar în BCD, după o metodă "serie" și îl codifică pentru afișajul pe 3 cifre zecimale realizate din 7 segmente.

INITIATA DE COMANDA T

T1 T2 T3 T4 T5

T1 → : T2 → : T3 → : T4 → : T5 → :
(N9 → "8") (- b9) (depl-rt) b9=1, treci (b1Pora ← 0)
(b9 → 1) (b9 → 0) (+lra1,dack) la T2 (dval, dack
dack Z=0: (b9 → 300 → 0), SYN(start)=1) ----- SYN(pora) = 1
rtafi la T1 dack (+lra2, dack dack:
dack Z=1: SYN(start)=1 SYN(pora) =1 b9 = 1, treci la T1
mergi la T2

154

Z = SYN(start).pda+SYN(pora).cit

8.2.3.5. Unitatea de comandă H, efectuează operațiile amintite mai sus, este suficient de complexă și pentru acest motiv, vor fi prezentate mai multe considerații teoretice, după cum urmăsează.

Mărurile fizice care se afișează sunt: 3 curenți, două tensiuni, două viteză și timpul. Toți acești parametri, care apar la intrare, sunt reprezentanți prin tensiuni analogice unificate cuprinse între 0 - 10 V.

Curenții sunt cuprinși între 0 - 1000 A.

Tensiunile sunt cuprinse între 0 - 100 V.

Vitezele sunt cuprinse între 0 - 2 m/min (200 cm/min).

Timpul, în forma binară, este cuprins între 0 - 250 și trebuie afișat nemodificat.

Piețării parametru și este stabilit un număr, inclusiv timpului, pentru a marca grupele de impulzuri de timp, adică (0 + - 250) (0 + + 250) (0 + - 250), etc.

Pentru afișarea tensiunii unificate (0 + + 10 V), pe 3 ranguri zecimale, reprezentând mărimi fizice diferite, la care valoarea maximă este 1000 sau 100 sau 200, trebuie făcută o modificare de scară pentru fiecare parametru sau mărimi fizice.

De exemplu: tensiunea arcului electric variază în domeniul 0 - 100 V; pe cele 8 ranguri binare ale C-A/N se pot obține valori numerice cuprinse între 0 + 255; cu alte cuvinte, la 100 V ar corespunde cifra 255 la ieșirea C-A/N. Dar trebuie afișat de fapt 100.

Deci:

X	X	Z
255	100	+10
0	0	0

unde:

X = cifra obținută la ieșirea C-A/N

Y = mărire fizică de afișat

Z = tensiune unificată de la traductorul instalației de sudare.

A se efectua corecția sau modificarea de scară în acest caz, numai pe cele numerice, este foarte dificil, și se procedează astfel:

- se efectuează o corecție parțială pe cele analogice,

prin divizarea potențiometrică.

- se efectuează o corecție pe cele numerică, prin înmulțiri sau împărțiri successive la 2.

mai întâi se divide mărimea Z_1 , cu un astfel de report încit mărimea X să fie un multiplu sau submultiplu de 2 al mărimii Y .

Astfel dacă consideră:

$$\begin{array}{ccc} X_1 & Y_1 & Z_1 \\ \hline 200 & 100 & \frac{10}{255} \cdot 200 \end{array}$$

deci am avut: $255 \cdots 10$

și avem: $200 \cdots \frac{10}{255} \cdot 200$

$$\text{iar } \frac{Z_1}{Z} = \frac{\frac{10}{255} \cdot 200}{10} = \frac{200}{255} = 0,787 - \text{reportul de divizare}$$

Acum: $Y_1 = X_1/2$, care reprezintă tocmai relația corecției numerice de scară; adică pentru obținerea cifrelor care trebuie afișate, trebuie făcută o împărțire la 2 a cuvintului binar de la ieșirea C-A/N.

În continuare, pentru curentul de sudare, avem:

$$\begin{array}{ccc} X' & Y' & Z' \\ \hline 255 & 1000 & +10 \\ 0 & 0 & 0 \end{array}$$

notățile fiind similare ca mai sus.

Si în continuare:

$$\begin{array}{ccc} X'_1 & Y'_1 & Z'_1 \\ \hline 250 & 1000 & \frac{10}{255} \cdot 250 \end{array}$$

$$\text{de aici: } Z'_1 = \frac{\frac{10}{255} \cdot 250}{255} = \frac{250}{255} = 0,982 - \text{reportul de divizare}$$

Acum: $Y'_1 = X'_1 \cdot 4$, care reprezintă relația corecției numerice de scară.

Pentru viteza de avans a tractoanelui de sudare avem:

$$\begin{array}{ccc} X'' & Y'' & Z'' \\ \hline 255 & 200 & +10 \\ 0 & 0 & 0 \end{array}$$

și:

$$\begin{array}{ccc} X_1 & Y_1 & Z_1 \\ \hline 200 & 200 & \frac{10}{255} \cdot 200 \end{array}$$

de aici:

$$\frac{Z_1''}{Z''} = \frac{\frac{10}{255} \cdot 200}{10} = \frac{200}{255} = 0,787 - \text{raportul de divizare.}$$

se observă că: $Y_1'' = X_1''$, deci nu mai trebuie efectuată nici un fel de corecție numerică de scără.

La parametrul timp, nu mai trebuie efectuată nici săcar corecție analogică de scără.

Pentru realizarea acestor corecții se utilizează un registrul de deplasare RD, care este încărcat paralel cu cuvintul de la ieșirea C-A/N, iar apoi în acest registru se vor face: o deplasare la dreapta, pentru împărțire cu 2, la tensiuni, două deplasări la stînga pentru înmulțire cu 4, la curenti, și nici o operație la viteze sau la parametrul timp.

Pentru a converti acest cuvant corectat din binar în BCD (decimal-codificat-binar) conținutul RD-după corecție, se încarcă paralel într-un numărător binar-inverse (NBI).

Un alt numărător, zecimal direct (NZ) este adus la zero, și un bistabil de autorizare a numărării (bn) este adus la "1".


Se numără simultan în ambele numărătoare, pînă cînd NBI are conținut 0 ... 0 și la următorul impuls de numărare apare imprumutul de la acest numărător, care aduce la zero "bn". În acest moment conversia este efectuată, și NZ conține pe $3 \cdot 4 = 12$ biți cele 3 cifre zecimale care trebuie afișate. Cu cîte un decodificator BCD-7 segmente, pe fiecare rang zecimal, s-a terminat în sfîrșit problema afișajului.

În fig.8.33 este prezentată organigramă de principiu a acestor fenomene, organigramă de detaliu și blocurile cu borne, efectuate de aceste operații.

Elementele nedescrise pînă acum sunt:

- MUX-RD - multiplexor al RD care permite încărcarea RD cu ieșirea C-A/N sau cu propria sa ieșire, conectatul deplasat la stînga, pe care nu le poate efectua RD, în funcție de valoarea semnalului "conex".

- conex - bistabil de comandă MUX-RD.



Organograma de principiu

fig. B.33.a




fig. C.33.a

- mod - bistabil care stabilește modul de lucru al lui D (mod=1; încărcare paralel și deplasări la stinge; mod=0; deplasări la dreapta).

- RSM-L - registru de selecție a parametrilor

(selcl=selecție curent₁,...,selh=selecție timp).

- selectorul de afișaj - comutator depe PC (fig.8.26 care selectează parametrul vizualizat (bc1 = vizualizat curent₁,... bh = vizualizat timpul)).

Semnalele de mai jos servesc la:

- tact 1 - deplasare dreapta RD

- tact 2 - încărcare paralel și deplasare stinge RD

- load - încărcare paralel NBI

- ro(1,2) - anulare NZ.

Funcționarea EC-H după organigrama din Fig.8.33b, este următoarea:

In starea H1, se aduce la "0" bistabilul "conex" pentru a conecta la intrarea ND ieșirea C-A/N prin MUX-ND, se aduce la "1" bistabilul "mod" pentru a pune ND în regim de încărcare paralel. Se așteaptă în H1 pînă cînd se termină conversia A/N, adică SYN(bccan)=1.

In starea H2 se dă "tact 2" de încărcare paralel a RD numai dacă coincid oparele de semnale selc₁,...etc., cu bc₁,...etc., adică RD se va încărca cu ieșirea C-A/N numai dacă de exemplu se cere afișarea unui parametru carecare, și tot acel parametru este cel selectat momentan de RSM-L.

De exemplu: tact₂ = 1 dacă selv₁=1 (este selectat momentan viteza 1) și bv₁=1 (este cerută în afișare viteza 1).

Noi departe se poate merge pe petru ramuri:

- t : se va încărca în ND și în final se va vizualiza o tensiune.

- c : se va încărca și vizualiza un curent.


- v+h (vh) : se va încărca și vizualiza o viteză sau timpul (la care nu se fac corectii de scără).

- x : nu se va vizualiza nimic.

Pe ramura t se trasează în stare H7 unde se poziționează bistabilul "mod" pe 0 pentru a permite deplasări la dreapta.

In stare H8 se dă comanda "tact₁" spre RD pentru a efectua deplasarea la dreapta. In stare H9 se aduce la "1" bistabilul "bn" pentru a autoriza în continuare numărarea în NBI și NZ.

Cu comanda "load" = 0, se inereză NBI sau (RD). Cu comanda $ro(1,2) = 1$, se anulează (NZ).



In stările H10 și H11 se face numărarea în NBI și NZ pînă cînd $bn=0$, deoarece împrumutul care apare în final în NBI, după care se trece în starea H12. Aici se aduce la "0" bcdqn și se trece în regim de aşteptare în H1. Pe ramura C, "conex" se poziionează pe "1" pentru a realiza conexiunile legăturilor RD cu intrările sale, deplasat cu un rang spre stînga prin MUX-RD. (In starea H3).

In stare H4 se pare primul tact de deplasare la stînga, "tact₁", in H5 se aşteaptă terminarea proceselor tranzitorii în urma deplasării, iar in H6 se dă al doilea tact de deplasare la stînga. Se trece la H9.

Deci pe ramura t s-a făcut o impărtire la 2, pe ramura c, o înmulțire cu 4, pe ramura vh nu sunt necesare corecții și se trece direct în starea H9 unde începe conversia binar-BCD, iar pe calea X nefiind necesară nici corecție nici conversie, se trece prin H12 la H1 în regim de aşteptare.

In continuare se dau descrierile acestui dispozitiv de comandă, prin limbaj AHDL, prin tabele, și după aceea ecuațiile D și ale semnalelor de comandă.

```

H1. →(SYN(bscan)/(1);
       conex ← 0; mod ← 1.
H2. tact2=selc1.bc1 +
       +selc2.bc2 +
       +selc3.bc3 +
       +selt1.bt1 +
       +selt2.bt2 +
       +selv1.bv1+
       +selv2.bv2 +
       +selh.bh*c*t+v*h;
       →(t,c,v+h,x)/(7,3,9,12)
           vh

H3. conex ← 0
H4. tact2 = 1
H5. nul.
H6. tact2 = 1; →(9)
H7. mod ← 0.
H8. tact1 = 1
H9. bn ← 1; load = 0; ro(1,2) = 1.
H10. →(bn)/(12).
H11. →(10); ~lnbi = 0; +laz = 1.
H12. b scan ← 0; →(1).

```

ecuațiile D:

$$\begin{aligned}
 D_{h1} &= H1.SYN(bscan) + H12 \\
 D_{h2} &= H1.SYN(bscan) \\
 D_{h3} &= H2.c \\
 D_{h4} &= H3 \\
 D_{h5} &= H4 \\
 D_{h6} &= H5 \\
 D_{h7} &= H2.t \\
 D_{h8} &= H7 \\
 D_{h9} &= H3+H6 \\
 D_{h10} &= H9+H11 \\
 D_{h11} &= H10.bn \\
 D_{h12} &= H2.x+H10.bn
 \end{aligned}$$

UNITATA DE COMANDA H

H1	H2	H3	H4	H5	H6	H7	H8	H9	H10	H11	H12
$\rightarrow:$ (conex $\leftarrow 0)$	$\rightarrow:$ (test ₂ $\leftarrow 0)$	$\rightarrow:$ (conex (test ₂) $\leftarrow 0)$	$\rightarrow:$ (mod $\leftarrow 0)$	$\rightarrow:$ (test ₁) $\leftarrow 0)$	$\rightarrow:$ (mod $\leftarrow 0)$	$\rightarrow:$ H9 treci la H9	$\rightarrow:$ H9 treci la H9	$\rightarrow:$ H9 treci la H9	$\rightarrow:$ H12 treci la H12	$\rightarrow:$ H12 treci la H12	$\rightarrow:$ H12 treci la H12
$\leftarrow:$ (mod $\leftarrow 1)$	$\leftarrow:$ dacd t=1	$\leftarrow:$ treci la H7	$\leftarrow:$ treci la H7	$\leftarrow:$ treci la H9	$\leftarrow:$ treci la H9	$\leftarrow:$ treci la H9	$\leftarrow:$ treci la H9	$\leftarrow:$ treci la H9	$\leftarrow:$ treci la H11	$\leftarrow:$ treci la H11	$\leftarrow:$ treci la H11
$\leftarrow:$ dacd: SIN(becan)= al treci la H2	$\leftarrow:$ dacd c=1	$\leftarrow:$ treci la H5	$\leftarrow:$ treci la H5	$\leftarrow:$ treci la H9	$\leftarrow:$ treci la H9	$\leftarrow:$ treci la H9	$\leftarrow:$ treci la H9	$\leftarrow:$ treci la H9	$\leftarrow:$ treci la H10	$\leftarrow:$ treci la H10	$\leftarrow:$ treci la H10
$\leftarrow:$ dacd: SIN(becan)= =0 r6mf la H1	$\leftarrow:$ dacd X=1	$\leftarrow:$ treci la H12	$\leftarrow:$ treci la H12	$\leftarrow:$ treci la H12	$\leftarrow:$ treci la H12	$\leftarrow:$ treci la H12	$\leftarrow:$ treci la H12	$\leftarrow:$ treci la H12	$\leftarrow:$ treci la H12	$\leftarrow:$ treci la H12	$\leftarrow:$ treci la H12

selc1.bcl+selc2.bcl+selc3.bcl+selc4.bcl+selv1.bv1+selv2.bv2+selh.bh+selr.crv+selt.cwt+selx.bx

c

t

ecuațiile semnalelor de comandă:

```

conex ← 0 = H1
mod ← 1 = H1
tact2 = M2.x
conex ← -1 = H3
mod ← 0 = H7
tact1 = H8
bn ← 1 = H9
losd = H9
rc(1,2) = H9
- lnbi = H11
+ lnz = H11
becan ← 0 = H12

```

Orientativ, menționăm că această UC este realizată cu oca
20 de circuite integrate, de proveniență indigenă.

8.2.4. Unificarea ecuațiilor semnalelor de comandă

Parcursind listele de ecuații ale semnalelor de comandă ge-
nerate cu ajutorul celor 5 orologii (unități de comandă), se ob-
servă că există semnale de comandă cu același nume în mai multe
UC.

Ecuatia finală a unui astfel de semnal se obține efectuind
suma logică a termenilor ce corespund tuturor aparițiilor semne-
lului respectiv în listele de ecuații.

Semnale care provin din interfața casetei magnetice vor
purtă suffixul-cas, și vor apărea în mai multe ecuații, dar nu
vom analiza modul de apariție a lor, pentru că nu ne-am propus
să analizăm aici, interfața casetei.

Se dă mai jos, ecuațiile unificate ale semnalelor de co-
mandă ce au mai mult de o apariție.

```

cit = P2.b1porn + M6.b1porn
cit-cas = R2.b1porn + M6.SYN(porn)
ra1 ← 0 = M2+M6+S1LN
ra2 ← 0 = M2+M6
+lra1 = M4+T3.SYN(start)+(+lra1-cas)
+lra2 = M4+T3.SYN(porn)+(+lra2-cas)
TR/W 300 ← 0=T2.SYN(start)+(TR/W 300 ← 0 - cas)
De menționat că semnul de comandă cit-cas nu face parte

```

din convenția /"sufixul-cas" și de fapt reprezintă comanda de citire dată casetei magnetice.

In ecuația: $rs_1 \leftarrow 0$, apare termenul STIN pentru că memoria RAM₁ trebuie să plece de la adresa "0".

Memoria RAM₂ trebuie să plece de la adresa 720 pentru a semnala că este "descărcată", deci va mai apărea ecuația:

$$rs_2 \leftarrow 720 = STIN.$$

Prin puține registre, numărătoare sau bistabile trebuie să plece de la o anumită valoare (0 sau 1) de ceea ce semnalul STIN arătă astăzi de rar.

8.2.5. Dialogul dintre interfața casetelor magnetice și rețea instalației și caseta propriu-zisă

La înregistrare, datele parcurg următorul traseu:

... C-A/N → RT → RAM1 → RAM2 → INT.CAS → CAS

iar la redare, traseul:

CAS → INT.CAS → RAM1 → RAM2 → RT...

unde: CAS - reprezintă unitatea de casete magnetică iar restul elementelor au fost deja descrise.

La înregistrare, deci caseta este pornită, se deschide un bloc de date din RAM₂ pe casetă, caseta este oprită, și fenomenul se repetă, la fiecare apariție a comenzi "scr-cas".

La redare, caseta este pornită, se citează de pe casetă un bloc de date, care umple RAM₁ pînă la adresa 720, caseta este oprită, și fenomenul se repetă la fiecare apariție a comenzi "cit-cas".

Deci caseta funcționează în regimul start-stop și lucrează cu blocuri mici de date : 720 biți.

Pentru a ilustra modul cum interfața casetei asigură aceste operații se dă următoarea de principiu din Fig.8.34.

8.2.6. Întrebări (suprapunere) în timp a funcționării celor 5 unități de comandă și a casetei cu interfață

Datorită faptului că în SIR-HM se petrec mai multe grupe de fenomene simultane, ar fi util de erăt să se suprapun acestea în timp și cum se coreleză între ele. Această lucru este ilustrat în fig.8.35.

Analizăm acum fenomenele de la înregistrare, ilustrate în





Fig. 8.34.



partea de sus a fig.8.35 unde segmentele verticale - ca lungime și ca poziție, reprezintă aproksimativ momentul cind este declanșat un dispozitiv de comandă și intervalul de timp cind acesta este în funcțiune.

La apariția semnalului SYN(start), este declanșată UC-I care determină selecția parametrui cu parametru, asigurând temporizarea de 12,5 ms între parametri, declanșarea C-4/N cu semnalul icon, așteptă sfârșitul conversiei, scan, și formează SYN(bscan). Cu aceasta declanșează DC-H, iar cu semnalul pe-rt declanșează UC-I.

DC-H asigură toate comenziile necesare pentru efectuarea corecției numerice de scără și a conversiei binar - BCD, după care intră din nou în stare de așteptare a semnalului SYN(bscan), fără a anunța faptul că și-a încheiat misiunea.

DC-I, asigură îndrăgostea paralel a RM și deschiderea lui serie în RAM₁, precum și toate operațiile anexe (evene adresă, numărare biti, etc.).

În mod indirect DC-I asigură la fiecare grup de 720 de biți îndreptat de RAM₁ generația semnalul și 720₁₀¹ (RAM₁-plin) care declanșează DC-H. Aceste copiază (RAM₁) în RAM₂, generând comanda "scr-cas" și intră în bucla de așteptare.

La comanda "scr-cas" se declanșează interfața casetei pe regim de înregistrare CAS-I, care este formată dintr-un automat secvențial sincron cu același nume, și un automat subordonat CAS-S care se ocupă efectiv de operația de scriere. Cuplajul dintre aceste două automate este de ult tip și anume:

- automatul principal declanșează automatul secundar și intră în regim de așteptare;
- automatul secundar (subordonat) își efectuează sarcinile, se aduce singur în stare de așteptare, și simultan preda comanda automatului principal care era în așteptare.

Dacă la înregistrare, există în total în funcțiune la un moment dat 3 dispozitive de comandă (I,H,T,L,CAS-I sau CAS-S).

La redare, care este ilustrată în partea de jos a fig.10, DC-P așteaptă semnalul SYN(porn) unde "porn" este comanda dată de un buton de pe PC.

Acest DC asigură distribuția parametrui cu parametru la cele 8 ieșiri analogice ale SLR-RM, asigurând și temporizarea de 12,9 ms.

La primul grup de selecții, de la declanșarea redării, RAM_{1,2}

nu conțin date și pentru aceasta trebuie să încărcate cu date de pe casetă; deci dă comanda "cit-cas" deoarece b₁porn=1. La prima trecere prin UC-T se aduce la "0" b₁porn și în loc de "cit-cas" de acum încolo, va apărea "cit" (pasul R?). În plus tot aici se aşteaptă "dval" - date valide. Pentru a nu complica figura, ieșirea "cit" din UC-R este notată cu A și se duce la intrarea A a lui UC-T.

Deci să luăm cazul că apărea "cit-cas", aceste declanșează automatul CAS-H, care se ocupă de dirijarea casetei în regimul de citire. Acesta comandă un automat subordonat CAS-C care se ocupă numai de citirea efectivă. În acest regim, interfața casetei, umple RAM₁ cu 720 biți și prin semnalul SYN(porn). 720₁₀¹.720₁₀² se declanșează UC-M care face copierea din RAM₁ în RAM₂. În acestă UC se poate da comanda cit decă b₁porn=1 prin care se declanșează UC-T, și căruia funcționare este cunoscută, și la care, la fiecare sfîrșit al ciclului de orologiu se aduce la 0, b₁porn; datorită acestui fapt se declanșează UC-I, UC-H pentru a efectua de fapt numai procesele de selecție - afișare în zecimal, a parametrilor de ieșire.

UC-T, extrăgind mereu date din RAM₂, face să fie în final îndeplinită condiția de declanșare a UC-M (SYN(porn).720₁₀¹.720₁₀²=1) - notările 0.

În toate celelalte cicluri UC-M generează "cit-cas" în loc de "cit", și apărea conexiunea B' - B.

După cum se observă funcționarea de ansamblu este foarte complexă și a pus probleme droibile, de cercetare și proiectare necesitând studii și analize profundate.

9. CONCLUZII

În studiul, proiectarea și realizarea oricărui sistem numeric (SN), un rol esențial îl are cunoașterea structurii sale de comandă, ceea ce mai complexă secțiunea este, indiferent de faptul că SN poate fi de mică amplioare (o interfață, un bloc numeric independent) sau amplioare măre sau foarte măre (un calculator numeric, un sistem de calculatoare).

Stadiul actual al domeniului calculatoarelor, precum și previziunile pentru viitor contin cele mai remarcabile realizări sau posibile realizări, nu în cadrul structurilor de date ci în cadrul structurilor de comandă. În cadrul structurilor de date modificările ce se prevăd sunt în mare parte majoritate de ordin cantitativ, pe cind în cadrul structurilor de comandă se prevăd în special modificări calitative.

Noile noțiuni: migrarea funcțiilor, divergența comenzi, procesarea paralelă/intrețesută, anticiparea datelor (ca și a instrucțiunilor) au impact, în special cu structurile de comandă și mai puțin cu cele de date.

În prezentă teză de doctorat sunt analizate critice tipurile funcționalo-construcțive prezente de structuri de comandă; sunt propuse noi structuri și noi metode de proiectare pentru structurile de comandă, sunt prezentate modele originale de sisteme divergente/convergente - la nivelul comenzi precum și unele realizări hardware originale organizate pe mai multe nivele ierarhice, cu execuții paralele, cu ierarhie flexibilă, etc.

Contribuția autorului sunt următoarele:

1. Clasificarea și analiza critică a tuturor tipurilor cunoașute de structuri de comandă de tip caslat, microprogrammat, programat, combinat. Sunt analizate în detaliu, teste tipurile de secvențieri posibile: liniară, ciclică, ramificată, buclată, divergentă, convergentă, etc.

2. Separarea completă a structurii de comandă față de structura de date în cadrul unui SN, în vederea unificării metodelor de proiectare, în aşa fel încât o structură de comandă care este perfect definită:

- intrările
- ieșirile

- funcția de sevențiere
să poată fi proiectată automat, fără a cunoaște în detaliu structura de date aferentă.

3. Studiul comparativ, la nivel funcționalo-constructiv al tehnicilor de proiectare și al performanțelor, referitor la dispozitive de comandă (DC) sincrone/asincrone, cablate/microprogramate/programate.

Studiul este extins și asupra DC realizate cu module PLA, ROM, ROMA, DMU, etc.

4. Prezentarea unor structuri existente sau posibile cu ierarhizarea comenzi, pe mai multe nivele, la care dialogul între nivele se poate face cu sau fără respectarea ierarhiei. Este prezentată o nouă structură de comandă în rețea, cu ierarhie flexibilă, cu interschimbabilitate "principal/secondary" ("master"/"slave"). Se detaliază un model de dialog posibil între două componente ale unei astfel de structuri, în care orice componentă poate efectua simultan două operațiuni (în paralel) și anume: dialog-stare, dialog-date.

5. Analiza comparativă a tehnicilor și metodelor de proiectare a structurilor de comandă, și punerea în evidență a avantajelor/dezavantajelor acestor tehnici și metode, precum și definirea domeniilor de aplicabilitate.

6. Propunerea unui criteriu de alegere a tipului unui DC în funcție de:

- viteza de operare
- prețul componentelor
- flexibilitatea cerută pentru DC
- prețul cablajelor
- simplitatea proiectării
- fiabilitatea impusă
- testabilitate, etc.

Acest criteriu de alegere este materializat printr-o normă, a cărei tehnică de utilizare este prezentată în detaliu.

7. Elaborarea unei metode de proiectare a dispozitivelor de comandă, care pleacă de la orice tip de descriere a protocolului de operare (organigramă, tabel, etc.). Metoda se prezintă la proiectarea automată, datorită concisiunii și preciziei ei, precum și datorită faptului că nu conține elemente descriptive sau de altă natură, neformalizate.

8. Prezentarea unei organigrame și a unui program, referitoare la metoda de mai sus. Cu ajutorul programului s-a verificat pe exemple concrete, valabilitatea metodei elaborate (v. anexa 1).

9. Adaptarea unor metode de proiectare a structurilor de comandă la proiectarea unor structuri de date cu funcționare în secvență. În acest fel, s-a proiectat o celulă de convergență pentru două remuri ale unui DC cu execuții paralele, atât în variante "automat cu stări codificate" cât și în variante "automat cu stări necodificate".

10. Delimitarea domeniilor de aplicabilitate a structurilor seriale/piramidale pentru rețele de celule elementare de convergență, în cazul necesității unei convergențe multiple.

11. Prezentarea unei noi soluții pentru convergență multiplă, bazată pe utilizarea unui registru de convergență.

12. Propunerea unei tehnici de segmentare a DC de mare complexitate, similară tehniciilor de segmentare a programelor. Evidențierea condițiilor și locurilor pentru care segmentarea este posibilă.

13. Analiza comparativă a tehniciilor de cuplare a mai multor DC. Elaborarea unei tehnici noi de segmentare și cuplare a dispozitivelor de comandă care înălță posibilitatea apariției hazardului în funcționare și elimină necesitatea analizei corelării perioadelor de tact a diverselor automate; de asemenea s-au simplificat și modularizat elementele implicate în cuplare.

14. Prezentarea unor posibilități de reducere a timpilor morți la cuplarea unor automate prin modificări minore ale protocolului de operare în zonele afectate de cuplare.

15. Propunerea unei structuri de comandă pentru un calculator care pe lîngă posibilitatea de aducere anticipată a instrucțiunilor are implementată și posibilitatea de aducere anticipată a operanților. Structura propusă, este de tipul "cu funcționare în paralel" și conține și un modul cumulativ, de unificare a comensilor.

16. Pentru cazurile mai complexe de procesări sau execuții paralele în care poate exista conflict de cuplare la ni-

velul mai multor DC sau la nivelul altor resurse hardware implicate în cuplare s-a propus un alt tip de structură bazată pe registre de cereri de cuplare, registre de stare a sistemului de cuplare, arbitru de priorități la cuplare, etc.

17. Prezentarea unei structuri de comandă originale, utilizată în cadrul unui stand de testare a memorilor, formată dintr-un sistem de comandă ierarhizat pe cinci nivale, supervizată de un sistem monoprocesor.

În cadrul acestei structuri s-au aplicat și demonstrează practic principiile enunțate în capitolale referitoare la segmentarea, cuplarea și ierarhizarea structurilor de comandă.

18. Prezentarea unei structuri de comandă originale, cu execuții paralele, cu mai multe DC "slave", supervizate de două DC "master" și ierarhizarea variabilă (flexibilă), utilizată la achiziție/distribuție de date în timp real.

19. În cadrul structurii de la punctul 18 este descris și proiectat un automat capabil ca pentru sistemele de achiziție de date să asigure efectuarea corectă și scăderea conversiei de cod pentru mărimele fizice achiziționate.

Sistemele de comandă realizate ca parte experimentală a acestei lucrări, demonstrează corectitudinea principiilor enunțate, referitoare la segmentare și cuplare, ierarhizarea comenzi, paralelismul în cadrul protocolurilor de operare, precum și cele referitoare la posibilitatea existenței unei ierarhii flexibile. Astfel de principii pot fi utilizate în cadrul noilor arhitecturi ale SN din generația a 5-a.

Noua metodă de proiectare a dispozitivelor de comandă, asistată de calculator, are perspectivele să devină aplicabilă la proiectarea unor sisteme de calcul cu arhitecturi ce nu respectă principiile lui Von Neumann.

Lucrările din prezența teză de doctorat și-au găsit aplicabilitate în cadrul unor contracte de cercetare pentru I.T.C. -filiala Timișoara, Intreprinderea "Electrobanat" și "Institutul pentru sudură și încercări de materiale", Timișoara.

Studiile sunt continue de autor, în acest domeniu, întreținându-se o perspectivă nouă pentru sistemele numerice din generația a 5-a.

10. BIBLIOGRAPHIC

1. A1. ABRAMSON, I.B., KUC, F.F., -Computer Communications Networks, Prentice Hall, Englewood Cliffs, N.J., 1973.
2. A2. AGRAHALA, A.K., BAUSHER, T.G., Microprogramming Perspective and Status, IEEE/ETC, vol.C-23, p.817-837, Aug. 1974.
3. A3. AKHN, S.B., ROUTING (cap.6) in A.A.Brauhn, Design Automation of Digital Systems, Prentice Hall, Englewood, N.J., 1972.
4. A4. ANDI, L., Field Programmable Logic Array, "Progress" Fairchild journal of semiconductor, vol.6, nr.4, iul.-eug.1976.
5. B1. BALIAC, V., g.e., Sisteme interactive, limbă de conversație, Ed.rol.București, 1984.
6. B2. BALIAC, V., g.e., Calculatoarele electronice, grafică interactivă și prelucrarea imaginilor, Ed.lemn. Buc.1985.
7. B3. BARBAGIU, M.P., A Comparison of Register Transfer Languages for Describing Computer and Digital Systems, IEEE/ETC, vol.C-24, feb.1975.
8. B4. BARKA, A., FOXAK, I.D., Integrated circuits in digital electronics, New York, John Wiley and Sons Inc. 1973.
9. B5. BARTH, G.H.,g.e., The LILLIE IV Computer, IEEE/ETC, aug.1966, p.746.
10. B6. BELL, I.S., NEWELL, A., Computer Structures: Readings and Examples, McGraw Hill, 1971.
11. B7. BLAAUW, G.A., Digital System Implementation, Prentice Hall, Englewood Cliffs, N.J., 1976.
12. B8. BRAUH, E.L., Digital Computer Design, Academic Press, N.J., 1973.

13. B9. BRAUER, M.A., A Random algorithm Techniques for Fault Detection Test Generation for Sequential Circuite, IEEETC, vol.C-20, 1971.
14. B10. BRAUER, M.A., FRIDMAN, A.D., Diagnosis and Reliable Design of Digital Systems, Computer Science Press, Inc. Woodland Hills, 1976.
15. C1. CARR, W.T., MILB, J.P., MOS/LSI Design and application New York, Mc Graw Hill Book Co., 1972.
16. C2. CASSAGLIA, G.F., OLIVATTI, I.C., Nonprogramming vs. microprogramming, Computer, Jan. 1976, p.54-58.
17. C3. CAVLAN, N., Field Programmable Device, "Signetics"-Design manual.
18. C4. CAPATINA, O.D., HASEGAN, M.C., PUSCA, M.V., Proiectarea cu microprocesare, Ed.Dacia, Cluj-Napoca, 1983.
19. C5. CHECeanu, M.D., Construcția calculatoarelor, Institutul Politehnic "Traian Vuia" Timișoara, 1965.
20. C6. CHECeanu, M.D., NIU, A., BERBCZKY, F., BALZA, L., Testor pentru module de memorie MOS, IPTVT, a XX-a Ses.s de com.gt.stud., 19-20 mai 1979.
21. C7. CHECeanu, M.D., STRAULAT, M., MIHAILESCU, A., Prelucrarea analog-numerică a parametrilor sudării automate, 4 th International Conference on Control Systems and Computer Science, Bucharest 17-20 June, 1981.
22. C8. CHECeanu, M.D., Unitate de comandă pentru testul Galloping la o memorie MOS, Referat Doctorat, 1981.
23. C9. CHECeanu, M.D., Sistem de achiziție, înregistrare și distribuție a parametrilor sudării automate, Referat Doctorat, 1982.
24. C10. CHECeanu, M.D., STRAULAT, M., MIHAILESCU, A., MOS,I., Sistem de înregistrare și reproducere sub formă numerică a mărimilor analogice, CNETAC, Buc., 1982.
25. C11. CHECeanu, M.D., STRAULAT, M., MIHAILESCU, A., MOS,I., Sistem numeric pentru conducedea unor procese de sudare, CNETAC, Buc., 1984.

26. C12. CHECĂNU, M.D., SIRIULAI, M., MIHAILESCU, A., Prelucrarea analog-numerică a parametrilor sudării automate, A 4-a conferință de sisteme automate și informaționale în industrie, mai 1981, Buc.
27. C13. CHECĂNU, M.D., SIRIULAI, M., MIHAILESCU, A., LOS, I. C., Sistem de înregistrare și redare a unor mărimi analogice având ca suport de informație-banda magnetică. Certificat de inovator, 18.06.1985, IPTVT.
28. C14. CHECĂNU, M.D., SIRIULAI, M., MIHAILESCU, A., Prelucrarea "analog-numerică a parametrilor de sudare automate. Colocviul de cibernetică organizat de Acad. RSR, baza de cercetări științifice Timișoara, nov. 1981.
29. C15. CHECĂNU, M.D., Asupra corecției de scără și a conversiei de cod în sistemele de achiziție de date, SAMIS, Buc. 1986.
30. C16. CHECĂNU, M.D., Utilizarea unui cuplu 2xRAM-FIFO în sistemele de achiziție-inregistrare-distribuție, SAMIS, Buc. 1986.
31. C17. CHECĂNU, M.D., POPESCU, T., Aparat pentru testarea dispozitivelor numerice, Sesiunea comună de comunicări a cadrelor didactice și studentilor, IPTVT, 1978
32. C18. CLARK, C.R., Designing logic systems using state machines, B.C. Graw-Hill Book Company, 1972.
33. C19. CHEN, T.C., Parallelism, Pipelining, and Computer Efficiency, Computer Design, ian. 1971, p. 69.
34. C20. CHU, Y., WHY DO WE NEED HARDWARE DESCRIPTION LANGUAGES ?, Computer, dec. 1974.
35. C21. CHU, Y., Computer Organization and Microprogramming Prentice Hall, New Jersey, 1972.
36. C22. CHU, Y., Bazele proiectării calculatoarelor numerice, Ed. Tehnică, Buc., 1968.
37. C23. COSMA, O., g.s., Proiectarea asistată de calculator a sistemelor discrete, Ed. Acad. RSR, Buc., 1984.

38. D1. DANCA, I., Microprocescere, Arhitectură internă programare, aplicații. Ed.Dacia Cluj-Napoca,1979.
39. D2. DAVIDOVICIU, A.,g.a., Minicalculatoarele și micro-calculatoarele în conducerile proceselor industriale E.T.Buc., 1963, Ed.Kaginostroenie Leningrad,1984.
40. D3. DIETRICH, D.L. Logical Design of Digital Systems Allyn and Bacon, Boston, 1971.
41. D4. DAVIS, C.C., g.a. Gate array embodies System/370 processor, Electronics, oct.9,p.140-143,1980.
42. D5. DODIGESCU,G.,g.a. Minicalculatoare-aplicații,Ed.Tehn. București, 1978.
43. D6. DRĂGĂNESCU,M., A doua revoluție industrială,Micro-electronica, Automatica,Informatica-factorii determinanți, Ed.Tehnică, Buc.1980.
44. D7. DULLEY,J.R., DIETRICH,D.L.,A Digital System Design Language, IEEEETC,C-17,sept.1968.
45. E1. ENSLOW,P.H., Multiprocessors and Parallel Processing (ediția în limba rusă),Ed.Mir,Moscova,1976.
46. E1. FALGENBAUM,E., Mc.CORDUCK,P., La cinquième génération, Inter Editions, Paris,1984.
47. F2. FLYNN, J.J., Some Computer Organizations and Their Effectiveness, IEEEETC,vol.C-21,p.948-960.
48. F3. FLORIS,I., Computer Organization Prentice-Hall,Englewood Cliffs, N.J., 1969.
49. F4. FRIEDMAN, T.D., YANG,S.C., Methods Used in an Automatic Logic Design Generator (ALDIT),IEEEETC,vol.C-18, july,1969.
50. G1. GRACK,G.B., Microprogramm Control for Computing systems, I.R.E.Trans Elec.Computer,vol. EC-12,1963.
51. G2. GABRIEL,T.,g.a. Echipamente periferice, Ed.Tehn.Buc. 1981.
52. H1. MARLOW,C.A., COATES,C.L., Feedback in Sequential Machine Realizations, IEEEETC,spr.'772,vol.C-21,nr.4, p.371-381.

53. H2. HASTERLIK,R.L., RTL-The firmware design automation system, Design Automation Workshop,1974.
54. H4. HELLERMANN,G., CONROY,T.F., Computer System Performance, McGraw-Hill, New York,1975.
55. H5. HANGANUT,L., Utilizarea calculatoarelor in procese industriale, Cluj-Napoca.
56. H6. HILL,F.J., Introducing AHPL, Computer, dec.1974, p.26-30.
57. H7. HILL,F.J., REIDSON,G.R., Calculatoare numerice Hardware -structuri si proiectare, Ed.Tehn.Buc.1960.
58. H8. HUSSON,S.S., Microprogramming, Principles and Practice, Prentice-Hall, Inc.New Jersey, 1970.
59. I1. IRBABA,O.H., On the Equivalence of Finite-State Sequential Machine Models, IEEEETC,vol. EC-16 nr.1, feb. 1967, p.88-90.
60. I2. IONASCU,T., Sisteme si echipamente pentru conducerea proceselor, Ed.Did.si Ped., suc.1982.
61. I3. IVERSON,K.E., A Common for Harware, Software and Applications, Proc. Fall Joint Comput. Conf. 1962.
62. J1. JONES,T., THOMAS,P., Challenges in Microprocessor System Design, Computer Design, nov.1976.
63. K1. KORNSTADT,H., High Performance Microprocessor Structure, Systems, vol.7, nr.5, may 1979, p.39-41.
64. K2. KOVACS,F., COJOCARU,G., Manipulatoare, roboti si aplicatiile lor industriale, Ed.Facultatea, Timisoara, 1982.
65. K3. KLINE,R.M., Digital Computer Design, Prentice Hall, Englewood Cliffs,N.J., 1977.
66. K4. KLIR,J., A Note on the Basic Block Diagrams of Finite Automata from the Engineering Point of View IEEEETC, vol. EC-16, nr.2, apr. 67, p.223-224.
67. L1. LASSEA,A., ZAKS,R., Microprocessor Interfacing Techniques, Berkeley/Ca, Sybex Publication, 1977.
68. L2. LEWIN,D., Theory and Design of Digital Computers, London, Nelson and Sons.Ltd., 1972.

69. L3. LIPORSAY,G.J., Hardware Description Languages, Computer, June, 1977.
70. M1. MANO, M., Computer Logic Design, Englewood Cliffs, Prentice-Hall, Inc.,1972.
71. M2. MARTIN,D.P., Microcomputer Design, ed.2., Martin Research, Northbrook, 1976.
72. M3. Mc GLYNN, D., Microprocessors, Technology Architecture and Applications, New York, John Wiley and Sons, Inc.,1976.
73. M4. NEALY,G., A Method for Synthesizing Sequential Circuits, Bell System Technical Journal, 34,1045-1079, 1955.
74. M5. MUNISAN,I., Sintaxe automatelor finite, Ed.Tehn.Buc. 1977, Seria Matematici Moderne Aplicate.
75. M6. MURESAN, T., STURUGARU,C.,g.s. Microprocesorul 6080 in aplicatii, Editura Facultatea Timisoara,1981.
76. N1. NEMEC, J., A Primer on Bit-Slice Processors, Electronic Design , febr.1977.
77. N2. NICOLAU, E., IOROVICI,AL., Introducere in cibernetica sistemelor hibride, Ed.Tehn.Buc., 1975.
78. O1. ORBONIK,A., An Introduction to Microcomputers,Vol.1, Basic Concepts. Berkeley Ca.,Sybex Publ.,1976.
79. O2. ORBONIK,A., 6080 Programming for Logic Design, Berkeley Ca., Sybex Publication, 1976.
80. P1. PAULL,M.C., WALDHAUM,G., A note on State Minimization of Asynchronous Sequential Functions IEEEITC,vol.IC-16, nr.1, feb.1967,p.94-97.
81. P2. PRALMAN, I.H., Microcomputer-Based Design, Mc Graw-Hill, N.Y.,1977.
82. P3. PETRESCU,A., Sisteme sistolice de prelucrare a datelor in Calculatoarele electronice din generatie a 3-a, Ed.Acad.RSR,Buc.,1985.
83. P4. PETRESCU,A.,g.s.,Microcalculatoarele FELIX M18,M18B, M118, Ed.Tehn.Buc.1984.

84. P5. PAIRESCU, E., Eficiență integrării pe scară medie și largă asupra tehnicilor de sinteză a circuitelor combinatoriale și secentiale, IPS, 1979.
85. P6. PAIRESCU, M., Dezvoltarea științei sistemelor cibernetice în România în "Istoria științelor în România, Cibernetica", Ed. Academiei RSR, Buc., 1981.
86. P7. PIJUMMER, W.W., Asynchronous Arbiters, IEEEITC, vol. G21 nr. 1, ian. 1972, p. 37-42.
87. Pt. POP, V., Structura sistemelor de prelucrare a datelor numerice, IPTVT, 1981.
88. P9. POP, V., Bazele logice ale calculatoarelor, IPTVT, 1974.
89. R1. READ, I.S., Symbolic Synthesis of Digital Computers Proc. ACM, Toronto, Sept., 1952.
90. R2. ROGOJAN, AL., POP, V., SIRUGARU, C., STRAULAT, M., CHECĂANU, M.D., g.a. Testor de baterii electrice, BSTIPTVT, Tom, 25(39), iul-dec. 1980, fasc. 2.
91. R3. ROGOJAN, AL., SIRUGARU, C., CHECĂANU M.D., g.a. Testor pentru amplificatoare de citire, BSTIPTVT, Tom 25(39), iul.-dec., 1980, fasc. 2.
92. R4. ROGOJAN, AL., CHECĂANU, M.D., g.a. Sistem de achiziții de date, BSTIPTVT, Tom 27(41), ian.-iun., 1982, fasc. 1.
93. R5. ROGOJAN, AL., Calculatoare numerice, IPTVT, 1975.
94. R6. ROGOJAN, AL., POP, V., SIRUGARU, C., CHECĂANU, M.D., g.a., testor de baterii condus cu calculator de proces. Simpozionul "Domenii de utilizare a calculatoarelor electronice în știință și tehnică", org. de Acad. RSR, Baza de cercet. Timișoara, mai, 1981.
95. R7. ROTM, J.L., Diagnosis of Automata Failures: A Calculus and a Method, IBM Journal, 10, 1966.
96. Sl. SAUCIER, G., Next-State Equations of Asynchronous Sequential Machines, IEEEITC, apr. 1972, p. 397-399.

97. S2. SCHOOR, H., Computer Aided Digital System, Design and Analysis Using a Register Transfer Language, IEEETC, dec.1964, p.730-737.
98. S3. SLOAN, R.E., Computer Hardware and Organization Science Research Associates, CHICAGO, 1976.
99. S4. SOUCK, B., Microprocessors and Microcomputers, New York, John Wiley and Sons, Inc., 1976.
100. S5. SIRAFULAI, M., CHEREANU, N.D., MIHAILESCU, A., Inregistrarea și redarea parametrilor de sudare în instalații automate de sudură. Ses. de com. și coaginată de înplinire a 20 ani de existență a Institutului de Învățămînt Superior din Constanța, oct. 1981
101. S6. SPRINCEANA, N., DOBRESCU, R., BOHANGIU, T., Automatizări discrete în industrie-culegere de probleme, Ed.Tehn.Buc.1978.
102. S7. SAMPAIANU, M., Circuite pentru conversia datelor, Ed.Tehn.Buc.1980.
103. S8. SIRUGARU, C., CHEREANU, N.D., g.s. Stand pentru incarcarea de durată în vederea determinării fieabilității modulilor de memorie, Buletinul Științific și Tehnic al IPTVT, Tom.26(40), ian.-iun., 1981, Fasc. 1.
104. T1. TANNENBAUM, A.S., Structured Computer Organisation, Prentice Hall, Englewood Cliffs, N.J., 1976.
105. T2. THODORESCU, D., Introducere în microelectronică, Editura Facla, Timișoara, 1965.
106. T3. TOACSE, G., Introducere în microprocesorare, Editura Științifică și Enciclopedică, București, 1965.
107. T4. TORNG, C.N., WILHELM, N.C., The Optimal Interconnection of Circuit Modules in Microprocessor and Digital System Design, IEEETC, C-26, may, 1977.
108. T5. TOTH, A., MOLT, C., Automated Data-Base-Driven, Digital Testing, Computer, 1, 1974.
109. T6. THURBER, K.J., Parallel Processors Architectures Computer Design, vol. 18, nr. 1, ian. 1979, p. 89-97 și nr. 2, febr. 1979, p. 109-114.

110. W1. WEINER,P.,SMITH, E.J., On the Number of Distinct State Assignments for Synchronous Sequential Machines, IEEEITC,Vol.IC-16,nr.2,apr.1967.
111. W2. WEINER,P.,SMITH,E.J.,Optimization of Reduced Dependencies for Synchronous Sequential Machines, IEEEITC,vol.IC-16,nr.6,dec.1967,p.635-847.
112. W3. WILLAS,A.V.,Sisteme de calcul cu acces multiplu, Editura Tehn.,Buc.,1979.
113. Z1. ZAKS,R., Microprocessors From Chips to Systems, Berkeley, Ca., Sybex Publication, 1977.
114. #1. ~~www~~ Electronics. Designer's Casebook. A Mc Graw-Hill Publication.
115. #2. ~~www~~ Small computer handbook Digital Equipment Corporation, 1970 Edition.
116. #3. ~~www~~ Standard Microsystems Corporation,Data Catalog, 1980.
117. #4. ~~www~~ Calculatoarele electronice din generatia a 5-a, Edit.Acad.RSR,Buc.,1985.
118. #5. ~~www~~ National Semiconductor, 4096 bit dinamic RAM program, 1977.
119. #6. ~~www~~ Guide to Microcomputer Development Systems, INTEL.
120. #7. ~~www~~ The 68000 Hardware and Software
121. #8. ~~www~~ The Integrated Circuits Catalog for Design Engineers, Texas, Instr.Inc.
122. #9. ~~www~~ The TTL Data Book, Supplement to CC-401 for Design Engineers Texas Instruments, Inc.

Obs. In lista bibliografică s-au utilizat prescurările:
 -~~ESTIPIVT~~:Buletinul Științific și Tehnic al Institutului Politehnic "Traian Vuia", Timișoara.
 -~~IEEEITC~~: IEEE Transactions on Computers.

ANEXA 1

```

DIM C%(9%,8%),R%(9%,5%),F%(7%,5%)
DIM D1$(10%),D2$(9%),D3$(9%)
K1%=10%
K2%=9%
K3%=9%
K4%=4%
MAT C%:=ZER
MAT R%:=ZER ..
MAT F%:=ZER
FOR I%=1% TO K3%
D1$(I%)=' '
D2$(I%)=' '
D3$(I%)=' '
NEXT I%
D1$(I%)=' '
PRINT ' '
PRINT " Introducere stari : "
PRINT " "
I%=1%
INPUT " Stare ",V$
IF V$ <> '-1' GOTO 210,
N1%=I%-1%
GOTO 260
D1$(I%)=V$
I%=I%+1%
IF I% <= K1% GOTO 175
PRINT " * Depasire nr stari * "
GOTO 1510
N2%=0%
N3%=0%
PRINT " "
I%=1%
PRINT " "
J%=1%
PRINT " Starea ";D1$(I%); " conditie ";V%
INPUT " Conditie ? ",V%
IF V$ <> '-1' GOTO 380
C%(I%,J%)=-1%
I%=I%+1%
IF I% <= K1% GOTO 290
PRINT " * Depasire nr stare * "
GOTO 1510
IF V$ = '-2' GOTO 785
IF V$ = ' ' GOTO 900
K%=1%
IF V$ = D2$(K%) GOTO 490
IF D2$(K%) = ' ' GOTO 470
K% = K%+1%
IF K% <= K3% GOTO 410
PRINT " * Depasire dictiunari conditii * "
GOTO 1510
D2$(K%)=V$
N2% = N1%+1%
C%(I%,J%)=K%
INPUT " Ramificatie i ",V%
IF V$ = ' ' GOTO 430
K%=1%
IF V$ = D1$(K%) GOTO 620
IF D1$(K%) = ' ' GOTO 590

```

```

550   K%>I%+1%
560   IF K% <= K3% GOTO 530
570   PRINT ' * Derasire dictionar stari *'
580   GOTO 1510
590   PRINT ' ! Secvenita absenta ! ' ;V$
600   D1$(K%)=V$
610   N1% =N1%+1%
620   R%(I%,J%)=K%
630   INPUT ' Functie ! ' ;V$
640   IF V$ = ' ' GOTO 750
650   K% =1%
660   IF V$ = D3$(K%) GOTO 740
670   IF D3$(K%) = ' ' GOTO 720
680   K% =K%+1%
690   IF K% <= K3% GOTO 660
700   PRINT ' * Derasire dictionar functii *'
710   GOTO 1510
720   D3$(K%)=V$
730   N3% =N3%+1%
740   F% (I%+J%)=K%
750   J% =J%+1%
760   IF J% <= K2% GOTO 300
770   PRINT ' * Derasire nr conditii *'
780   GOTO 1510
785   PRINT '
790   PRINT ' Sfarsit culegere date '
795   COSUB 1260
800   I1% =1%
810   I% =1%
820   M$=' D:' +D1$(I1%)+ ' ='
830   S% =0%
840   J% =1%
850   IF C% (I%,J%) <> I% GOTO 910
860   I% =I%+1%
870   IF I% <= N1% GOTO 840
880   PRINT M$
890   I1% =I1%+1%

```

```

900 IF I1% <= N1% GOTO 810
905 GOTO 1020
910 IF R%(IX,JX) <> I1% GOTO 1000
920 IF S% = 0% GOTO 950
930 M$=M$+'+'-
940 GOTO 960
950 S%+1%
960 M$=M$+D1$(IX)
970 IF C%(IX,JX) = 0% GOTO 1000
980 KZ=C%(IX,JX)
990 M$=M$+'*' +D2$(KX)
1000 JX=JX+1X
1010 GOTO 850
1020 PRINT
1030 I3Z=1Z
1040 IZ=1%
1050 M$=' '+'+D3$(I3Z)+ '='
1060 S%+0%
1070 JZ=1%
1080 IF C%(IX,JX) <> -1 GOTO 1150
1090 IZ=IZ+1%
1100 IF IZ <= N1% GOTO 1070
1110 PRINT M$
1120 I3Z=I3Z+1%
1130 IF I3Z <= N3% GOTO 1040
1140 GOTO 1510
1150 IF F%(IX,JX) <> I3% GOTO 1240
1160 IF S% = 0% GOTO 1190
1170 M$=M$+'+'-
1180 GOTO 1200
1190 S%+1%
1200 M$=M$+D1$(IZ)
1210 IF C%(IZ,JX) = 0% GOTO 1240
1220 KZ=C%(IZ,JX)
1230 M$=M$+'*' +D2$(KZ)

```

```

1240 0%+I%+IZ
1250 GOTO 1080
1260 PRINT " FOR IZ=1% TO 5%
1270 PRINT " Table intrare "
1280 PRINT "
1290 FOR IZ=1% TO N1%
1300 PRINT D1$(IZ)
1310 FOR JZ=1% UNTIL CZ(IZ,JZ)+1%
1320 PRINT " ;C%(IZ,JZ)$R%(IZ,JZ)@F%(IZ,JZ)>
1330 NEXT JZ
1340 NEXT IZ
1350 PRINT " FOR IZ=1% TO 5%
1360 PRINT " Dictionar stari "
1370 PRINT "
1380 PRINT " ;D1$(IZ),IZ FOR IZ=1% TO N1%
1390 PRINT " FOR IZ=1% TO 5%
1400 PRINT " Dictionar conditii "
1410 PRINT "
1420 PRINT " ;D2$(IZ),IZ FOR IZ=1% TO N2%
1430 PRINT " FOR IZ=1% TO 5%
1440 PRINT " Dictionar functii "
1450 PRINT "
1460 PRINT " ;D3$(IZ),IZ FOR IZ=1% TO NOX
1470 PRINT " FOR IZ=1% TO 5%
1480 PRINT " Equati "
1490 PRINT "
1500 RETURN
1510 END
:
:AE

```

BASIC-PLUS - V4.1 TERMINATED AT 05/11/21 09:17:20

READY ***

185

\ PROGR

troducere stari :

are ?A
are ?B
are ?C
are ?D
are ?E
are ?F1
are ?F2
are ?G
are ?-1

area A conditia 1
conditie : ?a
unificatie : ?B
actie : ?
area A conditia 2
conditie : ?Na
unificatie : ?A
actie : ?
area A conditia 3
conditie : ?-1

area B conditia 1
conditie : ?
unificatie : ?C
actie : ?
area B conditia 2
conditie : ?-1

area C conditia 1
conditie : ?
unificatie : ?D
actie : ?x
area C conditia 2
conditie : ?-1

area D conditia 1
conditie : ?b
unificatie : ?E
actie : ?y
area D conditia 2
conditie : ?Nb
unificatie : ?F1
actie : ?
area D conditia 3
conditie : ?Nn
unificatie : ?F2
actie : ?
area D conditia 4
conditie : ?-1

area E conditia 1
conditie : ?
unificatie : ?G
actie : ?
area E conditia 2
conditie : ?-1

Starea F1 conditie 1
 Conditie : ?cx~~d~~
 Ramificatie : ?
 Functie : ?
 Starea F1 conditie 2
 Conditie : ?cxNd
 Ramificatie : ?G
 Functie : ?
 Starea F1 conditie 3
 Conditie : ?Nx~~d~~
 Ramificatie : ?G
 Functie : ?
 Starea F1 conditie 4
 Conditie : ?NxNd
 Ramificatie : ?A
 Functie : ?
 Functie : ?
 Starea F1 conditie 5
 Conditie : ?-1

Starea F2 conditie 1
 Conditie : ?
 Ramificatie : ?C
 Functie : ?
 Starea F2 conditie 2
 Conditie : ?-1

Starea G conditie 1
 Conditie : ?
 Ramificatie : ?B
 Functie : ?
 Starea G conditie 2
 Conditie : ?-1

Starea conditie 1
 Conditie : ?-2

Sfirsit culesere date

Tabl intrari :

A	1	2	0
	2	1	0
B	0	3	0
C	0	4	1
D	3	5	2
	4	6	0
	4	7	0
E	0	8	0
F1	5	0	0
	6	8	0
	7	8	0
	8	1	0
F2	0	3	0
G	0	2	0

ctionar start :

1
2
3
4
5
6
7
8

ctionar conditii :

	1
a	2
b	3
b ^d	4
b nd	5
c nd	6
c ^d	7
c ^{ndd}	8

ctionar functii :

1
2

Cvati :

```

; A=A*X+B*1*Nc*Nd
; B=B*X+C
; C=C*X
; D=D*X
; E=E*X
; F=F*X
; G=G*X
; H=H*X
; I=I*X
;
; C
; D=DXL
OF PROGRAM AT LINE 517

```

166

ANEXA 2.




FOTO 1

