

MINISTERUL EDUCATIEI SI INVATAMINTULUI  
Institutul Politehnic "Traian Vuia" Timișoara  
Facultatea de electrotehnică

ING. ALICEA STRATULAT

STRUCTURI DE CALCULATOARE REALIZATE CU MICROPROCESOARE  
CU POSIBILITATE DE AUTOTESTARE

TEZA DE DOCTORAT

CONDUCATOR ȘTIINȚIFIC:  
Prof.dr.ing. ALICEA PETRESCU

BIBLIOTECA CENTRALĂ  
UNIVERSITATEA "POLITEHNICA"  
TIMIȘOARA

1986

517.398

359 E

## PREPARA

Extinderea automatizării tuturor sectoarelor de activitate este determinată de dezvoltarea fără precedent a electronicii și tehnicii de calcul, atât pe plan teoretic cât și în domeniul tehnologic. În conformitate cu prevederile Congresului al III-lea al Partidului Comunist Român cu privire la dezvoltarea economico-socială a României în cincinalul 1985-1990 și orientării de perspectivă până în anul 2000, activitatea în acest domeniu va crește în viitorul cincinal cu 30-35 la sută, existând premise ca industria electronicii să pătrundă masiv în întreaga activitate economico-socială, fiind orientată spre dezvoltarea cu precădere a producției de componente electronice, mijloace de automatizare, echipamente de electronică industrială și tehnică de calcul.

Lucrarea de față se înscrie în precupățile generale de ridicare a productivității muncii, de creștere a fiabilității și coeficientului de disponibilitate a sistemelor de calcul, plătind responsabilitatea detectării și localizării defectelor chiar sistemului, prin metode de autotestare.

Autotestarea implică atât elaborarea unor concepte noi în proiectarea sistemelor de calcul cât și elaborarea unor sisteme de operare adecvate.

În lucrare sînt abordate aspectele teoretice privind proiectarea unor sisteme de calcul autotestabile și posibilitatea realizării practice a unor astfel de sisteme prin utilizarea unor structuri multiprocesor.

Pe perioada elaborării textului, am beneficiat de îndrumarea atentă, exigentă și competentă a regretatului prof.dr.ing. Alexandru Hogojan, care cu înțelegere și răbdare mi-a conturat demersul, contribuind, în mod esențial, la pregătirea mea profesională în calitate de șef de lucrări, conducător de colectiv de muncă și conducător de doctorat. Paternitatea sa personalitate, contribuțiile de cea mai înaltă valoare pe care și le-a adus la dezvoltarea tehnicii românești de calcul, fuc din profesorul Al.Hogojan o figură de neuitat pentru multe generații de ingineri specialiști în calculatoare electronice. Dăruie ca

aceste realizări să fie considerate drept omagiu adus memoriei Domniei-sale.

În perioada finalizării tezei am beneficiat de sprijinul deosebit de competent, de sfaturile și observațiile riguroase și exigente ale conducătorului științific prof.dr.ing. Mircea Petrescu. Analiza atentă a materialului tezei, observațiile și recomandările formulate au fost elemente care au contribuit într-o manieră decisivă în etapa finală de elaborare, motiv pentru care îmi exprim întregă stimă și considerație față de persoana Domniei-sale, împreună cu cele mai sincere mulțumiri.

Mulțumesc în mod deosebit, șefului de catedră, conf.dr. ing. Ștefan Țîngăraș pentru sprijinul real de care am beneficiat în catedră la realizarea acestei lucrări, pentru discuțiile și observațiile care le-am formulat, pentru înțelegerea arătată în etape de finalizare a tezei.

Adus mulțumiri de asemenea tev. prof.dr.ing. Pop Vasile pentru discuțiile fructuoase purtate, pentru încurajările susținute pe care le-am adresat și pentru sprijinul îndelungat și constant pe care le-am primit din partea Domniei-sale.

Doresc să mulțumesc colegului șef lucr.dr.ing. Mircea Vlădăreț pentru sprijinul constant, pentru discuțiile și observațiile care le-am formulat pe toată perioada elaborării tezei, pentru baza materială și bibliografică pe care mi-a pus-o la dispoziție.

Mulțumesc în mod deosebit colegului și prietenului exist. ing. Ioan Moș pentru observațiile formulate, pentru sprijinul moral pe care mi le-a acordat pe întreg parcursul elaborării tezei, pentru înțelegerea și îndemnul constante care m-au încurajat.

Doresc de asemenea să mulțumesc colegului șef de lucr.ing. Radu Stoinescu pentru sprijinul și discuțiile și observațiile formulate pe perioada elaborării tezei.

Mulțumesc în final tuturor colegilor din catedra de automată, celor care într-o manieră sau alta mi-au permis să-mi finalizez în bune condiții lucrarea.

## Cuprinsul tezei de doctorat

<b>1. PROBLEMATICA TESTĂRII STRUCTURILOR DE CALCUL REALIZATE CU CIRCUITE INTEGRATE PE SCARA MARE SI FOARTE MARE (ISA, ISPM)</b>	
1.1. Introducere . . . . .	1
1.2. Problematika testării structurilor de calcul realizate cu circuite integrate ISA, și ISPM . . . . .	4
1.2.1. Diagnostic în tehnica numerică . . . . .	4
1.2.2. Strategia folosită la testarea structurilor de calcul realizate cu circuite integrate ISA și ISPM . . . . .	7
1.3. Metode de diagnostic a structurilor de calcul realizate cu microprocesoare . . . . .	10
1.3.1. Metode de comparare . . . . .	10
1.3.2. Metode de generare algoritmică a stimulilor de test . . . . .	12
1.3.3. Metode de test prin memorarea răspunsurilor . . . . .	13
1.3.3.1. Procedul prin analizare . . . . .	13
1.3.3.2. Procedul prin simulare . . . . .	13
1.3.4. Metode de autodiagnostic . . . . .	16
1.4. Modalități de diagnosticare a defecțiunilor din micro sisteme prin tehnici de comprimare a datelor . . . . .	17
1.4.1. Tehnica de testare cu analiza de semnături . . . . .	17
1.4.2. Testarea micro sistemelor cu analiza de semnături . . . . .	19
1.5. Metode de diagnostic secvențială . . . . .	23
<b>2. MODELUL DE DIAGNOZA A SISTEMELOR NUMERICE CU POSIBILITATI DE AUTOTESTARE</b>	
2.1. Conceptul autotestării sistemelor numerice . . . . .	27
2.2. Diagnostic sistemelor autotestabile (SAT) în prezența defectelor permanente (DP) . . . . .	31
2.2.1. Modelul teoretic de diagnostic a SAT în prezența DP . . . . .	31
2.2.2. Alegerea unei structuri optime pentru SAT . . . . .	39
2.2.3. Metodă de identificare a SAT optime diagnosticeabile . . . . .	43
2.3. Diagnostic SAT în prezența defectelor intermitente . . . . .	45
2.3.1. Defectele intermitente (DI) în cadrul SAT . . . . .	45
2.3.2. Modelul de diagnostic a SAT în prezența DI . . . . .	48
2.3.3. Relația dintre $t_p$ și $t_i$ în cadrul SAT . . . . .	51
2.4. Generalizarea diagnosticii în SAT . . . . .	56

2.4.1. Modelul generalizat de diagnostic s SAT . . . . .	57
2.4.2. Relațiile între tipul defectelor în cadrul unui SAT . . . . .	62
2.5. Simularea unei structuri de SAT . . . . .	64
2.5.1. Simularea unor SAT pentru defecte permanente . . .	64
2.5.2. Simularea unor SAT pentru defecte intermitente . . .	65
2.5.3. Simularea unor SAT pentru t defecte . . . . .	66
<b>3. METODELE DE DIAGNOZA PENTRU STRUCTURI MULTIPROCESOR CU POSSIBILITATI DE AUTOTESTARE</b>	
3.1. Diagnostic structurilor multiprocesor autotestabile	67
3.2. Metode de diagnostic s defectelor prin utilizarea conceptului de defect implicat . . . . .	70
3.3. Metode de diagnostic s defectelor prin utilizarea conceptului de matrice de incidență . . . . .	78
3.3.1. Matricea de legătură și matricea de incidență . . . . .	78
3.3.2. Detectia defectelor cu ajutorul matricei de in- cidență . . . . .	80
3.4. Implementarea algoritmilor de diagnostic . . . . .	85
<b>4. DIAGNOZA UNITATILOR FUNCTIONALE</b>	
4.1. Metode de diagnostic s unităților funcționale . . . . .	93
4.2. Testarea pe blocuri mici . . . . .	94
4.2.1. Proceduri de testare algoritmice . . . . .	96
4.2.1.1. Metoda algoritmului D-extended . . . . .	96
4.2.1.2. Metoda derivatelor booleene și temporale . . . . .	98
4.2.1.3. Metoda tabelilor de adevăr . . . . .	100
4.2.2. Metode de identificare s masurilor . . . . .	100
4.2.2.1. Metoda Page-McCluskey . . . . .	100
4.2.2.2. Metoda Hamming . . . . .	101
4.2.2.3. Metoda Hsieh . . . . .	103
4.2.2.4. Metoda Ad-hoc . . . . .	103
4.2.3. Metode de testare prin simulare . . . . .	103
4.2.3.1. Simulator bazat pe compilator . . . . .	103
4.2.3.2. Simulator bazat pe tabele . . . . .	104
4.3. Tehnici de proiectare (TP) . . . . .	106
4.3.1. TP la nivel de circuite integrate . . . . .	107
4.3.2. TP la nivel de blocuri . . . . .	111
4.3.3. TP la nivel de sistem . . . . .	114
4.4. Concluzii privind diagnostic blocurilor numerice complexe . . . . .	120

<b>5. SISTEME MICROELECTRONICE CU POSIBILITATI DE AUTOTESTARE</b>	
5.1. Arhitectura SAT . . . . .	12
5.1.1. SAT multiprocesor . . . . .	12
5.1.2. SAT multiprocesor conectate direct . . . . .	12
5.1.3. SAT redundante . . . . .	12
5.2. Sisteme multiniprocsoare . . . . .	12
5.3. Implementarea unui SAT multiniprocsoare . . . . .	13
5.3.1. Arhitectura SAT cu trei microprocesoare . . . . .	13
5.3.2. Arhitectura SAT cu doi microprocesoare . . . . .	13
5.4. Sisteme biprocesor cu posibilitati de autotestare	13
5.4.1. Structura sistemului . . . . .	13
5.4.2. Interconectarea sistemelor . . . . .	14
5.4.2.1. Schema de conectare a magistrelor . . . . .	14
5.4.2.2. Artelea de conexiune . . . . .	14
5.4.2.3. Cursa postala . . . . .	14
5.4.2.4. Vectorul de intrerupere . . . . .	14
5.4.3. Unitatea redundanta . . . . .	14
5.4.4. Programul monitor . . . . .	15
5.4.4.1. Comanda sistemului . . . . .	15
5.4.4.2. Ordinogramul monitorului sistemului cu 280 . . . . .	15
5.4.4.3. Programul monitor pentru sistemul cu 8080 . . . . .	15
5.5. Concluzii privind realizarea unui sistem biprocesor cu posibilitati de autotestare . . . . .	15
<b>6. CONCLUZII</b>	
6.1. Contributii originale . . . . .	15
6.2. Valoarea aplicativa si directii de dezvoltare viitoare . . . . .	16
<b>7. BIBLIOGRAFIE</b> . . . . .	16
FR.2.1-ANEXA 1 - Programul de simulare SIMSIM . . . . .	184
FR.2.2-ANEXA 2 - Programul de simulare SIMASIM . . . . .	
FR.2.3-ANEXA 3 - Programul de simulare SIMBIT	
FR.3.1-ANEXA 4 - Programul de simulare SIMTEST . . . . .	
FR.3.2-ANEXA 5 - Programul de simulare SIMATEST	
FR.3.3-ANEXA 6 - Programul de simulare SIMITEST	

## 1. PROBLEMATICA INSTABILITĂȚII STRUCTURILOR DE CALCUL REALIZATE CU CIRCUITE LSI ȘI VLSI

### 1.1. Introducere

Dezvoltarea tot mai accentuată a tehnologiilor moderne a condus la introducerea pe scară largă a automatizărilor proceselor de producție, robotizării șterite, cu implicarea tot mai frecventă a tehnicii de calcul, fără de care progresul tehnic actual devine greu de imaginat.

Utilizarea tehnicii de calcul în toate domeniile vieții social-economice a fost posibilă datorită reducerii prețului de cost, creșterii performanțelor și îmbunătățirea fiabilității sistemelor numerice. Dar îmbunătățirea performanțelor și a fiabilității a condus la realizarea unor sisteme de calcul tot mai complexe, a căror eventuale defectări pot determina o serie de consecințe dintre cele mai grave.

Este suficient să se amintească sistemele numerice de comandă și control din misiuni de cercetare spațială, din domeniul energiei nucleare, în sisteme de navigație și comutare, reactoare chimice, elevatoare, sisteme de ridicat, în prelucrarea automată a informației, pentru a înțelege necesitatea de asigurare împotriva unor evenimente nedorite.

Exemple de incidente grave datorate unor sisteme tehnice de mare complexitate sînt relativ numeroase [211], ele fiind caracterizate de o mare disproporție între cauză și efect și de un grad mare de impreviziune.

Probleme deosebit de complexe apar în domeniul unor tehnici noi, în primul rînd domeniul electronicii și al tehnicii de calcul, care utilizează materiale și tehnologii în legătură cu care nu există suficiența experiență, iar dinamismul acestor domenii exclude practic posibilitatea constituirii viitoare a unor metode de proiectare, general valabile, care să garanteze în mod absolut conservarea calității produselor pe un timp îndelungat.

Documentele Partidului Comunist Român acordă o atenție deosebită ridicării continue a nivelului tehnic și calitativ sporirii gradului de competitivitate al produselor românești. În raportul prezentat la cel de-al XIII-lea Congres



al partidului, tovarăgul Nicolae Ceaușescu, secretarul general al Partidului Comunist Român președintele Republicii Socialiste România, sublinia: "Până în 1990, circa 95 la sută din produsele românești trebuie să fie din punct de vedere tehnic și calitativ la nivelul celor existente pe plan mondial, iar cel puțin într-un procent de 2-3 la sută să realizăm produse cu asemenea parametri tehnici și calitativi care să situeze România pe primul loc în lume" [1].

În lumina documentelor de partid și stat, de un mare interes economic îl constituie realizarea unor produse cu un grad ridicat de complexitate, fiabile, cu un consum de materii prime și energie scăzut, și cu perspective de utilizare într-un domeniu cât mai larg de aplicații. În acest context sistemele de calcul realizate cu circuite integrate pe scară largă și foarte largă s-au impus; implicând soluții tehnice noi de abordare a unor structuri de calcul, noi cercetări în domeniul arhitecturilor de sisteme de calcul, datorită unor avantaje față de sistemele de calcul convenționale. Se pot aminti câteva din aceste avantaje:

- costurile de fabricație ale produsului sînt mai mici;
- timpul și costul dezvoltării unor soluții originale sînt mai mici, deoarece proiectarea și realizarea structurilor cu microprocesoare au la bază metode mai sistematice și mai organizate ;
- flexibilitatea structurilor cu microprocesoare micșorează timpul de răspuns al producătorului la noile cerințe ale beneficiarului, conducînd astfel la o creștere a duratei de viață activă a produsului ;
- capacitatea funcțională este mai mare la un volum și preț de cost scăzut datorită, în primul rînd, gradului de integrare ;
- fiabilitatea sistemului va fi mai bună prin utilizarea unor componente cu un grad de integrare pe scară largă și foarte largă ;
- puterea de calcul a microprocesoarelor poate fi utilizată și pentru diferite metode de testare și autotestare, ceea ce permite reducerea operațiilor de întreținere și reparații.

În lucrare se propune un model de structură de calcul cu posibilitatea de autotestare, structură ce poate fi im-



plănuțată relativ nășor ea noile componante de circuite integrate. Sistemul rezultat ca urmare a modelului teoretic propus este axat pe o arhitectură multiprocesor (multimicroprocesor) cu modularitate de interconexiune de așa manieră încât să asigure autotestarea sistemului.

După ce se prezintă unele aspecte legate de problematica testării unor componente ISA și ISM și se conturează dificultatea testării sistemelor numerice realizate ca ansamblu de componente, în capitolul 2 se prezintă modelul unui sistem numeric cu posibilități de autotestare. În această direcție sînt abordate sistemele autotestabile cu posibilitatea punerii în evidență a unor defecte multiple. Problema este analizată din punctul de vedere al sistemelor autotestabile fără reparații. Modelul de diagnostic ce se analizează poate pune în evidență stit defecte permanente cit și defecte intermitente cu precizarea unor particularități de natură să permită localizarea modului defect. Modelul ce se prezintă face o localizare a defectelor la nivel de unități funcționale, rămînînd ca prin metode cunoscute [7] să se testeze, eventual, pînă la nivel de componentă.

În continuare, problemele teoretice ale modelului unui sistem autotestabil sînt simulate pe calculator și prin programele MISA, MASA și MISA se validează valabilitatea aspectelor teoretice. În sensul că simuloarele, pe baza cărora se efectuează analiza autodiagnostice, sînt unice definite pentru fiecare situație de defect din sistem, ceea ce permite atribuirea cite unui simon, fiecărui defect în parte.

În capitolul 3 se propun un număr de algoritme pentru localizarea unității (unităților) defecte, pe baza simonului obținut în cursul rutinei de test. Algoritmii sînt verificați pe calculator.

În capitolul 4 se analizează unele metode de testare a circuitelor secvențiale și sînt prezentate cîteva metode de proiectare pentru îmbunătățirea testabilității sistemelor de calcul. Metodele de proiectare au fost analizate pe nivel de complexitate, și anume : la nivel de circuit integrat, la nivel de bloc și la nivel de sistem. Pe baza aspec-

telor analizate se poate trage concluzia că îmbunătățirea diagnozei prin metode de proiectare duce la creșterea complexității sistemului și a prețului de cost.

În capitolul 5 se prezintă o structură realizată cu două microprocesoare (8080 și 280) și un analizor de semnături parolei, conectat conform principiilor enunțate în capitolul 2.

Cele trei unități funcționale satisfac condițiile de realizare a unei structuri de calcul cu posibilități de auto-testare. Structura a fost astfel concepută încât să aibă o aplicație generală. Fiecare microsistem este prevăzut cu magistrale independente, ceea ce permite celor două micro sisteme să lucreze împreună sau independent. Procedura de test este prevăzută a se executa fie concurrent, când un microsistem nu are sarcini poate executa o rutină de test, fie prin întreruperea executării sarcinii și abordarea unor proceduri de autotest complet. În cursul detectării unui defect s-a prevăzut ca o parte din sarcinile microsistemului defect să fie preluate de sistemul ce funcționează corect.

Analizarea defectului se va face la panoul de comandă.

## 1.2. Problematicele testării structurilor de calcul realizate cu circuite integrate ISA și ISPM

### 1.2.1. Diagnoza în tehnică numerică

În cadrul diagnozei se pune problema detecției și localizării defectelor, dar cum între cele două aspecte există o strânsă interdependență se obișnuiește să fie reunite sub numele de diagnoză tehnică (fig.1.1). 77, 86

Diagnoza tehnică cuprinde totalitatea măsurilor care permit (pe cât posibil fără demontarea aparatului) determinarea proprietăților și posibilităților.

și/sau a stării sistemelor tehnice; inclusiv evaluarea acestora în funcție de condițiile de exploatare, cit și localizarea componentelor defecte ale sistemului.




Fig.1.1

Sarcinile diagnozei în tehnica numerică sînt:

1. Perfecționarea și dezvoltarea de procedee și algoritmi de diagnoză prin:

- dezvoltarea unor modele de defecte corespunșătoare;
- realizarea unor algoritmi și programe de test performante pentru autosatele de test, în special sub aspectul diagnozei sistemelor cu LSI;
- utilizarea intensivă a unor date statistice de analiză a defectelor ;
- folosirea posibilităților de autotestare;
- optimizarea sistemelor pe baza teoriei informației.

2. Perfecționarea tehnico-constructivă:

- proiectarea la nivel de circuit integrat cu facilități de testare ;
- proiectarea la nivel de subansambluri cu facilități de testare ;
- proiectarea la nivel de sistem cu facilități de testare ;
- elaborarea unor documentații de întreținere în paralel cu documentația de proiectare și cu realizarea produsului.
- formularea unor principii de realizare a unor

produse cu facilități de testare cât mai bună.

3. Obținerea și prelucrarea imaginilor defectelor:

- obținerea de dicționare de semnături de defecte;
- obținerea de dicționare de sindroame de defecte.

4. Proiectarea și construirea de mijloace de testare.

5. Dezvoltarea unor procedee practice pentru determinarea algoritmică a seturilor de teste pentru sisteme complexe realizate cu circuite integrate.

6. Creșterea calificării personalului din activitatea de diagnosticare.

În principiu problematica testării se întâlnește la două nivele: la nivelul punerii în fabricație și la nivelul exploatării.

Soluțiile preconizate diferă, dependent de nivelul pentru care se asigură verificarea.

În ceea ce privește nivelul exploatării desideratul urmărit constă în obținerea pentru echipament a unei valori cât mai mari pentru coeficientul de disponibilitate [182,46] [55] :

$$K_D = \frac{T}{T + T_D} \quad (1.1)$$

unde:

$$T_D = T_S + T_{AM} + T_{AS} + T_R \quad (1.2)$$

cu:  $T$  - timpul mediu de funcționare fără defecte;

$T_D$  - timpul mediu de nefuncționare a sistemului;

$T_S$  - timpul de semnalizare (durata dintre apariția defectului și descoperirea prezentei defectului);

$T_{AM}$  - timpul de anunțare ;

$T_{AS}$  - timpul de așteptare (pînă la începerea remedierii)

$T_R$  - timpul de remediere a defecțiunii.

$T_R$  poate fi exprimat prin:

$$T_R = T_{LD} + T_{iD} + T_C \quad (1.3)$$

unde:

$T_{LD}$  - timpul de localizare a defectului;

$T_{iD}$  - timpul de înlăturarea defectului ;

$T_C$  - timpul de control a corecteii funcționări după depănare.

O valoare cit mai mare a coeficientului de disponibilitate rezultă prin mărirea lui  $T$  sau micșorarea lui  $T_D$ .

Micșorarea lui  $T_D$ , lăsînd deoparte timpii administrativi ( $T_{AD}, T_{AS}$ ) poate fi făcută prin termeni  $T_S$  și  $T_R$ .

Referitor la componentele  $T_{LD}$  și  $T_{ID}$ , ale timpului  $T_A$ , acestea dau informații mai ales asupra soluțiilor adoptate la nivel de diagnostic. Pentru reducerea acestor timpi, în literatura de specialitate sînt prevăzute în principiu două căi, care pot să nu se excludă una pe alta:

1. Elaborarea și dezvoltarea unor algoritmi de diagnostică.

2. Proiectarea subsansamblelor cu facilități de testare

În situația cînt sistemul lucrează într-un mediu sau o aplicație unde el practic trebuie să lucreze fără posibilitatea intervenției umane, pentru executarea operațiilor de întreținere și reparații, autotestarea sistemului este singura posibilitate de a controla exactitatea executării misiunii, [16].

În aplicații în care  $T_S$  devine critic sistemul trebuie să fie dotat pe lîngă o redondanță corespunzătoare aplicației și cu posibilitatea de autotestare, pentru a cunoaște în fiecare moment starea de bună funcționare a modulelor conectate în sistem, [17,18].

În cazul structurilor de calcul realizate cu microprocesoare introducerea posibilităților de autotestare nu implică o creștere exagerată a costului întregului sistem, tocmai datorită facilităților pe care le posedă microprocesoarele, care împreună cu o memorie fixă își pot autogenera stimuli de test (programe de test) rămîind ca un bloc suplimentar să evalueze corectitudinea funcționării microprocesorului, [15].

#### 1.2.2. Strategie folosită la testarea structurilor de calcul realizate cu circuite integrate LSI și VLSI.

Componentele integrate pe scară largă au din punct de vedere funcțional o complexitate ce corespunde unor grupe întregi de elemente primare. Ele nu pot testa cu metode aplicate la grupe cu elemente integrate pe scară mică sau mijlocie deoarece de multe ori structura internă nu este

cunoscută utilizatorului și pe de altă parte nu există acces la nivel de componentă, [7,9]. Extinderea algoritmilor și metodelor de detecție a defectelor folosite pentru circuite SSI și MSI ar duce la creșterea exagerată a timpului de testare; spre exemplu pentru o memorie ROM trebuie verificat  $m \cdot 2^n$  stări, unde  $m$  este numărul de biți a cuvântului de ieșire și  $n$  este numărul de intrări (pentru 2706 rezultă  $8 \cdot 2^{10}$  stări). Pentru un circuit secvențial sînt necesare să se verifice  $m \cdot 2^{n+g}$ , unde  $m$  și  $n$  au aceeași semnificație ca mai sus și  $g$  reprezintă numărul de stări interne (pentru 8080 rezultă  $10 \times 2^{10+117} = 3 \times 10^{39}$  stări, [90,84]).

În cazul utilizării componentelor LSI trebuie făcută o distincție clară între diagnosa elaborată de producător și cea elaborată de utilizator.

În procesul de fabricație trebuie efectuate teste asupra parametrilor și funcțiilor, care pun în evidență un defect în procesul tehnologic cât mai din timp. În cazul acesta se pot elabora teste și la nivel de porți prin utilizarea adaptoarelor de tip ac care se poziționează pe suprafața de contact a cristalelor. Pentru această fază s-ar putea, principial, aplica aceleași metode de test ca și în cazul schemelor realizate cu circuite integrate SSI și MSI.

În cazul testelor efectuate la nivelul utilizatorului sînt de semnalat următoarele aspecte:

- Circuitele integrate LSI și VLSI își pierd din transparență, ceea ce determină ca procedeele de testare structurale să nu mai fie adecvate. În plus, avîndu-se în vedere că structura internă nu este cunoscută întotdeauna utilizatorului, testarea prin activarea căilor și găsirea de defecte de sunere pe zero, respectiv de punere pe unu nu mai este adecvată. În acest caz s-ar putea trece de la metoda activării unei căi la cea a activării modulelor.

- Nu există procedee algoritmice pentru stabilirea vectorilor de stimuli de test.

- Testarea completă a tuturor funcțiilor cu toate combinațiile de date posibile nu mai este adecvată, datorită volumului mare de informații ce trebuie utilizat și a timpului de testare prohibit. Din acest motiv stabilirea testului are un pronunțat caracter euristic.



- Datorită caracterului complex și funcționării date, nemodificabilă nici pentru scopuri de diagnoză, a circuitelor interne, nu sînt aplicabile metodele de testare cvasistatice, folosite în cazul circuitelor SSI și MSI. În acest caz fiind necesare metode de test dinamice.

Problemele prezentate duc la concluzia că o testare structurală este neaplicabilă fiind indicată o testare funcțională. Astfel metodele de testare se vor orienta tot mai mult pe software.

Din punct de vedere al testabilității sînt în acest sens convenabile structurile orientate pe magistrale. Prin aceasta se realizează un acces simplu la module, ceea ce permite introducerea și extragerea de informații de diagnoză, pentru a genera teste și a evalua răspunsurile [84,90]

În fig.1.2 se prezintă un sistem orientat pe magistrală. Modulele 1,2...n reprezintă unități constructive oarecare (atît cu LSI cît și altele). Legătura la magistrala externă trebuie să prezinte o anumită standardizare pentru fiecare structură de microsistem, în timp ce magistrala internă este specifică modului.

Conectarea și deconectarea unui modul la magistrala externă se face prin activarea informațiilor de comandă și/sau de adresă.

Luînd în considerare toate aspectele prezentate s-ar desprinde următoarele cerințe pentru testarea unei structuri de calcul realizată cu microprocesoare:

- Dezvoltarea și utilizarea de procedee care să permită o comprimare a informațiilor necesare detecției și diagnozei fără a pierde informații utile acestora, prin analiza semnalelor de recunoaștere [197] .

- Elaborarea de metode, care permit diagnoza fără cunoașterea structurilor intime ale capsulelor LSI respectiv VLSI atît la stabilirea procedurilor de diagnoză cît și la aplicarea lor [207] .

- Folosirea și dezvoltarea unor metode de testare dinamică.

- Utilizarea unor metode de analiză privind posibilitățile de diagnoză și pe baza acestora stabilirea unor structuri optime pentru testare [172,107,192,194] .



- Aplicarea intensă a structurilor autotestabile - [174, 175, 179, 45, 47].

- Folosirea programării modulare [126, 55] .

- Elaborarea automatelor de test universale programabile, pentru testarea grupelor de elemente și a elementelor constructive, [98, 23, 24, 89] .

- Proiectarea și realizarea de aparatură de test ușor de manevrat, pentru utilizarea pe teren [57, 69, 70, 75] .

### 1.3. metoda de diagnoză a structurilor de calcul realizate cu microprocesoare.

Pe baza situațiilor de test descrise, mulți autori se ocupă de proceduri de diagnoză pentru circuite LSI și structuri de calcul realizate cu elemente LSI [ 90, 84, 127, 26, 159, 108, 88, 192, 69, 59, 41, 212] . Dintre teste procedurile de test s-au dovedit utile exclusiv metodele funcționale, care pot fi clasificate:

1. Metode de comparare ;
2. Metode de generare algoritmică a stimulilor;
3. Metode de test prin memorarea răspunsurilor ;
4. Metode de autodiagnoză.

#### 1.3.1. Metode de comparare.

Numite și procedee de referință prin care modulul de testat se compară cu un modul de referință ce funcționează în paralel. Atât în modulul de testat cât și în cel etalon se introduc aceleași informații, iar semnalele de ieșire se compară. Pentru ca diagnoza să fie edificatoare este necesară o sincronizare perfectă a celor două module, sau cel puțin compararea rezultatelor să se facă sincron. Generarea unei noi serii de stimuli de test se va face doar după o comparare pozitivă.

Metoda prezintă o serie de avantaje:

- se poate aplica <sup>la</sup> orice tip de circuit integrat.
- este eficientă în producție.
- se poate realiza și o testare în timp real.
- implementarea unui automat de testare nu este relativ dificilă, deoarece datele de ieșire nu trebuie să fie memorate într-o memorie pentru comparare.

Referitor la vectorii de test, aceștia trebuie generați de așa manieră încât toate defectele corespunzătoare modelului de defecte să fie recunoscute și să genereze date critice.

În funcție de modul de sincronizare se poate realiza o comparare pe semnalul de tact sau se pot folosi procedee de comprimare a datelor.

În fig.1.3 se prezintă principială structura unui automat de testat bazat pe metoda comperării.

Acest procedeu necesită un număr de puncte de test adecvat pentru a realiza o precizie a diagnozei corespunzătoare. Vectorul de diagnoză generat trebuie să conțină stimuli suficienți pentru obținerea unor informații dorite despre unitatea testată. Pe de altă parte dacă numărul de puncte de test este prea mare, compararea și evaluarea testului va influența asupra vitezei de generare a stimulilor de test.

Metoda prezintă următoarele limitări:

- depinde de unitatea etalon, din acest motiv stimuli de test sînt puțin flexibili. O modificare în structura unui bloc (modul) duce la modificarea stimulilor de test.

- este utilă numai în teste funcționale.

- trebuie asigurată un sincronism perfect între unitatea etalon și cea de testat.




Fig.1.3

- dacă numărul de puncte de test este prea mare blocul de evaluare va limita viteza de lucru.

Metoda comperării este eficientă acolo unde se testează un număr mare de unități de același tip (structură). Este

indicată la testarea microprocesoarelor a unor unități de comandă, a memoriilor, a unor circuite de intrare/ieșire.

### 1.3.2. Metode de generare algoritmică a stimulilor de test

Metoda de generare algoritmică a stimulilor de test este indicată atât la testarea microprocesoarelor cât și a memoriilor. În principiu [88] metoda se bazează pe considerentul că instrucțiunile unui microprocesor sunt unic definite, în sensul că rezultatul corect se obține după executarea unei anumite instrucții în conjuncție cu un operand. Totuși nu este totdeauna posibil să se vadă la bornele de ieșire rezultatul executării unei singure instrucții. Pentru aceasta trebuie executate o serie de instrucții înainte de a se interpreta rezultatul de la ieșire.

Pe de altă parte se utilizează și în testarea microprocesorului pentru aplicațiile proprii. Din acest motiv diagnoza este orientată cu precădere spre o testare funcțională ceea ce poate duce la reducerea timpului de testare. Metoda din acest punct de vedere trebuie să asigure o flexibilitate de programare sporită.

Metoda de generare algoritmică a stimulilor de test numită și metoda recunoașterii modelelor de biți, comportă înregistrarea pe o memorie a unor rezultate de test corecte, modulul de testat este pus să execute un anumit program de test al căror rezultate sunt comparate cu cele corecte.

Principiul element al metodei îl reprezintă generatorul de stimuli. Acesta este realizat, în principiu, dintr-o memorie locală tampon de mare viteză în care se stochează instrucțiunile și operanzii.

Metoda de generare a stimulilor de test constă în introducerea în registul tampon (T), a generatorului de stimuli, a primei instrucții de testat (fig.1.4).

Generatorul de stimuli, pe baza analizei instrucției va depune în registul A codul instrucției, dacă aceasta generează un rezultat la ieșire, sau va forma o adresă, în cazul că sînt necesare secvențe de instrucții pentru obținerea unui rezultat. Adresa din registul de adresă (A) va indica codul instrucției următoare necesare în secvența de

instrucții, care este trimisă de memoria tampon în registul T. Procedura se repetă până la rularea întregului algoritm de testat.

Operații diferitele instrucții sînt generați din exterior de către utilizator fiind încorporați în programul de test, împreună cu rezultatele corecte ce trebuie să se obțină. Din acest motiv utilizatorul trebuie să cunoască la perfecție atât funcționarea microprocesorului cît și aplicația pentru care îi este destinat. Metoda exclude o testare dinamică.




Fig. 1.4

Metoda necesită un număr mare de programe de test, pentru fiecare aplicație în parte. Diagnostica pe această cale este făcută în bună parte de producător garantînd calitatea produsului și din punct de vedere funcțional.

### 1.3.3. Metode de test prin memorarea răspunsurilor.

Aceste tehnici de diagnostic implică două metode de test și două modalități de generarea stimulilor. Fiecare metodă memorază și execută programe de diagnostic scrise foarte diferit și anume: prin emulare și prin simulare.

Cu această tehnică se obține un program de emulare sau simulare resident într-o memorie de masă. Programul de diagnostic se aplică microprocesorului de testat și comparat răspunsul cu cel corect.

#### 1.3.3.1. Procedeu prin emulare.

Implică utilizarea unui dispozitiv de referință la stabilirea condițiilor de test, dar care nu mai este necesar la testarea propriu-zisă, ceea ce determină ca viteza de

testare să nu mai fie limitată de circuitul de referință. Testul este conceput pentru a diagnostica funcționarea în mediul natural al microprocesorului (sau a circuitului testat)

Strategia procedurii de emulare constă în :

1. Creerea unui cadru natural de funcționare.
2. Încărcarea programului de diagnostică în sistemul de test, traslatat în <sup>cod</sup> memorie și apoi aplicat circuitului etalon.
3. Executarea programului de diagnosticare de către dispozitivul de referință și memorarea răspunsurilor la fiecare ciclu de bază, prin realizarea unui tabel de adevăr.
4. Executarea programului de diagnosticare de către dispozitivul de testat și comparat răspunsurile cu valorile din tabelele de adevăr obținute în pași anteriori.

Condițiile naturale de funcționare a microprocesorului sunt asigurate de un testor automat care are rolul de a prelua din microsistem partea de memorie și periferice (fig. 1.5). În acest sens în testor 64.4 cuvinte sunt rezervate, ca reprezentând imaginea memoriei microsistemului și memorază instrucțiunile utilizatorului. Fiecare cuvint al testor-




FIG. 1.5

Fig.1.5

rului este format din mai mulți biți, fiind utilizați pentru controlul forțărilor /a masă, simularea intreruperilor, eliberarea datelor de la periferice sau chiar pentru simularea modului de lucru DMA.

Testorul este prevăzut cu un program de generare a tes-

tului, care pe baza programului de diagnoză, specific unei aplicații, creează tabele de adevăr IMLI pentru fiecare stare și fiecare instrucție executată de dispozitivul etalon. Procesul de învățare și înregistrare a stimulilor și a răspunsurilor microprocesorului este determinat de programul de diagnoză sub controlul programului de generare a testului.

Programul de test va fi rulat în continuare pe microprocesorul de verificat și răspunsurile vor fi comparate cu cele corecte.

Prin procedeul de emulare se poate experimenta, cu stimulii de test, funcționarea în condițiile cele mai defavorabile, pentru o aplicație specifică la care este utilizat microprocesorul. Se poate de asemenea studia sensibilitatea lui la diferite seturi de instrucții sau coduri. Mai mult sînt permise atât teste funcționale cît și parametrice. Programele de diagnoză sînt relativ ușor de modificat, ceea ce permite un grad ridicat de flexibilitate prin existența sistemului de test automat.

Pe de altă parte costul echipamentului de test este ridicat. Pentru fiecare tip de microprocesor trebuie un program de generare a testului diferit.

#### 1.3.3.2. Procedeul prin simulare.

Simularea implică utilizarea unui sistem de calcul puternic și cunoașterea în detaliu a structurii circuitului simulat. Simularea se poate face atât la nivel de poartă cît și la nivel de blocuri (funcțională). În primul caz există mai multe informații utile, dar timpul de simulare este foarte mare, în cazul unor scheme complexe. De asemenea trebuie cunoscut detaliile constructive. Simularea funcțională permite o vedere mai de ansamblu, este mai simplă, dar aplicarea ei nu este directă, datorită lipsei de universalitate a metodelor folosite pentru descrierea unui modul oarecare. Simularea modulului este obținută prin evaluarea unei funcții, ceea ce produce în practică avantajul unei descrieri mai concise. În schimb, precizia obținută este în general limitată, deoarece nu se ia în considerare corect propagarea anumitor defecte. În general, pentru simularea unui sistem, sau scheme complexe se combină simularea la



nivel de poartă cu simularea funcțională. Fiecare parte din sistem se simulează în funcție de necesitățile diagnozei. Și în cadrul procedurii de simulare se determină prin program stările de ieșire ca rezultat al datelor de intrare, obținându-se tabele de adevăr care vor fi comparate cu stările de ieșire a modului de testat. Procedul prin simulare permite <sup>simularea</sup> tuturor circuitelor unui sistem sau anumitor părți din sistem și chiar simularea întregului sistem.

#### 1.3.4. Metode de autodiagnoză

Este metoda cea mai la îndemina utilizatorului, deoarece nu necesită hard suplimentar, asistență de la fabricant și echipamente de laborator.

Diagnoza folosește o strategie de auto-test, astfel încât, dacă toate instrucțiile sînt executate corect, programul ajunge la o adresă de sfîrșit și indică condiția de trecere. Dacă apar erori, diagnoza se termină la o locație de memorie ce indică eroarea.

Microprocesorul trebuie să lucreze într-o configurație minimă, care să cuprindă memorii ROM, RAM, registrele de date, adrese și comenzi și eventual unele periferice de introducere a informațiilor. Programul de diagnoză se încarcă într-o memorie RAM, sau există deja într-o memorie ROM. La testarea microprocesorului se rulează acest program. El trebuie să utilizeze cît mai multe instrucții posibile, într-o secvență defavorabilă și în cazul cel mai bun, cu date defavorabile registrelor interne.

Folosirea tehnicii de auto-testare în sisteme cu un singur microprocesor prezintă unele dezavantaje.

- erorile multiple și complementare pot fi mascate și deci nedetectate.

- adevărata cauză a defectului poate rămîne nedagnosticată.

- programele de diagnosticare lungi trebuie rulate pînă la sfîrșit, chiar și în cazul că defectul este repede pus în evidență, rezultînd un timp de test lung, fără a fi necesar.

- unele condiții externe, cum sînt intreruperile, nu pot fi testate în condiții defavorabile.



Principalele avantaje ale auto-testării sînt:

- sistemul lucrează în cadrul natural.
- avertizarea operatorului asupra unei posibile probleme de operare.
- asigurarea operatorului că sistemul funcționează chiar dacă în aparență are probleme de utilizare a lui în special datorită complexității.
- autotestarea indică în mod cert cînd sistemul funcționează corect sau nu.

Metoda devine foarte utilă prin adăugarea unui hard suplimentar în partea de evaluare.

#### 1.4. Modalități de diagnosticare a defecțiunilor din micro sisteme prin tehnici de comprimare a datelor

În ultimul timp s-au dezvoltat metode de diagnosticare a defecțiunilor din micro sisteme prin tehnici de comprimare a datelor cum ar fi: numărarea de tranziții, numărarea de unu-ri, analiza de semnături. Prin aceste metode se urmărește simplificarea modalității de depanare.

Cel mai potrivit mod de testare ar fi cu analiza de semnături [69,70], ce asigură o probabilitate de eroare foarte mică, punerea în evidență a defectelor dinamice. Se pot analiza o multitudine de condiții intermediare și de ieșire, iar micro sistemul este testat la viteza de lucru normală. Astfel fiecărui mod i se atașează un simbol, care descrie buna funcționare a circuitului. Depanatorul compară simbolul afișat de analizorul de semnături cu cel corect, trăgînd concluzii asupra funcționării circuitului testat.

##### 1.4.1. Tehnica de testare cu analiza de semnături.

În principiu un analizor de semnături (AS) conține un registru de deplasare de 16 biți cu linii de reacții obținute de la ieșirea anumitor ranguri ale registrului (fig.1.6). Tehnica de comprimare a datelor [69,197,152] constă în faptul că informațiile binare, serie, culese de la modul de testat prin intrarea DI, sînt convertite într-o semnătură binară și comparată cu semnătura corectă din modul respectiv. Deplasarea în registrul de deplasare se face sincron cu un semnal de tact, într-un inter-

517 398  
3595

val de timp, determinat de semnalele START și STOP, numită fereastră [70,37] .




Fig.1.6

Una din avantajele AS față de alte tehnici de testare constă în faptul că există posibilitatea de detectării erorilor legate timp. Pentru a avea această posibilitate, datele trebuie introduse în analizor în mod sincron cu tactul circuitului. În

acest scop se pot alege și una din fazele tactului sau un semnal de comandă pentru care informațiile de intrare sînt stabile. Alegerea acestui punct de preluare a tactului este ușurată prin posibilitatea analizorului de a selecta fronturile tactului. Pentru circuite asincrone alegerea tactului pentru analizor se va prelua de la tactul circuitului care generează secvența la intrările de test.

În mod asemănător și semnalele de START și STOP, care determină intervalul de timp temporal în care analizorul citește datele de la intrare, au posibilitatea alegerii fronturilor active.

Informațiile de intrare se culeg în diferitele noduri ale sistemului ce conțin semnături caracteristice.

În cazul determinării unei semnături false se urmăresc semnăturile nodurilor pînă la sursa de generare a erorilor.

Caracteristicile AS îi determină flexibilitatea, permițîndu-î utilizarea la numeroase dispozitive numerice, de la circuite combinaționale și secvențiale, la memorii și microprocesoare.

AS se bazează pe tehnica generării unor vectori de stimuli la intrarea circuitului. Modul de generare a stimulilor de test depinde de circuitul de testat. Pentru circuite combinaționale și memorii ROM se poate utiliza un numărător ce poate genera semnale pentru testarea exhaustivă a acestor

dispozitive (fig.1.7.a și b). În cazul memoriilor ROM semnalele de START și STOP pot fi bitul cel mai semnificativ al număratorului. Datele se culeg fie de la ieșire (ROM) sau de la ieșire și/sau puncte intermediare pentru circuite combinatele.




Fig.1.7

adresare, asigurând astfel și stimuli corespunzători pentru celelalte circuite din sistem.

În cazul unor circuite cu reacție (secvențial, micro-sisteme) se indică întreruperea nucleii de reacție.

Dezavantajul AS constă în faptul că nu poate furniza indicații asupra defectului în sensul că caracteristicile particulare ale unei semnături sînt neutilizabile pentru determinarea calitativă a defectului. Semnăturile oferă doar indicații asupra prezenței sau absenței defectului în modul respectiv.

#### 1.4.2. Testarea microsistemelor cu analize de semnături

Pentru sistemele bazate pe microprocesoare, pentru fiecare defecțiune, localizarea componentei defecte în structura magistrelor microprocesorului este particulară.

O defecțiune în sistem poate determina, datorită reacției formate de magistrala între microprocesor și memorie, propagarea acestei defecțiuni în tot sistemul, rezultînd

În cazul că dispozitivul lucrează într-o structură autotestabilă atunci se poate genera convenabil stimuli de test. Pentru generarea stimulilor de test către structurile realizate cu microprocesor, se poate asigura buclarea adresei pe întreg spațiu de

intrări eronate și în consecință ieșiri eronate.

Dificultățile determinate de reacție, în depanarea, pot fi soluționate prin suprimarea însăși a reacției. Cea mai sigură metodă de întrerupere a magistralei de date este cea mecanică. Utilizarea comutatoarelor, călăreților, implantarea într-un soclu de circuite integrate, a tamponelor de magistrale sau a amplificatoarelor de magistrale, sînt toate tehnici bune de izolare. O alternativă ar consta în utilizarea unor circuite cu trei-stări (TS). Programul de test asigură întreruperea trecerii prin magistrala de date cu ajutorul întrerupătorului  $\Lambda_1$ , conectat cu o instrucție de mascare a întreruperilor.

După deconectarea legăturilor de reacție, urmează aplicarea sticului de test. Cel mai simplu mod de obținere constă în forțarea executării de către microprocesor a unor cicluri identice (aceeași instrucție), prin care se realizează nusei incrementarea numărătorului de adrese. În acest fel magistrala de adrese a microprocesorului parcurge întregul spațiu de adrese, asigurînd aplicarea unui semnal de tip tabel de adevăr pe magistrală.

Alegerea instrucției care va fi executată de microprocesor nu este critică. În principiu, orice instrucție care asigură incrementarea numărătorului de adrese și trecerea microprocesorului în ciclul de aducere a instrucției poate fi utilizată.

Pentru crearea unor facilități de testare, se pot adăuga câteva componente care să asigure testarea execuției unei anumite instrucții. După cum se observă în fig.1.9 se conectează rezistențe de sarcină spre  $V_{cc}$  pe linie de date. Apoi, se conectează diode spre masa printr-un comutator ce asigură "rulsarea buclată" a microprocesorului. Aceste conexiuni se execută spre partea magistralei de date conectată spre microprocesor. Prin deconectarea magistralei de date, microprocesorul va bucla executarea aceleiași instrucții. În fig.1.9 se arată modul, cum instrucția MOVA, (01111111) forțează microprocesorul 8080 de a intra în modul de funcționare buclat. Acest mod de funcționare este în general valabil și pentru alte tipuri de microprocesoare [197].

Pentru semnalele de START și STOP se va alege linia de

adresă, iar pentru IACT semnalul DEBLN sau oricare semnal




Fig. 1.8

de comandă în timpul căruia liniile de adresă sînt stabile.

După verificarea magistralei de adresă și a decodificatorului de adresă se vor conecta pe rînd memoriile ROM prin menținerea în continuare a magistralei de date întrerupte între memoriile ROM și microprocesor. Apoi se iau semnăturile de pe magistrala de date, verificându-se toate cuvintele din primul ROM.




Fig. 1.9

Dacă semnăturile sînt corecte se adaugă al doilea ROM (validîndu-se CS) și se vor culege din nou semnăturile de pe magistrala de date, dar numai datele culese de la ROM1 și ROM2.

Se procedează la fel pentru toate memoriile ROM.

Prin metoda prezentată pînă la acest moment se cunoaște că microprocesorul poate să funcționeze în circuitul său de adrese corect și din defecțiunile statistice ale microprocesorului probabil că și celelalte funcții ale sale sînt bune. Magistrala de date nu este afectată de defecțiuni, memoriile ROM sînt bune, iar circuitul de decodificare a adreselor funcționează corect.

Pentru verificarea memoriilor RAM există multe algoritme de test [210], ce au rolul de a testa:

- logica de adresare și decodificare ;
- posibilitatea de înscrisere și citire a fiecărei celule de memorie ;
- interdependența fiecărei celule de memorie cu cele vecine (atât logic cit și tehnologic).

Datorită timpului de lucru al programului de test cit și condițiile climatice ale mediului se mai includ probleme legate de domeniu de folosire, reînprospătare, timp de acces, etc. Algoritmii de testare a memoriilor semiconductoare sînt enumerați în [213] .

Scopul testării unei memorii RAM din cadrul unui micro-sistem constă în controlul magistralei de date a sistemului de la microprocesor spre memoria RAM, care trebuie să fie excitată într-o manieră controlată pentru a determina defecțiunile.

Metode mai folosite sînt:

1) Memorarea conținutului memoriei ROM, în memoria RAM, aceasta asigură o testare oarecum aleatoare a posibilităților de memorare a celulelor sale.

2) Memorarea unor șiruri formate din zerouri și unități consecutive (tablă de șah), apoi a complementului acestuia ; aceasta verifică posibilitatea memorării unui zero sau unu în fiecare celulă de memorie.

3) Pornind de la o memorie completată numai cu zerouri se deplasează o unitate prin locațiile de memorie. În continuare se completează memoria numai cu unuri și se deplasează câte un zero prin locațiile de memorie; astfel se verifică dacă există conectări pe un nivel logic și, în plus, absența scurtcircuitelor între celulele de memorie.

4) Poziționarea pe o diagonală a matricei de memorie numai cu unități. În continuare se deplasează tot conținutul memoriei cu o poziție pe linii în mod ciclic. Prin citirea de durată a acestor informații se testează amplificatoarele de citire asupra efectelor de inerție.

5) Mutarea câte unei unități (sau zero) într-o locație vecină și înapoi, după care se controlează celula modificată, dacă conținutul s-a menținut. Prin această metodă se verifică partea de adresare și semnalele de comandă.

6) Memorarea fiecărei adrese a memoriei RAM la adresele respective; se verifică posibilitatea adresării corecte a



fiecărei locații de memorie.

Verificarea circuitelor de intrare/ieșire (I/E) urmărește pe de-o parte controlul magistralei de date de la porturi spre microprocesor și pe de altă parte magistrala de date de la microprocesor spre porturile de I/E. Aceste circuite se testează în regimul de rulare buclată a microprocesorului. Astfel semăturile pot fi prelevate la aceste porturi și de la perifericele asociate lor.

Fereastra S1AHI-S1OP se deschide, de obicei, cu semnalul de adresă A15. Ca tact se folosește semnalul IORQ.

Porturile de ieșire nu pot fi excitate prin rulare buclată. În acest caz o metodă va fi conectarea ieșirilor unor porturi la intrările porturilor de testat.

Folosirea analizei de semnatuiri la testarea microsistemelor prezintă o serie de avantaje amintite, dar cum s-a constatat necesită un mod de proiectare adecvat, o diagnoză de tip funcționează sau nu funcționează dispozitivul (util la beneficiar), dând indicații reduse asupra caracterelor particulare ale unei erori. Fiind inutilizabile pentru determinarea calitativă a defectului. Necesită asistarea permanentă a personalului de deservire service. Prin introducerea într-o structură de calcul autotestabilă, considerăm că această metodă poate fi dezvoltată și utilizată cu un randament superior.

#### 1.5. Metoda de diagnoză secvențială.

În cazul în care microsistemul este implementat pe o placă, care cuprinde și alte circuite LSI (memorii RAM, ROM, circuite I/E, etc.), ce se caracterizează prin existența unor magistrale comune, la care au acces majoritatea circuitelor LSI din sistem. Fiecare din aceste dispozitive ridică ele însăși probleme dificile la testare fig.1.10.

Prin magistrală se fac toate comunicările cu lumea externă în mod bidirecțional. Datorită acestui fapt, plus starea de impedanță ridicată, separarea de test nu poate distinge informațiile de intrare de cele de ieșire precum și care din dispozitivele conectate la magistrală este defect, fără a recurge la informații suplimentare.

Organizarea pe magistrală duce la comportarea între-



gului sistem identic cu un circuit secvențial cu bucle de reacție uriage, unde informația de pe magistrala de date, la un moment dat, poate modifica adresa la momentul-următor. Când pe magistrală apare un defect, ea se propagă rapid și devine nedagnosticabilă.

Această situație poate fi prevenită prin punerea în evidență a primei defecțiuni. Identificarea acestui defect cere utilizarea unei memorii de referință a fiecărui cuvânt care este așteptat pe magistrală. Prin organizarea pe magistrale comune diagnosa poate fi simplificată, dacă se cunoaște starea microprocesorului la momentul detectării primului defect [90,84,58].

Pentru rezolvarea aspectelor prezentate, se utilizează algoritmul de diagnoză secvențial, cum este cel prezentat în fig.1.11. Dacă starea microprocesorului, la detectarea primului defect, nu a fost un ciclu de citire, atunci fie microprocesorul fie circuitul de acces direct la memorie poate să introducă erori. Cunoscând starea actuală a sistemului, respectiv dispozitivul care deține controlul magistralei se va cunoaște modul defect. Dacă starea microprocesorului, la prima defecțiune a fost un ciclu de citire, atunci un canal al magistralei pornind de la un beneficiar este defect. Acest dispozitiv specific poate fi identificat utilizând informațiile de adresă și datele de stare. Fiind primul circuit care furnizează date eronate pe magistrală pentru variabile de intrare corecte. În cazul în care conectarea unui dispozitiv la magistrală se face printr-o logică combinațională intermediară, prin algoritmul corespunzător se poate detecta defectul la un mod specific sau dispozitiv. Problema se reduce la conectarea dispozitivului direct la magistrală.

Stările inițiale ale fiecărui dispozitiv conectat la magistrală trebuie cunoscute.

Algoritmul secvențial se poate aplica presupunând că magistrala de date este fără defect și poate fi implementat pe orice tester capabil să recunoască toate ciclurile sistemului și să se oprească pe primul defect detectat prin comparare.

Această metodă necesită accesul secvențial a testerului la o memorie de masă pentru memoria de referință sau o memorie rapidă de capacitate mare. Se poate utiliza, în unele

cazuri și un microsistem de referință pentru a micșora capacitatea memoriei testorului.

La nivel de sistem nu este indicată generarea stimulilor de test ca în cazul modelelor cunoscute la componente, deoarece modelarea stit a funcțiilor cit și mecanismul de defectare al circuitelor LSI este foarte complexă.

În concluzie trebuie menționat că există multe metode de diagnoză a structurilor de calcul realizate cu componente LSI dar nu și o sistematizare bine formulată și o teorie unitară. Din acest motiv problematica testării în acest domeniu este direcțională în mare măsură spre rezolvarea unor cazuri, mai degrabă particulare, decât generale.

Pentru testarea sistemelor de calcul sînt necesare elaborarea unor metode noi specifice structurilor realizate cu circuite integrate pe scară largă, și utilizarea unor teste cu facilități de test corespunzătoare. Această direcție conduce la o creștere a prețului produsului final testat. Mai mult prin metodele de test prezentate se rezolvă doar aspectul că după testare, sistemul numeric este în stare de funcționare, neputîndu-se preciza problemele legate de siguranța în funcționare a acestuia și mai precis cînd sistemul se defectează. La rezolvarea acestui aspect proiectarea unor sisteme de calcul cu posibilități de auto-testare, poate să-și aducă o contribuție hotărîtoare în aplicații care impun cunoașterea permanentă a stării de funcționare a sistemului.






FIG 12



## CAPITOLUL 2

### MODELUL DE DIAGNOZA A SISTEMELOR NUMERICE CU POSIBILITATI DE AUTOTESTARE

#### 2.1. Conceptul autotestării sistemelor numerice.

Folosirea tot mai frecventă a circuitelor integrate pe scară largă și foarte largă în construcția sistemelor de calcul a determinat o schimbare radicală atât în domeniul tehnologiei, a arhitecturii sistemelor numerice, cât și în strategiile adoptate privind tehnicile de diagnoză a erozilor. Privite din acest punct de vedere, la proiectarea unui sistem numeric, se impune a se ține cont de următoarele trei caracteristici de bază: îmbunătățirea performanțelor, reducerea prețului de cost și creșterea fiabilității sistemului [162]. O proiectare ideală a unui sistem numeric ar condeea ca îmbunătățirea unui factor să se facă cu menținerea constantă a celorlalți doi factori.

În cazul proiectării unui sistem numeric cu circuite integrate pe scară mică lu medie, creșterea numărului de componente pentru îmbunătățirea performanțelor sau a creșterii fiabilității, duce inevitabil la creșterea semnificativă a costului sistemului. Prin introducerea circuitelor ISK și ISM problema diferă puțin, în sensul că rata de creștere a prețului de cost per funcție adăugată este nesemnificativă. Acest lucru se justifică în sensul că la un moment bine determinat nu se utilizează totalitatea funcțiilor pe care le poate produce un circuit ISK sau ISM. Dacă se realizează o utilizare mai eficientă a funcțiilor unui circuit integrat și prin adăugarea unui număr de componente suplimentare, prețul de cost al sistemului, ar crește în mod nesemnificativ, față de valoarea inițială, la presupunerea că s-a îmbunătățit performanța, sau a crescut fiabilitatea sistemului.

Rezultă că în cazul proiectării sistemelor numerice cu circuite integrate ISM și ISPM se pot prevedea sarcini suplimentare, pe care să le acopere sistemul, fără a crește în mod exagerat prețul de cost. În această direcție pot fi prevăzute și metode adecvate de îmbunătățire a procesului de diagnostic a întregului sistem. În [130] s-a pus bazele teoretice și experimentale a unei noi metode de proiectare a unui sistem, prin care sistemul este partitionat în blocuri funcționale de așa manieră încât detectarea defectelor, din sistem, să poată fi făcută prin el însuși. Noua concepție, care plasează responsabilitatea detectării erorilor chiar sistemului este cunoscută prin denumirea de autodiagnostică, care se rezolvă prin metode de autotestare.

Domeniile în care un sistem numeric trebuie să lucreze cu siguranță sporită sînt: sisteme de comutare (telefonie), sisteme de navigație (aeriană, spațială, maritimă, feroviară etc.), centrale atomice, rezotoare chimice, sisteme de ridicat [214].

Defectele și erorile în sistemele numerice au fost împărțite în mai multe tipuri [214]. Considerînd cauzele posibile de defectare a componentelor sau programelor, se pot distinge trei categorii diferite de defecte (fig.2.1):

1. Defecte de echipament datorită mecanismului de defectare fizică sau chimică.

2. Proiectarea eronată a echipamentelor și a programelor datorită înțelegerii greșite, interpretarea greșită, deciziilor eronate, etc. cauză de om.

3. Defectarea programelor datorită defectelor sporadice în partea de echipament, numită și defect de "otrăvire a programului".

Pentru a permite o funcționare sigură a sistemelor numerice s-au impus două strategii:

1. eliminarea totală a mecanismului de defectare. În această situație se tinde spre sisteme perfecte fără defecte, numite "sisteme ideale".

2. proiectarea unui sistem neprofect, din punct de vedere al defectelor, la care se adoptă unele mecanisme de tolerare a defectelor și aplicarea unor metode de întreținere specifice pentru prevenirea defectelor, numite "sisteme tolerante la defecte".

Decorece sistemele numerice sint relativ complexe, strategia cea mai aplicată este a doua prin proiectarea unor sisteme numerice redundante, sau prin îmbunătățirea metodelor de diagnoză, inclusiv a autodiagnozei.




Fig.2.1

Casa ce este cauza celei de a doua strategii constă în faptul că partea de intrare și ieșire de obicei nu este redundată, impunând ca aceste blocuri să fie proiectate după prima metodă. Trebuie să existe în acest sens tehnici adecvate de verificare și corectare a informațiilor, metode sistematice de testare statistică și de analiză a stimulilor, care să garanteze că datele sunt recepționate corect de partea numerică, respectiv rezultatele ajung corect la destinație.

Prin autotestarea unui sistem numeric se va înțelege procesul prin care componentele, modulele, blocurile sistemului sunt în stare să-și genereze seturi de stimuli de test și să evalueze corect răspunsurile unităților existente.

Se observă că definiția este foarte largă și se impun anumite precizări.

În primul rând se pune întrebarea cum poate să-și genereze sistemul singur testele și să-și evalueze răs-

partea dacă anumite componente ale sale sînt defecte. Aceste considerații se vor clarifica în capitolele de față cînd se vor da condițiile necesare și suficiente ca un sistem să se autotesteze.

În al doilea rînd se pune întrebarea dacă prin autotestare se va detecta doar prima componentă găsită defectă sau autotestarea conduce la determinarea tuturor elementelor defecte. Pentru precizări suplimentare se va considera următoarea definiție :

Dacă într-un sistem, în urma aplicării procedurii de test, sînt identificate toate componentele defecte, printr-o singură trecere a testului, atunci autotestarea este fără reparații.

Dacă într-un sistem, în urma aplicării procedurii de test, sînt identificate toate componentele defecte, prin înlocuirea succesivă a elementelor găsite defecte, atunci autotestarea este cu reparații, sau secvențială.

În acest caz, prima componentă găsită defectă se înlocuiește, se reia testul, găsindu-se o a doua componentă defectă. Procedura continuă pînă la determinarea tuturor elementelor defecte.

Metoda autotestării sistemelor numerice devine din ce în ce mai răspîndită datorită unor avantaje evidente:

1. Introducerea și peste reduse complet (dacă starea de defect a sistemului nu este avansată) necesitatea unor operațiuni de testat, care de obicei nu sînt prezente la beneficiar, reducînd astfel costul de întreținere.

2. Timpul de obținere a unei diagnoze corecte se reduce, ceea ce va determina creșterea coeficientului de disponibilitate.

3. Sistemul este testat la frecvența de lucru normală.

Trecerea sistemului în regim de autotest poate fi făcută dinamic în cadrul programului, atunci cînd sistemul, sau părțile ale sistemului, în anumite momente, nu este utilizat, evîndu-se astfel un control permanent al funcționării lui corecte [6].

Cele cîteva avantaje amintite sînt net superioare față de creșterea spațiului ocupat la memorie (ROM) pentru programele de test și introducerea unor componente suplimentare care să facă posibilă autotestarea. Reducerea la minim a părții de hardware suplimentar, necesară unei structuri autotestabile, însoțită de



nouă concepție de testare. Se va renunța la testarea exhaustivă a sistemului în favoarea testării funcționale.

## 2.2. Diagnoza sistemelor autotestabile (SAT) în prezența defectelor permanente

Problema autodiagnozei unui sistem a fost abordată din punct de vedere teoretic, pentru prima dată în lucrarea [130]. În continuare au apărut o serie de alte lucrări [22,86,100,114,116,140,142] care au dezvoltat ideile lui Preparata [130] privind autodiagnoza unui sistem.

Pe baza modelelor prezentate în literatură, se va dezvolta în continuare un model de diagnostic generalizat, care permite diagnosticul unui sistem cu posibilități de autotestare în cazul aparițiilor unor defecte multiple. Modelul teoretic se va generaliza atât în cazul prezenței unor defecte permanente cât și în cazul prezenței unor defecte intermitente. Se va constata în final că modelul permite detecția și localizarea tuturor defectelor, indiferent de natura lor, permanentă sau intermitentă, dacă secvențele de test sunt rulate în mod corespunzător. Prin modelul generalizat, ce se va prezenta, se poate obține o diagnostică corectă sau în cazul cel mai defavorabil o diagnostică incompletă, dar niciodată o diagnostică incorectă.

### 2.2.1. Modelul teoretic de diagnostic a SAT în prezența DP.

Analiza teoretică a diagnosticului unui sistem numeric cu posibilități de autotestare în cazul prezenței unui defect permanent se va face pe baza teoriei grafurilor [34,94,149].

În acest sens se consideră că un sistem  $S$  se descompune în  $n$  unități de sine stătătoare, notate cu setul (fig.2.2)




Fig.2.2

$$U = \{u_1, u_2, u_3, \dots, u_n\} \quad (2.1)$$

care să satisfacă următoarea ipoteză:

Ipotese 2.1.

1. Fiecare unitate  $u_i \in U$  să poată genera stimuli de test pentru alte unități din sistem,  $u_j \in U$ , pentru  $i=1,2,\dots,n$  și  $j = 1,2,\dots,n$ .

2. Fiecare unitate  $u_i \in U$  să poată evalua corect răspunsul unității  $u_j \in U$  la stimuli de test aplicați.

Se presupune că o unitate a sistemului astfel descompus, nu mai poate fi divizată mai departe în alte subunități, mai simple, care să îndeplinească condițiile enunțate în ipoteza 2.1.

În continuare, sistemului  $S$  i se atașează o matrice de conexiuni de test,  $T$ . Matricea  $T=(t_{ij})$  este definită în felul următor:

Definiția 2.4

$$t_{ij} = \begin{cases} 1 & \text{dacă unitatea } u_i \text{ testează unitatea } u_j \\ 0 & \text{în caz contrar.} \end{cases}$$

pentru:  $i = 1,2,\dots,n$

$j = 1,2,\dots,n$

(2.2)

Pe baza setului de unități  $U$  și a matricei  $T$  sistemul se poate reprezenta sub forma unui graf  $G=(U,T)$ , unde nodurile grafului sînt unitățile  $u_i \in U$ , iar arcele de la nodul  $u_i$  la nodul  $u_j$  există dacă și numai dacă elementul  $t_{ij}$  a matricei  $T$  are valoarea "1".

Aplicarea setului de test, prin intermediul legăturilor de test,  $t_{ij} \in T$ , este însoțită de o evaluare a unității  $u_j$  de către unitatea  $u_i$ , prin faptul că unitatea  $u_i$  specifică dacă  $u_j$  este defectă sau nu. Ca măsură de exprimare a acestei evaluări se va asocia un răspuns, notat cu  $a_{ij}$ , fiecărui element  $t_{ij} \in T$ , unde  $a_{ij} \in \{0,1\}$ . Referitor la valoarea lui  $a_{ij}$  se presupune următoarea ipoteză:

Ipotese 2.2.

1) Dacă  $t_{ij} \in T$ , și  $u_i$  nu este defectă, atunci  $a_{ij}=0$  implică că  $u_j$  nu este defectă.

2) Dacă  $t_{ij} \in T$ , și  $u_i$  nu este defectă, atunci  $s_{ij}=1$ , implică că  $u_j$  este defectă.

3) Dacă  $t_{ij} \in T$  și  $u_i$  este defectă, atunci  $s_{ij}=x$ , indiferent de comportarea unității  $u_j$ ; unde  $x \in \{0,1\}$ .

**Definiția 2.2.** Un vector de răspunsuri de test,  $s_{ij}$ , este numit **sindrom** [13, 22, 114, 116, 216, 121, 217, 18].

Deoarece răspunsul  $s_{ij} \in \{0,1\}$ , rezultă că un sindrom este constituit dintr-un șir de cifre binare. Numărul de cifre binare dintr-un sindrom corespunde cu numărul de conexiuni de test  $t_{ij} \in T$ , pentru care  $s_{ij} = 1$ . În mod evident se constată că un sindrom ce are un număr mare de cifre binare va conține o cantitate de informații mai mare, referitoare la diagnoză. Pe de altă parte un sindrom de lungime prea mare va determina un timp de obținere mai mare, un număr mai mare de teste și în final o procedură de diagnoză mai complicată.

**Definiția 2.3.** Un sistem  $S$ , este diagnosticabil dacă și numai dacă fiecare sindrom, ce corespunde unei situații de defect din sistem, diferă de toate celelalte sindroame pe care le poate produce sistemul.

Problema ce se pune, constă în faptul de a vedea dacă pe baza unui sindrom se poate realiza o diagnoză corectă, a unui sistem.

Într-o primă fază se presupune că defectele, care pot să apară în sistem, sînt permanente.

Se vor defini în continuare analitoarele seturi de unități.

**Definiția 2.4.** Prin aplicația multivoacă exprimată de relația :

$$\Gamma(u_i) = \{u_j / \text{pentru } t_{ij} \in T\} \quad (2.3)$$

se înțelege mulțimea de unități  $u_j$  testate de unitatea  $u_i$ , pentru cazul că există legătură de test de la  $u_i$  la  $u_j$  ( $t_{ij} \in T$ ).

**Definiția 2.5.** Prin aplicația multivoacă inversă exprimată de relația :

$$\Gamma^{-1}(u_i) = \{u_j / \text{pentru } t_{ij} \in T\} \quad (2.4)$$

se înțelege mulțimea de unități  $u_j$  ce testează unitatea  $u_i$  pentru cazul că există legătură de test de la  $u_j$  la  $u_i$  ( $t_{ji} \in T$ ).

Definiția 2.6.: Prin aplicația multivocă exprimată de relație :

$$\Gamma(U_1) = \bigcup_{u_j \in U_1} \Gamma(u_j) = U_1 \quad (2.5)$$

se înțelege mulțimea reuniată al tuturor unităților  $u_j$  ce sînt testate de unitățile  $u_i \in U_1$ , și care nu fac parte din mulțimea  $U_1$ .

Definiția 2.7.: Prin aplicația multivocă inversă dată de relație :

$$\Gamma^{-1}(U_1) = \bigcup_{u_j \in U_1} \Gamma^{-1}(u_j) = U_1 \quad (2.6)$$

se înțelege mulțimea reuniată al tuturor unităților  $u_j$  ce testează unitățile  $u_i \in U_1$  și care nu fac parte din mulțimea  $U_1$ .

Avînd în vedere cele prezentate sistemul poate fi reprezentat sub forma unui graf:  $G = (N, A)$ , unde nodurile  $N$  ale grafului reprezintă unitățile sistemului, iar arcele  $A$  sînt reprezentate prin legăturile de test între unități.

Pentru stabilirea condițiilor necesare și suficiente ca un sistem, decompus în  $n$  unități, să fie autotestabil se pleacă de la precizarea că nu toate unitățile sînt defecte simultan, deoarece în acest caz avem de-a face cu un defect catastrofal. Problema care se pune este de a determina numărul maxim de unități ce pot fi defecte la un moment dat și care pot fi detectate.

Fie  $t_p$  numărul de unități maxim defecte, ce pot fi detectate simultan în urma procesului de diagnostic și  $n$  numărul de unități din sistem.

În acest caz se poate enunța următoarea teoremă :

Teorema 1.1.: Un sistem  $S$  cu  $n$  unități este diagnosticabil fără reparații, pentru un număr maxim de  $t_p$  defecte, dacă și numai dacă sînt îndeplinite simultan următoarele trei condiții:

- e1)  $n \geq 2t_p + 1$
- e2)  $\Gamma^{-1}(u_i) \geq t_p$
- e3)  $\bigcup_{j=i+1}^{i+t_p} u_j \subseteq \Gamma^{-1}(u_i)$

pentru:  $i = 1, 2, \dots, n$ .

Prin cele trei condiții ale teoremei 2.1 se specifică că numărul de unități funcționale corecte trebuie să fie cu cel puțin o unitate mai mare decât unitățile defecte (c1), în condiția c2) se arată că fiecare unitate este testată de cel puțin  $t_p$  alte unități, iar prin condiția c3) se precizează că două unități nu se testează reciproc.

Demonstrarea teoremei se face presupunând, pe rând, că una din condiții nu se îndeplinește, dar sistemul este diagnosticabil pentru  $t_p$  defecte.

Diagnoza sistemului se va face pe baza interpretării răspunsurilor unității testate de către unitatea ce testează, sau răspunsurilor formate în sinaxon.

Demonstrarea primei condiții se face presupunând că ea nu este îndeplinită, dar sistemul rămâne diagnosticabil.

Fie un sistem S diagnosticabil pentru care avem :

$$n \geq 2 t_p + 1 \quad (2.7)$$

Pentru  $n \geq 2 t_p + 1$  se poate imagina că sistemul se poate descompune în două submulțimi de unități, fiecare formată din  $t_p$  unități :

Fie mulțimile  $U_1$  și  $U_2$  cu  $|U_1| \geq t_p$  și  $|U_2| \geq t_p$  și  $U_1 \cap U_2 = \emptyset$  adică :

$$U_1 \cup U_2 = S \quad (2.8)$$

unde mulțimea  $U_1$  conține unitățile defecte și  $U_2$  conține unitățile funcționale corecte (fig.2.3 a). Rezultatele testelor vor conduce la obținerea sindromelor indicate în fig.2.3.a. Toate unitățile bune ce vor testa alte unități bune va da pe  $s_{ij} = 0$ , respectiv  $s_{ij} = 1$  pentru cazul când vor testa unități defecte. La rândul lor, toate unitățile defecte vor genera un sindrom corectiv  $s_{ij} = 1$ , conform ipotezei 2.2. Dacă se consideră că  $U_1$  este mulțimea unităților corecte și  $U_2$  este mulțimea unităților defecte, rezultatele testului sînt specificate în fig.2.3.b.


Se constată că cele două cazuri de diagnoză nu pot fi distinse, neputînd preciza care este setul de unități corecte, respectiv defecte, deoarece valoarea lui  $x$  din fig.2.3 poate lua oricare valoare binară,  $x \in \{0,1\}$ . Deci pot exista situații când rezultatul testului pentru cele două cazuri să

să fie identice.


Diagnoza nu este posibilă, ceea ce implică ca o condiție necesară:  $n \geq 2t_p + 1$ .

De pene problema dată condiție este și suficientă.

Se presupune că se introduce în sistem cel puțin o unitate corectă în plus față de numărul de unități defecte. Această



a)



b)

Fig.2.3

unități să fie funcționale corecte ca să se poată găsi cele  $t_p$  unități defecte. Ceea ce demonstrează prima condiție a teoremei.

Referitor la demonstrarea condiției e2) se consideră că sistemul este diagnosticabil și că unitățile  $u_1, u_2, \dots, u_k$  sînt toate unități care testează o anumită unitate  $u_1$ .

Pentru cazul în care  $k > t_p$  și dacă unitățile  $u_1, u_2, \dots, u_k$  sînt toate defecte, rezultatele testelor, celor  $k$  unități, pot lua valori arbitrare. Deci nu se poate distinge dacă  $u_1$  este defectă sau nu. Presupunem în continuare că mulțimea de unități  $u_2, u_3, \dots, u_k, u_1$  testează unitatea  $u_1$ . Dacă și  $u_1$  a fost defectă (situație posibilă deoarece  $k > t_p$ ) de asemenea nu se poate preciza starea unității  $u_1$ . Există în acest caz două situații ce nu se pot distinge.


Pentru  $k = t_p$  și presupunem că aleseși  $k$  unități, defecte testează unitatea  $u_1$ . În prima fază unitatea  $u_1$  nu este distinsă (dar este funcțională corectă, din ipoteza că numărul de unități defecte nu poate depăși  $t_p$  unități). În faza a doua, datorită faptului că  $u_1$  este o unitate funcțională corectă va evalua corect

unitate  $u_1$  realizează cel puțin un test asupra unei unități din  $U_1$  sau  $U_2$ , atunci, pentru cele două cazuri prezentate mai sus, există cel puțin un element al celor două simptome care să difere. În cazul prezentat în fig. 2.4.a, toate elementele  $s_{ij} = 1$ , iar în fig. 2.4.b, toate  $s_{ij} = 0$ , pentru  $u_j \in U_1$ . Rezultă că este suficient ca cel puțin  $t_p$  și



comportarea unității  $u_j$ , ceea ce duce la o situație diferită de cea din prima fază.

Pentru ilustrare se consideră un sistem S format din



$n=5$  unități și  $t_p=2$ , iar fiecare unitate este testată de  $k=1$  ( $k < t_p$ ) alte unități. Din figura 2.5 se poate constata ușor că cele două cazuri nu se disting, atunci când variabila  $x$  ia valorile posibile indicate. Prin adăugarea a unui test suplimentar pentru fiecare unitate (linia punctată din fig.2.5) atunci  $k=t_p=2$ , iar sindromul obținut în cele două cazuri prezintă valorile din tabelul 2.1.

Tabel 2.1

unități	SINDROMUL OBTINUT										
defecte	$a_{12}$	$a_{13}$	$a_{23}$	$a_{24}$	$a_{34}$	$a_{35}$	$a_{45}$	$a_{41}$	$a_{51}$	$a_{52}$	
	1	2	3	4	5	6	7	8	9	10	11
$u_1, u_2$	x	x	x	x	0	0	0	1	1	1	
$u_1, u_3$	x	x	1	0	x	x	0	1	1	0	

Se constată, în această situație, că cele două sindroame diferă ferm prin elementul de pe ultima coloană, ceea ce permite să se facă distincția între cele două situații posibile de defect în sistem.

Rezultă că și această condiție este necesară și suficientă.

Se presupune în continuare că există o structură în care două unități se testează reciproc, iar sindromul rămâne diagnosticabil fără reparații.

Fie trei seturi de unități  $U_1, U_2$  și  $U_3$ , unde  $U_2$  este

setul de unități defecte. Se mai presupune că  $|U_2| \leq t_p$ .

Se consideră că există cel puțin o unitate în setul  $U_1$  și  $U_2$  care se testează reciproc. O structură posibilă de acest fel se prezintă în fig.2.6.




Fig.2.6.




Fig.2.7

Rezultatele testelor sînt specificate pe figură. Dacă se consideră o altă împărțire posibilă a unităților din sistem în care unitățile din setul  $U_3$  rămîn nemodificate. Mulțimile  $U_1$  și  $U_2$  își modifică între ele unitățile ce se testează reciproc. În această situație rezultatele testelor specificate în fig.2.6 (în variantă) nu se deosebesc de situația anterioară, ceea ce implică respectarea și celei de a treia condiție a teoremei. Un caz particular se prezintă în fig.2.7, unde dacă unitățile  $u_1$  și  $u_5$  sînt defecte sau  $u_1$  și  $u_4$ , se poate obține același sindrom prezentat în tabelul 2.2.

Tabel 2.2

unități defecte	$a_{14}$	$a_{15}$	$a_{21}$	$a_{23}$	$a_{32}$	$a_{31}$	$a_{42}$	$a_{45}$	$a_{54}$	$a_{53}$
	2	3	4	5	6	7	8	9	10	11
$u_1, u_2$	x	x	x	x	1	1	1	0	0	0
$u_1, u_3$	x	x	1	1	x	x	0	0	0	1
$u_1, u_4$	x	x	1	0	0	1	x	x	1	0
$u_1, u_5$	x	x	1	0	0	1	0	1	x	x

Se observă că există posibilitatea, avînd în vedere că  $x \in \{0,1\}$  ca sindroamele de pe linia 3 și 4 a tabelului 2.2 să fie identice, ceea ce face să nu se deosebească cele două cazuri posibile de defect.

**Teorema 2.1** specifică condițiile restrictive pe care trebuie să le îndeplinească un sistem autotestabil pentru găsirea unui număr maxim de defecte  $t_p$  din totalul de  $n$  unități existente în sistem. Cele  $t_p$  unități defecte vor putea să fie determinate simultan printr-o procedură corespunzătoare, dacă și numai dacă structura de interconexiuni de test respectă cele trei condiții ale teoremei de mai sus.

Pe baza celor demonstrate în teorema 2.1 se obține următorul enunț.

**Corolar 2.1:** Într-un sistem  $S$ , cu  $n$  unități, și diagnosticabil pentru  $t_p$  defecte, există pentru fiecare situație de defect un sindrom unic definit.

Dacă în sistem sînt îndeplinite condițiile din teorema 2.1 rezultă că nu există o situație în care două cazuri de defect să prezinte același sindrom.

Numărul de sindroame posibile într-un sistem sînt:

$$NS_p = C_n^{t_p} + C_n^{t_p-1} + \dots + C_n^1 + C_n^0 \quad (2.11)$$

care pot fi generate de un număr de situații de defect din sistem obținut prin relația:

$$ND_p = C_n^{t_p} + C_n^{t_p-1} + \dots + C_n^1 + C_n^0 \quad (2.12)$$

Pentru  $n=7$  și  $t_p=3$ ; rezultă  $NS_p = 19.320$  și  $ND=63$ .

Înțelegerea unui sindrom în cazul că fiecare unitate este testată de altele  $t_p$  unități este dată de relația:

$$LS_p = n \cdot t_p \quad (2.13)$$

Pentru  $n=7$  și  $t_p=3$ ; rezultă  $LS_p=21$ .

Se constată că dintr-un număr mare de informații binare posibile ( $2^{LS_p}$ ) doar o parte relativ mică asigură un sindrom unic definit. Restul informațiilor binare sînt redundante, existînd posibilitatea ca unele combinații binare să nu se poată produce niciodată în cazul unor defecte permanente.

### 2.2.2. Alegerea unei structuri optime pentru SAT.

În paragraful de față se va studia structura de interconexiuni optimă ce trebuie să existe între unitățile care se testează, plecînd de la faptul că numărul de unități din sistem este  $n$  și pot exista cel mult  $t_p$  unități defecte, care satisfac condițiile din teorema 2.1.

**Definiția 2.11.** Un sistem  $S$ , diagnosticabil fără reparații se zice că este optim interconectat dacă  $n=2t_p+1$  și fiecare unitate este testată exact de  $t_p$  unități.

In general există mai multe structuri de interconectare optime pentru sistemul dat.

**Definiția 2.12.** Un sistem  $S$  se zice că este simetric interconectat, dacă există o legătură de test de la unitatea  $u_i$  spre  $u_j$  și dacă  $\min(j-i) = \delta \pmod{n}$  pentru  $j$  și  $i = 1, 2, 3, \dots, n$ . In acest caz structura de interconexiuni se va nota cu  $D_{\delta, t_p}$  [150].

**Definiția 2.13.** Un sistem  $S$ , se zice că este asimetric interconectat, dacă unitatea  $u_i$  testează  $t_p$  unități oarecare și pentru care  $\delta$  ia valori diferite la fiecare unitate.

Un exemplu din fiecare tip de structură se arată in fig 2.8 (sistem simetric)  $D_{1, t_p}$  respectiv fig.2.9 (sistem asimetric).




Fig.2.8




Fig.2.9

**Lema 2.1.1:** Dacă un sistem  $S$ , admite o structură de interconexiuni  $D_{1, t_p}$  atunci el este diagnosticabil fără reparații pentru  $t_p$  defecte [150].

Demonstrarea se face plecând de la o buclă ciclică, care cuprinde unitățile:  $u_1, u_2, \dots, u_n$ . Se consideră o secvență de  $\beta < t_p$  unități defecte, care sînt cuprinse între două unități corecte.

Fie unitățile defecte:  $u_i, u_{i+1}, \dots, u_{i+\beta-1}$ . Deoarece:

$$[(i+\beta-1) + 1] - (i-1) = \beta+1 \leq t_p \quad (2.14)$$

rezultă că structura  $D_{1, t_p}$  are o legătură care conectează unitățile  $u_{i-1}$  cu  $u_{i+\beta}$  ambele funcționând corect, prin ipoteză. In acest fel se va găsi întotdeauna o legătură (buclă)

intre  $f$  unități care sînt corecte ; pentru  $f \geq t_p + 1$ . Deci identificînd unitățile corecte se poate identifica și unitățile ( $\beta$  la număr) care sînt defecte în sensul că fiecare unitate defectă este testată de cel puțin o unitate corectă și deci identificată.

În cazul cînd cele  $\beta = t_p$  unități sînt consecutiv defecte avem:

Fie unitățile defecte:  $u_i, u_{i+1}, \dots, u_{i+t_p-1}$ , aceasta implică că unitățile  $u_{i+t_p}, u_{i+t_p+1}, \dots, u_{i-1}$ , formează un șir de  $t_p + 1$  unități consecutiv corecte. Mai mult  $a_{j, j+1} = 0$  pentru  $j = i + t_p, i + t_p + 1, \dots, i - 2$  și  $a_{i-1, i} = 1$ .

Dacă se presupune că unitatea  $u_{i-1}$  este defectă, în acest caz toate unitățile  $u_j$  pentru  $j = i + t_p, i + t_p + 1, \dots, i - 2$ , sînt corecte, ceea ce determină un total de

$$(i + t_p - 1) - (i - 2) = t_p + 1 \quad (2.15)$$

unități defecte, ce contrazice ipoteza referitoare la numărul maxim de defecte; deci și unitatea  $u_{i-1}$  este corectă, rezultînd un total de

$$(i + t) - (i - 1) = t_p + 1 \quad (2.16)$$

Deoarece  $u_{i-1}$  este fără defect și cum acestea testează unitățile defecte  $u_i, u_{i+1}, \dots, u_{i+t_p-1}$  va rezulta că lema este demonstrată în sensul că cel puțin o unitate știută bună testează  $t_p$  unități defecte. Conform definiției 2.11 structura  $D_{1, t_p}$  este optimă și conform definiției 2.12 structura  $D_{1, t_p}$  este simetrică.

**Teorema 2.2.** Dacă într-un sistem  $S$  se folosește structura  $D_{\delta, t_p}$  astfel ca  $(\delta, n) = 1$  ( $\delta$  și  $n$  sînt relativ prime) atunci  $S$  este diagnosticabil fără reparații și  $D_{\delta, t_p}$  este o structură optimă.

Pentru demonstrarea teoremei se pleacă de la considerențul că o structură  $D_{\delta, t_p}$  este simetrică și conform [34, 149] unde se arată că într-un graf finit  $G$ , cu  $2n+1$  virfuri, se pot forma  $n$  cicluri hamiltoniene disjuncte.

Prin ciclu hamiltonian se înțelege ciclu care întilnește fiecare virf o singură dată (cu excepția virfului inițial care coincide cu virful final) [34].

Conform lemei 2.1, dacă într-un sistem există o buclă ciclică care cuprinde unitățile  $u_1, u_2, \dots, u_n$ , atunci se poate

identifica cel puțin o unitate bună, care să testeze cele  $t_p$  unități defecte, ceea ce conduce la concluzia că și structura  $D_{0,t_p}$  este optimă și diagnosticabilă.

**Teorema 2.3.** Dacă într-un sistem  $S$ , există cel puțin un ciclu format din  $t_p+1$  unități, care conține toți termenii  $a_{ij}=0$ , atunci cele  $t_p+1$  unități sînt funcțional corecte și sistemul poate fi identificat.

Dacă se respectă condițiile teoremei 2.1, atunci fiecare unitate  $u_i$  testează alte  $t_p$  unități. Avînd în vedere că două unități nu se testează reciproc rezultă că fiecare unitate testată va testa la rîndul ei cel puțin o unitate diferită de cele  $t_p$  unități testate de  $u_i$ . Fie unitatea  $u_j$  care testează aceleași unități ca și  $u_i$  plus o unitate în plus, astfel:

unitatea  $u_i$  va testa unitățile  $u_{i+1}, u_{i+2}, \dots, u_{i+t_p}$

unitatea  $u_{i+1}$  va testa unitățile  $u_{i+2}, u_{i+3}, \dots, u_{i+t_p+1}$

-----  
unitatea  $u_{i+t_p}$  va testa unitățile  $u_{i+t_p+1}, u_{i+t_p+2}, \dots, u_{i+2t_p}$

unitatea  $u_{i+t_p+1}$  va testa unitățile  $u_{i+t_p+2}, u_{i+t_p+3}, \dots, u_{i+2t_p+1}$   
(2.17)

unde:  $i+2t_p+1 = i$ .

deoarece șirul de unități  $u_{i+1}, u_{i+2}, \dots, u_{i+t_p}$  pot testa unitatea  $u_{i+t_p+1}$ , care la rîndul ei poate testa unitatea  $u_i$  rezultă că în acest lanț de unități ce se testează există cel puțin  $t_p+1$  unități:

$$(i+t_p+1) - i = t_p+1 \quad (2.18)$$

Dacă în urma testelor, toate cele  $t_p+1$  unități au fost găsite că prezintă pe  $a_{ij}=0$  atunci pot exista doar două alternative: sau toate cele  $t_p+1$  unități sînt defecte, ceea ce contrazice ipoteza, sau cele  $t_p+1$  unități sînt corecte. Prin identificarea unităților corecte se pot identifica și unitățile defecte, deci sistemul a fost diagnosticat.

**Corolar 2.2.** Într-un sistem  $S$  autodiagnosticabil există cel puțin  $n$  cicluri ce conțin  $t_p+1$  unități.

Fiecare ciclu poate începe cu oricare din cele  $n$  unități, deci este evident că pot exista  $n$  cicluri format din  $t_p+1$  unități conform teoremei 2.3.



Ideal ar fi ca în fiecare structură autodiagnozabilă să se poată identifica ciclul de  $t_p+1$  unități funcțional corecte ceea ce ar duce la simplificarea diagnozei. Acest lucru însă nu se întâmplă la toate structurile, ceea ce impune creșterea informațiilor redondante din sindromul sistemului.

Rezultă că structura optimă de diagnoză este cea simetrică cu un număr de  $n=2t_p+1$  unități care satisfac condițiile din teorema 2.1.

Diagnoza optimă se obține pentru o structură optimă și care satisface condițiile teoremei 2.3.

Structurile care nu satisfac teorema 2.3 sînt acelea prin care cele  $t_p$  unități defecte testează aceeași unitate corectă, în această situație cele  $n$  cicluri de  $t_p+1$  unități vor conține cel puțin o unitate defectă, datorită restricției impuse ca două unități să nu se testeze reciproc.

### 2.2.3. Metodă de identificare a SAToptim diagnozabile

Pentru identificarea unui sistem autotestabil optim diagnozabil trezile găsite structurile și situațiile de defect din sistem care permit obținerea a cel puțin unui ciclu format din  $t_p+1$  unități funcțional corecte. Un algoritmul de identificare a SAToptim diagnozabile se dă mai jos.

#### Algoritmul 2.1

1. Se formează matricea  $M_{IT}=(a_{ij})$  cu relația:

$$a_{ij} = \begin{cases} 0 & \text{- dacă unitatea } u_i \text{ corectă testează unitatea } u_j \\ & \text{corectă.} \\ 1 & \text{- dacă unitatea } u_i \text{ corectă testează unitatea } u_j \\ & \text{defectă.} \\ x & \text{- dacă unitatea } u_i \text{ este defectă și testează uni-} \\ & \text{tatea } u_j. \end{cases} \quad (2.19)$$

2. Se formează vectorul  $\underline{l} = (l_j)$ , cu relația:

$$l_j = a_{1j} \cap a_{2j} \cap \dots \cap a_{nj} \quad (2.20)$$

pentru  $j=1,2,\dots,n$

3. Se formează vectorul  $\underline{c} = (c_i)$  cu relația:

$$c_i = a_{i1} \cap a_{i2} \cap \dots \cap a_{in} \quad (2.21)$$

pentru  $i=1,2,\dots,n$

4. Se formează vectorul  $\underline{V} = (v_k)$  cu relația:

$$v_k = 1_j \cup c_i, \text{ pentru } i=j=k \quad (2.22)$$
$$k=1,2,\dots,n$$

5. Dacă există cel puțin  $t_p+1$  elemente ai vectorului  $\underline{V}$  care are valoarea 0 ( $v_k=0$ ) atunci structura respectivă este optim diagnosticabilă, deoarece unitățile  $u_k$  pentru care  $v_k=0$  aparțin unui ciclu care conține  $t_p+1$  unități corecte.

6. STOP.

Vectorul linie  $\underline{L} = (l_j)$  exprimă unitățile găsite corecte de cel puțin o unitate ce o testează. Valoarea unui element  $l_j$  este

$$l_j = \begin{cases} 1 & \text{- dacă unitatea } u_j \text{ este găsită defectă de toate unitățile ce o testează.} \\ 0 & \text{- dacă unitatea } u_j \text{ este găsită corectă de cel puțin o unitate ce o testează.} \\ x & \text{- dacă unitatea } u_j \text{ este testată numai de unități defecte.} \end{cases} \quad (2.23)$$

Vectorul coloană  $\underline{C} = (c_i)$  determină dacă o unitate a găsit sau nu cel puțin o unitate corectă. Valoarea unui element  $c_i$  este

$$c_i = \begin{cases} 1 & \text{- dacă nici o unitate nu este găsită corectă de către unitatea } u_i \\ 0 & \text{- dacă cel puțin o unitate este găsită corectă de către unitatea } u_i. \\ x & \text{- dacă unitatea } u_i \text{ este defectă.} \end{cases} \quad (2.24)$$

Vectorul  $\underline{V} = (v_k)$  arată dacă o unitate  $u_i$  este găsită cel puțin o dată corectă de altă unitate, atunci se consideră că testul lui  $u_i$  este corect. La rândul ei dacă  $u_i$  determină că  $u_j$  este corectă se poate aprecia că testul lui  $u_j$  este corect. În final dacă unitatea  $u_k$  găsită anterior corectă determină că  $u_i$  este corectă se obține un ciclu format din unități care prin testare au fost considerate bune. Dacă numărul de unități din ciclu este  $t_p+1$  atunci au găsit unitățile funcțional corecte conform teoremei 2.3. Pentru exemplificarea algoritmului se prezintă două sisteme; unul optim diagnosticabil (fig.2.10), res-

pectiv diagnosticabil (fig.2.11). Exemplu a fost dat pentru  $n=7$ ,  $t_p=3$ . Ciclu obținut este format din unitățile  $u_2, u_4, u_5, u_7$  (fig.2.10). Unitățile defecte din cele două exemple au fost marcate pe figură.

MIT=(a <sub>ij</sub> )		C=(c <sub>j</sub> )	
	1 2 3 4 5 6 7		
①	X X X	X	
②	X X X	X	
③	X X X	X	
④	0 0 0	0	
⑤	1 0 0	0	
⑥	1 1 0	0	
⑦	1 1 1	1	

L (l <sub>j</sub> )	1 X X X 0 0 0
C (c <sub>j</sub> )	X X X 0 0 0 1
V (v <sub>k</sub> )	1 X X X 0 0 1

Fig.2.10

MIT=(a <sub>ij</sub> )		C=(c <sub>j</sub> )	
	1 2 3 4 5 6 7		
①	X X X	X	
②	1 0 0	0	
③	X X X	X	
④	0 1 0	0	
⑤	1 1 0	0	
⑥	X X X	X	
⑦	1 0 1	0	

L (l <sub>j</sub> )	X 0 X 0 0 X 0
C (c <sub>j</sub> )	X 0 X 0 0 X 0
V (v <sub>k</sub> )	X 0 X 0 0 X 0

$u_2, u_4, u_5, u_7, u_2$

Fig.2.11

In capitolul 3 se dau două metode de diagnostică pentru cazul unor structuri de SAToarecare.

### 2.3. Diagnostică SAT în prezenta defectelor intermitente.

#### 2.3.1. Defectele intermitente în cadrul SAT.

**Definiția 2.14.** Prin defecte intermitente, într-un sistem se înțeleg acele defecte care pot fi active la un moment dat, determinând funcționarea eronată a sistemului, sau pot fi inactive la alt moment, ceea ce permite sistemului să funcționeze corect [154].

Defectele intermitente pot fi puse în evidență atunci când sînt active. Pentru activarea unui defect intermitent sînt necesare tehnici speciale de test care sînt studiate în literatură pentru circuite combinaționale [19,96,97] respectiv pentru circuite secvențiale [38,154,155]. În principiu metoda de punere în evidență a defectelor intermitente constă din repetarea unor teste (stimuli de test) de un număr de ori determinat prin metode statistice și probabilistice. Stimulii de test se aplică cu scopul de a face defectul intermitent activ. Tratarea unui defect intermitent activ se face cu procedee cunoscute pentru defecte permanente.

Pentru tratarea teoretică a defectelor intermitente în

cazul unor circuite cunoscute se folosește cel mai frecvent modelul Markov [154].

În cadrul unui sistem S descompus în  $n$  unități funcționale se pune problema dacă apar defecte intermitente, modelul SAZ pentru defecte permanente poate să pună în evidență acest tip de defecte.

În literatura de specialitate s-a încercat să se analizeze aspectele legate de defectele intermitente într-un sistem presupus diagnosticabil pentru defecte permanente [114,116]. Trebuie precizat că analiza defectelor intermitente s-a făcut pe unele modele de diagnoză particulare.

În acest paragraf se va căuta găsirea unui model de structură generală care să permită și diagnoza defectelor intermitente pentru toate cazurile, cu precizarea că defectul să fie activ cel puțin o dată în cadrul aplicării procedurilor de test.

Presupunem că procedurile de test au fost bine alese, astfel ca defectul intermitent să fie activ cel puțin o dată. Modelul de obținere a procedurilor de test nu face obiectul acestei lucrări.

Existența unor defecte intermitente adaugă o nouă dimensiune la autodiagnoza defectului, în sensul că pot exista situații când o unitate defectă, testată insuficient este determinată ca bună, care la rândul ei evaluează incorrect o unitate bună. Pentru precizarea termenului se definește:

Definiția 2.15. Prin diagnoză incorectă vom înțelege aceea diagnoză care identifică ca defectă o unitate corectă.

Definiția 2.16. Prin diagnoză incompletă vom înțelege aceea diagnoză care nu identifică toate unitățile defecte, datorită unor proceduri de test necorespunzătoare.

Pentru punerea în evidență a faptului că o unitate a fost găsită defectă cel puțin  $p$  dată, în cazul defectelor intermitente, se va utiliza un sindrom caracterizat prin elementele sale definite cu relația:

$$a_{ij} = \begin{cases} 0 & \text{- dacă toate unitățile } u_i \text{ sau } u_j \text{ sînt funcționale} \\ & \text{corecte.} \\ x & \text{- dacă una din unitățile } u_i \text{ sau } u_j \text{ sînt defecte.} \end{cases}$$

unde:  $x \in \{0,1\}$  (2.25)

Valoarea lui  $x$  va fi "1" dacă cel puțin o dată unitatea  $u_j$  este găsită defectă de unitatea  $u_i$  în cadrul procesului de test.

Se poate constata că în cazul unui test corect, sindromul unui defect intermitent aparține sindromului de defecte permanente.

Numărul de sindroame intermitente ce pot exista într-un sistem cu  $t_i$  defecte este dată de relația:

$$NS_i = C_n^{t_i} \cdot 2^{t_i(t_i+1) + \sum_{j=1}^{t_i-1} (t_i-j)} + C_n^{t_i-1} \cdot 2^{t_i(t_i-1+1) + \sum_{j=1}^{t_i-2} (t_i-j)} + \dots + C_n^1 \cdot 2^{2 \cdot t_i} \quad (2.26)$$

Spre exemplu pentru  $t_i=3$  și  $n=7$ , rezultă  $NS_i=207.335$ .

Numărul de sindroame intermitente este foarte mare și dificil de analizat pentru obținerea unei diagnoze corespunzătoare. Din acest motiv nu se vor lua în considerare decât sindroamele intermitente ce aparțin sindroamelor permanente:

$$S_i \in S_p \quad (2.27)$$

Se pune problema dacă prin această limitare se poate realiza o diagnoză corectă, sau dacă nu există posibilitatea ca două cazuri de defect intermitent să genereze același sindrom  $S_i \in S_p$  ceea ce ar duce la o diagnoză incorectă.

În cazul defectelor intermitente la fiecare set de test s-ar putea obține alt sindrom, lucru care nu se întâmplă în cazul defectelor permanente. Din acest motiv se va stabili condiția necesară și suficientă pentru ca un SAT să poată diagnostica defectele intermitente pe baza sindromului de defecte permanente, ceea ce reduce substanțial numărul de sindroame posibil de analizat, dar care va introduce unele restricții suplimentare în structură. În continuare se va considera sindromul de defecte permanente ca sindrom de bază.

Pe baza observațiilor făcute rezultă că strategia urmărită în diagnoza defectelor intermitente este:

1. unitățile defecte sînt diagnosticate pe baza sindromului de bază.

2. un set de unități defecte  $U_1$  este unic definit de un sindrom  $S_i$  dacă  $S_i(U_1) \in S_p(U_1)$ .

3. Se admite și o diagnoză incompletă.

### 2.3.2. Modelul de diagnoză a SA în prezența Di

Se va determina condiția necesară și suficientă ca un sistem să fie autotestabil în cazul când unitățile din sistem sînt defecte intermitent.

Se presupune că sistemul S s-a descompus în n unități functionale care satisfac condițiile din ipoteza 2.1. și teorema 2.1.

Teorema 2.4: Un sistem S, cu n unități este diagnosticabil fără reparații pentru  $t_i$  defecte intermitente dacă se îndeplinește condiția ca fiecare unitate să fie testată de cel puțin o unitate funcțional corectă.

Pentru demonstrarea teoremei se presupune că unitățile din sistem se pot împărți în trei seturi  $U_1$ ,  $U_2$  și  $U_3$ .

$U_1$  reprezintă setul de unități defecte, iar numărul de unități din set este  $|U_1| \leq t_i$ .

$U_2$  reprezintă un set de unități corecte cu  $|U_2| \leq t_i$ .

$U_3$  reprezintă setul de unități corecte rămase, unde:

$$U_3 = U - (U_2 \cup U_1) \quad (2.28)$$

iar :

$$U_1 \cap U_2 = \emptyset \quad (2.29)$$

Pentru demonstrarea condiției necesare, presupunem că toate unitățile din setul  $U_2$  sînt testate numai de unități defecte din setul  $U_1$ , deci

$$\Gamma^{-1}(U_2) \subseteq U_1 \quad (2.30)$$

ceea ce implică că toate unitățile din setul  $U_3$  vor testa numai unități din  $U_1$ :

$$\Gamma(U_3) \subseteq U_1 \quad (2.31)$$

faptul că nu există legătură de test de la  $U_3$  la  $U_2$  poate duce la situație obținerea unui sindrom în care toate răspunsurile testelor,  $a_{ij}=0$ , pentru  $u_i \in U_3$  și  $u_j \in U_1$ . Acest lucru se poate întimpla în cazul unor testări insuficiente. În plus dacă toate răspunsurile  $a_{ij}=1$ , pentru  $u_i \in U_1$  și  $u_j \in U_2$  și  $a_{ij}=0$  pentru  $u_i$  și  $u_j \in U_1$ , situație posibilă deoarece unitățile din  $U_1$  sînt defecte, ceea ce poate conduce la orice rezultat, deci și la rezultatul presupus. Rezultatul testelor indică că sin-



dreazul obținut corespunde unei situații reale de defecte permanente, care ne indică că mulțimea unității  $U_2$  este cel defect. Diagnoza obținută prin neîndeplinirea condiției din teorema 2.4 este incorectă, ceea ce implică faptul că dacă unitățile din sistem sînt testate numai de unități defecte diagnoza defectelor intermitente nu este posibilă.

Demonstrarea condiției suficiente se va face pe baza următorului raționament : Dacă  $U_1$  este mulțimea de unități defecte, cu  $|U_1| \geq t_1$ , și dacă în mod eronat se găsește cel puțin o unitate corectă sau fiind diagnosticată defectă, va rezulta că mulțimea unității defecte este altul și anume  $U_2$  cu  $|U_2| \geq t_1$ , dar :

$$U_1 \cup U_2 = \emptyset \quad (2.32)$$

rezultă că  $U_2$  este mulțimea de unități diferite de  $U_1$ . Pentru două mulțimi de unități diferite și defecte, ar trebui să se obțină sindroame diferite, în caz contrar nu se poate preciza care din cele două mulțimi de unități este defectă.

Dacă fiecare unitate este testată de cel puțin o unitate bună, atunci :

$$\Gamma^{-1}(U_2) \subseteq U_1 \quad (2.33)$$

care în mod automat implică :

$$\Gamma(U_3) \subseteq U_2 \quad (2.34)$$

ceea ce înseamnă că cel puțin o unitate din  $U_3$  testează cel puțin o unitate din  $U_2$ . În acest caz dacă  $U_3$  testează unități din  $U_1$  și  $U_2$ , atunci pentru a fi determinată mulțimea  $U_2$  ca defectă, este necesar ca cel puțin un răspuns  $s_{ij}=1$  pentru  $u_i \in U_3$  și  $u_j \in U_2$ . Dar răspunsul nu poate fi nicicând "1", deoarece s-a presupus că  $U_1$  este defectă iar  $U_2$  nu va fi diagnosticat de către  $U_3$  (mulțime de unități corecte) ca fiind defect. Deci orice sindrom ce indică unitățile din  $U_1$  ca fiind defecte va fi diferit de sindromul ce corespunde situației când  $U_2$  este defect. Analiza unor sindroame diferite pentru esuri diferite conduce la identificarea stării unităților din sistem.

În cazul că răspunsul  $s_{ij}=0$  pentru toate sau unele unități  $u_i \in U_3$  și  $u_j \in U_1$  conduce la concluzia că unitățile

$u_j$  respective nu au fost testate corespunzător și sînt găsite bune. Diagnoza în acest caz este incompletă datorită procedurii de test.

Răspunsul  $s_{ij}=1$  pentru  $u_i \in U$  și  $u_j \in U_2$  va conduce la un sindrom  $S_2 \in S_p$ .

Într-o structură diagnosticabilă pentru defecte intermitente și permanente există o legătură exprimată de următoarea teoremă :

**Teoremă 2.5:** Un sistem S este diagnosticabil pentru  $t_1$  defecte intermitent dacă și numai dacă este optim diagnosticabil pentru același număr de defecte permanente.

Pentru demonstrarea teoremei se pleacă de la faptul că un sistem optim diagnosticabil conține cel puțin un ciclu format din  $t_p+1$  unități corecte ce formează o buclă de test cu toate răspunsurile  $s_{ij}=0$ . Dacă se poate demonstra că cele  $t_p$  unități defecte dintr-un sistem diagnosticabil sînt testate de cel puțin o unitate corectă atunci s-a verificat afirmația din teoremă 2.5.

Se va descompune sistemul în două mulțimi de unități , unde  $U_1$  este mulțimea de unități corecte cu un număr de unități :

$$n_1 = t_p + 1 \tag{2.35}$$

și  $U_2$  mulțimea de unități defecte cu un număr de unități :

$$n_2 = t_p \tag{2.36}$$

Cunoscînd faptul că numărul de legături de test spre o unitate este  $t_p$  și cum o unitate nu se testează pe ea însăși rezultă că cele  $t_p$  unități defecte sînt testate de cel puțin o unitate corectă. Dacă  $t_1=t_p$  s-a demonstrat că sistemele care au cel puțin o buclă de test cu toate răspunsurile  $s_{ij}=0$  este diagnosticabilă pentru defecte intermitente. Trebuie precizat că acest lucru se poate întîmpla și în situația unei diagnoze incomplete, cînd se vor găsi corecte unități insuficient testate.

În cazul SAT pentru defecte permanente care nu sînt optim diagnosticabile, diagnoza defectelor intermitente nu este posibilă. Pentru a face și aceste sisteme optim diagnosticabile propunem un algoritm, prin care se vor schimba ordinea de aranjare a unităților, de oarecare manieră, încît sistemul să poată fi diagnosticat și pentru defecte intermitente.

Algoritmul 2.2:

1.  $i = 1$
2.  $U_i^n = u_i \times t_p - (t_p - 1)$
3.  $i = i + 1$
4. Dacă  $i \leq n$ ; atunci: se trece la pasul 2.  
altfel: se trece la pasul 5.
5. STOP

Totdeauna operațiile cu indici se vor face în modulo  $n$ . Practic algoritmul 2.2 conduce la o structură de interconexiuni de test în care unitățile, din noul aranjament, să testeze cel puțin o unitate diferită față de cazul anterior. Dacă inițial o unitate a fost testată de  $t_p$  unități defecte, în noul aranjament cel puțin o unitate diferită de cele  $t_p$  unități defecte va testa unitatea respectivă, și această unitate nu poate fi decât o unitate corectă.

Spre exemplu dacă un sistem prezintă o structură în care unitățile au fost notate în ordinea crescătoare:  $u_1, u_2, u_3, \dots, u_7$  pentru  $n=7$ , va prezenta următorul sindrom:

$$a_{12}, a_{13}, a_{14}, a_{23}, a_{24}, a_{25}, a_{34}, a_{35}, a_{36}, \dots, a_{71}, a_{72}, a_{73} \quad (2.37)$$

Prin aplicarea algoritmului 2.2 ordinea de aranjare a unităților este:  $u_1, u_4, u_7, u_3, u_6, u_2, u_5$ , cu sindromul:

$$a_{12}, a_{14}, a_{17}, a_{47}, a_{43}, a_{46}, a_{73}, a_{76}, a_{72}, \dots, a_{31}, a_{34}, a_{37} \quad (2.38)$$

Practic unitatea  $u_1$  va testa unitatea  $u_7$  în loc de  $u_2$ , unitatea  $u_2$  va testa unitatea  $u_1$  în locul unității  $u_3$ , ect.

Corolar 2.3. Oricare sistem care este diagnosticabil fără reparații pentru  $t_i$  defecte este cel puțin diagnosticabil fără reparații pentru  $t_p$  defecte permanente.

Pentru demonstrare se presupune că  $U_1$  este setul de unități defecte și se pune problema dacă pe baza structurii propuse de teorema 2.4 și 2.5 este posibil să se găsească un alt sistem  $U_2$  care este defect. Acest lucru este posibil numai dacă  $U_2 \subset U_1$ , ceea ce corespunde unei diagnostice incomplete. Deci cel puțin  $t_p$  defecte permanente sînt detectate.

2.3.3. Relația dintre  $t_p$  și  $t_i$  în cadrul SAT.

Condiția din teorema 2.4 impune o structură restrictivă

pentru interconexiunile sistemului, în sensul că fiecare unitate trebuie să fie testată de cel puțin o unitate corectă. Cum în cazul SA7 prezentat pentru defecte permanente o unitate este testată de  $t_p$  unități, rezultă că un sistem care este diagnosticabil fără reparații pentru defecte permanente nu este sigur că poate fi diagnosticabil pentru  $t_i$  defecte intermitente datorită unor condiții restrictive suplimentare, și anume ca sistemul să fie optim diagnosticat conform teoremei 2.5.

În acest paragraf se consideră un sistem care este diagnosticat pentru  $t_p$  defecte propunînd de a obține limita  $t_i$  de unități ce pot fi defecte intermitent, respectînd structura propusă pentru defecte permanente.

Definiția 2.17. Se va nota cu  $\lfloor X \rfloor$  cel mai mare întreg mai mic decît  $X$ .

Definiția 2.18. Se va nota cu  $\lceil X \rceil$  cel mai mic întreg mai mare sau egal cu  $X$ .

Teorema 2.6. În oricare sistem  $S$ , cu  $n$  unități, care satisface condițiile din teorema 2.1, numărul de unități ce pot fi defecte intermitente este dată de relația:

$$\left\lfloor \frac{2t_p + 1}{3} \right\rfloor \leq t_i \leq (t_p - 1) \quad (2.39)$$

Demonstrația va fi formată din două părți. Partea întâi va conține găsirea limitei inferioare, iar partea a doua găsirea limitei superioare.

Un sistem care îndeplinește condițiile din teorema 2.1 va avea fiecare unitate testată de cel puțin alte  $t_p$  unități.

Considerăm sistemul format din trei seturi de unități:  $U_1, U_2, U_3$ , unde  $U_1$  este setul de unități defecte.

Cele trei seturi de unități satisfac relațiile:

$$|U_1| \leq t_p \quad (2.40)$$

$$|U_2| \leq t_p \quad (2.41)$$

$$U_1 \cap U_2 = \emptyset \quad (2.42)$$

$$U_3 = U - (U_1 \cup U_2) \quad (2.43)$$

Dacă numărul de unități din  $U_1$  este  $n_1$ , în acest caz numărul minim de legături de test din cadrul setului  $U_1$  este:

$$n_1 = \frac{n_1(n_1 - 1)}{2} \quad (2.44)$$

Această valoare implică un număr minim de legături de test de la setul  $U_1$  spre celelalte unități ale sistemului. Cum fiecare unitate din setul  $U_1$  testează cel puțin  $t_p$  alte unități, rezultă că numărul cel mai mic de legături de test de la  $U_1$  este:

$$n_1 = n_1 \cdot t_p - \frac{n_1(n_1-1)}{2} \quad (2.45)$$

Dacă  $n_2$  este numărul cel mai mic de unități din setul  $U_2$  necesar pentru a testa toate unitățile  $n_1$  din setul  $U_1$  va rezulta că se poate obține numărul minim de unități din setul  $U_2$  ce testează unitățile din  $U_1$  ca fiind egal cu:

$$n_2 = n_1 \cdot n_2 = n_1 \cdot t_p - \frac{n_1(n_1-1)}{2} \quad (2.46)$$

sau:

$$n_2 = t_p - \frac{n_1-1}{2} \quad (2.47)$$

cum  $n_2$  trebuie să fie o mărime întreagă rezultă că:

$$|U_2|_{\min} = n_2_{\min} = \left\lceil t_p - \frac{n_1-1}{2} \right\rceil \quad (2.48)$$

Este posibil să se obțină o structură a sistemului care să fie divizat în subsetul  $U_1$  și  $U_2$  cu valorile de mai sus. Se observă că dacă crește valoarea lui  $n_1$  valoarea minimă a lui  $n_2$  va scădea (2.48). Numărul maxim de unități din setul  $U_1$  și  $U_2$  ( $\max(n_1, n_2)$ ) pentru care se asigură îndeplinirea condiției din teorema 2.4 pentru un număr minim de unități defecte interconectate se obține când  $n_1 = n_2$ :

$$n_1 = n_2 = t_p - \frac{n_1-1}{2} \quad (2.49)$$

și:

$$n_1 = \frac{2t_p + 1}{3} \quad (2.50)$$

Dacă mărimea  $\frac{2t_p+1}{3}$  este o valoare întreagă atunci:

$$\max(n_1, n_2) = \frac{2t_p+1}{3} \quad (2.51)$$

decă  $\frac{2t_p+1}{3}$  nu este o mărime întreagă atunci:

$$n_1 = \left\lfloor \frac{2t_p+1}{3} \right\rfloor \quad (2.52)$$

și

$$n_2 = \left\lceil \frac{2t_p+1}{3} \right\rceil \quad (2.53)$$

Cum  $U_1$  este setul de unități defecte rezultă că:

$$t_i \min = n_1 \geq \left\lfloor \frac{2t_p+1}{3} \right\rfloor \quad (2.54)$$

Pentru stabilirea limitei superioare a mărimilor  $t_i$  se ține cont de corolarul 2.3 care stabilește că  $t_i$  nu poate fi mai mare decît  $t_p$ , atunci cînd structura a fost proiectată pentru diagnosa unor defecte permanente. Rezultă că există cel puțin o unitate  $u_i$  care este testată de exact  $t_p$  unități. Fie unitatea  $u_i \in U_2$  și setul  $|U_1| = t_p$  unități care testează unitatea  $u_i$ . Rezultă că unitatea  $u_i$  este testată de  $t_p$  unități defecte ( $U_1$  setul de unități defecte), ceea ce determină să se facă afirmația că valoarea lui  $t_i$  nu poate fi mai mare decît  $t_p$  rezultă că

$$t_i \max < t_p \quad (2.55)$$

sau

$$t_i \max \leq (t_p-1) \quad (2.56)$$

Teorema este demonstrată:

$$t_i \min \leq t_i \leq t_i \max \quad (2.57)$$

pentru cazul că sistemul a fost construit să diagnoseze  $t_p$  defecte permanente.

În cazul că în sistem se poate realiza o reconfigurare a conexiunilor date conform algoritmului 2.2, prin care fiecare unitate este testată de cel puțin o unitate diferită față de cele  $t_p$  unități inițiale se obține un sistem ce va avea practic cel puțin  $t_p+1$  legături de test din care  $t_p$  sînt operaționale la un moment dat, ceea ce face ca sistemul să nu mai fie optim interconectat, dar devine optim diagnosticat.

Teorema 2.7. În orice sistem S, cu n unități, care este



diagnosticabil pentru  $t_p$  defecte permanente și care admite cel puțin o legătură de test suplimentară față de valoarea  $t_p$ , numărul de unități ce pot fi defecte intermitent este dată de relația:

$$\left\lfloor \frac{2t_p + 3}{3} \right\rfloor \leq t_i \leq t_p \quad (2.58)$$

Pentru obținerea limitei inferioare a lui  $t_i$  se consideră că un sistem este diagnosticabil pentru  $t_p$  defecte dacă se îndeplinesc condițiile din teorema 2.1, ceea ce înseamnă că indiferent de modul de realizare a interconexiunilor de test, sistemul are active, în cadrul unui test,  $t_p$  legături spre fiecare unitate. Rezultă că numărul maxim de legături de test rămân:

$$m = n \cdot t_p \quad (2.59)$$

pentru ambele structuri de test, cu deosebirea că cele două structuri de test diferă prin faptul că fiecare unitate testează cel puțin o unitate diferită. O structură care ar ține cont de toate interconexiunile din sistem, luând în considerare sistemul inițial și cel reconfigurat ar conduce la un număr de legături de test totale:

$$m = n(t_p + 1) \quad (2.60)$$

Pe baza celor arătate la determinarea limitei inferioare la teorema 2.6 rezultă că numărul cel mai mic de unități din setul  $U_2$  necesar pentru a testa toate unitățile  $n_1$  din setul  $U_1$  va fi egal cu:

$$n_2 = (t_p + 1) - \frac{n_1 - 1}{2} \quad (2.61)$$

și cum  $n_2$  trebuie să fie o mărime întregă rezultă că:

$$|U_2|_{\min} = n_2 \quad \min = \left\lceil t_p - \frac{n_1 - 1}{2} \right\rceil \quad (2.62)$$

Deoarece  $n_1$  descrește cu creșterea lui  $n_2$ , numărul maxim de unități din setul  $U_1$  și  $U_2$ , care să asigure îndeplinirea condiției din teorema 2.6, pentru un număr minim de unități defecte intermitent se obține când  $n_1 = n_2$ , ceea ce conduce la obținerea valorii lui  $n_1$  și  $n_2$ :

$$n_1 \geq \left\lceil \frac{2t_p + 3}{3} \right\rceil \quad (2.63)$$

și

$$n_2 = \left\lceil \frac{2t_p + 3}{3} \right\rceil \quad (2.64)$$

respectiv a limitei inferioare pentru  $t_i$ :

$$t_i \text{ min} = n_1 \geq \left\lceil \frac{2t_p + 3}{3} \right\rceil \quad (2.65)$$

Pentru stabilirea limitei superioare, se face afirmația evidentă că  $t_i$  nu poate fi mai mare decât  $t_p$ . Deoarece sistemul este constituit din două structuri de interconexiuni în care, în final, fiecare unitate este testată de mai mult de  $t_p$  alte unități, rezultă că fiecare unitate este testată de cel puțin o unitate corectă, ceea ce conform teoremei 2.4 conduce la concluzia că sistemul este diagnosticabil pentru  $t_i$  defecte deci:

$$t_i \text{ max} = t_p \quad (2.66)$$

Se face precizarea că dacă sistemul este proiectat pentru a diagnostica defecte intermitente atunci structura poate fi aleasă de la început ca să îndeplinească condiția din teorema 2.4, fără a fi necesară o reconfigurare a structurii de interconexiuni.

#### 2.4. Generalizarea diagnosticii în SAT

Într-un sistem S, pot apărea simultan defecte permanente și defecte intermitente. Se pune problema dacă prin folosirea unei structuri de interconexiuni de test adecvate nu se poate generaliza diagnostica sistemului pentru toate tipurile de defecte.

Pentru început se va pleca tot de la un SAT pentru defecte permanente, încercînd să găsim condițiile ca acest sistem să fie diagnosticabil pentru defecte permanente, defecte intermitente, cit și pentru defecte permanente și intermitente apărute simultan în sistem.

Se va adopta aceeași strategie ca la defectele intermitente, luîndu-se în considerare doar acele sindroame ce aparțin la un sindrom permanent, acceptîndu-se și diagnostica incompletă. O diagnostică incompletă poate să apară în cazul unei testări insuficiente a unităților ce sînt defecte intermitent.

Strategia utilizată la diagnostica tuturor defectelor se va baza pe următoarele considerente:

- 1) Unitățile defecte sînt diagnosticate numai pe baza sindro-

mului asociat defectelor permanente.

2) Un set de unități defecte  $U_1$ , este unic definit de un set de sindroame, care este asociat cu setul de sindroame  $S_t$  ce aparține sindroamelor de defecte permanente:  $S_t \in S_p(U_1)$ .

3) Structura de interconexiuni de test trebuie să permită și diagnoza cazurilor extreme:  $t=t_p$ , pentru  $t_i=0$ , respectiv  $t=t_i$ , pentru  $t_p=0$ .

#### 2.4.1. Modelul generalizat de diagnoză a SAT.

Pentru determinarea condițiilor necesare și suficiente ca un sistem să fie diagnosticat atât pentru defecte permanente cât și pentru defecte intermitente, plecând de la o structură a unui SAT pentru defecte permanente, se enunță următoarea teoremă:

**Teorema 2.8:** Un sistem  $S$ , format dintr-un set de  $n$  unități ( $U$ ) este diagnosticabil fără reparații pentru  $t$  defecte, dacă pentru oricare set de unități defecte  $U_2 \subseteq U$ , există un alt set  $U_1 \subseteq U$ , pentru  $U_1 \cap U_2 = \emptyset$  și  $|U_1| \leq t$ ,  $|U_2| \leq t$ , care satisface condiția de mai jos

c1) Fiecare unitate să fie testată de cel puțin o unitate funcțională corectă.

Condiția din teoremă este satisfăcută în două situații:

a) cînd fiecare unitate testează exact  $t$  alte unități, iar în setul de unități defecte  $U_2$  nu există nici o unitate care să testeze aceleași unități corecte, ceea ce implică:

$$\Gamma^{-1}(U_1) \not\subseteq U_2 \quad (2.67)$$

și:

$$\Gamma^{-1}(U_3) \not\subseteq U_2 \quad (2.68)$$

unde:  $U_1$  și  $U_3$  reprezintă două seturi de unități corecte, pentru:

$$U_3 = U - (U_2 \cup U_1) \quad (2.69)$$

b) Dacă există totuși o unitate corectă testată de  $t$  unități defecte, atunci pentru îndeplinirea condiției c1) se impune ca fiecare unitate să testeze  $t+1$  alte unități. În acest caz:

$$|\Gamma(U_3)| > t+t_i - |U_1| \quad (2.70)$$

unde:

$$t = t_i + t_p \quad (2.71)$$

In acest caz se asigură că fiecare unitate să fie testată de cel puțin o unitate corectă.


Pentru demonstrarea condiției necesare se consideră că in sistem nu se îndeplinește condiția din teoremă, dar sistemul ar rămâne diagnosticabil pentru  $t$  defecte:

$$\Gamma^{-1}(U_1) \subseteq U_2 \quad (2.72)$$

și

$$|\Gamma(U_3)| \leq t + t_i - |U_1| \quad (2.73)$$

ceea ce conduce la o structură posibilă ca cea din fig.2.12,



unde se poate constata că setul de unități  $U_1$  este testat de unități aparținând lui  $U_2$ ; acest lucru implică automat ca unitățile din setul  $U_3$  să testeze numai unități din  $U_2$ :

$$\Gamma(U_3) \subseteq U_2 \quad (2.74)$$

Se consideră că setul  $U_2$  este divizat in setul unităților defecte

permanente ( $U_{21}$ ) și setul unităților defecte intermitente ( $U_{22}$ ) astfel ca:

$$|U_{21}| \leq t - |U_1| \quad (2.75)$$

$$|U_{22} \cap \Gamma(U_3)| \leq t_i \quad (2.76)$$

Impărțirea in cele două subseturi de unități a setului  $U_2$  specifică că cel mult  $t_i$  unități din  $U_{22}$  sînt testate de unități din  $U_3$  care testează cel mult  $t + t_i - |U_1|$  unități din setul  $U_2$  (relația 2.73).

Pe baza presupunerii inițiale că  $U_2$  este setul unităților defecte, unde subsetul  $U_{22}$  este format din unități defecte intermitente și  $U_{21}$  din unități defecte permanente, unde:

$$|U_2| = |U_{21}| + |U_{22}| \leq t, \text{ pentru } t = t_p + t_i \quad (2.77)$$

rezultă o situație posibilă cu următoarele răspunsuri de test:

$a_{ij} = 0$  pentru toate testele  $t_{ij}$ , unde:

- $u_i \in U_1, u_j \in U_1$  ;
- $u_i \in U_1, u_j \in U_3$  ; determinat de faptul că  $U_1$  și  $U_3$  este setul de unități corecte.
- $u_i \in U_{22}, u_j \in U_{22}$  ;
- $u_i \in U_3, u_j \in U_{22}$  ;
- $u_i \in U_{22}, u_j \in U_3$  ; determinat de faptul că  $U_{22}$  este setul de unități defecte intermitent.

$a_{ij} = 1$  pentru toate testele  $t_{ij}$ , unde:

- $u_i \in U_3, u_j \in U_{21}$ , determinat de faptul că  $U_{21}$  este setul de unități defecte permanent și  $U_3$  este setul de unități corecte.

$$- u_i \in U_{22}, u_j \in U_1$$

- $u_i \in U_{22}, u_j \in U_{21}$  ; determinat de faptul că  $U_{22}$  este setul de unități defecte intermitent.

Pe baza sindromului obținut rezultă că setul  $U_{21}$  și  $U_1$  este setul de unități defecte, unde:

$$|U_{21} \cup U_1| = |U_{21}| + |U_1| \leq t \quad (2.78)$$

conform relației (2.75), setul  $(U_{21} \cup U_1)$  este un set ce satisface ipoteza din teoremă (2.7b), ceea ce implică o diagnoză incorectă. Condiția ca o unitate să fie testată de cel puțin o unitate corectă deci trebuie satisfăcută, sau dacă nu, diagnosa nu poate pune în evidență defectele intermitente pentru cazul extrem  $t_i = t$ .

Pe baza celor arătate rezultă condiția necesară ca un sistem să fie diagnosticat pentru  $t$  defecte.

Pentru demonstrarea condiției suficiente, vom considera că se îndeplinesc condițiile din teoremă, dar sindromul nu este unic definit. Presupunem că sindromul aparține la două situații de defect.

Fie  $U_2$  și  $U_4$  două seturi de unități defecte, unde  $|U_2| \leq t$  și  $|U_4| \leq t$ , cu  $U_2 \neq U_4$ . Notăm cele două sindroame obținute cu  $s_2 \in S_p(U_2)$  și  $s_4 \in S_p(U_4)$ .

Deoarece  $U_2 \neq U_4$  poate exista situația ca  $U_4 \not\subseteq U_2$ , presupunem că:

$$U_{21} = U_2 \cap U_4 \quad (2.79)$$

$$U_1 = U_4 - U_{21} \quad (2.80)$$

este clar că:

$$U_1 \cap U_2 = \emptyset$$

și 
$$U_4 = U_1 \cup U_{21} \quad (2.81)$$

o astfel de împărțire se arată în fig.2.13. Deoarece sindromul nu este unic definit rezultă că

$$S_i \in (S_p(U_4) \cap S_p(U_2)) \quad (2.82)$$




Fig.2.13

Dar în urma testului se poate obține următoarele răspunsuri:  $a_{ij}=1$ , pentru  $u_i \in U_3$  și  $u_j \in U_4$  ( $U_4$  conține subsetul  $U_{21}$  ce este defect permanent, respectiv  $a_{ij}=0$  pentru  $u_i \in U_3$  și  $u_j \in U_2$  ( $U_2$  conține subsetul  $U_{22}$  care este defect intermitent).

Acest sindrom posibil contrasice presupunerea că:

$$S_i \in (S_p(U_4) \cap S_p(U_2)).$$

Decă în schimb avem situația:

$$\Gamma^{-1}(U_1) \subseteq U_2 \quad (2.82)$$

ceea ce implică că:

$$\Gamma(U_3) \subseteq U_2 \quad (2.83)$$

din relația (2.81) avem:

$$|U_{21}| = |U_4| - |U_1| \leq t - |U_1| = t_p \quad (2.84)$$

și din relația (2.73)

$$|\Gamma(U_3)| > t + t_i - |U_1| \geq t_p + t_i = t \quad (2.85)$$

Relația (2.85) indică că setul de unități  $U_3$  testează toate unitățile din subsetul  $U_{21}$ , toate unitățile din subsetul  $U_{22}$  și cel puțin o unitate din setul  $U_1$ . Acest fapt conduce la următoarele răspunsuri de test:

$a_{ij} = 0$  pentru cel puțin un caz, unde  $u_i \in U_3$ ,  $u_j \in U_4$  (setul  $U_1$  este inclus în setul  $U_4$ ) și

$a_{ij} = 1$  pentru  $u_i \in U_3$  și  $u_j \in U_{21}$  ( $U_{21}$  este inclus în setul  $U_2$ )  
Acest sindrom de asemenea nu aparține la  $(S_p(U_2) \cap S_p(U_4))$ , kai



mult relația (2.85) face ca relația (2.83) să nu mai fie valabilă, deci:

$$\Gamma(U_3) \not\subseteq U_2 \quad (2.86)$$

care la rândul ei conduce la concluzia că și

$$\Gamma^{-1}(U_1) \not\subseteq U_2 \quad (2.87)$$

Concluzia este că dacă fiecare unitate este testată de o unitate corectă sindromul este unic definit, în sensul că nu va fi indicată ca defectă o unitate corectă.

S-a presupus pentru demonstrarea condiției suficiente că ar putea să fie indicată ca defectă o unitate corectă. În continuare facem presupunerea că sindromul obținut indică tot setul  $U_4$  ca defect în locul setului  $U_2$ .  $U_4$  este ales cu relațiile (2.79) și (2.81).

Se face precizarea că în situația când setul  $U_2$  este setul de unități defecte, răspunsurile  $a_{ij}$  pot avea numai valoarea "0" pentru  $u_i \in U_3$  și  $u_j \in U_1$ .

Presupunem că  $U_4$  ar putea fi indicat ca setul de unități defecte, dar din condiția:

$$|\Gamma(U_3)| > t \quad (2.88)$$

și din relația (2.80) se obține că:

$$|U_{21}| = |U_4| - |U_1| \leq t_p$$

ceea ce conduce la concluzia că subsetul  $U_{21}$  conține cel mult  $t_p$  unități defecte permanente, mai mult din relația (2.85) rezultă că:

$$|\Gamma(U_3) \cap U_{22}| \geq t_1$$

subsetul  $U_{22}$  conține mai multe unități defecte decât mărimea  $t_1$ . Cum  $U_2$  este setul de unități defecte înseamnă că în subsetul  $U_{22}$  se găsește cel puțin o unitate defectă permanent. În acest caz se va obține cel puțin un răspuns  $a_{ij}=1$ , pentru  $u_i \in U_3$  și  $u_j \in U_{22}$  și  $t_p$  răspunsuri  $a_{ij}=1$ , pentru  $u_i \in U_3$  și  $u_j \in U_2$ . Pe de altă parte sindromul lui  $U_4$  poate conține cel puțin un răspuns  $a_{ij}=0$ , pentru  $u_i \in U_3$  și  $u_j \in U_4$ , datorită faptului că setul  $U_3$  testează mai mult de  $t$  unități, din care cel mult  $t_1$  unități din  $U_{22}$  iar restul de unități testate pot aparține lui  $U_{21}$ , care are cel mult  $t_p$  unități. Rezultă că  $U_3$  va testa cel puțin o unitate co-

rectă, pentru care se obține un răspuns  $a_{ij}=0$ . Dar această unitate nu poate aparține decît setului  $U_1$ , respectiv  $U_4$ , ceea ce conduce la concluzia că  $U_4$  va conține cel puțin o unitate corectă și care este găsită ca stare. Deci setul de unități  $U_4$  nu poate fi un set de unități defecte.

S-a demonstrat în două etape că setul  $U_4$  nu poate conține numai unități defecte, respectiv chiar dacă ar conține unități defecte sindromul obținut este unic definit pentru fiecare situație de test în parte. Concluzia ce se obține este că un sistem în care fiecare unitate este testată de cel puțin o unitate corectă este diagnosticabil pentru  $t$  defecte oarecare.

În acest caz sindromul va conține pentru toate testele  $t_{ij} \in \{0,1\}$  răspunsuri  $a_{ij}=0$  pentru  $u_i \in (U-U_2)$  și  $u_j \in (U-U_2)$  și  $a_{ij}=1$  pentru  $u_i \in (U-U_2)$  și  $u_j \in (U_2)$  cu condiția ca rutina de test să permită activarea defectelor intermitente cel puțin odată.

Teorema 2.8. este valabilă și pentru cazurile extreme.

Pentru  $t_i=0$  și  $t_p=t$  atunci condițiile teoremei 2.8 sînt evidente.

Pentru  $t_i=t_p$  și  $t_p=0$  atunci condiția ca fiecare unitate să fie testată de cel puțin o unitate corectă a fost demonstrată în teorema 2.4, dacă această condiție se obține doar pentru:

$$|\Gamma(U_3)| > t_i + t - |U_1|$$

atunci pentru  $t_p=0$  rezultă că:

$$|\Gamma(U_3)| > 2t_i - |U_1| \quad (2.89)$$

și cum:  $|U_1| \leq t = t_i$  se obține:

$$|\Gamma(U_3)| > t_i \quad (2.90)$$

relația (2.90) implică că setul de unități corecte  $U_3$  trebuie să testeze mai mult de  $t_i$  unități. Dar acest lucru implică că fiecare unitate corectă trebuie să testeze mai mult de  $t_i$  unități, ceea ce evident conduce la îndeplinirea condiției ca fiecare unitate să fie testată de o unitate corectă.

### 2.3.2. Relațiile între tipul defectelor în cadrul unui SAF

Pentru stabilirea relațiilor între tipul defectelor care pot apărea într-un sistem a cărui structură a fost organizată

să diagnosticheze  $t_p$  defecte se dă următoarea teoremă:

**Teorema 2.9:** Un sistem S, care este diagnosticabil pentru  $t_p$  defecte permanente, și în care există  $t_p$  legături de test, numărul de unități ce pot fi defecte se obține cu relația:

$$\left\lfloor \frac{2t_p + 1}{3} \right\rfloor \leq t \leq t_p \quad (2.91)$$

Fie un sistem diagnosticabil pentru  $t_p$  defecte permanente, în care fiecare unitate este testată de  $t_p$  alte unități:

$$|\Gamma^{-1}(u_i)| = t_p \quad (2.92)$$

pentru  $u_i \in U$  și  $i=1, 2, \dots, n$ .

Pentru demonstrarea limitei superioare se presupune definit setul de unități  $U_2$  și  $U_3$  prin relațiile:

$$U_2 = \Gamma^{-1}(u_i) \quad (2.93)$$

$$U_3 = U - \{u_i\} - \Gamma^{-1}(u_i) \quad (2.94)$$

este evident că:

$$\{u_i\} \not\subseteq \Gamma^{-1}(u_i) \quad (2.95)$$

ce rezultă pe baza definiției lui  $\Gamma^{-1}(u_i)$ .

În cazul că  $t=t_p$  și  $t_i=0$  este îndeplinită relația

$$|\Gamma(U_3)| > t + t_i - |\{u_i\}|$$

sau:

$$|\Gamma(U_3)| > t_p + t_i - |\{u_i\}| \quad (2.96)$$

Relația (2.96) poate să fie satisfăcută numai pentru  $t_i=0$ .

În cazul că  $t_i > 0$  rezultă că  $t < t_p$ . Astfel limita superioară a lui  $t$  este

$$t \leq t_p \quad (2.97)$$

Pentru  $t_p=0$ , avem  $t=t_i$  și din teorema 2.6 se obține limita inferioară a lui  $t$ , care este:

$$t \geq \left\lfloor \frac{2t_p + 1}{3} \right\rfloor \quad (2.98)$$

Teorema este demonstrată și:

$$\left\lfloor \frac{2t_p + 1}{3} \right\rfloor \leq t \leq t_p, \text{ pentru } t=t_p + t_i$$

Ca o concluzie la cele prezentate referitoare la structura unor sisteme autotestabile se poate preciza că un sistem poate diagnostica  $t_p$  defecte permanente simultan, dacă sînt îndeplinite cele trei condiții din teorema 2.1 și anume:

c1)  $n \geq 2t_p + 1$

c2)  $|\Gamma^{-1}(u_i)| \geq t_p$ , fiecare unitate să fie testată de cel puțin  $t_p$  alte unități.

c3) Două unități nu se pot testa reciproc.

Iar în cazul posibilității de apariție a defectelor intermitente mai apare o condiție:

c4) Fiecare unitate să fie testată de cel puțin o unitate corectă.

Dacă structura a fost concepută să determine numai defecte permanente, atunci pentru a se găsi și defecte intermitente este necesar ca structura să fie prevăzută cu posibilități de reconfigurare a legăturilor de test. Un algoritm posibil de reconfigurare a structurii sistemului este dat prin algoritmul 2.2. Prin această reconfigurare a structurii se păstrează numărul de legături de test, în schimb fiecare unitate își schimbă vecinul, ceea ce implică ca un sistem care nu a fost optim diagnosticat, să devină optim diagnosticat.

În capitolul 3 se vor da două metode de diagnostică a unui sistem autotestabil, plecîndu-se de la sindromul obținut în urma efectuării testelor în sistem.

### 2.5. Simularea unor structuri de SAT

Pe baza condițiilor necesare și suficiente ca un sistem să poată deveni autotestabil s-au conceput mai multe programe, în FORTRAN, prin care s-au simulat astfel de structuri cu scopul de a verifica că sindromul ce se obține este unic definit pentru fiecare situație de defect în parte.

Programele au fost concepute pentru cazul general și anume se consideră un sistem S, format din n unități care satisfac condițiile din ipoteza 2.1.

Simularea structurilor de SAT s-a făcut pentru mai multe cazuri.

#### 2.5.1. Simularea unor SAT pentru defecte permanente.

Pentru simularea unor SAT a căror structură pot diagnostica  $t_p$

defecte permanente, s-a luat in considerare cazul unor structuri simetrice, respectiv a unor structuri de interconexiuni asimetrice.

Pentru primul caz, programul de simulare SIMSIA (simularea structurilor simetrice) are ca date de intrare numărul de unități  $n$  și numărul maxim de defecte din sistem,  $t_p$ . Programul a fost conceput să respecte prescripțiile din paragraful 2.2. Modul de realizare a interconexiunilor de test nu sînt necesare a fi indicate, deoarece structura sistemului a fost presupusă simetrică.

Cu ajutorul programului SIMSIA se obțin toate sindroamele de test, pentru toate cazurile de defect din sistem. Se poate constata că rezultatele obținute, respectind condițiile din teorema 2.1, generează cîte un sindrom specific fiecărui caz în parte. Pentru exemplificare s-a luat  $n=7$  și  $t_p=3$ . În programul de simulare SIMSIA (P2.1) variabila  $X$  aparține mulțimii  $\{0,1\}$  și indică un răspuns de test nesemnificativ. Trebuie precizat că variabilele  $X = \{0,1\}$  din sindrom, introduc date redondante, fără a determina informații utile.

Programul de simulare SIMASIA (simularea structurilor asimetrice) P2.2, are ca date de intrare pe lîngă  $n$  și  $t_p$  și matricea interconexiunilor de test  $MCONIX = (t_{ij})$ , datorită structurii asimetrice a sistemului. Rezultatul obținut, pentru fiecare situație de defect, confirmă faptul că sindromul este unic definit.

În P2.2 s-au adoptat valorile  $n=7$  și  $t_p=3$ .

#### 2.5.2. Simularea unor SAT pentru defecte intermitente.

Programul de simulare pentru defecte intermitente a unor SAT, SIMSII (P.2.3) a fost conceput să respecte condiția din teorema 2.4, unde interconexiunea de test suplimentară se introduce prin aplicarea algoritmului 2.2. Se constată că numărul de elemente din fiecare sindrom crește cu  $C_n^1$ . Prin legăturile de test suplimentare se asigură respectarea condiției din teorema 2.4 pentru toate cazurile de diagnostic, pentru  $n \geq 2t_i + 1$ .

Rezultatele obținute în P2.3. confirmă faptul că sindromul este unic definit și pentru defecte intermitente. Indiferent de sindromul obținut în urma testelor se poate constata că diagnosticul este corect, sau în cazul unor teste incomplete

se poate obține o diagnoză incompletă, dar niciodată o diagnoză încorectă.

### 2.5.3. Simularea unor SAȚ pentru t defecte.

În cazul că în sistem apar defecte intermitente și permanente, simultan, se impune respectarea condiției din teorema 2.8. Având în vedere că astfel de structuri, pentru cazul cel mai defavorabil; când  $t = t_1$ , sînt identice cu structurile unor SAȚ diagnostabile pentru defecte intermitente, programul de simulare utilizat este același ca și în cazul simulării SAȚ pentru defecte intermitente, SIMSIT (P.2.3).



## CAPITOLUL 3

### METODE DE DIAGNOZA PENTRU STRUCTURI MULTIPROCESOR CU POSIBILITATI DE AUTOTESTIARE

#### 3.1. Diagnoza structurilor multiprocesor autotestabile

In situația cind structura unui sistem poate fi descompusă in  $n$  unități distincte care satisfac condițiile impuse de ipoteza 2.1, iar modul de organizare între unități respectă condițiile de diagnoză automată propuse in capitolul 2 pentru diagnoza defectelor permanente:

1.  $n \geq 2t+1$
2. Fiecare unitate este testată de cel puțin alte  $t$  unități.
3. Două unități nu se vor testa reciproc; și condiția suplimentară necesară diagonalei defectelor intermitente [174]
4. Fiecare unitate trebuie să fie testată de cel puțin o unitate funcțional corectă.

In acest caz o astfel de structură devine autotestabilă, generind sindroame unic definite pentru fiecare situație de defect. Un sindrom se va obține in urma generării unei rutine de test.

Pe baza sindromului obținut conform [172] diagnoza nu este terminată, deoarece, in continuare, acesta trebuie comparat cu fiecare din sindroamele existente intr-un dictionar de sindroame. Dictionarul de sindroame este constituit din totalitatea situațiilor de defect din sistem, exprimată sub forma unui sindrom corespunzător fiecărui caz in parte.

Pentru comparare se va implica o unitate de comandă redundanță, care să asigure găsirea situației de defect din sistem, specificindu-se in acest fel unitățile defecte respectiv unitățile funcțional corecte, și o unitate de memorie asociată dictionarului de sindroame.

Numărul de situații de defecte din sistem este dat de relația:

$$N_d = C_n^1 + C_n^2 + C_n^3 + \dots + C_n^t \quad (3.1)$$

pentru:

$$n \geq 2t+1 \quad (3.2)$$

unde:  $n$  reprezintă numărul de unități din sistem și  $t$  numărul maxim de unități ce pot fi detectate defecte în sistem.

Pentru aceste  $N_d$  situații de defect sistemul poate genera un număr de sindroame.

$$N_s = C_n^t \cdot 2^{t-t} + C_n^{t-1} \cdot 2^{t(t-1)} + C_n^{t-2} \cdot 2^{t(t-2)} + \dots + C_n^1 \cdot 2^{t-1} \quad (3.5)$$

avind un număr de cifre binare:

$$L_s = n \times t \quad (3.4)$$

Memoria asociată dicționarului de sindroame trebuie să fie prevăzută cu o capacitate de  $N_s$  cuvinte de  $L_s$  biți, ceea ce implică, la o căutare secvențială în memorie, un timp de diagnostic inacceptabil de mare. În plus memoria trebuie să fie astfel concepută încât să nu introducă erori în procesul de diagnostic.

Pentru a elimina neajunsurile legate de timpul de diagnostic mare și capacitatea memoriei de asemenea relativ mare, în literatură s-au produs mai multe metode de determinare a unităților defecte, plecându-se de la sindromul defectelor.

Metodele prezentate în literatură prezintă dezavantajul că sînt asociate unor structuri particulare. Astfel în [3] se propune o metodă de diagnostic pentru structuri de procesoare interconectate sub forma unei rețele de cuburi  $n$  Booleene. Meyer și Masson analizează în [110] un algoritm de diagnostic pentru structuri multiprocesor cu posibilități de interconectare simetrice. Pentru arhitecturi asimetrice se analizează în [113] un algoritm incomplet, dar care prezintă câteva proprietăți utile privind conceptul de defect implicat.

Abordarea probabilistică a diagnozei sistemelor numerice este pe larg prezentată în lucrările [71,111], iar în lucrările [6,22,100,140,142,157] problematica diagnozei este analizată pe baza unor modele de diagnostic ce impun un număr

mult mai mare de condiții restrictive, care în practică sînt greu de realizat.

În continuare se vor prezenta două metode de diagnostică pentru determinarea unităților defecte într-o structură multimicroprocesor (multiprocessor) cu posibilități de autotestare. Metodele ce se vor analiza prezintă avantajul că pot fi aplicate pentru orice interconexiune între unitățile sistemului în cazul că unitățile din sistem satisfac condițiile prezentate în capitolul 2. Algoritmii pot fi ușor implementați în aplicații în care unul sau mai multe unități  $u_i$  sînt realizate cu microprocesoare. Algoritmii pot fi implementați relativ simplu prin logică cablată sau printr-o unitate microprogramată cu un număr redus de componente față de restul sistemului. Logica redondantă introdusă pentru implementarea algoritmilor, fiind simplă, poate să fie realizată cu fiabilitate ridicată. În plus sistemul de diagnostică nu folosește dicționarul de sindroame; diagnostică se face pe baza sindromului obținut în urma unei rutine de test.

Pentru creșterea facilității de diagnostică se pot implementa algoritmi ce se vor propune folosind conceptul de diagnostică concurentă, propus în [164]. Metoda este utilă în sisteme ce se pot diviza într-un număr mare de unități, existînd posibilitatea ca acele unități din sistem care nu au de îndeplinit o anumită sarcină să se grupeze într-un subsistem, care să execute o rutină de test. Subsistemul devine astfel autotestabil, independent de celelalte unități, putînd fi considerat ca hardcorul întregului sistem, pînă la îndeplinirea condițiilor de autotestabilitate a unui alt subsistem. Prin această procedură de diagnostică concurentă se asigură o utilizare eficientă a resurselor sistemului, cu o creștere a responsabilităților părții de soft. Metoda poate fi aplicată doar în sisteme cu un număr de seci de unități, care satisfac condițiile enunțate mai sus, atât pentru întregul sistem cît și pentru subsistemele ce se formează.

**3.2. Metoda de diagnostic a defectelor prin utilizarea conceptului de defect implicat**

Se consideră un sistem S format din n unități;  $u_1, u_2, \dots, u_n$  și interconexiunile de test date de matricea  $T=(t_{ij})$ , reprezentat sub formă unui graf:  $G=(N, T)$  (fig. 3.1).




Fig.3.1

Răspunsul la un test este dat de matricea  $A=(a_{ij})$  pentru  $i=1, 2, \dots, n$  și  $j=i+1, i+2, \dots, i+t$  pentru structuri simetrice, respectiv  $j=b_1, b_2, \dots, b_t$ , unde:

$$\begin{aligned}
 b_1 &= \{1, 2, \dots, n\} - \{i\} \\
 b_2 &= \{1, 2, \dots, n\} - \{i, b_1\} \\
 b_3 &= \{1, 2, \dots, n\} - \{i, b_1, b_2\} \\
 &\vdots \\
 b_t &= \{1, 2, \dots, n\} - \{i, b_1, b_2, \dots, b_{t-1}\}
 \end{aligned}$$

pentru structuri asimetrice.

Dacă sistemul S se poate diviza în două subsisteme B și D unde subsistemul B conține setul de unități funcționale corecte iar subsistemul D conține setul de unități defecte, atunci problema diagnosticării este rezolvată. Pentru identificarea celor două subsisteme se pleacă de la sindromul conținut în matricea A, sindrom care este unic definit pentru o situație de defect dată. Găsirea celor două subseturi de unități determină terminarea procesului de diagnostic. Se poate constata relativ simplu că

pentru fiecare sindrom posibil din sistem îi corespunde o partiție (B și D), ceea ce face dificil de a găsi pentru sindromul obținut partiția căreia îi corespunde. Metoda căutării secvențiale constituie o soluție, dar prezintă, cum s-a văzut o serie de dezavantaje.

Metoda ce se va prezenta folosește conceptul de defect implicat [113] .

Definiția 3.1.: Setul de unități implicate ca defecte, notat cu  $L(u_i)$  a unității  $u_i$  (cu referire la un sindrom dat) este setul tuturor unităților din S pe care unitatea  $u_i$  le consideră defecte, presupunind că unitatea  $u_i$  nu este defectă.

Definiția 3.2.: O partiție (B,D) a sistemului S este corectă (pentru un sindrom dat) dacă:

1)  $u_i$  este în submulțimea B și  $a_{ij}=0$  implică că  $u_j$  este în submulțimea B ;

2)  $u_i$  este în submulțimea B și  $a_{ij}=1$  implică că  $u_j$  este în submulțimea D.

Dacă partiția (B,D) a sistemului S este asociată la un sindrom dat, dacă presupunem că toate modulele din B sînt funcțional corecte și toate modulele din D sînt defecte.

În cazul utilizării conceptului de defecte implicate rezultă următoarele corolare obținute fără dificultate:

Corolar 3.1. Dacă o partiție (B,D) a sistemului S este asociată unui sindrom dat, atunci:  $L(B) \subseteq D$ , cînd  $L(B) = \{u_i \text{ în } S / \text{ pentru } u_i \text{ aparține lui } B\}$ .

Corolar 3.2. Dacă o partiție (B,D) a sistemului S este asociată unui sindrom dat atunci:

$$D \subseteq \{u_i / \text{ pentru } u_i \text{ aparținînd la } L(u_j)\}$$

Corolar 3.3. Dacă o partiție (B,D) a sistemului S satisface relația:

$$L(B) = D$$

atunci (B,D) este o partiție unică asociată unui sindrom dat.

Corolarul 3.1 specifică că toate defectele implicate, determinate de unitățile lui funcțional corecte ( $u_i \in B$ ) sînt incluse în setul de unități defecte (D), conform definiției 3.2 punctul 2.

Corolarul 3.2 precizează că setul unităților defecte

sint incluse in setul unităților implicate ca defecte. Ceea ce este evident deoarece in setul unităților implicate ca defecte sint incluse atat unitățile defecte specificate de unitățile funcțional corecte cit și unitățile propriis defecte

Corolarul 3.3 este evident, in sensul că dacă toate unitățile defecte sint determinate de unitățile corecte, este clar că partiția este cea căutată, pentru un sindrom dat.

In continuare se introduce conceptul de defect implicat invers.

Definiția 3.3.: Setul de unități implicate ca defecte inverse, notat cu  $L^{-1}(u_i)$ , a unității  $u_i$  (cu referire la un sindrom dat) este setul tuturor unităților din sistemul  $S$  care consideră defectă unitatea  $u_i$ , presupunind că unitățile respective sint funcțional corecte.

Pe baza definiției 3.3 poate rezulta următoarea leză:

Lema 3.1: Dacă  $L^{-1}(u_i) = \emptyset$ , pentru  $u_i \in S$ , atunci  $u_i \in B$ .

Prin această leză se specifică că orice  $u_i$  care este evaluată corectă de toate cele  $t$  unități ce o testează, atunci unitatea respectivă aparține setului de unități corecte ( $B$ ).

Demonstrația este simplă, in sensul că, unitatea  $u_i$  poate fi testată de unități corecte sau defecte. In cazul că unitatea  $u_i$  este testată de o unitate defectă, aceasta va putea să indice că unitatea  $u_i$  este defectă, și in acest caz setul de unități  $L^{-1}(u_i)$  nu mai este vid ( $L^{-1}(u_i) \neq \emptyset$ ), ceea ce demonstrează lema.

Trebuie precizat că reciproca nu este adevărată. Adică unitățile funcțional corecte nu întotdeauna au setul  $L^{-1}(u_i) = \emptyset$ .

Algoritmul propus este destinat de a permite realizarea unei partiții ( $B, D$ ) a sistemului  $S$ , pentru un sindrom dat, de așa manieră încît partiția să fie unic definită pentru sindromul respectiv, cunoscînd faptul că sindromul este unic definit pentru o situație de defect dată.

Identificarea modulelor defecte și funcțional corecte pe baza unui sindrom dat nu este posibil de realizat fără precizări suplimentare. In cazul căutării secvențiale a sindromului prin dicționarul de sindroame se preciza totalitatea sindroamelor ce ar putea să apară in sistem.

In cazul metodei ce se propune, precizările sint făcute de definiții și cele trei corolare, pe baza cărora se defineș-

te următorul algoritim.

Algoritmul 3.1

1.  $D = \emptyset$   
 $B = \emptyset$
2.  $K = 1$   
 $D_K = \{u_i / \text{pentru } u_i \in L(u_i)\}$   
 $B_K = \overline{D}_K, \text{ pentru } D_K \subseteq S$
3. Dacă:  $B_K \neq \emptyset$ ;  
atunci:  $D = D \cup \{L(u_i) / \text{pentru toate } u_i \in B_K\}$ ;  
 $B = B \cup \{u_i / \text{pentru toate } u_i \in B_K\}$ ;  
 $D_{K+1} = D_K - D$ ;  
 $B_{K+1} = B_K - B$ ;  
se trece la pasul 4.  
altfel:  $B_{K+1} = D_K$ ;  
 $D_{K+1} = B_K$ ;  
se trece la pasul 4.
4.  $K = K+1$
5. Dacă:  $D_K \cup B_K = \emptyset$ ;  
atunci: se trece la pasul 9.  
altfel: se trece la pasul 6.
6.  $k_K = \max\{|L^{-1}(u_i) \cap B_K|, / \text{pentru toate } u_i \in B_K\}$ .
7. Dacă:  $k_K = 0$ ;  
atunci: se trece la pasul 3.  
altfel: se trece la pasul 8.
8.  $D_K = D_{K-1} \cup \{u_i / \text{pentru toate unitățile care au pe } |L^{-1}(u_i) \cap B_K| = k_K\}$ ;  
 $B_K = B_{K-1} - D_K$ , se trece la pasul 4.
9. STOP.

In fig.3.2 se prezintă ordinograma de implementare a algoritmului 3.1.

In faza inițială partiția (B,D) a sistemului S este vidă, nu se cunosc unitățile defecte și funcțional corecte. La pasul următor, a algoritmului se repartizează mulțimii  $D_K$  toate unitățile din sistem găsite implicit defecte, iar în mulțimea  $B_K$  se repartizează unitățile care nu sînt spe-



cificate ca implicit defecte. In acest fel in  $D_K$  ar putea să fie atât unități propriu-zis defecte, cit și unități funcțional corecte, pe cind in mulțimea  $B_A$  se vor repartiza doar unități corecte.

Dacă mulțimea  $B_A$  conține cel puțin o unitate corectă  $u_i$  atunci acea unitate (sau unități) pot fi trecute in partiția (B) conform lemei 3.1. Pe de altă parte unitățile corecte vor genera o diagnoză corectă, ceea ce implică că toate unitățile găsite defecte de unitatea  $u_i$  (unitățile) corectă se vor repartiza partiției (D), conform corolarului 3.1. In continuare din mulțimile inițiale  $D_K$  și  $B_A$  se vor elimina unitățile găsite defecte, respectiv corecte și se trece la pasul următor(4) Dacă mulțimea  $B_K$  este vidă atunci rezultă că nu se poate preciza comportarea unităților din sistemul S.

In această situație setul de unități  $D_A$  va conține atât unități defecte cit și unități corecte. Si cunoscind că numărul de unități corecte depășește cu cel puțin o unitate numărul de unități defecte putem face afirmația că este mai probabil ca unitățile din setul  $D_A$  să fie funcțional corecte, decit defecte, ceea ce permite transferul unităților din setul  $D_A$  in setul  $B_A$ .

In pasul patru se trece la iterația următoare, iar in continuare se verifică dacă in cele două mulțimi  $B_A$  și  $D_A$  mai sint unități a căror comportări nu o cunoaștem. Dacă nu mai sint unități, atunci procesul de repartizare a unităților in cele două partiții s-a incheiat, identificindu-se in acest fel unitățile corecte și defecte din sistem pe baza sindromului dat.

In cazul că mai sint unități neidentificate in cele două mulțimi se trece la pasul următor (6), unde pentru fiecare unitate din mulțimea  $B_K$  se caută unitățile care le testează. Unitățile din  $B_K$  testate și găsite defecte de cel mai mare număr de unități din  $B_K$ , presupuse că nu sint defecte, vor fi trecute in mulțimea  $D_A$ , (pasul 8). Procedura continuă pînă cind nici o unitate din  $B_K$  nu mai este găsită defectă, ceea ce implică că  $h_K=0$  și prin revenire la pasul 3, unitățile corecte respectiv unitățile implicit găsite defecte sint repartizate partițiilor corespunzătoare. Procedura continuă iterativ pînă se satisface relația  $L(B)=D$  și conform

corolarului 3.3, partiția (B,D) obținută devine unic asociată sindromului dat.




Fig. 3.2

Pentru a demonstra că algoritmul 3.1 este corect se va considera următoarea teoremă:

**Teorema 3.1.** Dacă într-un sistem S sînt îndeplinite condițiile de autotestabilitate, pentru defecte permanente:

c1)  $n \geq 2t+1$

c2) Fiecare unitate este testată de cel puțin t alte unități.

c3) Două unități nu se testează reciproc,

atunci există cel puțin o unitate funcțional corectă în submulțimea  $B_k \subseteq S$  care să satisfacă relația:

$$L^{-1}(u_i) = \emptyset$$

după un număr oarecare de iterații ale algoritmului 3.1. Demonstrarea teoremei se va face discutînd cazul cel mai defavorabil care apare în sistem. Se consideră că toate cele t unități defecte testează aceeași unitate corectă, ceea ce implică că va exista cel puțin o unitate corectă care va testa toate cele t unități defecte. În acest caz relația:

$$h_k = \max \{ |L^{-1}(u_i) \cap B_k|, / \text{ pentru toate } u_i \in B_k \} \quad (3.5)$$

va da un maxim sigur pentru cel puțin o unitate defectă și poate să mai dea un maxim pentru cazul cînd toate unitățile defecte indică că unitatea corectă testată de ele este defectă. Acest lucru implică că din mulțimea  $B_k$  se elimină respectiv se adaugă în  $D_k$  cel puțin o unitate defectă și cel mult același număr de unități funcțional corecte. Cazul cel mai defavorabil devine cînd există paritate între unitățile defecte și corecte eliminate.

În continuare, la iterația următoare procesul se repetă, astfel că în final în mulțimea  $B_k$  rămîne cel puțin o unitate pentru care se îndeplinește relația:

$$h_{k_i} = |L^{-1}(u_i) \cap B_k| = 0 \quad (3.6)$$

și din condiția c1 :  $n \geq 2t+1$  rezultă că unitatea (unitățile) pentru care relația (3.6) este adevărată nu poate fi decît o unitate (unități) funcțional corecte, adică:

$$L^{-1}(u_i) = \emptyset, \text{ pentru } u_i \in B_k.$$

Dacă se găsește cel puțin o unitate  $u_i$  corectă, aceasta va determina la rîndul ei cel puțin o unitate defectă :  $u_j \in L(u_i)$ . Numărul maxim de unități rămase în sistem neiden-

tificate după prima trecere prin algoritma devine:

$$n-1 \geq 2(t-1) + 1 \quad (3.7)$$

sau:

$$n \geq 2(t-1) + 2$$

In următoarea trecere prin algoritma se vor găsi cel puțin două unități funcțional corecte, iar numărul maxim de unități rămase neidentificate sînt:

$$n-2 \geq 2[(t-1) - 2] + 2 \quad (3.8)$$

sau:

$$n \geq 2(t-3) + 4$$

Procedura poate continua pînă la găsirea tuturor unităților corecte respectiv defecte.

In cazul cel mai defavorabil submulțimea  $B_k$  va conține pentru fiecare iterație  $k$  un număr de unități date de relația recursivă:

$$\begin{aligned} \text{pentru } k = 1, & \quad |B_1| = n \geq 2t+1 \\ \text{pentru } k = 2, & \quad |B_2| = n-2 \geq 2(t-2) + 1 \\ \text{pentru } k = 3, & \quad |B_3| = n-4 \geq 2(t-4) + 1 \\ & \vdots \\ \text{pentru } k=t+1, & \quad |B_{t+1}| = n-2t \geq 2(t-2t) + 1 \quad (3.9) \\ \text{sau } n \geq 1, & \end{aligned}$$

In urma procesului iterativ dat de relația (3.9) cel puțin o unitate corectă va fi identificată, și anume unitatea (unitățile) ce rămîn în submulțimea  $B_k$  cînd  $L^{-1}(u_i) = \beta$ .

Teorema 3.1 confirmă că există cel puțin o unitate care este găsită corectă după parcurgerea algoritmului 3.1. La rîndul ei unitatea  $u_i$ , corectă, va indica ca defectă cel puțin o unitate defectă. Algoritmul se va aplica în continuare unui subsistem ce prezintă același caracteristic ca și cel inițial.

In final după cel mult  $t$  treceri prin algoritma vor fi identificate toate unitățile ceea ce permite obținerea partiției  $(B,D)$  corespunzătoare sindromului dat.

Prin implementarea algoritmului într-o unitate de comandă redundanță se elimină necesitatea alocării de memorie dicționarului de sincrone. In cazul că sistemul este realizat într-o structură multimicroprocesor, algoritmul poate

fi prelucrat de unul dintre microprocesoarele funcțional corecte.

**3.3. Metoda de diagnoză a defectelor prin utilizarea conceptului de matrice de incidență**

Conform celor arătate în capitolul 2, orice sistem S se poate descompune în n unități :  $u_1, u_2, \dots, u_n$ , a căror proprietăți, și mod de interconexiune au fost prezentate, astfel încât sistemul să genereze un sindrom unic definit, care să caracterizeze o situație de defect, din sistem, și numai una.

Pe baza sindromului obținut, în urma executării unei rutine de test, și a matricei de interconexiune de test  $T=(t_{ij})$  ne propunem să obținem o a doua metodă de diagnoză a defectelor bazată pe conceptul de matrice de incidență.

**3.3.1. Matricea de legătură și matricea de incidență.**

Matricea de legătură este definită să exprime într-o formă sintetică sindromul obținut pentru o interconexiune a sistemului dată.

Definiția 3.4. Prin matricea de legătură, vom defini o matrice sintetică a interconexiunilor de test și a rezultatelor (sindromelor) acestora, notată:  $MINKT = (a_{ij})$ , unde elementele  $(a_{ij})$  ale matricei au valorile exprimate de relație (3.10)

$$a_{ij} = \begin{cases} 0 & \text{- dacă unitatea } u_i \text{ testează unitatea } u_j \text{ și consideră că aceasta este fără defect.} \\ 1 & \text{- dacă unitatea } u_i \text{ testează unitatea } u_j \text{ și consideră că aceasta este defectă.} \\ * & \text{- dacă unitatea } u_i \text{ nu are legătură de test directă cu unitatea } u_j. \end{cases}$$

$a_{ii} = 0$

pentru :  $i = 1, 2, \dots, n$

$j = 1, 2, \dots, n$

(3.10)

În acest fel o linie i din matricea MINKT reprezintă unitatea  $u_i$  care testează iar coloana j reprezintă unitatea j de testat, iar elementele matricei exprimă rezultatele testelor.

Pe baza testelor considerate bune, din matricea MINKT se va defini o matrice de incidență a unui test complet, notată

cu  $MATEST = (r_{ij})$ .

**Definiția 3.5.** Matricea de incidență,  $MATEST = (r_{ij})$  va avea următoarele valori pentru elementele sale [174,212]:

$$r_{ij} = \begin{cases} 1 & \text{- dacă unitatea } u_i \text{ consideră că unitatea } u_j \text{ este} \\ & \text{defectă, chiar dacă unitatea } u_i \text{ apreciază ste-} \\ & \text{rea unității } u_j \text{ prin intermediul altei unități.} \\ 0 & \text{- în caz contrar.} \end{cases}$$

pentru:  $i = 1, 2, \dots, n$   
 $j = 1, 2, \dots, n$

(3.11)

Fiecare vector  $\underline{r}_i$  de incidență conține stările unităților  $u_j$  care sînt testate de către unitatea  $u_i$  direct sau prin intermediul altei unități  $u_k$ , apreciată corectă de către unitatea  $u_i$ .

Vectorul  $\underline{r}_i$  se formează iterativ după relația următoare

$$\underline{r}_i = \begin{cases} \underline{r}_i^1 = \underline{a}_i \\ \underline{r}_i^k = \underline{r}_i^{k-1} \cup \left( \bigcup_{l=1}^m a_l \cap \underline{r}_{iZ}^{k-1} \right) \\ \underline{r}_i = \underline{r}_i^k \end{cases}$$

pentru:  $j = 1, 2, \dots, n$   
 $i = 1, 2, \dots, n$

(3.12)

Vectorul  $\underline{r}_i$  se obține în  $n$  pași. Valoarea finală a vectorului  $\underline{r}_i$  este atinsă atunci cînd

$$\underline{r}_i^k = \underline{r}_i^{k+1} \quad (3.13)$$

unde:  $k \leq n$  reprezintă numărul iterației.

Matricea  $MATEST = (r_{ij})$  se obține cu următorul algorit:

**Algoritmul 3.2:**

1. Se formează matricea  $MATEST = (a_{ij})$ , după relația (3.10).
2. Se determină primul vector  $\underline{r}_i$  ( $i=1, j=1, 2, \dots, n$ ) în mod iterativ prin:
  - a)  $\underline{r}_i^1 = \underline{a}_i$ ; linia  $i$  a matricei  $MATEST$ , pentru:  $j=1, 2, \dots, n$ .
  - b)  $\underline{r}_i^k = \underline{r}_i^{k-1}$  SAU toate liniile  $a_j$  ale matricei  $MATEST$ , care sînt marcate prin valoarea binară "0" în vectorul

$\underline{r}_i$  de la pasul 2.a.

c) reluarea ecuației de la pasul 2b, până când  $r_i^k$  și  $r_i^{k+1}$  nu mai produc nici o schimbare în forma vectorului  $\underline{r}_i$ .

3.  $i = i+1$ . Dacă  $i \leq n$ :

atunci: se trece la pasul 2.

altfel: se trece la pasul 4.

4. SFârșit.

Cu ajutorul algoritmului 3.2 se obține matricea MATIASI =  $(r_{ij})$  prin care se specifică modul de transmitere a informațiilor de diagnostic prin întreaga structură a sistemului. Fiecare element  $r_{ij}$  reprezintă concluzia unității  $u_i$  referitoare la starea modului  $u_j$  ( $j=1,2,\dots,n$ ), chiar dacă unitatea nu este testată direct de  $u_i$ .

### 3.3.2. Detecția defectelor cu ajutorul matricii de incidență.

Plecând de la algoritmul 3.2 de obținere a matricii de incidență ne propunem să demonstrăm că această matrice poate fi utilizată la detecția defectelor într-o structură autotestabilă și că diagnoza ce se obține reflectă corect situația din sistem.

Pentru sistemul S analizat ce satisface următoarea ipoteză

#### Ipoteza 3.1

- c1) un sistem S se poate descompune în  $n$  unități.
- c2) Fiecare unitate poate diagnostica alte  $t$  unități.
- c3) Fiecare unitate este diagnosticată la rândul ei de  $t$  unități.
- c4)  $n \geq 2t+1$
- c5) Două unități nu se testează reciproc.

În această situație se poate scrie următoarea teoremă:

Teorema 3.2: În matricea de incidență, există cel puțin  $n-t$  vectori  $\underline{r}_i$  care sînt identici.

Demonstrarea teoremei se va face pe baza observației după care a fost obținută matricea de incidență MATIASI. Se va ține cont că numărul de unități funcționale corecte trebuie să depășească cel puțin  $\frac{cu}{t}$  unitate numărul de unități defecte; condiția c4 din ipoteza 3.1. Se pleacă de la vectorul  $\underline{a}_i$  ce formează în prima iterație vectorul  $\underline{r}_i$ . Cum unitatea  $u_i$  testează



t alte unități și presupunind că  $u_i$  este fără defect, rezultă că diagnoza acestor  $t$  unități este corectă. În urma diagnozei pot apărea două cazuri diferite.

Cazul a). Dacă toate unitățile  $t$  diagnosticate sînt găsite defecte, de către unitatea  $u_i$ , rezultă că vectorul  $r_i = \underline{a_i}$  iar procedura de diagnoză efectuată de unitatea  $u_i$  s-a încheiat. Celelalte  $n-t$  unități care nu sînt testate de  $u_i$  sînt corecte conform punctului 4 a ipotezei 3.1.

Cazul b). Dacă cel puțin o unitate  $u_k$  este găsită fără defect de unitatea  $u_i$  (presupusă corectă) rezultă că diagnoza acestei unități,  $u_k$ , este acceptată ca bună și se adaugă prin reuniune la diagnoza unității  $u_i$ , în pasul 2b a algoritmului 3.2. La rîndul ei unitatea  $u_k$  testează cel puțin o altă unitate, diferită de unitățile testate de  $u_i$  și această unitate  $u_j$ , va fi găsită defectă sau corectă. În situația că  $u_j$  este defectă procedura de formare a vectorului  $r_i$  s-a încheiat. Dacă  $u_j$  este găsită funcțional corectă de către unitatea  $u_k$ , aceasta se va găsi și ea în una din cele două cazuri. Procedura de obținerea a vectorului  $r_i$  se termină cînd sînt găsite fie cele  $t$  defecte (dacă sînt) fie cînd  $r_i^k = r_i^{k+1}$ , ceea ce înseamnă că vectorul  $r_i$  este plin ( $j=1,2,\dots,n$ ) și că unitatea  $u_i$  s-a adăugat prin reuniune diagnozele tuturor unităților considerate de către ea ca funcțional corecte.

Conform punctului 4 din ipoteza 3.1, care specifică că numărul de unități corecte trebuie să depășească cu cel puțin o unitate pe cele defecte rezultă acum în mod evident că numărul de vectori  $r_i$ , ce sînt asociați unităților corecte sînt  $n-t$ . Mai mult cei  $n-t$  vectori  $r_i$  vor fi identici, deoarece în mod sigur unitățile corecte, prin diagnoza lor, vor reflecta situația reală din sistem.

Se pune în continuare întrebarea dacă cei  $n-t$  vectori  $r_i$  ce sînt identici nu cumva aparțin la două sau mai multe seturi de vectori. Pentru aceasta enunțăm următoarea teoremă:

Teorema 3.1. Într-un sistem  $S$ , cu  $n \geq 2t+1$  unități, unde  $t$  este numărul maxim de defecte ce pot fi localizate, există numai un singur set de vectori  $V(r_1, r_2, \dots, r_{n-t})$ , în matricea de incidență, ce conține un număr  $n-t$  vectori identici.

Demonstrarea teoremei se face presupunînd contrariu. Se

considerăm că există două seturi de vectori cu un număr  $m_1$  respectiv  $m_2$  de vectori identici ce satisfac condițiile:

$$m_1 \geq n-t \quad (3.14)$$

$$m_2 \geq n-t \quad (3.15)$$

prin adunarea celor două relații (3.14) și (3.15) se obține:

$$m_1 + m_2 \geq 2n-2t \quad (3.16)$$

dar din modul de structurare a sistemului trebuie ca:

$$n \geq m_1 + m_2 \quad (3.17)$$

din relațiile (3.16) și (3.17) rezultă că:

$$n \geq m_1 + m_2 \geq 2n-2t \quad (3.18)$$

din condiția c4, ipoteza 3.1

$$n \geq 2t+1 \quad (3.19)$$

se obține:

$$n-1 \geq 2t \quad (3.20)$$

înlocuind pe  $2t$  în relația (3.18) rezultă:

$$n \geq 2n-2t = 2n-n+1 = n+1 \quad (3.21)$$

ceea ce conduce în mod evident la concluzia că nu pot fi două seturi de vectori cu un număr  $m \geq n-t$  de vectori identici.

Pe baza teoremei 3.2 și 3.3 s-a constatat că în matricea de incidență se obțin  $n-t$  vectori identici și acest set de vectori este unic.

Pentru a constata dacă matricea de incidență  $KAIbSI$  reflectă corect situația de diagnoză din sistem și dacă pe baza acestei matrici se pot determina unitățile defecte respectiv cele funcționale corecte se enunță următoarea teoremă:

**Teorema 3.4:** Într-un sistem  $S$ , cu  $n \geq 2t+1$  unități, unde  $t$  este numărul maxim de defecte ce pot fi localizate simultan, matricea de incidență, obținută cu algoritmul 3.2, va pune în evidență toate unitățile defecte din sistem.

Pentru a demonstra teorema și implicit valabilitatea algoritmului 3.2, se fac următoarele precizări:

- numărul de unități fără defecte sînt cel puțin  $n-t$  (punctul 4 din ipoteza 3.1).

- numărul de vectori  $r_i$  identici sînt cel puțin  $n-t$  (din

teorema 3,2).

- numărul seturilor de vectori ce conțin  $n-t$  vectori identici este unu (din teorema 3.3).

Resultă că există un număr  $n-(n-t)$  vectori  $\underline{r}_i$  care diferă de cei  $n-t$  vectori identici și cum:

$$n-t > n-(n-t) = t \quad (3.22)$$

rezultă că cei  $n-t$  vectori identici nu pot corespunde decât unităților corecte, iar cei  $t$  vectori  $\underline{r}_i$  diferiți vor corespunde unităților defecte.

Vectorul  $\underline{r}_i$  rezultat constituie o reuniune a diagnozelor tuturor unităților  $u_j$  considerate corecte de către unitatea  $u_i$ . Dacă unitatea  $u_i$  este cu adevărat corectă rezultă că  $\underline{r}_i$  reprezintă reuniunea diagnozelor a celor  $n-t$  unități sigur corecte, ceea ce face ca vectorul  $\underline{r}_i$  să reprezinte diagnoza corectă a unității  $u_i$  asupra stărilor celorlalte  $u_j$  unități, pentru  $j=1,2,\dots,n$ . Mai mult cum sînt  $n-t$  unități corecte vor rezulta că toate aceste unități au vectori  $\underline{r}_i$  identici conform teoremei 3.2.

Dacă unitatea  $u_i$  este defectă va rezulta că vectorul corespunzător  $\underline{r}_i$  obținut în urma reuniunii de diagnoze incorecte, reflectă o situație de diagnoză falsă. Astfel de diagnoze incorecte pot fi generate de  $t$  vectori  $\underline{r}_i$ .

Concluzia este că algoritmul 3.2 de obținere a matricii de incidență generează cel puțin:

$$n-t \geq t+1 \quad (3.23)$$

vectori  $\underline{r}_i$  care reflectă în mod sigur situația de diagnoză corectă.

Pentru ca procedura de diagnoză să fie completă trebuie găsite  $n-t$  vectori identici. Procedura de comparare a vectorului  $\underline{r}_i$  fiecare cu fiecare este relativ simplă dar necesită un timp de găsim nejustificat de mare, în cazul cînd numărul de unități este mare. Pentru simplificarea procedurii de căutare a unităților defecte se propune următorul algoritmu:

Algoritmul 3.3:

1. Se inițializează vectorul  $\underline{SUM} = (v_j)$  cu zero, pentru  $j = 1,2,\dots,n$ .
2. Se inițializează  $j=1$ .
3. Se determină  $v_j = v_j + r_{ij}$ , pentru  $i=1,2,\dots,n$  și  $r_{ij}=1$ .

4. Dacă  $v_j > t$  ;

atunci: indicele  $j$  indică unitatea  $u_j$  defectă  
și se trece la pasul 5.

altfel: unitatea  $u_j$  este corectă și se  
trece la pasul 5.

5.  $j = j+1$

6. Dacă  $j \leq n$ :

atunci: se trece la pasul 5.

altfel: se trece la pasul 7.

7. SIFR.

Pentru a demonstra că algoritmul 3.3 permite determinarea  
corectă a stării unităților se va enunța următoarea teoremă:

**Teorema 3.5:** Intr-un sistem  $S$ , cu  $n \geq 2t+1$  unități, în  
care numărul maxim de defecte simultane nu depășește  $t$  unități,  
o unitate  $u_j$  este defectă dacă și numai dacă valoarea  $v_j > t$ ,  
unde  $v_j$  este un element al vectorului SUM obținut prin algorit-  
mul 3.3.

Demonstrarea teoremei se face pe baza consecințelor ce re-  
sultă din teoremele 3.2, 3.3 și 3.4.

Se face constatarea că dacă cei  $t+1 = n-t$  vectori  $r_i$  iden-  
tici (teorema 3.2) formează un set de vectori unici (teorema 3.3)  
care reprezintă diagnoza corectă (teorema 3.4) atunci elementii  
 $r_{ij}$  a vectorului  $r_i$ , care sînt egali cu unu, vor indica unită-  
țile  $j$  defecte. În matricea  $MATESTR = (r_{ij})$  vor exista deci,  $t$  co-  
loane ( $j$ ) pentru care numărul de "1" va fi cel puțin  $t+1$ . Dacă  
fiecărei coloane din matricea  $MATESTR$  atășează un contor ( $v_j$ )  
care să crească cu fiecare de "1" pe coloana respectivă, va  
rezulta că prin simpla comparare a elementului vectorului  
SUM =  $(v_1, v_2, \dots, v_n)$  se poate determina unitățile defecte dacă:

$$v_j \geq t+1 > t \quad (3.24)$$

respectiv unitățile funcțional corecte dacă:

$$v_j \leq t \quad (3.25)$$

Utilizarea matricei de incidență la determinarea diagnozei  
intr-un sistem elimină, ca și la metode utilizării defectului  
împlicat, necesitatea unui dispozitiv de diagnoză care să uti-  
lizeze o memorie redondantă, de mare capacitate. Totodată cele  
două metode sînt relativ simplu de implementat prin hard. Mai


mult, în sistemele cu structură multimicroprocesor, algoritmi propuși pot fi prelucrați de unul sau mai multe microprocesoare ce funcționează sigur corect. Implementarea prin hard sau soft a algoritmului propuși depinde de modul și gradul în care proiectantul sistemului dorește să finalizeze structura autotestabilă. În capitolul 3 se propune o soluție posibilă.

### 3.4. Implementarea algoritmilor de diagnoză.

În acest paragraf se vor prezenta rezultatele experimentale privind implementarea algoritmilor de diagnoză prin simularea unor structuri de sisteme autotestabile (SAT).

#### 3.4.1. Implementarea metodelor de diagnoză prin simularea unor SAT.


Pentru implementarea celor două metode de diagnoză se propun două structuri de SAT, care satisfac condițiile de testabilitate stabilite în capitolul 2. Cele două SAT sunt reprezentate în fig. 3.3 și respectiv 3.4, pentru cazul unor



MCONEX

	1	2	3	4	5	6	7
1	0	1	1	1	0	0	0
2	0	0	1	1	1	0	0
3	0	0	0	1	1	1	0
4	1	0	0	0	1	1	1
5	1	0	0	0	0	1	1
6	1	1	0	0	0	0	1
7	1	1	1	0	0	0	0

Fig. 3.3



MCONEX

	1	2	3	4	5	6	7
1	0	1	0	1	0	1	0
2	0	0	1	0	1	0	1
3	1	0	0	1	0	1	0
4	0	1	0	0	1	0	1
5	1	0	1	0	0	1	0
6	0	1	0	1	0	0	1
7	1	0	1	0	1	0	0

Fig. 3.4

interconexiuni de test simetrice sau asimetrice împreună cu

matricea conexiunilor de test. Pentru exemplificarea modului de diagnostic a unui SAȚ, cele două metode de diagnostic; metoda de diagnostic prin utilizarea matricei de incidență (MDM) și metoda de diagnostic prin utilizarea defectelor implicate (MDDI) se prezintă în paralel. Fiecare din cele două metode de diagnostic sînt astfel reprezentate încît să se observe în mod sugestiv principalele etape parcurse pentru obținerea rezultatelor finale; unitățile defecte, respectiv unitățile funcționale corecte.

Pentru cazul de diagnostic a unei SAȚce se poate descompune în șapte unități funcționale, cu proprietățile specificate; numărul maxim de unități defecte simultan ce sînt defectate, la un moment dat, nu pot depăși valoarea  $t=3$ . Trebuie precizat că pentru anumite cazuri particulare există posibilitatea detectării și a unui număr de defecte mai mare decît  $t$  unități.




Fig. 3.5




Fig. 3.7

Mărimea  $t$  este numărul de unități maxim ce pot fi sigur detectate.

În cazul prezenței a unor defecte permanente în fig. 3.6 și 3.8 se arată principalele etape ale celor metode de diagnostic, prezentate în paralel, pentru cazul unui SAȚsimetric, respectiv SAȚ

DIAGNOZA UNUI SISTEM CU STRUCTURA INTERCONEXIUNILOR DE TEST  
SIMETRICE IN CAZUL DEFECTELOR PERMANENTE

DIAGNOZA PRIN  
UTILIZAREA  
MATRICEI DE INCIDENTA

DIAGNOZA PRIN  
UTILIZAREA  
DEFECTELOR IMPLICATE

NUMARUL UNITATILOR DIN SISTEM: 7

NUMARUL MAXIM DE UNITATI DEFECTE DIN SISTEM: 3

UNITATILE DEFECTE :  $u_1, u_2, u_5$

SINDROM POSIBIL:

$c_{12} c_{13} c_{14} c_{23} c_{24} c_{25} c_{34} c_{35} c_{36} c_{45} c_{46} c_{51} c_{56} c_{57} c_{54} c_{67} c_{61} c_{62} c_{71} c_{72} c_{73}$   
X X X X X 0 1 0 1 0 0 X X X 0 1 1 1 0  
 $X = \{0, 1\}$

SINDROM OBTINUT:

1 0 1 0 1 0 0 1 0 1 0 0 1 1 0 0 1 1 1 0

MIREX =  $(a_{ij})$

	1	2	3	4	5	6	7
①	1	0	0	0	0	0	0
②	0	0	1	0	0	0	0
3	0	0	0	1	0	0	0
4	0	0	0	0	1	0	0
⑤	0	0	0	0	0	1	1
6	1	1	0	0	0	0	0
7	1	1	0	0	0	0	0

MAYEST =  $(r_{ij})$

$r_1^1 = a_1 = . 1 0 1 . . .$   
 $r_2^2 = r_1^1 \quad a_2 = . 1 0 1 1 0 .$   
 $r_3^3 = r_1^2 \quad a_3 \quad a_6 = 1 1 0 1 1 0 0$   
 $r_4^4 = r_1^3 \quad a_3 \quad a_6 \quad a_7 = 1 1 0 1 1 0 0$   
 $r_1^4 = r_1^3 \quad r_1 = 1 1 0 1 1 0 0$

	1	2	3	4	5	6	7
1	1	0	1	1	0	0	0
2	1	1	0	1	1	1	1
3	1	1	0	0	1	0	0
4	1	1	0	0	1	0	0
5	1	1	0	1	1	1	1
6	1	1	0	0	1	0	0
7	1	0	0	1	0	0	0

SUM = 7, 7, 0, 3, 7, 2, 2  
UNITATI GASITE DEFECTE  
 $u_1, u_2, u_5$

- $L(u_1) = \{u_2, u_4\}$      $L^{-1}(u_1) = \{u_6, u_7\}$   
 $L(u_2) = \{u_4\}$          $L^{-1}(u_2) = \{u_1, u_6, u_7\}$   
 $L(u_3) = \{u_5\}$          $L^{-1}(u_3) = \emptyset$   
 $L(u_4) = \{u_5\}$          $L^{-1}(u_4) = \{u_1, u_2\}$   
 $L(u_5) = \{u_6, u_7\}$      $L^{-1}(u_5) = \{u_3, u_4\}$   
 $L(u_6) = \{u_1, u_2\}$      $L^{-1}(u_6) = \{u_5\}$   
 $L(u_7) = \{u_1, u_2\}$      $L^{-1}(u_7) = \{u_5\}$

- $D_1 = \{u_1, u_2, u_4, u_5, u_6, u_7\}$   
 $B_1 = \{u_3\}$
- $B = \{u_3\}$   
 $D = L(u_3) = \{u_5\}$
- $D_2 = \{u_1, u_2, u_4\}$   
 $B_2 = \{u_6, u_7\}$
- $n_2(6) = |L^{-1}(u_6) \cap B_2| = 0$   
 $n_2(7) = |L^{-1}(u_7) \cap B_2| = 0$
- $B = B \cup B_2 = \{u_3, u_6, u_7\}$   
 $D = D \cup L(u_6) \cup L(u_7)$   
 $= \{u_1, u_2, u_5\}$
- $D_3 = \emptyset$   
 $B_3 = \{u_4\}$
- $B = \{u_3, u_4, u_6, u_7\}$
- $D = \{u_1, u_2, u_5\}$

UNITATI GASITE DEFECTE  
 $u_1, u_2, u_5$

Fig. 3.6



**DIAGNOZA UNUI SISTEM CU STRUCTURA INTERCONEXIUNILOR DE TEST ASIMETRICA IN CAZUL DEFECTELOR PERMANENTE**

**DIAGNOZA PRIN  
UTILIZAREA  
MATRICII DE INCIDENTA**

**DIAGNOZA PRIN  
UTILIZAREA  
DEFECTELOR IMPLICATE**

NUMARUL DE UNITATI DIN SISTEM : 7

NUMARUL MAXIM DE UNITATI DEFECTE DIN SISTEM : 3

UNITATI DEFECTE : 1, 2, 3

SINDROM:

$a_1, a_2, a_3, a_4, a_5, a_6, a_7, b_1, b_2, b_3, b_4, b_5, b_6, b_7, c_1, c_2, c_3, c_4, c_5, c_6, c_7, d_1, d_2, d_3, d_4, d_5, d_6, d_7$   
X X X X X X X 1 0 0 1 1 0 1 0 0 1 1 0

SINDROM OBTINUT:

0 1 0 0 1 1 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0

**MIRET**

	1	2	3	4	5	6	7
①	0		1		0		
②		0		1		1	
③	1		1		0		
4		1			0	0	
5			1			0	
6		1		0			0
7			1		0		

**MATRIST**

	1	2	3	4	5	6	7
1	1	1	1	1	1	0	1
2	1	1	1	1	1	0	1
3	1	1	1	1	0	0	1
4	1	1	1	0	0	0	0
5	1	1	1	0	0	0	0
6	1	1	1	0	0	0	0
7	1	1	1	1	0	0	0

SUM = {3, 7, 3, 3, 2, 0, 2}

**UNITATI GASITE DEFECTE**

$u_1, u_2, u_3$

- 1.  $L(u_1) = \{u_4\}$        $L^{-1}(u_1) = \{u_3, u_5, u_7\}$
- $L(u_2) = \{u_5, u_7\}$        $L^{-1}(u_2) = \{u_4, u_6\}$
- $L(u_3) = \{u_1, u_4\}$        $L^{-1}(u_3) = \{u_5, u_7\}$
- $L(u_4) = \{u_2\}$        $L^{-1}(u_4) = \{u_1, u_3\}$
- $L(u_5) = \{u_1, u_3\}$        $L^{-1}(u_5) = \{u_2\}$
- $L(u_6) = \{u_2\}$        $L^{-1}(u_6) = \emptyset$
- $L(u_7) = \{u_1, u_3\}$        $L^{-1}(u_7) = \{u_2\}$

2.  $D_1 = \{u_1, u_2, u_3, u_4, u_5, u_7\}$

$B_1 = \{u_6\}$

3.  $B = \{u_6\}$

$D = \{u_2\}$

4.  $D_2 = \{u_1, u_3, u_4\}$

$B_2 = \{u_5, u_7\}$

5.  $h_2(5) = 0$

$h_2(7) = 0$

6.  $B = \{u_5, u_6, u_7\}$

$D = \{u_1, u_2, u_3\}$

7.  $D_3 = \emptyset$

$B_3 = \{u_4\}$

8.  $B = \{u_4, u_5, u_6, u_7\}$

$D = \{u_1, u_2, u_3\}$

**UNITATI GASITE DEFECTE**

$u_1, u_2, u_3$

Fig. 3.8

asimetric, împreună cu ordinograma de principiu (fig.3.6 și fig.3.7) în cazul utilizării KDMI. Pentru KDDI ordinograma din fig.3.2 descrie algoritmul folosit.

În fig.3.6 se prezintă și modul de obținere a vectorului  $r_1$  a matricii MATEST.




Fig.3.9

Simularea metodelor de diagnostică pentru SAT în situație că în sistem există defecte permanente și intermitente se

descrie prin ordinograma din fig.3.9. Diagnoza se va executa in două faze. In prima fază pentru structura inițială a conexiunilor de test se obține o diagnoză parțială, care specifică unitățile găsite defecte in această fază. In faza următoare se realizează o schimbare a interconexiunilor de test, conform algoritmului 2.2 Setul de unități defecte obținut in urma diagnozei din etapa a doua se vor intersecta cu setul de unități defecte determinate in prima fază a diagnozei. Rezultatul intersecției determină unitățile sigur defecte (permanent sau intermitent). Prin eliminarea unităților sigur defecte pot să rămână unități asupra cărora metodele de diagnoză nu pot da un răspuns ferm. Ceea ce se poate preciza este că din setul de unități rămase, sigur una sau mai multe unități sînt defecte intermitente, care nu au fost testate in mod corespunzător. In acest caz se obține o diagnoză incompletă dar nu incorectă (fig.3.10).

Etapa următoare ar consta fie in inlocuirea unităților sigur defecte cu unități funcțional corecte, fie repetarea unor rutine de test asupra unităților presupuse defecte.

Modul de rezolvare depinde de la caz la caz.

Metodele de diagnoză s-au verificat prin simularea unor SAȚ in FORTRAN.

Listinul celor trei rutine de simulare: SIMTEST, SIMASIMTEST și SIMISIMTEST, pentru diagnoza unor SAȚ simetrice, asimetrice, in cazul prezenței unor defecte permanente, respectiv diagnoza unor SAȚ in prezența unor defecte intermitente, sînt prezentate in programele PR 3.1; PR 3.2 și PR 3.3, impreună cu rezultatele obținute pentru un caz oarecare.

Programele sînt generale putîndu-se verifica metodele de diagnoză pentru un  $n$  oricît de mare.

In această etapă a cercetării nu ne putem pronunța asupra uneia dintre cele două metode, deoarece in funcție de sindromul obținut timpul de răspuns cel mai favorabil inclină spre o metodă sau alta.

DIAGNOZA UNUI SISTEM IN CAZUL UNOR DEFECTE PERMANENTE SI INTERMITENTE

DIAGNOZA PRIN UTILIZAREA MATRICEI DE INCIDENTA

DIAGNOZA PRIN UTILIZAREA DEFECTELOR IMPLICATE

UNITATI DEFECTE PERMANENTE :  $u_1, u_2$

UNITATI DEFECTE INTERMITENT:  $u_3$

SINDROM

$C_1$	$C_{13}$	$C_{14}$	$C_{23}$	$C_{24}$	$C_{25}$	$C_{34}$	$C_{35}$	$C_{36}$	$C_{45}$	$C_{46}$	$C_{47}$	$C_{56}$	$C_{57}$	$C_{64}$	$C_{67}$	$C_{68}$	$C_{74}$	$C_{75}$	
1	0	1	0	1	0	1	0	0	0	0	0	0	1	0	1	1	1	1	0

MIRET

		MIRET 1						
		1	2	3	4	5	6	7
1	1	0	1	.	.	.	.	.
2	.	.	0	1	0	.	.	.
3	.	.	.	1	0	0	.	.
4	.	.	.	.	0	0	0	.
5	1	.	.	.	.	0	0	.
6	1	1	.	.	.	.	.	0
7	1	1	0	.	.	.	.	.

- $L(u_1) = \{u_2, u_4\}$      $L^{-1}(u_1) = \{u_5, u_6, u_7\}$   
 $L(u_2) = \{u_4\}$      $L^{-1}(u_2) = \{u_1\}$   
 $L(u_3) = \{u_4\}$      $L^{-1}(u_3) = \emptyset$   
 $L(u_4) = \emptyset$      $L^{-1}(u_4) = \{u_1, u_2, u_3\}$   
 $L(u_5) = \{u_1\}$      $L^{-1}(u_5) = \emptyset$   
 $L(u_6) = \{u_1, u_2\}$      $L^{-1}(u_6) = \emptyset$   
 $L(u_7) = \{u_1, u_2\}$      $L^{-1}(u_7) = \emptyset$

MATEST

		MATEST 1						
		1	2	3	4	5	6	7
1	1	1	0	1	0	0	0	0
2	.	.	1	0	1	0	0	0
3	1	1	0	1	0	0	0	0
4	1	1	0	1	0	0	0	0
5	1	1	0	1	0	0	0	0
6	1	1	0	1	0	0	0	0
7	1	1	0	1	0	0	0	0

- $D_1 = \{u_1, u_2, u_4\}$   
 $B_1 = \{u_3, u_5, u_6, u_7\}$
- $B = \{u_3, u_5, u_6, u_7\}$   
 $D = \{u_1, u_2, u_4\}$

UNITATI GASITE DEFECTE IN PRIMA STAPA:

$u_1, u_2, u_4$

SINCRON

$u_1, u_2, u_3, u_4, u_5, u_6, u_7, u_8, u_9, u_{10}, u_{11}, u_{12}, u_{13}, u_{14}, u_{15}, u_{16}, u_{17}, u_{18}, u_{19}, u_{20}, u_{21}, u_{22}, u_{23}, u_{24}, u_{25}, u_{26}, u_{27}, u_{28}, u_{29}, u_{30}, u_{31}, u_{32}, u_{33}, u_{34}, u_{35}, u_{36}, u_{37}, u_{38}, u_{39}, u_{40}, u_{41}, u_{42}, u_{43}, u_{44}, u_{45}, u_{46}, u_{47}, u_{48}, u_{49}, u_{50}, u_{51}, u_{52}, u_{53}, u_{54}, u_{55}, u_{56}, u_{57}, u_{58}, u_{59}, u_{60}, u_{61}, u_{62}, u_{63}, u_{64}, u_{65}, u_{66}, u_{67}, u_{68}, u_{69}, u_{70}, u_{71}, u_{72}, u_{73}, u_{74}, u_{75}, u_{76}, u_{77}, u_{78}, u_{79}, u_{80}, u_{81}, u_{82}, u_{83}, u_{84}, u_{85}, u_{86}, u_{87}, u_{88}, u_{89}, u_{90}, u_{91}, u_{92}, u_{93}, u_{94}, u_{95}, u_{96}, u_{97}, u_{98}, u_{99}, u_{100}$   
 : 0 1 0 1 0 0 0 1 1 0 1 1 0 1 1 1 0 0

MIRET

MIRET 2

	4	7	3	6	2	5
1	0	1	1	1	1	1
4	0	0	0	0	0	0
7	0	0	0	0	0	0
3	0	0	0	0	0	0
6	0	0	0	0	0	0
2	1	1	1	1	1	1
5	1	1	1	1	1	1

MATEST

MATEST 2

	1	4	7	3	6	2	5
1	1	1	0	1	0	1	0
4	1	0	0	1	0	1	0
7	1	0	0	1	0	1	0
3	1	1	0	0	1	0	1
6	1	0	0	1	0	1	0
2	1	1	0	0	1	1	1
5	1	0	0	1	0	1	0

1.  $L(u_1) = \{u_3, u_4\}$        $L^{-1}(u_1) = \{u_2, u_5, u_6\}$   
 $L(u_4) = \{u_3\}$        $L^{-1}(u_4) = \{u_1, u_2\}$   
 $L(u_7) = \{u_2\}$        $L^{-1}(u_7) = \emptyset$   
 $L(u_3) = \{u_5, u_6\}$        $L^{-1}(u_3) = \{u_1, u_4\}$   
 $L(u_6) = \{u_1, u_2\}$        $L^{-1}(u_6) = \{u_3\}$   
 $L(u_2) = \{u_1, u_4\}$        $L^{-1}(u_2) = \{u_6, u_7\}$   
 $L(u_5) = \{u_1\}$        $L^{-1}(u_5) = \{u_3\}$
2.  $D_1 = \{u_1, u_4, u_3, u_6, u_2, u_5\}$   
 $B_1 = \{u_7\}$
3.  $B = \{u_7\}$   
 $D = \{u_2\}$
4.  $D_2 = \{u_1, u_4, u_3, u_6, u_5\}$   
 $B_2 = \emptyset$
5.  $h_2(u_1) = 2$   
 $h_2(u_4) = 1$   
 $h_2(u_3) = 2$   
 $h_2(u_6) = 1$   
 $h_2(u_5) = 1$
6.  $D_3 = \{u_1, u_3\}$   
 $B_3 = \{u_4, u_6, u_5\}$
7.  $h_3(u_4) = 0$   
 $h_3(u_6) = 0$   
 $h_3(u_5) = 0$
8.  $B = \{u_4, u_5, u_6, u_7\}$   
 $D = \{u_1, u_2, u_3\}$

UNITATI GASITE DEFECTE IN ETAPA A DOUA:

$u_1, u_2, u_3$

- $LD1 = \{u_1, u_2, u_4\}$
- $LD2 = \{u_1, u_2, u_3\}$
- $LDS = \{u_1, u_2\}$
- $LD = \{u_1, u_2, u_3, u_4\}$
- $LD1 = \{u_3, u_4\}$

UNITATI SIGUR DEFECTE :  $LDS = \{u_1, u_2\}$

DIAGNOZA INCOMPLECTA: nu se poate preciza starea unităților  $u_3$  și  $u_4$ , ceea ce implică testarea suplimentară a acestor unități.

Fig. 3.10

## CAPITOLUL 4

### DIAGNOZA UNITĂȚILOR FUNCȚIONALE

#### 4.1. Metode de diagnoză a unităților funcționale

Plecând de la structura unui sistem  $S$ , descompus în  $n$  unități funcționale, care satisfac ipoteza 2.1, se poate obține un sistem autotestabil, dacă interconexiunile de test respectă structura propusă în capitolul 2. În urma experimentului de test rezultă un sindrom. Pe baza sindromului, care exprimă situația de defect din sistem, se poate ajunge, cu ajutorul algoritmilor de diagnoză din capitolul 3, la situația când una sau mai multe unități, din sistem, sînt indicate ca defecte. Se pune problema în continuare de a găsi o metodă de testare a acestor unități funcționale, pentru localizarea defectului. În principiu fiecare unitate funcțională este constituită să realizeze o anumită sarcină, pentru care a fost prevăzută în sistem, plus să aibe posibilitatea de a genera stimuli de test spre una sau mai multe unități funcționale din sistem și să poată evalua răspunsul unității testate. Practic o astfel de unitate funcțională este constituită dintr-o unitate de comandă prevăzută cu o unitate de memorie. În cadrul unei structuri multiprocesor, aceste unități pot fi realizate dintr-un microprocesor și o memorie. Dintre toate blocurile unui sistem de calcul, cele care s-au bucurat de o atenție sporită în domeniul testării au fost blocurile de memorie. Acestea prezintă o particularitate, care le face mai ușor testabile, și anume, regularitatea structurii interne [182, 210, 212].

Unitatea de comandă dintr-un sistem numeric, indiferent cum este realizată, prezintă dezavantajul că diferă de la un sistem la altul, ceea ce impune păsierea unor metode particulare de testare. În plus datorită complexității acestora devine foarte dificil de abordat problematica testării dintr-un punct de vedere general. Problema găsirii unor metode general valabile pentru testarea unităților de comandă, s-au cel puțin pentru un număr cit mai mare de cazuri particulare, a consti-

tuit o preocupare majoră a proiectanților de sisteme numerice, fără a se ajunge la un consens în acest domeniu.

Prin unitate de comandă vom înțelege orice bloc care generează o secvență de comenzi (microcomenzi), spre alte blocuri, necesare pentru executarea unui algoritm de funcționare [15]. În principiu orice dispozitiv de comandă poate fi privit ca un circuit secvențial. În literatură s-au desprins două concepții privind testarea unităților de comandă: testarea pe blocuri mici și adoptarea unor tehnici de proiectare care să faciliteze testarea acestora prin metode de autoverificare [20].

Prima metodă constă în partajarea UC în subansamble care pot fi testate prin procedee adecvate circuitelor secvențiale [30, 155, 77, 212]. Divizarea în subansamble devine necesară în special în cazul rețelelor de circuite secvențiale asincrone mari pentru care soluțiile generale și practice, pentru testare, încă nu și-au găsit rezolvarea [115]. Obținerea experimentului de test pentru circuitele secvențiale, prezintă la ora actuală încă o problemă complexă, iar metodele prezentate nu acoperă un domeniu general valabil. Mai mult metodele de generare automată a stimulilor de test folosesc algoritmi complexi, ce sînt greu de implementat pe calculator.

A doua metodă constă în adoptarea unor tehnici de proiectare care să faciliteze o testare mai eficientă a unităților de comandă, prin adăugarea unor elemente hard suplimentare. În acest domeniu există o diversitate de soluții care preconizează modificări la toate nivelele unui sistem. Metoda poate conduce la creșterea necesarului de componente pînă aproape la dublu [30]

#### 4.2. Testarea pe blocuri mici

În principiu această metodă constă în elaborarea vectorilor stimuli de test pentru determinarea experimentului de test la scheme secvențiale. Raportat la problema similară pentru scheme combinatoriale [4, 5, 25, 30, 65, 77, 212, 97], elaborarea vectorilor de stimuli de test pentru schemele secvențiale prezintă o creștere în complexitate datorată în esență următoarelor aspecte:

- aducerea schemei într-o stare cunoscută, acceptată drept inițială,

- creșterea numărului de teste prin multiplicare cu doi, corespunzător fiecărui element de memorare din cadrul schemei



secvențiale.

- stările interne, ce reprezintă funcțiile de memorare, nu sînt observabile și nici direct controlabile.

În timp ce pentru testarea unui defect în circuitele combinaționale este suficient aplicarea unui singur test și urmărirea rezultatului, la circuitele secvențiale, pentru testarea unui defect este necesară o secvență de test și o analiză corespunzătoare a acestora [74, 75, 91, 118, 131, 139, 153, 163, 100].

În fig.4.1. se reprezintă modelul lui Huffman pentru circuite secvențiale sincrone, dacă semnalul de tact este prezent, respectiv asincrone, dacă semnalul de tact nu este atașat schemei [58,77].




Fig.4.1

În general la testarea circuitelor secvențiale asincrone se pot utiliza aceleași metode folosite la testarea circuitelor secvențiale sincrone, cu observația că în acest caz apar o serie de probleme suplimentare care trebuie soluționate în cazul testării circuitelor secvențiale asincrone:

- apariția hazardurilor statice și dinamice;
- imposibilitatea repetării aceluiași semnal de intrare, deoarece circuitul este conceput să răspundă numai la schimbarea semnalelor de intrare.
- apariția unor căi critice.
- posibilitatea apariției oscilațiilor între două stări.

Pentru depășirea acestor probleme, la realizarea experimentului de test se introduc unele restricții suplimentare, față de testarea circuitelor secvențiale sincrone, și anume:

- tabelul de adevăr, al circuitului corect, constituie unica legătură.

- defectele să nu fie ciclice.

- numărul de stări să nu crească ca rezultat al apariției unui defect.

Procedurile cunoscute în literatură abordează în manieră diferită soluționarea aspectelor amintite, legate de testarea circuitelor secvențiale. În acest sens procedurile de test se pot împărți:

- a) clase procedurilor algoritmice
- b) metode de identificare a mașinilor.
- c) metode de testare prin simulare.

#### 4.2.1. Proceduri de testare algoritmică.

În principiu metodele de testare algoritmică constau în sensitivitatea căilor de acces a informațiilor de la intrare spre ieșire și transmiterea defectului din punctul de apariție spre bornele de ieșire a schemei spre a putea fi identificat. Cele mai cunoscute metode de testare algoritmică sînt:

- a) Metoda algoritmului D-extinsă
- b) Metoda derivatelor temporale
- c) Metoda tabelelor de adevăr.

##### 4.2.1.1. Metoda algoritmului D-extinsă.

Este o metodă de sensitivizare a căilor multiple. Metoda a fost preluată de la circuitele combinaționale și extinsă la circuitele secvențiale [58, 77, 212].

Testarea unui circuit secvențial, format dintr-un circuit combinațional și o memorie de stări (Fig.4.1) se poate face prin deschiderea buclei de reacție și înlocuirea memoriei de stare printr-un circuit combinațional la momentul  $t-1$ . Ieșirile circuitului combinațional la momentul  $t-1$  sînt considerate pseudoieșiri ( $P_{t-1}$ ), care devin, pentru circuitul combinațional următor la momentul  $t$ , pseudointrări ( $P_t$ ). În fig.4.2 se arată un circuit secvențial considerat ca o mulțime semifinită de celule combinaționale.




Fig.4.2

unde:

$$P_{a_i}^{t-1} = P_{e_i}^t \quad \text{pentru } i = 1, 2, \dots, m \quad (4.1)$$

Un defect singular in circuitul secvential devine un defect multiplu in multimea celulelor combinatoneale; cite un defect singular in fiecare celulă combinatoneală.

Problema găsirii unei secvențe de test pentru un astfel de circuit este echivalentă cu testarea unui circuit combinatoneal cu defecte multiple. In acest caz se consideră ca intrări diferite acolesgi intrări, dar la momente diferite de timp.

Pentru  $P$  celule combinatoneale va rezulta următoarea secvență de test obținută iterativ in timp [212].

$$T_F = (x_1 \dots x_k)^{t-(P+1)} (x_1 \dots x_k)^{t-P} \dots (x_1 \dots x_k)^t \quad (4.2)$$

Vectorii  $(x_1 \dots x_k)$  la fiecare moment se obțin pe baza algoritmului D [77], care detectează un anumit defect considerat, in sensul că defectul se va propaga prin celulele combinatoneale spre o ieșire observabilă.

Dacă nu se găsește nici o secvență de test pentru un defect considerat, se mărește numărul de celule combinatoneale, luat inițial in considerare, măbind astfel și gradul defectului multiplu. Se reia determinarea secvenței de test pentru noua împărțire. Procesul se continuă iterativ pînă se găsesc secvențele de test care să acopere toate defectele.

Algoritmul D (Roth) astfel conceput poate fi aplicat stit circuitelor secvențiale sincrono cit și asincrono, unde

tectul se consideră ca variabilă logică la momentele stabilite. Pentru a elimina hazardurile, în urma aplicării seturilor de test obținute prin deschiderea buclei, este indicat a se verifica stimuli de test prin simularea

Dezavantajul procedurii constă în faptul că se poate aplica doar circuitelor secvențiale de dimensiuni mici și nu poate garanta lungimea minimă a secvențelor de test.

O extindere a metodei algoritmului D se prezintă în [56] Metoda presupune reprezentarea elementelor secvențiale sub forma unor elemente pseudocombinazionale. Acestea pe lângă intrările obișnuite mai posedă și pseudointrări, constituite din stările inițiale ale elementelor secvențiale.

Prin aplicarea metodei de sensibilizare a căilor logice ale circuitului pseudocombinational se obțin printr-un procedeu specific metodei, secvențe de test finale formate dintr-o secvență de inițializare și din secvența de propagare a defectului de-a lungul căilor logice.

Metoda a fost aplicată pe circuite secvențiale sincrone integrate pe scară medie și mică (MSI, SSI).

#### 4.2.1.2. Metoda derivatelor temporale.

Metoda a fost concepută pentru scheme combinatoriale, fiind extinsă și la scheme secvențiale prin introducerea variabilei de timp în plus [58, 77, 153, 212].

În principiu această metodă pleacă de la considerentul că fiecare circuit poate fi descris printr-o ecuație booleană de forma:

$$y = f(x_1, \dots, x_k) \quad (4.3)$$

În cazul testării, se impune stabilirea seturilor de test care pot detecta schimbări ale intrărilor la ieșiri. Acest lucru poate fi exprimat prin derivarea funcției în raport cu variabilele de intrare:

$$\frac{dy}{dx} = f(x) + f(\bar{x}) \quad (4.4)$$

Derivata unei funcții,  $y$  după variabila  $x_k$  este "1" dacă la o modificare a lui  $x_k$  și  $y$  se modifică, ceea ce se poate exprima cu relația:

$$\frac{dy}{dx_k} = f(x_k=0) \oplus f(x_k=1) \quad (4.5)$$

Derivind pe  $y$  funcție de toate variabilele de intrare se obține setul de teste:

$$T_g(\underline{x}) = \{(\underline{x}, \underline{dx}) / \text{pentru } (dx_k \frac{dy}{dx_k} = 1)\} \quad (4.6)$$

unde:  $dx_k$  este derivata lui  $x_k$  obținută prin fixarea lui  $x_k=1$  și apoi  $x_k=0$ .

$\frac{dy}{dx_k}$  este derivata lui  $y$  funcție de variabila  $x_k$  conform relației (4.5).

În felul acesta se testează comportarea circuitului în raport cu fiecare variabilă de intrare în parte.

Metoda poate fi generalizată, în sensul că funcția de ieșire poate să fie exprimată funcție de variabilele intermediare, pentru determinarea defectelor pe liniile interne ale schemei [101].

$$y = f\{g[k(\underline{x})]\} \quad (4.7)$$

unde:  $g$  și  $k$  sînt variabile intermediare iar  $x$  variabila de intrare.

În acest caz derivata funcției poate fi exprimată:

$$\frac{dy}{dx} = \frac{dy}{dg} \frac{dg}{dk} \frac{dk}{dx} \quad (4.8)$$

Testarea circuitului funcție de variabilele intermediare se face asemănător ca pentru variabilele de intrare, fiind condiționat testul de posibilitatea modificării acestor variabile intermediare.

Cu ajutorul derivatelor booleene, se pot testa atât circuite combinaționale cât și secvențiale. Pentru circuite secvențiale trebuie ținut cont de variabila de timp. Acest lucru se realizează prin introducerea derivatelor temporale.

Relația (4.6) devine în acest caz:

$$T_g(\underline{x}) = \{(\underline{x}, \underline{dx}) / \text{pentru } (dx_k^{(m)} \frac{dy}{dx_k} = 1)\} \quad (4.9)$$

unde:  $dx_k^{(m)}$  este modificarea lui  $x_k$  la momentul de timp  $m$ .

Pentru simplificarea procedurii de test este de dorit de a duce circuitul în starea inițială.

Dezavantajul procedurii constă în faptul că nu se poate aplica circuitelor secvențiale de dimensiuni mari.

#### 4.2.1.3. Metoda tabelelor de adevăr.

Metoda tabelelor de adevăr [212] se bazează pe obținerea secvențelor de test plecând de la tabelele de adevăr ale circuitelor elementare (porți, bistabile, etc.) din care este constituit circuitul secvențial. Diagnostica cuprinde două părți: Prima parte constă dintr-un procedeu de diagnoză, prin care se pun în evidență defectele din schemă și faza a doua constă dintr-un procedeu de transport pentru a conduce vectorul de test de la intrare la circuitul elementar de testat, respectiv răspunsul circuitului spre o ieșire primară.

Metoda tabelelor de adevăr se desfășoară iterativ începând cu testarea acelor circuite care au ieșirile identice cu ieșirile primare. Se continuă cu circuitele care au ieșirile identice cu intrările circuitelor testate anterior. Procedura continuă până la găsirea unui set de test complet care să fie transparent de la intrare spre ieșire.

Cu această metodă nu se obțin, în general, seturi de test minime, deoarece vectorii de intrare necesari pentru stabilirea procedurii de diagnoză sînt aleși euristici.

Dezavantajul major al metodei constă în faptul că nu se poate aplica unor circuite secvențiale mari, iar setul de test nu este minim.

#### 4.2.2. Metode de identificarea mașinilor.

Caracteristica metodei, spre deosebire de metodele algoritmice, este că se urmărește punerea în evidență a mașinii bune în raport cu toate mașinile defecte, cu același număr de stări, intrări și ieșiri. Secvențele de testare ce se obțin pot detecta și defecte multiple.

Cele mai reprezentative metode de identificarea mașinilor sînt: [58, 77] :

- a) Metoda Poage-Mc Cluskey
- b) Metoda Henzie
- c) Metoda Hsieh
- d) Metoda Ad-hoc.

##### 4.2.2.1. Metoda Poage-Mc Cluskey

Caracteristica acestei metode este determinarea experimentului de test prin compararea efectuată, pentru fiecare defect în

parte, a tabelelor de tranziții. Una corespunzătoare funcționării schemei fără defect, pentru mașina bună, și cealaltă corespunzătoare schemei în care s-a inserat defectul; mașina defectă.

Procesul de comparare, în cadrul metodei Poage-Mc Cluskey, constă dintr-o operație de însulțire a elementelor tabelelor de tranziții. Se pleacă de la propozițiile Poage, elaborate atât pentru ieșirile observabile cât și pentru ieșirile de reacție a schemei. Pe această bază se elaborează, într-o a doua etapă, tabelatele de tranziții, corespunzătoare mașinii bune, respectiv a mașinii defecte. În continuare, bazat pe regula de însulțire, specifică procedurii, se obține așa-numitul tabel-produs al tabelelor de tranziții.

Procedura consideră că se pleacă dintr-o stare cunoscută, admisă ca inițială, în care schema a ajuns prin forțarea unor semnale de inițializare asincronă.

Procedura se repetă pentru fiecare defect în parte în așa fel încât un experiment de testare complet, pentru detecția defectelor logice din schema secvențială sincronă, constituie înălțuirea experimentelor de testare elaborate pentru fiecare defect în parte. Între fiecare experiment de test se intercalează activarea intrărilor asincrone, de aducere a schemei în starea inițială.

Experimentul de testare obținut conduce la solicitări foarte mari, atât prin prisma efortului implicat de generarea automată, cât și prin prisma volumului mare de memorie, ceea ce face ca această metodă să nu fie eficientă pentru scheme secvențiale practice.

#### 4.2.2.2. Metoda Hannie

Punerea în evidență a mașinilor defecte în raport cu mașina bună se face prin căutarea în tabelul de tranziții corespunzătoare mașinii bune. Metoda are avantajul că secvențele de test sînt aplicate doar pe tabela de tranziții a mașinii bune, spre deosebire de procedura Poage-Mc.Cluskey la care se operează concomitent cu două tabele de tranziții, unul pentru mașina bună, iar al doilea pentru mașina defectă.

Soluționarea experimentului de test, în cadrul metodei Hannie se face prin înălțuirea a trei subsecvențe de vec-



tori stimuli de test aplicați la intrările primare:

- a) Subsecvența de inițializare a schemei
- b) Subsecvența de identificare a stărilor interne
- c) Subsecvența de verificare a tranzițiilor.

În vederea aducerii mașinii într-o stare inițială, printr-un procedeu de căutare pe arborele stărilor interne, se determină așa numita secvență de aducere ("homing-sequence") [77]

Pentru identificarea stărilor interne, se caută tot pe arborele de stări interne, modificată față de cea pentru determinarea stării inițiale. Se investighează faptul dacă mașina posedă sau nu o așa-numită secvență de distingere. Prin prisma acestei secvențe, mașinile secvențiale se împart în unele care posedă și altele care nu posedă secvență de distingere. Se menționează că experimentul de testare este mult simplificat pentru acele mașini secvențiale care posedă secvențe de distingere și care acoperă de fapt majoritatea acestor mașini.

În cazul în care mașina secvențială nu posedă secvențe de distingere, procedura Hennie implică investigații suplimentare, pe arborele stărilor interne asociat mașinii, în vederea elaborării unor secvențe de caracterizare, respectiv a secvențelor de localizare. Intercalarea acestora în cadrul experimentului de testare duce la mărirea numărului de vectori de stimuli de test, cu implicații stit în ceea ce privește elaborarea acestor vectori, a creșterii duratei de execuție a verificării, cit și în ceea ce privește spațiul de memorie.

O dată testate stările interne ale mașinii secvențiale se trece la secvența de verificare a tranzițiilor, în care se înlocuiesc secvențe care determină trecerea prin fiecare stare internă, cu fiecare dintre vectorii de intrare posibili.

Dezavantajul metodei constă în faptul că procedeu de investigare, pentru identificarea mașinii defecte este complex, iar experimentul de verificare nu ia în considerare circuitul real. În plus se cere o tabelă de tranziții a circuitului real, care este dificil de determinat pentru circuite complexe cu multe stări. Secvențele de test generate sînt lungi și deci pentru circuite secvențiale cu multe stări, această metodă este practic dificil de utilizat.

#### 4.2.2.3. Metoda Haieh

Procedura Haieh aduce îmbunătățiri procedurii Hennie pentru mașinile ce nu au secvență de distingere a stărilor. Ca și procedura Hennie, experimentul de test este format din două subsecvențe, excluzând partea de inițializare.

a) Subsecvența de validare, se aplică o secvență de intrare/ieșire și se verifică dacă este validă pentru circuitul testat, verificându-se dacă se pot atinge toate stările.

b) Subsecvența de diagnosticare verifică toate tranzițiile mașinii folosind o secvență de intrare/ieșire.

Prin secvența de intrare/ieșire, asociată fiecărei stări se face distingerea dintre perechile de intrare/ieșire asociate cu stări diferite [77].

#### 4.2.2.4. Metoda Ad-hoc

Constă din vizualizarea tuturor stărilor și de urmărire verificarea tuturor tranzițiilor, bazat în esență pe modificarea unui singur bit din vectorul de intrare, astfel încât problema analizei hazardurilor și oscilațiilor să poată fi neglijat. Importantă în acest context este procedura consacrată Beahm-Freeman [77].

În prezent nu există o procedură general valabilă de identificare a mașinilor, care să genereze un experiment de test eficient și sistematic și care să înlocuiască procedurile algoritmice de sensibilizarea unei căi.

#### 4.2.3. Metode de testare prin simulare.

Simularea circuitelor numerice este o posibilă metodă de generare a secvențelor de test, pentru diferite tipuri de scheme logice, inclusiv și pentru circuite secvențiale. Simularea logică poate fi folosită atât în etape de proiectare, dar și în etape de generare, sau de validare a experimentului de test [15, 31, 96, 160, 212].

Programele de simulare se pot împărți în simulatoare bazate pe compilator și simulatoare bazate pe tabele.

##### 4.2.3.1. Simulator bazat pe compilator.

Aceste simulatoare constau pe descrierea circuitului pe baza unui program surse, într-un limbaj de programare de nivel înalt. Programul se precede programul de simulare, numit

compilator, generează codul de simulare a fiecărui circuit elementar din montaj. Acest tip de simulare este eficace pentru scheme de mărime moderată ( sute de părți) [ 51, 77, 82, 115, 173]

Dezavantajul acestui tip de simulator constă în faptul că nu poate folosi tehnica traseului selectiv. Analizorul secvențial a lui Deahu [ 56, 77 ] este un exemplu tipic de simulator condus de compilator.

Analizorul secvențial este format dintr-un set de programe capabil să simuleze simultan un circuit ce funcționează corect și mai multe circuite defecte. Numărul de circuite defecte simulate depinde de lungimea cuvintului calculatorului pe care se face simularea [ 51, 82, 173 ] . De asemenea permite detectarea sau diagnoza defectelor.

Simulatorul poate avea două regimuri de utilizare. Fie pentru obținerea dicționarului de defecte, fie încorporat într-un program de generare a vectorilor de test.

Printre dezavantajele acestui simulator se pot enunța: lungimea secvențelor de test ce se obține nu sînt minime ceea ce duce la creșterea timpului de testare. Circuitele secvențiale trebuie presupuse într-o stare inițială cunoscută chiar și în condiții de defect. Nu poate detecta toate defectele posibile.

#### 4.2.3.2. Simulator bazat pe tabele.

La acest tip de simulator, descrierea circuitelor este memorată sub formă de tabele de adevăr. Programul de simulare folosește aceste tabele ca date. Aceste simulatoare se pot utiliza pentru descrierea unor circuite mari (zeci de mii de părți) cu utilizarea eficientă a memoriei calculatorului.

Deși necesită mai mult timp pentru găsirea datelor folosirea metodei traseului selectiv compensează dezavantajul [ 14, 30 51, 61, 77, 173 ].

Avantajele majore ale acestui simulator sînt:

- Posibilitatea folosirii tehnicii traseului selectiv. La un moment dat se tratează numai modulele pentru care cel puțin una din intrări și-a modificat nivelul logic. Deoarece numai o parte din circuitele unei rețele logice sînt active simultan procedul are ca rezultat o reducere importantă a timpului de simulare.

- Buclele de reacție sînt introduse în mod natural fără

specificarea explicită și inițializarea obligatorie, cum este necesar la simularea prin compilare.

- Există o mare suplețe în modificarea ulterioară a programelor. Introducerea unui nou circuit primitiv este simplă și anume este suficient să se modifice instrucția de apelare a circuitului și să se introducă subprogramul corespunzător, ce simulează noul tip de modul.

- Marea generalitate a metodei permite tratarea de circuite logice de tipuri variate. Blocurile logice mari sînt tratate mai eficient deoarece memoria centrală este mai bine gestionată.

- Inserarea defectelor se face ușor prin metoda deductivă [14, 30, 61, 203].

- Defectele se determină printr-o singură trecere prin program, spre deosebire de simulatorul prin compilare care necesită cîte o trecere prin program pentru fiecare defect.

Ambele timpuri de simulatoare necesită o analiză la nivel de poartă, deși uneori mai multe porți sînt tratate ca o unitate. Programul de simulare actualizează valorile logice de la ieșirile circuitelor la intervale succesive de timp fixate prin program.

Dezavantajul simulării la nivel de poartă constă în faptul că fiecare modul primar trebuie descompus în circuite elementare, ceea ce duce la creșterea numărului de circuite și deci a timpului de simulare. În plus metoda nu poate fi aplicată unui circuit secvențial cu stări inițiale necunoscute, deoarece în acest caz listele de defecte sînt nedeterminate.

În cazul simulării la nivel funcțional, fiecare circuit este tratat ca o "cutie neagră", care prezintă anumite valori la ieșire funcție de semnalele de la intrare.

În circuitele secvențiale mari este avantajos să se facă o simulare, pentru o anumită parte din schemă, la nivel de porți, respectiv pentru alte părți la nivel funcțional. Defectele sînt în acest caz detectate doar în partea simulată la nivel de porți.

Deși simularea funcțională este relativ simplă de conceput, există o dificultate majoră în aplicare, și anume lipsa unei metode satisfăcătoare de descriere a circuitelor care trebuiesc simulate la nivel funcțional. Metoda de simulare

funcțională este, în prezent, restrictivă la circuite care posedă o funcție caracteristică bine precizată cum sînt: registrele de deplasare, numărătoarele, decodificatoarele, etc. Simularea funcțională este obținută prin evaluarea unei funcții ceea ce produce în practică avantajul unei descrieri mai concise, un timp de execuție mai redus și un spațiu de memorie mai mic. În schimb precizia simulării este în general mai redusă, deoarece nu se ia în seamă corect propagarea în timp a anumitor defecte.

#### 4.3. Tehnici de proiectare

Îmbunătățirea proprietății de testabilitate a unui sistem implică în mod automat găsirea unor soluții corespunzătoare pentru localizarea și detecția defectelor pînă la nivel de componentă. Acest lucru se poate realiza fie prin metode de detecție și localizare a defectelor, prezentate mai sus pentru circuite secvențiale, fie prin adoptarea unor tehnici de proiectare corespunzătoare, care să permită o testare mai simplă.

În prezent nu există o strategie unică și nici o metodă universal acceptată în domeniul tehnicilor de proiectare pentru îmbunătățirea testabilității. În literatura de specialitate sînt abordate diferite concepte, unele chiar contradictorii privind modalitatea de îmbunătățire a testabilității unui sistem numeric. În acest sens de multe ori se pune problema dacă se justifică efortul de proiectare și prețurile ridicate ale unor sisteme cu proprietăți de diagnostic îmbunătățite, deoarece testarea se face la intervale relativ mari, în comparație cu gradul de utilizare. Ceea ce conduce la ideea că costul testării reprezintă doar o mică parte din costul întregului sistem. În [115] se arată, pe baza unor analize referitoare la unele echipamente proiectate fără a se ține cont de condițiile de testare, respectiv proiectarea și realizarea unor echipamente identice din punct de vedere al performanțelor, la care s-au impus unele condiții de testare că modul de evoluție a costului de fabricație este mai mare la prima categorie (fig.4.3). Mai mult aceste costuri cresc exponențial cu creșterea complexității sistemului. În costurile de fabricație s-au inclus și costul de generare a stimulilor de test, de realizare a echipamentelor de test, timpilor de punere la punct al echipamentului, etc.




Fig.4.3

Literatura de specializare este foarte bogată în lucrări ce tratează problematica îmbunătățirii testabilității prin re-proiectarea circuitelor în mod corespunzător. Din acest motiv s-a împărțit problematica tratată în literatură pe trei nivele structurale:

- a) Tehnici de proiectare la nivel de circuite integrate.
- b) Tehnici de proiectare la nivel de blocuri.
- c) Tehnici de proiectare la nivel de sistem.

Analiza tehnicilor de proiectare (TP) pe baza celor trei nivele se impune datorită unor particularități ce le fac specifice unor scheme de anumită complexitate. Sînt și unele TP care pot cuprinde mai multe nivele. De exemplu, în prezent nivelul de integrare este atît de mare încît unele tehnici folosite la nivel de blocuri pot fi utilizate și la nivel de circuite integrate.

#### 4.3.1. TP la nivel de circuite integrate.

Prin creșterea gradului de integrare s-a ajuns la concluzia că este posibil și justificabil ca îmbunătățirea proprietății de testabilitate să plece de la nivelul cel mai de jos, adică de la circuitul integrat [48, 50, 83, 128, 134, 141, 162, 166].



Se consideră faptul că în prezent un circuit integrat de tip LSI sau VLSI conține un număr atât de mare de componente integrate, încât oricare metodă de diagnoză a defectelor din interiorul unui CI sînt lipsite de orice suport practic, datorită numărului redus de legiri observabile a numărului mare de componente electronice integrate și lipsei unei metode de diagnoză general, acceptată pentru un număr mare de tipuri de module. Mai mult, la nivel de utilizator interesează doar condiția dacă un circuit integrat este funcțional sau nu, nefiind necesară o localizare a defectului.

Prin introducerea în interiorul unui CI a unor tehnici de testare, prin reproiectarea circuitului, se urmărește de fapt testarea exterioară să nu mai fie necesară sau să se simplifice considerabil. Pentru eliminarea totală a testului din exterior, modulul integrat, trebuie să conțină în interior atât generatorul de stimuli de test cît și circuitele de evaluare a răspunsului, pe lângă funcția normală de realizat.

În [40, 253] se face o evaluare a metodelor de proiectare a testului în interiorul capsulei (BIT-Built-in Test) pe baza mai multor criterii: performanță, cost, dificultate de proiectare. În ceea ce privește creșterea complexității unui circuit integrat se apreciază că la ora actuală aceasta poate fi cu circa 60 % mai mare decît cea față de un circuit normal. Totodată se apreciază că prin creșterea gradului de integrare complexitatea poate scădea la 37 % ce reprezintă o valoare acceptabilă.

O clasificare a testării unui circuit integrat este dată în (fig.4.4) [253].

Testarea externă a unui CI se poate realiza fie cu echipamente de testare automate, sau prin metode de diagnoză care generează stimuli de test specifici CI, iar răspunsul este comparat cu răspunsul unui circuit etalon. Se mai poate realiza o testare externă prin posibilități de proiectare la nivel de bloc care să asigure transferul vectorilor stimulilor de test simplu, spre circuitul testat, iar evaluarea răspunsurilor să fie realizată de circuitele specializate din cadrul sistemului, sau blocuri reconfigurate corespunzător în faza de testare. Microdiagnoza și testele funcționale, rezidente pe o memorie fixă sau suport extern (disc, bandă), constituie metode frecvent utilizate.






Fig.4.4

Tehniciile de testare internă pot fi cele care permit verificarea funcționării CI în timpul operării normale a acestuia (ON-LINE) respectiv în timpul unei faze speciale de testare (OFF-LINE).

Tehnica de testare internă ON-LINE implică fie o redundanță informațională; prin: utilizarea verificării bitului de paritate, folosirea unor coduri detectoare și corectoare de erori (coduri redundanți ciclice, CRC, codul Hamming). La nivelul hardului redundanța se va manifesta prin dublicarea unor părți din circuit și adăugarea unor comparatoare de verificare.

Referitor la tehnica de testare internă OFF-LINE, aceasta implică executarea unor teste atunci când sistemul nu este operant, ceea ce permite o autotestare la nivel de circuit integrat. Ca rezultat al autotestului se pot obține: sincronismul circuitului, semnătura circuitului, numărul de tranziții executat de circuit. Aceste rezultate se vor compara cu valorile de bună funcționare a modului, rezultând un semnal de bună funcționare (sau nu) a circuitului. La nivel de hard circuitul se va reconfigura corespunzător în faza de testare, atunci când funcționarea normală încetează.

Cele mai cunoscute tehnici de reconfigurare a circuitului sînt:

- Autooscilant: circuitul se reconfigurează de așa manieră încît în faza de testare să oscileze dacă este bun și nu oscilează dacă circuitul este defect. Prin această tehnică reacția este ușor de realizat, complexitatea circuitului crește nesemnificativ, se pot verifica circuitele la frecvența maximă de lucru, nu sînt necesari stimuli de test [233].

- Autocomparare: circuitul se divide de așa manieră încît fiecare parte obținută să producă funcții elementare identice ce se pot compara. Metoda nu poate fi aplicată la circuite ce nu se pot fi partajate în blocuri identice, comparatorul este conceput să se autoverifice singur [63, 115, 153, 189, 233].

- Partitionare: circuitul se divide în blocuri, iar stimuli de test pot ajunge la diferitele părți prin intermediul unei multiplexoare. Metoda de reconfigurarea circulației informației prin intermediul multiplexoarelor se poate aplica la orice circuit, testarea se face rapid, iar reconfigurarea este ușor de realizat [40, 63, 115].

- Alegerea căilor: circuitul implică accesul în diferite puncte cheie, a intrării unui registru de deplasare, care culege semnătura punctului, atunci cînd la intrare se aplică anumiți stimuli de test. Registrul de deplasare se poate verifica și el. Metoda este generală, dar necesită un timp lung de testare datorită naturii seriiale a testului [40, 115, 233].

BILBO (Built-in logic block observer): în circuit se utilizează două registre de deplasare, unul pentru generarea stimulilor de test și al doilea pentru a obține semnătura. Între cei doi registri se află circuitul de testat. Metoda implică un număr mare de componente suplimentare, un timp lung de testare, un număr mare de linii de date interne [40, 115, 233].

În tabelul 4.1 se prezintă principalele caracteristici ale celor cinci metode de proiectare a testelor din interiorul unui circuit integrat.

Dintre metodele prezentate numai metoda BILBO asigură o autotestare internă a circuitului. Celelalte metode permit o simplificare a testării. Metoda autooscilantă permite o testare simplă și eficientă cu un număr redus de componente suplimentare.

Tabelul 4.1

NF. Caracteristici Autoosc. Autocomp. partition. Alegere c. MILBO					
1	generarea stimulilor de test	int.	ext.	ext.	int.
2	evaluarea circ.	ext.	int.	ext.	int.
2	nr. de componente suplimentare	3%	20%	30%	80%
4	scoperirea defectului	100%	100%	100%	100%
5	număr de teste	mic	mediu	mic	mare

Nu ne putem pronunța asupra unei tehnici, avându-se în vedere că fiecare metodă se pretează pentru anumit tip de aplicație.

În [162] se apreciază că o reproiectare a circuitelor din componenta sistemelor IBM360 care să permită o autoverificare la acest nivel ar duce la o creștere a întregului sistem numai cu 6,5 %, fără o pierdere de viteză, în comparație cu performanțele normale ale lui IBM360.

Tehnica ON-LINE comportă o creștere și mai mare de componente decît tehnica OFF-LINE. Astfel pentru un microprocesor, sau o memorie, numărul de componente suplimentare poate crește cu 73% în cazul utilizării metodei de verificare a parității, cu 94% în cazul folosirii unor coduri k/n și cu 105% prin dublarea unor blocuri sau căi de acces [48, 50].

Indiferent de tehnica de proiectare a CI se consideră că prin creșterea gradului de integrare se poate rezolva în mod fundamental problema diagnozei prin plasarea responsabilității detectării defectelor în interiorul circuitelor VLSI [162].

#### 4.3.2. TP la nivel de blocuri.

Deoarece generarea automată a stimulilor de test pentru o rețea secvențială nestructurată este o problemă care nu are practic rezolvare, în momentul de față [115], iar circuitele integrate cu posibilități de testare sînt realizate doar la nivel de experiment, sau sînt produse de firmă, necomerciale, se impune adoptarea unor tehnici de proiectare pentru îmbunătățirea testabilității la nivel de bloc funcțional.

Metode posibile de testare a blocurilor funcționale se prezintă în fig.4.5.




Fig.4.5

Testarea din exterior a unui bloc funcțional cu ajutorul echipamentelor de testat, necesită ca acestea să aibe posibilitatea de a genera stimuli de test și de a evalua răspunsul unității. Generarea stimulilor de test se obține cu ajutorul unor algoritmi și metode pentru scheme combinaționale respectiv secvențiale. Pentru testarea din exterior mai pot fi prevăzute programe de test rezidente pe un suport extern, care sînt rulate în faza de testare. Programele de tip "service" pot fi incluse în această categorie.

Tehnici de proiectare care permit o testare din interiorul blocului depind de modul cum se realizează detecția și localizarea defectelor. În cazul că detecția se obține în paralel cu funcționarea normală a circuitului atunci se obține o detecție ON-LINE, iar dacă există o fază distinctă de testare, în cadrul funcționării blocului, atunci detecția este OFF-LINE.

Detecția ON-LINE implică fie un soft redundanț, fie un hard redundanț. Utilizarea unui soft redundanț conduce la o redundanță informațională care se realizează prin coduri detectoare și corectoare de erori [2, 11, 12, 44, 48, 59], verificarea bitului de paritate, dublarea executării unor operații, sau comenzi. Utilizarea unui hard redundanț impune dubla-

rea unor părți componente din blocul funcțional, dublarea unor linii de comandă și date, folosirea unor scheme de mascare a erorilor cum ar fi logica majoritară, cuadrapă, radiară, complementară [77]. Pentru localizarea defectelor se pot implementa programe de teste funcționale on-line, [212, 144, 146, 147, 157, 179].

TP pentru detecția OFF-LINE implică din punct de vedere hard o redundanță care să permită o testare simplă a blocului. În literatura de specialitate se prezintă multe soluții bune dintre care s-au impus următoarele: [68, 92, 212, 118, 124, 133, 143, 145, 153, 185].

- Circuite secvențiale cu secvențe distincte: s-a văzut că realizarea unui experiment de verificare este considerabil simplificată dacă mașina are secvențe distincte [77, 115, 190].

- Circuite combinatoriale cu localizarea defectelor: circuitele combinatoriale se realizează de așa manieră încît să permită o localizare simplă a defectelor. Metoda constă în principiu din realizarea acestor circuite cu ajutorul funcției SAU-EXCLUSIV [77, 212].

- Metoda duală: realizarea unor module cu funcție dublă; funcționare normală și funcționare pentru testare. Prin folosirea unor astfel de module duale se pot realiza scheme foarte complexe [64].

- Utilizarea unor puncte de test suplimentare pentru a ușura testabilitatea blocului funcțional [74, 75, 87, 115, 212]

- Circuite de rang dublu și multiplu: pentru a ușura diagnoza la circuitele secvențiale asincrone se preconizează introducerea unor circuite suplimentare care să deschidă bucle de reacție în timpul testării ceea ce reduce problema generării testului la nivelului unui circuit combinatorial [77].

- Multiplexarea căilor de acces a informațiilor de test. Prin introducerea unor multiplexoare comandate din exterior se poate trimite stimulii de test direct la partea ce se dorește a fi testată. Culegerea rezultatelor de la ieșirea părții testate se face cu alt multiplexor. Prin introducerea multiplexoarelor de intrare și ieșire se simplifică considerabil procedura de test și procedura de transport a testului [212].

- Utilizarea schemelor de tip BILBO la nivel de bloc [212]
- Autotestarea: dacă blocul funcțional permite descompunerea în unități funcționale conform ipotezei 2.1. Metoda permite localizarea defectelor la nivel de unitate.

TP pentru detecția OFF-LINE cu soft rezident în interiorul blocului necesită utilizarea unor programe de diagnoză sau microdiagnoză. De obicei se combină metodele hard, care asigură o structură a blocului mai simplă de testat, cu metodele de diagnoză specifice blocului.

Repararea componentei defecte se face din exterior prin oprirea sistemului. În cazul tehnicilor de mascare a defectelor fără posibilitate de detecție a acestora, repararea se face după defectarea întregului ansamblu de mascare a erorii.

#### 4.3.3. TP la nivel de sistem.

La nivel de sistem apariția unui defect poate crea probleme de natură foarte diferite, care sînt dificil de prevăzut în faza de proiectare. Pentru prevenirea unor efecte nedorite au fost concepute două strategii de realizare a sistemelor numerice: sisteme de calcul intolerante la defecte și sisteme tolerante la defecte.

Referitor la sistemele intolerante la defecte se face precizarea că pentru a crește coeficientul de disponibilitate se impune realizarea acestor sisteme cu componente foarte fiabile [229].

Sistemele de calcul tolerante la defecte prezintă particularitatea că pot executa un algoritm chiar și în prezența unui defect. Pentru a evita efectul defectului se folosește o redondanță adecvată la nivel de sistem. Redondanța poate fi temporală, prin repetarea execuției unor operații, sau fizică printr-o redondanță hard și soft.

Arhitectura sistemelor care utilizează metode de proiectare adecvate pentru a face o testare mai simplă și o funcționare normală, chiar și în prezența defectelor, se reprezintă în fig.4.6 [127, 133, 198, 225, 226, 231].

Tehnica de tolerare a defectelor se poate diviza în trei clase majore:

1. Sistemele cu detecția defectelor: Astfel de sisteme sînt de obicei netolerante la defecte, fiind mai utilizate în






Fig.4.6

arhitectura sistemelor de calcul mici (microcalculatoare, minicalculatoare) care de obicei încorporează metode on-line de detecție a defectelor. Aceste sisteme nu sînt tolerante la defecte, în sensul strict al definiției [229]. Principalele metode folosite în sistemele cu detecția defectelor pentru găsirea defectelor sînt: coduri detectoare și corectoare de erori, verificarea bitului de paritate, verificarea sumei, coduri aritmetice, coduri ciclice, autotestarea, verificarea timpului (Watchdog time), teste funcționale on-line, dublarea unei instrucții iar în caz de nereușită se oprește sistemul (IBM370/168). După oprirea sistemului la detectarea unei erori se trece la rularea unor programe de diagnostic.

Pentru blocul de memorie sînt concepute coduri detectoare de erori pe liniile de date. La liniile de intrare/ieșire se aplică cu prioritate controlul parității. Pentru unitatea centrală se pot prevedea linii duble pentru semnalele de comandă și compararea acestora. (Univac 1100/60) [17, 102, 162, 172].

2. Sistemele cu redondanță statică: Arhitectura unor astfel de sisteme este concepută astfel ca sistemul să funcționeze corect chiar și în prezența unor defecte prin masca-



rea acestora. În astfel de sisteme se folosește cu precădere coduri corectoare de erori, sau o redundanță de tip majoritar, într-o configurație fixă, care au rolul de a corecta sau izola defectul [45, 122, 183, 184, 191].

Logica de interconectare a modulelor rămâne fixă și nu necesită nici o intervenție din exterior. Astfel de sisteme în principiu nu au posibilitatea de a detecta erorile. Efectul defectului este automat neutralizat fără a se specifica dacă a apărut sau nu. Un astfel de mod de operare implică, ca prin acumularea defectelor să se producă o funcționare incorectă a sistemului. Pentru a elimina acest neajuns sistemele cu redundanță statică sînt prevăzute și cu tehnici de detecție a erorilor. Prețul de cost al sistemului în acest fel va crește, dar într-o rată neglijabilă față de prețul unui sistem prevăzut numai cu redundanță statică. [229].

3. Sisteme cu redundanță dinamică: La detectarea unui defect sistemul este reconfigurat prin deconectarea din sistem a componentei defecte sau prin înlocuirea ei cu o componentă de rezervă. În cazul deconectării componentei din sistem puterea de procesare, a acestuia poate scădea. După reconfigurare, efectul erorii trebuie să fie eliminat. Acest lucru se face prin întoarcerea sistemului de operare în punctul ce a precedat defectul și operarea va fi reluată de la acel punct (rollback).

În situația cînd o componentă a fost găsită defectă ea este înlocuită. Înlocuirea se poate face ON-LINE sau OFF-LINE. În modul OFF-LINE componenta se înlocuiește din exterior cu sau fără întreruperea sistemului.

În procedura ON-LINE înlocuirea echivalează cu o reconfigurare practică a sistemului. Mai există posibilitatea ca defectul să fie mascat (prin redundanță statică). În oricare caz componenta se înlocuiește fără întreruperea sistemului.

Reconfigurarea sistemului se face dinamic la recunoașterea unui defect, sau preventiv, cînd parametrii componentei scad sub un anumit prag. În cazul cînd în sistem se prevede și o redundanță statică unitatea defectă este deconectată sau înlocuită dacă sistemul este prevăzut cu metode de detecție a erorilor on-line [17, 93, 205, 216].

Sistemele cu redundanță dinamică sînt prevăzute cu metode adecvate de diagnoză pentru păsirea defectelor, acestea jucînd un rol important în buna funcționare a sistemului.

Reconfigurarea se poate face automat prin sistemul propriu on-line, sau manual prin off-line. În primul caz timpul de reconfigurare este scurt, iar în al doilea caz oprirea sistemului este mai lungă și poate cere o reinițializare a sistemului. Reconfigurarea on-line îmbunătățește atât coeficientul de disponibilitate cît și fiabilitatea sistemului.

Cele mai cunoscute sisteme cu redundanță dinamică sînt:

a) Sisteme de calcul paralele (fig.4.7,a). În această configurație dacă sistemul de calcul principal se defectează, atunci sistemul al doilea preia sarcina primului sistem. Comutarea unei lucrări de pe un sistem pe altul se face într-un timp relativ lung 15-30 min.

b) Sisteme de calcul paralele cu comutația perifericelor (fig.4.7,b). De obicei echipamentele periferice sînt scumpe și pentru a nu dota cele două sisteme cu periferice identice, se dublează doar procesorul și unitatea de memorie. Prin această tehnică prețul de cost al întregului sistem se reduce, prin dublarea numai a componentelor critice.

c) Sisteme de calcul paralele cu selector dublu a magistralei de i/o. Perifericele sînt legate direct cu cele două procesoare, ceea ce nu mai necesită timp pentru comutare în caz că procesorul principal este defect (fig.4.7,c). Procesoarele sînt în lucru simultan, ceea ce permite o continuitate în desfășurarea sarcinilor.

d) Sisteme de calcul paralele cu selector dublu a magistralei de i/o și cu magistrale de comunicație directă între procesoare (fig.4.7,d). În momentul defectului, procesorul principal trimite procesorului secundar o serie de date legate de starea sistemului. Cele două procesoare lucrează simultan. În program se introduc puncte de verificare. În momentul cînd un procesor ajunge în punctul de verificare, comunică celui de al doilea procesor informații de verificare referitoare la adresă, starea sistemului, rezultatele intermediare, etc. Procesorul al doilea verifică dacă aceste informații coincid cu

informațiile din propriul punct de funcționare și la rândul lui trimite informații de verificare.

Urmărirea funcționării corecte se face pe baza unui dicționar de puncte de funcționare [229].

e) Sisteme de calcul paralele cu selector și periferice dublate (fig.4.7,e). În astfel de structură există o mai mare flexibilitate de a conecta procesoarele și perifericele între ele la apariția unui defect [231].

f) Sisteme de calcul cu procesoare duble cuplate printr-o memorie comună (fig.4.7,f). Procesoarele au comun, memoria și echipamentele periferice [231].




Fig.4.7

De obicei pentru o cit mai rapidă comutare a sarcinilor de pe un sistem pe altul, cele două sisteme sînt puse să lucreze simultan, unde comunicarea cu lumea exterioară (proces) este realizată doar de o unitate (fig.4.8).

Cind un defect este detectat in unitatea A atunci comanda va fi preluată de unitatea B.

Din literatură se desprind patru moduri de comutare a sarcinilor de la un sistem la altul.

a) Cu program de diagnoză. Unitățile execută un program de autodiagnoză atunci cind comparatorul sesizează o diferență in funcționarea celor două unități. In caz că eroarea este găsită la unitatea A atunci se generează semnalele de comutare a sarcinilor pe unitatea B. Metoda este folosită de firma BELL [229].

b) Prin descompunerea sistemului in module care sînt prevăzute cu posibilități de autoverificare pe fiecare modul sau permit autotestarea întregului sistem, atunci cind comparatorul sesizează o diferență in funcționare.




Fig.4.8

c) Prin utilizarea unui comparator de timp (Watchdog time). Unitatea activă generează periodic semnale de verificare. Dacă in funcționarea acestei unități apare o eroare atunci semnalele de verificare nu mai apar, sau apar la momente diferite față de semnalul generat de comparatorul de timp, ceea ce determină sistemul să treacă controlul unității B.

d) Utilizarea unui arbitru extern de control. In momentul testării se generează un program de test pentru fiecare unitate. Programul de test trebuie să fie conceput să excite complet unitățile A și B. Rezultatul programului de test este de dorit să fie exprimat sub formă unei constante. Dacă apare o eroare într-o unitate atunci cu o probabilitate foarte mare rezultatul nu va fi cel așteptat.

Prin compararea rezultatelor cu constanta bună se determină unitatea defectă [229].

Sistemele tolerante la defecte, sau prevăzute cu posibilitatea detectării erorilor prezintă o deosebită importanță in

aplicații care impun o funcționare a sistemului în timp real fără perturbarea procesului de comandă, chiar și în prezența defectelor. Sistemele cu redundanță statică sunt utilizate în minuni de scurtă durată și în care intervenția omului nu este posibilă. Aceste sisteme comportă un preț de cost foarte ridicat, față de sistemele care nu sunt tolerante la defecte. Prețul poate fi până la 210 % mai mare.

Sistemele cu redundanță dinamică sunt mai ieftine, numai cu 100 % mai scumpe decât sistemele clasice, în schimb necesită un anumit timp din momentul în care a fost depistată eroarea până în momentul înlocuirii componentei defecte.

Sistemele cu detectarea erorilor sunt cu cel mult 50 % mai scumpe decât sistemele care nu sunt tolerante la defecte. Ele prezintă particularitatea că defectul nu poate fi înlăturat decât din exteriorul [127, 216].

#### 4.4. Concluzii privind diagnoza blocurilor numerice complexe

Pe baza analizei făcute se poate desprinde concluzia că diagnoza unor blocuri numerice complexe cu un număr mare de componente și funcții, prezintă un grad ridicat de complexitate. Utilizarea metodelor clasice de diagnoză folosite pentru scheme cu un număr redus de componente nu sunt adecvate blocurilor numerice complexe. Mai mult prin utilizarea circuitelor integrate pe scară largă, blocurile prezintă caracteristici speciale care influențează diagnoza.

Principalele probleme care se pun la diagnoza unităților numerice complexe sunt:

- Blocurile numerice pot fi realizate cu circuite a căror densitate de integrare este foarte diferită, cu structura internă puțin cunoscută de către utilizator. Din acest motiv metodele de test orientate pe structură nu pot fi aplicate ;

- Prin trecerea la integrarea pe scară mare și foarte mare circuitele își pierd din transparență. Nu se mai pot aplica procedeele de testare structurală. Testarea tuturor căilor activate și găsirea defectelor de punere pe unu, respectiv de punere pe zero nu mai este posibilă dar nici necesară, deoarece circuite integrate LSI funcționale compatibile, pot fi realizate diferit.

- Datorită numărului mare de funcții realizate, în timpul diagnozei nu se poate stăpîni în întregime procedeul de testare, chiar dacă s-ar utiliza un sistem de calcul pentru simulare.

- Testarea completă a tuturor funcțiilor cu toate combinațiile de date permise nu mai este posibilă, datorită volumului prea mare de date și a timpului prohibit. Stabilirea testului are un caracter euristic.

- Datorită caracterului complex și a funcționării date, nemodificabil nici pentru scopuri de diagnoză, nu se pot aplica metode cvasistatice, fiind necesare metode de test dinamice.

- La diferite circuite integrate LSI, exemplu microprocesoare sau sisteme complexe, se poate trece de la activarea căilor la activarea nodului. Această posibilitate există doar atîta timp cît este posibil accesul din exterior la aceste module. Dacă gradul de integrare crește în continuare, ceea ce este sigur, nici această metodă nu mai este posibilă.

Toate problemele prezentate duc la concluzia că o testare structurală este neaplicabilă urmînd a se aplica o testare funcțională. De aici rezultă deplasarea centrului de greutate pe teste realizate prin program. Avantajose din punct de vedere al testării s-au arătat a fi structurile orientate pe magistrale. În acest fel se realizează alegerea modulelor, la care se permite în mod simplu introducerea și extragerea informațiilor de diagnoză.

Prin utilizarea metodelor de proiectare pentru îmbunătățirea testabilității la nivel de circuit integrat bloc sau sistem se poate obține o flexibilitate sporită la testare și posibilități mai bune de diagnoză dar cu o creștere a complexității structurii cu implicații asupra prețului de cost. În plus nu se rezolvă în totalitate aspectele legate de localizarea defectelor. Metodele de proiectare pentru îmbunătățirea testabilității nu sînt general valabile, fiind necesare eforturi de adaptare pentru fiecare aplicație în parte.

Se apreciază că prin îmbunătățiri tehnologice testarea funcțională la nivel de circuit integrat ar putea fi rezolvată în cadrul modului, rămînd deschisă problema testării la nivel de bloc sau sistem.



Considerăm că în această direcție realizarea unor structuri autotestabile prevăzute cu programe de test corespunzătoare pot asigura o soluție optimă. Această orientare este susținută de faptul că tot mai frecvent se utilizează în prezent, sisteme de calcul multiprocesor, ceea ce permite, printr-o structură de interconexiuni corespunzătoare, ca procesoarele din sistem să fie utilizate și la diagnoză. În acest fel partea de hardware crește nesemnificativ.

Prin autodiagnoză se pot rezolva majoritatea problemelor ridicate de asigurarea bunei funcționări a unui sistem, de localizarea părții din sistem defectă. Blocul defect poate fi testat în continuare off-line, sau on-line. În cazul unei testări on-line părțile nedefecte ale sistemului pot contribui la localizarea modulului sau a circuitului defect, dacă sînt prevăzute programe de test adecvate.

Apreciem că această lucrare contribuie în mod original la rezolvarea unor aspecte teoretice legate de realizarea unor structuri de calculatoare cu posibilități de autotestare. Rezolvînd problema găsirii unui optim între numărul de unități din sistem, numărul de unități defecte detectate și numărul de interconexiuni între unități. Prin tratarea aspectelor legate de diagnoza unităților defecte permanente și intermitente, într-o formă unitară și originală, lucrarea se încadrează printre puținele lucrări de specialitate, care abordează și aprofundează toate problemele legate de găsirea celor mai eficiente structuri autotestabile cit și de rezolvare practică a autodiagnozei prin implementarea unor metode de diagnoză adecvate.



## CAPITOLUL 5

### SISTEME MULTIMICROPROCESSOR CU POSIBILITATI DE AUTOTESTARE

#### 5.1. Arhitectura SAI

SAI fac parte din categoria sistemelor tolerante la defecte, in sensul celor prezentate in paragraful 4.3. In aceasta directie exista un numar foarte mare de arhitecturi posibile privind detectia, mascarea si repararea defectelor. In general structura unui sistem tolerant la defecte s-a ales in functie de gama de aplicatie din care trebuie sa faca parte sistemul.

Pe baza analizei facute [176, 229] rezultă că sistemele autotestabile pot fi împărțite in trei tipuri arhitecturale distincte. Criteriu după care s-a făcut această clasificare derinde de posibilitatea sistemului de a fi divizat in  $n$  unitati functionale, care să respecte condițiile din ipoteza 2.1. In principiu fiecare unitate trebuie să fie capabilă de generarea și de test spre alte unități și să poată evalua răspunsul acestei unități. Acest lucru implică ca fiecare unitate să fie prevăzută cu o unitate de memorie proprie, pentru stocarea programelor de test, să aibe posibilitatea de prelucrare a informațiilor necesare generării stimulilor de test și să poată evalua funcționarea altor unități pe baza răspunsurilor acestora la stimuli de test. In functie de posibilitățile de divizare in unități functionale sistemele autotestabile pot fi conectate direct, sau *indirect*.

#### 5.1.1. SAImultiprocesor.

Sunt sistemele care pot fi împărțite in  $n$  unități functionale, între care există legături de test, conform celor indicate in capitolul 2. In această categorie ar putea intra rețelele de calculatoare sau sistemele multimicroprocesor [226].

O categorie de sisteme autotestabile multiprocesor conectate direct ar putea fi sistemele complet interconectate prevăzute atât cu detecția erorilor cât și cu mascarea și repararea defectelor, dacă sistemul este prevăzut cu programe adecvate de test și o redundanță statică și dinamică corespunzătoare. Astfel de sisteme ar prezenta caracteristici foarte bune din punct de vedere al detecției defectelor, simplificând mult programele de test. Sistemul ar putea detecta defecte multiple și prin reconfigurare, unitățile defecte ar putea fi înlocuite sau deconectate. Prezintă dezavantajul unor interconexiuni directe între module care să faciliteze generarea stizurilor de test și evaluarea răspunsurilor. Aceasta implică că fiecare procesor trebuie să fie conectat direct cu cel puțin alte  $t$  procesoare prin legături dedicate. Inserarea unui procesor suplimentar necesită o mulțime de noi conexiuni. În schimb, modularitatea locală, imunitatea la defecțiuni și capacitatea de reconfigurare sînt sporite. O astfel de structură poate funcționa și la o capacitate de procesoare mai redusă prin simpla deconectare a procesorului sau procesoarelor defecte.

Apariția conflictelor între procesoare nu este probabilă, iar logica circuitelor de comunicație este simplă. Această arhitectură impune tehnici de adresare directă a locațiilor în care se trimit mesajele. Sistemele de acest tip pot fi concentrate sau distribuite geografic, prima variantă fiind mai răspîndită [220, 23].

Printre alte posibilități de interconectare directă a microprocesoarelor se prezintă arhitecturile cu memorie comună și cele cu magistrală comună.

Arhitecturile <sup>cu</sup> memorie comună, reprezintă cel mai răspîndit mod de interconectare a procesoarelor și constă din faptul că procesoarele comunică printr-o memorie comună accesibilă fiecăruia dintre ele. Memoria comună este utilizată mai degrabă ca un mijloc de comunicare și nu neapărat ca un mijloc de înmagazinare a datelor. Modularitatea locală a sistemului este foarte bună, în sensul că un procesor poate fi adăugat oriunde în cadrul arhitecturii, procesoarele fiind echivalente din punct de vedere topologic. Mărirea capacității de transmitere a mesajelor poate fi efectuată prin mărirea dimensiunii memoriei comune. Costul sistemului este în mod fundamental influențat de

tipul structurii prin care procesoarele au acces la unitatea de memorie. Adăugarea unui procesor duce la creșterea complexității structurii căilor de comunicație cu memorie. Dacă însă memoria este conectată la toate procesoarele printr-o magistrală comună, modularitatea devine foarte bună, în schimb banda de frecvență a magistralei impune o limitare severă a performanțelor sistemului. Complexitatea comunicațiilor nu este prea mare, efectul defectării unui procesor afectează într-o măsură mică întregul sistem. Pot apărea de asemenea fenomene de distrugere accidentală sau deliberată a informațiilor depuse în memorie, dacă nu se impune restricții în accesul procesoarelor la memoria comună. Acest tip de sisteme au apărut datorită necesității înmagazinate unor programe și fișiere de utilizare comună, utilizarea memoriei ca mijloc de comunicație aparținând ca un efect secundar.

Eficiența sistemului nu crește proporțional cu numărul procesoarelor suplimentare. Când memoria este utilizată pentru ambele scopuri menționate anterior, numărul de procesoare ce pot fi cuplate în mod eficient într-o asemenea structură depășește rar numărul de trei datorită creșterii numărului de conflicte potențiale în accesul la memoria comună [230].

Arhitecturile cu magistrală comună includ un anumit număr de procesoare conectate la aceeași magistrală prin care ele comunică direct. Modularitatea obținută este foarte bună și nu depinde de poziția relativă a procesoarelor adăugate în raport cu cele existente. În ceea ce privește numărul de conexiuni la magistrală, modularitatea nu se obține ușor, necesitând înlocuirea magistralei sau dublarea ei pentru creșterea eficienței comunicațiilor, lucru care duce la modificarea interfeței cu toate procesoarele. Isunitatea la defecțiuni este foarte bună în raport cu defectarea procesoarelor și foarte scăzută în raport cu defectarea magistralei. În plus, magistrala reprezintă principala limitare a acestui tip de sisteme. Datorită prețului ridicat al cablurilor se utilizează de obicei magistrale cu transmisie serie. Fiabilitatea sistemului poate fi mărită prin dublarea magistralei [106, 226, 230].

### 3.1.2. SAJ-multiprocesor conectate indirect.

Conectarea între procesoare se face prin intermediul

unei anumite structuri hardware, numită comutator. În literatura de specialitate se amintesc mai multe arhitecturi multiprocesor conectate indirect. Cele mai performante din punct de vedere al imunității la defecte sînt:

Arhitectura stea. Arhitectura stea are multe trăsături comune cu arhitecturile cu conectare directă și căi de comunicație partajată. În ambele cazuri, mesajele trebuie să treacă prin anumite structuri hardware. Modularitatea este bună în ceea ce privește procesoarele, dar slabă în ceea ce privește comutatorul. Imunitatea la defectele comutatorului și posibilitatea de reconfigurare sînt reduse datorită faptului că adăugarea unui procesor implică utilizarea unui comutator central mai complex.

Arhitecturi cu magistrală comună controlată de un comutator central. Procesoarele sînt conectate la comutatorul central printr-o magistrală comună partajată printr-o logică adecvată de priorități și control, ceea ce face ca la un moment dat un singur procesor poate deveni controlorul de magistrală. Ca etere, procesoarele trebuie să preia controlul magistralei înainte de a transmite mesajele către comutator, care la rîndul lui le retransmite către destinația corectă. Caracteristicile acestei arhitecturi sînt similare cu ale arhitecturii stea cu comutator central. Modularitatea ei este superioară în față arhitecturii stea, deoarece microprocesorul suplimentar trebuie conectat numai la magistrală și nu la comutator. Acest tip de arhitectură nu este prea larg utilizat, datorită faptului că fiabilitatea sistemului este puternic dependentă de magistrala comună și de comutatorul central.

Rețele regulate. constau dintr-o matrice de microprocesoare conectate între ele prin conexiuni dedicate în structuri topologice simetrice. Modularitatea acestui tip de arhitectură este mică, deoarece adăugarea unui procesor distruge simetria rețelei. Pentru mărirea puterii de preluorare trebuie adăugate mai multe procesoare astfel încît să se păstreze simetria rețelei. [227, 230]. Structura este inflexibilă iar complexitatea comunicațiilor nu este prea mare. Imunitatea la defecte este bună și depinde de protocolul de comunicație. Posibilitățile de reconfigurare sînt mici, dar fiindcă trebuie menținută simetria rețelei. În cazul apariției defecte se menține buna funcționare în detrimentul simetriei. Arhi-

tecurile regulate deși foarte elegante sînt dificil de realizat [20]. Cea mai întilnită este arhitectura ierarhizată tip arbore, în care fiecare procesor comunică numai cu un procesor superior și cu toți procesorii ierarhic inferiori.

Rețele neregulate, constau în faptul că fiecare procesor poate fi conectat cu orice număr de vecini prin conexiuni dedicate. Modularitatea locală este foarte bună, căci în orice punct al rețelei se pot introduce atât procesoare, cît și conexiuni suplimentare. Costul inserării nu este prea mare, putîndu-se reduce la costul unei singure conexiuni suplimentare. Flexibilitatea este foarte mare. Cu cît o structură este mai simetrică cu atît este mai flexibilă, deoarece între două procesoare date se pot realiza o multitudine de căi de comunicație. Dezavantajul imediat constă din complexitatea sporită a protocoalelor de comunicație.

Cele mai cunoscute aplicații ale structurilor neregulate sînt rețelele de calculatoare distribuite pe spații geografice întinse [100, 194, 226].

### 5.1.3. SA/redondante.

În cazul unor sisteme în care nu toate cele  $n$  unități funcționale îndeplinesc condiția de a fi prevăzute cu memorie și posibilități de prelucrare a informației, dar există un număr minim de unități (trei) care să îndeplinească condițiile impuse prin ipoteza 2.1, atunci sistemul se poate împărți într-un subsistem autodiagnosticabil. Subsistemul astfel constituit va forma partea centrală a sistemului (hardcore) din punct de vedere al testabilității, de la care se va testa restul componentelor din sistem printr-o metodă de activare a modulelor. Astfel de sisteme pot fi prevăzute cu redondanță statică pentru mascarea defectelor și/sau redondanță dinamică pentru reconfigurarea sistemului, fie prin înlocuirea componentei defecte, fie prin preluarea sarcinilor unităților defecte de către unitățile funcționale corecte. Acest lucru se va realiza prin scăderea capacității de procesare a sistemului.

În general componentele unui sistem care sînt capabile să-și autogenerese stimuli de test sînt microprocesoarele în cooperare cu elemente de memorie. Astfel de soluții cu hardcore este indicată în cazul sistemelor multimicroprocesor,



prevăzute cu un număr limitat de microprocesoare, care se doresc a fi interconectate prin structuri simple și sigure.

O ultimă categorie de SATEr fi acele sisteme care nu pot fi divizate într-un număr minim de unități funcționale, care să satisfacă condițiile de autodiagnoză. In această situație este necesară introducerea unor elemente redondante care să preia funcția de generare și evaluare a modulelor din sistem. Redondanța se va manifesta atât la nivel hard cit și la nivel soft. In acest caz elementele redondante vor trebui să fie realizate cu un minim de componente. Astfel de sisteme implică utilizarea unor metode de proiectare adecvate pentru îmbunătățirea testabilității.

Sistemele autotestabile redondante prezintă dezavantajul că sînt puțin flexibile, fiind destinate unor aplicații particulare; sînt relativ scumpe. Nu pot fi adaptate simplu pentru o nouă aplicație, ceea ce implică o reconfigurare a structuri atât la nivel de hard cit și la soft.

O structură autotestabilă multimicroprocesor prezintă in prezent calea cea mai eficientă și cu cele mai mari perspective de utilizare. Pentru alegerea unei arhitecturi multiprocesor cu posibilități de autotestare se va analiza unele structuri multiprocesor pentru adoptarea unor soluții practice, economice și performante, care să satisfacă cerințele obiectivelor urmărite.

## 5.2. Sisteme multimicroprocesor.

Configurațiile multimicroprocesor au căpătat in ultima vreme o deosebită importanță [15b, 220] prin împartirea sarcinilor între mai multe procesoare ce sînt superioare celor cu un singur calculator central puternic.

Ideea de a utiliza mai mult de un element de prelucrare pentru îmbunătățirea performanțelor sistemului a precedat apariția microprocesoarelor, dar abia acum tehnologia permite utilizarea puterii de calcul într-o gamă largă de aplicații care nu era pînă acum practică din cauza prețului prohibitiv și dimensiunilor mari.

Avantajele care apar prin utilizarea sistemelor multimicroprocesor (MMP) sînt: sensibilitatea redusă la perturbații, timpul de execuție a unei sarcini este mult redus permi-

tind chiar lucru în timp real; fiabilitate sporită (prin redundanță sau imunitate la defecte); dezvoltarea modulară a sistemelor (spațială și funcțională); partajarea resurselor (hardware, programe, date, timp); partajarea funcțională a sarcinilor pe procesoare specializate; un raport cost/performanță excelent.

Odată cu aceste avantaje, realizarea sistemelor multimicroprocesor ridică o serie de probleme: separarea sarcinilor executate în paralel pe mai multe procesoare; determinarea celor mai eficiente structuri de interconectare a procesoarelor; proiectarea unor mecanisme cât mai adecvate pentru translatarea adreselor logice în adrese fizice; eliminarea interblocărilor care apar când un procesor așteaptă după o resursă alocată altuia; proiectarea unor structuri hardware și software care să faciliteze imunitatea la defecte a SMM [220, 221, 223, 224].

Rezolvarea problemelor enunțate face ca concepția și strategia aplicării SMM să se dezvolte în mod nesistematic; existând un număr mare de soluții bune pentru un anumit tip de aplicație.

Pentru realizarea unor sisteme multimicroprocesor trebuie bine definite relațiile logice între diversele elemente ale sistemului. În acest context, structura logică se referă la modul în care funcțiile de comandă sunt distribuite între diversele elemente ale sistemului. Cele mai frecvente sunt relațiile de subordonare și de cooperare. Într-un sistem în care relațiile sunt de subordonare, elementele sunt structurate ierarhic implicând relații stăpîn-sclev; într-un sistem în care relațiile sunt de cooperare, elementele sunt echivalente din punct de vedere logic, implicând relații de egal la egal [220, 221].

La nivel de structură fizică SMM implică metode specifice de transfer a informațiilor și depinde de aranjamentul comunicațiilor interprocesor și de modul de interconectare.

Referitor la comunicațiile interprocesor, acestea se pot efectua fie printr-o memorie comună, fie printr-o structură de magistrală. În structura cu memorie comună, toate transferurile de date se fac prin memoria comună și elementele, nu au acces direct unul la celălalt. În cazul structurii cu magistra-



lă, o legătură logică stabilită pe structura de registrelă creează o cale de comunicare între elemente; în cazul cel mai general transferurile de date sînt inițiate și îndeplinite într-o manieră distribuită.

La sistemele cu transferuri mari de date tehnicile menționate nu sînt eficiente datorită conflictelor sporite pentru resursele comune. Problema se complică și mai mult în sistemele microprocesor datorită timpului de acces memorie-procesor și datorită capacităților de transfer limitat între I/E-procesor [220].

Ein punctul de vedere al conectării elementelor există multe moduri de a interconecta un număr de  $n$  elemente într-un sistem, dar în stabilirea schemei de interconectare apar factori ca fiabilitatea și dezvoltarea. O schemă fiabilă asigură o cale secundară în cazul în care legătura, calea directă, între două elemente se defectează. O schemă de interconectare flexibilă, permite adăugarea de noi elemente fără afectarea structurii existente [226]. Cele patru scheme de interconectare mai importante sînt: cu magistrală comună, stea înel, complet conectate [220]. Celelalte topologii au la bază combinații sau variații ale acestora.

Cele mai indicate scheme de interconexiuni în SAT sînt cele cu magistrală comună sau complet conectate.

În funcție de modul de interconexiune sistemele pot fi clasificate după gradul de cuplare și natura intercomunicațiilor între procesoare. Cuplarea se referă la abilitatea diverselor elemente de a-și partaja resursele, la cele două extreme situîndu-se sistemele: slabcuplate și cele puternic cuplate.

Sistemele slab cuplate, sau rețele de calculatoare, au următoarele caracteristici [135, 226, 230].

- Rețelele conțin un număr de sisteme de calcul independente, care pot fi dispersate pe spații geografice foarte mari.

- Interconectarea între calculatoarele din rețea se face printr-o interfață de comunicare, unde legăturile de comunicație sînt în general legături serie de mare viteză.

- Comunicațiile intercalculator sînt supuse unui protocol rigid .

In general rețeaua este utilizată numai pentru comunicații. Prelucrarea propriu-zisă se face de fapt pe cite un element al rețelei. In cadrul rețelei oricare utilizator poate folosi facilitățile de calcul ale celorlalte elemente.

Rețelele de calcul cu cerințele lor rigide in ceea ce privește comunicațiile interprocesor, nu sint direct aplicabile SMM, dar probabil versiuni modificate ale rețelelor de calculatoare vor fi realizate și cu microprocesoare.

Sistemele cuplate puternic, sau SMM propriu-zise se caracterizează:

- Dispun de o memorie comună. In plus, fiecare procesor poate avea o memorie separată de date.

- Dispun de un sistem de operare comun. Un singur sistem de operare controlează și coordonează toate interacțiunile dintre procesoare și procese.

- Dispun de resurse partajate. Resursele sistemului sint in general partajate între procesoare, ca de altfel și intrările/ieșirile (I/E).

- Sincronizarea interprocesoarelor ce cooperează este absolut necesară.

- Fiecare dintre procesoare prezintă o anumită autonomie

- Sarcinile pe procesoare sint egal distribuite, in general, iar in caz de supraîncărcare a unui procesor se permite o reconfigurarea dinamică a sarcinilor.

Limitarea majoră a sistemelor multiprocesor puternic cuplate constă in posibilitatea apariției conflictelor in accesul la memoria comună. Acest fapt tinde să limiteze superior numărul procesoarelor care pot fi efectiv guvernate de un singur sistem de operare. Cele mai multe configurații procesor-memorie tind să reducă cantitatea conflictelor referitoare la accesul la memoria principală. Cele mai utilizate structuri procesor-memorie sint:

- cu magistrală comună; toate elementele sistemului sint conectate la o magistrală comună.

- cu comutator; elementele sint conectate la un modul separat, denumit comutator, care poate asigura mai multe conexiuni simultan între perechi de elemente.

- cu memorie multipart, la care fiecare element de memorie are mai multe registre de memorie (part) de acces, și e

conectat la celelalte elemente printr-o magistrală multiplă.

Sistemele care combină cele mai bune calități ale sistemelor tare și slab cuplate sunt mai adecvate în SMM. Aceste structuri moderat cuplate sunt cunoscute sub denumirea de sisteme de microcalculatoare distribuite. În astfel de sisteme, sarcina totală de prelucrare este împărțită de așa manieră încât să poată fi alocată la o varietate mare de elemente.

Sistemele distribuite realizate cu microprocesor se caracterizează prin:

- Fiecare element individual constă dintr-un microprocesor, memorie locală RAM, ROM, și eventual poate utiliza sau controla periferice.

- Structura sistemului nu este în mod necesar simetrică deoarece procesoarele sale pot să prezinte complexitate diferită.

- Comunicarea interprocesor se face cu precădere prin date. Totuși în anumite situații datele pot conține comenzi sau includ răspunsuri la cereri specifice.

- Fiecare componentă hard sau soft este croită pentru sarcina specifică ce o îndeplinește, fiind dedicată sarcinii de îndeplinit.

- Procesoarele pot fi distribuite local (în același laborator, fabrică, vehicul) sau geografic (sisteme de comunicație), iar sarcina de îndeplinit să fie bine cunoscută dinainte, astfel încât funcțiile sistemului să poată fi divizate între elementele individuale de prelucrare.

Comenzile numerice, comanda proceselor, automatizările discrete sînt exemple posibile de aplicare a arhitecturilor multiprocesor distribuite [204, 188].

Luînd în considerare fluxul instrucțiunilor și datelor, sistemele de calcul au fost divizate în sisteme cu prelucrare serie și sisteme cu prelucrare paralelă.

În cadrul sistemelor cu prelucrare serie se încadrează:

- Sistemele cu un singur flux de instrucții și un singur flux de date - SISD (Single Instructions Stream-Single Data Stream). Un sistem SISD este un sistem clasic (von Neumann) care execută instrucțiunile secvențial.

Sistemele cu prelucrare paralelă sînt împărțite:

- Sisteme cu mai multe fluxuri de instrucții și un sin-

gus flux de date - MISD (Multiple Instruction-Single Data Stream). Au existat controverse în legătură cu tipul sistemelor ce ar trebui incluse în această clasă. Aceste structuri sînt practic nerealizabile [220].

- Sisteme cu un singur flux de instrucții și mai multe fluxuri de date - SIMD, care includ sistemele cu prelucrare paralelă: procesoarele matriciale și cele asociative. Ele au în general o singură unitate centrală de control, care aduce și decodifică instrucțiile și care apoi difuzează controlul elementelor de prelucrare (procesoare).

- Sisteme cu mai multe fluxuri de instrucții și mai multe fluxuri de date - MIMD, multiprocesoare propriu-zise. Clasa MIMD, este cea mai generală, conține sisteme cu mai multe procesoare, fiecare cu propria unitate de comandă.

Clasificarea făcută mai sus de Flynn a fost îmbunătățită de alți autori (Fraun, White) [220], printr-o diferențiere a sistemelor MIMD astfel: sisteme puternic cuplate, sisteme slab cuplate și sisteme moderat cuplate. Acești autori postulează explicit că MISD este o clasă pur teoretică de calculatoare paralele fără nici o valoare practică.

O clasificare după modul de prelucrare și de interacțiune este prezentată în fig.5.1 [220].

În sistemele SIMD (numite și sisteme cu procesor paralel), o singură unitate de comandă aduce și decodifică instrucțiile. Instrucția este executată de unitatea de comandă însăși, sau este difuzată către alte elemente de prelucrare (aceeași instrucție este executată de un vector de procesoare asupra unui vector de date).

În cadrul procesoarelor matriciale, instrucțiile manipulează simultan vectori de date, iar capacitatea unității de comandă este limitată, fiind cele mai eficiente arhitecturi SIMD din punct de vedere al raportului cost/performanță. Viteza de execuție a acestui tip de organizare este foarte mare datorită paralelismului operațiilor pe diferite fluxuri de date. În acest tip de sisteme, elementele de prelucrare sînt independente, fiecare dispunînd de memorie și registre proprii, dar conducînd sub controlul unei singure unități de comandă.

Procesoarele asociative au acces și operează asupra datelor prin conținutul lor nu prin adresă. Ele constituie un

tip de procesoare matriciale in care elementele de prelucrare nu sînt adresate direct. Ele sînt adresate cînd sînt satisfăcute anumite relații între conținutul unui registru încărcat de unitatea de comandă și detele conținute în registrele asociative din elementul de prelucrare. Procesoarele astfel selectate primesc următoarea instrucție din program în timp ce celelalte rămîn inactive.




Fig.5.1

Procesoarele ortogonale se caracterizează prin blocul de memorie care poate fi adresată atât direct (cuvînt cu cuvînt pentru un calculator de I/E) cît și pe octet (pe felii de cite un octet de mai multe elemente de prelucrare). O astfel de adresare se realizează asociativ.

### 5.3. Implementarea unui SAI multimicroprocesor.

Pentru implementarea și realizarea unui sistem de calcul multimicroprocesor cu posibilități de autotestare se propun două soluții. Ambele soluții implică conceperea unei celule autotestabile, care să reprezinte partea principală, din punct de vedere al testării, a unui sistem multimicroprocesor. Celula autotestabilă a fost prevăzută cu următoarele caracteristici:

- Să implice utilizarea unui minim de hard și soft suplimentar pentru partea de testare.

- Să asigure testarea tuturor componentelor din cadrul celulei, în faza de rulare a programelor de test.

Programele de test vor fi rulate automat, la începutul executării sarcinilor, sau la cererea operatorului.

- Celula autotestabilă va fi concepută sub forma unui sistem distribuit, cu posibilități de utilizare într-un număr mare de aplicații.

Dacă celula autotestabilă face parte dintr-un sistem de calcul cu un număr mare de componente fazele de testare ar comporta următoarele etape:

- a) - testarea nucleului (celulei) autotestabile.

- b) - extinderea nucleului.

- c) - repetarea pasului b, până la eruzarea blocurilor sistemului.

Etapa a) este cea care ridică cele mai complexe probleme, cu precădere în cazul autotestării, deoarece nu se poate executa o evaluare a răspunsurilor blocului testat și lua decizia corespunzătoare, de către un bloc în stare de funcționare incertă.

Celula autotestabilă trebuie să fie realizată din cel puțin trei unități funcționale ce posedă proprietățile din ipoteza 2.1.

În cazul unui sistem multimicroprocesor cu posibilități de autotestare, blocurile funcționale pot cuprinde un microprocesor și o memorie fixă ROM, în care sînt depuse programele de test. Microprocesorul îndeplinește rolul de comandă și evaluare a testelor. Mai mult microprocesorul poate, împreună cu memoria ROM, să-și genereze programe de autotest



[212], dar nu poate să evalueze răspunsul. Acest lucru îl va îndeplini altă unitate din cadrul sistemului.

Pentru îndeplinirea condițiilor din capitolul 2 și având în vedere caracteristicile microprocesoarelor se propun două soluții de implementare a unei celule autotestabile.

### 5.3.1. Arhitectura SATcu trei microprocesoare.

SATcu trei microprocesoare se prezintă în fig.5.2. O uni-




Fig.5.2

tate funcțională este concepută să cuprindă un microprocesor ( $\mu P$ ) și o memorie fixă ROM ce conține programul de test pentru microprocesorul din unitatea respectivă. Evaluarea funcționării corecte a unei unități este făcută de o altă unitate.

Modul de evaluare depinde de programele de test. Acestea trebuie să asigure o excitare corespunzătoare a microproce-

scorului și a memoriei ROM. În literatură se dau mai multe soluții bune pentru programele de test [206, 212, 220]. Strategia de evaluare poate fi concepută:

- unitatea de evaluat să aibă acces la punctele de verificare intermediabile din programul de test. În momentul în care se detectează o eroare se întrerupe programul de test se poziționează elementul sindromului în mod corespunzător și se trece la testarea unității următoare.

- unitatea de evaluat are acces doar la rezultatul final al testului. În acest caz interconectarea se face mai simplu, dar timpul de testare este mai lung.

SATcu trei microprocesoare poate fi conceput atât pentru detectarea erorilor dar și pentru mascarea acestora dacă în timpul funcționării sistemului cele trei  $\mu P$  sînt conectate să lucreze într-o logică majoritară. Structura unui astfel de sistem este mai complexă, cele trei  $\mu P$  vor executa aceeași



sarcină iar în timpul testării sistemul trebuie reconfigurat ca în fig.5.2. Prin reconfigurare și o detecție corespunzătoare unitatea defectă poate fi deconectată din sistem, sau înlocuită, dacă se prevede acest lucru.

Dezavantajul unei astfel de structuri constă în faptul că interconectarea unităților funcționale este mai dificil de realizat, în schimb prezintă o flexibilitate sporită în aplicații.

### 5.3.2. Arhitectura SATcu două microprocesoare.

SATcu două microprocesoare se prezintă în fig.5.3. Sistemul s-a descompus în două unități funcționale realizate cu




Fig.5.3

unități este mai simplă (se face între două micro sisteme); unitatea funcțională  $u_1$  este simplă ceea ce implică că și testarea ei se face mai simplu.

Dacă  $u_1$  este un simplu comparator, atunci nu poate fi folosit decât la detecția defectelor. Dacă  $u_1$  încorporează un AS atunci prin stocarea unei memorii fixe ROM, cu rolul de a memora dicționarul de semnături, acest bloc poate fi utilizat și la localizarea defectelor, dar complexitatea unității poate crește până la nivelul unui micro sistem.

Pentru implementarea unui sistem autotestabil multi-microprocesor s-a ales varianta cu două microprocesoare.

microprocesor și un al treilea element redundat format dintr-un comparator sau un analizor de semnături, care are rolul de a evalua comportarea unității  $u_2$ , pe baza programului de test rezident în memoria ROM a acestei unități. Acest bloc va indica despre unitatea  $u_2$  că este funcțional corectă sau defectă.

Avantajele unei astfel de structuri constă în faptul că interconectarea între

**5.4. Sistem biprocesor cu posibilități de autotestare.**

**5.4.1. Structura sistemului.**

Sistemul biprocesor cu posibilități de autotestare a fost conceput sub forma unui sistem cu funcții distribuite format din două micro sisteme [175]. Micro sistemele s-au realizat cu Z80 respectiv I8080. Din punct de vedere logic sistemul s-a organizat pe verticală cu funcția principală pentru micro sistemul ( $\mu S$ ) Z80 și de subordonare pentru  $\mu S$  cu I8080.  $\mu S$  realizat cu I8080 are rol de procesor cu I/E fiind specializat, în cadrul sistemului, pe operații de I/E.

Fiecare  $\mu S$  este prevăzut cu magistrală proprie, dar cu posibilități de interconectare a sistemelor. Comunicația între procesoare se face prin intermediul alocării unui spațiu de memorie comună pentru cele două  $\mu S$  (fig.5.4). Blocul de inter-




Fig.5.4

conectare a micro sistemelor realizează cuplarea magistrelor sistemului Z80 (magistrala de adrese, magistrala de date și cea de comenzi) la magistralele sistemului 8080, permițind prin aceeaș accesul microprocesorului Z80 la toate resursele sistemului cu 8080; cu excepția blocului de memorie în care este rezident sistemul de operare pentru sistemul cu 8080.

La microsistemul realizat cu microprocesorul Z80 memoria este alocată astfel încît programele de test și monitorul să înceapă de la adresa 0000H. Ținînd cont de acest fapt, primii 8 KO din memoria sistemului este ocupată de o memorie fixă EPROM. Următorii 8 KO vor fi folosiți ca spațiu de comunicare între cele două sisteme.

Programele ce permit lucru cu resursele sistemului Z80, (memoria RAM, dispozitivele periferice, adresate ca locații de memorie), în cazul conectării magistrelor microsistemelor, sînt rezidente tot în memoria EPROM.

Programul de test este conceput să testeze microprocesorul Z 80, blocul de decodificare și selecție, memoria EPROM, monitor. Testarea se va face în colaborare cu unitatea  $u_1$ .

În conformitate cu [206] testarea unui microprocesor (fără componente externe) se face prin aplicarea unor stimuli determinați (instrucții, în esență) și evaluarea se face pe baza răspunsului la acești stimuli de către un bloc de evaluare/decizie. Aplicarea stimulilor se face într-o succesiune stabilită de necesitatea verificării unor funcții ale microprocesorului (decodificarea registrelor, transferul de date, decodificarea instrucțiilor, prelucrarea datelor, etc.).

Deși oferă o capacitate bună de detecție a defectelor, metoda prezintă următoarele dezavantaje: se testează doar microprocesorul, introdus într-un testor și nu în schema de aplicație; este necesară prezența unui sistem de generare a stimulilor de test, evaluarea răspunsurilor și decizie, deci un testor autonom; volumul de memorie ocupat de către programele de test este mare (în [206] se indică 1 KO doar pentru verificarea decodificării registrelor).

Din aceste motive, pentru sistemul biprocesor s-a ales varianta de testare a setului de instrucții ale microprocesorului pe baza unui program de test ales convenabil, pentru a asigura o testare exhaustivă a setului de instrucții, pe baza modelului propus în [206, 212], în care generarea stimulilor de test se face de către însuși blocul de testat prin memoria EPROM, iar evaluarea răspunsurilor se face fie printr-o metodă de comprimare (analiza de semnături) fie prin compararea rezultatului final cu o valoare determinată. Decizia se realizează de către un bloc activat de rezultatul comparării.

O astfel de testare asigură atât verificarea microprocesorului dar și a memoriei EPROM, a magistralei de date și adrese.

Dacă în cadrul programului de test AS găsește că microprocesorul Z 80 este defect, elementul de decizie intrerupe executarea programului de test și se trece la executarea programului de testare a următoarei unități (8080).

După verificarea funcționării celor trei unități se poate determina unitatea defectă. În cazul că Z 80 este defect se intrerupe funcționarea sistemului, dacă Z 80 a fost pusit că funcționează corect se va trece la verificarea celorlalte blocuri din sistem, conform ordinogramei din fig.5.5.

Dacă în urma verificării blocurilor sistemului, acestea sînt găsite corecte, atunci se poate intra în monitorul microsistemului cu Z 80.

Sistemul realizat cu 8080 are rolul de procesor de intrare/ieșire ce va recepționa caracterele alfa numerice de la un terminal (DAF); decodifică comenzile. Transmiterea comenzilor de la 8080 spre sistemul principal are loc prin intermediul blocului VI (vector de intrerupere), adresat de către 8080 în maniera obignuită și citită de către Z 80 în momentul recunoașterii cererii de intrerupere, conform celor specificate la descrierea blocului VI.

În afara rutinelor de tratare a operațiilor de I/E, monitorul 8080 mai cuprinde un program de test și partea de comandă care realizează prelucrarea primară a comenzilor (eliminarea bitului de paritate din cod și transformarea în index pentru tabelul de adrese al sistemului Z 80, prin înmulțire cu 2, realizîndu-se astfel adrese multiple de 2). Pentru monitorul sistemului cu 8080 s-au alocat 8 KO de memorie, iar în continuare 8 KO pentru memoria RAM și dispozitive periferice ce se va suprapune peste spațiu de comunicare al lui Z 80, permitînd acestuia accesul la resursele sistemului cu 8080 (adresele fizice ale microsistemului 8080 se vor intercala în spațiu de adrese fizice ale microsistemului Z 80). Folosirea resurselor  $\mu$ S-8080 de către  $\mu$ S-Z 80 presupune invalidarea memoriei EPROM-ului 8080 (monitorul 8080) fapt ce se poate realiza prin condiționarea răspunsului microprocesorului 8080 la o cerere de HOLD, semnalul HLDA, cu semnalul de selecție a memoriei EPROM-8080.

Pentru a ușura dialogul între cele două micro sisteme, în momentul interconectării, semnalele de comandă a  $\mu S-8080$  s-au făcut compatibile cu semnalele de comandă a  $\mu P-Z 80$ .




Fig. 5.5

echipamentele periferice comunică cu sistemul 8080, prin intermediul interfețelor serie și paralelă.

Sistemul de intreruperi la  $\mu$ S-8080, specializat pe operații de intrări/ieșiri, este format din intreruperile provenite de la dispozitivele periferice și de la  $\mu$ S-Z 80. În cazul existenței unei defecțiuni numai la sistemul de intreruperi, ce este semnalizată de către Z 80 prin testele făcute asupra acestuia, se inactivează sistemul de intreruperi, rămânând ca 8080 să lucreze cu dispozitivele periferice numai prin program, ceea ce scade performanțele sistemului.

#### 5.4.2. Interconectarea microsistemelor.

##### 5.4.2.1. Schema de conectare a magistralelor.

Această parte a blocului de interconectare a microsistemelor realizează cuplarea magistralelor sistemului Z 80 (magistrala de adrese, de date și cea de comenzi) la magistralele sistemului 8080, permițând prin aceasta accesul microprocesorului Z 80 la toate resursele sistemului cu 8080 (cu excepția blocului de memorie ce conține monitorul acestuia).

În acest sens microsistemul cu Z 80 are acces la memoria RAM a  $\mu$ S-8080, atât la scriere cit și la citire. De asemenea dispozitivele periferice sînt văzute ca locații de memorie.


Pentru a asigura o conectare simplă a celor două sisteme, la proiectarea sistemului cu 8080 s-a urmărit generarea unor semnale de comandă compatibile cu Z 80 [175].

Conectarea semnalelor magistralei de adrese și magistralei de comenzi se realizează într-un sens, adică de la sistemul cu Z 80 spre sistemul cu 8080 prin circuite tampon, comandate de automatul de acces care va fi prezentat în paragraful următor.

Conectarea magistralei de date se face bidirecțional fiind comandată tot de automatul de acces.

Conectarea magistralelor se face din punct de vedere logic într-un singur sens; de la microsistemul cu Z 80 spre microsistemul cu 8080, sub controlul microprocesorului Z 80 prin automatul de acces.


Nu s-a prevăzut legătura bidirecțională din punct de vedere logic între magistrale din mai multe motive:



AUTOMATUL DE ACCES

CONECTAREA MAGISTRALELOR





CUTIA POSTALĂ

1. Automatul de acces s-ar fi complicat foarte mult, prin necesitatea stabilirii unei discipline de prioritate.

2. Accesul lui 8080 la sistemul cu Z 80 nu se justifică din următoarele motive:

- Sistemul cu 8080, fiind specializat doar pe funcția de procesor de intrare/ieșire, accesul la sistemul Z 80 nu aduce nici un câștig din punct de vedere al vitezei de transfer a informației din tamponul lui 8080 spre Z 80 sau invers, deoarece Z 80 dispune de instrucții de transfer pe blocuri care sînt mult mai puternice ;

- Sistemul cu 8080 nu poate executa programe scrise în cod-obiect pentru Z 80, deci nu ar putea executa programul monitor a lui Z 80, iar scrierea unui monitor special pentru 8080 nu s-ar justifica.

3. Pentru simplificarea schemei s-a realizat reimprospătarea memoriei dinamice a lui Z 80 doar cu semnale de comandă ale acestuia. Dacă s-ar fi adoptat și soluția conectării sistemului cu 8080 la sistemul cu Z 80, ar fi trebuit realizat și un bloc de reimprospătare a memoriei dinamice, deoarece sistemul cu 8080 nu poate asigura semnalele necesare reimprospătării memoriei RAM dinamice.

Scopul pentru care a fost adoptată modul de conectare propus, a celor două sisteme, prin controlul întregului sistem de către microprocesorul Z 80, este creșterea disponibilității sistemului, deoarece la defectarea microprocesorului 8080, operațiile lui să fie preluate de  $\mu P$ -Z 80, ceea ce permite ca sistemul însă să mai poată funcționa dar cu performanțe mai reduse. Se realizează în acest fel o reconfigurare a structurii sistemului. În plus din punct de vedere al testării procesorului 8080 și a dispozitivelor periferice asociate acestuia este de dorit existența facilităților de conectare a sistemului în sensul prezentat.

Prin modul de conectare realizat, rezultă că se acordă o mare importanță procesorului Z 80, dîndu-i-se statut de MASTER în sistem (fig.5.6).

Trebuie făcută observația că prin cuplarea la sistemul cu Z 80 a sistemului cu 8080 se realizează practic o dublare a spațiului de memorie care poate fi adresat. Pentru

aceasta s-a urmărit distribuirea adreselor fizice de memorie și dispozitive periferice ale fiecărui sistem astfel încât spațiul total să nu depășească posibilitatea de adresare a microprocesorului Z 80. Deci adresele fizice ale sistemului cu 8080 se vor intercala în spațiu de adrese fizice ale sistemului cu Z 80. Practic, din punct de vedere al programatorului, nu este necesară o comutare a adreselor de pe un sistem pe altul după ce s-a dat comanda de conectare a magistralelor [175].

#### 5.4.2.2. Automatul de acces (AAC)

Funcțiile acestuia sînt:

- recepționarea unei cereri de conexiune a magistralelor din partea lui Z 80 ;
- transmiterea acestei cereri spre procesorul 8080 ;
- ținerea în așteptare a procesorului Z 80 pînă la achitarea cererii de către microprocesorul 8080 ;
- activarea semnalului de comandă pentru circuitele de conectare a magistralelor ;
- recepționarea cererii de separare a magistralelor de la Z 80.

Aceste funcții se realizează simplu datorită variantei de conectare adoptată, într-un singur sens (fig.5.6)[175].

#### 5.4.2.3. Cutia poștală (CP)

Cutia poștală a fost introdusă din motivul creării unei căi de comunicație rapidă între cele două micro sisteme pentru cantități de informație redusă, cînd nu s-ar justifica procedura de conectare a sistemelor prin intermediul circuitelor de comutare a magistralelor.

Informațiile vehiculate de acest bloc vor fi în special comenzi pentru micro sistemul 8080 de la  $\mu p$ -Z 80 și comenzi sau date scurte: 1,2,3 etc. pentru Z 80. Prin comenzi înțelegîndu-se caractererele funcționale ale monitorului provenite de la consola sistemului.

Cutia poștală asigură totodată, o cale redondantă de cuplare a celor două sisteme, ceea ce permite o siguranță sporită în acest domeniu.

Acest bloc cuprinde două posturi de intrare/ieșire para-

lele, conectate ca un registru tampon bidirecțional, adică un part de ieșire dinspre sistemul 8080 spre sistemul Z 80, iar celălalt dinspre sistemul cu Z 80 spre sistemul cu 8080 (fig.5.7) [175].

#### 5.4.2.4. Vectorul de întrerupere (VI)

Acest bloc reprezintă o cale și mai rapidă de transmitere a unor comenzi standard către microsistemul cu Z 80 dinspre microprocesorul 8080 și se bazează pe caracteristicile procesorului Z 80 de a lucra cu întreruperi vectorizate.

Pe scurt metoda presupune furnizarea, după acceptarea de către procesorul Z 80 a cererii de întrerupere, a unui octet care reprezintă jumătatea mai puțin semnificativă a unei adrese - vectorul de întrerupere. Acest octet va fi preluat de către Z 80 nu printr-o instrucție de intrare cu adresa portului, ci printr-un ciclu special de recunoașterea întreruperii specifice procesorului Z 80.

În part va fi încărcat un octet de către microprocesorul 8080, după decodificarea unei intrări de la consolă sau în cazul trecerii procesorului 8080 printr-un punct în care trebuie să ceară asistența lui Z 80 ; în conformitate cu comanda primită de la consolă, sau starea programului procesorului 8080. Microprocesorul Z 80 va căuta într-un tabel octetul corespunzător care să permită apelarea directă a rutinei de tratare a situației existente în conformitate cu procedura de tratare a întreruperilor procesorului Z 80 în modul 2. Deci portul este utilizat ca periferic cu posibilități de vectorizarea întreruperilor pentru Z 80 (fig.5.7) [175].

#### 5.4.3. Unitatea redondantă.

Pentru realizarea unui sistem autotestabil sînt necesare cel puțin trei unități funcționale care să îndeplinească condițiile din ipoteza 2.1. Cum în cele două micro sisteme, microprocesoarele și memoriile fixe în care sînt depuse programele de test îndeplinesc aceste condiții; pentru formarea unui SAF mai trebuie introdusă o unitate redondantă. Acest element redondant poate fi un comparator sau o unitate de comprimare a datelor.

În cazul utilizării unui bloc de comparație acesta tre-

buie să îndeplinească următoarele funcții: să compare rezultatul obținut în urma executării programului de test de către microprocesorul Z 80 cu un rezultat cunoscut; pe baza comparării să specifice dacă microprocesorul Z 80 și memoria de test sînt defecte sau nu; să transmită la panoul de comandă, rezultatul comparării; să fie prevăzut cu un comparator de timp pentru a constata dacă programul de test se buclează sau nu; după terminarea programului de test pentru Z 80 să genereze o comandă care să permită inițierea programului de test pentru 80c0.

În cadrul sistemului autotestabil realizat s-a adoptat varianta cu analizorul de semnături, pentru unitatea redondanță, care asigură o flexibilitate sporită în ceea ce privește localizarea defectelor la microsistemul Z 80.

Analizorul de semnături este realizat într-o variantă paralelă fiind plasat pe magistrala de date și pe bitii cei mai semnificativi ai magistralei de adrese al microsistemului Z 80

Strategia de testare a microsistemului Z 80 este următoarea:

- programele de test sînt rezidente în memoria fixă EPROM începînd de la adresa 00H ;
- La fiecare salt la adresa 00H, sau inițiere de la panoul de comandă, programele de test sînt activate și se trece la testarea automată a sistemului ;
- În cadrul analizorului de semnături este decodificată adresa 00H și în conjuncție cu semnalul MREQ este declanșat analizorul de semnături. Acesta este și semnalul de START pentru AS.
- Tactul AS este constituit de semnalul MREQ ;
- Semnalul de STOP este un semnal de adresă; ultima adresă a programului de test;
- Odată AS declanșat se va pune bistabilul  $E_{Z80}$  pe unu și punerea lui pe zero se face numai dacă semnătura a fost cea corectă;
- Declanșarea AS va determina ca  $\mu P-8080$  să fie adus în starea HOLD pînă la terminarea programului de test a microsistemului Z 80 ;
- După terminarea programului de test pentru Z 80 se va

face un salt la programul de test pentru 8080 ;

- In timpul executării programului de test pentru 8080 se vor trimite spre microsistemul Z 80, periodic, puncte de verificare. In cazul că la momentele specificate și/sau punctele de test nu sînt cele așteptate se va poziționa bistabilul  $B_{8080}$  pe unu ;

- La terminarea programului de test pentru 8080 se va iniția un ciclu de autotest pentru AS [182]. Semnătura rezultată va fi trimisă spre microsistemul 8080 care o va compara cu semnătura bună, poziționîndu-se corespunzător bistabilul  $B_{AS}$  ;

- Dacă toate elementele sindromului sînt pe unu sau sistemul cu Z 80 este defect, se oprește întregul sistem. In caz contrar sistemul poate trece la îndeplinirea sarcinilor pentru care a fost conceput. Pentru remedierea defectelor din sistem este necesară întreruperea funcționării lui.

Schema bloc a analizorului de semnături este prezentată in fig.5.8.




Fig.5.8



El se compune din următoarele blocuri:

a) Registru de deplasare (RD) este prevăzut cu posibilități de intrare serie și paralelă.

Polinomul generator implementat este: [70, 152, 1b2]:

$$G(x) = x^{16} + x^{15} + x + 1 \quad (5.1)$$

Schema a fost sintetizată după modelul cu sumatoare incluse [2].

b) Decodificatorul adresei OOH, ce va genera semnalul de STAB pentru AS.

c) Decodificatorul, "semnătură corectă".

d) unitatea de comandă a AS.

În AS s-a introdus și un comparator de timp ce va fi declanșat de programul de test. Dacă programul de test se buclează (există un defect) după cuanta de timp stabilită pentru el, AS va indica o eroare și se întrerupe programul.

Toate ieșirile AS se vor afișa la panoul de comandă.

#### 5.4.4. PROGRAMUL MONITOR



Programul monitor, în cadrul sistemului, are rolul de a îndeplini anumite funcții ce vor fi introduse de la consola sistemului. Comenzile au fost alese după modelul celor existente la minicalculatoarele din formația ILLIX M-18 [132].




Particularitatea tratării acestor comenzi derivă din structura aleasă pentru sistem (bimicroprocesor), cu microprocesorul 8080 specializat ca procesor de I/E. De asemenea, posibilitatea de vectorizare a întreruperilor oferită de Z 80 permite ramificarea simplă spre rutinele specifice de tratare a comenzilor.




În esență, tratarea unei comenzi ar consta din etapele: recepția caracterului (lor), care reprezintă comanda; decodificarea comenzii; tratarea comenzii (activarea rutei specifice comenzii).


În cadrul sistemului biprocesor, primele două etape sînt executate în sistemele cu 8080, cu precizarea că etapa a doua este mult simplificată (se reduce la operații aritmetice simple, fără decizii) și se suprapune cu operații executate în sistemul Z 80 (vectorizarea întreruperilor).

În sistemul principal, cu Z 80, se execută ramificarea









spre rutinele specifice diferitelor comenzi (cu eliminarea comenzilor inexistente).

Transmiterea comenzilor de la 8080 spre sistemul principal are loc prin intermediul blocului notat "vector de intrerupere" (VI), adresat de către 8080 în maniera obișnuită și citit de către Z 80 în momentul recunoașterii cererii de intrerupere, conform celor specificate la descrierea blocului VI.

#### 5.4.4.1. Comenzile sistemului

Comenzile alese pentru sistemul biprocesor sînt următoarele:

##### 1. E XXXX YYYY ZZZZ <CR>

Acțiunea: lansează execuția unui program începînd de la adresa XXXX ; dacă parametrul YYYY este prezent, fixează un punct de intrerupere la adresa YYYY ; dacă parametrul ZZZZ este prezent, limitează timpul de execuție la valoarea  $ZZZZ * t$ , unde  $t$  este o cuantă de timp programabilă.

##### 2. C XXXX <CR>

Acțiunea: continuă execuția unui program oprit într-un punct de intrerupere; dacă parametrul XXXX este prezent, fixează un nou punct de intrerupere la adresa XXXX; dacă parametrul lipsește, nu se modifică punctul de intrerupere, dar dacă adresa are valoarea 0000, se șterge punctul de intrerupere.

##### 3. D XXXX YYYY <CR>

Acțiunea : realizează vidajul memoriei, între adresele XXXX și YYYY.

##### 4. M XXXX; mm - dd ... <CR>

Acțiunea: afișează conținutul locațiilor de memorie, începînd de la adresa XXXX; după fiecare octet afișat, se poate modifica valoarea aflată în memorie la adresa curentă, prin introducerea de la tastatură a simbolului " - ", urmat de data care se dorește introdusă; dacă se dorește trecerea la locația următoare, se introduce " " (blanc) afișîndu-se noua locație, ș.a.m.d.

##### 5. R : AF - rrrr ... <CR>

Acțiunea: afișează valorile memorate în registrele microprocesorului Z 80 și modifică, analog comenzii "M", aceste



valori cu excepția registrelor IX, IY, I, R, PC, SP.

6. F, XXXX, YYYY dd <CR>

Acțiunea: inițializează zona de memorie cuprinsă între adresele XXXX și YYYY cu valoarea "dd".

7. H XXXX YYYY <CR>

Acțiunea: afișează suma, respectiv diferența celor două valori.

8. T XXXX YYYY ZZZZ

Acțiunea: transferă zona de memorie cuprinsă între adresele XXXX și YYYY la zona care începe cu adresa ZZZZ.

9. F aaa... <CR> ... <TRM>

Acțiunea: tipărește la imprimanta (SM4000) textul introdus de la consolă; comanda se încheie la întâlnirea caracterului "SM" ("sfârșit mesaj"), transmis de către DAF, la apăsarea tastei "TRM", în modul caracter.

#### 5.4.4.2. Ordinogramele monitorului Z 80.

În continuare se vor prezenta ordinogramele monitorului sistemului cu Z 80, după care s-a scris programul monitor. În figurile 5.9, 5.10, 5.11 și 5.12 sînt date cele mai importante subrutine de programul monitor pentru Z 80.



#### 5.4.4.3. Programul monitor pentru 8080



Monitorul 8080 cuprinde rutinele specifice pentru dialogul cu aceste periferice. Sînt conectate la sistem un dispozitiv, de afișare DAF 1002, o mașină de scris SM4000 și o linie serială asincronă (RS232C), fără periferic asociat.

Ordinogramele prezentate în figurile 5.13, 5.14, 5.15 oferă datele necesare înțelegerii funcționării acestui monitor.

### 5.5. Concluzii privind realizarea unui sistem biprocesor cu posibilități de autotestare

În cadrul lucrării s-a realizat un sistem biprocesor cu posibilități de autotestare. Partea aplicativă a urmărit verificarea aspectelor teoretice prezentate. În acest sens s-a realizat în cadrul unui sistem *experimentarea* a trei modalități de interconectare între două micro sisteme: interconectarea prin intermediul unei memorii comune, interconectarea prin intermediul unei magistrale comune și interco-





nectarea directă între micro sisteme prin considerarea celui-  
lalt micro sistem ca un dispozitiv periferic. Prin realizarea  
celor trei modalități de interconectare s-a urmărit și o sigu-  
ranță sporită a sistemului de conexiuni.

Programele de test au urmărit doar punerea în evidență a  
defectării unei unități. Nu s-a urmărit o diagnoză la nivel de  
circuit integrat avându-se în vedere că o astfel de problemă a  
fost tratată în mai multe lucrări de referință [115, 77, 23]  
sau lucrări de specialitate [182, 185, 210].

## CAPITOLUL 6

### CONCLUZII.

Scopul acestei lucrări este acela de a-și aduce contribu-  
ția, într-o manieră originală la conceperea unor arhitecturi  
multiprocesor autotestabile. În acest sens au fost urmărite ur-  
mătoarele obiective:

1. Analiza și clasificarea metodelor de testare a unită-  
ților de prelucrare a datelor.
2. Determinarea condițiilor necesare și suficiente ca un  
sistem numeric să poată fi autotestabil.
3. Elaborarea unor modele de autodiagnoză a sistemelor de  
calcul.
4. Elaborarea unor metode de diagnoză a sistemelor auto-  
testabile.
5. Verificarea pe un model experimental a unei arhitecturi  
multimicroprocesor cu posibilitați de autotestare.
6. Simularea pe calculator a modelelor și metodelor de  
diagnoză a sistemelor autotestabile.

#### 6.1. Contribuții originale

Formind de la scopul și obiectivul propus se pot scosta  
în evidență următoarele contribuții originale ale lucrării:

1. Analiza comparativă a metodelor de testare a micropro-  
cesoarelor cît și a sistemelor de calcul bazate pe microproceso-

re, cu punerea în evidență a dificultăților majore în elaborarea unor strategii de testare și greutățile create în acest domeniu, de complexitatea circuitelor și schemelor de testat. Din aceste motive la ora actuală acest domeniu tinde să rămână în urma celorlalte laturi ale tehnicii de calcul ca: proiectarea și realizarea echipamentelor și sistemelor de operare pentru tehnica de calcul; dezvoltarea unor noi arhitecturi de sisteme de calcul; utilizarea calculatoarelor în economie și industrie [206].

2. Pe baza teoriei grafurilor și a modelului unui sistem autotestabil [130] s-a elaborat un suport teoretic

privind determinarea condițiilor necesare și suficiente ca un sistem să poată fi autotestabil. În acest scop au fost enunțate două teoreme, o lemă, trei corolare și două algoritme.

3. Punerea în evidență a unui defect într-un sistem autotestabil se face pe baza unui sindrom. Sindrom ce trebuie să fie specific unui defect din sistem. În acest sens s-au determinat condițiile ca un sindrom să fie unic definit pe baza teoremei 2.1 și a corolarului 2.1.

4. S-a introdus noțiunea de sistem autotestabil optim diagnosticabil și s-au determinat condițiile ca un sistem să fie optim diagnosticabil pe baza teoremei 2.3 și corolarului 2.2.

5. S-a elaborat un algoritm (2.1) pentru identificarea SAOptim diagnosticabile.

6. Pe baza modelului de diagnoză s-au obținut relațiile pentru determinarea numărului de sindroame și de defecte simple și multiple dintr-un sistem, în cazul apariției defectelor permanente.

7. S-a dezvoltat în continuare modelul de diagnoză a SA și pentru cazul că în sistem ar apărea defecte intermitente. Defectele intermitente aduc un grad sporit de complexitate în găsirea condițiilor ca un sistem să poată fi autotestabil. În acest sens s-a stabilit o strategie de testare a sistemelor în prezența defectelor intermitente.

8. S-au enunțat condițiile necesare și suficiente ca un sistem să fie autotestabil în prezența defectelor intermi-

tente și s-a elaborat un model de diagnoză. Modelul elaborat este superior celui prezentat în [114], fiind mai general. În plus s-au eliminat situațiile de nedeterminare, ceea ce permite o diagnoză sigură. Modelul de diagnoză din [114] este valabil pentru unele structuri particulare de SAT. Teorema 2.4 și 2.5 asigură o extindere a modelului de diagnoză elaborat pentru defecte permanente și pentru cazul defectelor intermitente.

9. S-a elaborat un algoritm (2.2) de transformare a unui sistem diagnosticabil într-un sistem optim diagnosticabil. Prin aceasta sistemul autodiagnosticabil pentru defecte permanente devine autodiagnosticabil și pentru defecte intermitente. Sindromul obținut în acest fel este unic definit, chiar în prezența defectelor intermitente.

10. Pe baza modelului de diagnoză a SAT s-au determinat relațiile între numărul de defecte intermitente și permanente din sistem (teorema 2.6 și 2.7).

11. Pornind de la modelele de diagnoză propuse s-a elaborat strategii de testare a SAT pentru situația când defectele permanente și intermitente apar simultan. În acest sens s-a generalizat modelul de diagnoză a SAT și pentru cazul unor defecte nespecificate (intermitente și/sau permanente). Teorema 2.8 specificând condiția necesară și suficientă ca un sistem să fie autotestabil în prezența oricărui tip de defect.

12. Determinarea relațiilor între defecte în cadrul modelului generalizat.

13. Elaborarea unor programe de simulare a unor structuri de sisteme autotestabile pentru demonstrarea corectitudinii modelelor elaborate. Sindromurile obținute prin programele de simulare sînt unice definite pentru fiecare caz de defect în parte.

Cele trei programe de simulare au fost realizate pentru structuri simetrice (SIMSII) și structuri asimetrice (SIASII), atât și pentru situație când în sistem sînt prezente defecte intermitente (SIASIT).

14. Definirea conceptului de defect implicat invers, cu precizarea modului de utilizare în diagnoza SAT.

15. Elaborarea unei metode de diagnoză a defectelor prin utilizarea conceptului de defect implicat și defect implicat invers (algoritmul 3.1, teorema 3.1).

16. Definirea matricii de legătură și a matricii de incidență în SAT cu precizarea elementelor caracteristice.

17. Elaborarea unui algoritm de obținere a matricii de incidență pe baza matricii de legătură (algoritmul 3.2).

18. Elaborarea unei metode de diagnoză a sistemelor autotestabile plecând de la matricile de incidență, atât pentru structuri SAT simetrice cât și asimetrice. Se demonstrează cu ajutorul teoremelor 3.2, 3.3 și 3.4 că algoritmul 3.2 împreună cu algoritmul 3.3 permit localizarea unităților defecte în sistemele autotestabile.

19. Cu ajutorul a trei programe de simulare s-au verificat algoritmi de diagnoză pe calculator. Programele au fost scrise în FORTRAN. Algoritmi de diagnoză au fost verificați pe diferite structuri de SAT simulate pe calculator.

20. Analiza comparativă a celor mai cunoscute metode de diagnoză a schemelor secvențiale, cu scutirea în eficiență a elementelor caracteristice.

21. Clasificarea și analiza comparativă a metodelor de proiectare pentru îmbunătățirea testabilității pe baza datelor publicate în literatură. Clasificarea s-a făcut pe trei nivele structurale: la nivel de circuit integrat, la nivel de bloc și la nivel de sistem.

22. Studiul arhitecturilor sistemelor de calcul multiprocesor, abordat prin prisma cerințelor impuse de realizarea a unor sisteme autotestabile și propunerea unor variante de arhitecturi multimicroprocesor cu posibilități de autotestare.

23. Realizarea unui sistem experimental hipocercor cu facilități de autotestare.

Referitor la structura propusă s-a găsit un optiu între numărul de unități funcționale din sistem, numărul de unități defecte și numărul de interconexiuni între unități.

## 6.2. Valoarea aplicativă și direcții de dezvoltare viitoare

Aspectele prezentate în lucrare au fost valorificate în cadrul a 17 lucrări științifice publicate, o temă de contract de cercetare științifică, o inovație. Tot în acest domeniu autorul acestei este coautor a 2 lucrări propuse pentru a fi brevete de invenții.



Pentru elaborarea lucrării a fost utilizată o bibliografie ce cuprinde 230 titluri.

Pentru viitor se conturează însă noi perspective de valorificare ținând cont de interesul crescând care se manifestă față de sistemele de calcul autotestabile, interes stimulat pe de o parte de proliferarea sistemelor de calcul bazat pe microprocesoare în cele mai diverse domenii, iar pe de altă parte de utilizarea în noi domenii de aplicație, a sistemelor de calcul autotestabile sau tolerante la defecte.

În acest context, din mulțimea direcțiilor posibile de dezvoltare a sistemelor de comandă numerică autotestabile, realizate prin structurări multicroprocesor, se evidențiază următoarele domenii mai importante : aeronautică, misiuni de cercetare spațială, energia nucleară, sisteme de navigație și comunicație, reactoare chimice, sisteme de ridicat, informație și robotică.

BIBLIOGRAFIE

- 1 N.CEAUSESCU - Raport la cel de-al XIII-lea Congres al Partidului Comunist Român, Editura Politică, București, 1984.
- 2 ANGHIRELOIU I. - Teoria Codurilor, in editura militară, București, 1972.
- 3 ARMSTRONG J.H., GRAY F.G. - "Fault Diagnosis in a Boolean  $n$  Cube Array of Microprocessors" in IEEE Trans.on Computer, vol.C-30, nr.8, aug.1981,p.587-596.
- 4 AGARWAL K. VINOD, FUNG S.F.A. - "Multiple Fault Testing of Large Circuits by Single Fault Test Set", IEEE Trans. on Computer, vol.C-30, nov.1981,p.855-865.
- 5 AGARWAL K.V., MASSON G.M. - "Generic Fault Characterizations for Table Look-up Coverage Bounding", IEEE Trans. Computer, vol.C-24, apr.1980, p.288-299.
- 6 ALLAN F.J., KANEKA T., TOLDA S. - "An Approach to the Diagnoseability Analysis of Systems", IEEE Trans.Computer, vol.C-24, oct.1975, p.1040-1042.
- 7 ANDERSON R.E. - "Test methods change to meet complex demands", Electronics, 15 apr.1976,p.125-128.
- 8 AGARWAL V.K., MASSON G.M. - "Recursive Coverage Projections of Test Sets", IEEE Trans.on Computer Vol.C-28, p.865-870, nov.1979.
- 9 ANDERSON H.E. - "Testing Glossary Reflects Industry usage" Electronics, 27 mai, 1976, p.116-121.
- 10 ARNOLD J.F. - "The concept of coverage and its Effect on the Reliability Model of a Repairable system", IEEE Trans.on Computer, vol.C-22, mart.1973, p.251-255.
- 11 ANDERSON D.A., METZEL G. - "Design of Self-Checking check Circuits for m-out-of-n Codes", IEEE Trans.on Computer vol.C-22, mart.1973, p.263-269.
- 12 AVIZIENIS A. - "Arithmetic Codes:Cost and Effectiveness Studies for Applications in Digital Systems Design",IEEE Trans.on Computer,vol.C-20,nov.1971,p.1322-133.

- 13 ABRAHAM J.A., SLEWIOREK D.P. - "An Algorithm for the Accurate Reliability Evolution of Triple Modular Redundancy Networks", IEEE Trans.on Computer, vol.C-23, iulie 1974, p.682-692.
- 14 ARMSTRONG D.B.- "A Deductiv Method for Simulating Faults in Logic Circuits, IEEE Trans.on Computer, vol.21, nr.5, mai, 1972, p.464-471.
- 15 ASPINALL D. - "The microprocessor and its Application"- Cambridge University Press, "Cambridge 1980.
- 16 AVIZIENIS A. - "Fault tolerant Systems", IEEE Trans.on Computer, vol.C-25, dec.1976, p.1304-1311.
- 17 AVIZIENIS A. - "The STAR (self-testing and repairing) computer. An investigation of the theory and practice of fault tolerant computer design", IEEE Trans.on Computer, vol.C-20, nov.1971, p.1312-1321.
- 18 BARZILAI Z., DAVIR J., MARKOWSKY G., SMITS G., MERLIN - "The Weighted Syndrome Sums Approach to VLSI Testing", in IEEE Trans.on Computer, vol.C-30, nr.12, dec.1981, p.996-1000.
- 19 BREUER M.A., - "Testing for Intermittent Faults in Digital Circuits" in IEEE Trans.Computer, vol.C-32, mar.1973, p.241-246.
- 20 BERNHARD R., - "Computers 1000 times faster than today's supercomputers would benefit vital scientific applications" in IEEE Spectrum, iul.1982, p.26-31.
- 21 BUTLER T.JON, .- "Speed-Efficiency-Complexity Tradeoffs in Universal Dianosis Algorithm", in IEEE Trans.on Computer, vol.C-30, aug.1981, p.590-596.
- 22 BARSÌ F., GRANDONI F., MAESTRINI P.-; "A Theory of diagnosability of digital systems", IEEE Trans.Computer vol.C-25, iun.1976, p.585-593.
- 23 BREUER M.A., FRIEDMAN A.D.- "DIAGNOSIS AND RELIABLE DESIGN OF DIGITAL SYSTEMS", woodland Hills CA: Computer Science Press, 1976.
- 24 BENNETTS R.G., SCOTT R.V.- "Recent Developments in Theory and Practice of Testable Logic Design", Computer, iun.1976, p.47-63.

- 25 BLASAL J.--"Système l'aide au diagnostic" in *Electronique Industrielle*, nr.95, 1985, pag.43-49.
- 26 ALLGLK P.--"System Integration and Testing with Microprocessors-II", in *Microprocessors: Fundamentals and Application*, IEEB PubSS, 1977, p.197-201.
- 27 AGHARAL D.P., LEU J.S.--"Dynamic Accessibility Testing and Path Length Optimisation of Multistage Interconnection Networks" in *IEEB Trans.on Computers*, vol.C-34, nr.1, 1985, p.255-267.
28. GARCIA-MOLINA H., KURT J.--"Evaluating Response Time in a Faulty Distributed Computing System", in *IEEB Trans.on Computers*, vol.C-34, feb.1985, p.101-110.
- 29 DAVIS H.J., HSU T.Y., SIEGEL H.J.--"Fault Location Techniques for Distributed Control Interconnection Networks" in *IEEB Trans.on Computers*, vol.C-34, oct.1985, p.902-910.
- 30 LAVAUT J.P.--"Simulation: de la Conception au test" in *Electronique Industrielle*, nr.95, 1985, p.59-69.
- 31 DAMIRKA A.T., HANSON G.K., YANG C.L.--"Self-Implicating Structures for Diagnosable Systems" in *IEEB Trans.on Computers*, vol.C-34, aug.1985, p.713-729.
- 32 DAVISON C.--"Pour le test de VLSI: informatique conciviale et temps réel" in *Electronique Industrielle*, nr.97, 1985, p.79-84.
- 33 HAWKES L.--"A regular Fault-Tolerant Architecture for Interconnection Networks" in *IEEB Trans.on Computers*, vol.C-34, julie 1985, p.677-680.
- 34 IYENGAR V.S., KIRBY L.L.--"Concurrent Fault Detection in Microprogrammed control Units" in *IEEB Trans.on Computers*, vol.C-34, sept.1985, p.840-850.
- 35 BALZAC V.--"Optimizarea sistemelor de operare ale calculatoarelor numerice", Ed. Poale Timisoara, 1974.
- 36 BALZAC V.--coordonator--"Calculatoarele electronice, grafice interactive și prelucrarea imaginilor", Ed. Tehnică, București, 1985.
- 37 KHANUZYK H., KUBALA L.--"An Approximation Algorithm for Diagnostic Test Scheduling in Multicomputer Systems" in *IEEB Trans.on Comp.*, sept.1985, p.869-872.

- 38 CHI-CHANG LIAW, STEPHEN Y.H.SU, MALAIYA V.K.--"Test-Experiments for Detection and Location of Intermittent Faults in Sequential Circuits", in IEEE Trans.on Computers, vol.C-30, nr.12, dec.1981, p.989-996.
- 39 KAWAOKA T., TAKAHASHI Y.--"Test Procedure Optimization for Layered Protocol Implementations" IEEE Trans.on Computers vo.C-34, jan.1985, p.94-97.
- 40 Le CLUSKEY E.J., BOZORGUI-NESBAT S.--"Design for Autonomous Test", IEEE Trans.on Computers vol.C-30, nov.1981, p.866-875.
- 41 CHIHANG A.C.Lake CASKILL R.--"Two new approaches simplify Testing of microprocessors", Electronics, 22 jan.1976.
- 42 HALT C.S., SMITH J.E.--"Self-Diagnosis in Distributed Systems" IEEE Trans.on Computers, vol.C-34, jan.1985, p.19-30.
- 43 PANTANO G.--"Test in sites; diagnostics assistes par systeme expert" in Electronique Industrielle, nr.101, 1986, p.39-43.
- 44 CULILAN G.--"CODURI DETECTOARE SI CORECTARE DE ERORI", Editura Tehnică, Bucureşti, 1972.
- 45 CHOUZET Y.--"Un microcalculateur a autodetection et autodiagnosis des fontes: Description, mesure de sa surete", note technique, apr.1981, de Centre National de la Recherche Scientifique.
- 46 CATUNEANU N.V., BINALACHE A.--"BAZILE TEORITICE ALE FIABILITATII", Ed.Academiei R.S.R. Bucureşti, 1983.
- 47 CHHA K.Y., HAKIMI L.--"An Fault Identification in Diagnosable Systems", IEEE Trans.on Computers, vol.C-30, iunie 1981, p.414-422.
- 48 CLIFF R.A.--"Acceptable Testing of VLSI Components which Contain Error Correctors", IEEE Trans.on Computers, vol.C-29, feb.1980, p.125-134.
- 49 COX W.--"A Remark on the Normality of Certain Multiple Fault Detection Algorithms", IEEE Trans.on Computers, vol.

- C-29, aug. 1980, p. 757-759.
- 50 CROUZET Y., LANDRAULT C. - "Design of Self-Checking MOS-LSI Circuits: Application to a 16-bit Microprocessor", IEEE Trans. Computer, vol. C-30, iun. 1980, p. 532-537.
- 51 CATUNEANU V.M., MARIOTI F., CRIORESCU M. - "Simularea funcționării rețelelor cu circuite logice", în Cercetări în tehnologie, electronică și fiabilitate, Editura D. și Pedagogică, București, 1979, p. 293-302.
- 52 CHU W.W. - "A Mathematical Model for Diagnosing System Failures", IEEE Trans. on Electron Computers, vol. EC-16, nr. 3 iune 1967, p. 327-331.
- 53 CATUNEANU V.M., BACIVANOF I.C. - "Fiabilitatea sistemelor de telecomunicații", B. Militară, București, 1985.
- 54 CHECEANU M., STRATULAT M., MIHAILESCU A. - "Prelucrarea analog-numerică a parametrilor sudurii automate" - A 4-a Conferință internațională de Sisteme Automate și Informaționale în Industrie, mai 1981, București.
- 55 CHECEANU M., STRATULAT M., MIHAILESCU A., MOS I.C. - "Sisteme numerice pentru conducerea unor procese de sudare", CHETEC, oct. 1984, București.
- 56 CHANG H.Y., CHAPPEL S.G. - "Deductive Techniques for Simulating Logic Circuits", Computer nr. 3, 1975, p. 52-55.
- 57 CHIANG A.C.L. - "Test Schemas for Microprocessor Chips", Computer Design, nr. 4, 1975, p. 87-92.
- 58 COSMA O., etc. - "Proiectarea asistată de calculator a sistemelor discrete", Ed. Academiei R.S.R., București, 1984.
- 59 DODESCU GH., IONESCU DAN. - "Consideration on the efficiency of redundant coding in cybernetic systems", în Modern Trends in Cybernetics and Systems, vol. II, București, aug. 1975, p. 291-301.
- 60 DANDAFONI R., REDDY S.F. - "On the Design of Logic Networks with redundancy and Testability Considerations", IEEE Trans. computer vol. C-23, nov. 1974, p. 1139-1149.
- 61 Mc DERMOTT R. - "Simulation of Simple Digital Logic Through a Computer-Aided Design System", în Byte, vol. 8, ian. 1983.

- 62 DERMAN S.-"Benchmark Testing of Microprocessors" in Microprocessor Basics, Hayden Book Comp., inc. Rachele Park, New Jersey, 1976.
- 63 DUERR R.J.-"Data communications testing overview-Digital testing", Computer Design, vol. 18, nr. 3, mart. 1979, p. 12-18.
- 64 DASGUPTA S., HARTMANN C.R.P., RUDOLPH L.D.-"Dual Mode Logic for Function-Independent Fault Testing", IEEE Trans. on Computer, vol. C-29, nov. 1980, p. 1025-1029.
- 65 DESCHIZEAUX-"Localisation des pannes dans les grands ensembles logiques".-Revue d'Automatique, Informatique et Recherche operationnelle-Automatique, iulie, 1974, p. 76-84.
- 66 DRAGANESCU M., PETRESCU A., STEFAN G.-colectiv de editare "Calculatoarele electronice din generatia a cincea", In ed. academeiei RSR, Bucuresti, 1985.
- 67 DODIUSCU GH., IONESCU D., POPESCU CR., POPA I.-"Minicalculatoare. Aplicatii, Ed. Tehnică Bucuresti, 1978.
- 68 EPURE M.s.s.-"Calculatoarele PHLIX-256, IRIS-50, IBM 360/30, 40, Ed. Tehnică, Bucuresti, 1974.
- 69 CIRCOZ KAMRAN,-"Board Testing with Signature Analysis", in Hewlett-Packard Journal, mart. 1979, p. 31.
- 70 FROHWERK A. ROBERTI.-"Signature Analysis: A New Digital Field Service Method" in Hewlett-Packard Journal, mai 1977, p. 2-8.
- 71 FUJIKAWA H., KINOSHITA K.-"Some Existence Theorems for Probabilistically Diagnosable Systems", IEEE Trans. computer, vol. C-27, apr. 1978, p. 379-384.
- 72 FAHNBACH W.A.-"Bring up your  $\mu P$  bit-by-bit"-Test both hardware and software in less time", Electronic Design, 19 iul. 1976, p. 80-85.
- 73 FAHNBACH W.A.-"System Testing with a Logic-State Analyzer" in Microprocessor Basics, Hayden Book Comp., inc. Rachele Park, New Jersey, 1976.
- 74 FUJIKAWA H., NAGAO Y., SASAO T., KINOSHITA K.-"Easily Testable Sequential Machines with Extra Inputs", IEEE Trans. computer, vol. C-24, aug. 1975, p. 821-826.



- 75 FUJIWARA H., INOSHITA K.-"Design of Diagnosable Sequential Machines Utilising Extra Outputs", IEEE Trans.on Computer,vol.C-23,nr.2,feb.1974,p.138-145.
- 76 FRANCIS R., THIZEL R.-"Real time prototype analysis as a microprocessor design aid", Computer Design,vol.17,dec.1978,p.65-73.
- 77 FRIEDMAN A.D.,MBNON P.R.-"FAULT DETECTION IN DIGITAL CIRCUITS", Englewood Cliffs, New York:Prentice-Hall,1971
- 78 FUJIWARA N., KINOSHITA K.-"Connection assignment for probabilistically diagnosable systems",IEEE Trans.on computer,vol.C-27,mart.1978,p.260-263.
- 79 FRIEDMAN A.D.-"Feedback in synchronous sequential switching circuits",IEEE Trans.Elect.Computer,vol.EC-15,iun.1966,p.354-364.
- 80 FRIGENBAUM E.,Mc CORDUCK P.-"La cinquieme génération" in Inter Edition, Paris 1984.
- 81 FREY N.N.- "Safety an Reliability - Their terms and models of complex systems",-IFAC, 1980,p.3-10.
- 82 GROVES A. WILLIAM-"Rapid Digital Fault isolation with FASTRACK",in Hewlett-Packard Journal, mart.1979,p.8-13.
- 83 GOLIA J.,CROUZET Y., VERONIAULT M.-"Physical Versus Logical Fault models in MOS-LSI Circuits:Impact on Their Testability", IEEE Trans.on Computer,vol.C-30,iun.1980,p.527-531.
- 84 HANGANUI -"Utilizarea calculatoarelor in procese industriale", Cluj.
- 85 HILL F.J. y PETERSON G.H.-"Calculatoare numerice-Hardware structură și proiectare", Editura Tehnică,București, 1980.
- 86 HAKIMI S.L., AMIN A.I.-"Characterisation of Connection Assignment of Diagnosable Systems",IEEE Trans.Computer, vol.C-23,ian.1974,p.66-68.
- 87 HAYES J.P.-"On Modifying Logic Networks to improve Their Diagnosability",IEEE Trans.Computer,vol.C-23,ian.1974,p.56-62.

- 88 HNATEK R.E.-"Test Methods for Microprocessors", in Microprocessor Basics, Hayden Book Comp., INC, Rachtelle Park, New Jersey, 1976.
- 89 HUSTON R.-"Microprocessor Function Test Generation on the Sentry 600", in Technical Bulletin, Fairchild Systems nov.1974.
- 90 HAMILTON G.A.-"Testing LSI Boards can be easy", Systems International, vol.6, nr.10, dec.1978, p.20-21.
- 91 HAYES J.P., FRIEDMAN A.D.-"Test Point Placement to Simplify Fault Detection", IEEE Trans.on Computer, vol.C-23 iulie 1974, p.727-737.
- 92 HAMILTON G.A.-"Testing Microboards", in Systems International, sept.1978, p.37-38.
- 93 HOPKINS L.A.jr., SMITH T.B.-"The architectural elements of a symmetric fault-tolerant multiprocessor", IEEE Trans.on Computer vol.C-24, mai 1975, p.498-505.
- 94 IONESCU T.-"Grafuri".Aplicații, E.D.P.București, 1973.
- 95 JURCA I.-"A Multiprocessor System with Multitasking Facilities", teză doctorat, Delft (Olanda) 1977.
- 96 KAMAL S., JAGE C.V.-"Intermittent Faults: A model and detection procedure", IEEE Trans.Computer, vol.C-23, iul.1974, p.713-719.
- 97 KAREL I., KOHOVI Z.-"Diagnosis of Intermittent Faults in Combinational Network", in IEEE Trans.on Computer, vol.C-26 nov.1977, p.1154-1158.
- 98 KARUNANITHI S., FRIEDMAN A.D.-"Analysis of Digital Systems Using a New Measure of Systems Diagnosis", IEEE Trans. Computer, vol.C-28, feb.1979, p.121-133.
- 99 KARPOVSKY M.-"An Approach for Error Detection on Error Correction in Distributed Systems Computing Numerical Functions", IEEE Trans.on Computer, vol.C-30, dec.1981, p.947-953.
- 100 KIME C.P.-"An Analysis Model for Digital Systems Diagnosis IEEE, Trans.Computer, vol.C-19, nov.1970, p.1063-1073.

- 101 KU C.T., MASSON G.M.-"The Boolean difference and multiple fault analysis", IEEE Trans.on Computer, vol.C-24, iulie 1975, p.691-695.
- 102 KAMEYAMA M., HIGUCHI T.-"Design of Dependent-Failure-Tolerant-Microcomputer System Using Triple-Modular-Redundancy", IEEE Trans.on Comput.vol.C-29, feb.1980, p.202-205.
- 103 KORHONEN I., SADEEN E.-"A New Approach to the Evaluation of the Reliability of Digital Systems", IEEE Trans.on Computer, vol.C-29, iun.1980.
- 104 KARPLUS W.J.-"Sisteme de calcul cu divizarea timpului" Ed.Tehnică, București, 1970.
- 105 KORN A.G.-"Microprocesoare, minicalculatoare, Ed.Tehnică, București, 1981.
- 106 LORIN J.- "PARALLELISM IN HARDWARE AND SOFTWARE REAL AND APPARENT CONCURRENCY, Prentice-Hall, New York, 1970
- 107 LEFICARD G.-"Conception des ordinateurs", in Techniques de L'ingenieur, nr.9, 1971, cap.10, p.H720
- 108 LEATHERMAN J., BURGER P.-"System Integration and Testing with microprocessors-I", in Microprocessors: Fundamentals and Applications, 1977, p.193-197.
- 109 LALICIS I.A., BRUMETT T.D.-"A Microprocessor-controlled Digital Integrated Circuit (DIC) Test System" IEEE Computer, oct.1975, p.60-67.
- 110 MEYER G.G.L., MASSON G.M.-"An Efficient Fault Diagnosis Algorithm for symmetric Multiple Processor Architectures", in IEEE Trans.Comput.vol.C-27, nov.1978, p.1059-1063.
- 111 MAHESHWARI S.N., HASIMI S.L.-"On Models for Diagnosable Systems and Probabilistic Fault Diagnosis", IEEE Trans Computer, vol.C-25, mart.1976, p.228-236.
- 112 LAMMONSAY G.-"Syndrome-testability Can be Achieved by Circuit Modification", in IEEE Trans.on Computer, vol.C-30, nr.8, aug.1981, p.604-606.
- 113 MEYER G.G.L.-"A Fault Diagnosis Algorithm for Asymmetric

- Modular Architectures", IEEE Trans. on Computer, vol.C-30, ian.1981, p.81-83.
- 114 MALLELA S., MASSONG M.-"Diagnosable Systems for Intermittent Faults", IEEE Trans.Computer, vol.C-27, iun.1978, p.560-566.
- 115 MUEHLDOERF I.E., SAVKAR D.A.-"LSI Logic Testing-An overview", IEEE Trans.on Computer, vol.C-30, ian.1981, p.1-17.
- 116 MALLELA S., MASSONG M.-"Diagnosis Without Repair for Hybrid Fault Situations", IEEE Trans.on Computer, vol.C-29, iun.1980, p.461-470.
- 117 MURESAN T., STRUGARU C., STOINESCU R., PETRIU E.-"Microprocesorul 8080 in aplicatii", Ed.Facila 1981, Timisoara.
- 118 MAKI G.K., SAWIND H.-"Fault-Tolerant Asynchronous Sequential Machines", IEEE Trans.on Computer, vol.C-24, iulie 1974, p.651-657.
- 119 MILTON L.-"Microprocessor proliferation opens new test-equipment markets-High Technology, apr.1980, p.20-22.
- 120 MEADOWS R., FARSONS A.J.-"Microprocessors:Essentials, Components and Systems"; Pitman, London, 1982.
- 121 MIRESCU P., ROSU A.,-"Teoria grafurilor", Ed.Militara, Bucuresti, 1968.
- 122 MAISON F.P.-"The MECRA:A self-repairable computer for highly reliable process", IEEE Trans.on Computer, vol.C-20, nov.1971, p.1382-1393.
- 123 MOORE A.W., etc.-"Microprocessor Applications Manual" Mc Graw-Hill, New York, 1975.
- 124 NELSON BOB -"Error Correction the Hard Way", in Computer Design, vol.20, nr.12, 1981, p.187-190.
- 125 NIATOR C.S., HAKIMI L.S.-"On Structural Diagrams and Program Testing", IEEE Trans.in Computer, vol.C-30, ian.1981, p 67-77.
- 126 NEESE W.J.-"Microprocessor System Validation and Failure Isolation with Portable Tester", Computer Design, vol.16, nr.9 1977, p.105-111.
- 127 NG Y.W., AVIZIENIS A.A.-"A Unified Reliability Model for Fault-Tolerant Computers", IEEE Trans.on Computer, vol.C-29,

- 128 PETRESCU M.-"Efectul integrării pe scară medie și largă asupra tehnicilor de sinteză a circuitelor combinate și secvențiale", I.P. București, 1979.
- 129 PIMENTEL R.J., LOEFFLER T.M.-"A Real-Time Engine Simulator using Multiple microcomputers", in IEEE Trans. on Industrial Electronics, vol. IE-30, nr. 2, mai 1983, p. 117-125.
- 130 PREPARATA F.P., METZE G., CHIERI R.T.-"On the Connection assignment problem of diagnosable systems", IEEE Trans. Computer vol. C-16, dec. 1967, p. 848-854.
- 131 PUTZOLU G.R., ROYH J.P.-"A heuristic algorithm for Testing of asynchronous circuits", IEEE Trans. on Computer, vol. C-20, iun. 1971, p. 639-647.
- 132 PETRESCU A., MOISA T., TAPUS N., GAYRAUD A., ROTEZ C.-"MICROCALCULATOARELE FELIX 18, M 18B, M 118", Ed. Tehnică, București, 1984.
- 133 PRADHAN D.K.-"A New Class of Error-Correcting/Detecting Codes for Fault Tolerant Computer Applications", IEEE Trans. on Computer, vol. C-29, iun. 1980, p. 471-481.
- 134 POP V., STRATULAT M., GROZA V.-"Studiul tehnico-economic privind oportunitatea abordării în HSE a memorilor cu dispozitive semiconductoare cuplate prin sarcină", Protocol nr. 8/1980 11C.
- 135 PRICE W.L., DAVIES D.W., BARDER D.I., SOLOMONIDES C.M.-"Telematică, Rețele de calculatoare și protocoalele lor", Ed. Tehnică, București, 1983.
- 136 PETRESCU A.-"Microprogramare. Principii și aplicații", Ed. Tehnică București, 1977.
- 137 POP V.-"Bazele logice ale calculatoarelor".-curs vol. I, Litog. I.P. Timișoara, 1972.
- 138 POP V.-"Structura sistemelor de prelucrarea datelor numerice", curs vol. I, II., Litog. I.P. Timișoara, 1982.
- 139 POP V.-"Analiza și sinteza dispozitivelor numerice", Litog I.P. Timișoara, 1985.
- 140 RUSSELL J.A., KIME C.P.-"Systems Fault Diagnosis: Closure

- and Diagnosability with repair", IEEE Trans. Computer, vol. C-24  
nov. 1975, p. 1078-1089.
- 141 REDDY S.M. - "Easily Testable Realizations for Logic Functions", IEEE Trans. Computer, vol. C-21, nov. 1972, p. 1163-1168.
- 142 RUSSELL J.A., KIME C.R. - "Systems Fault Diagnosis: Masking Exposure, and Diagnosability without repair", IEEE Trans. Computer, vol. C-24, dec. 1975, p. 1155-1161.
- 143 RASEK E. - "Generating error correction Codes", Systems International, vol. 7, iulie 1979, p. 32-36.
- 144 FAYMOND D.W. - "Component-by-component Testing of Digital Circuits Boards", Computer Design, vol. 19, apr. 1980, p. 129-137.
- 145 REDDY S.M. - "A class of Linear Codes for Error Control in Byte-per-Card Organized Digital Systems", IEEE Trans. on Computer, mai 1978, p. 455-459.
- 146 ROTH J.P., BOURICIUS W.G., SCHNEIDER P.R. - "Programmed Algorithms to Compute Tests to Detect Between Failures in Logic Circuits", IEEE Trans. Electron Computer, vol. EC-16, oct. 1967, p. 567-580.
- 147 REDDY S.M. - "A Note on Self-Checking Checkers", IEEE Trans. on Computer, vol. C-23, oct. 1974, p. 1100-1102.
- 148 ROGOJAN AL., POP V., STRUGARU C., STRAIDULAT M., etc. - "Tester de baterii electrice", Buletinul I.P.T., Tomul 25, fasc. 2, 1980.
- 149 ROSU AL.AL. - "Teoria grafelor. Algoritmi aplicatii", Ed. Militara, Bucuresti, 1974.
- 150 ROGOJAN AL. - "Calculatoare numerice, Curs vol. I, II, III, Litog. I.P.Timisoara, 1974.
- 151 STRUGARU C., DICSOV E., BEDROS D., NOVACESCU C., MORUN C., PANESCU D. - "Microcalculator individual SPECTIM in calculatoare si utilizarea lor in industrie", Simpozionul national "Microprocesoare", Timisoara, 1985.
- 152 SMITH E., JAMES. - "Measure of the Effectiveness of Fault Signature Analysis", in IEEE Trans. on Computers, vol. C-29, Nr. 6, iun. 1980, p. 510-514.
- 153 SELLERS F.Y., HSIAO M.Y., BEARNSON L.W. - "ERROR DETECTING



- LOGIC FOR DIGITAL COMPUTERS, New York: Mc Graw-Hill, 1968.
- 154 SU S.Y.H., KAREN I., MALAIYA Y.K.-"A Continuous-parameter Markov Model and Detection Procedures for Intermittent Faults", in IEEE Trans.Computer, vol.C-27, iun.1978, p.567-570
- 155 SAVIR J.-"Detection of Single Intermittent Faults in Sequential Circuits", IEEE Trans.on Computer, vol.C-29, iul.1980, p.673-678.
- 156 SRIDHAR I., HAYES P.J.-"Design of Easily Testable Bit-Sliced Systems", in IEEE Trans.on Computer, vol.C-30, nr.8, aug.1981, p.563-572.
- 157 SMITH E.J.-"Universal System Diagnosis Algorithm", IEEE Trans.Computer, vol.C-27, mai 1979, p.374-378.
- 158 SPATARU AL.-"TEORIA TRANSMISIUNII INFORMATICEI, vol.1, ed. Tehnică, Bucuresti, 1965.
- 159 SCHUEHEIM B.- "A Flexible Approach to Microprocessor Testing", Computer Design, mart.1976, p.67-72.
- 160 SZYGDENDA S.A., THOMPSON E.W.-"Modeling and digital simulation for design verification diagnosis", IEEE on Computer, vol.C-25, dec.1976, p.1242-1253.
- 161 SWANSON R.-"Matrix technique leads to direct error code implementation" Computer Design, vol.10, nr.8, 1980, p.101-108.
- 162 SEDMARK N.M., LIEBHARTOT H.L.,-Fault tolerance of a General Purpose Computer Implemented by Very Large Scale Integration", IEEE Trans.on Computer, vol.C-30, iun.1980, p.492-500.
- 163 SALLUJA K.L.-"Synchronous Sequential Machines: A Modular and Testable Design, IEEE Trans.on computer, vol.C-29, nov.1980, p.1020-1025.
- 164 SIMONCINI L., SAMBAN F., FRIEDMAN A.D.-"Design of Self-Diagnosable Multiprocessor Systems with Concurrent Computation and Diagnosis", IEEE Trans. on Computer, vol.C-30, iun.1980, p.540-546.
- 165 SCHÜLLER H., SANTUELLI C.-"The combined role of redundancy and test programs in improving fault tolerance and failure detection", in IFAC, 1980.



- 166 STRATULAT M.-"Tehnica impulsurilor și circuite de comutare", vol. I și II, I.P.T.V. Timișoara, 1981.
- 167 STRATULAT M.-"Proiectarea logică a unei interfețe între calculatorul CBTA și unitatea de bandă magnetică PT-3", referat de doctorat nr.1, 1981.
- 168 STRATULAT M., CHECEANU M., MIHAILESCU A.-"Inregistrarea și redarea parametrilor de sudare la instalațiile automate de sudură", Buletinul de comunicări tehnico-științifice, oct.1981, Constanța.
- 169 STRATULAT M., CHECEANU M., MIHAILESCU A., MOS I.C.-"Sistem de achiziție conversie și reproducere a mărimilor analogice", alX-a Sesiune de comunicări tehnico-științifice, în domeniul automatizărilor, mai 1982, București.
- 170 STRATULAT M., MOS I.C.- "Sistem de achiziții și memorare de date pentru urmărirea parametrilor sudurii cu arc electric realizat cu microprocesoare IM6 100. Sesiunea de comunicări tehnico-științifice "Utilizarea calculatorului în industrie", nov.1983 Timișoara.
- 171 STRATULAT M., CIORDAS M., HERMAN L., FINGERMAN E.,- "Calculator didactic microprogramat", Sesiunea de comunicări tehnico-științifică, oct.1979 Timișoara.
- 172 STRATULAT M.-"Structuri de calculatoare cu posibilități de autotestare", Simpozionul național, "Microprocesoare, minicalculatoare și utilizarea lor în industrie", nov. 1985, Timișoara.
- 173 STRATULAT M.-"Simulator logic", Idem.
- 174 STRATULAT M.-"Diagnosemethode für autotestfähiger Strukturen, idem.
- 175 STRATULAT M., BOSCU I., BANCIU S., BULTER W.-"Autodiagnostizierbare Rechnerstruktur mit Zwei Mikroprozessoren", idem.
- 176 STRATULAT M., CHECEANU M., MIHAILESCU A., MOS I.C.-Sistem de înregistrare și redare a unor mărimi analogice având ca suport de informație: bandă magnetică (SIR-BM), certificat de inovație nr.196, iunie 1985, I.P.Timșoara.

- 177 MAHMOUD Doh.-"A Fault-Tolerant communication architecture for Distributed Systems" IBM Trans.on Computers, vol.C-31, sept.1982.
- 178 FRANKAN D.K.-"Fault-Tolerant Multiprocessor Link and Bus Network Architectures", IBM Trans.on Computers, vol.C-34, jan.1985, p.33-46.
- 179 FRANKAN D.K.-"Dynamically restructurable Fault-Tolerant processor Network Architectures", IBM Trans.on Computers, vol.C-34, mai 1985, p.434-447.
- 180 VARSHNEY P.K.-"On analytical modeling of intermittent faults in digital systems", in IBM Trans.on Computers, vol.C-28, oct.1979, p.786-791.
- 181 VLADUTIU M., MOS I.C., STRATULAT M., JEMELY A.-"Determinarea fiabilității parametrice a subansamblurilor electronice din echipamente de sudare și tăiere", Buletinul de comunicări științifice "Tehnic 2000", apr.1984, Fizicere.
- 182 VLADUTIU M.-"Contribuții la creșterea coeficientului de disponibilitate al echipamentelor estonate de prelucrare a informației prin testare neconvențională", -teză de doctorat, I.P.București, 1982.
- 183 VLADUTIU M., STRATULAT M., MOS I.C., TRSA O.-"Aplicarea redundanței structurale active de restabilire", Buletinul celui de a II-a sesiune de comunicări științifice a cadrelor didactice din Institutul "Tehnic col Bătrîn", iunie, 1984, Constanța.
- 184 VLADUTIU M.-"Tehnologie de rezervă și fiabilitate", Lit. I.P.Fizicere, 1981.
- 185 ROSENBERG A.L.-"A Hypergraph Model for Fault-Tolerant VLSI Processor Arrays", IBM Trans-on Computers, vol.C-34, ian.1985, p.578-583.
- 186 ROBINSON J.P.-"Segmented Testing" IBM Trans-on Computers, vol.C-34, mai 1985, p.467-471.
- 187 SPENCE T.H., SAVIN J.-"Layout Influences Testability", IBM Trans.on Computers, mart.1985, p.287-290.

- 188 WEISSBERGER J.A.--"Distributed Function Microprocessor Architectures" in *Microprocessors: Fundamentals and Applications*, IEEE Press, New York, 1977, p.282-289.
- 189 WILLIAMS K.J., ANGLER J.B.--"Enhancing Testability of Large Scale Integrated Circuits via Test Points and Additional Logic.", *IEEE Trans-Computers*, vol.C-22, jun.1973, p.46-60.
- 190 WALTERS L.S., GRAY F.G., THOMPSON A.H.--"Self Diagnosing Cellular Implementations of Finite-State Machines", *IEEE Trans-on computers*, vol.C-30, dec-1981, p.953-958.
- 191 WARDMAN L.J.--"Microcomputer Reliability Improvement Using Triplemodular Redundancy" in *Microprocessors: Fundamentals and Applications*, IEEE pres.1977.
- 192 WELSH J.H.--"Designer's Guide to: Testing and troubleshooting  $\mu P^2$ -based products", *EDA*, mar.1980.
- 193 WONG J., KOLPA L., KRAUSE J.--"Software Error Checking Procedures for Data Communication Protocols", *Computer Design* vol.18, nr.2, 1979, p.122-126.
- 194 WEISSBERGER J.A.--"Analysis of Multiple-Microprocessor System Architectures", *Computer Design*, vol.16, 1977, p.151-163.
- 195 WAKERLY E.J.--"Partially Self-Checking Circuits and Their Use in Performing Logical Operations", *IEEE, Trans on Computers*, vol.C-23,ialis 1974, p.658-660.
- 196 WARDMAN J.D.--"L'homme face a l'intelligence artificielle" in *Les editions d'organisation*, Paris, 1984.
- 197 *Implementing Signature Analysis for Production Testing with the HP 3060 A Board Test system*, note applicative nr.222-1, Hewlett Packard.
- 198 GILBERT K.H., QUINN W.J.--"Functional redundancy to achieve high reliability", *IFAC* 1980, p.59-64.
- 199 KOMAROVSKY R.--"On a diversified parallel microcomputer system", *IFAC*, 1980, p.81-88.
- 200 SCHLEH W.--"Overview of hardware related safety problems of computer control systems", *IFAC* 1980, p.169-177.

- 201 ROACH C., SAUCIER G.-"Dynamic Testing of control Units" IEEE Trans.on computer,vol.C-27,iulie 1978,p.617-623.
- 202 ROACH C., SAUCIER G., LAMON J.-"Processor Testability and Design Consequences",IEEE Trans.on Computer,vol.C-25 iun.1976,p.645-652.
- 203 LAMON J.R., CHARPILL S.G.-"Deductive Fault Simulation with Functional Blocks",IEEE Trans.on computer,vol.C-27, aug.1978,p.689-695.
- 204 MEHRA S.K., WONG J.W., MAJUMDAR J.C.-"A Comparative Study of Some Two-Processor Organisations",IEEE Trans.on Computer,vol.C-29,ian.1980,p.44-49.
- 205 BEAUDRY M.B.-"Performance-Related Reliability Measures for Computing Systems",IEEE Trans.on Computer,vol.C-27, iun.1978,p.540-547.
- 206 THAMM S.M., ABRAHAM J.A.- "Test Generation for Micro-processors",IEEE Trans.on computer,vol.C-29,iunie 1980.
- 207 PAU L.F.-"Test Policy VS Maintenance Policy and System Reliability"IFAC ,1980,p.201-206.
- 208 SASIRY K.V.,KALN K.Y.-"On the Performance of certain multiprocessor Computer Organisations",IEEE Trans.on Computer,vol.C-24,nov.1975,p.1066-1074.
- 209 AGRAWAL D.VISHWANI.-"An Information Theoretic Approach to Digital Fault Testing",in IEEE Trans.on Computer,vol. C-30,nr.8,aug.1981,p.562-567.
- 210 DANCAU L.G.-"Probleme ale testării industriale a unităţilor de memorie RAM cu circuite integrate",Teză de doctorat,Izişoara,1983.
- 211 DANIELS B.K., ALLEN A., SMITH I.C.-"Experience with computers on some UK power plants",IFAC,1980,p.11-33.
- 212 HUBER D.SCHONHEBER B.-"Diagnostic in der Digitaltechnik",VEB Verlag Technik Berlin,1982.
- 213 DRAGANESCU M.-"A doua revoluţie industrială",Bucureşti, Ed.Tehnică,1980.
- 214 LAUBACH B.-"Introduction into the subject of the workshop in IFAC,1980.

- 215 PETRUSCU P.-"Dezvoltarea stiintei sistemelor cibernetice in Romania", in Istoria stiintelor in Romania, Cibernetica, Ed. Academiei RSR, Bucuresti, 1981.
- 216 SAVIR J.-"Syndrome-Testing of "Syndrome-Untestable Combinational circuits", IEEE Trans.on Computer, vol.C-30, aug. 1981, p.606-608.
- 217 SAVIR J.-"Syndrome-testability Design of Combinational circuits", IEEE Trans.Computer, vol.C-29, iun.1980, p.442-451.
- 218 AVIZIENIS A., KELLY J.P.J.-"Fault Tolerance by Design Diversity: Concepts and Experiments", Computer, aug.1984, p.67-80.
- 219 Mc.DONALD W.C., SMITH R.W.-"A Flexible Distributed Testbed for Real-Time Applications", Computer, oct.1982, p.25-39.
- 220 FAHRI E.T., KRIEGER K.-"Multiple Microprocessor Systems", Computer, mart.1983, p.23-32.
- 221 GOITLIEB A., SCHWARTZ J.T.-"Network and Algorithms for Very-Large-Scale Parallel Computing", Computer, ian.1982, p.27-36.
- 222 GELHRINGER E.F., JONES A.K., SEGALL Z.Z.-"The Cm Testbed", Computer, oct.1982, p.40-53.
- 223 HINDEN R., HAVERTY J., SHELTZER A.-"The DARPA Internal: Interconnecting Heterogeneous Computer Networks with Gateways", Computer, sept.1983, p.38-48.
- 224 HAYNES L.O., LAU R.L., SIEMIOREK D.F., MIZELL D.W.-"A Survey of Highly Parallel Computing", Computer, ian.1982, p.7-24.
- 225 JOHNSON D.-"The intel 432: A VLSI Architecture for Fault-Tolerant Computer System", Computer, aug.1984, p.40-48.
- 226 LILLEN H.-"Interfaces pour microprocesseurs et micro-ordinateurs", Ed. Radio, Paris, 1983.
- 227 THORNION J., CHRISTENSEN G.S.-"Hyperchannel Network Links" Computer, sept.1983, p.50-54.
- 228 SNYDER L.-"Introduction to the Configurable, Highly Parallel Computer", Computer, ian.1982, p.47-56.

- 229 SIEWICHA D.S.--"Architecture of Fault-Tolerant Computers" Computers, aug.1984, p.9-18.
- 230 BABUTIA I., DRAGOMIR T., LUCESAN I., PHOSTAL O.--"Conducerea automată a procesor", Ed.Pacla 1985.
- 231 SKLID O.--"Fault-Tolerant Systems in Commercial Applications", Computers, aug.1984, p.19-30.
- 232 BOBILIE h.G., SIEVERIS h.W.--"Off-Line, Built-in Test Techniques for VLSI Circuits", Computers, ian.1982, 69-82.

FORTRAN

SIMPIN 01203280 11.02.80

```
INTEGER I(255)  
COMMON /M1/2P(255,36)  
1 READ(105,136,1)  
   FORMAT(212)  
   N=N+1  
   CALL STIP(N,IT)  
   NR=1  
   NC=1  
   I=1  
10  J=1  
2   M(I,1)=0  
   J=J+1  
   IF(JLE,N+1)GO TO 2  
   P=1  
   I=I+1*(N-(IT-1))  
   NR=1  
   NC=0  
   NR=1  
   IT=IT+1  
25  J=1  
26  IF(JGT,N)GO TO 3  
   IF(JE,N)GO TO 4  
29  J=J+1  
   IF(NR,NC)GO TO 5  
28  IF(JLE,N+1)GO TO 6  
   IF(NR,NC)GO TO 7  
27  J=1  
23  IF(JGT,N-1*(IT+1))GO TO 8  
9   M(I,1)=100  
   J=J+1  
   IF(JLE,N*(IT+1))GO TO 9  
   CALL SUBT(NCNT,NC,1)  
24  WRITE(100,30)NR,NC,M(I,1),J  
30  FORMAT(1X,'*',13,'*',17,'*',21,'*011)  
   NR=NR+1  
   I=I+1  
   IF(ILE,NCNT)GO TO 10  
   IF=1  
   NR=0  
   NC=0  
18  M=0  
21  L=1  
16  J=1  
15  IZ=M(I,1)  
   IY=M(I,2)  
   IF(IZ,100)GO TO 11  
   IF(IY,100)GO TO 12  
  
   IF(IZ,100)GO TO 13  
   IF(IY,100)GO TO 14  
22  M(I,1)=0  
   J=J+1  
   IF(JLE,N)GO TO 15  
   CALL SUBNRC(I,IF,I,N,P,N)  
   I=I+1  
   I=I+1  
   NR=NR+1  
   IF(ILE,NC)GO TO 16  
   IF=1  
   IF(ILE,N-1)GO TO 21  
   IF(ILE,(NCNT-NC))GO TO 17  
   IF=IF+1  
   NC=NC+1  
   NC=NC  
   CALL SUBT(NCNT,IF,NC)  
   NCNT=NCNT+NCNT+1  
20  IF(NC,IT)GO TO 18  
   GO TO 19  
17  IF=IF+1  
   NC=NC+1  
   P=0  
   IF(NC,IT)GO TO 20  
   IF=IF+1  
   NC=NC+1*(1+PL*NP)  
   P=0  
   NR=NR+1  
   GO TO 20  
14  M(I,1)=1  
   GO TO 22  
13  M(I,1)=1  
   GO TO 22  
12  M(I,1)=100
```

SIMPIN 01203280 11.02.80





MODULE	BL	TYPE	C	LONGUEUR	8170
MODULE	FZMDATA	TYPE	P	LONGUEUR	0380
MODULE	STIP	TYPE	P	LONGUEUR	0140
MODULE	SUPT	TYPE	P	LONGUEUR	0080
MODULE	BL	TYPE	C	LONGUEUR	8170
MODULE	SUP	TYPE	P	LONGUEUR	0130

\*\*\*\*\* FIN DE COMPIETION (PLUS HAUT NIVEAU D'ERREUR RENCONTRE = 0)

CENTRUL DE CALCUL AL INSTITUTULUI TIPISDARA SYSTEM  
 01/03 SIMSIM AN = 0050 PH = 0002 DATE = 01/03/80-00  
 H.O.M. = 11H 43M 52S H.F.I.H. = 11H 43M 39S TIME = 000017'6  
 LCP = 00046 MEM = 00013 LO = 00000179 IN = 00000167

C LINK LINK NEW  
STARTED

AUCUNE ERREUR A L'EDITION DE ITEMS

CENTRUL DE CALCUL AL INSTITUTULUI TIPISDARA SYSTEM  
 01/03 SIMSIM AN = 0050 PH = 0003 DATE = 01/03/80-00  
 H.O.M. = 11H 43M 39S H.F.I.H. = 11H 43M 35S TIME = 000000'0  
 LCP = 00046 MEM = 00012 LO = 00000005 IN = 00000000

C RUN RUN  
STARTED

SINDROMUL DEFECTELOR

\*\*\*\*\*

MENTRIU Nr. UNITATI SI TB. DEFECTE

\*\*\*\*\*

\*\*\*\*\*  
 \*NR. TEST UNITATI A CEI TESTUAREA 111222333444555666777  
 \*CRT=UNITATE=UNITATI A TESTATA 234345456567671712123  
 \*\*\*\*\*

- \* 1# 1# ==0000000000001010100
- \* 2# 2# 100\*\*00000000001010
- \* 3# 3# 010100\*\*000000000001
- \* 4# 4# 00101010000000000000

* 29*	123*	*****00000101111
* 30*	124*	*****100***00101110
* 31*	125*	*****010100***011110
* 32*	126*	*****001010101***110
* 33*	127*	*****00000101111***
* 34*	134*	***110***001010101
* 35*	135*	***101***100***010101
* 36*	136*	***100***010101***101
* 37*	137*	***100***001011110***
* 38*	145*	***011110***010100
* 39*	146*	***010101***101***100
* 40*	147*	***010100***011110***
* 41*	156*	***001011110***100
* 42*	157*	***001010101***110***
* 43*	167*	***00001011111***
* 44*	234*	111***000001011
* 45*	235*	110***100***001011
* 46*	236*	110***010100***011
* 47*	237*	110***001010101***
* 48*	245*	101***110***001010
* 49*	246*	101***101***100***010
* 50*	247*	101***100***010101***
* 51*	256*	100***011110***010
* 52*	257*	<u>100***010101001000</u>

* 5#	5#	000001010100**000000
* 6#	6#	00000001010100**000
* 7#	7#	000000000001010100**
* 8#	12#	****0000000101110
* 9#	13#	**100**000001010101
* 10#	14#	**010100**001010100
* 11#	15#	**001010100**010100
* 12#	16#	**000001010101**100
* 13#	17#	**00000001011110**
* 14#	23#	110****00000001011
* 15#	24#	101**100**000001010
* 16#	25#	100**010100**001010
* 17#	26#	100**001010100**010
* 18#	27#	100**000001010101**
* 19#	34#	011110****000000001
* 20#	35#	010101**100**000001
* 21#	36#	010100**010100**001
* 22#	37#	010100**001010100**
* 23#	45#	00101110****000000
* 24#	46#	001010101**100**000
* 25#	47#	001010100**010100**
* 26#	56#	000001011110****000
* 27#	57#	000001010101**100**
* 28#	67#	00000001011110****

* 53#	267#	100***001011110*****
* 54#	345#	011111*****000001
* 55#	346#	011110*****100***001
* 56#	347#	011110*****010100***
* 57#	356#	010101***110*****001
* 58#	357#	010101***01***100***
* 59#	367#	010100***011110*****
* 60#	456#	00101111*****000
* 61#	457#	001011110*****100***
* 62#	467#	001010101***11*****
* 63# *STOP#	567#	00000101111*****

CENTRU DE CALCUL AL ISTEC. TIMISOARA      SYSTI  
 0117 SIMSTH    AN = 0050    PN = 0001    DATE = 01/03/86-06  
 HOURS = 11H 44M 15S    CPU IN = 11H 44M 25S    TIME = 00000377  
 LCP = 00006    MEM = 00030    IO = 00000141    IN = 00000007



```

HHHH      H      HHHH      HHHH.HHHH      CCCCCC
HHHH      H      HHHH      HHHH      CCCCCC
HHHH      H      HHHH      HHHH      CCCCCC
HHHH      H      HHHH      HHHH      CCCCCC
HHHH      H      HHHH      HHHH      CCCCCC
HHHH      H      HHHH      HHHH      CCCCCC
HHHH      H      HHHH      HHHH      CCCCCC
HHHH      H      HHHH      HHHH      CCCCCC
HHHH      H      HHHH      HHHH      CCCCCC
HHHH      H      HHHH      HHHH      CCCCCC

```

```

000000      000000      55555555      000000
000000      000000      55555555      000000
000000      000000      55555555      000000
000000      000000      55555555      000000
000000      000000      55555555      000000
000000      000000      55555555      000000
000000      000000      55555555      000000
000000      000000      55555555      000000
000000      000000      55555555      000000
000000      000000      55555555      000000

```

IT, AN: 0050, PN: 0001

```

PROG DE CALCUL AL ICYCU: TIPISDARA      SYSTEM 1006
SIMSIT AN = 0050      PN = 0001      DATE = 01/03/86-060
IN = 11H 44M 27S      ICYCU = 11H 44M 11S      TIME = 0000137
MEM = 00006      IU = 00000022      IN = 00000007      LOUE = 000

```

FORTRAN

SIMSIT 01/03/86 11:44:00

```

1      INTEGER N(255)
      COMMON /PI, ZPI(255,36)
      READ(105,1)N,IT
      FORMAT(2I2)
      NNN=IT+N
      CALL STIP(N,IT)
      NRC=1
      NCB=1
      10      101
      20      101
      117,1)80
      121,1)
      IF(NCB)GOTO 2
      101
      121,1)N-(IT-1))
      NCB)
      1080
      NRC=1
      121,1)IT+1)
      101
      IF(NCB)GOTO 3
      IF(NCB)GOTO 4

```



```

24 23741
25 IF (COP, NLC, MN) GO TO 5
26 IF (COP, NLC, MN) GO TO 6
27 IF (COP, NLC, MN) GO TO 7
28 23741
29 IF (COP, NLC, MN) GO TO 8
30 23741
31 IF (COP, NLC, MN) GO TO 9
32 CALL SUBT(INCONT, FC, N)
33 23741
34 23741
35 IF (COP, NLC, MN) GO TO 10
36 23741
37 23741
38 23741
39 23741
40 23741
41 23741
42 23741
43 23741
44 23741
45 23741
46 23741
47 23741
48 23741
49 23741
50 23741
51 23741
52 23741
53 23741
54 23741
55 23741
56 23741
57 23741
58 23741
59 23741
60 23741
61 23741
62 23741
63 23741
64 23741
65 23741
66 23741
67 23741
68 23741
69 23741
70 23741
71 23741
72 23741
73 23741
74 23741
75 23741
76 23741
77 23741
78 23741
79 23741
80 23741
81 23741
82 23741
83 23741
84 23741
85 23741
86 23741
87 23741
88 23741
89 23741
90 23741
91 23741
92 23741
93 23741
94 23741
95 23741
96 23741
97 23741
98 23741
99 23741
100 23741

```

SIMSIY 01/03/86 11240,00

```

21 23741
22 23741
23 23741
24 23741
25 23741
26 23741
27 23741
28 23741
29 23741
30 23741
31 23741
32 23741
33 23741
34 23741
35 23741
36 23741
37 23741
38 23741
39 23741
40 23741
41 23741
42 23741
43 23741
44 23741
45 23741
46 23741
47 23741
48 23741
49 23741
50 23741
51 23741
52 23741
53 23741
54 23741
55 23741
56 23741
57 23741
58 23741
59 23741
60 23741
61 23741
62 23741
63 23741
64 23741
65 23741
66 23741
67 23741
68 23741
69 23741
70 23741
71 23741
72 23741
73 23741
74 23741
75 23741
76 23741
77 23741
78 23741
79 23741
80 23741
81 23741
82 23741
83 23741
84 23741
85 23741
86 23741
87 23741
88 23741
89 23741
90 23741
91 23741
92 23741
93 23741
94 23741
95 23741
96 23741
97 23741
98 23741
99 23741
100 23741

```

SIMSIY 01/03/86 11240,00

```

7 23741
8 23741
9 23741
10 23741
11 23741
12 23741
13 23741
14 23741
15 23741
16 23741
17 23741
18 23741
19 23741
20 23741
21 23741
22 23741
23 23741
24 23741
25 23741
26 23741
27 23741
28 23741
29 23741
30 23741
31 23741
32 23741
33 23741
34 23741
35 23741
36 23741
37 23741
38 23741
39 23741
40 23741
41 23741
42 23741
43 23741
44 23741
45 23741
46 23741
47 23741
48 23741
49 23741
50 23741
51 23741
52 23741
53 23741
54 23741
55 23741
56 23741
57 23741
58 23741
59 23741
60 23741
61 23741
62 23741
63 23741
64 23741
65 23741
66 23741
67 23741
68 23741
69 23741
70 23741
71 23741
72 23741
73 23741
74 23741
75 23741
76 23741
77 23741
78 23741
79 23741
80 23741
81 23741
82 23741
83 23741
84 23741
85 23741
86 23741
87 23741
88 23741
89 23741
90 23741
91 23741
92 23741
93 23741
94 23741
95 23741
96 23741
97 23741
98 23741
99 23741
100 23741

```

```

SUBROUTINE STIP(N,IT)
INTEGER A(36),B(36)
REAL N2(5)
DATA N2(1:5) / 71000000 /
WRITE(100,2) N,IT
2  FORMAT(30A1,'SINDROMUL DIFECTYELON',20I10,'1220X',
  *PENTRU NS',12,'UNITATI SI T',12,'DIFECTYEL'
  *20X,34I10)
N3=30-N*IT-N
ENCODE(A,B,N2(3),N3)
5  FORMAT(10)
WRITE(100,N2)
N=1
DO 3 I=1,N
DO 4 GR=1,IT
4  A(I,GR)
N=I
3  CONTINUE
DO 12 T=2,N
4  A(I,T)
N=I
12  A(I,T)
N=I+N*IT
N=NTI+N
T=2
N=1
7  DO 11 NR=1,IT
4  A(I,NR)
T=I
IF (I(IGT,N)) I=1
N=I
IF (I(IGT,N)) GO TO 6
11  CONTINUE
N=I+IT
T=(N)+1
IF (I(IGT,N)) I=1
GO TO 7
6  DO 13 T=1,N
13  A(I,T)
WRITE(100,N2(A(I),N2),N3)
8  FORMAT(17,'NR',N2,'TEST',UNITATEA (I,T)STEAZA',36I10,'')
WRITE(100,N2(B(I),N2),N3)
4  FORMAT(17,'CRT',UNITATEA (I,T)STAYA',36I10,'')
WRITE(100,N2)
RETURN
END

```

SIMSIT 01203200 11.45.00

```

SUBROUTINE SUBTINCENT,PC,NT
1  I=1
N=1
DO 1 I=1,AC
1  (I,I)
I=N-KC+1
N=I
I=I+1
IF (I(IGT,N)) GO TO 2
NCONT=N+1
RETURN
END

```

SIMSIT 01203200 11.45.10

```

SUBROUTINE SUBINRC,I,IP,I,N,H,NN)
COMMON JPI(255,36)
INTEGER N(255)
IF (I(IGT,N)) GO TO 2
N(NRC)=10+(I*1)+1
GO TO 4
N(NRC)=10+(I*1)+1
WRITE(100,1) NRC,N(NRC),(M(I,J),J=1,NN)
1  FORMAT(1,IX,'',17,'',17,'',17,'',17,'',17,'')
RETURN
END

```

SIMSIT 01203200 11.45.10

MODULE	PI	TYPE	L	CONTOUR	MP70 (16720)
MODULE	FEMDATA	TYPE	P	CONTOUR	0830 (02000)

MODULE	STP	TYPE	P	LONGUEUR	017
MODULE	SINT	TYPE	P	LONGUEUR	0000
MODULE	PI	TYPE	L	LONGUEUR	0070
MODULE	SUB	TYPE	P	LONGUEUR	0100

\*\*\*\*\* FIN DE COMPIETION (PLUS HAUT NIVEAU D'ERREUR RENCONTRE) \*

CENTRUL DE CALCUL AL INSTITUTULUI TIPARUARA SYS  
 0170 SIMSIT AN = 0050 PI = 0002 DATE = 01/03/80  
 HORA = 11H 40M 41S IZIN = 11H 45M 24S TIME = 000000  
 IGP = 00006 MEM = 00013 IO = 00000195 IN = 00000104

C LINK LINK NIP  
 STARTED

AUCUNE ERREUR A L'LOTION DE L'ENS

CENTRUL DE CALCUL AL INSTITUTULUI TIPARUARA SYS  
 0170 SIMSIT AN = 0050 PI = 0001 DATE = 01/03/80  
 HORA = 11H 45M 24S IZIN = 11H 46M 25S TIME = 000000  
 IGP = 00006 MEM = 00012 IO = 00000005 IN = 00000000

0 RUN  
 STARTED

SINDROMUL DELECTELP

\*\*\*\*\*

PENTRU Nr\* UNITATE SI Vr\* CORRECTE

\*\*\*\*\*

\*\*\*\*\*  
 ANR \* TEST UNITATEA CE TESTEZA 1122334455667772345671  
 \*CRITICITATE\*UNITATEA TESTATA \*234345456677717121231234567  
 \*\*\*\*\*

* 1*	1*	*****
* 2*	2*	*****
* 3*	3*	*****
* 4*	4*	*****
* 5*	5*	*****
* 6*	6*	*****
* 7*	7*	*****
* 8*	12*	*****



* 57*	356*	010101*****0010*10
* 58*	357*	010101*****100*0*101
* 54*	367*	010100*****0*10*1
* 60*	456*	00101111*****0000*10
* 61*	457*	00101111*****100*0*101
* 62*	467*	001010101*****00*101
* 63*	567*	0000101111*****000*1
*STOP*		

CENTRUL DE CALCUL AL INSTITUTULUI TIPOGRAFIC  
 0117 SIMSTI AN = 0050 PI = 0004 DATE = 01/03/86-04  
 NR. DE INREGISTRARE = 253 ICPI = 111 807 369 TIPC = 00000591  
 ICP = 00046 REN = 00030 IO = 00000141 IN = 00000007

№ 33»	127»	.....000001011111.....1000»
№ 34»	134»	.....10.....010101011111010»
№ 35»	135»	.....101.....100.....0101011101010»
№ 36»	136»	.....100.....01010101111101110101»
№ 37»	137»	.....100.....0010111100.....101010»
№ 38»	145»	.....011110.....010101010001010»
№ 39»	146»	.....010101.....01010101001001010»
№ 40»	147»	.....010100.....011110.....1001000»
№ 41»	156»	.....001011110.....001000010»
№ 42»	157»	.....00101010101.....10000100010»
№ 43»	167»	.....000001011111.....100000»
№ 44»	234»	111.....000001011111000»
№ 45»	235»	110.....0000000101111101000»
№ 46»	236»	110.....00000101000000111101010»
№ 47»	237»	110.....0000000101010101000010101»
№ 48»	245»	101.....01000000001010010100000»
№ 49»	246»	101.....010100000000100010101010»
№ 50»	247»	101.....0100000101010100001010101»
№ 51»	246»	100.....011110.....01000001000100010»
№ 52»	257»	100.....010101010000010100001010101»
№ 53»	267»	100.....001010111100.....0100001»
№ 54»	345»	011111.....000000000100001000»
№ 55»	346»	011110.....00001000000100001010»
№ 56»	347»	011110.....0000101000000000010101»

```

HHHHH      HHHH      IIIIIIIIIII      RRRRRRRRR      LLLLLLLL
HHHHH      HHHH      IIIIIIIIIII      RRRRR      R      CCCC
HHHHH      HHHH      IIIIIIIIIII      RRRRR      R      CCCC
HHHHH      HHHH      IIIIIIIIIII      RRRRRRRRR      CCCC
HHHHH      HHHH      IIIIIIIIIII      RRRRR      R      CCCC
HHHHH      HHHH      IIIIIIIIIII      RRRRR      R      CCCC
HHHHH      HHHH      IIIIIIIIIII      RRRRR      R      CCCC
HHHHH      HHHH      IIIIIIIIIII      RRRRR      R      CCCC

```

```

000000      000000      555555555      000000
000      000      555      000
000      000      555      000
000      000      555      000
000      000      555      000
000000      000000      555555555      000000

```

TEST, AN=0050, PN=MINCEA

```

TITLU DE CALCUL AL. INTRODUC TITLURIARA      SYSTEM 006
I SYMTEST AN = 0050      PN = 0001      DATE = 01/03/86-060
PH = 11H 39M 50S      CPU IN = 11H 40M 17S      TIME = 00000108
M = 00046      MEM = 00000      IO = 00000022      IN = 00000002      CPUF = 000

```

FORTRAN

SYMTEST 01/03/86 11.40.25

```

1      INTEGER SINDR(36),PIRET(9,9),NAT(8T(9,9)),NSUM(9)
2      READ(105,1) N,IT
3      FORMAT(2I2)
4      NIS=N*IT
5      READ(105,15) (SINDR(J), IMI, NI)
6      FORMAT(80I1)
7      CALL TIPSINDR, IT, SINDR)
8      DO 3 J=1, N
9      DO 4 NR=1, IT
10     A(K)=I
11     K=K+1
12     CONTINUE
13     NIS=N*IT
14     T=2
15     K=1
16     DO 11 NR=1, IT
17     H(K)=I
18     T=1
19     IF (I(CTN)) I=1
20     K=K+1
21     IF (I(CTN)) I=0 TO 6
22     CONTINUE
23     NAT=IT
24     T=H(N)+1
25     IF (I(CTN)) I=1
26     GO TO 7
27     WRITE(10R, 1) (A(K), K=1, NI)
28     FORMAT(17, 'UNITATEA CF TESTATA=', 36I1, '*)
29     WRITE(10R, 2) (H(K), K=1, NI)
30     FORMAT(17, 'UNITATEA TESTATA ', 36I1, '*)
31     WRITE(10R, 3)
32     WRITE(10R, 10) (SINDR(K), K=1, NI)
33     FORMAT(17, 'SINDROMUL CONSIDERAT=', 36I1, '*)
34     RETURN
35     END

```

SYMTEST 01/03/86 11.40.53



```

SUBROUTINE YMIRV(PINET,N)
  INTEGER PINET(4,9),A(9)
  WRITE(10,*)
  1  FORMAT(//,'MATHCEA INTERCONEXIUNILOR SI REZULTATUL TESTARILOR
  *MIRV')
  DO 2 I=1,N
  2  A(I)=I
  WRITE(10,3)(A(I),I=1,N)
  3  FORMAT(//,'MATHCEA TESTATA#',I(1))
  WRITE(10,7)
  7  FORMAT(10X,20(' '))
  WRITE(10,6)
  6  FORMAT(10X,'UNIT OF TEST#ZA#')
  NRC=1
  DO 4 I=1,N
  4  A(I)=I
  WRITE(10,5)NRC,(MIRV(I),I=1,N)
  5  FORMAT(20X,I2,'#',I(1))
  NRC=NRC+1
  RETURN
END

```

SIMTEST 01203/86 11241,02

```

SUBROUTINE YIPMATS(MATEST,N)
  INTEGER MATEST(9,9),A(9)
  WRITE(10,*)
  1  FORMAT(//,'MATHCEA TESTELOR PRELUCRATA IN CADRUL UNCI STRUCTUR
  *I MULTIPLOU(SUR: MATEST)')
  DO 2 I=1,N
  2  A(I)=I
  WRITE(10,3)(A(I),I=1,N)
  3  FORMAT(//,'UNIT DE INTRARE#',I(1))
  WRITE(10,7)
  7  FORMAT(10X,20(' '))
  WRITE(10,6)
  6  FORMAT(10X,'UNIT DE TESTARE#')
  NRC=1
  DO 4 I=1,N
  4  A(I)=I
  WRITE(10,5)NRC,(MATEST(I),I=1,N)
  5  FORMAT(20X,I2,'#',I(1))
  NRC=NRC+1
  RETURN
END

```

SIMTEST 01203/86 11241,10

```

SUBROUTINE YIPF( )
  WRITE(10,*)
  1  FORMAT(//,'UNITATE PLECTATA#',I2)
  RETURN
END

```

SIMTEST 01203/86 11241,10

MODUL	FORMAT	TYPE	P	CONCUREN	0768 (01896)
MODUL	YIPSTND	TYPE	P	CONCUREN	0408 (01240)
MODUL	YMIRV	TYPE	P	CONCUREN	0208 (00520)
MODUL	YIPMATS	TYPE	P	CONCUREN	0218 (00536)
MODUL	YIPF	TYPE	P	CONCUREN	0060 (00096)

STATIUN (PLUS HAUT NIVEAU D'ERREUR RENCONTRE) = 0)

11241,20

RUL DE CALCUL AL ISTELC YIPINUARA SYSTEM H06  
 SIMTEST AN = 0080 PI = 0082 DATE = 01/03/86-060  
 P = 111 808 183 ICFIN = 111 818 283 TIME = 00001870  
 \* 00846 MEM = 00013 IO = 00000151 IN = 00000101 COND = 000

LINK 1605009 01/03/86 1102M17S

SEGMENT	FINDATA	NO	1	IMPLANTATION	0
MOUL	FZNDATA			IMPLANTATION	70
MOUL	FZPSIND			IMPLANTATION	708
MOUL	FZHFT			IMPLANTATION	CP0
MOUL	FZPMATS			IMPLANTATION	LEP8
MOUL	FZPF			IMPLANTATION	1000
MOUL	FZPSVSH			IMPLANTATION	1130
MOUL	FZPSYSN			IMPLANTATION	1140
MOUL	FZINVT			IMPLANTATION	1220
MOUL	FZREAD			IMPLANTATION	1610
MOUL	FZTUT			IMPLANTATION	1900
MOUL	FZENDIOL			IMPLANTATION	1970
MOUL	FZSTPF			IMPLANTATION	1978
MOUL	FZPRNT			IMPLANTATION	1810
MOUL	FZENCDE			IMPLANTATION	1060
MOUL	FZERR			IMPLANTATION	1E30
MOUL	FZOPRN			IMPLANTATION	1F58
MOUL	FZIECARI			IMPLANTATION	1FC8
MOUL	FZURHA			IMPLANTATION	2208
MOUL	FZCRAP			IMPLANTATION	1908
MOUL	FZDORRE			IMPLANTATION	1C70

LONGUEUR DU SEGMENT 3CF8

LINK 1605009 01/03/86 1102M17S

IMPLANTS APRES TRAITEMENT OPTION FMS

SEGMENT	FINDATA	NO	1	IMPLANTATION	0
					LONGUEUR DU SEGMENT 5870

LINK 1605009 01/03/86 1102M17S

0 EPREUV EN EDITION DE LIGNS  
 ADRESSE DE LANCEMENT 408  
 LONGUEUR PLUS GRANDE BRANCHE 5870  
 LONGUEUR DU PROGRAMME EDITE 5870

PLUS HAUT NIVEAU D'ERREUR RENCONTRE NR0 (PAS D'ERREUR)

CONTROL DE CALCUL AL IOTOC TIMISOARA SYSTEM NO0  
 017 SYMTEST AN = 0050 PP = 0003 DATE = 01/03/86-060  
 MODR = 11H 41M 25S ICFIN = 11H 02M 22S TIME = 0000057  
 ICP = 00046 MEM = 00012 IO = 0000044 IN = 0000000 CODE = 000

0 RUN STARTED  
 SINDROMUL DEFECTIOP CASITE IN CADRUL UNEI STRUCTURI MULTIPROCESOR AUTOTESTABIL

SINDROMUL ESTE PRELUAT DIN REGISTRUL SINDROAMELOR AVIND URMATUAREA CONFIGURATIEI  
 NR4 IT04

\*\*\*\*\*  
 \*UNITATEA CE TESTATA=111122223333444455556666777788889999\*  
 \*UNITATEA TESTATA =230534560567467867897891091201231230\*  
 \*\*\*\*\*  
 \*SINDROMUL CONSIDERAT=00001010000100000000000000000010101010\*

MATRICEA INTERCONEXIUNTIOR SI REZULTATUL TESTARII, NIPLI

UNITATEA TESTATA=123456789  
 \*\*\*\*\*  
 UNITATEA TESTATA=

2\*\*\*1011\*\*\*  
3\*\*\*\*\*0000\*\*  
4\*\*\*\*\*1000\*  
5\*\*\*\*\*0000  
6\*\*\*\*\*0000  
7\*10\*\*\*\*\*00  
8\*101\*\*\*\*\*0  
9\*1010\*\*\*\*\*

MATRICEA TESTELOR PRELUCRATA IN CADRUL UNEI STRUCTURI MULTIPROCESOR; DATEST

UNIT DE INTRARE\*123456789  
\*\*\*\*\*

UNIT DE TESTE \*

1	001011000
2	101011000
3	100011000
4	101011000
5	101001000
6	101010000
7	101011000
8	101011000
9	101011000

UNITATE DEFECTA = 1  
UNITATE DEFECTA = 2  
UNITATE DEFECTA = 5  
UNITATE DEFECTA = 6

\*STOP\*

CENTRUL DE CALCUL AL ISTCCU TIMISOARA SYSTEM 000  
SIT SYMFST AN = 0050 PH = 0004 DATE = 01/03/80-060  
HORA = 11H 42M 25S ICFIN = 11H 42M 31S TIME = 0000019  
LGP = 00006 MFP = 00012 IO = 0000000 TR = 00000003 CODE = 000

```

MMM      MM      IIIIIIIII  RRRRRRRR  CCCCCC  E
MMM      MM      IIIIIIIII  RRRR      R  CCC      C
MMM      MM      IIIIIIIII  RRR      R  CCCC     C
MMM      MM      IIIIIIIII  RRRRRRRR  CCCC     C
MMM      MM      IIIIIIIII  RRR      R  CCCC     C
MMM      MM      IIIIIIIII  RRR      R  CCC      C
MMM      MM      IIIIIIIII  RRR      R  CCCCCC  E

```

```

000000 000000 55555555 000000
000000 000000 555 000000
000000 000000 555 000000
000000 000000 55555555 000000
000000 000000 55555555 000000
000000 000000 55555555 000000

```

ATUT, AN:0000, PN:MIROLA

```

PROG DE CALCUL AL INTECUL TIMISCARA SYSTEM 000
? SIMATEST AN = 0050 PR = 0001 DATE = 01/03/2006
IN = 110 37M 025 ILIIN = 11M 37M 158 TIM = 00000179
= 00000 MEM = 00000 LO = 00000022 IN = 00000002 CODE = 000

```

PROGRAM

SIMATEST 01/03/06 11037\_37

```

1  INTEGER SINPR(30),PIRE(10,0),MCUNEX(4,0),MATEST(9,9),NSUM(9)
2  READ(10,1)N,N1
3  FORMAT(2I2)
4  WRITE(110,5)N,N1
5  PIR=0
6  DO 10 J=1,N
7  DO 10 I=1,N
8  PIRE(I,J)=0
9  CONTINUE
10 CONTINUE
11 PIRE(1,1)=1
12 DO 10 J=1,N
13 DO 10 I=1,N
14 PIRE(I,J)=PIRE(I,J)+1
15 CONTINUE
16 PIRE(1,1)=1
17 DO 10 J=1,N
18 DO 10 I=1,N
19 PIRE(I,J)=PIRE(I,J)+1
20 CONTINUE
21 PIRE(1,1)=1
22 DO 10 J=1,N
23 DO 10 I=1,N
24 PIRE(I,J)=PIRE(I,J)+1
25 CONTINUE

```



STARTED

No5 1Ts2

MATRICEA CONEXIUNII OR MONEZ

0 0 1 0 1

1 0 0 1 0

0 1 0 1 0

1 0 0 0 1

0 1 1 0 0

SINDROMUL:

1 0 1 0 0 1 0 0 1 1

MATRICEA INTERCONEXIUNILOR SI REZULTATUL TESTARII; MIBET

UNITATEA TESTATA\*12345

\*\*\*\*\*

UNITATEA TESTATA\*

1\*\*\*1\*\*

2\*\*1\*\*\*

3\*\*0\*\*1\*

4\*\*0\*\*\*0

5\*\*1\*\*\*

MATRICEA TESTELOR PRINCIPATA IN CADRELE UNEI STRUCTURI MULTIPROCESOR; MATIST

UNITATEA TESTATA\*12345

\*\*\*\*\*

UNITATEA TESTATA\*

1\*01100

2\*11100

3\*10010

4\*01100

5\*01100

UNITATEA TESTATA\* 2

UNITATEA TESTATA\* 3

\*STOP\*

EXITME

JOB SIPPTEST.AN:0050.PN:RCEA  
STARTED

M P P M		X Y I I I I I I	R R R R R R
M P P M		Y I I I	R R R R
M P P M		I Y I I	R R R R
M P P M		Y I Y I	R R R R R R
M P P M		I Y I I	R R R R
M P P M		Y I I I	R R R R
M P P M		X Y I I I I I I	R R R R
0 0 0 0 0 0		0 0 0 0 0 0	5 5 5 5 5
0 0 0		0 0 0	5 5 5
0 0 0		0 0 0	5 5 5 5 5
0 0 0		0 0 0	5 5 5 5 5
0 0		0 0	5 5 5 5 5
0 0 0 0 0 0		0 0 0 0 0 0	5 5 5 5 5



NIT DE CALCU AL IST. L. TIMISOARA SYSTEM 000  
 SIMITEST AN = 0050 PH = 0001 DATE = 24/02/86-055  
 R = 11H 40M 49S KCFIN = 11H 47M 08S TIME = 00000127  
 = 00065 MEM = 00006 LU = 00000021 IN = 00000001 CDF = 000  
 CR = 01  
 PROGRAM

```

    INTEGER SINDR(30),PIREY(9,9),MATEST(9,9),NS(4,9),TAB1(9),TAB2(9)
    INTEGER MSI(9),NSAI(9),IT,MCONEX(4,9),MPEST(9)
    READ(105,1) N,IT
    FORMAT(2I2)
    NISN=IT
    READ(105,18) ISINDR(1),J=1,N)
    FORMAT(80I1)
    CALL TIPSINDR(N,IT,SINDR)
    DO 3 J=1,N
    DO 4 K=1,N
    MIRET(1,K)=1000
    CONTINUE
    I=1
    DO 5 J=1,N
    K=1
    IF (MGT,N) = M=N
    DO 6 M=1,IT
    MIRET(1,K)=SINDR(I)
    K=K+1
    IF (MGT,N) GO TO 6
    K=N
    I=I+1
    CONTINUE
    CALL TMIREY(MIRET,N)
    DO 16 I=1,N
    DO 7 M=1,N
    MATEST(I,M)=0
    CONTINUE
    I=1
    I=I
    I=I+1
    IF (MGT,1) GO TO 8
    IF (MIREY(I,M),EQU) GO TO 9
    I=I
    IF (MGT,N) GO TO 10
    I=I
    GO TO 10
    MATEST(I,K)=1
    GO TO 11
    I=I+1
    IF (MGT,N) GO TO 12
    CALL TTPMATS(MATEST,N)
    DO 13 M=1,N
    NSUM(I)=0
    DO 14 J=1,N
    NSUM(I)=NSUM(I)+MATEST(I,J)
    CONTINUE
    M=1
    DO 15 J=1,N
    IF (NSUM(I) > 0) GO TO 17
    GO TO 15
    TAB1(I)=M
    M=M+1
    CONTINUE
    M=2
    WRITE(108,200)
    FORMAT(27,'PATRICEA CONEXIUNTI OR MCONEX=')
    DO 29 I=1,N
    READ(105,30) (MCONEX(I,J),J=1,N)
    FORMAT(10I1)
    WRITE(108,40) (MCONEX(I,J),J=1,N)
    FORMAT(2,10X,10I2)
    CONTINUE
    NISN=IT
    READ(105,180) (SINDR(I),J=1,N)
    FORMAT(80I1)
    WRITE(108,190) (SINDR(I),J=1,N)
    FORMAT(17,'SINDR(001:*,2,30)')
    DO 60 I=1,N
    DO 70 J=1,N
    MIRET(I,J)=100
    CONTINUE
    NR=1
    DO 80 I=1,N
    DO 90 J=1,N
    IF (MCONEX(I,J) NE 1) GO TO 910
    MIRET(I,J)=SINDR(I)
    NR=NR+1
    CONTINUE
    CONTINUE
    CALL TMIREY(MIRET,N)
    DO 70 I=1,N
    DO 80 J=1,N
    MATEST(I,J)=100
    CONTINUE
    M=
  
```

ANEXA 6 - PR 3.3  
 SIMITEST

SIMITEST 24/02/86 11:47:13

```

250 DO 90 J=1,N
    DO 100 I=1,N
        IF (MTEST(I,J) .EQ. 0) GO TO 110
        IF (MTEST(I,J) .EQ. 1) MATST(I,J)=1
    GO TO 100
110 DO 120 K=1,N
    IF (MTEST(I,K) .EQ. 1) GO TO 210
    IF (MTEST(I,K) .EQ. 0) GO TO 210
    IF (MTEST(I,K) .EQ. 1) MATST(I,K)=1
    GO TO 120
210 MATST(I,K)=1
120 CONTINUE
140 CONTINUE
90 CONTINUE
    IF (NNEC) GO TO 220
    NR=1
    DO 230 I=1,N
    DO 240 J=1,N
        MTEST(I,J)=MATST(I,J)
240 CONTINUE
    GO TO 250
221 DO 260 I=1,N
    DO 270 J=1,N
        IF (MATST(I,J) .EQ. 1) MATST(I,J)=0
270 CONTINUE
260 CALL TFMATS(MATST,N)
    DO 130 K=1,N
    NSUM(K)=0
    DO 140 I=1,N
        NSUM(K)=NSUM(K)+MATST(I,K)
140 CONTINUE
    KK=1
    DO 150 I=1,N
        IF (NSUM(I) .EQ. 1) GO TO 170
    GO TO 150
170 TAB2(K)=K
    KK=KK+1
150 CONTINUE
    KK=KK-1
    K=1
    DO 900 I=1, KP2
    DO 91 J=1, KP1
        IF (TAB2(I) .NE. TAB2(J)) GO TO 91
        MST(I)=TAB2(I)
    K=K+1
91 CONTINUE
900 CONTINUE
    KK=K-1
    KP=1
    DO 92 I=1, KP1
        MSAU(KP)=TAB2(I)
    KP=KP+1
    I=1
    DO 93 I=1, KP2
660 IF (TAB2(I) .EQ. MSAU(I)) GO TO 95
    I=I+1
    IF (I .EQ. KP2) GO TO 660
    MSAU(KP)=TAB2(I)
    KP=KP+1
93 CONTINUE
    WRITE (TOP, 99) (MST(I), I=1, KP)
    FORMAT (1X, 'MS1: ', 10I3)
    KP=KP+1
    WRITE (TOP, 667) (MSAU(I), I=1, KP)
    FORMAT (1X, 'MSAU: ', 10I3)
    I=0
    KP=1
    DO 95 I=1, KP
    DO 96 J=1, KP
        IF (MSAU(I) .EQ. MSAU(J)) GO TO 97
96 CONTINUE
    IF (I .EQ. KP) GO TO 95
    MREST(I)=MSAU(I)
    KP=KP+1
95 I=0
    KP=KP-1
    IF (KP .EQ. 0) GO TO 97
    WRITE (TOP, 98) (MSAU(I), I=1, KP)
    FORMAT (1X, 'MSAU: ', 10I3)
    UNITATE DEFECTE: ', 10I3)
    STOP
97 WRITE (TOP, 99) (MREST(I), I=1, KP)
    FORMAT (1X, 'MREST: ', 10I3)
    UNITATE POSITIVE DEFECTE: ', 10I3)
    UNITATE DEFECTE: ', 10I3)
    STOP
99 END

```

SIMPTEST 21207786 11147,78

```

SUBROUTINE TFMATS(MAT,N)
    INTEGER N,MAT(50,50),ALOC(50,50)
    REAL M(205)
    DATA M/2500000000, 5000000000/
    WRITE (TOP, 10)
    FORMAT (10X, 'SINGROPEL DELECTIUM CARITE IN CARBU AND STRUCTUR'

```

PROGRAMUL DE TESTARE A STABILITATII SI A DURABILITATII UNOR STRUCTURI DE BUCSURI  
 SI A DURABILITATII UNOR STRUCTURI DE BUCSURI

```

1  N3=13*N*IT
2  ENCODE(4,5,N2(3))INT
3  FORMAT(19)
4  WRITE(10H,42)
5  F=1
6  DO 5 I=1,N
7  DO 4 NP=1,IT
8  ACT=1
9  F=1
10 CONTINUE
11 NIS=N*IT
12 I=2
13 F=1
14 DO 11 NP=1,IT
15 NPJ=1
16 I=1
17 IF (IGT,N)I=1
18 F=1
19 IF (IGT,N)I=0 TO 0
20 CONTINUE
21 F=1
22 I=NPJ+1
23 IF (IGT,N)I=1
24 GO TO 7
25 WRITE(10H,5)IAT(1),F=1,N1
26 FORMAT(19,'UNITATEA DE TESTARE',3611,'*')
27 WRITE(10H,6)IAT(1),F=1,N1
28 FORMAT(19,'UNITATEA TESTATA',3611,'*')
29 WRITE(10H,62)
30 WRITE(10H,10)SINCR(1),F=1,N1
31 FORMAT(19,'SINGURURI CONSIDERATE',3611,'*')
32 RETURN
33 END
  
```

SIMPTEST 20/02/86 11:47.80

```

SUBROUTINE TIPRETI(MIPL,N)
INTEGER MIPL(9,9),A(9)
WRITE(10H,1)
FORMAT(29,'*MATRICEA INTERCONEXIUNILOR SI REZULTATUL TESTARII:
MIPL:')
DO 2 I=1,N
3 ACT=1
4 WRITE(10H,3)IAT(1),I=1,N)
5 FORMAT(2,10X,'UNITATEA TESTATA',1011)
6 WRITE(10H,7)
7 FORMAT(10X,28('*'))
8 WRITE(10H,6)
9 FORMAT(10X,'UNIT DE TESTARE')
10 NRC=1
11 DO 4 I=1,N
12 WRITE(10H,5)NRC,(MIPL(I,J),J=1,N)
13 FORMAT(29X,12,'*',1011)
14 NRC=NRC+1
15 RETURN
16 END
  
```

SIMPTEST 20/02/86 11:47.81

```

SUBROUTINE TIPMATS(MATEST,N)
INTEGER MATEST(9,9),A(9)
WRITE(10H,1)
FORMAT(29,'*MATRICEA TESTELOR PRELUCRATA IN CADRUL UNEI STRUCTURI
SI MULTIPROCESOR: MATEST:')
DO 2 I=1,N
3 ACT=1
4 WRITE(10H,3)IAT(1),I=1,N)
5 FORMAT(2,10X,'UNII DE INTRARE',1011)
6 WRITE(10H,7)
7 FORMAT(10X,28('*'))
8 WRITE(10H,6)
9 FORMAT(10X,'UNIT DE TESTARE')
10 NRC=1
11 DO 4 I=1,N
12 WRITE(10H,5)NRC,(MATEST(I,J),J=1,N)
13 FORMAT(29X,12,'*',1011)
14 NRC=NRC+1
15 RETURN
16 END
  
```

MODULE	SYMDATA	TYPE	P	LONGHEIT	20/02/86	11:47.81
MODULE	TIPSYND	TYPE	P	LONGHEIT	1210	(00948)
MODULE	TIPRETI	TYPE	P	LONGHEIT	0100	(01240)
MODULE	TIPMATS	TYPE	P	LONGHEIT	0200	(00520)
MODULE	TIPMATS	TYPE	P	LONGHEIT	0210	(00536)

INVIATON PLUS HAUT NIVELAU D'EMPEUR PENCONTR# = 01 11.47.80  
 INVIATON DE CALCUL AL IUTUC TIPISDARA SYSTEM NOC  
 IN SYMTEST AN = 0050 PH = 0002 DATE = 20/02/86-055  
 IN = 110 47M 085 INFIN = 110 47M 585 TIME = 00002935  
 L = 00065 MEM = 00013 LO = 00000270 IN = 00000256 CODE = 000  
 IN CR = 01

MATRICEA INTERCONEXIUNILOR SI REZULTATUL TESTARII: MIP1

UNITATEA TESTATA: 1253567  
\*\*\*\*\*  
UNIT DE TESTARE:  
1=1111111  
2=1111111  
3=1111111  
4=1111111  
5=1111111  
6=1111111  
7=1111111

MATRICEA TESTELOR PRELUCRATA IN CADRUL UNEI STRUCTURI MULTIPROCESOR: MATEST

UNIT DE PREPARARE: 1234567  
\*\*\*\*\*  
UNIT DE TESTARE:  
1=1111111  
2=1111111  
3=1111111  
4=1111111  
5=1111111  
6=1111111  
7=1111111

MPI: 1 2  
MSA0: 1 2 3 4  
TEST INCOMPLET  
UNITATI POSIBILE DEFECTE INTERMITENTE: 3 4  
UNITATI DEFECTE: 1 2  
\*STOP\*

CENTRUL DE CALCUL AL ICECUL TIMISUARA SYSTEM 806  
0131 SIMITEST AN = 0050 PR = 0000 DATE = 20/02/86-05  
M-000 = 111 AN = 295 REFIN = 111 ANM 383 TIME = 00000707  
ICP = 0005 WLN = 00033 IO = 00000744 IN = 00000111 CODE = 000  
PR = 01 CR = 01

SEGMENT	FINDATA	NO	1	IMPLANTATION	0
MODUL	FINDATA			IMPLANTATION	70
MODUL	TIPSTND			IMPLANTATION	1360
MODUL	TITLEI			IMPLANTATION	1838
MODUL	TIPMATS			IMPLANTATION	1A70
MODUL	TIPSYST			IMPLANTATION	1C58
MODUL	TIPSYSTN			IMPLANTATION	1C78
MODUL	TYINTI			IMPLANTATION	1D50
MODUL	TYPLAD			IMPLANTATION	2208
MODUL	TYTUI			IMPLANTATION	2428
MODUL	TYENHIE			IMPLANTATION	24F8
MODUL	TYPPINT			IMPLANTATION	2520
MODUL	TYSTIP			IMPLANTATION	2770
MODUL	TYENCODE			IMPLANTATION	28F8
MODUL	TYEPR1			IMPLANTATION	2958
MODUL	STOPPRN			IMPLANTATION	2A80
MODUL	TYECP1			IMPLANTATION	2AF0
MODUL	TYECP2A			IMPLANTATION	2B50
MODUL	TYECP2B			IMPLANTATION	2B30
MODUL	TYOUNEE			IMPLANTATION	2798

LONGUEUR DU SEGMENT 6398

LINK 16\_50309 2472280 110400245  
 IMPLANT. APRES TRAITEMENT OPTION FMS

SEGMENT	FINDATA	NO	1	IMPLANTATION	0
---------	---------	----	---	--------------	---

LONGUEUR DU SEGMENT 6398

LINK 16\_50309 2472280 110400245  
 0 ERREUR EN POSITION DE LITENS  
 APRES LE LANCEMENT 010  
 LONGUEUR PLUS GRANDE BRANCHE 6398  
 LONGUEUR DU PROGRAMME EDITE 6398  
 PLUS HAUT NIVEAU D'ERREUR RENCONTRE NON (PAS D'ERREUR)  
 CENTRE DE CALCUL ALISTECU TYPISDARA SYSTEM 806  
 013 SIMULST AN = 0050 PH = 0003 DATE = 21/02/86-055  
 HCP = 110 47M 595 CPUIN = 110 48M 205 TIME = 00000078  
 IGP = 00365 MEM = 00012 IU = 00000044 TR = 00000000 CODE = 000  
 PR = 01 CR = 01

**C** RHH  
 STARTED  
 SINDROMUL DEFECTELOR CASILE IN CABRUL UNEI STRUCTURI MULTIPROCESOR AUTOTESTABIL

SINDROMUL ESTI PRELUAT DIN REGISTRUL SINDROMELOR AVIND ORNATAREA CONFIGURATIEI:  
 N=7 I=3

```

*****
UNITATEA DE TESTARE 11122233445566777
UNITATEA TESTATA 2343455666777112123
*****
SINDROMUL CONSIDERAT 1000000000000101111

```

MATRICEA INTERCONEXIUNILOR SI REZULTATUL TESTARII: MILEY

```

UNITATEA TESTATA: 1234567
*****
UNIT DE TESTARE
10000000
20000000
30000000
40000000
50000000
60000000
70000000

```

MATRICEA TESTELOR PRELUCRATA IN CABRUL UNEI STRUCTURI MULTIPROCESOR: MATEST

```

UNIT DE TESTARE: 1234567
*****
UNIT DE TESTARE
10000000
20000000
30000000
40000000
50000000
60000000
70000000

```

MATRICEA CONEXIUNILOR MONEZ

```

0 0 1 1 0 0 1
1 0 0 1 1 0 0
0 1 0 0 1 1 0
0 0 1 0 0 1 1
1 0 0 1 0 0 1
1 1 0 0 1 0 0
0 1 1 0 0 1 0

```

SINDROMUL:  
 1 1 1 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 0 0