

INSTITUTUL POLITEHNIC "TRAIAN VUIA"
TIMISOARA
FACULTATEA DE ELECTROTEHNICA

Ing. Mureşan Ioan

ARHITECTURI MULTIMICROPROCESOR CU APLICATII IN ANALIZA
IN TIMP REAL A COMPORTARII SISTEMELOR AUTOMATE

Teză de doctorat

BIBLIOTECA CENTRALĂ
UNIVERSITATEA "POLITEHNICA"
TIMIȘOARA

CONDUCATOR ȘTIINȚIFIC

Prof.dr.doc. Edmond Nicolau

1986

INSTITUTUL POLITEHNIC TIMIȘOARA	
BIB	
Volum	504.399
Durata	207 - G

P R E F A T A

Lucrarea de față se înscrie în direcțiile și orientările de perspectivă ale producției românești privind realizarea de sisteme într-o concepție modulară și multifuncțională prin dezvoltarea de componente tipizate, îndeosebi electronice și microelectronicе prin utilizarea celor mai perfecționate tehnologii. Ea prezintă o continuare a activității depuse de autor pe parcursul a 10 ani în cadrul Catedrei de Automatică a Facultății de Electrotehnică de la Institutul Politehnic "Traian Vuia" Timișoara, în domeniul analizei și sintezei sistemelor automate asistată de sisteme cu microprocesoare. În cadrul lucrării sunt abordate atât probleme teoretice privind evaluarea performanțelor arhitecturilor multimicroprocesor și modelarea sistemelor automate cât și aspecte practice legate de concepția, proiectarea și utilizarea acestora.

În perioada elaborării tezei am beneficiat de îndrumarea competență, atență și exigență a prof.dr.ing. Al. Rogojan, a prof.dr.ing. N.Budișan, a prof.dr.ing. I. Babuția și a prof.dr. ing. Pop Vasile. Pentru sfaturile și observațiile primite, pentru sprijinul profesional și moral îmi exprim întreaga stîmă și considerație față de domniile lor împreună cu cele mai calde și respectuoase mulțumiri.

"În perioada finalizării tezei am beneficiat de sprijinul deosebit de competent, de sfaturile și observațiile riguroase și exigente ale conducătorului științific prof.dr.doc.ing. Edmond Nicolau, căruia po cădă să le exprim întreaga și vechea recunoștință,

Pentru sprijinul îndelungat și constant, profesional și moral, aduc vii mulțumiri soției Mureșan Voichița și prietenilor Rebu Nicodae și Dragomir Toma Leonida.

Multumesc în mod deosebit prietenilor Geo Savii, Groza Voicu, Lungu Onut, Marchig Doru, Croțu Vladimir pentru discuțiile purtate, precum și pentru sprijinul moral pe care mi l-au acordat în perioada elaborării tezei.

Datoroz de acmenea mulțumiri tuturor colegilor din Catedra de automatică, șefului de catedră conf.dr.ing. C. Strugariu, de al căror sprijin real am beneficiat în realizarea acestei lucrări.

Multumesc domnei Brindescu S. și doamnei Maghetu L. pentru calitatea redactării acestei lucrări.

Mulțumesc în final, tuturor acelora care fără să putea fi menționati, din lipsa spațiului, au făcut posibilă apariția acestei lucrări.

Autorul,

CUPRINS

1.	<u>Introducere</u>	1
1.1.	Sistemele multimicroprocesor componente de baza a sistemelor automate moderne	1
1.2.	Configurări multimicroprocesor în analiza în timp real a comportării sistemelor automate	2
1.3.	Descrierea generală a lucrării	5
2.	<u>Sisteme multimicroprocesor cu prelucrare în timp real</u>	8
2.1.	Sisteme cu microprocesor în conducerea în timp real a procesoarelor industriale	8
2.2.	Clasificarea sistemelor multimicroprocesor (SMM)	10
2.2.1.	Strucțura și principiile SMM	10
2.2.2.	Strucțura și principiile SMM	11
2.2.3.	Modul de interacțiune	13
2.2.4.	Modul de prelucrare	15
2.2.5.	Descrierea principială a diverselor clase de sisteme cu prelucrare paralelă	17
2.2.5.1.	Arhitectura SIMD	18
2.2.5.2.	Procesoare pipe-line (tip linie de asamblare)	20
2.2.5.3.	Arhitectura MIMD	22
2.2.5.4.	Sisteme cu prelucrare paralelă masivă	23
2.3.	Structura și funcțiile sistemelor MIMD	24
2.3.1.	Funcțiile SMM ac tip MIMD	24
2.3.1.1.	Alocare și sincronizare	25
2.3.1.2.	Controlul resurselor sistemului	25
2.3.1.3.	Configurații de memorie pentru comunicări interprocesor	30
2.3.1.4.	Alocarea adreselor logice	31
2.3.2.	Clasificarea sistemelor MIMD	32
2.3.2.1.	Topologiile de interconectare	32
3.	<u>Analiza performanțelor arhitecturilor multimicroprocesor plutește în memorii comune la tip</u>	34
3.1.	Model arhitectural destinat analizei în timp real a performanțelor sistemelor automate	34
3.2.	Metode și modele utilizate în evaluarea performanțelor arhitecturilor SMM	36
3.2.1.	Metode de evaluare a performanțelor	38
3.2.2.	Modelarea conflictelor ce apar la utilizarea magazinelor globale și a memorii comune în modelul arhitectural propus	40
3.2.2.1.	Lanțuri Markov omogene, ergodice, complete	40
3.2.2.2.	Procese de cștergere	43

3.2.2.3. Rețele de evaloare	47
3.2.2.4. Strategii de simulare și modele cu evenimente discrete	51
3.3. Algoritmi de planificare sincronizare și comunicare între procese	62
3.3.1. Executivul	62
3.3.2. Intreruperile și mecanismul rendez-vous	64
3.3.3. Sincronizarea proceselor	70
4. Modelarea arhitecturilor MA propus (p x m x b)	76
4.1. Ipoteze de modelare	76
4.2. Indicii de performanță	79
4.3.1. Arhitectura 1: (p x 1 x 1)	80
4.3.1.1. Model cu SA	81
4.3.1.2. Modelul cu RE	82
4.3.1.3. Schema logică a programului GPSS	84
4.3.2. Arhitectura 2 : (p x p x 1)	85
4.3.2.1. Modelarea cu lanț Markov	86
4.3.2.2. Modelul cu RE	89
4.3.2.3. Modelul cu SA	94
4.3.2.4. Schema logică a programului GPSS	95
4.3.3. Arhitectura 3: (p x p x 1)	96
4.3.3.1. Model cu SA	96
4.3.3.2. Modelul cu RE	98
4.3.3.3. Schema logică a programului GPSS	100
4.3.3. Arhitectura 4 : (p x p x 1)	101
4.3.4.1. Modelarea cu Lanț Markov. Cazul (2 x 2 x 2)	102
4.3.4.2. Model cu SA	104
4.3.4.3. Modelul cu RE	104
4.3.4.4. Schema logică a programului GPSS	106
4.3.5. Arhitectura 5 : (p x m x 2) m>1 , m ≤ p	109
4.3.5.1. Model cu SA	109
4.3.5.2. Modelul cu RE	114
4.3.5.3. Schema logică a programului GPSS	116
4.3.6. Arhitectura 6: (p x p x 2)	117
4.3.6.1. Modelare cu lanțuri Markov	118
Cazul 6.1. (4x4x2)	120
Cazul 6.2. (4x4x2)	120
4.3.6.2. Modelul cu RE	122

4.3.6.3. Schema logică a programului GPSS	126
4.3.7. Arhitectura 7 : (p x p x 2)	126
4.3.7.1. Modelul aproximativ 7.1.	127
4.3.7.2. Cazul 7 : (4x4x2)	129
4.3.7.3. Modelul cu RE	129
4.3.7.4. Schema logică a programului GPSS	130
4.3.8. Arhitectura 8: (p x p x 2)	131
4.3.8.1. Model cu SA	131
4.3.8.2. Modelul cu RE	132
4.3.8.3. Schema logică a programului GPSS	133
4.3.9. Arhitectura 9 : (p x m x b), $p \geq m > b$	134
4.3.9.1. Modelul aproximativ 9.1.(cu lanț Markov)	135
4.3.9.2. Modelul aproximativ 9.2.(cu lanț Markov)	137
4.3.9.3. Modelul aproximativ 9.3.(cu lanț Markov)	139
4.4. Analiza comparativă a rezultatelor simulării	140
5. <u>Analiza în timp real a comportării sistemelor automate utilizând MA</u>	148
5.1. Modele matematice utilizate pentru analiza comportării SA	152
5.1.1. Convenții și notății	152
5.1.2. Simulare discretă	153
5.2. Simulare paralelă	154
5.3. Analiza comportării SA prin simularea cu reălezări minime	160
5.4. Implementarea modelelor discrete pe procesoare cu unitate de comandă microprogramată	167
5.4.1. Instrucțiile speciale SIM ale unității microprogramate	174
5.4.2. Analiza comparativă a algoritmilor de simulare	177
6. <u>Concluzii</u>	
6.1. Contribuții originale	
6.2. Valoarea aplicativă și direcții de dezvoltare viitoare	
7. Bibliografie	

1. INTRODUCERE

1.1. SISTEME MULTIMICROPROCESOR COMPONITE DIN BAZA A SISTEMELOR AUTOMATE MODERNE

Importanța ridicării nivelului tehnic și calitativ al producției prin accelerarea procesului de automatizare, electro-nizare și robotizare este subliniată în Raportul Comitetului Central cu privire la activitatea Partidului Comunist Român în perioada dintre Congresul al XII-lea și Congresul al XIII-lea și activitatea de viitor a partidului în vedere împletuirii obiectivelor dezvoltării economico-sociale în cincileanul 1986-1990 și în perspectivă, pînă în anul 2000, a României, raport prezentat de tovarășul Nicolae Ceaușescu: "Se poate afirma că la sfîrșitul secolului; industria românească se va ridica, la un nou nivel calitativ și tehnic, produsele românești situindu-se la nivelul celor mai bune produse realizate pe plan mondial. Se vor generaliza automatizarea, cibernetizarea și robotizarea producției și a altor activități economico-sociale."

În programul - directivă de cercetare științifică dezvoltare tehnologică și de introducere a progresului tehnic în perioada 1986-1990 și direcțiile principale pînă în anul 2000 a fost prevăzută automatizarea și extinderea utilizării sistemelor automate. "... Vor fi elaborate noi tipuri de microcalculatoare, echipamente de colectare și introducere a datelor, programe de bază pentru micro și mini calculatoare, calculatoare de proces."

In acest context general prezenta lucrare își propune să investigheze utilizarea sistemelor multimicroprocesor în domeniul analizei în timp real a comportării sistemelor automate în fază de concepție, elaborare, testare și exploatare a acestora.

In lucrare sunt prospectate metode de analiză a performanțelor sistemelor multimicroprocesor și se propun metode de alegere a arhitecturilor optime utilizabile în analiza în timp real a sistemelor automate. Se propun soluții în ceea ce privește optimizarea acestor arhitecturi prin suportul software. Se analizează cele mai eficiente metode matematice pentru a reflecta componenta dorită a comportării sistemului automat. In final se propun soluții pentru implementarea pe procesoare cu unități microprogramate a proceselor tipice analizei în timp real a comportării sistemelor automate. Performanțele obținute, înglobind rezultatele descrise în prezenta lucrare se plasează la nivelul sau peste nivelul performanțelor obținute, în domeniu, pe plan mondial.

1.2. CONFIGURATII MULTIMICROPROCESOR IN ANALIZA IN TIMP REAL A COMPORTARII SISTEMELOR AUTOMATICE

Configurațiile multimicroprocesor au căpătat în ultima vreme o deosebită importanță. În domeniul automatizărilor configurațiile în cazul cărora sarcinile avute în vedere sunt împărțite între mai multe procesoare sunt superioare celor cu un singur calculator central puternic.

Există limite clare la aplicarea și tipul îmbunătățirilor, în domeniul tehnicii de calcul, posibile cu tehnologia existentă. Ele se concentreză în următoarele domenii:

- Asigurarea de sisteme monochip mai complexe, adăugind memorie și dispozitive I/E noi pentru aplicații relativ simple.

- Creșterea posibilităților μP și productivității sistemului prin asigurarea de cuvinte mai lungi, capacitate de adresare mai mare, seturi de instrucții extinse și mai puternice, viteze de operare mai mari cuplante cu un consum de energie mai mic, pentru aplicații de complexitate moderată.

- Facilitarea cresterii modulare a performanțelor sistemului prin introducerea unor linii de comandă ce permit implementarea arhitecturilor multimicroprocesor și prin adăugarea funcțiilor soft de suport pe chip, aducerea interfeței de bază hardware-software la un nivel cît mai apropiat de utilizator pentru aplicații complexe.

Ultimul punct indică o tendință clară a industriei producătoare de a se deplasa către SMM (sisteme multimicroprocesor) prin asigurarea suportului hardware și software care facilitează proiectarea lor.

La nivelul sistemului performanțele pot fi ridicate prin utilizarea conceptului de execuție concurrentă. Ea necesită segmentarea procesului în sarcini și utilizarea unui executiv de timp real pentru a gestiona, controla și sincroniza diversele sarcini. Rezultatul poate fi ori concurență aparentă utilizând un singur μP în timp partajat, ori concurență reală utilizând SMM.

Prima abordare, utilă numai în sisteme mici și specializate, cauță exploatarea maximă a resurselor cu un singur μP. Deoarece μP sunt fizic limitate ca posibilități, metoda este mai adecvată pentru minicalculate. A doua metodă trebuie să utilizeze completă a sistemului, nu cu μP individuale.

Idea de a utiliza mai mult de un element de prelucrare pentru a îmbunătăți performanțele sistemului a prezentat apariția

μ P, dar abia acum tehnologia permite utilizarea puterii de calcul într-o largă gamă de aplicații în care nu era pînă acum practică din cauza prețului prohibitiv și dimensiunilor mari.

Avantajele care apar prin utilizarea SMM sunt: flexibilitate sporită; sensibilitate redusă la perturbații; ritmul de execuție a unei sarcini (task) este mult mai redus pentru că lucrul în timp real; fiabilitate sporită (prin redundanță sau imunitate la defecte); dezvoltarea modulară a sistemelor (hardware sau funcțională); partajarea resurselor (hardware, programare, etc., în timp); partajarea funcțională a sarcinilor pe procesoare specializate; un raport cost/performanță excelent.

Odată cu aceste avantaje, realizarea sistemelor multiprocesor ridică o serie de probleme:

- problema separării taskului ce era executat de un singur procesor în subtaskuri ce vor fi prelucrate în paralel de mai multe procesoare (defalcarea sarcinilor și repartiția lor pe procesoare);
- determinarea celor mai eficiente structuri de interconectare a procesoarelor;
- proiectarea unor mecanisme cât mai adecvate pentru translatarea adreselor logice în adrese fizice (memory map);
- chiar după defalcarea sarcinilor, interacțiunea între procesoare și concurența pentru utilizarea resurselor continuă să apară (gestionarea resurselor și formarea sirurilor de așteptare);
- eliminarea interblocarilor care apar cînd un procesor așteaptă după o resursă alocată altuia și viceversa, acest lucru din procesoare neputîndu-și continua execuția sarcinii pînă la obținerea resursei respective;
- proiectarea unor structuri hardware și software care să faciliteze imunitatea la defecte a sistemelor multimedie, rețele (SMM);
- integrarea facilităților intrare/ieșire (I/O și a memoriei de masă în SMM).

Motivole pentru care SMM nu sunt încă larg apl. sunt:

- calculatoarele mono-chip sau pe o singură plăcă cu performanțe suficiente ale UC (unității centrale), M (memoria) și I/O (dispozitive de intrare/ieșire) au devenit disponibile abia în ultimii ani (după 1980);
- pînă acum există puține tehnici verificate pînă la comunicare, asigurarea priorităților și a arbitrajului între calculatoare;

- software - ul corespunzător nu este încă pus la punct și nici nu este disponibil la prețuri rezonabile.

In ceea ce privește aplicațiile de timp real, toate realizările de pînă acum au adoptat SMM strîns cuplate partajînd memorii și/sau magistrale comune. Pînă la începutul anului 1985 cele mai performante magistrale oferite proiectanților erau: MULTIBUS-1 și VME-BUS produce de Intel respectiv MOTOROLA. Deși conțineau funcții care să faciliteze SMM ele și i-au originile în necesitățile anilor 1970 și erau în fond concepute pentru aplicații monoprocesor. Cu toate acestea ele erau în ultima vreme utilizate în special în aplicațiile multiprocesor.

In primul trimestru al anului 1985 grupuri de lucru PS96 și Plol4 ale IEEE lansau o prognoză a arhitecturilor de magistrale pînă în anii 1990 însorită de două magistre și standard VMEBUS-32 biți și MULTIBUS II, a doua fiind anunțată și apărut pe piață către jumătatea anului 1985. Fiind cea mai performantă și sintetizînd orientările în domeniu, MULTIBUS II va fi analizată pe scurt.

Multibus II conține 3 magistrale cu o extensie pentru încă două fig. 4.1.4.




Fig. 4.1.4

- iPSB (32 biți) magistrală paralelă principală a sistemului;
- iLBX magistrală locală de extensie care reface rolul de a ascăunda magistrala principală în transacțiile unitate centrală/memorie locală;
- iSSB magistrală serială a sistemului;
- magistrală multicanal cu acces direct la memorie;
- magistrală de extensie I/E pentru magistrala serială.

Evident doar magistrala paralelă este destinată aplicațiilor de timp real.

Lucrarea de față își propune să studieze performanțele arhitecturilor SIMD bazate pe acile tipuri de magistrale, propune un model arhitectural adaptat la aceste posibilități și să arată modul în care modelul arhitectural propus poate fi utilizat în domeniul analizei performanțelor sistemelor automate.

Pe plan național s-au făcut eforturi serioase în ceea ce privește realizarea unei familii unificate de module hardware, software și constructive în domeniul arhitecturilor multimicroprocesor, aliniate la soluțiile tipizate pe plan mondial, în special la ICE și CIMA - IMA.

Sistemul tipizat cunoscut sub denumirea MULTIPROM, finalizat în anul 1985 de un colectiv de cercetători de la CIEA-IMA este destinat în special aplicațiilor din automatice: echipamente de comandă numerică; automate programabile, calculatoare de proces, echipamente de telecomenzi și transmisie, sisteme de conducere a proceselor industriale, echipamente de testare automată, sisteme de achiziție a datelor, sisteme de dezvoltare a programelor și rețele de calculatoare.

Magistrala familială MULTIPROM constituie baza de dezvoltare a arhitecturilor menționate și este derivată din magistrala MULTIBUS I.

Lucrarea de față include și studiul performanțelor arhitecturilor de tip MULTIPROM propunând de asemenea câteva modele hardware și software destinate analizei în timp real a comportării sistemelor automate complete.

1.3. DESCRIEREA GENERALĂ A LUCRARII

In primul capitol se prezintă cadrul general al problematicii abordate în lucrare, menționindu-se stadiul actual pe plan național și mondial în domeniul sistemelor multimicroprocesor (SIMD) cu prelucrare în timp real.

In capitolul doi sunt analizate critice principalele tipuri de arhitecturi de sisteme multimicroprocesor cu prelucrare în timp real. Se elaborază o hierarhizare a diverselor nivele de interfețe arhitecturale structurate pe orizontală și verticală; interfețele orizontale delimitând niveluri funcționale diferite în cadrul structurii de calcul, iar cele verticale delimitând o funcționalitate de alta în cadrul unui sistem multimicroprocesor cu prelucrare paralelă.

Se analizează apoi o operațiv structura logică (relațiile logice între elementele SIMD) structura fizică (metode de transfer a informațiilor), modal de interacțiune (tare sau slab

cuplate), modul de prelucrare al diverselor tipuri de sisteme multiprocesor. Se adoptă o clasificare a SMM baza pe cadrul clasică propusă de Flynn. În final se alege ca fiind cea mai adesea-tă prelucrării în timp real arhitectura MMID cu varianța MTMD (multiple task, multiple data).

In capitolul trei se trec în revistă metodele moderne pentru studiul performanțelor sistemelor cu prelucrare paralelă în timp real: metode analitice (lanțurile Markov și grădini de așteptare) și metode de simulare (bazate pe rețele de evaluare și programele de simulare GPSS). Se propune modelul tradițional arhitecturii prin lanțuri Markov compatibile cu multimea de sisteme elaborează un criteriu (o condiție suficientă) pentru distruirea modelelor aproximative bazate pe acest tip de arhitecturi. În același sens se propune o tehnică de alegere a stării lanțului compatibilă bazată pe introducerea unei relații de β -echivalență pe mulțimea de stările lanțului exact. Multimea stărilor liniștitei este astfel în mod firesc ca fiind multimea S/β .

In cadrul performanțelor avute în vedere se numără: încărcarea sistemului, metodele de planificare și sincronizare.

Autorul propune un model arhitectural (MA) care prin particularizare generează diverse arhitecturi compatibile cu magistrala MULTIBUS II. Pentru acest MA se propune și o metodă originală de sincronizare prin intermediul tehniciilor de rendez-vous, metodă adecvată tipului de aplicații legate de anumite împrejurări a comportării SA (sistemele automate).

In capitolul patru se particularizează lista pxmxl, prevăzut cu p micropresesore, m memorii comune și h magistrale în clase cu 8 cazuri distincte și se elaborează și stabilește casul general. Se propun ipotezele de modelare și indicăse per oricare pentru toate cele 9 cazuri studiate:

1. (pxlxl) o singură magistrală globală portajătoare și o singură memorie comună.
2. (pxpxl) o singură magistrală globală portajătoare și p memorii comune.
3. (paxxl) o variantă îmbunătățită a casului 2 în care memorile comune au două porturi (dual port bus).
4. (pxpxl) o alternativă a casului 3 în care se introduce și o magistrală proprie în aria a magistrelor locale și a celei globale.

5. (pxmx2) m < p. o generalizare a cazului 1;
6. (pxpx2) o generalizare a cazului 2;
7. (pxpx2) o generalizare a cazului 3;
8. (pxpx2) o generalizare a cazului 4;
9. (pxmxb) p procesoare, m memorii comune și b. m. - registrale globale p > m > b.

Pentru cele 8 cazuri particulare a MA (pxmb) se va luceaă numărul mediu de procesoare active la o încărcare dată și în final se dă o clasificare a acestor arhitecturi pe baza acestui indice de performanță în ipotezele de lucru valabile pentru cerințele impuse de analiza în timp real a comportării SA. Se impun, ca cele mai performante, arhitecturile 3 și 4 respectiv 7 și 8. Se discută rezultatele pe baza soluțiilor analitice și a rezultatelor simulării în GPSS.

In capitolul cinci se definește obiectivele, metodele și modelele utilizate pentru analiza în timp real a SA. Se generalizează utilizând limbajul categoriilor modelelor SA liniare, cu o singură intrare și o singură ieșire la clasa sistemelor liniare și biliniare multivariabile, lucru care extinde mult lările SA ce pot fi analizate. După discuția utilității modelelor alese se propune un modul procesor, cu unitate microprogramată și un modul soft pentru analiza în timp real a comportării SA, module compatibile MULTIPROM și a căror performanțe sunt superioare celor prezentate în literatura de specialitate consultată.

Ultimul capitol sintetizează o serie de concluzii referitoare la analiza în timp real a comportării SA utilizând MA propus și evidențiază totodată contribuțiile originale ale autorului. Sunt prezentate de asemenea o serie de domenii în care pot fi extinse aplicațiile analizei SA precum și unele direcții posibile de cercetare.

2. SISTEME MULTIMICROPROCESOR CU PRELUCRARE IN TEMP REAL

2.1. SISTEME CU MICROPROCESOR IN CONDUCERE IN TEMP REAL A PROCESELOR INDUSTRIALE

Termenul "prelucrare în timp real" a fost utilizat în ultima vreme pentru a introduce o delimitare clară între activitățile unui calculator conectat într-o configurație de conducere automată a unui proces tehnologic și calculele efectuate de un calculator asupra unui set de date și a căror rezultate nu constituie, cel puțin în mod nemijlocit și imediat, condiții neesunțuale bunei desfășurări a unui proces din lumea înconjurătoare.

Interconectarea unui calculator într-o configurație de conducere automată a unui proces presupune principal trei operații: achiziția datelor sau evenimentelor din lumea înconjurătoare, prelucrarea propriu-zisă și aplicarea rezultatelor prelucrării sub formă corespunzătoare procesului condus. Termenul "prelucrare în timp real" apare astfel în mod natural, datorită faptului că prenăvările sunt declanșate de evenimente externe și rezultatele depind, în afară de datele de intrare de calculule efectuate, și de valoarea variabilei timp și de moment; și și de durată;

Sistemele cu prelucrare în timp real pot fi clasificate în două mari categorii, sisteme pentru care se consideră corectă dacă timpul cu mediu de execuție, pe o perioadă dată, este mai mic decât o valoare maximă prestabilită; sisteme care sunt utilizate în aplicații la care dacă o prelucrare nu are loc exact în timpul fixat să duce la perturbarea normală funcției procesului condus. Sistemele din prima categorie poartă denumirea de sisteme în timp real relaxat (soft real time), iar cele din a doua categorie se numesc sisteme declanșate de evenimente externe (hard real time).

Pentru a satisface cerințele de timp real ce se impun într-o conducere proceselor se caută soluții atât în ceea ce privește arhitecturile calculatorelor, cât și în ceea ce privește sistemele de operare corespunzătoare.

Termenul de arhitectură a unui sistem de calcul poate fi utilizat în sens larg, presupunând modul de organizare a unui calculator. De fapt, în cadrul unui calculator se pot distinge mai multe tipuri de arhitecturi, fiecare fiind definită ca o interfață între două niveluri funcționale diferite. Utilizatorii situati




Fig.2.1 -1.

deasupra unei interfețe arhitecturale nu sunt uzuale interesări de detaliile privind structura nivelurilor funcționale inferioare. El tratează exclusiv cu proprietățile interfeței lor. În figura 2.1.1-1 se prezintă ierarhia diverselor arhitecturi ce se pot distinge în cadrul unui sistem.

O asemenea structură a nivelurilor arhitecturale structură pe orizontală, poate fi completată prin subdiviziuni verticale, separând componentele unui sistem multiprocesor (subdiviziuni corespunzînd de exemplu unității centrale, procesoarelor intrare/ieșire, procesoare aritmetice etc.). Un nivel arhitectural împreună cu o configurație delimitată o funcționalitate sau altă, în cadrul unui sistem multiprocesor cu prelucrare paralelă, distilită în fig.2.1. -1.

Dintre arhitecturile prezentate, cea mai semnificativă este interfața hardware-software (IHS) sau arhitectura propriu-zisă a calculatorului. Sub interfața IHS total este implementat prin hardware (inclusiv microcodurile), deasupra ei totul este prelucrat la nivel de software. Sarcina cea mai importantă a proiectantului este să decidă care funcții sint mai bine de implementat deasupra sau sub IHS. Această interfață nu este delimitată în aceeași manieră la toate calculatorele. Apariția mini-computerelor și microcalculatorelor a făcut posibilă introducerea unor schimbări dramatice în plasarea interfeței IHS, ridicând-o funcțional pînă la nivelul arhitecturii sistemului (iAPX432 INTEL).

2.2. CLASIFICAREA SISTEMELOR MULTIMICROPROCESATOARE (SMM)

2.2.1. STRUCTURA LOGICA A SMM

Pentru a asigura o operare armonioasă, relațiile logice între diversele elemente ale unui SMM trebuie bine definite. În acest context, structura logică se referă la modul în care funcțiile de comandă sunt distribuite între diversele elemente ale sistemului. Cele mai evidente sunt relațiile de subordonare (verticale) și de cooperare (orizontale). Într-un sistem vertical, elementele sunt structurate ierarhic implicind relații sclav-stăpân; într-un sistem orizontal, elementele sunt echivalente din punct de vedere logic, implicind relații de la egal la egal.

Organizarea verticală. În forma ei cea mai simplă, organizarea verticală posedă un singur stăpân cu mai mulți sclavi și are următoarele caracteristici:

- nu toate elementele sunt echivalente din punct de vedere logic;
- la orice moment dat numai un element poate acționa ca stăpân, mai multe elemente însă au posibilitatea de a deveni stăpân;
- toate comunicările interprocesor se fac prin stăpân sau sunt inițiate de el;
- hardware-ul sclavilor poate fi identic, dar și pot fi specializați pe taskuri prin software.

În organizarea verticală, prelucrarea numerică este făcută de procesorul stăpân (în general cel mai puternic), iar introducerea și extragerea datelor (I/E) de către procesorii sclavi obținându-se astfel capacitate de trecere foarte mare. Înțimبول din acest tip pot conține mai multe decât un singur stăpân-sclav, formând astfel o configurație tip piramidă.

Organizarea orizontală. Organizarea orizontală a sistemului necesită o coordonare mai sofisticată. Ele are următoarele caracteristici principale:

- toate elementele sunt echivalente din punct de vedere logic;
- coordonarea poate fi făcută cu sau fără ajutorul unui controlor central;
- oricare element poate comunica cu oricare alt element din sistem.

In general, sistemele orizontale sunt mai bine decăpit cele verticale și sunt capabile de alocare dinamică a resurselor. Totuși, ele nu sunt eficiente în aplicații, având multe taskuri foarte deosebite între ele.

Cu excepția cazului celor mai performante direcție noile µP, sarcina mare de prelucrare necesară pentru coordonarea sistemelor orizontale contrabalanșază eficiența lor în cazul SMM. În acest caz organizarea verticală e mai adecvată.

2.2.2. STRUCTIONA FIZICA A SMM

Structura fizică a SMM se referă la metoda de transfer a informațiilor și este funcție de aranjamentul comunicatiilor interprocesor și de topologia de interconectare.

Comunicațiile interprocesor. Transferurile de date între procesoare pot fi efectuate fie printr-o memorie comună, fie printr-o structură de magistrală, adesea denumită structură centralizată, respectiv distribuită. În structura cu memorie comună toate transferurile de date se fac prin memorie comună și elementele nu au acces direct unul la celălalt. În cazul structurii cu magistrală sistem, o legătură logică stabilită pe structura de magistrală creiază o cale de comunicare între elemente; în cazul cel mai general transferurile de date sunt inițiate și îndeplinite într-o manieră distribuită.

În sistemele cu transferuri mari de date și/sau instrucții tehnice mentionate nu sunt eficiente datorită conflictelor sporite pentru resursele comune. Problema este agravată în sistemele microprocesor datorită căutării memorie-procesor și datorită capacitateilor de I/E limitate.

Topologii de interconectare (modul în care sunt conectate elementele). Din punct de vedere fizic există foarte multe moduri de a interconecta N elemente într-un sistem, dar instabilitatea schemei de interconectare apar factori ca fiabilitatea și dezvoltarea. O schemă fiabilă asigură o cale secundară în cazul în care legătura, calea directă, între două elemente se defectează, o schemă de interconectare facilitează adăugarea de noi elemente fără afectarea structurii existente. Cele patru scheme de interconectare mai importante sunt (fig.2.2.2-1):







Fig. 2.2.2.-1




Fig. 2.3.2.4-1

- cu magistrală comună,
- stea,
- incl.,
- complet conectate.

Celelalte topologii au la bază combinații sau variații ale acestora.

Modul de transfer a datelor și topologia de interconectare sunt elementele de bază ale sistemului de interconectare. Dar în proiectarea SMM trebuie decis și acoperă transferul direct sau indirect între elemente, control centralizat sau descentralizat etc.

Cele mai reprezentative clasificări ale sistemului de calculatoare sunt în funcție de modul de interacțiune și de modul de prelucrare.

• 2.2.3. MODUL DE INTERACȚIUNE

Lăsând ca bază modul de interacțiune, sistemele pot fi clasificate după gradul de cuplare și natura intercomunicațiilor între procesoare. Cuplarea se referă la abilitatea diverselor elemente de a-și partaja resursele, la cele două extreme situându-se sistemele : slab cuplate și cele puternic cuplate.

Sisteme slab cuplate. Sistemele slab cuplate, cunoscute și sub denumirea de rețele de calculatoare, au următoarele caracteristici:

- Rețelele conțin un număr de sisteme de calcul independente, care pot fi dispuse spațial chiar pe zone geografice întinse.
- Diversele calculatoare din sistem sunt interconectate printr-o interfață de comunicare.
- Comunicatiile intercalculator sint supuse unui protocol rigid.
- Legăturile de comunicatie intercalculator sint fixe și generează fără să fie nevoie să se schimbe.
- În general, rețeaună este utilizată numai pentru comunicări. Prelucrarea propriu-zisă se face de fapt pe site un component al rețelei.

Un utilizator din orice nod al rețelei poate utiliza facilitățile de calcul ale tuturor partnerilor.

In mod obișnuit, rețelele de calculatoare cu cerințele lor rigide în ceea ce privește comunicatiile interprocessor, nu sunt direct aplicabile în SMM. Totuși, pe măsură creșterii numărului plăcătilor ce necesită calcul distribuit și ceea ce va în tehnologiei jumătate

probabil că versiuni modificate ale rețelelor de calculatoare vor fi realizabile și cu µP.

Sisteme cuplate puternic. Cunoscute și sub denumirea de sisteme multiprocesor propriu-zise, au următoarele caracteristici:

- Dispun de o memorie comună. O memorie primară este accesibilă tuturor procesoarelor din sistem. În plus, fiecare procesor poate avea o memorie separată de d.c.
- Dispun de un sistem de operare comun. Un singur sistem de operare controlează și coordonează toate interacțiunile dintre procesoare și programe.
- Dispun de resurse partajate. Facilitățile I/O și alte resurse ale sistemului sunt în general partajate între procesoare. Totuși, anumite resurse pot fi destinate unor procesoare specifice.
- Conțin procesoare de uz general simetric configurate și cu posibilități de prelucrare similară.
- Redistribuirea dinamică a sarcinilor unui procesor suprareîncărcat permite încărcarea egală a tuturor procesoarelor (alocare dinamică a taskurilor).
- Fiecare dintre procesoarele cooperante poate executa un număr semnificativ de calcule individual (autonomia procesoarelor).
- Sincronizarea între procesoarele ce cooperă este absolut necesară.

Limitarea majoră a sistemelor multiprocesor puternic cuplate constă în posibilitatea apariției conflictelor în accesul la memorie. Acest fapt tinde să limiteze superior numărul procesoarelor care pot fi efectiv guvernate de un singur sistem de operare. Cele mai multe configurații procesor-memorie tend să reducă cantitatea de conflicte în accesul la memoria principală. Cele mai importante structuri procesor-memorie sunt:

- cu magistrală comună; toate elementele sistemului sunt conectate la o magistrală unică;
- cu comutator; elementele sunt conectate la un modul separat, denumit comutator "crossbar", care poate asigura mai multe conexiuni simultane între perechi de elemente;
- cu memorie multiport, la care fiecare element de memorie are mai mult decât un registru de memorie (port) de acces, și este conectat la celelalte elemente printr-o magistrală multiplă.

Sisteme distribuite cu μ P. Structurile slab și tare cuplate sunt două exemple de SIMD. Alte structuri care combină cele mai bune calități ale fiecăriei sunt mai adesea pentru SIMD cu μ P. Aceste structuri moderat cuplate sunt cu oscule sub denumirea de sisteme de microcalculatoare cu inteligență distribuită (DIMS).

Intr-un sistem distribuit cu micropresesare, sarcina totală de prelucrare este împărțită în taskuri relativ independente, care pot fi apoi alocate la o varietate mare de elemente. Un astfel de sistem are următoarele caracteristici:

- Fiecare element individual constă dintr-o LC, memorie locală RAM, ROM, și eventual poate utiliza sau controla periferice (conține elemente autonome).

- Ideal, fiecare element este dedicat unui task specific ceea ce determină relativă sa complexitate (procesoare dedicat pe task).

- Structura sistemului nu este în mod necesar simetrică, deoarece procesoarele sale variază în complexitate.

- Fiecare element hard și soft este creat pentru sarcina specifică ce o îndeplinește (optimizare software și hardware).

- Comunicația interprocesoare se face mai ales prin date. Totuși în anumite situații datele pot conține comenzi sau includ răspunsuri la cereri specifice.

- În general fiecare element gestionază atât comanda I/E, cât și comunicațiile sistemului. În cazul unei activități de comunicații mari, una din aceste funcții poate fi delegată unui alt procesor. Se utilizează astfel procesoare separate pentru prelucrare și pentru comunicații.

2.2.4. MODUL DE PRELUCRARE

Una din cele mai timpurii clasificări a sistemelor de calculatoare, introduse de M.I. Flynn (1966) luând în considerare tehniciile de mărire vitezei, o bazată pe fluxul instrucțiunilor și datelor și are următoarea structură:

Sisteme cu prelucrare serial:

- Sisteme cu un singur flux de instrucții și un singur flux de date SISD (Single Instruction Stream-Single Data Stream). Un sistem SISD e un sistem clasic (von Neumann) care executa instrucțiile secolvential, una edată.

Sisteme cu prelucrare paralelă:

- Sisteme cu mai multe fluxuri de instrucții și un singur flux de date MISD (Multiple-Instruction Single Data Stream). Au existat controverse în legătură cu tipul de sistemelor care ar trebui incluse în această clasă. Un candidat a fost procesorul pipe-line. Aceste structuri sunt practic invizibile.

- Sisteme cu un singur flux de instrucții și mai multe fluxuri de date SIMD (Single-Instruction Multiple-Data Stream), care includ sistemele cu prelucrare paralelă: procesoarele matriceale și cele asociative. Ele au în general o singură unitate centrală de control care aduce și decodifică instrucțiile și are apoi difuzează controlul elementelor de prelucrare (procesor).

- Sisteme cu mai multe fluxuri de instrucții și mai multe fluxuri de date MIMD (Multiple-Instruction Multiple-Data Stream), multiprocesoarele propriu-zise. Clasa MIMD, cea mai generală, conține sisteme cu mai multe procesoare fiecare cu propria unitate de comandă.

Deși clasificarea lui Flynn este acceptată ca cea mai importantă, ea ia în considerare execuția numai la nivelul instrucțiilor și este mult prea restrânsă. Pentru a putea include arhitecturile mai recente s-a propus în literatură o specialitate o serie de modificări și extinderi la taxonomia lui Flynn.

În anul 1979 Braun și White propun să se alăture arhitecturii lui Flynn, dar diferențiază categoria SIMD astfel: sisteme paralele cuplate, sisteme slab cuplate, sisteme cu votare ("Voting Systems"), sisteme cu prelucrare distribuită. Acești autori sustin că explicit că MISD este o clasă pur teoretică de calculatoare paralele fără nici o valoare practică.

Clasificările pentru calculatoarele paralele arătă că categoriile SIMD și MIMD introduse de Flynn sunt invizibile și astăzi ca noțiuni de bază pentru cele două clase de calculatoare. Calculatorul pipe-line trebuie definit ca o grupă de sisteme paralele. La categoria MISD s-a renunțat, rezultând următoarea clasificare de bază a sistemelor paralele: SIMD, pipe-line, I-MD. O reîmpărțire mai detaliată acestor grupe principale este foarte delicată și disputată în momentul de față. Din acăstă motiv în cele ce urmează se vor descrie clasele enumerate accentuând și diferențele dintre ele.

In forma sa cea mai generală un sistem multiprocessor capabil să execute concurent un număr dat de taskuri, folosind utilizând seturi diferite de date, poate fi denumit sistem MTMD (multiple-task multiple data).

Cum modul de prelucrare și de interacțiune sunt strâns cuplate, clasificarea bazată pe acești factori e dată în fig. 2.2.4-1.




Fig.2.2.4-1.

2.2.5. DESCRIEREA PRINCIPALĂ A DIVERSELOR CLASE DE SISTEME CU PRELUCRARE PARALELĂ

O clasificare posibilă a diferitelor arhitecturi SIMD este:

- Sisteme cu prelucrare paralelă:
- Sisteme SIMD
- Sisteme pipe-line
- Sisteme MIMD
- Sisteme cu prelucrare paralelă masivă.

504 399
207 6

2.2.5.1. ARHITECTURA SIMD

În arhitecturile SIMD (numite și sisteme cu procesor paralel), o singură unitate de comandă emite și desodifică instrucțiuni. Instrucția este executată de unitatea de comandă însăși (de exemplu salt, ramificare condiționată) sau este difuzată către alte elemente de prelucrare (aceeași instrucție este executată de un vector de procesori asupra unui vector de date), fig. 2.2.5.1-1.




Fig. 2.2.5.1-1.

Subclasele SIMD sunt:

- procesoare matriceale - unde instrucțiile manipulează simultan vectori de date, iar capacitatea unității de comandă este limitată. Sunt cele mai eficiente arhitecturi SIMD din punct de vedere al reportului cost/performanță. Viteza de execuție a acestui tip de organizare este foarte mare datorită paraleлизării operațiilor pe diferențiale fluturi de date. Pentru a atinge această eficiență sunt necesare trei condiții.

Prima este ca prelucrarea datelor să poată fi descrisă printr-o instrucție vectorială care execută același operatie asupra unui vector de date. A doua condiție este viteza foarte mare de circulație a datelor între procesoare. A treia condiție este necesitatea ca datele prelucrate în paralel să fie elutate în paralel. Dacă una din aceste condiții nu este îndeplinită, calculul vor occurge serie, blocând anumite procesoare și anulind productivitatea prelucrării parallele. În acest tip de sisteme, elementele de prelucrare sunt mutuel independent, fiecare disponind de memorie și registre proprii, ceea ce conduce sub controlul unei singure unități de comandă, fig. 2.2.5.1-2.

Exemple de probleme ce se pot rezolva cu mare eficiență pe procesoarele matriceale sunt: rezolvarea ecuațiilor diferențiale, rezolvarea sistemelor liniare, calcul vectorial cu aplicații în teoria sistemelor, controlul traficului aerian, prelucrarea semnalelor radar etc.

- ansamblu de procesare - la care unitatea de calcul este un calculator central și elementele de prelucrare conținăți, trăsătură însemnată și:

- procesare asociativă care nu accesează și operașoară supra datelor prin conținutul lor nu prin adresa. Ele constituie un tip de procesare matricială în care elementele de prelucrare nu sunt adreseate direct. Ele sunt activate cînd este lăsată o anumită relație ($<$, $>$, $=$) între conținutul unui regisztror încărcat de unitatea de comandă și datele conținute în regisztrile asociative din elementul de prelucrare. Procesările astfel selectate de unitatea operantă primesc următoarea instrucție din program în timp ce celelalte rămân inactive, fig.2.2.5.1-3.


O caracteristică principală a acestor procesare este tehnica de adresare: datele nu sunt citite de la o adresă a memoriei și prelucrarea lor se face printr-o comparație ($<$, $>$, $=$) cu o valoare dată inițial. Această comparație se poate referi la întregul cuvînt sau la părți ale lui. Conform principiului SIMD, printr-o zi, o singură operație se realizează operațiuni aritmetice sau logice pe un sir întreg de date.

Avantajul feță de procesarele matriceale constă în faptul că procesele de căutare care necesită timp lungi sunt eliminate, accesul la date fiind direct.

O subgrupă a procesoarelor asociative o constituie:

- procesoarele ortogonalno.

Caracteristic pentru acest tip de calculatoare este blocul de memorie, care poate fi adresat atât "oriental" (cuvînt cu cuvînt pentru un calculator I/E), cât și "vertical" (pe felul de căte un octet pentru mai multe elemente de prelucrare). Adresarea verticală se realizează asociațiv.



Microprocesoarele bipolare bit-slice sunt elemente fizice pentru procesorul matricial (AP). Arhitectura bit-slice are un preț mai scăzut pe funcție decât circuitele integrate pe scară medie MSI, permit configurații dependente de aplicație și toleranță la defectele parțiale prin alegerea unui număr adecvat de "feli".

2.2.5.2. PROCESOARE PIPE-LINE (TIP LINIE DE ACȚIONARE)

Procesoarele pipe-line pot fi considerate ca o versiune multiplexată în timp a unui procesor matricial. Ele conțin un anumit număr de unități funcționale specializate pe o anumită funcție. Aceste unități sunt aranjate după tipicul unor linii de ambulanță. Încărcarea proceselor este subdivizată în sarcini care să fie prelucrate simultan de diversele unități utilizând date încrînute. Într-o unitate acceptă noi date la intervale de timp Δt ; astfel, cind există n unități, execuția întregului proces necesită $n \Delta t$ de unități de timp. Totuși, având n procesoare operaționale simultan, ele sunt constituite din cele n etape prin care evoluază procesul pentru execuția sa completă rezultă că pentru a executa k procese sunt necesare $n + \Delta(k-1)$ unități de timp.

Calculatoarele pipe-line au apărut datorită faptului că încărcarea în timp a componentelor unității centrale de calcul și a relor convenționale este foarte redusă. Deficiența se poate corecta prin pipe-lining, care se poate realiza în două niveluri:

- a) La nivel de sistem
 - Într-un calculator clasic executarea unei instrucții se realizează principal prin următoarele etape:
 - aducerea instrucției, decodificarea instrucției, aducerea argumentului (operandului), execuția întrucătăi.

Prin repartizarea logicii corespunzătoare pe unități: unitate de aducere a instrucției, unitate de decodificare etc. se poate realiza astfel operații legate de putru și simultan.

- b) La nivel de subsistem
 - În acest caz se introduc unități organizate pipe-line, pentru diverse operații (adunare cu virgulă fixată, înmulțire cu virgulă flotantă, funcții logice etc.).

De exemplu, adunarea în virgulă fixă se poate realiza astfel: etapa 1: modificarea argumentelor astfel încât exponentii bazelor să fie identici; etapa 2: adunarea mătiselor; etapa 3:

normalizarea rezultatului; etapa 4: rotunjirea rezultatului. O astfel de segmentare dă posibilitatea lucrului simultan la patru adunări.

In practică s-a impus mai ales al doilea principiu pipe-line. Există cazuri în care organizarea pipe-line este statică și cazuri în care ea este dinamică.

Viteza mare cu care se prelucră datele într-un calculator pipe-line impune metode eficiente pentru accesul la instrucții și date. Ele se pot realiza pe de o parte prin introducerea instrucțiilor vectorizate (comenzi complete pentru prelucrarea unor vectori de date), pe de altă parte printr-o mărire a dimensiunii transferurilor din memorie. Aceasta din urmă se poate realiza prin memorii cu acces pe mai multe cuvinte sau prin întrețesere ("interleaving"-date care sunt conectate logic, dar sunt depuse în celule independente de memorie).

Calculatoarele pipe-line își ating eficiență maximă dacă:

- apar cât mai puține salturi în timpul execuției instrucțiilor;
- dependența între datele de prelucrat să fie cât mai mică sau să nu existe.

Dificultățile care apar la integrarea calculatorului pipe-line în categoria SIMD se înmulțesc dacă se trezește că diversele linii de asamblare ale unui calculator pot fi simultan în funcție. Dacă considerăm că ele lucrează fiecare pe seturi multiple de date, atunci ne putem vorbi de un aliat de la SIMD. Multă evoluție și cea

categorie pipe-line a fost tratată în o categorie separată.

Concluzii privind instrucțiile de tip SIMD. În realitate în practică a structurilor SIMD ridichă mai multe probleme. Una dintre acestea este comunicarea între procesoare, problemă care va fi tratată ulterior.

O altă problemă este cea a lipsei de adaptare între dimensiunea operandului vectorial și a vectorului de procesor. Dacă primul are dimensiunea m și există M elemente de prelucrare în procesorul matricial, cea mai eficientă funcție care se obține când m este un multiplu a lui M . Totuși, dacă m este considerabil mai mare decât M , scăderea eficienței este neglijabilă.

In execuția unui program există și instrucții care nu au un caracter vectorial (cele care pregătesc operațiile vectoriale propriu-zise). Scăderea eficienței cauzată de ele poate fi redusă prin încercarea de a suprapune în timp (cel puțin parțial) execu-

ția instrucțiilor sevențiale cu cea a instrucțiilor vectoriale.

Structurile SIMD facilitează o folosință deosebită de eficientă a resurselor hardware, datorită faptului că la un moment dat toate elementele de prelucrare execută aceeași instrucție. Când apar ramificări în program, unitatea de comandă poate urma numai una din ramificații, deci comandanții mai puținele operațiuni, celelalte rămân inactive.

În cele din urmă sunt de remarcat dificultățile implicate de proiectarea sistemelor de operare pentru sistemele SIMD.

2.2.5.3. ARHITECTURA SIMD

Arhitectura SIMD este cea care oferă cele mai mari posibilități pe teren nou și în domeniul sistemelor de uz general.

Arhitectura SIMD nu e destinată calculilor iterative vectoriale. Această mod de organizare (fig.2.2.5.3-1) realizează paraleлизм prin lucru concurrent la sarcini (taski) diferențiate asupra unor date diferite și apoi combinând rezultatele execuției taskurilor independente. Pentru atingerea unei mari eficiențe este necesară o sincronizare riguroasă a proceselor, cît și o potrivită alocare a taskurilor cu scopul echilibrării încărcării procesoarelor. Aceasta este o mare deosebire față de SIMD, unde sincronizarea se face automat la execuția fiecărei instrucții și unde nu apare problema alocării taskurilor, căci toate procesoarele execută aceeași operație (dar pe date diferite).

Arhitecturile SIMD pot fi clasificate în două clase:

- sisteme distribuite,
- sisteme multiprocesor propriu-zise.

Sisteme distribuite

În sistemele distribuite mai multe procesoare îndeplinesc funcții dedicate ca parte a unui sistem partajat. Procesoarele pot fi distribuite local (în același laborator, fabrică, vehicul) sau geografic (sisteme de comunicație). Taskurile și acțiunile lor trebuie să fie complet cunoscute dinainte astfel încât funcțiile sistemului să poată fi divizate între elementele individuale de prelucrare.

Comanda proceselor, sincronizarea și, automatizările discrete sunt exemple posibile de aplicare a arhitecturilor multiprocesor distribuite. Nu sunt necesare trăsături speciale pentru sistemele utilizate, ci doar posibilitatea comunicării între sisteme




Fig.2.2.5.3-1.

Sisteme multiprocesor propriu-zise

Un sistem din această categorie utilizează un singur sistem de operare pentru a aloca dinamic sarcinile (task) primite. Sistemul de operare poate guverna fiecare EP sau există un procesor de allocație a resurselor (stăpân) care poate aloca taskuri la MP (sclavi). EP pot fi identice și capabile să execute trice task (simetrice) sau pot fi predestinate pentru a trata funcții speciale (asimetrice).

2.2.5.4. SISTEME CU PRELUGRARE PARALELA MASIVĂ


Dezvoltarea rapidă a tehnologiilor VLSI a încurajat realizarea structurilor paralele masive.

Unei structuri de prelucrare paralelă masivă i se atribuie următoarele caracteristici:

- este compusă dintr-un număr foarte mare de elemente de prelucrare: 10^2 - 10^6 (posibil heterogene);

- prețul și viteza de prelucrare a structurii paralele massive depinde, în principiu, liniar de numărul elementelor de prelucrare utilizate;

- structura paralelă masivă este utilizată pentru a rezolva o unică problemă la un moment dat. Spre deosebire de aceasta



rețelele de calculatoare abordanță mai multe probleme simultan, schimbând între ele date sau rezultate parțiale la momente aleatoare de timp.

Limitările calculului paralel masiv nu sunt încă complet elucidate. Nu s-a putut încă stabili care este numărul de procesoare de la care începând proiectarea, testarea și implementarea devin prea complexe pentru ca sistemul să rămână eficient și rentabil. De asemenea, nu este încă stabilit din ce fază interacțiunile ce apar în calculul paralel masiv devin prea complexe pentru ca software-ul de control să rămână în limite rezonabile.

Cercetările actuale în domeniul calculului paralel masiv se axează pe următoarele probleme:

- care sunt arhitecturile optime pentru clasele de probleme specifice și care ar beneficia de utilizarea unei structuri parallele massive față de utilizarea unei structuri de bază general, în cazul unei probleme specifice; care sunt cele mai eficiente topologii de interconectare; care sunt cele mai eficiente metode de proiectare a algoritmilor de calcul și a programelor.

2.3. STRUCTURA SI FUNCȚIILE SISTEMELOR SIMD

Un sistem multiprocessor se deosebește de un set de procesoare, după cum o echipă de muncă se deosebește față de un grup de lucrători individuali. Rolul unei echipe de muncă este realizarea sarcinii globale în timpul cel mai scurt, sarcina unui lucrător este terminarea sarcinii sale individuale în timpul cel mai scurt. Din acest motiv, utilizarea lucrătorilor individuali sau procesorilor individuale este ineficientă, maiales dacă volumul lor de muncă este mult diferit sau dacă rezolvarea unei probleme cere rezultatul final sau parțial al altor probleme. În contrast cu aceasta, echipa sau SIMD lucrează eficient pentru că membrii lor individuali comunică, coopereză și își împart sarcinile.

SIMD pot fi gîndite ca o colecție de procesoare care comunică între ele pentru a îndeplini o funcție.

2.3.1. FUNCȚIILE SIMD DE TIP KLD

Proiectarea funcțională a SIMD propriu-zise, fig.2.3.1-1, trebuie să țină cont de următoarele cerințe de bază: alloarea tașnurilor (statică, dinamică); controlul resurselor sistemului; caracteristicile EP; topologii de interconectare; interacțiuni între EP, depanare ușoară; efectul asupra performanțelor sistemului, cost, fiabilitate și flexibilitate.




Fig.2.3.1-1.

2.3.1.1. ALOCARE SI SINCRONIZARE

Alocarea taskurilor și sincronizarea μP sunt cele mai serioase probleme în proiectarea unui SAM. Acea implică identificarea proceselor paralele, partitărea procesului în subprocese sau taskuri, stabilirea unei scheme de priorități pentru taskuri, alocarea și gestionarea taskurilor între diversele μP , sincronizarea μP astfel ca procesul să decurgă corect, asigurarea unui mijloc de realocare dinamică a taskurilor în cazul defectărilor (degradarea lentă).

Au fost propuse trei abordări posibile pentru obținerea sistemelor de operare concurrentă:

- algoritmii proiectați să utilizeze arhitectura paralelă;
- exprimarea prin codificare adecvată a paraleлизmului potențial;
- detectarea primară a paraleлизmului pe durata compilației la nivelul instrucțiilor.

2.3.1.2. CONTROLUL RESURSELOR DISPONIBILE


Procesoarele sau taskurile unui SAM își împart o mulțime de resurse în scopul îmbunătățirii performanțelor: resursele hardware (procesoare, memorie, canale, I/E registre, magistrale) și software-ul (programe, alocarea de date, zone tampon, giruri de așteptare, variabile). Cu cât mai multe resurse sunt comune cu atât este mai mare efortul de control necesar pentru alocarea și rezolvarea conflictelor. O prea mare împărțire a sarcinii totale pe taskuri duce la structuri complexe. Aceasta duce în cele din urmă la micșorarea capacitatei de tracere sau la blocarea definitivă

în care două sau mai multe sarcini așteaptă după resurse care urmează să fie furnizate respectiv de celelalte). Când apare o astfel de situație starea de așteptare trebuie întreruptă prin control extern și sarcinile în cauză reinitializate. Arbitrajul, testarea și poziționarea fanioanelor și întreruperile sunt cele mai comune metode de control hardware a resurselor.

Arbitrii

Un arbitru este o structură hardware centralizată sau distribuită, care acceptă cereri de la EP-uri (elemente de prelucrare), rezolvă conflictele și alertează în funcție de decizie diversele elemente. Un arbitru centralizat constă dintr-o singură unitate hardware. Intel dispune de "controlori de magistrală" ("arbitrii de magistrală"), unele firme propunând chiar microprocesoare de alocare a resurselor. Un arbitru descentralizat este acela în care controlul logic este distribuit între toate elementele active conectate pentru a partaja o resursă. Controlul distribuit complică în mod necesar fiecare EP, dar îmbunătățește fiabilitatea sistemului în cazul defecțiunilor.

Amândouă schemele utilizează aceleași metode pentru arbitrage: priorități spațiale (daisy chaining), codificarea fixă sau dinamică a priorităților, cît și explorări repetate (polling). Alegerea metodei depinde de: simplitate, necesități de deservire a dispozitivului, posibilități de dezvoltare, susceptibilități de defectare, limitări impuse de liniile de comandă, cabluri de interconectare și viteza controlorilor. Viteza arbitrului trebuie să fie mare, astfel ca timpul de acces la un dispozitiv să fie doar o fracțiune din timpul de lucru cu respectivul dispozitiv.



a. Codificare spațială

Fig. 1.14.1




Fig.2.3.1.2-1.

Arbitrii de magistrală pot fi clasificați astfel :

- centrali (fig.2.3.1.2-1);

a) **daisy chain** (codificarea este fixă), caz în care prioritățile alocate sunt fixe, sistemul permite o bună modularitate, defectarea liniei de comandă se dovedește catastrofală, timpul de deservire crește cu numărul unităților adăugate.

b) **explorări repetate (polling)**; presupun un hardware complex de control mai multe liniile pe magistrala de comandă, dacă controlorul este central atunci prioritățile se pot atribui dinamic, sistemul este modular, însă întârzierea la efectuarea unei unități este mai mare, numărul de unități este limitat de dimensiunea magistralei de interogare, timpii de deservire sunt destul de lunghi.

c) **cereri independente (întreruperi)**; este potențial cea mai rapidă metodă, este cea mai flexibilă în alocarea priorităților, este insensibilă la defectele modulelor individuale, necesită




Fig.2.3.1.2-2.

multe linii de comandă și o logică complexă; este ceea mai atractivă în cazul SMM;

- descentralizată (fig.2.3.1.2-2). În acest caz logica de comandă este distribuită pe diversele unități componente :

- a) daisy chain
- b) polling,
- c) cereri independente.

Fanioane de stare

Conflicturile asupra memoriei co-lune și dispozitivelor I/O pot fi rezolvate prin metoda de testare și pozitionare (TMS = test and set.) Procesorul solicitând testarea stării fanionelor (care săint pur și simplu un indicator al ocupării resurselor). Dacă resursa este ocupată, µP trebuie să aștepte. Dacă resursa este liberă, fanionul se pozitionează pe ocupat pe timpul accesului la resursă și apoi pe liber după terminarea accesului. Când apar cereri simultane pentru aceeași resursă trebuie să i se permită unui singur procesor să obține controlul asupra resursei.. Cum cererile pentru o resursă comună apar asincron, operația TMS trebuie să fie indivizibilă (neîntreruptibilă).

Dacă se utilizează locații de memorie pentru fanionele de stare, memoria trebuie să permită un ciclu complet citește-modifică-scrie înaintea unui acces ulterior. Procedura necesită o blocare temporară a altui acces la locațiile memoriei cu rol de fanion. Deși ar fi mai ușor să se blocheze accesul la întreg modul de memorie decât o anumită adresă, în acest caz tot restul modulului este neaccesibil restului procesoarelor. Din acest motiv, biții de stare sunt uneori implementați printr-un grup de registre externe dedicate pe care se execută cicluri citește-modifică-scrie indivizibile.

Se presupune că fiecare fanion de stare dintr-un registru extern de stare este adresabil individual; cind un asemenea fanion este citit de un procesor, fanionul se pune automat pe starea ocupat. Dacă fanionul indică resursă ocupată, procesorul trebuie să aștepte înainte de a primi accesul la resursă și înscrierea fanionului nu produce nici un necez; dacă fanionul indică resursă liberă accesul este permis, dar erorile ulterioare sunt negate pînă la ștergerea fanionului. Pentru această implementare este necesar un registru special și de asemenea o schimbă su priorități pentru accesul la bitii registrului. În schimb, nu este necesar un hardware de blocare a accesului, memoria nu este perturbată și este suficient un ciclu de magistrală pentru a determina necesul la resursă.

Intreruperi

Intreruperile pot fi utilizate pentru a semnaliza erorile interne ale procesorului (paritate, cod de operare invalid, adresă inexistentă,...), semnale de temporizare (intervale de timp măsurate pe un ceas de timp real), activități ale unor dispozitive externe (sfîrșit de caracter, sfîrșit de transmisie pe canal, autorizare de dispozitiv) sau pentru sincronizarea comunicatiilor interprocessor (prin memorie cutie pogând comună, realocarea taskurilor sau dispozitivelor). Există mai multe metode utilizate pentru a deservi interrupțiile și sunt:

Deservirea primelor două clase este în mod usual alocată micropresesorului apelant. Dacă erorile externe pot fi predeterminate unor anumite procesoare sau dinamic îndrumate la orice procesor liber. Alocarea în timp real poate fi realizată printr-un arbitru hardware central, un procesor specializat de viteză mare sau chiar de micropresesoarele sistemului. Alocarea se face în funcție de: capacitatea de deservire, disponibilitate, tipul taskului și de prioritățile stabilite prin software necărui procesor. Comunicațiile interprocessor pot fi sincronizate prin trecerea unui semnal de întrerupere de la un procesor la altul, astfel încît cererile pentru fiecare pot fi evaluate pe un singur nivel de întrerupere dedicat comunicatiilor interprocessor. Un vector de priorități corespunzînd procesorului cu cea mai înaltă prioritate care solicită magistrala, poate fi plasat pe magistrala de date cind întreruperea a fost autorizată.

Tratarea interruperilor de la dispozitivele externe este probabil cea mai critică decizie în implementarea interfeței dispozitive I/E - SMM. Alocarea specializată este mai simplă, dar limităază flexibilitatea și reducă reziliabilitatea la defecte. Controlorrelor

de intreruperi obisnuite asigură: priorități fixe, dinamice, regim de explorare și mascări. Pot fi construite controloare de intreruperi, specifice aplicației, iar în unele cazuri unele µP au un mecanism de intreruperi serie propriu (daisy-chaining).

Dacă se utilizează un comutator central, intreruperile trebuie dirijate la µP ale căror. Altfel, deservirea nu va fi făcută la timp, cu atât mai mult cu cât comutatorul este solicitat de mai multe cereri de intrerupere. Alocarea intreruperilor printr-un procesor al sistemului necesită hardware extern pentru memorarea informației despre starea intreruperii. De exemplu, dacă un procesor poate genera o intrerupere de nivel și el va repartiza următoarea intrerupere de același nivel către un alt procesor disponibil. Metoda este să fie făcătoare dacă intreruperile sunt periodice și apar cu frecvență cunoscută. Nu este necesară o viteză mare a procesoarelor pentru alearea intreruperii, deoarece gestiunea este distribuită între toate procesoarele. Degradarea parțială este posibilă dacă se realocă tratarea intreruperilor în cazul apariției unor defecte.

2.3.1.3. CONFIGURATII DE MEMORIE PENTRU COMUNICATII INTERPROCESOR

Tipul, mărimea și locul ocupat de memorie au o mare influență asupra proprietăților SMM. Criteriul de alegere și amplasarea memoriei are în vedere că mulțimea datelor ce trebuie transportate între procesoare pe magistrala sistem să fie cât mai mică. Cele mai importante decizii privesc:

- utilizarea unei memorii locale, centrale sau ambele;
- câtă memorie locală, ce tip, cu ce mod de acces;
- modul de organizare pentru o adresare cât mai simplă.

Deciziile trebuie luate ținând seama de cele mai recente realizări în hardware și software. În exemplu, memoria locală nu este nici sămpă și din cauza acestei limitări multiprocesorul să fie mai ieftin și să incorporeze pe "chip" o memorie.

Memorie comună pentru variabilele comune

In sistemele multiprocesor mai vechi mai multe unități centrale - UC (µP) își împărțeau o memorie în care erau depuse variabile locale și globale. Memoria devinea astfel punctul critic al întregului sistem. Mai nou se memorază în memorii comune numai variabilele

colective. Memoria comună preia funcția unei table de afișaj prin care fiecare procesor are acces la informația comună. Conflide la accesul de date sunt exluse, adică nu sunt memorate variabile locale.

Memorie locală pentru variabile locale.

Fiecare UC (μ P) trebuie să aibă o memorie pentru depunerea unor programe utilizator și a variabilelor locale, astfel încât să aibă acces la o instrucțiune sau la o variabilă locală independent de magistrala sistem și memoria comună. Pe lângă faptul că operațiile UC sunt mai rapide, memoria locală permite eliberarea magistralei sistem și memoriei comune pentru comunicarea între calculatoare. Cantitatea de date care este depusă în memoria comună și care trebuie transferată pe magistrala sistem este mult redusă.

Cutii poștale (CP) locale pentru comunicare.

O memorie comună poate lucra numai dacă fiecare procesor posedă o "cutie poștală" locală care corespunde unei "table de afișaj" pentru "afigarea" variabilelor comune pentru ceilalți parteneri. Doar UC locală poate să scrie în cutie poștală locală, celelalte o pot doar citi. Astfel se împiedică ca un procesor funcționând greșit să distrugă datele din cutie poștală sau să ocupe magistrala prin scrieri prelungite. Cutia poștală locală are un avantaj. Dacă ea se defectază, doar o parte a sistemului devine neutilizabilă. Dacă se defectază cutia poștală globală, cade întregul sistem.

RAM cu două porturi.

Proprietățile sistemului se îmbunătățesc mult dacă cutia poștală (CP) locală este implementată cu RAM cu două porturi. În acest caz UC locală poate să scrie în CP și în același timp o altă UC poate să citească din ea. Din acest motiv, cealaltă UC nu trebuie să aștepte accesul la CP.

2.3.1.4. ALOCAREA ADRESelor LOGICE (MEMORY-MAPPING)

Logica de alocare a memoriei este utilizată pentru a transforma adresa logică generată de unitatea centrală într-o adresă fizică din memorie. Cind se lucrează în regim de multiprogramare nu pot fi prevăzute din timp cererile concurente emise de diverse procesoare la o zonă de memorie. Ca urmare, este unorii nevoie să se mute date și coduri pentru a face loc pentru altele. Tehnica de alocare a adreselor (memory-mapping) simplifică procedura de alocare dinamică a codurilor în memorie. Ea face posibil să se modifice adresele

locurile de memorie sunt depășite. Fizică și înfățișată, adresele logică sunt utilizate pentru transmiterea datelor între programe. Adresele logice utilizate în diversele programe pentru a indica anumite date comune sunt translate în aceleasi adrese fizice. Un efect similar poate fi obținut și prin software, utilizând adresarea indirectă, prin indicatoare implementate ca registre ale unității centrale sau în memorie fizică utilizând adresarea indexată. Aceste facilități sunt implementate pe microprocesoarele moderne pe 16 biți Z8000, I8086, M6800.

2.3.2. CLASIFICAREA SISTEMELOR SIMD

2.3.2.1. TOPOLOGIILE DE INTERCONNECTARE

Una din problemele de bază în proiectarea sistemelor multi-procesor este alegerea topologiei de interconectare a elementelor de prelucrare, cît și alegerea caracteristicilor comunicațiilor. Pe baza diverselor criterii posibile, în literatura de specialitate au fost recomandate diverse clasificări. Un criteriu îl constituie tipul structurilor hardware, care permit transferul mesajelor de la un procesor la altul. Aceste structuri includ căile de comunicații și elementele ce controlază transferul.

Căile de comunicații sunt mijloacele fizice prin care se transferă informația între procesoare. Exemple de căi de comunicații sunt: conductoare simple, magistrale, legăturile radio și memoriile comune, structuri care nu afectează în niciun fel informații ale altor procese;

Elementele de control, denumite și comutatoare, sunt structuri care acționează asupra mesajului, modificîndu-i adresa de destinație sau calea de comunicație.

Arhitectura unui SIMD rezultă în urma unui sir de decizii privind alegerea structurilor mai sus menționate. Prima decizie previne alegerea sau nu a unei structuri cu comutatoare, respectiv alegerea între transmisia directă și cea indirectă. În cazul transmisiei directe, elemente ca: tampoane, memorii etc. nu alterează informație și pot fi considerate ca simple mijloace de comunicație. În cazul transmisiei indirecte, comutatoarele modifică fie ruta, fie adresa mesajului. Rolul comutatorului poate fi preluat chiar de un procesor specializat. Un alt mod de a diferenția între transmisia directă și cea indirectă constă în a determina dacă se trage le de comandă în transmisiei sunt generate de procesoarele emițătoare și receptoare (transmisie directă) sau de structura de comutatoare (transmisie indirectă).

Dacă se decide asupra transmisiei indirecte, atunci trebuie luată o decizie asupra modului de implementare a logicii corespunzătoare: centralizată sau distribuită. În primul caz, o singură unitate de comandă gestionează toate mesajele. În al doilea caz există mai multe asemenea unități, fiecare prelucrând o parte a mesajelor.

O altă decizie privește tipul căii de comunicație: partajată sau dedicată. Un mijloc de comunicație este partajat cind este utilizat de mai mult de două procesoare. Un mijloc de comunicație poate lega două procesoare, uni sau bidirectional, sau poate lega mai multe procesoare. Numai în cazul căilor unidirectionale, între două elemente, nu va apărea nici un conflict.

Procesoarele unui SSM sunt conectate deci într-o structură topologică prin intermediul:

- căilor (modul de transmittere a informației: magistrală, memorii);
- comutatoarelor (dispozitive fizice care stabilesc rută mesajelor).

Clasificarea topologialor (fig.2.3.2.1-1, pg.42):

- nivelul 1: conectarea (directă sau indirectă bazată pe strategii de alegere a rutei, implementată prin comutatoare rotunjite de informația de comandă din mesaj);
- nivelul 2: controlul ruteelor (central-o rută pentru fiecare mesaj, distribuit - algoritmii de alegere a rutei implementati cu comutatoare);
- nivelul 3: structura căilor (dedicate, partajate pe bază de arbitraj);
- nivelul 4: urhitectura (la acest nivel topologia devine identificabilă).

Clarificarea propriu-zisă

Strategia transferului	Controlul rutei	Structura căii	Topologie
nivelul direct	nivel 2	nivel 3	nivel 4
central	dedicată	partajată	-control distribuit al buclii -interconectare completă -memorie comună -control distribuit al magistralei globale
indirect	dedicată	partajată	-stoc -buclă
distribuit	dedicată	partajată	-magistrală comună controlată central -recole regulate -recole ne-regulate -magistrală comună

3. ANALIZA PERFORMANTELOR ARHITECTURILOR SSM CU MAGISTRALE GLOBALE SI MEMORII COLUNE MULTIPLE

3.1. MODELE ARHITECTURALI DESTINAT ANALIZEI IN TIMP REAL A PERFORMANTELOR SISTEMELOR AUTOMATE.

O caracterizare concisă a caracteristicilor sistemelor operind în timp real este astfel formulată de Brinch Hansen [MAN 1]:

"Aplicațiile în timp real imping tehnologia calculatorelor și tehnicii de proiectare și reacție pe limitele cunoștințe (și uneori dincolo de ele). Unul sistem operind în timp real î se pretinde să monitorizeze, de o manieră continuă și sigură, activități simultane supuse unor cerințe de timp critice. Consecințele unui eșec pot fi deosebit de serioase."

Din punctul de vedere al proiectanților, un sistem operind în timp real (STR) prezintă următoarele caracteristici:

i) STR interacționează cu mediul înconjurător prin identificarea unui număr mare de evenimente care apar cu o viteză ridicată. Aceasta presupune performanțe deosebite în ceea ce privește:
 - Timpul de răspuns, adică timpul scurs între recunoașterea unui eveniment și tratarea lui de către sistem;
 - Viteza de circulație a datelor, adică viteză cu care datele sunt transferate înspre, în interiorul și înspre sistem.

ii) Un STR este deținător și reacționeză la răspuns la evenimente externe ce apar asincron. Se poate vorbi în acest sens de o frecvență de răspuns de vîrf - intervalul de durată minimă de timp care trebuie să se scurgă între apariția a două evenimente consecutive, astfel încât cele să poată să fie considerate distincte. Această frecvență de vîrf trebuie să fie mult mai mare ca frecvența medie de răspuns la evenimentele externe.

iii) STR trebuie să fie deterministe, în sensul că se impune să se poată evalua și demonstra corectitudinea rezultatelor obținute atât în stadiul proiectării cât și în stadiul funcționării.

iv) Un STR trebuie să fie modificabil în sensul că trebuie să permită modernizări ulterioare care să nu-i altereze caracteristicile fundamentale.

Arhitecturile propuse în cele ce urmează reprezintă structuri SMM dedicate evaluării performanțelor sistemelor automate.

Numărul de constringeri la care este supus un SIR este deosebit de mare. Ele provin din combinația a două clase distincte: constringeri tipice sistemelor operînd în timp real și constringeri tipice sistemelor dedicate evaluării performanțelor sistemelor automate.

Metoda de proiectare aleasă asigură satisfacerea acestor constringeri. Ea presupune că proiectarea reprezintă un proces de definire a unor modele urmată de transformări consecutive ale acestora în diferitele faze de proiectare. Cum realitatea nu poate fi niciodată plenar surprinsă, orice model implică în mod necesar ignorarea unor anumite aspecte și reprezintă o "abstractizare" o "descriere simplificată a sistemului la nivelul dat" (LUC 1).

În acest sens proiectarea unei arhitecturi reprezintă o activitate a cărei obiectiv este transiția de la o descriere a unui obiect la alta. Descrierea primară reprezintă o specificație de proiectare elaborată de către utilizator într-un limbaj specific problemelor rezolvat. Descrierea finală, la un nivel de abstracție mai scăzut, permitând implementarea utilizând o anumită tehnologie și permite construcția propriu-său. Această pasă de proiectare presupune astfel definirea unui alt model, corespunzînd unui anumit nivel de abstractizare. Pe durata procesului de proiectare se au în vedere constringerile inițiale care reduc consecutiv opțiunile de avut în vedere definind astfel tot mai clar arhitectura alesă.

Termenul de model arhitectural va reprezenta în cele ce urmează o clasă de arhitecturi care au o serie de caracteristici comune dar diferă una de alta printr-o serie de detalii. Un model arhitectural este util dacă se dovedește corespunzător de adaptabil pentru o clasă mare de sisteme, dar suficient de restrictiv în sensul de a-și păstra caracteristicile de bază.

Modelul arhitectural propus trebuie să asigure satisfacerea unei clase destul de largi de probleme ridicate de analiza în timp real a comportării sistemelor automate: aciziția datelor de la un sistem de eguiționare și conversia analog numerică; transpunerea pe calculator a mecanicelor discretizate ele, partilor componente ale sistemului automat; transpunerea pe calculator a modelului discret al procesului propriu-său; realizarea funcției

de măsurare indirectă (continuare stării) cît și a funcției de reglare propriu-zisă însorită de trimiterea comenzielor către unitatea de conversie numeric-analogică. Aceste funcții trebuie executate în intervale bine definite de timp pentru a putea răspunde evenimentelor externe asincrone.

In SIR realizate cu S.M. evenimentelor ce trebuie gestionate le sănătășează un număr de procese care trebuie activate atunci când apar aceste evenimente. Înăuntră un proces este deja activ atunci este necesar să se poată trece în timp util de la un proces la altul.

Parametrii critici care afectează timpul de răspuns sunt comutarea contextului și timpul latent. Comutarea contextului implică atât timpul cît și suma celorlalți factori implicați de tranziția de la o funcție la alta; timpul latent este intervalul de timp scurs pînă cînd comutarea devine efectiv posibilă. În cîmpul sistemelor monoprocesor valoările acestor parametrii sunt inaceptabile. Problema se poate rezolva prin exploatarea naturii independente a funcțiilor de efectuat, S.M. permit exploatarea gradului de concurență inherent aplicației date. Procesoarele SIMD îndeplinesc funcțiile necesare independent una de alta dar sub controlul unui procesor în întregime dedicat activării și sincronizării acestor funcții. Cerințele globale de viteză sunt atinse în acest caz prin execuția în paralel a unui număr mare de funcții fiecare procesor lucrind la viteza maximă permisă de tehnologia sa.

Pe baza analizei și clasificării sistemelor multimicroprocesor din capitolul 2 se poate conchide că arhitecturile cu magistrală comună ar putea constitui o soluție ideală pentru SIMD cu prelucrare în timp real. Ele permit transferul direct al informației între procesoare, o modularitate excelentă referitoare la procesoarele adăugate, indiferent de poziția lor relativă. Imunitatea la defectiuni este foarte bună în raport cu defectarea procesoarelor.

Utilitatea lor este însă pusă sub semnul întrebării din cauza următoarelor scăderi: numărul de conexiuni al magistralei fiind fixat nu permite o dezvoltare ulterioară, necesitând fie înlocuirea magistralei fie dublarea ei pentru creșterea eficienței comunicatiilor.

Se va analiza în continuare influența sporirii numărului de magistrale, cît și adăugarea de module de memorie comună asupra performanțelor SMI.

In concluzie, se propune un model arhitectural (MA) bazat pe utilizarea unui set de magistrale globale și a unui număr de memorii comune, care pot să varieze de la aplicație la aplicație în funcție de necesități.

Microprocesoarele (în număr de p) și modulele de memorie comună (în număr de m) ale MA sunt conectate printr-o mulțime finită de b magistrale globale (care permit conectarea oricărui μP la orice modul de memorie comună). Încearcă μP mai are în folosință exclusivă o memorie proprie. MA este deci de tipul $p \times m \times b$, fig. 3.1-1..




Fig.3.1-1

Schimbul de informații între μP se efectuează prin tehnica de rendez-vous. El nu poate avea loc prin orice memorie ci numai pe itinerarile prestatibile.

Conflicturile la resursele comune (memorii și magistrale) pot provoca apariția de șiruri (cozi) de așteptare:

i) dacă $b = \min(m, p)$ atunci conflictele se vor datora exclusiv memorilor partajate (arhitectura "crossbar"); dacă $b > \min(m, p)$ sistemul cîștigă în redundanță dar nu î se modifică celelalte performanțe.

ii) dacă $b < \min(m, p)$ atunci un μP poate fi forțat să aștepte eliberarea unei magistrale pentru a conlucra cu o memorie care este deja liberă.

Se vor studia în continuare cazurile:

$$p \gg m \gg b$$

$$m \gg p \gg b$$

Modelul arhitectural propus este în vedere ^{si} extințarea optimă a facilităților oferite de sistemul SII MULTIPROM, proiectat și realizat de I.I.I. Murești.

3.2. METODE SI MODELE UTILIZATE IN EVALUAREA PLATOFONULUI ALIMENTATORILOR SII

Studierea performanțelor arhitecturilor propuse, prelabil construirii lor, constituie o componentă foarte importantă legată de activitățile de concepție, realizare și întreținere a sistemelor de calcul [FAU 1]. La nivelul activităților de concepție interesul estimării performanțelor viitoare ale noilor sisteme de calcul tinde să crească în condițiile sporirii complexității sistemelor de realizat și implicit a riscului de a obține produse insuficiente adaptate de la finali și performanțelor propuse. În mod asimilator alegerea unui SII adecvat cerințelor proprii studiului în timp real a performanțelor sistemelor automate presupune investigații preliminare privind comportarea sistemelor disponibile în contextul viitor de utilizare.

3.2.1. METODE DE EVALUARE A PERFORMANȚELOR

Principalele metode de evaluare a performanțelor, utilizările în diversele faze de existență a unui sistem de calcul sunt:

- analiza matematică pe baza valorilor medii;
- modelele analitice;
- modelele de simulare;
- măsurarea performanțelor;
- experimentarea prototipurilor.

Pentru estimarea performanțelor unui nou sistem de calcul, pentru studierea graiului de acceptabilitate la cerințele de performanță și ceea ce urmărește utilizarea primului trei metode.

Noțiunea de model [13] și locul său în toate metodele de evaluare, în ceea ce se reprezintă printr-un mijloc mai mult sau mai puțin formal și mai în regulă (inclusiv modul lor de funcționare), este legată în mod direct de eliminarea unor detalii funcționale și structurale. Modelul de detaliere al unui model de sistem determină ușorierea cu care acest model de realitate și influențează direct proporțional rezultatul obținut.

Modelele sistematice de estimare a performanțelor (uzual lanțurile Markov) sunt realizate pe baza valorilor medii ale verosimilităților independente, care reprezintă parametrii sistemei.

mului, sănt relativ ușor de realizat, dar ele presupun un domeniu mic de variație a variabilelor. Dacă variația parametrilor este mare, atunci aceste modele ignoră situațiile extreme de funcționare și subestimează nevoie și resurse pentru a menține performanțele sistemului în limite acceptabile în cazul încărcărilor de vîrf. Utilizarea acestor modele permite obținerea unor rezultate globale de estimare folosite în orientarea alternativelor de concepție ale sistemelor de calcul.

Modelele analitice bazate pe teoria coziilor de aşteptare permit o descriere mai precisă a sistemelor în studiu, structura acestora fiind reprezentată printr-o rețea de cozi de aşteptare. Parametrii modelului pot fi reprezentați prin variabilele alcătuite descrise prin distribuții de probabilitate. Creșterea nivelului de detaliu al unui model bazat pe cozi de aşteptare conduce la sporirea dificultății utilizării acestuia, începând din punctul de vedere al reprezentării lui, ceea ce este un primă rezolvării problemei identificării acestuia;

Modelele de simulație pot asigura un nivel superior de detaliu, întrucât proiectul de calcul poate fi construit de-a judecători și astfel ca acesta să fie echivalent, din punct de vedere funcțional, componentelor sistemului real. Deosebirea între model și sistemul obișnuit rezidă în modul de implementare a componentelor. Elementii de intrare ai unui model de simulație pot fi date sub forma unei distribuții probabiliste. Cu ajutorul modelului de simulație se pot obține nu numai rezultate de ordin cavitativ privind alternativele de arhitecturi, dar și o primă validare funcțională a algoritmilor utilizati.

Cei mai importante parametri care intervin în evaluarea performanțelor sunt: încărcarea, arhitectura sistemului și algoritmi de planificare și sincronizare precum și:

• Încărcarea este definită ca un conglomerat de programe, considerate multimi parțiale ordonante de procese [COP 1] fiecare proces care trebuie să se execute pe sistem cerând cantități specificede resurse de diferite tipuri.

• Caracterizarea modelului său din tem posăte fi răuță prin: analiza algoritmilor care materializează procesele; efectuarea de măsurători asupra sistemului; caracterizarea printr-un ansamblu verificabil de parametri și limitări funcției de distribuție probabilistă corectă etc. Pentru un sistem nespecializat strict pe un domeniu și care nu are altă direcție este posibilă reprezentarea a cărora ca o mulțime de rezoluții care să satisfacă anumite variante de procese și să nu se supere niciunul.

În sistem de calcul multiprocesor este compus dintr-o serie de resurse passive și active. Arhitectura lui poate fi reprezentată, în vederea analizei printr-o metodă de simulare, printr-o rețea de cozi de așteptare sau printr-o rețea de evaluare.

Algoritmii de planificare previnută într-un sistem multi-microprocesor nu se scop e vizualizarea utilizării resurselor în cadrul obținerii unor performanțe corecte de clasa de aplicații. Optimalul este relativ la funcția obiectivă stabilită și la setul de restricții luate în considerație.

rezultatele furnizate de o metodă de evaluare a performanțelor trebuie interpretate cu prudență, în măsură în care definiția unui model se bazează prea mult număr de ipoteze simplificate, în funcție de gradul de detaliere incorporat de modelul respectiv.

3.2.2. MODELAREA COMPLEXELOR CE APAR LA UTILIZAREA

MAGISTRALelor GLOBAL SI A MEMORIILOR COMUNE

ÎN ÎNCADRUL ARHITECTURILOR PROPUSE

În literatura de specialitate [BAS], [EMI], [HOI], [SET] [WIL], [AJM 1] au fost propuse o serie de metode și modele statisticice pentru studiul interacțiunilor între procesoare în SMM. Majoritatea acestor referințe tratează însă studiul performanțelor SEM cu o magistrală globală parțială sau de tip "crossbar".

Scăderea rapidă a costului microprocesoarelor și a memorii, apariția magistralelor standardizate (MULTIBUS, VME), au condus către sporirea atenției acordate arhitecturilor orientate pe utilizarea magistralelor globale și memorii comune multiple. [AJM 2], [AJM 3], [AJM], [HOI], [WIL].

Diversele tehnici de modelare propuse, toate bazate pe teoria proceselor stocastice de tip Markov, răspund fiecare unui anume domeniu sau etapei de analiză a performanțelor SMM.

3.2.2.4 Janturi Markov ale unei arhitecturi comute.

D1. Fie : S o mulțime finită de stări ale căror elemente sunt numerotate într-un mod și ne definit,

o probabilitate de stabilitate pe S ale căror elemente vor fi numite probabilități inițiale $p_{ij} = p(i,j)$, $i \in S$.

$P = (p(i,j))$ - o matrice stoastică ale cărei elemente vor fi numite probabilități.

Prin urmare:

$$p(i) \geq 0, i \in S, \sum_{i \in S} p(i) = 1 \quad (3.2.2.1-1)$$

$$\{p(i,j) \geq 0 \mid i, j \in S\}, \sum_{j \in S} p(i,j) = 1, i \in S \quad (3.2.2.1-2)$$

Un sir de variabile aleatoare $(X(n))_{n \geq 0}$ cu valori in S se numeste lanț Markov omogen finit cu spațiul stărilor S , reprezentând inițială de probabilitate p și matricea de trecere P dacă

$$P(X(0) = i) = p(i), i \in S \quad (3.2.2.1-3)$$

$$P(X(n+1) = i_{n+1} \mid X(n) = i_n, \dots, X(0) = i_0) = P(X(n+1) = i_{n+1} \mid X(n) = i_n) = p(i_n, i_{n+1}) \quad (3.2.2.1-4)$$

pentru $i_0, i_1, \dots, i_{n+1} \in S$ și $n \geq 0$
ori doar un membru întii este definit.

In cele ce urmează matricea de trecere a unui lanț Markov va fi păstrată fixă dar repartiția inițială va putea varia.

Pentru a putea evidenția repartiția inițială p a lanțului probabilitatea P va fi notată P_p . În particular pentru o repartiție inițială concentrată în starea i ,

$p(j) = \delta(i, j)$, $j \in S$, δ = simbolul lui Kronecker.
se scrie P_i , ceea ce înseamnă că lanțul Markov pleacă din starea i .

Fie lanțul Markov în care elementele lui S sunt definite astfel:

$$\left(\begin{bmatrix} a_1 & b_1 \\ c_1 & d_1 \end{bmatrix}, \dots, \begin{bmatrix} a_p & b_p \\ c_p & d_p \end{bmatrix} \right) \quad (3.2.2.1-5)$$

în care $b_i \in \{0, 1, \dots, q-1\}$ reflectă starea procesorului.

Se definește relația β pe multimea

$A = \{a_1, a_2, \dots, a_p\}$ ($a_i \in N$ fiind numerele de ordine a procesorilor) astfel:

$$a_i \beta a_j \Leftrightarrow b_i = b_j, \forall i, j \in A \quad (3.2.2.1-6)$$

Pl. Relația β definită pe $A \times A$ este o relație de echivalență (nu este o relație de ordin).

i) $a_i \beta a_j \Leftrightarrow a_i \in A \wedge a_j \in A \wedge a_i = a_j$

ii) $a_i \beta a_j \wedge a_j \beta a_k \Rightarrow a_i \beta a_k$

iii) $a_i \beta a_j \wedge a_j \beta a_i \Rightarrow a_i = a_j$

$$(3.2.2.1-7)$$

Demonstrație :

$$\text{i)} b_i = b_j \quad \forall i = 1, \dots, p.$$

$$\text{ii)} b_i = b_j \text{ și } b_j = b_k \Rightarrow b_i = b_k$$

$$\text{iii)} b_i = b_j \text{ și } b_j = b_k \Rightarrow b_i = b_k$$

Dacă este o relație de echivalență pe Λ atunci mulțimea

reprezentă o partiție a lui S

$$S = S_1 \cup S_2 \cup \dots \cup S_q \quad (3.2.2.4-8)$$

a spațiului stăriilor lantului exact în mulțimi disjuncte două cîte două. Pentru simplificare ele se notează

$$\hat{1}, \hat{2}, \dots, \hat{q} \quad (3.2.2.4-9)$$

Se definește un nou "gir" de variabile aleatoare $(Y(n))_{n \geq 0}$ prin relațiile:

$$Y(n) = \hat{k} \Leftrightarrow X(n) \in S_k \quad (3.2.2.4-10)$$

In continuare se vor examina condițiile în care $(Y(n))_{n \geq 0}$ este un lanț Markov omogen în raport cu toate probabilitățile P_p și ale cărui probabilități de trecere nu depind de p . Dacă acest lucru se întâmplă se spune că lanțul Markov $(X(n))_{n \geq 0}$ este comasabil în raport cu partiția $S = S_1 \cup S_2 \cup \dots \cup S_q$ iar prin lant comună înțeleghese lanțul $(Y(n))_{n \geq 0}$.

Se notează

$$p(i, j) = \sum_{\lambda \in \Lambda} p(i, j) \text{ pentru orice } \lambda \in S \text{ și } i \in S.$$

Definesc mulțimea stăriilor lantului comasat astfel :

$$S_c \in S/\beta, \quad S_c = (\text{card } \hat{1}, \text{ card } \hat{2}, \dots, \text{ card } \hat{q}) \text{ unde }$$

card \hat{i} reprezintă numărul de procesoare aflate în starea b_i .

Prop. 2. O condiție suficientă ca un lanț Markov să fie comasabil în raport cu partiția

$$S = S_1 \cup S_2 \cup \dots \cup S_q$$

este că partiția respectivă să reprezinte o mulțime cît S/β determinată de o relație de β echivalență pe Λ .

Demonstrație

Avem

$$\frac{\sum_{i \in S_k} P_p(Y(n+1) = \hat{l} | Y(n) = \hat{k}, Y(n-1) = \hat{1}_{n-1}, \dots, Y(0) = \hat{1}_0)}{\sum_{i \in S_k} P_p(Y(n) = \hat{k}, Y(n-1) = \hat{1}_{n-1}, \dots, Y(0) = \hat{1}_0)}$$

$$= \frac{P_p(Y(n) = \hat{k}, Y(n-1) = \hat{1}_{n-1}, \dots, Y(0) = \hat{1}_0)}{P_p(Y(n) = \hat{k}, Y(n-1) = \hat{1}_{n-1}, \dots, Y(0) = \hat{1}_0)}$$

(probabilitățile $p(i, S_\ell)$, $i \in S_k$

pot fi considerate independente de i , clasa de echivalență a

procesoarelor aflate în stare emițător pentru o stare destinație cunoscută, în condițiile în care se presupune că cele p procesoare sunt identice și se comportă similar în condițiile arhitecturale și de încărcare date). În acest caz egalitatea precedată în formă:

$$P_p(\hat{k}, \hat{1}) = \sum_{i \in S_k} P_p(X(n)=i, Y(n-1)=\hat{i}_{n-1}, \dots, Y(0)=\hat{i}_0)$$

$$P_p(Y(n)=\hat{k}, Y(n-1)=\hat{i}_{n-1}, \dots, Y(0)=\hat{i}_0)$$

p($\hat{k}, \hat{1}$) în virtutea proprietății Markov. Dacă p($\hat{k}, \hat{1}$) este o valoare independentă de starea $i \in S_k$ la momentul inițial. În acest caz conform propoziției (5.9) [108] (X_n) este comasabil în raport cu partitia considerată.

Criteriul enunțat afirând în alte cuvinte că aplicația

$$S \xrightarrow{f} S/\beta, \text{ cu}$$

$$f(i) = k \text{ pentru orice } i \in S_k, \quad 1 \leq k \leq q$$

este un nou lanț Markov ale căruia probabilități de treiere nu depind de repartitia inițială a primului lanț.

In condițiile P2 aplicația $f: S \rightarrow S_c, S_c = S/\beta$ reprezintă un homomorfism față de operația de tranziție a cărui $s' = \delta(s), f: S \rightarrow S_c, f(\delta(s)) = \delta(f(s))$ pentru $s \in S$.

Funcția f este un morfism surjectiv (prin definiție). In aceste condiții lanțul comună este un model care nu poate stața în evidență aspecte legate de comportarea individuală a procesoarelor. Se vizează că o comandă volabilă se poate obține numai prin impunerea de ipoteze de omogenitate a procesoarelor unei clase și de influențe uniforme între clase. Omogenitatea procesoarelor indică că toate componentele unei clase au aceeași structură. Uniformitatea se referă la faptul că funcționarea fiecărui procesor al unei clase influențează o altă clasă în același fel, și fiecare clasă influențează comportarea componentelor celeilalte clase de aceeași manieră.

In concluzie, se subliniază că ipotezele de omogenitate și uniformitate asigură condiții suficiente pentru comasabilitate cu condiția existenței unui homomorfism între clasa stărilor lanțului exact și al celui comună.

3.2.2 Procese de reieștere.

Starea sistemului este o descriere a situației actuale care permite să se trăgă concluzii (cu caracter probabilist) asupra comportării viitoare a sistemului. Elementele de bază ale unui proces de așteptare sunt:

- intrarea unităților în sistem, aceasta este dată de legea sosirilor ; ... (sosirile)

- serviciile - determinate prin legea serviciului.

Sosirile generază două mărimi aleatoare: numărul de unități care intră în sistem într-o perioadă de timp dată;

- intervalul de timp dintre două serviri consecutive. Cunoașterea legii de probabilitate a uneia din cele două mărimi determină legea de probabilitate a celeilalte.

Serviciul determină o variabilă aleatoare:

- tipul de servire a unei unități.

In practică legile de probabilitate ale acestor variabile aleatoare se determină prin prelucrarea datelor statistice disponibile.

Vom utiliza următoarele notății: p - numărul elementelor populării (procesor) din care pot proveni unitățile în sistemele așteptare; n_{21} - numărul de unități existente în sistem (în așteptare sau în curs de servire); n_2 - numărul unităților din coadă (nu sunt în curs de servire); n_{21} și n_2 pot depinde de timp t , $n_{21} = n_{21}(t)$, $n_2 = n_2(t)$; S - numărul stațiilor de servire; σ - numărul stațiilor neocupate la momentul t ($\sigma = \sigma(t)$). (3.2.2-1)

Dacă $p_k = p_k(t)$ probabilitatea să existe k unități în sistem la momentul t . Distribuția variabilei aleatoare n_{21} este:

$$n_{21} : \left(\frac{1}{p_0}, \frac{1}{p_1}, \frac{1}{p_2}, \dots, \frac{1}{p_m} \right); \sum p_k = 1 \quad (3.2.2-2)$$

Valoarea medie a numărului de unități din sistem este:

$$\bar{n}_{21} = n_{21} \sum_{k=0}^m k p_k \quad (3.2.2-3)$$

Distribuția variabilei aleatoare n_2 este

$$n_2 : \left(\frac{1}{p_{S+1}}, \frac{2}{p_{S+2}}, \dots, \frac{m}{p_m}, \frac{0}{\sum_{k=0}^S p_k} \right) \quad (3.2.2-4)$$

Def. 3.2.2.5. Valoarea medie a numărului de unități din coadă este

$$\bar{n}_2 = \sum_{k=1}^{S-1} k p_{S+k} = \sum_{k=S+1}^{\infty} (k-S) p_k \quad (3.2.2-5)$$

In mod analog, valoarea medie a variabilei σ este

$$\sigma = \sqrt{p_0 + p_1 + \dots + p_{S-1}} \sum_{k=0}^{S-1} p_k k^2 - \left(\sum_{k=0}^{S-1} p_k k \right)^2; \bar{\sigma} = \sum_{k=0}^{S-1} p_k (S-k) \quad (3.2.2-6)$$

Intre \bar{n}_{21} , n_2 , σ și S avem relația:

$$\bar{n}_{21} = \bar{n}_2 - \bar{\sigma} - S. \quad (3.2.2-7)$$

Intr-adevăr:

$$\bar{n}_{21} - \bar{\sigma} = \sum_{k>S} p_k (k-S) - \sum_{0 \leq k \leq S} p_k (S-k) = \sum_{k>S} p_k (k-S) =$$

$$\sum_{k>0} k p_k - S \sum_{k>0} p_k = \bar{n} - S.$$

Def. 3.2.2.6. Sosirile sunt caracterizate cel mai adesea de o lege Poisson. Mai precis numărul sosirilor înregistrate într-un interval de timp de lungime t este o variabilă aleatoare cu distribuție Poisson; dacă unitățile sosesc individual (nu în grupuri) independent una de alta și pentru intervale foarte mici probabilitatea sosirii unei unități este practic proporțională cu lungimea intervalului.

In condițiile date pentru orice $t > 0$:

$$(3.2.2-8)$$

$$p_k(t) = \frac{(\lambda t)^k}{k!} e^{-\lambda t}; k = 0, 1, 2, \dots, \lambda > 0; (\lambda = 1)$$

Distribuția Poisson cuțitului nu apare numai în cazul sosirilor în anumite sisteme de rețeapăre. În general, se poate vorbi despre un flux de evenimente, care se realizează în timp și care verifică condițiile enunțate.

In acest caz avem acela face cu un "flux simplu" sau cu un proces Poisson stationar. În cazul nostru evenimentele considerate sunt intrările în sistem. Se poate arăta că: dacă sosirile constituie un proces Poisson stăționar de parametru λ , atunci intervalele de timp dintre două intrări consecutive sunt variabile aleatoare independente care urmărujă legea exponentială cu parametrul λ și reciproc, dacă intervalele de timp dintre intrările consecutive sunt independente și urmărujă legea exponentială cu parametrul λ , atunci fluxul sosirilor este un flux simplu de parametru λ .

Pînă acum am vorbit numai de sosiri, fără a ține cont și de servicii (nu de ieșiri din sistem). Ieșirile din sistem nu pot fi studiate independent de sosiri; astfel, nici nu putem aștepta ieșiri atîta timp cât în sistem nu există unități (dor că putem aștepta sosiri indiferent dacă în sistem există sau nu unități).

3.2 Modele de așteptare cu populația "dintr-o provinție finite"

Dacă un SEM are p procese, re identice și S magistrale comune sau memorii comune, atunci suntem în cazul unui model de așteptare în care unitățile provin dintr-o populație cu p elemente și acest număr nu este în general suficient de mare pentru ca aproximările obținute luînd $p = \infty$ să fie satisfăcătoare.

Să analizăm pe scurt modelul în care se încadrează exemplul dat. O unitate intrată în sistem este un procesor care solicită o memorie. Dacă în momentul în care apare solicitarea toate memorile sunt ocupate, procesorul trebuie să aștepte pînă ce una din ele se eliberează.

Memorile sunt deci în acest caz stațiile de servire. Vom presupune că cererile la memorie apar independent una de alta și că dacă un procesor se miscă în starea activă la momentul t, atunci probabilitatea ca el să solicite o memorie (să intre în sistem) între momentul t și $t + h$ este $\lambda_h + \epsilon(h)$.

Să tratăm mai întîi cazul $S = 1$. Dacă în sistem există k ($k < m$) unități la momentul t, atunci au rămas în afara sistemului, $p = 1$, și probabilitatea să nu aibă loc nici o sosire în intervalul $(t, t + h)$ este:

$$(1 - \lambda_h - \epsilon(h))^{p-k} = 1 - (p-k)\lambda_h - \epsilon'(h), \quad (3.2.2-9)$$

iar probabilitatea să aibă loc cel puțin o sosire în acest interval de timp este

$$\lambda_k h + \epsilon(h) \quad (3.2.2-10)$$

unde

$$\lambda_k = (p-k)\lambda, \quad 0 \leq k \leq m.$$

Dacă timpul de lucru cu memoria al unui procesor este ^{distribuit} exponential cu parametrul μ , atunci:

$$\lambda_k = \mu, \quad (1 \leq k \leq m). \quad (3.2.2-11)$$

Acum putem calcula probabilitățile p_k ($0 \leq k \leq m$)

$$p_k = \frac{\lambda_0 \cdot \lambda_1 \cdots \lambda_{k-1}}{\mu_1 \mu_2 \cdots \mu_k} p_0 = \frac{m(m-1) \cdots (m-k+1)}{\mu^k} \lambda^k p_0 \quad (3.2.2-12)$$

și p_0 se calculează pe baza egalității: $\sum_{k=0}^{\infty} p_k = 1.$ (3.2.2.2-13)

Valoarea medie a numărului de unități din sistem este:

$$\text{tip } n_{21} = p - \frac{1}{\lambda} (1-p_0), \quad S = \frac{\lambda}{\mu^2}. \quad (3.2.2.2-14)$$

Dacă avem S stații de servire ($1 < S < m$) atunci modelul de așteptare apare ca un proces de naștere și moarte cu:

$$\lambda_k = \begin{cases} (p-k)\lambda, & \text{pentru } 0 < k < p, \\ 0, & \text{pentru } k \geq p \end{cases} \quad (3.2.2.2-15)$$

$$\mu_k = \begin{cases} \mu, & \text{pentru } 1 \leq k < S \\ 0, & \text{pentru } k \geq S \end{cases} \quad (3.2.2.2-16)$$

$$p_k = \begin{cases} \mu^k / S^k, & \text{pentru } 0 \leq k < S \\ 0, & \text{pentru } k \geq S \end{cases} \quad (3.2.2.2-17)$$

Se obține imediat:

$$p_k = \begin{cases} C_p^k S^k \cdot p_0, & \text{pentru } 1 \leq k < S \\ 0, & \text{pentru } k \geq S \end{cases} \quad (3.2.2.2-18)$$

$$p_k = \begin{cases} \frac{k!}{S!} \cdot C_p^k S^k \cdot p_0, & \text{pentru } S \leq k \leq p \\ 0, & \text{pentru } k > p \end{cases} \quad (3.2.2.2-19)$$

Notația Kendall pentru specificarea modelelor de așteptare este: [JUR 1]: A/B/c/k/m/z (3.2.2.2-18)

unde: A specifică distribuția timpului între sosiri;

B specifică distribuția timpului de servire;

C este numărul de stații de servire;

k este capacitatea sistemului;

m este capacitatea sursei;

Z este disciplina de servire a girului.

Pentru specificarea lui A și B se utilizează următoarele notății:

G: distribuție generală cu timpii între sosiri considerați variabile aleatoare independente;

G: distribuție generală pentru timpul de servire;

E_k: distribuția timpilor de servire este de tip Erlang_k;

M: distribuția exponențială a intervalelor între sosiri sau a timpilor de servire;

D: distribuție deterministă a timpilor între sosiri sau a timpilor de servire.

3.2.2.3 Retele de evaluare.

Retelele de reevaluare [JUR 1], [NCE] aduc o rezolvare a scăderilor rețelelor Petri. Ca și rețelele Petri, rețelele de evaluare (RE) se compun dintr-o mulțime de

locatii (conditii), care sunt conectate prin intermediul unor tranzitii.

Tranzitii elementare. Notatii

O RE este denumita astfel :

$$\text{RE} = (L, P, R, A)$$

(3.2.2.3-1)

unde L: multime finita neviduta de locatii; P: este multimea de locatii periferice terminale $P \subseteq L$ (locatii de intrare/iesire ale RE); R: multimea locatiilor de rezolutie, $R \subseteq L$, fiecare avand asociata o procedura de rezolutie (unule locatii de rezolutie pot fi locatii terminale); A este o multime finita neviduta de declaratii de tranzitii, de forma:

$\{a_i\}$, $a_i = (s, t(a_i), q)$ unde s este o schema de tranzitie,

$t(a_i)$ este timpul tranzitiei iar q este o procedura de tranzitie.

Locatiile sunt ocupate de marcaje simple (denotate doar starea locatiei) sau de marcaje cu atribut (vectori de atribut dinamic care se modifica pe măsură ce marcajele parcurg rețeaua). Fiecare locatie are o stare initială (liberă sau ocupată), atât înainte încă la târziu leșintilor definită marcată initială și respectivă.

Au fost definite cinci tranzitii elementare (noduri în rețea în care se decide circulația marcajelor prin RE și unde are loc modificarea atributelor marcajelor). Locatiile reprezintă condiții care pot exista pentru o perioadă de timp și sunt reprezentate grafic prin cerculete sau oxagioane. O locatie poate avea cel mult un segment dirijat înspre ea și un segment spre exterior.




Fig. 3.2.2.3-1.

De remarcat că procedurile tranzitiei pot referi și altera valorile atributelor marcajelor care trec prin tranzitie asociată. Ele pot de asemenea referi și altera variabile globale, la care au acces toate procedurile din rețea. Procedurile de rezoluție pot referi, dar nu pot altera attribute de marcaje și variabile globale. Ele pot de asemenea referi marcaje din alte locații decât cele asociate cu tranzitia asupra căreia procedura de rezoluție acționează. Această ultimă proprietate este dificil de indicat grafic dar ușor de implementat în prelucrarea automată a rețelelor.

Acțiunea unei tranzitii este compusă din cel mult patru faze:

1) faza autorizată: toate locațiile au starea cerută pentru activarea tranzitiei; din acest moment, operația tranzitiei poate începe.

2) faza pseudo-autorizată (se aplică numai la tranzitiile X și Y): starea locației de rezoluție este nedefinită. Toate celelalte locații au starea cerută pentru aprindere. Începe evaluarea procedurii de rezoluție.

3) faza activă: acțiunea tranzitiei este în curs de desfășurare. Starea tuturor locațiilor asociate rămâne neschimbata.

4) faza terminată: execuția tranzitiei s-a terminat, iar starea locațiilor de ieșire și a locațiilor de intrare se modifică astfel încât să corespundă condițiilor create de execuția tranzitiei.

Este important de remarcat că aprinderea unei tranzitii modelează o acțiune omului și unui sistem și că faza "autorizat" implică faptul că începe un proces, iar faza "terminat" indică terminarea acelei acțiuni, modelul nu reflectă schimbările care au loc pe parcursul fazei "activ". Metamorfoza cauzată de acțiunile tranzitiei este reflectată numai în faza "terminat". Specificarea timpului petrecut în faza "activ" (modelarea timpului cerut pentru completarea acțiunii) se face prin funcția $t(a_i)$ din declaratia tranzitiei în definirea formulei a rețelei E. Acest timp de tranzitie dă naștere timpilor de ocupare a locațiilor de intrare ale unei tranzitii.

Faza pseudoautorizată a unei tranzitii se aplică numai la tranzitiile care au locații de rezoluție terminale. Ca parte din specificarea unei rețele E se prevede o procedură de rezoluție pentru fiecare rezoluție porificată. Procedura de rezoluție este

o expresie condiționată care este evaluată ori de câte ori tranzitia asociată este pseudautorizată. Rezultatul final al producerii de rezoluție este poziționarea locației de rezoluție pe "0" sau "1", permitând în felul acesta tranzițiilor să devină autorizată. Setul de proceduri de rezoluție poate fi deci considerat un mecanism pentru modelarea influenței mediului asupra acțiunii rețelei E.

RE poate fi deci formalizată astfel : (E, Mo, (S, Ψ)).
unde :

$$E = (L, P, R, A);$$

Mo = marcarea inițială;

S = mulțimea variabilelor globale ;

Ψ = mulțimea procedurilor de rezoluție.

In continuare se specifică: locațiile L; locațiile periferice P, locațiile de rezoluție R, tranzițiile A; variabilele globale S, marcarea inițială M₀, procedurile de tranzitie și procedurile de rezoluție.

Pentru interpretarea notatiilor formale trebuie reținute următoarele convenții:

- în specificarea tranzițiilor, după precizarea tipului tranzitiei, urmăză lista locațiilor aferente, în ordinea: locația de rezoluție (dacă există), locații de intrare, locații de ieșire;

- în lista de locații, dacă o locație este destinată să conțină marcaje cu atrbute, c. este urmată, între paranteze drepte, de numărul de atrbute al marcajului;

- referirea la marcajul dintr-o locație carecă se face în felul următor: M(b), desemnând prin aceasta marcajul din locația b considerat ca o entitate, deci cu toate atrbutele sale;

- referirea la un atrbut al marcajului dintr-o anumită locație se face precizând indicele atrbutului între paranteze;

- precizarea procedurilor de tranzitie sau de rezoluție, mai precis a modificărilor în atrbutele marcajelor și a modificărilor variabilelor globale, respectiv a poziționării locației de rezoluție, se face astfel :

$\{ \text{[expresie booleană} \rightarrow \langle \text{asignare} \rangle \{ ; \langle \text{asignare} \rangle \}] \}$
 $\{ \text{[expresie booleană} \rightarrow \langle \text{asignare} \rangle \{ ; \langle \text{asignare} \rangle \}] \}$

"Exprezia" unei anumite proceduri constă în evaluarea, de la stânga spre dreapta, a expresiei booleană și la efectuarea "asignărilor" specificate la prima expresie booleană cu valoarea "adevărat". După finalizarea primei expresii booleane adevărate, explorarea procedurii incetează.

Tranzitiiile elementare au capacitatea necesara pentru a descrie orice sistem, indiferent de complexitatea lui, dar pentru sisteme mai complexe reteaua care rezulta poate sa fie atat de extinsa incat sa impiedice evidențierea functiilor sistemului si deci sa anuleze scopul principal al introducerii retelelor E. Claritatea reprezentarii poate fi imbunatatita prin utilizarea macroretezelor [JUR.1] adica a unor structuri construite din tranzitii elementare, pentru care se introduce un simbol nou, care va fi apoi folosit in elaborarea retelelor E.

O macroreteza folosita ca tranzitie se va numi macrotranzitie, iar una folosita ca locatie se va numi macrolocatie.

Cu ajutorul modelelor arhitecturilor analizate in continuare (modele realizate cu RE) se vor determina:

- timpul mediu de prelucrare realizat ;
- puterea de prelucrare ;
- datele furnizate prin rapoartele standard si speciale CISD.

Marcajele cu atributul utilizato in continuare au urmatorul continut:

1. Timpul de procesare;
2. Timpul cît procesorul este activ;
3. Memorii comuni utilizate;
4. Timpul cît lucraza cu memoria comună;
5. Sume timpilor cît procesorul este activ;
6. (Sume timpilor cît procesorul este activ)/Timpul total de simulare.

3.3.3.4 Strategii de simulare si modele cu evenimente discrete

Sunt bine cunoscute in teoria sistemelor modelele discrete si procedurile lor de simulare. In cazul evaluarii performanteelor unei arhitecturi de calcul aceste modele ar trebui prevazute cu un mecanism de clejere a evenimentului urmator. Acest mecanism restringe atentia algoritmului de simulare (AS) catre acele componente care isi pot modifica starea la urmatorul pas de simulare. Urmatorul pas logic este eliberarea AS de un regim de pagi determinati fix in timp. Se obtine astfel o strategie de simulare bazata pe evenimente discrete. In acest mod AS este activat pe baza unei liste de evenimente urmatoare, care contine timpii urmatori in care sunt prelucrate componente, la o modificar interna a starii.

Esenta acestui tip de simulare este ipoteza ca timpii la care sunt prelucrate evenimentele sunt predictibili ca rezul-

tat al apariției altor evenimente. Cind timpul de prelucrare al unei componente este determinat, componenta este planificată în lista evenimentelor următoare. O c două ipoteză necesară este aceea că dacă timpul de prelucrare a unei componente nu poate fi determinat dinainte, ca nu-și va modifica starea decât ca urmare a unei tranziții a stării unei componente ce fusesc deja planificate. În aceste ipoteze AS avansează ceeașul de simular la cel mai apropiat timp de prelucrare și efectuiază acțiunile prescrise pentru momentul corespunzător. Secvența de momente de acest tip nu este limitată la o succesiune de multiplii întregi ai unui pas de bază ca la modelele discrete. În cazul AS , neglijând evoluția modelului între săpturi.

3.2.2.4.1 Model orientat pe evenimente

Modelul structurat are următoarele componente:

- O mulțime D de componente active și passive

$$D = \{\alpha_1, \alpha_2, \dots, \alpha_A, \alpha_{A+1}, \dots, \alpha_n\} \quad \{\alpha_1, \dots, \alpha_A\} \text{ componente active} \\ \{\alpha_{A+1}, \dots, \alpha_n\} \text{ componente passive}$$

- Variabile descriptive. Pentru fiecare $\alpha \in D$ activă:

$$\delta_\alpha \in S_\alpha \text{ mulțimea stărilor lui } \alpha;$$

$$\alpha \in \mathbb{R}^+ \text{ timpul pînă la ieșirea din starea } \alpha;$$

Pentru $\alpha \in D$ pasivă:

$$\delta_\alpha \in S_\alpha \text{ mulțimea stărilor lui } \alpha$$

- Parametrii. Pentru $\alpha \in D$ activ:

$$\text{Urmășii lui } \alpha: \{\beta_1, \beta_2, \dots, \beta_m\} \subset D, \alpha = \beta_i \text{ pentru } i \text{ dat.}$$

- O funcție de selectare a unui component dintr-o submulțime de componente active.

- Interacțiunea componentelor. Pentru fiecare componentă activă $\alpha \in D$ se definește o funcție de tranziție locală:

$$\delta_\alpha: \{\beta_1, \dots, \beta_m\} \rightarrow \{\beta_1, \dots, \beta_m\}$$

Dacă α este valoarea funcției de selectare:

$$(\delta'_\beta_1, \delta'_\beta_2), \dots, (\delta'_\beta_m) = \delta_\alpha((\delta_\beta_1, \delta_\beta_2), \dots, \delta_\beta_m)$$

este lista variabilelor descriptive ale urmășilor lui α după apariția evenimentului care a condus la α .

Strategia planificării evenimentelor

Presupunem că mulțimea stărilor componentelor active este finită și o definim astfel:

$$S_\alpha = \{0, 1, \dots, n - 1\}, \alpha \text{ este un stări.}$$

Funcția de tranziție S_α este compusă în m funcții

$$\{\delta_\alpha^i\}_{i=1, \dots, m} \text{ care descriuactivitatea componentei}$$

dacă a pornit din una din stările i. Fiecare δ_{α}^i este codificată separat ca o rutină, fiecare rutină fiind planificată și executată de AS. Formal se scrie:

$$\delta_{\alpha}^i (s_{\alpha}, \dots) = \delta_{\alpha}((i, s_{\alpha}), \dots)$$

adică se fixează argumentul α considerând celelalte variabile independente.

Procedura pentru tratarea evenimentului următor utilizează variabilele $\bar{s}_{\alpha_1}, \bar{s}_{\alpha_2}, \dots, \bar{s}_{\alpha_n}$ pentru desemnarea stării prezente a componentelor $\alpha_1, \alpha_2, \dots, \alpha_n$ ale modelului și un ceas pentru planificarea activităților. Procedura mai utilizează o listă de evenimentelor următoare de tipul:

EVENIMENTUL i a lui α , t_{α}

EVENIMENTUL j a lui β , t_{β}

ordonată după valoile crescătoare ale timpilor $t_{\alpha}, t_{\beta}, \dots$. Algoritmul de simulare (AS) presupune că perechea de elemente dintr-o linie desemnează rutina denumită E-i- α care trebuie executată cînd ceasul simulării ia valoarea t_{α} . Dacă mai mult de un eveniment este planificat pentru execuție atunci regulile de decizie ale funcțiiei de selectare determină cîştigătorul.

3.2.2.4.2 Model orientat pe baleiere.

Să presupunem că la momentul t componenta α este descrisă de variabilele $(s_{\alpha}, \delta_{\alpha})$. În cazul modelului cu baleiere se poate lăsa variabila timp de măsurare înversă să ia valori negative cu mențiune că pentru valori mai mici sau egale cu zero componenta α este gata să-și înceapă activitatea dacă condițiile din specificația ei sunt îndeplinite. Astfel la momentul t pot exista multe componente în statutul de baleiere și dacă în acel moment se scurtează de cînd α putea fi activată.

3.4 Componentele modelului:

- O mulțime $D = \{\alpha_1, \dots, \alpha_n\}$ de componente active și pasive.
 - Variabile descriptive:
 - pentru $\forall \alpha \in D$ activă: $(s_{\alpha}, \delta_{\alpha}), s_{\alpha} \in S, \delta_{\alpha} \in R$
 - pentru $\forall \alpha \in D$ pasivă $s_{\alpha} \in S$
 - Parametrii stăriilor active $\alpha \in D$:
 - urmării lui $\alpha = \{\beta_1, \dots, \beta_m\} \subset D$
 - predecesorii lui $\alpha = \{\bar{\beta}_1, \dots, \bar{\beta}_m\} \subset D$, α putînd apartine ambelor categorii.
 - Funcția de selectare.
 - Interacțiunea componentelor
- Funcția de tranziție locală δ_{α} (α activă) are forma

$$\begin{aligned} \delta_\alpha((\Delta_{\beta_1}, \overline{\epsilon}_{\beta_1}), \dots, \Delta_{\beta_m}, (\Delta_{\overline{\beta}_1}, \overline{\epsilon}_{\overline{\beta}_1}), \dots, \Delta_{\overline{\beta}_m}) = \\ = \left\{ \begin{array}{l} \Gamma_\alpha((\Delta_{\beta_1}, \overline{\epsilon}_{\beta_1}), \dots, \Delta_{\beta_m}, (\Delta_{\overline{\beta}_1}, \overline{\epsilon}_{\overline{\beta}_1}), \dots, \Delta_{\overline{\beta}_m}) \\ \text{daca } C_\alpha((\Delta_{\overline{\beta}_1}, \overline{\epsilon}_{\overline{\beta}_1}), \dots, \Delta_{\overline{\beta}_m}) = \text{ADEVARAT} \\ ((\Delta_{\beta_1}, \overline{\epsilon}_{\beta_1} - t(s)), \dots, \Delta_{\beta_m}) \end{array} \right. \end{aligned}$$

in caz contrar

unde :

C_α este un predicat care atagează valoarea ADEVARAT sau FALS (nu ambele) condiției testate.

f_α este o funcție cu același domeniu ca δ_α reprezentând acțiunea ce o exercită α asupra urmărilor ei dacă este activată ;

$t(s)$ este timpul de simulare.

- Procedura de simulare atingește modelului cu baleiere.

Se presupune că fiecărei funcții de tranziție δ_α i se implementează o rutină corespunzînd lui f_α (R-A- α) și o rutină pentru C_α (R-C- α). Starea componentei este reprezentată de $\overline{\Delta}_\alpha$. În plus componentelor active li se asociază T_α și căruia valoarea t_α este interpretată ca fiind momentul următoarei, sau a ultimei acțiuni a lui α : $t_\alpha = t + \overline{\epsilon}_\alpha$.

Selectarea se face pe baza unui sistem fix de priorități atingește componentelor $\alpha_1, \dots, \alpha_k$ active. În proceduri cît luîrui se implementează printr-un cursor care baleiază lista componentelor active. Fiecare componentă din listă are atingește o rutină (R-C- α) corespunzîtoare.

3.2.2.4.3 Modele de simulare a interacțiunilor

In principiu aceste modele reprezintă o sinteză a proprietăților modelelor precedente.

In acest caz funcția de tranziție δ_α care era în cazul modelului cu baleiere partizionată în două: predicatul condițiilor C_α și funcția f_α este acum partajată în mai multe părți ca în cazul modelului structurat. In acest caz nu se asociază o parte a funcției cu o stare din S_α ci cu o substare corespunzînd stările programului ce-l implementează pe S_α :

- * $S_\alpha = L_\alpha \times V_\alpha$ unde:
- V_α = mulțimea variabilelor locale ale programului,
- L_α = mulțimea etichetelor instrucțiilor curente
= {0, 1, 2, ..., n}.

In acest caz C_α poate fi definit prin fixarea valorii în C_α astfel :

$$c_\alpha^\ell ((v_\alpha, \delta_\alpha), (v_{\bar{\beta}_2}, \delta_{\bar{\beta}_2}), \dots, v_{\bar{\beta}_m}) =$$

$$\dots = c_\alpha((\ell, v_\alpha, \delta_\alpha), (\ell_{\bar{\beta}_2}, v_{\bar{\beta}_2}, \delta_{\bar{\beta}_2}), \dots, v_{\bar{\beta}_m})$$

dacă α este urmăș al lui α

$$c_\alpha^\ell = c_\alpha \quad \text{pentru } \ell \in L_\alpha$$

în caz contrar

Similar:

$$f_\alpha^\ell ((v_\alpha, \delta_\alpha), \dots, v_{\bar{\beta}_m}) = f_\alpha((\ell, v_\alpha, \delta_\alpha), \dots, v_{\bar{\beta}_m})$$

c_α și f_α au fost descompuse în mulțimile $\{c_\alpha^\ell\}$ și $\{f_\alpha^\ell\}$. Funcția δ_α poate fi definită astfel:

In starea $\ell = 0$:

Dacă $c_\alpha^0 = \text{ADEVARAT}$ aplică f_α^0 altfel nici o operatie (NOP);

In starea $\ell = 1$:

Dacă $c_\alpha^1 = \text{ADEVARAT}$ aplică f_α^1 altfel NOP;

...

In starea $\ell = M$:

Dacă $c_\alpha^M = \text{ADEVARAT}$ aplică f_α^M altfel NOP.

Procedura corespunzănd modelului de interacțiune a proceselor.

Ajând definite pentru componente active multimiile

- $\{c_\alpha^\ell\}$ și $\{f_\alpha^\ell\}$ care definesc funcția de transiție δ_α , sătem în măsură că elaborăm rutinile sau "procesele" corespunzătoare.

Procesul coresponditor lui α ($P-\alpha$) reprezintă o

secvență de instrucții divizată în M segmente căreia unul pentru fiecare stare a programului. fiecare segment este la rândul lui divizat în două părți: segmentul de condiții și segmentul de acțiuni astfel

1 Condiția și pentru α (C-1- α)

P- α :

Actiunea 1 pentru α (A-1- α)

$$F_\alpha = V_{\beta_1} \cup V_{\beta_1}$$

$$F_\alpha = V_{\beta_m} \cup V_{\beta_m}$$

$$F_\alpha = V_\alpha$$

REPLANIFICA β_1 CU δ_{β_1}' LA ℓ_{β_1}'

⋮

REPLANIFICA β_m CU δ_{β_m}' LA ℓ_{β_m}'

INTIRZIE cu ℓ_α^1

SARI LA ℓ_α^1

- indicator

Condiția ℓ pentru α (C- ℓ - α)

Acțiunea ℓ pentru α (A- ℓ - α)

~~z - L - E - M - D - S }~~

~~(A = M = D)~~

Variabilele locale ale programului τ_α iau valorile concrete $\bar{\tau}_\alpha$. Variabila de stare ℓ_α (a unei componente active) reprezintă poziția indicatorului instrucției curente în procesul curent P- α dacă el este în execuție, sau reprezintă următoarea instrucție care va fi executată în caz contrar. Punctele de activare desemnăză primele linii ale fiecărui segment de cod din compunerea lui P- α . Astfel spre deosebire de strategiile modelelor precedente execuția unui proces poate începe în oricare din cele m puncte de activare de exemplu în ℓ_α . După executarea aceluia segment, execuția va fi închisă, indicatorul va fi fixat în dreptul următorului punct de activare care poate fi $\ell_\alpha + 1$.

dacă apare o instrucție de salt. Un astfel α - indicator este asociat fiecărei rutine P- α pentru fiecare componentă activă.

Algoritmul de simulare va menține o listă a activităților viitoare (LAV) cu elemente de tipul $(\alpha, \ell_\alpha, t_\alpha)$. Un astfel triplet este interpretat de AS astfel: α va fi planificat să-și înceapă execuția de la eticheta ℓ_α la momentul t_α . O a doua listă, lista activărilor curente (IAC) de aceeași formă conține fie componentele a căror moment de prelucrare tocmai a sosit, fie componente al căror rind a venit mai devărt dar a căror condiții de activare nu au fost satisfăcute încă. Ca în cazul modelului cu baleiere lista este o bază, un virf și un indicator de baleiere (IBL) indicând elementul în curs de prelucrare. AS este prevăzut cu un ceas de simulare. În activitatea de baleiere se presupune că selectarea respectă o ordine strictă de priorități pe multimea componentelor active.

Procedura asocietii modelului:

X INITIALIZARE :

1. CMS = t_0 (t_0 = momentul initial);
- 2 variabilelor de program li se dă valorile initiale.

$(\bar{v}_{\alpha_1}, \dots, \bar{v}_{\alpha_n})$

3. - Pentru fiecare α activă se fixează ℓ_α initial;
- dacă valoarea inițială și lui $\delta_\alpha > 0$ se plasează elementul $(\alpha, \ell_\alpha, t_0 + \delta_\alpha)$ în LAV;
- se ordonează LAV în ordinea crescătoare a timpilor;
- dacă $\delta_\alpha \leq 0$ se plasează $(\alpha, \ell_\alpha, t_0 + \delta_\alpha)$ în LAC;
- se ordonează LAC în ordinea priorității componentelor, prioritatea maximă în vîrf, cea minimă la bază;

X FAZA DE BALANȚARE :

4. Se fixează IEL în vîrful LAC;
5. - Se deplasează EBL către bază pînă la identificarea primei componente activabile;
- Pentru fiecare triplet $(\alpha, \ell_\alpha, t_\alpha)$ bolciat se execută începutul lui P- α începînd de la eticheta ℓ_α ;
- Dacă executarea rutinei R-C- α dă valoarea FALSE, IEL se decrementeză, în caz contrar ia valoarea curentă $\bar{\alpha}$;
- Se scoate elementul $(\bar{\alpha}, \ell_{\bar{\alpha}}, t_{\bar{\alpha}})$ din LAC.

X TRANZITIA STAREI I :

6. - Se continuă execuția P- α cu rutina R-A- $\bar{\alpha}$ de la eticheta $\ell_{\bar{\alpha}}$. Acest segment implementează funcția $f_{\bar{\alpha}}$ care încă fiecărui următor β , și lui $\bar{\alpha}$ starea $(v'_\beta, \ell'_\beta, \delta'_\beta)$, lui v'_β i se asociază valoarea v'_β ;
- Dacă β este o componentă activă și $\delta'_\beta > 0$, tripletul $(\beta, \ell'_\beta, t + \delta'_\beta)$ se trage în LAV în locul determinat de $t + \delta'_\beta$;
- dacă $\delta'_\beta \leq 0$ tripletul se înscrivește în LAC într-o poziție corespunzătoare cu prioritatea lui β (REPLANIFICA β, δ'_β la $\ell'_\beta, \beta \neq \alpha$).
- se realizează δ'_β cu instrucția INTIRZE CU δ'_β și se trage la $\bar{\alpha}$ prin instrucția SARI LA $\ell_{\bar{\alpha}}$.

X SPIRSITUL BALANȚERII ?:

7. Dacă IEL nu a ajuns la bază LAC sări la 5.

X ACTUALIZAREA CLASULUI :

8. Avansează CEMUL pînă la $t =$ timpul evenimentului viitor (TEV) din primul triplet din LAV;

X ACTUALIZAREA IAC:

9. Elimină tripletul cu $t =$ TEV din LAV și încercă să-l în IAC într-o poziție corespunzătoare priorității sale.

SFIRSIT?

10. Dacă $TEV > t_1$ timpul fixat pentru terminarea simulării atunci STOP; în caz contrar sari la 5.

GPSS (General Purpose Simulation System) este un limbaj orientat către construcția de modele prin interconectarea de module tip. O descriere în GPSS a unui model este obținută prin plasarea secvențială a unor instrucții de descriere. Fiecare din ele corespunde unui bloc din schema logică GPSS. Schema logică GPSS este asemănătoare ordinărului unui program convențional. Fluxul comenziilor este în acest caz cu totul deosebit în locul numărătorului de program care indică trecerea de la o instrucție la alta, în GPSS pot exista mai multe numărătoare distincte sau "tranzacții".

Fiecare instrucție (bloc) de descriere reprezintă de fapt o macroinstrucție. Cînd tranzacția parcurge un bloc se execută codul macroinstrucției asociate. Uzual instrucția presupune efectuarea anumitor teste. Dacă ele nu dau rezultate satisfăcătoare tranzacția rămîne în bloc și numai în loc altă acțiuni. Dacă condițiile sunt satisfăcute se trece la partea de prelucrare a instrucției. Ulterior tranzacția trece la un alt bloc specificat de instrucția executată. Datorită faptului că o schema logică GPSS poate fi parcursă simultan de mai multe tranzacții se impune existența unui control central care să selecteze care din tranzacțiile concurente să-și înceapă execuția instrucției nesigure blocului disputat. GPSS oferă facilități pentru introducerea și scăterea tranzacțiilor din schema logică: blocurile GENERATE și TERMINATE. Pentru a introduce noțiunea de timp utilizată unei prelucrări se utilizează blocul ADVANCE care provoacă o întârziere ce poate fi specificată înaintea de trecerea tranzacției la blocul următor. În cazurile în care tranzacțiile se blochează la un anumit bloc ele se ștează într-o eșadă;

Algoritmul de simulare descris anterior poate fi implementat în GPSS. Corespondența dintre procedura descrisă și simularea prin GPSS este dată în tabelul de mai jos:

Modelul de interacțiune	GPSS :
a proceselor :	
Componente pasive	Entități de echipament
Numele proceselor	Numărul tranzacțiilor
$\alpha_1, \alpha_2, \dots$	1, 2, ...
P- α	Program GPSS
I α	Parametrii tranzacției
Indicatorul instrucției curente	Blocul următor abordat de tranzacție
LAV	FEC
LAC	CBC
Segment din procesul P- α asociat cu punctul de activare	Codul asociat blocului instrucției cu adresa
A - β - α	Rezultatul pasajului înregistrat în bloc ca intrarea unei tranzacții într-un bloc (de ex. SEIZE j implică testarea facilității și j=0 (liber) j=1 (ocupat))
INTIRZIE CU α	Activitățile blocului sunt implicate de intrarea tranzacției
SARI LA β	ADVANCE α
	TRANSFER β

Prin prisma limbajului GPSS mai multe indicațoare de adrenă (tranzacțiile) încurajă să execute un program începând din diverse puncte. Pentru că corespunde modelului descris, se asociază o copie a programului sursă GPSS fiecărei tranzacții. Instrucțiile bloc din GPSS constituie macroinstrucții de forma segmentelor de cod propuse în model la etichetele 1, ..., M. Ele sunt de trei tipuri principale:

1. Nu se nevoi intrarea unei tranzacții și nu nu provoacă întîrzieri (ASSIGN_{i,j}; RELEASE_{i,j}; LOGIC_{i,j}; TRANSFER). Cu excepția lui TRANSFER aceste blocuri conțin numai segmentul de tip A - β - α ; TRANSFER conțin numai segmentul de salt.
2. Poate nevoi intrarea unei tranzacții (SEIZE_{i,j}; ENTER_{i,j}; GATE_{i,j}; TEST_{i,j,k}). Cu excepția lui GATE și TEST aceste blocuri conțin segmentele de tip C - β - α și A - β - α ; GATE și TEST conțin în plus segmente de salt.
3. Nu se nevoi intrarea tranzacției dar poate fi întîrziată (ADVANCE_{i,j}). Aceste blocuri conțin numai segmentul de întîrzire.

În tabela următoare se descrie modul de prelucrare a blocurilor GPSS:

- Tipul : 1.
- Descriere: tranzacția TRZ(.) trece prin blocul BLOC(.) în timp nul.
- Activități implicate: (TRZ(.), BLOC(.), -) este indicat de IEL în CEC, se execută segmentul de tip A - \emptyset și tripletul este înlocuit cu (TRZ(.), BLOC(. + 1), -) sau (TRZ(.), \emptyset , -) dacă apare TRANSF iar IEL al CEC este redus în virful CEC.
- Tipul : 2.
- Descriere : tranzacții TRZ(.) își interzic intrarea în BLOC(.)
- Activități implicate : IEL al CEC indică (TRZ(.), BLOC(.), -), se execută segmentul tip C - \emptyset și se echivalență FALS. Singurul efect este că IEL este decrementat cu unu.
- Tipul : 3.
- Descriere : TRZ(.) este întârziat la trecerea prin BLOC(.)
- Activități implicate : (TRZ(.), BLOC(.), -) indicat de IEL al CEC este înălțurat din CEC iar în FEC se trece (TRZ(.), BLOC (. + 1), t + σ), t fiind timpul curent de simulare.

Prelucrările decurg în două faze. În prima tripletul atacat tranzacției iminente este scos din FEC și introdus în CEC. În a doua fază CEC este balcat pentru posibile deplasări ale tranzacției în program corespunzător tabelului anterior. Când toate tranzacțiile sunt blocate (toate segmentele de condiții dă rezultatul FALS) se reia prima fază.

Se observă că față de modelul propus GPSS prezintă dezavantajul că tranzacțiile (care corespund proceselor) nu pot modifica direct parametrii altor tranzacții. Modelul propus permite replanificarea altui proces. În GPSS nu există operație corespunzătoare pe care o tranzacție să o efectueze asupra FEC.

GPSS prezintă însă următoarele avantaje față de modelul propus:

1. Există pentru introducerea în simulare de noi tranzacții (GENERATE și SPLIT) și pentru înălțarea de tranzacții TERMINATE.

2. Există blocuri pentru poziționarea IEL (BUFFER) și pentru modificarea priorității unei tranzacții (PRIORITY).

3. Ordinarea tranzacțiilor în CEC nu se face numai prin priorități ca și în model. Mai multe tranzacții pot să aibă aceeași prioritate. CEC este ordonat după criteriul priorităților, după criteriul timpului de sosire în CEC și după numărul de ordine al tranzacției.

Aceste facilități permit adăugarea de noi componente la model și de modificarea dinamică a funcției de selectare. Detalii privind GPSS sunt prezentate în [RAD].

3.3. ALGORITMI DE PLANIFICARE, SINCRONIZARE SI COMUNICARE INTRE PROCESE

Transpunerea pe un S.M. a modelului matematic discret al unui SA sau a unei componente ale sale este o operație ce preținde o viteză mare de prelucrare și capacitatea de a efectua activități concurente de o manieră paralelă. Modelele de simulare a SA prezintă un grad înalt de paralelism inherent care reflectă modul de operare a sistemului simulat. SMM permite un grad înalt de paralelism pe durata execuției cu condiția existenței unui executiv care să facă posibilă gestionarea paralelă a proceselor în execuție: comunicările interprocese, activarea și întreruperea proceselor active și sincronizarea lor.

Arhitecturile derivate din MA propus se bazează din punct de vedere fizic pe una sau mai multe magistrale partajate și pe utilizarea unor memorii comune obișnuite sau cu două porturi. Din punct de vedere logic arhitecturile se bazează pe o topologie stăpân/sclavi, ceea ce încorporând un microprocesor stăpân și un număr de microprocesoare sclavi. Dat fiind că arhitecturile propuse fac parte din clasa SMM propriu-zise (puternic cuplate) ele implică interacțiuni complexe între µP, de bandă largă, și solicită plasarea lor pe un spațiu restrâns și utilizarea memorii comune pentru transferul datelor și pentru memorarea programelor.

In concluzie SMM de acest tip sisteme stăpân/sclav cu comandă centralizată.

3.3.1. EXECUTIVUL

Executivul are rolul de a transforma hardware-ul și software-ul de bază într-o mașină virtuală care să asigure facilități pentru implementarea tranzacțiilor de concurență și paralelism așteptate de la sistem. Apărut în faze anterioare, pe timpul dezvoltării sistemelor cu multiprogramare, executivul a devenit o componentă esențială în proiectarea și realizarea sistemelor de operare pentru S.M. În aceeași sisteme comutarea sau transiția de la un task la altul, planificarea taskurilor și a procesorilor, gestionarea cozilor și implementarea comunicărilor inter-task și primitivele de sincronizare sunt doar câteva părți componente ale unui executiv pentru S.M.

Datorită rolului său central executivul poate deveni partea slabă a SMM pe care îl descriează limitându-i serios posibilitățile. Pentru a le ridica performanțele rutinile executivului sănt scrise ușual împod de asamblare (pentru a minimiza timpul cheltuit în executiv pe durata apelurilor la executiv solicitate de programele în execuție). Din motive de excluziune cele mai multe primitive trebuie să fie executate cu toate intreruperile externe blocate. Aceasta limitează în mod serios răspunsul în timp real al SMM.

Avantajele utilizării unui executiv unic nedistribuit pentru SMM plasat într-un supervisor care controlează cîteva procese subordonate sănt:

- executivul fiind unicul gestionar al tuturor structurilor de date vitale și critice (ca de exemplu tabelele de activare a taskurilor, cozile de taskuri), problemele legate de conflictele și excluziunile mutuală în accesul la aceste structuri sănt mult reduse;

- eliminarea necesității existenței unor primitive de control al dreptului de acces la resurse;

- primitivele existente vor avea rolul de a semnala executivului că a apărut o solicitare de intrerupere, el fiind acela care traduce lumințul într-un apel de rutină pe care îl plasează în execuție;

Pentru implementarea ultimului aspect menționat trebuie dispozitivul care poate lansa o cerere de intrerupere să este asociată o rutină de nivel inferior executată pe procesorul local.

Aceasta nu are alt rol decât de a răspunde în timp real solicitării dispozitivului I/E și de a poziționa un semafor care semnalizează executivului că a apărut o cerere de intrerupere. Executivul detectează apariția cererii de intrerupere prin verificarea semafoarelor și lansează un apel la taskul care va prelua datele respective. După poziționarea semaforului procesorul local reia execuția taskului din locul în care a fost intrerupt fără să poarte răspunderea consecințelor poziționării semaforului, executivul fiind acela care decide cînd vor fi prelucrate datele asociate intreruperii. Procedeul garantează evoluția logică a taskului aflat în execuție (fără intreruperi) și asigură că executivul menține controlul complet al SMM.

Detalii privind proiectarea și realizarea unui executiv pentru un SMM sunt prezentate în [B.E 1], [B.E 2].

3.3.2. INTRERUPERILE SI MECANISMUL DE RENDEZ-VOUS

Mecanismul intreruperii este cunoscut actualmente sub următoarea formă:

- cererea de intrerupere este lansată prin hardware;
- dacă este acceptată ca apelaază o rutină software de deservire a intreruperii (aceasta este o secțiune de program care trebuie să fie executată cînd apare o modificare asincronă a stării unui dispozitiv o solicitare necondiționată a deservirii sau un impas în cadrul procesorului central insuși);
- rutina de deservire este procedură de comutarea contextului și de alte funcții sub controlul sistemului de operare; în multe situații, mai ales în cazul sistemelor mari mecanismul de intrerupere este mascat pentru utilizator de către sistemul de operare. În cazul sistemelor mici, mai ales bazate pe microprocesoare, utilizatorul are acces la interfețele hardware în sprijinul mecanismului intreruperilor.

Intreruperile pot fi o sursă de probleme în proiectarea unui sistem. Gradul de dificultate al acestor probleme este proporțional cu nivelul arhitectural la care hardwareul asigură suport pentru sistemul de operare implementat.

Mecanismul intreruperilor nu este în sine un concept fundamental ci mai degrabă o tehnică care s-a dovedit foarte utilă în aria monoprocesoarelor operînd în regim de multiprogramare. Pentru sistemele multiprocesor operînd în mod paralel este puțin probabil că modificarea stării unui dispozitiv să cauzeze "înteruperea" unui proces. Mecanismul intreruperilor mai este utilizat în SMM de către perifericele I/E care gestionează taskurile de introducere și extragere de date. Procesoarele centrale însă își comunică modificările de stare utilizînd alte mecanisme.

In tipt ce mecanismul hardware indicînd modificarea stării rămîne esențial, conceptele software ca "rutină de deservire a intreruperii" și "comutare de context" (salvarea stării programului) nu mai sunt compatibile cu tendințele moderne din domeniul prelucrării concurente și a limbajelor de nivel înalt corespunzătoare.

Modificarea stării poate fi semnalată de un semafor cu rolul de a indica unui proces conținînd o declaratie de tipul "asteaptă o intrerupere" că a avut loc un "rendez-vous", dacă procesul era în așteptare, sau că el va avea loc cînd procesul ajunge

la următoarea declarație "agăteaptă o întrerupere" [ZER 1].

In cele mai multe cazuri modificarea semaforului și întreruperea rezultantă indică posibilitatea unui transfer de date.

Revenind asupra mecanismului întreruperilor în majoritatea textelor întâlnite se omite examinarea efectelor secundare generate de întreruperi. Întreruperile pot introduce nedeterminări grave în cazul unor programe dacă nu se introduc măsuri speciale de precauție; dacă posibilele repereturii, mai ales în cazul STR nu sunt judicios evaluate, utilizarea întreruperilor trebuie evitată.

Trecere în revistă principială a mecanismului înteruperilor

O cerere de întrerupere poate apărea cînd:

- un dispozitiv periferic își modifică starea (de exemplu un dispozitiv I/E, cenzul de timp real, circuitul de sesizare a căderii tensiunii, anumite butoane de comandă, etc.);
- un procesor intră într-o situație excepțională (depășire aritmetică, adresă inexistentă, oprire pe adresă, depășirea limitelor stivei, etc.).

Modificarea stării dispozitivelor I/E se poate datora și unei instrucțiuni de la un program sau unei instrucțiuni ale programului;

- inițierea sau închiderea transferului unui bloc de date prin dispozitive cu acces direct la memorie;
- apariției unor situații care modifică funcționarea perifericului nelegate de transferul de date, dar care solicită atenția.

Cererea de întrerupere va fi deservită prin rutina corespunzătoare dacă:

- este nemascibilă;
- întreruperile sunt autorizate;
- nu există cereri de întrerupere mai prioritaro.

Efectul autorizării întreruperii se manifestă prin:

- suspendarea programului activ;
- memorarea informației de natură a programului (cu și a adresei de revenire) în stivă;
- inhibarea întreruperilor ulterioare (dacă e cazul);
- decodificarea vectorului de întrerupere pentru a obține noua stare a procesorului (inclusiv saltul la rutina de deservire a întreruperii).

Efectul instrucției de "revenire din întrerupere" constă în:

- recuperarea din stivă a stării procesorului pentru programul întrerupt;
 - saltul la adresa de revenire;
 - autorizarea întreruperilor ulterioare (dacă e cazul);
- Sistemul de operare trebuie să decidă:
- din care stivă se recuperază starea procesorului deci;
 - care proces este relansat în execuție (presupunând că au fost întrerupte mai multe procese).

Vectorul de întrerupere constă ușual din:

- adresa rutinăi de deservire a întreruperilor;
- informația referitoare la starea procesorului (masca de întreruperi, starea unor registre sau famioane etc.).

Intreruperile sunt adesea utilizate în cadrul sistemelor de operare. Precauții speciale trebuie să prevină efectele colaterale ce pot cauza nedeterminări grave și nedorite în programele utilizator.

În cadrul sistemelor bazate pe microprocesoare utilitatea întreruperilor apare în următoarele cazuri de bază:

- i) Tratarea situațiilor de excepție. Aceste situații genereză abordările anomaliă a unui program și sunt adesea nemăscabile: detectarea căderii tonlunii; adresarea unor locații inexistente; utilizarea încorocată a stivei; puncte de oprire pe adresă impuse de utilizator;
- ii) Obținerea unor cicluri izoorene;
- iii) Distrugerea unor date în timp paralel cu execuția altor programe;
- iv) Execuția concurentă a mai multor programe pe același procesor.

Mecanismul de "rendez-vous"

Tendința actuală este să se renunțe la rutinile de deservire a întreruperii în favoarea unei noi notății indicind "rendez-vous" hardware-software [YOU 1]. Un comentariu "asteptă o întrerupere" în programul structurat (pseudocod) desemnează punctul în care ar trebui să apară un rendez-vous. O întrerupere va produce continuarea procesului care era deja încoput dar fusese suspendat în așteptarea unei modificări a stării unui periferic. Rutina de deservire a întreruperii (care acționează cînd apare o modificare a stării unui periferic) reprezintă rezolvarea clasică.

la interfeței hardware-software în cazul unei întreruperi. Abordările recente aduc o inversare față de rezolvarea anterioră. Procesul se autosuspendă întotdeauna la o locație de program specifică în așteptarea unei modificări, de stare a perifericului, întreruperea va cauza revenirea la locația dinainte cunoscută din program.

Intreruperile nu vor fi utilizate decât dacă sunt absolut necesare deoarece ele implică un nivel de complexitate mult superior codului deterministic secvențial. Utilizarea tehnicii de rendez-vous are ca scop minimizarea nedeterminanților introduse de întreruperi.

Un anumit dispozitiv poate cauza mai multe tipuri de întreruperi. În acest scop este necesar ca programul să poată anticipa următoarea întrerupere posibilă..

In cele mai multe cazuri declarația "așteaptă o întrerupere" se plasează într-o buclă. Codul generat pentru "așteaptă ..." trebuie să includă:

- fixarea părții de adresă a vectorului de întreruperi la adresa următoarei declarații din program, dacă aceasta nu s-a putut face la inițializare;

- revenirea la procesul interrupt utilizând o "revenire din întrerupere" sau o instrucție similară (dacă nici un proces nu a fost interrupt pot fi utilizate fie instrucții "așteaptă o întrerupere" fie o buclă în care se așteaptă modificarea functionului corespondător).

Prima declarație "așteaptă..." dintr-un proces poate necesita un cod ușor diferit pentru a lărgi alt proces. Dacă cel mai proces nu fusese pornit trebuie să se execute în locul instrucției "revenire din întrerupere" o instrucție de tipul "sari la începutul altui proces".

Situația 1. Bucle inserante.

Acestea sunt deosebit de utile în aplicațiile de lucrare în timp real. Programul (în pseudocod) în forma:

începe

 initializarea programului,

repetă

 "așteaptă o întrerupere" după un interval de timp fixat;

 colectează un eșantion de date;

 prolouează eșantialul respectiv;

până la necesitățि;

sfîrșit.

Declarația "asteaptă o întrerupere" de la ceasul de timp real poate fi implementată în două moduri:

- fie printr-o instrucție magină "asteaptă..." cu întreruperile inhibate;

- fie prin execuția unui alt proces care nu depinde de timp de exemplu "sari înapoi la propria adresă" cu întreruperile autorizate. În acest caz vectorul de întreruperi trebuie fixat la adresa primei instrucții urmând declarația "asteaptă..." din cadrul buclei.

Situația 2. Blocuri de date în prelucrarea semnalelor.
Programul poate avea forma

.

.

.

initializare;

colecteză n eșantioane;

repetă

 colecteză n eșantioane

 prelucreză cele n eșantioane anterioare

pînă apare condiția de sfîrșit;

 prelucreză cele n eșantioane anterioare

.

.

.

terminare;

.

.

.

Execuția codului pentru "prelucrarea celor n eșantioane prealabile" trebuie să dureze mai puțin decît execuția codului "colecteză n eșantioane". Codul pentru colectarea a n eșantioane este:

lupuu

repetă

 asteaptă o întrerupere;

 colecteză un eșantion;

 i := i + 1

pînă i = n;

sfîrșit;

Durata execuției codului pentru testarea celor două condiții pînă și pregătirea buclei interioare trebuie să dureze suficient de puțin ca să permită apariția declarației "asteaptă..." înaintea următorului impuls de la ceasul de timp real. Dacă acces-

ta apare primul se va semnaliza o situație de excepție de tipul "pierdut un impuls". Este preferabil ca programul să fie conceput astfel ca "pierderile" să nu apară. Dacă ele apar totuși, nu este dorit ca să producă o întrerupere de excepție urmată de abandonarea programului. Pentru a evita terminarea eronată de acest tip în buclă (repetiții) exterioară se va introduce un alt treilea proces paralel pentru tratarea întreruperii de tip "pierdut impuls" :

colectează n eșantioane

prelucrează cele n eșantioane prealabile

prelucrează condiția "pierdut impuls"

Situația 3. Puncte de intrare multiple pentru o întrerupere.

•

•

•

repetă

•

•

asteaptă o întrerupere de la ceasul de timp real

A:

•

•

•

asteaptă o întrerupere de la ceasul de timp real

B:

•

•

•

până la condiția de sfârșit;

•

•

In acest caz vectorul de întrerupere nu poate fi fixat numai în fază de initializare a programului. El trebuie fixat în mod diferit pentru fiecare din declarațiile "asteaptă..." din buclă. Vectorul de întreruperi trebuie fixat în cadrul codului generat pentru "asteaptă..." înainte ca controlul programului să fie predat vreunui alt task paralel, astfel încât următoarea întrerupere de la această sursă să cauzeze saltul corect la una din cele două etichete A sau B. Dacă nu există un alt task paralel, fiecare din cele două declarații "asteaptă..." trebuie implementat cu un ~~task~~ închis "asteptă"; de înaltă

Situație 4. Detectarea căderii tensiunii (situări de excepție).

Procesul corespunzător este:

începe

initializare;

attempts o întrerupere exceptională;

prelucrează excepția;

să rămână

S-ar putea să nu excepția să nu apără niciodată astfel în cît programul de detectare a căderii de tensiune să nu fie niciodată complet executat. Inițial însă sistemul trebuie să fie corect inițializat iar vectorul de întreruperi corect fixat pentru o întrerupere de excepție.

3.3.3. Sincronizarea proceselor

Interacțiunea proceselor se manifestă fie prin lansarea comenziilor de la supervisor fie prin necesitatea de partajare a unor variabile comune, matrici de date, proceduri, etc. denumite la un loc variabile sistem. Ele sunt plasate în zone predestinate (memorii comune) denumite în continuare depozite sistem.

Procesele de transpunere a modelelor discrete sunt execute în paralel deci corecitudinea rezultatului complex al operației depinde de viteza relativă de execuție a diverselor procese componente. Viteza proceselor care operează asincron este puternică afectată de frecvența de interacțiune. Aceasta poate conduce chiar la rezultate dezastruoase dacă variabilele sistem sunt utilizate de-o manieră întâmplătoare. Pentru o cooperare reușită procesele trebuie să-și sincronizeze activitatea în puncte specifice de RV (rendez-vous). Acestea sunt punctele în care sunt referito variabilele sistem. Un proces de transpunere a unui model trebuie împiedecat să treacă de anumite puncte de interacțiune înainte ca RV cu procesul partener (care are de dus și el la bun sfîrșit o sarcină pînă în acel punct) să fi avut loc.

In acest tip de S. și partajarea variabilelor sistem între procesele paralele conduce la referiri multiple a aceleiași variabile sistem situație ce conduce la o cursă critică, în sensul că planificarea a două procese este atât de critică în cît ordinea în care sunt alocate conduce la rezultate distincte și că atare variabila sistem va lua valori nedeterminabile. Soluția este să se impună o ordine strictă de referire a variabilelor sistem prin sincronizarea precisă a proceselor ce le utilizează.

Sincronizarea proceselor se poate face prin introducerea unei relații de ordine cronologică de tip precedentă. În cazul arhitecturilor destinate transpunerii modelelor matematice a SA, secțiunile critice apar numai legate de variabilele sistem nu de resursele fizice, care este cazul în sistemele de operare clasice.

3.3.4. Definirea unei relații de ordine pe mulțimea evenimentelor.

Relația de ordine definită pe mulțimea evenimentelor este necesară pentru a garanta calcule corente cît și pentru a garanta corectitudinea și integritatea rezultatelor.

Se presupune că fiecare proces de simulare S a unui SA constă dintr-o secvență finită de perioade de prelucrare aranjate într-o ordine predefinită. Perioadele de prelucrare sunt următe de perioade de transfer de mesaj, perioade de interacțiune sau de rendez-vous (RV). Aceste perioade de transfer vor fi denumite evenimente de tip rendez-vous sau pe scurt r-evenimente.

Pentru mulțimea evenimentelor r notată RV se poate defini o relație astfel:

$$\rightarrow := (G, RV, RV) \text{ unde } G \subseteq RV \times RV$$

Dacă r aparține procesului S_i , se notează $r^i \in S_i$

D1. Se spune că $r_1 \rightarrow r_2$ (r_1 îl precede pe r_2) dacă:

i) r_1 și r_2 sunt r-evenimente ale aceluiași proces $r_1, r_2 \in S$ și r_1 are loc înaintea lui r_2 ;

ii) r_1^i este r-evenimentul de emisie a unui mesaj

$r_1^i \in S_i$ și r_2^j este r-evenimentul de recepție al aceluiași mesaj $r_2^j \in S_j$, $S_i \neq S_j$.

D2. Se spune că r_1^i și r_2^j , $r_1^i \in S_i$ și $r_2^j \in S_j$, $S_i \neq S_j$

sunt simultane și deci se pot executa în paralel dacă

$r_1^i \rightarrow r_2^j$ și $r_2^j \rightarrow r_1^i$.

Studiul proprietăților relației \rightarrow .

Pentru a formaliza studiul relației r este necesar să se introducă un atribut de timp asociat fiecărui r-eveniment.

D3. Se numește atribut de timp atașat unui r-eveniment $r \in S_i$, momentul de timp la care apare acest eveniment, atributul este notat $t_i(r)$, $t_i(r) \in \mathbb{R}$.

În cadrul activității de simulare, $t_i(r)$ desemnează timpul de simulare la care r urmează să aibă loc. Se specifică că atributul de timp $t_i(r)$ este specific r-evenimentului $r \in S_i$.

Po. Pentru orice r-eveniment r_1 și r_2 , $r_1^i \in S_i$ și $r_2^i \in S_i$ fie $r_1^i \rightarrow r_2^i$ atunci $\{t_i < r_1^i < t_j < r_2^i\}$

fie $r_2^i \rightarrow r_1^i$ atunci $\{t_j < r_2^i < t_i < r_1^i\}$

Observație: în cazul în care apartenența unui r-eveniment rezultă prin specificarea atributului său de timp, se renunță la specificarea apartenenței prin indicele superior.

Pl. Fie $r_1^i \in S_i$ și $r_2^i \in S_i$.

Se spune că $r_1^i \rightarrow r_2^i$ dacă și numai dacă atributul de timp a lui r_1^i este anterior atributului evenimentului r_2^i , $t_i < r_2^i < t_j < r_2^i$. Egalitatea nu poate apărea în cadrul accluașii procese pentru r-evenimente distincte:

P2. Fie $r_1^i \in S_i$ și $r_2^j \in S_j$

Se spune că $r_1^i \rightarrow r_2^j$ dacă și numai dacă $t_i < r_1^i < t_j < r_2^j$

P3. Relația este reflexivă.

Dem 3: $\Delta_G \subseteq G$ sau $r \rightarrow r$, $r \in S$.

Conform P1: $t(r) < (t(r))$ q.e.d.

P4. Relația este tranzitivă.

Dem 4: $G \circ G \subseteq G$ sau $r_1 \rightarrow r_2$ și $r_2 \rightarrow r_3$ implică $r_1 \rightarrow r_3$

Dat fiind că în demonstrație nu se face apel la apartenență la procese a r-evenimentelor s-a renunțat la indicații superioare. Conform P1 și P2

$t < r_1 < t < r_2$ și $t < r_2 < t < r_3$

$\Rightarrow t_1 < r_1 < t < r_3$ q.e.d.

P5. Multimea RV a r-evenimentelor este o mulțime preordonată (Conform P3 și P4).

Mulțimea RV putând fi preordonată în moduri diverse se consideră mulțimea preordonată cu fiind perechea (RV, \rightarrow) .

P6. Mulțimea preordonată (RV, \rightarrow) este ordonată.

Dem 6: $G \circ G^{-1} = \Delta_G$ (antisimetria)

$r_1 \rightarrow r_2$ și $r_2 \rightarrow r_1$ implică

$t < r_1 < t < r_2$ și $t < r_2 < t < r_1$, adică

$t < r_1 = t < r_2$

deci r_1 și r_2 coincid q.e.d.

(RV, \rightarrow) fiind o mulțime ordonată, despre două r-evenimente care sunt în relația de precedență, adică $r_1 \rightarrow r_2$ sau $r_2 \rightarrow r_1$ se zice că sunt comparabile prin relația de precedență.

P7: Multimea (RV, \rightarrow) este total ordonată.

Dem 7. $\text{CVG}^{-1} = RV \times RV$ vezi Po.

P7 traduce faptul că orice două elemente din RV sunt comparabile.

P8. Multimea (RV, \rightarrow) admite un element inițial respectiv final:

$\forall r \in RV \quad r_0 \rightarrow r$ respectiv $r \rightarrow r_f$

Dem. 8. Conform P5 orice multime preordonată admite un element inițial (final).

P9. Fie RV și S_i (procesul i) o parte a sa.

Orice $S_i \subseteq RV$ admite un minorant (majorant) notat

r_m^i (r_M^i).

Dem 9. $\forall r^i \in S_i \quad \exists r_m^i$ astfel încât

$r_m^i \rightarrow r^i$ ($r^i \rightarrow r_M^i$) conform P8.

Multimea (RV, \rightarrow) are un eveniment inițial (final) dacă și numai dacă are un minorant (majorant); evenimentul inițial (final) este unic.

P10. Multimea (RV, \rightarrow) este bine ordonată. (orice proces al său are un element inițial).

Modul de sincronizare a proceselor concurențe impus de regiunile critice.

Procesul de sincronizare este asigurat de o procedură specifică a executivului [CRE 1][CRE 2].

Dacă $\{S_1[x_1, t_1] \parallel S_2[x_1, t_2]\}$ sunt două procese de simulare concurențe, X_1 fiind o variabilă sistem (care definește o secțiune critică comună) și $t_1 = t_1[X_1]$, $t_2 = t_2[X_1]$ sunt timpii de simulare, asociati atunci dacă

$$t_1 \leq t_2$$

din (P4) rezultă că

$$x_1^1 \rightarrow x_1^2$$

Astfel în mediul de simulare s-a impus o relație de ordine totală care implică că accesul la variabila comună X, din procesul S_1 trebuie să aibă loc înainte de a permite accesul la aceeași variabilă, procesul S_2 . Indiferent de vitezele relative de execuție ale lui S_1 și S_2 , S_2 trebuie să-și suspende execuția înainte de a intra în secțiunea sa critică, în timp ce lui S_1 i se permite să-și execute secțiunea critică asociată. Când S_1 părăsește

secțiunea sa critică executivul va îngătintă imediat procesorul pe care este rezident S_2 că poate să-și reia execuția.





Fig 3.3.3-1

In fig. 3.3.3-1 se reprezintă cu ajutorul RE procesul de sincronizare descris.

Fie acum $\{S_1[X_1, X_2, t_1] \parallel S_2[X_1, X_2, t_2]\}$ două procese concuriente. In fig. 3.3.3-2 se reprezintă amplasarea variabilelor sistem X_1, X_2 și a secțiunilor critice asociate.



Dacă $t_1 < t_2$ din fig. 3.3.3-2 atunci $x_1^1 \rightarrow x_2^1$
și $x_2^1 \rightarrow x_1^2$

Fig. 3.3.3-2

Din Fig.3.3.2 rezultă următoarele relații:

$$x_1^1 \rightarrow x_1^2$$

$$x_2^1 \rightarrow x_2^2$$


Din relațiile anterioare rezultă

$$x_1^1 \rightarrow x_2^1 \rightarrow x_2^2 \rightarrow x_1^2$$

Această relație presupune că S_2 este întârziat de executiv la X_2 în așteptarea procesului S_1 care va executa X_1 și X_2 . În momentul în care S_1 începe să funcționeze, să critică executivul și să libereze procesorul pe care este rezident S_2 care trece la execuțarea proprii regiuni critice.

În figură (3.3.3-3) se reprezintă cu ajutorul RE procesul de sincronizare descris anterior.

Cazul general al procese concurente se tratează într-o manieră analogă.



4. MODELAREA ARHITECTURILOR MA PROPUȘ (pxmxb)

4.1. IPOTEZELE DE MODELARE

- i) Modulele procesor includ o UC (μ P) și o memorie proprie conectată printr-o magistrală locală (MGL).
- ii) SJM mai dispune și de alte memorii care nu sunt proprii unui procesor anume, memorii comune MC.
- iii) Procesoarele și MC sunt conectate printr-un set de magistrale globale (MGG).
- v) Din punct de vedere fizic, raportat la un procesor se pot deosebi module de memorie locale și externe. Un procesor poate concura cu MP disputând MGL dar accesul la memorile externe se face disputând MGL și una din MGG. (In anumite cazuri există module de memorie care nu sunt accesibile de la un anumit μ P).
- iv) Din punct de vedere logic, raportat la un procesor, se deosebesc memorii proprii și memorii comune. Memoriile proprii sunt accesibile numai procesoarelor cărora le sunt locale. Memoriile comune sunt accesibile tuturor procesoarelor. Ele pot fi implementate fie utilizând module de memorie externe tuturor procesoarelor fie utilizând părțile din memoria locală care nu sunt proprii unui procesor.
- vi) Procesoarele execută un sir continuu de instrucții depuse în memoriile lor proprii. Aceste instrucții sunt grupate din punct de vedere logic în taskuri sau procese care cooperă trecindu-și informații prin intermediul memoriilor comune.
- vii) Datorită partajării magistralelor globale că și a memoriilor comune este iminent că vor apărea conflicte, provocând trecerea unor procesoare în cozi de așteptare pentru o resursă ocupată. Din acest motiv se impune un arbitru care să rezolve situațiile conflictuale impunând o anumită strategie în utilizarea resurselor.
- viii) Modelarea arhitecturii la nivelul schimburilor de informație presupune identificarea perioadelor de prelucrare neîntreruptă a unităților centrale care necesită accesul la memoriile proprii și a perioadelor de transfer care necesită accesul la memoria comună pentru schimbul de mesaje. Perioadele de prelucrare și perioadele de transfer corespund fiecărei execuții unui grup carecăre de instrucții elementare. Execuția proceselor care cooperă prin mesaje presupune deci execuția repetată "ciclului: perioadă de prelucrare - perioadă de transfer".

Se presupune de asemenea că perioadele de inactivitate datorate sincronizării proceselor sunt neglijabile, altfel spus: numărul de procese alocate procesoarelor este foarte mare față de numărul procesoarelor din sistem.

Stările unui procesor pot fi clasificate astfel :

- 4: ACTIV: procesorul execută instrucții din memoria proprie;
- 3: LOCAL: procesorul lucrează cu o memorie locală;
- 2: TRANSFER: procesorul schimbă informații cu alte procesoare prin intermediul memorilor comune;
- 1: ASTEPTARE: procesorul stă într-o coadă de așteptare pentru un modul de memorie comună;
- 0: BLOCAT: procesorul este blocat de un alt procesor care lucrează segmentul de memorie comună a memoriei locale, utilizând magistrala locală.

Parametrii modelului :

- durata medie a unei perioade de prelucrare $1/\lambda$;
- durata medie a unei perioade de transfer $1/\mu$;
- pentru ca mesajul produs de un proces să fie util el trebuie să fie gata într-un timp (variabilă alcătoare) de medie $1/\lambda_t$;
- timpul mediu de prelucrare, dintre două mesaje consecutive, ale unui procesor $1/\lambda_p$;
- cantitatea de lucru sau încărcarea modelului $\beta = \lambda/\mu$.
- cantitatea de lucru sau încărcarea generată de un procesor $\beta_p = \lambda_p/\mu$. (4.1-1)
- cantitatea de lucru sau încărcarea generată de un proces (task) $\beta_t = \lambda_t/\mu$.

Într-parametrii λ_t și λ_p există o relație simplă dacă se presupune o încărcare globală de n procese, n fiind un multiplu întreg al numărului de procesoare p și considerind că fiecărui procesor îi revin exact n/p procese. Numărul de procese externe unui procesor este $n-n/p$.

Presupunând o distribuție uniformă a schimbului de mesaje probabilitatea ca procesul i să trimită un mesaj la procesul j este $1/(n-1)$, $i \neq j$

In acest caz

$$\lambda_p \cdot \lambda_t \cdot (n-n/p) \cdot \frac{1}{n-1} = \lambda_t \cdot \frac{n(n-1)}{p(n-1)} \quad (4.1-2)$$

Dacă n este foarte mare

$$\lambda_p \cdot \lambda_t \cdot \frac{n^2}{p} \quad (4.1-3)$$

Parametrii λ_p și λ_i sunt ambiți utili în comparații: .
 λ_p determină comportarea diverselor modele odată ce numărul procesoarelor este fixat. λ_i este necesar pentru a compara performanțele fiecărei arhitecturi cind un număr diferit de procesoare este utilizat pentru execuțarea uneia și același cantități de procese.

Pentru ca procesele stochastice care guvernează comportarea modelelor să satisfacă proprietatea lui Markov se mai impun următoarele ipoteze:

- I. Activitatea de bază a procesoarelor se reduce la lucrul cu memoria proprie.
- II. Cvasiperiodic procesoarele schimbă moduile.
- III. Durata perioadelor de transfer este o variabilă aleatoare independentă, cu distribuție exponențială cu media $1/\mu_j$ pentru modulul j de memorie.
- IV. Cind un procesor solicită accesul la un modul de memorie comună între procesor și memorie se stabilește instantaneu o cale de legătură (cu condiție ca o magistrală să fie disponibilă și memoria liberă).
- V. Dacă calea nu poate fi stabilită procesorul stă în aşteptare (în cazul procesoarelor multitask afirmația poate fi contrazisă, procesorul trecând la execuția unui alt proces, în aşteptarea eliberării resursei).
- VI. La închiderea transferului memoria și magistrala sunt eliberate instantaneu și procesorul își reia activitatea de bază (stare activă). Intervalul dintre două perioade de transfer este o variabilă aleatoare independentă, cu distribuție exponențială cu medie $1/\lambda_i$ pentru procesorul i .
- VII. Un transfer de la procesorul i este îndreptat spre memoria j cu probabilitatea p_{ij} . Frevenția de acces de la procesorul i la memoria j se definește astfel: $\lambda_{ij} = \lambda_i p_{ij}$. Această ipoteză garantează existența lanțului Markov construit. Modelele astfel construite au un număr de stări care crește exponențial cu cît este numărul de componente de SLM. În scopul reducerii numărului stărilor se introduc următoarele ipoteze suplimentare.
- VIII. Se presupune că toate procesoarele au aceeași frecvență de acces la memorie și că toate memoriile sunt identice, astfel încât timpul median de transfer este același pentru toate memoriile și toate procesoarele: $1/\mu$.
- IX. Se presupune că transferul de la orico procesor este îndreptat către oricore memorie cu aceeași probabilitate $1/m$, m fiind numărul de module de memorie comună.

X. Cînd o magistrală e liberă, următorul procesor este ales la întîmplare dintre capii de şiruri de aşteptare la memoriile comune.

Analitic:

$$\begin{aligned} p_{ij} &= \frac{1}{m} \quad \forall i, j \\ \lambda_1 = \lambda_2 = \dots = \lambda_p &= \lambda \\ \mu_1 = \mu_2 = \dots = \mu_m &= \mu \quad (4.1-4) \\ \lambda_{ij} &= \frac{\lambda}{m} \quad \forall i, j \end{aligned}$$

Ipoteza enunțată neglijăază timpii necesari pentru arbitrarea și eliberarea resurselor. El pot fi însă, dacă e necesar, să fie incluși în perioada de acces $1/\mu$.

Alegerea distribuțiilor exponențiale și a încărcărilor simetrice s-a făcut în ideea facilitării analizei sistemului (nefiind impusă de menținerea proprietăților Markov ale modelului).

4.2. INDICII DE PERFORMANȚĂ

i) Procentul de timp pe durata căruia un procesor este activ, mediat pe numărul total de procesoare sau eficiența de prelucrare. Dat fiind ergodicitatea modelului stochastic acestui număr poate fi definită ca fiind numărul mediu de procesoare active raportat la numărul total de procesoare. Cum numărul total de procesoare este o constantă dată se poate evalua direct numărul mediu de procesoare active său pe scurt puterea de prelucrare P .

$$P = M\{\text{numărul de procesoare active}\}. \quad (4.2-1)$$

Formulele lui Little permit calculul altor indici de performanță plecînd de la P :

$$\text{ii)} \lambda^* = P\lambda, \quad (4.2-2)$$

λ^* este frecvența cu care ciclăză clientii reacau do cozi de aşteptare.

$$\text{iii)} D = \frac{P - P}{P\lambda} \quad (4.2-3)$$

D este întîrzirea medie de deservire a unui client.

$$\text{iv)} W = D - 1/\mu = \frac{P - P(1 + S)}{P\lambda}, \quad S = \frac{\lambda}{\mu}. \quad (4.2-4)$$

W este timpul mediu de aşteptare în coadă.

$$\text{v)} N_q = WP\lambda = P - (1 + S) \quad (4.2-5)$$

N_q este numărul mediu de procesoare din coadă.

$$\text{vi) } N_s = \frac{D - W}{P\lambda} = 13 \quad (4.2-6)$$

N_s este numărul mediu de procesoare cu acces la modulele de memorie comună.

$$\text{vii) } C = W + \frac{1}{\lambda} + \frac{1}{\mu} = \frac{P}{P\lambda} \quad (4.2-7)$$

C este timpul mediu de ciclare.

Cu ajutorul acestor indici se pot construi de la caz la caz și alte măsuri pentru evaluarea performanțelor sistemelor.

4.3.A.1. ARHITECTURA 1 : (p x 1 x 1.)

i) Există o singură memorie comună, externă tuturor procesoarelor (prin care se transmit toate mesajele) și care este accesibilă numai prin intermediul magistralei globale;

ii) Conflictele apar la utilizarea memoriei comune, căci un singur procesor o poate utiliza la un moment dat;




Fig. 4.3.1-1

iii) Comportarea sistemului la nivelul schimbului de informație prezintă următoarele caracteristici:

- procesorul execută perioadele de prelucrare după care solicită accesul la MGG;

- după solicitarea MGG procesorul trebuie să aștepte pînă cînd ea devine liberă;

- cînd MGG este alocată unui procesor acesta începe imediat transferul informației;

- fiecare mesaj emis de un procesor este citit de alt procesor; simetria modelului implică (în medie) că numărul de mesaje emise este egal cu cel de mesaje receptionate de același procesor. În acest caz activitatea unui procesor este întreruptă cu o frecvență λ care este dublul frecvenței de generare a mesajelor λ_p :

$$\lambda = 2\lambda_p$$

(4.3.1-1)

iv) Disciplina de servire din coadă este: primul intrat primul servit (FIFO).

4.3.4.1.1. MODEL CU SA

In ipotezele date sătem în cazul unui model M/M/1 cu sir de așteptare [MIN 2] cu număr finit de clienți : p.




Fig. 4.3.4.-2

Se notează cu $P_j = P\{X(t) = j\}$, $t \geq 0$ unde $X(t)$ reprezintă numărul de unități în sistem (procesare în coadă) la momentul $t \geq 0$. Analizând modificările care pot avea loc în sistemul de așteptare în intervalul $t + \Delta t$ cu $\Delta t > 0$ se obține:

$$\left\{ \begin{array}{l} P_0(t+\Delta t) = P_0(t)[1-p\lambda\Delta t] + P_1(t)\mu + \epsilon(\Delta t) \\ P_j(t+\Delta t) = P_j(t)\{1 - [(p-j)\lambda + \mu]\Delta t\} + P_{j+1}(t)\mu\Delta t + P_{j-1}(t)[p - (j-1)]\lambda\Delta t + \epsilon(\Delta t) \\ P_p(t+\Delta t) = P_p(t)(1-\mu\Delta t) + P_{p-1}(t)\lambda\Delta t + \epsilon(\Delta t) \end{array} \right. \quad j = 1, 2, \dots, p-1$$

unde $\epsilon(\Delta t) \rightarrow 0$ cind $\Delta t \rightarrow 0$, (4.3.4.1-1)

$$\left\{ \begin{array}{l} \frac{d}{dt}P_0(t) = -p\lambda P_0(t) + \mu P_1(t) \\ \frac{d}{dt}P_j(t) = -[(p-j)\lambda + \mu]P_j(t) + (p-j+1)\lambda P_{j-1}(t) + \mu P_{j+1}(t) \\ \frac{d}{dt}P_p(t) = -\mu P_p(t) + \lambda P_{p-1}(t) \end{array} \right. \quad j = 1, 2, \dots, p-1$$

(4.3.4.1-2)

In cazul regimului stationar sistemul devine:

$$\left\{ \begin{array}{l} p\lambda P_0 = \mu P_1 \\ [(p-j)\lambda + \mu]P_j = (p-j+1)\lambda P_{j-1} + \mu P_{j+1} \\ \mu P_p = \lambda P_{p-1} \end{array} \right. \quad j = 1, 2, \dots, p-1$$

(4.3.4.1-3)

unde $p_j = \lim_{t \rightarrow \infty} P_j(t)$ $j = 0, 1, \dots, p.$

Din ecuațiile (3.4.3) se obține formula de recurență

$$p_j = (p-j+1) \zeta p_{j-1}, \zeta = \frac{\lambda}{u} \quad (4.3.4.4)$$

Soluția unică a sistemului devine:

$$p_j = \frac{p! \zeta^j}{(p-j)!} p_0 \quad j = 0, 1, \dots, p. \quad (4.3.4.5)$$

Stiind că:

$$\sum_{j=0}^p p_j = 1$$

avem

$$p_0 = \left[1 + \sum_{j=1}^p \frac{p! \zeta^j}{(p-j)!} \right]^{-1} \quad (4.3.4.6)$$

Caracteristicile principale ale sistemului sunt:

- numărul mediu de procesare în sistem (asteptare și deservire):

$$U = \sum_{j=0}^p j p_j = \sum_{j=0}^p j \frac{p! \zeta^j}{(p-j)!} \left[1 + \sum_{j=1}^p \frac{p! \zeta^j}{(p-j)!} \right]^{-1} = \dots = \\ = p - \frac{1}{\zeta} (1 - p_0). \quad (4.3.4.7)$$

Puterea de producere va fi deci :

$$P = p - U = \frac{1}{\zeta} (1 - p_0) = \frac{1}{\zeta} \left\{ 1 - \left[1 + \sum_{j=1}^p \frac{p! \zeta^j}{(p-j)!} \right]^{-1} \right\}$$

$$= \frac{1}{\zeta} \frac{\sum_{j=1}^p \frac{p! \zeta^j}{(p-j)!}}{1 + \sum_{j=1}^p \frac{p! \zeta^j}{(p-j)!}} \\ = \frac{1}{\zeta} \frac{\sum_{j=0}^p \frac{p! \zeta^j}{(p-j)!} - 1}{\sum_{j=0}^p \frac{p! \zeta^j}{(p-j)!}} \quad (4.3.4.8)$$

Din formula anterioară se poate deduce formula recursivă

$$P(p) = \frac{p}{1 + S[p - P(p-1)]} \quad (4.3.1-9)$$

unde

$$S = 2S_p = 2S_t \frac{p-1}{p} .$$

4.3. 1.2. MODELUL CU RE.




Fig. 4.3.1-3

Transițiile din fig. 4.3.1-3 au următoarele semnificații:

- a1, a2, a3 - generarea timpului cît procesorul 1, 2 respectiv 3 e activ și a timpului cît lucrează cu memorie;
- a4, a5, a6 - prelucrare (procesorul 1, 2, respectiv 3 activ);
- a7 - cerere de lucru cu memoria comună și introducerea cererii în șirul de așteptare la magistrală;
- a8 - alocarea magistralei;
- a9 - alocarea memoriei comune;
- alo - lucrul cu memoria;
- all - eliberarea memoriei;
- al2 - eliberarea magistralei;
- al3 - readucerea procesorelor în starea activ.

Descrierea formală a modelului este:

$$L = \{b_1[6], \dots, b_{11}[6], a_{12}, b_{13}\}$$

$$R = \{r_1, r_2\}$$

$$A = \{a_1, \dots, a_{13}\}$$

$$\Sigma = \{t, \lambda, \mu\}$$

$$M_0(b_1) = 1; M_0(b_2) = 1; M_0(b_3) = 1$$

$$M_0(b_{12}) = 1; M_0(b_{13}) = 1$$

unde t reprezintă timpul simulării.

Procedurile de tranziție sunt:

$$a_1 = (T(b_1, b_4), 0, [T \rightarrow M(b_4(1)) := 1;$$

$$M(b_4(2)) := \text{DEXP}(\lambda); M(b_4(4)) := \text{DEXP}(\mu)])$$

$$a_2 = (T(b_2, b_5), 0, [T \rightarrow M(b_5(1)) := 2;$$

$$M(b_5(2)) := \text{DEXP}(\lambda); M(b_5(4)) := \text{DEXP}(\mu)])$$

$$a_3 = (T(b_3, b_6), 0, [T \rightarrow M(b_6(1)) := 3;$$

$$M(b_6(2)) := \text{DEXP}(\lambda); M(b_6(4)) := \text{DEXP}(\mu)])$$

$$a_4 = (T(b_4, b_7), M(b_4(2)), -)$$

$$a_5 = (T(b_5, b_8), M(b_5(2)), -)$$

$$a_6 = (T(b_6, b_9), M(b_6(2)), -)$$

$$a_7 = (Y_3(r_1, b_7, b_8, b_9, Q_1), (0, 0, 0), -)$$

$$a_8 = (J(Q_1, b_{15}, b_{16}), 0, -)$$

$$a_9 = (J(b_{10}, b_{16}, b_{11}), 0, -)$$

$$a_{10} = (T(b_{11}, b_{12}), M(b_{11}(4)), -)$$

$$a_{11} = (F(b_{12}, b_{13}, b_{16}), 0, [T \rightarrow M(b_{13}(5)) := M(b_{12}(5)) + \\ + M(b_{12}(2))])$$

$$a_{12} = (F(b_{13}, b_{14}, b_{15}), 0, [T \rightarrow M(b_{14}(6)) := M(b_{13}(5))/t])$$

$$a_{13} = (X_3(r_2, b_{14}, b_1, b_2, b_3), (0, 0, 0), -)$$

Procedurile de rezoluție sunt:

$$r_1: [M(b_7) = 1 \rightarrow M(r_1) := 1; M(b_8) = 1 \rightarrow M(r_1) := 2; T \rightarrow M(r_1) := 3]$$

$$r_2: [M(b_{14}(1)) = 1 \rightarrow M(r_2) := 1; M(b_{14}(1)) = 2 \rightarrow M(r_2) := 2;$$

$$T \rightarrow M(r_2) := 3]$$

unde DEXP semnifică generarea de numere aleatoare după o distribuție exponențială de parametru specificat.

4.3.1.3. SCHEMA LOGICA A PROGRAMULUI GPSS

In acestă schema logică facilitatea I reprezintă MCG,

facilitatea 2 reprezintă MC, iar girul de așteptare 1 se formează la ocuparea MGG.




Fig. 4.3.1-4

4.3.4.2. ARHITECTURA 2: (pxpxxl)




Fig. 4.3.2-4

- Memoriile locale sunt divizate din punct de vedere logic în memorii proprii și memorii comune;
- Piecare procesor este conectat cu memoria sa locală printr-o magistrală locală;
- Un procesor utilizează pentru accesul la o memorie comună externă: magistrală locală proprie, magistrală globală și

magistrală locală a procesorului destinație.

iv) Conflictele pot apărea pentru accesul la oricare din magistrale. Strategia alesă pentru a evita blocările este aceea că orice procesor care a cîștigat controlul MGG poate întrerupe orice procesor și are prioritate la utilizarea oricărei resurse. Procesourile active întrerupte trec în starea blocată; cele din coadă nu își modifică starea dar elibereză magistrale locală.

v) Cozile sunt descrise după disciplina FIFO;

vi) În cazul unui transfer de la procesorul i către procesorul j ($i \neq j$); procesorul i solicită MCG; dacă ea devine disponibilă atunci el preia și controlul MGL_j și transferul are loc. Prelucrarea mesajului de către procesorul j în MP_j are loc utilizând numai MGL_j dar această activitate nu poate fi privită ca făcind parte dintr-o perioadă de prelucrare.

Simetria modelului permite utilizarea ipotezei că numărul de mesaje primit și cel trimis de un procesor sunt în medie egale, adică

$$\frac{1}{\lambda} = \frac{1}{\lambda_p} + \frac{1}{\mu} \text{ sau } \lambda = \frac{\lambda_p \cdot \mu}{\lambda_p + \mu} \quad (4.3.2-1)$$

Utilizarea teoriei șirurilor de așteptare în acest caz este foarte dificilă datorită problemelor ridicate de modelarea fenomenelor de blocare datorate procesoarelor care utilizează memoria locală a altor procesoare.

4.3 A 2.1. MODELAREA CU LANT MARKOV

Starea sistemului este definită printr-o mulțime ordonată de p matrici patrate de ordinul 2

$$\left(\begin{bmatrix} a_1 & b_1 \\ c_1 & d_1 \end{bmatrix}, \dots, \begin{bmatrix} a_p & b_p \\ c_p & d_p \end{bmatrix} \right) \quad (4.3.2.1)$$

în care a_i reprezintă numărul de ordine al procesorului;

b_i reprezintă starea procesorului;

c_i reprezintă numărul de ordine al memoriei adresate de procesorul a_i ;

d_i reprezintă poziția procesorului în coadă.

Starea b_i poate lua următoarele valori:

4. activ

3. adresarea unei memorii locale

2. adresarea unei memorii externe

1. în coadă

0. blocat

Această definiție a stării conduce la un număr foarte mare de stări pentru cazul $(p \times p \times 1)$:

$$l + p (C_{p-2}^0 + C_{p-2}^1 + \dots + C_{p-2}^{p-2}) \quad (4.3.2.1-2)$$

unde l : corespunde stării în care toate procesoarele sunt în starea 3 sau 4,

p : este numărul de stări în care este ocupată I.C.

$C_{p-2}^0 + C_{p-2}^1 + \dots + C_{p-2}^{p-2}$ corespunde numărului de stări cu procesoare în coadă.

Conform teoriei lanțurilor Markov comasat se pot obține lanțuri cu un număr mult mai mic de stări dar care furnizează o descriere mult mai puțin detaliată.

Definiția stării în lanțul comasat este:

$$(n_{34}, n_{12}, n_0) \quad (4.3.2.1-3)$$

unde:

n_{34} este numărul procesoarelor care lucrează cu magistra la locală;

n_{12} numărul procesoarelor care adreseză o memorie exterñă sau stau în coadă de așteptare;

n_0 numărul procesoarelor blocați.

In acest caz numărul stărilor este $2p-1$. Diagrama de tranziție a stărilor pentru lanțul comasat este prezentată în fig.: 4.3.2-2.




Fig. 4.3.2-2

Tranzitiiile λ_c corespund generarii unei cereri de acces de la un procesor activ. Tranzitiiile μ_c corespund incheierii unei perioade de transfer.

Procesoarele care solicită utilizarea MGG cînd aceasta este ocupată se aştează într-o coadă de aşteptare. La eliberarea MGG un alt procesor trece la utilizarea ei. Incepe un nou transfer, și procesorul destinație se blochează cu condiția să nu fi fost în coada de aşteptare. Depinzînd de starea procesorului destinație, sistemul trece într-o stare cu un procesor blocat (tranzitii μ'_c) sau fără procesoare blocați (tranzitii μ''_c).

Frecvența cererilor de acces la MCG este proporțională cu numărul procesoarelor active n_{34} . Frecvența de încheiere a transferurilor este μ , dacă $n_{12} \leq 2$ căci în momentul în care se încheie un transfer în coadă a mai rămas cel mult un procesor (care va bloca un procesor activ cînd își începe transferul). Dacă $n_{12} > 2$ apar două posibilități:

- tranzitiiile μ'_c : la sfîrșitul perioadei de transfer un procesor preia MGG și ocupă MGL a unui procesor din cele $n_{12} - 2$ procesoare rămase în coadă cu probabilitatea $(n_{12} - 2)/(p-1)$

- tranzitiiile μ''_c : cînd după preluarea MGG se ocupă MGI a unui procesor activ cu probabilitatea $1 - (n_{12} - 2)/(p-1)$.

În rezumat:

$$\lambda_c = n_{34} \quad (4.3.2.4-4)$$

$$\mu_c = \begin{cases} \mu & \text{dacă } n_{12} \leq 2 \\ (1 - \frac{n_{12} - 2}{p-1})\mu & n_{12} > 2 \end{cases} \quad (4.3.2.4-5)$$

$$\mu'_c = \frac{n_{12} - 2}{p-1} \mu \quad n_{12} > 2 \quad (4.3.2.4-6)$$

$$\text{unde} \begin{cases} u_c + u'_c = u \\ n_0 + n_{12} + n_{34} = p \end{cases}$$

Probabilitățile de echilibru a stărilor se deduc rezolvînd sistemul de ecuații liniare (4.2.4-9) corespunzător.

Dacă S este spațiul stărilor lanțului Markov \dots , s este o stare iar $T(s)$ este probabilitatea de echilibru atunci puterea de prelucrare este dată de

$$P^* = (1 - S) \sum_{s \in S} n_{34} (s) T(s) \quad (4.3.2.4-7)$$

Factorul $1-\beta$ ține cont de timpul de citire a mesajelor, inclus în perioadele de prelucrare:

$$\frac{1}{\lambda} - \frac{1}{\mu} = 1-\beta \quad (4.3.2.4-8)$$

Cazul $p = 2$

$$\Delta_0 = (2,0,0); \Delta_1 = (0,1,1); \Delta_2 = (0,2,0)$$

$$P_{01} = 2; P_{10} = \mu; P_{21} = \mu \text{ deci: } \checkmark$$

$$P = \begin{bmatrix} 1-2 & 2 & 0 \\ u & 1-u & 0 \\ 0 & u & 1-u \end{bmatrix}$$

și deci:

$$[\pi_0 \ \pi_1 \ \pi_2] P = [\pi_0 \ \pi_1 \ \pi_2] \quad (4.3.2.4-9)$$

$$\begin{cases} \pi_0(1-2\lambda) + \pi_1\mu = \pi_0 \\ \pi_0 2\lambda + (\pi_1(1-\mu) + \pi_2\mu) = \pi_1 \\ \pi_2(1-\mu) = \pi_2 \end{cases}$$

ținând cont că $\pi_0 + \pi_1 + \pi_2 = 1$

rezultă:

$$\pi_0 = \frac{1}{2\beta + 1}, \quad \pi_1 = \frac{2\lambda}{\mu} \cdot \frac{1}{2\beta + 1}, \quad \pi_2 = 0$$

$$\text{și deci } P = \frac{2(1-\beta)}{2\beta + 1} \quad (4.3.2.4-10)$$

Pentru $n = 3$ puterea de prelucrare devine:

$$P = \frac{3(1-\beta^2)}{3\beta^2 + 3\beta + 1} \quad (4.3.2.4-11)$$

$$\text{unde } \beta = \frac{\beta_p}{1+\beta_p} = \frac{\beta_t}{\beta_t + \frac{n}{n-1}}$$

4.3. 2.2. MODULUL CU IN

Tranzitările din fig. 4.3.2.-3 nu următoarea semnificație:

a_1, a_2, a_3 - trecerea procesorului 1, 2 respectiv 3 în starea activă;
 a_4, a_5, a_6 - generarea timpului cît procesorul 1, 2 respectiv 3 va rămâne în stare activă, a timpului cît va fi blocat, generarea cererii de memorie;

a_7, a_8, a_9 - prelucrare și perioadă de blocare în care alt procesor îi transmite un mesaj; generarea timpului cît va lucra cu memoria cerută;

- a_{10}, a_{11}, a_{12} - selectarea traseului marcajului în funcție de memoria cerută, în vederea alocării MGG, dacă este cazul (traseul 1 pentru MC 1, 2 pentru MC 2, respectiv 3 pentru MC 3);
- a_{13}, a_{14}, a_{15} - selectarea cererii de memorie cea mai prioritată (se dă prioritate cererii venită de la procesorul care a obținut MGG);
- a_{16}, a_{17}, a_{18} - lucrul cu memoria cerută (MC 1, MC 2 respectiv MC 3); calculul valorii atributului 6;
- a_{19}, a_{20}, a_{21} - selectarea traseului marcajului în funcție de procesorul de la care a pornit cererea de memorie (în vederea eliberării MGG, dacă este cazul);
- a_{22} - selectarea cererii de memorie care va putea primi MGG;
- a_{23} - alocarea MGG;
- a_{24} - selectarea traseului marcajului corespunzător cererii de memorie care a obținut și MGG;
- a_{25} - selectarea traseului marcajului corespunzător cererii de memorie, prin care se va elibera MGG;
- a_{26} - eliberarea MGG;
- a_{27} - selectarea traseului marcajului în funcție de procesorul care a lucrat cu memoria.

Descrierea formală a modelului este:

$$L = \{ b_1[7], \dots, b_{40}[7], b_{41} \}$$

$$P = \{ r_1, \dots, r_{16} \}$$

$$R = \{ r_1, \dots, r_{16} \}$$

$$A = \{ a_1, \dots, a_{27} \}$$

$$\Sigma = \{ t, \lambda, \mu \}$$

$$M_0(b_1) = 1; M_0(b_2) = 1; M_0(b_3) = 1; M_0(b_{41}) = 1$$

In plus față de attributele prezentate, a fost introdus parametrul 7 în care se menținează timpul cît procesorul este activ, adunat cu timpul cît el este blocat.

Procedurile de tranziție sunt:

$$a_1 = (Y(r_1, b_{25}, b_{38}, b_1), (c, o), -)$$

$$a_2 = (Y(r_2, b_{27}, b_{39}, b_2), (o, o), -)$$

$$a_3 = (Y(r_3, b_{29}, b_{40}, b_3), (o, o), -)$$

$$a_4 = (T(b_1, b_4), o, [T \rightarrow M(b_4(1)) := 1; M(b_4(2)) := DEXP(\lambda); M(b_4(3)) := DEXP(\mu); M(b_4(4)) := FM; M(b_4(7)) := L(b_4(2) + M(b_4(3)))])$$

$$a_5 = (T(b_2, b_5), o, [T \rightarrow M(b_5(1)) := 2; M(b_5(2)) := DEXP(\lambda);$$

$$M(b_5(3)) := DEXP(\mu); M(b_5(4)) := FM; M(b_5(7)) =$$

$$M(b_5(2)) + M(b_5(3))])$$

$$a_6 = (T(b_3, b_6), o, [T \rightarrow M(b_6(1)) := 3; M(b_6(2)) := DEXP(\lambda);$$

$$M(b_6(3)) := DEXP(\mu); M(b_6(4)) := FM; M(b_6(7)) :=$$

$$M(b_6(2)) + M(b_6(3))])$$

$$a_7 = (T(b_4, b_7), M(b_4(7)), [T \rightarrow M(b_7(3)) := DEXP(\mu)])$$

$$a_8 = (T(b_5, b_8), M(b_5(7)), [T \rightarrow M(b_8(3)) := DEXP(\mu)])$$

$$a_9 = (T(b_6, b_9), M(b_6(7)), [T \rightarrow M(b_9(3)) := DEXP(\mu)])$$

$$a_{10} = (X(r_4, b_7, b_{11}, b_{12}), (o, o), -)$$

$$a_{11} = (X(r_5, b_8, b_{14}, b_{15}), (o, o), -)$$

$$a_{12} = (X(r_6, b_9, b_{17}, b_{10}), (o, o), -)$$

$$a_{13} = (Y(r_7, b_{10}, b_{11}, b_{19}), (o, o), -)$$

$$a_{14} = (Y(r_8, b_{13}, b_{14}, b_{20}), (o, o), -)$$

$$a_{15} = (Y(r_9, b_{16}, b_{17}, b_{21}), (o, o), -)$$

$$a_{16} = (T(b_{19}, b_{22}), M(b_{19}(3)), [T \rightarrow M(b_{22}(5)) := M(b_{19}(5)) +$$

$$+ M(b_{19}(2)); M(b_{22}(6)) := M(b_{19}(5))/t])$$

$$a_{17} = (T(b_{20}, b_{23}), M(b_{20}(3)), [T \rightarrow M(b_{23}(5)) := M(b_{20}(5)) +$$

$$+ M(b_{20}(2)); M(b_{23}(6)) := M(b_{20}(5))/t])$$

$$a_{18} = (T(b_{21}, b_{24}), M(b_{21}(3)), [T \rightarrow M(b_{24}(5)) := M(b_{21}(5)) +$$

$$+ M(b_{21}(2)); M(b_{24}(6)) := M(b_{21}(5))/t])$$

$$a_{19} = (X(r_{10}, b_{22}, b_{25}, b_{26}), (o, o), -)$$

$$a_{20} = (X(r_{11}, b_{23}, b_{27}, b_{28}), (o, o), -)$$

$$a_{21} = X(r_{12}, b_{24}, b_{29}, b_{30}), (o, o), -)$$

$$a_{22} = (Y_3(r_{13}, b_{12}, b_{15}, b_{18}, b_{31}), (o, o, o), -)$$

$$a_{23} = (J(b_{31}, b_{41}, b_{32}), o, -)$$

$$a_{24} = (X_3(r_{15}, b_{23}, b_{33}, b_{34}, b_{35}), (o, o, o), -)$$

$$a_{25} = (Y_3(r_{14}, b_{26}, b_{28}, b_{30}, b_{36}), (o, o, o), -)$$

$$a_{26} = (F(b_{36}, b_{41}, b_{37}), o, -)$$

$$a_{27} = (X_3(r_{16}, b_{37}, b_{38}, b_{39}, b_{40}), (o, o, o), -)$$




Fig 4.3.2-3

unde

$$FM(x) = \begin{cases} 1, & \text{dacă } x \in [0, 0.33) \\ 2, & \text{dacă } x \in [0.33, 0.66) \\ 3, & \text{dacă } x \in [0.66, 1] \end{cases}$$

x fiind o variabilă aleatoare care ia valori în intervalul $[0,1]$ conform unei distribuții normale.

Procedurile de rezoluție sunt:

$$r_1: [T \rightarrow M(r_1) : = 1]$$

$$r_2: [T \rightarrow M(r_2) : = 1]$$

$$r_3: [T \rightarrow M(r_3) : = 1]$$

$$r_4: [(M(b_7(4)) = 1) \rightarrow M(r_4) : = 1; T \rightarrow M(r_4) : = 2]$$

$$r_5: [(M(b_8(4)) = 2) \rightarrow M(r_5) : = 1; T \rightarrow M(r_5) : = 2]$$

$$r_6: [(M(b_9(4)) = 3) \rightarrow M(r_6) : = 1; T \rightarrow M(r_6) : = 2]$$

$$r_7: [(M(b_{10}(4)) = 1) \rightarrow M(r_7) : = 1; T \rightarrow M(r_7) : = 2]$$

$$r_8: [(M(b_{13}(4)) = 1) \rightarrow M(r_7) : = 1; T \rightarrow M(r_7) : = 2]$$

$$r_9: [(M(b_{16}(4)) = 1) \rightarrow M(r_9) : = 1; T \rightarrow M(r_8) : = 2]$$

$$r_{10}: [(M(b_{22}(4)) = 1) \rightarrow M(r_{10}) : = 1; T \rightarrow M(r_{10}) : = 2]$$

$$r_{11}: [(M(b_{23}(4)) = 2) \rightarrow M(r_{11}) : = 1; T \rightarrow M(r_{11}) : = 2]$$

$$r_{12}: [(M(b_{24}(4)) = 3) \rightarrow M(r_{12}) : = 1; T \rightarrow M(r_{12}) : = 2]$$

$$r_{13}: [T \rightarrow M(r_{13}) : = 1]$$

$$r_{14}: [T \rightarrow M(r_{13}) : = 1]$$

$$r_{15}: [(M(b_{32}(4)) = 1) \rightarrow M(r_{15}) : = 1; (M(b_{32}(4)) = 2) \rightarrow M(r_{15}) : = 2; T \rightarrow M(r_{15}) : = 3]$$

$$r_{16}: [(M(b_{37}(1)) = 1) \rightarrow M(r_{16}) : = 1; (M(b_{37}(1)) = 2) \rightarrow M(r_{16}) : = 2; T \rightarrow M(r_{16}) : = 3]$$

4.3. 4.2.3. MODELUL CU SA




Fig. 4.3.2.-4




Fig. 4.4

4.3.1.2.4. SCHEMA LOGICA A PROGRAMULUI GPSS

In această schemă logică facilitatea 1 reprezintă MC1, facilitatea 2 reprezintă MC2, facilitatea 3 reprezintă MC3, facilitatea 4 reprezintă MGCG. Sirul de aşteptare 1 se formează la MGCG. Funcția 2 reprezintă memoria cerută (analogă funcției din modelul cu RE).




Fig 4.3.2-5




Fig 4.4-

4.3.3.3. ARHITECTURA 3 (pxpxl)

Această arhitectură reprezintă o variantă îmbunătățită a arhitecturii 2.




Fig. 4.3.3-1

- i) Partea de memorie comună a memoriei locale este o memorie cu două registre de acces (Dual Port RAM) MCX2, MC devin astfel accesibile direct prin MGG. Nu mai apar conflicte la MGL, nici la MC care poate fi simultan adresată de doi utilizatori;
- ii) Conflictele se datoresc doar partajării MGG
- iii) Procesoarele își adresează MC locală numai prin intermediul MGL
- iv) Transferul mesajelor este similar cu cel descris la arhitectura 2. În cazul transferului unui mesaj prin MCX2, procesorul corespunzător nu mai este blocat.
- v) Disciplina de deservire din coadă este FIFO.
- vi) Perioada de prelucrare include și de această dată trecerea mesajului din MCX2 în MP astfel încât

$$\lambda = \frac{\lambda_p \mu}{\lambda_p + \mu} \quad (4.3.3-1)$$

4.3.3.1. MODEL CU SA

Deoarece în acest caz există o singură sursă de conflict, arhitectura 3 poate fi simulată printr-un model de așteptare M/M/l/ /p cu stație centrală de deservire .

Expresia puterii de prelucrare obținută în cazul arhitecturii 1 rămâne și în acest caz valabilă dar ca trebuie corectată

u factorul $(1-\beta)$ care ține cont de timpul necesar pentru a transforma un mesaj în cadrul ML. Se obține

$$P = (1-\beta) \frac{\sum_{j=0}^p \frac{p! \beta^j}{(p-j)!}}{\sum_{j=0}^p \frac{p! \beta^j}{(p-j)!}} - 1 \quad (4.3.3.1-1)$$

Formula de recurență în formă :

$$P(p) = \frac{p(1-\beta)}{1 + \beta \left(p - \frac{P(p-1)}{1-\beta} \right)} \quad (4.3.3.1-2)$$

unde:

$$\beta = \frac{s_p}{s_{p+1}} = \frac{s_t}{s_t + \frac{p}{p-1}} \quad (4.3.3.1-3)$$




Fig. 4.3.3-2

4.3.3.2. MODELUL CU RE




Fig. 4.3.3-3

Tranzitările din fig. 4.3.3-3 au următoarea semnificație:

- a_1, a_2, a_3 - generarea timpului căt procesorul 1, 2, respectiv 3 este activ, și timpului căt este blocat și a memoriei cerute;
- a_4, a_5, a_6 - procesorul 1, 2, respectiv 3 este în stare activă;
- a_7 - atașarea cererilor de lucru cu o memorie comună la șirul de așteptare pentru ocuparea MGG;
- a_8 - detagarea unei cereri din șirul de așteptare; generarea timpului căt va lucra cu memoria;
- a_9 - alocarea MGG;
- a_{10} - selectarea traseului marcajului în funcție de memoria cerută;
- a_{11}, a_{12}, a_{13} - lucrul cu memoria M01, M02 respectiv M03;
- a_{14} - selectarea marcajului în funcție de memoria cu care s-a lucrat;
- a_{15} - eliberarea MGG;
- a_{16} - selectarea traseului marcajului în funcție de procesorul care a omis cererea de lucru cu memoria respectivă, pentru a iniția un nou ciclu.

Descrierea formală a modelului este: .

$$L = \{b_1[7], \dots, b_{19}[7], b_{20}\}$$

$$P = \{r_1, r_2, r_3, r_4\}$$

$$R = \{r_1, r_2, r_3, r_4\}$$

$$A = \{a_1, \dots, a_{16}\}$$

$$\xi = \{t, \lambda, \mu\}$$

$$M_0(b_1) := 1; M_0(b_2) := 1; M_0(b_3) := 1; M_0(b_{20}) := 1$$

Procedurile de tranziție sunt:

$$a_1 = (T(b_1, b_4), o, [T \rightarrow M(b_4(1)) := 1; M(b_4(2)) := DEXP(\lambda); M(b_4(3)) := DEXP(\mu); M(b_4(4)) := M1; M(b_4(7)) := M(b_4(2)) + M(b_4(3))])$$

$$a_2 = (T(b_2, b_5), o, [T \rightarrow M(b_5(1)) := 2; M(b_5(2)) := DEXP(\lambda); M(b_5(3)) := DEXP(\mu); M(b_5(4)) := M2; M(b_5(7)) := M(b_5(2)) + M(b_5(3))])$$

$$a_3 = (T(b_3, b_6), o, [T \rightarrow M(b_6(1)) := 3; M(b_6(2)) := DEXP(\lambda); M(b_6(3)) := DEXP(\mu); M(b_6(4)) := M3; M(b_6(7)) := M(b_6(2)) + M(b_6(3))])$$

$$a_4 = (T(b_4, b_7), M(b_4(7)), -)$$

$$a_5 = (T(b_5, b_8), M(b_5(7)), -)$$

$$a_6 = (T(b_6, b_9), M(b_6(7)), -)$$

$$a_7 = (Y_3(r_1, b_7, b_8, b_9, Q_1), (o, o, o), -)$$

$$a_8 = (T(Q_1, b_{10}), o, [T \rightarrow M(b_{10}(3)) := DEXP(\mu)])$$

$$a_9 = (J(b_{10}, b_{20}, b_{11}), o, -)$$

$$a_{10} = (X_3(r_2, b_{11}, b_{12}, b_{13}, b_{14}), (o, o, o), -)$$

$$a_{11} = (T(b_{12}, b_{15}), M(b_{12}(3)), -)$$

$$a_{12} = (T(b_{13}, b_{16}), M(b_{13}(3)), -)$$

$$a_{13} = (T(b_{14}, b_{17}), M(b_{14}(3)), -)$$

$$a_{14} = (Y_3(r_3, b_{15}, b_{16}, b_{17}, b_{10}), (o, o, o), -)$$

$$a_{15} = (F(b_{18}, b_{19}, b_{20}), o, [T \rightarrow M(b_{19}(5)) := M(b_{18}(5)) + M(b_{18}(2)); M(b_{18}(6)) := M(b_{18}(5))(t)])$$

$$a_{16} = (X_3(r_4, b_{19}, b_1, b_2, b_3), (o, o, o), -)$$

4.3.3.3. SCHEMA LOGICA A PROGRAMULUI GPSS

In acest program facilitatea 1 reprezintă MC1, facilitatea 2 reprezintă MC2, facilitatea 3 reprezintă MC3, facilitatea 4 reprezintă MGG. Sirul de aşteptare 1 se formează la MGG. Funcţiile 2, 3 și 4 reprezintă memoria cerută:

$$FM1(x) = \begin{cases} 2, & \text{dacă } x \in [0, 0.5] \\ 3, & \text{dacă } x \in [0.5, 1] \end{cases}$$

$$FM2(x) = \begin{cases} 1, & \text{dacă } x \in [0, 0.5] \\ 3, & \text{dacă } x \in [0.5, 1] \end{cases}$$

$$FM3(x) = \begin{cases} 1, & \text{dacă } x \in [0, 0.5] \\ 2, & \text{dacă } x \in [0.5, 1] \end{cases}$$




Fig. 4.3.3-4

4.3.4.4. ARHITECTURA 4. (pxpx1)

Dacă nu este disponibilă o MCX2 se poate utiliza o alternativă a arhitecturii 3.




Fig. 4.3.4-1

- Un procesor lucrează cu MP numai prin intermediul MGP. Accesul la modulul de MC local are loc prin magistrala proprie MGP și prin MGL corespunzătoare. Pentru accesul la o MC externă procesorul utilizează MCP, MG și MGL a destinației.
 - Conflictele apar în utilizarea MG și a MC.
 - Ca în cazul arhitecturii 2 nu dă prioritate procesorului ce are controlul MG.
 - Ca și în cazul arhitecturii 1 activitatea procesoarelor fiind simetrică, un procesor generează și primește mesaje astfel că un procesor este întrerupt cu o frecvență (λ) dublă față de frecvența de generare a mesajelor.
- $$\lambda = 2\lambda_p \quad (4.3.4-1)$$
- Disciplina de deservire a coilor este FIFO.

4.3.4.1. MODELAREA CU LANȚ MARKOV

Cazul $(2 \times 2 \times 2)$

In acest caz starea este definită $(\)$ astfel:

$$\left(\begin{bmatrix} a_1 & b_1 \\ c_1 & d_1 \end{bmatrix}, \begin{bmatrix} a_2 & b_2 \\ c_2 & d_2 \end{bmatrix} \right)$$

(4.3.4.1-1)

Diagrama de tranziție a stărilor este următoarea:




Fig. 4.3.4

Simetria sistemului poate fi utilizată pentru obținerea lanțului Markov comasat. Structura acestuia este similară cu a lanțului exact cu singura deosebire că procesoarele sunt ordonate conform stării lor (sunt grupate: procesoarele active împreună, procesoarele din cadră împreună,...) Nărăuținează de numărul de ordine al procesorului ci numai de cel al memoriei. Poziția unei matrice a stării nu mai corespunde numărului de ordine al procesorului. Poziția numărului de ordine al memoriei indică poziția din sistemul ordonat (stare) de procesorul asociat.




Fig. 4.3.4-3

După calculul probabilităților de tranziție valoarea puterii de prelucrare rezultă

$$P = \frac{S_{+1}}{7S^2 + 3S + 4} \quad (4.3.4.1-2)$$

$$\text{unde } S = 2S_p = 2S_t \frac{p-1}{p} \quad (4.3.4.1-3)$$

4.3..4.2. MODEL CU SA




Fig.4.3-4

4.3..4.3. MODELUL CU IE

Tranzitiiile din fig.4.3-5 au urmatoarea semnificație:

- a_1, a_2, a_3 - generareă timpul cît procesorul este activ, cît va lucra cu memoria, memoria cerută;
- a_4, a_5, a_6 - prelucrare;
- a_7, a_8, a_9 - selectarea cererării cea mai prioritată de la proceso-

- rul care a primit MGG) și o atingere în cîrul la MGL;
- a_{10}, a_{11}, a_{12} - deasemenea o cerere din sir; . . .
- a_{13}, a_{14}, a_{15} - alocare MGL;
- a_{16}, a_{17}, a_{18} - selectarea traseului în funcție de necesitatea alocării MGG;
- a_{19}, a_{20}, a_{21} - lucrul cu MC1, MC2 respectiv MC3;
- a_{22}, a_{23}, a_{24} - eliberare MGL;
- a_{25}, a_{26}, a_{27} - selectarea traseului marcajului în funcție de necesitatea eliberării MGG;
- a_{28} - selectarea marcajului care va primi MGG;
- a_{29} - alocare MGG;
- a_{30} - selectarea traseului marcajului în funcție de lumenarea cerută;
- a_{31} - selectarea marcajului care va elibera MGG;
- a_{32} - eliberare MGG;
- a_{33} - selectarea traseului în funcție de MGL care trebuie eliberată.

Descrierea formală a modelului este:

$$L = \{b_1 [8], \dots, b_{43}[8], b_{44}, \dots, b_{47}\}$$

$$P = R = \{r_1, \dots, r_{16}\}$$

$$A = \{a_1, \dots, a_{33}\}$$

$$\xi = \{\tau, \lambda, \mu\}$$

$$M_0(b_1) = 1; M_0(b_2) = 1; M_0(b_3) = 1;$$

$$M_0(b_{44}) = 1; M_0(b_{45}) = 1; M_0(b_{46}) = 1; M_0(b_{47}) = 1$$

unde atributul 8 al marcajelor va fi 1 dacă MGG este alocat și 0 în caz contrar.

Procedurile de tranziție sunt:


$$\begin{aligned} a_1 &= (T(b_{28}, b_1), o, [T \rightarrow M(b_1(1)) := 1; L(b_1(2)) := \dots; \\ &= DEXP(\lambda); M(b_1(3)) := DEXP(\mu); M(b_1(4)) := FM; E(b_1(7)) := \\ &= M(b_1(2))/2]) \end{aligned}$$

a_2 și a_3 analog cu a_1


$$a_4 = (T(b_4, b_7), M(b_4(7)), -)$$

$$a_5 \text{ și } a_6 \text{ analog cu } a_4$$

Fig. 4.3.4-5



Analog pentru procesorul 2 și 3



- $a_7 = (Y(r_1, b_7, b_{35}, Q_1), o, -)$
 $a_8 \text{ si } a_9 \text{ analog cu } a_7$
 $a_{10} = (T(Q_1, b_{10}), o, -)$
 $a_{11} \text{ si } a_{12} \text{ analog cu } a_{10}$
 $a_{13} = (J(b_{10}, b_{42}, b_{13}), o, -)$
 $a_{14} \text{ si } a_{15} \text{ analog cu } a_{13}$
 $a_{16} = (X(r_4, b_{13}, b_{16}, b_{17}), (o, o), -)$
 $a_{17} \text{ si } a_{18} \text{ analog cu } a_{16}$
 $a_{19} = (T(b_{16}, b_{22}), M(v_{16}(7)), [T \rightarrow M(v_{22}(5)) : = M(v_{22}(5)) : L(v_{22}(5)) + M(b_{22}(2)); M(b_{22}(6)) : = L(v_{22}(5))/t])$
 $a_{20} \text{ si } a_{21} \text{ analog cu } a_{19}$
 $a_{22} = (Y(r_7, b_{22}, b_{41}, b_{25}), (o, o, -))$
 $a_{23} \text{ si } a_{24} \text{ analog cu } a_{22}$
 $a_{25} = (X(r_{10}, b_{25}, b_{28}, b_{29}), (o, o), -)$
 $a_{26} \text{ si } a_{27} \text{ analog cu } a_{25}$
 $a_{28} = (Y_3(r_{19}, b_{17}, b_{19}, b_{21}, b_{34}), (o, o, o), -)$
 $a_{29} = (J(b_{34}, b_{47}, b_{35}), o, [T \rightarrow M(v_{35}(2)) : = 1])$
 $a_{30} = (X_3(r_{14}, b_{34}, b_{35}, b_{36}, b_{37}), (o, o, o), -)$
 $a_{31} = (Y_3(r_{15}, b_{29}, b_{31}, b_{33}, b_{38}), (o, o, o), -)$
 $a_{32} = (F(b_{39}, b_{40}, b_{47}), o, [T \rightarrow M(v_{40}(8)) : = o])$
 $a_{33} = (X_3(r_{16}, b_{40}, b_{41}, b_{42}, b_{43}), (o, o, o), -)$

unde FM este analogă cu ceea din 3.5.2.2.

Procedurile de realizare sunt:

- $r_1 : [T \rightarrow M(r_1) : = 1]$
 analog r_2 și r_3 .
 $r_4 : [(M(b_{13}(1)) = M(b_{13}(4))) \vee (M(b_{13}(3)) = 1) \rightarrow M(r_4) : = 1 ; T \rightarrow M(r_4) : = 2]$
 analog r_5 și r_6
 $r_7 : [T \rightarrow M(r_7) : = 1]$
 analog r_8 și r_9

$r_{10} : [M(b_{25}(1)) = M(b_{25}(4)) \rightarrow M(r_{10}) := 1; T \rightarrow M(r_{10}) := 2]$

analog r_{11} și r_{12}

$r_{13} : [T \rightarrow M(r_{13}) := 1]$

$r_{14} : [(M(b_{35}(4)) = 1) \rightarrow M(r_{14}) := 1; (M(b_{35}(4)) = 2) \rightarrow M(r_{14}) := 2;$
 $T \rightarrow M(r_{14}) := 3]$

$r_{15} : [T \rightarrow M(r_{15}) := 1]$

$r_{16} : [(M(b_{40}(1)) = 1) \rightarrow M(r_{16}) := 1; (M(b_{40}(1)) = 2) \rightarrow M(r_{16}) := 2;$
 $T \rightarrow M(r_{16}) := 3]$

4.3.4.4. SCHEMA LOGICA A PROGRAMULUI DE SIMULARE

In acest program facilitățile au următoarea semnificație: 1-MCL; 2 - MC2; 3 - MC3 ; 4 - MGL1; 5 - MGL2; 6 - MGL3 ; 7 - MGG. Sirul de așteptare 1 se formează la MGL1, 2 la MGL2, 3 la MGL3 și 4 la MGG. Funcția FN2 reprezintă memoria ccerută de oricare procesor și este analogă cu FM din modelul cu RE. Variabila 5 calculează $p_2 + p_3$, iar variabila 7, $p_4 + 3$.




Fig.4.3.4-6

4.3.A.5. ARHITECTURA 5 : ($p \times m \times 2$), $m > 1$, $m \leq p$




Fig. 4.3.5-1

- i) MC sunt externe tuturor procesoarelor.
- ii) Accesul la MC presupune ca ML și una din cele două MG să fie libere.
- iii) $m > 1$ altfel una din MG ar fi inutilă
dacă $p = m = 2$ SMM este de tip "crossbar"
- iv) Datorită faptului că MC trebuie adresate pentru citirea și scrierea mesajelor legătura dintre timpul mediu de prolucreare și timpul mediu dintre două mesaje la același procesor este: $\lambda = 2\lambda_p$.
- v) Disciplina de desrvirea cozilor este FIFO.

(4.3.5-1)


4.3.A.5.1. MODEL SA

Acest caz va fi tratat și în cazul mai general $p \times m \times b$ cu b magistrale utilizând modele de tip lanț Markov. Utilizând însă chiar lanțurile Markov comasate conduce la un număr foarte mare de stări. Din acest motiv s-a recurs în acest caz la modelarea cu sisteme de cozi de așteptare de tip $M/E/2^j/P/P$ în care MG sunt singurele surse potențiale de conflict.

Urmând modelul lui Palm $E/I/S$ și în aceleasi condiții la modelul $M/M/1$ se pot deduce următoarele rezultate:

Spunem că sistemul de așteptare se află în stareu S_j la momentul t dacă j procesoare nu sunt în stare activă. Evident dacă $j < b$ (numărul magistralelor) nu se formează sir de așteptare și există $b-j$ MG libere; dacă $j > b$ apar siruri de așteptare (în ordinea PIPS - FIFO).

-In intervalul $(t, t + \Delta t)$ pot avea loc următoarele tranziții.



i) $S_j \rightarrow S_i$ cu probabilitatea:

$$(1-\mu_j) \Delta t [1 - (p-j)\lambda \Delta t], \text{ dacă } j = 0, 1, \dots, b-1$$

sau

$$(1-\mu_b) \Delta t [1 - (p-j)\lambda \Delta t] \text{ dacă } j = b, b+1, \dots, p$$

ii) $S_{j+1} \rightarrow S_j$ cu probabilitatea:

$$(j+1)\mu \Delta t \text{ dacă } j = 0, 1, \dots, b-1$$

$$b\mu \Delta t \text{ dacă } j = b, b+1, \dots, p$$

iii) $S_{j-1} \rightarrow S_j$ cu probabilitatea

$$(p-j+1)\lambda \Delta t$$

Așadar:

Fig. 4.3.5-2

$$P_0(t+\Delta t) = \mu \Delta t P_1(t) + (1-\mu \lambda \Delta t) P_0(t) + \epsilon(\Delta t)$$

$\epsilon(\Delta t) \rightarrow 0$ cind $\Delta t \rightarrow 0$

$$P_j(t+\Delta t) = \{1 - [u_j + (p-j)\lambda] \Delta t\} P_j(t) + (j+1)\mu \Delta t P_{j+1}(t) + (p-j+1)\lambda \Delta t P_{j-1}(t) + \epsilon(\Delta t), \quad j = 1, 2, \dots, b-1$$

$$P_j(t+\Delta t) = \{1 - [b\mu + (p-j)\lambda] \Delta t\} P_j(t) + b\mu \Delta t P_{j+1}(t) + (p-j+1)\lambda \Delta t P_{j-1}(t) + \epsilon(\Delta t), \quad j = b, b+1, \dots, p$$

Dacă, împărțind cu Δt ambele membri ai ecuațiilor de mai sus și trecând la limită se obține sistemul de ecuații diferențiale:

$$\frac{d}{dt} P_0(t) = \mu P_1(t) - \mu \lambda P_0(t)$$

$$\frac{d}{dt} P_j(t) = -[u_j + (p-j)\lambda] P_j(t) + (j+1) \mu P_{j+1}(t) + (p-j+1) \lambda P_{j-1}(t) \quad j = 1, 2, \dots, b-1$$

$$\frac{d}{dt} P_j(t) = -[b\mu + (p-j)\lambda] P_j(t) + b\mu P_{j+1}(t) + (b-j+1) \lambda P_{j-1}(t) \quad j = b, b+1, \dots, p$$

In cazul echilibrului statistic:

$$\lim_{t \rightarrow \infty} P_j(t) = p_j \quad \text{și} \quad \frac{d}{dt} P_j(t) = 0$$

sistemul devine:

$$p \lambda p_0 = \mu p_1$$

$$(j+1) \mu p_{j+1} = [b u_j + (p-j)\lambda] \cdot p_j - (p-j+1) \lambda p_{j-1} \quad j = 1, 2, \dots, b-1.$$

$$b \mu p_{j+1} = [b \mu + (p-j)\lambda] p_j - (p-j+1) \lambda p_{j-1} \quad j = b, b+1, \dots, p.$$

Soluțiile acestui sistem sunt:

$$p_j = \begin{cases} C_p^j S^{j-p_0} & \text{dacă } j = 0, 1, \dots, b-1 \\ \frac{p(p-1)\dots(p-j+1)}{b^{j-p+1} (b-1)!} S^{j-p_0} & \text{dacă } j = b, b+1, \dots, p. \end{cases}$$

Cum:

$$\sum_{j=0}^p p_j = 1$$

se obține:

$$p_0 = \left[\sum_{j=0}^{b-1} c_p^j s^j + \sum_{j=b}^p s^j \frac{p!}{b! (p-j)! b^{j-p}} \right]^{-1}$$

sau schimbând indicii de sumare:

$$p_0 = \left[\sum_{j=0}^{b-1} c_p^j s^j + \frac{p!}{(p-b)! b!} s^b \sum_{k=0}^{p-b} \frac{(p-b)!}{(p-b-k)!} \left(\frac{s}{b}\right)^k \right]^{-1}$$

Notând:

$$A(s, b; p-b) = \sum_{k=0}^{p-b} \frac{(p-b)!}{(p-b-k)!} \left(\frac{s}{b}\right)^k$$

și cum legea lui Poisson este dată de:

$$\tilde{p}(i, \alpha) = e^{-\alpha} \frac{\alpha^i}{i!}, i \in \mathbb{N}$$

în care luăm $i = p - b$ și $\alpha = b s^{-1}$

Atunci:

$$\tilde{p}_0^{-1} = \sum_{j=0}^{b-1} c_p^j s^j + c_p^b s^b \frac{1-\tilde{p}(i+1, \alpha)}{\tilde{p}(i, \alpha)}$$

sau:

$$\begin{aligned} \tilde{p}_0^{-1} &= \frac{1}{e^{-\alpha} \frac{\alpha^p}{p!}} \left[\sum_{k=0}^{b-1} \left(\frac{b}{s}\right)^{-k} \frac{b^k}{k!(p-k)!} e^{-\alpha} \alpha^p + \right. \\ &\quad \left. + \frac{s^b}{b!(p-b)!} e^{-\alpha} \alpha^p \frac{1-\tilde{p}(i+1, \alpha)}{e^{-\alpha} \frac{\alpha^{p-b}}{(p-b)!}} \right] = \\ &= \frac{1}{p(p, \alpha)} \left[\sum_{k=0}^{b-1} \frac{b^k}{k!} \tilde{p}(p-k, \alpha) + \frac{b^b}{b!} (1-\tilde{p}(i+1, \alpha)) \right] \end{aligned}$$

notând:

$$B(p, b, \alpha) = \sum_{k=0}^{b-1} \frac{b^k}{k!} \tilde{p}(p-k, \alpha) + \frac{b^b}{b!} (1-\tilde{p}(i+1, \alpha))$$

$$p_0 = \frac{\tilde{p}(p, \alpha)}{B(p, b, \alpha)}$$

și

$$p_j = \begin{cases} \frac{b^j}{j!} \cdot \frac{\tilde{p}(p-j, \alpha)}{B(p, b, \alpha)} & \text{dacă } j = 0, 1, \dots, b-1 \\ \frac{b^b}{b!} \cdot \frac{\tilde{p}(p-j, \alpha)}{B(j, b, \alpha)} & \text{dacă } j = b, b+1, \dots, p. \end{cases}$$

cas in care puterea de prelucrare P devine

$$P = \frac{\lambda b}{\lambda} \cdot \frac{B(p-1, b, \alpha)}{B(p, b, \alpha)}$$

In cazul in care $b = 2$

$$P = \frac{2\mu}{\lambda} \cdot \frac{B(p-1, 2, \alpha)}{B(p, 2, \alpha)}$$

4.3.2.5.2. MODELUL CU RE

- Tranzitiile din fig. 4.3.5-3 au urmatoarea semnificatie:
- a_1, a_2, a_3 - generaza timpul cat procesorul este activ, memoria ceruta si timpul cat va lucra cu memoria;
- a_4, a_5, a_6 - prelucrare;
- a_7 - selectarea marcajului care va intra in girul de asteptare pentru ocuparea unei MGG;
- a_8 - cerere de magistrala;
- a_9 - alocarea unei magistrale;
- a_{10} - selectarea traseului marcajului in functie de memoria ceruta;
- a_{11}, a_{12}, a_{13} - intrarea in girul de asteptare la MC1, MC2 respectiv MC3;

- a_{14}, a_{15}, a_{16} - ieșirea din șirul de așteptare respectiv;
 a_{17}, a_{18}, a_{19} - alocarea MC1, MC2 respectiv MC3;
 a_{20}, a_{21}, a_{22} - lucrul cu memoria MC1, MC2, respectiv MC3;
 a_{23}, a_{24}, a_{25} - eliberarea MC1, MC2 respectiv MC3;
 a_{26} - selectarea marcajului care va elibera o MGK;
 a_{27} - selectorarea traseului marcajului în funcție de procesorul care a lucrat cu memoria.

59




Fig. 4.3.5-3

Macroreteaua RH reprezintă alocatorul pentru cele 2 magistrale globale.

Descrierea formală a modelului este:

$$L = \{b_1[7], \dots, b_{28}[7], b_{29}, b_{30}, b_{31}\}$$

$$P = R = \{r_1, r_2, r_3, r_4\}$$

$$A = \{a_1, a_2, \dots, a_{28}\}$$

$$\xi = \{t, \lambda, \mu\}$$

$$M_0(b_1) = 1; M_0(b_2) = 1; M_0(b_3) = 1;$$

$$M_0(b_{29}) = 1; M_0(b_{30}) = 1; M_0(b_{31}) = 1.$$

Procedurile de tranziție sînt:

$$a_1 = (T(b_1, b_4), o, [T \rightarrow M(b_4(1)) := 1; M(b_4(2)) := DEXP(\lambda);$$

$$M(b_4(3)) := DEXP(\mu); M(b_4(4)) := FM; M(b_4(7)) := M(b_4(2))/2])$$

$$a_2 = (T(b_2, b_5), o, [T \rightarrow M(b_5(1)) := 2; M(b_5(2)) := DEXP(\lambda);$$

$$M(b_5(3)) := DEXP(\mu); M(b_5(4)) := FM; M(b_5(7)) := M(b_5(2))/2])$$

$$a_3 = (T(b_3, b_6), o, [T \rightarrow M(b_6(1)) := 3; M(b_6(2)) := DEXP(\lambda);$$

$$M(b_6(3)) := DEXP(\mu); M(b_6(4)) := FM; M(b_6(7)) := M(b_6(2))/2])$$

$$a_4 = (T(b_4, b_7), M(b_4(7)), -)$$

$$a_5 = (T(b_5, b_8), M(b_5(7)), -)$$

$$a_6 = (T(b_6, b_9), M(b_6(7)), -)$$

$$a_7 = (Y_3(r_1, b_7, b_8, b_9, Q_1), (o, o, o), -)$$

$$a_8 = (T(Q_1, b_{10}), o, -)$$

$$a_9 = (I(b_{10}, Q_1, b_{11}), o, -)$$

$$a_{10} = (X_3(r_2, b_{11}, b_{12}, b_{13}, b_{14}), (o, o, o), -)$$

$$a_{11} = (T(b_{12}, Q_2), o, -)$$

$$a_{12} = (T(b_{13}, Q_3), o, -)$$

$$a_{13} = (T(b_{14}, Q_4), o, -)$$

$$a_{14} = (T(Q_2, b_{15}), o, -)$$

$$a_{15} = (T(Q_3, b_{16}), o, -)$$

$$a_{16} = (T(Q_4, b_{17}), o, -)$$

$a_{17} = (J(b_{15}, b_{29}, b_{13}), o, -)$
 $a_{18} = (J(b_{16}, b_{30}, b_{19}), o, -)$
 $a_{19} = (J(b_{17}, b_{31}, b_{20}), o, -)$
 $a_{20} = (T(b_{18}, b_{21}), M(b_{18}(3)), -)$
 $a_{21} = (T(b_{19}, b_{22}), M(b_{19}(3)), -)$
 $a_{22} = (T(b_{20}, b_{23}), M(b_{20}(3)), -)$
 $a_{23} = (T(b_{21}, b_{24}), o, -)$
 $a_{24} = (T(b_{22}, b_{25}), o, -)$
 $a_{25} = (T(b_{23}, b_{26}), o, -)$
 $a_{26} = (Y_3(r_3, b_{24}, b_{25}, b_{26}, b_{27}), (o, o, o), -)$
 $a_{27} = (F(b_{27}, b_{28}, RH), o, [T \rightarrow M(b_{28}(5)) := M(b_{27}(5)) + M(b_{27}(2)); M(b_{28}(6)) := M(b_{28}(5))/t])$
 $a_{28} = (X_3(r_4, b_{28}, b_1, b_2, b_3), (o, o, o), -)$


Procedurile de rezoluție sunt :

$r_1: [T \rightarrow M(r_1) := 1]$
 $r_2: [(M(b_{11}(4)) = 1) \rightarrow M(r_2) := 1; (M(b_{11}(4)) = 2) \rightarrow M(r_2) := 2;$
 $\quad T \rightarrow M(r_2) := 3]$
 $r_3: [T \rightarrow M(r_3) := 1]$
 $r_4: [(M(b_{19}(1)) = 1) \rightarrow M(r_4) := 1; (M(b_{19}(1)) = 2) \rightarrow M(r_4) := 2; T \rightarrow M(r_4) := 3]$

4.3.A.5.3. SCHEMA LOGICA A PROGRAMULUI GPSS

În acest program facilitatea 1 reprezintă MC1, facilitatea 2 MC2, facilitatea 3 MC3. Storage-ul 1 reprezintă cele două MGG. Sirurile de așteptare 1, 2, 3, 4 se formază la MC1, MC2, MC3 respectiv MGG. Funcția 2 este analogă cu cea din 4.3.2.4. Variabila 8 reprezintă MGL necesară, în funcție de memoria corută.

Fig. 4.3.6-4



4.3.4.6. ARHITECTURA 6 (pxpx2)




Fig. 4.3.6-5

- i) Memoria comună este distribuită în modulurile locale ale fiecărui procesor.
- ii) M.L a fiecărui procesor este alcătuită din două părți: memorie proprie și memorie comună.
- iii) Memoriile comune externe pot fi adresate utilizând MGL și sursei și destinației cît și una din MGG.
- iv) Procesoarele care au obținut accesul la una din MGG pot întrerupe procese care lucrează cu MGL. Procesoarele întrerupte trec în starea blocată.

v) Disciplina de deservire a cozii este FIFO.

vi) Ca și în cazul magistralei unice

$$\frac{1}{\lambda} = \frac{1}{\lambda_p} + \frac{1}{\mu}$$

sau

$$\lambda = \lambda_p \mu / (\lambda_p + \mu)$$

4.3. 6.1. MODELARE CU LANȚURI MARKOV

Pentru starea sistemului se utilizează aceeași definiție

$$\left(\begin{bmatrix} a_1 & b_1 \\ c_1 & d_1 \end{bmatrix}, \dots, \begin{bmatrix} a_p & b_p \\ c_p & d_p \end{bmatrix} \right)$$

cu semnificațiile menționate anterior.

Cazul 6.1.

Un prim model aproximativ se obține redefinind starea astfel:

$$S = (n_{34}, n_2, n_0, n_1)$$

Se observă că $p = n_{34} - n_2 - n_0 - n_1$ procesoarele a căror NGL e liberă stau în coadă pentru resurse ocupate.

$$S_0 = (p, 0, 0, 0)$$

$$S_5 = (p-4, 2, 2, 0)$$

$$S_1 = (p-2, 1, 1, 0)$$

$$S_6 = (p-5, 2, 2, 0)$$

$$S_2 = (p-3, 1, 1, 0)$$

.

$$S_3 = (p-2, 1, 0, 1)$$

.

$$S_4 = (p-3, 1, 0, 1)$$

.

$$S_{p+1} = (0, 2, 2, 0)$$

$$S_{p+2} = (p-4, 1, 1, 0)$$

$$S_{2p-1} = (p-4, 2, 1, 1)$$

$$S_{p+3} = (p-5, 1, 1, 0)$$

$$S_{2p} = (p-5, 2, 1, 1)$$

.

.

$$S_{2p-2} = (0, 1, 1, 0)$$

$$S_{3p-5} = (0, 2, 1, 1)$$

$$S_{3p-4} = (p-4, 1, 0, 1)$$

$$S_{4p-7} = (p-4, 2, 0, 2)$$

$$S_{3p-3} = (p-5, 1, 0, 1)$$

$$S_{4p-6} = (p-5, 2, 0, 2)$$

.

.

$$S_{4p-8} = (0, 1, 0, 1)$$

$$S_{5p-11} = (0, 2, 0, 2)$$

Sunt în total deci $5p - 10$ stări.

Diagrama de tranziție a stărilor pentru modelul 6.1. este.





Fig. 4.3.6-2

Cazul 6.1. (4x4x2)

Diagrama de tranziție a stărilor




Fig. 4.3.6-3

Cazul 6.2.

In multe cazuri nivelul de detaliere al modelului 6.1 (cu diagrama de tranziție corespunzătoare și cu calculele laborioase legate de calculul probabilităților de tranziție corespunzătoare) este prea ridicat.

~~Un model mai aproximativ nu poate obține rezultatul corect al stării lantului Markov astfel:~~

$$(n_{34}, n_2, n_{01}) \quad \text{unde } n_{01} = n_0 + n_1$$

In acest caz

$$s_0 = (p, 0, 0)$$

$$s_1 = (p-2, 1, 1)$$

$$s_2 = (p-3, 1, 1)$$

$$s_3 = (p-4, 1, 1)$$

$$s_4 = (p-5, 1, 1)$$

⋮

$$s_{p-1} = (0, 1, 1)$$

$$s_p = (p-4, 2, 2)$$


$$s_{p+1} = (p-5, 2, 2)$$

⋮

$$s_{2p-4} = (0, 2, 2)$$

Lantul resultant are deci $2p-3$ stări.

121
Diagrama de tranziție a stărilor pentru cazul 6.1.



Chestii 5;ri: (Amintiri)
Diagrama de transitiile a stariilor.




Fig. 4.3.6-5

4.3.6.2 MODELUL CU RE

Tranzitiiile din fig. 4.3.6-5 au următoarea semnificație:

- a_1, a_2, a_3 - selectarea marcoajului care va iniția un nou ciclu;
- a_4, a_5, a_6 - generarea timpului cît procesorul este activ, a memoriei corute și a timpului de lucru cu memoria;
- a_7, a_8, a_9 - prelucrare;
- a_{10}, a_{11}, a_{12} - selectarea cererii mai prioritare;
- a_{13}, a_{14}, a_{15} - atențarea cererii la șirul de așteptare la MGL1, MGL2 respectiv MGL3;
- a_{16}, a_{17}, a_{18} - deasarea unei cereri din șir;
- a_{19}, a_{20}, a_{21} - alocarea MGL1, MGL2 respectiv MGL3;
- a_{22}, a_{23}, a_{24} - selectarea traseului marcoajului în funcție de memoria corută;
- a_{25}, a_{26}, a_{27} - lucrul cu MC1, MC2 respectiv MC3;
- a_{28}, a_{29}, a_{30} - eliberarea MGL1, MGL2 respectiv MGL3;
- a_{31}, a_{32}, a_{33} - selectarea traseului marcoajului în funcție de procesorul care nu utilizează MC1, MC2 respectiv MC3;
- a_{34} - deasarea marcoajului în vederea atențării la șirul de așteptare la MGK;

- a_{35} - etagarea cererii în sir;
- a_{36} - detagarea unei cereri din sir;
- a_{37} - alocarea unei MGG;
- a_{38} - selectarea traseului marcajului în funcție de memoria cerută;
- a_{39} - selectarea marcajului care va elibera o MGG;
- a_{40} - eliberarea unei MGG;
- a_{41} - selectarea traseului marcajului în funcție de procesorul care a emis cererea;

Descrierea formală a modelului este:

$$L = \{b_1[8], \dots, b_{47}[8], b_{48}, b_{49}, \dots, b_{50}\}$$

$$P = R = \{r_1, r_2, \dots, r_{16}\}$$

$$A = \{a_1, \dots, a_{41}\}$$

$$\Sigma = \{t, \lambda, \mu\}$$

$$M_0(b_{45}) = 1; M_0(b_{46}) = 1; M_0(b_{47}) = 1$$

Alocatorul de resurse RI are capacitatea 2.

Procedurile de tranziție sunt:

$$a_1 = (Y(r_1, b_{31}, b_{45}, b_1), (o, o), -)$$

Analog a_2 și a_3

$$a_4 = (T(b_4, b_1), o, [T \rightarrow M(b_4(1)) := 1; M(b_4(2)) := DEXP(\lambda); M(b_4(3)) := DEXP(\mu); M(b_4(4)) := FM; M(b_4(7)) := M(b_4(2)) + M(b_4(3))])$$

Analog a_5 și a_6

$$a_7 = (T(b_4, b_7), M(b_4(7)), -)$$

Analog a_8 și a_9

$$a_{10} = (Y(r_4, b_7, b_{37}, b_{10}), (o, o), [\rightarrow M(b_{10}(3)) := DEXP(\mu)])$$

Analog a_{11} și a_{12}

$$a_{13} = (T(b_{10}, Q_1), o, -)$$

Analog a_{14} și a_{15}


$$a_{16} = (T(Q_1, b_{13}), o, -)$$

Analog a_{17} și a_{18}

$$a_{19} = (T(b_{13}, b_{48}, b_{28}), o, -)$$

Analog a_{20} și a_{21}

Fig. 4.3.6-6



$$a_{22} = (X(r_7, b_{16}, b_{19}, b_{20}), (0,0), -)$$

Analog a_{23} și a_{24}

$$a_{25} = (T(b_{19}, b_{25}), M(b_{19}(3)), -)$$

Analog a_{26} și a_{27}

$$a_{28} = (F(b_{25}, b_{28}, b_{48}), 0, [T \rightarrow M(b_{28}(5)) := M(b_{25}(5)) + M(b_{25}(2)); \\ M(b_{28}(6)) := M(b_{28}(5))/t])$$

Analog a_{29} și a_{30}

$$a_{31} = (X(r_{10}, b_{28}, b_{31}, b_{32}), (0,0), -)$$

Analog a_{32} și a_{33}

$$a_{34} = (Y_3(r_{13}, b_{20}, b_{22}, b_{24}, b_{37}), (0,0,0), -)$$

$$a_{35} = (T(b_{37}, Q_4), 0, -)$$

$$a_{36} = (T(Q_4, b_{38}), 0, -)$$

$$a_{37} = (T(b_{38}, RH, b_{39}), 0, [T \rightarrow M(b_{39}(8)) := 1])$$

$$a_{38} = (X_3(r_{14}, b_{39}, b_{40}, b_{41}, b_{42}), (0,0,0), -)$$

$$a_{39} = (Y_3(r_{15}, b_{32}, b_{34}, b_{36}, b_{43}), (0,0,0), -)$$

$$a_{40} = (F(b_{43}, b_{44}, RH), 0, [T \rightarrow M(b_{44}(8)) := 0])$$

$$a_{41} = (X_3(r_{16}, b_{44}, b_{45}, b_{46}, b_{47}), (0,0,0), -)$$

Procedurile de rezolvare sunt :

$$r_1 : [T \rightarrow M(r_1) := 1]$$

Analog r_2 , r_3 .

$$r_4 : [T \rightarrow M(r_4) := 2]$$

Analog r_5 , r_6 .

$$r_7 : [(M(b_{16}(4)) = M(b_{16}(1))) \rightarrow (L(b_{16}(8)) = 1) \rightarrow M(r_7) := 1; \\ T \rightarrow M(r_7) := 2]$$

Analog r_8 , r_9 .

$$r_{10} : [(M(b_{28}(4)) = M(b_{28}(1))) \rightarrow L(r_{10}) := 1; T \rightarrow M(r_{10}) := 2]$$

Analog r_{11} , r_{12} .

$$r_{13} : [T \rightarrow M(r_{13}) := 1]$$

$$r_{14} : [(L(b_{39}(4)) = 1) \rightarrow M(r_{14}) := 1; (M(b_{39}(4)) = 2) \rightarrow M(r_{14}) := 2; \\ T \rightarrow M(r_{14}) := 3]$$

$$r_{15} : [T \rightarrow M(r_{15}) := 1]$$

4.3.6

$r_{16} : \begin{cases} M(b_{44}(1)) = 1 \rightarrow M(r_{16}) := 1; \\ M(b_{44}(1)) = 2 \rightarrow M(r_{16}) := 2; \\ T \rightarrow M(r_{16}) := 3 \end{cases}$

4.3.6.3 SCHEMA LOGICA A PROGRAMULUI GPSS

Semnificația facilităților utilizate este următoarea: facilitatea 1 reprezintă MC1, 2-MC2, 3-MC3, 4-MGL1, 5-MGL2, 6-MGL3.

Storaje-ul 1 reprezintă cele două MGG. Sirurile de așteptare 1, 2, 3, 4 se formează la MGL1, MGL2, MGL3, respectiv MGG. Funcția 2 reprezintă memoria cerută. Variabila 8 reprezintă P4+3 (MGL necesară).




Fig.4.3.6-7

4.3.7 ARHITECTURA 7. (pxpxz2)

Această arhitectură constituie o variantă mai performantă a arhitecturii 6.




Fig.4.3.7-1

i) Se evită ca un procesor (de exemplu procesorul 1) să intre într-o stare în care este împiedicat să lucreze cu o MC externă, de către un procesor extern care utilizează MCI_1 .

ii) Se consideră că cererile venind de la MCS pot întrerupe orice procesor (care trece în starea blocat).

iii) Se consideră că mesajele care să se transmită sunt în modul unic.

iv) Strategia de deservire este FIFO

$$v) \frac{1}{\lambda} = \frac{1}{\lambda_p} + \frac{1}{\mu} \text{ sau } \lambda = \frac{\lambda_p \mu}{\lambda_p + \mu} \quad (4.3.7-1)$$

Lanțul Markov exact care modelizează comportarea sistemului are starea definită ca în cazul arhitecturii 6. Dispare automat situația ca un procesor să treacă în coda de asteptare pentru o resursă externă fiindcă magistrala să locală este ocupată.

4.3.7.4 MODELUL APROXIMATIV 7.1 (pxpx2)

Acest model este construit ca în cazul 5.1

Starea va fi deci descrisă de tripletul

$$(n_{34}, n_2, n_0)$$

$p - (n_{34} + n_2 + n_0)$ procesoare vor sta în coda pentru resurse ocupate.

Stările lanțului Markov corespunzător vor fi:

$$s_0 = (p, 0, 0) \quad s_{2p} = (p-4, 2, 1)$$

$$s_1 = (p-2, 1, 1) \quad s_{2p+1} = (p-5, 2, 1)$$

$$s_2 = (p-2, 2, 0)$$

$$s_3 = (p-3, 1, 1)$$

$$s_4 = (p-3, 2, 1)$$

$$s_5 = (p-3, 2, 0)$$

$$s_{3p-4} = (0, 2, 1)$$

$$s_6 = (p-4, 2, 2)$$

$$s_{3p-3} = (p-4, 2, 0)$$

$$s_7 = (p-5, 2, 2)$$

$$s_{3p-4} = (p-5, 2, 0)$$

$$\vdots$$

$$\vdots$$

$$s_{p+2} = (0, 2, 2)$$

$$s_{4p-7} = (0, 2, 0)$$

$$s_{p+3} = (p-4, 1, 1)$$

$$s_p = (p-5, 1, 1)$$

$$\vdots$$

$$s_{2p-1} = (0, 1, 1)$$

Lanțul conține deci 4 p-6 stări.

Diagrama de tranziție a stărilor.




Fig. 4.3.f-2

4.3.7.2 CĂSUȚ 7 (4x4x2)

Modulul aproximativ.

Diagrama de tranziție a stărilor




Fig. 4.3.7-3

4.3.7.3 MODELUL CU RE

Modelul cu RE din acest caz trebuie să conțină pe lîngă ceea ce se vede în fig. 4.3.7-4 încă două porțiuni identice pentru p_2 și p_3 , precum și porțiunea de alocare și eliberare a unei MGG așa cum apare în modelul precedent.




Fig. 4.3.7-4

Tranzitiiile din fig. 4.3.7-4 au următoarea semnificație:
 a_1, \dots, a_9 analog cu cazul precedent;
 a_{10}, a_{11}, a_{12} analog cu a_{22}, a_{23}, a_{24} din cazul precedent;
 a_{13}, a_{14}, a_{15} analog cu a_{10}, a_{11}, a_{12} din cazul precedent;
 a_{16}, \dots, a_{24} analog cu a_{13}, \dots, a_{21} din cazul precedent;
 a_{25}, \dots, a_{33} analog cu cazul precedent.

Descrierea formală a modului este identică cu cea din cazul precedent.

Procedurile de tranzitie sunt analoage cu cele din cazul precedent conform specificațiilor de mai sus.

Procedurile de tranzitie sunt:

$$r_1 : [T \rightarrow M(r_1) : = 1]$$

analog r_2, r_3

$$r_4 : [(M(b_7(4)) = 1) \rightarrow M(r_4) : = 1; T \rightarrow M(r_4) : = 2]$$

analog r_5, r_6 .

$$r_7 : [T \rightarrow M(r_7) : = 2]$$


analog r_8, r_9 .

$$r_{10} : [(M(b_{28}(1)) = M(b_{28}(4)) \rightarrow M(r_{10}) : = 1; T \rightarrow M(r_{10}) : = 2]$$

analog r_{11}, r_{12} .

4.3.7.4 Schema logică a programului SPSS

Facilitățile din acest program au următoarea semnificație: facilitatea 1 reprezintă MC1, 2 - MC2, 3 - MC3, 4 - MCL1, 5 - MGL2, 6 - MGL3. Sorage-ul 1 reprezintă cele două MG. Funcția 2 reprezintă memoria cerută. Variabila 8 calculată cu p 4 + 3, reprezintă adăugația MGL necesară.



131
4.3.8 ARHITECTURA 6 (pxpx2)




Fig 4.3.8-1

i) Se presupune în acest caz că se folosesc memori cu mai multe porturi care permit mai multe accesuri simultanе. În acest caz ele sunt accesibile direct de la MGG.

ii) Singurele surse de conflict între procesare le constituie cele 2 MGG.

iii) Mesajele sunt schimilate între procesare ca în cazul arhitecturii 6.

$$iv) \frac{1}{\lambda} = \frac{1}{\lambda_p} + \frac{1}{\mu} \quad (4.3.8-1)$$

4.3.8.1 Model cu SA

Această arhitectură poate fi studiată utilizând ca în cazul arhitecturii 5 un sistem de cozi de aşteptare de tipul M/E/2/P/P




Fig. 4.3.8-2

4.3.8.2 MODELUL CU RE

Portiunca de model din fig. 4.3.8-3 trebuie completată ca și în cazul precedent pentru a obține modelul complet al arhitecturii 8.




Fig. 4.3.8-3

Transițiile din fig. 4.3.8.3 au următoarele semnificații:

a_1, \dots, a_9 - analog cu cazul 6;

a_{10}, a_{11}, a_{12} - analog cu a_{22}, a_{23}, a_{24} din cazul 6;

a_{13}, a_{14}, a_{15} - lucrul cu MC1;

a_{16} - selectarea traseului în funcție de memoria cerută;

a_{19}, a_{21}, a_{23} - lucrul cu MC2;

a_{20}, a_{22}, a_{24} - lucrul cu MC3;

a_{25}, a_{26}, a_{27} - selectarea murenjului care va elibera o MC6;

a_{28}, a_{29}, a_{30} - calculul atributelor 5 și 6.

Descrierea formală a modelului este:

$$L = \{b_1[7], \dots, b_{47}[7]\}$$

$$P = L = \{r_1, \dots, r_{16}\}$$

$$A = \{a_1, \dots, a_{30}, a_{34}, \dots, a_{41}\}$$

$$\xi = \{t; \lambda, \mu\}$$

$M_o(b_1) = 1$; $M_o(b_2) = 1$; $M_o(b_3) = 1$.

Procedurile de transiție sunt :

a_1, \dots, a_6 sunt identice cu cele din cazul arhitecturii 6.

$a_7 = (T(b_4, b_7), M(b_4(7)), [T \rightarrow M(b_7(3)) : = DEXP(\mu)])$

analog a_1, a_9 .

$a_{10} = (X(r_4, b_7, b_{10}, b_{11}), (o, o), -)$

analog a_{11}, a_{12} .

$a_{13} = (T(b_{10}, b_{16}), M(b_{10}(3)), [T \rightarrow M(b_{16}(5)) : = M(b_{16}(5)) +$

$+ M(b_{16}(2)); M(b_{16}(6)) : = M(b_{16}(5))/t])$

analog a_{14}, a_{15} .

$a_{16} = (X(r_7, b_{40}, b_{17}, b_{18}), (o, o), -)$

analog a_{17}, a_{18} .

$a_{19} = (T(b_{17}, b_{25}), M(b_{17}(3)), -)$

analog a_{21}, a_{23} .

$a_{20} = (T(b_{18}, b_{26}), M(b_{18}(3)), -)$

analog a_{22}, a_{24} :

$a_{25} = (Y(r_{10}, b_{25}, b_{26}, b_{21}), (o, o), -)$

analog a_{26}, a_{27} .

$a_{28} = (T(b_{31}, b_{34}), o, [T \rightarrow M(b_{34}(5)) : = M(b_{31}(5)) + M(b_{31}(2));$

$M(b_{34}(6)) : = M(b_{34}(5))/t])$

analog a_{29}, a_{30} .

Procedurile de rezoluție sunt :

r_1, \dots, r_6 - analog ca în cazul arhitecturii 6.

$r_7 = [(M(b_{20}(4)) = 2) \rightarrow M(r_7) : = 1; T \rightarrow M(r_7) : = 2]$

analog r_8, r_9 .

$r_{10} : [T \rightarrow M(r_{10}) : = 1]$

analog r_{11}, r_{12} .

4.3.8.3 SCHEMA LOGICA A PROGRAMULUI GPSS

In acest program se folosesc următoarele 1, 2, 3, 4 reprezentări
MC1, MC2, MC3 (cu capacitatea 3 - fiind memorii cu 3 căi de acces)

respectiv cele două MGG. Sirul de aşteptare 1 se formează la MGG.




Fig. 4.3.8-3
Fig. 4.3.8-4

4.15 ARHITECTURA (principiu) program




Fig. 4.3.9-1 Fig. 4.3.9-1

- i) Procesoarele și MC sunt conectate prinț-urii net de b MGGS.
- ii) În fiecare MGGS poate conecta orice procesor la orice MC.
- iii) În fiecare procesor are acces exclusiv la o MC.
- iv) Schimbul de mesaje are loc printr-o comunicație MC în cadrul procesorului expeditor scrie și din același procesor și destinatarul este legat cind condițiile de rendez-vous sunt înfăptuite.
- v) Conflicturi pot apărea atât datorită MGGS parteajate cât și a MC parteajate.

Model cu SA




Fig 4.39-2

4.3.9.1 MODEUL APPROXIMATIV 9.1 ($p \geq m > b$)


Starea sistemului este reprezentată de percheze

$$(n_2, n_1)$$

unde n_2 = numărul procesoarelor care lucrează o memorie exter-
nă comună

n_1 = numărul procesoarelor în coadă pentru o resursă
evident $p = n_{34} + n_2 n_1$

Modelul rezultat va fi un lanț Markov cunoscut având
următoarea diagramă de tranziție a stărilor



Numărul total de stări este:

$$N = 1 + \frac{b(b+1)}{2} + b(p-b) = 1 + b \left[p + \frac{1}{2}(1-b) \right]$$

Fig. 4.3.9-3

Frecvențele de tranziție sunt evaluate presupunind că fiecare procesor activ poate solicita orice memorie cu aceeași probabilitate. În plus se presupune că fiecare procesor din coadă poate solicita orice MC, curenț ocupată, cu aceeași probabilitate (cînd o magistrală devine liberă).

Presupunind că suntem în starea $(i; j)$, pot apărea tranziții în cel mult patru stări vecine:

$(i+1, j)$, $(i-1, j)$, $(i, j+1)$, $(i, j-1)$
tranziții notate respectiv

$$i \rightarrow i + 1, i \rightarrow i - 1, j \rightarrow j + 1, j \rightarrow j - 1$$

Frecvențele de apariție a acestor tranziții sunt:

$$F(i \rightarrow i+1) = (p-i-j)\lambda \frac{m-i}{m} \quad 0 \leq i < b \\ p = 1 - j > 0$$

$$F(i \rightarrow i-1) = \begin{cases} i\mu \left[\frac{i-1}{i} \right]^j & i < b \\ b\mu \left[\frac{b-1}{m} \right]^j & i = b \end{cases}$$

$$F(j \rightarrow j+1) = \begin{cases} (p-i-j) \frac{i}{m} \lambda & i < b, p-i-j > 0 \\ (p-b-j) \lambda & i = b, p-b-j > 0 \end{cases}$$

$$F(j \rightarrow j-1) = i\mu - F(i \rightarrow i-1)$$

4.3.4.2 MODELUL 9.2. $(p_{MAB}) \quad p > a > b$

Starea lanțului Markov este definită ca în cazul modelului 9.1.

Starea lanțului Markov comasat poate fi definită pornind de la un lanț Markov mai precis cu starea:

$$(n_2, pr_1, pr_2, \dots, pr_b, pr_{b+1}, pr_{b+2}, \dots, pr_m)$$

unde

pr_1, pr_2, \dots, pr_b sunt numerele de ordine a procesoarelor care lucrează cu o MC aranjate în ordine descrescătoare;

$pr_{b+1}, pr_{b+2}, \dots, pr_m$ sunt numerele de ordine a procesoarelor în coadă pentru o MC inaccesibilă din lipsa unei MG, aranjate în ordine descrescătoare.

In acest caz metoda de evaluare a frecvențelor de tranziție presupune că se știe numărul de stări comasate într-o macrostare. Se adună toate frecvențele de tranziție din stările comasate către fiecare stare vecină și se definește frecvența de tranziție ca fiind raportul dintre suma frecvențelor și numărul de stări comasate.

Dacă se conțină stările $\{s_i\}$, $i = 1, \dots, L$ în macrostarea X_1 stările $\{t_j\}$, $j=1, \dots, M$ în macrostarea X_2 , și dacă frecvențele de tranziție din s_i în t_j ale lanțului inițial, sunt $r_{si,tj}$ atunci frecvența de tranziție din X_1 în X_2 este dată de

$$F_{x1,x2} = \frac{1}{L} \sum_{i=1}^L \sum_{j=1}^M r_{si,tj}$$

In cazul în care stările conștante au probabilități staționare legale nu se comite nici o eroare. In caz contrar noile frecvențe sunt aproximative.

Accastă metodă este dificil de aplicat în cazul general pxmxb deoarece numărul de stări ale lanțului inițial este din ce în ce mai mare.

Notăm cu ℓ suma dintre numărul de procesare, lucrind cu σ MC, și numărul de procesare din coadă. Se observă că ℓ este în același timp diferența dintre numărul total de procesare și numărul procesoarelor active.

$\ell = 0$ apare o singură stare;

$\ell = 1$ apare o singură stare;

$\ell = 2$ apar două stări (una cu un procesor lucrând cu MC și una în coadă);

$\ell \geq 3$ apăr ℓ stări,

Se știe că numărul partițiilor neordonate a mulțimii de n elemente în k părți, $k, n \in \mathbb{Z}$ este:

$$c_k(n) = c_k(n-k) + c_{k-1}(n-k) + \dots + c_1(n-k) + c_0(n-k)$$

$$\text{unde } c_k(n) = 0 \quad n < k, k < 0$$

$$c_0(n) = 0 \quad n > 0$$

$$c_k(n) = 1 \quad k \geq 0$$

Numărul stărilor cu $n_2 = i$, $i < b$, $\ell \geq 3$ este $p_i(\ell)$

Din acestea $p_{i-k}(\ell-i)$ au k cozi, la memorie, vide.

Numărul stărilor dintr-un SMI (pxmxb) cu $\ell = k+b$, $\ell \geq b+1$, $n_m = b$, este:

$$\sum_{j=0}^k [c_b(j+b)c_{m-b}(k-j+m-b)] \quad k \leq p-b$$

Din acestea $c_b(\ell)$ stări nu au nici un procesor în coadă pentru MC, în scopul de a lucra cu o MC.

iar $c_{b-j}(\ell-b)$ este numărul stărilor fără coadă la MC și fără coadă la $j < b$ din memorii.

Numărul stărilor în care există procesoare în coadă

- pentru MG este:

$$\sum_{j=0}^{k-1} [c_b(j+b)c_{m-b}(k-j+m-b)], \quad k \leq p-b$$

Numărul stărilor ce au procesoare în coadă pentru MG și cu cel puțin o coadă vidă în MG respectiv este:

$$\sum_{j=0}^{k-1} c_{b-1}(j+b-1) \quad k \leq p-b$$

Frecvențele de tranziție din cazul 9.1 rămân neînimbătate cu o singură excepție

$$F(i \rightarrow i-1) = \begin{cases} \frac{\sum_{n=0}^i n \mu c_i - n \delta_j)}{c_i (i+j)} & i < b \\ \frac{\sum_{n=0}^b n \mu c_{b-n} (i+j-b)}{c_b (n+b) c_{m-b} (f-n+m-2b)} & i = b \end{cases}$$

4.3.9.3 MODELUL 9.3 (pxmb) $p > m > b$

Modelurile precedente deși foarte generale conduc la calcule analitice deosebit de laborioase. Din acest motiv am studiat și cel mai simplu model în care starea este un set care reprezintă numărul procesoarelor active. Nu se mai ține o evidență a stării cozilor interne. Frecvențele de tranziție au fost calculate utilizând tehnică de mediere propusă în cadrul modelului 9.2.

Diagrama de tranziție a stării:




Fig. 4.3.9-4

Dacă se notează cu $\tilde{m}(i)$ probabilitatea stării i la $t=0$ și cu $\tilde{m}(p)$ probabilitatea stării p la $t=0$, atunci:

$$\tilde{m}(i) = \left[\frac{\lambda}{\mu} \right]^{p-i} \cdot \frac{p!}{i!} \prod_{k=1}^{p-i} \beta_k^{-1} \tilde{m}(p)$$

$$\tilde{m}(p) = \left\{ 1 + \sum_{j=0}^{p-1} \left[\left(\frac{\lambda}{\mu} \right)^{p-j} \cdot \frac{p!}{j!} \prod_{k=1}^{p-j} \beta_k^{-1} \right] \right\}^{-1}$$

unde

$$\beta_i = \frac{\sum_{j=1}^{b-1} j p_j(i) + b \sum_{j=0}^{i-b} [p_b(j+b) p_{m-b} (i-2b-j+m)]}{\sum_{j=1}^{b-i} p_j(i) + \sum_{j=0}^{i-b} [p_b (j+b) p_{m-b} (i-2b-j+m)]} \quad i \geq 1$$

β_i este raportul dintre suma frecvențelor de transiție din toate stările cu $p-i$ procesoare active în stările cu $p-i+1$ procesoare active și numărul stărilor cu $p-i$ procesoare active.

Puterea de prelucrare va fi:

$$P = \sum_{i=1}^p \tilde{m}_i = \sum_{i=1}^p \frac{\left(\frac{\lambda}{\mu} \right)^{p-i} \frac{p!}{(i-1)!} \prod_{k=1}^{p-i} \beta_k^{-1}}{1 + \sum_{j=0}^{p-1} \left[\left(\frac{\lambda}{\mu} \right)^{p-j} \frac{p!}{j!} \prod_{k=1}^{p-j} \beta_k^{-1} \right]}$$

4.4. ANALIZA COMPARATIVĂ A REZULTATELOR SIMULAREI.

Rezultatele prezentate în continuare sunt obținute pe bază modelelor analitice și a celor de simulare GPSS. Datorită complexității mari a calculilor analitice este dificil ca ele să fie utilizate pentru modele mai complexe. Simularea oferă la acest nivel o alternativă viabilă pentru estimarea performanțelor S2 propuse.

Din multitudinea parametrilor standard oferiti de protocolele GPSS s-au utilizat numai aceia care au permis calculul numărului mediu de procesoare active la o încărcare dată.

Estimările obținute, deși trebuie privite cu o anumită prudență datorată faptului că ele neglijănd o mare parte a pierderilor de performanță datorate problemelor de sincronizare între procese și/sau procesoare. Pe de altă parte s-a menținut ipoteza unor încărcări între o și 1 deci relativ mici.

In ceea ce privește prețul de cost s-a presupus pur și simplu că el este o funcție liniară în care valoarea inițială depinde de costul magistralelor și a altor prețuri independente de numărul procesoarelor; panta depinzând exclusiv de numărul de procesoare. Arhitecturile care depășesc ca număr lo - 20 do procesoare nu mai satisfac ipotezele de modelare ale intrînd în clasa SEM cu prelucrare masivă pentru care săt potibilitățile căt și prețul săt mai mari.

Rezultatele numerice obținute, în ciuda ipotezelor simplificatoare, săt în acord cu performanțele așteptate intuitiv de proiectant. Ele permit o judecată onestă asupra diverselor arhitecturi pentru diverse încărcări, și număr total de procesoare și magistrale.

Toate rezultatele tabelate, și graficele săt obținute cu ajutorul simulării GPSS sau cu ajutorul modelelor analitice (acolo unde a fost posibil și rezonabil).

i) Cazul $b = 1$, $p = 2$ ilustrat în figurile căt și în tabelele ilustrează

Arhitectura 3 (A3) este superioară arhitecturii 4 (A4) care la rîndul ei e superioară arhitecturilor A1 și A2. Arhitecturile 1 și 2 se comportă astfel: pentru încărcări ușoare A1 e superioară, A2 (surprinzător căci A1 generează în medie mai multe apelări ale MGG). Rezultatul se datoră faptului că în încărcări mici, întârzierile introduse de cînd săt și ele mici, conflictele putînd fi deci neglijate. În cazul A2 fiecare acces la o memorie externă blochează un procesor, a cărui probabilitate de a fi activ pe magistrala sa locală este foarte mare în cazul încărcărilor mici. Performanțele celor două arhitecturi săt similare pentru $S_p = 0,5$. Pentru încărcări mai mari A2 devine mai avantajoasă. În scopul comparării se vor utiliza însă mai ales încărcările mici, căci un SEM bine proiectat lucrează în această zonă n caracteristicilor sale. Descompunerea sarcinilor procesorilor în procese, alocarea lor corectă și sincronizarea judicioasă au ca scop ultim tocmai reducerea încărcării SEM.

Pentru încărcări deosebit de mici performanțele arhitecturilor săt aproape identice și A1 nu pare să fi o alegeră reală dat fiind simplitatea ei. Pentru sisteme cu încărcări mari utilizarea unor memorii locale separate de memoria proprie se justifică numai în cazul memorii cu două porturi.

Rezultatele indicate de fig.2,3,4 pentru $p=2, 5, 10$ confirmă aprecierile anterioare. La creșterea numărului de procesoare performanțele arhitecturilor A2, A3 și A4 devin similare

și tind să devină identice. A3 nu mai este net avantajos față de A2 și A4, lucru care pentru încărcări mari se explică intuitiv prin efectul de gîtuire datorat MGG.

A4 pare să se situeze constant ca performanțe între A2 și A3 independent de numărul de procesoare, lucru foarte important căci ea este un bun candidat pentru SEM foarte mari. Încrucișarea curbelor A1 și A2 are loc la încărcări foarte mici.

Odată cu creșterea numărului comunicațiilor interprocessor A1 devine semnificativ mai puțin performanță ca celelalte.

ii) Cazul $b = 2$, figurile și tabelele

O primă concluzie ce se desprinde este că în cazul A5 este că creșterea numărului de procesoare peste 12 duce la o creștere îndoelnică a performanțelor. A5 nu poate constitui o soluție acceptabilă pentru SEM mari, în care așa cum s-a presupus procesoarele interacționază prin schimbări de mesaje. Transferul unui singur mesaj necesită două apelări ale memoriilor comune dublând apropo traficul pe magistralele față de A6, A7, A8.

O comparație a performanțelor celor patru arhitecturi pentru o încărcare fixă arată că A8 e superioară lui A7 care în rîndul ei e superioară lui A6. În cazul SEM mari după atingerea unei puternice limitări de performanță și de consum factorul critic al sistemului. În cazul a 12 procesoare diferențele sunt deja foarte mici.

O comparație a puterii de prelucrare în cazul $b = 1$ și $b = 2$ arată că la saturare puterea de prelucrare a SEM cu două MGG este dublă față de a SEM cu o MGG. Rezultatul este foarte intuitiv căci la saturare factorul critic devine rețea de interconectare.





In final se poate remarcă că diferența între A7 și A8 e mult mai mare decât între A2 și A3. Utilizarea memoriilor cu porturi multiple prezintă se pare interes numai pentru SEM de mare performanță.





Complexitatea modelelor analitice este deja foarte mare în cazul a două magistrale fapt care a condus la utilizarea de modele analitice aproximative și numai pentru SEM de mici dimensiuni.





Cazul MA cu b magistrale a fost abordat pentru cîteva situații particulare ($4 \times 3 \times 2$), ($4 \times 4 \times 3$), ($6 \times 4 \times 1$), ($6 \times 4 \times 2$), ($6 \times 4 \times 3$), ($6 \times 4 \times 4$), ($16 \times 8 \times 3$) prezentate în fig.

Mărciile approximative utilizate sunt să avândă probabilitatea de a fi bune comparativ cu o probabilitatea de similară. Presupunerea făcută că fiecare memorie comună este adresată cu aceeași probabilitate, maximizează valoarea puterii de procesare căci valori mai mari pentru o MC ar implica că ea devine punctul critic al SMC dar valori mai mici ar duce la încărcări sporite pentru celelalte memoriile. Presupunerea că toate procesurile generază aceeași fracțiune din traficul pe magistrul este acuzată de ea conducând la valori mai slabe ale puterii de procesare.


Crescerea eficienței prin creșterea numărului de magistrale este neglijabilă pentru valori mici ale lui α dar devine semnificativă pentru valori mari ale lui α .







147



5. ANALIZA IN TEMP REAL A COMPORTARII SISTEMELOR AUTOMATE UTILIZAND SMI

În abordarea problemelor tehnico-științifice, tehnico-economice și mai ales în cadrul mai restrâns al SA, cu mijloacele teoriei sistemelor au fost evidențiate trei probleme generale: BEL : analiza (stabilirea obiectivului și a performanței); sinteza structurii, identificarea structurală și parametrică; sinteza comenzi (sau a programului în cadrul structurii precizate).

Complexitatea aparatului matematic utilizat și volumul calculelor care intervin în rezolvarea problemelor entuziatășifică utilizarea SMI ca instrument practic de lucru. SMI pot interveni în analiza SA în două moduri diferite:

- ca mijloc de prelucrare a informației apriorice sau de rezolvare a problemelor matematice ale diferitelor etape ale procesului de analiză (off-line);

- ca instrumente de prelucrare în timp real a informației de lucru, prin îndeplinirea în sistemul analizat a rolului unuia sau mai multor blocuri (în conexiune directă, on-line).

O analiză riguroasă a comportării unui sistem durează și listul în fața unei dileme formulată astfel de P. Eykhoff [EYK]: "Gândirea umană prezintă rezerve nesecate privind abilitatea de a analiza situațiile în care relațiile dinamice, cauțătoare, joacă un rol esențial. Limitările inerente ce apar în acest proces sunt cauzate de faptul că analiza poate fi făcută numai prin imaginarea unui model, o proiecție a acelei părți a realității complexe care prezintă interes".

Analiza unui sistem automat poate, ca atare, să găsească ca reprezentând construcția și studiul unui model care să urpeze aspectele esențiale ale sistemului și care oferă date despre aceste aspecte într-o formă cît mai edificatoare. În acest sens nu trebuie uitat nici o clipă scopul în care a fost construit modelul (utilizarea lui potentială):


- interpretarea comportării trecute a sistemului, însoțită de "condensarea cunoștințelor disponibile și a datelor măsurate, restrângerea numărului parametrilor relevanți;

- prezicerea comportării viitoare a sistemului, prognoze, detectarea tendințelor eventual a regimului statelor;

- acumularea datelor trecute și prezente în ceea ce privește modelului după fiecare set de măsurători (măsurări indirekte sau estimarea cantităților ce nu se pot măsura direct);

- asigurarea cunoștințelor despre sistem încercat în scopul asigurării unui regim de funcționare automată.

Procesul de obținere (identificare) a unui model este perfect ilustrat prin următoarea schemă elaborată de J. G. E. [EYK2]:



Analiza în timp real a comportării și pre-supunerea unei bune cunoștene a tipurilor de modele utilizabile, a relațiilor dintre ele și a utilității lor în analiza unor aspecte parțiale ale comportării SA.

Prinul pas pe drumul construcției unui model care să îl constituie culegerea datelor urmată de o prelucrare precăldătoare în sensul conversiei analog-numerice a egaționării și cuantizării acestor date.

În literatura de specialitate se găsesc ample referințe referitoare la acest subiect.

Următorul pas este cel al alegerii unei structuri corecte a modelului ce va servi pentru analiza comportării SA.

Termenii de modelare și cel de simulare vor fi utilizati în cele ce urmăză într-un mod puc în evidență în... fig. 2. Modelarea surprinde relațiile dintre sistemele reale și modele; simularea surprinde relațiile dintre calculator (S L) și modele. Prin sistem real am desemnat partea din lumea reală a cărui să vede. Din punctul de vedere al simulării sistemul real este privit ca o sursă de date privind comportarea acelui sistem. Modelul constă într-un set de instrucții care specifică modul de generare a unor date de comportare de forma dorită. Modelele pot fi specificate în diverse forme: modele matematice (ecuații diferențiale sau cu diferențe); programe care specifică unui S L modul în care să genereze date de comportare pornind de la un model matematic. Deși modelele însăce nu generează date se va vorbi în continuare de alegerile cerute de model sau de comportarea modelului în același model și cel care asigură instrucțiile pe baza cărora S L generează comportarea dorită.

Se va distinge în continuare între comportarea modelului și structura modelului. Comportarea este modul de exprimare a sistemului pe cind structura este ceea ce asigură comportarea respectivă. Din punctul de vedere al reproducării comportamentului se disting: modelele replicative (asigură dacă de ceea ce este deja cunoscute); modele predictive (asigură date de către mai multe că ele să fie obținute de la sistemul real); modele structurale (asigură nu numai o comportare similară dar reproduce și modul în care operaază sistemul real).

Simularea trebuie să asigure o comportare similară aprecierii de a sistemului real pe baza unor modele matematice și alor programe cît mai fidele. Relația de modelare este o relație alegătoră măsură mai mare sau mai mică în care modelul matematic generează date de comportare corecte.

In mod formal un model este descris printr-un set de componente (părți ale modelului); variabile descripțive (se vose pentru a descrie starea componentelor în diverse momente de timp), și interacțiuni între componente (leziile după care întotdeauna componentele modificându-se stările determinând astfel evoluția în timp a comportării sistemului).

Modelul trebuie să fie complet (să asigure o descriere completă a tuturor situațiilor relevante), consistent (nu reprezintă acțiuni contradictorii) și să nu fie ambiguu (să specifică fără dubiu cauză de urmat pentru fiecare situație posibil).

In continuare se vor trece în revistă cele mai importante categorii de modele. O clasificare de bază a modelelor este cea referitoare la baza de timp: uneață modelului: modele cu timp continuu și modele cu timp discret ($t \in \mathbb{R}$ respectiv \mathbb{Z}). O altă clasificare este în vedere mulțimea valorilor variabilelor descriptive: modele cu stări discrete, modele cu stări continue și modele cu tip de ambele tipuri. Modelele cu timp continuu pot fi ulterior clasificate în : modele cu evenimente discrete și evoluții diferențiale. Același clasificare este dată în funcție de includerea în model a variabilelor aleatorice: modele deterministe și modele stoхastice. În final se menționează că modelul găzduiește interacțiunea sistemelor real, de distincție model autonome și modelurile multilaterale. Diferența se manifestă în funcție de maniera în care legile de interacție sunt reprezentate într-unui model devind că variabila timp se pot distinge : modele invariante în timp și modele variabile în funcție de timp.

Elementele de bază ale analizei comportamentului unui sistem real sunt: sistemul real propriu-să; cadrul experimentului, modelul ideal (modelul de bază), modelele simplificate, și înmulțirea calcul (SM). Aceste elemente reprezintă aspecte concepționale majore ale procesului de modelare și simulare. După cum în mulțumitionat sistemul real va fi privit numai ca o surseă de date privind comportarea sa. Variabilele descriptive ale unui sistem sunt clasificate că: observabile și non-observabile. Variabilele non-observabile nu pot fi măsurate direct și totuși ele pot influența în mod hotărâtor comportarea sistemului. Variabilele observabile sunt comune săt varibilele de intrare și cele de ieșire aflate într-o relație de la-cauză la efect.

Mulțimea tuturor percepțiilor de valori în urcări și scăderi care pot fi obținute în urma unui experiment se definește pentru cădru co-urmă ca fiind comportarea intrare/ieșire a sistemului real.

Cadrul experimental este cel care fixează ipotezele și care este obiectul observației sistomului și care determină caracteristicile acestuia. Cadrul experimental îl este asociat unei comportări a sistemului real. Orice model obținut în aceste ipoteze este valid numai pentru cadrul experimental respectiv.

Modelul ideal sau modelul de bază este un model simplificat orice cadrul experimental. Cum un astfel de model este ceea ce îl obținem neocurgând cel mai adesea la modele simplificate care să exprimă caracteristicile esențiale ale sistemului real și că cărora validitate este limitată la unul sau la cîteva cadre specificați.

Sistemul multimicroprocesor este disponibil de către cu ajutorul căruia sunt generate perechile întreacăderei modelului simplificat. Comportarea sistemului nu obține prea multe la un moment la altul. Procesul este denumit: simulare. structurile care pun în operațiune procesul de simulare, precum și (iterativ, inductiv, recursiv) sunt furnizate de modelul simplificat. Simularca impune importante constrângeri asupra programelor de simulare în ceea ce privește: timpul (temp. real), necesarul de memorie, efortul de programare și depanare.

5.1. MODELE MATEMATICI UTILIZATE PENTRU ANALIZA

5.1.2. COMPORTARII SISTEMLOR UTILIZAND SIM

5.1.1. CONVENTII SI NOTATII

S-a menționat anterior că componentele sunt modele sau descrise de o mulțime de variabile descriptive. Se spune că un set de variabile descriptive constituie un set de variabile de stare dacă la orice moment de timp t valorile acestor variabile (singure) determină în mod unic valorile tuturor variabilelor descriptive la orice moment următor t. Un model definit astfel se numește model pe stare. Programul de simulare asociat unui set de model satisface următoarele proprietăți:

- Initializarea programului: dacă programul de simulare de calculat valorile variabilelor descriptive la momentul t dindu-se valorile lor la momentul t, singurele locații de memorie trebuie initializate sănt cele care corespund variabilelor de stare. - Repetarea unei rulări: dacă trebuie repetată calculul variabilelor descriptive la momentul t dindu-se valoarelor la momentul t; datorită apariției unor erori la prima rulare, rezultatul fi același cu condiția ca variabilele de stare să fie inițializate cu același valori.

- Tratarea întreruperilor: dacă se derapăza programul de calcul al variabilelor descriptive să nu fie afectat de interrupție. În urma unei întreruperi, în stivă trebuie salvată sătul de starea programului și vectorul variabilelor de stare. Această situație se recomandă și în cazul situațiilor de avarie: salvarea conținutului vectorului variabilelor de stare pentru a nu reuși execuția programului de simulare de la început și dacă din punct de vedere a opărut avarie.

- Din cale spuse anterior rezultă modul iterativ și cum decurge procesul de simulare la momentele t_1, t_2, \dots, t_n de sus. Programul poate simula tranziția modoului de la t_i la t_{i+1} .

pentru orice parecie (t_i, t_{i+1}) de momente de calcul. Această tip de simulație se numește simulație discretă. Dacă legile de interacționare ale modelului nu depind de tipul ei deoarece variabila de stare modelul simulație este invariante în timp.

5.1.2. Simulație discretă a modelelor invariante în timp

Se scrie valoarea x_1, \dots, x_n ale variabilelor de stare la momentul $t = t_i$. Se cer valoările variabilelor de stare la momentul $t = t_{i+1}$. Procedura de calcul nu urmărește un pas urativ:

Pas 1 : se initializează locațiile de memorie cu valoare inițială lor de stare, locații notate cu x_1, \dots, x_n ;

Pas 2 : se initializează contorul corespunzător "locul lui modelului" cu valoarea t_i ;

Pas 3 : se aplică locațiilor x_1, \dots, x_n rutinela ce initializează legile de interacționare pentru calculul celor cinci valoare ale locațiilor de stare și pentru calculul celelalte variabile descriptive;

Pas 4 : se incrementează contorul-ccaș;

Pas 5 : se verifică dacă conținutul contorului depășește valoarea $M+N$. Dacă da se oprește calculul; dacă nu se sare la pasul 2. Procedura simulează corect modelul dacă legile de o tranziție să fie exacte. Dacă nu oricât ar fi eroarea de mică acuzație la fiecare iterație poate genera erori grosolane.

Procedura este sevențială în sensul că dispozitivul de calcul execută operațiile una după alta. Procedura trebuie să fie redată sevență respectivă este rezervată de un număr de trei cîte. În cadrul primei structuri pasului 3, cînd se urmărește el constă într-o macroinstrucție (eventual o subrūință) care acceptă o listă de variabile de stare și în cazul neutru o listă de variabile descriptive de intrare și produce o listă cu noile valori ale variabilelor de stare și o listă cu variabilele de ieșire. Subprogramul materi lăsată în fond următoarele funcții

$$\delta : X \times U \rightarrow X$$

$$\beta : X \times U \rightarrow Y$$

unde X - mulțimea valorilor variabilelor de stare, U - mulțimea valorilor variabilelor de intrare, Y - mulțimea valorilor variabilelor de ieșire. În acest cas se pot defini în cînd următoarele traectorii de stare și cele de ieșire cu condiția speficării stărilor inițiale și a traectoriei de intrare.

Perochen compusă dintr-o traieectorie de intrare și dintr-o traiectorie de ieșire, compusă dintr-un număr de traiectorii de ieșire. Multimea tuturor acestor perioade se numește compoziție pe stare a modelului. În mod similar se definește și compoziția de traieectorii intrare-iesire. Multimea tuturor acestor perioade se numește compoziția de comportare intrare-iesire a modelului.

5.2 Simulație paralelă

Am arătat că un model poate fi scris ca fiind în sumă de componente care interacționează. Această interacționare este cea mai multă ori de natură paralelă. Spre deosebire de interacționele secvențiale, acea paralelă poate implica mai multe cîmpuri care se desfășoară simultan. Multimea paralelă a interacțiunilor este datoreasă faptului că mai multe, chiar toate componentele modelului pot fi simultan active.

Degă cele mai multe modele sunt intrinsec paralele, pînă la apariția sistemelor multimicroporcesor care mai încadrează pozitive de calcul lucrău secvențial. În cazul procesorilor vecini la interacțiile comportarea generată (simulată) de calculator nu poate fi o replică fidelă în timp cu a cărei descriere de model. Acest lucru se datorează faptului că acțiunile paralele ale modelului sunt secvențializante pierzîndu-se astfel ceea ce împotriva și preîntărește a comportării aceea de a se desfășura în timp real.

In modelele matematice discrete se pot înțelege și următoarele trei tipuri de funcții:

- funcții algebrice (operării electricice) de tip 1

$$y_i = F(x_1, \dots, x_n) \quad i = 1, \dots, n$$

- funcții de timp

$$u_i = F(t) \quad i = 1, \dots, n$$

- funcții dinamice (cu memorare)

$$x_i = S(x_1, \dots, x_n, u_1, \dots, u_r)$$

Funcțiile dinamice nu sunt altceva decît ecuațiile diferențiale corespunzînd dinamicii sistemelor (în sensul teoriei sistemelor) sub formă de modeler pe stare. Ele au ca argumente variabilele de stare a căror valori trebuie inițializate înainte de începutul execuției. Într-un fel funcție de transiție a stării determină evoluția stării sub influența evoluției mărimilor u_i , iar o funcție de logare determină traiectoria variabililor de ieșire corespunzînd evoluției determinante a stării. În același mod, modelele dinamice sunt bine definite de către elementul de suportare. Orice model discret poate fi scris ca următorul acestui dinamică.

• Utilizând un limbaj formal simplu, bazat pe un planșet de color, trei tipuri de funcții se vor pune în legătură cu paralelismul inherent modelelor discrete cît și problemele legate de ordonarea proceselor corespunzătoare. Limbajul rezultat prezintă totodată marele avantaj de a transpună imediat descrierea grafică a modelelor discrete liniare (diagramele bloc).

Fie lista funcțiilor programului de simboluri S_1, \dots, S_n .

Se verifică pentru început că descrierea generată are sens:

i) se verifică dacă vre-o variabilă apărând în mai multe instrucții este menținută în același număr de ori; dacă descrierea este menținută o variabilă fiind multiplu definiției; într-o diagramă bloc situația ar corespunde la două arce convergențe în același punct (fizic nu de sumare).

ii) se înălță formal toate instrucțiile descrierii a funcțiilor FT și SIM; programul conține acum numai arce de tipul FA.

iii) pe mulțimea instrucțiilor rămase se introduc relații de precedență (de ordinul) de următorul tip: $u \rightarrow y$ dacă și numai dacă variabila y este variabilă de ieșire a unei funcții și este pe u ca argument $y = FA(\dots, u, \dots)$. Se notează $u \rightarrow y$.

iv) relația \rightarrow este tranzitivă $u \rightarrow y \rightarrow z$; și dacă există o cale de la u la y traversând numai funcții FA.

v) se verifică dacă există vre-o variabilă y și să fie sătăcată $u \rightarrow y$ ori de câte ori în diagramă bătăie corespunzătoare există o cale de la u la y traversând numai funcții FA.

vi) tuturor variabilelor ce constituie elemente în fizică pentru relația \rightarrow li se atacă și rangul ei. Rangul oricărui altă variabilă este lungimea celei mai lungi căi de la ea la o altă variabilă din variabilele de rang 0. În sensul definiției, e să... 4. rangul unei variabile este numărul maxim de funcții FT necalculabile care trebuie să se calculeze pentru a se calcula variabilele de rang 0 la momentul t.

vii) fiecarei instrucții de simulare de tip FA se încasează un rang în felul următor: rangul (S_i) = max rang y , $i = 1, \dots, n$ unde S_i este $y = FA(v_1, \dots, v_p)$. Explicația este că și plă FA nu poate fi calculată întrucât toate argumentele a sunt fost calculate.

viii) se verifică dacă toate variabilele inițiale (de

- rang 0) sunt ieșiri a unor FT sau funcții SIM. Dacă nu descrierea nu este validă deoarece înseamnă că există variabile de intrare.
- care nu sunt generate din exterior (FT) și/sau nu este disponibilă dintr-o iterație precedență

ix) se ordonează toate instrucțiile S_i după rang, astfel încât instrucțiile pînă la același rang pot fi prelucrate în paralel.

- x) toate instrucțiile de tip FT trebuie plecate în final apărutul programului de simulare; toate instrucțiile de tip SIM trebuie plasate la sfîrșitul programului. Ambele categorii FT și SIM permit prelucrarea instrucțiilor lor în paralel.

Simularea fuștiilor de dinamică este tratată separat.

Dacă se consideră cazul general cînd SIM implementeză un sistem dinamic continuu, caracterul săpătoare o problemă doarătă cînd se subliniază în cele ce urmează. Fie:

$$y_j = \text{SIM}(x_1, \dots, x_n, u_1, \dots, u_r)$$

și $y_j(t_i)$, $x_1, x_k(t_i)$ valorile la momentul t_i . În simularea numerică este fixat un moment următor t_{i+1} . Programul de simulare presupune numai de valorile la momentul t_i , din care trebuie să se timeze valorile la momentul t_{i+1} fără să stie cî se întreprind operații pînă în t_{i+1} adică fără să calculeze traiectoriile intrărilor, ieșirilor și ieșirilor pe intervalul t_i, t_{i+1}). În acest urmează se va presupune că aceste traiectorii sunt constante pe intervalele respective.

Se va considera cel mai natural model, cînd se prefaceare discret de formă:

$$x_{k+1} = A x_k + B u_k \quad (A, B, C)$$

$$y_{k+1} = C x_{k+1} \quad k \in \mathbb{Z}, x \in \mathbb{R}^n, u \in \mathbb{R}^r, y \in \mathbb{R}^s$$

matricile utilizate avînd următoarele dimensiuni și semnificații: x_k (nx1) și u_k (rx1) - starea și intrarea curentă, x_{k+1} și y_{k+1} (ax1) - starea și ieșirea următoare, A (nxn) matricea de evoluție a stării, B (nxr) matricea de intrare, C (sxn) matricea de ieșire.

Se subliniază că modelul introdus poate să reprezinte un model matematic simplificat. Caracterul limitat al resurselor (tempo de calcul și memorie) care pot fi alocate constituie factorul determinant care impune selecțarea și adaptarea corespunzătoare a algoritmilor la restricțiile și particularitățile unor sisteme: un aspect important prin care se poate folosi acest model este resursele conținute în reducerea dimensiunii modelelor multe ajutorul cărora se analizează dinamica SAV.

In capitolul de față se va utiliza un formalizat matematic $S = (X, U, Y, \delta, \beta, T)$ care reflectă complet structura lui sistem real, fiind în măsură să genereze comportamentul său în stare ieșire. Aceasta este modelul matematic al sistemelor dinamice liniare invariante în timp sisteme ce vor fi analizate în cadrul urmăzuință. În continuare se va analiza relația dintre structuri și comportarea sistemelor.

Procesul de modelare presupune stabilirea de relații între perechi de sisteme. Aceste relații asigură că în cadrul reprezentării sistemului real prin modelul său matematic, relația sa modelului simplificat relativ la modelul matematic, care este adineea programului de simulare relativ la modelul simplificat. Încăruia dintre aceste nivele de reprezentare a sistemului real își corespunde o relație între perechi de sisteme, în cadrul acestuia în nivel. Această tip de relații vor fi denumite în cele ce urmează latii de conservare sau morfisme. Exemple de asemenea vor fi date în paragraful următor. În continuare se vor specifica morfismele ce corespund fiecărui din nivelele latice pe care îl specifică un sistem.

Cadrul experimental poate fi specificat astfel: elică segmente de intrare definite prin percheie (U, ω) și observă segmentele de ieșire definite prin pereche (Y, β). Notăm $\omega \in (U, T)$ și $\beta \in (Y, T)$. Se adoptă convenția că domeniile ale lui ω și β coincid (intervalul de observație este la clasă). În acătă caz perechea (ω, β) este denumită pereche intrare/ieșire sau pe scurt I/E. Experimentul conduce la obținerea unei mulțimi de perechi I/E care definesc o relație I/E. În concluzie, reține experimentală I/E (REIE) se definește astfel:

$(T; U, \Omega, Y, R)$ unde T este timpul, U și Y mulțimile variabilelor de intrare respectiv ieșire, $\Omega \subseteq (U, T)$ mulțimea segmentelor de intrare, $R \subseteq \Omega \times (Y, T)$ cu $(\omega, \beta) \in R$ este relația I/E, $\text{dom}(\omega) = \text{dom}(\beta)$. Această structură va fi numită probabil R.

REIE sau R asigură sună cunoştințelor reciute să nu îl conceput ca o cutie neagră. Apar imediat două probleme. Prima este problema trecerii de la structură la comportare: dacă se cunoaște structura din cutie se poate deschide într-un mod său înțeleptul comportarea să exteroiară. A doua problemă este reciprocă: știind de la comportare să se deducă structura. Prima problemă este cea care va fi analizată în cele ce urmează, constând în fap procesul de simulare.

Pentru ca experimentele de simulare să fie concluzante și repetabile modelul trebuie de fiecare dată pus în aceeași stare inițială. În acest caz, fiecărui segment de intrare îi corespunde un unic segment de ieșire asociată printr-o funcție f . Dacă experimentul se repetă pentru un număr mai mare de stări inițiale se obține un număr corespunzător de elemente ale funcției f .

Dacă se consideră o funcție experimentală I/E (FEIE) că fiind (T, U, Ω, Y, f) unde T, U, Ω și Y au semnificațiile cunoscute într-un sistem S , atunci $f : F = \{f \in F \mid f \in S_x(Y, T), g = f(\omega)\}$.

Relația dintre R și F este $R = \bigcup_{f \in F} f$.

FEIE reprezintă un nivel de cunoaștere superior REE, ultimul pierzind informația referitoare la grupările funcționale f care au fost reunite.

La nivelul FEIE se doară informații despre starea inițială dar nu se știe nimic despre starea finală în ceea ce privește intervalul. Se definește din acest motiv o structură mai generală ca de sistem experimental intrare/ieșire SEIE sau pur și simplu sistem $S = (T, U, \Omega, X, Y, \delta, \beta)$ cu semnificațiile din paragraful

în care $\delta : X \times U \rightarrow X$ este dinamica care generează starea finală.

Având specificată structura sistemului se poate în sfârșit genera comportarea sa prin descrierea traiectoriei stării și a ieșirii ca răspuns la un segment de intrare, pe durata intervalului de experimentare.

Fiecărei stări $x \in X$ i se asociază funcția:

$$\beta_x : \Omega \rightarrow Y \quad \beta_x(\omega) = \beta(\delta(x, \omega))$$

Se notează cu $B_x = \{\beta_x \mid x \in X\}$ comportarea I/E a sistemului S (generează aceeași informație intrare/ieșire și în modul real).

Dată cum s-a mai menționat, dat fiind că prin ipoteză am luat în considerare numai sisteme liniare invariante în timp, sistemul S poate fi formalizat prin tripletul (A, B, C) cu semnificațiile din paragraful

Dacă pe mulțimea segmentelor de intrare se definește o operație de compunere astfel încât

$\omega = \omega_1 \otimes \omega_2 \otimes \dots \otimes \omega_n$ prin operația de compunere definită natural prin segmentarea domeniului T printre o mulțime $\{t_1, t_2, \dots, t_n\}$, $t_0 < t_1 < t_2 < \dots < t_n < t$ atunci:

$$\text{și } \delta_\omega(x, \{t_1, t_2, \dots, t_n\}) = \delta(\dots \delta(x, \omega_{(t_0, t_1)}), \dots, \omega_{(t_{n-1}, t_n)})$$

Altfel spus traiectoriile I/E se obțin prin aplicarea iterativă a segmentelor de intrare de rang i:

$\delta(x, \omega) = \delta(\delta(\dots \delta(\delta(x, \omega_1), \omega_2), \dots), \omega_n)$

iar această formalizare a sistemului să poată fi folosită în formalizare iterativă.

Putem conchide că un sistem specificat printr-un diagramă de sisteme iterative definite poate fi convertit prin metoda cedură standard într-un alt sistem iterativ căruia îi generează comportarea globală a sistemului real.

Dacă fiecare componentă a sistemului poate fi implementată printr-un program de simulare SMM, atunci întregul sistem poate fi implementat ca un program de simulare.




Fig. 5.2-1

5.3. ANALIZA COMPORTARII SA PRIN SIMULAREA CU REALIZARI MINIMALE

In cazul realizărilor minime se utilizează urmatoarele matrici restrinse:

$$u_k^* \parallel n \hat{=} [u_1 \ u_2 \ \dots \ u_{k-n+1}]$$

$$y_{k,k+1} \parallel n = [y_{k+1} \ y_{k+2} \ \dots \ y_{k+n}]$$

$$H \parallel n+1 \parallel n = \begin{bmatrix} H_1 & H_2 & \dots & H_{n+1} \\ H_2 & H_3 & \dots & H_{n+2} \\ \vdots & \vdots & \ddots & \vdots \\ H_n & H_{n+1} & \dots & H_{2n} \end{bmatrix}$$

$$M \parallel n = [B, AB, \dots, A^{n-1}B]$$

$$N \parallel n = [C, CA, \dots, CA^{n-1}]'$$

$$H = H \parallel M \text{ în sensul că } y_k^* = H(Mu^*)$$

$$H = [H_1 \ H_2 \ H_3 \ \dots] \text{ și } H = [H_1 \ H_2 \ H_3 \ \dots]$$

fiind matricile de accesibilitate observabilitate ale sistemului.

In acest scop se presupune că pentru $i=1,2,\dots,n$ rang maxim n adică toate stările sunt accesibile printr-un aplicarea unei intrări adecvate u_i^* , caz în care H se notează $[MAN] \rightarrow$ iar realizarea se zice accesibilă.

H are rang maxim n adică orice stare poate fi realizată (observată) dacă se dă ieșirile $y_{k,k+1}^*$ și $N \parallel n$ va fi notat \rightarrow iar realizarea corespunzătoare se spune că este observabilă.

Realizările (H , M , N) care sunt astfel accesibile și observabile se zic minime.

Ceice două realizări minime au proprietăți identice?

c. Modelul Hankel

$$y_{k,k+1} = H u_k^* \text{ unde}$$

$$H \parallel n+1 \parallel n = \begin{bmatrix} 1 & 0 & \dots & 0 & 0 \\ 0 & 1 & \dots & 0 & 0 \\ \vdots & \vdots & \ddots & \vdots & \vdots \\ 0 & 0 & \dots & 1 & 0 \\ 0 & 0 & \dots & 0 & 1 \end{bmatrix}, \text{ rang } H = n$$

$$H \parallel n \parallel n = [\beta_1 \dots \beta_n] \text{ și } \beta_k = \begin{bmatrix} -\alpha_2 & \dots & -\alpha_n \\ \vdots & \ddots & \vdots \\ -\alpha_1 & \dots & -\alpha_n \end{bmatrix}$$

1. Modelul Hankel - coloană

$$\begin{bmatrix} 1_A & 1_B \\ \vdash & \vdash \\ 1_C & 0 \end{bmatrix} = \text{diag} \begin{bmatrix} 0 & \alpha_1 & 1 \\ 1 & \alpha_2 & 0 \\ \vdots & \ddots & \vdots \\ & 1 & \alpha_n \\ \vdash & \vdash & \vdash \\ H_1 & \dots & H_{n-1} H_n & 0 \end{bmatrix}$$

1D. Modelul Hankel - linie

$$\begin{bmatrix} 1D_A & 1D_B \\ \vdash & \vdash \\ 1D_C & 0 \end{bmatrix} = \begin{bmatrix} 1_A & 1 \\ \vdash & \vdash \\ 1_C & 0 \end{bmatrix}, \quad \text{rang } 1D_B = ?$$

$$H_\alpha \cdot 1D_B = [\beta_1 \dots \beta_n]$$

2. Modelul Bezout - coloană

$$\begin{bmatrix} 2_A & 2_B \\ \vdash & \vdash \\ 2_C & 0 \end{bmatrix} = \begin{bmatrix} 0 & 1 & 0 \\ \vdots & \ddots & \vdots \\ \alpha_1 & \alpha_2 & \alpha_n & 1 \\ \beta_1 & \beta_2 & \beta_n & 0 \end{bmatrix}, \quad \text{rang } 2_B = ?$$

2D. Modelul Bezout - linie

$$\begin{bmatrix} 2D_A & 2D_B \\ \vdash & \vdash \\ 2D_C & 0 \end{bmatrix} = \begin{bmatrix} a_A & a_B \\ \vdash & \vdash \\ 2_C & 0 \end{bmatrix}$$

3. Ecuarea internă cu diferențe

$$y_{k+1} = [\beta_1 \dots \beta_n] s_{\alpha, \dots, 1} \| n + s_{\alpha, \dots, 1} \|$$

$$= [\alpha_1 \dots \alpha_n] s_{\alpha, \dots, 1} \| n + u_k, \text{ rang } S = 2_n$$

$$S = \begin{bmatrix} T_\alpha \\ -T_\beta \end{bmatrix}, \quad \alpha = \begin{bmatrix} -\alpha_1 & \dots & -\alpha_n & 1 \\ \dots & \ddots & \dots & \vdots \\ \vdots & -\alpha_1 & -\alpha_n & 1 \end{bmatrix}$$

$$\beta = \begin{bmatrix} -\beta_1 & \dots & -\beta_n & 0 \\ \dots & \ddots & \dots & \vdots \\ \vdots & -\beta_1 & -\beta_n & 0 \end{bmatrix}$$

3D. Ecuația cu diferență

$$y_{k+1} = [\alpha_1 \dots \alpha_n] y_{n-k-n} \|_n + [\beta_1 \dots \beta_n] u_{n-k-n} \|_n$$

4,4D. Fracție ratională

$$y_{n,k} = \frac{\beta_1 + \beta_2 z + \dots + \beta_n z^{n-1}}{-\alpha_1 - \alpha_2 z - \dots - \alpha_n z^{n-1} + z^n} u_{n,k}$$

numitorul $\neq 0$, numărătorul și numitorul sunt polinoame prime.

Modelele 0,1, 1D, 2, 2D, 3, 3D și 4, 4D sunt echivalente în lucru, pus în evidență prin următoarea diagramă comună [VA]:

model:


4

$$S_{n,k+1} \|_n \\ I_{2n}$$

3

$$S_{n,k+1} \|_n \\ 2n$$

2



1

0

1D

2D

3D

4D

$$\begin{bmatrix} u_{*,K+1} \|_n \\ y_{*,K+1} \|_n \end{bmatrix} \\ I_{2n} \\ \begin{bmatrix} u_{*,K+1} \|_n \\ y_{*,K+1} \|_n \end{bmatrix}$$

$$S = \begin{bmatrix} I_x \\ -I_\beta \end{bmatrix}$$

Fig. 6.3-1

UTILITATEA MODELELOR 0,1,1D,2,2D,3,3D,4,4D
IN ANALIZA COMPORTARII SA.

Modelul matricial o este modelul care pună cel mai pregnant în evidență cauzalitatea SA, motivând valabilitatea tuturor celorlalte modele finite. Spre deosebire de celelalte modele care sunt duale cîte două, acesta este autodual. Utilitatea lui teoretică este fundamentală, ceea practică este mai bîrâtă.

Modelele duale 1,1D evidențiază în modul său mai clar relația dintre răspunsul la impuls și realizările minimele. Problemele ridicate de realizările minimele, realizările mînimele aproximative fiind găsesc ceea mai naturală rezolvare în ajutorul modelelor pe stare de tip Hankel TSO , DYE , ION . Aceste modele mai sunt cunoscute sub denumirea de forma normală de controlabilitate și forma normală de observabilitate. ACT .

Modelul 2 asigură cele mai simple metode pentru calculul sevenței de intrare necesare pentru atingerea unei ambi stării, pentru calculul legii de reglare în sisteme cu reacție. I este de asemenea foarte util în analiza SA cu reglare optimă KAL . În acest caz utilizarea modelului 2 permite simplificarea rezolvării ecuației Riccati reducind numărul substanțial numărul variabilelor avute în vedere. Acest model este cunoscut și sub denumirea de formă normală de reglare ACK .

Modelul 2D (forma normală pentru observator ACK) are avantajul că determinarea stărilor prin observator este mult mai plinătății decă se utilizează această formă. Estimarea sa poate fi finățită și de realizarea reacției pe stare scriind în astfel analiza SA cu estimare și compensare în cazul în care eroarea tindă nășimptotic la zero. KAL , VAN . Această formă este utilă și în cazul analizei comportării filtrelor Kalman (r construcția optimă a stării), cît și în analiza metodelor de identificare a parametrilor.

Modele 3 cuplază cel mai strîns datele concurențiale vectorilor de intrare și ieșire (suprapuși în timp) de problema realizării minime; sunt mult utilizate în analiza problemelor de identificare și predicție SOD .

Modelele 4 (funcții de transfer în z) sunt utilizate în analiza comportării externe, și în analiza stabilității. În ultima vreme teoria clasică a analizei în planul z este înlocuită de teoria polinoamelor formule KAL , ION .

D. In limbajul categoriilor un sistem este specificat prin :

P - proces de intrare (înlocuirea mărităriei de intrare U)

$\delta: XU \rightarrow X$ (generalizează dinamica $\delta: XU \rightarrow X$)

I - un obiect al lui \mathcal{K} denumit obiect al stării initiale (generalizează noțiunea de variabilă inițială de stare x_0)

$\gamma: I \rightarrow X$ este un \mathcal{K} -morfism denumit morfism al stării initiale (specifică un set de stări initiale atâtind starea (i) fiecărui i dintr-o mulțime de adică în stările initiale). În mod obișnuit $I = \{o\}$ și $\gamma(o) = x_0$ este starea inițială.

Y este un obiect din \mathcal{K} denumit obiect ieșire (generalizează noțiunea de mulțime de ieșiri din lini)

$\beta: X \rightarrow Y$ este un \mathcal{K} -morfism denumit morfism ieșire (generalizează noțiunea de funcție de ieșire ($\beta: X \rightarrow Y$ din Ens)).

Dacă se alege $\mathcal{K} = R$ - Mod=categoriea R - moduelor, (-dinamicele sunt funcțiile liniare:

$\delta: XF \rightarrow X$, $- F: X \rightarrow X$, $x \rightarrow Fx$

P-dinomorfismele $h: {}^1X \rightarrow {}^2X$, $h^1F = h^2$ atunci se obține categoria în care evoluează sistemele liniare [ARB].

In acest caz se ajunge la definiția clasică a sistemelor decompozabile:

D. Un sistem decompozabil este definit în limbajul categoriilor ca fiind

A : $X \rightarrow X$ o dinamică \mathcal{K}

B : $U \rightarrow X$

C : $X \rightarrow Y$ A,B,C liniare.

pe scurt (A,B,C)


Comportarea unui sistem va putea fi studiată prin rezolvarea problemei realizării, care va conduce la obținerea unui model care să evidențieze comportarea dorită.

D. Fie (A, B, C) un sistem din cataloguri cu elemente liberă puncte I,

$\delta_I: (IP^*) P \rightarrow IP^*$
și cu inclusiunea generatorilor

$\gamma_I: I \rightarrow IP^*$

Fig. 5.3-2



In acest caz, IP^* va fi obiectul intrurilor lui (A, B, C) . Morfismul de accesibilitate.

$$r : \text{IP}^* \rightarrow X$$

este unica extensie la un dinamorfism a morfismului care i se adaugă $\alpha : I \rightarrow X$, adică unicul K -morfism r pentru care diagrama din fig. 5.3-3 este comută:




Fig. 5.3-3

Comportarea (sau răspunsul) lui (A, B, C) este devenită:

$$\beta r : \text{IP}^* \rightarrow Y \text{ adică}$$

$$\text{IP}^* \xrightarrow{r} X \xrightarrow{\beta} Y$$

Pentru I, P și Y date orice K -morfism

$$f : \text{IP}^* \rightarrow Y$$

este un morfism comportare (răspuns). Se spune că un model (A, B, C) realizează pe f , sau este o realizare a lui f dacă și numai dacă

$$f = \beta r \quad \text{pentru } (A, B, C)$$

Utilizând noțiunile de conucleu (coker) [BRI], [HAF], se poate defini coker - accesibilitatea:

D. Sistemul (A, B, C) din categoria K este coker - accesibil dacă și numai dacă r :

$$\text{IP}^* \rightarrow X$$

cște un conucleu (α, γ) dacă diagrama din figură

este comutativă.




Fig. 5.3-4

Fig. 5.3-5

In categoria $K\text{-Mod}$ a sistemelor dinamice liniare cu o funcție surjectivă este un conucleu α folosit or se răstreze.

liniar este coker - accesibil dacă este accesibil în sensul tradițional.

Realizările sistemelor decompozabile

Dacă se dă un morfism comportare (răspuns):

$$f : U^* \rightarrow Y$$

trebuie găsit sistemul (A, B, C) care se constituie o rea izcre minimală accesibilă a lui f , în sensul că:

i) $(A, B, C)_f$ este o realizare a lui f ,

$$f = C r_f$$

ii) Aplicația de accesibilitate

$$U^* \xrightarrow{r_j} X$$
 este un conucleu

iii) $(A, B, C)_f$ este minimală în sensul că există un unic dinamorfism h care face comutativă diagramea din fig.

După cum s-a procedat în primul paragraf U^* se construiește cu ajutorul funcțiilor in_j :

$$\text{in}_j : U \rightarrow U^* : u \mapsto (\dots, o, u)$$

iar Y_x cu ajutorul funcțiilor:

$$\tilde{\pi}_k : Y_x \rightarrow Y : (y_0, y_1, \dots, y_k, \dots) \mapsto y_k$$

astfel încât:

$$r : U^* \rightarrow X$$

este unic definit prin ecuația:

$$r \circ \text{in}_j = A^j B$$

în timp ce aplicația de observabilitate:

$$\sigma : X \rightarrow Y_x$$

este unic definită prin:

$$\tilde{\pi}_n \cdot \sigma = BC^n$$

Răspunsul total, al sistemului este dat:

$$\tilde{f} = G \cdot r : U^* \rightarrow Y$$

iar comportarea sau răspunsul propriu-zis:

$$f = \tilde{\pi}_0 \tilde{f} : U^* \rightarrow Y$$

Reciproc dacă se dă $\tilde{f} : U^* \rightarrow Y_x$, spațiul stărilor realizării minime este:

$$X_{\tilde{f}} = \tilde{f}(U^*)$$

Dacă se notează $\tilde{f}(U^*) = \text{Im}(\tilde{f})$

se poate apela la factorizarea

$$U^* \xrightarrow{f} Y_x = U^* \xrightarrow{p} \text{Im}(\tilde{f}) \xrightarrow{i} Y_x$$

unde p este surjectivă (toate stările realizării minimele sunt accesibile) iar i este injectivă (toate stările realizării minimele sunt observabile).

Dacă se definește A_f astfel ca

$$A_f = \tilde{f}^{-1}(\tilde{f}(A))$$

$$B_f = p \cdot \text{in}_o$$

$$C_f = \tilde{N}_o \cdot i$$

atunci $(A, B, C)_f$ este o realizare minimală a lui f .

Dacă se consideră categoria \mathcal{M} ale cărei obiecte sunt sisteme decompozabile (A, B, C) cu dinamice (X, Δ) , aplicațiile de intrare $B : U \rightarrow X$ și aplicațiile de ieșire $C : X \rightarrow Y$ ale cărui morfisme sunt "simulările" h :

$$h : {}^1(A, B, C) \rightarrow {}^2(A, B, C)$$

$$h : {}^1_X \rightarrow {}^2_X,$$

atunci diagrama din fig. comută.

Categoria \mathcal{M} permite generalizarea modelelor liniare monovariabile la intrare și la ieșire la sisteme multivariable liniare, biliniare cît și la cazul automatelor finite [VAN]. Venecok introduce sistemul adjuncț cu codinamica Δ :

$$XP \xrightarrow{S} X \xleftarrow{\Delta} XZ$$

functorii P și Z fiind adjuncții și arată că \mathcal{M} - dinamorfismele sunt cazuri generale ale tuturor extensiilor de modele menționate.

Odată stabilit modelul discret el trebuie convertit într-un algoritm de calcul. Acest algoritm constă din trei tipuri de operații: adunare/scădere, înmulțire și întîrziere unitară. Diversele modele propuse prețind un număr diferit de operații aritmetice (timp) necesită cantități variabile de memorie în plus efectul eroilor de trunchiere afecteză în mod particular fiecare alegere.

În urma studiilor făcute MAT, TZA, ACK în literatură de specialitate se consideră oportuna următoarele reuniuni recursive: pentru modele de ordină reduse modelul 2, 2D, pentru modele de ordină mai mare realizări serie și cascadă cu elemente de bază de tip 2.

~~În urma studiilor făcute MAT, TZA, ACK în literatură de specialitate se consideră oportuna următoarele reuniuni recursive: pentru modele de ordină reduse modelul 2, 2D, pentru modele de ordină mai mare realizări serie și cascadă cu elemente de bază de tip 2.~~

~~• 8.4 Implementarea modelelor dinorice pe procesorul cu unitate de comandă microprogramată~~

Pentru implementare s-a utilizat un procesor bazat pe familia I3000. Utilizând același principiu, implementarea se

poate face utilizând circuite și tehnologii mai performante.

In continuare se trec succint în revistă caracteristicile esențiale ale procesorului cu unitate de comandă mică proiectat și construit și adaptat noilor aplicațiilor de simulare și testare reală a comportării EA. El constituie elementul de prelucrare primar al EMM al cărui MA a fost fundamentat în capitolul anterior.


Unitatea de control al microprogramului comună secvență de execuție a microinstructiilor din memoria microprogram. Ea îndeplinește următoarele funcții: selecția următoarelor microinstructii pe baza conținutului registrului de adresă și roogram; decodificarea și testarea datelor furnizate prin interfețe magistrale pentru a determina secvența de microinstructii; salvarea bitului de transport de la procesorul central; comanda intrării de transport sau deplasare a procesorului central; comanda întreruperii microprogramelor.

Elementul central de prelucrare I-3002 (CPU) conține circuite ce reprezintă o "felie" cu lățimea de 2 biți și înj籀ii de prelucrare a unui calculator numeric. Pentru a constitui un procesor complet pentru un cuvînt cu o lățime de 16 biți este necesar să se consoace 1/2 elemente de prelucrare. Unitatea centrală de calcul I-3002 poate lucra în mod paralel pe două biți și poate efectua următoarele operații: operații aritmetice; operații logice; incrementări/decrementări; generare de transport anticipat.

Elementul central de prelucrare I-3002 realizează funcțiile aritmetico-logice și de reîntruță unde "1-111" din 16 biți să fie adusă la procesor central.

Datele de la surse exterioare cum ar fi memoria principală sunt aduse la elementul de prelucrare prin unul din cele trei magistrale de intrare. Datele sunt trimise spre exterior prin cele 2 magistrale de ieșire. În interiorul elementului de prelucrare datele se memorează într-unul din cele 11 registre generale sau în acumulator (AC). Datele de pe magistralele de intrare, din 16 biți din registrele generale sau din acumulator sunt transmise la intrarea unității aritmetice și logice sub controlul a două multe complexe interne. Intrările și ieșirile suplimentare servesc la propagarea transportului la operații de deplasare și la selecția

microfuncției. Organizarea logică a elementului central de prelucrare se dă în fig. 54-1:



Magistrala microfuncțiilor este formată din 7 biți F₆...F₁.

F₀-F₆ care sunt decodificate intern pentru a selecta funcția unei unități aritmétice și logice și pentru a genera același semnal de control cu care se lucrează și comanda multiplexorilor A și B.

Intrările magistrale M se folosesc pentru a trage date de la memoria principală la elementul de prelucrare. Datele de pe această magistrală intră în unitatea aritmetică și logică printr-un multiplexor.

Memoria rapidă conține 11 registre numite R₀-R₉ și T. Iesirile registrelor sunt multiplexate divers pentru a fi introduse în unitatea aritmetică și logică. Iesirea unității aritmetică și logică e dusă și la intrarea memoriei rapide.

Pentru memorarea rezultatului unei operații aritmetice sau logice se folosește un rezervor separat numit acumulator (AC). Iesirea acumulatorului e dusă printr-un multiplexor la întâi în unitatea aritmetică și logică și se menține și disponibilă pe magistrala D printr-un buffer cu trei biți. În mod similar magistrala D se folosește pentru a transmite date spre și înapoi principalu sau spre dispozitivele de intrare/ieșire.

Aceste multiplexoare selectează cele două funcții ale unității aritmetice și logice conform specificației de la magistrala microfuncției. Intrările multiplexorului A sunt: magistrala M, memoria rapidă (registrele) și acumulatorul. În timpul execuției B selectează fie magistrala I fie acumulatorul fie magistrala K. De fiecare dată se efectuează un SI logic între înregistrările -tată a multiplexorului B și informația de pe magistrala K pentru a se putea realiza miscări și testuri de bit.

Unitatea aritmetică și logică realizează o serie de operații aritmetice și logice: adunare în complementărie binară, incrementare, decrementare, SI, SAU, complementare și S-I-EXC-USIV. Rezultatul operației poate fi memorat în acumulator sau într-unul din registrele memoricii rapide. Linile de intrare și -ga (LI) și ieșire dreaptă (RO) se folosesc pentru a realiza operația de deplasare dreaptă. Intrarea și ieșirea de transport (CI și CO) se folosesc pentru propagarea normală a transportului. CO și RO sunt duse spre exterior prin buffere cu trei stări. În plus, mai sunt prevăzute ieșirile X și Y pentru realizarea transportului anticipat la cuvinte de orice lungime. Posibilitatea a masca intrarea unității aritmetice și logice cu magistrala I mărește flexibilitatea unității de prelucrare. La operațiile aritmetice, circuitele de transport sunt folosite pentru a realiză operația SAU între bițiile cuvântului măștit în rol corespunzător de magistrala K. În operațiile aritmetice magistrala I se folosește pentru masarea unor cîmpuri din operație. O astfel de operație de magistrala K este acces de generație constantă prin microprogram.

O ieșire separată a unității aritmetice și logice este dusă de registrul de adresa care comunică cu magistrala I prin un buffer cu trei stări. În mod convențional registrul de adresă și magistrala A se folosesc pentru a trimit adresa proiectoarei principale. Registrul de adrese și magistrala A, se poate răsunător folosi pentru selectarea unor dispozitive externe cînd se execută o operație de intrare/ieșire.

De-a lungul fiecărui microciclu la intrările F și A este emis în cadrul de prelucrare, se aplică o microfuncție. Microfunația este decodificată, operațiile sunt selectate de cele două triplete paralele și operația specificată este executată de către unitatea aritmetică și logică. Pe frontul coborîtor al tactului rezultatul se încarcă în acumulator sau în registrul selectat din memoria rapidă. În plus la unele operații datele referitoare la adresa sunt încarcate în

registru de adresă al memoriei. O nouă microfuncție se poate aplica doar după frontul crescător al tactului. Înțeînlă tactul spre elementul de prelucrare în anumite microoperații și acest ponte fi omis. Circuitul de transport și deplasare împreună cu impulsul de tact, legările lor se pot folosi pentru a realiza o serie de testări nedistructive ale conținutului renumitorului. Conținutul registratorelor nu se modifică decât atunci când tutul i. Microoperăția ce se efectuează este desemnată de grupul de funcții și grupul de registre selectate de informația de pe magistrala F. Grupul de funcție este specificat de cei mai semnificativi biti ai magistralei F, F4-F6 iar grupul de registrator este cel care sătini semnificativi patru biti ai magistralei F, F0-F3. Grupul K se referă la registratorle R0-R9, T și AC notate R.. Grupurile RII și RIII se referă doar la registratorle T și AC.

FUNCTIILE CPE

Simbol	Funcție CPE	CQ	IV.R.	Cl
MOVE(Rn)	Rn AC	0 00		
MOVA(Rn)	K AC K Rn	1 00	(-1)	
MOVW(AT)	M K AT	1 00	(-1)	
MOVI(AT)	I K AT	1 00	(-1)	
MAIR(Rn)	Rn IAR	0 00		
MARRI(Rn)	Rn IAR Rn+1 Rn	a.c. 00		
MARM(AT)	M MAR M AT	a 00		
ADDE(Rn)	K (AC I) + Rn Rn, AC	a.c. 00	(-1)	
ADDEC(Rn)	K (AC K) + Rn+C Rn, AC	a.c. 00	(-1)	
ADDR(Rn)	K (AC K) + Rn Rn	a.c. 00	(-1)	
ADDRG(Rn)	K (AC K) + Rn+C Rn	a.c. 00	(-1)	
ADDM(AT)	K (AC I) + M AT	a.c. 00	(-1)	
ADDI(AT)	I K +AT AT	a.c. 00	(-1)	
KADR(Rn)	K Rn K MAR Ici +K Rn	a.c. 00	(-1)	
KADM(AT)	M K MAR Ici +K AT	a.c. 00	(-1)	
INCE(Rn)	Rn+1 Rn,Ia	a.c. 00		
INCR(Rn)	Rn+1 Rn	a.c. 00		
INCM(AT)	I+1 AT	a.c. 00		
DECA(Rn)	AC-I Rn	a.c. 00	-1	
DECT(AT)	AT-1 AT	a.c. 00	-1	
DEC1(AT)	I-1 AT	a.c. 00	-1	
DEC0(Rn)	Rn-1 Rn -1 IAR	a.c. 00	-1	
ANDR(Rn)	K AC K Rn Rn	1.r. 00	(-1)	
ANDM(AT)	K AC K M AT	1.r. 00	(-1)	
ANI(IAT)	I K AT AT	1.r. 00	(-1)	
IORR(Rn)	K (AC K) Rn Rn	AC K 00	(-1)	
ICRM(AT)	K (AC K) M AT	AC K 00	(-1)	
IGRI(AT)	I K AT AT	I K 00	(-1)	
XNRR(Rn)	K (AC K) + Rn Rn	AC K 00	(-1)	
XNRM(AT)	K (AC K) + M AT	AC K 00	(-1)	
XGRI(AT)	I K AT AT	I K 00	(-1)	
MSGR(Rn)	K Rn K Rn	1.r. 00	(-1)	
MGRM(AT)	M K AT	1.r. 00	(-1)	
TETR(Rn)	K Rn K Rn	1.r. 00	(-1)	
TSRM(AT)	M K AT	1.r. 00	(-1)	
TSPI(AT)	I K AT AT	I K 00	(-1)	
NOTR(Rn)	Rn Rn	0 00		
NOTM(AT)	M AT	0 00		

NEGT(AT)	AT+1	AT	a.c.	CO	0	R
CLRR(Rn)	CI	O Rn		0	0	(0)
SETR(Rn)	-1	Rn		0	0	0
SHRT(AT)	LI	LI AT _H AT _H AT _L AT _L RO	AT ₁	0	0	(1=0)

a.c. = transport arithmetic .

l.r. = rezultat logic

Structura cuvîntului instrucție. Instrucțiile au fost codificate prin căte unul sau două cuvînte de 16 biți. În cadrul primului cuvînt, octetul superior reprezintă codul operației. Codul operației se aplică la intrările EX, PI ale circuiului I3001, care reprezintă unitatea de control al microprogrammului, și este folosit pentru intrarea într-o secvență de microinstrucții specifică fiecărei instrucții. Acest lucru este ilustrat în fig., în care se prezintă organizarea structurii de cîndul microprogramate și fluxul de informații în cadrul ei.

Structura cuvîntului microinstrucție este prezentată în fig. După cum reiese din această figură, se lucrează după principiul microprogramării orizontale, printr-o microinstrucție fiind programate operații care săt exectate în paralel și cu multe resurse ale sistemului, lucru evidentiat cără în fig.




Fig. 5.4-2

Cîmpul AC (Address control) este interpretat în circuitul I3001 și folosit pentru determinarea adresei următoarei microinstrucții, în unele situații el contribuind și la stabilirea valoșului registrului general vizat în circuitul I3002.

Cîmpul PA (Page address) reprezintă adresa paginii de memorie de microprogram, memorie care este organizată pe 4 pagini. Această organizare permite o flexibilitate mai mare de ramificare în memoria de microprogramme și a fost adoptată pentru c. circu. existau 3 biți neutilizați în cuvîntul microinstrucție, lungimea fizică a acestuia fiind, inevitabil, odată cu 32 biți.

Cîmpul FIC (Flag in control) realizează controlul poziționării fanioanelor C și Z ale circuitului I3001 cu informația de pe linia de intrare FI.

Cîmpul FOC (Flag out control) realizează controlul informației care se plasază pe linia FO și e folosită drept intrare stînga (LI) sau intrare transport (CI) pentru circuitul I3002, în funcție de operație care se execută în acest circuit.

Cîmpul BCF (Bus control field) poartă în o informație folosită pentru controlul magistralelor sau pentru închidere circuitului circuitului I3002 în timpul operațiilor de testare a conținutului unui registru.

Cîmpul K (Masca) reprezintă codul aplicat la intrările de mascare ai circuitului I3002.

Cîmpul FC (Function control) reprezintă codul funcției pe care o execută I3002 și codul registratorului la care se referă aceasta.

Pentru a micșora volumul de memorie de microprogramme utilizată și mai ales pentru a conferi mașinii emulatie viteză, s-a adoptat o structură cu registre pipe-line pe două nivele. În consecință, la un moment dat sunt în execuție operații programate prin trei microinstrucții.

Din punct de vedere al numărului de faze, structura adoptată este monofazică.

Avînd în vedere modul de selectare a registratorilor circuitului I3002 și modul de codificare a sursei de cîmpuri, respectiv a destinației rezultatului la microprocesorul 8c30, a fost aleasă următoarea alocare a registratorelor: R₁=B, M₁=S, R₂=D, R₃=E, R₄=H, R₅=L, R₆ = registrator de manevră, M₂=A, S=SQ, n₀=LP, T=(T), AC = registrator acumulator pentru microprogramme.

5.4.1 Instrucțiile speciale UM: la unitatea microprogramată.

Unitatea microprogramată (UM) pe 16 biți și poate reprezenta elementul de prelucrare de bază al MA proiect.

Fiecare astfel de UM are implementat în sete în tructiile de bază (emularea instrucțiilor 18080) și MA, și un set de instrucții speciale de modelare în timp real bazate pe modelul 1, ..., 4 analizate. Cele mai utile și performante sunt următoarele de tip 2 și $n = 2$ SLIM - ADRT. Întrucât este tipul specificat în cadrul superior codul operației, următoarele două adrese ale tabelului cu parametrii modelului... (linspace 1 modelului 2 sunt comuni și modelului 4 (ordinalul $n = 2$).

$$y_k = \frac{a_0 + a_1 z^{-1} + a_2 z^{-2}}{1 + b_1 z^{-1} + b_2 z^{-2}}, \quad u_k$$

Modelul de tipul 2 corespunzător este:

$$\begin{matrix} x_1 & 0 & 1 & x_1 & 0 \\ x_2 & = & -b_2 & b_1 & x_2 & 1 & u_k \\ k+1 & & & & k & & \\ & & & & & x_1 & \\ & & & & & & \end{matrix}$$

$$y_k = a_2 - a_1 b_2, \quad a_1 = a_0 b_1, \quad x_2 = x_1 + a_0 u_k.$$

Implementarea instrucției SLIM corespunzător este dată la nivel de microprogram în fig.

Pentru simularea MA de ordinul $n = 2$ se utilizează posibilitățile de prelucrare paralelă ale MA proiect.

Modelul 4 este descompus sub forma:

$$y_k = H_0 + H_1(z) + \dots + H_n(z)$$

în care H_0, H_1, H_2 având ordinalul $n = 2$ pot fi simulati în paralel pe UM ale MA. Prelucrarea concurentă conduce la un scurtaj de viteză proporțional cu numărul de procesori, grevă fără îndatorită de sincronizare. În acest scop numărul și dimensiunea schimbului de informații între elementele de prelucrare a fost redus la următoarele parametrii: u_k, x_{1k}, x_{2k} și y_k .

Pentru a facilita o implementare eficientă a setului de instrucții al procesorului, o emulare a instrucțiilor UL 18080

MURX - și în special a instrucțiunii de simulare a lui SLIM, prin prisma vitezei de calcul și costului (dictat de prevederea de volumul memoriei de microprogramme) resursele "firmești" ale UM au fost completate cu resurse "hardware", așa cum se evidențiază

în fig. la care se vor face referiri în continuare, considerindu-se, ilustrativ, instrucțiună SIM2. În mod similar se implementază SIM1, SIM3, SIM4.

După cum se va vedea algoritmul de reuniune numerică implementat implică efectuarea unor operații de finisare și împărțire. Întrucât pentru însumare este adecvată reprezentarea numerelor în complement de 2, iar înmulțirea se face mai eficient (mai ales în cazul unei structuri bazată pe familia de circuite I3000) dacă operanții sunt reprezentați în semn-mărime, sănt folosite în mod corespunzător ambele aceste reprezentări.

Notătările utilizate în continuare au următoarea semnificație:

AC = controlul adresei; ACHI = controlul adreselor microinstrucțiilor; APU = adresa paginii următoare; AP = adresa de pagină; RPAP = registrul pipelined pentru adresa de pagină; AMI = adresa microinstrucției; DMAHI = bloc de modificare a adresei de microinstrucție; MDP = memorie de microprogramă; RPFCI = registrul pipeline pentru controlul FI; R1, R2 = registre pipeline pentru controlul FO; RPLSC, RP2SC = registre pipeline pentru sincronizare și control; RSC = bloc sincronizare și control; RPCE = registrul pipeline pentru controlul funcției; ECF = bloc de modificare a funcției; RTCK = registrul pipeline pentru controlul magților; LA = latch-uri auxiliare; CA = contor auxiliar; ROD = registrul deplasare dreapta; DFS = detectoare funcții speciale; MD = magistrală date; MA = magistrală de adrese; MC = magistrală de control.

Circuitul "latch" auxiliar LA este destinat să păstreze, în general, primul cuvânt din cadrul instrucției curente, pentru a putea fi utilizat la modificarea adresei de microinstrucție generată de MCU și/sau a funcției (de regulă e codul lui registrului referit în cadrul ci) microprogramării pentru CPE; în cazul instrucțiunii SIM2, circuitul LA păstrează înmulțitorul curent.

Registrul de deplasare dreapta WD păstrează, în cazul instrucțiunii SIM2, înmulțitorul curent.

Contorul auxiliar CA este destinat să numere opere, în cadrul operației de înmulțire; el este initializat cu valoarea nulă, iar la sfârșitul unei înmulțiri, este lăsat în stare inițială.

Detectoarele funcțiilor speciale DFB ară rolul de a sănătiza prezența în execuție a funcțiilor CLA , CLA (identice "firmware" funcția în CLA, utilizată normal, în spate pentru anularea conținutului registrului AC bibliografie) și de a concura în lansarea operațiilor suplimentare specifice lor, și anume:

- închiderea în circuitul "latch" a informației prezentă la intrările sale, sincronizat cu semnalul de tact MCPECL, pentru funcția CLA;

- încărcarea registrului de deplasare RDD cu informația prezentă la intrările sale, reprezentând înmulțitorul în cadrul instrucțiunii ARN22, forțat cu semn negativ, pentru funcția CLA

- validarea impulsurilor de deplasare a conținutului RDD și de numărare în CA, în cazul funcției AIA, a cărui ematică este adunarea în registrul AG a conținutului acestuia cu rezultatul funcției "SI" între informațiile de pe naștereale I și K; se precizează că în timpul execuției funcției AIA, dacă bitul cel mai puțin semnificativ curent al RDD e te "I" , se dezactivează registrul pipe-line RPCK, ceea ce implică anularea măștii K.

Se menționează că la atingerea conținutului 15_{10} în CA, se va modifica, în BMAMI, adresa microinstrucțiunii următoare generată de MCU, astfel încât să se păstrească portuna ciclică a secvenței de înmulțire curentă.

Blocul de sincronizare și control BSC asigură sincronizarea tuturor activităților și resurselor și generează semnalul de comandă și control.

Detalii privind funcționarea UM sănătătoare în protocolele contractului "Sisteme electrice de transport cu motoare liniare" nr. 198 din 1983, 1984 și 1985 IPT-CCSI - IP Craiova, secțiunea privind proiectarea, realizarea și testarea unui procesor cu unitate microprogramată bazat pe familia de componente I3000.

5.4.2 Analiza comparativă a algoritmilor de simulare și comportării sistemelor automate implementați pe diverse procesoare de 16 biți

Cele trei parametrii semnificativi ale procesorului sunt : timpul de execuție, cerințele de memorie, precizia.

Au fost luăți în considerare accepti parametrii pentru cele mai populare procesoare pe 16 biți : Z 8000 (4 Mhz) 8.86 (5 Mhz) varianța standard și I 3000 pe 16 biți și un procesor bit-sliced bazat pe familia I 3000 cu modificările eluate de autor.

Pentru sporirea vitezei de lucru s-a lucrat rău că cu operații cu numere întregi (virgula fixă), aritmetica cu virgulă mobilă mărzind durata de execuție de cel puțin trei ori.

Să consideră că în ipotezele prezentate precizia calculelor este satisfăcătoare. Comparările între timpuri de execuție și necesarul de memorie a fost făcut pentru următorii algoritmi RAJ, pentru cîte o iterație:

i) Algoritm Kalmen :

$$H(z) = \frac{1 - a_1 z^{-1}}{K_0 + 1 - (c_1/C) z^{-1} - (c_2/C) z^{-2}}$$

ii) Algoritm de reglare :

$$H(z) = \frac{a_0 + a_1 z^{-1}}{b_0 + b_1 z^{-1} + b_2 z^{-2} + b_3 z^{-3}}$$

iii) Filtru trece-jos Butterworth:

$$H(z) = \frac{b(z + 1)^4}{(z-p_1)(z-p_2)(z-p_3)(z-p_4)}$$

Timpuri de execuție și spațiul de memorare necesari pentru o iterare:

Procesor Algoritm	I.8086 5 Mhz	Z 8000 4 Mhz	I 3000 6 Mhz	I 3000 MM 6 Mhz	3.4 MM (1 x 4 x 2)
i) **	250 us 130 oct	171,9 us 128 oct	101,6 us 22 oct 598 MM	58,6 us 22 oct 340 MM	58,6 us 22 oct
ii) **	637 us 294 oct	445,2 us 308 oct	203,2 us 43 oct	117,7 us 48 oct	38,6 us 52 oct
iii)	5380,9 us 3114 oct **	3042,8 us 2996 oct **	456,4 us 100 oct **	234,4 us 100 oct **	38,6 us 124 oct **

* aritmetică în virgulă mobilă;

** aritmetică în virgulă fixă ;

*** unitate centrală cu instrucția SIM microprogramată,

și cu înmulțirea cablată ;

**** numărul de microinstrucții ale instrucției SIM.












Fig. 5.4.1-1









Zonă adrese parametrii

ZAP	adr. x_1
+1	adr. x_2
+2	adr. a_2
+3	adr. $-b_2$
+4	adr. a_1
+5	adr. $-b_1$
+6	adr. a_0
+7	adr. u
+8	adr. y

Fig. 5.4.4-2




Fig. 5.4.4-3




Fig 5.4.1-4

6 CONCLUZII

Scopul acestei lucrări este acela de a-și aduce contribuția, într-o manieră originală la conceperea arhitecturilor multimicroprocesor facilitate de cele mai moderne realizări în domeniul magistralelor pe plan național și mondial (Multibus I, VMEBUS - existente pe piață, MULTIBUS II, NUBUS, FUTURE BUS anunțate pentru sfîrșitul anului 1985) DAL , la evaluarea performanțelor acestor arhitecturi și la utilizarea lor în domeniul analizei performanțelor SA. În acest sens au fost urmărite următoarele obiective :

1) Analiza și clasificarea arhitecturilor multiprocesor utilizate în aplicațiile în timp real.

2) Asigurarea bazei teoretice a modelării arhitecturilor multimicroprocesor în scopul evaluării performanțelor acestora.

3) Elaborarea unor modele analitice aproximative suficient de riguroase și a unor modele de simulare care să permită proiectanților o alegere judicioasă a unor arhitecturi în funcție de cerințele impuse de aplicația specifică.

4) Alegerea modelelor matematice celor mai adecvate și mulări în timp real a comportării SA.

6.1. CONTRIBUȚII ORIGINALE

Pornind de la scopul și obiectivele propuse se pot scoate în evidență următoarele contribuții originale:

- Definirea structurii nivelurilor arhitecturale pe orizontală și a subdiviziunilor verticale separând componentele unui sistem multimicroprocesor utilizat în analiza în timp real a comportării SA.

- Sistematizarea într-o formă unitară a tendințelor ce se manifestă în domeniul prelucrării în timp real utilizând sisteme multimicroprocesor.

- Introducerea unui model arhitectural deosebit de adaptabil la cerințele analizei comportării SA dar suficient de restricтив în a-și păstra caracteristicile de prelucrare în timp real.

- Stabilirea condițiilor de aplicabilitate a diverselor metode și modele de evaluare a performanțelor la casul particular al structurilor multimicroprocesor.

- Utilizarea mecanismului de rendez-vous pentru elaborarea unui executiv pentru MA propus.

- Definirea unei relații de ordine totală pe mediul evenimentelor, legată de utilizarea secțiunilor critice asociate variabilelor sistem.

- Studiul cu ajutorul rețelelor de evaluare a proceselor de sincronizare bazate pe tehnica de rendez-vous.

- Introducerea relației de echivalență pe mulțimea stăriilor lanțului Markov exact asociat arhitecturii analizate.

- Definirea stării lanțurilor Markov comasate pe mulțimea $S/$ (S = mulțimea stăriilor lanțului exact; $/$ = relație de echivalență).

- Introducerea unui criteriu (condiții suficiente) care stabilește condițiile în care aplicația $f : S \rightarrow S/$ menține proprietatea Markov a lanțului comasat (f omomorfism între S și $S/$).

- Introducerea unei strategii de simulare a interacțiunilor, utilizând mediul de evenimente abstractu, implementată prin algoritmi GPSI.

- Stabilirea ipotezelor de modelare și a parametrilor MA și alegerea indicilor de performanță corespunzători.

- Utilizarea în condițiile stabilite de criteriul de suficiență, a lanțurilor Markov comasate pentru modelarea arhitecturilor MA.

- Utilizarea rețelelor de evaluare în modelarea arhitecturilor MA.

- Alegera modelelor matematice cele mai adecvate pentru studiul comportării SA și studiul domeniului lor de aplicabilitate prin analiza în domeniul limbajului categoriilor și generalității și cuprinderii lor.

- Elaborarea unei proceduri de simulare discretă a modelelor invariante în timp.

- Implementarea acestei proceduri prin intermediul unor instrucții specializate SIM pe procesoare cu unitate microprogramată. (UM).

- Elaborarea unor îmbunătățiri hardware la firmware I 3000 care să permită implementarea cu mare viteză a instrucțiilor SIM.

- Realizarea pe sistemul multi micropresesor dotat cu UM proiectată, a unor tempi de simulare a comportării SA superioiri celor menționați în literatura de specialitate.

6.2. VALOAREA APPLICATIVA SI DIRECTII DE DEZVOLTARE VIITOARE

Aspectele prezentate în lucrare au fost valorificate în cadrul a 26 lucrări științifice din ceea ce urmărește "Conducerea automată a proceselor" și apăruta în editura Facla în anul 1985, și în cadrul a 5 contracte de cercetare științifică. Pe viitor se conțină însă noi perspective de valorificare, având în vedere interesul crescînd pe care îl manifestă industria și instituții de cercetare față de utilizarea sistemelor multimicropresor cu o viteză sporită de calcul pe de o parte iar pe de altă parte datorită apariției familiei MULTIPRON care pune la dispoziția proiectanților o primă magistrată standardizată care facilitează construcția modulară a arhitecturilor multimicropresor.

In acest context, din multimea direcțiilor posibile de dezvoltare ulterioară a aplicațiilor MA propus se vor avea în vedere mai ales cele din domeniul automatizării : sinteza structurii SA, identificarea structurală și parametrică, sinteza comenzi (sau a programului în cadrul structurii precizate).

Complexitatea aparatului matematic utilizat și volumul calculelor care intervin în rezolvarea problemelor enumerate, viteză mare cu care se pretinde efectuarea lor justifică și face imperios necesară utilizarea intensivă a sistemelor multimicropresor ca instrument practic de lucru, realitate reflectată și în conținutul lucrării de față.

Ca directii concrete de valorificare a rezultatelor prezentate se preconizează : continuarea cercetărilor legate de comanda procesului de levitație magnetică utilizând SMC ; utilizarea calculului concurrent în cadrul problemelor ridicate de captarea și utilizarea eficientă a energiei solare ; utilizarea SMC în analiza și comanda proceselor complexe ridicate de automatizarea prelucrărilor tehnologice prin metode neconvenționale ; realizarea comenziilor adaptative în domeniul mașinilor umane. Importante rezultate se pot obține prin utilizarea MA propus și în cadrul inteligenței artificiale și a roboților.

In final se pot aprecia că aspectele tratate în această lucrare sunt susceptibile de a fi perfeționate și dezvoltate în sensul adaptării la specificul domeniilor mai sus menținute și eventual extinse și asupra altor categorii de aplicații de interes pentru economia națională.

BIBLIOGRAFIE

Notări utilizate în ordinea primei apariții : Computer Design = CD; IEEE Transaction on Industrial Electronic = IEEETIE; Editura tehnică=ET; Editura Academiei = EM; microprocessors Microsystems = MM; Software microsystems = SM; microprocessor Microprocessor numering = MP; Mini-Micro Systems = MMS ; Editura didactice și encyclopedice - ESD ; Editura Didactica și pedagogica = EDP; Electronic Design = ED; Computer Magazine = CM; Editura Militară = EM; IEEE Transaction on Computers = IEETOC; Communications of ACM = CACM; IEEE Transactions on Audio Systems and Signal Processing = IEEE TASSP; Simpozion "Microprocesoare, microcalculatoare și aplicații în economie" cat Automatică, SM.

- ✓ALE Alexander P. Array Processor, dec.1981, CD.
- ✓ANG Ang Ws. Common element key to multiprocessors architectures, oct.1981, CD.
- ✓ASH Ashon S. s.a. A up Based Multiloop Process Controller, feb.1983, IEEETIE
- ✓ACK AckermannI, Abtastregelung, Springer Verlag, Berlin 1972.
- ✓BAB Băbuția I., Dragomir UL., Mureșan I., Prostean C. Conducerea automată a proceselor, Facla 1985.
- ✓BAI Bailey C. Hardware, software trends, June,1984 MMS.
- ✓BALL B Baltac V. Optimizarea sistemelor de operare ale calculatorelor numerice, Facla 1974.
- ✓BAL2 Baltac V. s.a. Sisteme interactive și limbi conversaționale, ET Buc.1984.
- ✓BAR Barthmaier R.I., Multiprocessing system mixes 8 and 16-bit uc, Feb. 1980, CD.
- ✓BEL2 Belea C., Vartolomei M, Metode algebrice și algoritmi de sinteză optimă a sistemelor dinamice, ET 1985
- ✓BELL Belea C., Teoria sistemelor vol.II, EDP Buc.1985.
- ✓BER Berndt H. Software Support in Hardware, 13,1984, MF.
- ✓BEY Beyer O. s.a. Stochastische Prozesse und Modelle Leipzig 1978.
- ✓BOI Bowen J. Software/Hardware integration on μP, febr.1985 MM.
- ✓BOL Bolotnik A. s.a. Multiprocessor Structures for Microprocessors dec.1982, SM.
- ✓BOW Bowen E.A., Buju IA, The Logical Design of Multiple Microprocessor Systems, Pratice Hall 1980.
- ✓BRZ Brzozinski J. s.a. A family of Compatible Single and Multimicroprocessor Systems with 8 and 16 bit Microprocessors. 14,1984, MM
- ✓BUD Budigan N., Teoria sistemelor - curs, IPTVT 1980.
- ✓BUH Bührer R. Hardware eines dynamisch konfigurierbaren Multiprozessors, Eidg. Techn. Hochschule Zuerich 1981.
- ✓CALL Călin S., Lumitache I. s.a. Rețărare numerică a procesorilor tehnologice, ET Buc.1984.
- ✓CAL2 Călin S., s.a. Sisteme automate numerice Buc.1984, ESE.
- CAN Cantoni A. s.a. A Technique for Interrupt Distribution in a Multiprocessor System, Soft and Micros, ovt.1982
- ✓CAR Cartianu Gh. s.a. Semnale circuite și sisteme EDP Buc.1980
- ✓CER Cernețki VI. s.a. Metode matematice și algoritmi în studiul sistemelor automate ET, Buc.1973.
- ✓CIO Cioffi G., Valardi P., A Fully Distributed Arbiter for Multiprocessor Systems, IP 11, 1983.
- ✓CHA Chaudhuri P., Scheduler for Realtime Process Control, apr. 1985, MM.

- ✓ CHC Chance R.I. s.a., Using DMA Devices for Data Compression Performing a Fast Fourier Transform in Real Time, 1981, SM.
 ✓ CHD Chandra R.C. Design of a uP based process controller using systems Theory, march 84, IEE.
 ✓ CHU Chung K.L. Markov Chains, Springer Verlag, 1967.
 ✓ CIU Ciucu Gh., Tudor Ct., Teoria probabilităților și aplicații, 1983, ESE.
 ✓ COM Conrad M., Hopkins W.D., Functional architecture Theory central CPU-s, sept.1981, ED.
 ✓ CRE1 Creangă I., Retzsch C., Simovici D., Introducerea în calculă în informatică, 1973, ESE.
 ✓ CRE2 Creangă I., Simovici D., Teoria algebrică a reprezentării și aplicării EI Buc.1977.
 ✓ CRE3 Crețu V., Sisteme de operare în timp real, Teză de doctorat, IITVT 1984.
 ✓ DAH DAHMKE M., Microcomputer Operating System Byte Books, Fredrik Kaiser Das p.d. Dorris - A Design tool for Multi-Microprocessor Systems, iulie 1983, MP.
 ✓ DAVA Valocicu ... , g.a. Minimizarea și microcalculatoarele în conducerea proceselor industriale, Et Buc.1983.
 ✓ DIM Dimitrije B., g.a. On a Multimicroprocessor for Real Time Encoding of Regularly Decomposed Images, 1981, IEE.
 ✓ DIR Director S.W., A Computational Approach, J. Wiley and Sons 1975.
 ✓ DOD1 Dodescu Gh. s.a., Sisteme electronice de calcul și televiziune RDP Buc.1980.
 ✓ DOD2 Dodescu Gh. Modelarea sistemelor de operare, Buc.1981, IEE.
 ✓ DON Donald W.C. Distributed System Testbeds Oct.1982, CM.
 ✓ DOU Vaughan G.F., A New Frontier for Systems Designers, Jan. 1981, IEEE/EMC.
 ✓ DRA1 Dragomir P., Dragomir A., Structuri algebrice, Facultatea de Matematică și Informatică București 1978.
 ✓ DRA2 Dragomir P., Dragomir A., Structuri algebrice, Facultatea de Matematică și Informatică București 1981.
 ✓ DRA3 Regu I., Josif I.I., Prelucrarea numerică a semnalelor discrete în timp, ET Buc. 1980.
 ✓ DRAT Dragomir I.L., Preteți St. Elemente de teoria sistemelor și reglaj auto-nom - curs IITVT 1979.
 ✓ DUM Dumitrescu-I. Vălin S., I.E. Automatizari și echipamente electronice, IIP Buc.1981.
 ✓ EBT Nelson F.G. Multicomputer și prelucrarea paralelă, IAR, 1976.
 ✓ ECR Hyland J. Artificial systems Bk. 1977.
 ✓ ESYL Bykovski P., Lachek A., g.a. Trends and Progress in System Integration, Pergamon Press, 1981.
 ✓ FIL Kildall E., Kernighan B., Multiple Microprocessor System, 1983.
 ✓ FAN My T. Implementing a board-level parallel system, Ph.D.
 ✓ FIL Kildall E. Using a ROM-based parallel board using PCIM logic, Computer, June 1983.
 ✓ FLO My T. A parallel board-level ROM-based multiprocessor system, Jan. 1983, Ph.D.
 ✓ FT Kildall E., Kernighan B. Parallel processing, Addison Wesley, 1983, USA.
 ✓ GEB Kildall E., Kernighan B. Parallel Processing System Programming, Addison Wesley, 1983, USA.
 ✓ GCM Gruia R.M. Vom să înțelegem teoria sistemelor de calcul, Editura Tehnică, București 1983.
 ✓ CRA Gruia R.M. Vom să înțelegem teoria sistemelor de calcul, Editura Tehnică, București 1983.
 ✓ GRG Groza V., Cursuri privind teoria sistemelor de calcul, IITVT, 1983.
 ✓ HANS Hanselmann H., Microprocessors in Control Systems, Prentice-Hall, 1981, USA.

- 1.
- ✓ HAN Y. Hancy R.D. Rethinking Network a Coordinated Approach, July 1985, MSS.
 ✓ HAR Harper R., uP Based Multichannel Analyser Developed Using Polyforth, june 1983, MM.
 ✓ HAS Hasson M.M., s.a. Highly Concurrent Computing Structures, ian.1982, IEEETC.
 ✓ HAT Haton IP. Automatic Speech Analysis and Recognition, D, Reidel P.C. 1982.
 ✓ HAY Haynes S., Highly Parallel Computing, ian.1982, CD.
 ✓ HEA Heal B., Multiprocessor Solution in OCCAM fo an NP-complete problem, MM, aug.1985.
 ✓ HEH Heath W.X., A System Executive for Real - Time Microcomputer Programs, IEEE Micro, june 1984.
 ✓ HEI Heider G. Lot Operating System Aid in Component Design, sep. 1982, CD.
 ✓ HEM Hemenway I.E., Advanced 16-bit operating system handles multiple tasks on real time oct.1983, MM.
 ✓ HER Herzog H.I., A Design Perspective for Real Time Task Control in Distributed Systems, feb.1983, IEEETIE.
 ✓ HIL Hill F.I., Peterson G.M. Calculatoare numerice, ET Buc. 1980.
 ✓ HIR Hirschmen D.A., s.a. Standard Modules Offer Flexible Multiprocessor System Design may 1979, CD.
 ✓ ION Ion D.I., Radu N., Algebra, EDP Buc.1975.
 ✓ ION1T Ionescu T., Sisteme și echipamente pentru conducedrea proceselor, EDP Buc.1982.
 ✓ ION V1 Ionescu V., Sinteză structurală a sistemelor liniare, ES 1979.
 ✓ ION V3 Ionescu V., Teoria sistemelor, EDP Buc.1985.
 ✓ ION V2 Ionescu V., Popescu C., Proceduri de sinteză a sistemelor automate IPD 1979.
 ✓ IOS1 Iosifescu Gh., s.a. Teoria probabilităților și statistică matematică, ET Buc.1966.
 ✓ IOS2 Iosifescu M. Lanțuri Markov finite și aplicații ET Buc.1977.
 ✓ IOS3 Iosifescu M., s.a. Elemente de modelare stocastică ET Buc. 1984.
 ✓ JAS Jaswa R., Designing Interrupt Structures for Multiprocessors sep. 1978, CL.
 ✓ JUR1 Jurcă I. A Multiprocessor System with Multitasking Facilities; Teste de doctorat, Pijnacker 1977.
 ✓ JUR2 Jurcă I. Simularea sistemelor continue și discrete, curs 1980.
 ✓ JUR3 Jurcă I., Sisteme de operare, curs, IPTVT 1984.
 ✓ KAL Kalman R.E., Falb P.L., Arbib M.A., Teoria sistemelor dinamice ET Buc. 1975.
 ✓ KAT Katz P., Digital Control Using Microprocessors Prentice Hall, 1981.
 ✓ KEM1 Kemeny G.I., s.a. Introduction to Finite Mathematics, Moscow 1963.
 ✓ KEM2 Kemeny G.I., Mathematical Models in the Social Sciences. Radio, Moscow 1972.
 ✓ KIT Kittler J. s.a. Pattern Recognition, D.Reidel P.C.1981.
 ✓ KNG Kung SY, VLS for Massively Parallel Signal Processors, dec.1983, MM.
 ✓ KOI Keinakov G.P., Dunehov LS, A Method for Real Time Numerical Integration, 14,1984, MP.
 ✓ KOR Korn A.G., Multiprocessor Design Surpass Superminie Alternatives for Continuous System Simulation, maj 1981 CD.
 ✓ KUN Kung K.T. Why Systolic Architectures Ian.1982, IEEETC.

- ✓ LEE1 Lee A.M. Les files d'attente, Dunod, Paris 1970
 ✓ LEE2. Lee A.M. Teoria așteptării cu aplicații ET Buc. 1976
 ✓ LIL Lille H. Microprocesor : Electronique Industrielle apr,1980.
 ✓ LUP Lupu C., ş.a. Microprocesoare, aplicații EM Buc.1982
 ✓ MAR1 Marsan M.A. ş.a.Comparative, performance of Single Bus Multiprocessor Arhitectures. IEEETC, dec.1982
 ✓ MAR2. Marsan M.A. ş.a. Modelling Bus Contention and Memory Interference in a Multiprocessor System, IEETC,Ian. 1983.
 ✓ MAR3. Marsan M.A., Carra G, Bus and Memory Interference in Double Bus Multiprocessor Systems, Jul 1984, MP.
 ✓ MAT Mateescu A. Semnale, circuite și sisteme, EDP Buc. 19.4
 ✓ MCC MC Cluso RM, Optimizing a dual-processor for UI.IX, May 1984, KMS.
 ✓ MEZ Mezzalira L. ş.a. Acquiring Real-Time Information from a Multitasking Microcomputer, 11,1983,MI.
 ✓ MIH1 Mihoc Gh., Ciucu G. Introducere în teoria așteptării ET Buc.1967.
 ✓ MIH3 Mihoc GH., ş.a. Procese stohastice, ESE Buc.1978.
 ✓ MIH2 Mihoc Gh., ş.a. Modele matematice ale așteptării EA Buc.1973.
 ✓ MIH4 Mihoc Gh., Micu D. Teoria probabilităților și statistică matematică, E.P Buc.1980.
 ✓ MIH5 Mihoc Gh., ş.a. Modele de analiză statistică, ESE Buc. 1982.
 ✓ MIN Mintzer F. ş.a. The Real - Time Signal Processor, Feb. 1983, IEEETASSP.
 ✓ MUN Munro A. ş.a. Real - Time Control Including Concurrency, june 1982, SM.
 ✓ MURX1 I. Babuția, I. Muregan, ş.a. Determination of a Reduced Order Model for a Distillation Column. IPTVT Timișoara 25, 1980.
 ✓ MURX2 Muregan I., ş.a. Conducerea cu calculator numeric a vehiculelor pe șine, 4-Th International Conference on Control Systems and Computer Sciences Buc. June 1981.
 ✓ MURX3 Muregan I., ş.a. Tehnici de identificare și modelare - îndrumător, IPTVT 1981.
 ✓ MURX4 Muregan I., Babuția I., Muregan V. Simulation Sprache zum Entwurf und zur Optiemierung von Disketten Automaten Kolloquium Über Rechentechnik und Dateriverarbeitung, iunie 1981, Magdeburg DDR.
 ✓ MURX5 Muregan I., Hentea T. Programarea calculatoarelor de proces - laborator, IPTVT 1982.
 ✓ MURX6 Hentea T., Muregan I. Programarea calculatoarelor de proces, IPTVT 1982.
 ✓ MUR7 Muregan I. Abordarea problemelor de realizare minimală a sistemelor decoupozabile utilizând limbajul categoriilor. Lucrarea de Licență în matematică, Univ. Timișoara-1982.
 ✓ MUR8 Muregan I., Babuția I., Muregan V. Limbaj de simulare pentru proiectarea sistemelor de conducere discretă în industria constructoare de mașini, Bul. IPTVT Timișoara 29, 1983.
 ✓ MUR9 Muregan I. Sisteme multimedia processor. probleme privind alegerea, proiectarea și implementarea unei arhitecturi. Referat în cadrul specializării prin doctorat, IPT/T 1984.

- ✓ MUR10 Mureşan I. Analiză numărătorii sistemei pe levitatie magnetică utilizând rali cu precizare în timp real. Referat în cadrul specializării prin doctorat, IPTVT 1984.
- ✓ MUR11 Babuția I., Dragomir T., Mureşan I., Frățean O. Partea II.-Conducerea automată a proceselor Facla 1985.
- ✓ MUR12 Mureşan I., Savii G. Interfață bazată pe seria M68000 pentru echipament cu disc flexibil, SMA IPTVT 1985.
- ✓ MUR13 Mureşan I. Utilizarea sistemelor multimicroporcesor în cond proceselor, SMA IPTVT 1985.
- ✓ MUR14 Mureşan I. Simularea numerică a fdtz pe sisteme multi-procesor, SMA, IPTVT 1985.
- ✓ MUR15 Mureşan I., Mureşan V. Elemente privind proiectarea unui SOTR pentru un sistem multimicroporcesor, SMA IPTVT 1985.
- ✓ MUR16 Mureşan V., Mureşan I. SOTR pentru un sistem bazat pe µP Z80, SMA, IPTVT 1985.
- ✓ MUR17 Mureşan I., Robu N. Implementarea pe un sistem cu UC microprogramată a setului de instrucțiuni I8080, SIM, IPTVT 1985.
- ✓ MUR18 Mureşan I., Robu N. Configurația de sistem multimicroporcesor utilizată pentru conducerea în timp real a proc, SIM, IPTVT 1985.
- ✓ MUR19 Mureşan I. Sistem multimicroporcesor cu familia M68000, SMA, IPTVT 1985.
- ✓ MUR20 Mureşan I. Sistem multiprocesor realizat cu familia I8086, SMA IPTVT 1985.
- ✓ MUR21 Mureşan I., Marchis I. Sistem biporcesor realizat cu µP I8080 și Z80 SMA, IPTVT 1985.
- ✓ MUR22 Frățean O., Mureşan I. Vol.II. Tehnici de identificare și modelare - curs I.TVT 1985.
- ✓ MUR23 Mureşan I., Robu N. Emulator de I80 cu o unitate centrală microprogramată. Propunere de brevet de inventie, 1985.
- ✓ MUR24 Mureşan I., Crețu V. Implementarea funcțiilor nucleului superior al SC-SIM pe o unitate micropogramată. Propunere de brevet de inventie 1985.
- ✓ MUR25 Mureşan I., Mureşan V., Crețu V. Implementarea funcțiilor nucleului interior al SO-SIM pe o unitate micropogramată. Propunere de brevet de inventie 1985.
- ✓ MUR26 Mureşan I. Unitate centrală cu MC68000 compatibilă cu familia MULTIPROM. Propunere de brevet de inventie 1986.
- ✓ NEC Necula A.M. Simularea sistemelor continue și discrete IPB 1979.
- ✓ NEL Nelson I.C.C., Perfoli MK, Design of a hardware arbiter for Multimicroprocessor systems feb 1984, MM.
- ✓ NIC Nicolau Edm., Popovici Al. Introducere în cibernetica sistemelor hibride ET luc.1975.
- ✓ PAD Padulo L., Arbib A.M. Teoria sistemelor, London 1974.
- ✓ PAT Patel J.H. Performance of processor-memory interconnections for multiprocessors, IEEEETC, oct.1981.
- ✓ PAU Păunescu F. Analiza și concepția sistemelor de operare ESE, 1982.
- ✓ PEA Pearson C.E., Handbook of Applied Mathematics Van Nostrand 1974.
- ✓ PEN Penescu C., Sisteme ET luc.1975.
- ✓ PET Peterson I.L., Silberschatz A. Operating System Concepts, Addison-Wesley 1985.
- ✓ POPI Pop V. Arhitectura sistemelor multimicroporcesor, Lucrările coloquiu de cibernetică Timișoara 1981.

- ✓POP2 Pop V. Structura sistemelor de prelucrare a datelor numerice - curs IPTVT 1981.
 ✓POP Popescu N. Sisteme informatiche cu functionare in timp real, EM Buc.1984.
 ✓PRA Prangasvili I.V. Microprocesare, Energia, Moncova 1979.
 ✓PRE Presee C. s.a. Time-shared communications software for real - time controllers, SM, oct.1981.
 ✓PRO Prostean O., Mureşan I. Vol.I. Tehnici de identificare și modelare, IPTVT 1985.
 ✓OPP Oppenheim A.V., Schafer R.W. Digital Signal Processing, Prentice-Hall, 1975.
 ✓RAB Rabiner LR., Gold B. Theory and Application of Digital Signal Processing, Prentice Hall 1975.
 ✓RAD Radu O., Săndulescu Gh. Filtri numerice aplicatii ET Buc.1979.
 ✓RAD Rădăceanu E. Limbaje de simulare EM Buc.1981.
 ✓RAJ Rajulu RG., Rojarenari, Execution Time Analysis of Process Control Algorithms on Microprocessors IECETIE, nov.1982.
 ✓REA Ready I.F. Operating Systems conform to application needs, dec.1984. EMS.
 ✓RIT Ritchie D.M. The Evolution of The UNIX, Micros. oct. 1984.
 ✓ROD Rodda L.s.u. A Hierarchical Architecture With Independent processors for Real - Time Systems, 15, 1985, IP.
 ✓RÖG Rogojan Al. Calculatoare numerice, curs IPTVT 1970.
 ✓ROZ Rozanov Y. Processus aleatoires ED. MIR 1975.
 ✓RUM M.van Rumste, The iAPX432, a Next Generation of Microprocessor, 11, 1983, MM.
 ✓SAB1 Sabatier A Le Multibus et ses signaux EAI 2, 1979.
 ✓SAB2 Sabatier A. L'utilisation du Multibus EAI, 3, 1979.
 ✓SCHE Schell R.R., A Security Kernel for a Multiprocessor CM Julli 1983.
 ✓SCHI Schmidt Herman - Sisteme Multiprocessor, Electronik, 1982.
 ✓SCO Scordalakes E.N. Arbitr Handler Shared Resources for Multiprocessor, CD, dec.1981.
 ✓SEI Seitz CH.L, The Cosmic Cube, CACM ian 1985.
 ✓CHO Choja G.C. s.a. Some experiences of impl. ADA conc. facilites on a distr. multiprocessor, SJ, oct.1982.
 ✓SNY Lawrence Snyder, Introduction to the Configurable Highly Parallel Computer IEEE TC ian.1982.
 ✓SOU Soucek B. s.a. Event-Traian Correlation and Real-Time Microcomputer Systems, MM, 11, 1983.
 ✓SPR Spriet J.A., Vansteenkiste C.C., Computer Aided Modelling and Simulation, Academic Press, 1982.
 ✓STA Stănciulescu Fl. Dinamica sistemelor mari, EA 1982.
 ✓STD Stanomir D., Stănuțălu O. Metode matematice în Teoria sistemelor, D Buc. 1980.
 ✓STE Stearns S.D., Digital Signal Analysis, Hayden Book Comp., 1975.
 ✓STO Stăndigili O. Noțiuni și tehnici de matematică discretă EME Buc.1985.
 ✓TEO Teodorescu D. Sisteme automate deterministe ET Buc. 1984.
 ✓TER1 Tertigo M., Stoica P. Identificarea și estimarea parametrilor sistemelor, EA 1980.
 ✓TER2 Tertigo M., Stoica P., Popescu Th. Modelarea și predicția morilor de timp. EA 1985.
 ✓THO Thomas H.W. Design and performance of a simple nucleus for real - time control, oct.1982, SM.

- ✓TUC Tucker S., IRMM26, oct. 1983, LN.
 ✓TUCH Tucker M., Integrated Software Spars Mini Market, 1985,
 MMS.
 ✓TZA TZafestas S.G. Microprocessors in Signal Processing,
 Measurement and Control, D. Reidel P.C 1982.
 ✓VAU Vaughan I.G., Design of an operating System nucleus for
 real - time microcomputer applications June 1983, SM.
 ✓VER Verona A. Introducere în coomologia algebrelor
 EA 1974.
 ✓WEI Weissberger I.H., Analysis of Multimicroprocessor
 System Architectures, CD, June 1977.
 ✓WHI Whitty R.W. s.a. Structural programming. A. Tutorial
 Guide, SM, june 1984.
 ✓WIT Witten I.H., An introduction fo the architecture of the
 Intel iAPX432, SM, apr.1983.
 ✓YEH Yehosu D.B., Martinez R. Applications of µP in Control
 Problems, CACC San Francisco 1977.
 ✓YEN Yen K., Digital Simulation Algorithms Using Parallel
 Processing, IEEEETIE, aug.1982.
 ✓ZAB Zabłudowski A. s.a. Analysis of a Multimicroprocessor
 System with Time - Shared Bus, 13, 1984, MP.
 ✓ZAD Zadeh L.A. s.a. Teoria sistemelor, ET. Buc.1970.
 ✓ZEI Zeigler B.P., Theory of Modelling and Simulation,
 J.Wiley Sons
 ✓xxx Calculatoare electronice din generația a cincea, EA 1985.
 ✓xxx Dictionar de informatica ECE, Buc.1981.
 ✓xxx iAPX432 , VLSI Micromainframe, Intel 1981
 ✓xxx Intel 3000 Schottky Bipolar LSI Microcomputer Set.
 ✓xxx Intel Component Data Catalog 1982
 ✓xxx Manual de utilizare SIMUB
 ✓xxx Microcomputer-Baugruppensystem SMP Siemens
 ✓xxx The New Collins Concise English Dictionary
 ✓xxx Viitorul industriei de programe EA 1985.
 ✓xxx Protocol contract nr.189/Io.12.1983, 1984, 1985 "Sisteme
 electrice de transport sezoniate cu motoare liniare"
 CCSIT EP Craiova - IPTV
 ✓xxx Catalog Multiprom CIEI - IPA