

INSTITUTUL POLITEHNIC "TRAIAN VUIA"
TIMISOARA
FACULTATEA DE ELECTROTEHNICA

Ing. Mureşan Ioan .

ARHITECTURI MULTIMICROPROCESOR CU APLICATII IN ANALIZA
IN TIMP REAL A COMPORTARII SISTEMELOR AUTOMATE


Teză de doctorat

BIBLIOTECA CENTRALĂ
UNIVERSITATEA "POLITEHNICA"
TIMIŞOARA

CONDUCATOR ŞTIINŢIFIC

Prof.dr.doc. Edmond Nicolau

1986



P R E F A T A

Lucrarea de față se înscrie în direcțiile și orientările de perspectivă ale producției românești privind realizarea de sisteme într-o concepție modulară și multifuncțională prin dezvoltarea de componente tipizate, îndeosebi electronice și microelectronice prin utilizarea celor mai perfecționate tehnologii. Ea prezintă o continuare a activității depuse de autor pe parcursul a 10 ani în cadrul Catedrei de Automatică a Facultății de Electrotehnică de la Institutul Politehnic "Traian Vuia" Timișoara, în domeniul analizei și sintezei sistemelor automate asistată de sisteme cu microprocesoare. În cadrul lucrării sînt abordate atât probleme teoretice privind evaluarea performanțelor arhitecturilor multimicroprocesor și modelarea sistemelor automate cît și aspecte practice legate de concepția, proiectarea și utilizarea acestora.

În perioada elaborării tezei am beneficiat de îndrumarea competentă, atentă și exigentă a prof.dr.ing. Al. Rogoian, a prof.dr.ing. N. Budișan, a prof.dr.ing. I. Babuția și a prof.dr.ing. Pop Vasile. Pentru sfaturile și observațiile primite, pentru sprijinul profesional și moral îmi exprim întreaga stimă și considerație față de domniile lor împreună cu cele mai calde și respectuase mulțumiri.

În perioada finalizării tezei am beneficiat de sprijinul deosebit de competent, de sfaturile și observațiile riguroase și exigente ale conducătorului științific prof.dr.doc.ing. Edmond Nicolau, cărui pe alocuri îi exprim întreaga și deosebită mea recunoștință.

Pentru sprijinul îndelungat și constant, profesional și moral, aduc vii mulțumiri soției Mureșan Voichița și prietenilor Reba Nicolae și Dragomir Toma Leonida.

Mulțumesc în mod deosebit prietenilor Geo Savii, Groza Voicu, Lungu Onuț, Marchig Doru, Croțu Vladimir pentru discuțiile purtate, precum și pentru sprijinul moral pe care mi l-au acordat în perioada elaborării tezei.

Datoroz de asemenea mulțumiri tuturor colegilor din Catedra de automatică, șefului de catedră conf.dr.ing. C. Strugaru, de al căror sprijin real am beneficiat în realizarea acestei lucrări.


Mulțumesc doamnei Brindescu S. și doamnei Maghețu D. pentru calitatea redactării acestei lucrări.

Mulțumesc în final, tuturor acelor care fără să putea
fi menționați, din lipsa spațiului, au făcut posibilă apariția
acestei lucrări.

Autorul,

CUPRINS

1.	<u>Introducere</u>	1
1.1.	Sistemele multimicroprocesor componente de baza a sistemelor automate moderne	1
1.2.	Configurații multimicroprocesor în analiza în timp real a comportării sistemelor automate	2
1.3.	Descrierea generală a lucrării	5
2.	<u>Sisteme multimicroprocesor cu prelucrare în timp real</u>	8
2.1.	Sisteme cu microprocesor în conducerea în timp real a procesoarelor industriale	8
2.2.	Clasificarea sistemelor multimicroprocesor (SMM)	10
2.2.1.	Structura logică a SMM	11
2.2.2.	Structura fizică a SMM	11
2.2.3.	Modul de interacțiune	13
2.2.4.	Modul de prelucrare	15
2.2.5.	Descrierea principală a diverselor clase de sisteme cu prelucrare paralelă	17
2.2.5.1.	Arhitectura SIMD	18
2.2.5.2.	Procesoare pipe-line (tip linie de asamblare)	20
2.2.5.3.	Arhitectura MIMD	22
2.2.5.4.	Sisteme cu prelucrare paralelă masivă	23
2.3.	Structura și funcțiile sistemelor MIMD	24
2.3.1.	Funcțiile SMM de tip MIMD	24
2.3.1.1.	Alocare și sincronizare	25
2.3.1.2.	Controlul resurselor sistemului	25
2.3.1.3.	Configurații de memorie pentru comunicații interprocesor	30
2.3.1.4.	Alocarea adreselor logice	31
2.3.2.	Clasificarea sistemelor MIMD	32
2.3.2.1.	Topologiile de interconectare	32
3.	<u>Analiza performanțelor arhitecturilor cu magistrală globală și memorii comune în timp real</u>	34
3.1.	Model arhitectural destinat analizei în timp real a performanțelor sistemelor automate	34
3.2.	Metode și modele utilizate în evaluarea performanțelor arhitecturilor SMM	38
3.2.1.	Metode de evaluare a performanțelor	38
3.2.2.	Modelarea conflictelor ce apar la utilizarea magistrelor globale și a memoriilor comune în modelul arhitectural propus	40
3.2.2.1.	Lanțuri Markov omogene, ergodice, comase	40
3.2.2.2.	Procese de așteptare	43



3.2.2.3.	Rețele de evaluare	47
3.2.2.4.	Strategii de simulare și modele cu evenimente discrete	51
3.3.	Algoritmi de planificare sincronizare și comunicare între procese	62
3.3.1.	Executivul	62
3.3.2.	Intreruperile și mecanismul rendez-vous	64
3.3.3.	Sincronizarea proceselor	70
4.	<u>Modelarea arhitecturilor MA propus (p x m x b)</u>	76
4.1.	Ipoteze de modelare	76
4.2.	Indicii de performanță	79
4.3.1.	Arhitectura 1: (p x 1 x 1)	80
4.3.1.1.	Model cu SA	81
4.3.1.2.	Modelul cu RE	82
4.3.1.3.	Schema logică a programului GPSS	84
4.3.2.	Arhitectura 2 : (p x p x 1)	85
4.3.2.1.	Modelarea cu lanț Markov	86
4.3.2.2.	Modelul cu RE	89
4.3.2.3.	Modelul cu SA	94
4.3.2.4.	Schema logică a programului GPSS	95
4.3.3.	Arhitectura 3: (p x p x 1)	96
4.3.3.1.	Model cu SA	96
4.3.3.2.	Modelul cu RE	98
4.3.3.3.	Schema logică a programului GPSS	100
4.3.3.	Arhitectura 4 : (p x p x 1)	101
4.3.4.1.	Modelarea cu Lanț Markov. Cazul (2 x 2 x 2)	102
4.3.4.2.	Model cu SA	104
4.3.4.3.	Modelul cu RE	104
4.3.4.4.	Schema logică a programului GPSS	103
4.3.5.	Arhitectura 5 : (p x m x 2) m > 1 , m ≤ p	109
4.3.5.1.	Model cu SA	109
4.3.5.2.	Modelul cu RE	114
4.3.5.3.	Schema logică a programului GPSS	116
4.3.6.	Arhitectura 6: (p x p x 2)	117
4.3.6.1.	Modelare cu lanțuri Markov	118
	Cazul 6.1. (4x4x2)	120
	Cazul 6.2. (4x4x2)	120
4.3.6.2.	Modelul cu RE	122

4.3.6.3.	Schema logică a programului GPSS	126
4.3.7.	Arhitectura 7 : (p x p x 2)	126
4.3.7.1.	Modelul aproximativ 7.1.	127
4.3.7.2.	Cazul 7 : (4x4x2)	129
4.3.7.3.	Modelul cu RE	129
4.3.7.4.	Schema logică a programului GPSS	130
4.3.8.	Arhitectura 8: (p x p x 2)	131
4.3.8.1.	Modelul cu SA	131
4.3.8.2.	Modelul cu RE	132
4.3.8.3.	Schema logică a programului GPSS	133
4.3.9.	Arhitectura 9 : (p x m x b), p ≥ m > b	134
4.3.9.1.	Modelul aproximativ 9.1. (cu lanț Markov)	135
4.3.9.2.	Modelul aproximativ 9.2. (cu lanț Markov)	137
4.3.9.3.	Modelul aproximativ 9.3. (cu lanț Markov)	139
4.4.	Analiza comparativă a rezultatelor simulării	140
5.	<u>Analiza în timp real a comportării sistemelor automate utilizând MA</u>	148
5.1.	Modele matematice utilizate pentru analiza comportării SA	152
5.1.1.	Convenții și notații	152
5.1.2.	Simulare discretă	153
5.2.	Simulare paralelă	154
5.3.	Analiza comportării SA prin simularea cu realizări minimale	160
5.4.	Implementarea modelelor discrete pe procesoare cu unitate de comandă microprogramată	167
5.4.1.	Instrucțiunile speciale SIM ale unității microprogramate	174
5.4.2.	Analiza comparativă a algoritmilor de simulare	177
6.	<u>Concluzii</u>	
6.1.	Contribuții originale	
6.2.	Valoarea aplicativă și direcții de dezvoltare viitoare	
7.	Bibliografie	

1. INTRODUCERE

1.1. SISTEMELE MULTIMICROPROCESOR COMPONENTE DE BAZĂ A SISTEMELOR AUTOMATE MODERNE

Importanța ridicării nivelului tehnic și calitativ al producției prin accelerarea procesului de automatizare, electro-nizare și robotizare este subliniată în Raportul Comitetului Central cu privire la activitatea Partidului Comunist Român în perioada dintre Congresul al XII-lea și Congresul al XIII-lea și activitatea de viitor a partidului în vederea îndeplinirii obiectivelor dezvoltării economico-sociale în eșalonul 1986-1990 și în perspectivă, până în anul 2000, a României, raport prezentat de tovarăgul Nicolae Ceaușescu: "Se poate afirma că la sfârșitul secolului, industria românească se va ridica, la un nou nivel calitativ și tehnic, produsele românești situându-se la nivelul celor mai bune produse realizate pe plan mondial. Se vor generaliza automatizarea, cibernetizarea și robotizarea producției și a altor activități economico-sociale."

În programul - directivă de cercetare științifică dezvoltare tehnologică și de introducere a progresului tehnic în perioada 1986-1990 și direcțiile principale până în anul 2000 a fost prevăzută automatizarea și extinderea utilizării sistemelor automate. "... Vor fi elaborate noi tipuri de microcalculatoare, echipamente de colectare și introducere a datelor, programe de bază pentru micro și mini calculatoare, calculatoare de proces."

În acest context general prezenta lucrare își propune să investigheze utilizarea sistemelor multimicroprocesor în domeniul analizei în timp real a comportării sistemelor automate în faza de concepție, elaborare, testare și exploatare a acestora.

În lucrare sînt prospectate metode de analiză a performanțelor sistemelor multimicroprocesor și se propun metode de alegere a arhitecturilor optime utilizabile în analiza în timp real a sistemelor automate. Se propun soluții în ceea ce privește optimizarea acestor arhitecturi prin suportul software. Se analizează cele mai eficiente metode matematice pentru a reflecta componenta dorită a comportării sistemului automat. În final se propun soluții pentru implementarea pe procesoare cu unități micro-programate a proceselor tipice analizei în timp real a comportării sistemelor automate. Performanțele obținute, înglobînd rezultatele descrise în prezenta lucrare se plasează la nivelul sau peste nivelul performanțelor obținute, în domeniu, pe plan mondial.

1.2. CONFIGURATII MULTIMICROPROCESOR IN ANALIZA IN TIMP REAL A COMPORTARII SISTEMELOR AUTOMATE

Configurațiile multimicroprocesor au căpătat în ultima vreme o deosebită importanță. În domeniul automatizărilor configurațiile în cazul cărora sarcinile avute în vedere sînt împărțite între mai multe procesoare sînt superioare celor cu un singur calculator central puternic.

Există limite clare la aplicarea și tipul îmbunătățirilor, în domeniul tehnicii de calcul, posibile cu tehnologia existentă. Ele se concentrează în următoarele domenii:

- Asigurarea de sisteme monochip mai complexe, adăugînd memorie și dispozitive I/E noi pentru aplicații relativ simple.
- Creșterea posibilităților μP și productivității sistemului prin asigurarea de cuvinte mai lungi, capacități de adresare mai mare, seturi de instrucții extinse și mai puternice, viteze de operare mai mari cuplate cu un consum de energie mai mic, pentru aplicații de complexitate moderată.
- Facilitarea creșterii modulare a performanțelor sistemului prin introducerea unor linii de comandă ce permit implementarea arhitecturilor multimicroprocesor și prin adăugarea funcțiilor soft de suport pe chip, aducerea interfeței de bază hardware - software la un nivel cît mai apropiat de utilizator pentru aplicații complexe.

Ultimul punct indică o tendință clară a industriei producătoare de a se deplasa către SMM (sisteme multimicroprocesor) prin asigurarea suportului hardware și software care facilitează proiectarea lor.

La nivelul sistemului performanțele pot fi ridicate prin utilizarea conceptului de execuție concurentă. Ea necesită segmentarea procesului în sarcini și utilizarea unui executiv de timp real pentru a gestiona, controla și sincroniza diversele sarcini. rezultatul poate fi ori concurență aparentă utilizînd un singur μP în timp partajat, ori concurență reală utilizînd SMM.

Prima abordare, utilă numai în sisteme mici și specializate, caută exploatarea maximă a resurselor cu un singur μP . Deoarece μP sînt fizic limitate ca posibilități, metoda este mai adecvată pentru minicalculatoare. A doua metodă tinde spre utilizarea completă a sistemului, nu a μP individuale.

Ideea de a utiliza mai mult de un element de prelucrare pentru a îmbunătăți performanțele sistemului a precedat apariția

μP, dar abia acum tehnologia permite utilizarea puterii de calcul într-o largă gamă de aplicații în care nu era pînă acum practică din cauza prețului prohibitiv și dimensiunilor mari.

Avantajele care apar prin utilizarea SMM sînt: flexibilitate sporită; sensibilitate redusă la perturbații; timpul de execuție a unei sarcini (task) este mult mai redus permițînd chiar lucrul în timp real; fiabilitate sporită (prin redundanță sau imunitate la defecte); dezvoltarea modulară a sistemelor (spațială sau funcțională); partajarea resurselor (hardware, programe, date, timp); partajarea funcțională a sarcinilor pe procesoare specializate; un raport cost/performance excelent.

Odată cu aceste avantaje, realizarea sistemelor multi-processor ridică o serie de probleme:

- problema separării taskului ce era executat de un singur procesor în subtaskuri ce vor fi prelucrate în paralel de mai multe procesoare (defalcarea sarcinilor și repartiția lor pe procesoare);
- determinarea celor mai eficiente structuri de interconectare a procesoarelor;
- proiectarea unor mecanisme cît mai adecvate pentru translatarea adreselor logice în adrese fizice (memory map);
- chiar după defalcarea sarcinilor, interacțiunea între procesoare și concurența pentru utilizarea resurselor continuă să apară (gestionarea resurselor și formarea girurilor de așteptare);
- eliminarea interblocărilor care apar cînd un procesor așteaptă după o resursă alocată altuia și viceversa, nici unul din procesoare neputîndu-și continua execuția sarcinii pînă la obținerea resursei respective;
- proiectarea unor structuri hardware și software care să faciliteze imunitatea la defecte a sistemelor multi-processor (SMM);
- integrarea facilităților intrare/ieșire (I/O) și a memoriilor de masă în SMM.

Motivole pentru care SMM nu sînt încă larg aplicate sînt:


- calculatoarele mono-chip sau pe o singură placă cu performanțe suficiente ale UC (unității centrale), M (memoriei) și I/O (dispozitive de intrare/ieșire) au devenit disponibile abia în ultimii ani (după 1980);
- pînă acum există puține tehnici verificate pentru comunicare, asigurarea priorităților și a arbitrajului între calculatoare;

- software - ul corespunzător nu este încă pus la punct și nici nu este disponibil la prețuri rezonabile.

În ceea ce privește aplicațiile de timp real, toate realizările de până acum au adoptat SMM strâns cuplate partajând memorii și/sau magistrale comune. Până la începutul anului 1985 cele mai performante magistrale oferite proiectanților erau MULTIBUS-I și VME-BUS produse de Intel respectiv MOTOROLA. Deși conțineau funcții care să faciliteze SMM ele s-au originile în necesitățile anilor 1970 și erau în fond concepute pentru aplicații monoprosesor. Cu toate acestea ele erau în ultima vreme utilizate în special în aplicațiile multiprosesor.

În primul trimestru al anului 1985 grupurile de lucru P396 și Plol4 ale IEEE lansează o prognoză a arhitecturilor de magistrale până în anul 1990 însoțită de două magistrale standard VMEBUS-32 biți și MULTIBUS II, a doua fiind anunțată să apară pe piață către jumătatea anului 1985. Fiind cea mai performantă și sintetizând orientările în domeniu, MULTIBUS II va fi analizată pe scurt.

Multibus II conține 3 magistrale cu o extensie pentru încă două fig. 4.4.1.



- IPSB (32 biți) magistrala paralelă principală a sistemului;
- iLBX magistrala locală de extensie care are rolul de a descărca magistrala principală de tranșacțiile unitate centrală/memorie locală;
- iSSB magistrala serie a sistemului;
- magistrala multicanal cu acces direct la memorie;
- magistrala de extensie I/E pentru magistrala serie.

Evident doar magistrala paralelă este destinată aplicațiilor de timp real.

Lucrarea de față își propune să studieze performanțele arhitecturilor MIM bazate pe noile tipuri de magistrale, propune un model arhitectural adaptat în aceste posibilități și arată modul în care modelul arhitectural propus poate fi utilizat în domeniul analizei performanțelor sistemelor automate.

Pe plan național s-au făcut eforturi serioase în ceea ce privește realizarea unei familii unificate de module hardware, software și constructive în domeniul arhitecturilor multimicroprocesor, aliniată la soluțiile tipizate pe plan mondial, în special la ICE și CIMA - IPA.

Sistemul tipizat cunoscut sub denumirea MULTIPROM, finalizat în anul 1985 de un colectiv de cercetători de la CIMA-IPA este destinat în special aplicațiilor din automatică: echipamente de comandă numerică; automate programabile, calculatoare de proces, echipamente de telemecanică și transmisie, sisteme de conducere a proceselor industriale, echipamente de testare automată, sisteme de achiziție a datelor, sisteme de dezvoltare a programelor și rețele de calculatoare.

Magistrala familiei MULTIPROM constituie baza de dezvoltare a arhitecturilor menționate și este derivată din magistrala MULTIBUS I.

Lucrarea de față include și studiul performanțelor arhitecturilor de tip MULTIPROM propunând de asemenea câteva modele hardware și software destinate analizei în timp real a comportării sistemelor automate complete.

1.3. DESCRIEREA GENERALĂ A LUCRĂRII

În primul capitol se prezintă cadrul general al problematicii abordate în lucrare, menționându-se stadiul actual pe plan național și mondial în domeniul sistemelor multimicroprocesor (MIM) cu prelucrare în timp real.

În capitolul doi sînt analizate critic principalele tipuri de arhitectură de sisteme multimicroprocesor cu prelucrare în timp real. Se elaborează o ierarhizare a diverselor nivele de interfețe arhitecturale structurate pe orizontală și verticală; interfețele orizontale delimitează niveluri funcționale diferite în cadrul structurii de calcul, iar cele verticale delimitează o funcționalitate de altă în cadrul unui sistem multimicroprocesor cu prelucrare paralelă.

Se analizează apoi comparativ structura logică (relațiile logice între elementele MIM) structura fizică (metode de transfer a informațiilor), modul de interacțiune (tare sau slab

cuplate), modul de prelucrare al diverselor tipuri de sisteme multiprocesor. Se adoptă o clasificare a SLM bazată pe cea clasică propusă de Flynn. În final se alege ca fiind cea mai adecvată prelucrării în timp real arhitectura MIMD cu varianta TMD (multiple task, multiple data).

În capitolul trei se trec în revistă metodele cele mai moderne pentru studiul performanțelor sistemelor cu prelucrare paralelă în timp real: metode analitice (lanțurile Markov și șiruri de așteptare) cât și metode de simulare (bazate pe metodele de evaluare și programele de simulare GPSS). Se propune modelarea acestor arhitecturi prin lanțuri Markov comasate, și s-a înțeles să se elaborează un criteriu (o condiție suficientă) pentru elaborarea modelelor aproximative bazate pe acest tip de lanțuri. În acest sens se propune o tehnică de alegere a stării lanțului comasat bazată pe introducerea unei relații de ϕ -echivalență pe mulțimea S a stărilor lanțului exact. Mulțimea stărilor lanțului comasat rezultă astfel în mod firesc ca fiind mulțimea cât S/ϕ .

În cadrul performanțelor avute în vedere se numără: încărcarea sistemului, metodele de planificare și sincronizare.

Autorul propune un model arhitectural (MA) care prin particularizare generează diverse arhitecturi compatibile cu magistrala MULTIBUS II. Pentru acest MA se propune și o metodă originală de sincronizare prin intermediul tehnicilor de rendez-vous, metodă adecvată tipului de aplicații legate de analiza în timp real a comportării SA (sistemelor automate).

În capitolul patru se particularizează MA (pmaxb) prevăzută cu p microprocesoare, m memorii comune și n magistrale în n clase cu 8 cazuri distincte și se elaborează și studiul pe cazul general. Se propun ipotezele de modelare și indicii de performanță pentru toate cele 9 cazuri studiate:

1. (pxkxl) o singură magistrală globală partajată și o singură memorie comună.
2. (pxpxl) o singură magistrală globală partajată și p memorii comune.
3. (pxpxl) o variantă îmbunătățită a cazului 2 în care memoriile comune au două porturi (dual port RAM).
4. (pxpxl) o alternativă a cazului 3 în care se are în vedere și o magistrală proprie în afara magistralei locale și a celei globale.

5. (pxmx2) m < p o generalizare a cazului 1;
6. (pxpx2) o generalizare a cazului 2;
7. (pxpx2) o generalizare a cazului 3;
8. (pxpx2) o generalizare a cazului 4;
9. (pxmxb) p procesoare, m memorii comune și b magistrale globale p > m > b.

Pentru cele 8 cazuri particulare a MA (pxmb) se evaluează numărul mediu de procesoare active la o încărcare dată și în final se dă o clasificare a acestor arhitecturi pe baza acestui indice de performanță în ipotezele de lucru variabile pentru cerințele impuse de analiza în timp real a comportării SA. Se impun, ca cele mai performante, arhitecturile 3 și 4 respectiv 7 și 8. Se discută rezultatele pe baza soluțiilor analitice și a rezultatelor simulării în GPSS.

În capitolul cinci se definesc obiectivele, metodele și modelele utilizate pentru analiza în timp real a SA. Se generalizează utilizând limbajul categoriilor modelele SA liniare, cu o singură intrare și o singură ieșire la clasa sistemelor liniare și biliniare multivariabile, lucru care extinde mult sfera SA ce pot fi analizate. După discuția utilității modelelor alese se propune un modul procesor, cu unitate microprogramată și un modul soft pentru analiza în timp real a comportării SA, module compatibile MULTIPROM și a căror performanțe sînt superioare celor prezentate în literatura de specialitate consultată.

Ultimul capitol sintetizează o serie de concluzii referitoare la analiza în timp real a comportării SA utilizînd MA propus și evidențiază totodată contribuțiile originale ale autorului. Sînt prezentate de asemenea o serie de domenii în care pot fi extinse aplicațiile analizei SA precum și unele direcții posibile de cercetare.

2. SISTEME MULTIMICROPROCESOR CU PRELUCRARE ÎN TIMP REAL

2.1. SISTEME CU MICROPROCESOR ÎN CONDUCEREA ÎN TIMP REAL A PROCESELOR INDUSTRIALE

Termenul "prelucrare în timp real" a fost utilizat în ultima vreme pentru a introduce o delimitare clară între activitățile unui calculator conectat într-o configurație de conducere automată a unui proces tehnologic și calculele efectuate de un calculator asupra unui set de date și a căror rezultate nu constituie, cel puțin în mod nemijlocit și imediat, comenzi necesare bunei desfășurări a unui proces din lumea înconjurătoare.

Interconectarea unui calculator într-o configurație de conducere automată a unui proces presupune principial trei operații: achiziția datelor sau evenimentelor din lumea înconjurătoare, prelucrarea propriu-zisă și aplicarea rezultatelor prelucrării sub formă corespunzătoare procesului condus. Termenul "prelucrare în timp real" apare astfel în mod natural datorită faptului că prelucrările sînt declanșate de evenimente externe și rezultatele depind, în afară de datele de intrare de calculele efectuate, și de valoarea variabilei timp față de moment; sînt și de durată:

Sistemele cu prelucrare în timp real pot fi clasificate în două mari categorii, sisteme pentru care o prelucrare se consideră corectă dacă timpul ei mediu de execuție, pe o perioadă dată, este mai mic decît o valoare maximă prestabilită; sisteme care sînt utilizate în aplicații la care dacă o prelucrare nu are loc exact în timpul fixat ea duce la perturbarea gravă a evoluției procesului condus. Sistemele din prima categorie poartă denumirea de sisteme în timp real relaxat (soft real time), iar cele din a doua categorie se numesc sisteme declanșate de evenimente externe (hard real time).

Pentru a satisface cerințele de timp real ce se impun în conducerea proceselor se caută soluții atât în ceea ce privește arhitecturile calculatoarelor, cît și în ceea ce privește sistemele de operare corespunzătoare.

Termenul de arhitectură a unui sistem de calcul poate fi utilizat în sens larg, presupunând modul de organizare a unui calculator. De fapt, în cadrul unui calculator se pot distinge mai multe tipuri de arhitecturi, fiecare fiind definită ca o interfață între două niveluri funcționale diferite. Utilizatorii situați




Fig.2.1 -1.

deasupra unei interfețe arhitecturale nu sînt uzual interesați de detaliile privind structura nivelurilor funcționale inferioare. El tratează exclusiv cu proprietățile interfeței lor. În figura 2.1.1-1 se prezintă ierarhia diverselor arhitecturi ce se pot distinge în cadrul unui sistem.

O asemenea structură a nivelurilor arhitecturale structurată pe orizontală, poate fi completată prin subdiviziuni verticale, separînd componentele unui sistem multiprocesor (subdiviziuni corespunzînd de exemplu unității centrale, procesoarelor intrare/ieșire, procesoare aritmetice etc.). Un nivel arhitectural într-o asemenea configurație delimitează o funcționalitate sau alta, în cadrul unui sistem multiprocesor cu prelucrare paralelă, distribuită fig.2.1. -1.

Dintre arhitecturile prezentate, cea mai semnificativă este interfața hardware-software (IHS) sau arhitectura propriu-zisă a calculatorului. Sub interfața IHS totul este implementat prin hardware (inclusiv microcodurile), deasupra ei totul este prelucrat la nivel de software. Sarcina cea mai importantă a proiectantului este să decidă care funcții sînt mai bine de implementat deasupra sau sub IHS. Această interfață nu este delimitată în aceeași manieră la toate calculatoarele. Apariția mini și microcalculatorilor a făcut posibilă introducerea unor schimbări dramatice în plasarea interfeței IHS, ridicînd-o funcțional pînă la nivelul arhitecturii sistemului (iAPX 386 INTEL).

2.2. CLASIFICAREA SISTEMELOR MULTIMICROPROCESOR (SMM)

2.2.1. STRUCTURA LOGICA A SMM

Pentru a asigura o operare armonioasă, relațiile logice între diversele elemente ale unui SMM trebuie bine definite. În acest context, structura logică se referă la modul în care funcțiile de comandă sînt distribuite între diversele elemente ale sistemului. Cele mai evidente sînt relațiile de subordonare (verticale) și de cooperare (orizontale). Într-un sistem vertical, elementele sînt structurate ierarhic implicînd relații sclav-stăpîn; într-un sistem orizontal, elementele sînt echivalente din punct de vedere logic, implicînd relații de la egal la egal.

Organizarea verticală. În forma ei cea mai simplă, organizarea verticală posedă un singur stăpîn cu mai mulți sclavi și are următoarele caracteristici:

- nu toate elementele sînt echivalente din punct de vedere logic;
- la orice moment dat numai un element poate acționa ca stăpîn, mai multe elemente însă au posibilitatea de a deveni stăpîn;
- toate comunicațiile interprocesor se fac prin stăpîn sau sînt inițiate de el;
- hardware-ul sclavilor poate fi identic, dar ei pot fi specializați pe taskuri prin software.

În organizarea verticală, prelucrarea numerică este făcută de procesorul stăpîn (în general cel mai puternic), iar introducerea și extragerea datelor (I/E) de către procesorii sclavi obținîndu-se astfel capacități de trecere foarte mari. Sistemele de acest tip pot realiza mai mult decît un nivel stăpîn-sclav, formînd astfel o configurație tip piramidă.

Organizarea orizontală. Organizarea orizontală a sistemului necesită o coordonare mai sofisticată. Ea are următoarele caracteristici principale:

- toate elementele sînt echivalente din punct de vedere logic;
- coordonarea poate fi făcută cu sau fără ajutorul unui controlor central;
- oricare element poate comunica cu oricare alt element din sistem.

In general, sistemele orizontale sînt mai flexibile decît cele verticale și sînt capabile de alocare dinamică a surselor. Totuși, ele nu sînt eficiente în aplicații, avînd multe task-uri foarte deosebite între ele.

Cu excepția cazului celor mai performante dintre noile μP , sarcina mare de prelucrare necesară pentru coordonarea sistemelor orizontale contrabalansează eficiența lor în cazul SMM. În acest caz organizarea verticală e mai adecvată.


2.2.2. STRUCTURA FIZICĂ A SMM

Structura fizică a SMM se referă la metoda de transfer a informațiilor și este funcție de aranjamentul comunicațiilor inter-procesor și de topologia de interconectare.


Comunicațiile interprocesor. Transferurile de date între procesoare pot fi efectuate fie printr-o memorie comună, fie printr-o structură de magistrală, adesea denumită structură centralizată, respectiv distribuită. În structura cu memorie comună toate transferurile de date se fac prin memorie comună și elementele nu au acces direct unul la celălalt. În cazul structurii cu magistrală sistem, o legătură logică stabilită pe structura de magistrală creează o cale de comunicare între elemente; în cazul cel mai general transferurile de date sînt inițiate și îndeplinite într-o manieră distribuită.

În sistemele cu transferuri mari de date și/cu instrucții tehnice menționate nu sînt eficiente datorită conflictelor sporite pentru resursele comune. Problema este agravată în sistemele microprocesor datorită gîtuirii memorie-procesor și datorită capacităților de I/E limitate.


Topologii de interconectare (modul în care sînt conectate elementele). Din punct de vedere fizic există foarte multe moduri de a interconecta N elemente într-un sistem, dar în stabilirea schemei de interconectare apar factori ca fiabilitatea și dezvoltarea. O schemă fiabilă asigură o cale secundară în cazul în care legătura, calea directă, între două elemente se defectează, o schemă de interconectare facilitează adăugarea de noi elemente fără afectarea structurii existente. Cele patru scheme de interconectare mai importante sînt (fig.2.2.2-1):




a.



b.



c.



d.

Fig. 2.2.2.-1




Fig. 2.3.2.1-1.

- cu magistrală comună,
- stea,
- inel,
- complet conectate.

Celelalte topologii au la bază combinații sau variații ale acestora.

Modul de transfer a datelor și topologia de interconectare sînt elementele de bază ale sistemului de interconectare. Dar în proiectarea SSM trebuie decis și asupra transferului direct sau indirect între elemente, control centralizat sau descentralizat etc.

Cele mai reprezentative clasificări ale sistemului de calculatoare sînt în funcție de modul de interacțiune și de modul de prelucrare.

2.2.3. MODUL DE INTERACȚIUNE

Luînd ca bază modul de interacțiune, sistemele pot fi clasificate după gradul de cuplare și natura intercomunicațiilor între procesoare. Cuplarea se referă la abilitatea diverselor elemente de a-și partaja resursele, la cele două extreme situându-se sistemele : slab cuplate și cele puternic cuplate.

Sisteme slab cuplate. Sistemele slab cuplate, cunoscute și sub denumirea de rețele de calculatoare, au următoarele caracteristici:

- Rețelele conțin un număr de sisteme de calcul independente, care pot fi dispersate spațial chiar pe zone geografice întinse.
- Diversele calculatoare din sistem sînt interconectate printr-o interfață de comunicare.
- Comunicațiile intercalculator sînt supuse unui protocol rigid.
- Legăturile de comunicație intercalculator sînt în general punct-încălecare sau punct-punct.
- În general, rețeaua e utilizată numai pentru comunicații. Prelucrarea propriu-zisă se face de fapt pe site un component al rețelei.

Un utilizator din orice nod al rețelei poate utiliza facilitățile de calcul ale tuturor partenerilor.

În mod obișnuit, rețelele de calculatoare cu cerințele lor rigide în ceea ce privește comunicațiile interprocesor, nu sînt direct aplicabile în SSM. Totuși, pe măsura creșterii numărului aplicațiilor ce necesită calcul distribuit și cer evoluția tehnologiei și,

probabil că versiuni modificate ale rețelelor de calculatoare vor fi realizabile și cu μP .

Sisteme cuplate puternic. Cunoscută și sub denumirea de sisteme multiprocesor propriu-zise, au următoarele caracteristici:

- Dispun de o memorie comună. O memorie primară este accesibilă tuturor procesoarelor din sistem. În plus, fiecare procesor poate avea o memorie separată de date.

- Dispun de un sistem de operare comun. Un singur sistem de operare controlează și coordonează toate interacțiunile dintre procesoare și procese.

- Dispun de resurse partajate. Facilitățile I/O și alte resurse ale sistemului sînt în general partajate între procesoare. Totuși, anumite resurse pot fi destinate unor procesoare specifice.

- Conțin procesoare de uz general simetric configurate și cu posibilități de prelucrare similare.

- Redistribuirea dinamică a sarcinilor unui procesor supraîncărcat permite încărcarea egală a tuturor procesoarelor (alocare dinamică a taskurilor).

- Fiecare dintre procesoarele cooperante poate executa un număr semnificativ de calcule individuale (autonomia procesoarelor).

- Sincronizarea între procesoarele ce cooperează este absolut necesară.

Limitarea majoră a sistemelor multiprocesor puternic cuplate constă în posibilitatea apariției conflictelor în accesul la memorie. Acest fapt tinde să limiteze superior numărul procesoarelor care pot fi efectiv guvernate de un singur sistem de operare. Cele mai multe configurații procesor-memorie tind să reducă cantitatea de conflicte în accesul la memoria principală. Cele mai importante structuri procesor-memorie sînt:

- cu magistrală comună; toate elementele sistemului sînt conectate la o magistrală unică;

- cu comutator; elementele sînt conectate la un modul separat, denumit comutator "crossbar", care poate asigura mai multe conexiuni simultane între perechi de elemente;

- cu memorie multiport, la care fiecare element de memorie are mai mult decît un registru de memorie (port) de acces, și e conectat la celelalte elemente printr-o magistrală multiplă.

Sisteme distribuite cu μP . Structurile slab și tare cuplate sînt două exemple de SIM. Alte structuri care combină cele mai bune calități ale fiecăreia sînt mai adecvate pentru SIM cu μP . Aceste structuri moderat cuplate sînt cu oscute sub denumirea de sisteme de microcalculatoare cu inteligență distribuită (DIMS).

Intr-un sistem distribuit cu microprocesare, sarcina totală de prelucrare este împărțită în taskuri relativ independente, care pot fi apoi alocate la o varietate mare de elemente. Un asemenea sistem are următoarele caracteristici:

- Fiecare element individual constă dintr-o UC, memorie locală RAM, ROM, și eventuală parte utiliză sau controlă periferice (conține elemente autonome).

- Ideal, fiecare element este dedicat unui task specific ceea ce determină relativa sa complexitate (procesoare dedicate pe task).

- Structura sistemului nu este în mod necesar simetrică, deoarece procesoarele sale variază în complexitate.

- Fiecare element hard și soft este croit pentru sarcina specifică ce o îndeplinește (optimizare software și hardware).

- Comunicarea interprocesoare se face mai ales prin date. Totuși în anumite situații datele pot conține comenzi sau includ răspunsuri la cereri specifice.

- În general fiecare element gestionează atât comanda I/E, cît și comunicațiile sistemului. În cazul unei activități de comunicații mari, una din aceste funcții poate fi delegată unui alt procesor. Se utilizează astfel procesoare separate pentru prelucrare și pentru comunicații.

2.2.4. MODUL DE PRELUCRARE

Una din cele mai timpurii clasificări a sistemelor de calculatoare, introduse de M.I. Flynn (1966) luînd în considerare tehnicile de mărirea vitezei, e bazată pe fluxul instrucțiunilor și datelor și are următoarea structură:

Sisteme cu prelucrare serie:

- Sisteme cu un singur flux de instrucții și un singur flux de date SISD (Single Instruction Stream-Single Data Stream). Un sistem SISD e un sistem clasic (von Neumann) care execută instrucțiile secvențial, una odată.

Sisteme cu prelucrare paralelă:

- Sisteme cu mai multe fluxuri de instrucții și un singur flux de date MISD (Multiple-Instruction Single Data Stream). Au existat controverse în legătură cu faptul sistemelor ce ar trebui incluse în această clasă. Un candidat a fost procesorul pipe-line. Aceste structuri sînt practic realizabile.

- Sisteme cu un singur flux de instrucții și mai multe fluxuri de date SIMD (Single-Instruction Multiple Data Stream), care includ sistemele cu prelucrare paralelă: procesoarele matriceale și cele asociative. Ele au în general o singură unitate centrală de control care aduce și decodifică instrucțiile și care apoi difuzează controlul elementelor de prelucrare (procesor).

- Sisteme cu mai multe fluxuri de instrucții și mai multe fluxuri de date MIMD (Multiple-Instruction Multiple Data Stream), multiprocesoarele propriu-zise. Clasa MIMD, cea mai generală, conține sisteme cu mai multe procesoare-fiecare cu propria unitate de comandă.

Deși clasificarea lui Flynn este acceptată ca cea mai importantă, ea ia în considerare execuția numai la nivelul instrucției și este mult prea restrictivă. Pentru a putea include arhitecturile mai recente s-au propus în literatura de specialitate o serie de modificări și extinderi la taxonomia lui Flynn.

În anul 1975 Braun și White prezintă o clasificare a lui Flynn, dar diferențiază categoria MIMD astfel: sisteme puternic cuplate, sisteme slab cuplate, sisteme cu votare ("Voting Systems"), sisteme cu prelucrare distribuită. Acești autori postulează explicit că MISD este o clasă pur teoretică de calculatoare paralele fără nici o valoare practică.

Clasificările pentru calculatoarele paralele arată că categoriile SIMD și MIMD introduse de Flynn sînt stabile și astăzi ca noțiuni de bază pentru cele două clase de calculatoare. Calculatorul pipe-line trebuie definit ca o grupă de sisteme de calculatoare. La categoria MISD s-a renunțat, rezultînd următoarea clasificare de bază a sistemelor paralele: SIMD, pipe-line, MIMD. O reimpărțire mai detaliată acestor grupe principale este foarte delicată și disputată în momentul de față. Din acest motiv în cele ce urmează se vor descrie clasele enumerate prezentîndu-le unele diferențele dintre ele.

În forma sa cea mai generală un sistem multiprocesor capabil să execute concurent un număr dat de taskuri, fiecare utilizând seturi diferite de date, poate fi denumit sistem MIMD (multiple-task multiple data).

Cum modul de prelucrare și de interacțiune sînt strîns cuplate, clasificarea bazată pe acești factori e dată în fig. 2.2.4-1.




Fig.2.2.4-1.

2.2.5. DESCRIEREA PRINCIPALĂ A DIVERSELOR CLASE DE SISTEME CU PRELUCRARE PARALELĂ

O clasificare posibilă a diferitelor arhitecturi SIMD este:

- Sisteme cu prelucrare paralelă:
 - Sisteme SIMD
 - Sisteme pipe-line
 - Sisteme MIMD
- Sisteme cu prelucrare paralelă masivă.

504399
207 a

2.2.5.1. ARHITECTURA SIMD

În arhitecturile SIMD (numite și sisteme cu procesor paralel), o singură unitate de comandă unificată și decodificată (instrucțiune) este executată de unitatea de comandă însăși (de exemplu salt, ramificare condiționată) sau este difuzată către alte elemente de prelucrare (aceeași instrucțiune este executată de un vector de procesori asupra unui vector de date), fig. 2.2.5.1-1.




Fig. 2.2.5.1-1.

Prima este ca prelucrarea datelor să poată fi descrisă printr-o instrucțiune vectorială care execută aceeași operație asupra unui vector de date. A doua condiție este viteza foarte mare de circulație a datelor între procesoare. A treia condiție este necesitatea ca datele prelucrate în paralel să fie căutate în paralel. Dacă una din aceste condiții nu este îndeplinită, calculele vor decurge serie, blocând anumite procesoare și anulând productivitatea prelucrării paralele. În acest tip de sisteme, elementele de prelucrare sunt mutual independente, fiecare dispunând de memorie și registre proprii, dar controlându-se sub controlul unei singure unități de comandă, fig. 2.2.5.1-1.

Exemple de probleme ce se pot rezolva cu mare eficiență pe procesoarele matriciale sînt: rezolvarea ecuațiilor diferențiale, rezolvarea sistemelor liniare, calculul vectorial cu aplicații în teoria sistemelor, controlul traficului aerian, prelucrarea semnalelor radar etc.

Subclasele SIMD sînt

- procesoare matriciale

- unde instrucțiunile manipulează simultan vectori de date, iar capacitatea unității de comandă este limitată. Sînt cele mai eficiente arhitecturi SIMD din punct de vedere al raportului cost/performanță. Viteza de execuție a acestui tip de organizare este foarte mare datorită paralelismului operațiilor pe diferitele fluxuri de date. Pentru a atinge această eficiență sînt necesare trei condiții.

- ansamblu de procesoare - la care unitatea de comandă este un calculator central și elementele de prelucrare conținut, ~~trebuind să lucreze prin el:~~

- procesoare asociative care au accesul și operează asupra datelor prin conținutul lor nu prin adresă. Ele constituie un tip de procesoare matriciale în care elementele de prelucrare nu sînt adresate direct. Ele sînt activate cînd este satisfăcută o anumită relație ($<$, $>$, $=$) între conținutul unui registru încărcat de unitatea de comandă și datele conținute în registrele asociative din elementul de prelucrare. Procesoarele astfel selectate de unitatea operantă primesc următoarea instrucție din program în timp ce celelalte rămîn inactive, fig.2.2.5.1-3.





Fig.2.2.5.1-2

O caracteristică principală a acestor procesoare este tehnica de adresare: datele nu sînt citite de la o adresă a memoriei și prelucrarea lor se face printr-o comparare ($<$, $>$, $=$) cu o valoare dată inițial. Această comparare se poate referi la întregul cuvînt sau la părți ale lui. Conform principiului SIMD, printr-o singură operație se realizează operații aritmetice sau logice pe un șir întreg de date.

Avantajul față de procesoarele matriciale constă în faptul că procesoarele de căutare care necesită timp lungi sînt eliminate, accesul la dat fiind direct.

O subgrupă a procesoarelor asociative o constituie:
- procesoarele ortogonale.

Caracteristic pentru acest tip de calculatoare este blocul de memorie, care poate fi adresat atât "orizontal" (cuvînt cu cuvînt pentru un calculator I/E), cît și "vertical" (pe felia de cîte un octet pentru mai multe elemente de prelucrare). Adresarea verticală se realizează asociativ.



Microprocesoarele bipolare bit-slice sînt elemente fir pentru procesorul matricial (AP). Arhitectura bit-slice aduce un preț mai scăzut pe funcție decît circuitele integrate pe scară medie MSI, permit configurații dependente de aplicație și toleranță la defectele parțiale prin alegerea unui număr adecvat de "felii".

2.2.5.2. PROcesoare PIPE-LINE (TIP DE LINE DE ASAMBLARE)

Procesoarele pipe-line pot fi considerate ca o versiune multiplexată în timp a unui procesor matricial. Ele conțin un anumit număr de unități funcționale specializate pe o anumită funcție. Aceste unități sînt aranjate după tipul unei linii de asamblare. Fiecare proces este subdivizat în sarcini ce vor fi prelucrate simultan de diversele unități utilizînd date diferite. Fiecare unitate acceptă noi date la intervale de timp Δt ; astfel, cînd există n unități, execuția întregului proces necesită $n \Delta t$ unități de timp. Totuși, avînd n procesoare operînd simultan, fiecare constituintă unul din cele n etape prin care evoluează procesul pentru execuția sa completă rezultă că pentru a executa k procese sînt necesare $n + \Delta(k-1)$ unități de timp.

Calculatoarele pipe-line au apărut datorită faptului că încărcarea în timp a componentelor unității centrale a calculatoarelor convenționale este foarte redusă. Deficiența se poate corecta prin pipe-lining, care se poate realiza la două niveluri:

a) La nivel de sistem

Intr-un calculator clasic executarea unei instrucțiuni se realizează principial prin următoarele etape:

- aducerea instrucției, decodificarea instrucției, aducerea argumentului (operandului), execuția instrucției.

Prin repartizarea logicii corespunzătoare pe unități: unitate de aducere a instrucției, unitate de decodificare etc. pot realiza astfel operații legate de patru instrucții simultan.

b) La nivel de subsistem

In acest caz se introduc unități organizate pipe-line pentru diverse operații (adunare cu virgulă flotantă, înmulțire cu virgulă flotantă, funcții logice etc.).

De exemplu, adunarea în virgulă flotantă se poate realiza astfel: etapa 1: modificarea argumentelor astfel încît exponenții baselor să fie identici; etapa 2: adunarea mantiselor; etapa 3:

normalizarea rezultatului; etapa 4: rotunjirea rezultatului. O astfel de segmentare dă posibilitatea lucrului simultan la patru adunări.

În practică s-a impus mai ales al doilea principiu pipeline. Există cazuri în care organizarea pipe-line este statică și cazuri în care ea este dinamică.

Viteza mare cu care se prelucrează datele într-un calculator pipe-line impune metode eficiente pentru accesul la instrucții și date. Ele se pot realiza pe de o parte prin introducerea instrucțiilor vectorizate (comenzi complete pentru prelucrarea unor vectori de date), pe de altă parte printr-o mărire a dimensiunii transferurilor din memorie. Aceasta din urmă se poate realiza prin memorii cu acces pe mai multe cuvinte sau prin întrecere ("interleaving"-date care sînt conectate logic, dar sînt depuse în celule independente de memorie).

Calculatoarele pipe-line își ating eficiența maximă dacă:

- apar cît mai puține salturi în timpul execuției instrucțiilor;
- dependența între datele de prelucrat să fie cît mai mică sau să nu existe.

Dificultățile care apar la integrarea calculatorului pipe-line în categoria SIMD se înmulțesc dacă se are în vedere că diversele linii de asamblare ale unui calculator pot fi simultan în funcție. Dacă considerăm că ele lucrează fiecare pe seturi multiple de date, atunci ne poate veni în minte ideea SIMD. Este evident că categoria pipe-line a fost tratată ca o categorie separată.

Concluzii privind structurile de tip SIMD. Realizarea practică a structurilor SIMD ridică mai multe probleme. Una dintre acestea este comunicația între procesoare, problemă care va fi tratată ulterior.

O altă problemă este cea a lipsei de adaptare între dimensiunea operandului vectorial și a vectorului de procesor. Dacă primul are dimensiunea m și există M elemente de prelucrare în procesorul matricial, cea mai eficientă funcție are se obține când m este un multiplu al lui M . Totuși, dacă m este considerabil mai mare decît M , scăderea eficienței este neglijabilă.

În execuția unui program există și instrucții care nu au un caracter vectorial (cele care pregătesc operațiile vectoriale propriu-zise). Scăderea eficienței cauzată de ele poate fi redusă prin încercarea de a suprapune în timp (cel puțin parțial) execu-

ția instrucțiilor secvențiale cu cea a instrucțiilor vectoriale.

Structurile SIMD facilitează o folosire deosebit de eficientă a resurselor hardware, datorită faptului că la un moment dat toate elementele de prelucrare execută aceeași instrucție. Când apar ramificări în program, unitatea de comandă poate urma numai una din ramificații, deci comandă numai procesoarele corespunzătoare, celelalte rămân inactive.

În cele din urmă sînt de remarcat dificultățile implicite de proiectarea sistemelor de operare pentru sistemele SIMD.

2.2.5.3. ARHITECTURA MIMD

Arhitectura MIMD este cea care oferă cele mai mari posibilități de extensibilitate în cadrul sistemelor de uz general.

Arhitectura MIMD nu e destinată calculului iterativ vectorial. Acest mod de organizare (fig.2.2.5.3-1) realizează paralelismul prin lucrul concurent la sarcini (tasks) diferite asupra unor date diferite și apoi combinând rezultatul execuției taskurilor independente. Pentru atingerea unei mari eficiențe este necesară o sincronizare riguroasă a proceselor, cât și o potrivită alocare a taskurilor cu scopul echilibrării încălzirii procesoarelor. Aceasta este o mare deosebire față de SIMD, unde sincronizarea se face automat la execuția fiecărei instrucții și unde nu apare problema alocării taskurilor, căci toate procesoarele execută aceeași operație (dar pe date diferite).

Arhitecturile MIMD pot fi clasificate în două clase:

- sisteme distribuite,
- sisteme multiprocesor propriu-zise.

Sisteme distribuite

În sistemele distribuite mai multe procesoare îndeplinesc funcții dedicate ca parte a unui sistem partajat. Procesoarele pot fi distribuite local (în același laborator, fabrică, vehicul) sau geografic (sisteme de comunicație). Taskurile și acțiunile lor trebuie să fie complet cunoscute dinainte astfel încât funcția sistemului să poată fi divizată între elementele individuale de prelucrare.

Comanda proceselor, controlul și automatizările discrete sînt exemple posibile de aplicare a arhitecturilor multiprocesor distribuite. Nu sînt necesare trăsături speciale pentru sistemele utilizate, ci doar posibilitatea comunicării între sisteme




Fig.2.2.5.3-1.

Sisteme multiprocesor propriu-zise

Un sistem din această categorie utilizează un singur sistem de operare pentru a aloca dinamic sarcinile (task) primite. Sistemul de operare poate governa fiecare EP sau există un procesor de alocare a resurselor (stăpîn) care poate aloca taskuri la EP (sclavi). EP pot fi identice și capabile să execute orice task (simetrice) sau pot fi predestinate pentru a trata funcții speciale (asimetrice).

2.2.5.4. SISTEME CU PRELUCRARE PARALELĂ MASIVĂ

Dezvoltarea rapidă a tehnologiilor VLSI a încurajat realizarea structurilor paralele masive.

Unei structuri de prelucrare paralelă masivă i se atribuie următoarele caracteristici:

- este compusă dintr-un număr foarte mare de elemente de prelucrare: 10^2 - 10^6 (posibil heterogene);
- prețul și viteza de prelucrare a structurilor paralele masive depinde, în principiu, liniar de numărul elementelor de prelucrare utilizate;
- structura paralelă masivă este utilizată pentru a rezolva o unică problemă la un moment dat. Spre deosebire de aceasta

rețelele de calculatoare abordează mai multe probleme simultan, schimbînd între ele date sau rezultate parțiale la momente aleatoare de timp.

Limitările calculului paralel masiv nu sînt încă complet elucidate. Nu s-a putut încă stabili care este numărul de procesoare de la care începînd proiectarea, testarea și implementarea devin prea complexe pentru ca sistemul să rămîină eficient și rentabil. De asemenea, nu este încă stabilit din ce fază interacțiunile ce apar în calculul paralel masiv devin prea complexe pentru ca software-ul de control să rămîină în limite rezonabile.

Cercetările actuale în domeniul calculului paralel masiv se axează pe următoarele probleme:

- care sînt arhitecturile optime pentru clasele de probleme specifice și care ar fi beneficiile utilizării unei structuri paralele masive față de utilizarea unei structuri de tip general, în cazul unei probleme specifice; care sînt cele mai eficiente topologii de interconectare; care sînt cele mai eficiente metode de proiectare a algoritmilor de calcul și a programelor.

2.3. STRUCTURA SI FUNCTIILE SISTEMELOR MIMD

Un sistem multiprocesor se deosebește de un set de procesoare, după cum o echipă de muncă se deosebește față de un grup de lucrători individuali. Scopul unei echipe de muncă este realizarea sarcinii globale în timpul cel mai scurt, sarcina unui lucrător este terminarea sarcinii sale individuale în timpul cel mai scurt. Din acest motiv, utilizarea lucrătorilor individuali sau procesoarelor individuale este inefficientă, mai ales dacă volumul lor de muncă este mult diferit sau dacă rezolvarea unei probleme cere rezultatul final sau parțial al altor probleme. În contrast cu aceasta, echipa sau SMI lucrează eficient pentru că membrii lor individuali comunică, cooperează și își împart sarcinile.

SMI pot fi gîndite deci ca o colecție de procesoare care comunică între ele pentru a îndeplini o funcție.

2.3.1. FUNCTIILE SMI DE TIP MIMD

Proiectarea funcțională a SMI propriu-zise, fig.2.3.1-1, trebuie să țină cont de următoarele cerințe de bază: alocarea taskurilor (statică, dinamică); controlul resurselor sistemului; caracteristicile EP; topologiile de interconectare; interacțiuni între EP, depanare ușoară; efectul asupra performanțelor sistemului, cost, fiabilitate și flexibilitate.




Fig.2.3.1-1.

2.3.1.1. ALOCARE ȘI SINCRONIZARE

Alocarea taskurilor și sincronizarea μP sînt cele mai serioase probleme în proiectarea unui SMI. Ele implică identificarea proceselor paralele, partiționarea procesului în subprocese sau taskuri, stabilirea unei scheme de priorități pentru taskuri, alocarea și gestionarea taskurilor între diversele μP , sincronizarea μP astfel ca procesul să decurgă corect, asigurarea unui mijloc de realocare dinamică a taskurilor în cazul defectărilor (degradarea lentă).

Au fost propuse trei abordări posibile pentru obținerea sistemelor de operare concurrentă:

- algoritmi proiectați să utilizeze arhitectura paralelă;
- exprimarea prin codificare adecvată a paralelismului potențial;
- detectarea primară a paralelismului pe durata compilării la nivelul instrucțiilor.

2.3.1.2. CONTROLUL RESURSELOR DISPONIBILUI


Procesoarele sau taskurile unui SMI își împart o mulțime de resurse în scopul îmbunătățirii performanțelor: resursele hardware (procesoare, memorie, canale, I/E registre, magistrale) și software-ul (programe, alocarea de date, zone tampon, giruri de așteptare, variabile). Cu cît mai multe resurse sînt comune cu atît este mai mare efortul de control necesar pentru alocarea și rezolvarea conflictelor. O prea mare împărțire a sarcinii totale pe taskuri duce la structuri complexe. Aceasta duce în cele din urmă la micșorarea capacității de trecere sau la blocarea definitivă

în care două sau mai multe sarcini așteaptă după resurse care urmează a fi furnizate respectiv de celelalte). Când apare această situație starea de așteptare trebuie întreruptă prin control extern și sarcinile în cauză reinițializate. Arbitrajul, testarea și poziționarea fanioanelor și întreruperile sînt cele mai comune metode de control hardware a resurselor.

Arbitrii

Un arbitru este o structură hardware centralizată sau distribuită, care acceptă cereri de la EP-uri (elemente de prelucrare), rezolvă conflictele și alertează în funcție de decizie diversele elemente. Un arbitru centralizat constă dintr-o singură unitate hardware. Intel dispune de "controlori de magistrală" ("arbitrii de magistrală"), unele firme propunînd chiar microprocesoare de alocare a resurselor. Un arbitru descentralizat este acela în care controlul logic este distribuit între toate elementele active conectate pentru a partaja o resursă. Controlul distribuit complică în mod necesar fiecare EP, dar îmbunătățește fiabilitatea sistemului în cazul defecțiunilor.

Amîndouă schemele utilizează aceleași metode pentru arbitrare: priorități spațiale (daisy chaining), codificarea fixă sau dinamică a priorităților, cît și explorări repetate (polling). Alegerea metodei depinde de : simplitate, necesități de descriere a dispozitivului, posibilități de dezvoltare, susceptibilități de defectare, limitări impuse de liniile de comandă, cabluri de interconectare și viteza controlorilor. Viteza arbitralului trebuie să fie mare, astfel ca timpul de acces la un dispozitiv să fie doar o fracțiune din timpul de lucru cu respectivul dispozitiv.



C. Codificare spațială

Fig. 2.2.2.1




Fig.2.3.1.2-1.

Arbitrii de magistrală pot fi clasificați astfel :

- centrali (fig.2.3.1.2-1);

a) daisy chain (codificarea spațială), caz în care prioritățile alocate sînt fixe, sistemul permite o bună modularitate, defectarea liniei de comandă se dovedește catastrofală, timpul de deservire crește cu numărul unităților conectate.

b) explorări repetate (polling); presupun un hardware complex de control mai multe linii pe magistrala de comandă, încă controlorul este central atuncî prioritățile se pot atribui dinamic, sistemul este modular, imediat ce la defectarea unei unități este mai mare, numărul de unități conectate determină dimensiunea magistralei de interogare, timpii de deservire sînt destul de lungi.

c) cereri independente (întreruperi); este potențial cea mai rapidă metodă, este cea mai flexibilă în alocarea priorităților, este insensibilă la defectele modulelor individuale, necesită




Fig.2.3.1.2-2.

multe linii de comandă și o logică complexă; este cea mai atractivă în cazul SMM;

- descentralizată (Fig.2.3.1.2-2). În acest caz logica de comandă este distribuită pe diversele unități componente :

- a) daisy chain
- b) polling,
- c) cereri independente.

Fanioane de stare

Conflictele asupra memoriei comune și dispozitivelor I/E pot fi rezolvate prin metoda de testare și poziționare (TAS = test and set.) Procesorul solicitant testează starea fanioanelor (care sînt pur și simplu un indicator al ocupării resurselor). Dacă resursa este ocupată, μP trebuie să aștepte. Dacă resursa este liberă, fanionul se poziționează pe ocupat pe timpul accesului la resursă și apoi pe liber după terminarea accesului. Cînd apar cereri simultane pentru aceeași resursă trebuie să i se permită unui singur procesor să obțină controlul asupra resurselor. Cum cererile pentru o resursă comună apar asincron, operația TAS trebuie să fie indivizibilă (neîntreruptibilă).

Dacă se utilizează locații de memorie pentru fanioanele de stare, memoria trebuie să permită un ciclu complet citește-modifică-scrie înainte de un acces ulterior. Procedura necesită o blocare temporară a altui acces la locațiile memoriei cu rol de fanion. Deși ar fi mai ușor să se blocheze accesul la un întreg modul de memorie decât la o anumită adresă, în acest caz tot restul modului este neaccesibil restului procesoarelor. Din acest motiv, biții de stare sînt uneori implementați printr-un grup de registre externe dedicate pe care se execută cicluri citește-modifică-scrie indivizibile.

Se presupune că fiecare fanion de stare dintr-un registru extern de stare este adresabil individual; când un asemenea fanion este citit de un procesor, fanionul se pune automat pe starea ocupat. Dacă fanionul indică resursă ocupată, procesorul trebuie să aștepte înainte de a primi accesul la resursă și înscrierea fanionului nu produce nici un necaz; dacă fanionul indică resursă liberă accesul este permis, dar cererile ulterioare sînt negate pînă la ștergerea fanionului. Pentru această implementare este necesar un registru special și de asemenea o schemă cu priorități pentru accesul la biții registrului. În schimb, nu este necesar un hardware de blocare a accesului, memoria nu este perturbată și este suficient un ciclu de magistrală pentru a determina necesașul la resursă.

Intreruperi

Intreruperile pot fi utilizate pentru a semnala erorile interne ale procesorului (paritate, cod de operație invalid, adresă inexistentă, ...), semnale de temporizare (intervale de timp măsurate pe un ceas de timp real), activități ale unor dispozitive externe (sfîrșit de caracter, sfîrșit de transmisie pe canal, autorizare de dispozitiv) sau pentru sincronizarea comunicațiilor interprocesor (prin memorie cutie poștală comună, realocarea taskurilor sau dispozitivelor). Există mai multe metode utilizate pentru a deservi întreruperile în timp real.

Deservirea primelor două clase este în mod uzual alocată microprocesorului apelant. Dispozitivele externe pot fi predestinate unor anumite procesoare sau dinamic îndrumate la orice procesor liber. Alocarea în timp real poate fi realizată printr-un arbitru hardware central, un procesor specializat de viteză mare sau chiar de microprocesoarele sistemului. Alocarea se face în funcție de: capacitatea de deservire, disponibilitate, tipul taskului și de prioritățile stabilite prin software în cadrul procesor. Comunicațiile interprocesor pot fi sincronizate prin trecerea unui semnal de întrerupere de la un procesor la altul, astfel încît cererile pentru fiecare pot fi cedate pe un singur nivel de întrerupere dedicat comunicațiilor interprocesor. Un vector de priorități, corespunzînd procesorului cu cea mai înaltă prioritate care solicită magistrala, poate fi plasat pe magistrala de date cînd întreruperea a fost autorizată.

Tratarea intreruperilor de la dispozitivele externe este probabil cea mai critică decizie în implementarea interfeței dispozitive I/E - SMM. Alocarea specializată este cea mai simplă, dar limitează flexibilitatea și reduce semnificativ la defecte. Controloarele

de întreruperi obișnuite asigură: priorități fixe, dinamice, regim de explorare și mascări. Pot fi construite controloare de întreruperi, specifice aplicației, iar în unele cazuri unele μP au un mecanism de întreruperi serie propriu (daisy-chaining).

Dacă se utilizează un comutator central, întreruperile trebuie dirijate la μP alocvat. Altfel, deservirea nu va fi făcută la timp, cu atât mai mult cu cât comutatorul este solicitat de mai multe cereri de întrerupere. Alocarea întreruperilor printr-un procesor al sistemului necesită hardware extern pentru memorarea informației despre starea întreruperii. De exemplu, dacă un procesor primește o întrerupere de nivel A el va repartiza următoarea întrerupere de același nivel către un alt procesor disponibil. Metoda este satisfăcătoare dacă întreruperile sînt periodice și apar cu frecvență cunoscută. Nu este necesară o viteză mare a procesoarelor pentru alegerea întreruperii, deoarece gestiunea este distribuită între toate procesoarele. Degradarea parțială este posibilă dacă se realocă tratarea întreruperilor în cazul apariției unor defecte.

2.3.1.3. CONFIGURATII DE MEMORIE PENTRU COMUNICATII INTERPROCESOR

Tipul, mărimea și locul ocupat de memorie au o mare influență asupra proprietăților SMM. Criteriul de alegere și amplasare al memoriei are în vedere că mulțimea datelor ce trebuie transportate între procesoare pe magistrala sistem să fie cît mai mică. Cele mai importante decizii privesc:

- utilizarea unei memorii locale, centrale sau embele;
- cîtă memorie locală, ce tip, cu ce mod de acces;
- modul de organizare pentru o adresare cît mai simplă.

Deciziile trebuie luate ținînd seama de cele mai recente realizări în hardware și software. De exemplu, memoria locală nu este așa scumpă și din ce în ce mai multe microprocesoare au unități ce ieftine au încorporată pe "chip" o memorie.

Memorie comună pentru variabile comune

În sistemele multiprocesor mai vechi mai multe unități centrale - UC (μP) își împărțeau o memorie în care erau depuse variabile locale și globale. Memoria devenea astfel punctul critic al întregului sistem. Mai nou se memorează în memorii comune numai variabilele

colective. Memoria comună preia funcția unei table de afișaj prin care fiecare procesor are acces la informația comună. Conflicte la accesul de date sînt excluse, deoarece nu sînt memorate variabile locale.

Memorie locală pentru variabile locale.

Fiecare UC (μP) trebuie să aibă o memorie pentru depunerea unor programe utilizator și a variabilelor locale, astfel încît să aibă acces la o instrucțiune sau la o variabilă locală independent de magistrala sistem și memoria comună. Pe lîngă faptul că operațiile UC sînt mai rapide, memoria locală permite eliberarea magistralei sistem și memoriei comune pentru comunicația între calculatoare. Cantitatea de date care este depusă în memoria comună și care trebuie transferată pe magistrala sistem este mult redusă.

Cutii poștale (CP) locale pentru comunicare.

O memorie comună poate lua naștere dacă fiecare procesor posedă o "cutie poștală" locală care corespunde unei "table de afișaj" pentru "afișarea" variabilelor comune pentru ceilalți parteneri. Doar UC locală poate să scrie în cutia poștală locală, celelalte o pot doar citi. Astfel se împiedică ca un procesor funcționînd greșit să distrugă datele din cutia poștală sau să ocupe magistrala prin scrieri prelungite. Cutia poștală locală are un avantaj. Dacă ea se defectează, doar o parte a sistemului devine neutilizabilă. Dacă se defectează cutia poștală globală, cade întregul sistem.

RAM cu două porturi.

Proprietățile sistemului se îmbunătățesc mult dacă cutia poștală (CP) locală este implementată cu RAM cu două porturi. În acest caz UC locală poate să scrie în CP și în același timp o altă UC poate să citească din ea. Din acest motiv, cealaltă UC nu trebuie să aștepte accesul la CP.

2.3.1.4. ALOCAREA ADRESELOR LOGICE (MEMORY-MAPPING)

Logica de alocare a memoriilor este utilizată pentru a transforma adresa logică generată de unitatea centrală într-o adresă fizică din memorie. Cînd se lucrează în regim de multiprogramare nu pot fi prevăzute din timp cererile concurente emise de diverse procesoare la o zonă de memorie. Ca atare, este uneori necesar să se mute date și coduri pentru a face loc pentru altele. Tehnica de alocare a adreselor (memory-mapping) simplifică procedura de alocare dinamică a codurilor în memorie. Ea face posibil să se modifice adresele

legătură fizică de memorie fără deplasarea fizică a informației, prin adresarea indirectă în memorie pentru punerea în relație a datelor între programe. Adresele logice utilizate în diversele programe pentru a indica anumite date comune sînt translatate în aceleași adrese fizice. Un efect similar poate fi obținut și prin software, utilizînd adresarea indirectă, prin indicatoare implementate ca registre ale unității centrale sau în memorie fie utilizînd adresarea indexată. Aceste facilități sînt implementate pe microprocesoarele moderne pe 16 biți Z8000, I8086, M6800.

2.3.2. CLASIFICAREA SISTEMELOR MIMD

2.3.2.1. TOPOLOGIILE DE INTERCONECTARE

Una din problemele de bază în proiectarea sistemelor multi-procesor este alegerea topologiilor de interconectare a elementelor de prelucrare, cît și alegerea caracteristicilor comunicațiilor. Pe baza diverselor criterii posibile, în literatura de specialitate au fost recomandate diverse clasificări. Un criteriul îl constituie tipul structurilor hardware, care permit transferul mesajelor de la un procesor la altul. Aceste structuri includ căile de comunicații și elementele ce controlează transferul.

Căile de comunicații sînt mijloacele fizice prin care se transferă informația între procesoare. Exemple de căi de comunicații sînt: conductoarele simple, magistralele, legăturile radio și memoriile comune, structuri care nu afectează în nici un fel informația.

Elementele de control, denumite și comutatoare, sînt structuri care acționează asupra mesajului, modificîndu-i adresa de destinație sau calea de comunicație.

Arhitectura unui SMM rezultă în urma unui șir de decizii privind alegerea structurilor mai sus menționate. Prima decizie privește alegerea sau nu a unei structuri cu comutatoare, respectiv alegerea între transmisia directă și cea indirectă. În cazul transmisiei directe, elemente ca: tamponare, memorii etc. nu alterează informația și pot fi considerate ca simple mijloace de comunicație. În cazul transmisiei indirecte, comutatoarele modifică fie ruta, fie adresa mesajului. Rolul comutatorului poate fi preluat chiar de un procesor specializat. Un alt mod de a diferenția între transmisia directă și cea indirectă constă în a determina dacă semnalele de comandă a transmisiei sînt generate de procesoarele emițătoare și receptoare (transmisie directă) sau de structura de comutatoare (transmisie indirectă).

Dacă se decide asupra transmisiei indirecte, atunci trebuie luată o decizie asupra modului de implementare a logicii corespunzătoare: centralizată sau distribuită. În primul caz, o singură unitate de comandă gestionează toate mesajele. În al doilea caz există mai multe asemenea unități, fiecare prelucrând o parte a mesajelor.

O altă decizie privește tipul căii de comunicație: partajată sau dedicată. Un mijloc de comunicație este partajat când este utilizat de mai mult de două procesoare. Un mijloc de comunicație poate lega două procesoare, uni sau bidirecțional, sau poate lega mai multe procesoare. Numai în cazul căilor unidirecționale, între două elemente, nu va apărea nici un conflict.

Procesoarele unui SSM sînt conectate deci într-o structură topologică prin intermediul:

- căilor (modul de transmitere a informației: magistrala, memorii);
- comutatoarelor (dispozitive fizice ce stabilesc ruta mesajelor).

Clasificarea topologiilor (fig. 2.3.2.1-1, pg. 12):

- Nivelul 1: conectarea (directă sau indirectă bazată pe strategii de alegere a rutei, implementate prin comutatoare regulate de informația de comandă din mesaj);
- nivelul 2: controlul rutelor (central-o rută pentru fiecare mesaj, distribuit - algoritmi de alegere a rutei implementați cu comutatoare);
- nivelul 3: structura căilor (dedicate, partajate pe bază de arbitraj);
- nivelul 4: arhitectura (la acest nivel topologia devine identificabilă).

Clarificarea propriu-zisă

Strategia transferului nivel 1	Controlul rutei nivel 2	Structura căii nivel 3	Topologia nivel 4
direct		dedicată	-control distribuit al buclei -interconectare completă
		partajată	-memorie comună -control distribuit al magistralei globale
indirect	central	dedicată	-stea -bucle
		partajată	-magistrală comună controlată central
	distribuit	dedicată	-rețele regulate - rețele neregulate
		partajată	-magistrală comună

3. ANALIZA PERFORMANTELOR ARHITECTURILOR SEM CU MAGISTRALE GLOBALE SI MEMORII COMUNE MULTIPLE

3.1. MODEI ARHITECTURAL DESTINAT ANALIZEI IN TIIMP REAL A PERFORMANTELOR SISTEMELOR AUTOMATE.

O caracterizare concisă a caracteristicilor sistemelor operând în timp real este astfel formulată de Brinch Hansen [1]:

"Aplicațiile în timp real împing tehnologia calculatoarelor și limitările de proiectare, până în limitele cunoscute (și uneori dincolo de ele). Unul sistem operând în timp real și se pretinde să monitorizeze, de o manieră continuă și sigură, activități simultane supuse unor cerințe de timp critice. Consecințele unui eșec pot fi deosebit de serioase."

Din punctul de vedere al proiectanților, un sistem operând în timp real (STR) prezintă următoarele caracteristici:

i) STR interacționează cu mediul înconjurător prin identificarea unui număr mare de evenimente care apar cu o viteză ridicată. Aceasta presupune performanțe deosebite în ceea ce privește:

- Timpul de răspuns, adică timpul scurs între recunoașterea unui eveniment și tratarea lui de către sistem;
- Viteza de circulație a datelor, adică viteza cu care datele sînt transferate înspre, în interiorul și dinspre sistem.

ii) Un STR este dator să reacționeze cu răspuns la evenimente externe ce apar neîntrerun. Se poate vorbi în acest sens de o frecvență de răspuns de vîrf - determinată de durata minimă de timp care trebuie să se scurgă între apariția a două evenimente consecutive, astfel încît ele să poată fi considerate distincte. Această frecvență de vîrf trebuie să fie mult mai mare ca frecvența medie de răspuns la evenimentele externe.

iii) STR trebuie să fie deterministe, în sensul că se impune să se poată evalua și demonstra corectitudinea rezultatelor obținute atît în stadiul proiectării cît și în stadiul funcționării.

iv) Un STR trebuie să fie modificabil în sensul că trebuie să permită modernizări ulterioare care să nu-i altereze caracteristicile fundamentale.

Arhitecturile propuse în cele ce urmează reprezintă structuri SMM dedicate evaluării performanțelor sistemelor automate.

Numărul de constrângeri la care este supus un SSM este deosebit de mare. Ele provin din combinația a două clase distincte: constrângeri tipice sistemelor operând în timp real și constrângeri tipice sistemelor dedicate evaluării performanțelor sistemelor automate.

Metoda de proiectare aleasă asigură satisfacerea acestor constrângeri. Ea presupune că proiectarea reprezintă un proces de definire a unor modele urmată de transformări consecutive ale acestora în diferitele faze de proiectare. Cum realitatea nu poate fi niciodată plenar surprinsă, orice model implică în mod necesar ignorarea unor anumite aspecte și reprezintă o "abstractizare" o "descriere simplificată a sistemului la nivelul dat" (LUC 1).

În acest sens proiectarea unei arhitecturi reprezintă o activitate a cărei obiectiv este tranziția de la o descriere a unui obiect la alta. Descrierea primară reprezintă o specificație de proiectare elaborată de către utilizator într-un limbaj specific problemei de rezolvat. Descrierea finală, la un nivel de abstractizare mai scăzut, prezintă soluția respectiv utilizând o tehnologie și permite construcția propriu-zisă. Fiecare pas al proiectării presupune astfel definirea unui alt model, corespunzând unui anumit nivel de abstractizare. Pe durata procesului de proiectare se au în vedere constrângerile inițiale care reduc consecutiv opțiunile de avut în vedere definind astfel tot mai clar arhitectura aleasă.

Termenul de model arhitectural va reprezenta în cele ce urmează o clasă de arhitecturi care au o serie de caracteristici comune dar diferă una de alta printr-o serie de detalii. Un model arhitectural este util dacă se dovedește corespunzător de adaptabil pentru o clasă mare de sisteme, dar suficient de restrictiv în sensul de a-și păstra caracteristicile de bază.

Modelul arhitectural propus trebuie să asigure satisfacerea unei clase destul de mari de probleme ridicate de analiza în timp real a comportării sistemelor automate: achiziția datelor de la un sistem de ecuaționare și conversia analog numerică; transpunerea pe calculator a modelelor discretizate ale părților componente ale sistemului automat; transpunerea pe calculator a modelului discret al procesului propriu-zis; realizarea funcției

de măsurare indirectă (contaminarea sâmburii) cât și a funcției de reglare propriu-zisă însoțită de trimiterea comenzilor către unitatea de conversie numeric-analogică. Aceste funcții trebuie executate în intervale bine definite de timp pentru a putea răspunde evenimentelor externe asincrone.

În SFR realizate cu SSM evenimentelor ce trebuie gestionate le sînt atașate un număr de procese care trebuie activate atunci cînd apar aceste evenimente. Dacă un proces este deja activ atunci este necesar să se poată trece în timp util de la un proces la altul.

Parametrii critici care afectează timpul de răspuns sînt comutarea contextului și timpul latent. Comutarea contextului implică atît timpul cît și suma celorlalți factori implicați de tranziția de la o funcție la alta; timpul latent este intervalul de timp scurs pînă cînd comutarea devine efectiv posibilă. În cazul sistemelor monoprocesor valurile acestor parametri sînt inacceptabile. Problema se poate rezolva prin exploatarea naturii independente a funcțiilor de efectuat, SSM permit exploatarea gradului de concurență inherent aplicației date. Procesoarele SSM îndeplinesc funcțiile necesare independent una de alta dar sub controlul unui procesor în întregime dedicat activării și sincronizării acestor funcții. Cerințele globale de viteză sînt atinse în acest caz prin execuția în paralel a unui număr mare de funcții fiecare procesor lucrînd la viteza maximă permisă de tehnologia sa.

Pe baza analizei și clasificării sistemelor multimicroprocesor din capitolul 2 se poate conchide că arhitecturile cu magistrală comună ar putea constitui o soluție ideală pentru SSM cu prelucrare în timp real. Ele permit transferul direct al informației între procesoare, o modularitate excelentă referitoare la procesoarele adăugate, indiferent de poziția lor relativă. Imunitatea la defecțiuni este foarte bună în raport cu defectarea procesoarelor.

Utilitatea lor este însă pusă sub semnul întrebării din cauza următoarelor scăderi: numărul de conexiuni al magistralei fiind fixat nu permite o dezvoltare ulterioară, necesitînd fie înlocuirea magistralei fie dublarea ei pentru creșterea eficienței comunicațiilor.

Se va analiza în continuare influența sporirii numărului de magistrale, cât și adăugarea de module de memorie comună asupra performanțelor SMI.

În concluzie, se propune un model architectural (MA) bazat pe utilizarea unui set de magistrale globale și a unui număr de memorii comune, care pot să varieze de la aplicație la aplicație în funcție de necesități.

Microprocesoarele (în număr de p) și modulele de memorie comună (în număr de m) ale MA sînt conectate printr-o mulțime finită de b magistrale globale (care permit conectarea oricărui μP la orice modul de memorie comună). Fiecare μP mai are în dotare exclusivă o memorie proprie. MA este deci de tipul $p \times m \times b$, fig. 3.4-1.




Fig.3.4-1

Schimbul de informații între μP se efectuează prin tehnica de rendez-vous. El nu poate avea loc prin orice memorii ci numai pe itinerarii prestabilite.

Conflictele la resursele comune (memorii și magistrale) pot provoca apariția de șașiri (cozi) de așteptare:

i) dacă $b = \min(m, p)$ atunci conflictele se vor datoră exclusiv memoriilor partajate (arhitecturile "crossbar");
 dacă $b > \min(m, p)$ sistemul câștigă în redundanță dar nu i se modifică celelalte performanțe.

ii) dacă $b < \min(m, p)$ atunci un μP poate fi forțat să aștepte eliberarea unei magistrale pentru a conlucra cu o memorie care este deja liberă.

Se vor studia în continuare cazurile:

$$p \geq m > b$$

$$m \geq p > b$$

Modelul arhitectural propus este în vedere^{si} exploatarea optimă a facilităților oferite de sistemul SIM MULTIPROM proiectat și realizat de IRI București.

3.2. METODELE DE PROIECTARE UTILIZATE ÎN EVALUAREA PERFORMANTELOR ARHITECTURILOR SIM

Studierea performanțelor arhitecturilor propuse, precum și a condițiilor de realizare, constituie o componentă foarte importantă legată de activitățile de concepție, realizare și întreținere a sistemelor de calcul [FAU 1]. La nivelul activităților de concepție interesul estimării performanțelor viitoare ale noilor sisteme de calcul tinde să crească în condițiile sporirii complexității sistemelor de realizat și implicit a riscului de a obține produse insuficient adaptate destinației și performanțelor propuse. În mod asemănător alegerea unui SIM adecvat cerințelor proprii studiului în timp real a performanțelor sistemelor automate presupune investigații preliminare privind comportarea sistemelor disponibile în contextul viitor de utilizare.

3.2.1. METODELE DE EVALUARE A PERFORMANTELOR

Principalele metode de evaluare a performanțelor, utilizările în diversele faze de existență ale unui sistem de calcul sînt:

- analiza matematică pe baza valorilor medii;
- modelele analitice;
- modelele de simulare;
- măsurarea performanțelor;
- experimentarea prototipurilor.

Pentru estimarea performanțelor unui nou sistem de calcul, pentru studierea gradului de adaptabilitate la cerințele de performanță și cost înainte de utilizarea primelor trei metode.

Noțiunea de model [FAU 1] folosită în toate metodele de evaluare, în sensul de reprezentare printr-un mijloc mai mult sau mai puțin formal al unei realități (inclusiv modul lor de funcționare), este legată în mod direct de eliminarea unor detalii funcționale și structurale. Gradul de detaliere al unui model de sistem determină apropierea acestui model de realitate și influențează direct proporțional exactitudinea concluziei obținute.

Modelele stocastice de estimare a performanțelor (uzual lanțurile Markov) bazează estimarea pe baza valorilor medii ale variabilelor independente, care reprezintă parametrii siste-

mului, sînt relativ ușor de analizat, dar ele presupun un domeniu mic de variație a variabilelor. Dacă variația parametrilor este mare, atunci aceste modele ignorează situațiile extreme de funcționare și subestimează necesitățile de resurse pentru a menține performanțele sistemului în limite acceptabile în cazul încărcărilor de vîrf. Utilizarea acestor modele permite obținerea unor rezultate globale de estimare folosite în orientarea alternativelor de concepție ale sistemelor de calcul.

Modelele analitice bazate pe teoria coșilor de așteptare permit o descriere mai precisă a sistemelor în studiu, structura acestora fiind reprezentată printr-o rețea de cozi de așteptare. Parametrii modelului pot fi reprezentați prin variabile aleatoare descrise prin distribuții de probabilitate. Creșterea nivelului de detaliu al unui model bazat pe cozi de așteptare conduce la apariția dificultății analizei cauzată de faptul din punctul de vedere al reprezentării lui, că nu există o soluție primară rezolvabilă problema în întregime aritmetică:

Modelele de simulare pot atinge un nivel superior de detaliu, întrucît pentru fiecare din ele poate fi construit de aceeași manieră fiecărui elemente sale să fie echivalente, din punct de vedere funcțional, cu elementele sistemului real. Deosebirea între model și sistemul obișnuit rezidă în modul de implementare a componentelor. Parametrii de intrare ai unui model de simulare pot fi deși săi forma unor distribuții probabiliste. Cu ajutorul modelelor de simulare se pot obține nu numai rezultate de ordin cantitativ privind alternativele de arhitecturi, dar și o primă validare funcțională a algoritmilor utilizați.

Cei mai importanți parametri care intervin în evaluarea performanțelor sînt: înțelegerea, arhitectura sistemului și algoritmi de planificare și sincronizare precodificați.

Încărcarea este definită ca un conglomerat de programe, considerate mulțimi parțial ordonate de procese [GOF 1] fiecare proces care trebuie să se execute pe sistem cerînd cantități specifice de resurse de diferite tipuri.

Caracterizarea încărcării unui sistem poate fi făcută prin: analiza algoritmilor care materializează procesele; efectuarea de măsurători asupra sistemului; caracterizarea printr-un ansamblu variabil de parametrii definiți prin funcții de distribuție probabilistă corelate între ele. Pentru un sistem nepecializat strict pe un domeniu de lucru, un alternativ este poate unica soluție de reprezentare a încărcării ca fiind satisfacă în cea mai mare varietate de procese de lucru care pot fi executate pe el.

Un sistem de calcul multiprocesor este compus dintr-o serie de resurse pasive și active. Arhitectura lui poate fi reprezentată, în vederea analizei printr-o metodă de simulare, printr-o rețea de cozi de așteptare sau printr-o rețea de evaluare.

Algoritmii de planificare prevăzută într-un sistem multi-microprocesor au ca scop asigurarea utilizării resurselor în vederea obținerii unor performanțe cerute de clasa de aplicații. Optimul este relativ la funcția obiectiv aleasă și la setul de restricții luate în considerație.

Rezultatele furnizate de o metodă de evaluare a performanțelor trebuie interpretate cu precauție, în măsura în care definiția unui model se bazează pe un anumit număr de ipoteze simplificatoare, în funcție de gradul de detaliere încorporat de modelul respectiv.

3.2.2. MODELAREA CONFLICTELOR CE APAR LA UTILIZAREA MAGISTRALOR GLOBALE ȘI A MEMORIILOR COMUNE ÎN MODELUL ARHITECTURAL PROPUȘ

În literatura de specialitate [BAS], [EMA], [HOO], [SET], [WIL], [AJK 1] au fost propuse o serie de metode și modele stohastice pentru studiul interferențelor între procesoare în SMM. Majoritatea acestor referințe tratează însă studiul performanțelor SMM cu o magistrală globală partajată sau de tip "crossbar".

Scăderea rapidă a costului microprocesoarelor și a memoriilor, apariția magistrelor standardizate (MULTIBUS, VEM), au condus către sporirea numărului acestor arhitecturi orientate pe utilizarea magistrelor globale și memoriilor comune multiple. [AJK 2], [AJK 3], [GOL], [HOW], [JIL].

Diversele tehnici de modelare propuse, toate bazate pe teoria proceselor stohastice de tip Markov, răspund fiecare unui anumit domeniu sau etapă al analizei performanțelor SMM.

3.2.2.1. Lanțuri Markov comune, disjuncte, comasate.

D1. Fie: S o mulțime finită de stări ale căror elemente sînt numerotate într-un mod bine definit,

p o repartiție de probabilitate pe S ale cărei elemente vor fi numite probabilități inițiale $p = (p(i))_{i \in S}$

$P = (p(i,j))_{i,j \in S}$ o matrice stohastică ale cărei elemente vor fi numite probabilități de tranziție.

Prin urmare:

$$p(i) \geq 0, i \in S, \sum_{i \in S} p(i) = 1 \quad (3.2.2.1-1)$$

$$p(i, j) \geq 0, i, j \in S, \sum_{j \in S} p(i, j) = 1, i \in S \quad (3.2.2.1-2)$$

Un șir de variabile aleatoare $(X(n))_{n \geq 0}$ cu valori în S se numește lanț Markov omogen finit cu spațiul stărilor S , repartiția inițială de probabilitate p și matricea de trecere P dacă

$$P(X(0) = i) = p(i), i \in S \quad (3.2.2.1-3)$$

$$P(X(n+1) = i_{n+1} | X(n) = i_n, \dots, X(0) = i_0) = P(X(n+1) = i_{n+1} | X(n) = i_n) = p(i_n, i_{n+1}) \quad (3.2.2.1-4)$$

pentru $\forall i_0, i_1, \dots, i_{n+1} \in S$ și $n \geq 0$ ori de câte ori membrul întâi e definit.

În cele ce urmează matricea de trecere a unui lanț Markov va fi păstrată fixă dar repartiția inițială va putea varia.

Pentru a putea evidenția repartiția inițială p a lanțului probabilitatea P va fi notată P_p . În particular pentru o repartiție inițială concentrată în starea i

$p(j) = \delta(i, j), j \in S$, δ = simbolul lui Kronecker. Se scrie P_i , caz în care se spune că lanțul Markov pleacă din starea i .

Fie lanțul Markov în care elementele lui S sînt definite astfel:

$$\left(\begin{bmatrix} a_1 & b_1 \\ c_1 & d_1 \end{bmatrix}, \dots, \begin{bmatrix} a_p & b_p \\ c_p & d_p \end{bmatrix} \right) \quad (3.2.2.1-5)$$

în care $b_i \in \{0, 1, \dots, q-1\}$ reflectă starea procesorului.

Se definește relația β pe mulțimea

$$A = \{a_1, a_2, \dots, a_p\} \quad (a_i \in \mathbb{N} \text{ fiind numerele de ordine a procesorului}) \text{ astfel:}$$

$$a_i \beta a_j \Leftrightarrow b_i = b_j \quad (3.2.2.1-6)$$

Fi Relația β definită pe $A \times A$ este o relație de echivalență.

$$\begin{aligned} & i) \quad a_i \beta a_j \Rightarrow a_i \beta a_j \\ & ii) \quad a_i \beta a_j \wedge a_j \beta a_k \Rightarrow a_i \beta a_k \\ & iii) \quad a_i \beta a_j \wedge a_j \beta a_i \Rightarrow a_i = a_j \end{aligned} \quad (3.2.2.1-7)$$

Demonstrație :

i) $b_i = b_i \quad \forall i = 1, \dots, p.$

ii) $b_i = b_j \text{ și } b_j = b_k \Rightarrow b_i = b_k$

iii) $b_i = b_j \text{ și } b_j = b_i \Rightarrow b_i = b_j$

Dacă este o relație de echivalență pe A atunci mulțimea
 este A_β reprezentată o partiție a lui S :

$$S = S_1 \cup S_2 \cup \dots \cup S_q \quad (3.2.2.1-8)$$

a spațiului stărilor lanțului exact în mulțimi disjuncte două câte două. Pentru simplificare ele se notează

$$\hat{1}, \hat{2}, \dots, \hat{q} \quad (3.2.2.1-9)$$

Se definește un nou șir de variabile aleatoare $(Y(n))_{n \geq 0}$

prin relațiile :

$$Y(n) = \hat{k} \Leftrightarrow X(n) \in S_k \quad (3.2.2.1-10)$$

În continuare se vor examina condițiile în care

$(Y(n))_{n \geq 0}$ este un lanț Markov omogen în raport cu toate probabilitățile P_p și ale cărui probabilități de trecere nu depind de p .

Dacă acest lucru se întâmplă se spune că lanțul Markov $(X(n))_{n \geq 0}$ este comasabil în raport cu partiția $S = S_1 \cup S_2 \cup \dots \cup S_q$ iar prin lanț comasat înțelegem lanțul $(Y(n))_{n \geq 0}$

Se notează $(3.2.2.1-11)$

$$p(i, A) = \sum_{j \in A} p(i, j) \text{ pentru orice } A \subset S \text{ și } i \in S.$$

Definesc mulțimea stărilor lanțului comasat astfel :

$$s_c \in S/\beta, \quad s_c = (\text{card } \hat{1}, \text{card } \hat{2}, \dots, \text{card } \hat{q}) \text{ unde}$$

card \hat{i} reprezintă numărul de procesoare aflate în starea b_i .

P2. O condiție suficientă ca un lanț Markov să fie comasabil în raport cu partiția

$$S = S_1 \cup S_2 \cup \dots \cup S_q$$

este ca partiția respectivă să reprezinte o mulțime $c \in S/\beta$ determinată de o relație de β echivalență pe S .

Demonstrație

Avem

$$P_p(Y(n+1) = \hat{l} | Y(n) = \hat{k}, Y(n-1) = \hat{l}_{n-1}, \dots, Y(0) = \hat{l}_0) =$$

$$\sum_{i \in S_k} P_p(Y(n+1) = \hat{l}, X(n)=i, Y(n-1)=\hat{l}_{n-1}, \dots, Y(0) = \hat{l}_0)$$

$$= P_p(Y(n) = \hat{k}, Y(n-1)=\hat{l}_{n-1}, \dots, Y(0) = \hat{l}_0)$$

(probabilitățile $p(i, S_l), i \in S_k$

pot fi considerate independente de i , clasă de echivalență a

procesoarelor aflate în starea emițător pentru o stare destinație cunoscută, în condițiile în care se presupune că cele p procesoare sînt identice și se comportă similar în condițiile arhitecturale și de încărcare date) În acest caz egalitatea precedată în formă:

$$p(\hat{k}, \hat{l}) = \frac{\sum_{i \in S_1} P_p(X(n)=i, Y(n-1)=\hat{i}_{n-1}, \dots, Y(0)=\hat{l}_0)}{P_p(Y(n)=\hat{k}, Y(n-1)=\hat{i}_{n-1}, \dots, Y(0)=\hat{l}_0)}$$

este o valoare independentă de starea $i \in S_k$ a lanțului inițial. În acest caz conform propoziției (5.9) [108] lanțul (X_n, Y_n) este comasabil în raport cu partiția considerată.

Criteriul enunțat afirmă în alte cuvinte că aplicația

$$S \xrightarrow{f} S/\beta, \text{ cu}$$

$$f(i) = k \text{ pentru orice } i \in S_k, \quad 1 \leq k \leq q$$

este un nou lanț Markov ale cărui probabilități de trecere nu depind de repartiția inițială a primului lanț.

În condițiile P2 aplicația $f: S \rightarrow S/\beta$, $S/\beta = S/\beta$ reprezintă un omomorfism față de operația de tranziție a stărilor $s' = \delta(s)$, $f: S \rightarrow S/\beta$, $f(\delta(s)) = \delta(f(s))$ pentru $s \in S$.

Funcția f este un morfism surjectiv (prin definiție).

În aceste condiții lanțul comasat este un model care nu poate scoate în evidență aspecte legate de comportarea individuală a procesoarelor. S-a văzut că o comasare valabilă se poate obține numai prin impunerea de ipoteze de omogenitate a procesoarelor unei clase și de influențe uniforme între clase. Omogenitatea procesoarelor indică că toate componentele unei clase au aceeași structură. Uniformitatea se referă la faptul că funcționarea fiecărui procesor al unei clase influențează o altă clasă în același fel, și fiecare clasă influențează comportarea componentelor aceleiași clase de aceeași manieră.

În concluzie, se subînțelege că ipotezele de omogenitate și uniformitate asigură condiții suficiente pentru comasabilitate cu condiția existenței unui omomorfism între clasa stărilor lanțului exact și al celui comasat.

3.2.2.2. Procese de colectare.

Starea sistemului este o descriere a situației actuale care permite să se tragă concluzii (cu caracter probabilist) asupra comportării viitoare a sistemului. Elementele de bază ale unui proces de așteptare sînt:

- intrarea unităților în sistem, aceasta este dată de legea sosirilor ; ... (sosirile)

- serviciile - determinate prin legea serviciului.

Sosirile generează două mărimi aleatoare: numărul de unități care intră în sistem într-o perioadă de timp dată;

- intervalul de timp dintre două serviri consecutive.

Cunoașterea legii de probabilitate a uneia din cele două mărimi determină legea de probabilitate a celeilalte.

Serviciul determină o variabilă aleatoare:

- timpul de servire a unei unități.

În practică legile de probabilitate ale acestor variabile aleatoare se determină prin prelucrarea datelor statistice disponibile.

Vom utiliza următoarele notații: p - numărul elementelor populației (procesore) din care pot proveni unitățile în sistem la așteptare; n_{21} - numărul de unități existente în sistem (în așteptare sau în curs de servire); n_2 - numărul unităților din coadă (nu sînt în curs de servire); n_{21} și n_2 pot depinde de timp: $n_{21} = n_{21}(t)$, $n_2 = n_2(t)$ fiind numărul de unități existente în sistem, respectiv în coadă la momentul t ; S - numărul stațiilor de servire; G - numărul stațiilor neocupate la momentul t ($G = G(t)$).

(3.2.2.2-1)

Pe $p_k = p_k(t)$ probabilitatea să existe k unități în sistem la momentul t . Distribuția variabilei aleatoare n_{21} este:

$$n_{21} : \left(\begin{matrix} 0 & 1 & 2 & \dots & m \\ p_0 & p_1 & p_2 & \dots & p_m \end{matrix} \right); \sum p_k = 1 \quad (3.2.2.2-2)$$

Valoarea medie a numărului de unități din sistem este:

$$\bar{n}_{21} = \sum_{k=0}^m k p_k \quad (3.2.2.2-3)$$

Distribuția variabilei aleatoare n_2 este

$$n_2 : \left(\begin{matrix} 1 & 2 & \dots & m & S & 0 \\ p_{S+1} & p_{S+2} & \dots & p_m & \sum_{k=0}^S p_k \end{matrix} \right) \quad (3.2.2.2-4)$$

Valoarea medie a numărului de unități din coadă este:

$$\bar{n}_2 = \sum_{k=1}^{m-S} k p_{S+k} = \sum_{k=S+1}^m (k-S) p_k \quad (3.2.2.2-5)$$

In mod analog:

$$\bar{\sigma} = \sum_{k=0}^{m-1} p_k (S-k) \quad (3.2.2.2-6)$$

Intre \bar{n}_{21} , \bar{n}_2 , $\bar{\sigma}$ și S avem relația:

$$\bar{n}_{21} = \bar{n}_2 - \bar{\sigma} - S. \quad (3.2.2.2-7)$$

Intr-adevăr:

$$\bar{n}_{21} - \bar{\sigma} = \sum_{k>S} p_k (k-S) - \sum_{0 \leq k \leq S} p_k (S-k) = \sum_{k>0} -p_k (k-S) =$$

$$= \sum_{k>0} k p_k - S \sum_{k>0} p_k = \bar{n} - S.$$

Sosirile sînt caracterizate cel mai adesea de o lege Poisson. Mai precis numărul sosirilor înregistrate într-un interval de timp de lungime t este o variabilă aleatoare cu distribuție Poisson; dacă unitățile sosesc individual (nu în grupuri) independent una de alta și pentru intervale foarte mici probabilitatea sosirii unei unități este practic proporțională cu lungimea intervalului.

In condițiile date pentru orice $t \geq 0$:

$$p_k(t) = \frac{(\lambda t)^k}{k!} e^{-\lambda t}; \quad k = 0, 1, 2, \dots, \lambda > 0; (0! = 1) \quad (3.2.2.2-8)$$

Distribuția Poisson corespunde nu apare numai în cazul sosirilor în anumite sisteme de așteptare. In general, se poate vorbi despre un flux de evenimente, care se realizează în timp și care verifică condițiile enunțate.

In acest caz avem de a face cu un "flux simplu" sau cu un proces Poisson staționar. In cazul nostru evenimentele considerate sînt intrările în sistem. Se poate arăta că: dacă sosirile constituie un proces Poisson staționar de parametru λ , atunci intervalele de timp dintre două intrări consecutive sînt variabile aleatoare independente care urmează legea exponențială cu parametrul λ și reciproc, dacă intervalele de timp dintre intrările consecutive sînt independente și urmează legea exponențială cu parametrul λ , atunci fluxul sosirilor este un flux simplu de parametru λ .

Pînă acum am vorbit numai de sosiri, fără a ține cont și de serviciile (mai de legătură cu sistem). Logirile din sistem nu pot fi studiate independent de sosiri; astfel, nici nu putem aștepta legiri atîta timp cît în sistem nu există unități (dar putem aștepta sosiri indiferent dacă în sistem există sau nu unități).

Modele de așteptare cu populația din care provin unitățile finite.

Dacă un SEM are p procesoare identice și S magistrale comune sau memorii comune, atunci sîntem în cazul unui model de așteptare în care unitățile provin dintr-o populație cu p elemente și acest număr nu este în general suficient de mare pentru ca aproximările obținute luînd $p = \infty$ să fie satisfăcătoare.

Să analizăm pe scurt modelul în care se încadrează exemplul dat. O unitate intrată în sistem este un procesor care solicită o memorie. Dacă în momentul în care apare solicitarea toate memoriile sînt ocupate, procesorul trebuie să aștepte pînă ce una din ele se eliberează.

Memoriile sînt deci în acest caz stațiile de servire. Vom presupune că cererile la memorie apar independent una de alta și că dacă un procesor se așteaptă în starea activă la momentul t , atunci probabilitatea ca el să solicite o memorie (să intre în sistem) între momentul t și $t + h$ este $\lambda h + \epsilon(h)$.

Să tratăm mai întîi cazul $S = 1$. Dacă în sistem există k ($k < m$) unități la momentul t , atunci au rămas în afară sistemului, $p - k$ și probabilitatea să nu aibă loc nici o sosire în intervalul $(t, t + h)$ este:

$$(1 - \lambda h - \epsilon(h))^{p-k} = 1 - (p-k)\lambda h - \epsilon'(h), \quad (3.2.2-9)$$

iar probabilitatea să aibă loc cel puțin o sosire în acest interval de timp este

$$\lambda_k h + \epsilon'(h) \quad (3.2.2-10)$$

unde $\lambda_k = (p-k)\lambda$, $0 \leq k < m$.

Dacă timpul de lucru cu memoria al unui procesor este distribuit exponențial cu parametrul μ , atunci:

$$\mu_k = \mu, \quad (1 \leq k < m). \quad (3.2.2-11)$$

Acum putem calcula probabilitățile p_k ($0 \leq k < m$)

$$p_k = \frac{\lambda_0 \cdot \lambda_1 \cdot \dots \cdot \lambda_{k-1}}{\mu_1 \cdot \mu_2 \cdot \dots \cdot \mu_k} p_0 = \frac{m(m-1) \cdot \dots \cdot (m-k+1) \lambda^k}{\mu^k} p_0 \quad (3.2.2-12)$$

și p_0 se calculează pe baza egalității: $\sum_{k=0}^m p_k = 1$. (3.2.2.2-13)

Valoarea medie a numărului de unități din sistem este:

$$\bar{n}_{21} = p - \frac{1}{S} (1 - p_0) ; S = \frac{\lambda}{\mu} \quad (3.2.2.2-14)$$

Dacă avem S stații de servire ($1 < S < m$) atunci modelul de așteptare apare ca un proces de naștere și moarte cu:

$$\lambda_k = \begin{cases} (p-k)\lambda, & \text{pentru } 0 \leq k < p, \\ 0, & \text{pentru } k > p \end{cases} \quad (3.2.2.2-15)$$

$$\mu_k = \begin{cases} k\mu, & \text{pentru } 1 \leq k < S, \\ S\mu, & S \leq k < p. \end{cases} \quad (3.2.2.2-16)$$

Se obține imediat:

$$P_k = \begin{cases} \frac{C_p^k S^k \cdot p_0}{k!} & \text{pentru } 1 \leq k < S, \\ \frac{C_p^k S^k \cdot p_0}{S! S^{k-S}} & \text{pentru } S \leq k \leq p. \end{cases} \quad (3.2.2.2-17)$$

Notația Kendall pentru specificarea modelelor de așteptare, este $[JUR 1]$:

$$A/B/c/k/m/Z \quad (3.2.2.2-18)$$

- unde: A specifică distribuția timpului între sosiri;
- B specifică distribuția timpului de servire;
- C este numărul de stații de servire;
- k este capacitatea sistemului;
- m este capacitatea sursei;
- Z este disciplina de servire a girului.

Pentru specificarea lui A și B se utilizează următoarele notații:

- GI distribuție generală cu timpii între sosiri considerați variabile aleatoare independente;
- G distribuție generală pentru timpul de servire;
- E_k distribuția timpilor de servire este de tip Erlang k ;
- M distribuția exponențială a intervalelor între sosiri sau a timpilor de servire;
- D distribuție deterministă a timpilor între sosiri sau a timpilor de servire.

3.2.2.3 Rețele de evaluare.

Rețelele de reevaluare $[JUR 1]$, $[ICE]$ aduc o rezolvare a scăderilor rețelelor Petri, Ca și rețelele Petri, rețelele de evaluate (RN) se compun dintr-o mulțime de

locații (condiții), care sînt conectate prin intermediul unor tranziții.

3.2.2.3.1. Tranziții elementare. Notății

O RE este desemnată astfel :

$$E = (L, P, R, A) \quad (3.2.2.3-1)$$

unde L: mulțime finită nevidă de locații; P: este mulțimea de locații periferice terminale RGL (locații de intrare/ieșire ale RE); R: mulțimea locațiilor de rezoluție, RGL, fiecare avînd asociată o procedură de rezoluție (unele locații de rezoluție pot fi locații terminale); A este o mulțime finită nevidă de declarații de tranziții, de forma:

$\{a_i\}$, $a_i = (s, t(a_i), q)$ unde s este o schemă de tranziție, $t(a_i)$ este timpul tranziției iar q este o procedură de tranziție.

Locațiile sînt ocupate de marcaje simple (denotă doar starea locației) sau de marcaje cu atribute (vectori de atribute dinamic care se modifică pe măsură ce marcajele parcurg rețeaua). Fiecare locație are o stare inițială (liberă sau ocupată), stările inițiale ale tuturor locațiilor definesc marșrutul inițial M_0 a rețelei.

Au fost definite cîinci tranziții elementare (noduri în rețea în care se decide circulația marcajelor prin RE și unde are loc modificarea atributelor marcajelor). Locațiile reprezintă condiții care pot exista pentru o perioadă de timp și sînt reprezentate grafic prin cercelete sau hexagoane. O locație poate avea cel mult un segment dirijat înspre ea și un segment spre exterior.




Fig. 3.2.2.3-1.

De remarcat că procedurile tranzițiilor pot referi și altera valorile atributelor marcajelor care trec prin tranziția asociată. Ele pot de asemenea referi și altera variabile globale, la care au acces toate procedurile din rețea. Procedurile de rezoluție pot referi, dar nu pot altera atribute de marcaje și variabile globale. Ele pot de asemenea referi marcaje din alte locații decât cele asociate cu tranziția asupra căreia procedura de rezoluție acționează. Această ultimă proprietate este dificil de indicat grafic dar ușor de implementat în prelucrarea automată a rețelelor.

Acțiunea unei tranziții este compusă din cel mult patru faze:

1) faza autorizată: toate locațiile au starea cerută pentru activarea tranziției; din acest moment, operația tranziției poate începe.

2) faza pseudo-autorizată (se aplică numai la tranzițiile X și Y): starea locației de rezoluție este nedefinită. Toate celelalte locații au starea cerută pentru aprindere. Începe evaluarea procedurii de rezoluție.

3) faza activă: acțiunea tranziției este în curs de desfășurare. Starea tuturor locațiilor asociate rămâne neschimbată.

4) faza terminată: execuția tranziției s-a terminat, iar starea locațiilor de ieșire și a locațiilor de intrare se modifică astfel încât să corespundă condițiilor create de execuția tranziției.

Este important de remarcat că aprinderea unei tranziții modelează o acțiune anumită a unui sistem și că deși faza "autorizat" implică faptul că începe un proces, iar faza "terminat" indică terminarea acelei acțiuni, modelul nu reflectă schimbările care au loc pe parcursul fazei "activ". Metamorfoza cauzată de acțiunea tranziției este reflectată numai în faza "terminat". Specificarea timpului petrecut în faza "activ" (modelarea timpului cerut pentru completarea acțiunii) se face prin funcția $t(a_i)$ din declarația tranziției în definiția formală a rețelei E. Acest timp de tranziție dă naștere timpilor de ocupare a locațiilor de intrare ale unei tranziții.

Faza pseudautorizată a unei tranziții se aplică numai la tranzițiile care au locații de rezoluție terminale. Ca parte din specificarea unei rețele E se prevede o procedură de rezoluție pentru fiecare rezoluție periferică. Procedura de rezoluție este

o expresie condiționată care este evaluată ori de câte ori tranziția asociată este pseudon autorizată. Rezultatul final al producerii de rezoluție este poziționarea locației de rezoluție pe "0" sau "1", permițând în felul acesta tranziției să devină autorizată. Setul de proceduri de rezoluție poate fi deci considerat un mecanism pentru modelarea influenței mediului asupra acțiunii rețelei E.

RE poate fi deci formalizată astfel: $(E, M_0, (\xi, \Psi))$.
 unde :

$E = (L, P, R, A)$;

M_0 = marcarea inițială;

ξ = mulțimea variabililor globale;

Ψ = mulțimea procedurilor de rezoluție.

În continuare se specifică: locațiile L, locațiile periferice P, locațiile de rezoluție R, tranzițiile A, variabilele globale ξ , marcarea inițială M_0 , procedurile de tranziție și procedurile de rezoluție.

Pentru interpretarea notațiilor formale trebuie reținute următoarele convenții:

- în specificarea tranzițiilor, după precizarea tipului tranziției, urmează lista locațiilor aferente, în ordinea: locația de rezoluție (dacă există), locații de intrare, locații de ieșire;

- în lista de locații, dacă o locație este destinată să conțină marcaje cu atribute, ea este urmată, între paranteze drepte, de numărul de atribute al marcajului;

- referirea la marcajul dintr-o locație oarecare se face în felul următor: $M(b)$, desemnând prin aceasta marcajul din locația b considerat ca o entitate, deci cu toate atributele sale;

- referirea la un atribut al marcajului dintr-o anumită locație se face precizând indicele atributului între paranteze;

- precizarea procedurilor de tranziție sau de rezoluție, mai precis a modificărilor în atributele marcajelor și a modificărilor variabililor globale, respectiv a poziționării locației de rezoluție, se face astfel :

$\{ \langle \text{expresie booleană} \rangle \rightarrow \langle \text{assignare} \rangle \{ ; \langle \text{assignare} \rangle \} \} \{ ;$

$\langle \text{expresie booleană} \rangle \rightarrow \langle \text{assignare} \rangle \{ ; \langle \text{assignare} \rangle \} \} \}$

"Execuția" unei asemenea proceduri constă în evaluarea, de la stînga spre dreapta, a expresiilor booleane și la efectuarea assignărilor specificate la prima expresie booleană cu valoarea "adevărat". După întâlnirea primei expresii booleane adevărate, explorarea procedurii încetează.

Tranzițiile elementare au capacitatea necesară pentru a descrie orice sistem, indiferent de complexitatea lui, dar pentru sisteme mai complexe rețeaua care rezultă poate să fie atât de extinsă încât să împiedice evidențierea funcțiilor sistemului și deci să anuleze scopul principal al introducerii rețelelor E. Claritatea reprezentării poate fi îmbunătățită prin utilizarea macrorețelelor [JUR.1] adică a unor structuri construite din tranziții elementare, pentru care se introduce un simbol nou, care va fi apoi folosit în elaborarea rețelelor E.

O macrorețea folosită ca tranziție se va numi macrotranziție, iar una folosită ca locație se va numi macrolocație.

Cu ajutorul modelelor arhitecturilor analizate în continuare (modele realizate cu RE) se vor determina:

- timpul mediu de prelucrare realizat ;
- puterea de prelucrare ;
- datele furnizate prin rapoartele standard și specialo

GPSS.

Marcajele cu atribute utilizate în continuare au următorul conținut:

1. Procesorul este în mod normal activ.
2. Timpul cât procesorul este activ.
3. Memoria comună cerută.
4. Timpul cât lucrează cu memoria comună.
5. Suma timpilor cât procesorul este activ.
6. (Suma timpilor cât procesorul este activ)/timpul total de simulare).

3.2.2.4 Strategii de simulare și modele cu evenimente discrete

Sînt bine cunoscute în teoria sistemelor modelele discrete și procedurile lor de simulare. În cazul evaluării performanțelor unei arhitecturi de calcul aceste modele ar trebui prevăzute cu un mecanism de alegere a evenimentului următor. Acest mecanism restringe atenția algoritmului de simulare (AS) către acele componente care își pot modifica starea la următorul pas de simulare. Următorul pas logic este eliberarea AS de un regim de pași determinați fix în timp. Se obține astfel o strategie de simulare bazată pe evenimente discrete. În acest mod AS este activat pe baza unei liste de evenimente următoare, care conține timpii următori la care sînt prelucrate componentele, la o modificare internă a stării.

Esența acestui tip de simulare este ipoteza că timpii la care sînt prelucrate evenimentele sînt predictibili ca rezul-

tat al apariției altor evenimente. Când timpul de prelucrare al unei componente este determinat, componenta este planificată în lista evenimentelor următoare. O a doua ipoteză necesară este aceea că dacă timpul de prelucrare a unei componente nu poate fi determinat dinainte, ea nu-și va modifica starea decât ca urmare a unei tranziții a stării unei componente ce fusese deja planificată. În aceste ipoteze AS avansează ceasul de simulare la cel mai apropiat timp de prelucrare și efectuează acțiunile prescrise pentru momentul corespunzător. Secvența de momente de acest tip nu este limitată la o succesiune de multipli întregi ai unui pas de bază ca la modelele discrete. AS neglijează evoluția modelului între salturi.

3.2.2.4.1 Modele orientate pe evenimente

Modelul structurat are următoarele componente:

- O mulțime D de componente active și pasive
 $D = \{\alpha_1, \alpha_2, \dots, \alpha_A, \alpha_{A+1}, \dots, \alpha_n\}$ $\{\alpha_1, \dots, \alpha_A\}$ componente active
 $\{\alpha_{A+1}, \dots, \alpha_n\}$ componente pasive
- Variabile descriptive. Pentru fiecare $\alpha \in D$ activă:
 - $S_\alpha \in S_\alpha$ mulțimea stărilor lui α ;
 - $\sigma_\alpha \in \mathbb{R}^+$ timpul pînă la ieșirea din starea α ;
 Pentru $\alpha \in D$ pasivă:
 - $S_\alpha \in S_\alpha$ mulțimea stărilor lui α
- Parametrii. Pentru $\alpha \in D$ activ :
 Urmășii lui α : $\{\beta_1, \beta_2, \dots, \beta_m\} \subset D$, $\alpha = \beta_i$ pentru i dat.
- O funcție de selectare a unui component dintr-o submulțime de componente active.
 - Intersecțiunea componentelor. Pentru fiecare componentă activă $\alpha \in D$ se definește o funcție de tranziție locală:

$$\delta_\alpha: \{\beta_1, \dots, \beta_m\} \rightarrow \{\beta_1, \dots, \beta_m\}$$
 Dacă α este valoarea funcției de selectare:
 $((s'_{\beta_1}, \sigma'_{\beta_1}), \dots, (s'_{\beta_m}, \sigma'_{\beta_m})) = \delta_\alpha((s_{\beta_1}, \sigma_{\beta_1}), \dots, (s_{\beta_m}, \sigma_{\beta_m}))$
 este lista variabilelor descriptive ale urmășilor lui α după apariția evenimentului care a condus la α .

Strategia planificării evenimentelor

Presupunem că mulțimea stărilor componentelor active este finită și o definim ca fel:

$$S_\alpha = \{0, 1, \dots, m-1\}, \alpha \text{ are } m \text{ stări.}$$

Funcția de tranziție δ_α este compusă în m funcții

$$\{\delta_\alpha^i\}_{i=1, \dots, m} \text{ fiecare descriind activitatea componentei}$$

dacă a pornit din una din stările i . Fiecare δ_α^i este codificată separat ca o rutină, fiecare rutină fiind planificată și executată de AS. Formal se scrie :

$$\delta_\alpha^i(\alpha_1, \dots) = \delta_\alpha((i, \alpha_1) \dots)$$

adică se fixează argumentul α considerând celelalte variabile independente.

Procedura pentru tratarea evenimentului următor utilizează variabilele $\bar{\delta}_{\alpha_1}, \bar{\delta}_{\alpha_2}, \dots, \bar{\delta}_{\alpha_n}$ pentru desemnarea stării prezente a componentelor $\alpha_1, \alpha_2, \dots, \alpha_n$ ale modelului și un ceas pentru planificarea activităților. Procedura mai utilizează o listă a evenimentelor următoare de tipul:

EVENTIMENTUL i a lui α , t_α
 EVENTIMENTUL j a lui β , t_β

ordonată după valorile crescătoare ale timpilor t_α, t_β, \dots . Algoritmul de simulare (AS) presupune că perechea de elemente dintr-o linie desemnează rutina denumită E-i- α care trebuie executată când ceasul simulării ia valoarea t_α . Dacă mai mult de un eveniment este planificat pentru execuție atunci regulile de decizie ale funcției de selectare determină câștigătorul.

3.2.2.4.2 Model orientat pe baleiere.

Să presupunem că la momentul t componenta α este descrisă de variabilele $(\delta_\alpha, \sigma_\alpha)$. În cazul modelului cu baleiere se poate lua variabila timp de numărare inversă să ia valori negative cu mențiunea că pentru valori mai mici sau egale cu zero componenta α este gata să-și înceapă activitatea dacă condițiile din specificația ei sînt îndeplinite. Astfel la momentul t pot exista multe componente gata să fie activate în orice moment în cazul timpului scurs de când α putea fi activată.

1. Componentele modelului:

- O mulțime $D = \{\alpha_1, \dots, \alpha_n\}$ de componente active și pasive.
- Variabile descriptive:
 pentru $\forall \alpha \in D$ activă: $(\delta_\alpha, \sigma_\alpha)$, $\delta_\alpha \in S$, $\sigma_\alpha \in R$
 pentru $\forall \alpha \in D$ pasivă: $\delta_\alpha \in S_\alpha$
- Parametrii stărilor active $\alpha \in D$:
 urmașii lui $\alpha = \{\beta_1, \dots, \beta_m\} \subset D$
 predecesorii lui $\alpha = \{\bar{\beta}_1, \dots, \bar{\beta}_m\} \subset D$, α putînd aparține ambelor categorii.
- Funcția de selectare.
- Interacțiunea componentelor
 Funcția de tranziție locală δ_α (α activă) au forma

$$\delta_{\alpha}((\Delta_{\beta_1}, \sigma_{\beta_1}), \dots, \Delta_{\beta_m}, (\Delta_{\bar{\beta}_1}, \sigma_{\bar{\beta}_1}), \dots, \Delta_{\bar{\beta}_m}) =$$

$$= \begin{cases} C_{\alpha}((\Delta_{\beta_1}, \sigma_{\beta_1}), \dots, \Delta_{\beta_m}, (\Delta_{\bar{\beta}_1}, \sigma_{\bar{\beta}_1}), \dots, \Delta_{\bar{\beta}_m}) & \text{dacă } C_{\alpha}((\Delta_{\bar{\beta}_1}, \sigma_{\bar{\beta}_1}), \dots, \Delta_{\bar{\beta}_m}) = \text{ADEVARAT} \\ ((\Delta_{\beta_1}, \sigma_{\beta_1} - t(s)), \dots, \Delta_{\beta_m}) & \text{în caz contrar} \end{cases}$$

unde:

C_{α} este un predicat care atagăază valoarea ADEVARAT sau FALS (nu ambele) condiției testate.

f_{α} este o funcție cu același domeniu ca δ_{α} reprezentând acțiunea ce o exercită α asupra urmașilor ei dacă este activată;

$t(s)$ este timpul de simulare.

- Procedura de simulare atagată modelului cu baleiere.

Se presupune că fiecărei funcții de tranziție δ_{α} i se implementează o rutină corespunzând lui f_{α} (R-A- α) și o rutină pentru C_{α} (R-C- α). Starea componentei este reprezentată de $\bar{\Delta}_{\alpha}$. În plus componentelor active li se asociază T_{α} a cărui valoare t_{α} este interpretată ca fiind momentul următoarei, sau a ultimei activări a lui α : $t_{\alpha} = t + \bar{\sigma}_{\alpha}$.

Selectarea se face pe baza unui sistem fix de priorități atagat componentelor $\alpha_1, \dots, \alpha_A$ active. În procedură acest lucru se implementează printr-un cursor care baleiază lista componentelor active. Fiecare componentă din listă are atagată o rutină (R-C- α) corespunzătoare.

3.2.2.4.3 Modele de simulare a interacțiunilor

În principiu aceste modele reprezintă o sinteză a proprietăților modelelor precedente.

În acest caz funcția de tranziție δ_{α} care era în cazul modelului cu baleiere partiționată în două: predicatul condițiilor C_{α} și funcția f_{α} este acum partajată în mai multe părți ca în cazul modelului structurat. În acest caz nu se asociază o parte a funcției cu o stare din S_{α} ci cu o substare corespunzând stării programului ce-l implementează pe δ_{α} :

- * $S_{\alpha} = L_{\alpha} \times V_{\alpha}$ unde:
- V_{α} = mulțimea variabililor locale ale programului,
- L_{α} = mulțimea etichetelor instrucțiilor curente
- = $\{0, 1, 2, \dots, M\}$.

În acest caz C_{α}^l poate fi definit prin fixarea valorii în C_{α} astfel :

$$c_{\alpha}^l((v_{\alpha}, \sigma_{\alpha}), (l_{\beta_2}, v_{\beta_2}, \sigma_{\beta_2}), \dots, v_{\beta_m}) =$$

$$= c_{\alpha}((l, v_{\alpha}, \sigma_{\alpha}), (l_{\beta_2}, v_{\beta_2}, \sigma_{\beta_2}), \dots, v_{\beta_m})$$

dacă α este urmaș a lui α
 $c_{\alpha}^l = c_{\alpha}$ pentru $\forall l \in L_{\alpha}$
 în caz contrar

Similar:

$$f_{\alpha}^l((v_{\alpha}, \sigma_{\alpha}), \dots, v_{\beta_m}) = f_{\alpha}((l, v_{\alpha}, \sigma_{\alpha}), \dots, v_{\beta_m})$$

c_{α} și f_{α} au fost descompuse în mulțimile $\{c_{\alpha}^l\}$ și $\{f_{\alpha}^l\}$.

Funcția δ_{α} poate fi definită astfel:

In starea $l = 0$:

Dacă $c_{\alpha}^0 = \text{ADEVARAT}$ aplică f_{α}^0 altfel nici o operație (NOP);

In starea $l = 1$:

Dacă $c_{\alpha}^1 = \text{ADEVARAT}$ aplică f_{α}^1 altfel NOP;

...

In starea $l = M$:

Dacă $c_{\alpha}^M = \text{ADEVARAT}$ aplică f_{α}^M altfel NOP.

Procedura corespunzând modelului de interacțiune a proceselor.

Având definite pentru componentele active α mulțimile $\{c_{\alpha}^l\}$ și $\{f_{\alpha}^l\}$ care definesc funcția de tranziție δ_{α} , sintem în măsură să elaborăm rutinele sau "procesele" corespunzătoare.

Procesul corespunzător lui α ($P-\alpha$) reprezintă o secvență de instrucții divizată în M segmente câte unul pentru fiecare stare a programului. Fiecare segment este la rândul lui divizat în două părți: segmentul de condiții și segmentul de acțiuni astfel

1 P- α :
Condiția 1 pentru α (C-1- α)

Acțiunea 1 pentru α (A-1- α)

- Fă $v_{\beta_1} = v'_{\beta_1}$
- ...
- Fă $v_{\beta_m} = v'_{\beta_m}$

Fă $v_{\alpha} = v'_{\alpha}$
 REPLANIFICA β_1 cu σ'_{β_1} LA l'_{β_1}

...

REPLANIFICA β_m cu σ'_{β_m} LA l'_{β_m}

- indicator	INTIRZIE cu 6_α	SARI LA l_α
:		
:	Condiția l pentru α (C-l- α)	
:	Acțiunea l pentru α (A-l- α)	
:		
:		
:		
:		
:		
:		

Variabilele locale ale programului V_{α_i} iau valorile concrete \bar{v}_{α_i} . Variabila de stare l_α (a unei componente active) reprezintă poziția indicatorului instrucției curente în procesul curent $P-\alpha$ dacă el este în execuție, sau reprezintă următoarea instrucție ce va fi executată în caz contrar. Punctele de activare desemnează primele linii ale fiecărui segment de cod din componerea lui $P-\alpha$. Astfel spre deosebire de strategiile modelelor precedente execuția unui proces poate începe în oricare din cele m puncte de activare de exemplu în l_α . După executarea acestui segment, execuția va înceta, indicatorul va fi fixat în dreptul următorului punct de activare care poate fi

$l_\alpha + 1$ sau l_α' dacă apare o instrucție de salt. Un asemenea α -indicator este asociat fiecărei rutine $P-\alpha$ pentru fiecare componentă activă.

Algoritmul de simulare va menține o listă a activităților viitoare (LAV) cu elemente de tipul $(\alpha, l_\alpha, t_\alpha)$. Un asemenea triplet este interpretat de AS astfel: α va fi planificat să-și înceapă execuția de la eticheta l_α la momentul t_α . O a doua listă, lista activărilor curente (LAC) de aceeași formă conține fie componentele a căror moment de prelucrare tocmai a sosit, fie componente al căror rînd a sosit mai demult dar a căror condiții de activare nu au fost satisfăcute încă. Ca în cazul modelului cu baleiere lista are o bază, un vîrf și un indicator de baleiere (IBL) indicînd elementul în curs de prelucrare. AS este prevăzută cu un ceas de simulare. În activitatea de baleiere se presupune că selectarea respectă o ordine strictă de priorități pe mulțimea componentelor active.

Procedura asociată modelului:

X INITIALIZARE :

1. $CMS = t_0$ (t_0 = momentul inițial);
2. variabilelor de program li se dau valorile inițiale $(\bar{v}_{\alpha_1}, \dots, \bar{v}_{\alpha_n})$;
3. - Pentru fiecare α activă se fixează l_{α} inițial;
 - dacă valoarea inițială a lui $\sigma_{\alpha} > 0$ se plasează elementul $(\alpha, l_{\alpha}, t_0 + \sigma_{\alpha})$ în LAV;
 - se ordonează LAV în ordinea crescătoare a timpilor;
 - dacă $\sigma_{\alpha} \leq 0$ se plasează $(\alpha, l_{\alpha}, t_0 + \sigma_{\alpha})$ în LAC;
 - se ordonează LAC în ordinea priorității componentelor, prioritatea maximă în vîrf, cea minimă la bază;

X FAZA DE BALIERE :

4. Se fixează IBL în vîrfurile LAC;
5. - Se deplasează EBL către bază pînă la identificarea primei componente activabile;
6. - Pentru fiecare triplet $(\alpha, l_{\alpha}, t_{\alpha})$ bolciat se execută începutul lui P- α începînd de la eticheta l_{α} ;
7. - Dacă executarea rutinei R-G- α dă valoarea FALSE, IBL se decrementează, în caz contrar ia valoarea curentă $\bar{\alpha}$;
8. - Se scoate elementul $(\bar{\alpha}, l_{\bar{\alpha}}, t_{\bar{\alpha}})$ din LAC.

X TRANZIȚIA STĂRI :

6. - Se continuă execuția P- α cu rutina R-A- $\bar{\alpha}$ de la eticheta $t_{\bar{\alpha}}$. Acest segment implementează funcția $f_{\bar{\alpha}}$ care asociază fiecărui urmaș β a lui $\bar{\alpha}$ starea $(v'_{\beta}, l'_{\beta}, \sigma'_{\beta})$, lui v'_{β} i se asociază valoarea v'_{β} ;
7. - Dacă β este o componentă activă și $\sigma'_{\beta} > 0$, tripletul $(\beta, l'_{\beta}, t + \sigma'_{\beta})$ se trece în LAV în locul determinat de $t + \sigma'_{\beta}$;
8. - dacă $\sigma'_{\beta} \leq 0$ tripleta se înserează în LAC într-o poziție corespunzătoare cu prioritatea lui β (REPLANIFICĂ β, σ'_{β} la $l'_{\beta}, \beta \neq \alpha$).
9. - se realizează σ'_{α} cu instrucția INTIRZIE CU σ'_{α} și se trece la $\bar{\alpha}$ prin instrucția SARI LA $l'_{\bar{\alpha}}$.

X SFIRISITUL BALIERII ? :

7. Dacă IBL nu a ajuns la baza LAC sari la 5.

X ACTUALIZAREA CARSULUI :

8. Avansează CMAȘUL pînă la $t =$ timpul evenimentului viitor (TEV) din primul triplet din LAV;

X ACTUALIZAREA IAC:

9. Elimină tripletul cu timpul = TEV din LAV și încercă să-l înlocuiască în IAC într-o poziție corespunzătoare priorității sale.

SPIRSIT?

10. Dacă $TEV > t_1$ timpul fixat pentru terminarea simulării atunci STOP; în caz contrar sari la 5.

GPSS (General Purpose Simulation System) este un limbaj orientat către construcția de modele prin interconectarea de module tip. O descriere în GPSS a unui model este obținută prin plasarea secvențială a unor instrucții de descriere. Fiecare din ele corespunde unui bloc din schema logică GPSS. Schema logică GPSS este asemănătoare ordinogramii unui program convențional. Fluxul comenzilor este în acest caz cu totul deosebit în locul numărătorului de program care indică trecerea de la o instrucție la alta, în GPSS pot exista mai multe numărătoare distincte sau "tranzacții".

Fiecare instrucție (bloc) de descriere reprezintă de fapt o macroinstrucție. Când tranzacția parcurge un bloc se execută codul macroinstrucției asociate. Uzual instrucția presupune efectuarea anumitor teste. Dacă ele nu dau rezultate satisfăcătoare tranzacția rămîne în bloc și nu mai are loc alte acțiuni. Dacă condițiile sînt satisfăcute se trece la partea de prelucrare a instrucției. Ulterior tranzacția trece la un alt bloc specificat de instrucția executată. Datorită faptului că o schemă logică GPSS poate fi parcursă simultan de mai multe tranzacții se impune existența unui control central care să selecteze care din tranzacțiile concurente să-și înceapă execuția instrucției aferente blocului disputat. GPSS oferă facilități pentru introducerea și scoaterea tranzacțiilor din schema logică: blocurile GENERATE și TERMINATE. Pentru a introduce noțiunea de timp atașată unei prelucrări se utilizează blocul ADVANCE care provoacă o întârziere ce poate fi specificată înaintea de trecerea tranzacției la blocul următor. În cazurile în care tranzacțiile se blochează la un anumit bloc ele se așează într-o coadă FIFO.

Algoritmul de simulare descris anterior poate fi implementat în GPSS. Corepondența dintre procedura descrisă și simularea prin GPSS este dată în tabelul de mai jos:

Modelul de interacțiune a proceselor:	GPSS :
Componente pasive	Entități de echipament
Numele proceselor	Numărul tranzacției
$\alpha_1, \alpha_2 \dots$	1, 2, ...
P- α	Program GPSS
I α	Parametrii tranzacției i
Indicatorul instrucției curente	Blocul următor abordat de tranzacție
LAV	NEC
LAC	CEC
Segment din procesul P- α asociat cu punctul de activare ℓ	Codul asociat blocului instruc- ției cu adresa ℓ
A - ℓ - α	Activitățile blocului ℓ implica- te de intrarea tranzacției ADVANCE α TRANSFER ℓ

Prin prisma limbajului GPSS mai multe indicatoare de adresă (tranzacțiile) încercă să execute un program începând din diverse puncte. Pentru a corespunde modelului descris, se asociază o copie a programului sursă GPSS fiecărei tranzacții. Instrucții bloc din GPSS constituie macroinstrucții de forma segmentelor de cod propuse în model la etichetele 1, ... M. Ele sînt de trei tipuri principale:

1. Nu se neglijează intrarea unei tranzacții și nu se provoacă întârzieri (ASSIGN i, j ; RELEASE i, LEAVE i, j ; LOGIC i, j ; TRANSFER). Cu excepția lui TRANSFER aceste blocuri conțin numai segmentul de tip A - ℓ - α ; TRANSFER conțin numai segmentul de salt.
2. Poate nega intrarea unei tranzacții (SEIZE i ; ENTER i, j ; GATE i, j ; TEST i, j, k). Cu excepția lui GATE și TEST aceste blocuri conțin segmentele de tip C - ℓ - α și A - ℓ - α ; GATE și TEST conțin în plus segmente de salt.
3. Nu se neglijează intrarea tranzacției dar poate fi întârziată (ADVANCE i, j). Aceste blocuri conțin numai segmentul de întârziere.

In tabela următoare se descrie modul de prelucrare a blocurilor GPSS:

- Tipul : 1.
- Descriere: tranzacția TRZ (.) trece prin blocul BLOC(.) în timpul.
- Activități implicate: (TRZ(.), BLOC(.), -) este indicat de IBL în CEC, se execută segmentul de tip A - β - α și tripletul este înlocuit cu (TRZ(.), BLOC(. + 1), -) [sau (TRZ(.), β , -) dacă apare TRANSF iar IBL al CEC este readus în vârful CEC.
- Tipul : 2.
- Descriere : tranzacției TRZ(.) i se interzice intrarea în BLOC (.)
- Activități implicate : IBL al CEC indică (TRZ(.), BLOC(.), -), se execută segmentul tip C - β - α și se echivalează FALS. Singurul efect este că IBL este decrementat cu unu.
- Tipul : 3.
- Descriere : TRZ(.) este întârziată la trecerea prin BLOC(.)
- Activități implicate : (TRZ(.), BLOC(.), -) indicat de IBL al CEC este înlăturat din CEC iar în FEC se trece (TRZ(.), BLOC (. + 1), t + σ), t fiind timpul curent de simulare.

Prelucrările decurg în două faze. In prima tripletul atașat tranzacției iminente este scos din FEC și introdus în CEC. In a doua fază CEC este balcat pentru posibile deplasări ale tranzacției în program corespunzător tabelului anterior. Când toate tranzacțiile sînt blocate (toate segmentele de condiții dau rezultatul FALS) se reia prima fază.

Se observă că față de modelul propus GPSS prezintă dezavantajul că tranzacțiile (care corespund proceselor) nu pot modifica direct parametrii altor tranzacții. Modelul propus permite replanificarea altui proces. In GPSS nu există operație corespunzătoare pe care o tranzacție să o efectueze asupra FEC.

GPSS prezintă însă următoarele avantaje față de modelul propus:

1. Există pentru introducerea în simulare de noi tranzacții (GENERATE și SPLIT) și pentru înlăturarea de tranzacții TERMINATE .
2. Există blocuri pentru poziționarea IBL (BUFFER) și pentru modificarea priorității unei tranzacții (PRIORITY).
3. Ordonarea tranzacțiilor în CEC nu se face numai prin priorități ca și în model. Mai multe tranzacții pot să aibe aceeași prioritate. CEC este ordonat după criteriul priorităților, după criteriul timpului de soare în CEC și după numărul de ordine al tranzacției.

Aceste facilități permit adăugarea de noi componente la model și de modificarea dinamică a funcției de selectare. Detalii privind GPSS sînt prezentate în [RAD]

3.3. ALGORITMI DE PLANIFICARE, SINCRONIZARE SI COMUNICARE INTRE PROCESE

Transpunerea pe un SMM a modelului matematic discret al unui SA sau a unei componente ale sale este o operație ce pretinde o viteză mare de prelucrare și capacitatea de a efectua activități concurente de o manieră paralelă. Modelele de simulare a SA prezintă un grad înalt de paralelism inerent care reflectă modul de operare a sistemului simulat. SMM permit un grad înalt de paralelism pe durata execuției cu condiția existenței unui executiv care să facă posibilă gestionarea paralelă a proceselor în execuție: comunicațiile interprocese, activarea și întreruperea proceselor active și sincronizarea lor.

Arhitecturile derivate din MA propus se bazează din punct de vedere fizic pe una sau mai multe magistrale partajate și pe utilizarea unor memorii comune obișnuite sau cu două porturi. Din punct de vedere logic arhitecturile se bazează pe o topologie stăpîn/sclavi, ele încorporând un microprocesor stăpîn și un număr de microprocesoare sclavi. Dat fiind că arhitecturile propuse fac parte din clasa SMM propriu-zise (puternic cuplate) ele implică interacțiuni complexe între μP , de bandă largă, și solicită plasarea lor pe un spațiu restrâns și utilizarea memoriilor comune pentru transferul datelor și pentru memorarea programelor.

În concluzie SMM de acest tip sisteme stăpîn/sclav cu comandă centralizată.

3.3.1. EXECUTIVUL

Executivul are rolul de a transforma hardware-ul și software-ul de bază al SMM într-o mașină virtuală care să asigure facilități pentru implementarea trasaturilor de concurență și paralelism așteptate de la sistem. Apărut în faze anterioare, pe timpul dezvoltării sistemelor cu multiprogramare, executivul a devenit o componentă esențială în proiectarea și realizarea sistemelor de operare pentru SMM. În asemenea sisteme comutarea sau tranziția de la un task la altul, planificarea taskurilor și a proceselor, gestionarea cozilor și implementarea comunicațiilor inter-task cât și primitivele de sincronizare sînt doar cîteva părți componente ale unui executiv pentru SMM.

Datorită rolului său central executivul poate deveni partea slabă a SMM pe care îl deserveste limitându-i serios posibilitățile. Pentru a le ridica performanțele rutinele executivului sînt scrise uzual în mod de asamblare (pentru a minimiza timpul cheltuit în executiv pe durata apelurilor la executiv solicitate de programele în execuție). Din motive de excludere cele mai multe primitive trebuiesc executate cu toate întreruperile externe blocate. Aceasta limitează în mod serios răspunsul în timp real al SMM.

Avantajele utilizării unui executiv unic nedistribuit pentru SMM plasat într-un supervisor care controlează cîteva procesoare subordonate sînt:

- executivul fiind unicul gestionar al tuturor structurilor de date vitale și critice (ca de exemplu tabelele de activare a taskurilor, cozile de taskuri), problemele legate de conflictele și excludiunea mutuală în accesul la aceste structuri sînt mult reduse;

- eliminarea necesității existenței unor primitive de control al dreptului de acces la resurse;

- primitivele existente vor avea rolul de a conștientiza executivului că a apărut o solicitare de întrerupere, el fiind acela care traduce anunțul într-un apel de rutină pe care îl planifică apoi în execuție;

Pentru implementarea ultimului aspect menționat stadiului dispozitiv se poate lansa o cerere de întrerupere și este asociată o rutină de nivel inferior executată pe procesorul local.

Accasta nu are alt rol decît de a răspunde în timp real solicitării dispozitivului I/E și de a poziționa un semafor care semnalizează executivului că a apărut o cerere de întrerupere. Executivul detectează apariția cererii de întrerupere prin verificarea semafoarelor și lansează un apel la taskul care va prelucra datele respective. După poziționarea semaforului procesorul local reia execuția taskului din locul în care a fost întrerupt fără să poarte răspunderea consecințelor poziționării semaforului, executivul fiind acela care decide cînd vor fi prelucrate datele asociate întreruperii. Procedul garantează evoluția logică a taskului aflat în execuție (fără întreruperi) și asigură că executivul menține controlul complet al SMM.

Detalii privind proiectarea și realizarea unui executiv pentru un SMM sînt prezentate în [SME 1], [SME 2].

3.3.2. ÎNTRERUPERILE ȘI MECANISMUL DE RENDEZ-VOUS

Mecanismul întreruperii este cunoscut actualmente sub următoarea formă:

- cererea de întrerupere este lansată prin hardware;
- dacă este acceptată ea apelează o rutină software de deservire a întreruperii (aceasta este o secțiune de program care trebuie să fie executată când apare o modificare asincronă a stării unui dispozitiv o solicitare necondiționată a deservirii sau un impas în cadrul procesorului central însuși);
- rutina de deservire este precedată de comutarea contextului și de alte funcții sub controlul sistemului de operare; în multe situații, mai ales în cazul sistemelor mari mecanismul de întrerupere este mascat pentru utilizator de către sistemul de operare. În cazul sistemelor mici, mai ales bazate pe microprocesoare, utilizatorul are acces la interfețele hardware în speță la mecanismul întreruperilor.

Intreruperile pot fi o sursă de probleme în proiectarea unui sistem. Gradul de dificultate al acestor probleme este proporțional cu nivelul architectural la care hardwareul asigură suport pentru sistemul de operare implementat.

Mecanismul întreruperilor nu este în sine un concept fundamental ci mai degrabă o tehnică care s-a dovedit foarte utilă în aria monoprocsoarelor operând în regim de multiprogramare. Pentru sistemele multiprocesor operând în mod paralel este puțin probabil că modificarea stării unui dispozitiv să cauzeze "întreruperea" vreunui proces. Mecanismul întreruperilor mai este utilizat în SMM de către perifericele I/E care gestionează taskurile de introducere și extragere de date. Procesoarele centrale însă își comunică modificările de stare utilizând alte mecanisme.

În timp ce mecanismul hardware indicând modificarea stării rămâne esențial, conceptele software ca "rutină de deservire a întreruperii" și "comutare de context" (salvarea stării programului) nu mai sînt compatibile cu tendințele moderne din domeniul prelucrării concurente și a limbajelor de nivel înalt corespunzătoare.

Modificarea stării poate fi semnalată de un semafor cu rolul de a indica unui proces conținînd o declarație de tipul "așteaptă o întrerupere" că a avut loc un "rendez-vous", dacă procesul era în așteptare, sau că el va avea loc cînd procesul ajunge

la următoarea declarație "așteaptă o întrerupere" [BER 1].

În cele mai multe cazuri modificarea semaforului și întreruperea rezultantă indică posibilitatea unui transfer de date.

Revenind asupra mecanismului întreruperilor în majoritatea textelor întâlnite se omite examinarea efectelor secundare generate de întreruperi. Întreruperile pot introduce nedeterminări grave în cazul unor programe dacă nu se introduc măsuri speciale de precauție; dacă posibilele repercursiuni, mai ales în cazul STR nu sînt judicios evaluate, utilizarea întreruperilor trebuie evitată.

Trecere în revistă principală a mecanismului întreruperilor

O cerere de întrerupere poate apărea cînd:

- un dispozitiv periferic își modifică starea (de exemplu un dispozitiv I/E, ceasul de timp real, circuitul de sesizare a căderii tensiunii, anumite butoane de comandă, etc.);
- un procesor intră într-o situație excepțională (depășire aritmetică, adresă inexistentă, oprire pe adresă, depășirea limitelor stivei, etc.).

Modificarea stării dispozitivelor I/E se poate datorat
= pașii de a transfera în stivă (în stivă) prin
instrucțiunile programului ;

- inițierea sau încheierea transferului unui bloc de date prin dispozitive cu acces direct la memorie;
- apariției unor situații și modificări în funcționarea perifericului nelegate de transferul de date, dar care solicită atenția.

Cererea de întrerupere va fi deservită prin rutina corespunzătoare dacă

- este nemascabilă;
- întreruperile sînt autorizate;
- nu există cereri de întrerupere mai prioritare.

Efectul autorizării întreruperii se manifestă prin:

- suspendarea programului activ;
- memorarea informațiilor de stare a procesorului (stă și a adresei de revenire) în stivă;
- înhibarea întreruperilor ulterioare (dacă e cazul);
- decodificarea vectorului de întrerupere pentru a obține noua stare a procesorului (inclusiv saltul la rutina de deservire a întreruperii).

Efectul instrucției de "revenire din întrerupere" constă în:

- recuperarea din stivă a stării procesorului pentru programul întrerupt;

- saltul la adresa de revenire;

- autorizarea întreruperilor ulterioare (dacă e cazul);

Sistemul de operare trebuie să decidă:

- din care stivă se recuperează starea procesorului decedat;
- care proces este relansat în execuție (presupunând că au fost întrerupte mai multe procese).

Vectorul de întrerupere constă uzual din:

- adresa rutinei de deservire a întreruperilor ;

- informația referitoare la starea procesorului (masca de întreruperi, starea unor registre sau fanioane etc.).

Întreruperile sînt adesea utilizate în cadrul sistemelor de operare. Precauții speciale trebuie să prevină efectele colaterale ce pot cauza nedeterminări grave și nedorite în programele utilizator.

În cadrul sistemelor bazate pe microprocesoare utilitatea întreruperilor apare în următoarele cazuri de bază:

i) Tratarca situațiilor de excepție. Aceste situații generează abandonarea normală a unui program și sînt adesea nemăscabile: detectarea căderii tensiunii; adresaarea unor locații inexistente; utilizarea incorectă a stivei; puncte de oprire pe adresă impuse de utilizator;

ii) Obținerea unor cicluri izocrono;

iii) Creșterea unor depășiri de timp I/O paralel nu este posibilă altele programe ;

iv) Execuția concurentă a mai multor programe pe același procesor.

Mecanismul de "rendez-vous"

Tendința actuală este să se renunțe la rutinele de deservire a întreruperii în favoarea unei notații indicînd "rendez-vous" hardware-software [YOU 1]. Un comentariu "așteptă o întrerupere" în programul structurat (pseudocod) desemnează punctul în care ar trebui să apară un rendez-vous. O întrerupere va produce continuarea procesului care era deja început dar fusese suspendat în așteptarea unei modificări a stării unui periferic. Rutina de deservire a întreruperii (care acționează cînd apare o modificare a stării unui periferic) reprezintă rezolvarea clasi-

a interfeței hardware-software în cazul unei întreruperi. Abordările recente aduc o inversare față de rezolvarea anterioară. Procesul se autosuspendă întotdeauna la o locație de program specifică în așteptarea unei modificări de stare a perifericului, întreruperea va cauza revenirea la locația dinainte cunoscută din program.

Întreruperile nu vor fi utilizate decât dacă sînt absolut necesare deoarece ele implică un nivel de complexitate mult superior codului determinist secvențial. Utilizarea tehnicii de rendez-vous are ca scop minimizarea nedeterminărilor introduse de întreruperi.

Un anumit dispozitiv poate cauza mai multe tipuri de întreruperi. În acest scop este necesar ca programul să poată anticipa următoarea întrerupere posibilă.

În cele mai multe cazuri declarația "așteaptă o întrerupere" se plasează într-o buclă. Codul generat pentru "așteaptă ..." trebuie să includă:

- fixarea părții de adresă a vectorului de întreruperi la adresa următoarei declarații din program, dacă aceasta nu s-a putut face la inițializare;

- revenirea la procesul întrerupt utilizînd o "revenire din întrerupere" sau o instrucție similară (dacă nici un proces nu a fost întrerupt pot fi utilizate fie instrucții "așteaptă o întrerupere" fie o buclă în care se așteaptă modificarea fanionului corespunzător).

Prima declarație "așteaptă..." dintr-un proces poate necesita un cod adițional pentru a iniția alt proces. Dacă celălalt proces nu fusese pornit trebuie să se execute în locul instrucției "revenire din întrerupere" o instrucție de tipul "sari la începutul altui proces".

Situația 1. Buclă înserene.

Acestea sînt deosebit de utile în aplicațiile de prelucrare în timp real. Programul (în pseudocod) ia forma:

Incepe

inițializarea programului,

repetă

"așteaptă o întrerupere" de la canalul de timp real,

colectează un egantion de date;

prelucrează egantionul respectiv;

pînă la nesfârșit;

sfârșit.

Declarația "așteaptă o întrerupere" de la ceasul de timp real poate fi implementată în două moduri:

- fie printr-o instrucție magină "așteaptă..." cu întreruperile inhibate;
- fie prin execuția unui alt proces care nu depinde de timp de exemplu "sari înapoi la propria adresă" cu întreruperile autorizate. În acest caz vectorul de întreruperi trebuie fixat la adresa primei instrucții urmînd declarația "așteaptă..." din cadrul buclei.

Situația 2. Blocuri de date în prelucrarea semnalelor.
Programul poate avea forma

```

.
.
.
inițializare;
colectează n eșantioane;
repetă
    colectează n eșantioane
    prelucreză cele n eșantioane anterioare
    pînă apare condiția de sfîrșit;
    prelucreză cele n eșantioane anterioare
.
.
.
terminare;
.
.
.

```

Execuția codului pentru "prelucrarea celor n eșantioane prealabile" trebuie să dureze mai puțin decît execuția codului "colectează n eșantioane". Codul pentru colectarea a n eșantioane este:

repetă

repetă

așteaptă o întrerupere ;

colectează un eșantion ;

$i := i + 1$

pînă $i = n$;

sfîrșit;

Durata execuției codului pentru testarea celor două condiții pînă și pregătirea buclei interioare trebuie să dureze suficient de puțin ca să permită apariția declarației "așteaptă..." înaintea următorului impuls de la ceasul de timp real. Dacă ace-

ta apare primul so va semnifica o situatie de exceptie de tipul "pierdut un impuls". Este preferabil ca programul să fie conceput astfel ca "pierderile" să nu apară. Dacă ele apar totuși, nu e de dorit ca să producă o întrerupere de excepție urmată de abandonarea programului. Pentru a evita terminarea eronată de acest tip în bucla (repetă) exterioară se va introduce un al treilea proces paralel pentru tratarea întreruperii de tip "pierdut impuls" :

```

    colectează n egantioane
      prelucrează cele n egantioane prealabile
    prelucrează condiția "pierdut impuls"
  
```

Situația 3. Puncte de intrare multiple pentru o întrerupere.

```

    .
    .
    .
  repetă
    .
    .
    .
      așteaptă o întrerupere de la ceasul de timp real
  A:
    .
    .
    .
      așteaptă o întrerupere de la ceasul de timp real
  B:
    .
    .
    .
  până la condiția de sfârșit;
  
```

În acest caz vectorul de întrerupere nu poate fi fixat numai în fază de inițializare a programului. El trebuie fixat în mod diferit pentru fiecare din declarațiile "așteaptă..." din buclă. Vectorul de întrerupere trebuie fixat în cadrul codului generat pentru "așteaptă..." înainte ca controlul programului să fie predat vreunui alt task paralel, astfel încât următoarea întrerupere de la această sursă să cauzeze saltul corect la una din cele două etichete A sau B. Dacă nu există un alt task paralel, fiecare din cele două declarații "așteaptă..." trebuie implementată cu un la de întrerupere "așteaptă" separat.

Situația 4. Detectarea căderii tensiunii (situații de excepție).

Procesul corespunzător este:

începe

inițializare;

așteaptă o întrerupere excepțională ;

prelucrează excepția;

sfârșit

S-ar putea ca excepția să nu apară niciodată astfel în tot programul de detectare a căderii de tensiune să nu fie niciodată complet executat. Inițial însă sistemul trebuie să fie corect inițializat iar vectorul de întreruperi corect fixat pentru o întrerupere de excepție.

3.3.3. Sincronizarea proceselor

Interacțiunea proceselor se manifestă fie prin lansarea comenzilor de la supervisor fie prin necesitatea de partajare a unor variabile comune, matrici de date, proceduri, etc. denumite la un loc variabile sistem. Ele sînt plasate în zone predestinate (memorii comune) denumite în continuare depozite sistem.

Procesele de transpunere a modelelor discrete sînt executate în paralel deci corectitudinea rezultatului complex al operației depinde de viteza relativă de execuție a diverselor procese componente. Viteza proceselor care operează asincron este puternic afectată de frecvența de interacțiune. Aceasta poate conduce chiar la rezultate dezastrușoare dacă variabilele sistem sînt utilizate de-o manieră întâmplătoare. Pentru o cooperare reușită procesele trebuie să-și sincronizeze activitatea în puncte specifice de RV (rendez-vous). Acestea sînt punctele în care sînt referite variabilele sistem. Un proces de transpunere a unui model trebuie împiedecat să treacă de anumite puncte de interacțiune înainte ca RV cu procesul partener (care are de dus și el la bun sfârșit o sarcină pînă în acel punct) să fi avut loc.

În acest tip de S.M partajarea variabililor sistem între procesele paralele conduce la referiri multiple a aceleiași variabile sistem situație ce conduce la o cursă critică, în sensul că planificarea a două procese este atît de critică în cît ordinea în care sînt alocate conduce la rezultate distincte și ca atare variabila sistem va lua valori nedeterminabile. Soluția este să se impună o ordine strictă de referire a variabililor sistem prin sincronizarea precisă a proceselor ce le utilizează.

Sincronizarea proceselor se poate face prin introducerea unei relații de ordine cronologică de tip precedență. În cazul arhitecturilor destinate transpunerii modelelor matematice a SA, secțiunile critice apar numai legate de variabilele sistemului de resursele fizice, care este cazul în sistemele de operare clasice.

3.3.4. Definierea unei relații de ordine pe mulțimea evenimentelor.

Relația de ordine definită pe mulțimea evenimentelor este necesară pentru a garanta calculul coerente cât și pentru a garanta corectitudinea și integritatea rezultatelor.

Se presupune că fiecare proces de simulare S a unui SA constă dintr-o secvență finită de perioade de prelucrare aranjate într-o ordine predefinită. Perioadele de prelucrare sunt urmate de perioade de transfer de mesaje, perioade de interacțiune sau de rendez-vous (RV). Aceste perioade de transfer vor fi denumite evenimente de tip rendez-vous sau pe scurt r-evenimente.

Pe mulțimea evenimentelor r notată RV se poate defini o relație astfel:

$$\rightarrow := (G, RV, RV) \text{ unde } G \subset RV \times RV$$

Dacă r aparține procesului S_i , se notează $r \in S_i$

D1. Se spune că $r_1 \rightarrow r_2$ (r_1 îl precede pe r_2) dacă:

i) r_1 și r_2 sînt r-evenimente ale aceluiași proces $r_1, r_2 \in S_i$ și r_1 are loc înaintea lui r_2 ;

ii) r_1^i este r-evenimentul de emiteră a unui mesaj $r_1^i \in S_i$ și r_2^j este r-evenimentul de recepție al aceluiași mesaj $r_2^j \in S_j$, $S_i \neq S_j$.

D2. Se spune că r_1^i și r_2^j , $r_1^i \in S_i$ și $r_2^j \in S_j$, $S_i \neq S_j$ sînt simultane și deci se pot executa în paralel dacă

$$r_1^i \rightarrow r_2^j \text{ și } r_2^j \rightarrow r_1^i.$$

Studiul proprietăților relației \rightarrow .

Pentru a formaliza studiul relației r este necesar să se introducă un atribut de timp asociat fiecărui r-eveniment.

D3) Se numește atribut de timp atașat unui r-eveniment $r \in S_i$, momentul de timp la care apare acest eveniment, atributul este notat $t_1 \langle r \rangle$, $t_1 \langle r \rangle \in \mathbb{R}$.

În cadrul activității de simulare, $t_1 \langle r \rangle$ desemnează timpul de simulare la care r urmează să aibă loc. Se specifică că atributul de timp $t_1 \langle r \rangle$ este specific r-evenimentului $r \in S_i$.

P0. Pentru orice r-eveniment r_1 și r_2 , $r_1^i \in S_i$ și $r_2^i \in S_i$ fie $r_1^i \rightarrow r_2^i$ atunci $\{t_i \langle r_1 \rangle < t_j \langle r_2 \rangle\}$.

fie $r_2^i \rightarrow r_1^i$ atunci $\{t_j \langle r_2 \rangle < t_i \langle r_1 \rangle\}$

Observație: în cazul în care apartenența unui r-eveniment rezultă prin specificarea atributului său de timp, se renunță la specificarea apartenenței prin indicele superior.

P1. Fie $r_1^i \in S_i$ și $r_2^i \in S_i$.

Se spune că $r_1^i \rightarrow r_2^i$ dacă și numai dacă atributul de timp a lui r_1^i este anterior atributului evenimentului r_2^i , $t_i \langle r_1 \rangle < t_i \langle r_2 \rangle$. Egalitatea nu poate apărea în cadrul aceluiași proces pentru r-evenimente distincte:

P2. Fie $r_1^i \in S_i$ și $r_2^j \in S_j$

Se spune că $r_1^i \rightarrow r_2^j$ dacă și numai dacă $t_i \langle r_1 \rangle < t_j \langle r_2 \rangle$

P3. Relația este reflexivă.

Dem 3: $\Delta_G \in G$ sau $r \rightarrow r$, $r \in S$.

Conform P1: $t \langle r \rangle < t \langle r \rangle$ q.e.d.

P4. Relația este tranzitivă.

Dem 4: $G \circ G \subset G$ sau $r_1 \rightarrow r_2$ și $r_2 \rightarrow r_3$ implică $r_1 \rightarrow r_3$

Dat fiind că în demonstrație nu se face apel la apartenența la procese a r-evenimentelor s-a renunțat la indicii superiori.
Conform P1 și P2

$t \langle r_1 \rangle < t \langle r_2 \rangle$ și $t \langle r_2 \rangle < t \langle r_3 \rangle$

$\Rightarrow t \langle r_1 \rangle < t \langle r_3 \rangle$ q.e.d.

P5. Mulțimea RV a r-evenimentelor este o mulțime preordonată (Conform P3 și P4).

Mulțimea RV putînd fi preordonată în moduri diverse se consideră mulțimea preordonată cu fiind perechea (RV, \rightarrow) .

P6. Mulțimea preordonată (RV, \rightarrow) este ordonată.

Dem 6: $G \circ G^{-1} = \Delta_G$ (antisimetria)

$r_1 \rightarrow r_2$ și $r_2 \rightarrow r_1$ implică

$t \langle r_1 \rangle < t \langle r_2 \rangle$ și $t \langle r_2 \rangle < t \langle r_1 \rangle$, adică

$t \langle r_1 \rangle = t \langle r_2 \rangle$

deci r_1 și r_2 coincid q.e.d.

(RV, \rightarrow) fiind o mulțime ordonată, despre două r-evenimente care sînt în relația de precedență, adică $r_1 \rightarrow r_2$ sau $r_2 \rightarrow r_1$ se știe că sînt comparabile prin relația de precedență.

P7: Mulțimea (RV, \rightarrow) este total ordonată.

Dem 7. $CVG^{-1} = RV \times RV$ vezi Po.

P7 traduce faptul că orice două elemente din RV sînt comparabile.

P8. Mulțimea (RV, \rightarrow) admite un element inițial respectiv final:

$$\forall r \in RV \quad r_0 \rightarrow r \text{ respectiv } r \rightarrow r_f$$

Dem. 8. Conform P5 orice mulțime preordonată admite un element inițial (final).

P9. Fie RV și S_i (procesul i) o parte a sa.

Orice $S_i \subset RV$ admite un minorant (majorant) notat

$$r_m^i \text{ (} r_M^i \text{)}.$$

Dem 9. $\forall r^i \in S_i \quad \exists r_m^i$ astfel încît

$$r_m^i \rightarrow r^i \text{ (} r^i \rightarrow r_M^i \text{) conform P8.}$$

Mulțimea (RV, \rightarrow) are un eveniment inițial (final) dacă și numai dacă are un minorant (majorant); evenimentul inițial (final) este unic.

Plo. Mulțimea (RV, \rightarrow) este bine ordonată. (orice proces al său are un element inițial).

• Modul de sincronizate a proceselor concurențe impus de regiunile critice.

Procesul de sincronizare este asigurat de o procedură specifică a executivului [PRE 1][PRE 2].

Dacă $\{S_1 [X_1, t_1] \parallel S_2 [X_1, t_2]\}$ sînt două procese de simulare concurențe, X_1 fiind o variabilă sistem (care definește o secțiune critică comună) și $t_1 = t_1(X_1)$, $t_2 = t_2(X_1)$ sînt timpii de simulare asociați atunci dacă

$$t_1 \leq t_2$$

din (P4) rezultă că

$$X_1^1 \rightarrow X_1^2$$

Astfel în mediul de simulare s-a impus o relație de ordine totală care implică că accesul la variabila comună X , din procesul S_1 trebuie să aibă loc înainte de a permite accesul la aceeași variabilă, procesului S_2 . Indiferent de vitezole relative de execuție ale lui S_1 și S_2 , S_2 trebuie să-și suspende execuția înainte de a intra în secțiunea sa critică, în timp ce lui S_1 i se permite să-și execute secțiunea critică asociată. Când S_1 părăsește

secțiunea sa critică: executivul va înștiința imediat procesorul pe care este rezident S_2 că poate să-și reia execuția.




Fig. 3.3.3-1

În fig. 3.3.3-1 se reprezintă cu ajutorul RE procesul de sincronizare descris.

Fie acum $\{S_1[X_1, X_2, t_1] \parallel S_2[X_1, X_2, t_2]\}$ două procese concurente. În fig. 3.3.3-2 se reprezintă amplasarea variabilelor sistem X_1, X_2 și a secțiunilor critice asociate.




Fig. 3.3.3-2

Dacă $t_2 \leq t_1$ din (P2) și fig. 3.3.3-2

atunci $X_1^1 \rightarrow X_2^1$

și $X_2^2 \rightarrow X_1^2$

Din fig 3.3.3-2 rezultă următoarele relații:

$$x_1^1 \rightarrow x_1^2$$

$$x_2^1 \rightarrow x_2^2$$


Din relațiile anterioare rezultă

$$x_1^1 \rightarrow x_2^1 \rightarrow x_2^2 \rightarrow x_1^2$$

Accastă relație presupune că S_2 este întârziat de executiv la X_2 în așteptarea procesului S_1 care va executa X_1 și X_2 . În momentul în care S_1 iese din regiunea sa critică executivul eliberează procesorul pe care este rezident S_2 care trece la executarea propriei regiuni critice.

În figură (3.3.3-3) se reprezintă cu ajutorul NE procesul de sincronizare descris anterior.

Cazul general a n procese concurente se tratează într-o manieră analogă.



4. MODELAREA ARHITECTURILOR MA PROPUS (pxmxb)

4.1. IPOTEZELE DE MODELARE

i) Modulele procesor includ o UC (μP) și o memorie proprie conectate printr-o magistrală locală (MGL).

ii) SIM mai dispune și de alte memorii care nu sînt proprii unui procesor anume, memorii comune MC.

iii) Procesoarele și MC sînt conectate printr-un set de magistrale globale (MGG).

v) Din punct de vedere fizic, raportat la un procesor se pot deosebi module de memorie locale și externe. Un procesor poate conlucra cu MP dispunînd MGL dar accesul la memoriile externe se face dispunînd MGL și una din MGG. (In anumite cazuri există module de memorie care nu sînt accesibile de la un anumit μP).

iv) Din punct de vedere logic, raportat la un procesor, se deosebesc memorii proprii ^(MP) și memorii comune. Memoriile proprii sînt accesibile numai procesoarelor cărora le sînt locale. Memoriile comune sînt accesibile tuturor procesoarelor. Ele pot fi implementate fie utilizînd module de memorie externe tuturor procesoarelor fie utilizînd părțile din memoria locală care nu sînt proprii unui procesor.

vi) Procesoarele execută un șir continuu de instrucții depuse în memoriile lor proprii. Aceste instrucții sînt grupate din punct de vedere logic în taskuri sau procese care cooperează trecîndu-și informații prin intermediul memoriilor comune.

vii) Datorită partajării magistralelor globale cît și a memoriilor comune este iminent cî vor apărea conflicte, provocînd trecerea unor procesoare în cozi de așteptare pentru o resursă ocupată. Din acest motiv se impune un arbitru care să rezolve situațiile conflictuale impunînd o anumită strategie în utilizarea resurselor.

Modelarea arhitecturii la nivelul schimburilor de informație presupune identificarea perioadelor de prelucrare neîntreruptă a unităților centrale care necesită accesul la memoriile proprii și a perioadelor de transfer care necesită accesul la memoria comună pentru schimbul de mesaje. Perioadele de prelucrare și perioadele de transfer corespund fiecare executării unui grup oarecare de instrucții elementare. Execuția proceselor care cooperează prin mesaje presupune deci execuția repetată a ciclului: "perioadă de prelucrare - perioadă de transfer".

Se presupune de asemenea că perioadele de inactivitate datorate sincronizării proceselor sînt neglijabile, altfel spus: numărul de procese alocate procesoarelor este foarte mare față de numărul procesoarelor din sistem.

Stările unui procesor pot fi clasificate astfel :

- 4: ACTIV: procesorul execută instrucții din memoria proprie;
- 3: LOCAL: procesorul lucrează cu o memorie locală;
- 2: TRANSFER: procesorul schimbă informații cu alte procesoare prin intermediul memoriilor comune;
- 1: AȘTEPTARE: procesorul stă într-o coadă de așteptare pentru un modul de memorie comună;
- 0: BLOCAT: procesorul este blocat de un alt procesor care lucrează segmentul de memorie comună a memoriei locale, utilizînd magistrala locală.

Parametrii modelului :

- durata medie a unei perioade de prelucrare $1/\lambda$;
- durata medie a unei perioade de transfer $1/\mu$;
- pentru ca mesajul produs de un proces să fie util el trebuie să fie gata într-un timp (variabilă aleatoare) de medie $1/\lambda_t$;
- timpul mediu de prelucrare, dintre două mesaje consecutive, ale unui procesor $1/\lambda_p$;
- cantitatea de lucru sau încărcarea modelului $\rho = \lambda/\mu$.
- cantitatea de lucru sau încărcarea generată de un procesor $\rho_p = \lambda_p/\mu$. (4.1-1)
- cantitatea de lucru sau încărcarea generată de un proces (task) $\rho_t = \lambda_t/\mu$.

Între parametrii λ_t și λ_p există o relație simplă dacă se presupune o încărcare globală de n procese, n fiind un multiplu întreg al numărului de procesoare p și considerînd că fiecărui procesor îi revin exact n/p procese. Numărul de procese externe unui procesor este $n-n/p$.

Presupunînd o distribuție uniformă a schimbului de mesaje probabilitatea ca procesul i să trimită un mesaj la procesul j este $1/(n-1)$, $i \neq j$

În acest caz

$$\lambda_p = \lambda_t (n-n/p) \frac{1}{n-1} = \lambda_t \frac{n(p-1)}{p(n-1)} \quad (4.1-2)$$

Dacă n este foarte mare

$$\lambda_p \approx \lambda_t \frac{p-1}{p} \quad (4.1-3)$$

Parametrii λ_p și λ_j sînt ambii utili în comparații: λ_p determină comportarea diverselor modele odată ce numărul procesoarelor este fixat. λ_j este necesar pentru a compara performanțele fiecărei arhitecturi cînd un număr diferit de procesoare este utilizat pentru executarea uneia și aceleiași cantități de proces.

Pentru ca procesele stohastice care guvernază comportarea modelelor să satisfacă proprietatea lui Markov se mai impun următoarele ipoteze:

- I. Activitatea de bază a procesoarelor se reduce la lucrul cu memoria proprie.
- II. Cvasiperiodic procesoarele schimbă mesajele.
- III. Durata perioadelor de transfer este o variabilă aleatoare independentă, cu distribuție exponențială cu media $1/\mu_j$ pentru modulul j de memorie.
- IV. Cînd un procesor solicită accesul la un modul de memorie comun între procesor și memorie se stabilește instantaneu o cale de legătură (cu condiția ca o magistrală să fie disponibilă și memoria liberă).
- V. Dacă calea nu poate fi stabilită procesorul stă în așteptare (în cazul procesoarelor multitask afirmația poate fi contrazisă, procesorul trecînd la execuția unui alt proces, în așteptarea eliberării resursei).
- VI. La încheierea transferului memoria și magistrala sînt eliberate instantaneu și procesorul își reia activitatea de bază (stare activă). Intervalul dintre două perioade de transfer este o variabilă aleatoare independentă, cu distribuție exponențială de medie $1/\lambda_i$ pentru procesorul i .
- VII. Un transfer de la procesorul i este îndreptat spre memoria j cu probabilitatea p_{ij} . Frecvența de acces de la procesorul i la memoria j se definește astfel: $\lambda_{ij} = \lambda_i p_{ij}$. Această ipoteză garantează existența lanțului Markov construit. Modelele astfel construite au un număr de stări care crește exponențial cu creșterea numărului de componente de SLM. În scopul reducerii numărului stărilor se introduc următoarele ipoteze suplimentare.
- VIII. Se presupune că toate procesoarele au aceeași frecvență de acces la memorie λ și că toate memoriile sînt identice, astfel înseamnă timpul mediu de transfer este același pentru toate memoriile și toate procesoarele: $1/\mu$.
- IX. Se presupune că transferul de la orice procesor este îndreptat către oricare memorie cu aceeași probabilitate $1/m$, m fiind numărul de module de memorie comună.

X. Când o magistrală e liberă, următorul procesor este ales la întâmplare dintre capii de giruri de așteptare la memoriile comune.

Analitic:

$$\begin{aligned} p_{ij} &= \frac{1}{m} \quad \forall i, j \\ \lambda_1 &= \lambda_2 = \dots = \lambda_p = \lambda \\ \mu_1 &= \mu_2 = \dots = \mu_m = \mu \\ \lambda_{ij} &= \frac{\lambda}{m} \quad \forall i, j \end{aligned} \quad (4.1-4)$$

Ipotezele enunțate neglijează timpii necesari pentru arbitrarea și eliberarea resurselor. Ei pot fi însă, dacă e necesar, să fie incluși în perioada de acces $1/\mu$.

Alegerea distribuțiilor exponențiale și a încărcărilor simetrice s-a făcut în ideea facilitării analizei sistemului (nefiind impusă de menținerea proprietăților Markov ale modelului).

4.2. INDICIILE DE PERFORMANȚA

i) Procentul de timp pe durata căruia un procesor este activ, mediat pe numărul total de procesoare sau eficiența de prelucrare. Dat fiind ergodicitatea modelului stohastic această mărime poate fi definită ca fiind numărul mediu de procesoare active raportat la numărul total de procesoare. Cum numărul total de procesoare este o constantă dată se poate evalua direct numărul mediu de procesoare active sau pe scurt puterea de prelucrare P .

$$P = M\{\text{numărului de procesoare active}\}. \quad (4.2-1)$$

Formulele lui Little permit calculul altor indici de performanță plecând de la P :

$$ii) \lambda^* = P\lambda, \quad (4.2-2)$$

λ^* este frecvența cu care cicloază clienții rețeaua de cozi de așteptare.

$$iii) D = \frac{p - P}{P\lambda} \quad (4.2-3)$$

D este întârziere medie de deservire a unui client.

$$iv) W = D - 1/\mu = \frac{p - P(1 + \beta)}{P\lambda}, \quad \beta = \frac{\lambda}{\mu}. \quad (4.2-4)$$

W este timpul mediu de așteptare în coadă.

$$v) N_q = WP\lambda = p - 1(1 + \beta) \quad (4.2-5)$$

N_q este numărul mediu de procesoare din coadă.

$$\text{vi) } N_g = \frac{D - W}{P\lambda} = 13 \quad (4.2-6)$$

N_g este numărul mediu de procesoare cu acces la modulele de memorie comună.

$$\text{vii) } C = W + \frac{1}{\lambda} + \frac{1}{\mu} = \frac{P}{P\lambda} \quad (4.2-7)$$

C este timpul mediu de ciclare.

Cu ajutorul acestor indici se pot construi de la caz la caz și alte măsuri pentru evaluarea performanțelor sistemelor.

4.3.A.1. ARHITECTURA 1 : (p x 1 x 1.)

i) Există o singură memorie comună, externă tuturor procesoarelor (prin care se transmit toate mesajele) și care este accesibilă numai prin intermediul magistralei globale;

ii) Conflictetele apar la utilizarea memoriei comune, căci un singur procesor o poate utiliza la un moment dat;




Fig. 4.3.1-1

iii) Comportarea sistemului la nivelul schimbului de informație prezintă următoarele caracteristici:

- procesorul execută perioadele de prelucrare după care solicită accesul la MGG;

- după solicitarea MGG procesorul trebuie să aștepte pînă cînd ea devine liberă;

- cînd MGG este alocată unui procesor acesta începe imediat transferul informației;

- fiecare mesaj emis de un procesor este citit de alt procesor; simetria modelului implică (în medie) că numărul de mesaje emise este egal cu cel de mesaje recepționate de același procesor. În acest caz activitatea unui procesor este întreruptă cu o frecvență λ care este dublul frecvenței de generare a mesajelor λ_p ;

$$\lambda = 2\lambda_p$$

$$(4.3.1-1)$$

iv) Disciplina de servire din coadă este: primul intrat primul servit (FIFO).

4.3.A 1.1. MODEL CU SA

În ipotezele date sîntem în cazul unui model M/M/1 cu sir de așteptare [MIM 2] cu număr finit de clienți : p.




Fig. 4.3.1-2

Se notează cu $P_j = P\{X(t) = j\}$, $t \geq 0$ unde $X(t)$ reprezintă numărul de unități în sistem (procesare în coadă) la momentul $t \geq 0$. Analizînd modificările care pot avea loc în sistemul de așteptare în intervalul $t + \Delta t$ cu $\Delta t > 0$ se obține:

$$\begin{cases} P_0(t+\Delta t) = P_0(t) [1 - p\lambda\Delta t] + P_1(t)\mu\Delta t + \epsilon(\Delta t) \\ P_j(t+\Delta t) = P_j(t) \{1 - [(p-j)\lambda + \mu]\Delta t\} + P_{j+1}(t)\mu\Delta t + P_{j-1}(t) [(p-j+1)\lambda\Delta t] + \epsilon(\Delta t) \\ P_p(t+\Delta t) = P_p(t) (1 - \mu\Delta t) + P_{p-1}(t)\lambda\Delta t + \epsilon(\Delta t) \end{cases} \quad j = 1, 2, \dots, p-1$$

(4.3.1-1)

unde $\epsilon(\Delta t) \rightarrow 0$ cînd $\Delta t \rightarrow 0$,

$$\begin{cases} \frac{d}{dt} P_0(t) = -p\lambda P_0(t) + \mu P_1(t) \\ \frac{d}{dt} P_j(t) = -[(p-j)\lambda + \mu] P_j(t) + (p-j+1)\lambda P_{j-1}(t) + \mu P_{j+1}(t) \\ \frac{d}{dt} P_p(t) = -\mu P_p(t) + \lambda P_{p-1}(t) \end{cases} \quad j = 1, 2, \dots, p-1$$

(4.3.1-2)

În cazul regimului staționar sistemul devine:

$$\begin{cases} p\lambda P_0 = \mu P_1 \\ [(p-j)\lambda + \mu] P_j = (p-j+1)\lambda P_{j-1} + \mu P_{j+1} \\ \mu P_p = \lambda P_{p-1} \end{cases} \quad j = 1, 2, \dots, p-1$$

(4.3.1-3)

unde $p_j = \lim_{t \rightarrow \infty} P_j(t)$ $j = 0, 1, \dots, p$.

Din ecuațiile (4.3.1.1-3) se obține formula de recurență

$$p_j = (p-j+1)\rho p_{j-1}, \rho = \frac{\lambda}{\mu} \quad (4.3.1.1-4)$$

Soluția unică a sistemului devine:

$$p_j = \frac{p! \rho^j}{(p-j)!} p_0 \quad j = 0, 1, \dots, p. \quad (4.3.1.1-5)$$

Știind că:

$$\sum_{j=0}^p p_j = 1$$

avem

$$p_0 = \left[1 + \sum_{j=1}^p \frac{p! \rho^j}{(p-j)!} \right]^{-1} \quad (4.3.1.1-6)$$

Caracteristicile principale ale sistemului sînt:

- numărul mediu de procesoare în sistem (așteptare și deservire):

$$U = \sum_{j=0}^p j p_j = \sum_{j=0}^p j \frac{p! \rho^j}{(p-j)!} \left[1 + \sum_{j=1}^p \frac{p! \rho^j}{(p-j)!} \right]^{-1} = \dots =$$

$$= p - \frac{1}{\rho} (1 - p_0). \quad (4.3.1.1-7)$$

Puterea de prelucrare va fi deci :

$$P = p - U = \frac{1}{\rho} (1 - p_0) = \frac{1}{\rho} \left\{ 1 - \left[1 + \sum_{j=1}^p \frac{p! \rho^j}{(p-j)!} \right]^{-1} \right.$$

$$= \frac{1}{\rho} \frac{\sum_{j=1}^p \frac{p! \rho^j}{(p-j)!}}{1 + \sum_{j=1}^p \frac{p! \rho^j}{(p-j)!}}$$

$$= \frac{1}{\rho} \frac{\sum_{j=0}^p \frac{p! \rho^j}{(p-j)!} - 1}{\sum_{j=0}^p \frac{p! \rho^j}{(p-j)!}} \quad (4.3.1.1-8)$$

Din formula anterioară se poate deduce formula recursivă

$$P(p) = \frac{p}{1 + \sum [p - P(p-1)]} \quad (4.3.1-9)$$

unde

$$\sum_p = 2 \sum_t = 2 \sum_t \frac{p-1}{p}$$

4.3. 1.2. MODELUL CU RE.




Fig. 4.3.1-3

Tranzițiile din fig. 4.3.1-3 au următoarele semnificații:

- a1, a2, a3 - generarea timpului cât procesorul 1,2 respectiv 3 e activ și a timpului cât lucrează cu memoria;
- a4, a5, a6 - preluare (procesorul 1,2, respectiv 3 activ);
- a7 - cerere de lucru cu memoria comună și introducerea cererii în girul de așteptare la magistrală;
- a8 - alocarea magistralei;
- a9 - alocarea memoriei comune;
- a10 - lucrul cu memoria;
- a11 - eliberarea memoriei;
- a12 - eliberarea magistralei;
- a13 - readucerea procesoarelor în starea activ.

Descrierea formală a modelului este:

$$L = \{b_1[6], \dots, b_{11}[6], a_{12}, b_{13}\}$$

$$P = \{r_1, r_2\}$$

$$R = \{r_1, r_2\}$$

$$A = \{a_1, \dots, a_{13}\}$$

$$\xi = \{i, \lambda, \mu\}$$

$$M_0(b_1) = 1; M_0(b_2) = 1; M_0(b_3) = 1$$

$$M_0(b_{12}) = 1; M_0(b_{13}) = 1$$

unde t reprezintă timpul simulării.

Procedurile de tranziție sînt:

$$a_1 = (T(b_1, b_4), 0, [T \rightarrow M(b_4(1)) : = 1;$$

$$M(b_4(2)) : = \text{DEXP}(\lambda); M(b_4(4)) : = \text{DEXP}(\mu)])$$

$$a_2 = (T(b_2, b_5), 0, [T \rightarrow M(b_5(1)) : = 2;$$

$$M(b_5(2)) : = \text{DEXP}(\lambda); M(b_5(4)) : = \text{DEXP}(\mu)])$$

$$a_3 = (T(b_3, b_6), 0, [T \rightarrow M(b_6(1)) : = 3;$$

$$M(b_6(2)) : = \text{DEXP}(\lambda); M(b_6(4)) : = \text{DEXP}(\mu)])$$

$$a_4 = (T(b_4, b_7), M(b_4(2)), -)$$

$$a_5 = (T(b_5, b_8), M(b_5(2)), -)$$

$$a_6 = (T(b_6, b_9), M(b_6(2)), -)$$

$$a_7 = (Y_3(r_1, b_7, b_8, b_9, Q_1), (0, 0, 0), -)$$

$$a_8 = (J(Q_1, b_{15}, b_{16}), 0, -)$$

$$a_9 = (J(b_{10}, b_{16}, b_{11}), 0, -)$$

$$a_{10} = (T(b_{11}, b_{12}), M(b_{11}(4)), -)$$

$$a_{11} = (F(b_{12}, b_{13}, b_{16}), 0, [T \rightarrow M(b_{13}(5)) : = M(b_{12}(5)) +$$

$$+ M(b_{12}(2))])$$

$$a_{12} = (F(b_{13}, b_{14}, b_{15}), 0, [T \rightarrow M(b_{14}(6)) : = M(b_{13}(5)) / t])$$

$$a_{13} = (X_3(r_2, b_{14}, b_1, b_2, b_3), (0, 0, 0), -)$$

Procedurile de rezoluție sînt:

$$r_1 : [M(b_7) = 1 \rightarrow M(r_1) : = 1; M(b_8) = 1 \rightarrow M(r_1) : = 2; T \rightarrow M(r_1) : = 3]$$

$$r_2 : [M(b_{14}(1)) = 1 \rightarrow M(r_2) : = 1; M(b_{14}(1)) = 2 \rightarrow M(r_2) : = 2;$$

$$T \rightarrow M(r_2) : = 3]$$

unde DEXP semnifică generarea de numere aleatoare după o distribuție exponențială de parametru specificat.

4.3.1.3. SCHEMA LOGICA A PROGRAMULUI GPSS

In această schemă logică facilitatea 1 reprezintă MGC,

facilitatea 2 reprezintă MC, iar girul de așteptare 1 se formează la ocuparea MGG.




Fig. 4.3.1-4

4.3.A.2. ARHITECTURA 2: (pxpx1)




Fig. 4.3.2-4

- i) Memoriile locale sînt divizate din punct de vedere logic în memorii proprii și memorii comune;
- ii) Fiecare procesor este conectat cu memoria sa locală printr-o magistrală locală;
- iii) Un procesor utilizează pentru accesul la o memorie comună externă: magistrala locală proprie, magistrala globală și

magistrala locală a procesorului destinație.

iv) Conflictetele pot apărea pentru accesul la oricare din magistrale. Strategia aleasă pentru a evita blocările este aceea că orice procesor care a câștigat controlul MGS poate întrerupe orice procesor și are prioritate la utilizarea oricărei resurse. Procesoarele active întrerupte trec în starea blocată; cele din coadă nu își modifică starea dar eliberează magistrala locală.

v) Cozile sînt deservite după disciplina FIFO;

vi) În cazul unui transfer de la procesorul i către procesorul j ($i \neq j$); procesorul i solicită MGS; dacă ea devine disponibilă atunci el preia și controlul MGL _{j} și transferul are loc. Preluarea mesajului de către procesorul j în MP _{j} are loc utilizînd numai MGL _{j} dar această activitate nu poate fi privită ca făcînd parte dintr-o perioadă de prelucrare.

Simetria modelului permite utilizarea ipotezei că numărul de mesaje primit și cel trimis de un procesor sînt în medie egale, adică

$$\frac{1}{\lambda} = \frac{1}{\lambda_p} + \frac{1}{\mu} \quad \text{sau} \quad \lambda = \frac{\lambda_p \cdot \mu}{\lambda_p + \mu} \quad (4.3.2-1)$$

Utilizarea teoriei girurilor de așteptare în acest caz este foarte dificilă datorită problemelor ridicate de modelarea fenomenelor de blocare datorate procesoarelor care utilizează memoria locală a altor procesoare.

4.3.A.2.1. MODELAREA CU LANT MARKOV

Starea sistemului este definită printr-o mulțime ordonată de p matrici patrute de ordinul 2

$$\left(\left[\begin{array}{cc} a_1 & b_1 \\ c_1 & d_1 \end{array} \right], \dots, \left[\begin{array}{cc} a_p & b_p \\ c_p & d_p \end{array} \right] \right) \quad (4.3.2.1-1)$$

în care a_i reprezintă numărul de ordine al procesorului;
 b_i reprezintă starea procesorului;
 c_i reprezintă numărul de ordine al memoriei adresate de procesorul a_i ;
 d_i reprezintă poziția procesorului în coadă.
 Starea b_i poate lua următoarele valori:

4. activ
3. adresarea unei memorii locale
2. adresarea unei memorii externe
1. în coadă
0. blocat

Această definiție a stării conduce la un număr foarte mare de stări pentru cazul $(p \times p \times 1)$:

$$1 + p \binom{0}{p-2} + \binom{1}{p-2} + \dots + \binom{p-2}{p-2} \quad (4.32.1-2)$$

unde l : corespunde stării în care toate procesoarele sînt în starea 3 sau 4,

p : este numărul de stări în care este ocupată i -C

$$\binom{0}{p-2} + \binom{1}{p-2} + \dots + \binom{p-2}{p-2} \text{ corespunde numărului de}$$

stări cu procesoare în coadă.

Conform teoriei lanțurilor Markov comasate se pot obține lanțuri cu un număr mult mai mic de stări dar care furnizează o descriere mult mai puțin detaliată.

Definiția stării în lanțul comasat este:

$$(n_{34}, n_{12}, n_0) \quad (4.32.1-3)$$

unde :

n_{34} este numărul procesoarelor care lucrează cu magistra-
la locală;

n_{12} numărul procesoarelor care adresează o memorie exter-
nă sau stau în coadă de așteptare;

n_0 numărul procesoarelor blocate .

În acest caz numărul stărilor este $2p-1$. Diagrama de tran-
ziție a stărilor pentru lanțul comasat este prezentată în fig.:4.32-2.




Fig. 4.32-2

Tranzițiile λ_c corespund generării unei cereri de acces de la un procesor activ. Tranzițiile μ_c corespund încheierii unei perioade de transfer.

Procesoarele care solicită utilizarea MGG când aceasta este ocupată se așază într-o coadă de așteptare. La eliberarea MGG un alt procesor trece la utilizarea ei. Incepe un nou transfer, și procesorul destinație se blochează cu condiția să nu fi fost în coada de așteptare. Depinzînd de starea procesorului destinație, sistemul trece într-o stare cu un procesor blocat (tranziții μ_c) sau fără procesoare blocate (tranziții μ'_c).

Frecvența cererilor de acces la MGG este proporțională cu numărul procesoarelor active n_{34} . Frecvența de încheiere a transferurilor este μ , dacă $0 < n_{12} \leq 2$ căci în momentul în care se încheie un transfer în coadă a mai rămas cel mult un procesor (care va bloca un procesor activ când își începe transferul). Dacă $n_{12} > 2$ apar două posibilități:

- tranzițiile μ'_c : la sfîrșitul perioadei de transfer un procesor preia MGG și ocupă MGI a unui procesor din cele $n_{12} - 2$ procesoare rămase în coadă cu probabilitatea $(n_{12} - 2)/(p-1)$
- tranzițiile μ_c : cînd după preluarea MGG se ocupă MGI a unui procesor activ cu probabilitatea $1 - (n_{12} - 2)/(p-1)$.

În rezumat:

$$\lambda_c = n_{34} \quad (4.3.2.1-4)$$

$$\mu_c = \begin{cases} \mu & 0 < n_{12} \leq 2 \\ \left(1 - \frac{n_{12} - 2}{p-1}\right) \mu & n_{12} > 2 \end{cases} \quad (4.3.2.1-5)$$

$$\mu'_c = \frac{n_{12} - 2}{p-1} \mu \quad n_{12} > 2 \quad (4.3.2.1-6)$$

$$\text{unde } \begin{cases} u_c + u'_c = u \\ n_c + n_{12} + n_{34} = p \end{cases}$$

Probabilitățile de echilibru a stărilor se deduc revolvînd sistemul de ecuații liniare (4.3.2.9) corespunzător.

Dacă S este spațiul stărilor lanțului Markov, δ este o stare iar $\pi(\delta)$ este probabilitatea de echilibru atunci puterea de prelucrare este dată de

$$P = (1 - \rho) \sum_{s \in S} n_{34}(s) \pi(s) \quad (4.3.2.1-7)$$

Factorul $1-\rho$ ține cont de timpul de citire a mesajelor, inclus în perioadele de prelucrare:

$$\frac{1}{\lambda} - \frac{1}{\mu} = 1-\rho \quad (4.3.21-8)$$

Cazul $p = 2$

$$A_0 = (2, 0, 0); A_1 = (0, 1, 1); A_2 = (0, 2, 0)$$

$$P_{01} = 2; P_{10} = \mu; P_{21} = \mu \text{ deci:}$$

$$P = \begin{bmatrix} 1-2 & 2 & 0 \\ u & 1-u & 0 \\ 0 & u & 1-u \end{bmatrix}$$

și deci:

$$[\pi_0 \ \pi_1 \ \pi_2] P = [\pi_0 \ \pi_1 \ \pi_2] \quad (4.3.21-9)$$

$$\begin{cases} \pi_0 (1-2\lambda) + \pi_1 \mu = \pi_0 \\ \pi_0 2\lambda + \pi_1 (1-\mu) + \pi_2 \mu = \pi_1 \\ \pi_2 (1-\mu) = \pi_2 \end{cases}$$

ținând cont că $\pi_0 + \pi_1 + \pi_2 = 1$

rezultă:

$$\pi_0 = \frac{1}{2\rho + 1}, \quad \pi_1 = \frac{2\lambda}{\mu} \frac{1}{2\rho + 1}, \quad \pi_2 = 0$$

$$\text{și deci } P = \frac{2(1-\rho)}{2\rho + 1} \quad (4.3.21-10)$$

Pentru $n = 3$ puterea de prelucrare devine:

$$P = \frac{3(1-\rho^2)}{3\rho^2 + 3\rho + 1} \quad (4.3.21-11)$$

unde

$$\rho = \frac{S_p}{1 + S_p} = \frac{S_t}{S_t + \frac{p}{p-1}}$$

4.3.2.2. MODELUL CU RM

Tranzițiile din fig. 4.3.2-3 au următoarea semnificație:

- a_1, a_2, a_3 - trecerea procesorului 1, 2 respectiv 3 în starea activ;
- a_4, a_5, a_6 - generarea timpului cit procesorul 1, 2 respectiv 3 va rămâne în starea activ, a timpului cit va fi blocat, generarea cererii de memorie;
- a_7, a_8, a_9 - prelucrare și perioadă de blocare în care alt procesor îi transmite un mesaj; generarea timpului cit va lucra cu memoria cerută;

- a_{10}, a_{11}, a_{12} - selectarea traseului marcajului în funcție de memoria cerută, în vederea alocării MGG, dacă este cazul (traseul 1 pentru MC 1, 2 pentru MC 2, respectiv 3 pentru MC 3);
- a_{13}, a_{14}, a_{15} - selectarea cererii de memorie cea mai prioritară (se dă prioritate cererii venită de la procesorul care a obținut MGG);
- a_{16}, a_{17}, a_{18} - lucrul cu memoria cerută (MC 1, MC 2 respectiv MC 3); calculul valorii atributului 6;
- a_{19}, a_{20}, a_{21} - selectarea traseului marcajului în funcție de procesorul de la care a pornit cererea de memorie (în vederea eliberării MGG, dacă este cazul);
- a_{22} - selectarea cererii de memorie care va putea primi MGG;
- a_{23} - alocarea MGG;
- a_{24} - selectarea traseului marcajului corespunzător cererii de memorie care a obținut și MGG;
- a_{25} - selectarea traseului marcajului, corespunzător cererii de memorie, prin care se va elibera MGG;
- a_{26} - eliberarea MGG;
- a_{27} - selectarea traseului marcajului în funcție de procesorul care a lucrat cu memoria.

Descrierea formală a modelului este:

$$L = \{ b_1 [7], \dots, b_{40} [7], b_{41} \}$$

$$P = \{ r_1, \dots, r_{16} \}$$

$$R = \{ r_1, \dots, r_{16} \}$$

$$A = \{ a_1, \dots, a_{27} \}$$

$$\xi = \{ t, \lambda, \mu \}$$

$$M_0(b_1) = 1; M_0(b_2) = 1; M_0(m_3) = 1; M_0(b_{41}) = 1$$

În plus față de atributele prezentate, a fost introdus parametrul 7 în care se memorează timpul cît procesorul este activ, adunat cu timpul cît el este blocat.

Procedurile de tranziție sînt:

$$a_1 = (Y(r_1, b_{25}, b_{38}, b_1), (0, 0), -)$$

$$a_2 = (Y(r_2, b_{27}, b_{39}, b_2), (0, 0), -)$$

$$a_3 = (Y(r_3, b_{29}, b_{40}, b_3), (0, 0), -)$$

$$a_4 = (T(b_1, b_4), 0, [T \rightarrow M(b_4(1)) := -1; M(b_4(2)) := \text{DEXP}(\lambda); M(b_4(3)) := \text{DEXP}(\mu); M(b_4(4)) := \text{FM}; M(b_4(7)) := M(b_4(2) + M(b_4(3))])])$$

- $$a_5 = (T(b_2, b_5), o, [T \rightarrow M(b_5(1)) := 2; M(b_5(2)) := \text{DEXP}(\lambda); \\ M(b_5(3)) := \text{DEXP}(\mu); M(b_5(4)) := \text{FM}; M(b_5(7)) := \\ M(b_5(2)) + M(b_5(3))])$$
- $$a_6 = (T(b_3, b_6), o, [T \rightarrow M(b_6(1)) := 3; M(b_6(2)) := \text{DEXP}(\lambda); \\ M(b_6(3)) := \text{DEXP}(\mu); M(b_6(4)) := \text{FM}; M(b_6(7)) := \\ M(b_6(2)) + M(b_6(3))])$$
- $$a_7 = (T(b_4, b_7), M(b_4(7)), [T \rightarrow M(b_7(3)) := \text{DEXP}(\mu)])$$
- $$a_8 = (T(b_5, b_8), M(b_5(7)), [T \rightarrow M(b_8(3)) := \text{DEXP}(\mu)])$$
- $$a_9 = (T(b_6, b_9), M(b_6(7)), [T \rightarrow M(b_9(3)) := \text{DEXP}(\mu)])$$
- $$a_{10} = (X(r_4, b_7, b_{11}, b_{12}), (o, o), -)$$
- $$a_{11} = (X(r_5, b_8, b_{14}, b_{15}), (o, o), -)$$
- $$a_{12} = (X(r_6, b_9, b_{17}, b_{18}), (o, o), -)$$
- $$a_{13} = (Y(r_7, b_{10}, b_{11}, b_{19}), (o, o), -)$$
- $$a_{14} = (Y(r_8, b_{13}, b_{14}, b_{20}), (o, o), -)$$
- $$a_{15} = (Y(r_9, b_{16}, b_{17}, b_{21}), (o, o), -)$$
- $$a_{16} = (T(b_{19}, b_{22}), M(b_{19}(3)), [T \rightarrow M(b_{22}(5)) := M(b_{19}(5)) + \\ + M(b_{19}(2)); M(b_{22}(6)) := M(b_{19}(5))/t])$$
- $$a_{17} = (T(b_{20}, b_{23}), M(b_{20}(3)), [T \rightarrow M(b_{23}(5)) := M(b_{20}(5)) + \\ + M(b_{20}(2)); M(b_{23}(6)) := M(b_{20}(5))/t])$$
- $$a_{18} = (T(b_{21}, b_{24}), M(b_{21}(3)), [T \rightarrow M(b_{24}(5)) := M(b_{21}(5)) + \\ + M(b_{21}(2)); M(b_{24}(6)) := M(b_{21}(5))/t])$$
- $$a_{19} = (X(r_{10}, b_{22}, b_{25}, b_{26}), (o, o), -)$$
- $$a_{20} = (X(r_{11}, b_{23}, b_{27}, b_{28}), (o, o), -)$$
- $$a_{21} = (X(r_{12}, b_{24}, b_{29}, b_{30}), (o, o), -)$$
- $$a_{22} = (Y_3(r_{13}, b_{12}, b_{15}, b_{18}, b_{31}), (o, o, o), -)$$
- $$a_{23} = (Y(b_{31}, b_{41}, b_{32}), o, -)$$
- $$a_{24} = (X_3(r_{15}, b_{23}, b_{33}, b_{34}, b_{35}), (o, o, o), -)$$
- $$a_{25} = (Y_3(r_{14}, b_{26}, b_{28}, b_{30}, b_{36}), (o, o, o), -)$$
- $$a_{26} = (X(b_{36}, b_{41}, b_{37}), o, -)$$
- $$a_{27} = (X_3(r_{16}, b_{37}, b_{38}, b_{39}, b_{40}), (o, o, o), -)$$





Fig. 4.32-3

unde

$$FM(x) = \begin{cases} 1, & \text{dacă } x \in [0, 0.33) \\ 2, & \text{dacă } x \in [0.33, 0.66) \\ 3, & \text{dacă } x \in [0.66, 1.) \end{cases}$$

x fiind o variabilă aleatoare care ia valori în intervalul $[0, 1]$ conform unei distribuții normale.

Procedurile de rezoluție sînt:

$$r_1: [T \rightarrow M(r_1) : = 1]$$

$$r_2: [T \rightarrow M(r_2) : = 1]$$

$$r_3: [T \rightarrow M(r_3) : = 1]$$

$$r_4: [(M(b_7(4)) = 1) \rightarrow M(r_4) : = 1; T \rightarrow M(r_4) : = 2]$$

$$r_5: [(M(b_8(4)) = 2) \rightarrow M(r_5) : = 1; T \rightarrow M(r_5) : = 2]$$

$$r_6: [(M(b_9(4)) = 3) \rightarrow M(r_6) : = 1; T \rightarrow M(r_6) : = 2]$$

$$r_7: [(M(b_{10}) = 1) \rightarrow M(r_7) : = 1; T \rightarrow M(r_7) : = 2]$$

$$r_8: [(M(b_{13}) = 1) \rightarrow M(r_7) : = 1; T \rightarrow M(r_7) : = 2]$$

$$r_9: [(M(b_{16}) = 1) \rightarrow M(r_9) : = 1; T \rightarrow M(r_9) : = 2]$$

$$r_{10}: [(M(b_{22}(4)) = 1) \rightarrow M(r_{10}) : = 1; T \rightarrow M(r_{10}) : = 2]$$

$$r_{11}: [(M(b_{23}(4)) = 2) \rightarrow M(r_{11}) : = 1; T \rightarrow M(r_{11}) : = 2]$$

$$r_{12}: [(M(b_{24}(4)) = 3) \rightarrow M(r_{12}) : = 1; T \rightarrow M(r_{12}) : = 2]$$

$$r_{13}: [T \rightarrow M(r_{13}) : = 1]$$

$$r_{14}: [T \rightarrow M(r_{13}) : = 1]$$

$$r_{15}: [(M(b_{32}(4)) = 1) \rightarrow M(r_{15}) : = 1; (M(b_{32}(4)) = 2) \rightarrow M(r_{15}) : = 2; T \rightarrow M(r_{15}) : = 3]$$

$$r_{16}: [(M(b_{37}(1)) = 1) \rightarrow M(r_{16}) : = 1; (M(b_{37}(1)) = 2) \rightarrow M(r_{16}) : = 2; T \rightarrow M(r_{16}) : = 3]$$

4.3. 2.3. MODELUL CU SA




Fig. 4.3.2.-4




Fig. 4.4

4.3.2.4. SCHEMA LOGICĂ A PROGRAMULUI GPSS

In această schemă logică facilitatea 1 reprezintă MC1, facilitatea 2 reprezintă MC2, facilitatea 3 reprezintă MC3, facilitatea 4 reprezintă MC4. Sirul de așteptare 1 se formează la MGG. Funcția 2 reprezintă memoria cerută (analogă funcției din modelul cu RE).




Fig.4.3.2-5




Fig 44-

4.3.3. ARHITECTURA 3 (pxpx1)

Această arhitectură reprezintă o variantă îmbunătățită a arhitecturii 2.




Fig. 4.3.3-1

- i) Partea de memorie comună a memoriei locale este o memorie cu două registre de acces (Dual Port RAM) MCX2, MC devin astfel accesibile direct prin MGG. Nu mai apar conflicte la MGL, nici la MC care poate fi simultan adresată de doi utilizatori;
- ii) Conflictele se datoresc doar partajării MGG
- iii) Procesoarele își adresează MC locală numai prin intermediul MGL
- iv) Transferul mesajelor este similar cu cel descris la arhitectura 2. În cazul transferului unui mesaj prin MCX2, procesorul corespunzător nu mai este blocat.
- v) Disciplina de deservire din coadă este FIFO.
- vi) Perioada de prelucrare include și de această dată trecerea mesajului din MCX2 în MP astfel încât

$$\lambda = \frac{\lambda_p \mu}{\lambda_p + \mu} \quad (4.3.3-1)$$

4.3.3.1. MODEL CU SA

Deoarece în acest caz există o singură sursă de conflict, arhitectura 3 poate fi simulată printr-un model de așteptare M/M/1/p cu stație centrală de deservire.

Expresia puterii de prelucrare obținută în cazul arhitecturii 1 rămâne și în acest caz valabilă dar ea trebuie corectată

u factorul $(1-\rho)$ care ține cont de timpul necesar pentru a retransmisi un mesaj în cadrul ML, Se obține

$$P = (1-\rho) \frac{1}{\rho} \frac{\sum_{j=0}^p \frac{\rho^j}{(p-j)!} - 1}{\sum_{j=0}^p \frac{\rho^j}{(p-j)!}} \quad (4.3.3.1-1)$$

Formula de recurență ia forma :

$$P(p) = \frac{p(1-\rho)}{1 + \rho \left(p - \frac{P(p-1)}{1-\rho} \right)} \quad (4.3.3.1-2)$$

unde:

$$\rho = \frac{S_p}{S_{p+1}} = \frac{S_t}{S_{t+\frac{p}{p-1}}} \quad (4.3.3.1-3)$$




Fig.4.33-2

4.3.3.2. MODELUL CU RE




Fig. 4.3.3-3

Tranzițiile din fig. 4.3.3-3 au următoarea semnificație:

a_1, a_2, a_3

- generarea timpului cit procesorul 1, 2, respectiv 3 este activ, a timpului cit este blocat și a memoriei cerute;

a_4, a_5, a_6

- procesorul 1, 2, respectiv 3 este în starea activ;

a_7

- atașarea cererilor de lucru cu o memorie comună la girul de așteptare pentru ocuparea MGG;

a_8

- detașarea unei cereri din girul de așteptare; generarea timpului cit va lucra cu memoria;

a_9

- alocarea MGG;

a_{10}

- selectarea traseului marcajului în funcție de memoria cerută;

a_{11}, a_{12}, a_{13}

- lucrul cu memoria M01, M02 respectiv M03;

a_{14}

- selectarea marcajului în funcție de memoria cu care s-a lucrat;

a_{15}

- eliberarea MGG;

a_{16}

- selectarea traseului marcajului în funcție de procesorul care a emis cererea de lucru cu memoria respectivă, pentru a iniția un nou ciclu.

Descrierea formală a modelului este:

$$L = \{b_1[7], \dots, b_{19}[7], b_{20}\}$$

$$P = \{r_1, r_2, r_3, r_4\}$$

$$R = \{r_1, r_2, r_3, r_4\}$$

$$A = \{a_1, \dots, a_{16}\}$$

$$\xi = \{t, \lambda, \mu\}$$

$$M_0(b_1) = 1; M_0(b_2) = 1; M_0(b_3) = 1; M_0(b_{20}) = 1$$

Procedurile de tranziție sînt:

$$a_1 = (T(b_1, b_4), o, [T \rightarrow M(b_4(1)) := 1; M(b_4(2)) := \text{DEXP}(\lambda); \\ M(b_4(3)) := \text{DEXP}(\mu); M(b_4(4)) := \text{FM1}; M(b_4(7)) := \\ := M(b_4(2)) + M(b_4(3))])$$

$$a_2 = (T(b_2, b_5), o, [T \rightarrow M(b_5(1)) := 2; M(b_5(2)) := \text{DEXP}(\lambda); \\ M(b_5(3)) := \text{DEXP}(\mu); M(b_5(4)) := \text{FM2}; M(b_5(7)) := M(b_5(2)) + \\ + M(b_5(3))])$$

$$a_3 = (T(b_3, b_6), o, [T \rightarrow M(b_6(1)) := 3; M(b_6(2)) := \text{DEXP}(\lambda); \\ M(b_6(3)) := \text{DEXP}(\mu); M(b_6(4)) := \text{FM3}; M(b_6(7)) := M(b_6(2)) + \\ + M(b_6(3))])$$

$$a_4 = (T(b_4, b_7), M(b_4(7)), -)$$

$$a_5 = (T(b_5, b_8), M(b_5(7)), -)$$

$$a_6 = (T(b_6, b_9), M(b_6(7)), -)$$

$$a_7 = (Y_3(r_1, b_7, b_8, b_9, Q_1); (o, o, o), -)$$

$$a_8 = (T(Q_1, b_{10}), o, [T \rightarrow M(b_{10}(3)) := \text{DEXP}(\mu)])$$

$$a_9 = (J(b_{10}, b_{20}, b_{11}), o, -)$$

$$a_{10} = (X_3(r_2, b_{11}, b_{12}, b_{13}, b_{14}), (o, o, o), -)$$

$$a_{11} = (T(b_{12}, b_{15}), M(b_{12}(3)), -)$$

$$a_{12} = (T(b_{13}, b_{16}), M(b_{13}(3)), -)$$

$$a_{13} = (T(b_{14}, b_{17}), M(b_{14}(3)), -)$$

$$a_{14} = (Y_3(r_3, b_{15}, b_{16}, b_{17}, b_{18}), (o, o, o), -)$$

$$a_{15} = (T(b_{18}, b_{19}, b_{20}), o, [T \rightarrow M(b_{19}(5)) := M(b_{13}(5)) + M(b_{18}(2)); \\ M(b_{18}(6)) := M(b_{19}(5))(t)])$$

$$a_{16} = (X_3(r_4, b_{19}, b_1, b_2, b_3), (o, o, o), -)$$

4.3.3.3. SCHEMA LOGICA A PROGRAMULUI GPSS

In acest program facilitatea 1 reprezintă MC1, facilitatea 2 reprezintă MC2, facilitatea 3 reprezintă MC3, facilitatea 4 reprezintă MG. Sirul de așteptare 1 se formează la MG. Funcțiile 2, 3 și 4 reprezintă memoria cerută:

$$FM1(x) = \begin{cases} 2, & \text{dacă } x \in [0, 0.5) \\ 3, & \text{dacă } x \in [0.5, 1] \end{cases}$$

$$FM2(x) = \begin{cases} 1, & \text{dacă } x \in [0, 0.5) \\ 3, & \text{dacă } x \in [0.5, 1] \end{cases}$$

$$FM3(x) = \begin{cases} 1, & \text{dacă } x \in [0, 0.5) \\ 2, & \text{dacă } x \in [0.5, 1] \end{cases}$$




Fig. 4.3.3-4

4.3.A.4. ARHITECTURA 4. (pxpx1)

Dacă nu este disponibilă o MCX2 se poate utiliza o alternativă a arhitecturii 3.




Fig. 4.3.4-1

i) Un procesor lucrează cu MP numai prin intermediul MGP. Accesul la modulul de MC local are loc prin magistrala proprie MGP și prin MGL corespunzătoare. Pentru accesul la o MC externă procesorul utilizează MGP, MC și MGL a destinației.

ii) Conflictetele apar în utilizarea MGG și a MC.

iii) Ca în cazul arhitecturii 2 nu dă prioritate procesorului ce are controlul MGG.

iv) Ca și în cazul arhitecturii 1 activitatea procesorilor fiind simetrică, un procesor generează și primește mesaje astfel că un procesor este întrerupt cu o frecvență () dublă față de frecvența de generare a mesajelor.

$$\lambda = 2\lambda_p$$

(4.3.4-1)

v) Disciplina de deservire a coșilor este FIFO.

4.3.A 4.1. MODELAREA CU LANȚ MARKOV

Cazul (2x2x2)

În acest caz starea este definită () astfel:

$$\left(\begin{bmatrix} a_1 & b_1 \\ c_1 & d_1 \end{bmatrix}, \begin{bmatrix} a_2 & b_2 \\ c_2 & d_2 \end{bmatrix} \right) \quad (4.3.4.1-1)$$

Diagrama de tranziție a stărilor, este următoarea:




Fig. 4.3.4

Simetria sistemului poate fi utilizată pentru obținerea lanțului Markov comasat. Structura acestuia e similară cu a lanțului exact cu singura deosebire că procesoarele sînt ordonate conform stării lor (sînt grupate: procesoarele active împreună, procesoarele din condiție împreună,...) Fără a ține cont de numărul de ordine al procesorului ci numai de cel al memoriei. Poziția unei matrice a stării nu mai corespunde numărului de ordine al procesorului. Poziția numărului de ordine al memoriei indică poziția din sistemul ordonat (stare) de procesorul asociat.




Fig.4.3.4-3

După calculul probabilităților de tranziție valoarea puterii de prelucrare rezultă

$$P = \frac{6(S+2)}{7S^2 + 8S + 4} \quad (4.3.4.1-2)$$

$$\text{unde } S = 2S_p = 2S_t \frac{p-1}{p} \quad (4.3.4.1-3)$$

4.3. 4.2. MODEL CU SA




Fig. 4.3.4-4

4.3. 4.3. MODELUL CU ICE

Tranzițiile din fig. 4.3.4-5 au următoarea semnificație:

ție:

- a_1, a_2, a_3 - generează timpul cît procesorul este activ, cît va lucra cu memoria, memoria cerută;
- a_4, a_5, a_6 - prelucrare;
- a_7, a_8, a_9 - selectează cererea cea mai prioritară de la proceso-

- rul care a primit MGG) și o atangouă în girul la MGL;
- a_{10}, a_{11}, a_{12} - detașează o cerere din gir;
- a_{13}, a_{14}, a_{15} - alocare MGL;
- a_{16}, a_{17}, a_{18} - selectarea traseului în funcție de necesitatea alocării MGG;
- a_{19}, a_{20}, a_{21} - lucrul cu MGL, MG2 respectiv MG3;
- a_{22}, a_{23}, a_{24} - eliberare MGL;
- a_{25}, a_{26}, a_{27} - selectarea traseului marcajului în funcție de necesitatea eliberării MGG;
- a_{28} - selectarea marcajului care va primi MGG;
- a_{29} - alocare MGG;
- a_{30} - selectarea traseului marcajului în funcție de nume-
ria cerută;
- a_{31} - selectarea marcajului care va elibera MGG;
- a_{32} - eliberare MGG;
- a_{33} - selectarea traseului în funcție de MGL care trebuie eliberată.

Descrierea formală a modelului este:

$$L = \{b_1 [8], \dots, b_{43} [8], b_{44}, \dots, b_{47}\}$$

$$P = R = \{r_1, \dots, r_{10}\}$$

$$A = \{a_1, \dots, a_{33}\}$$

$$\xi = \{t, \lambda, \mu\}$$

$$M_0(b_1) = 1; M_0(b_2) = 1; M_0(b_3) = 1;$$

$$M_0(b_{44}) = 1; M_0(b_{45}) = 1; M_0(b_{46}) = 1; M_0(b_{47}) = 1$$

unde atributul 8 al marcajelor va fi 1 dacă MGG este alocată și 0 în caz contrar.

Procedurile de tranziție sînt:


$$a_1 = (T(b_{26}, b_1), 0, [T \rightarrow M(b_1(1)) := 1; M(b_1(2)) := M(b_1(2))/2]; \\ = \text{DEXP}(\lambda); M(b_1(3)) := \text{DEXP}(\mu); M(b_1(4)) := \text{EM}; M(b_1(7)) := \\ = M(b_1(2))/2] \}$$

a_2 și a_3 analog cu a_1


$$a_4 = (T(b_4, b_7), M(b_4(7)), -)$$

a_5 și a_6 analog cu a_4

FIG. 4.3.4-5



.. Analog pentru procesorul 2 și 3



$$a_7 = (Y(r_1, b_7, b_{35}, Q_1), o, -)$$

a_8 și a_9 analog cu a_7

$$a_{10} = (T(Q_1, b_{10}), o, -)$$

a_{11} și a_{12} analog cu a_{10}

$$a_{13} = (J(b_{10}, b_{42}, b_{13}), o, -)$$

a_{14} și a_{15} analog cu a_{13}

$$a_{16} = (X(r_4, b_{13}, b_{16}, b_{17}), (o, o), -)$$

a_{17} și a_{18} analog cu a_{16}

$$a_{19} = (T(b_{16}, b_{22}), M(b_{16}(7)), [T \rightarrow M(b_{22}(5)) := M(b_{22}(5)) := -M(b_{22}(5)) + M(b_{22}(2)); M(b_{22}(6)) := M(b_{22}(5))/t])$$

a_{20} și a_{21} analog cu a_{19}

$$a_{22} = (Y(r_7, b_{22}, b_{41}, b_{35}), (o, o, r), -)$$

a_{23} și a_{24} analog cu a_{22}

$$a_{25} = (X(r_{10}, b_{25}, b_{28}, b_{29}), (o, o), -)$$

a_{26} și a_{27} analog cu a_{25}

$$a_{28} = (Y_3(r_{19}, b_{17}, b_{19}, b_{21}, b_{34}), (o, o, o), -)$$

$$a_{29} = (J(b_{34}, b_{47}, b_{35}), o, [T \rightarrow M(b_{35}(8)) := 1])$$

$$a_{30} = (X_3(r_{14}, b_{34}, b_{35}, b_{36}, b_{37}), (o, o, o), -)$$

$$a_{31} = (Y_3(r_{15}, b_{29}, b_{31}, b_{33}, b_{33}), (o, o, o), -)$$

$$a_{32} = (F(b_{39}, b_{40}, b_{47}), o, [T \rightarrow M(b_{40}(8)) := o])$$

$$a_{33} = (X_3(r_{16}, b_{40}, b_{41}, b_{42}, b_{43}), (o, o, o), -)$$

unde FM este analogă cu cea din 3.5.2.2.

Procedurile de rezoluție sînt:

$$r_1 : [T \rightarrow M(r_1) := 1]$$

analog r_2 și r_3 .

$$r_4 : [(M(b_{13}(1)) = M(b_{13}(4))) \vee (M(b_{13}(8)) = 1) \rightarrow M(r_4) := 1 ; \\ T \rightarrow M(r_4) := 2]$$

analog r_5 și r_6

$$r_7 : [T \rightarrow M(r_7) := 1]$$

analog r_8 și r_9

$r_{10} : [(M(b_{25}(1)) = M(b_{25}(4))) \rightarrow M(r_{10}) = 1; T \rightarrow M(r_{10}) = 2]$

analog r_{11} și r_{12}

$r_{13} : [T \rightarrow M(r_{13}) = 1]$

$r_{14} : [(M(b_{35}(4)) = 1) \rightarrow M(r_{14}) = 1; (M(b_{35}(4)) = 2) \rightarrow M(r_{14}) = 2;$
 $T \rightarrow M(r_{14}) = 3]$

$r_{15} : [T \rightarrow M(r_{15}) = 1]$

$r_{16} : [(M(b_{40}(1)) = 1) \rightarrow M(r_{16}) = 1; (M(b_{40}(1)) = 2) \rightarrow M(r_{16}) = 2;$
 $T \rightarrow M(r_{16}) = 3]$

4.3.A.4.4. SCHEMA LOGICA A PROGRAMULUI DE SIMULARE

In acest program facilitățile au următoarea semnificație: 1-MC1; 2 - MC2; 3 - MC3 ; 4 - MGL1; 5 - MGL2; 6 - MGL3 ; 7 - MGG. Sirul de așteptare 1 se formează la MGL1, 2 la MGL2, 3 la MGL3 și 4 la MGG. Funcția FN2 reprezintă memoria cerută de oricare procesor și este analogă cu EM din modelul cu RE. Variabila 5 calculează $p2 + p3$, iar variabila 7, $p4 + 3$.




Fig.4.3.4-6


4.3.A.5. ARHITECTURA 5 : $(p \times m \times 2)$, $m > 1$, $m \leq p$ 

Fig. 4.3.5-1

- i) MC sînt externe tuturor procesoarelor.
- ii) Accesul la MC presupune ca ML și una din cele două MG să fie libere.
- iii) $m > 1$ altfel una din MG ar fi inutilă
dacă $p = m = 2$ SMM este de tip "crossbar"
- iv) Datorită faptului că MC trebuie adresate pentru citirea și scrierea mesajelor legătura dintre timpul mediu de prelucrare și timpul mediu dintre două mesaje la același procesor este $\lambda = 2\lambda_p$. (4.3.5-1)
- v) Disciplina de deservirea cozilor este FIFO.


4.3.A.5.1. MODEL SA

Acest caz va fi tratat și în cazul mai general $p \times m \times b$ cu b magistrale utilizînd modele de tip lanț Markov. Utilizînd însă chiar lanțurile Markov comasate conduce la un număr foarte mare de stări. Din acest motiv s-a recurs în acest caz la modelarea cu sisteme de cozi de așteptare de tip $M/L/2/P/P$ în care MG sînt singurele surse potențiale de conflict.

Urmînd modelul lui Palm $M/L/S$ și în aceleași condiții la modelul $M/M/1$ se pot deduce următoarele rezultate:

Spunem că sistemul de așteptare se află în starea S_j la momentul t dacă j procesoare nu sînt în stare activă. Evident dacă $j < b$ (numărul magistralelor) nu se formează șir de așteptare și există $b-j$ MGG libere; dacă $j > b$ apar șiruri de așteptare (în ordinea PIPS - FIFO).

-In intervalul $(t, t + \Delta t)$ pot avea loc următoarele tranziții.



i) $S_j \rightarrow S_1$ cu probabilitatea:

$$(1 - \mu_j) \Delta t [1 - (p-j)\lambda \Delta t], \text{ dacă } j = 0, 1, \dots, b-1$$

sau

$$(1 - \mu_b) \Delta t [1 - (p-j)\lambda \Delta t] \text{ dacă } j = b, b+1, \dots, p$$

ii) $S_{j+1} \rightarrow S_j$ cu probabilitatea:

$$(j+1)\mu \Delta t \text{ dacă } j = 0, 1, \dots, b-1$$

$$b\mu \Delta t \text{ dacă } j = b, b+1, \dots, p$$

iii) $S_{j-1} \rightarrow S_j$ cu probabilitatea

$$(p-j+1)\lambda \Delta t$$

Așadar:

Fig. 4.3.5-2

$$P_0(t+\Delta t) = \mu \Delta t P_1(t) + (1-p\lambda\Delta t)P_0(t) + \mathcal{O}(\Delta t)$$

$$\mathcal{O}(\Delta t) \rightarrow 0 \text{ c\u00e2nd } \Delta t \rightarrow 0$$

$$P_j(t+\Delta t) = \{1 - [u_j + (p-j)\lambda] \Delta t\} P_j(t) + (j+1)\mu \Delta t P_{j+1}(t) + (p-j+1)\lambda \Delta t P_{j-1}(t) + \mathcal{O}(\Delta t), \quad j = 1, 2, \dots, b-1$$

$$P_j(t+\Delta t) = \{1 - [b\mu + (p-j)\lambda] \Delta t\} P_j(t) + b\mu \Delta t P_{j+1}(t) + (p-j+1)\lambda \Delta t P_{j-1}(t) + \mathcal{O}(\Delta t), \quad j = b, b+1, \dots, p$$

Deci, \u00e2mp\u00e2r\u021btind cu Δt ambii membri ai ecua\u021biilor de mai sus \u0219i trec\u00e2nd la limit\u00e2 se ob\u021bine sistemul de ecua\u021bii diferen\u021biale:

$$\frac{d}{dt} P_0(t) = \mu P_1(t) - p\lambda P_0(t)$$

$$\frac{d}{dt} P_j(t) = -[\mu j + (p-j)\lambda] P_j(t) + (j+1)\mu P_{j+1}(t) + (p-j+1)\lambda P_{j-1}(t) \quad j=1, 2, \dots, b-1$$

$$\frac{d}{dt} P_j(t) = -[b\mu + (p-j)\lambda] P_j(t) + b\mu P_{j+1}(t) + (p-j+1)\lambda P_{j-1}(t) \quad j=b, b+1, \dots, p$$

In cazul echilibrului statistic:

$$\lim_{t \rightarrow \infty} P_j(t) = p_j \quad \text{\u0219i} \quad \frac{d}{dt} P_j(t) = 0$$

sistemul devine:

$$p\lambda p_0 = \mu p_1$$

$$(j+1)\mu p_{j+1} = [b\mu_j + (p-j)\lambda] p_j - (p-j+1)\lambda p_{j-1} \quad j = 1, 2, \dots, b-1.$$

$$b\mu p_{j+1} = [b\mu + (p-j)\lambda] p_j - (p-j+1)\lambda p_{j-1} \quad j = b, b+1, \dots, p.$$

Solu\u021biile acestui sistem s\u00e2nt:

$$p_j = \begin{cases} C_p^j S^j p_0 & \text{dac\u00e2 } j = 0, 1, \dots, b-1 \\ \frac{p(p-1)\dots(p-j+1)}{b^{j-p+1} (b-1)!} S^j p_0 & \text{dac\u00e2 } j = b, b+1, \dots, p. \end{cases}$$

Cum:

$$\sum_{j=0}^p p_j = 1$$

se obține: ..

$$p_0 = \left[\sum_{j=0}^{b-1} c_p^j s^j + \sum_{j=b}^p s^j \cdot \frac{p!}{b! (p-j)! b^{j-p}} \right]^{-1}$$

sau schimbînd indicii de sumare:

$$p_0 = \left[\sum_{j=0}^{b-1} c_p^j s^j + \frac{p!}{(p-b)! b!} s^b \sum_{k=0}^{p-b} \frac{(p-b)!}{(p-b-k)!} \left(\frac{s}{b}\right)^k \right]^{-1}$$

Notînd:

$$A(s, b; p-b) = \sum_{k=0}^{p-b} \frac{(p-b)!}{(p-b-k)!} \left(\frac{s}{b}\right)^k$$

și cum legea lui Poisson este dată de:

$$\tilde{p}(i, \alpha) = e^{-\alpha} \frac{\alpha^i}{i!}, \quad i \in \mathbb{N}$$

în care luăm $i = p - b$ și $\alpha = b s^{-1}$

Atunci:

$$\tilde{p}_0^{-1} = \sum_{j=0}^{b-1} c_p^j s^j + c_p^b s^b \frac{1 - \tilde{p}(i+1, \alpha)}{\tilde{p}(i, \alpha)}$$

sau:

$$\begin{aligned} p_0^{-1} &= \frac{1}{e^{-\alpha} \frac{\alpha^p}{p!}} \left[\sum_{k=0}^{b-1} \left(\frac{b}{s}\right)^{-k} \frac{b^k}{k! (p-k)!} e^{-\alpha} \alpha^p + \right. \\ &\quad \left. + \frac{s^b}{b! (p-b)!} e^{-\alpha} \alpha^p \frac{1 - \tilde{p}(i+1, \alpha)}{e^{-\alpha} \frac{\alpha^{p-b}}{(p-b)!}} \right] = \\ &= \frac{1}{p(p, \alpha)} \left[\sum_{k=0}^{b-1} \frac{b^k}{k!} \tilde{p}(p-k, \alpha) + \frac{b^b}{b!} (1 - \tilde{p}(i+1, \alpha)) \right] \end{aligned}$$

notînd:

$$E(p, b, \alpha) = \sum_{k=0}^{b-1} \frac{b^k}{k!} \tilde{p}(p-k, \alpha) + \frac{b^b}{b!} (1 - \tilde{p}(i+1, \alpha))$$

$$p_0 = \frac{\tilde{p}(p, \alpha)}{E(p, b, \alpha)}$$

și

$$p^j = \begin{cases} \frac{b^j}{j!} \cdot \frac{\tilde{p}(p-j, \alpha)}{E(p, b, \alpha)} & \text{dacă } j = 0, 1, \dots, b-1 \\ \frac{b^b}{b!} \cdot \frac{\tilde{p}(p-j, \alpha)}{E(j, b, \alpha)} & \text{dacă } j = b, b+1, \dots, p. \end{cases}$$

caz în care puterea de prelucrare P devine

$$P = \frac{\mu b}{\lambda} \cdot \frac{B(p-1, b, \alpha)}{B(p, b, \alpha)}$$

În cazul în care $b = 2$

$$P = \frac{2\mu}{\lambda} \cdot \frac{B(p-1, 2, \alpha)}{B(p, 2, \alpha)}$$

4.3.5.2. MODELUL CU RE

Tranzițiile din fig. 4.3.5-3 au următoarea semnificație:

- a_1, a_2, a_3 - generează timpul cît procesorul este activ, memoria cerută și timpul cît va lucra cu memoria;
- a_4, a_5, a_6 - prelucrare;
- a_7 - selectarea marcajului care va intra în șirul de așteptare pentru ocuparea unei MGG;
- a_8 - cerere de magistrală;
- a_9 - alocarea unei magistrale;
- a_{10} - selectarea traseului marcajului în funcție de memoria cerută;
- a_{11}, a_{12}, a_{13} - intrarea în șirul de așteptare la MC1, MC2, respectiv MC3;

- a_{14}, a_{15}, a_{16} - ieșirea din girul de așteptare respectiv;
- a_{17}, a_{18}, a_{19} - alocarea MC1, MC2 respectiv MC3;
- a_{20}, a_{21}, a_{22} - lucrul cu memoria MC1, MC2, respectiv MC3;
- a_{23}, a_{24}, a_{25} - eliberarea MC1, MC2 respectiv MC3;
- a_{26} - selectarea marcajului care va elibera o MGG;
- a_{27} - selectarea traseului marcajului în funcție de probe-sorul care a lucrat cu memoria.

59




Fig. 4.3.5-3

Macrorețeaua RH reprezintă alocatorul pentru cele 2 magistrale globale.

Descrierea formală a modelului este:

$$L = \{ b_1 [7], \dots, b_{28} [7], b_{29}, b_{30}, b_{31} \}$$

$$P = R = \{ r_1, r_2, r_3, r_4 \}$$

$$A = \{ a_1, a_2, \dots, a_{28} \}$$

$$\xi = \{ t, \lambda, \mu \}$$

$$M_0(b_1) = 1; M_0(b_2) = 1; M_0(b_3) = 1;$$

$$M_0(b_{29}) = 1; M_0(b_{30}) = 1; M_0(b_{31}) = 1.$$

Procedurile de tranziție sînt:

$$a_1 = (T(b_1, b_4), o, [T \rightarrow M(b_4(1)) := 1; M(b_4(2)) := \text{DEXP}(\lambda); \\ M(b_4(3)) := \text{DEXP}(\mu); M(b_4(4)) := \text{FM}; M(b_4(7)) := \\ = M(b_4(2))/2])$$

$$a_2 = (T(b_2, b_5), o, [T \rightarrow M(b_5(1)) := 2; M(b_5(2)) := \text{DEXP}(\lambda); \\ M(b_5(3)) := \text{DEXP}(\mu); M(b_5(4)) := \text{FM}; M(b_5(7)) := \\ = M(b_5(2))/2])$$

$$a_3 = (T(b_3, b_6), o, [T \rightarrow M(b_6(1)) := 3; M(b_6(2)) := \text{DEXP}(\lambda); \\ M(b_6(3)) := \text{DEXP}(\mu); M(b_6(4)) := \text{FM}; M(b_6(7)) := \\ = M(b_6(2))/2])$$

$$a_4 = (T(b_4, b_7), M(b_4(7)), -)$$

$$a_5 = (T(b_5, b_8), M(b_5(7)), -)$$

$$a_6 = (T(b_6, b_9), M(b_6(7)), -)$$

$$a_7 = (Y_3(r_1, b_7, b_8, b_9, Q_1), (o, o, o), -)$$

$$a_8 = (T(Q_1, b_{10}), o, -)$$

$$a_9 = (I(b_{10}, \text{OH}, b_{11}), o, -)$$

$$a_{10} = (X_3(r_2, b_{11}, b_{12}, b_{13}, b_{14}), (o, o, o), -)$$

$$a_{11} = (T(b_{12}, Q_2), o, -)$$

$$a_{12} = (T(b_{13}, Q_3), o, -)$$

$$a_{13} = (T(b_{14}, Q_4), o, -)$$

$$a_{14} = (T(Q_2, b_{15}), o, -)$$

$$a_{15} = (T(Q_3, b_{16}), o, -)$$

$$a_{16} = (T(Q_4, b_{17}), o, -)$$

$$a_{17} = (J(b_{15}, b_{29}, b_{18}), 0, -)$$

$$a_{18} = (J(b_{16}, b_{30}, b_{19}), 0, -)$$

$$a_{19} = (J(b_{17}, b_{31}, b_{20}), 0, -)$$

$$a_{20} = (T(b_{18}, b_{21}), M(b_{18}(3)), -)$$

$$a_{21} = (T(b_{19}, b_{22}), M(b_{19}(3)), -)$$

$$a_{22} = (T(b_{20}, b_{23}), M(b_{20}(3)), -)$$

$$a_{23} = (T(b_{21}, b_{24}), 0, -)$$

$$a_{24} = (T(b_{22}, b_{25}), 0, -)$$

$$a_{25} = (T(b_{23}, b_{26}), 0, -)$$

$$a_{26} = (Y_3(r_3, b_{24}, b_{25}, b_{26}, b_{27}), (0, 0, 0), -)$$

$$a_{27} = (F(b_{27}, b_{28}, RH), 0, [T \rightarrow M(b_{28}(5)) := M(b_{27}(5)) + \\ + M(b_{27}(2)); M(b_{28}(6)) := M(b_{28}(5))/t])$$

$$a_{28} = (X_3(r_4, b_{28}, b_1, b_2, b_3), (0, 0, 0), -)$$

Procedurile de rezoluție sînt :

$$r_1: [T \rightarrow M(r_1) := 1]$$

$$r_2: [(M(b_{11}(4)) = 1) \rightarrow M(r_2) := 1; (M(b_{11}(4)) = 2) \rightarrow M(r_2) := 2; \\ T \rightarrow M(r_2) := 3]$$


$$r_3: [T \rightarrow M(r_3) := 1]$$

$$r_4: [(M(b_{19}(1)) = 1) \rightarrow M(r_4) := 1; (M(b_{19}(1)) = \\ = 2) \rightarrow M(r_4) := 2; T \rightarrow M(r_4) := 3]$$

4.3.A.5.3. SCHEMA LOGICA A PROGRAMULUI GPSS

În acest program facilitatea 1 reprezintă MC1, facilitatea 2 MC2, facilitatea 3 MC3. Storage-ul 1 reprezintă cele două MGG. Sirurile de așteptare 1, 2, 3, 4 se formează la MC1, MC2, MC3 respectiv MGG. Funcția 2 este analoagă cu cea din 4.3.2.4. Variabila 8 reprezintă MGL necesară, în funcție de memoria cerută.

Fig. 4.3.6-4



4.3.4.6. ARHITECTURA 6 (p x p x 2)




Fig. 4.3.6-1

i) Memoria comună este distribuită în modulele locale ale fiecărui procesor.

ii) M L a fiecărui procesor este alcătuită din două părți: memorie proprie și memorie comună.

iii) Memoriile comune externe pot fi adresate utilizând MGL a sursei și a destinației cât și una din MGG.

iv) Procesoarele care au obținut accesul la una din MGG pot întrerupe procesarea ce lucrează cu MGL, Procesoarele întrerupte trec în starea blocată.

v) Disciplina de descriere a cozii este FIFO.

vi) Ca și în cazul magistralei unice

$$1/\lambda = 1/\lambda_p + 1/\mu$$

sau

$$\lambda = \lambda_p \mu / (\lambda_p + \mu)$$

4.3. 6.1. MODELARE CU LANȚURI MARKOV

Pentru starea sistemului se utilizează aceeași definiție

$$\left(\begin{bmatrix} a_1 & b_1 \\ c_1 & d_1 \end{bmatrix}, \dots, \begin{bmatrix} a_p & b_p \\ c_p & d_p \end{bmatrix} \right)$$

cu semnificațiile menționate anterior.

Cazul 6.1.

Un prim model aproximativ se obține redefinind starea astfel:

$$S = (n_{34}, n_2, n_0, n_1)$$

Se observă că $p - n_{34} - n_2 - n_0 - n_1$ procesoare a căror MGL este liberă stau în coadă pentru resurse ocupate.

$$S_0 = (p, 0, 0, 0)$$

$$S_1 = (p-2, 1, 1, 0)$$

$$S_2 = (p-3, 1, 1, 0)$$

$$S_3 = (p-2, 1, 0, 1)$$

$$S_4 = (p-3, 1, 0, 1)$$

$$S_5 = (p-4, 2, 2, 0)$$

$$S_6 = (p-5, 2, 2, 0)$$

⋮

⋮

⋮

$$S_{p+1} = (0, 2, 2, 0)$$

$$S_{p+2} = (p-4, 1, 1, 0)$$

$$S_{p+3} = (p-5, 1, 1, 0)$$

⋮

⋮

$$S_{2p-2} = (0, 1, 1, 0)$$

$$S_{2p-1} = (p-4, 2, 1, 1)$$

$$S_{2p} = (p-5, 2, 1, 1)$$

⋮

⋮

$$S_{3p-5} = (0, 2, 1, 1)$$

$$S_{3p-4} = (p-4, 1, 0, 1)$$

$$S_{3p-3} = (p-5, 1, 0, 1)$$

⋮

⋮

$$S_{4p-8} = (0, 1, 0, 1)$$

$$S_{4p-7} = (p-4, 2, 0, 2)$$

$$S_{4p-6} = (p-5, 2, 0, 2)$$

⋮

⋮

$$S_{5p-11} = (0, 2, 0, 2)$$

Sînt în total deci $5p - 10$ stări.

Diagrama de tranziție a stărilor pentru modelul 6.1. este.





Fig. 4.3.6-2

Cazul 6.1. (4x4x2)
 Diagrama de tranziție a stărilor




Fig. 4.3.6-3

Cazul 6.2:

În multe cazuri nivelul de detaliere al modelului 6.1 (cu diagrama de tranziție corespunzătoare și cu calculele laborioase legate de calculul probabilităților de tranziție corespunzătoare) este prea ridicat.

Un model mai aproximativ se poate obține înlocuind starea lanțului Markov astfel:

$$(n_3, n_2, n_{01}) \quad \text{unde } n_{01} = n_0 + n_1$$

În acest caz

$$s_0 = (p, 0, 0)$$

$$s_1 = (p-2, 1, 1)$$

$$s_2 = (p-3, 1, 1)$$

$$s_3 = (p-4, 1, 1)$$

$$s_4 = (p-5, 1, 1)$$

⋮

$$s_{p-1} = (0, 1, 1)$$

$$s_p = (p-4, 2, 2)$$

$$s_{p+1} = (p-5, 2, 2)$$

⋮

$$s_{2p-4} = (0, 2, 2)$$

Lanțul rezultat are deci $2p-3$ stări.

Diagrama de tranziție a stărilor pentru cazul 6.2.




Fig. 4.8.6-4

Fig. 4.3.6-5
 Diagrama de tranziție a stărilor.




Fig. 4.3.6-5

4.3.6.2 MODELUL CU RE

Tranzițiile din fig. 4.3.6-5 au următoarea semnifica-

ție:

- a_1, a_2, a_3 - selectarea marcajului care va iniția un nou ciclu;
- a_4, a_5, a_6 - generarea timpului cit procesorul este activ, a memoriei cerute și a timpului de lucru cu memoria;
- a_7, a_8, a_9 - prelucrare;
- a_{10}, a_{11}, a_{12} - selectarea cererii mai prioritare;
- a_{13}, a_{14}, a_{15} - atașarea cererii la girul de așteptare la MGL1, MGL2 respectiv MGL3;
- a_{16}, a_{17}, a_{18} - detașarea unei cereri din gir;
- a_{19}, a_{20}, a_{21} - alocarea MGL1, MGL2 respectiv MGL3;
- a_{22}, a_{23}, a_{24} - selectarea traseului marcajului în funcție de memoria cerută;
- a_{25}, a_{26}, a_{27} - lucrul cu MGL1, MGL2 respectiv MGL3;
- a_{28}, a_{29}, a_{30} - eliberarea MGL1, MGL2 respectiv MGL3;
- a_{31}, a_{32}, a_{33} - selectarea traseului marcajului în funcție de procesorul care a utilizat MGL1, MGL2 respectiv MGL3;
- a_{34} - selectarea marcajului în vederea atașării la girul de așteptare la MGL;

- a_{35} - atagarea cererii în șir ;
 a_{36} - detașarea unei cereri din șir;
 a_{37} - alocarea unei MGG;
 a_{38} - selectarea traseului marcajului în funcție de memoria cerută;
 a_{39} - selectarea marcajului care va elibera o MGG;
 a_{40} - eliberarea unei MGG;
 a_{41} - selectarea traseului marcajului în funcție de procesorul care a emis cererea ;

Descrierea formală a modelului este:

$$L = \{b_1[8], \dots, b_{47}[8], b_{48}, b_{49}, b_{50}\}$$

$$P = R = \{r_1, r_2, r_{16}\}$$

$$A = \{a_1, \dots, a_{41}\}$$

$$\xi = \{t, \lambda, \mu\}$$

$$M_0(b_{45}) = 1; M_0(b_{46}) = 1; M_0(b_{47}) = 1$$

Alocatorul de resurse RI are capacitatea 2.

Procedurile de tranziție sînt:

$$a_1 = (Y(r_1, b_{31}, b_{45}, b_1), (0, 0), -)$$

Analog a_2 și a_3

$$a_4 = (T(b_4, b_1), 0, [T \rightarrow M(b_4(1)) := 1; M(b_4(2)) := \text{DEXP}(\lambda); M(b_4(3)) := \text{DEXP}(\mu); M(b_4(4)) := \text{FM}; M(b_4(7)) := M(b_4(2)) + M(b_4(3))])$$

Analog a_5 și a_6

$$a_7 = (T(b_4, b_7), M(b_4(7)), -)$$

Analog a_8 și a_9

$$a_{10} = (Y(r_4, b_7, b_{37}, b_{10}), (0, 0), [M(b_{10}(3)) := \text{DEXP}(\mu)])$$

Analog a_{11} și a_{12}

$$a_{13} = (T(b_{10}, Q_1), 0, -)$$

Analog a_{14} și a_{15}


$$a_{16} = (T(Q_1, b_{13}), 0, -)$$

Analog a_{17} și a_{18}

$$a_{19} = (Y(b_{13}, b_{48}, b_{16}), 0, -)$$

Analog a_{20} și a_{21}

Fig. 4.3.6-6



$$a_{22} = (X(r_7, b_{16}, b_{19}, b_{20}), (0, 0), -)$$

Analog a_{23} și a_{24}

$$a_{25} = (T(b_{19}, b_{25}), K(b_{19}(3)), -)$$

Analog a_{26} și a_{27}

$$a_{28} = (F(b_{25}, b_{28}, b_{48}), 0, [T \rightarrow M(b_{28}(5)) := K(b_{25}(5)) + K(b_{25}(2)); \\ M(b_{28}(6)) := M(b_{28}(5))/t])$$

Analog a_{29} și a_{30}

$$a_{31} = (X(r_{10}, b_{28}, b_{31}, b_{32}), (0, 0), -)$$

Analog a_{32} și a_{33}

$$a_{34} = (Y_3(r_{13}, b_{20}, b_{22}, b_{24}, b_{37}), (0, 0, 0), -)$$

$$a_{35} = (T(b_{37}, Q_4), 0, -)$$

$$a_{36} = (T(Q_4, b_{38}), 0, -)$$

$$a_{37} = (J(b_{38}, RH, b_{39}), 0, [T \rightarrow M(b_{39}(8)) := 1])$$

$$a_{38} = (X_3(r_{14}, b_{39}, b_{40}, b_{41}, b_{42}), (0, 0, 0), -)$$

$$a_{39} = (Y_3(r_{15}, b_{32}, b_{34}, b_{36}, b_{43}), (0, 0, 0), -)$$

$$a_{40} = (F(b_{43}, b_{44}, RH), 0, [T \rightarrow M(b_{44}(8)) := 0])$$

$$a_{41} = (X_3(r_{16}, b_{44}, b_{45}, b_{46}, b_{47}), (0, 0, 0), -)$$

Procedurile de rezoluție sînt :

$$r_1 : [T \rightarrow M(r_1) := 1]$$

Analog r_2, r_3 .

$$r_4 : [T \rightarrow M(r_4) := 2]$$

Analog r_5, r_6 .

$$r_7 : [(M(b_{16}(4)) = M(b_{16}(1))) \rightarrow (M(b_{16}(8)) = 1) \rightarrow M(r_7) := 1 ; \\ T \rightarrow M(r_7) := 2]$$

Analog r_8, r_9 .

$$r_{10} : [(M(b_{28}(4)) = M(b_{28}(1))) \rightarrow M(r_{10}) := 1; T \rightarrow M(r_{10}) := 2]$$

Analog r_{11}, r_{12} .

$$r_{13} : [T \rightarrow M(r_{13}) := 1]$$

$$r_{14} : [(M(b_{39}(4)) = 1) \rightarrow M(r_{14}) := 1; (M(b_{39}(4)) = 2) \rightarrow M(r_{14}) := 2; \\ T \rightarrow M(r_{14}) := 3]$$

$$r_{15} : [T \rightarrow M(r_{15}) := 1]$$

$r_{16} : \left[\begin{array}{l} (M(b_{44}(1))=1) \rightarrow M(r_{16}) := 1; (M(b_{44}(1))=2) \rightarrow M(r_{16}) := 2; \\ T \rightarrow M(r_{16}) := 3 \end{array} \right]$

4.3.6.3 SCHEMA LOGICA A PROGRAMULUI GPSS

Semnificația facilităților utilizate este următoarea: facilitatea 1 reprezintă MGL, 2-MG2, 3-MG3, 4-MGL1, 5-MGL2, 6-MGL3. Storage-ul 1 reprezintă cele două MGG. Sirurile de așteptare 1, 2, 3, 4, se formează la MGL1, MGL2, MGL3, respectiv MGG. Funcția 2 reprezintă memoria cerută. Variabila 8 reprezintă P4+3 (MGL necesară).




Fig.4.3.6-7

4.3.7 ARHITECTURA 7. (pxpx2)

Această arhitectură constituie o variantă mai performantă a arhitecturii 6.




Fig 4.3.4.7-1

i) Se evită ca un procesor (de exemplu procesorul 1) să intre într-o stare în care este împiedicat să lucreze cu o MC externă, de către un procesor extern care utilizează MC1.

ii) Se consideră că cererile venind de la MC3 pot întrerupe orice procesor (care trece în starea blocat).

iii) ~~Se consideră că cererile venind de la MC3 pot întrerupe orice procesor (care trece în starea blocat).~~

iv) Strategia de deservire este FIFO

$$v) \frac{1}{\lambda} = \frac{1}{\lambda_p} + \frac{1}{\mu} \quad \text{sau} \quad \lambda = \frac{\lambda_p \mu}{\lambda_p + \mu} \quad (4.37-1)$$

Lanțul Markov exact care modelează comportarea sistemului are starea definită ca în cazul arhitecturii 6. Dispare automat situația ca un procesor să treacă în coada de așteptare pentru o resursă externă fiindcă magistrala sa locală este ocupată.

4.3.7.1 MODELUL APROXIMATIV 7.1 (p x p x 2)

Acest model este construit ca în cazul 5.1

Starea va fi deci descrisă de tripletul

$$(n_{34}, n_2, n_0)$$

$p - (n_{34} + n_2 + n_0)$ procesoare vor sta în coadă pentru resurse ocupate.

Stările lanțului Markov corespunzător vor fi:

$$\begin{array}{ll} s_0 = (p, 0, 0) & s_{2p} = (p-4, 2, 1) \\ s_1 = (p-2, 1, 1) & s_{2p+1} = (p-5, 2, 1) \\ s_2 = (p-2, 2, 0) & \vdots \\ s_3 = (p-3, 1, 1) & \vdots \\ s_4 = (p-3, 2, 1) & \vdots \\ s_5 = (p-3, 2, 0) & s_{3p-4} = (0, 2, 1) \\ s_6 = (p-4, 2, 2) & s_{3p-3} = (p-4, 2, 0) \\ s_7 = (p-5, 2, 2) & s_{3p-4} = (p-5, 2, 0) \\ \vdots & \vdots \\ s_{p+2} = (0, 2, 2) & s_{4p-7} = (0, 2, 0) \\ s_{p+3} = (p-4, 1, 1) & \\ s_p = (p-5, 1, 1) & \\ \vdots & \\ s_{2p-1} = (0, 1, 1) & \end{array}$$

Lanțul conține deci 4 p-6 stări.

Diagrama de tranziție a stărilor.




Fig. 4.3.7-2

4.3.7.2

CASUL 7 (4A4A2)

Modelul aproximativ.

Diagrama de tranziție a stărilor




Fig. 4.3.7-3

4.3.7.3 MODELUL CU RE

Modelul cu RE din acest caz trebuie să conțină pe lângă ceea ce se vede în fig. 4.3.7-4 încă două porțiuni identice pentru p_2 și p_3 , precum și porțiunea de alocare și eliberare a unei MGG așa cum apare în modelul precedent.




Fig. 4.3.7-4

Tranzițiile din fig. 4.3.7-4 cu următoarea semnificație:

a_1, \dots, a_9 analog cu cazul precedent;

a_{10}, a_{11}, a_{12} analog cu a_{22}, a_{23}, a_{24} din cazul precedent;

a_{13}, a_{14}, a_{15} analog cu a_{10}, a_{11}, a_{12} din cazul precedent;

a_{16}, \dots, a_{24} analog cu a_{13}, \dots, a_{21} din cazul precedent;

a_{25}, \dots, a_{33} analog cu cazul precedent.

Descrierea formală a modului este identică cu cea din cazul precedent.

Procedurile de tranziție sînt analoge cu cele din cazul precedent conform specificațiilor de mai sus.

Procedurile de tranziție sînt:

$r_1 : [T \rightarrow M(r_1) : = 1]$

analog r_2, r_3

$r_4 : [(M(b_7(4)) = 1) \rightarrow M(r_4) : = 1; T \rightarrow M(r_4) : = 2]$

analog r_5, r_6 .

$r_7 : [T \rightarrow M(r_7) : = 2]$

analog r_8, r_9 .

$r_{10} : [(M(b_{28}(1)) = M(b_{28}(4))) \rightarrow M(r_{10}) : = 1; T \rightarrow M(r_{10}) : = 2]$

analog r_{11}, r_{12} .

4.3.7.4 Schema logică a programului GPS

Facilitățile din acest program au următoarea semnificație: facilitatea 1 reprezintă MGL, 2 - MC2, 3 - MC3, 4 - MGL1, 5 - MGL2, 6 - MGL3. Sorage-ul 1 reprezintă cele două MGL. Funcția 2 reprezintă memoria cerută. Variabila 8 calculată cu $p_4 + 3$, reprezintă MGL necesară:




Fig. 4.3.7-5

4.3.8 ARHITECTURA 6, (p_xp_x2)




Fig 4.3.8-1

i) Se presupune în acest caz că se folosesc memorii cu mai multe porturi care permit mai multe accesuri simultane. În acest caz ele sînt accesibile direct de la MGG.

ii) Singurele surse de conflict între procesoarele constituie cele 2 MGG.

iii) Mesajele sînt schimbate între procesoare ca în cazul arhitecturii 6.

$$iv) \frac{1}{\lambda} = \frac{1}{\lambda_p} + \frac{1}{\mu} \quad (4.3.8-1)$$

4.3.8.4 Model cu SA

Această arhitectură poate fi studiată utilizând ca în cazul arhitecturii 5 un sistem de cozi de așteptare de tipul M/M/2/P/P




Fig. 4.3.8-2

4.3.8.2 MODELUL CU RE

Porțiunea de model din fig. 4.3.8-3 trebuie completată ca și în cazul precedent pentru a obține modelul complet al arhitecturii 8.




Fig. 4.3.8-3

Tranzițiile din fig. 4.3.8.3 au următoarea semnificație:

- a_1, \dots, a_9 - analog cu cazul 6;
- a_{10}, a_{11}, a_{12} - analog cu a_{22}, a_{23}, a_{24} din cazul 6;
- a_{13}, a_{14}, a_{15} - lucrul cu MC1;
- a_{16} - selectarea traseului în funcție de memoria cerută;
- a_{19}, a_{21}, a_{23} - lucrul cu MC2;
- a_{20}, a_{22}, a_{24} - lucrul cu MC3;
- a_{25}, a_{26}, a_{27} - selectarea marcajului care va elibera o MCC;
- a_{28}, a_{29}, a_{30} - calculul atributelor 5 și 6.

Descrierea formală a modelului este:

$$L = \{ b_1 [7], \dots, b_{47} [7] \}$$

$$P = L = \{ r_1, \dots, r_{16} \}$$

$$A = \{ a_1, \dots, a_{30}, a_{34}, \dots, a_{41} \}$$

$$\xi = \{ t, \lambda, \mu \}$$

$M_0(b_1) = 1$; $M_0(b_2) = 1$; $M_0(b_3) = 1$.

Procedurile de tranziție sînt :

a_1, \dots, a_6 sînt identice cu cele din cazul arhitecturii 6.

$a_7 = (T(b_4, b_7), M(b_4(7)), [T \rightarrow M(b_7(3)) := \text{DRXP}(\mu)])$

analog a_1, a_9 .

$a_{10} = (X(r_4, b_7, b_{10}, b_{11}), (o, o), -)$

analog a_{11}, a_{12} .

$a_{13} = (T(b_{10}, b_{16}), M(b_{10}(3)); [T \rightarrow M(b_{16}(5)) := M(b_{16}(5)) +$
 $+ M(b_{16}(2)); M(b_{16}(6)) := M(b_{16}(5))/t])$

analog a_{14}, a_{15} .

$a_{16} = (X(r_7, b_{40}, b_{17}, b_{18}), (o, o), -)$

analog a_{17}, a_{18} .

$a_{19} = (T(b_{17}, b_{25}), M(b_{17}(3)), -)$

analog a_{21}, a_{23} .

$a_{20} = (T(b_{18}, b_{26}), M(b_{18}(3)), -)$

analog a_{22}, a_{24} .

$a_{25} = (Y(r_{10}, b_{25}, b_{26}, b_{21}), (o, o), -)$

analog a_{26}, a_{27} .

$a_{28} = (T(b_{31}, b_{34}), o, [T \rightarrow M(b_{34}(5)) := M(b_{31}(5)) + M(b_{31}(2));$
 $M(b_{34}(6)) := M(b_{34}(5))/t.]$

analog a_{29}, a_{30} .

Procedurile de rezoluție sînt :

r_1, \dots, r_6 - analog ca în cazul arhitecturii 6.

$r_7 = [(M(b_{20}(4)) = 2) \rightarrow M(r_7) := 1; T \rightarrow M(r_7) := 2]$

analog r_8, r_9 .


$r_{10} : [T \rightarrow M(r_{10}) := 1]$

analog r_{11}, r_{12} .

4.3.8.3 SCHEMA LOGICA A PROGRAMULUI GPSS

În acest program storage-urile 1, 2, 3, 4 reprezintă MC1, MC2, MC3 (cu capacitatea 3 - fiind memorii cu 3 căi de acces)

respectiv cele două MGC. Sirul de așteptare 1 se formează la MGC.



4.3.8 ARHITECTURA J (PRIMAR) PENTRU B




Fig. 4.3.9-1 Fig. 4.3.9-1

i) Procesoarele și MC sînt conectate printr-un set de b MGG.

ii) Fiecare MGG poate conecta orice procesor la orice MC.

iii) Fiecare procesor are acces exclusiv la o MP.

iv) Schimbul de mesaje are loc printr-o canală MC în care procesorul expeditor scrie și din care procesorul destinatar citește cînd condițiile de rendez-vous sînt satisfăcute.

v) Conflictele pot apărea atît datorită MGG partajate cît și a MC partajate.

Model cu SA




Fig. 4.39-2

4.3.9.1 MODELUL APROXIMATIV 9.1 ($p \times m \times b$) $p \geq m > b$.

Starea sistemului este reprezentată de perechea


(n_2, n_1)

unde n_2 = numărul procesoarelor care lucrează o memorie externă comună

n_1 = numărul procesoarelor în coadă pentru o resursă

evident $p = n_2 + n_1$

Modelul rezultat va fi un lanț Markov comasat având următoarea diagramă de tranziție a stărilor



Numărul total de stări este :

$$N = 1 + \frac{b(b+1)}{2} + b(p-b) = 1 + b \left[p + \frac{1}{2}(1-b) \right]$$

Fig. 4.3.9-3

Frecvențele de tranziție sînt evaluate presupunînd că fiecare procesor activ poate solicita orice memorie cu aceeași probabilitate. În plus se presupune că fiecare procesor din coadă poate solicita orice MC, curent ocupată, cu aceeași probabilitate (cînd o magistrală devine liberă).

Presupunînd că sîntem în starea $(i; j)$, pot apărea tranziții în cel mult patru stări vecine:

$$(i+1, j), (i-1, j), (i, j+1), (i, j-1)$$

tranziții notate respectiv

$$i \rightarrow i+1, i \rightarrow i-1, j \rightarrow j+1, j \rightarrow j-1$$

Frecvențele de apariție a acestor tranziții sînt:

$$F(i \rightarrow i+1) = (p-i-j)\lambda \frac{m-i}{m} \quad \begin{array}{l} 0 \leq i < b \\ p-1-j > 0 \end{array}$$

$$F(i \rightarrow i-1) = \begin{cases} i\mu \left[\frac{i-1}{i}\right]^j & i < b \\ b\mu \left[\frac{b-1}{m}\right]^j & i = b \end{cases}$$

$$F(j \rightarrow j+1) = \begin{cases} (p-i-j) \frac{j}{m} \lambda & i < b, p-i-j > 0 \\ (p-b-j)\lambda & i = b, p-b-j > 0 \end{cases}$$

$$F(j \rightarrow j-1) = i\mu - F(i \rightarrow i-1)$$

4.3.4.2 MODELUL 9.2. $(p \times m \times b) \quad p \geq am > b$

Starea lanțului Markov este definită ca în cazul modelului 9.1.

Starea lanțului Markov comasat poate fi definită pornind de la un lanț Markov mai precis cu starea:

$$(n_2, pr_1, pr_2, \dots, pr_b, pr_{b+1}, pr_{b+2}, \dots, pr_m)$$

unde

pr_1, pr_2, \dots, pr_b sînt numerele de ordine a procesoarelor care lucrează cu o MC aranjate în ordine descrescătoare;

$pr_{b+1}, pr_{b+2}, \dots, pr_m$ sînt numerele de ordine a procesoarelor în coadă pentru o MC inaccesibilă din lipsa unei MC, aranjate în ordine descrescătoare.

În acest caz metoda de evaluare a frecvențelor de tranziție presupune că se știe numărul de stări comasate într-o macrostare. Se adună toate frecvențele de tranziție din stările comasate către fiecare stare vecină și se definește frecvența de tranziție ca fiind raportul dintre suma frecvențelor și numărul de stări comasate.

Dacă se comasează stările $\{s_i\}$, $i = 1, \dots, L$ în macrostarea X_1 stările $\{t_j\}$, $j=1, \dots, M$ în macrostarea X_2 , și dacă frecvențele de tranziție din s_i în t_j ale lanțului inițial, sînt $r_{si,tj}$ atunci frecvența de tranziție din X_1 în X_2 este dată de

$$F_{x_1, x_2} = \frac{1}{L} \sum_{i=1}^L \sum_{j=1}^M r_{si,tj}$$

În cazul în care stările comasate au probabilități staționare legale nu se comite nici o eroare. În caz contrar noile frecvențe sînt aproximative.

Accastă metodă este dificil de aplicat în cazul general $p \times m \times b$ deoarece numărul de stări ale lanțului inițial este din ce în ce mai mare.

Notăm cu ℓ suma dintre numărul de procesoare, lucrînd cu MC, și numărul de procesoare din coadă. Se observă că ℓ este în același timp diferența dintre numărul total de procesoare și numărul procesoarelor active.

$\ell = 0$ apare o singură stare ;

$\ell = 1$ apare o singură stare ;

$\ell = 2$ apar două stări (una cu un procesor lucrînd cu MC și una în coadă);

$n_2 = 1$ apare o stare,

Se știe că numărul partițiilor neordonate a unei mulțimi de n elemente în k părți, $k, n \in \mathbb{Z}$ este:

$$c_k(n) = c_k(n-k) + c_{k-1}(n-k) + \dots + c_1(n-k) + c_0(n-k)$$

unde $c_k(n) = 0$ $n < k, k < 0$

$$c_0(n) = 0 \quad n > 0$$

$$c_k(k) = 1 \quad k > 0$$

Numărul stărilor cu $n_2 = i$, $i < b$, $\ell \geq 3$ este $p_i(\ell)$

Din acestea $p_{i-k}(\ell-i)$ au k cozi, la memorie, vide.

Numărul stărilor dintr-un SMI ($p \times m \times b$) cu $\ell = k+b$,

$\ell > b + 1$, $n_m = b$, este:

$$\sum_{j=0}^k [c_b(j+b) c_{m-b}(k-j+m-b)] \quad k \leq p-b$$

Din acestea $c_b(\ell)$ stări nu au nici un procesor în coadă pentru MC, în scopul de a lucra cu o MC.

Iar $c_{b-j}(\ell-b)$ este numărul stărilor fără coadă la MC și fără coadă la $j < b$ din memorie.

Numărul stărilor în care există procesoare în coadă - pentru MCG este:

$$\sum_{j=0}^{k-1} [c_b(j+b)c_{m-b}(k-j+m-b)] \quad , \quad k \leq p-b$$

Numărul stărilor ce au procesoare în coadă pentru o MCG și cu cel puțin o coadă vidă la MC Săpăte este:

$$\sum_{j=0}^{k-1} c_{b-1}(j+b-1) \quad k \leq p-b$$

Frecvențele de tranziție din cazul 9.1 rămân neschimbate cu o singură excepție

$$F(i \rightarrow i-1) = \begin{cases} \frac{\sum_{n=0}^i n \mu c_{i-n}(j)}{c_i (i+j)} & i < b \\ \frac{\sum_{n=0}^b n \mu c_{b-n}(i+j-b)}{\sum_{n=0}^{i-b} c_b (n+b)c_{m-b}(i-n+m-2b)} & i = b \end{cases}$$

4.3.9.3 MODELUL 9.3 (p x m x b) $p > m > b$

Modelele precedente deși foarte generale conduc la calcule analitice deosebit de laborioase. Din acest motiv am studiat și cel mai simplu model în care starea este un sector care reprezintă numărul procesoarelor active. Nu se mai ține o evidență a stării cozilor interne. Frecvențele de tranziție au fost calculate utilizând tehnica de mediere propusă în cadrul modelului 9.2.

Diagrama de tranziție a stărilor:




Fig. 4.3.9-4

Dacă ne notăm cu $\tilde{u}(i)$ probabilitatea staționară a stării i atunci:

$$\tilde{u}(i) = \left[\frac{\lambda}{\mu} \right]^{p-i} \frac{p!}{i!} \prod_{k=1}^{p-i} \beta_k^{-1} \tilde{u}(p)$$

$$\tilde{u}(p) = \left[1 + \sum_{j=0}^{p-1} \left[\left(\frac{\lambda}{\mu} \right)^{p-j} \cdot \frac{p!}{j!} \prod_{k=1}^{p-j} \beta_k^{-1} \right] \right]^{-1}$$

unde

$$\beta_i = \frac{\sum_{j=1}^{b-1} j p_j(i) + b \sum_{j=0}^{i-b} [p_b(j+b) p_{m-b}(i-2b-j+m)]}{\sum_{j=1}^{b-i} p_j(i) + \sum_{j=0}^{i-b} [p_b(j+b) p_{m-b}(i-2b-j+m)]} \quad i \geq 1$$

β_i este raportul dintre suma frecvențelor de tranziție din toate stările cu $p-i$ procesoare active în stările cu $p-i+1$ procesoare active, și numărul stărilor cu $p-i$ procesoare active.

Puterea de prelucrare va fi:

$$P = \sum_{i=1}^p i \tilde{u}_i = \sum_{i=1}^p \frac{\left[\frac{\lambda}{\mu} \right]^{p-i} \frac{p!}{(i-1)!} \prod_{k=1}^{p-i} \beta_k^{-1}}{1 + \sum_{j=0}^{p-i} \left[\left(\frac{\lambda}{\mu} \right)^{p-j} \frac{p!}{j!} \prod_{k=1}^{p-j} \beta_k^{-1} \right]}$$

4.4. ANALIZA COMPARATIVĂ A REZULTATELOR SIMULĂRII.

Rezultatele prezentate în continuare sînt obținute pe bază modelelor analitice și a celor de simulare GPSS. Dat fiind complexitatea mare a calculului analitice este dificil ca ele să fie utilizate pentru modele mai complexe. Simularea oferă la acest nivel o alternativă viabilă pentru estimarea performanțelor SER propuse.

Din multitudinea parametrilor standard oferiți de protocoalele GPSS s-au utilizat numai aceia care au permis calculul numărului mediu de procesoare active la o încărcare dată.

Estimările obținute, deși trebuie privite cu o anumită prudență datorată faptului că ele neglijează o mare parte a pierderilor de performanță datorate problemelor de sincronizare între procese și/sau procesoare. Pe de altă parte s-a menținut ipoteza unor încărcări între 0 și 1 deci relativ mici.

În ceea ce privește prețul de cost s-a presupus pur și simplu că el este o funcție liniară în care valoarea inițială depinde de costul magistralelor și a altor prețuri independente de numărul procesoarelor; panta depinzând exclusiv de numărul de procesoare. Arhitecturile care depășesc ca număr 10 - 20 de procesoare nu mai satisfac ipotezele de modelare ale intrînd în clasa SMM cu prelucrare masivă pentru care atât posibilitățile cît și prețul sînt mai mari.

Rezultatele numerice obținute, în ciuda ipotezelor simplificatoare, sînt în acord cu performanțele așteptate intuitiv de proiectant. Ele permit o judecată onestă asupra diverselor arhitecturi pentru diverse încărcări, și număr total de procesoare și magistrale.

Toate rezultatele tabelate și graficele sînt obținute cu ajutorul simulării GPSS sau cu ajutorul modelelor analitice (acolo unde a fost posibil și rezonabil).

i) Cazul $b = 1$, $p = 2$ ilustrat în figurile cît și în tabelele ilustrează

Arhitectura 3 (A3) este superioară arhitecturii 4 (A4) care la rîndul ei e superioară arhitecturilor A1 și A2. Arhitecturile 1 și 2 se comportă astfel: pentru încărcări ușoare A1 e superioară, A2 (surprinzător căci A1 generează în medie mai multe apelări ale MGG). Rezultatul se datorează faptului că la încărcări mici, întîrzierile introduse de coadă sînt și ele mici, conflictele putînd fi deci neglijate. În cazul A2 fiecare acces la o memorie externă blochează un procesor, a cărui probabilitate de a fi activ pe magistrala sa locală este foarte mare în cazul încărcărilor mici. Performanțele celor două arhitecturi sînt similare pentru $S_p = 0,5$. Pentru încărcări mai mari A2 devine mai avantajoasă. În scopul comparării se vor utiliza însă mai ales încărcările mici, căci un SMM bine proiectat lucrează în această zonă a caracteristicilor sale. Descompunerea sarcinilor procesoarelor în procese, alocarea lor corectă și sincronizarea judicioasă au ca scop ultim tocmai reducerea încărcării SMM.

Pentru încărcări deosebit de mici performanțele arhitecturilor sînt aproape identice și A1 nu pare a fi o alegere rea dat fiind simplitatea ei. Pentru sisteme cu încărcări mari utilizarea unor memorii locale comune separate de memoriile proprii se justifică numai în cazul memoriilor cu două porturi.

Rezultatele indicate de fig.2,3,4 pentru $p=2, 5$, 10 confirmă aprecierile anterioare. La creșterea numărului de procesoare performanțele arhitecturilor A2, A3 și A4 devin similare

și tind să devină identice. A3 nu mai este net avantajoasă față de A2 și A4, lucru care pentru încărcări mari se explică intuitiv prin efectul de gîtuire datorat MGG.

A4 pare să se situeze constant ca performanțe între A2 și A3 independent de numărul de procesoare, lucru foarte important căci ea este un bun candidat pentru SLM foarte mari. Încreșterea curbelor A1 și A2 are loc la încărcări foarte mici.

Odată cu creșterea numărului comunicațiilor interprocesor A1 devine semnificativ mai puțin performanța ca celelalte.

ii) Cazul $b = 2$, figurile și tabelele

O primă concluzie ce se desprinde este că în cazul A5 este că creșterea numărului de procesoare peste 12 duce la o creștere îndoielnică a performanțelor. A5 nu poate constitui o soluție acceptabilă pentru SLM mari, în care așa cum s-a presupus procesoarele interacționează prin schimbări de mesaje. Transferul unui singur mesaj necesită două apelări ale memoriilor comune dublînd aproape traficul pe magistrale față de A6, A7, A8.

O comparație a performanțelor celor patru arhitecturi pentru o încărcare fixă arată că A8 e superioară lui A7 care la rîndul ei e superioară lui A6. În cazul SLM mari după atingerea saturației diferențele tind să crească și este unul din factorii critici ai sistemului. În cazul a 12 procesoare diferențele sînt deja foarte mici.

O comparație a puterii de prelucrare în cazul $b = 1$ și $b = 2$ arată că la saturație puterea de prelucrare a SLM cu două MGG este dublă față de a SLM cu o MGG. Rezultatul este foarte intuitiv căci la saturație factorul critic devine rețeaua de interconectare.





În final se poate remarca că diferența între A7 și A8 e mult mai mare decît între A2 și A3. Utilizarea memoriilor cu porturi multiple prezintă se pare interes numai pentru SLM de mare performanță.





Complexitatea modelelor analitice este deja foarte mare în cazul a două magistrale fapt care a condus la utilizarea de modele analitice aproximative și numai pentru SLM de mici dimensiuni.





Cazul MA cu b magistrale a fost abordat pentru cîteva situații particulare $(4 \times 3 \times 2)$, $(4 \times 4 \times 3)$, $(6 \times 4 \times 1)$, $(6 \times 4 \times 2)$, $(6 \times 4 \times 3)$, $(6 \times 4 \times 4)$, $(16 \times 8 \times 3)$ prezentate în fig.


Modelele aproximative utilizate pun în evidență posibilitatea destul de bună comparativ cu a programelor de simulare. Presupunerea făcută că fiecare memorie comună este adresată cu aceeași probabilitate, maximizează valoarea puterii de prelucrare când valorii mai mari pentru ρ MC ar implica că ea devine punctul critic al SMM iar valori mai mici ar duce la încărcări sporite pentru celelalte memorii. Presupunerea că toate procesurile generează aceeași fracțiune din traficul pe magistrală este dezavantajoasă ea conducând la valori mai slabe ale puterii de prelucrare.

Creșterea eficienței prin creșterea numărului de magistrale este neglijabilă pentru valori mici ale lui ρ dar devine semnificativă pentru valori mari ale lui ρ .









5. ANALIZA IN TIMP REAL A COMPORTARII SISTEMELOR AUTOMATE UTILIZIND SMM

În abordarea problemelor tehnico-științifice, tehnico-economice și mai ales în cadrul mai restrâns al SA, ca mijloacele teoriei sistemelor au fost evidențiate trei probleme generale:

BEL : analiza (stabilirea obiectivului și a performanței); sinteza structurii, identificarea structurală și parametrică; sinteza comenzii (sau a programului în cadrul structurii precizate).

Complexitatea aparatului matematic utilizat și volumul calculelor care intervin în rezolvarea problemelor enumerate justifică utilizarea SMM ca instrument practic de lucru. SMM pot interveni în analiza SA în două moduri diferite:

- ca mijloc de prelucrare a informației apriorice sau de rezolvare a problemelor matematice ale diferitelor etape ale procesului de analiză (off-line);

- ca instrumente de prelucrare în timp real a informației de lucru, prin îndeplinirea în sistemul analizat a rolului unuia sau mai multor blocuri (în conexiune directă, on-line).

O analiză riguroasă a comportării unui sistem pune dilema în fața unei dileme formulate astfel de P. Eykhoff [EYK]: "Gîndirea umană prezintă rezerve nescapate privind abilitatea de a analiza situațiile în care relațiile dinamice, cauză-efect, joacă un rol esențial. Limitările inerente ce apar în acest proces sînt cauzate de faptul că analiza poate fi făcută numai prin imaginarea unui model, o proiecție a acelei părți a realității complexe care prezintă interes".

Analiza unui sistem automat poate, ca atare, fi gîndită ca reprezentînd construcția și studiul unui model care surprinde aspectele esențiale ale sistemului și care oferă date despre aceste aspecte într-o formă cît mai edificatoare. În acest sens nu trebuie uitat nici o clipă scopul în care a fost construit modelul (utilizarea lui potențială):


- interpretarea comportării trecute a sistemului, însoțită de "condensarea cunoștințelor disponibile și a datelor măsurate, restrîngerea numărului parametrilor relevanți;

- prezicerea comportării viitoare a sistemului, prognoze, detectarea tendințelor eventual a regimului staționar;

- acumularea datelor trecute și prezente în scopul rafinării modelului după fiecare set de măsurători (măsurări indirecte sau estimarea cantităților ce nu se pot măsura direct);

- asigurarea cunoștințelor despre sistem necesare în scopul asigurării unui regim de funcționare automat.

Procesul de obținere (identificare) a unui model este perfect ilustrat prin următoarea schemă elaborată de [LYK2]:



Analiza în timp real a comportării SA presupune o bună cunoaștere a tipurilor de modele utilizabile, a relațiilor dintre ele și a utilității lor în analiza unor aspecte particulare ale comportării SA.

Primul pas pe drumul construcției unui model este să constituie culegerea datelor urmată de o prelucrare, precum și în sensul conversiei analog, numerice a eșantionării și cuantizării acestor date.

În literatura de specialitate se găsesc ample referințe referitoare la acest subiect.

Următorul pas este cel al alegerii unei structuri care să servească la analiza comportării SA.

Termenii de modelare și cel de simulare pot fi utilizați în cele ce urmează într-un mod pus în evidență în fig. 1. Modificarea surprinde relațiile dintre sistemele reale și modele; simularea surprinde relațiile dintre calculator (S.M.) și modele. Prin sistem real am desemnat partea din lumea reală aflată în vedere. Din punctul de vedere al simulării sistemul real este privit ca o sursă de date privind comportarea aceluși sistem. Modelul conține într-un set de instrucții care specifică modul de generare a unor date de comportare de forma dorită. Modelele pot fi specificate în diverse forme: modele matematice (ecuații diferențiale sau cu diferențe); programe care specifică unui S.M. modul în care să genereze date de comportare pornind de la un model matematic. Deși modelele însele nu generează date se va vorbi în continuare de date generate de model sau de comportarea modelului în sensul că modelul este cel care asigură instrucțiile pe baza cărora S.M. generează comportarea dorită.

Se va distinge în continuare între comportarea modelului și structura modelului. Comportarea este modul de estimerare a sistemului pe când structura este ceea ce asigură comportarea respectivă. Din punctul de vedere al reproducerii comportamentului se disting: modelele replicative (asigură date de comportare deja cunoscute); modelele predictive (asigură date de comportare înainte ca ele să fie obținute de la sistemul real); modelele structurale (asigură nu numai o comportare similară dar reproduce și modul în care operează sistemul real).

Simularea trebuie să asigure o comportare cât mai apropiată de a sistemului real pe baza unor modele matematice și unor programe cât mai fidele. Relația de modelare este cea care asigură măsura mai mare sau mai mică în care modelul matematic generează date de comportare corecte.

În mod formal un model este descris printr-un set de componente (părți ale modelului); variabile descriptive (servesc pentru a descrie starea componentelor la diverse momente de timp), și interacțiuni între componente (legile după care interacțiunile componentelor modificându-și stările determină evoluția în timp a comportării sistemului).

Modelul trebuie să fie complet (să asigure o descriere completă a tuturor situațiilor relevante), consistent (să nu descrie acțiuni contradictorii) și să nu fie ambiguu (să specifiche fără dubiu calea de urmat pentru fiecare situație posibilă).

În continuare se vor trece în revistă cele mai importante categorii de modele. O clasificare de bază a modelelor este cea referitoare la baza de timp aingată modelului: modele cu timp continuu și modele cu timp discret ($t \in \mathbb{R}$ respectiv \mathbb{Z}). O altă clasificare are în vedere mulțimea valorilor variabilelor descriptive: modele cu stări discrete, modele cu stări continue și modele cu stări de ambele tipuri. Modelele cu timp continuu pot fi reclassificate în: modele cu evenimente discrete și ecuații diferențiale. Această clasificare este dată în funcție de includerea în model a variabilelor aleatoare: modele deterministe și modele stocastice. În funcție de maniera în care modelul ține cont de interacțiunea mediului sistem real, se disting: modele autonome și modele neautonome. În sfârșit, în funcție de maniera în care legile de interacțiune ale unui model depind de variabila timp se pot distinge: modele invariante în timp și modele variabile în funcție de timp.

Elementele de bază ale analizei comportamentului unui sistem real sînt: sistemul real propriu-zis; cadrul experimental, modelul ideal (modelul de bază), modelele simplificite, și timpul de calcul (SEM). Aceste elemente reprezintă aspecte conceptuale majore ale procesului de modelare și simulare. După cum am mai menționat sistemul real va fi privit numai ca o sursă de date privind comportarea sa. Variabilele descriptive ale unui sistem pot fi clasificate ca: observabile și neobservabile. Variabilele neobservabile nu pot fi măsurate direct și totuși ele pot influența în hotărîtor comportarea sistemului. Variabilele observabile cele mai comune sînt variabilele de intrare și cele de ieșire aflate într-o relație de la cauză la efect.

Mulțimea tuturor perechilor de valori intrare/ieșire ce pot fi obținute în urma unui experiment se definește pentru orice cauză urmecă ca fiind comportarea intrare/ieșire a sistemului real.

Cadrul experimental este cel care fixează ipotezele în care oare poate observat sistemul și în care decurge experimentul. Mecanismul cadru experimental îi este asociată o anumită comportare a sistemului real. Orice model obținut în aceste ipoteze este valid numai pentru cadrul experimental respectiv.

Modelul ideal sau modelul de bază este un model valid în orice cadru experimental. Cum un astfel de model este imposibil de obținut se recurge cel mai adesea la modele simplificite care surprind caracteristicile esențiale ale sistemului real și a căror validitate este limitată la unul sau la câteva cadre experimentale.

Sistemul multimicroprocesor este dispozitivul de calcul cu ajutorul căruia sînt generate perechile intrare/ieșire ale modelului simplificat. Comportarea sistemului se obține pas cu pas de la un moment la altul. Procesul este denumit: simulare. Instrucțiunile care pun în operă procesul de simulare, pas cu pas (iterativ, inductiv, recursiv) sînt furnizate de modelul simplificat. Simularea impune importante constrîngeri asupra programelor de simulare în ceea ce privește: timpul (timp real, necesarul de memorie, efortul de programare și depănare.

5.1. MODELE MATEMATICE UTILIZATE PENTRU ANALIZA

5.1.1. COMPORTAREA SISTEMELOR UTILIZATE SIM

5.1.1.1. CONVENȚII ȘI NOTĂȚII

S-a menționat anterior că componentele unui model sînt descrise de o mulțime de variabile descriptive. Se spune că un set de variabile descriptive constituie un set de variabile de stare dacă la orice moment de timp t valorile acestor variabile (singure) determină în mod unic valorile tuturor variabilelor descriptive la orice moment următor t . Un model definit astfel se numește model pe stare. Programul de simulare asociat unui astfel de model satisface următoarele proprietăți :

- Inițializarea programului: dacă programul de simulare are de calculat valorile variabilelor descriptive la momentul t dîndu-se valorile lor la momentul t_0 , singurele locații de memorie ce trebuie inițializate sînt cele ce corespund variabilelor de stare.

- Repetarea unei rulări: dacă trebuie repetate calculul variabilelor descriptive la momentul t dîndu-se valorile lor la momentul t_0 , datorită apariției unor erori la prima rulare, rezultatele vor fi aceleași cu condiția ca variabilele de stare să fie inițializate cu aceleași valori.

- Tratarca întreruperilor: dacă se deosește programul de calcul al variabilelor descriptive să nu fie afectate rezultatele în urma unei întreruperi, în orice caz trebuie salvată în fișier starea programului și vectorul variabilelor de stare. În orice situație se recomandă și în cazul situațiilor de avarie: salvarea conținutului vectorului variabilelor de stare pentru a nu reușească execuția programului de simulare de la început și doar din punctul în care a apărut avaria.

- Din cele spuse anterior rezultă modelul iterativ în care decurge procesul de simulare la momentele t_1, t_2, \dots, t_n de simulare. Programul poate simula tranziția modelului de la t_{i-1} la t_i .

pentru orice pereche (t_i, t_{i+1}) de momente de calcul. Acest tip de simulare se numește simulare discretă. Dacă legile de interacțiune ale modelului nu depind de timp și doar de variabilele de stare modelul simulat este invariant în timp.

5.1.2. Simularea discretă a modelelor invariante în timp

Se dau valorile x_1, \dots, x_n ale variabilelor de stare la momentul $t = t_0$. Se cer valorile variabilelor de stare la momentul $t = t_{i+1}$. Procedura de calcul este următoarea, iterativă:

- Pas 1 : se inițializează locațiile de memorie unde se păstrează valorile de stare, locații notate cu x_1, \dots, x_n ;
- Pas 2 : se inițializează contorul corespunzător "ceasului modelului" cu valoarea t_0 ;
- Pas 3 : se aplică locațiilor x_1, \dots, x_n prin rutinele de matematizare legile de interacțiune pentru calcularea stărilor următoare ale locațiilor de stare cât și pentru calculul celorlalte variabile descriptive;
- Pas 4 : se incrementează contorul-ceas;
- Pas 5 : se verifică dacă conținutul contorului depășește valoarea $M+N$. Dacă da se oprește calculul; dacă nu se sare la pasul 3.

Procedura simulează corect modelul dacă calculele legilor de tranziție sînt exacte. Dacă nu oricît ar fi precizia de mică acumulată la fiecare iterație poate genera erori globale grave. Procedura este secvențială în sensul că dispozitivul de calcul execută operațiile una după alta. Procedura este iterativă deoarece secvența respectivă este repetată de un număr dat de ori.

În ceea ce privește structura pasului 3 se observă că el constă într-o macroinstrucție (eventual o subrutină) care acceptă o listă de variabile de stare și în cazul neautonom o listă de variabile descriptive de intrare și produce o listă cu noile valori ale variabilelor de stare cât și o listă cu variabilele de ieșire. Subprogramele necesare sînt următoarele funcții

$$\delta: X \times U \rightarrow X$$

$$\beta: X \times U \rightarrow Y$$

unde X - mulțimea valorilor variabilelor de stare, U - mulțimea valorilor variabilelor de intrare, Y - mulțimea valorilor variabilelor de ieșire. În acest caz se pot defini în mod unic traiectoriile de stare și cele de ieșire cu condiția specificării stărilor inițiale și a traiectoriei de intrare.

Perechea compusă dintr-o traiectorie de intrare și o traiectorie de stare asociată se numește traiectorie de intrare-ieșire. Mulțimea tuturor acestor perechi poartă denumirea de comportare pe stare a modelului, în mod similar se definește paralela de traiectorii intrare-ieșire. Mulțimea tuturor acestor paralele poartă denumirea de comportare intrare-ieșire a modelului.

5.2 Simulare paralelă

Am arătat că un model poate fi gândit ca fiind în sine de componente care interacționează. Această interacțiune este de cele mai multe ori de natură paralelă. Spre deosebire de interacțiunea secvențială, cea paralelă poate implica mai multe componente care se desfășoară simultan. Natura paralelă a interacțiilor este datorată faptului că mai multe, chiar toate componentele modelului pot fi simultan active.

Deși cele mai multe modele sînt intrinsec paralele, pînă la apariția sistemelor multimicroprocesor cele mai multe sînt pozitive de calcul lucrău secvențial. În cazul producerii secvențiale comportarea generată (simulată) de calculator nu poate fi o replică fidelă în timp cu a celei descrise de model. Acest lucru se datorează faptului că acțiunile paralele ale modelului sînt secvențializate pierzîndu-se astfel cea mai importantă proprietate a comportării aceea de a se desfășura în timp real.

În modelele matematice discrete se pot găsi și videtur trei tipuri de funcții:

- funcții algebrice (operații algebrice) de tipul

$$y_i = FA(x_1, \dots, x_n) \quad i = 1, \dots, m$$

- funcții de timp

$$u_i = FI(t) \quad i = 1, \dots, r$$

- funcții dinamice (cu memorare)

$$x_i = SIM(x_1, \dots, x_n, u_1, \dots, u_r)$$

Funcțiile dinamice nu sînt altceva decît ecuațiile de diferențe corespunzînd dinamicii sistemelor (în cazul teoriei sistemelor) sub forma modelelor pe stare. Ele au ca argumente variabilele de stare a căror valori trebuie inițializate la începutul execuției. Intern o funcție de tranziție a stării determină evoluția stării sub influența evoluției mărimilor de intrare u_i iar o funcție de ieșire determină traiectoria variabililor de ieșire corespunzînd evoluției determinate a stării. În cazul modelelor dinamice în timp continuu se poate considera elementului de înțirire. Orice model discret poate fi scris cu ajutorul acestei dinamici.

Utilizând un limbaj formal simplu, bazat pe implementarea celor trei tipuri de funcții, se va pune în evidență paralelismul inerent modelelor discrete cât și problemele legate de ordonarea proceselor corespunzătoare. Limbajul rezultat prezintă totodată marele avantaj de a transpune imediat descrierea grafică a modelelor discrete liniare (diagramele bloc...

Fie lista funcțiilor programului de simulare S_1, \dots, S_n . Se verifică pentru început că descrierea generată are sens:

i) se verifică dacă vre-o variabilă apare în mai mult de două sau mai multe instrucții distincte; dacă da descrierea este eronată o variabilă fiind multiplu definită; într-o diagramă bloc situația ar corespunde la două arce convergențe în același punct (fizic nu de sumare).

ii) se înlătură formal toate instrucțiile de definire a funcțiilor PT și SIM; programul conține acum numai funcții de tipul FA.

iii) pe mulțimea instrucțiilor rămase se introduce o relație de precedență (de ordine) de următorul tip: ori de câte ori y este variabila de ieșire a unei funcții FA pe u ca argument $y = FA(\dots, u, \dots)$. Se notează $u \rightarrow y$.

iv) relația \rightarrow este tranzitivă $u \rightarrow y$, și dacă $u = v_0 \rightarrow v_1 \rightarrow \dots \rightarrow v_{n-1} \rightarrow v_n = y$ corespunzător $u \rightarrow y$ ori de câte ori în diagrama bloc corespunzătoare există o cale de la u la y traversând numai funcții FA.

v) se verifică dacă există vre-o variabilă y astfel încât $y \rightarrow y$ dacă da programul este incorect și trebuie să se înlocuiască descrierea este corectă se trece la evidențierea paralelismului.

vi) tuturor variabilelor ce constituie elemente inițiale pentru relația \rightarrow li se atașează rangul r . Rangul unei variabile este lungimea celei mai lungi căi de la ea la o variabilă de rang 0. În sensul definițiilor de mai sus rangul unei variabile este numărul maxim de funcții FA necesare pentru calculul acelei variabile la momentul t dacă se dau toate variabilele de rang 0 la momentul t .

vii) fiecărei instrucții de simulare de tip FA se atașează un rang în felul următor: rangul $(S_i) = \max(\text{rang } v_j)$, $i = 1, \dots, n$ unde S_i este $y = FA(v_1, \dots, v_n)$. Dacă relația de tipul FA nu poate fi calculată până ce toate argumentele sale nu au fost calculate.

viii) se verifică dacă toate variabilele inițiale (de rang 0) sînt ieșiri a unor FT sau funcții SIM. Dacă nu descrierea nu este validă deoarece înseamnă că există variabile de intrare care nu sînt generate din exterior (IT) și/sau nu este disponibilă dintr-o iterație precedentă

ix) se ordonează toate instrucțiunile S_i după rang, toate instrucțiunile pînă la același rang pot fi prelucrate în paralel.

x) toate instrucțiunile de tip FT trebuie plasate în începutul programului de simulare; toate instrucțiunile de tip SIM trebuie plasate la sfîrșitul programului. Ambele categorii FT și SIM permit prelucrarea instrucțiilor lor în paralel.

Simularea funcțiilor de dinamică este tratată înapăra.

Dacă se consideră cazul general cînd SIM implementează un sistem dinamic continuu carechere apare o problemă de calculitate care va fi subliniată în cele ce urmează. Fie:

$$y_j = \text{SIM}(x_1, \dots, x_n, u_1, \dots, u_r)$$

și $y_j(t_1)$, $x_1, \dots, x_n(t_1)$ valorile la momentul t_1 . În simularea numerică este fixat un moment următor t_{i+1} . Programul de simulare dispune numai de valorile la momentul t_1 , din care trebuie să determine valorile la momentul t_{i+1} fără să știe ce se întîmplă pe durata t_1 pînă în t_{i+1} adică fără să calculeze traiectoriile intrărilor, stărilor și ieșirilor pe intervalul t_1, t_{i+1}). În cele ce urmează se va presupune că aceste traiectorii sînt constante pe intervalele respective.

Se va considera cel mai natural model, totdeauna pe o scară discretă de formă:

$$x_{k+1} = A x_k + B u_k \quad (A, B, C)$$

$$y_{k+1} = C x_{k+1} \quad k \in \mathbb{Z}, x \in \mathbb{R}^n, u \in \mathbb{R}^r, y \in \mathbb{R}^s$$

matricile utilizate avînd următoarele dimensiuni și semnificații: x_k ($n \times 1$) și u_k ($r \times 1$) starea și intrarea curentă, x_{k+1} și y_{k+1} ($s \times 1$) starea și ieșirea următoare, A ($n \times n$) matricea de tranziție a stării, B ($n \times r$) matricea de intrare, C ($s \times n$) matricea de ieșire.

Se subliniază că modelul introdus poate să reprezinte un model matematic simplificat. Caracterul limitat al resurselor (timp de calcul și memorie) care pot fi alocate constituie factorul determinant care impune selecția și adaptarea corespunzătoare a algoritmilor la restricțiile și particularitățile utilizării în timp real. Un mijloc important prin care se poate realiza acest lucru este reducerea dimensiunii modelelor matematice cu ajutorul cărora se analizează dinamica SAU.

In capitolul de față se va utiliza un formalism matematic $S_{\text{mat}} = (X, U, Y, \delta, \beta, T)$ care reflectă complet structura unui sistem real, fiind în măsură să genereze comportamentul său în stare de ieșire. Acesta este modelul matematic al sistemelor dinamice liniare invariante în timp sisteme ce vor fi analizate în cele ce urmează. În continuare se va analiza relația dintre structura și comportarea sistemelor.

Procesul de modelare presupune stabilirea de relații între perechi de sisteme. Aceste relații asigură validitatea reprezentării sistemului real prin modelul său matematic, precum și viteza modelului simplificat relativ la modelul matematic, precum și viteza programului de simulare relativ la modelul simplificat. Fiecare dintre aceste nivele de reprezentare a sistemului real corespunde o relație între perechi de sisteme în cadrul aceluiași nivel. Acest tip de relații vor fi denumite în cele ce urmează relații de conservare sau morfisme. Exemple de asemenea relații vor fi date în paragrafele următoare. În continuare ne vom concentra asupra morfismelor ce corespund fiecăruia din nivelele la care poate fi specificat un sistem.

Cadrul experimental poate fi specificat astfel: aplică sistemului segmente de intrare definite prin perechea (U, ω) și observăm segmentele de ieșire definite prin perechea (Y, ξ) . Notăm $\omega \in (U, T)$ și $\xi \in (Y, T)$. Se adoptă convenția că domeniile ω și ξ coincid (intervalul de observație este același). În acest caz perechea (ω, ξ) este denumită pereche intrare/ieșire sau pe scurt I/E. Experimentul conduce la obținerea unei mulțimi de perechi I/E care definesc o relație I/E. În concluzie, o relație experimentală I/E (REIE) se definește astfel:

(T, U, Ω, Y, R) unde T este timpul, U și Y mulțimi de variabilelor de intrare respectiv ieșire, $\Omega \subseteq (U, T)$ mulțimea segmentelor de intrare, $R \subseteq \Omega \times (Y, T)$ cu $(\omega, \xi) \in R$ este o relație I/E, $\text{dom}(\omega) = \text{dom}(\xi)$. Această structură va fi notată pe scurt R .

REIE sau R asigură starea cunoștințelor despre sistemul real conceput ca o cutie neagră. Apar imediat două probleme. Prima este problema trecerii de la structură la comportare: dacă se cunoaște structura din cutie se poate descrie într-un fel sau altul comportarea sa exterioară. A doua problemă este reciprocă: pornind de la comportare să se deducă structura. Prima problemă este cea care va fi analizată în cele ce urmează, constituind de fapt procesul de simulare.

Pentru ca experimentele de simulare să fie concluzive și repetabile modelul trebuie de fiecare dată să fie în aceeași stare inițială. În acest caz, fiecărui segment de intrare îi corespunde un unic segment de ieșire asociat printr-o funcție f . Dacă experimentul se repetă pentru un număr mai mare de stări inițiale se obține un număr corespunzător de asemenea funcții f . Putem deci defini:

O funcție experimentală I/E (FEIE) ca fiind (T, U, Ω, Y, F) unde T, U, Ω și Y au semnificațiile cunoscute iar $F = \{f \in F \mid f \in \Omega \times (Y, T), \Omega = f(\omega)\}$.

Relația dintre R și F este $R = \bigcup_{f \in F} f$.

FEIE reprezintă un nivel de cunoaștere superior REE, ultimul pierzând informația referitoare la grupările funcționale f care au fost reunite.

La nivelul FEIE se dețin informații despre starea inițială dar nu se știe nimic despre starea finală în urma experimentului. Se definește din acest motiv o structură mai generală cea de sistem experimental intrare/ieșire SEIE sau pur și simplu sistem $S = (T, U, \Omega, X, Y, \delta, \beta)$ cu semnificațiile din paragraful

în care $\delta: X \times U \rightarrow X$ este dinamica care generează starea finală.

Având specificată structura sistemului se poate în sfârșit genera comportarea sa prin descrierea traiectoriei stării și a ieșirii ca răspuns la un segment de intrare, pe durata intervalului de experimentare.

Fiecărei stări $x \in X$ i se asociază funcția:

$$\beta_x: \Omega \rightarrow Y \quad \beta_x(\omega) = \beta(\delta(x, \omega))$$

Se notează cu $\mathcal{B}_S = \{\beta_x \mid x \in X\}$ comportarea I/E a sistemului S (generează aceeași informație intrare/ieșire ca și sistemul real).

Dacă cum s-a mai menționat, dat fiindcă prin ipoteză am luat în considerare numai sisteme liniare invariante în timp, sistemul S poate fi formalizat prin tripletul (A, B, C) cu semnificațiile din paragraful

Dacă pe mulțimea segmentelor de intrare se definește o operație de compunere astfel

$\omega = \omega_1 \circ \omega_2 \circ \dots \circ \omega_n$ prin operația de compunere definită natural prin segmentarea domeniului T printr-o mulțime

$$\{t_1, t_2, \dots, t_n\}, \quad t_0 < t_1 < t_2 < \dots < t_n < t$$

atunci:

$$\text{și } \delta_\omega(x, \{t_1, t_2, \dots, t_n\}) = \delta(\dots \delta(x, \omega_{(0, t_1)}), \dots, \omega_{(t_{n-1}, t_n)})$$

Altfel spus traiectoriile I/E se obțin prin aplicarea iterativă a segmentelor de intrare de rangul n :

$$\delta(x, \omega) = \delta(\delta(\dots \delta(\delta(x, \omega_1), \omega_2) \dots), \omega_n)$$
 iar această formalizare a sistemului S poartă denumirea de formalizare iterativă.

Putem conchide că un sistem specificat printr-o diagramă de sisteme iterative definite poate fi convertit printr-o procedură standard într-un alt sistem iterativ care să genereze comportarea globală a sistemului real.

Dacă fiecare componentă a sistemului poate fi implementată printr-un program de simulare SMM, atunci întreaga diagramă poate fi implementată ca un program de simulare.




Fig. 6.2-1

5.3. ANALIZA COMPORTARII SA PRIN SIMULAREA CU REALIZARI MINIMALE

In cazul realizărilor minimale se utilizează următoarele matrici restrânse:

$$u_k^* \parallel_n = [u_k, u_{k-1}, \dots, u_{k-n+1}]$$

$$y_{k,k+1} \parallel_n = [y_{k+1}, y_{k+2}, \dots, y_{k+n}]$$

$$H \parallel_{n+1}^n = \begin{bmatrix} H_1 & H_2 & \dots & H_{n+1} \\ H_2 & H_3 & \dots & H_{n+2} \\ \dots & \dots & \dots & \dots \\ H_n & H_{n+1} & \dots & H_{2n} \end{bmatrix}$$

$$M \parallel_n = [B, AB, \dots, A^{n-1}B]$$

$$N \parallel_n = [C, CA, \dots, CA^{n-1}]'$$

$$H = H \cdot M \text{ în sensul că } y_k = H(Mu^*)$$

$$H = [H_1, H_2, H_3, \dots] \text{ și } M = [M_1, M_2, M_3, \dots]$$

fiind matricile de accesibilitate observabilitate ale realității.

In acest scop se presupune că pentru $i=1,2,\dots,n$ are rang maxim n adică toate stările sînt accesibile prin aplicarea unor intrări adecvate u_k^* , caz în care M se notează $[CAN] \rightarrow$ iar realizarea se zice accesibilă.

N are rang maxim n adică orice stare poate fi măsurată (observată) dacă se dau ieșirile $y_{k,k+1}$ N se va nota \rightarrow iar realizarea corespunzătoare se spune observabilă.

Realizările (A, B, C) care sînt atât accesibile și observabile se zic minimale.

Orice două realități minimale au aceeași funcție de transfer.

o. Modelul Hankel

$$y_{k,k+1} = H u_k^* \text{ unde}$$

$$H \parallel_{n+1}^n = \begin{bmatrix} 1 & \dots & \alpha_1 \\ & \ddots & \vdots \\ & & 1 & \dots & \alpha_n \end{bmatrix}, \text{ rang } H = n$$

$$H \parallel_n^1 = [\alpha_1 \dots \alpha_n] \neq 0, \alpha = \begin{bmatrix} -\alpha_2 & \dots & -\alpha_n \\ \vdots & \ddots & \vdots \\ -\alpha_1 & \dots & \dots \end{bmatrix}$$

1. Modelul Hankel - coloană

$$\begin{bmatrix} 1_A & 1_D \\ \hline 1_C & 0 \end{bmatrix} = \begin{bmatrix} 0 & \dots & \alpha_1 & \dots & 1 \\ 1 & \dots & \alpha_2 & \dots & 0 \\ \vdots & \ddots & \vdots & \ddots & \vdots \\ \dots & \dots & \dots & \dots & \dots \\ \alpha_1 & \dots & \alpha_n & \dots & 0 \\ \hline H_1 & \dots & H_{n-1} & H_n & 0 \end{bmatrix}$$

1D. Modelul Hankel - linie

$$\begin{bmatrix} 1D_A & 1D_B \\ \hline 1D_C & 0 \end{bmatrix} = \begin{bmatrix} 1_A & 1_D \\ \hline 1_C & 0 \end{bmatrix}, \text{ rang } 1D = 1$$

$$H\alpha \cdot 1D_B = [\beta_1 \dots \beta_n]$$

2. Modelul Bezout - coloană

$$\begin{bmatrix} 2A & 2D \\ \hline 2C & 0 \end{bmatrix} = \begin{bmatrix} 0 & 1 & \dots & 0 \\ \vdots & \vdots & \ddots & \vdots \\ \alpha_1 & \alpha_2 & \dots & \alpha_n \\ \hline \beta_1 & \beta_2 & \dots & \beta_n \\ \vdots & \vdots & \ddots & \vdots \\ 0 & 1 & \dots & 0 \end{bmatrix}, \text{ rang } 2 = n$$

2D. Modelul Bezout - linie

$$\begin{bmatrix} 2D_A & 2D_B \\ \hline 2D_C & 0 \end{bmatrix} = \begin{bmatrix} 2A & 2D \\ \hline 2C & 0 \end{bmatrix}$$

3. Ecuația internă cu diferențe

$$\begin{aligned} y_{k+1} &= [\beta_1 \dots \beta_n] s_{k,n+1} \parallel_n \cdot s_{k,n+1} \\ &= [\alpha_1 \dots \alpha_n] s_{k,n} \parallel_n + u_k, \text{ rang } S = 2, n \end{aligned}$$

$$S = \begin{bmatrix} 1 \\ \alpha \\ -1 \\ \beta \end{bmatrix}, \quad \alpha = \begin{bmatrix} -\alpha_1 & \dots & -\alpha_n & 1 \\ \vdots & \ddots & \vdots & \vdots \\ \vdots & \vdots & -\alpha_1 & -\alpha_n & 1 \\ \vdots & \vdots & \vdots & \vdots & \vdots \\ -\beta_1 & \dots & -\beta_n & 0 & \vdots \\ \vdots & \vdots & \vdots & \vdots & \vdots \\ \vdots & \vdots & -\beta_1 & -\beta_n & 0 \end{bmatrix}$$

3D. Ecuația cu diferențe

$$y_{k+1} = [\alpha_1 \dots \alpha_n] y_{k,k-n} \parallel_n + [\beta_1 \dots \beta_n] u_{k,k-n} \parallel_n$$

4,4D. Funcție rațională

$$y_{x,k} = \frac{\beta_1 + \beta_2 z + \dots + \beta_n z^{n-1}}{-\alpha_1 + \alpha_2 z - \dots - \alpha_n z^{n-1} + z^n} u_{x,k}$$

numitorul $\neq 0$, numărătorul și numitorul sînt polinoame prime.

Modelele 0,1, 1D, 2, 2D, 3, 3D, 4, 4D sînt echivalente te lucrul pus în evidență prin următoarea diagramă cauzală [VA] :

model:




Fig. 5.3-1

UTILITATEA MODELELOR 0,1,1D,2,2D,3,3D,4,4D
 ÎN ANALIZA COMPORTĂRII SA.

Modelul matricial 0 este modelul care pune cel mai pregnant în evidență cauzalitatea SA, motivează validitatea tuturor celorlalte modele finite. Spre deosebire de celelalte modele care sînt duale cîte două, acesta este auto dual. Utilitatea lui teoretică este fundamentală, cea practică este limitată.

Modelele duale 1,1D evidențiază în mod clar relația dintre răspunsul la impuls și realizările minimele. Problemele ridicate de realizările minime, realizările minime aproximative își găsesc cea mai naturală rezolvare cu ajutorul modelelor pe stare de tip Hankel TSO, DYE, ION. Aceste modele mai sînt cunoscute sub denumirea de forma normală de controlabilitate și forma normală de observabilitate. ACK.

Modelul 2 asigură cele mai simple metode pentru calculul secvenței de intrare necesare pentru atingerea unei stări, pentru calculul legii de reglare în sisteme de reacție. Este de asemenea foarte util în analiza SA cu reglare optimă KAL. În acest caz utilizarea modelului 2 permite simplificarea rezolvării ecuației Riccati reducînd substanțial numărul variabilelor avute în vedere. Acest model este cunoscut și sub denumirea de formă normală de reglare ACK.

Modelul 2D (forma normală pentru observator ACK) are avantajul că determinarea stărilor prin observator este mult simplificată dacă se utilizează această formă. Estimarea stărilor poate fi însoțită și de realizarea reacției pe stare condiția astfel analize SA cu estimare și compensare în cazul în care eroarea tinde asimptotic la zero. KAL, VAN. Această formă este utilă și în cazul analizei comportării filtrelor Kalman (reconstrucția optimă a stării), cît și în analiza metodelor de identificare a parametrilor.

Modele 3 cupleşă cel mai strîns datele concurențiale ale vectorilor de intrare și ieșire (suprapuși în timp) de problema realizării minime; sînt mult utilizate în analiza problemelor de identificare și predicție SOD.

Modelele 4 (funcții de transfer în z) sînt utilizate în analiza comportării externe, și în analiza stabilității SA. În ultima vreme teoria clasică a analizei în planul z este înlocuită de teoria polinoamelor formale KAL, ION.

D. In limbajul categoriilor un sistem este specificat prin :

P- proces de intrare (înlocuiește mărimea de intrare U)

$\delta: XP \rightarrow X$ (generalizează dinamica $\delta: X \times U \rightarrow X$)

I un obiect al lui \mathcal{X} denumit obiect al stării inițiale (generalizează noțiune de variabilă inițială de stare x_0)

$\zeta: I \rightarrow X$ este un \mathcal{X} -morfism denumit morfism al stării inițiale (specifică un set de stări inițiale atașând starea $\zeta(i)$ fiecărui i dintr-o mulțime de indici I ai stărilor inițiale). În mod obișnuit $I = \{0\}$ și $\zeta(0) = x_0$ este starea inițială.

Y este un obiect din \mathcal{X} denumit obiect ieșire (generalizează noțiune de mulțime de ieșiri din Ens)

$\beta: X \rightarrow Y$ este un \mathcal{X} -morfism denumit morfism ieșire (generalizează noțiunea de funcție de ieșire ($\beta: X \rightarrow Y$ din Ens)).

Dacă se alege $\mathcal{X} = R\text{-Mod}$ = categoria R - modulelor, (R -dinamicile sînt funcțiile liniare:

$\delta: XF \rightarrow X$, $F: X \rightarrow X$, $x \rightarrow Fx$

P -dinamorfismele $h: {}^1X \rightarrow {}^2X$, $h^1F = h^2F$) atunci se obține categoria în care evoluează sistemele liniare $[ARB]$.

În acest caz se ajunge la definiția clasică a sistemelor decompozabile:

D. Un sistem decompozabil este definit în limbajul categoriilor ca fiind

$A: X \rightarrow X$ o dinamică 1X

$B: U \rightarrow X$

$C: X \rightarrow Y$ A, B, C liniare.

pe scurt (A, B, C)

Comportarea unui sistem va putea fi studiată prin rezolvarea problemei realizării, care va conduce la obținerea unui model care să evidențieze comportarea dorită.

D. Fie (A, B, C) un sistem din categoria \mathcal{X} cu obiectul liber I ,

$\delta_I: (IP^*) \rightarrow IP^*$

și cu incluziunea generatorilor :

$\eta_I: I \rightarrow IP^*$




Fig. 5.3-2

În acest caz, IP^* va fi obiectul intrărilor lui (A, B, C) . Morfismul de accesibilitate

$$r : IP^* \rightarrow X$$

este unica extensie la un dinamorfism a morfismului de intrări inițiale $\varepsilon : I \rightarrow X$, adică unicul K -morfism r pentru care diagrama din fig. 5.3-3 comută:




Fig. 5.3-3

Comportarea (sau răspunsul) lui (A, B, C) este comportarea

$$\beta r : IP^* \rightarrow Y \text{ adică}$$

$$IP^* \xrightarrow{r} X \xrightarrow{\beta} Y$$

Pentru I, P și Y dați orice K -morfism

$$f : IP^* \rightarrow Y$$

este un morfism comportare (răspuns). Se spune că un model (A, B, C) realizează pe f , sau este o realizare a lui f dacă și numai dacă

$$f = \beta r \text{ pentru } (A, B, C)$$

Utilizând noțiunea de conucleu (coker) [DUM], [HAG], se poate defini coker - accesibilitatea:

D. Sistemul (A, B, C) din categoria K este coker - accesibil dacă și numai dacă r :

$$IP^* \rightarrow X$$

este un conucleu (α, δ) dacă diagrama din figură comută:




Fig. 5.3-4

Fig. 5.3-5

În categoria $K\text{-Mod}$ a sistemelor dinamice liniare orice funcție surjectivă este un conucleu astfel încât orice sistem

liniar este coker - accesibil dacă este accesibil în sensul tradițional.

Realizările sistemelor decompozabile

Dacă se dă un morfism comportare (răspuns):

$$f : U^{\mathbb{K}} \rightarrow Y$$

trebuie găsit sistemul $(A, B, C)_f$ care se constituie o realizare minimală accesibilă a lui f , în sensul că:

i) $(A, B, C)_f$ este o realizare a lui f ,

$$f = C \cdot r_f$$

ii) Aplicația de accesibilitate

$$U^{\mathbb{K}} \xrightarrow{r_j} X \text{ este un conucleu}$$

iii) $(A, B, C)_f$ este minimală în sensul că există un unic dinamorfism h care face comutativă diagrama din fig.

După cum s-a procedat în primul paragraf $U^{\mathbb{K}}$ se construiește cu ajutorul funcțiilor in_j :

$$in_j : U \rightarrow U^{\mathbb{K}} : u \mapsto (\dots, 0, u)$$

iar $Y_{\mathbb{K}}$ cu ajutorul funcțiilor:

$$\tilde{u}_k : Y_{\mathbb{K}} \rightarrow Y : (y_0, y_1, \dots, y_k, \dots) \mapsto y_k$$

astfel încît:

$$r : U^{\mathbb{K}} \rightarrow X$$

este unic definit prin ecuația:

$$r \cdot in_j = A^j B$$

în timp ce aplicația de observabilitate:

$$C : X \rightarrow Y_{\mathbb{K}}$$

este unic definită prin:

$$\tilde{u}_n \cdot C^1 = BC^n$$

Răspunsul total, al sistemului este dat:

$$\tilde{f} = C \cdot r : U^{\mathbb{K}} \rightarrow Y$$

iar comportarea sau răspunsul propriu-zis:

$$f = \tilde{u}_0 \tilde{f} : U^{\mathbb{K}} \rightarrow Y$$

Reciproc dacă se dă $\tilde{f} : U^{\mathbb{K}} \rightarrow Y_{\mathbb{K}}$, spațiul stărilor realizării minimale este:

$$X_f = \tilde{f}(U^{\mathbb{K}})$$

Dacă se notează $\tilde{f}(U^{\mathbb{K}}) = \text{Im}(\tilde{f})$

se poate apela la factorizarea

$$U^{\mathbb{K}} \xrightarrow{f} Y_{\mathbb{K}} = U^{\mathbb{K}} \xrightarrow{p} \text{Im}(\tilde{f}) \xrightarrow{i} Y_{\mathbb{K}}$$

unde p este surjectivă (toate stările realizării minimale sînt accesibile) iar i este injectivă (toate stările realizării minimale sînt observabile).

Dacă se definește A_f astfel ca

$$A_f \cdot \tilde{f} = \tilde{f} \cdot \tilde{A}$$

$$B_f = p \cdot \text{in}_0$$

$$C_f = \tilde{f} \cdot \text{out}_0$$

atunci (A_f, B_f, C_f) este o realizare minimală a lui f .

Dacă se consideră categoria \mathcal{M} ale cărei obiecte sînt sisteme decompozabile (A, B, C) cu dinamica (X, A) , aplicațiile de intrare $B : U \rightarrow X$ și aplicațiile de ieșire $C : X \rightarrow Y$ ale căror morfisme sînt "simulările" h :

$$h : {}^1(A, B, C) \rightarrow {}^2(A, B, C)$$

$$h : {}^1X \rightarrow {}^2X,$$

atunci diagrama din fig. comută.

Categoria \mathcal{M} permite generalizarea modelelor liniare monovariabile la intrare și la ieșire la sisteme multivariabile liniare, biliniare cît și la cazul automatelor finite [VAL]. Vanecck introduce sistemul adjunct cu codinamica Δ :

$$XP \xrightarrow{\delta} X \xrightarrow{\Delta} XZ$$

functorii P și Z fiind adjuncți și arată că \mathcal{M} -dinomorfismele sînt cazuri generale ale tuturor extensiilor de modele menționate.

Odată stabilit modelul discret el trebuie convertit într-un algoritm de calcul. Acest algoritm constă din trei tipuri de operații: adunare/scădere, înmulțire și întârziere unitară. Diversitatea modelelor propuse pretind un număr diferit de operații aritmetice (timp) necesită cantități variabile de memorie în plus efectul erorilor de trunchiere afectează în mod particular fiecare alegere.

În urma studiilor făcute MAT, TZA, AOK în literatura de specialitate se consideră oportuna următoarele realizări recursive: pentru modele de ordine reduse modelul 2, 2D, pentru modele de ordine mai mare realizări serie și cascade cu elemente de bază de tip 2.

În considerație vește sursele de sponsoare sînt minimizate.

5.4 Implementarea modelelor discrete pe procedură cu unitate de comandă microprogramată

Pentru implementare s-a utilizat un procesor bazat pe familia 13000. Utilizînd aceleași principii, implementarea se

poate face utilizând circuite și tehnologii mai performante.

În continuare se trec succint în revistă caracteristicile esențiale ale procesorului cu unitate de comandă microprogramată construit și adaptat nevoilor aplicațiilor de simulare în timp real a comportării SA. El constituie elementul de prelucrare program al EMM al cărui MA a fost fundamentat în capitolele anterioare.


Unitatea de control al microprogramului comandă secvența de execuție a microinstrucțiilor din memoria microprogram. Ea îndeplinește următoarele funcții: selecția următoarei microinstrucții pe baza conținutului registrului de adresă de microprogram; decodificarea și testarea datelor furnizate prin diferite magistrale pentru a determina secvența de microinstrucții; salvarea bitului de transport de la procesorul central; comanda intrării de transport sau deplasare a procesorului central; comanda întreruperii microprogramelor.

Elementul central de prelucrare I-3002 (CPU) conține circuite ce reprezintă o "felie" cu lățimea de 2 biți și îngrijie prelucrarea a unui calculator numeric. Pentru a constitui un procesor complet pentru un cuvânt cu o lățime dată de N biți e necesar să se conecteze $N/2$ elemente de prelucrare. Un astfel de circuit de circuite I-3002 legat împreună poate realiza următoarele operații: operații aritmetice; operații logice; incrementări/decrementări; generare de transport anticipat.

Elementul central de prelucrare I-3002 realizează funcțiile aritmetice logice și de registru ale unui "F111" dintr-un procesor central.

Datele de la surse exterioare cum ar fi memoria principală sînt aduse la elementul de prelucrare prin una din cele trei magistrale de intrare. Datele sînt trimise spre exterior prin cele 2 magistrale de ieșire. În interiorul elementului de prelucrare datele se memorează într-unul din cele 11 registre generale sau în acumulator (AC). Datele de pe magistralele de intrare, din unul din registrele generale sau din acumulator sînt transmise la intrarea unității aritmetice și logice sub controlul a două unități complexe interne. Intrările și ieșirile suplimentare servesc la propagarea transportului la operații de deplasare și la selecția

microfuncției. Organizarea logică a elementului central de prelucrare se dă în fig. 5A-1:



Magistrala microfuncțiilor este formată din 7 biți FO-F6 care sînt decodificate intern pentru a selecționa funcția unității aritmetice și logice și pentru a genera adresa registrului cu care se lucrează și comanda multiplexorilor A și B.

Intrările magistralei M se folosesc pentru a introduce date de la memoria principală la elementul de prelucrare. Datele de pe această magistrală intră în unitatea aritmetică și logică printr-un multiplexor.

Memoria rapidă conține 11 registre notate R0-R9 și T. Ieșirile registrelor sînt multiplexate divers pentru a fi introduse în unitatea aritmetică și logică. Ieșirea unității aritmetice și logice e dusă și la intrarea memoriei rapide.

Pentru memorarea rezultatului unei operații aritmetice sau logice se folosește un registru separat numit acumulator (A). Ieșirea acumulatorului e dusă printr-un multiplexor la intrarea în unitatea aritmetică și logică și de asemenea e disponibilă pe magistrala D printr-un buffer de ieșire. În mod convențional magistrala D se folosește pentru a transmite date spre memoria principală sau spre dispozitivul de intrare/ieșire.

Aceste multiplexoare selectează cele două informații de unității aritmetice și logice conform specificației de la magistrala microfuncției. Intrările multiplexorului A sînt: magistrala la M, memoria rapidă (registrele) și acumulatorul. Multiplexorul B selectează fie magistrala I fie acumulatorul fie magistrala K. De fiecare dată se efectuează un SI logic între informația selectată a multiplexorului B și informația de pe magistrala K pentru a se putea realiza mascări și testări de bit.

Unitatea aritmetică și logică realizează o serie de operații aritmetice și logice: adunare în complement la doi, incrementare, decrementare, SI, SAU, complementare și EXCLUSIV. Rezultatul operației poate fi memorat în acumulator sau într-unul din registrele memoriei rapide. Linile de intrare stînga (LI) și ieșire dreapta (RO) se folosesc pentru realizarea operației de deplasare dreapta. Intrarea și ieșirea de transport (CI și CO) se folosesc pentru propagarea normală a transportului. CO și RO sînt duse spre exterior prin buffere cu trei stări. În plus, mai sînt prevăzute ieșirile X și Y pentru realizarea transportului anticipat la cuvinte de orice lungime. Posibilitatea de a masca intrarea unității aritmetice și logice cu magistrala I mărește flexibilitatea unității de prelucrare. La operațiile aritmetice, circuitele de transport sînt folosite pentru realizarea operației SAU între biții cuvîntului mascat și cel corespunzător de magistrala K. În operațiile aritmetice magistrala I se folosește pentru mascarea unor cîmpuri din operand. O altă funcție realizată de magistrala K este aceea de a genera constante prin microprogram.

O ieșire separată a unității aritmetice și logice este dusă de registrul de adrese care comunică cu magistrala I printr-un buffer cu trei stări. În mod convențional registrul de adrese și magistrala A se folosesc pentru a trimite adresa principală. Registrul de adrese și magistrala A, se pot de asemenea folosi pentru selectarea unor dispozitive externe fiind selectată o operație de intrare/ieșire.

De-a lungul fiecărui microciclu la intrările P și B elementului central de prelucrare, se aplică o microfuncție. Microfuncția e decodificată, operații sînt selectați de cele două multiplexoare și operația specificată este executată de către unitatea aritmetică și logică. Pe frontul coborîtor al tactului rezultat se înregistrează în acumulator sau în registrul selectat din memoria rapidă. În plus la unele operații datele referitoare la adresa sînt înregistrate în

registru de adresă al memoriei. O nouă microfuncție se poate aplica doar după frontul crescător al tactului. În schimb tactul spre elementul de prelucrare în anumite microoperații aceste poate fi omis. Circuitul de transport și depănare răspunde impulsul de tact, ieșirile lui se pot folosi pentru a realiza o serie de testări nedistructive ale conținutului memoratorului. Conținutul registrelor nu se modifică datorită absenței tactului. Microoperația ce se efectuează este desemnată de grupul de funcții și grupul de registre selectate de informația de programare a F. Grupul de funcție este specificat de cei mai scurți șiruri de biți ai magistralei F, F4-F6 iar grupul de registre de cei mai scurți semnificativi patru biți ai magistralei F, F0-F3. Grupul K se referă la registrele R0-R9, T și AC notate Rn. Grupurile RII și RIII se referă doar la registrele T și AC.

FUNCTIILE CPE.

Simbol		Funcție CPE	CO	DATA	CI
MOVE(Rn)		Rn AC	0 CO		
MOVA(Rn)	K	AC K Rn	1 CO		(-1)
MOVH(AT)	K	M K AT	1 CO		(-1)
MOVI(AT)	K	I K AT	1 CO		(-1)
MARR(Rn)		Rn MAR	0 CO		
MARR1(Rn)		Rn MAR Rn+1 Rn	n.c.	CO	
MARR(AT)		M MAR M AT	0 CO		
ADDE(Rn)	K	(AC K) + Rn Rn, AC	n.c.	CO	(-1)
ADDEC(Rn)	K	(AC K) + Rn + C Rn, AC	n.c.	CO	(-1)
ADDR(Rn)	K	(AC K) + Rn Rn	n.c.	CO	(-1)
ADDRC(Rn)	K	(AC K) + Rn + C Rn	n.c.	CO	(-1)
ADDM(AT)	K	(AC K) + M AT	n.c.	CO	(-1)
ADDI(AT)	K	I K + AT AT	n.c.	CO	(-1)
KADR(Rn)	K	Rn K MAR Rn + K Rn	n.c.	CO	(-1)
KADM(AT)	K	M K MAR M + K AT	n.c.	CO	(-1)
INCE(Rn)		Rn+1 Rn, AC	n.c.	CO	
INCR(Rn)		Rn+1 Rn	n.c.	CO	
INCE(AT)		M+1 AT	n.c.	CO	
DECA(Rn)		AC-1 Rn	n.c.	CO	-1
DECT(AT)		AT-1 AT	n.c.	CO	-1
DECI(AT)		I-1 AT	n.c.	CO	-1
DECR(Rn)		Rn-1 Rn -1 MAR	n.c.	CO	-1
ANDR(Rn)	K	AC K Rn Rn	1.r.	CO	(-1)
ANDE(AT)	K	AC K M AT	1.r.	CO	(-1)
ANDI(AT)	K	I K AT AT	1.r.	CO	(-1)
IORR(Rn)	K	(AC K) Rn Rn	AC K CO		(-1)
IORM(AT)	K	(AC K) M AT	AC K CO		(-1)
IORI(AT)	K	(I K) AT AT	I K CO		(-1)
XNRR(Rn)	K	(AC K) + Rn Rn	AC K CO		(-1)
XNRM(AT)	K	(AC K) + M AT	AC K CO		(-1)
XNRI(AT)	K	(I K) + AT AT	I K CO		(-1)
MSRR(Rn)	K	Rn K Rn	1.r.	CO	(-1)
MSRM(AT)	K	M K AT	1.r.	CO	(-1)
TSTR(Rn)	K	Rn K Rn	1.r.	CO	(-1)
TSTM(AT)	K	M K AT	1.r.	CO	(-1)
TSTI(AT)	K	I K AT AT	1.r.	CO	(-1)
NOTR(Rn)		Rn Rn	0 CO		
NOTM(AT)	K	M AT	0 CO		

NEGT(AT)		AT+1	AT					a.c.	CO	0	1
CLRR(Rn)	CI	0	Rn					0	0	0	(0)
SETR(Rn)		-1	Rn					0	CO	0	1
SHRT(AT)	LI	LI	AT _H	AT _H	AT _L	AT _L	RO	AT _L	0	0	(0)=0

a.c. = transport aritmetic

l.r. = rezultat logic

Structura cuvîntului instrucție. Instrucțiile au fost codificate prin câte unul sau două cuvinte de 16 biți. În cazul primului cuvînt, octetul superior reprezintă codul operației. Codul operației se aplică la intrările SX, P1 ale circuitului I3001, care reprezintă unitatea de control al microprograsului, și este folosit pentru intrarea într-o secvență de microinstrucții specifică fiecărei instrucții. Acest lucru este ilustrat în fig. în care se prezintă organizarea structurii de codul microprograsate și fluxul de informații în cadrul ei.

Structura cuvîntului microinstrucție este prezentată în fig. După cum reiese din această figură, se lucrează după principiul microprogramării orizontale, printr-o microinstrucție fiind programate operații care sînt executate în paralel pe cître mai multe resurse ale sistemului, lucru evidențiat clar în fig.




Fig. 5.4-2

Cîmpul AC (Address control) este interpretat în circuitul I3001 și folosit pentru determinarea adresei următoarei microinstrucții, în unele situații el contribuind și la stabilirea codului registrului general vizat în circuitul I3002.

Cîmpul PA (Page address) reprezintă adresa paginii de memorie de microprogram, memorie care este organizată pe 4 pagini. Această organizare permite o flexibilitate mai mare de punificare în memoria de microprograme și a fost adoptată pentru că, cînd existau 3 biți neutilizați în cuvîntul microinstrucție, lungimea fizică a acestuia fiind, inevitabil, egală cu 32 biți.

Cîmpul FIC (Flag in control) realizează controlul poziționării fanioanelor C și Z ale circuitului I3001 cu informația de pe linia de intrare FI.

Cîmpul FOC (Flag out control) realizează controlul informației care se plasează pe linia FO și e folosită drept intrare stînga (LI) sau intrare transport (CI) pentru circuitul I3002, în funcție de operația care se execută în acest circuit.

Cîmpul BCF (Bus control field) poartă o informație folosită pentru controlul magistralelor sau pentru inhibarea tactului circuitului I3002 în timpul operațiilor de testare a conținutului unui registru.

Cîmpul K (Mask) reprezintă codul aplicat la intrările de mascare ai circuitului I3002.

Cîmpul FC (Function control) reprezintă codul funcției pe care o execută I3002 și codul registrului la care se referă aceasta.

Pentru a micșora volumul de memorie de stocaj rețineră utilizată și mai ales pentru a conferi mașinii o altă viteză, s-a adoptat o structură cu registre pipe-line pe două nivele. În consecință, la un moment dat sînt în execuție operații programate prin trei microinstrucții.

Din punct de vedere al numărului de faze, structura adoptată este monofazică.

Avînd în vedere modul de selectare a registrelor circuitului I3002 și modul de codificare a sursei de comandă respectiv a destinației rezultatului la microprocesorul 3030, a fost aleasă următoarea alocare a registrelor: R0=B, R1=C, R2=D, R3=E, R4=F, R5=L, R6 = registrul de manevră, R7-A, R8=2Q, R9=2P, T=(P), AC = registrul acumulator pentru microprocesorul

5.4.1 - Instrucțiunile speciale SIM 2 ale unității microprogramate.

Unitatea microprogramată (UM) pe 16 biți prezintă elementul de prelucrare de bază al MA procesor.

Fiecare astfel de UM are implementat un set de instrucțiuni de bază (emularea instrucțiilor 18080) și un set de instrucțiuni speciale de modelare în timp real bazate pe modelele 1, ..., 4 analizate. Cele mai utile și performante sînt modelele de tip 2 și 4 (n = 2 și n = 2). Instrucțiunile de tip 2 și 4 sînt aplicabile în cel mai superior nivel operațional, unde se realizează adresarea tabelului cu parametrii modelului. Parametrii modelului 2 sînt comuni și modelului 4 (ordinul n = 2).

$$y_k = \frac{a_0 + a_1 z^{-1} + a_2 z^{-2}}{1 + b_1 z^{-1} + b_2 z^{-2}} u_k$$

Modelul de tipul 2 corespunzător este :

$$\begin{matrix} x_1 & 0 & 1 & x_1 & 0 \\ x_2 & k+1 & -b_2 & b_1 & x_2 & k & 1 & u_k \\ & & & & & & & x_1 \end{matrix}$$

$$y_k = a_2 - a_1 b_2 + a_1 - a_0 b_1 x_2 + a_0 u_k$$

Implementarea instrucției SIM2 corespunzătoare este dată la nivel de microprogram în fig.

Pentru simularea MA de ordin n = 2 se utilizează posibilitățile de prelucrare paralelă ale MA procesor.

Modelul 4 este descompus sub formă :

$$y_k = H_0 + H_1(z) + H_2(z) + \dots + H_n(z)$$

în care H_0 , H_1 , H_2 avînd ordinul n = 2 pot fi simulate în paralel pe UM ale MA. Prelucrarea concurentă conduce la un spor de viteză proporțional cu numărul de procesoare, grevî însă de necesitățile de sincronizare. În acest scop numărul și dimensiunile schimburilor de informații între elementele de prelucrare a fost redus la următorii parametri: u_k , x_{1k} , x_{2k} și y_k .

Pentru a facilita o implementare avantajică a setului de instrucții al procesorului, o emulare a instrucțiilor UP 18080 MUR - și în special a instrucțiunii de simulare numerică SIM2, prin prisma vitezei de calcul și costului (dictat de prețurile de volumul memoriei de microprograme) resursele "firmware" ale UM au fost completate cu resurse "hardware", așa cum se evidențiază

în fig. la care se vor face referiri în continuare, considerându-se, ilustrativ, instrucțiunea SIM2. În mod similar se implementează SIM1, SIM3, SIM4.

După cum se va vedea algoritmul de reglare numeric implementat implică efectuarea unor operații de însumare algebrică și de înmulțire. Întrucât pentru însumare este adecvată reprezentarea numerelor în complement de 2, iar înmulțirea se face mai eficient (mai ales în cazul unei structuri bazată pe familia de circuite I3000) dacă operandii sînt reprezentați în semn - mărime, sînt folosite în mod corespunzător ambele aceste reprezentări.

Notațiile utilizate în continuare au următoarea semnificație:

AC = controlul adresei; ACMI = controlul adreselor microinstrucțiilor; APU = adresa paginii următoare; AP = adresa de pagină; RPAP = registru pipo line pentru adresa de pagină; AMI = adresa microinstrucției; DMAMI = bloc de modificare a adresei de microinstrucție; MRP = memorie de microprogram; RPCM1 = registru pipeline pentru controlul PI; RPLPC = registru pipeline pentru controlul PO; RPLSC, RP2SC = registre pipeline pentru sincronizare și control; PSC = bloc sincronizare și control; RPCF = registru pipeline pentru controlul funcției; BCF = bloc de modificare a funcției; RPCK = registru pipeline pentru controlul măștilor; IA = latch-uri auxiliare; CA = control auxiliar; ROP = registru deplasare dreapta; DPS = detector funcții speciale; MD = magistrală de date; MA = magistrală de adrese; MC = magistrală de control.

Circuitul "latch" auxiliar IA este destinat să păstreze, în general, primul cuvînt din cadrul instrucțiunii curente, pentru a putea fi utilizat la modificarea adresei de microinstrucție generată de MCU și/sau a funcției (de regulă a codului registrului referit în cadrul ei) microprogramată pentru CPE; în cazul instrucțiunii SIM2, circuitul IA păstrează termenul curent.

Registru de deplasare dreapta RD păstrează, în cazul instrucțiunii SIM2, înmulțitorul curent.

Controlul auxiliar CI este destinat să numere peștii în cadrul operației de înmulțire; el este inițializat cu conținutul, iar la sfîrșitul unei înmulțiri, este lăsat în starea inițială.

Detectorul funcțiilor speciale DFD are rolul de a analiza prezența în execuție a funcțiilor CLA, CLA (identice "firmware funcția în CLA, utilizată normal, în speță pentru anularea conținutului registrului AC bibliografie) și de a concura în lănsarea operațiilor suplimentare specifice lor, și anume:

- închiderea în circuitul "latch" a informației prezentă la intrările sale, sincronizat cu semnalul de tact MCPECL, pentru funcția CLA;

- încărcarea registrului de deplasare RDD cu informația prezentă la intrările sale, reprezentând înmulțitorul în cadrul instrucțiunii ARN22, forțat cu semn negativ, pentru funcția CLA

- validarea impulsurilor de deplasare a conținutului RDD și de numărare în CA, în cazul funcției AIA, a cărei semnificație este adunarea în registrul AC a conținutului acestuia cu rezultatul funcției "SI" între informațiile de pe registrele I și K; se precizează că în timpul execuției funcției AIA, dacă bitul cel mai puțin semnificativ curent al RDD este "1", se dezactivează registrul pipe-line RPOK, ceea ce implică anularea măștii K.

Se menționează că la atingerea conținutului 15_{10} în CA, se va modifica, în BMAMI, adresa microinstrucțiunii următoare generată de MCU, astfel încât să se părăsească porțiunea ciclică a secvenței de înmulțire curentă.

Blocul de sincronizare și control BSC asigură sincronizarea tuturor activităților și resurselor și generează semnalele de comandă și control.

Detalii privind funcționarea UM sînt specificate în protocoalele contractului "Sisteme electrice de transport cu motoare liniare" nr. 198 din 1983, 1984 și 1985 IPR-CCSI - IP Craiova, secțiunea privind proiectarea, realizarea și testarea unui procesor cu unitate microprogramată bazat pe familia de componente I3000.

5.4.2 Analiza comparativă a algoritmilor de simulare a comportării sistemelor automate implementați pe diverse procesoare de 16 biți

Cel trei parametri semnificativi ai log. pentru evaluarea algoritmilor de prelucrare în timp real sînt: timpul de execuție, cerințele de memorie, precizia.

Au fost luați în considerare acești parametri pentru cele mai populare procesoare pe 16 biți : Z 8000 (4 Mhz) 8.86 (5 Mhz) varianta standard și I 3000 pe 16 biți și un procesor bit-sliced bazat pe familia I 3000 cu modificările aduse de autor.

Pentru sporirea vitezei de lucru s-a lucrat numai cu operații cu numere întregi (virgulă fixă), aritmetica cu virgulă mobilă mărind durata de execuție de cel puțin trei ori.

Se consideră că în ipotezele prezentate precizia calculului este satisfăcătoare. Comparațiile între timpii de execuție și necesarul de memorie a fost făcut pentru următorii algoritmi RAJ , pentru câte o iterație:

i) Algoritm Kalman :

$$H(z) = \frac{1 - a z^{-1}}{K(1 - (a_1/c)z^{-1} - (a_2/c)z^{-2})}$$

ii) Algoritm de reglare :

$$H(z) = \frac{a_0 + a_1 z^{-1}}{b_0 + b_1 z^{-1} + b_2 z^{-2} + b_3 z^{-3}}$$

iii) Filtru trece-jos Butterworth:

$$H(z) = \frac{b(z+1)^4}{(z-p_1)(z-p_2)(z-p_3)(z-p_4)}$$

Timpii de execuție și spațiul de memorare necesari pentru o iterație:

Procesor	I 8086	Z 8000	I 3000	I 3000**	3000***
Algoritm	5 Mhz	4 Mhz	6 Mhz	6 Mhz	(4 x 2)
i)	250 us 130 oct	171,9 us 128 oct	161,6 us 22 oct 598 ****	58,6 us 22 oct 340 ****	58,6 us 22 oct
ii)	637 us 294 oct	445,2 us 308 oct	263,2 us 48 oct	117,2 us 48 oct	117,2 us 52 oct
iii)	5380,9 us 3114 oct *	3042,8 us 2996 oct *	406,4 us 100 oct **	234,4 us 100 oct **	138,6 us 124 oct **

* aritmetică în virgulă mobilă;

** aritmetică în virgulă fixă ;

*** unitate centrală cu instrucția SIM microprogramată,
și cu înmulțirea cablată ;

**** numărul de microinstrucții ale instrucției SIM.












Fig. 5.4.1-1









Zonă adrese
parametrii

ZAP	adr. x ₁
+1	adr. x ₂
+2	adr. a ₂
+3	adr. -b ₂
+4	adr. a ₁
+5	adr. -b ₁
+6	adr. a ₀
+7	adr. u
+8	adr. y

Fig. 5.4.1-2




Fig. 5.4.1-3




Fig 5.4.1-4

6 CONCLUZII

Scopul acestei lucrări este acela de a-și aduce contribuția, într-o manieră originală la conceperea arhitecturilor multimicroprocesor facilitate de cele mai moderne realizări în domeniul magistralelor pe plan național și mondial (Multibus I, VMEBUS - existente pe piață, MULTIBUS II, NUBUS, FUTURE BUS anunțate pentru sfârșitul anului 1985) DAL, la evaluarea performanțelor acestor arhitecturi și la utilizarea lor în domeniul analizei performanțelor SA. În acest sens au fost urmărite următoarele obiective :

1) Analiza și clasificarea arhitecturilor multiprocesor utilizate în aplicațiile în timp real.

2) Asigurarea bazei teoretice a modelării arhitecturilor multimicroprocesor în scopul evaluării performanțelor acestora.

3) Elaborarea unor modele analitice aproximative suficient de riguroase și a unor modele de simulare care să permită proiectanților o alegere judicioasă a unor arhitecturi în funcție de cerințele impuse de aplicația specifică.

4) Alegerea modelelor matematice celor mai adecvate simulării în timp real a comportării SA.

6.1. CONTRIBUTII ORIGINALE

Pornind de la scopul și obiectivele propuse se pot scoate în evidență următoarele contribuții originale:

- Definirea structurii nivelurilor arhitecturale pe orizontală și a subdiviziunilor verticale separând componentele unui sistem multimicroprocesor utilizat în analiza în timp real a comportării SA.

- Sistematizarea într-o formă unitară a tendințelor ce se manifestă în domeniul prelucrării în timp real utilizând sisteme multimicroprocesor.

- Introducerea unui model arhitectural deosebit de adaptabil la cerințele analizei comportării SA dar suficient de restrictiv în a-și păstra caracteristicile de prelucrare în timp real.

- Stabilirea condițiilor de aplicabilitate a diverselor metode și modele de evaluare a performanțelor la cazul particular al structurilor multimicroprocesor.

- Utilizarea mecanismului de rendez-vous pentru elaborarea unui executiv pentru MA propus.

- Definirea unei relații de ordine totală pe mediul evenimentelor, legată de utilizarea secțiunilor critice asociate variabilelor sistem.
- Studiul cu ajutorul rețelelor de evaluare a proceselor de sincronizare bazate pe tehnica de rendez-vous.
- Introducerea relației de echivalență pe mulțimea stărilor lanțului Markov exact asociat arhitecturii analizate.
- Definirea stării lanțurilor Markov comasate pe mulțimea cft $S/$ ($S =$ mulțimea stărilor lanțului exact; $=$ relație de echivalență).
- Introducerea unui criteriu (condiții suficiente) care stabilește condițiile în care aplicația $f : S \rightarrow S/$ menține proprietatea Markov a lanțului comasat (f omomorfism între S și $S/$).
- Introducerea unei strategii de simulare a interacțiunilor, utilizând modele cu evenimente discrete, implementată prin algoritmi GPSS.
- Stabilirea ipotezelor de modelare și a parametrilor MA și alegerea indicilor de performanță corespunzători.
- Utilizarea în condițiile stabilite de criteriul de suficiență, a lanțurilor Markov comasate pentru modelarea arhitecturilor MA.
- Utilizarea rețelelor de evaluare în modelarea arhitecturilor MA.
- Alegerea modelelor matematice cele mai adecvate pentru studiul comportării SA și studiul domeniului lor de aplicabilitate prin analiza în domeniul limbajului categoriilor a generalității și cuprinderii lor.
- Elaborarea unei proceduri de simulare discretă a modelelor invariante în timp.
- Implementarea acestei proceduri prin intermediul unor instrucții specializate SEM pe procesoare cu unitate microprogramată. (UM).
- Elaborarea unor îmbunătățiri hardware la firmware I 3000 care să permită implementarea cu mare viteză a instrucțiilor SIM.
- Realizarea pe sistemul multi microprocesor dotat cu UM proiectată, a unor timpuri de simulare a comportării SA superiori celor menționați în literatura de specialitate.

6.2. VALOAREA APLICATIVA SI DIRECTII DE DEZVOLTARE VIITOARE

Aspectele prezentate în lucrare au fost valorificate în cadrul a 26 lucrări științifice din care una "Conducerea automată a proceselor" a apăruta în editura Pacla în anul 1985, și în cadrul a 5 contracte de cercetare științifică. Pe viitor se conturează însă noi perspective de valorificare, avînd în vedere interesul crescînd pe care îl manifestă industria și institutele de cercetare față de utilizarea sistemelor multimicroprocesor cu o viteză sporită de calcul pe de o parte iar pe de altă parte datorită apariției familiei MULTIPROM care pune la dispoziția proiectanților o primă magistrală standardizată care facilitează construcția modulară a arhitecturilor multimicroprocesor.

În acest context, din mulțimea direcțiilor posibile de dezvoltare ulterioară a aplicațiilor MA propus se vor avea în vedere mai ales cele din domeniul automatizării : sinteza structurii SA, identificarea structurală și parametrică, sinteza comenzii (sau a programului în cadrul structurii precizate).

Complexitatea aparatului matematic utilizat și volumul calculurilor care intervin în rezolvarea problemelor enumerate, viteza mare cu care se pretinde efectuarea lor justifică și face imperios necesară utilizarea intensivă a sistemelor multimicroprocesor ca instrument practic de lucru, realitate reflectată și în conținutul lucrării de față.

Ca direcții concrete de valorificare a rezultatelor prezentate se preconizează : continuarea cercetărilor legate de comanda procesului de levitație magnetică utilizînd SMC ; utilizarea calculului concurrent în cadrul problemelor ridicate de captarea și utilizarea eficientă a energiei eolice ; utilizarea SMC în analiza și comanda proceselor complexe ridicate de automatizarea prelucrărilor tehnologice prin metode neconvenționale ; realizarea comenzilor adaptive în domeniul mașinilor unelte. Importante rezultate se pot obține prin utilizarea MA propus și în cadrul inteligenței artificiale și a roboților.

În final se pot aprecia că aspectele tratate în această lucrare sînt susceptibile de a fi perfecționate și dezvoltate în sensul adaptării la specificul domeniilor mai sus amintite și eventual extinse și asupra altor categorii de aplicații de interes pentru economia națională.

BIBLIOGRAFIE

- Notații utilizate în ordinea primei apariții : Computer Design = CD; IEEE Transactions on Industrial Electronic = IEETIE; Editura tehnică=ET; Editura Academiei = EA; Microprocessors Microsystems = MM; Software Microsystems - SM; microprocessor - microprogr-nning = MP; Mini-Micro Systems = MMS; Editura Enciclopedică și Enciclopedică = ESE; Editura didactică și pedagogică = EDP; Electronic Design = ED; Computer Magazine = CM; Editura Militară = EM; IEEE Transaction on Computers = IEETC; Communications of ACM = CACM; IEEE Transactions on Audio Systems and Signal Processing = IEEE TASSP; Simpozion "Microprocesoare, microcalculatoare și aplicații în economie" cat Automatică, SMA.
- ✓ALE Alexander P. Array Processor, dec.1981, CD.
 ✓ANG Ang Ws. Common element key to multiprocessors architectures, oct.1981, CD.
 ✓ASH Ashon S. ș.a. A up Based Multiloop Process Controller, feb.1983, IEETIE
 ✓ACK Ackermann I, Abtactregelung, Springer Verlag, Berlin 1972.
 ✓BAB Babuția I, Dragomir UL., Mureșan I, Proștean C. Conducerea automată a proceselor, Facla 1985.
 ✓BAI Bailey C. Hardware, software trends, June,1984 MMS.
 ✓BALL B Baltac V. Optimizarea sistemelor de operare ale calculatoarelor numerice, Facla 1974.
 ✓BAL2 Baltac V. ș.a. Sisteme interactive și limbaje conversaționale, ET Buc.1984.
 ✓BAR Barthmaier P.I., Multiprocessing system mixes 8 and 16-bit uc, Feb. 1980, CD.
 ✓BEL2 Belea C., Vartolomei M, Metode algebrice și algoritmi de sinteză optimă a sistemelor dinamice, ET 1985
 ✓BELL Belea C., Teoria sistemelor vol.II, EDP Buc.1985.
 ✓BER Berndt H. Software Support in Hardware, 13,1984, MP.
 ✓BEY Beyer O. ș.a. Stochastische Prozesse und Modelle Leipzig 1978.
 ✓BOI Bowen J. Software/hardware integration on μP. febr.1985 MM.
 ✓BOL Bolonjin A. ș.a. Multiprocessors Structures for Microprocessors dec.1982, SM.
 ✓BOW Bowen B.A., Buju IA, The Logical Design of Multiple Microprocessor Systems, Prntice Hall 1980.
 ✓BRZ Brzozinski J. ș.a. A family of Compatible Single and Multimicroprocessor Systems with 8 and 16 bit Microprocessors. 14,1984, MMS
 ✓BUD Budigan N., Teoria sistemelor - curs, IPTVT 1980.
 ✓BUH Bühler R. Hardware eines dynamisch konfigurierbaren Multiprocessors, Eidg. Techn. Hochschule Zuerich 1981.
 ✓CALL Călin S., Lamitrache I. ș.a. Reglarea numerică a proceselor tehnologice, ET Buc.1984.
 ✓CAL2 Călin S., ș.a. Sisteme automate numerice Buc.1984, ESE.
 CAN Cantoni A. ș.a. A Technique for Interrupt Distribution in a Multiprocessor System, Soft and Micros, ovt.1982
 ✓CAR Cartianu Gh. ș.a. Semnale circuite și sisteme EDP Buc.1980
 ✓CER Cernetki VI. ș.a. Metode matematice și algoritmi în studiul sistemelor automate ET, Buc.1973.
 ✓CIO Cioffi G., Velardi P., A Fully Distributed Arbitrer for Multiprocessor Systems, MP 11, 1983.
 ✓CHA Chaudhuri P., Scheduler for Realtime Process Control, apr. 1985, MM.

- ✓CHC Chance R.I. s.a., Using DMA Devices for Data Transfer and Performing a Fast Fourier Transform in Real Time, June 1981, SM.
- ✓CHD Chandra R.C. Design of a UP based process controller using systems Theory, march 84, ITC.
- ✓CHU Chung K.L. Markov Chains, Springer Verlag, 1967.
- ✓CIU Ciucu Gh., Tudor Ct., Teoria probabilităților și aplicații, 1983, ESE.
- ✓CON Conrad M., Hopkins W.D., Functional Architecture Three central CPU-s, sept.1981, ED.
- ✓CRE1 Creangă I., Retscher C., Simovici D., Introducerea algoritmului în informatică, 1973, ESE.
- ✓CRE2 Creangă I., Simovici D., Teoria algebrică a semigrupurilor și aplicații EI Buc.1977.
- ✓CRE Crenguș V., Sisteme de operare în timp real, Teză de doctorat, IPTVT 1984.
- ✓DAH Dahnke M., Microcomputer Operating System Pate Becke, Fredip Kauer Bas s.d. Dams - A Design tool for Multi-Microprocessor Systems, iulie 1983, EP.
- ✓DAVA Dăniloiciu M., s.a. Minicalculatoare și microcalculatoare în conducerea proceselor industriale, EI Buc.1983.
- ✓DIM Dimitriadis B., s.a. On a Multimicroprocessor for Real TimeEncoding of Regularly Decomposed Images, 1981, ITC.
- ✓DIR Director S.W., A Computational Approach, J. Wiley and Sons 1975.
- ✓DOD1 Dodescu Gh. s.a., Sisteme electronice de calcul și telecomunicare PDP-Buc.1980.
- ✓DOD2 Dodescu Gh. Modelarea sistemelor de operare, Buc.1981, EI.
- ✓DON Donald W.J. Distributed System Testbeds oct.1982, CM.
- ✓DOU Douglas G.F., A New Frontier for Systems Designers, Jan. 1982, IEEECS.
- ✓DRA1 Dragomir P., Dragomir A., Structuri algebrice, Pacla 1977.
- ✓DRA2 Dragomir P., Dragomir A., Structuri algebrice, Pacla 1981.
- ✓DRAI Dragu I., Iosif I.B., Prelucrarea numerică a semnalelor discrete în timp real Buc. 1983.
- ✓DRAT Dragomir AL., Brănița St. Elemente de teoria sistemelor de reglaj automat - curs IPTVT 1979.
- ✓DUM Dumitrescu-I. Valin S., s.a. Automatizări și echipamente electronice, ITR Buc.1981.
- ✓EBC Ebelon F.S. Sisteme multiprocesor și prelucrarea paralelă ITR 1976.
- ✓ECC Eychold P., Eychek A., s.a. Trends and Progress in System Identification, Pergamon Press, 1981.
- ✓EYK Eychold P., Kramer H., Multiple Microprocessor Systems March 1983, EI.
- ✓FAI Fayyad Ummalqam A. Hard - Soft Real Time, March 1981, ITC.
- FIL Filippov G. Using a FORTRAN based compiler and using FORTRAN in signal processing, June 1983, EI.
- ✓FLO Florentin I. s.a. Algoritm. 1980 s.a. Multiprocesor Buch. 83, ITC, EI.
- ✓FRZ Frotzschel G. s.a. Design of a real time controller, ITC, march 1983, EI.
- ✓GEE Geyer R. s.a. Design of a real time controller, ITC, march 1983, EI.
- ✓GCM Geyer R. s.a. Design of a real time controller, ITC, march 1983, EI.
- ✓GRO Groza V., Groza I. s.a. Design of a real time controller, ITC, march 1983, EI.
- ✓GRO Groza V., Groza I. s.a. Design of a real time controller, ITC, march 1983, EI.
- ✓HANS Hanselbacher H. s.a. Design of a real time controller, ITC, march 1983, EI.

- ✓HANY Nancy R.D. Rethinking Network a Coordinated Approach, July 1985, MSE.
- ✓HAR Harper R., uP Based Multichannel Analyser Developed Using Polyforth, june 1983, MM.
- ✓HAS Nassan M.M., s.a. Highly Concurrent Computing Structures, ian.1982, IEEETC.
- ✓HAT Haton IP. Automatic Speech Analysis and Recognition, D, Reidel P.C. 1982.
- ✓HAY Haynes S., Highly Parallel Computing, ian.1982, CD.
- ✓HEA Heal B., Multiprocessor solution in OCCAM fo an NP-complete problem, MM, aug.1985.
- ✓HEH Heath W.X., A System Executive for Real - Time Microcomputer Programs, IEEE Micro, june 1984.
- ✓HEI Heider G. Let Operating System Aid in Component Design, sep. 1982, CD.
- ✓HEM Hemenway I.E., Advanced 16-bit operating system handles multiple tasks an real time oct.1983, MM.
- ✓HER Herzog H.I., A Design Perspective for Real Time Task Control in Distributed Systems, fen.1983, IEEETIC.
- ✓HIL Hill F.T., Peterson G.K. Calculatoare numerice, BT Buc. 1980.
- ✓HIR Hirschman D.A., s.a. Standard Modules Offer Flexible Multiprocessor System Design may 1979, CD.
- ✓ION Ion D.I., Radu N., Algebra, EDP Buc.1975.
- ✓IOKT Ionescu T., Sisteme și echipamente pentru conducerea proceselor, EDP Buc.1982.
- ✓ION V1 Ionescu V., Sinteza structurală a sistemelor liniare, ES 1979.
- ✓ION V3 Ionescu V., Teoria sistemelor, EDP Buc.1985.
- ✓ION V2 Ionescu V., Popca C., Proceduri de sinteză a sistemelor automate IPD 1979.
- ✓IOS1 Iosifescu Gh., s.a. Teoria probabilităților și statistica matematică. BT Buc.1966.
- ✓IOS2 Iosifescu M. Lanțuri Markov finite și aplicații BT Buc.1977.
- ✓IOS3 Iosifescu M., s.a. Elemente de modelare stohastică BT Buc. 1984.
- ✓JAS Jaswa R., Designing Interrupt Structures for Multiprocessors sep. 1978, CD.
- ✓JUR1 Jurcă I. A Multiprocessor System with Multitasking Facilities; Teză de doctorat, Pijnacker 1977.
- ✓JUR2 Jurcă I. Simularea sistemelor continue și discrete, curs 1980.
- ✓JUR3 Jurcă I., Sisteme de operare, curs, IPTVT 1984.
- ✓KAL Kalman R.E., Falb P.L., Arbib M.A., Teoria sistemelor dinamice BT Buc. 1975.
- ✓KAT Katz P., Digital Control Using Microprocessors Prentice Hall, 1981.
- ✓KEM1 Kemeny G.I., s.a. Introduction fo Finite Mathematics, Moscova 1963.
- ✓KEM2 Kemeny G.I., Mathematical Models in the Social Sciences. Radio, Mosc.1972.
- ✓KIT Kittler I. s.a. Pattern Recognition, D.Reidel P.C.1981.
- ✓KNG Kung SY, VLSI for Massively Parallel Signal Processors, dec.1983, MM.
- ✓KOI Koinkov G.P., DunchevLS. A Method for Real Time Numerical Integration, 14,1984, MP.
- ✓KOR Korn A.G., Multiprocessor Design Surpass Superminie Alternatives for Continuous System Simulation, may 1981 CD.
- ✓KUN Kung H.T. Why Systolic Architectures Ian.1982, IEEETC.

- ✓ LEE1 Lee A.M. Les files d'attente, Dunod, Paris 1970
- ✓ LEE2 Lee A.M. Teoria aşteptării cu aplicații ET Buc. 1976
- ✓ LIL Lillen H. Microprocessors : Electronique Industrielle apr, 1980.
- ✓ LUP Lupu C., ș.a. Microprocesoare, aplicații EM Buc. 1982
- ✓ MAR1 Marsan M.A. ș.a. Comparative, performance of Single Bus Multiprocessor Architectures. IEENTC, dec. 1982.
- ✓ MAR2 Marsan M.A. ș.a. Modelling Bus Contention and Memory Interference in a Multiprocessor System, IEENTC, Ian. 1983.
- ✓ MAR3 Marsan M.A., Carra G, Bus and Memory Interference in Double Bus Multiprocessor Systems, Jul 1984, MP.
- MAT Mateescu A. Semnale, circuite și sisteme, EDP Buc. 1984
- ✓ MCC MC Cluro RM, Optimizing a dual-processor for UNIX, May 1984, KMS.
- ✓ MEZ Mezzalana L. ș.a. Acquiring Real-Time Information from a Multitasking Microcomputer, 11, 1983, MEI.
- ✓ MIH1 Mihoc Gh., Ciucu G. Introducere în teoria aşteptării ET Buc. 1967.
- ✓ MIH3 Mihoc Gh., ș.a. Procese stohastice, ESE Buc. 1978.
- ✓ MIH2 Mihoc Gh., ș.a. Modele matematice ale aşteptării EA Buc. 1973.
- ✓ MIH4 Mihoc Gh., Micu D. Teoria probabilităților și statistică matematică, EDP Buc. 1980.
- ✓ MIH5 Mihoc Gh., ș.a. Modele de analiză statistică, ESE Buc. 1982.
- ✓ MIN Mintzer F. ș.a. The Real - Time Signal Processor, Feb. 1983, IEENTASSP.
- ✓ MUN Munro A. ș.a. Real - Time Control Including Concurrency, June 1982, SM.
- ✓ MURXX1 I. Babuția, I. Mureșan, ș.a. Determination of a Reduced Order Model for a Distillation Column. IPTVT Timișoara 25, 1980.
- ✓ MURXX2 Mureșan I., ș.a. Conducerea cu calculator numeric a vehiculelor pe șanț, 4-Th International Conference on Control Systems and Computer Science Buc. June 1981.
- ✓ MURXX3 Mureșan I., ș.a. Tehnici de identificare și modelare - îndrumător, IPTVT 1981.
- ✓ MURXX4 Mureșan I., Babuția I., Mureșan V. Simulation Sprache zum Entwurf und zur Optimierung von Diskeeten Automaten Kolloquium über Rechner-technik und Datenverarbeitung, iunie 1981, Magdeburg DDR.
- ✓ MURX5 Mureșan I., Hentea T. Programarea calculatoarelor de proces - laborator, IPTVT 1982.
- ✓ MUR6 Hentea T., Mureșan I. Programarea calculatoarelor de proces, IPTVT 1982.
- ✓ MUR7 Mureșan I. Abordarea problemelor de realizare minimală a sistemelor decompozabile utilizând limbajul categoriilor. Lucrarea de licență în matematică, Univ. Timișoara-1982.
- ✓ MURX8 Mureșan I., Babuția I., Mureșan V. Limbaj de simulare pentru proiectarea sistemelor de conducere discretă în industria constructoare de mașini, Bul. IPTVT Timișoara 29, 1981.
- ✓ MUR9 Mureșan I. Sisteme multiproc. probleme privind alegerea, proiectarea și implementarea unei arhitecturi. Referat în cadrul specializării prin doctorat, IPTVT 1984.

- ✓MUR10 Mureșan I. Analiza și proiectarea sistemelor cu levitație magnetică utilizând SMM cu procesare în timp real. Referat în cadrul specializării prin doctorat, IPTVT 1984.
- ✓MUR11 Babușia I., Dragomir T., Mureșan I., Troștean O. Partea II.-Conducerea automată a proceselor Facla 1985.
- ✓MUR12 Mureșan I., Savii G. Interfață bazată pe seria M68000 pentru echipament cu disc flexibil, SMA IPTVT 1985.
- ✓MUR13 Mureșan I. Utilizarea sistemelor multimicroprocesor în cond. proceselor, SMA IPTVT 1985.
- ✓MUR14 Mureșan I. Simularea numerică a fctz pe sisteme multi-procesor, SMA, IPTVT 1985.
- ✓MUR15 Mureșan I., Mureșan V. Elemente privind proiectarea unui SOTR pentru un sistem multimicroprocesor, SMA IPTVT 1985.
- ✓MUR16 Mureșan V., Mureșan I. SOTR pentru un sistem bazat pe μP Z80, SMA, IPTVT 1985.
- ✓MUR17 Mureșan I., Robu N. Implementarea pe un sistem cu UC microprogramată a setului de instrucții I8080, SMA, IPTVT 1985.
- ✓MUR18 Mureșan I., Robu N. Configurația de sistem multimicroprocesor utilizată pentru conducerea în timp real a proc, SMA, IPTVT 1985.
- ✓MUR19 Mureșan I. Sistem multimicroprocesor cu familia M68000, SMA, IPTVT 1985.
- ✓MUR20 Mureșan I. Sistem multiprocesor realizat cu familia I8086, SMA IPTVT 1985.
- ✓MUR21 Mureșan I., Marchig I. Sistem biprocesor realizat cu μP I8080 și Z80 SMA, IPTVT 1985.
- ✓MUR22 Troștean O., Mureșan I. Vol.II. Tehnici de identificare și modelare - curs IPTVT 1985.
- ✓MUR23 Mureșan I., Robu N. Emulator de I80 cu o unitate centrală microprogramată. Propunere de brevet de invenție, 1985.
- ✓MUR24 Mureșan I., Crețu V. Implementarea funcțiilor nucleului superior al SO-SMM pe o unitate microprogramată. Propunere de brevet de invenție 1985.
- ✓MUR25 Mureșan I., Mureșan V., Crețu V. Implementarea funcțiilor nucleului interior al SO-SMM pe o unitate microprogramată. Propunere de brevet de invenție 1985.
- ✓MUR26 Mureșan I. Unitate centrală cu MC68000 compatibilă cu familia MULTIPROM. Propunere de brevet de invenție 1986.
- ✓NEC Necula A.M. Simularea sistemelor continue și discrete IPB 1979.
- ✓NEL Nelson I.C.C., Perfoi MK, Design of a hardware arbiter for Multimicroprocessor systems feb 1984, MM.
- ✓NIC Nicolau Edm., Popovici Al. Introducere în cibernetica sistemelor hibride ET Buc.1975.
- ✓PAD Padulo L., Arbib A.M. Teoria sistemelor, London 1974.
- ✓PAT Patel J.H. Performance of processor-memory interconnections for multiprocessors, IESETC, oct.1981.
- ✓PAU Păunescu F. Analiza și concepția sistemelor de operare ESE, 1982.
- ✓PEA Pearson C.E., Handbook of Applied Mathematics Van Nostrand 1974.
- ✓PEN Penescu C., Sisteme ET Buc.1975.
- ✓PET Peterson I.L., Silberschatz A. Operating System Concepts, Addison-Wesley 1985.
- ✓POP1 Pop V. Arhitectura sistemelor multimicroprocesor, Lucrările colocviului de cibernetică Timișoara 1981.

- ✓POP2 Pop V. Structura sistemelor de prelucrare a datelor numerice - curs IPTVT 1981.
- ✓POP Popescu N. Sisteme informatice cu funcționare în timp real, EM Buc.1984.
- ✓PRA Prangasvili I.V. Microprocesare, Energia, Moscova 1979.
- ✓PRE Preece C. s.a. Time-shared communications software for real - time controllers, SM, oct.1981.
- ✓PRO Proștean O., Mureșan I. Vol.I. Tehnici de identificare și modelare, IPTVT 1985.
- ✓OPP Oppenheim A.V., Schaffer R.W. Digital Signal Processing, Prentice-Hall, 1975.
- ✓RAB Rabiner LR., Gold B. Theory and Application of Digital Signal Processing, Prentice Hall 1975.
- ✓RAD Radu O., Săndulescu Gh. Filtre numerice aplicații ET Buc.1979.
- ✓RAD Rădăceanu E. Limbaje de simulare EM Buc.1981.
- ✓RAJ Rajulu NG., Rojarsanu, Execution Time Analysis of Process Control Algorithms on Microprocessors IECETIB, nov.1982.
- ✓REA Ready I.F. Operating Systems conform to application needs, dec.1984. EMS.
- ✓RIT Ritchie D.M. The Evolution of The UNIX, Micros. oct. 1984.
- ✓ROD Rodda L.s.a. A Hierarchical Architecture With Independent processors for Real - Time Systems, 15, 1985, LP.
- ✓ROG Rogoian AI. Calculatoare numerice, curs IPTVT 1970.
- ROZ Rozanov Y. Processus aleatoires ED. MIR 1975.
- ✓RUM M.van Rumste, The iAPX32, a Next Generation of Microprocessor, 11, 1983, MM.
- ✓SAB1 Sabatier A Le Multibus et ses signaux EAI 2, 1979.
- ✓SAB2 Sabatier A. L'utilisation du Multibus EAI, 3, 1979.
- ✓SCHE Schell R.R., A Security Kernel for a Multiprocessor CM Jull 1983.
- ✓SCH Schmidt Herman - Sisteme Multiproccor, Electronik, 1982.
- ✓SCO Scordalakes E.N. Arbitr Handles Shared Resources for Multiprocessor, CD, dec.1981.
- ✓SEI Seitz CH.L, The Cosmic Cube, CACM ian 1985.
- ✓SHO Choja C.C. s.a. Some experiences of impl. ADA conc. facilities on a distr. multiprocessor, SM, oct.1982.
- ✓SNY Lawrence Snyder, Introduction to the Configurable Highly Parallel Computer IEEE TC ian.1982.
- ✓SOU Soucek B. s.a. Event-Traian Correlation and Real-Time Microcomputer Systems, MM, 11, 1983.
- ✓SPR Spriet J.A., Vansteerkiste C.C., Computer Aided Modeling and Simulation, Academic Press, 1982.
- ✓STA Stănculescu Fl. Dinamica sistemelor mari, EA 1982.
- ✓STD Stanomir D., Stănculescu O. Metode matematice în Teoria sistemelor, EM Buc. 1980.
- ✓STE Stearns S.D., Digital Signal Analysis, Hayden Book Comp., 1975.
- ✓STO Stănculescu O. Noțiuni și tehnici de matematică discretă EEE Buc.1985.
- ✓TEO Teodorescu D. Sisteme automate deterministe ET Buc. 1984.
- ✓TER1 Tertico M., Stoica P. Identificarea și estimarea parametrilor sistemelor, EA 1980.
- ✓TER2 Tertico M., Stoica P., Popescu Th. Modelarea și predicția zecilor de timp. EA 1985.
- ✓THO Thomas H.W. Design and performance of a simple nucleus for real - time control, oct.1982, SM.

- ✓TUC Tucker S., IRMZ86, oct. 1983, LM.
- ✓TUCH Tucker M., Integrated Software Spars Mini Market, 1985, MMS.
- ✓TZA TZafestas S.G. Microprocessors in Signal Processing, Measurement and Control, D. Reidel P.C 1982.
- ✓VAU Vaughan I.G., Design of an operating System nucleus for real - time microcomputer applications June 1983, SM.
- ✓VER Verona A. Introducere în coomologia algebrelor EA 1974.
- ✓WEI Weissberger I.A., Analysis of Multimicroprocessor System Architectures, CD, June 1977.
- ✓WHI Whitty R.W. s.a. Structural programming. A Tutorial Guide, SM, June 1984.
- ✓WIT Witten I.H., An introduction fo the architecture of the Intel iAPX432, SM, apr.1983.
- ✓YEH Yehosu D.B., Martinez R. Applications of μ P in Control Problems, CACC San Francisco 1977.
- ✓YEN Yen K., Digital Simulation Algorithms Using Parallel Processing, IEEEITIE, aug.1982.
- ✓ZAB Zabłudowski A. s.a. Analysis of a Multimicroprocessor System with Time - Shared Bus, 13, 1984, MP.
- ✓ZAD Zadeh L.A. s.a. Teoria sistemelor, ET. Buc.1970.
- ✓ZEI Zeigler B.P., Theory of Modelling and Simulation, J.Wiley Sons
- ✓жжж Calculatoare electronice din generația a cincea, EA 1985.
- жжж Dicționar de informatică ESE, Buc.1981.
- ✓жжж iAPXA32, VLSI Micromainframe, Intel 1981
- ✓жжж Intel 3000 Schottky Bipolar LSI Microcomputer Set.
- ✓жжж Intel Component Data Catalog 1982
- жжж Manual de utilizare SIMBUS
- ✓жжж Mikrocomputer-Baugrupponsystem SMP Siemens
- жжж The New Collins Concise English Dictionary
- ✓жжж Vlitoral industriei de programe EA 1985.
- жжж Protocol contract nr.189/13.12.1983,1984, 1985 "Sisteme electrice de transport acționate cu motoare liniare" CCSIT EP Craiova - IPTVT
- ✓жжж " Catalog Multiprom CIEZ - IPA