

MINISTERUL EDUCATIEI SI INVATAMINTULUI
INSTITUTUL POLITEHNIC "TRAIAN VUIA" TIMISOARA
FACULTATEA DE ELECTROTEHNICA

ing. MARIAN GH.DANCAU


PROBLEME ALE TESTARII INDUSTRIALE A
UNITATILOR DE MEMORIE RAM
CU CIRCUITE INTEGRATE

- Teza de doctorat -

BIBLIOTECA CENTRALĂ
UNIVERSITATEA "POLITEHNICA"
TIMIȘOARA

Conducator stiintific:
prof.dr.ing. EUGEN POP

- 1983 -



P R E F A T A

Lucrarea de față se înscrie în preocupările generale de ridicare a productivității muncii și de creștere a fiabilității și coeficientului de disponibilitate a sistemelor de calcul. Ea este o continuare a activității depuse de autor în perioada de peste patru ani cât a fost încadrat la Fabrica de memorii electronice și componente pentru tehnica de calcul din Timișoara. În cuprinsul acestei lucrări autorul abordează atât domeniul elaborării secvențelor de stimulare a memoriilor în vederea creșterii eficienței testării cât și automatizarea experimentului de testare propriu-zis.

Pe toată durata elaborării tezei am beneficiat de îndrumările competente, pline de răbdare și înțelegere ale prof.dr. ing. Eugen Pop, căruiia îi aduc pe această cale cele mai respectuase mulțumiri.


Tin să mulțumesc în mod deosebit conducerii filialei ITC Timișoara și a Fabricii de memorii electronice pentru sprijinul acordat pe toată durata elaborării acestei lucrări.

Pentru discuțiile fructuoase pe care le-am purtat datorz calde mulțumiri întregului colectiv al filialei IPA din Cluj Napoca.

Datoz mulțumiri colectivului care a elaborat echipamentele de testare MOSTEST-03, R.Telescu, N.Balmez, M.Cotarcă, E.Gherman, M.Rimbasiu și D.Vlăduțiu, de la filiala ITC Timișoara, precum și colegilor mei A.Boboc, S.Dordea, A.M.Huschitt, M.Ivănescu, M.Popescu, M.Radiță, A.Toma și celorlalți ingineri de la Fabrica de memorii electronice. Pentru sprijinul și contribuția deosebită adusă la elaborarea programului ADRDIA aduc mulțumiri colegului meu mat.I.Despi de la Centrul de calcul al ITC Timișoara.

De asemenea, datoz cele mai calde mulțumiri, în primul rând colegilor mei dr.ing.I.Naforniță și dr.ing.Vlăduțiu pentru îndelungatele discuții purtate, ajutorul și sprijinul moral de care am beneficiat din partea lor pe durata elaborării tezei.

Autorul



C U P R Î N S

	Pag.
1. INTRODUCERE	1-1
2. DEFECTE ALE C.I. DE MEMORIE RAM	
2.1. Introducere	2-1
2.2. Defecte ale C.I. de memorie RAM	2-2
2.2.1. Defecte ale matricii de celule de memorare	2-2
2.2.2. Defecte ale circuitelor de decodificare	2-4
2.2.3. Defecte ale logicii de scriere-citire .	2-5
2.2.4. Condiții impuse unui test pentru a de- tecta defecte conform modelului NAIR. .	2-5
2.2.5. Defectul de pierdere a informației în memoriile dinamice	2-7
2.2.6. Defecte legate de informația înscrisă .	2-8
2.3. Modelul și algoritmul Hayes pentru testarea memoriilor RAM	2-8
2.3.1. Modelul memoriei Mr	2-13
3. TESTAREA CU DIAGNOZA A UNITATILOR DE MEMORIE RAM CU C.I.. TEHNICI SI STRATEGII	
3.1. Structura generală a unei UM	3-1
3.2. Model de defecte pentru UM cu C.I.	3-3
3.3. Harta erorilor pe modul - tehnică modernă de diagnoză	3-4
3.4. Probleme legate de testarea cu depanare a UM cu C.I.	3-5
3.5. Identificarea defectelor unităților de memorie	3-6
3.5.1. Verificarea liniilor de control	3-6
3.5.2. Verificarea liniilor CS și date	3-7
3.5.3. Verificarea liniilor de adresă din matricea de C.I.	3-9
3.5.4. Defecte ale C.I. de memorie	3-11
3.6. Diagnoza asistată de calculator a UM cu C.I. .	3-12
3.7. Strategii de testare a UM cu C.I.	3-17
3.8. Concluzii	3-20
4. VERIFICAREA SI DIAGNOSTICAREA IN SISTEM A UNITATI- LOR DE MEMORIE RAM	
4.1. Introducere	4-1

4.2. Modelul de defecte	4-31
4.3. Căile de control și date	4-4
4.3.1. Diagnosticarea liniilor de control	4-4
4.3.2. Diagnosticarea căilor de date	4-4
4.4. Diagnosticarea liniilor CS (Chip Select)	4-6
4.5. Diagnosticarea liniilor de adresă	4-8
4.5.1. Descrierea matematică a defectelor pe magistrale	4-9
4.5.2. Generalizarea testului Srini pentru diagno- za liniilor de adresă	4-14
4.5.3. Identificarea liniilor de adresă blocate pe 1 sau 0 cu algoritmul Srini generalizat	4-15
4.5.4. Identificarea liniilor de adresă în scurt- circuit cu testul Srini S3 generalizat	4-20
4.6. Un algoritm pentru identificarea defectelor de scurtcircuit între liniile de adresă	4-30
4.6.1. Necesitate și definiție	4-30
4.6.2. Algoritmul SC	4-31
4.6.3. Alegerea adreselor aparente	4-33
4.6.4. Verificarea algoritmului SC prin simularea defectelor	4-39
4.6.5. Implementarea algoritmului SC pe echipa- mente de testare automată	4-43
4.6.6. Implementarea algoritmului SC pe minical- culatorul I-100	4-44
4.7. Limite de aplicabilitate ale algoritmilor de diagnoza a liniilor de adresă	4-45
4.8. Concluzii	4-49
5. LIMBAJUL DE TEST MTL	
5.1. Limbaje de test - scurt istoric, caracteristici.	5-1
5.2. Limbaje de test pentru testarea memoriilor RAM	5-6
5.3. Metode pentru definirea limbajelor de programare	5-7
5.4. Limbajul de test MTL	5-8
5.4.1. Grupa instrucțiilor de I/O și interfață operator	5-10
5.4.2. Grupa instrucțiilor de salt și apel la subrutine	5-13
5.4.3. Instrucțiunea TIMING	5-14

5.4.4. Grupa instrucțiilor de definire și aplicare de stimuli	5-15
5.4.5. Instrucțiuni pentru descrierea UM testate	5-17
5.4.6. Instrucțiuni speciale	5-18
5.5. Concluzii asupra limbajului MTL	5-19
6. SOFTWARE DE BAZA PENTRU UN ECHIPAMENT DE TESTARE AUTOMATA A UNITATILOR DE MEMORIE	
6.1. Introducere	6-1
6.2. Structura generală a ETA din familia MOSTEST-03D	6-2
6.2.1. Structura sistemului de test	6-2
6.2.2. Structura microcalculatorului	6-3
6.3. Sistem software pentru echipamente de testare automată a UM	6-5
6.3.1. Necesități software	6-5
6.3.2. Structura generală software	6-7
6.3.3. MICROSISTEM - microsistem de operare pe disc flexibil	6-8
6.3.4. Editorul de text	6-10
6.3.5. Subrutina GET	6-16
6.3.6. Considerații generale asupra sistemului de operare și editorului	6-16
6.4. Structura interpretorului	6-19
6.4.1. Descriere generală	6-19
6.4.2. Comenzile interpretorului	6-21
6.4.3. Structura buclei de rulare program	6-23
6.4.5. Prezentarea rezultatelor testării	6-25
6.4.6. Implementarea instrucției COD	6-26
6.5. Concluzii	6-30
7. CONCLUZII	7-1
8. LISTA PRESCURTARILOR UTILIZATE	8-1
9. BIBLIOGRAFIE	9-1

ANEXE

1. Anexa A1	Circuite integrate de memorie RAM.	
	Structură și organizare	A.1-1
	A1.1. Circuite de memorie statice	A.1-1
	A1.2. C.I. de memorie RAM dinamice.	A.1-3
	A1.3. Concluzii	A.1-14
2. Anexa A2	Teste standard pentru memorii RAM semiconductoare	A.2-1

CHECKERBOARD (A.2-4), MARCH (A.2-4), MOVI (A.2-5), GALCOL (A.2-5), GALROW (A.2-7), GALDIA (A.2-7), WALKPAT (A.2-10), GALPAT (A.2-10), MASEST (A.2-11), DIAPAT (A.2-12), WAKOL (A.2-14), DUAL WAKCOL (A.2-15), HAFCOL (A.2-17), HAMPAT (A.2-17), DIST WALKING (A.2-19), X-Y COMPL.(A.2-20), GWR (A.2-22), PARITY (A.2-22), CHEKCOL (A.2-23), Knaizuk-Nair (A.2-26), MILPAT (A.2-28), NAIR (A.2-29), SUK (A.2-31).

3. Anexa A3 Diagramele Shmoo.
4. Anexa A4 Echipament de testare automată a plachetelor de memorie MOSTEST-03D.
5. Anexa A5.
6. Anexa A6.

CAPITOLUL 1.

INTRODUCERE

Am asistat în ultimii ani la o evoluție spectaculoasă și fără precedent a circuitelor integrate, această evoluție încadrându-se în ceea ce prof. Mihai Drăgănescu numea "a doua revoluție industrială".

În aceste condiții de pătrundere a calculatoarelor în mai toate domeniile, începând din anul 1970, când firma IBM a lansat primul calculator cu memorii semiconductoare ponderea feritelor a continuat să scadă ajungând astăzi la sub 4% (fig. 1.1).




Fig. 1.1. Ponderea memoriilor cu ferite [BATR 81]

Fig. 1.1. Ponderea memoriilor cu ferite [BATR81]

Locul acestora a fost luat în ritm galopant de memoriile cu semiconductoare, în special MOS, în paralel cu perfecționarea lor. Cele mai optimiste previziuni din anul 1975 - 16 Kb în 1985 [MART75] au fost depășite.

Se prevede că în perioada 1981-1985 piața mondială necaptivă de C.I. de memorie va avea o creștere de 20% fiind depășită doar de microprocesoare cu 30% [ELIN81] (fig.1.2).




Fig.1.2. Prognoză pentru piața mondială de semiconductoare (necaptivă)

Fig.1.2. Prognoza pentru piața mondială de semiconductoare.

reprezentând un procent din ce în ce mai mare din prețul produsului finit [BATR81].

Studii asupra costului testării în fabricația C.I. de memorie au fost făcute de [BATR81], el tinzând să depășească 50% în perioada 1980-1990.

O trecere în revistă a problemelor testării UM cu semiconductoare a fost prezentată de autor în [DANC83a] și [DANC83e].

Ponderea C.I. de memorie în 1983 va fi de 48% la C.I. MOS și de 10% la C.I. bipolare [BERE83].

Evoluția pe 1981, 1982 și previziunile pentru 1983 pentru consumul de C.I. de memorie RAM sînt prezentate în fig.1.3 după datele publicate în [KOZM83].

În condițiile evoluției rapide a complexității circuitelor integrate cît și a sistemelor care sînt construite cu acestea, problema testării lor a devenit din ce în ce mai dificilă, costul testă-




Fig.1.3. Consumul de C.I. de memorie RAM

Fig.1.3. Consumul de C.I. de memorie RAM.




Fig.1.4. Perioadele de dominare a costurilor fabricației și testării C.I. de memorie MOS

Fig.1.4. Perioadele de dominare a costurilor fabricației și testării C.I. de memorie MOS.

Datorită presiunii industriei, știința testării are tendința de a se dezvolta ca o disciplină separată în dome-

niul tehnicii de calcul, cu trei direcții principale

- elaborarea secvențelor de stimulare minime care să permită detectarea tuturor defectelor,
- automatizarea experimentului de testare,
- elaborarea de principii de proiectare a produselor în așa fel încât ele să fie testabile.

Astfel evoluția pieței de echipamente de testare automată după datele publicate în [KOZM83] este prezentată în figura 1.5.




Fig.1.5. Evoluția pieței mondiale de echipamente de testare automată

În țara noastră, realizări deosebite au fost obținute la I.P.Cluj și I.P.A. Cluj, prin lansarea în fabricație a familiei de echipamente de testare automată THETA ROM 5000. Această familie conține teste numerice de uz general (THETA 5010), teste analogice (THETA 5020), pentru LSI (THETA 5030) și pentru plăci hibride (THETA 5050) [SIRB82]. Trebuie menționat de asemenea realizările obținute la I.P.C. Timișoa-

ra (memorii), I.P. Timișoara (testarea plachetelor logice cu ajutorul funcțiilor de control prin sumă [VLAD82], IIRUC (testare de plachete), IAEM și IP Timișoara (standuri de control automate).

In general se acceptă clasificarea metodelor de testare, după scopul lor în




Fig.1.6.

In domeniul testării unităților de memorie, pe plan mondial cercetările sînt îndreptate în direcția găsirii modelelor și secvențelor de test cît mai performante pentru testarea GO/NOGO și a acelor secvențe care să pună în evidență un singur defect (sau clasă de defecte), chiar și în prezența altora, pentru identificarea și remedierea lor.

In condițiile actualei complexități a plăcilor cu circuite LSI, chiar cu un control interfazic corect implementat, în medie există un defect pe fiecare placă ajunsă la standul de test final [STON79]. Dintre acestea, cele mai frecvente sînt cele de scurtcircuit - 50% [PHIL80].

Testarea pentru defecte de scurtcircuit se poate executa pe testeare de continuitate tip "pat de cuie" (bed of nails), însă prețul acestor adaptoare (1\$ pentru un palpator) cu utilizare unică (pentru un singur tip de placă) și fiabilitatea lor redusă, fac această metodă prohibitivă pentru plăci complexe, mai ales echipate. O soluție ar putea fi constituită de un tip recent de tester de continuitate, cu sonde mobile [LYMA83].

Pe de altă parte, "pentru a micșora dificultățile inerente ale testării și a obține maximum de randament prin testarea automată, este necesar ca testarea să fie tratată nu ca un eveniment singular ci ca un sistem, legat de întregul ciclu de viață al unui produs" [GRE82], începînd încă din faza de concepție și proiectare. Aș cum se prezintă astăzi, testarea se concentrează asupra fazelor de producție, control final și recepție la beneficiar.

Este necesară o informare și educare a tuturor celor ce contribuie la realizarea de produse astfel încît acestea

să fie testabile, ducând prin aceasta la ridicarea fiabilității lor precum și la scăderea costurilor de fabricație.

*
*
*

Lucrarea de față se integrează în domeniul preocupărilor crescînde din țara noastră pentru testarea componentelor și sistemelor în tehnica de calcul. Fără a neglija celelalte aspecte, autorul și-a concentrat atenția asupra elaborării de secvențe de stimulare pentru diagnoza unităților de memorie cu C.I. și asupra automatizării experimentului de testare.

Capitolul 2 prezintă o sinteză a defectelor circuitelor integrate de memorie RAM și dificultățile legate de testarea completă a memoriilor. Funcționarea acestora este descrisă în anexa A.1 iar testele standard (test patterns) precum și o comparație între ele sînt prezentate în anexa A.2.

Capitolul 3 ia în studiu problemele specifice ale testării cu diagnoză, pe echipamente de testare automată, a UM de memorie RAM și strategiile ce pot fi adoptate pentru ridicarea fiabilității acestora cu un preț de cost cît mai scăzut.

Capitolul 4 prezintă modalități de diagnosticare în sistem a UM cu C.I. Este generalizat un algoritm de diagnoză a liniilor de adresă și este prezentat un algoritm de test original care identifică defectele de scurtcircuit între adrese. Performanțele acestor algoritmi sînt analizate printr-un sistem de 15 teoreme și utilizarea unui aparat matematic original. Sînt prezentate rezultatele obținute prin simulare prin implementarea pe minicalculatorul I 100.

Capitolul 5, după o analiză a dezvoltării limbajelor de test, propune un nou limbaj de nivel înalt, MTL, pentru testarea automată a UM, implementabil pe ETA conduse de microcalculatoare de 8 biți.

Sistemul software elaborat de autor pentru un astfel de ETA, alcătuit din sistem de operare pe disc flexibil, editor interactiv și executiv pentru limbajul MTL este prezentat în capitolul 6. Anexa A.6 este alcătuită din listingul de asamblare al acestuia.

CAPITOLUL 2.

DEFECTE ALE C.I. DE MEMORIE RAM2.1. Introducere

Problemele testării C.I. de memorie RAM și ale unităților de memorie realizate cu acestea au stat în atenția cercetătorilor încă de la începuturile fabricației lor, când s-a constatat că ele sînt total diferite de cele ale testării memoriilor cu ferite.

Citînd surse bibliografice [BATR81] arată că defectele constatate la testarea finală a pastilelor de siliciu se datoresc în principal următoarelor cauze

- defecte prezente pe suprafața măștii fotografice, care cresc ca număr prin utilizarea repetată a măștii,
- defecte apărute pe suprafața de siliciu, datorită prelucrărilor ohmice sau termice, al căror număr crește cu creșterea suprafeței structurilor de siliciu și cu micșorarea dimensiunilor elementelor de suprafață ale circuitului integrat (cu creșterea densității de integrare).

Odată cu creșterea densității de integrare și creșterea dimensiunilor chipurilor, o problemă preponderentă a devenit numărul de defecte pe centimetru pătrat - în fond un indicativ al calității procesului tehnologic. Aceasta a scăzut de la 31 def./cm² la 5 def./cm² în perioada 1969-1979 [BATR81]. Chiar în aceste condiții, probabilitatea de a obține un randament de (15 ÷ 20)%, necesar rentabilității fabricației de serie, este mică pentru C.I. de memorie de foarte mare capacitate; numai firma Texas Instruments raportează un randament de 50%, la fabricația C.I. de memorie de 64 Kb. Aceste probleme au dus la soluția implementării unor linii și coloane de rezervă și reconfigurarea structurii prin reconfigurarea decodificatoarelor de adresă. Toate firmele producătoare de C.I. de memorie de 64 Kb (în afară de T.I.) au recurs la această soluție [POSA81b], [SUL81], [ABB081], [SMITH81], [GROS81]. Prezența simultană a unor C.I. cu arhi-

tekturi diferite (prin reconfigurări diferite ale decodificatoarelor) va prezenta probleme de testare deosebite pentru UM, a căror soluție nu este clară în momentul de față.

2.2. Defecte ale C.I. de memorie RAM

În general defectele sînt analizate pe baza unor modele de scheme logice ale C.I. Un grup de cercetători francezi [GALI78], [GALI80] a pus în evidență existența unor defecte fizice fără corespondent în schemele logice, fără să dea însă o soluție pentru testarea acestora ci doar evitarea apariției acestei clase prin respectarea anumitor reguli de proiectare. Rezultatele respective au fost însă aplicate la proiectarea unui microprocesor și nu a memoriilor.

În cele ce urmează vor fi tratate numai defectele specifice memoriilor cu semiconductoare, și nu se vor lua în considerare defectele circuitelor de intrare/ieșire; prin această clasă se înțeleg curenții de intrare prea mari, fan-out mic, nivele de intrare sau ieșire necorespunzătoare, etc., defecte ce sînt puse în evidență de teste parametrice simple. Vor fi tratate numai acele defecte care duc la funcționarea necorespunzătoare a C.I., privite ca memorii.

Aceste defecte pot fi grupate pe blocurile funcționale ale memoriilor semiconductoare. Au fost propuse mai multe astfel de modele funcționale [NAIR78], [FEE78], [TEKT74], [MONT75], [SUK81].

Se vor prezenta în continuare aceste defecte, luînd ca bază modelul elaborat de R.Nair [NAIR78]. El va fi completat cu modelul Suk [SUK81], precum și cu defectele semnalate de alți autori, deoarece [NAIR78] exclude acele defecte legate de comportarea dinamică a blocurilor funcționale. [NAIR78] ia în considerare doar defecte ale matricii de celule de memorare, ale circuitelor de decodificare și ale logicii de scriere/citire, incluzînd în aceasta din urmă toate celelalte elemente (linii de bit, amplificatoare de scriere, baza de timp internă etc.).

Modelele funcționale prezentate, ca și testele elaborate pe baza lor sînt pentru memorii cu lățimea cuvîntului

de date de 1 bit, fiind ușor de extrapolat pentru cuvinte de mai mulți biți.

2.2.1. Defecte ale matricii de celule de memorare

Fiecare unitate adresabilă constă dintr-o singură celulă. Datorită unor cauze interne multiple, matricea de celule poate prezenta următoarele defecte [NAIR78]

1. Una sau mai multe celule blocate pe 0 sau 1.
2. Există una sau mai multe celule cuplate.

Prin aceasta înțelegem că, o tranziție din starea x în starea \bar{x} a unei celule i produce o tranziție a unei alte celule j , din starea x în starea \bar{x} , sau din starea \bar{x} în starea x . Acest lucru nu implică și reciprocitatea, în sensul că o tranziție în celula j nu produce o tranziție în celula i . Vom denumi tranziția unei celule din starea x în \bar{x} , care are loc în urma unei operații de scriere, ca tranziție forțată.

Se pot defini astfel perechi ordonate de celule cuplate (i, j) , în care celula j suferă o tranziție datorată unei tranziții forțate a celulei i . Pot exista $N(N-1)$ perechi.

[NAIR78] prezintă o extindere a acestui model, pe care îl vom denumi modelul Nair extins.

3. Se definește o submulțime $S_{i,k}$ de k celule k - cuplate, în sensul că tranziția forțată a unei celule din această submulțime produce tranziția unei alte celule din $S_{i,k}$ din 1 în 0 sau din 0 în 1, dacă celelalte $k-2$ celule se află într-o anumită stare. Deoarece algoritmi de test ar ridica probleme deosebite pentru submulțimi arbitrare, [NAIR78] restrânge modelul de mai sus la submulțimi disjuncte, și îl denumește modelul restrâns pentru k - cuplaje (restricted k - coupling model).

[SUK81] extinde acest model, pornind de la faptul că selecția multiplă (defect al decodificatoarelor) nu este rezcrisă complet de modelul NAIR.

Modelul SUK ia în considerare următoarele defecte.

1. - Celule blocate pe 1 sau 0. Starea acestor celule va fi întotdeauna aceeași, indiferent de operațiile de scriere sau citire efectuate asupra oricărei celule din matrice.

2. - Defecte de tranziție: una sau mai multe celule nu efectuează tranziții din 0 în 1 și/sau din 1 în 0, când în celula respectivă se înscrie complementul conținutului său.
3. - Defecte de cuplare: o tranziție forțată într-o celulă poate induce tranziții $0 \rightarrow 1$ sau $1 \rightarrow 0$ în alte celule din matrice, independent de conținutul celorlalte celule (ca și în modelul Nair). Acest lucru nu implică reciprocitatea.

Cele 3 defecte de mai sus, nu modelează corect [SUK81] defectele de selecție multiplă. Atunci când mai mult de o celulă este selectată în cursul unei operații de CITIRE, rezultatul poate fi o funcție SI sau SAU de conținutul celulelor. De aceea SUK include încă o categorie de defecte.

4. - Defecte de acces multiplu: În cursul operațiilor de scriere sau citire pot fi selectate mai mult decât o singură celulă. Dacă în cursul unei operații de CITIRE la anumite adrese sînt activate mai multe celule, rezultatul citirii este o funcție SAU sau SI între conținutul celulelor. Funcția este întotdeauna aceeași pentru un C.I. dat, dar se presupune că ea nu este cunoscută a priori. În cursul operațiilor de scriere, toate celulele activate trec în aceeași stare.

2.2.2. Defecte ale circuitelor de decodificare

Toate modelele elaborate restrîng setul de defecte la acea clasă care nu transformă circuitele de decodificare în mașini secvențiale. Excluzînd această clasă, defectele se manifestă astfel [NAIR78]:

1. Decodificatorul nu va activa celula adresată. El poate în schimb activa alte celule.
2. Decodificatorul va activa mai multe celule, inclusiv cea adresată.

În cazul acceselor multiple nu se poate face distincție între defecte ale decodificatoarelor sau ale matricii de memorare (cuplaje între celule). În cazul în care nu este activată nici o celulă, aceasta e văzută ca blocată pe 0 sau 1,

funcție de logica utilizată. [NAIR78] demonstrează prin cele de mai sus că defectele decodificatoarelor se manifestă ca defecte ale matricii deci nu trebuie testate separat.

Mai sînt însă posibile defectele de comportare dinamică, neincluse în modelele [NAIR78] și [SUK81].

[FEE78] pune în evidență și alt tip de defect posibil, anume viteza acestor decodificatoare. O tranziție mai lentă de la o adresă i la o adresă j se manifestă ca o mărire a timpului de acces la celula j . La memoriile fără registre de ieșire, variații ale timpului de acces cu adresa sînt observabile cu osciloscopul la pinul de ieșire. Apariția memoriilor cu registre de ieșire, al căror tact este generat de o bază de timp internă, a complicat problema în loc să o simplifice. Creșterea timpului de acces se manifestă doar intern. Dacă intrarea registrului de ieșire nu este stabilă în momentul strobării, el reține o altă dată decît cea citită intern din celula adresată. În general, timpul de acces la o celulă tinde să crească cu scăderea tensiunii de alimentare [FEE78] și cu creșterea temperaturii. Dacă această bază de timp nu se modifică în același fel, memoria va putea apărea ca defectă în anumite condiții de temperatură, deși intern ea funcționează corect.

2.2.3. Defecte ale logicii de scriere-citire

Unele linii ale amplificatoarelor de citire sau ale circuitelor de scriere pot fi blocate pe 1 sau 0. În ambele cazuri, aceste defecte pot fi incluse în clasa de defecte ale matricii de celule de memorare, considerînd celulele respective ca fiind blocate pe 1 sau 0 [NAIR78].

2.2.4. Condițiile impuse unui test pentru a detecta defecte conform modelului Nair

Deoarece atît defectele decodificatoarelor cît și cele ale logicii de scriere/citire se manifestă ca defecte ale matricii de celule de memorare, numai acestea din urmă trebuie testate în cadrul modelului Nair [NAIR78].

[NAIR78] enunță 3 condiții și demonstrează că ele sînt necesare și suficiente pentru a testa defectele din modelul propus

Condiția 1 Fiecare celulă trebuie supusă:

- unei tranziții forțate $0 \rightarrow 1$ și
- unei tranziții forțate $1 \rightarrow 0$

și trebuie să fie citită înainte de a fi supusă unei alte tranziții forțate.

Condiția 2 Pentru orice pereche de celule (i, j) , celula i trebuie citită după o tranziție forțată în celula j și înainte ca celulele i și j să fie supuse altor tranziții forțate, în următoarele cazuri

- a) celula i în stare 0, celula j - tranziție $0 \rightarrow 1$
- b) celula i în stare 1, celula j - tranziție $0 \rightarrow 1$
- c) celula i în stare 0, celula j - tranziție $1 \rightarrow 0$
- d) celula i în stare 1, celula j - tranziție $1 \rightarrow 0$

Condiția 3 Pentru orice triplet de celule (i, j, k) , dacă testul execută o tranziție forțată a celulei j din y în \bar{y} după o tranziție a celulei i din x în \bar{x} și înaintea citirii celulei z , atunci trebuie să mai execute una din secvențele de mai jos

- a) celula k (în starea z) este citită după o tranziție $x - \bar{x}$ în celula i și înaintea unei tranziții $y - \bar{y}$ în celula j , sau
- b) celula k (în starea z) este citită după o tranziție $y - \bar{y}$ în celula j și înaintea unei tranziții $x - \bar{x}$ în celula i .

Se demonstrează [NAIR78] că un test care respectă condițiile de mai sus poate detecta orice perechi de celule cuplate.

Mulți dintre algoritmi larg utilizați în testarea memoriilor semiconductoare (prezentați în anexa A2) nu au fost elaborați pe baza unui model sistematic de defecte ci pe baze intuitive [NAIR78]. Astfel, algoritmul MARCH nu satisface în general condițiile 2 și 3. Chiar algoritmi lungi, ca de pildă GALPAT, nu satisfac în întregime condiția 2. Defectul, în care o tranziție forțată $0 \rightarrow 1$ în celula i produce o tranziție $1 \rightarrow 0$ în celula j , nu va fi detectat de GALPAT [NAIR78].

2.2.5. Defectul de pierdere a informației la memoriile dinamice

Descărcarea capacității - celula de memorare - la acest tip de meorii, într-un interval de timp mai mic decât cel garantat de fabricant, reprezintă cauza acestei clase de defecte. Cauzele acestei descărcări pot fi multiple, iar timpul de descărcare este influențat de

- temperatură
- tensiunea de alimentare
- informația conținută în alte celule
- nivelul de radiații (în special radiații alfa).

Cercetări recente [BELL82] au arătat că, hidrogenul inclus în capsulele în care sînt împachetate C.I. de memorie, poate duce la defecte-datorită reacțiilor chimice inițiate de radiația cosmică, sau de radiațiile gazului Krypton ce rămîne inclus în capsulă.

Datorită cauzelor multiple, care pot duce la descărcarea acestei capacități și a neuniformității caracteristicilor electrice și dimensionale ale elementelor pe aceeași pastilă de siliciu, nu se poate defini o relație între timpul necesar între două regenerări ale aceleiași celule și temperatura ambiantă sau cea a joncțiunii.

Se acceptă în general o relație de forma

$$t_{\text{ref}} = A e^{-BT},$$

unde T - temperatura joncțiunii în °C

B - o variabilă ce leagă mărimea curentului de generare-recombinare de temperatura joncțiunii

A - o constantă ce depinde de aria celulei, amplificatoarele de citire etc.

Această relație ține seama doar de una din cauzele de mai sus - creșterea curentului de scurgeri al capacității cu temperatura.

Valori tipice pentru B sînt între 0,053/°C și 0,000/°C [OWEN79a] ceea ce se traduce prin reducerea la jumătate a timpului maxim între două regenerări la creșterea temperaturii cu (11,6 ÷ 13,1)°C.

Alți autori [KOPP76], [SUL81] situează la 10°C această valoare.

Testarea trebuie făcută la temperaturi ridicate, deoarece extrapolarea relației de mai sus și testarea la temperatura ambiantă ($20 - 25^{\circ}\text{C}$) duce: fie la nedetectarea unor defecte care se manifestă doar la temperaturi ridicate, fie la eliminarea unor C.I. care-deși prezintă erori la un timp de regenerare calculat pentru temperatura ambiantă—funcționează corect la temperaturi înalte.

2.2.6. Defecte legate de informația înscrisă

Prezența defectelor, legate de informația înscrisă, sau a sensibilității la informație, a fost observată odată cu apariția memoriilor semiconductoare. Această clasă de defecte se manifestă prin faptul că, pentru anumite configurații de informație, informația înscrisă în unele celule se alterează—fie în timp, fie în urma unor operații efectuate asupra altor celule sau asupra aceluiași celule.

Sensibilitatea la informație a fost sesizată intuitiv, datorită posibilelor influențe între celule. Nu a fost însă găsit pînă acum un model practic, cu ajutorul căruia această clasă de defecțiuni să fie studiată și cu ajutorul căruia să poată fi definite teste practice executabile și care să verifice toate defectele posibile.

În anul 1975, într-un articol de referință, J. Hayes a definit astfel un model, ca punct de plecare pentru testarea sensibilității la informație [HAYE75].

În cele ce urmează vom prezenta modelul și algoritmul Hayes, deoarece acesta este un model universal valabil pentru memoria RAM și prezintă amploarea problemelor ce se pun pentru o testare exhaustivă a acestor memorii.

2.3. Modelul și algoritmul Hayes pentru testarea memoriilor RAM

2.3.1. Modulul memoriei Mr

O memorie Mr este definită ca o mulțime de r celule de

memorare C_0, C_1, C_i, C_{r-1} , indicele i fiind adresa celulei. Asupra fiecărei celule pot fi efectuate două tipuri de operații: SCRIERE și CITIRE. Este convenabil să se presupună că o astfel de operație se poate referi la o singură celulă la un moment dat, adică lățimea cuvântului este de 1 bit. Organizarea memoriei M_r este prezentată în fig.2.1. După cum se poate




Fig.2.1. Organizarea memoriei M_r

observa este o simplificare a structurilor prezentate anterior, și care privește memoria ca o cutie neagră.

Fie $B = \{0, 1\}$ și B^r mulțimea tuturor celor 2^r vectori cu componente din B . M_r are $n = 2^r$ stări distincte, fiecare stare Y_j fiind un vector

$$(y_{j,0}, y_{j,1}, \dots, y_{j,r-1}) \in B^r.$$

Asupra fiecărei celule C_i din M_r pot fi efectuate 3 operații distincte SCRIERE 1, SCRIERE 0 și CITIRE. Aceste operații le vom denumi în continuare WRITE 1, WRITE 0 și READ. Cu aceste operații asociem trei funcții w_i , \bar{w}_i și R_i pe mulțimea stărilor, cu valori în mulțimea stărilor

$$w_i(y_{j,0}, y_{j,1}, \dots, y_{j,i}, \dots, y_{j,r-1}) = (y_{j,0}, y_{j,1}, \dots, 1, \dots, y_{j,r-1}) \quad (2.1)$$

$$\bar{w}_i(y_{j,0}, y_{j,1}, \dots, y_{j,i}, \dots, y_{j,r-1}) = (y_{j,0}, y_{j,1}, \dots, 0, \dots, y_{j,r-1}) \quad (2.2)$$

$$R_i(Y_j) = Y_j. \quad (2.3)$$

În cele ce urmează, se va nota cu \tilde{w}_i o operație de scriere și cu X_i orice operație.

Se poate defini funcția de ieșire

$$Z(X_i, Y_j) = \begin{cases} y_{j,i} & \text{dacă } X_i = R_i \\ \text{" - " } & \text{dacă } X_i = \tilde{w}_i \end{cases} \quad (2.4)$$

Pe baza notațiilor de mai sus, o memorie M_r poate fi considerată ca un automat Mealy avînd:

$n=2^r$ stări

3r simboluri de intrare $W_i, \bar{W}_i, R_i, i=0,1,\dots,r-1$
2 simboluri de ieșire, cu funcția de ieșire definită de (2.4).

Tranzițiile între stări sînt date de relațiile (2.1) - (2.3).

Tabelul 2.1 conține stările unei memorii cu 2 celule, M_2 iar în fig.2.2 este prezentat graful tranzițiilor.

Tabelul 2.1 Stările memoriei M_2 .

Starea inițială	INTRARI					
	W_0	W_1	\bar{W}_0	\bar{W}_1	R_0	R_1
00	10,-	01,-	00,-	00,-	00,0	00,0
01	11,-	01,-	01,-	00,-	01,0	01,1
10	10,-	11,-	00,-	10,-	10,1	10,0
11	11,-	11,-	01,-	10,-	11,1	11,1




Fig.2.2.G2 - Graful tranzițiilor pentru M_2

Comportarea memoriei M_r este complet descrisă de mulțimea funcțiilor $F_0 = \{W_i, \bar{W}_i, R_i, Z\}$, unde $i=0,1,\dots,r-1$. Un defect de sensibilitate la informație (Pattern sensitive fault, PSF), F există dacă funcțiile $\{W_i, \bar{W}_i, R_i, Z\}$ se mo-

difică în $\{W_i^F, \bar{W}_i^F, R_i^F, Z^F\}$, unde X_i^F pot fi orice aplicații definite pe B^r cu valori în B^r , iar Z^F este o aplicație oarecare definită pe $(B^r)^2$ cu valori în B .

Vom nota defectul, (simplu sau multiplu), ca mulțimea funcțiilor

$$F = \{W_i^F, \bar{W}_i^F, R_i^F, Z^F\}$$

iar mașina secvențială în care se transformă M_r în prezența defectului F , cu M_r^F .

Sînt necesare cîteva precizări în legătură cu stările memoriei M_r^F :

a. Starea internă - (Internal state), este configurația de 1 și 0 efectiv înscrisă în celulele $C_0 \dots C_{r-1}$, și este un vector din B_r

$$Y_j = (y_{j,0}, y_{j,1}, \dots, y_{j,r-1})$$

b. Stare așteptată - (Expected state). Fie S o secvență de sincronizare, a cărei aplicare la intrarea automatului M_r fără defect îl duce într-o stare Y_k , independent de starea inițială (orice secvență care conține o scriere în fiecare celulă are această proprietate). Se aplică aceeași secvență S memoriei M_r^F cu defect, și fie Y_j starea memoriei M_r^F după aplicarea secvenței de sincronizare. Această stare poate chiar să fie dependentă de starea inițială a memoriei defecte, deci secvența S să nu fie secvență de sincronizare pentru M_r^F . Starea așteptată a memoriei M_r^F este starea Y_k , în care ar fi ajuns o memorie fără defect după aplicarea secvenței de sincronizare S . Este convenabil să considerăm starea așteptată a memoriei M_r^F ca o funcție de starea sa internă

$$E(Y_j) = Y_k.$$

c. Starea aparentă - (Apparent state), este acea stare a memoriei M_r^F care poate fi dedusă în urma aplicării unei secvențe de distingere. În

cazul memoriilor, o secvență care citește toate celulele este o secvență de distingere, deci starea aparentă poate fi definită ca

$(Z^F(R_0, Y_j), Z^F(R_1, Y_j), \dots, Z^F(R_{r-1}, Y_j))$ și se notează ca $A(Y_j)$.

Dacă $Mr^F = Mr$ toate cele trei stări coincid.

Un defect de sensibilitate la informație este detectabil dacă și numai dacă \exists o stare internă Y_j pentru care, la un moment dat, starea așteptată nu coincide cu starea aparentă $A(Y_j) = E(Y_j)$.

Un PSF este nedetectabil, dacă starea internă diferă de cea așteptată, dar starea aparentă coincide întotdeauna cu cea așteptată. Există o corespondență 1 la 1 între defectele de sensibilitate la informație nedetectabile și permutările în B^F .

Se pune deci problema testării memoriei Mr pentru PSF detectabile. Un defect F poate schimba mașina secvențială Mr, într-o altă mașină secvențială Mr^F , cu $n=2^r$ sau mai puține stări. Hayes deduce un algoritm, (secvență de verificare), care să permită deosebirea mașinii secvențiale Mr de orice altă mașină secvențială cu maximum n stări, cu care este incompatibilă.

Memoria Mr, ca mașină secvențială, are unele proprietăți, care facilitează deducerea secvenței de verificare:

1. Orice secvență, de r citiri distincte, identifică starea inițială a memoriei Mr și de aceea constituie o secvență de distingere pentru Mr.

2. Memoria Mr poate fi trecută în orice altă stare, printr-o secvență de maximum r operații WRITE asupra unor celule distincte. Mr are, deci, un set complet de secvențe de sincronizare.

3. Graful tranzițiilor este un graf eulerian. În fiecare nod intră 3r arce, (r arce de citire și 2r arce de scriere) și din fiecare nod pornesc 3r arce (r citiri, r scrieri care nu modifică starea, r scrieri care modifică starea).

Fiecare nod are 2r bucle locale, adică încep și se sfârșesc în același nod. Fie Hr un subgraf al lui Gr, obținut din acesta prin eliminarea buclelor locale. Subgraful Hr este un graf eulerian. H_2 pentru M2 este reprezentat în fig.2.3.




Fig. 2.3. Subgraful H2

2.3.2. Construirea secvenței de verificare

Un drum Eulerian în H_r corespunde cu o secvență S de operații WRITE distincte, care schimbă starea memoriei m_r . Dacă fiecare element al secvenței S este urmat de o secvență de distingere

$$D_0 = R_0 R_1 \dots R_{r-1} ,$$

atunci există posibilitatea de a verifica fiecare arc din H_r , presupunînd că operațiile READ sînt corecte.

Fiecare buclă locală w_i din G_r poate fi verificată în același mod.

În final, trebuie verificate toate tranzițiile READ asociate fiecărei stări.

Fie D_i o secvență de distingere, obținută din D_0 prin rotirea cu i poziții la stînga

$$D_i = R_i R_{i+1} \dots R_{r-1} R_0 \dots R_{i-2} R_{i-1} .$$

Fie $D = D_0 D_1 \dots D_{r-1}$.

Hayes demonstrează [HAYE75] că secvența $D_0 D$ aplicată memoriei m_r în fiecare stare verifică toate tranzițiile READ.

Pasul 1.

Se construiește o secvență euleriană de operații WRITE din Hr, începând din starea Y_0 .

$$E = V_1 V_2 \dots V_{rn} ,$$

unde $V_i \in \{\tilde{W}_0, \tilde{W}_1, \dots, \tilde{W}_{r-1}\}$, pentru $1 \leq i \leq rn$.

Pasul 2.

După fiecare operație din E se înserează o secvență de distingere D_0

$$T = V_1 D_0 V_2 D_0 \dots V_{rn} D_0 .$$

Pasul 3.

Fie $Y_i = (y_{i,0}, y_{i,1}, \dots, y_{i,r-1})$ o stare din Mr.

Fie $W'_j = W_j$ dacă $y_{i,j} = 1$ și $W'_j = \bar{W}_j$ dacă $y_{i,j} = 0$ (W'_j este o scriere în celula j, care nu modifică starea celulei).

Definim

$$L_i = W'_0 D_0 W'_1 D_0 \dots W'_{r-1} D_0 D, \quad 0 \leq i \leq n-1 .$$

Secvența L_i verifică toate arcele locale asociate stării Y_i .

Se înserează secvența L_i după fiecare secvență $V_j D_0$ din T. Fie T' secvența rezultată.

Pasul 4.

Fie S_0 o secvență de sincronizare care duce memoria în starea Y_0 . Se precede secvența T' cu secvența de sincronizare și distingere $S_0 D_0$.

Secvența de verificare propusă este

$$C_r = S_0 D_0 T' .$$

O astfel de secvență are lungimea de $(3r^2 + 2r)2^r$.

Presupunând că un ciclu de memorie este de 500 ns, tastarea unei memorii de 16 K cuvinte ar dura:

$$\underline{10^{4927.186} \text{ ani.}}$$

Deși algoritmul prezentat este "aproape optimal" [HAYE75], pentru o verificare exhaustivă a memoriei Mr-privită ca mașină secvențială-el nu este practic implementabil.

Din acest motiv, trebuie restrâns foarte mult setul de defecte de sensibilitate la informație, pentru care se face testarea.

O cale, de reducere a lungimii acestei secvențe de verificare, este restrângerea testului-în așa fel încât să detecte-

ze numai sensibilități locale. Înțelegem prin aceasta restrângerea setului de defecte pentru care se face testarea: defectul, pentru o celulă C_i , poate fi datorat numai interacțiunilor dintre celulele dintr-o vecinătate N_i a acestei celule, astfel încât $C_i \in N_i$. Astfel, celulele din N_i pot fi denumite "adiacente". Această adiacență poate fi determinată de mai multe fenomene:

1. Adresele celulelor din N_i pot fi într-o relație dată. Una din sursele posibile de eroare o constituie fenomenele de cursă sau hazard în circuitele de decodificare, și astfel o celulă C_j este adresată, în cursul unei operații de scriere sau citire, în locul celulei C_i .

2. Celulele sînt fizic adiacente, sau liniile lor de intrare/ieșire sînt adiacente.

Interacțiunile electromagnetice dintre aceste linii se manifestă ca interacțiuni între diverse celule din N_i .

Fiind dat un set complet de vecinătăți

$N = \{ N_0, N_1, \dots, N_{r-1} \}$ pentru M_r , un defect local în raport cu această partiționare are următoarele proprietăți:

1. Funcțiile X_i^F , Z^F sînt independente de conținutul celulelor din afara vecinătăților date $C_j \notin N_i$.

2. Operațiile de scriere/citire X_i^F asupra celulei C_i nu pot altera conținutul celulelor din afara vecinătății N_i .

N se numește un set închis de vecinătăți dacă $\forall N_i \in N$, $C_j \in N_i \Rightarrow N_j = N_i$. Cu alte cuvinte vecinătățile sînt disjuncte. Un set de vecinătăți care nu este închis se numește deschis.

Pentru seturi închise de vecinătăți se pot defini teste mai scurte, care constă în secvențe de verificare, de tipul celor descrise anterior, pentru fiecare vecinătate.

Lungimea acestei secvențe va fi $p(3q^2 + 2q)2^2$, unde q este numărul de celule dintr-o vecinătate, iar p numărul vecinătăților, astfel încât $r = pq$.

Nu se poate partiționa o memorie semiconductoare într-un set închis de vecinătăți, care să conțină un număr convenabil de mic de celule, deoarece nu putem exclude interacțiunile dintre celule fizic adiacente și care ar fi incluse arbitrar în vecinătăți disjuncte.

Au fost elaborate modele și încercări de partiționare ale memoriei în vecinătăți [SUKOO], [HAYES0], [SERRI01], însă

fără rezultate notabile, deoarece partiționarea nu poate fi făcută decât în strînsă legătură cu structura și topologia internă, specifică fiecărui C.I. de memorie în parte.

CAPITOLUL 3.

TESTAREA CU DIAGNOZĂ A UNITATILOR DE MEMORIE
RAM CU C.I.. TEHNICI SI STRATEGII

3.1. Structura generală a unei unități de memorie

Numărul de cuvinte dintr-o unitate de memorie depășește în general numărul de cuvinte dintr-un circuit integrat de memorie. Din acest motiv, unitățile de memorie utilizează frecvent un aranjament de circuite integrate de memorie sub formă de matrice. Considerând circuitele integrate ca având o organizare de $N \times 1$ bit, pentru o memorie de $q \cdot N$ cuvinte a W biți se va utiliza o matrice de $q \times W$ circuite integrate de memorie. Atît q cît și N sînt în mod uzual puteri ale lui 2.

Intr-o astfel de matrice, fiecare coloană reprezintă o memorie de $q \cdot N \cdot 1$ bit. Prin urmare, în cazul unei operații de scriere/citire asupra unității de memorare, aceasta execută operația respectivă asupra tuturor circuitelor integrate de memorie dintr-un singur rînd. Toate intrările de date și toate ieșirile de date ale circuitelor dintr-o coloană sînt legate între ele, pe principiul magistralei.

Structura generală a unei astfel de unități de memorare este dată de fig.3.1.

In afară de liniile de date, toate celelalte linii din matricea de memorare sînt orizontale.

Deoarece am considerat matricea de celule din capsula de memorie ca avînd două axe x și y , vom introduce o a 3-a axă z , adresa z este numărul rîndului de circuite de memorie din unitate. Vom denumi în continuare circuitele de decodificare ca decodificatoare pe axa z , pentru a le distinge de decodificatoarele aflate în interiorul C.I. de memorie (de rînd (pe x), de coloană (pe y)).

Unul sau mai multe din blocurile reprezentate cu linii subțire pot lipsi în cazul unităților mai simple.




Fig. 3.1. Structura unei unități de memorie

3.2. Model de defecte pentru unități de memorie cu semiconductoare

Pentru a putea generaliza modelul de eroare pentru toate tipurile de unități de memorie care respectă schema bloc din fig.3.1 se va face abstracție de restul blocurilor și se vor considera doar acele defecte care se traduc prin semnale necorespunzătoare pe liniile din matrice [CHAS77a], [SRIN78].

Aceste linii sînt de următoarele tipuri:

- Linii de date leagă între ele toate intrările (ieșirile de date ale C.I. dintr-o coloană;
- Linii de adresă leagă între ele toate C.I. din matrice. In unele cazuri există emițătoare de adrese separat pe fiecare rînd;
- Linii de control scriere, citire, regenerare, CAS, etc.;
- Linii de selecție $CS_0, CS_1, \dots, CS_{q-1}$ ale C.I. dintr-un rînd.

Defectele unei unități de memorare pot fi clasificate astfel

- defecte ale C.I. de memorie RAM
- defecte ale liniilor -de date,
-de adrese,
-de selecție,
-de control

Prin defect al unei linii se înțelege:

- blocată pe 1/0.
- în scurtcircuit cu altă linie din matrice.
- necorespunzătoare datorită unui defect în blocul de generare a semnalului.

Testarea funcțională tip GO-NO GO a unității de memorie nu ridică probleme deosebite față de testarea C.I. de memorie, fiind necesare în plus doar cîteva teste care să detecteze scurtcircuite sau cuplaje între liniile de date. Aceste teste vor fi analizate mai jos.

In cele ce urmează se va trata problema localizării defectelor la unitățile de memorie RAM cu semiconductoare, avîndu-se în vedere testarea cu depanare a acestor unități.

472.315/345 G

La plăcile de memorie RAM complexe utilizate azi în tehnica de calcul, există în medie cel puțin un defect pe placă atunci când placa ajunge la standul de test final complet echipată, chiar dacă se iau măsuri de testare interfazică și de testare a componentelor înainte de montaj [STON79].

Cele mai frecvente defecte sînt [PHIL80]:

- linii în scurtcircuit	50%
- C.I. defecte	20%
- cablaje defecte	20%
- C.I.(logice) lente	2%
- linii întrerupte	2%
- componente neimplantate	2%
- componente (C.I.) plantate greșit	2%

3.3. Harta erorilor pe modul - tehnică modernă de diagnoză

Dacă pentru plăcile uzuale cu circuite logice se poate face o testare tip GO-NO GO "in vivo" adică chiar în sistemul în care placa urmează să funcționeze, testarea plăcilor de memorie "in vivo", prin program, nu este satisfăcătoare deoarece testul nu se execută la viteza de lucru a memoriei. Aceasta se datorează faptului că între ciclurile de acționare a memoriei testate, unitatea centrală execută citirea și decodificarea instrucțiilor din programul de test, care nu este rezident în memoria testată.

De la început au fost utilizate teste specializate care acționau memoria după unul sau mai mulți din algoritmi prezentați anterior. Tehnica utilizată în aceste sisteme - oprire la eroare și afișarea adresei, datelor citite și a celor așteptate - era^{me} satisfăcătoare pentru depanare deoarece indica o eroare și nu un defect. De pildă defectul "C.I. de memorie cu ieșirea blocată pe 1" se manifestă la testul MARCH prin 2N erori. În cazul utilizării unei capsule de 4K, ar fi necesare 8192 opriri și interpretări ale datelor afișate.

Din acest motiv au fost dezvoltate tehnici noi, cum este de pildă Harta erorilor pe modul. Aceasta este denumită Board Error Map (BEM.) de [CHAS77a], [CHAS77b] sau Board Array

Map [MACR78]. Aceasta constă într-o reprezentare simbolică în plan a matricii de C.I. de memorie, cu un simbol pentru C.I. la citirea cărora au fost detectate erori și alt simbol pentru C.I. fără erori (fig.3.2).

Esențial este faptul că alcătuirea acestei hărți se face în timp real pe durata testului, permițând acționarea memoriei la viteza de lucru.

După terminarea testului/testelor ea este afișată pentru interpretare.

Afișarea se poate face prin diode LED sau pe un display /imprimantă în cazul testelor controlate de mini/macrocalculatoare.

rînd	0	1	2	3	4	5	6	7	8
A	.	.	.	E
B	E
C	E
D

Fig.3.2. BEM pentru o memorie de 9 biți cu 4 rînduri de C.I. de memorie.

3.4. Probleme legate de testarea pentru depanare a unităților de memorie cu C.I.

Diagnosticarea unităților de memorie cu C.I. este în general o problemă dificilă din următoarele motive [CHAS77a], [CHAS77b], [PHIL80]:

1. Unitățile de memorie sînt formate din cel puțin 3 nivele logice

- amplificatoare/registre pentru date de intrare (TTL)
- C.I. de memorie (MOS)
- amplificatoare/registre pentru date de ieșire (TTL)

De pildă un defect pe un bit de date poate fi cauzat de oricare din elementele de mai sus.

2. Unele defecte pot masca alte defecte.

Exemplu 1. Un defect pe o linie de adresă din matrice face ca întreaga memorie să apară ca defectă (nefînde linirea condiției de unicitate a adresei pe toți biții de date). Acest defect poate masca un defect pe un bit de date (C.I. de memo-

rie defect).

3. Memoriile prezintă sensibilități la modificarea tensiunilor de alimentare, a relațiilor de timp între semnalele de intrare, la temperatură precum și sensibilitate la informație. Acest lucru implică faptul că fiecare placă, chiar fără defecte de fabricație trebuie supusă unei testări riguroase care să garanteze funcționarea ei în orice condiții de funcționare (în limita specificațiilor tehnice). În plus, chiar dacă se utilizează C.I. de memorie testate, la introducerea lor în matrice apar noi sensibilități datorită cuplajelor între liniile de semnal și/sau zgomotelor de pe placă.

3.5. Identificarea defectelor unităților de memorie

În cele ce urmează ne vom referi doar la defectele enumerate la începutul acestui capitol, adică defecte pe liniile din matricea de circuite de memorie.

Pentru a elimina mascarea unor defecte de alte defecte au fost dezvoltate algoritmi de test specializați în detectare defectelor liniilor de date, CS, adrese și control, astfel încât (pe cât posibil) defecte ale unor linii (sau C.I. de memorie) să nu mascheze alte defecte [CHAS77a], [CHAS77b], [SRIN78]. Interpretarea rezultatelor se face prin BEM, fie de către operator fie de către un calculator.

Intotdeauna testarea se începe prin verificarea liniilor de control, CS, date și adrese, în această ordine pentru a evita mascarea defectelor.

3.5.1. Verificarea liniilor de control

Asupra unei singure locații din fiecare rând de C.I. de memorie se execută secvența

- se înscrie 0 și se citește 0
- se înscrie 1 și se citește 1

Dacă există cel puțin un bit dintr-un rând în care nu s-a detectat o eroare înseamnă că liniile de control funcționează corect. Defecte ale liniilor de adresă nu maschează de-

fecte ale liniilor de control deoarece înscrierea și citirea se fac din aceeași celulă, dacă se presupune că ieșirea blocului formator de adrese este întotdeauna aceeași pentru același cuvânt de adresă aplicat la intrare.

3.5.2. Verificarea liniilor CS și date


Teste pentru verificarea liniilor CS și de date au fost dezvoltate de [CHAS77a], [CHAS77b] și [SRIN78]. Se va prezenta în continuare testul EXISTENTA [CHAS77a], [CHAS77b] modificat.

Pasul 1.

Se inițializează toate locațiile memoriei pe 00...0.

Pasul 2.

Cu $x=y=0$ (pentru a evita mascarea de către defecte de adresă) se execută o secvență de MARCH pe axa z, folosind cuvântul de date $DW=00...01$



q = nr. de rînduri pe axa z

W = lungime cuvînt

Fig.3.3. Testul EXISTENCE.

Analiza defectelor

a. Linie de date blocată

- acest defect va fi detectat în fiecare trecere a fiecărei bucle, deoarece fiecare buclă conține atât $R\ DW$ cât și $R\ \overline{DW}$.

b. Scurtcircuit între două căi de date.

Pentru orice pereche de linii b_j și b_i există o buclă în care informația pe aceste linii este complementară.

Această condiție nu este îndeplinită de testul enunțat de [CHAS77a], [CHAS77b], care nu utilizează bucla 3 și care

utilizează DW = 10101010...

c. Scurtcircuit între liniile de date de intrare și ieșire în aceeași coloană.

Testul EXISTANCE modificat ca mai sus poate detecta și acest tip de defect care nu este tratat în literatură.

Defectul este relativ frecvent, cele două linii fiind de obicei alăturate. Condiția ca el să fie detectat este ca pe durata unei cicluri de citire pe linia de date de intrare din matrice să existe complementul stării așteptate pe linia de date de ieșire din matrice. Această condiție nu este în general satisfăcută.

d. Defecte ale liniilor CS.

În BEM rîndurile al căror CS este necorespunzător vor fi defecte în întregime.

În cele ce urmează se vor prezenta formele în care apar în BEM defectele de mai sus.

	8	7	6	5	4	3	2	1	0
z=00 A	.	.	.	E	.	E	E	.	.
z=01 B	.	E	.	E	.	E	E	.	.
z=10 C	.	.	.	E	.	E	E	.	.
z=11 D	.	.	.	E	.	E	E	.	.

Fig.3.4.

	8	7	6	5	4	3	2	1	0
z=00 A	.	.	.	E
z=10 B	E	E	E	E	E	E	E	E	E
z=10 C	.	.	.	E
z=11 D	.	.	.	E

Fig.3.5.

După cum se poate observa, cele două defecte pot fi identificate.

	8	7	6	5	4	3	2	1	0
z=00 A	.	.	.	E
z=01 B	E	E	E	E	E	E	E	E	E
z=10 C	.	.	.	E
z=11 D	E	E	E	E	E	E	E	E	E

Fig.3.6.

În fig.3.4 este prezentată BEM pentru defectul multiplu:

1. Linia de date 5 defectă
2. Liniile de date 2 și 3 în scurtcircuit.
3. C.I. 7B defect.

În fig.3.5 este prezentată BEM pentru defectul multiplu:

1. Linia CS1 defectă
2. Linia de date 5 defectă

În fig.3.6 este prezentată BEM pentru defectul multiplu:

1. Linia de date 5 defectă
2. Linia A_{z0} blocată pe 0 (înainte de decodificatorul pe z).

	8	7	6	5	4	3	2	1	0
z=00	A	.	.	E
z=01	B	E	E	E	E	E	E	E	E
z=10	C	E	E	E	E	E	E	E	E
z=11	D	.	.	E

Fig.3.7.

In fig.3.7 este prezentată BEM pentru defectul multiplu:

1. Linia de date 5 defectă.

2. Liniile A_{z0} și A_{z1} în scurtcircuit.

3.5.3. Verificarea liniilor de adresă din matricea de C.I.

Dacă a este numărul de biți de adresă ai fiecărui C.I. de memorie (x și y) astfel încât $N=2^a$, fie P mulțimea adreselor care au un singur bit pe 1

$$P = \{ A_j \mid A_j = 2^j, j=0,1,\dots,a-1 \}$$

și fie \bar{P} mulțimea adreselor care au un singur bit pe 0

$$\bar{P} = \{ B_j \mid B_j = \text{not } 2^j, j=0,1,\dots,a-1 \}$$

Acest test se execută pe fiecare submulțime de C.I. care are amplificatoare și linii de adresă separate. Se poate executa testând un singur bit, pe ale cărui linii de date nu au fost detectate defecte cu testul de existență.

In legătură cu mulțimea locațiilor pe care se desfășoară testul sînt valabile teoremele T1+T9 din capitolul 4. In același capitol sînt analizați alți doi algoritmi [SRIN78], [DANC83b] pentru verificarea liniilor de adresă.

[CHAS77b] indică utilizarea următoarei secvențe pentru testul de adrese.

```

Pasul 0  inițializarea pe 0 a tuturor celulelor
1  Wr 0  în celula  $C_0$ 
2  wr 1  în celula  $C_{A_j}$ 
3  R 1  din celula  $C_{A_j}$ 
4  R 0  din celula  $C_0$ 
END

```

Prin repetarea secvenței de mai sus pentru fiecare rang de adresă ($j=0,1,\dots,a-1$) se pot identifica toate adresele defecte.

Analiza defectelor.

a. Linia de adresă j , blocată pe 0.

In acest caz în pasul 2 se va scrie 1 în celula 0 iar în pasul 4 citirea celulei va detecta eroarea.

b. Linia de adresă j blocată pe 1.

In acest caz în pasul 4 se va citi 1 din celula C_{Aj} în loc de 0 din celula C_0 și se va detecta o eroare.

c. Linii de adresă în scurtcircuit.

Fie linia j în scurtcircuit cu linia k . Dacă amplificatoarele de adresă sînt TTL, atunci, cele două linii realizează funcția logică SI cablat.

In pasul 2 și 3 scrierea și citirea se va face tot în celula C_0 (linia k fiind 0, și linia j va fi tot 0 datorită funcției SI CABLAT).

Deci în pasul 4 celula C_0 va conține 1 în loc de 0.

Testul nu detectează scurtcircuite între linii de adresă dacă acestea realizează funcția SAU cablat. Aceste defecte sînt detectate de testul complementat în care se citesc celulele C_{N-1} și $C_{Bj} \in P$.

Testînd în modul de mai sus toate liniile de adresă din toate rîndurile, rezultatele se pot exprima prin diagrama adreselor defecte (Address Fault Plot - AFP).

Bit	0	1	2	3	4	5	6	7	8	9	10	11
Rînd A	.	.	F	F	F	.	.	.
Rînd B	.	.	F	F	.	.	F	.	F	.	.	.
Rînd C	.	.	F	F	F	.	.	.
Rînd D	.	.	F	F	F	.	.	.

Fig.3.8. Diagrama adreselor defecte.

Fig.3.8 reprezintă AFP pentru un modul de memorie de 16K cuvinte (4 rînduri de C.I. de 4K).

Sînt indicate ca defecte liniile de adresă 2,3 și 8.

In cazul în care capsulele sînt cu adrese multiplexate - adică pentru adresele de x și y de același rang există fizic o singură linie, un defect pe această linie trebuie să se manifeste atît pe adresa de x cît și pe cea de y (2 și 8). Linia de adresă 3 din matrice este cu siguranță fără defect

deoarece un defect pe această linie ar fi trebuit să fie detectat și de secvența pentru testarea liniei 9. Defectul se găsește prin urmare înainte de/sau în multiplexorul de adrese.

V.P.Srini [SRIN78] a prezentat în anul 1978 un test cu aceleași funcții dar la care cuvântul de date înscris la fiecare din locațiile $A_j \in P$ este numărul rangului de adresă incrementat cu unu ($j+1$) codificat cu un cod corector de erori.

Dacă la citirea cuvântului cu A_j , după corecția erorilor nu se regăsește informația $j+1$, atunci rangul respectiv de adresă este considerat defect. Deși este un test pentru identificarea liniilor de adresă blocate pe 1 sau pe 0 [SRIN78], în această formă poate detecta și defecte de scurt-circuit între linii de adresă dacă este realizată funcția SI cablat între ele.

Avantaje: utilizând un cod corector de erori este evitată mascarea defectelor de adresă de către defecte ale liniilor de date sau ale C.I. de memorie cu condiția ca numărul de erori dintr-un cuvânt să nu fie mai mare decât capacitatea de corecție a codului.

Dezavantaje: este dificil de implementat pe testoarele de memorie deoarece necesită un codor și un decodor combinațional între generatorul de test și memoria testată.

Acest test se pretează însă la diagnosticarea in vivo, de service a unităților de memorie, calculatoarele în care acestea funcționează putând ușor realiza codarea și decodarea. Viteza cu care se execută acest test nu este critică.

O analiză detaliată și o generalizare a acestui algoritm este făcută în capitolul 4.

3.5.4. Defecte ale C.I. de memorie

După parcurgerea testelor de depanare de mai sus, logica de pe unitatea de memorie funcționează corect. Urmează ca întreaga unitate să fie testată ca o memorie, funcțional, cu algoritmi de test prezentați în capitolul referitor la testarea C.I. de memorie.

In cazul memoriilor dinamice testele de depanare nu

12345

verifică generarea semnalelor de regenerare. Datorită lungimii scurte și a secvențelor de adresare, aceste teste nu necesită regenerare. De aceea înainte de a trece la verificarea C.I. de memorie este necesară verificarea semnalelor de regenerare, de către operator, vizual cu osciloscopul sau cu sonda analizorului de semnături. Acest lucru este necesar pentru a face distincție între C.I. de memorie defecte și defecte ale logicii de regenerare.

Testele de performanță mai pot scoate în evidență și erori datorate nu C.I. de memorie ci unor circuite logice TTL prea lente, sau care introduc zgomote.

Alegerea algoritmilor de test, a tensiunilor și relațiilor temporale dintre semnale se face după o strategie care va fi discutată ulterior.

C.I. de memorie defecte sînt identificate pe baza BEM. Afișarea BEM se poate face fie după fiecare test fie cumulativ după un grup de teste sau după încheierea tuturor testelor.

Înlăturarea defectelor se face prin înlocuirea C.I. identificate ca fiind defecte.

3.6. Diagnoza asistată de calculator a unităților de memorie cu semiconductoare

Prezenta discuție se referă la teste specializate pentru memorii cu semiconductoare care sînt conduse de un mini sau microcalculator.

Un algoritm de diagnoză asistată de calculator a unităților de memorie a fost descris pentru prima oară de J.Chase în 1977 [CHAS77a], [CHAS77b]. Vom prezenta în continuare acest algoritm care este destinat testării pe fluxul de producție.

Rezultatele testului de EXISTENCE (sub formă de BEM) și a diagramei de adrese defecte (AFP) sînt interpretate de calculator. Calculatorul extrage proprietățile figurilor formate de simbolurile de eroare din BEM și le compară cu un număr de figuri standard ale căror proprietăți sînt stocate în memoria sa.

Fie o memorie cu următoarele caracteristici:

- lungimea cuvîntului de date: 9 biți
- lungimea cuvîntului adresă y, x: 12 biți (4K)

C.I. de memorie cu linii separate pentru fiecare bit de adresă

- lungime cuvînt adresă $z : 2$ biți (4 rînduri)
(16 K cuvinte a 9 biți)

- memoria are receptoare amplificatoare pentru datele de intrare și registre (cu ieșire tri-state) pentru datele de ieșire; tactul acestor registre este generat din exteriorul plăcii

- există amplificatoare de adrese separate pentru fiecare rînd.

Lista figurilor de erori din BEM și a defectelor asociate lor este dată în tabelul 3.1.

Tabelul 3.1.

Nr.	Figura de defecte	Defect probabil
1	Toate C.I. defecte	Defect general: -tensiuni de alimentare -circuit selecție -lipsă tact selecție, scriere sau date
2	Rînd 0,2	Defect pe linia A12
3	Rînd 1,3	Defect pe linia A13
4	Rînd 0	- decodor rînd i (C.I.2) - amplif. CS rînd i (C.I.1) - linia CS i blocată pe poziția neselectat.
5	Rînd 1	
6	Rînd 2	
7	Rînd 3	
8	Grupul col. 0-3	- amplif. DI 0-3 (C.I.6) - reg. DO 0-3 (C.I.7)
9	Grupul col. 4-7	- amplif. DI 4-7 (C.I.8) - reg. DO 4-7 (C.I.9)
10	Col.8	- amplif. DI 8 (C.I.10) - reg. DO 8 (C.I.11) - defect pe una din liniile căii de date 8
11-13	Col.0-7	- defect pe una din liniile căii de date respective

Dupa identificarea unei figuri de defecte calculatorul și operatorului indicații asupra defectelor probabile și stă-




Fig. 3.9. Schema simplificată a unei memorii de 16K cuvinte de 9 biți realizată cu C.I. de 4K x 1

mulează ciclic unitatea testată în așa fel încât semnalele să poată fi verificate. Verificarea se face fie vizual (cu osciloscopul) de către operator fie de către calculator cu o sondă care este conectată la un dispozitiv de evaluare a erorii: Acest dispozitiv poate fi construit pe următoarele principii:

- principiul comparației cu un semnal generat de tester;
- principiul numărării de tranziții, de "1" sau zero;
- principiul analizei de semnături.

În ultimele două cazuri calculatorul indică operatorului punctele (nodurile) în care trebuie să aplice sonda, de la intrare spre ieșire. Semnătura (sau numărul de tranziții) este comparată cu cea memorată anterior în acel punct prin palparea unei unități bune [MACR78]. Este probabil ca defectul să fie în elementul de circuit (activ sau pasiv) aflat între primul nod cu semnătură necorespunzătoare și cel anterior. De asemenea, pentru fiecare nod sînt memorate cîteva semnături caracteristice anumitor defecte (blocat pe 0/1, scurtcircuit cu noduri fizic învecinate). Pe baza acestui dicționar de semnături calculatorul poate identifica defectul însă cu o probabilitate diferită de 1.

Dezavantajul metodei de mai sus, (numită metoda sondei ghidate), este că necesită un efort foarte mare de programare.

[CHAS77a], [CHAS77b] recomandă o organigramă a unui program pentru testarea de producție a memoriilor cu semiconductoare (fig.3.10).

Testarea este începută prin execuția testului March pentru a verifica funcționarea memoriei. În cazul detectării unei erori se trece la execuția testelor de depanare. Consider că nu este necesară trecerea la testele de depanare în cazul în care s-au detectat defecte într-un număr de C.I. de memorie mai mic decît numărul de rînduri. În acest caz este mai probabil ca să fie defecte C.I. de memorie respective.

Execuția testelor de depanare

a. Se execută testul de existență.

Se trece la analiza formei figurii de simboluri de eroare, prin compararea proprietăților ei cu fiecare din fi-




Fig. 3.10. Organigrama unui program pentru testarea cu depanare a unităților de memorie [CHAS77a], [CHAS77b]

gurile stocate în memoria calculatorului. Pentru fiecare coincidență de proprietăți se generează secvențe de stimulare, se ghidează sonda și se evaluează răspunsurile pînă la identificarea nodului defect.

b. Se caută o cale de date funcțională.

Căutarea începe cu calea de date cea mai îndepărtată de emițătoarele de adresă.

c. Se execută testul de căi de adresă.

Se evaluează diagrama adreselor defecte (AFP), similar ca și la evaluarea BEM. Se stimulează placa și se evaluează răspunsurile pentru fiecare coincidență dintre proprietățile formeii figurii de simboluri de eroare cu cele memorate.

d. Se execută (eventual) teste suplimentare de diagnostic.

e. Se tipăresc instrucțiunile de remediere a plăcii și se execută aceste remedieri.

Execuția testelor pentru C.I. de memorie

Se execută înfii acele teste care au o durată proporțională cu N . Se înlocuiesc C.I. cu C.I. pretestate și se trece la execuția testelor cu durată mare. Aceste teste durează în general peste 15 min și testorul poate funcționa nesupravegheat.

Se înlocuiesc C.I. cu defecte și se repetă testele cu durată mare.

3.7. Strategii de testare a UM cu semiconductoare

Așa cum s-a arătat în capitolul 2 (defecte ale C.I. de memorie), o testare completă a memoriilor RAM nu este posibilă, prohibitiv fiind timpul necesar testării. O testare de producție trebuie să fie în primul rînd economică (fiecare UM să ocupe cît mai puțin timp testearele) și eficientă (să detecteze cu maximum de probabilitate un număr cît mai mare de defecte, asigurînd astfel o fiabilitate acceptabilă în exploatare).

Prin strategii de testare se înțeleg toate acțiunile întreprinse în vederea stabilirii unei metodologii de testare

care să fie atât eficientă cât și rentabilă din punct de vedere economic.

Paragrafele anterioare au fost consacrate metodologiilor de identificare rapidă a defectelor majore ale UM, în special cele ale interfeței dintre calculator și matricea de C.I. După asigurarea funcționării corecte a acesteia rămâne problema identificării C.I. de memorie cu defecte. Se acceptă în literatură o clasificare a acestora în defecte ferme (care pot fi detectate de teste scurte) și defecte cu latență mare, în această categorie intrând în special defectele legate de sensibilitatea la informația înscrisă, sensibilități ale amplificatoarelor de citire, etc.

Având în vedere costul foarte ridicat al echipamentelor de testare, durata de execuție a unor teste este un criteriu esențial în alegerea unui program de test. Programe lungi duc pe de o parte la reducerea capacității de testare exprimată în unități/oră iar pe de altă parte la creșterea prețului de cost.

Din motivele de mai sus trebuie executați numai acei algoritmi de test care detectează defecte a căror probabilitate de manifestare este suficient de mare (cu latență mică). Acești algoritmi trebuie executați la acele valori ale tensiunilor de alimentare și ale relațiilor de timp între semnalele cu care este stimulată UM, pentru care probabilitatea de manifestare a defectelor este maximă (minimizarea latenței). Identificarea acestor defecte probabile (specifice fiecărui lot de circuite integrate) și a condițiilor de stimulare în care se manifestă cu probabilitate maximă se numește caracterizarea C.I. de memorie.

Caracterizarea C.I. de memorie [FEE78]

Un studiu de caracterizare constă din cel puțin două faze:

a.- un studiu al interdependenței între oricare doi parametri (timp, tensiuni de alimentare, nivele de intrare și ieșire);

b.- un studiu al sensibilității la informație.

Un studiu minimal al interdependenței între parametri constă în analiza fiecărui parametru de timp în raport cu fie-

care tensiune de alimentare, de asemenea, studiul interdependenței între oricare două tensiuni de alimentare. Pentru 14 parametri de timp și 3 tensiuni de alimentare, rezultă că pentru fiecare C.I. din lotul eșantion și pentru fiecare test sînt necesare 29 de diagrame SHMOO. Unii producători utilizează pînă la loc de diagrame SHMOO pentru caracterizare [FEE78].

Din analiza statistică a acestor diagrame se pot alege valorile parametrilor la care trebuie să fie executat fiecare test.

Pentru studiul sensibilității la informație există două metode utilizate frecvent. Prima constă în testarea diagramelor SHMOO, avînd ca variabile V_{DD} și V_{BB} , pentru toate testele care au capacitatea de a detecta astfel de defecte și a urmări deosebirile dintre zonele de funcționare fără eroare.

A doua metodă constă în căutarea valorilor minime și maxime ale unui parametru, între care un test nu detectează erori.

Testele foarte lungi, ca de pildă GALPAT nu pot fi utilizate în testarea de producție însă ele sînt strict necesare în faza de evaluare, pentru a verifica faptul că nu există defecte care să nu fie detectate de testele mai scurte însă pe care testele lungi le detectează.

De obicei se mai introduce un al treilea studiu în cazul în care se constată anomalii ale zonelor de funcționare.

Defectele pe care diverși algoritmi de test le descoperă cu o probabilitate mai mare sînt prezentate sintetic în tabelul A2.10 din anexa A2.

Este util ca această caracterizare a C.I. de memorie să fie făcută înainte de proiectarea UM deoarece se poate ține seama de valorile maxime și minime ale fiecărui parametru.

Uneori rezultatele acestor caracterizări sînt publicate sau comunicate [IBM82], [DANC33f] însă în general atît marile firme producătoare cît și cele utilizatoare de C.I. de memorie păstrează secrete aceste caracterizări.

După cum s-a arătat anterior este improbabil să poată fi conceput un test practic implementabil și care să detecteze toate defectele posibile. În plus, chiar dacă de face un studiu de caracterizare amănunțit, pe baza cărui se stabilește un program de test care să descopere toate defectele probabi-

le, furnizorii schimbă frecvent măștile, tehnologiile sau programele lor de testare, astfel încît, după un interval de timp caracterizarea făcută nu mai este valabilă.

Este necesar de aceea ca, avînd un program de test pentru control intrare, să fie urmărite orice modificări ale procentului de C.I. de memorie respinse. Analiza pieselor respinse poate duce la îmbunătățirea programelor de test. Caracterizarea trebuie repetată suficient de des pentru a putea sesiza diferențe între laturile de C.I. În multe cazuri, diferențe ale caracteristicilor C.I. de memorie, chiar dacă acestea se mențin în limita specificațiilor furnizorului, crează probleme la nivel de sistem.

Caracterizarea trebuie de asemenea, repetată ori de cîte ori se schimbă furnizorul sau crește numărul de unități de memorie returnate de beneficiari și care nu sînt detectate ca defecte de programul de test. De asemenea, unele erori "soft" aleatoare pot fi cauzate de degradarea în timp a C.I. de memorie, sau pot apărea mai frecvent în anumite condiții de funcționare (tensiuni, timpi, informație și secvență de adresare) în care unitatea de memorie nu a fost testată.

3.8. Concluzii

Utilizarea pe scară largă a C.I. de memorie în realizarea unităților de memorie se datorește evoluției rapide a tehnologiilor care au permis pe de o parte creșterea numărului de celule de memorare pe o pastilă de siliciu iar pe de altă parte scăderea spectaculoasă a prețului pe bit.

Testarea acestor C.I. și a unităților de memorie realizate cu ele ridică probleme deosebite de dificile, în primul rînd pentru că nu este posibil accesul direct la celula de memorare ca în cazul feritelor.

Testarea lor exhaustivă nu este posibilă deoarece timpul necesar pentru aceasta este exagerat de lung. Se practică de aceea testarea numai pentru anumite defecte a priori cunoscute ca probabile și cu teste specifice pentru fiecare din blocurile funcționale din C.I. și din unitățile de memorie realizate cu acestea. Dacă defectele blocurilor funcționale

pot fi testate cu algoritmi practic implementabili, cunoscuți astăzi, problema defectelor de sensibilitate la informația înscrisă rămîne deschisă.

În aceste condiții, pentru a putea executa o testare care să asigure o rată a erorilor suficient de mică la utilizator este necesară caracterizarea C.I. de memorie, adică determinarea defectelor probabile și a condițiilor în care acestea se manifestă cu o probabilitate mai mare. Testele pentru fiecare clasă de defecte vor fi executate numai în aceste condiții.

Pentru asigurarea unei rate a erorilor cât mai mică, producătorul are în față două alternative:




Fig.3.11.

Testarea bucată cu bucată pe testoare de C.I. de memorie este deosebit de costisitoare datorită prețului foarte ridicat al acestora precum și a timpului necesar testării.

Testarea prin implementarea pe UM de test ridică problema în ce măsură aceasta este identică cu cele în care aceste C.I. vor fi implantate. De exemplu soclurile măresc capacitatea parazită a liniilor din matricea de C.I. făcînd ca forma semnalelor de stimulare să fie diferită de cea din UM în care C.I. de memorie se implantează fără socluri.

Testarea intensivă a UM pune problema manoperei de înlocuire a C.I., în cazul unei frecvențe mai ridicate a căderilor.

Pentru a asigura la utilizator o rată a erorilor deosebit de mică singura cale rămîne implementarea codurilor corec-

toare de erori. Această cale poate fi adaptată și pentru aplicații uzuale, atunci când probabilitatea de apariție a defectelor este mare. Chiar dacă pe o UM sînt implantate în acest caz mai multe C.I. de memorie, consumul specific poate fi mai mic prin acceptarea unei rate de erori mai mari pentru fiecare C.I. în parte. Această cale impune însă o proiectare deosebit de îngrijită a UM din următoarele motive:

- ETA trebuie să aibă acces la toți biții din matricea de C.I. de memorie, pentru a putea testa matricea trecînd peste blocul de corecție;

- fiabilitatea finală a acestor UM poate fi mai mică decît a celor fără corectori dacă blocul de corecție nu are o fiabilitate deosebit de ridicată [ELKI80], [CLIF80].

[ELKI80] și [FERR79] iau în considerare C.I. de memorie inițial fără defecte și calculează probabilitatea de funcționare fără defecte. Nu există încă un model pentru cazul C.I. de memorie insuficient testate, însă consider că modelele citate se pot aplica, prin înlocuirea timpului de funcționare fără defect a unui C.I. cu timpul de latență al defectelor.

[FERR79] face și un studiu comparativ al numărului de C.I. de memorie înlocuite în cursul exploatării pentru variante cu și fără corecție de eroare. Se dă mai jos curba probabilității de funcționare fără defecțiuni după [FERR79] (fig.3.12)





Fig.3.12. Siguranța în funcționare a UM



$H_0(t)$ - UM fără corecția erorii
 $H_1(t)$ - UM cu corecția unei erori

Fig. 3.13. Procentul din populația inițială de CI care se înlocuiesc

În ceea ce privește testarea C.I. de memorie pe teste specializate, achiziționarea unor astfel de sisteme de test (în valoare de peste 300.000 \$) nu este întotdeauna justificată, nici pentru control intrare și nici pentru caracterizare. Firma Hewlett Packard raportează un procent de căderi la control intrare între 0,07% și 0,03% la C.I. de 16K în capsulă ceramică și între 0,12% și 0,33% pentru cele în capsulă de plastic [HP82]. În multe cazuri este mai economic un acord de testare cu firma producătoare sau cu o firmă specializată în testări, chiar dacă acest lucru duce la creșterea prețului unitar al C.I. Acest acord trebuie să prevadă neapărat comunicarea oricărei modificări în tehnologia de fabricație sau de testare.

În cazul în care producătorul de UM nu are astfel de acorduri cu producătorii de C.I. de memorie, introducerea în fabricație a unui nou lot de C.I. (mai ales la schimbarea furnizorilor) trebuie să fie precedată de caracterizarea lor. Această caracterizare presupune un volum de muncă foarte mare precum și un număr de minimum 200 ore-testor și ore-calculator. Timp în care se poate efectua o caracterizare nu este în general mai mic de o lună.

În cazul în care producătorul asigură și service pentru UM, trebuie arhivate toate programele de test, pe toată durata cât un UM testat cu acele programe se află în exploatare. O UM defectă, revenită pentru remedieri va trebui testată cu programul cu care a fost testată în momentul fabricației, acela fiind adaptat detectării defectelor cu probabilitate maximă de apariție.

CAPITOLUL 4.

VERIFICAREA SI DIAGNOSTICAREA IN SISTEM A
UNITATILOT DE MEMORIE RAM4.1. Introducere

Testarea și autodiagnosticarea sistemelor a stat întotdeauna în centrul atenției cercetătorilor din domeniul tehnicii de calcul. În ceea ce privește însă eficiența testării în sistem a unităților de memorie RAM, consider că se poate obține doar un coeficient de siguranță relativ mic. Motivele care stau la baza acestei afirmații sînt expuse mai jos.

Sistemele de calcul nu dispun, în general, de surse separate și programabile pentru alimentarea unităților de memorie, exersarea UM efectuîndu-se la o singură combinație a tensiunilor de alimentare, nu întotdeauna cea critică, necesară testării.

Relațiile temporale între semnalele cu care este stimulată UM sînt întotdeauna aceleași și nu cele critice. De exemplu, defecte care se manifestă prin dependența timpului de acces de adresa celulei nu pot fi detectate; în plus, temperatura de funcționare nu este în general cea critică.

UM nu este exersată la viteza maximă la care ea funcționează în sistem deoarece indiferent dacă acesta este o mașină von Neumann sau Wilkes, între ciclurile în care este adresată UM supusă testării se mai execută cicluri de scriere/citire din alte zone de memorie (cicluri de fetch, înscriere în registre rezultat etc.).

În afara cazului în care memoria dispune de registre de adresă, rularea testelor de tip GALLOPING, care execută toate salturile posibile de adresă, este ne semnificativă, deoarece între ciclurile în care este adresată UM testată sînt prezen-

te pe liniile de adresă și alte combinații decât cele ce fac parte din secvența de test. Este adevărat că C.I. de memorie dinamice dispun, în general, de astfel de registre, însă așa cum s-a arătat în anexa A2 testele de tip GALLOPING trebuie rulate fără regenerare pentru a nu se executa cicluri de memorie la alte adrese decât cele din secvența de test. Datorită frecvenței reduse a ciclurilor la care este supusă UM testată, va fi cu siguranță depășit intervalul pentru care se garantează retenția informației.

Cu toate acestea testarea în sistem a UM poate detecta unele defecte majore apărute în intervalul de timp de la ultima testare pe un sistem specializat. Metoda este foarte importantă pentru service deoarece permite depanarea pe loc a UM, reducînd cu mult circulația plachetelor între beneficiari și producători. Este însă important de menționat că testarea și diagnosticarea în sistem a UM nu poate substitui testarea pe echipamente specializate; apariția unor defecte de memorie în cursul operării sistemului, defecte care nu sînt detectate de programele de autotest, impune testarea UM pe testoarele specializate ale producătorului (sau ale întreprinderii de service).

Autorul a analizat programele de testare a memoriei pentru trei tipuri de calculatoare aflate în fabricație la ora actuală în R.S.R., fiecare reprezentînd o clasă

- Felix C-256 (512, 1024);
- Independent I-100 (PDP-11);
- MC-18.

Din această analiză a rezultat, în primul rînd că, testele incluse în aceste programe nu sînt cele mai eficiente. În programele de test a memoriei a clasei de calculatoare I-100 sînt incluse testele MARCH, GALPAT, GALLOPING WRITE RECOVERY, și SHIFTING DIAGONAL. După cum s-a arătat mai sus, rularea "in vivo" a testului GALPAT, pe lîngă durata de execuție excesiv de lungă, este nesemnificativă pentru detecția acelor defecte pentru care a fost conceput, adică defecte de viteză a decodificatoarelor interne de adresă. Testele din clasa WRITE RECOVERY sînt și ele nesemnificative datorită faptului că intervalul de timp dintre ciclurile de scriere și ciclul de citire este mult mai mare decât timpul de ciclu

la care memoria este solicitată să lucreze în exploatare. Testul MARCH ar putea fi înlocuit cu teste din aceeași clasă mai recente și mult mai performante (NAIR-A, NAIR-B sau MARCH-SUK)

Pe de altă parte, la familia calculatoarelor INDEPENDENT și PDP-11 testele se desfășoară pe pagini de 4K, ceea ce nu mai corespunde în condițiile utilizării C.I. de 16Kxl. Pentru calculatorul I-102, a cărui memorie operativă este alcătuită din două module MMI-102, realizate cu C.I. de 16Kxl, aceste teste ar trebui modificate.

Din punctul de vedere al evaluării erorilor s-a constatat că, în mod practic, s-a rămas la metoda "oprit la eroare". Sînt afișate adresa erorii, cuvîntul așteptat, cuvîntul citit și secvența în care eroarea a fost detectată, [ITC**] interpretarea acestor date rămînînd în sarcina operatorului. Cu toate că evaluarea erorilor cu indicarea directă a C.I. în care au apărut (metoda hărții erorilor pe modul BEM, prezentată în capitolul anterior) este deosebit de simplu de implementat software și ar duce la sporirea vitezei de execuție a testelor, ea nu este utilizată. Aceleași carențe le prezintă și programele de test a memoriei calculatoarelor Felix C-256 [CII72].

În testele de diagnoză a căilor de date și adrese, sînt utilizate numai combinații de tip 2^j (00...010...0), care, așa cum se va demonstra în acest capitol nu pot detecta defecte de scurtcircuit între liniile respective dacă defectele realizează funcția logică SAU. Funcția logică SAU cablat este realizată atunci cînd circuitele emițătoare de pe modul sînt inversoare, ca în cazul modulului de memorie utilizat în calculatorul I-100.

Capitolul de față își propune să prezinte cîteva metode pentru diagnosticarea "in vivo" a unităților de memorie RAM cu semiconductoare, metode ce pot fi incluse în programele de autotest ale sistemelor de calcul.

4.2. Modelul de defecte

Modelul de defecte avut în vedere în acest capitol este, în linii mari, același cu cel prezentat în capitolul anterior.

Desigur pentru testarea "in vivo" se pot implementa metodele prezentate în capitolul 3. În acest capitol se va aborda o metodă prezentată de V.P.Srini, [SRIN78], în anul 1978.

[SRIN78] face următoarea clasificare a defectelor ce apar în UM de memorie RAM (fig.4.1).




Fig.4.1. Clasificarea defectelor în UM.

În cele ce urmează se va presupune că UM respectă schema bloc generală dată de [SRIN78], reprezentată în fig.4.2.

4.3. Căile de control și date

4.3.1. Diagnosticarea liniilor de control

Așa cum s-a arătat în capitolul anterior un defect pe liniile de control inhibă (în cazul general) funcționarea memoriei în totalitate.

4.3.2. Diagnosticarea căilor de date

Una dintre metodele posibile ar fi implementarea testului EXISTENCE, [CHAS77a], [CHAS77b], prezentat în capitolul anterior.

[SRIN78] prezintă o metodă diferită dar care identifică cu precizie numai defecte de tip blocat pe 1 sau 0.

Experimentul S1

Pasul 1 - Se înscrie cuvântul $W_0 = [00\dots 0]$ într-o locație oarecare $Y_j X_j$ dintr-un rând de C.I.

Pasul 2 - Se înscrie cuvântul $W_i = W_{i-1} + 1$ în locația cu aceeași adresă x, y , din următorul rând de C.I. și se repetă pasul 2.




Fig.4.2. Unitate de memorie RAM [SRIN78]

Pasul 3 - Se citesc toate locațiile în ordinea în care au fost înscrise și se formează o matrice M_0 din q rînduri și W coloane, elementele matricii fiind cifre binare.

Pasul 4 - Se repetă pașii 1 - 3, însă cu date complementate.

Dacă linia de date i , $1 \leq i \leq W$ este blocată pe 0 (1), atunci coloanele i din matricile M_0 și M_1 vor fi formate numai din (0), (1).

Exemplul 4.1

Fie o UM cu $q=8$, $W=8$, $2p=10$. Matricile M_0 și M_1 sînt prezentate în tabelul 4.1.

TABELUL 4.1. Rezultatul experimentului S1 pentru următoarele defecte

- linia de date d2 blocată pe 1, detectat
- linia de date d4 blocată pe 1, detectat
- linia de date d8 blocată pe 0, detectat
- linia de date d7 în scurtcircuit cu lini d6, nedetectat

Adresa			Cuvînt	Cuvînt	Cuvînt	Cuvînt
Z	Y	X	înscris	citit (M_0)	înscris	citit (M_1)
			87654321	87654321	87654321	87654321
0	0	0	00000000	00001010	11111111	01111111
0	0	1	00000001	00001011	11111110	01111110
0	1	0	00000010	00001010	11111101	01111111
0	1	1	00000011	00001011	11111100	01111110
1	0	0	00000100	00001110	11111011	01111011
1	0	1	00000101	00001111	11111010	01111010
1	1	0	00000110	00001110	11111001	01111011
1	1	1	00000111	00001111	11111000	01111010
			defect:	0 1 1 1	defect:	0 1 1 1

După cum se poate observa din acest exemplu, defectul de scurtcircuit între liniile d6 și d7 nu este identificat deoarece în ambele cazuri informația citită coincide cu cea înscrisă. Cuvintele de date alese de [SRIN70] sînt nesemnificative pentru defecte de scurtcircuit.

4.4. Diagnosticarea liniilor CS (Chip Select)

În cele ce urmează se va înțelege prin defect al unei linii \overline{CS} blocarea ei pe 1. [SRIN70]. În cazul blocării ei pe 0 rîndul respectiv de C.I. este selectat în permanență ceea ce duce la conflict pe magistrală în cazul unei citiri și func-

ționarea memoriei este inhibată.

Testul pentru liniile de CS propus de [SRIN78] se bazează pe faptul că interfața spre sistem a UM este uzual realizată cu C.I. TTL iar tentativa de citire dintr-un rând de C.I. de memorie neselectat (a cărui linie de \overline{CS} e blocată pe 1) duce întotdeauna la același rezultat (111...1 sau 000...0, funcție de faptul dacă C.I. de interfață sînt neinversoare). În cazul de față vom presupune că citirea dintr-un rând neselectat duce întotdeauna la rezultatul 111...1.

Experimentul propus de [SRIN78] pentru identificarea defectelor liniilor de \overline{CS} se aseamănă cu experimentul S1, cu deosebirea că se utilizează un cod corector de erori, ceea ce permite executarea testului chiar și în prezența unor defecte ale C.I. de memorie sau ale liniilor de date, cu condiția ca numărul erorilor dintr-un cuvînt citit să nu fie mai mare decît capacitatea de corecție a codului.

Experimentul S2.

Cuvîntul de informație va fi identic cu adresa pe axa z.

Pasul 1 - Se codifică cuvîntul de informație 0 și se depune la o locație de memorie din rîndul de C.I. a cărui adresă pe axa z este 0.

Pasul 2 - Se incrementează cuvîntul de informație, se codifică și se depune la locația de memorie cu aceeași adresă XY din rîndul următor de C.I.. Se repetă pasul 2 pentru toate rîndurile de C.I.

Pasul 3 - Se citește conținutul fiecăreia din locațiile de memorie în care s-au efectuat înscrieri, se decodifică, și se formează matricea S.

Dacă linia \overline{CS}_j este blocată pe 1 atunci în linia corespunzătoare din matrice se va găsi cuvîntul de informație corespunzător cuvîntului de cod 111...1 (sau a celui cuvînt de cod aflat la cea mai mică distanță Hamming de aceasta).

Exemplul 4.2

Fie o memorie cu $q=4$ și $W=8$. Se utilizează un cod Reed Muller. Rezultatele sînt prezentate în tabelul 4.2 (după [SRIN78]).

TABELUL 4.2. Rezultatul experimentului S2 pentru defectul multiplu:

- linia CS0 blocată pe 1
- linia CS3 blocată pe 1
- linia D1 blocată pe 1
- linia D3 blocată pe 1
- defect de C.I. în rândul 1 bit 7

Linia CS	Adresa	Biți inf.	Cuvânt înscris	Cuvânt citit	Matricea S
			87654321	87654321	
\overline{CS}_0	0000000000	0000	00000000	11111111	1000 *
\overline{CS}_1	0100000000	0001	01010101	00101010	0001
\overline{CS}_2	1000000000	0010	00110011	00110111	0010
\overline{CS}_3	1100000000	0011	01100110	11111111	1000 *

Observații

În forma în care au fost prezentate de [SRIN78], testele pentru căile de date și CS nu pot detecta defecte de scurtcircuit între liniile respective. Din motivul de mai sus, testul EXISTENCE în forma sa modificată, așa cum a fost prezentat în cap.3 este superior din punctul de vedere al posibilităților de identificare a defectelor.

4.5. Diagnosticarea liniilor de adresă

Pentru diagnosticarea în sistem a UM poate fi utilizat testul propus de [CHAS77a], [CHAS77b], test care a fost prezentat în capitolul 3. În cele ce urmează va fi prezentată o generalizare a testului propus de [SRIN78] și modificările efectuate de autor asupra acestuia. O analiză comparativă a celor două teste a fost prezentată de autor în [DANC83b], [DANC83d]. Tratarea formală a defectelor și teoremelor din paragrafele următoare sînt originale.

[SRIN78] definește ca defect al liniilor de adresă blocarea pe 1 sau pe 0 a unora dintre aceste linii, cu excepția a cel puțin unei linii.

Ca și în testele S1 și S2, [SRIN78] propune utilizarea unui cod corector de erori ceea ce permite desfășurarea expe-

rimentului de test chiar și în prezența unor defecte ale liniilor de date și/sau defecte ale C.I. de memorie cu condiția ca numărul erorilor dintr-un cuvânt citit să nu fie mai mare decât capacitatea de corecție a codului utilizat.

Condiția de mai sus se presupune a fi îndeplinită și nu mai este enunțată în teoremele de mai jos. Demonstrația teoremelor se va face în consecință pentru cazul în care informația este înscrisă în memorie necodificată.

4.5.1. Descrierea matematică a defectelor pe magistrale

Fie S mulțimea tuturor locațiilor dintr-un rând de C.I. al UM supuse testării.

A_j - adresa locației aparent adresate. În cazul în care nu există defecte ale liniilor de adresă (sau C.I. RAM) A_j coincide cu adresa locației efectiv adresate;

A_{SFj} - adresa locației fizic adresate în prezența defectelor de tip blocat pe 1 sau 0 dar în absența defectelor de tip scurtcircuit între liniile de adresă:

$$A_{SFj} = F_S(A_j) \quad (4.1)$$

În cazul în care nu există defecte de tip blocat pe 1 sau 0 atunci

$$A_{SFj} = A_j$$

A_{BFj} - adresa locației fizic adresate în prezența defectelor de blocare și a defectelor de scurtcircuit:

$$A_{BFj} = F_B(A_{SFj}) \quad (4.2)$$

În cazul în care nu există defecte de tip scurtcircuit

$$A_{BFj} = A_{SFj}$$

În cazul în care nu există nici defecte de blocare

$$A_{BFj} = A_j$$

Întotdeauna când natura defectelor este neesențială se va utiliza pentru adresa fizică notația

$$A_{Fj} = F(A_j)$$

În cele ce urmează se va considera că C.I. de memorie prezintă o organizare de matrice pătrată cu un număr par de

linii de adresă, $2p$, acestea fiind numerotate de la 0 la $2p-1$.

In acest caz, se va considera

$$A_j = \sum_{i=0}^{2^{p-1}} a_{i,j} \cdot 2^i \quad (4.3)$$

$$A_{SFj} = \sum_{i=0}^{2^{p-1}} \alpha_{i,j} \cdot 2^i \quad (4.4)$$

$$A_{BFj} = \sum_{i=0}^{2^{p-1}} \beta_{i,j} \cdot 2^i \quad (4.5)$$

Definiția 1. Prin operația $\&$ (și) între două adrese se înțelege o operație care realizează funcția logică SI între cifrele binare de același rang ale operandilor.

$$A_j \& A_k = \sum_{i=0}^{2^{p-1}} (a_{i,j} \cdot \text{SI} \cdot a_{i,k}) \cdot 2^i \quad (4.6)$$

Definiția 2. Prin operația \vee între două adrese se înțelege o operație care realizează funcția logică SAU între cifrele binare de același rang ale operandilor

$$A_j \vee A_k = \sum_{i=0}^{2^{p-1}} (a_{i,j} \cdot \text{SAU} \cdot a_{i,k}) \cdot 2^i \quad (4.7)$$

Definiția 3. Se va numi descriptor de blocare pe 0 numărul $L_{SF} \in S$, definit prin relația:

$$L_{SF} = \sum_{i=0}^{2^{p-1}} \mathfrak{L}_i \cdot 2^i \quad (4.8)$$

$$\mathfrak{L}_i = \begin{cases} 0 & \text{dacă linia } i \text{ e blocată pe } 0 \\ 1 & \text{dacă linia } i \text{ nu e blocată pe } 0 \end{cases}$$

Definiția 4. Se va numi descriptor de blocare pe 1 numărul $H_{SF} \in S$, definit prin relația:

$$H_{SF} = \sum_{i=0}^{2^p-1} h_i \cdot 2^i \quad (4.9)$$

$$h_i = \begin{cases} 1 & \text{dacă linia } i \text{ e blocată pe } 1 \\ 0 & \text{dacă linia } i \text{ nu e blocată pe } 1 \end{cases}$$

Se vor nota cu L_I și H_I mulțimile indicilor liniilor de adresă blocate respectiv pe 0 sau 1.

$$L_I = \{ i \mid l_i = 0 \} \quad (4.10)$$

$$H_I = \{ i \mid h_i = 1 \} \quad (4.11)$$

Deoarece o linie nu poate fi blocată atât pe 1 cât și pe 0, rezultă că

$$L_I \cap H_I = \emptyset \quad (4.12)$$

Definiția 5. Adresa fizică a locației adresate în prezența defectelor de blocare este dată de relația

$$A_{SFj} = P_S(A_j) = A_j \& L_{SF} \vee H_{SF} \quad (4.13)$$


Definiția 6. Prin defect de scurtcircuit între două linii de adresă u și v se înțelege un defect în urma căruia cifrele binare corespunzătoare din adresa fizică sînt identice oricare ar fi valorile cifrelor binare respective din adresa aparentă.

$$\beta_u = \beta_v \quad \forall a_u, a_v \in \{0, 1\}$$

Proprietate: Relația de scurtcircuit este tranzitivă. Dacă linia u este în scurtcircuit cu linia v și linia v este în scurtcircuit cu linia w atunci linia u este în scurtcircuit cu linia w .
Proprietatea rezultă din tranzitivitatea relației de egalitate.

În cele ce urmează se va înțelege prin defect de scurtcircuit, o relație de scurtcircuit între mai multe linii de adresă, indiferent de numărul liniilor aflate în scurtcircuit.

O linie scurtcircuitată cu o linie blocată se va considera blocată, deci nu va apărea printre liniile afectate de defecte de scurtcircuit. Pot exista mai multe defecte de scurtcircuit. Fiecărui defect de scurtcircuit i se asociază o mulțime de indici B_x , alcătuită din indicii liniilor aflate în relația de scurtcircuit.



$$B_x = \{i, k \mid \beta_i = \beta_k \quad \forall a_i, a_k \in \{0, 1\}\} \quad (4.14)$$

Fiecare mulțime B_x conține cel puțin două elemente.

Lemă : Mulțimile B_x sînt disjuncte.

Demonstrație prin reducere la absurd:

Fie B_{x_1} și B_{x_2} și $\exists v \in B_{x_1} \cap B_{x_2}$

Deoarece fiecărui defect de scurtcircuit i se asociază altă mulțime B_x , $B_{x_1} = B_{x_2} \Rightarrow$

$$\exists u \in B_{x_1} - (B_{x_1} \cap B_{x_2})$$

$$\exists w \in B_{x_2} - (B_{x_1} \cap B_{x_2})$$

Conform proprietății de tranzitivitate,

$$\left. \begin{array}{l} u \in B_{x_1} \text{ și } v \in B_{x_1} \Rightarrow u.SC.v \\ v \in B_{x_2} \text{ și } w \in B_{x_2} \Rightarrow v.SC.w \end{array} \right\} \Rightarrow$$

$$u.SC.w \Rightarrow w \in B_{x_1} \text{ și } w \in B_{x_2}$$

ceea ce este absurd deoarece cele două mulțimi au fost asociate unor defecte diferite.

QED

Deoarece conform celor enunțate mai sus o linie nu poate fi simultan afectată de un defect de blocare și de un defect de scurtcircuit, rezultă că:

$$(U B_x) \cap (H_I \cup L_I) = \emptyset \quad (4.15)$$

Definiția 7. Se va numi descriptor al unui defect de scurtcircuit între liniile de adresă numărul $BF_x \in S$, definit prin relația

$$BF_x = \sum_{i=0}^{2^p-1} b_i \cdot 2^i \quad (4.16)$$

$$b_i = \begin{cases} 0, & i \notin B_x \\ 1, & i \in B_x \end{cases}$$

Numărul BF are toate cifrele binare corespunzătoare liniilor aflate în scurtcircuit egale cu 1. Există un descriptor pentru fiecare defect de scurtcircuit.

Vor fi luate în considerare numai acele defecte care realizează funcția logică SI (dominanță de 0) și funcția logică SAU (dominanță de 1).

Pentru cazul funcției logice SI adresa fizică este dată de relația:

$$A_{BFj} = F_B(A_{SFj}) = \sum_{i=0}^{2^p-1} \beta_{i,j} \cdot 2^i$$

$$\beta_{i,j} = \begin{cases} a_{i,j} \& \bigwedge_{i \in B_x} i, & \text{dacă nu } \exists B_x, i \in B_x \\ \bigwedge_{k \in B_x} a_{k,j}, & \text{dacă } \exists B_x, i \in B_x \end{cases} \quad (4.17)$$

Pentru cazul funcției logice SAU, adresa fizică este dată de relația

$$A_{BFj} = F_B(A_{SFj}) = \sum_{i=0}^{2^p-1} \beta_{i,j} \cdot 2^i$$

$$\beta_{i,j} = \begin{cases} a_{i,j} \& \bigwedge_{i \in B_x} i, & \text{dacă nu } \exists B_x, i \in B_x \\ \bigvee_{k \in B_x} a_{k,j}, & \text{dacă } i \in B_x \end{cases} \quad (4.18)$$

Utilizînd descriptorii defectelor de scurtcircuit relațiile de mai sus, pot fi puse și sub forma:

Funcția logică SI:

$$A_{BFj} = A_j \& L_{SF} \bigvee_{i \in B_x} i \& BA$$

$$BA = \begin{cases} \text{NOT } 0 & , \text{dacă } A_j \& BF_x = BF_x \quad \forall x \\ \bigwedge_y (\text{NOT}(BF_y)), & \text{dacă } A_j \& BF_y \neq BF_y \end{cases} \quad (4.19)$$

In operația $\&$ intră numai acei descriptori de scurtcircuit care îndeplinesc condiția $A_j \& BF_y = BF_y$, adică cel puțin una din liniile aflate în scurtcircuit este "1" în adresa aparentă.

Funcția logică SAU:

$$A_{BFj} = A_j \& L_{SF} \bigvee_{i \in B_x} i \bigvee BA$$

$$BA = \begin{cases} 0 & , \text{dacă } A_j \& BF_x = 0 \quad \forall x \\ \bigvee_y BF_y & , \text{dacă } A_j \& BF_y \neq 0 \end{cases} \quad (4.20)$$

In operația \bigvee intră numai acei descriptori de scurtcircuit care îndeplinesc condiția $A_j \& BF_y = 0$, adică cel puțin una din liniile aflate în scurtcircuit este "1" în adresa aparentă.

4.5.2. Generalizarea testului Srini pentru diagnoza liniilor de adresă

În cele ce urmează va fi prezentată o generalizare a testului propus de V.P.Srini în [SRIN78], însă cu notațiile introduse de autor în paragraful 4.5.1. Prezentarea și teoremele sînt originale. De menționat că [SRIN78] a descris testul numai pentru identificarea liniilor blocate pe 1 sau 0.

Fie o mulțime de $2p+1$ adrese diferite, $\{A_0, A_1, \dots, A_{2p}\}$, astfel încît să se realizeze o corespondență biunivocă între mulțimea indicilor liniilor de adresă $0, 1, \dots, 2p-1$ și mulțimea $\{A_0, A_1, \dots, A_{2p-1}\}$.

Fie o mulțime de $2p+1$ cuvinte de informație distincte, astfel încît să se poată stabili o corespondență biunivocă între mulțimea cuvintelor de informație $\{D_0, D_1, \dots, D_{2p}\}$ și mulțimea numerelor $0, 1, \dots, 2p-1, 2p$.

Experimentul S3 [SRIN78].

Pasul 1. Se codifică cuvîntul de informație D_j , unde j are valoarea inițială 0 și se depune la locația A_j .

Pasul 2. Se incrementează j și se repetă pasul 1 cît timp $j < 2p$.

Pasul 3. Se codifică cuvîntul de informație D_{2p} și se depune la locația A_{2p} .

Pasul 4. Se citesc locațiile A_j , $j=0, 1, \dots, 2p-1$, se decodifică informația și se alcătuiește o matrice M_r din $2p$ elemente, numerotate $0, 1, \dots, 2p-1$.

Dacă linia j din matricea M_r are valoarea D_{2p} în loc de D_j atunci linia de adresă j este defectă.

[SRIN78] a avut în vedere numai defecte de blocare, și a utilizat pentru desfășurarea testului o mulțime particulară de locații avînd adresele:

$$\begin{cases} A_j = 2^j & , 0 \leq j \leq 2p-1 \\ A_{2p} = 0 \end{cases}$$

și cuvinte de informație de forma

$$D_j = (j+1) \bmod (2p+1)$$

[SRIN78] nu face o demonstrație a capacității testului său, de

dectecție a defectelor.

Utilizînd descrierea matematică a defectelor, introdusă în paragraful 4.5.1, se va demonstra matematic capacitatea testului Srini S3 de identificare a liniilor de adresă defecte prin blocare și scurtcircuit. Această demonstrație este disponibilă pentru o clasă mult mai largă de teste, inclusiv testul Chase [CHAS77a],[CHAS77b]. Se va demonstra că, dacă se au în vedere numai defectele de blocare ca în [SRIN78], relația care definește mulțimea adreselor locațiilor pe care se desfășoară testul are o expresie mult mai generală.

4.5.3. Identificarea liniilor de adresă blocate pe 1 sau 0 cu algoritmul Srini generalizat

Teorema 1: Dacă adresele locațiilor pe care se desfășoară experimentul S3 satisfac relația

$$T1 \quad A_{Fj} = A_{F2p} \quad \forall j \in L_I \cup H_I \cup (UB_x) \quad (4.21)$$

atunci experimentul S3 identifică toate liniile de adresă defecte.

Demonstrație prin reducere la absurd:

Dacă linia j este defectă ($j \in L_I \cup H_I \cup (UB_x)$) și ea nu este detectată, atunci conținutul locației A_{Fj} este diferit de conținutul locației A_{F2p}

$$\langle A_{Fj} \rangle \neq \langle A_{F2p} \rangle = D_{2p}$$

și deoarece A_{F2p} a fost înscrisă ultima, rezultă că cele două adrese sînt în mod necesar diferite

$$A_{Fj} \neq A_{F2p}$$

QED

Teorema 2 Cifrele binare ale adreselor aparente care îndeplinesc condiția

$$A_{Fj} = A_{F2p} \quad \forall j \in L_I \cup H_I \cup (UB_x)$$

enunțată în teorema T1 satisfac relația:

$$T2 \quad a_{i,j} = \begin{cases} a_{i,2p} & \forall i \neq j, 0 \leq i \leq 2p-1, 0 \leq j \leq 2p-1 \\ \text{NOT } a_{i,2p} & , i=j \end{cases} \quad (4.22)$$

adică

$$A_j = A_{2p} \oplus 2^j \quad (4.23)$$

unde \oplus semnifică operația SAU EXCLUSIV.

Demonstrație.

Deoarece cele $2p+1$ adrese aparente sînt distincte, înseamnă că

$$\forall j, 0 \leq j \leq 2p-1, A_j \neq A_{2p}$$

Cele două adrese A_j și A_{2p} diferă prin cel puțin o cifră binară, deci

$$\exists j, 0 \leq j \leq 2p-1 \quad \exists i, a_{i,j} = \text{NOT } a_{i,2p}$$

Dacă linia j este defectă, ea poate fi singura linie defectă (prin blocare) și acest lucru trebuie să ducă la egalitatea:

$$A_{Fj} = A_{F2p}$$

deci

$$\beta_{i,j} = \beta_{i,2p} \quad \forall i, 0 \leq i \leq 2p-1$$

Dacă celelalte linii nu sînt defecte, atunci

$$\beta_{i,m} = a_{i,m} \quad \forall i,m, i \neq j, 0 \leq i \leq 2p-1 \\ 0 \leq m \leq 2p-1$$

și deci

$$a_{i,j} = a_{i,2p} \quad \forall i \neq j$$

Deoarece $\exists i$, astfel încît $a_{i,j} = \text{NOT } a_{i,2p}$ rezultă că $i=j$, și prin urmare

$$a_{i,j} = \begin{cases} a_{i,2p} & , i=j, 0 \leq i \leq 2p-1, 0 \leq j \leq 2p-1 \\ \text{NOT}(a_{i,2p}) & , i=j \end{cases}$$

QED

Reciproca nu este adevărată, decît pentru defecte de blocare.

Teorema 3

Condiția necesară și suficientă pentru ca experimentul S3 să detecteze toate liniile de adresă blocate pe 1 sau 0 este

$$73 \quad a_{i,j} = \begin{cases} \text{NOT } a_{i,2p} & , i=j, 0 \leq i \leq 2p-1 \\ a_{i,2p} & , i \neq j, 0 \leq i \leq 2p-1, 0 \leq j \leq 2p-1 \end{cases}$$

adică

$$A_j = A_{2p} \oplus 2^j, 0 \leq j \leq 2p-1$$

Demonstrație.

a. Necesitatea

Fie linia j blocată pe 1 sau 0, adică $j \in L_I \cup H_I$.

Dacă linia i nu este defectă, atunci

$$\beta_{i,j} = a_{i,j} \quad \forall i$$

Dacă $a_{i,j} \neq a_{i,2p}$ rezultă că $\beta_{i,j} \neq \beta_{i,2p}$, deci

$$A_j \neq A_{2p}$$

QED

Condiția este deci necesară.

b. Suficiența

În continuarea demonstrației se va presupune întotdeauna că $j \in L_I \cup H_I$, deci linia este blocată și nu se va mai specifica acest lucru.

Se vor analiza cele trei categorii de cifre binare din

- A_j - blocate
 - în scurtcircuit
 - fără defecte

b1: Cazul liniilor blocate $i \in L_I \cup H_I$.

Cifrele binare corespunzătoare liniilor blocate sînt identice în toate adresele fizice.

$$\beta_{i,j} = \beta_{i,2p} = t_i \quad \forall h_i \quad \forall i \in L_I \cup H_I$$

b2 Cazul liniilor în scurtcircuit.

$$\forall i \in U_{B_x}$$

$$\beta_{i,j} = f(a_{k_1,j}, a_{k_2,j}, \dots, a_{k_{n_x},j})$$

unde $k_1, k_2, \dots, k_{n_x} \in B_x$

$$\beta_{i,2p} = f(a_{k_1,2p}, a_{k_2,2p}, \dots, a_{k_{n_x},2p})$$

Deoarece linia j nu poate fi în scurtcircuit cu altă linie ea fiind blocată,

$$j \notin U_{B_x}$$

înseamnă că dacă

$$a_{i,j} = a_{i,2p} \quad \forall i \in U_{B_x} \quad (i \neq j)$$

atunci

$$\beta_{i,j} = \beta_{i,2p}$$

Prin urmare și cifrele binare corespunzătoare liniilor în scurtcircuit sînt identice atât în A_{P_j} cît și în $A_{P_{2p}}$.

b3 Cazul liniilor neafectate de defecte.

$$i \in L_I \cup H_I \cup (U_{B_x})$$

In acest caz

$$\beta_{i,j} = a_{i,j} \quad \forall i \in L_I \cup H_I \cup (U_{B_x})$$

și

$$\beta_{i,2p} = a_{i,2p} \quad \forall i \in L_I \cup H_I \cup (U_{B_x})$$

Prin urmare dacă

$$a_{i,j} = a_{i,2p}$$

atunci

$$\beta_{i,j} = \beta_{i,2p} \quad \forall i \in L_I \cup H_I \cup (U_{B_x}).$$

In toate cele trei cazuri $\beta_{i,j} = \beta_{i,2p}$

$$\forall i, 0 \leq i \leq 2p-1, \quad \forall j \in L_I \cup H_I$$

$$\beta_{i,j} = \beta_{i,2p}$$

și deci

$$A_{Pj} = A_{P2p}$$

QED

[SRIN78] a propus desfășurarea testului S3 pe o mulțime de locații ale căror adrese aparente sînt definite prin relația:

$$A_j = \begin{cases} 2^j, & 0 \leq j \leq 2p-1 \\ 0, & j = 2p \end{cases} \quad (4.24)$$

Teorema 4 Adresele aparente definite prin relația

$$T4 \quad A_j = \begin{cases} 2^j, & 0 \leq j \leq 2p-1 \\ 0, & j = 2p \end{cases}$$

satisfac condiția enunțată în teorema T1, pentru orice linie blocată pe 1 sau 0

$$A_{SFj} = A_{SF2p} \quad \forall j \in L_I \cup H_I.$$

Demonstrația 1.

$$\text{Deoarece } A_{2p} = 0 \text{ și } A_j = 2^j = \oplus 2^j$$

rezultă că:

$$A_j = A_{2p} \oplus 2^j, \quad 0 \leq j \leq 2p-1$$

și conform teoremei T3

$$\forall j \in L_I \cup H_I, \quad A_{SFj} = A_{SF2p}$$

QED

Demonstrația 2.a. Cazul liniei blocate pe 0; $j \in L_I$

$$\forall j \in L_I, 2^j \& L_{SF} = 0$$

și

$$A_{SFj} = 2^j \& L_{SF} \mathbf{V} H_{SF} = 0 \mathbf{V} H_{SF} = H_{SF}$$

Deci

$$\forall j \in L_I, A_{SFj} = H_{SF} \quad (4.25)$$

b. Cazul liniei blocate pe 1; $j \in H_I$

$$\forall j \in H_I, 2^j \& L_{SF} = 2^j$$

și

$$A_{SFj} = 2^j \& L_{SF} \mathbf{V} H_{SF} = 2^j \mathbf{V} H_{SF} = H_{SF} \quad (4.26)$$

Comparînd cele două rezultate, obținem

$$A_{SFj} = H_{SF} \quad \forall j \in L_I \cup H_I \quad (4.27)$$

Adresa fizică ce corespunde adresei $A_{2p}=0$ este tot H_{SF} deoarece

$$A_{SF2p} = 0 \& L_{SF} \mathbf{V} H_{SF} = 0 \mathbf{V} H_{SF} = H_{SF} \quad (4.28)$$

Prin urmare, comparînd relațiile (4.27) și (4.28), rezultă

$$\forall j \in L_I \cup H_I, A_{SFj} = A_{SF2p} = H_{SF}$$

QED

Corolar

Experimentul S3 desfășurat pe o mulțime de locații ale căror adrese aparente sînt definite prin relația

C4

$$A_j = \begin{cases} 2^j & , \quad 0 \leq j \leq 2p-1 \\ 0 & , \quad j = 2p \end{cases}$$

identifică toate liniile de adresă blocate pe 1 sau 0.

Demonstrație: Rezultă din teoremele T4 și T1.

Exemplul 4.3.

Va fi redat în continuare exemplul 3 din [SRIN78].

Fie o UM RAM cu $q=8$ rînduri de C.I. de memorare de 4Kb ($2p=12$) și lățimea cuvîntului de date $W=8$ biți. [SRIN78] utilizează un cod Hamming corector de o eroare și detector de două erori.

Liniile de adresă a_1, a_3, a_9 și a_{11} de pe rîndul selec-

tat de CSO sînt blocate fie pe 1 fie pe 0 deoarece elementele corespunzătoare din matricea R_0 sînt 0.

TABELUL 4.3 - EXPERIMENTUL S3

```

*****
* j * Adresa aparenta * Adresa fizica * Cuv.cod * Cuv.citit * Matrice *
* * Ai * F(Ai) * inscris * R0 *
* * * 1 0 0 1 * $ $$$ * $ $$$ * bin. * zec. *
*****
* 0 * 000 00000000001 * 000 10000000011 * 0110 1001 * 0111 1001 * 0001 * 1 *
* 1 * 000 00000000010 * 000 10000000010 * 1010 1010 * 0001 0000 * 0000 * 0 *
* 2 * 000 000000000100 * 000 100000000110 * 1100 0011 * 1101 0011 * 0011 * 3 *
* 3 * 000 000000001000 * 000 10000000010 * 1100 1100 * 0001 0000 * 0000 * 0 *
* 4 * 000 000000010000 * 000 100000010010 * 1010 0101 * 1011 0101 * 0101 * 5 *
* 5 * 000 000000100000 * 000 100000100010 * 0110 0110 * 0111 0110 * 0110 * 6 *
* 6 * 000 000001000000 * 000 100001000010 * 0000 1111 * 0001 1111 * 0111 * 7 *
* 7 * 000 000010000000 * 000 100010000010 * 1111 0000 * 1111 0000 * 1000 * 8 *
* 8 * 000 000100000000 * 000 100100000010 * 1001 1001 * 1001 1001 * 1001 * 9 *
* 9 * 000 001000000000 * 000 100000000010 * 0101 1010 * 0001 0000 * 0000 * 0 *
* 10 * 000 010000000000 * 000 110000000010 * 0011 0011 * 0011 0011 * 1011 * 11 *
* 11 * 000 100000000000 * 000 100000000010 * 0011 1100 * 0001 0000 * 0000 * 0 *
* 12 * 000 000000000000 * 000 100000000010 * 0000 0000 * nu se executa citiri *
*****

```

Nota - Cu \$ au fost notati bitii de informatie ai codului Hamming.
 Bitul de date 4 a fost considerat blocat pe 1.
 Cu 1 si 0 au fost marcate liniile de adresa blocate pe 1 sau 0.

4.5.4. Identificarea liniilor de adresă în scurtcircuit cu testul Srini S3 generalizat

Deoarece defectele de tip scurtcircuit sînt cele mai frecvente, mai cu seamă în matricea de C.I. de memorie, unde liniile de adresă au trasee apropiate pe o distanță relativ mare, autorul a studiat condițiile în care testul S3 detectează și scurtcircuitele între liniile de adresă, indicînd aceste linii ca defecte.

Conform teoremei T1, condiția ca experimentul S3 să identifice toate liniile de adresă defecte este dată de relația (4.21), prezentată aici sub forma:

$$A_{Fj} = A_{F2p} \quad \forall j \in L_I \cup H_I \cup (U_{B_X}) \quad (4.21)$$

Se va demonstra în continuare că experimentul S3 poate detecta și defectele de tip scurtcircuit.

Teorema 5 | Dacă defectele de scurtcircuit între liniile de adresă realizează funcția logică SI, atunci adresele aparente definite prin relația

75

$$A_j = \begin{cases} 2^j & , \quad 0 \leq j \leq 2p-1 \\ 0 & , \quad j = 2p \end{cases}$$

satisfac condiția

$$A_{BFj} = A_{BF2p} \quad \forall j \in B_x$$

(enunțată în teorema T1) pentru orice linie j aflată în relație de scurtcircuit cu un grup de linii.

Demonstrație.

Fie linia j în scurtcircuit cu liniile $u_{v1}, u_{v2}, \dots, u_{vw}$ și deci $B_x = \{j, u_{v1}, u_{v2}, \dots, u_{vw}\}$

Deoarece conform relației (4.24)

$$A_j = \begin{cases} 2^j & , \quad \forall j = 0, 1, \dots, 2p-1 \\ 0 & , \quad j = 2p \end{cases}$$

rezultă că

$$a_{i,j} = 0 \quad \forall i \neq j$$

Deoarece j diferă de $u_{v1}, u_{v2}, \dots, u_{vw}$, rezultă

$$a_{u_{v1},j} = a_{u_{v2},j} = \dots = a_{u_{vw},j} = 0 \quad (4.29)$$

Conform relației (4.17) pentru calculul adresei fizice

$$\begin{aligned} \beta_{j,j} &= \beta_{u_{v1},j} = \beta_{u_{v2},j} = \dots = \beta_{u_{vw},j} \\ &= \bigg\&_{k \in B_x} a_{k,j} = 1 \& 0 \& 0 \dots \& 0 = 0 \end{aligned}$$

Deci dacă funcția logică realizată de defectele de scurtcircuit este SI, și dacă linia j este afectată de un defect de scurtcircuit, atunci $\beta_{j,j} = 0$.

Dacă $j \in B_x$ și $A_j = 2^j$ pot fi pe 1 logic numai liniile blocate pe "1" ($i \in H_I$) și liniile afectate de defecte de scurtcircuit.

S-a arătat mai sus că liniile scurtcircuitate cu linia j, și linia j sînt pe "0" logic. Alte grupuri de linii aflate în scurtcircuit pot fi numai pe 0 logic deoarece toate liniile din grupurile respective au valoarea 0 în adresa aparentă, mulțimile B_x fiind disjuncte.

Rezultă că sînt pe 1 numai liniile care sînt blocate pe 1, și deci:

$$A_{BFj} = H_I$$

In cazul în care se adresează locația cu adresa A_{2p} , toate liniile din adresa aparentă sînt pe 0, deci și toate grupurile de linii în scurtcircuit vor fi pe 0. Vor fi pe 1 numai liniile blocate pe 1, deci:

$$A_{BF2p} = H_i$$

Rezultă:

$$A_{BFj} = A_{BF2p}$$

QED

Corolar

C5

Dacă defectele de scurtcircuit între liniile de adresă realizează funcția logică SI, atunci experimentul S3 desfășurat pe o mulțime de locații cu adresele aparente definite prin relația

$$A_j = \begin{cases} 2^j & , \quad 0 \leq j \leq 2p-1 \\ 0 & , \quad j = 2p \end{cases}$$

identifică toate liniile de adresă defecte.

Demonstrație.

Conform corolarului C4 experimentul S3 identifică toate liniile blocate.

Conform teoremei T5, adresele A_j îndeplinesc condiția teoremei T1 deci experimentul S3 identifică și liniile aflate în scurtcircuit cu alte linii.

Deci experimentul S3 identifică toate liniile de adresă defecte.

QED

Teorema 6,
de unicitate

T6

Dacă defectele de scurtcircuit între liniile de adresă realizează funcția logică SI condiția enunțată în teorema T1

$$A_{Fj} = A_{F2p} \quad \forall j \in L_I \cup H_I \cup (U_{B_x})$$

este îndeplinită numai de mulțimea adreselor aparente definite prin relația

$$A_j = \begin{cases} 2^j & , \quad 0 \leq j \leq 2p-1 \\ 0 & , \quad j = 2p \end{cases}$$

Demonstrație.

Datorită teoremei T2 este suficient să demonstrăm că $A_{2p} = 0$.

În cazul în care există defecte de scurtcircuit, cifrele binare ale adresei fizice A_{F2p} , corespunzătoare liniilor aflate în scurtcircuit se calculează cu relația:

$$\forall B_x, \text{ și } \forall k \in B_x, \\ \beta_{k,2p} = a_{k,2p} \& \left(\bigg\&_{\substack{j \in B_x \\ j \neq k}} a_{j,2p} \right) \quad (4.30)$$

Cifrele binare ale adreselor fizice A_{Fk} , se calculează cu relația:

$$\forall B_x, \forall k \in B_x, \\ \beta_{k,k} = a_{k,k} \& \left(\bigg\&_{\substack{j \in B_x \\ j \neq k}} a_{j,k} \right)$$

Conform teoremei T2

$$a_{k,k} = \text{NOT} (a_{k,2p}) \\ a_{j,k} = a_{j,2p} \\ j \neq k$$

Deci

$$\forall B_x, \forall k \in B_x, \\ \beta_{k,k} = \text{NOT}(a_{k,2p}) \& \left(\bigg\&_{\substack{j \in B_x \\ j \neq k}} a_{j,2p} \right)$$

Deoarece $A_{Fk} = A_{F2p}$ rezultă că și cifrele binare de același rang sînt identice, deci

$$\beta_{k,k} = \beta_{k,2p}$$

și se pot egala cele două relații

$$\forall B_x, \forall k \in B_x, \\ \text{NOT}(a_{k,2p}) \& \left(\bigg\&_{\substack{j \in B_x \\ j \neq k}} a_{k,2p} \right) = a_{k,2p} \& \left(\bigg\&_{\substack{j \in B_x \\ j \neq k}} a_{k,2p} \right) \quad (4.31)$$

Relația de mai sus poate fi adevărată numai dacă

$$\forall B_x, \forall k \in B_x, \bigg\&_{\substack{j \in B_x \\ j \neq k}} a_{k,2p} = 0 \quad (4.32)$$

Deci numai dacă

$$\forall B_x, \forall k \in B_x, \exists j \in B_x, a_{j,2p} = 0$$

Deoarece relația de mai sus este adevărată pentru orice defect de scurtcircuit, rezultă

$$a_{k,2p} = 0 \quad \forall k, 0 \leq k \leq 2p-1$$

Deci

$$A_{2p} = 0$$

QED

Cazul în care defectele de scurtcircuit realizează funcția logică SAU

Pentru cazul funcției logice SAU, autorul a propus [DANC83b], [DANC83d], modificarea experimentului S3, prin desfășurarea lui pe o mulțime de locații ale căror adrese satisfac relația

$$A_j = \begin{cases} \text{NOT } 2^j & , 0 \leq j \leq 2p-1 \\ \text{NOT } 0 & , j = 2p \end{cases} \quad (4.33)$$

Se va demonstra mai întâi capacitatea testului de a identifica toate liniile blocate pe 1 sau 0. Următoarea teoremă este similară teoremei T5.

Relația (4.33) poate fi scrisă și sub forma

$$\begin{cases} A_j = \sum_{i=0}^{2p-1} a_{i,j} \cdot 2^i \\ a_{i,j} = \begin{cases} 1 & , \forall i \neq j \\ 0 & , i = j \end{cases} \end{cases} \quad (4.34)$$

Teorema 7 | Adresele aparente definite prin relația

T7

$$A_j = \begin{cases} \text{NOT } 2^j & , 0 \leq j \leq 2p-1 \\ \text{NOT } 0 & , j = 2p \end{cases}$$

satisfac condiția enunțată în teorema T1 pentru orice linie blocată pe 1 sau 0,

$$A_{SFj} = A_{SF2p} \quad \forall j \in L_I \cup H_I$$

Demonstrația 1.

Funcția NOT 2^j se poate exprima ca

$$[\text{NOT}(0)] \oplus 2^j = \text{NOT } 2^j \quad (4.35)$$

și deoarece

$$\begin{cases} A_j = \text{NOT } 2^j & 0 \leq j \leq 2p-1 \\ A_{2p} = \text{NOT } 0 \end{cases}$$

Rezultă că

$$A_j = (\text{NOT } A_{2p}) \oplus 2^j, \quad 0 \leq j \leq 2p-1 \quad (4.36)$$

Conform teoremei T3, acest lucru implică:

$$A_{SFj} = A_{SF2p} \quad \forall j \in L_I \cup H_I$$

QED

Demonstrația 2.

Dacă linia j este blocată pe 0, atunci

$$A_j \& L_{SF} = (\text{NOT } 2^j) \& L_{SF} = L_{SF}$$

deoarece cifra binară j este 0 atât în A_j cât și în L_{SF}

$$A_{SFj} = A_j \& L_{SF} \vee H_{SF} = L_{SF}$$

Dacă linia j este blocată pe 1, atunci

$$\alpha_{j,j} = 0 \& l_j \vee h_j = 0 \vee 1 = 1$$

Celelalte linii vor avea valoarea

$$\alpha_{i,j} = 1 \& l_i \vee h_i = l_i \vee h_i = l_i$$

$i \neq j$

Însă dacă linia j e blocată pe 1, atunci

$$l_j = 1, h_j = 1$$

deci

$$\alpha_{j,j} = l_j \vee h_j$$

\Downarrow

$$\alpha_{j,i} = l_i \vee h_i = l_i \quad \forall i, 0 \leq i \leq 2p-1$$

$$A_{SFj} = L_{SF} \vee H_{SF} = L_{SF}$$

Toate cifrele binare ale adresei A_{2p} sînt "1"

$$a_{i,2p} = 1 \quad \forall i, 0 \leq i \leq 2p-1$$

Adresa fizică va fi:

$$A_{SF2p} = A_{2p} \& L_{SF} \vee H_{SF} = L_{SF} \vee H_{SF} = L_{SF}$$

Comparînd cu A_{SFj} , rezultă

$$A_{SFj} = A_{SF2p}$$

QED

Corolar

Experimentul S3 desfășurat pe o mulțime de locații ale căror adrese aparente sînt definite prin relația

C7

$$A_j = \begin{cases} \text{NOT } 2^j & , \quad 0 \leq j \leq 2p-1 \\ \text{NOT } 0 & , \quad j = 2p \end{cases}$$

identifică toate liniile de adresă blocate pe 1 sau 0.

Demonstrație.

Rezultă din T7 și T1.

Următoarea teoremă este similară teoremei T5.

Teorema 8 Dacă defectele de scurtcircuit între liniile de adresă realizează funcția logică SAU, atunci adresele aparente definite prin relația

$$A_j = \begin{cases} \text{NOT } 2^j & , \quad 0 \leq j \leq 2p-1 \\ \text{NOT } 0 & , \quad j = 2p \end{cases}$$

satisfac condiția

$$A_{BFj} = A_{BF2p} \quad \forall j \in B_x$$

(enunțată în teorema T1) pentru orice linie j aflată în relație de scurtcircuit cu un grup de linii

Demonstrație.

Demonstrația este similară cu cea a teoremei T5. Fie linia j în scurtcircuit cu liniile u_{v1}, \dots, u_{vw} și

$$B_x = \{j, u_{v1}, u_{v2}, \dots, u_{vw}\}$$

Deoarece conform relației (4.34)

$$a_{i,j} = 1 \quad \forall j \neq i$$

rezultă că

$$a_{u_{v1},j} = a_{u_{v2},j} = \dots = a_{u_{vw},j} = 1 \quad (4.37)$$

Conform relației (4.18) pentru calculul adresei fizice

$$\begin{aligned} \beta_{j,j} &= \beta_{u_{v1},j} = \beta_{u_{v2},j} = \dots = \beta_{u_{vw},j} = \\ &= \bigvee_{k \in B_x} a_{k,j} = \beta_{j,j} \quad \forall 1 = 1 \end{aligned}$$

Prin urmare semnalele de pe linia β_j și de pe liniile cu care este în scurtcircuit vor fi 1.

Din motivele expuse la demonstrația teoremei T5, pot fi 0 numai acele linii care sînt blocate pe 0, deci, dacă linia j este în scurtcircuit cu alte linii, atunci

$$A_{BFj} = L_{SF}$$

În cazul adresei A_{BF2p} , toate liniile din adresa aparentă fiind 1, de asemenea

$$A_{BF2p} = L_{SF}$$

Rezultă

$$A_{BFj} = A_{BF2p}$$

QED

Corolar

C8

Dacă defectele de scurtcircuit între liniile de adresă realizează funcția logică SAU, atunci experimentul S3 desfășurat pe o mulțime de locații cu adresele aparente definite prin relația

$$A_j = \begin{cases} \text{NOT } 2^j & , \quad 0 \leq j \leq 2p-1 \\ \text{NOT } 0 & , \quad j = 2p \end{cases}$$

identifică toate liniile de adresă defecte.

Demonstrație.

Conform corolarului C7 experimentul S3 identifică toate liniile de adresă blocate.

Conform teoremei T8, adresele A_j îndeplinesc condiția teoremei T1, deci experimentul S3 identifică și liniile aflate în scurtcircuit cu alte linii.

Experimentul S3 identifică toate liniile de adresă defecte.

QED

Teorema 9,
de unicitate

T9

Dacă defectele de scurtcircuit între liniile de adresă realizează funcția logică SAU, condiția enunțată în teorema T1

$$A_{Fj} = A_{F2p} \quad \forall j \in L_I \cup H_I \cup (U_{B_x})$$

este îndeplinită numai de mulțimea adreselor aparente definite prin relația:

$$A_j = \begin{cases} \text{NOT } (2^j) & , \quad 0 \leq j \leq 2p-1 \\ \text{NOT } 0 & , \quad j = 2p \end{cases}$$

Demonstrație.

Datorită teoremei T2 este suficient să demonstrăm că

$$A_{2p} = \text{NOT } 0$$

adică

$$a_{j,2p} = 1 \quad \forall j, \quad 0 \leq j \leq 2p-1$$

În cazul în care există defecte de scurtcircuit, cifrele binare ale adresei fizice A_{F2p} , corespunzătoare liniilor aflate în scurtcircuit se calculează cu relația:

$$\forall B_x, \quad \forall k \in B_x$$

$$\beta_{k,2p} = a_{k,2p} \vee \left(\bigvee_{\substack{j \in B_x \\ j \neq k}} a_{j,2p} \right)$$

Cifrele binare ale adreselor fizice A_{Fk} se calculează cu relația

$$\forall B_x, \forall k \in B_x \\ \beta_{k,k} = a_{k,k} \vee \left(\bigvee_{\substack{j \in B_x \\ j \neq k}} a_{j,k} \right)$$

Conform teoremei T2:

$$a_{k,k} = \text{NOT} (a_{k,2p})$$

$$a_{j,k} = a_{j,2p} \\ j \neq k$$

Deci relația devine

$$\forall B_x, \forall k \in B_x \\ \beta_{k,k} = \text{NOT} (a_{k,2p}) \vee \left(\bigvee_{\substack{j \in B_x \\ j \neq k}} a_{j,2p} \right)$$

Deoarece $A_{Fk} = A_{F2p}$ rezultă că și cifrele binare de același rang sînt identice, deci

$$\beta_{k,k} = \beta_{k,2p}$$

și se pot egala cele două relații:

$$\forall B_x, \forall k \in B_x \\ \text{NOT}(a_{k,2p}) \vee \left(\bigvee_{\substack{j \in B_x \\ j \neq k}} a_{j,2p} \right) = a_{k,2p} \vee \left(\bigvee_{\substack{j \in B_x \\ j \neq k}} a_{j,2p} \right)$$

Relația de mai sus poate fi adevărată numai dacă:

$$\forall B_x, \forall k \in B_x, \left(\bigvee_{\substack{j \in B_x \\ j \neq k}} a_{j,2p} \right) = 1$$

adică:

$$\forall B_x, \forall k \in B_x, \exists j, a_{j,2p} = 1$$

Pentru că relația de mai sus este adevărată pentru orice mulțime de indici B_x , oricare din linii putînd fi în scurt-circuit, rezultă că:

$$a_{j,2p} = 1 \quad \forall j, \quad 0 \leq j \leq 2p-1$$

QED

Exemplul 4.4. [DANC83b]

Fie o Um cu $q=1$, $W=8$, $2p=12$. Fie liniile a_2 , a_4 și a_8 blocate și liniile a_5 , a_6 în scurtcircuit. Pentru demonstrarea capacității de corecție a codului se va considera linia de date d_4 blocată pe 1.

Tabelul 4.4 redă desfășurarea testului pentru cazul în care defectul de scurtcircuit realizează funcția logică SI cablat iar tabelul 4.5, pentru cazul funcției logice SAU cablat.

Tabelul 4.4. Algoritmul Srini pentru funcția SI cablat.

i	Adresă aparentă A_i	Adresă fizică $F(A_i)$	Cuvînt înscriș	Cuvînt citit	Ma- tri- ce R
0	0000000001	00100000101	01101001	01111001	1
1	0000000010	00100000110	10101010	10111010	2
2	00000000100	00100000100	11000011	00100000	0
3	000000001000	001000001100	11001100	11011100	4
4	00000010000	001000001000	10100101	00100000	0
5	000000100000	001000001000	01100110	00100000	0
6	00000100000	001000001000	00001111	00100000	0
7	00001000000	001100001000	11110000	11110000	8
8	00100000000	001000001000	10011001	00100000	0
9	001000000000	001100001000	01011010	01011010	10
10	01000000000	010100001000	00110011	00110011	11
11	10000000000	100100001000	00111100	00111100	12
12	00000000000	001000001000	00000000	00100000	0

Tabelul 4.5. Algoritmul Srini pentru funcția SAU cablat.

i	Adresă aparentă A_i	Adresă fizică $F(A_i)$	Cuvînt înscriș	Cuvînt citit	Ma- tri- ce R
0	111111111110	111111101110	01101001	01111001	1
1	111111111101	111111101101	10101010	10111010	2
2	111111111011	111111101111	11000011	00100000	0
3	111111110111	111111100111	11001100	11011100	4
4	111111101111	111111101111	10100101	00100000	0
5	111111011111	111111101111	01100110	00100000	0
6	111110111111	111111101111	00001111	00100000	0
7	111101111111	111101101111	11110000	11110000	8
8	111011111111	111111101111	10011001	00100000	0
9	110111111111	110111101111	01011010	01011010	10
10	101111111111	101111101111	00110011	00110011	11
11	011111111111	011111101111	00111100	00111100	12
12	111111111111	111111101111	00000000	00100000	0

Se observă că pozițiile corespunzătoare din matricile rezultat sînt 0 pentru liniile de adresă defecte, fără a da posibilitatea identificării liniilor în scurtcircuit, separat de cele blocate.

Pentru o UM la care nu se cunoaște a priori funcția logică realizată de defectele de tip scurtcircuit se execută ambele variante ale experimentului S3.

Observație.

Sistemul de teoreme T1 - T9 are un grad mai mare de generalitate decît algoritmul S3 modificat. El poate fi aplicat practic tuturor algoritmilor de diagnoză a căilor de adrese, de exemplu algoritmul Chase, prezentat în capitolul 3.

Pînă în prezent testele de tip Chase erau executate intuitiv pe mulțimi de locații a căror adrese conțineau un singur 1 sau un singur 0. Grupul teoremelor originale T1 - T9 demonstrează că acestea sînt singurele combinații de adrese care permit identificarea tuturor liniilor de adresă defecte.

4.6. Un algoritm pentru identificarea defectelor de scurtcircuit între liniile de adresă

4.6.1. Necesitate și definiție

Algoritmii de test pentru depanarea asistată de calculator prezentați pînă acum, inclusiv algoritmul S3 (paragraful 4.5) în varianta originală și în cea modificată de autor, pot identifica doar liniile de adresă defecte, fără a indica natura defectului.

Din datele citate în literatură [PHIL80], cît și din statisticile efectuate de ITC Timișoara, defectele cu frecvența cea mai mare și mai dificil de identificat sînt cele de scurtcircuit. La unitățile de memorie MOS, care sînt organizate ca o matrice de C.I. de memorie, scurtcircuitele între liniile de adresă sînt foarte frecvente deoarece traseele acestor linii sînt paralele și apropiate pe o distanță relativ mare. De aceea consider că un algoritm care identifică nu numai liniile defecte ci și defectele de scurtcircuit este deosebit de util.

În cele ce urmează se va considera că identificarea defectelor de scurtcircuit constă în determinarea tuturor mulți-

milor B_x asociate lor. Algoritmul original ce va fi prezentat în cele ce urmează poate distinge liniile de adresă blocate de cele în scurtcircuit și poate indica grupele de linii aflate în scurtcircuit.

4.6.2. Algoritmul SC

În cele ce urmează se va considera că funcția logică realizată de defectele de scurtcircuit este fie SI, fie SAU și ea este a priori cunoscută.

Se alege o mulțime de $2p+1$ locații de memorie distincte astfel încât să poată fi stabilită o corespondență biunivocă între cele $2p$ linii de adresă și primele $2p$ locații.

Adresele acestor locații vor îndeplini condițiile Cd1-Cd4.

Se vor utiliza de asemenea $2p+1$ cuvinte de informație distincte $D_0 \dots D_{2p}$

Cd1: Dacă linia j este blocată pe 1 sau 0, atunci

$$\forall j \in H_I \cup L_I, A_{Fj} = A_{F2p} \quad (4.38)$$

Cd2: Dacă linia j este în scurtcircuit cu un grup de linii atunci

$$\forall j, x \quad j \in B_x, A_{Fj} = A_{F2p} \quad (4.39)$$

Cd3: Dacă linia j nu este în scurtcircuit cu linia k chiar dacă acestea sînt afectate de defecte de scurtcircuit, atunci adresele fizice ale locațiilor asociate celor două linii sînt diferite

$$\left. \begin{array}{l} j \in B_x \\ k \notin B_x \end{array} \right\} \Rightarrow A_{Fk} \neq A_{Fj} \quad (4.40)$$

Cd4: Adresele fizice ale locațiilor corespunzătoare liniilor de adresă care sînt scurtcircuitate între ele sînt identice

$$\forall j, m \in B_x \Rightarrow A_{Fj} = A_{Fm} \quad (4.41)$$

Experimentul SC.

Pasul 0: k are valoarea inițială 0.

Pasul 1: Se codifică cuvîntul de informație D_j , unde j are valoarea inițială k și se depune la locația A_j .

Pasul 2: Se incrementează j (în mulțimea numerelor modulo $2p$) și se repetă pasul 1 de $2p$ ori.

Pasul 3 Se codifică cuvântul de informație D_{2p} și se depune la locația A_{2p} .

Pasul 4 Se citesc locațiile A_j , $j=0,1,\dots,2p+1$, se decodifică și se alcătuiește o matrice coloană M_k din $2p$ elemente, numerotate $0,1,\dots,2p+1$.

Pasul 5 Se incrementează k și se repetă pașii 1 - 4 cât timp $k < 2p$.

Dacă elementul j este D_j în toate cele $2p$ matrici coloană, atunci linia a_j nu este defectă. Dacă elementul j este D_{2p} în toate cele $2p$ matrici coloană, atunci linia a_j este blocată pe 1 sau 0.

Dacă elementul j este D_k , $k \neq j$ în cel puțin o matrice, atunci linia a_j este în scurtcircuit cu linia a_k . Cu alte cuvinte, dacă elementele dintr-o linie a celor $2p$ matrici nu sînt identice, atunci linia conține toate elementele D_k , $k \in B_x$. Se pot identifica astfel toate liniile cu care linia a_j este în scurtcircuit.

Teorema 10 | Experimentul SC identifică toate liniile de adresă blocate pe 1 sau 0 dacă adresele locațiilor satisfac condiția Cd1.

T10

Demonstrație.

Pași 1 - 4 ai experimentului SC alcătuiesc un experiment S3. Din relația Cd1 teorema T1 rezultă că experimentul SC identifică toate liniile de adresă defecte prin blocare pe 1 sau 0.

QED

Teorema 11 | Dacă linia j de adresă este în scurtcircuit cu un grup de linii de adresă atunci linia j din matricea rezultat conține toate cuvintele de informație D_k , $\{k \in B_x$, corespunzătoare liniilor cu care este în scurtcircuit, și numai pe acestea.

T11

Demonstrație.

Din condiția Cd4 rezultă că la citirea locației A_j se va obține cuvântul de informație D_m , dacă locația A_m a fost ultima locație din grupul liniilor scurtcircuitate între ele în care s-a executat o înscriere.

Deoarece ordinea în care sînt înscrise locațiile se schimbă la fiecare pas printr-o deplasare cu 1, rezultă că

dintr-un grup de N locații, fiecare locație va fi înscrisă ultima cel puțin o dată.

Rezultă, din cele de mai sus că în linia j din matricea rezultat apar toate cuvintele de informație corespunzătoare liniilor scurtcircuitate cu linia j , inclusiv D_j .

Din cele expuse mai sus și din condiția Cd2 rezultă că

$$\langle A_{Fj} \rangle \neq \langle A_{F2p} \rangle$$

deci D_{2p} nu poate să apară în linia j din matricea rezultat.

Din condiția Cd3 rezultă că dacă o linie j nu este în scurtcircuit cu linia k atunci $\langle A_{BFj} \rangle \neq \langle A_{BFk} \rangle$ și deci D_k nu poate să apară în linia j a matricii rezultat.

Din ultimele două afirmații rezultă că o linie j a matricii rezultat este alcătuită numai din cuvinte de informație ale căror indici corespund unei singure mulțimi B_x , deci unui singur defect de scurtcircuit.

QED

Corolar

C11

Experimentul SC desfășurat pe o mulțime de locații ale căror adrese satisfac condițiile Cd1 - Cd4 poate identifica toate defectele de tip scurtcircuit.

Demonstrație. Rezultă din T11.

4.6.3. Alegerea adreselor aparente

Teorema 12

T12

Dacă defectele de scurtcircuit între liniile de adresă realizează funcția logică SAU atunci adresele aparente definite prin relația

$$A_j = \begin{cases} 2^j & , \quad 0 \leq j \leq 2p-1 \\ 0 & , \quad j = 2p \end{cases}$$

satisfac condițiile Cd1, Cd2, Cd3 și Cd4.

Demonstrație.

Condiția Cd1 este îndeplinită conform teoremei T4.

Condiția Cd2, dacă $j, u \in B_x$, atunci cifrele binare ale adresei A_j , vor fi

$$a_{j,j} = 1 \quad \text{și} \quad a_{u,j} = 0$$

Deoarece $a_{j,j} = 1$ înseamnă că

$$\beta_{u,j} = a_{j,j} \vee a_{u,j} \vee \dots = 1$$

In cazul adresei aparente A_{2p}

$$a_{k,2p} = 0 \quad \forall k \in B_x$$

și

$$\beta_{u,2p} = a_{u,2p} \quad \forall a_{j,2p} \quad \forall \dots = 0 \forall 0 \forall \dots \forall 0 = 0$$

Deci

$$\beta_{u,j} \neq \beta_{u,2p}$$

de unde rezultă

$$A_{BFj} \neq A_{BF2p}$$

QED

Condiția Cd3; conform relației (4.24) și (4.18), dacă linia k nu este blocată pe 1 ($k \notin H_I$)

$$\beta_{i,j} = 1 \quad \forall i, j \in B_x$$

$$\beta_{i,k} = 0 \quad \forall i \in B_x, k \notin B_x$$

Deoarece A_{Fj} și A_{Fk} diferă prin cifra binară de rang i , rezultă

$$A_{Fj} \neq A_{Fk}$$

QED

Condiția Cd4: Fiind dată mulțimea de indici B_x , conform relației de definiție (4.24), adresa aparentă conține un singur 1 pe poziția j și deci

$$\left. \begin{array}{l} a_{i,j} = 0 \\ \beta_{i,j} = h_i \end{array} \right\} \forall (i,j), i \notin B_x, j \in B_x$$

Datorită scurtcircuitului și funcției logice SAU

$$\forall i, j \in B_x \Rightarrow \beta_{i,j} = 1$$

și atunci

$$\forall j \in B_x \quad \beta_{i,j} = \begin{cases} h_i & , i \notin B_x \\ 1 & , i \in B_x \end{cases}$$

Din relația de mai sus rezultă că

$$\forall j, k \in B_x \quad A_{Fj} = A_{Fk}$$

QED

Corolar

Dacă defectele de scurtcircuit realizează funcția logică SAU și experimentul SC se desfășoară pe o mulțime de $2p+1$ locații cu adresele date de relația

$$A_i = \begin{cases} 2^i & , 0 \leq i \leq 2p-1 \\ 0 & , i = 2p \end{cases}$$

atunci experimentul identifică toate liniile de

C12

adresă blocate pe 0 sau 1 și toate defectele de scurtcircuit între liniile de adresă.

Demonstrație. Rezultă din teoremele T10, T11 și T12

Teorema 13

T13

Dacă defectele de scurtcircuit între liniile de adresă realizează funcția logică SI, adresele aparente definite prin relația

$$A_j = \begin{cases} \text{NOT } 2^j & , \quad 0 \leq j \leq 2p-1 \\ \text{NOT } 0 & , \quad j = 2p \end{cases}$$

satisfac condițiile Cd1, Cd2, Cd3 și Cd4.

Demonstrație.

Demonstrația este similară demonstrației teoremei T12.

Condiția Cd1 este îndeplinită conform teoremei T7.

Condiția Cd2: Dacă $j, u \in B_x$, atunci cifrele binare ale adresei A_j vor fi

$$a_{j,j} = 0 \quad \text{și} \quad a_{u,j} = 1$$

Deoarece defectul de scurtcircuit realizează funcția logică SI, rezultă

$$\beta_{u,j} = a_{j,j} \& a_{u,j} \& \dots = 0 \& a_{u,j} \& \dots = 0$$

Adresa corespunzătoare adresei aparente A_{2p} va avea cifrele binare respective

$$a_{k,2p} = 1 \quad \forall k \in B_x$$

și

$$\beta_{u,2p} = a_{u,2p} \& a_{j,2p} \& \dots = 1 \& 1 \& \dots \& 1 = 1$$

Deci

$$\beta_{u,j} \neq \beta_{u,2p}$$

de unde rezultă:

$$A_{BFj} \neq A_{BF2p}$$

QED

Condiția Cd3: Conform relațiilor (4.17) și (4.33), dacă linia k nu e blocate pe 0 ($k \notin L_I$)

$$\beta_{i,j} = 0 \quad \forall i, j \in B_x$$

$$\beta_{i,k} = 1 \quad \forall i \in B_x, k \notin B_x$$

Rezultă deci, că

$$A_{Fj} \neq A_{Fk}$$

QED

Condiția Cd4: Fiind dată mulțimea de indici B_x , corespunzătoare unui defect de scurtcircuit, conform relației de definiție (4.33), adresa aparentă A_j conține un singur 0 pe poziția j :

$$a_{i,j} = 1 \quad \forall (i,j), \quad i \notin B_x, \quad j \in B_x$$

deoarece $i \neq j$. Deci

$$\beta_{i,j} = h_i$$

Datorită scurtcircuitului și funcției logice SI realizate,

$$\forall i,j \in B_x, \quad \beta_{i,j} = 0$$

și deci

$$\forall j \in B_x, \quad \beta_{i,j} = \begin{cases} h_i & , \quad i \notin B_x \\ 0 & , \quad i \in B_x \end{cases}$$

deci

$$\forall j, k \in B_x, \quad A_{Pj} = A_{Pk}$$

QED

Corolar

C13

Dacă defectele de scurtcircuit realizează funcția logică SI și experimentul SC se desfășoară pe o mulțime de $2p+1$ locații cu adresele date de relația

$$A_i = \begin{cases} \text{NOT}(2^i) & 0 \leq i \leq 2p-1 \\ \text{NOT}(0) & i = 2p \end{cases}$$

atunci experimentul SC identifică toate liniile de adresă blocate pe 0 sau 1 și toate defectele de scurtcircuit între liniile de adresă

Demonstrație. Rezultă din teoremele T10, T11 și T13.

In legătură cu alegerea adreselor aparente pentru experimentul SC se mai pot demonstra următoarele teoreme de unicitate.

Teorema 14

de unicitate

T14

Dacă defectele de scurtcircuit între liniile de adresă realizează funcția logică SAU atunci numai adresele aparente definite prin relația

$$A_j = \begin{cases} 2^j, & 0 \leq j \leq 2p-1 \\ 0, & j = 2p \end{cases}$$

satisfac condițiile Cd1, Cd2, Cd3 și Cd4.

Demonstrație.

Adresele definite prin relația de mai sus satisfac condițiile Cd1 - Cd4, așa cum s-a demonstrat în teorema T12. Demonstrația faptului că numai aceste adrese îndeplinesc condițiile Cd1 - Cd4 se va face prin reducere la absurd.

Fie

$$A_{2p} \neq 0$$

adică

$$\exists i, 0 \leq i \leq 2p-1, a_{i,2p} = 1$$

Conform teoremei T2 rezultă că:

$$a_{i,j} = 1 \quad \forall j \neq i$$

$$a_{i,i} = 0$$

Verificarea îndeplinirii condiției Cd4

$$\text{Fie } B_x = \{i, j\}$$

Cifrele binare i, j din adresa A_{F_j} vor fi

$$\beta_{i,j} = \beta_{j,j} = a_{i,j} \quad \forall a_{j,j} = 1 \quad \forall a_{j,j} = 1$$

Cifrele binare i, j din adresa A_{F_i} vor fi

$$\beta_{i,i} = \beta_{j,i} = a_{i,i} \quad \forall a_{j,i} = 0 \quad \forall a_{j,i} = a_{j,i}$$

și conform teoremei T2

$$\beta_{i,i} = \beta_{i,j} = a_{j,2p}$$

Condiția Cd4, care implică $\beta_{i,j} = \beta_{i,i}$ este îndeplinită $\forall B_x$ numai și numai dacă:

$$a_{j,2p} = 1 \quad \forall j, 0 \leq j \leq 2p-1$$

adică:

$$\begin{cases} A_{2p} = \text{NOT}(0) \\ A_j = \text{NOT}(2^j), \quad 0 \leq j \leq 2p-1 \end{cases}$$

Pentru aceste adrese, conform teoremei T0,

$$A_{F_j} = A_{F_{2p}} \quad \forall B_x, \quad \forall j \in B_x$$

deci nu este îndeplinită condiția Cd2.

QED

Teorema 15,
de unicitate

T15

Dacă defectele de scurtcircuit între liniile de adresă realizează funcția logică SI atunci numai adresele aparente definite prin relația

$$A_j = \begin{cases} \text{NOT } 2^j, & 0 \leq j \leq 2p-1 \\ \text{NOT } 0, & j = 2p \end{cases}$$

satisfac condițiile Cd1, Cd2, Cd3 și Cd4.

Demonstrație.

Adresele definite prin relația de mai sus satisfac condițiile Cd1 - Cd4, așa cum s-a demonstrat în teorema T13.

Demonstrația unicității se va face prin reducere la absurd.

Fie $A_{2p} = \text{NOT } (0)$, adică:

$$\exists i, \quad 0 \leq i \leq 2p-1, \quad a_{i,2p} = 0$$

Conform teoremei T2 rezultă că,

$$\left. \begin{array}{l} a_{i,j} = 0 \\ a_{i,i} = 1 \end{array} \right\} \quad \forall j \neq i$$

Verificarea îndeplinirii condiției Cd4

Fie $B_x = \{i, j\}$.

Cifrele binare i, j din adresa A_{F_j} vor fi:

$$\beta_{i,j} = \beta_{j,j=a_{i,j}} \& a_{j,j=0} \& a_{j,j=0}$$

Cifrele binare i, j din adresa A_{F_i} vor fi

$$\beta_{i,i} = \beta_{j,i=a_{i,i}} \& a_{j,i=1} \& a_{j,i=a_{j,i}}$$

și conform teoremei T2:

$$\beta_{i,i} = \beta_{j,i} = a_{j,2p}$$

Condiția Cd4 care implică $\beta_{i,j} = \beta_{i,i}$ este îndeplinită $\forall B_x$ numai și numai dacă:

$$A_{j,2p} = 0 \quad \forall j, \quad 0 \leq j \leq 2p-1$$

adică pentru cazul particular

$$A_{2p} = 0$$

$$A_j = 2^j \quad 0 \leq j \leq 2p-1$$

Pentru aceste adrese, conform teoremei T5:

$$A_{F_j} = A_{F_{2p}} \quad \forall B_x, \quad \forall j \in B_x$$

ceea ce contravine condiției Cd2.

QED

Exemplul 4.5. [DANC83b]

Fie o UM identică cu cea din exemplul 4.4, afectată de următoarele defecte:

- Liniile de adrese 2, 4 și 8, blocate pe 1 sau 0
- Liniile 5, 6 și 7 scurtcircuitate între ele.

Cuvîntul de informație asociat fiecărei linii de adresă este

$$D_j = \begin{cases} j + 1 & , \quad 0 \leq j \leq 2_{p-1} \\ 0 & , \quad j = 2p \end{cases}$$

Matricea rezultat este prezentată în tabelul 4.6.

Tabelul 4.6. Matricea rezultat a experimentului SC.

```

*****
* i*M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 M11 M12 * Observatii *
*****
* 0*1 1 1 1 1 1 1 1 1 1 1 1 *
* 1*2 2 2 2 2 2 2 2 2 2 2 2 *
* 2*0 0 0 0 0 0 0 0 0 0 0 0 * linie blocata *
* 3*4 4 4 4 4 4 4 4 4 4 4 4 *
* 4*0 0 0 0 0 0 0 0 0 0 0 0 * linie blocata *
* 5*8+ 8+ 8+ 8+ 8+ 8+ 6 7+ 8+ 8+ 8+ 8+ * sc.cu a6 si a7 *
* 6*8+ 8+ 8+ 8+ 8+ 8+ 6+ 7 8+ 8+ 8+ 8+ * sc.cu a5 si a7 *
* 7*8 8 8 8 8 8 6+ 7+ 8 8 8 8 * sc.cu a5 si a6 *
* 8*0 0 0 0 0 0 0 0 0 0 0 0 * linie blocata *
* 9*10 10 10 10 10 10 10 10 10 10 10 10 *
*10*11 11 11 11 11 11 11 11 11 11 11 11 *
*11*12 12 12 12 12 12 12 12 12 12 12 12 *
*****
Notă "+" = detecție defect de scurtcircuit.

```

Conținutul liniilor 2, 4 și 8 este format numai din "0" deci liniile 2, 4 și 8 sînt blocate pe 1 sau 0.

Liniile 5, 6 și 7 sînt alcătuite din circuitele de informație 6, 7 și 8 (D_5 , D_6 și D_7) deci liniile 5, 6 și 7 sînt scurtcircuitate între ele.

4.6.4. Verificarea algoritmului SC prin simularea defectelor

Pentru verificarea posibilităților algoritmului SC de identificare a defectelor de blocare pe 1 sau 0 și scurtcircuit acestea au fost simulate pe calculator. A fost utilizat un microcalculator tip TRS80 iar programele au fost scrise în

limbaj BASIC. Ele sînt prezentate în anexa A5a și A5b.

Descriere:

După rezervările de memorie se face întîi calculul adreselor aparente conform relației (4.24) (anexa A5a) sau a relației (4.33) (anexa A5b). Calculul adreselor fizice se face cu ajutorul subrutinei 20000. Au fost simulate următoarele defecte

- linia 0, blocată pe 0
- linia 7, blocată pe 1
- liniile 1 și 2 în scurtcircuit
- liniile 3, 4 și 5 în scurtcircuit

Pentru defectele de mai sus, descriptorii sînt

LF = 11111110

HF = 10000000

BF1= 00000110

BF2= 00111000

Adresa fizică este calculată conform relațiilor (4.19) pentru funcția logică **SI** respectiv (4.20) pentru funcția logică **SAU**.

Cele două programe diferă între ele doar prin liniile de program în care se definesc adresele aparente și prin linia prin care se implementează defectul de scurtcircuit (20210).

A fost simulată o memorie de 256 cuvinte avînd prin urmare 8 linii de adresă.

Programul tipărește întîi tabelul cu cele 9 adrese aparente și fizice pe care se desfășoară experimentul SC. Se poate observa că în ambele cazuri $A0 = A7 = A8$ pentru liniile blocate și $A1 = A2 = A8$, $A3 = A4 = A5 = A8$ pentru liniile aflate în scurtcircuit.

În matricea rezultat liniile 0 și 7 sînt formate numai din 0, și deci liniile de adresă 0 și 7 sînt blocate pe 1 sau 0.

Liniile 1 și 2 sînt formate numai din cuvintele de informație $D1 = 2$ și $D2 = 3$, deci liniile de adresă 1 și 2 sînt în scurtcircuit.

Liniile 3, 4 și 5 sînt formate numai din $D3=4$, $D4=5$ și $D5=6$ deci liniile de adresă 3, 4 și 5 sînt în scurtcircuit.

Linia 6 este formată numai din $D6=7$ și deci linia de

Tabelul 4.7. Rezultatele simulării experimentului SC
cu programul din anexa A5a, pentru cazul
în care defectele de scurtcircuit reali-
zează funcția logică SAU

```

*****
* RANG * ADRESE APARENTE * ADRESE FIZICE *
*      *      bin      dec *      bin      dec *
*****
* A 0 * 00000001      1 * 10000000      128 *
* A 1 * 00000010      2 * 10000110      134 *
* A 2 * 00000100      4 * 10000110      134 *
* A 3 * 00001000      8 * 10111000      184 *
* A 4 * 00010000     16 * 10111000      184 *
* A 5 * 00100000     32 * 10111000      184 *
* A 6 * 01000000     64 * 11000000      192 *
* A 7 * 10000000    128 * 10000000      128 *
* A 8 * 00000000      0 * 10000000      128 *
*****

```

MATRICE REZULTAT

```

0 0 0 0 0 0 0 0
3 3 3 2 3 3 3 3
3 3 3 2 3 3 3 3
6 6 6 6 6 4 5 6
6 6 6 6 6 4 5 6
6 6 6 6 6 4 5 6
7 7 7 7 7 7 7 7
0 0 0 0 0 0 0 0

```

REZULTATELE EXPERIMENTULUI SC

=====

```

A 0 = LINIE BLOCATA
A 1 = SCURTC.INTRE 1 2
A 2 = SCURTC.INTRE 1 2
A 3 = SCURTC.INTRE 3 4 5
A 4 = SCURTC.INTRE 3 4 5
A 5 = SCURTC.INTRE 3 4 5
A 6 =
A 7 = LINIE BLOCATA

```


Tabelul 4.8. Rezultatele simulării experimentului SC
cu programul din anexa A5b pentru cazul
în care defectele de scurtcircuit reali-
zează funcția logică SAU. *SI*

```
*****
* RANG * ADRESE APARENTE * ADRESE FIZICE *
*      * bin      dec *      bin      dec *
*****
* A 0 * 11111110    254 * 11111110    254 *
* A 1 * 11111101    253 * 11111000    248 *
* A 2 * 11111011    251 * 11111000    248 *
* A 3 * 11110111    247 * 11000110    198 *
* A 4 * 11101111    239 * 11000110    198 *
* A 5 * 11011111    223 * 11000110    198 *
* A 6 * 10111111    191 * 10111110    190 *
* A 7 * 01111111    127 * 11111110    254 *
* A 8 * 11111111    255 * 11111110    254 *
*****
```

MATRICE REZULTAT

0	0	0	0	0	0	0	0
3	3	3	2	3	3	3	3
3	3	3	2	3	3	3	3
6	6	6	6	6	4	5	6
6	6	6	6	6	4	5	6
6	6	6	6	6	4	5	6
7	7	7	7	7	7	7	7
0	0	0	0	0	0	0	0

REZULTATELE EXPERIMENTULUI SC

=====

```
A 0 * LINIE BLOCATA
A 1 = SCURTC.INTRE 1 2
A 2 = SCURTC.INTRE 1 2
A 3 = SCURTC.INTRE 3 4 5
A 4 = SCURTC.INTRE 3 4 5
A 5 = SCURTC.INTRE 3 4 5
A 6 =
A 7 * LINIE BLOCATA
```

adresă 6 nu este defectă.

Această interpretare este executată în program între liniile 1640 - 1660, tipărirea fiind făcută în zona de program dintre liniile 1910 - 2010.

4.6.5. Implementarea algoritmului SC pe echipamente de testare automată a memoriilor

După cum se va arăta în capitolul 5 în care se face și o analiză a arhitecturii echipamentelor de testare automată, testoarele specializate pentru UM au, în general, schema bloc din figura 6.1. Caracteristic acestora este existența unui procesor rapid, programabil care execută testele (test pattern) generînd cuvintele înscrise și adresele conform unui program introdus în memoria sa de către mini/microcalculatorul care conduce procesul de testare. Evaluarea erorilor este făcută tot de către procesorul rapid,

Dacă facilitatea de evaluare a erorii nu poate fi inhibată, astfel încît calculatorul să poată genera toate cuvintele înscrise și să poată avea acces la toate cuvintele citite, pentru a putea alcătui matricea rezultat, aplicarea testului SC de diagnoză a liniilor de adresă nu este posibilă.

Afirmația de mai sus se bazează pe de o parte pe faptul că nu a fost întîlnit în literatură un procesor rapid de test care să poată executa și codarea și decodarea Hamming și pe de altă parte pe faptul că procesorul rapid ar trebui să aibă o memorie de date de cel puțin $2p \times 2p$ octeți pentru formarea matricii rezultat.

Implementarea testului SC este însă perfect posibilă pe testoare universale de plachete logice, cu schema bloc din figura 5.2, la care calculatorul furnizează toate cuvintele stimuli și toate cuvintele răspuns. În acest mod calculatorul generează atât cuvintele de date cît și cuvintele adresă, puțînd executa algoritmul SC propus în § 4.6.2.

4.6.6. Implementarea algoritmului SC pe minicalculatorul I-100

În anexa A.4c este prezentat listingul de consolă și programul de diagnoză a liniilor de adresă din modulele de memorie ale calculatorului I-100. El este destinat să completeze setul de programe DZKMA de verificare a memoriei RAM. Programele DZKMA au prevăzute teste pentru diagnoza liniilor de adresă, însă acestea nu indică decât faptul că o anumită linie de adresă este defectă. Interpretarea rezultatelor este greoaie și, în plus, dacă defectele de scurtcircuit realizează funcția logică SAU, acestea nu pot fi detectate de testele liniilor de adresă.

Calculatorul I-100 este echipat cu 8 module de memorie de 16 K cuvinte, de tip M12855, M3255 sau MS3255, produse de Fabrica de memorii electronice și componente pentru tehnica de calcul Timișoara. Ele sînt realizate cu C.I. RAM de 4 kbiți organizate în două matrici. Matricile de C.I. corespunzătoare octetului superior și inferior au amplificatoare de adresă separate.

Una din primele dificultăți întîmpinate s-a datorat faptului că în această familie de calculatoare adresa logică este adresa de cuvînt. Pentru a obține cuvîntul de adresă efectiv aplicat de pini blocului de memorie, adresa logică trebuie deplasată la dreapta cu o poziție. Testarea liniilor de adresă din matricea octetului inferior (LSB) sau superior (MSB) se face executînd testul pe adrese (logice) pare sau impare.

Dacă $K=(I+5) \bmod 12$, se face înscrierea cuvîntului $I+1$ codat Hamming la adresa $A(I)$ și a cuvîntului "0" la adresa $A_{2p}=A_0$. Se citesc apoi locațiile A_0, A_1, \dots, A_{11} , se decodifică și se completează prima coloană a matricii rezultat (prin depunerea rezultatelor decodificărilor în cuvinte succesive, începînd cu adresa RIJ).

Se tipărește matricea rezultat apoi se trece la analiza ei. Dacă conținutul liniei j din matricea rezultat este 0 se tipărește "LINIE BLOCATA". Dacă conținutul este diferit de 0 sau $j+1$ atunci se tipărește conținutul locației respective

decrementat cu 1. Acesta este numărul liniei de adresă cu care linia de adresă curentă este în scurtcircuit.

Atît codarea cît și decodarea, după un cod corector de eroare și detector de două erori se face prin tabele. Aceste tabele (TCHAM și TDHAM) au fost obținute cu ajutorul unui alt program scris în limbajul BASIC.

Subrutina GETADR : Execută calculul adresei la care trebuie făcută operațiunea de scriere sau citire, funcție de conținutul registrului R3 și de conținutul locației PARIMP. R3 conține indicele adresei ce trebuie calculată (0,1,...,11,12). Adresa calculată este returnată în R5.

Subrutina CODARE : Execută codarea conținutului registrului R4 (incrementat cu 1) după un cod Hamming corector de eroare și detector de două erori. În plus, cuvîntul astfel codat este înscris la adresa indicată de R5.

Subrutina DECOD : Execută decodarea conținutului locației de memorie indicată de R5. Rezultatul este returnat în R5, octetul inferior, atît pentru adrese pare cît și pentru adrese impare.

Subrutina WRIJ : Completează matricea rezultat, înscrind conținutul registrului R5, în poziția corespunzătoare din matricea rezultat.

Subrutina IPAR : Execută tipărirea matricii rezultat, iar SCBDMG execută conversia unui număr binar în zecimal ASCII.

După analiza matricii rezultat și a tipării rezultatelor experimentului SC se înscrie 1 în locația PARIMP și se începe procesul pentru adrese impare, începînd de la eticheta MAI.

4.7. Limite de aplicabilitate ale algoritmilor de descoperire a liniilor de adresă

Limitele de aplicabilitate ale algoritmilor Srini modificat și SC, precum și a algoritmilor de tip Chase se referă la identificarea liniilor de adresă în scurtcircuit.

Emițătoarele pentru semnalele de adresă pentru liniile de adresă din matricea de memorie sînt realizate, în general, în tehnologie TTL. Scurtcircuitele între ieșirile acestor

emițătoare realizează funcția logică SI datorită faptului că în stare 0 circuitele TTL pot absorbi un curent mult mai mare decât pot debita în starea 1 (16 mA în starea "0" față de 400 uA sau 300 uA în starea "1"). Dacă emițătoarele sînt inversoare, atunci funcția logică realizată este SAU (în raport cu semnalele de la intrarea emițătoarelor)

$$\overline{\overline{a_j} \cdot \overline{a_k}} = \overline{\overline{a_j} + \overline{a_k}} = a_j + a_k$$

Limitările pot apare atunci cînd sînt în scurtcircuit mai multe linii de adresă, și cînd nu se mai poate garanta funcția logică SI cablat între ieșiri. Numărul limită de linii în scurtcircuit depinde de curentul de ieșire în scurtcircuit I_{os} al circuitelor emițătoare.

A fost determinată experimental, pe un testor universal de C.I. logice, tip ENERTEC-SCHLUMBERGER, tip T925, dependența tensiunii de ieșire în nodul creat prin defectul de scurtcircuit funcție de numărul de linii aflate în scurtcircuit și de tensiunea de alimentare (fig.4.3) pentru un C.I. de tip 74Ho4. Dintre ieșirile S1 - S6 ale inversoarelor, numai una - S1 - se află în stare "0", celelalte fiind forțate în "1" (cazul cel mai defavorabil). Tensiunile au fost măsurate pentru un curent absorbit de 1 uA (sarcină MOS).

Se poate observa că pentru mai mult de trei linii aflate în scurtcircuit nivelul de "zero" intră în zona de indecizie. Astfel de defecte multiple (scurtcircuite între mai mult de trei linii) sînt foarte puțin probabile.

Programul cu ajutorul căruia au fost obținute datele de măsurare este prezentat în anexa A5d și este scris în limbaj BASCH.

O altă limitare este cauzată de rezistențele ce sînt introduse în serie la ieșirea circuitelor emițătoare, pentru atenuarea reflexiilor pe linii (fig.4.4). Ele au valori cuprinse între 10 și 40 ohm.

Căderea de tensiune pe aceste rezistențe produce alterarea nivelului logic pe liniile din matrice aflate în scurtcircuit pînă la valoarea de indecizie. În consecință vor fi adresate alte locații decât pe care ar trebui să se desfășoare testele, adică $A_{F0} \dots A_{F2p}$, nu întotdeauna aceeași la două operații pe aceeași adresă aparentă. Pentru a




Fig. 4.3. Dependența tensiunii din nodul defect funcție de numărul linilor în SC, și V_{CC}





Fig. 4.4. Amplificatoare de adrese cu rezistențe adiționale

evita citirea în cursul testului S3 sau SC a unei locații al cărei conținut este nedefinit autorul recomandă înscrierea unei informații fundal D_{2p} în toate locațiile memoriei testate.

În acest mod, chiar în prezența limitărilor de mai sus o linie aflată în scurtcircuit este detectată măcar ca defecată prin blocare dar nu există probabilitatea diagnosticării ca defecte a unor linii care nu sînt defecte.

Experimental s-a constatat că pînă la trei linii în scurtcircuit se realizează funcția logică SI dacă emițătoarele sînt neinversoare și SAU dacă ele sînt inversoare.

Algoritmul SC detectează dar poate diagnostica eronat defecțiuni multiple cu întreruperea traseului de cablaj, de tipul celor din fig.4.5 deoarece s-a presupus că la pinii de



Linile de pe trasee reprezintă punctele de interconectare cu pinii de adresă ai C.I. de memorie

Fig. 4.5. Defecte multiple ce pot fi diagnosticate eronat

adresă de același rang ai tuturor C.I. de memorie semnalele sînt identice.

Acest tip de defecte multiple poate fi identificat cu ușurință prin asociere ci metoda BEM (Board Error Map), prezentată în capitolul 3 sau prin metode de testare neconvențională [VLAD83].

4.8. Concluzii

Verificarea în sistem a unităților de memorie oferă un coeficient de siguranță destul de mic și nu poate, în nici un caz, substitui testarea lor pe echipamente specializate. Cu toate acestea, ea poate identifica defecte majore apărute în exploatare sau pe durata transportului. Unele dintre aceste defecte pot fi remediate pe loc, reducându-se astfel numărul plachetelor aflate în circulație între beneficiari și producători pentru remedieri.

Cu toate că metodele de testare ale memoriilor și de evaluare a erorilor sînt cunoscute, programele de autotest care se livrează împreună cu sistemele de calcul nu le utilizează pe cele mai perfecționate. Utilizarea metodelor perfecționate de evaluare a erorilor ar duce la o identificare mai rapidă și mai precisă a defectelor unităților de memorie.

În acest capitol au fost prezentate cîteva metode de diagnoză a UM, metode ce pot fi adaptate pentru orice tip de UM cu semiconductoare.

În paragraful 4.5.2 a fost prezentată o generalizare a algoritmului Srini pentru diagnosticarea liniilor de adresă. Utilizînd noul aparat matematic de descriere a defectelor, introdus în § 4.5.1, în paragrafele 4.5.3, 4.5.4 a fost demonstrată capacitatea testului Srini generalizat de identificare a liniilor de adresă defecte atît prin blocare (pentru care a fost prezentat în [SRIN78]) cît și pentru scurtcircuit.

Au fost găsite două mulțimi de adrese, astfel încît algoritmul Srini generalizat să detecteze liniile de adresă în scurtcircuit, atît în cazul în care acest tip de defecte realizează funcția logică SAU cablat (dominanță de 1), cît și în cazul funcției SI cablat (dominanță de 0). A fost găsită condiția (necesară și suficientă) pe care trebuie să o îndeplinească mulțimea adreselor locațiilor pe care se desfășoară testele de acest tip pentru ca ele să identifice toate liniile de adresă blocate pe 1 sau 0 (teorema 13). Pînă în prezent, alegerea adreselor pentru teste de acest tip se făcea intuitiv. Au fost demonstrate pentru prima oară teoreme de existență și unicitate pentru mulțimea acestor adrese, astfel încît testele de acest tip să poată identifi-

ca și liniile de adresă în scurtcircuit, pentru cazurile funcțiilor logice SI și SAU.

Paragraful 4.6 prezintă un algoritm original denumit SC care permite nu numai identificarea liniilor de adresă defecte ci chiar a defectelor de scurtcircuit, în sensul că este indicat separat fiecare grup de linii în scurtcircuit. Au fost definite condițiile pe care trebuie să le îndeplinească mulțimea adreselor pe care se desfășoară testul și au fost demonstrate posibilitățile acestuia de identificare a defectelor (T10-T11) și pentru acest algoritm au fost demonstrate teoreme de existență și unicitate a mulțimilor de adrese ce satisfac condițiile Cd1 - Cd4, pentru cazurile funcțiilor logice SI și SAU. (T12 - T15). Algoritmul SC a fost verificat prin simularea defectelor (pe un calculator TRS80, § 4.6.4) și prin implementarea sa efectivă pe minicalculatorul INDEPENDENT I-100.

Au fost analizate limitele de aplicabilitate ale algoritmilor Srini generalizat și SC pentru diagnoza liniilor de adresă. Aceste limite se referă la numărul maxim de linii dintr-un grup aflat în scurtcircuit și se datoresc faptului că la un număr mare de linii nu se mai poate garanta realizarea funcției logice SI sau SAU. A fost indicată o soluție de compromis, care face ca și în cazul depășirii limitelor de aplicabilitate, liniile respective să fie indicate ca defecte (chiar dacă se indică defecte de alt tip).

Pentru descrierea defectelor și demonstrarea celor 15 teoreme a fost utilizat un aparat matematic original.

CAPITOLUL 5.

LIMBAJUL DE TEST MTL5.1. Limbaje de test - scurt istoric; caracteristici

Nu se poate face un istoric al limbajelor de test fără a aminti, măcar în treacăt, istoricul mașinilor de care acestea sînt legate - echipamentele de testare automată.

În accepțiunea care se dă azi acestui termen, echipamentele de testare automată sînt alcătuite din mai multe dispozitive de stimulare a unității supusă testării și mai multe dispozitive de evaluare (măsurare) a răspunsurilor acesteia, toate fiind conduse de un sistem de calcul (fig.5.1).




Fig.5.1. Echipamente de testare automată (schema bloc)

Se consideră la ora actuală [GLAN82a] că primul echipament de testare automată a fost Nortronics DATICO Serial Processor (SP)-5, conceput în 1959 și livrat începînd din 1963 și utilizat în testarea subansamblelor electronice ale sistemelor rachete navete Polaris. Performanțele hardware și software ale acestui echipament par astăzi hilare (memorie cu tambur 4K, programare numai în cod mașină, unitate aritmetică "în majoritate cu tranzistoare"), și reticența clienților de a-l utiliza perfect justificată. Oricum sistemul SP-5 a fost un precursor al complexelor echipamente de azi și implementarea lui a dus la creșterea semnificativă a fiabilității sistemelor testate [GLAN82a].

Axioma că fără apariția limbajelor de nivel înalt nu am fi asistat la expansiunea spectaculoasă a tehnicii de calcul este adevărată și pentru echipamentele de testare automată.

În accepțiunea cea mai răspîndită, un limbaj de programare este în esență un mijloc de reprezentare a algoritmilor [CRET81], un algoritm constînd dintr-o secvență finită de operații, ordonată și complet definită, care pornind de la un set de date (intrări) produce un set de date (ieșiri).

Spre deosebire de cazul calculatorului clasic de mai sus, calculatoarele care conduc sisteme de test au următoarele sarcini

- a - stimularea dispozitivului testat
- b - prelucrarea răspunsurilor dispozitivului testat
- c - evaluarea și sistematizarea acestora
- d - producerea setului de date de ieșire (rezultatele testării).

Prin a, b, c ele se aseamănă cu calculatoarele de proces, avînd în plus sarcina producerii setului de date de ieșire. După cum se poate observa instrucțiunile de calcul aritmetic nu sînt neapărat necesare.

Avînd în vedere sarcinile pe care le au de îndeplinit calculatoarele din sistemele de test, limbajele care au apărut pentru acestea fac parte din clasa limbajelor specializate. În continuare se vor face referiri numai la testoarele digitale, cele analogice sau hibride necesitînd în general operațiuni cu totul diferite.

Un limbaj pentru testarea C.I. logice sau a pachetelor realizate cu acestea, trebuie să posede următoarele tipuri de instrucțiuni.

1. Instrucțiuni pentru alocarea pinilor.

Aceste instrucțiuni descriu conectarea DUT la sistemul de test și definesc fiecare pin ca alimentare, masă, intrare, ieșire sau intrare/ieșire.

2. Instrucțiuni pentru alocarea nivelurilor logice și a tensiunilor de alimentare.

Alocarea nivelurilor logice se întâlnește mai cu seamă în cazul testoarelor de circuite integrate, care utilizează o plachetă separată de stimulare pentru fiecare pin, în esență un comutator analogic. În cazul testoarelor de subansamble se utilizează emițătoare TTL și nu mai sînt necesare instrucțiunile de stabilire a nivelurilor logice.

3. Instrucțiuni pentru definirea secvenței de stimulare și aplicarea ei.

În cazul general definirea se face sub formă de tabel. Este necesară o instrucțiune separată de aplicare, pentru ca aplicarea stimulilor să fie executată simultan pe toți pini.

4. Instrucțiuni pentru evaluarea răspunsurilor, în general prin comparare cu un răspuns așteptat, definit printr-o instrucțiune similară celor de tipul 3.

5. Instrucțiuni pentru producerea setului de date la ieșire.

6. Instrucțiuni de salt necondiționat, condiționat, apel și revenire din subrutine.

7. Instrucțiuni de intrare/ieșire.

În cazul general al testării pachetelor logice, calculatorul furnizează dispozitivelor de testare propriu-zise toate cuvintele stimuli ce se vor aplica simultan la un moment dat dispozitivului testat, precum și toate cuvintele răspuns așteptate. Aplicarea și evaluarea poate fi comandată cuvînt cu cuvînt de către calculator (în cazul în care memoria blocurilor de stimulare/evaluare este de un cuvînt) sau pe blocuri (în cazul în care dispozitivul de stimulare/evaluare dispune de o memorie cu dublu acces și generator de fază). În acest ultim caz este aplicată cu viteză mare o secvență de stimulare egală cu numărul de cuvinte din memoria blocului de

stimulare/evaluare.

Aceste memorii, numite și memorii de pin, sînt în general memorii ECL. Recent au fost realizate sisteme care au lungimea acestei memorii de pînă la 4K cuvinte [WHIT83].

Fluxul de informații într-un astfel de testor este prezentat în fig.5.2.




Fig.5.2. Fluxul de informații într-un testor universal de plachete logice echipate

Pentru teste din familia celor de mai sus au fost dezvoltate limbaje de programare de nivel înalt, în general legate de sistemele de test pe care au fost implementate. Aceste limbaje au fost dezvoltate din limbajele FORTRAN sau BASIC sau PASCAL deja existente pentru calculatoarele ce conduceau sistemele de test respective [GLAN82b], [GLAN82d]. Exemple în acest sens le constituie limbajele IDEAL (Marconi-Elliott Avionics Sistem), FLASH (Fault Location and Simulation Hybrid - Membrain), MEMTEST (Membrain) [CATI75], BASCH (Enertec - Schluemberger) [SCHL78a], [SCHL78b] etc. Firma General Radio a dezvoltat un dialect al FORTRAN-ului, introducînd instrucțiuni specifice de testare din clasele 1 - 4 amintite mai sus, și care sînt descrise în [HART73].

Datorită multitudinii de limbaje de test specializate, la cererea Departamentului Apărării a fost făcută o încercare de a defini un limbaj de test transportabil, independent de resursele sistemului de test, rezultatul fiind limbajul ATLAS (Abbreviated Test Language for Avionics Systems) pus la punct în perioada 1965-1969 de Aeronautic Radio Inc - ARINC [CATI78], [IEEE78].

Însăși evoluția acestui limbaj este interesantă și oglindește parțial dezvoltarea echipamentelor de testare automată : definit în 1968 și aprobat la 4 febr.1969 de Consiliul Administrativ Comun al Liniilor Aeriene suferă 5 modificări oficiale pînă în febr.1972, iar la 31 oct.1972 i se adaugă pentru prima oară instrucțiuni pentru testarea echipamentelor digitale.

Este pus apoi în discuția Comitetului ATLAS al IEEE și după alte modificări este adoptat ca standard la 1 nov.1970 (Rev.14), sub denumirea de ANSI/IEEE Std.416-1970 [IEEE70]. Ca o recunoaștere a domeniului mai larg de aplicabilitate, a fost schimbată denumirea în "Abbreviated Test Language for All Systems".

Nu sînt prezentate în literatură sisteme de test și compilatoare pentru tot limbajul ATLAS ci numai pentru restricții sau dialecte ale acestuia.

Cu toate că există un limbaj standard pentru echipamente de testare automată, proliferarea limbajelor de test, derivate sau nu din ATLAS a continuat datorită dificultăților de programare în limbajul ATLAS care conține puține instrucțiuni referitoare la testarea circuitelor logice.

Limbajul ATLAS rămîne totuși singurul instrument "care asigură descrierea neambiguă a cerințelor unei proceduri de test pentru proiectanți, fabricanți, utilizatori și personalul de întreținere" [IEEE73, paragraf 1.1.2], independent de echipamentul de test utilizat, "fie acesta automatic, manual sau hibrid".

În țara noastră preocupări în domeniul limbajelor de test au existat în special la I.P.Cluj și I.P.N. Cluj, unde au fost dezvoltate limbajele LITEST/1, LITEST/2 și LITEST LSI precum și translatoarele și interpretoarele lor, pentru teste din familia THETA-ROM [CAPA82], [DUMI82], [MIRO82a], [MIRO82b], [NAGY82], [PARA81], [PATA82].

Utilizarea limbajelor cu grad mare de generalitate, din clasa ATLAS, nu este justificată pentru echipamente de test specializate (în această clasă incluzînd și testoarele de memorii), în primul rînd datorită dificultăților de programare. Prețul unui testor de memorii oscilează între 500.000 și

1.500.000 FF (150.000\$- 500.000\$) iar costurile de exploatare în 5 ani (întreținere și programare) sînt de patru ori mai mari decît prețul de achiziție [SCHW81]. Un bun sistem software poate reduce costurile de exploatare cu pînă la 50% [GLAN82b].

Avînd în vedere cele de mai sus un limbaj eficient trebuie să necesite un efort de programare cît mai redus.

5.2. Limbaje de test pentru testarea memoriilor RAM

Testarea memoriilor, în special a celor cu semiconductoare reprezintă un caz cu totul particular al testării plachetelor logice echipate.

Modul în care se face stimularea și evaluarea răspunsurilor a fost prezentat în [DANCÖ3a].

În comparație cu cazul general al testării (funcționale) plachetelor logice echipate, testarea memoriilor prezintă următoarele particularități:

1. Secvențele de stimulare sînt foarte lungi (datorită numărului foarte mare de stări).

2. Memoriile trebuie stimulate la frecvența maximă de lucru.

Din aceste două motive, definirea și aplicarea cuvînt cu cuvînt a secvenței nu este posibilă. Testoarele de memorii dispun în general de un element programabil (procesor rapid) care generează propriu-zis secvența de stimulare conform unui program introdus în memoria sa. Instrucțiunile de definire a secvenței de stimulare constituie de fapt programul rapid.

3. Memoriile au un număr restrîns și bine definit de tipuri de pini.

a. pini de date de intrare.

b. pini de date de ieșire, în număr egal cu cel al datelor de intrare.

c. pini de adresă (intrări).

d. pini de control (selecție, scriere, citire etc.), care comandă tipul de ciclu

e. pini de ieșire pentru starea memoriei (semnale de dialog, semnale de control, semnale de la blocurile de detecție/corecție a erorilor etc.).

Datorită considerentelor de mai sus și instrucțiunile de alocare a pinilor pot fi mai simple în cazul memoriilor.

Limbajele de test specializate pentru teste de memorii trebuie să aibă următoarele tipuri de instrucțiuni [DANC82b]:

Instrucțiuni nespecifice testării:

1. Instrucțiuni pentru operații I/O și interfață operator.

2. Instrucțiuni de salt condiționat și necondiționat.

3. Apel la subrutine și revenire din subrutine.

Instrucțiuni specifice testării:

4. Instrucțiuni care stabilesc semnul semnalelor cu care este stimulată memoria testată și relațiile de timp dintre ele.

5. Instrucțiuni pentru comanda surselor de alimentare.

6. Instrucțiuni pentru definirea algoritmilor de test (programe ale procesorului rapid).

7. Instrucțiuni pentru execuția acestor algoritmi (aplicarea secvenței de stimulare).

8. Instrucțiuni pentru descrierea plăcii de memorie (capacitate, lățime cuvânt, statică/dinamică, automată/neautomată etc.).

5.3. Metode pentru definirea limbajelor de programare

În definirea sintaxei limbajelor de programare limba naturală este ambiguă și redondantă. Din acest motiv, odată cu evoluția limbajelor pentru calculatoare, a fost necesară introducerea unor metode formale riguroase, care să permită exprimarea corectă, precisă și concisă a sintaxei acestora. Aceste metode sînt limbaje formale și se numesc metalimbaje [CRET81].

Prima realizare în acest sens aparține lui J. Backus, care a definit metalimbajul BNF (Backus Naur Form), utilizat prima dată la descrierea limbajului ALGOL 60. Alt metalimbaj, de asemenea, larg utilizat, este CBL (COBOL-like), utilizat prima oară în descrierea limbajului COBOL.

A treia metodă larg utilizată este cea a diagramelor sintactice.

Se va descrie pe scurt metalimbajul BNF deoarece cu ajutorul acestuia va fi descris limbajul MTL. O descriere mai amănunțită poate fi găsită în [CRET81] și [AH077].

Vocabularul metalimbajului BNF este format din metasimboluri, metaconstante, metavariabile și metaexpresii.

a. Metasimboluri: sînt definite următoarele

::=- metasimbol pentru definire

| - metasimbol pentru alternativă logică avînd semnificația "sau"

< > - pentru precizarea metavariabilelor, metavariabilele fiind incluse între paranteze

[] - pentru entități opționale

{ } - pentru entități care se repetă de un număr de ori, inclusiv zero

b. Metaconstantele sînt elemente ale vocabularului terminal al limbajului care se definește.

c. Metavariabilele se obțin prin includerea între paranteze unghiulare a unui șir de caractere reprezentînd o noțiune a limbajului.

d. Metaexpresiile se obțin din metavariabile și metaconstante unite prin metasimboluri.

5.4. Limbajul MTL

Pentru familia de sisteme de test cu arhitectura ce va fi prezentată în capitolul 6 autorul a definit un limbaj de test, denumit MTL (Memory Test Language), implementabil pe microcalculatoare de 8 biți. Limbajul de test propus în acest capitol conține toate tipurile de instrucțiuni enumerate mai sus și la elaborarea lui s-a avut în vedere în primul rînd reducerea efortului de programare din partea inginerilor de testare.

O linie de program se compune din 4 cîmpuri, despărțite între ele printr-un număr arbitrar de blancuri :

1. Zona etichetă
2. Zona instrucție
3. Zona operand
4. Zona comentariu

In metaexpresiile de mai jos blancurile vor fi simbolizate prin `␣`.

In metalimbajul BNF o linie de program este definită prin relația 5.1.

$$\begin{aligned} \langle \text{linie program} \rangle ::= & \\ & [[\langle \text{etichetă} \rangle [\langle \text{sep} \rangle \langle \text{instrucție} \rangle \langle \text{sep} \rangle \langle \text{operand} \rangle \{ \langle \text{operand} \rangle \} \langle \text{sep} \rangle]] \\ & [\% \langle \text{comentariu} \rangle] \end{aligned} \quad (5.1)$$

$$\langle \text{sep} \rangle ::= \text{␣} \{ \text{␣} \} \quad (5.2)$$

$$\langle \text{comentariu} \rangle ::= \langle \text{șir de caractere} \rangle \quad (5.3)$$

$$\langle \text{șir de caractere} \rangle ::= \langle \text{caracter} \rangle \{ \langle \text{caracter} \rangle \} \quad (5.4)$$

$$\langle \text{caracter} \rangle ::= \langle \text{literă} \rangle \mid \langle \text{cifră} \rangle \quad (5.5)$$

$$\langle \text{cifră} \rangle ::= 1 \mid 2 \mid 3 \mid \dots \mid 9 \mid 0 \quad (5.6)$$

$$\begin{aligned} \langle \text{literă} \rangle ::= & \text{orice caracter tipăribil, avînd cod ISO} \\ & \text{și care nu este cifră, inclusiv semne} \\ & \text{de punctuație} \end{aligned} \quad (5.7)$$

$$\begin{aligned} \langle \text{instrucție} \rangle ::= & \langle \text{instrucțiune TITLE} \rangle \mid \langle \text{instrucțiune NAME} \rangle \mid \\ & \langle \text{ins. PRINT} \rangle \mid \langle \text{ins. BEEP} \rangle \mid \langle \text{ins. BEM} \rangle \mid \langle \text{ins. WAIT} \rangle \mid \langle \text{ins. OPI} \rangle \mid \\ & \langle \text{ins. STP} \rangle \mid \langle \text{ins. END} \rangle \mid \langle \text{ins. GTO} \rangle \mid \langle \text{ins. CALL} \rangle \mid \langle \text{ins. RETURN} \rangle \mid \\ & \langle \text{ins. IFKEY} \rangle \mid \langle \text{ins. IFERROR} \rangle \mid \langle \text{ins. TIMING} \rangle \mid \langle \text{ins. PWS} \rangle \mid \langle \text{ins. FPP} \rangle \mid \\ & \langle \text{ins. COD} \rangle \mid \langle \text{ins. FPWAIT} \rangle \mid \langle \text{ins. SET} \rangle \mid \langle \text{ins. TOPO} \rangle \mid \langle \text{ins. DFM} \rangle \mid \\ & \langle \text{ins. INTEL} \rangle \end{aligned} \quad (5.8)$$

Metavariabilele $\langle \text{instrucție} \rangle$, $\langle \text{operand} \rangle$ vor fi definite în subcapitolele pentru descrierea instrucțiunilor limbajului.

Etichetele sînt utilizate pentru identificarea liniilor de program în cadrul instrucțiunilor de salt.

Descriere :

Este o instrucțiune utilizată pentru a marca începutul programului. Are ca efect tipărirea la consolă și la imprimantă (în cazul în care aceasta nu este asignată ca și consolă) a mesajului:

START OF<nume program>ON<serie>

unde <serie> este un șir de caractere introduse

<serie> ::= <șir de caractere> (5.14)

de operator prin comanda SERIE înainte de începerea rulării, de obicei seria de identificare a plăcii testate.

b. Instrucțiunea NAME**Sintaxa**

<instr.NAME> ::= NAME <sep><operand NAME> (5.15)

<operand NAME> ::= "<bloc teste>" (5.16)

<bloc teste> ::= <șir de caractere> (5.17)

Descriere:

Este o instrucțiune care introduce șirul de caractere dintre " " într-un buffer intern și, simultan îl tipărește la consolă. Această tipărire poate fi inhibată de operator printr-o comandă PRINT N.

c. Instrucțiunea PRINT**Sintaxă**

<instr.PRINT> ::= PRINT <sep><operand PRINT>[<sep>/] (5.18)

<operand PRINT> ::= "<text>" (5.19)

<text> ::= <șir de caractere> (5.20)

Este o instrucțiune de tipărire la consolă, cu sau fără trecere la rând nou după tipărire, în funcție de prezența - absența parametrului / .

d. Instrucțiunea BEEP**Sintaxă**

<instrucțiunea BEEP> ::= BEEP (5.21)

Este o instrucțiune de avertizare acustică.

e. Instrucțiunea BEM**Sintaxă**

$\langle \text{instrucțiunea BEM} \rangle ::= \text{BEM}$ (5.22)

Are ca efect tipărirea/afișarea hărții erorilor pe placa de memorie testată (Board Error Map).

f. Instrucțiunea WAIT

Sintaxă

$\langle \text{instr.WAIT} \rangle ::= \text{WAIT} [\langle \text{sep} \rangle \langle \text{operand WAIT} \rangle]$ (5.23)

$\langle \text{operand WAIT} \rangle ::= \langle \text{număr întreg} \rangle$ (5.24)

$\langle \text{număr întreg} \rangle ::= \langle \text{cifră} \rangle \{ \langle \text{cifră} \rangle \}$ (5.25)

Această instrucțiune are ca efect introducerea unei pauze. Durata acesteia, exprimată ca un număr întreg de milisecunde, între 1 - 9999 este dată de operand. În cazul în care operandul lipsește, pauza introdusă este de 1 ms.

g. Instrucțiunea OPI

Sintaxă

$\langle \text{instr.OPI} \rangle ::= \text{OPI}$ (5.26)

Această instrucțiune suspendă execuția programului. Relansarea se face numai după comanda REL sau GO dată de operator. Operatorul este avertizat prin mesajul "INVI" că se așteaptă o intervenție din partea sa. Este utilizată pentru suspendarea execuției programului în vederea executării unor manevre.

Exemplu

```
% Secvență de program pentru reglaj
NAME "REGLAJ TACT DATE IESIRE"
PRINT "CONECTATI SONDA LA TP23" /
OPI % Așteaptă execuție manevră și comandă continuare
COD CK I % Lansare secvență de stimulare cu durată
           % nedeterminată
PRINT "REGLATI LA 310 NS" /
OPI % Așteptare execuție reglaj și comandă continuare
GTO TEST % Salt în programul de testare.
```

h. Instrucțiunea STP

Sintaxă

$\langle \text{instr.STP} \rangle ::= \text{STP}$ (5.27)

Cu această instrucțiune programatorul poate introduce puncte de oprire în program în scopul verificării și punerii la punct a acestuia. Este tipărită ultima linie de program și numărul ei.

i. Instrucțiunea END

Sintaxă

$$\langle \text{instr.END} \rangle ::= \text{END} \quad (5.28)$$

Această instrucțiune are ca efect încheierea execuției programului de test și afișarea rezultatului sub forma:

END OF <nume program> ON <serie>

REZULT : <rezultat>

unde

$$\langle \text{rezultat} \rangle ::= \text{PASS} / \text{FAIL}$$

Tipărirea se face la consolă și la imprimantă dacă aceasta nu este asigurată ca și consolă.

<nume program> și <serie> sînt definite prin instrucția TITLE respectiv comanda SERIE.

5.4.2. Grupa instrucțiunilor de salt, apel la subrutine

Instrucțiuni de salt și apel necondiționat:

$$\langle \text{instr.GTO} \rangle ::= \text{GTO} \langle \text{sep} \rangle \langle \text{etichetă} \rangle \quad (5.29)$$

$$\langle \text{instr.CALL} \rangle ::= \text{CALL} \langle \text{sep} \rangle \langle \text{etichetă} \rangle \quad (5.30)$$

$$\langle \text{instr.RETURN} \rangle ::= \text{RETURN} \quad (5.31)$$

Instrucțiuni de salt condiționat:

$$\langle \text{instr.IFKEY} \rangle ::= \text{IFKEY} \langle \text{sep} \rangle \langle \text{etichetă} \rangle \quad (5.32)$$

$$\langle \text{instr.IFERROR} \rangle ::= \text{IFERR} \langle \text{sep} \rangle \langle \text{etichetă} \rangle \quad (5.33)$$

Prima instrucțiune de salt condiționat este utilizată pentru a permite operatorului să execute numai anumite secvențe din programul de test.

Exemplu:

START

```

PRINT "PENTRU REGLAJE PUNETI CHEIA K1"
OPI
IFKEY REGLAJE
PRINT "PENTRU TEST FINAL PUNETI CHEIA K1"
IFKEY TESTFIN
PRINT "EROARE DE OPERARE"
BEEP
WAIT 100
BEEP
GTC START

```

Instrucțiunea IFERROR permite ramificarea programului funcției de rezultatul ultimului test executat. Execuția saltului este validată de poziția unei chei de pe panoul testorului.

5.4.3. Instrucțiunea TIMING

Este utilizată pentru definirea relațiilor temporale dintre semnale, precum și a polarității acestora (normal - complementar).

Sintaxa:

$$\langle \text{instrucțiunea TIMING} \rangle ::= \text{TIMING} \langle \text{sep} \rangle \langle \text{ident. semnal} \rangle = \langle \text{operand TIMING} \rangle \left\{ , \langle \text{operand TIMING} \rangle \right\}_2 [, \langle \text{semn} \rangle] \quad (5.34)$$

$$\langle \text{ident. semnal} \rangle ::= \text{TD} | \text{TT} | \text{TR} | \text{TM} | \text{TO} | \text{TI} | \text{TA} | \text{TE} | \text{TS} | \text{TW} | \text{TC} | \text{TB} | \text{TG} [\text{șir de caractere}] \quad (5.35)$$

$$\langle \text{operand TIMING} \rangle ::= \langle \text{număr întreg} \rangle \quad (5.36)$$

$$\langle \text{semn} \rangle ::= + | - \quad (5.37)$$

Descriere:

Semnalul la care se referă instrucțiunea este identificat numai prin un singur caracter, însă pentru ușurința programării se poate scrie denumirea sa completă.

Exemplu:

```
TIMING TWRITE = 0100, 0200, 0150, -
```

Există doi identificatori TT, TR care nu se referă la un semnal anume ci la perioada de repetiție a ciclurilor de acces respectiv regenerare.

Se pot programa pozițiile temporale ale fronturilor (anterioare și posterioare) a 11 semnale: date de intrare, adrese, strob date de ieșire (timp acces), scriere, cerere de ciclu, selecție etc. Numărul nn exprimă intervalele de timp în nanosecunde, respectiv microsecunde pentru regenerare.

5.4.4. Grupa instrucțiunilor de definire și aplicare stimuli

a. Comanda surselor de alimentare se face prin instrucțiunea PWSUPPLY care are sintaxa generală

<instrucțiunea PWSUPPLY> ::=

PWSUPPLY <sep> <identificator sursă> = <număr real> (5.38)

<identificator sursă> ::= U1 | U2 | U3 (5.39)

<număr real> ::= [semn] { < cifră > } [. { < cifră > }] (5.40)

b. Definirea secvenței de stimulare se face prin instrucțiunea FPP (Fast Processor Program).

<instrucțiune definire secvență> ::=

FPP <sep> <tip cod> _ <tp.adr> _ <program proc.rapid> (5.41)

<tip cod> ::= 00 | FF (5.42)

<tp.adr> ::= <număr hexa> (5.43)

<număr hexa> ::= < cifră hexa > { < cifră hexa > } (5.44)

< cifră hexa > ::= < cifră > | A | B | C | D | E | F (5.45)

<program proc.rapid> ::= <șir hexa> (5.46)

<șir hexa> ::= { <număr hexa> _ } (5.47)

Relațiile (5.41) - (5.47) definesc complet sintaxa instrucțiunii. Semnificația variabilelor <tip cod>, <tp.adr>, adresa subrutinei de terminare parțială, și <program procesor rapid> vor fi prezentate în capitolul 6.

c. Execuția (lansarea) testelor se face prin instrucțiunea COD.

<instr.exec.secvență> ::=

COD <sep> < nume COD > [<sep> I] (5.48)

```

<nume cod> ::= X?|CK|PARITY|GALROW|GWR|MASEST|EXDATA|WALK|MARCH|
          INDATA|GALCOL|GALDIA|GALPAT|REFRST|REFRDN|
          SOCTET|FBAT|TRIST|ERRPAR|AFPX|AFPY|SELMEM
          (5.49)

```

În interpretor sînt incorporate programele ale procesorului rapid corespunzătoare la 21 teste standard, care pot fi executate direct, fără a fi definite anterior prin instrucțiunea FPP.

Parametrul opțional I semnifică lansarea procesorului rapid în regim de test infinit, caz în care nu se face interpretarea rezultatului și, imediat după lansare se trece la execuția următoarei linii de program.

S-a ales varianta cu încorporarea în interpretor a majorității testelor standard deoarece în acest fel lungimea unui program se reduce în proporție de 50% - 80% iar efortul de programare este de asemenea mai redus.

Lansarea în regim infinit a procesorului rapid permite rularea în continuare a programului în timp ce placa testată este stimulată ciclic pentru execuția unor reglaje sau măsurători. Deoarece, în cazul lansării codurilor în regim infinit executivul nu așteaptă terminarea secvenței ci trece la linia de program următoare, dacă se lansează un cod în regim infinit în scopul vizualizării unor semnale din UM, instrucția COD I trebuie urmată de o instrucțiune care să oprească rularea programului pînă la intervenția operatorului (OPI, STP, IFKEY). Un exemplu de utilizare ale acestei instrucțiuni a fost dat în § 5.1.1.

Codul definit prin instrucțiunea FPP este lansat sub numele X?

```
COD X?
```

d. Unii algoritmi necesită temporizări (pauze) ale procesorului rapid, de valoare mare, utilizate în general pentru verificarea capacității de menținere a informației în absența stimulării.

Durata acestor temporizări este fixată prin instrucția FPWAIT

```

<instrucțiune FPWAIT> ::= FPWAIT [ <sep> <operand WAIT> ] (5.50)

```

unde <operand WAIT>, este o variabilă cu sintaxa definită prin relația (5.24) și exprimă temporizarea în milisecunde.

5.4.5. Instrucțiuni pentru descrierea unității de memorie testate

Instrucțiunea principală pentru descrierea unității de memorie testate este DFM (define memory), cu sintaxa:

<instrucție DFM> ::= DFM <sep> <parametrii> (5.51)

<parametrii> ::= <șir hexa> (5.52)

Prin această instrucțiune se definesc:

- masca pentru căile de date testate
- capacitatea unității de memorie pe cele trei axe (X, Y și Z)
- tipul căilor de date (magistrale bi- sau unidirecționale)
- tipul unității statică/dinamică, autonomă/nea autonomă.

Parametrii sînt identificați după poziția lor în șir.

Semnificația fiecărui parametru este descrisă în [TELE82a].

Pentru definirea topologiei plăcii testate în vederea adresării topologice [DANC83a], se utilizează instrucțiunea TOPO.

Această instrucțiune servește atît pentru definirea topologiei cît și pentru stabilirea modului de adresare topologic sau netologic.

Sintaxa:

<instrucțiune TOPO> ::

TOPO <sep> <comandă> [<id.axă> <sep> <topologie> (5.53)

<comandă> ::= SET|RESET (5.54)

<id.axă> ::= X|Y|Z (5.55)

<topologie> ::= N | <șir hexa> (5.56)

Dacă nu se dorește adresarea topologică pe toate axele ci numai pe una sau două dintre ele, se poate evita scrierea, definirea topologiei pe acestea, utilizînd caracterul N în loc de parametrii topologiei.

Stabilirea modului de adresare se face prin:

TOPO SET % adresare topologică
TOPO RESET % adresare netopologică

Ex. Secvență de program cu utilizarea instrucțiunii

TOPO :

```
% Definirea topologiei C.I. de memorie
% Adresare topologică pe X și Y, netopologică pe Z
%
TOPO   X   <topologie>
TOPO   Y   <topologie>
TOPO   Z   N
% Stabilirea modului de adresare topologică
TOPO   SET
NAME   "TOPOLOGIC"
CALL   TEST1   % Apel la subrutina ce execută
                teste
BEM                    % Tipărire Board Error Map
% Restabilirea modului de adresare netopologic
TOPO   RESET
NAME   "NETOPOLOGIC"
CALL   TEST2
BEM                    % Tipărire Board Error MAP
% Restabilirea modului de adresare topologic
TOPO   SET
NAME   "T3-TOPO"
CALL   TEST3
BEM
END
```

5.4.6. Instrucțiuni speciale

În această categorie am inclus acele instrucțiuni care permit execuția unor programe/secvențe de program/ scrise în cod mașină.

a. Instrucțiunea SET permite definirea conținutului unei zone din memoria microcalculatorului, începînd de la adresă .

Ea are sintaxa :

`<instrucțiune SET> ::= SET <sep> <adresă> <sep> <octeți>` (5.57)

`<adresă> ::= <număr hexa>` (5.58)

`<octeți> ::= <șir hexa>` (5.59)

b. Instrucțiunea INTEL

`<instrucțiunea INTEL> ::=`
`INTEL <sep> <adresă>` (5.60)

permite apelul la o subrutină scrisă în cod mașină (eventual introdusă în memorie prin SET) cu adresa precizată în zona operand.

5.5. Concluzii asupra limbajului MTL

Limbajul MTL definit în acest capitol este implementabil pe microcalculatoare bazate pe procesoare de 8 biți de tip 8080/8085.

Limbajul MTL conține toate instrucțiunile necesare oricărui tip de stimulare/evaluare a unei unități de memorie.

Este un limbaj orientat spre utilizator spre deosebire de limbajul ATLAS și cele derivate din acesta care sînt orientate spre dispozitivul testat ("Unit Under Test Orientation", § 1,1.1 în [IEEE75]).

Oferă operatorului posibilitatea de a influența desfășurarea testării prin intervenții minime și numai de la panoul de comandă al sistemului de test. Pentru comparație, alte limbaje permit acest lucru numai prin intervenții de la consolă.

Pentru a reduce efortul de programare la un minim, sintaxa instrucțiunilor a fost în mod voit simplificată, unele dintre instrucțiuni fiind în fapt macro instrucțiuni, ce cuprind atât definirea cât și aplicarea stimulilor și evaluarea răspunsurilor. De exemplu, pentru implementarea instrucțiuni COD APPK, ar fi necesare peste 25 instrucțiuni în limbajul ATLAS sau dialectele sale. Se obține astfel o reducere a lungimii programelor (și a efortului de programare) cu 50-80%.

În anexa A5.e este prezentat programul pentru testarea modulelor de memorie tip MM102, cu o capacitate de 128 Octeți.

CAPITOLUL 6.

SOFTWARE DE BAZA PENTRU UN ECHIPAMENT DE TESTARE
AUTOMATA A UNITATILOR DE MEMORIE

6.1. Introducere

Primul sistem de testare automată a memoriilor, condus de un calculator, a fost prezentat în anul 1976 [ADAR80], de către firma Adar Associates, astăzi Adar-Scientific Atlanta. De altfel, această firmă se menține și azi ca leader, în privința metodelor de testare a memoriilor, chiar dacă din punct de vedere al performanțelor, testoarele sale sînt surclasate de cele ale marilor firme ca Tektronix, GenRad, Teradyne sau Takeda Riken. Sistemul de test, prezentat de Adar în 1976, era condus de un minicalculator de 16 biți și avea ca memorie externă numai bandă perforată și casetă magnetică. De altfel, caracteristic tuturor sistemelor apărute ulterior este faptul că ele sînt conduse de minicalculatoare de 16 biți, în general din clasa PDP-11, datorită uriașelor resurse software existente pentru aceste calculatoare. Sînt menționate, în literatura, chiar și sisteme de test conduse de minicalculatoare de 32 bit (ex. Bendix 320 [GALN82b]).

Evoluția echipamentelor de testare a memoriilor MOS realizate la ITC Timișoara, a urmat aceeași linie ca și cea a evoluției acestora pe plan mondial [RIMB82].

Pornind de la observația că timpul testării este ocupat în cea mai mare parte de execuția testelor propriu-zise, sau o operație de intrare/ieșire și nu de prelucrarea rezultatelor testelor, la ITC Timișoara a fost realizată o familie de astfel de testoare, grupate în jurul unui microcalculator bazat pe microprocesorul 8085. Chiar dacă acesta are o viteză de calcul mult mai mică decît minicalculatoarele de 16 sau 32



biți, timpul necesar testării nu crește semnificativ prin utilizarea unui microprocesor de 8 biți.

Prezentarea sistemului software dezvoltat de autor, pentru familia de echipamente de testare automată a UM, MOSTEST-03, realizate la ITC filiala Timișoara, constituie subiectul acestui capitol.

Programul, în limbaj de asamblare, (anexa A6) este alcătuit din cca 6900 linii sursă și se întinde pe cca 120 pagini. Deoarece descrierea funcționării unui program este în general mai întinsă decât programul propriu-zis, autorul a preferat ca în acest capitol să prezinte numai structura și funcționarea la nivel macro a sistemului software. Vor fi prezentate, numai ca exemple și fără amănunte descriptive, numai două dintre subrutine.

Este prezentată varianta 2.1 a sistemului software MOSTEST-03D. Un echipament de testare automată a memoriilor, cu această variantă de sistem software, se află în exploatare la FMECTC Timișoara de peste un an, cu rezultate deosebite.

6.2. Structura generală a sistemelor de test din familia MOSTEST-03

6.2.1. Structura sistemului de test

Sistemele de test din această familie sînt organizate conform structurii prezentate în fig.6.1, [DANC82b].

Toate elementele sistemului sînt grupate în jurul unui microcalculator, bazat pe procesorul I-8085, avînd ca echipamente periferice principale o consolă serială cu imprimantă, un display rapid și o unitate de disc flexibil.

Procesorul rapid programabil este elementul principal din sistem, datorită faptului că generează de fapt secvența de stimulare a UM.

El conține o memorie de microprogram cu 16 cuvinte a 40 biți, o memorie topologică, o memorie pentru realizarea Board Error Map (BEM), precum și numărătoarele de adrese și registrele de comparație. Lățimea cuvîntului de date ce poate fi generat este de 24 biți în două grupe a câte 12 biți [BALM82].




Fig.6.1. Structura sistemului de test

Baza de timp asigură polaritatea și relațiile de timp între semnalele cu care este stimulată unitatea testată. Poate genera 11 semnale cu 1, 2 sau 3 fronturi programabile, cu o rezoluție de 5 ns [GHER32].

Blocul surselor programabile asigură alimentarea unității testate; ele pot genera tensiunile de alimentare cu o rezoluție de 20 mV.

Cuplorul (test fixture) este elementul care asigură formarea propriu-zisă a semnalelor de stimulare, precum și strobarea ieșirilor unității testate. Este de asemenea programabil.

Panoul de comandă conține un număr de 6 chei, vizate ca port de intrare de către microcalculator, 3 chei pentru forțarea anumitor regimuri ale procesorului rapid, precum și 3

teste legate la sistemul de întreruperi.

Microcalculatorul acceptă din partea blocurilor funcționale următoarele întreruperi

- de la panoul de comandă START, RELUARE, STOP
- de la procesorul rapid -terminare secvență test
-cerere de temporizare
- de la cuplor și baza de timp semnalizare defect major, i.e. depășirea curenților de alimentare admiși și avarie în baza de timp (tip watch-dog).

6.2.2. Structura microcalculatorului

În fig.6.2 este prezentată configurația microcalculatorului care conduce sistemul de test [DANC82a], [TELE82b].

El este alcătuit dintr-o unitate centrală Intel 8085, având ca memorie 4 KO EPROM și 32 KO RAM dinamic.




Fig.6.2. Structura microcalculatorului

Memoria de masă este asigurată de o unitate de floppy disc. Există de asemenea interfețe paralele de intrare/ieșire, pentru lucrul cu bandă perforată. Datorită dificultăților și dezavantajelor benzii perforate, acestea nu sînt utilizate decât în cazul unor defecțiuni majore ale memoriei de masă cu disc flexibil.

Pentru interfața cu operatorul au fost prevăzute două periferice: o consolă serie de intrare/ieșire și un display paralel [DANC82a], [TELE82b]. A fost aleasă această din urmă soluție pentru afișarea rezultatelor, datorită vitezei supe-

rioare de vizualizare a datelor. Mai cu seamă în etapa de punere la punct și depanare, este necesară vizualizarea foarte frecventă a hărții erorilor pe placă - BEM (Board Error Map). Aceasta comportă pînă la 400 caractere, durata transferului serie cu un periferic lent, (300 baud), fiind mult mai mare decît durata execuției testelor.

6.3. Sistem software pentru echipamente de testare automată a unităților de memorie

6.3.1. Necesități software

Se consideră că la ora actuală dotarea software constituie 90-95% din prețul unui calculator de uz general. Pentru echipamente de testare automată acest procent este mult mai redus datorită prețului, în general foarte ridicat, al aparaturii complexe de stimulare/evaluare, dar tendința sa de creștere este evidentă în ultimii ani. Ea este justificată de faptul că, în costul de exploatare pe 5 ani al unui echipament de testare automată, prețul de achiziție reprezintă numai 20%, restul de 80% fiind constituit de cheltuielile de întreținere și mai ales, de dezvoltare de programe de test [SCHW81]. După cum s-a menționat deja în capitolul precedent, un sistem software performant poate reduce costurile de exploatare cu pînă la 50% [GLANS2b].

Cerințele pentru un sistem software care fac ca un WTA să fie eficient din punct de vedere economic sînt:

- modul de operare, inclusiv pornirea sistemului, trebuie să fie cît mai simplu, pentru a permite operarea de către personal cu calificare medie sau mică,
- interpretarea și sistematizarea erorilor să fie făcută în cea mai mare parte de către calculator (depanare asistată de calculator), cu un efort minim din partea programatorului. Acest lucru înseamnă implementarea direct în executiv a acestor facilități (sau a unei părți cît mai mari),
- este de dorit ca redactarea și verificarea programelor să se facă iterativ, pentru a reduce efortul de programare,
- tratarea erorilor de programare și manevrarea să fie

astfel făcută încît să nu ducă la distrugerea programului de test încărcat și nici, (dacă este posibil), la pierderea rezultatelor testelor executate pînă în acel moment.

Ca și orice sistem de calcul, un echipament de testare automată necesită:

- un sistem de operare, pentru gestionarea programelor și a lansării sarcinilor,

- un editor de text, pentru redactarea și întreținerea programelor sursă,

- un executiv, sub controlul căruia se efectuează rularea programelor de test scrise într-un limbaj de nivel înalt

Pentru sistemul de operare se acceptă în general definiția propusă de Creech și reluată de Randell și [BAL74]:

"Sistemul de operare este acea parte a sistemului de calcul care asigură alocarea și coordonarea resurselor sistemului, precum și o serie de funcțiuni pentru asistarea programatorilor, cu obiectivul de a asigura performanțele optime ale sistemului".




fig.6.3
Funcțiile sistemului de operare

Dintre funcțiile sistemelor de operare sistematizate de [BAL74], autorul a reținut, pentru alcătuirea sistemului de operare MICRODOS, cele din fig.6.3. S-a putut renunța la o

parte din funcțiile prezentate de [BALT74], în primul rând pentru că sistemul de operare MICRODOS este destinat unui microcalculator cu o aplicație unică. În al doilea rând, existând întotdeauna o singură lucrare în execuție, nu sînt necesare funcții specifice sistemelor multi-task cum sînt: organizarea lucrărilor și a sarcinilor, alocarea memoriei, înlănțuirea segmentelor, contabilitate, generare sistem etc.

6.3.2. Structură generală software

Arhitectura sistemului software conceput de autor, pentru familia de echipamente de testare automată a memoriilor M.OSTEST-03, și realizat în colaborare cu un colectiv de la ITC filiala Timișoara, este prezentată în fig.6.4. El este alcătuit din patru elemente




Fig.6.4. Structura software

tuit din patru elemente de bază DEBUGGER, MICRODOS, EDITOR și TEST INTERPRETER. În figură sînt prezentate comenzile, în urma cărora se transferă controlul între cele patru blocuri software.

Nucleul sistemului software îl constituie sistemul de operare MICRODOS, rezident în RAM.

La pornirea sistemului, datorită unui BOOTSTRAP LOADER rezident în memoria EPROM, sistemul de operare MICRODOS (MICRO Disk Operating System) este încărcat și lansat în execuție.

El permite accesul în programele DEBUGGER, rezident în EPROM, EDITOR rezident, și TEST INTERPRETER, executivul pentru limbajul MTL.

Pentru simplificarea manevrelor, a reducerii duratei necesare modificării unui program de test, precum și a reducerii probabilității manevrelor greșite, accesul în EDITOR este posibil și din INTERPRETOR, revenirea din EDITOR efectuându-se întotdeauna în programul apelant.

Se va face în continuare o scurtă prezentare a sistemului de operare și a editorului. O descriere mai amănunțită poate fi găsită în [DANC82a] și [DANC82b].

Programul DEBUGGER este o dezvoltare a monitorului prezentat în [DANC80].

În cele ce urmează, în descrierea comenzilor vor fi utilizate majuscule pentru caracterele strict necesare pentru recunoașterea comenzii, restul caracterelor din identificatorul comenzii putînd fi omise. Parantezele drepte vor fi utilizate pentru desemnarea elementelor opționale.

6.3.3. MICRODOS - microsistem de operare pe disc flexibil

Microsistemul de operare realizat permite în principal, gestionarea, manipularea și modificarea fișierelor sursă. Organizarea adoptată pentru discul flexibil este următoarea:

- pistele 0, 1 - MICRODOS și EDITOR
- pistele 2 - 10 - rezervate pentru alte programe binare.
- pista 20 - pistă directoare.
- pistele 21 - 76 - fișiere sursă.

Fișierele au o lungime maximă de o pistă și fiecare pistă este ocupată în întregime de un fișier. Fișierele sînt identificate după numele format din (1 ÷ 10) caractere alfanumerice, primul fiind în mod obligatoriu un caracter alfabetic, majusculă.

Sistemul de operare acceptă următoarele comenzi din partea operatorului:

a. Read FILENAME

Are ca efect citirea unui fișier de pe disc în memorie.

În cazul în care fișierul cerut nu există pe disc se tipărește mesajul "FILE NOT FOUND" și se așteaptă o nouă comandă.

b. Write FILENAME

Are ca efect înscrierea textului sursă din memorie pe disc, cu numele FILENAME.

În scopul minimizării posibilităților de operare greșită, MICRODOS face următoarele verificări:

1 - existența unui text sursă în memorie, prin:

-lungime fișier diferită de zero,

-poziție corectă a mărcii de sfârșit de fișier.

In cazul în care ^{nu}sînt îndeplinite ambele condiții de mai sus se tipărește mesajul "NO FILE IN MEMORY".

2 - inexistența pe disc a unui fișier cu același nume.

In cazul în care pe disc există deja un fișier cu acest nume se cere permisiunea de supra-înscrisere prin mesajul "DELETE OLD FILE ?".

3 - faptul că mai există loc pe disc. In cazul în care toate pozițiile de pe disc sînt ocupate se tipărește "DISK FULL" și se revine în dialog fără alterarea textului sursă din memorie.

c. DELeTe FILENAME

Are ca efect ștergerea unui fișier de pe disc. In realitate fișierul nu este efectiv șters ci numele său este șters din pista directoare iar pista respectivă este marcată ca pistă liberă.

In cazul în care fișierul nu există pe disc se tipărește mesajul "FILE NOT FOUND".

d. Print FILE 1 [FILE 2] [FILE 3]...

Are ca efect tipărirea pe acel periferic asignat ca ieșire a fișierelor indicate.

e. INIT DISK

Are ca scop formarea și inițializarea unei noi dischete. Pentru a evita inițierea operației de mai sus și distrugerea informației de pe o dischetă printr-o ^{manevră greșită} comandă este recunoscută numai dacă este introdusă exact în forma de mai sus (9 caractere).

Copierea celor 20 piste cu programe binare presupune 5 introduceri ale fiecărei dischete, datorită faptului că sistemul dispune de o singură unitate de disc flexibil.

Operatorul este ghidat prin mesajele:

INSERT NEW DISK.READY ?

INSERT OLD DISK.READY ?

La terminarea operației se tipărește mesajul "O.K."

f. Cat

Pe acel periferic asignat ca ieşire se vor lista numele discului, numele tuturor fişierelor existente pe disc precum şi pistele pe care se află.

g. Output perif.1 [L perif.2]

Este comanda prin care poate fi asignat perifericul de ieşire. Consola serie cu imprimantă (TTY), Display-ul, sau ambele simultan. În cazul în care are loc blocarea dialogului cu Display-ul paralel se face în mod automat dezafectarea lui şi asignarea consolei serie ca periferic de ieşire.

h. Debugger

Această comandă transferă controlul programului DEBUGGER rezident în memoria EPROM. Nu este folosită decât pentru punerea la punct a unor programe binare.

i. Editor

Această comandă transferă controlul programului EDITOR, de asemenea rezident în RAM. Revenirea din EDITOR se face tot în MICRODOS.

j. Interpreter

Are ca efect încărcarea de pe disc şi lansarea în execuţie a programului INTERPRETER, pentru execuţia programului de test.

6.3.4. Editorul de text6.3.4.1. Descriere generală

Editorul a fost conceput şi realizat ca un editor de linie, în sensul că toate operaţiunile se fac la nivelul unei linii de text.

Organizarea memoriei de lucru este prezentată în fig. 6.5.

Orice linie introdusă în zona de lucru este încheiată de un caracter CARRIAGE RETURN (ODH), fără avans de linie, acesta adăugându-se automat la tipărirea sau afişarea liniei.

Sfârşitul textului este marcat, în afara pointerului de sfârşit de fişier (EFPTR) şi printr-un octet marcă de sfâr-

șit de fișier (OFFH). S-a ales această variantă, cu redondanță, deoarece ea permite reducerea lungimii programului EDITOR.





Fig. 6.5. Alocarea memoriei de lucru

Variabila EIPTR, (Editor Input Pointer), marchează locul în care urmează să fie introdus (inserat) un text. Acest pointer indică adresa primului caracter din linia următoare liniei curente.


Variabila LINCNT, contor de linii, indică numărul liniei curente (cea aflată în fața pointerului EIPTR).

Variabile EFPTB indică adresa mărcii de sfârșit de fișier (fig. 6.6).

Interfața operator a editorului este, ca și în MICRODOS, subrutina GET, atât pentru comenzi cât și pentru introducerea de text.



a. Sensul direcțiilor SUS și JOS la deplasarea pointerului în text



b. Succesiunea liniilor în memorie și pozițiile pointerilor

Fig.6.6.Reprezentarea unui text în memorie

6.3.4.2. Comenzile editorului

Editorul acceptă următoarele comenzi:

a. Input sau Insert

După această comandă, editorul transmite mesajul INPUT și trece în regimul de introducere/inserare text. Nu pot fi introduse/inserate fracțiuni de linie ci numai un număr de linii complete.

Ieșirea din regimul INPUT se face prin introducerea unei linii de lungime 0 (formată numai din caracterul CARRIAGE RETURN)

O linie este efectiv introdusă în spațiul de editare, numai după ce a fost încheiată prin CR, pînă atunci ea putînd fi corectată prin metodele din § 6.3.5.

Pentru a fi înserată în text linia încheiată prin CR, întreg textul de după linia curentă (aflat în memorie între adresele (EIPTR) și (EFPTR)) este deplasat în jos cu numărul de caractere ale noii linii, după cum noua linie este mutată din bufferul de intrare al subrutinei GET în spațiul astfel creat. Apoi sînt ajustați pointerii EIPTR și EFPTR și contorul de linii și se așteaptă o nouă linie.

Înainte de începerea operației de inserare se verifică dacă mai există suficient spațiu în memoria de lucru. În caz că nu există spațiu suficient se transmite "SPACE ERROR" și se iese din regimul de INPUT. Astfel sînt protejate zonele de memorie învecinate și nu este pierdută decît ultima linie introdusă.

b. DEL ete [nn]

Această comandă șterge din text numărul de linii indicat, începînd cu linia curentă. Indicarea numărului de linii este opțională, fiind presupus nn=1.

c. Top

Poziționează pointerul deasupra primei linii de text.

d. Next [nn]

Poziționează pointerul cu nn linii mai jos. În cazul în care prin această comandă se ajunge la sfîrșitul fișierului, pointerul este poziționat după ultima linie din fișier

și se tipărește, în afară de noua linie curentă, mesajul "EOF".

e. Up [nn]

Poziționează pointerul de intrare cu nn linii mai sus. Dacă prin această comandă se atinge începutul fișierului se transmite mesajul "TOP".

f. Go [nn]

Are ca efect poziționarea pointerului pe linia nn.

g. Output perif.1 [perif.2]

Comandă de asignare a perifericului de ieșire, similară celei din MICRODOS.

h. Find /ARTICOL/

Poziționează pointerul pe linia care începe cu "ARTICOL". Se utilizează pentru căutarea unei linii din text. Căutarea începe din linia imediat următoare liniei curente.

i. Print [nn], [N]

Are ca efect tipărirea, pe acel periferic asignat ca ieșire, a nn linii din text, cu deplasarea pointerului pe ultima linie tipărită, care devine astfel linia curentă. În funcție de opțiunea [N], tipărirea se face cu sau fără număr de linie. Dacă în cursul operațiunii se ajunge la sfârșitul fișierului se tipărește mesajul "EOF".

j. Correction

În urma acestei comenzi editorul intră în regimul de corecție (editare) a liniei curente. Cel mai simplu mod de corecție este rescrierea întregii linii. De fapt, în acest regim se construiește o nouă linie formată din:

- caractere introduse de la consolă,
- caractere din vechea linie, în cazul în care de la consolă se introduce caracterul "^".

Caracterele deja introduse în noua linie, (și afișate pe ecran/tipărite la consolă), pot fi șterse unul câte unul cu BACKSPACE (08H) sau RUBOUT (7FH). Noua variantă a liniei de text este construită în bufferul de intrare al subrutinei GET. Corecția se încheie în momentul introducerii în noua linie a caracterului CR, fie de la consolă fie provenind din vechea linie.

Odată obținută noua formă a liniei curente, editorul trece la ștergerea vechii linii din text și inserarea celei noi ca și în cazul comenzii INSERT.

De o tratare specială se bucură corecția primei, penultimei și ultimei linii din text deoarece ajustarea pointerilor și a contorului de linii se face în mod diferit.

k. Put [nn]

Are ca efect deplasarea într-o zonă de salvare a unui număr de nn linii, începând cu linia curentă, și deplasarea pointerului pe ultima linie salvată.

l. GET :

Are ca efect inserarea în text, după linia curentă, a liniei depuse în zona de salvare printr-o comandă PUT și deplasarea pointerului pe ultima linie inserată. Comanda este importantă și nu este recunoscută în cazul în care nu au fost depuse linii de text în zona de salvare, printr-o comandă PUT anterioară.

Aceste două comenzi sînt deosebit de utile deoarece ele permit:

- deplasarea unui bloc întreg de text dintr-o zonă în alta a unui fișier și prin aceasta reorganizarea sa, fără rescrierea liniilor respective;
- deplasarea unui bloc întreg de text dintr-un fișier în altul. La comanda Quit, de revenire din editor în MICRODOS, zona de salvare nu este distrusă. La intrare în programul EDITOR, după citirea de pe disc a unui alt fișier, operatorului i se cere permisiunea de ștergere a zonei de salvare. El poate astfel introduce blocul de text salvat printr-o comandă PUT în noul fișier.

Toate comenzile, care au ca efect deplasarea pointerului de intrare, tipăresc noua linie curentă cu numărul ei.

m. Quit

Are ca efect transferarea controlului către programul apelant.

În continuare va fi prezentată subrutina principală de interfață operator.

6.3.5. Subrutina GET

Subrutina GET este calea principală de intrare, atât pentru introducerea comenzilor, cât și pentru introducerea textului, în cazul editorului.

Această subrutină emite un caracter prompter, apoi acceptă caractere de la consolă pe care le depune succesiv într-o zonă de memorie, INPUT BUFFER, pînă la introducerea caracterului CR. Se execută apoi revenirea în programul apelant, avînd în registrul acumulator primul caracter introdus (pentru identificarea rapidă a unei comenzi) iar în registrul B, lungimea liniei introduse.

O tratare specială o au caracterele BACKSPACE (08H), RUBOUT (7FH) și semnul exclamării (21H).

Caracterul BS este transmis ca atare la perifericul asignat ca ieșire și are ca efect decrementarea contorului de caractere și a pointerului de intrare INPUT POINTER (ștergerea ultimului dintre caracterele deja introduse în linie). Acesta este un mod comod de a corecta o linie în cursul introducerii ei, atunci cînd perifericul de ieșire este un display.

Corecția liniei în acest mod ar fi dificilă atunci cînd se lucrează cu imprimanta, deoarece, pe de o parte aceasta nu are un cursor care să indice locul unde urmează să fie tipărit următorul caracter, iar pe de altă parte prin deplasarea înapoi a capului de imprimare caracterele nou introduse ar fi tipărite peste cele vechi, făcînd greoaie aprecierea conținutului liniei.

Din motivul de mai sus, s-a adoptat încă un caracter cu aceeași funcție ca și backspace (rubout=7FH), care diferă de primul doar prin modul de afișare a corecției; la perifericul de ieșire se transmite caracterul șters, prin aceasta evitîndu-se supra-imprimarea. Astfel, pe imprimantă, o linie corectă are următorul aspect:

```
tastatură      - ACEASTA ESTE OC_ LIMIE__NIE
tipărire text - ACEASTA ESTE OCC LIMIEEIMNIE
efectiv
introdus       - ACEASTA ESTE O LINIE
```

_ = rubout

Caracterul "!" are ca efect anularea întregii linii în-




Fig.6.7. Subrutina GET

trebuse pînă în acel moment, prin reinițializarea pointerului și a contorului de caractere (caracter "line delete").

Organigrama subrutinei este prezentată în fig.6.7.

6.3.6. Considerații generale asupra sistemului de operare și editorului

Sistemul de operare și editorul sînt rezidente permanente în RAM și ocupă un spațiu de numai 3,5 KO. Concentrarea într-un spațiu atît de restrîns a fost posibilă prin:

a. - Alcătuirea tuturor comenzilor ca subrutine, astfel încît să poată fi apelate din orice punct al programului. De exemplu comenzilor Output din MICRODOS, EDITOR și TEST INTERPRETER le corespunde aceeași subrutină.

b. - Realizarea modulară a programului, bazat pe subrutine generale, cu grad crescînd de complexitate și puncte de intrare multiple.

c. - Existența unei singure rutine de tratare a erorilor, comună tuturor programelor. Acestei rutine i se modifică dinamic valorile cu care trebuie reinițializați anumiți parametri, ca de pildă stiva și punctul de revenire.

Editorul oferă maximum de flexibilitate și simplitate în operare, fiind (prin structura subrutinei de interfață operator și prin comenzile PUT și GET) ^{superior} editorului cu care este livrat sistemul de operare ISIS-II (INTEL) respectiv SFDX-18 (microcalculatorul M18-FCE) [INTE76], [FCE78]. Din aceste puncte de vedere, el este comparabil cu editoarele ce însoțesc sistemele de operare pentru procesoare din clasele superioare, cum ar fi MCS.10 (Zilog), sau RSX-11 (DEC) [DEC77], [ZILO77].

Cu deosebită grijă au fost tratate toate cazurile de operare eronată, în așa fel încît să se evite pierderea textului introdus în memorie sau distrugerea unui fișier. Operatorul este informat întotdeauna asupra tipului de eroare comisă, astfel încît el poate repeta comanda dorită.

S-a avut în vedere acest lucru pentru a face posibilă exploatarea familiei de teste numai de către personalul cu calificare medie.

Sistemul de operare, în ciuda simplității sale, satisface complet necesitățile familiei de teste realizate de

I.T.C., filiala Timișoara.

6.4. Structura interpretorului

6.4.1. Descriere generală

Ca și sistemul de operare MICRODOS, interpretorul pentru limbajul de test MTL are o structură modulară, reprezentată în fig.6.8.




Fig.6.8. Structura interpretorului

După inițializare se face o primă analiză a programului și se completează tabela de etichete. În cazul unei erori grosolane (etichetă multidefinită, tabelă plină), se trece în regimul de dialog special destinat acestui scop. În acest regim

sînt acceptate numai acele comenzi care pot duce la modificarea programului existent în memorie, sau revenire în MICRODOS (citire program de pe disc și editare).

Dacă la completarea tabelii de etichete nu s-au detectat erori, se intră în regimul de dialog operator, în care se acceptă comenzi.

În urma unora dintre comenzi, interpretorul intră în bucla de reluare program, care cuprinde interpretarea și execuția programului, linie cu linie, în mai multe etape:

- filtrarea tuturor caracterelor din linie pînă la începutul zonei instrucție
- identificarea instrucției
- apel la subrutina specifică de execuție a instrucției, aceasta interpretează zona operand și execută propriu-zis instrucția
- avansul pointerului de linie pe linia următoare și reluarea buclei.

Interpretorul acceptă, așa cum a fost expus în capitolul 6.2.1 următoarele întreruperi:

- STOP - oprire rulare program și revenire în regimul de dialog
- START - lansare în execuție a programului de test începînd cu linia 1. Echivalentă cu comanda RUN
- RELUARE - relansare în execuție a programului de la linia curentă, după o oprire programată. Echivalentă cu comanda GO
- ERH - Eroare hard. Această întrerupere este furnizată de baza de timp, (de către un dispozitiv tip watch-dog), sau de către cuplor, pentru a semnaliza regimuri anormale ale acestora.
- TT - terminare secvență test a procesorului rapid.
- TEMP - cerere de temporizare din partea procesorului rapid. Temporizările lungi sînt realizate de către microprocesor, fiind programate în durată cu instrucția FPW

Din punct de vedere al întreruperilor sistemul se poate afla în una din următoarele 4 stări:

STAREA 0

Nu este acceptată nici una din întreruperile de mai sus. Această stare este inițializată de către MICRODOS și este menținută pînă la intrarea în regimul normal de dialog (completare tabelă etichete, inițializări variabile etc.) și este refăcută de comenzile care duc la părăsirea (chiar și temporară) a interpretorului.

STAREA 1

Intreruperi acceptate: STOP, START, REL, ERH. Interpretorul se află în această stare în regimul de dialog operator.

STAREA 2

Intreruperi acceptate: STOP, ERH, TT. TEMP. Interpretorul se află în această stare numai pe durata execuției unui test de către procesorul rapid, adică o parte din timpul afectat instrucției COD.

STAREA 3

Intreruperi acceptate: STOP, ERH. Starea 3 apare pe durata rulării, mai puțin execuția instrucției COD și regimul de dialog.

Cele 4 stări sînt rezumate în tabelul 6.1.

Tabelul 6.1. Stările regimului de întreruperi.

Intr. Stare	TEMP	TT	ERH	REL	START	STOP	Masca
INTST0	NU	NU	NU	NU	NU	NU	1111 1111
INTST1	NU	NU	DA	DA	DA	DA	1111 0000
INTST2	DA	DA	DA	NU	NU	DA	1100 0110
INTST3	NU	NU	DA	NU	NU	DA	1111 0110

6.4.2. Comenzile interpretorului

În cazul în care, în cursul completării tabelii de etichete sau a reluării programului, s-au detectat erori în program, se intră într-un regim de dialog special destinat acestui caz. Sînt acceptate următoarele comenzi:

a. Quit - părăsirea interpretorului și transferul controlului către MICRODOS.

b. Editor - transferul temporar al controlului către EDITOR pentru modificarea programului aflat în memorie. În urma comenzii Quit din EDITOR, revenirea se face tot în INTERPRETER.

c. Input FILENAME

Citirea de pe disc a unui program.

Comenzile de mai sus sînt acceptate și în regimul normal de dialog.

Operatorul este avertizat asupra intrării în regimul de dialog pentru erori prin:

- tipărirea timpului de eroare și a liniei de program care o conține,
- tipărirea mesajului "MUST ENTER A FILE",
- schimbarea caracterului "Prompter",

În regimul normal de dialog operator sînt acceptate comenzile de mai sus, precum și:

d. Run

Are ca efect inițializarea procesorului rapid, a stivei interpretorului și a tuturor variabilelor, urmată de lansarea în execuție a programului, începînd cu linia 1.

e. Go - lansarea în execuție a programului începînd cu linia pe care a fost oprit.

f. Step - execuția unui pas (linie) de program.

g. Output perif.1 [perif.2] - asignare periferic ieșire; comandă identică cu cea din MICRODOS.

h. Print - tipărirea liniei ce urmează a fi executată.

i. Print M - validarea sau invalidarea execuției instrucției NAME (M = All sau M = Nothing).

j. Seria KA - introducerea seriei plăcii testate pentru a fi tipărită la execuția instrucției TITLE.

k. Bem - tipărirea/afisarea hărții de erori a plăcii.

Intreruperile START și RELUARE au rolul de comenzi, fiind echivalente cu RUN respectiv GO. Intreruperile STOP oprește rularea programului și decuplează sursele de alimentare ale plăcii.

6.4.3. Structura buclei de rulare program

Organigrama simplificată a acestei bucle - nucleul de bază al interpretorului - este prezentată în fig.6.9.

Ea prezintă în principal trei puncte de intrare, corespunzătoare comenzilor RUN, GO și STEP.

Ca urmare a comenzii RUN se execută întâi o secvență de inițializare a procesorului rapid urmată de inițializarea unor variabile ale sistemului:

- stiva instrucțiilor CALL.
- pointerul de linii.
- fanion pentru execuția pas cu pas.
- bufferele de text ale instrucțiilor TITLE și NAME.

După câteva operații se trece la interpretarea liniei curente. Dacă aceasta nu conține câmp instrucție se deplasează pointerul pe linia următoare și se reia această buclă internă.

În cazul în care există câmp instrucție se apelează subrutina de identificare a instrucției.

Dacă rezultatul este pozitiv, după verificarea fanionului SSTFLG se trece la execuția propriu-zisă a instrucției.

Fiecărei instrucții îi corespunde o subrutină a cărei adresă este furnizată de subrutina de identificare a instrucției. Se avansează pointerul de linie și se revine în punctul INT01.

În cazul în care fanionul SSTFLG a fost 1 s-a tipărit linia respectivă înainte de execuția ei.

Se face o nouă verificare a acestui fanion. Dacă el este "1" (pas cu pas) se iese din buclă, se anulează fanionul, deoarece pasul a fost executat și se revine la regimul de dialog operator.

Similară este parcurgerea buclei pentru cazul comenzii STEP care poziționează pe "1" fanionul SSTFLG sau GO, care permite reluarea rulării programului începând cu linia următoare, fără inițializarea variabilelor.

În această buclă principală există două posibilități de ieșire cu eroare

- întâlnirea mărcii de sfârșit de fisier
- nerecunoașterea setului de caractere din câmpul instrucțiune (instrucție necunoscută).




Fig.6.9. Organigrama simplificată a buclei de rulare program

De asemenea, fiecare subrutină de execuție a instrucției face verificarea sintactică a câmpului operand, transferind controlul unei proceduri unice, în cazul sesizării unei erori.

Toate aceste erori, cuprinse în programul sursă, determină reinițializarea procesorului rapid și a surselor programabile și apoi intrarea în regimul de dialog special, amintit anterior.

Ieșirea normală din buclă, cu afișarea rezultatului testării, este determinată de instrucția END.

În afară de aceasta, există instrucțiuni care produc ieșirea temporară din buclă (oprirea rulării) și intrarea în dialog, de pildă STP, OPI și, în anumite condiții, instrucțiunea COD.

6.4.5. Prezentarea rezultatelor testării

Rezultatele testării pot fi prezentate pe durata rulării programului, în mai multe moduri, funcție de poziția unor chei de pe panoul de comandă.

a. La terminarea fiecărui test (cod), în cursul căreia au fost detectate erori, se tipărește o linie care conține

- parametrii codului sau ai erorii, după caz, de pildă ;valoarea constantei de temporizare, dacă s-au executat temporizări, sau rangurile liniilor de adrese defecte la teste AFP,

- localizarea erorii în jumătatea inferioară sau superioară a cuvântului de date,

- numele codului,

- valorile tensiunilor de alimentare.

Această tipărire poate fi inhibată prin poziționarea unei chei de pe panou.

b. La terminarea fiecărui test (cod), în cursul căruia au fost detectate erori, se tipărește harta cu C.I. de memorie defecte (BOARD ERROR MAP). Această tipărire este condiționată de poziția unei chei de pe panoul testorului.

c. În cursul execuției instrucției DEM se tipărește/afișează harta cumulativă a C.I. defecte, condiționată de poziția cheii CBM. de pe panou.

În toate cazurile în care tipărirea BEM se face numai pe display, se oprește bucla de rulare pentru interpretarea rezultatelor afișate. Relansarea se face de către operator, prin apăsarea tastei RELUARE. În cazul în care tipărirea se face numai, sau și, pe imprimantă rularea nu este oprită, sistemul putînd funcționa nesupravegheat.

d. La execuția instrucției END, rezultatul final testării (PASS/FAIL) este tipărit întotdeauna și pe imprimantă, indiferent care periferic este asignat ca periferic de ieșire.

Datorită facilităților de mai sus, sistemul de test duce la o productivitate foarte ridicată, prin utilizarea în următorul mod:

a. În prima etapă, de punere la punct și detectare a defectelor ferme, prin algoritmi de test de durată mică, este necesară afișarea foarte frecventă a BEM, practic după fiecare test. Se lucrează cu display-ul ca periferic de ieșire, deoarece afișarea unui BEM durează cca. 0,1 s, comparabil cu durata testelor.

b. După remedierea acestor defecte ferme, se trece la execuția testelor lungi, inhibînd tipărirea BEM după fiecare test și asignînd și imprimanta ca periferic de ieșire. Tipărirea unui BEM durează acum cca. 15 secunde (4 rînduri a 80 caractere), mult mai puțin decît durata testelor cu secvență de adresare de tip GALLOPING [DANC83a].

Această etapă durează cca. 30 minute pentru unități de memorie de 16 K cuvinte. Testorul poate lucra nesupravegheat, operatorul putînd părăsi locul de la consolă, în vederea remedierii defectelor constatate pe alte unități de memorie.

6.4.6. Implementarea instrucției COD

Această instrucțiune este cea mai complexă, din punct de vedere al execuției, dintre instrucțiunile limbajului MTL, fiind în fapt o macroinstrucțiune. Se reamintește sintaxa ei (4.48):

```
<instr. exec. secvență > ::=
    COD <sep> <nume cod > [ <sep> I ]
```

Execuția ei se face în mai multe etape, o enumerare simplificată fiind cea de mai jos:

- a. Inițializarea zonei de microprogram a procesorului rapid.
- b. Se verifică dacă cheile speciale pentru lansarea de la panou a anumitor coduri nu sînt active.
- c. Se identifică <nume cod> în tabela de coduri.
- d. Se încarcă microcodul (microprogramul) corespunzător în memoria de program a procesorului rapid.
- e. Se lansează în execuție codul și se așteaptă întreruperea de terminare a secvenței (TT) din partea procesorului rapid.
- f. Se interpretează rezultatul și se tipărește eroarea, dacă este cazul.
- g. Dacă întreruperea a fost de terminare parțială, atunci, după parcurgerea subrutinei de întrerupere specifică sau nespecifică, se încarcă următoarea secvență și se reia de la punctul e.

Deoarece instrucțiunea COD a fost implementată prin cca. 600 linii program la care se adaugă cca. 300 linii pentru subrutinele de încărcare microcod și afișare BEM, o prezentare detaliată nu-și are locul aici. Se va face doar o prezentare voit simplificată. Organigrama simplificată este prezentată în fig.6.10.

Pe durata execuției codului de către procesorul rapid, microprocesorul așteaptă în starea HALT întreruperea și terminarea secvenței (TT). A fost aleasă această modalitate deoarece permite servirea cea mai rapidă a cererii de întrerupere. Un test poate fi compus din una sau mai multe secvențe de test, care se încarcă și se execută succesiv, de către procesorul rapid. Întreruperea poate fi deci de două feluri, terminare parțială, sau terminare test. Acest lucru este marcat de poziția unui bit, dintr-un registru de stare al procesorului rapid.

Pentru anumite coduri, cum ar fi de pildă testul liniilor de adresă [DANC03a], [CHAS77a], [CHAS77b], este necesară interpretarea rezultatului, după terminarea fiecărei secvențe. Sînt necesare deci subrutine specifice fiecărui cod, în cazul în care acesta necesită o anume interpretare a rezultatelor




Fig. 6.10. Organigrama simplificată a subrutinei corespunzătoare instrucţiei CØD

testării, după fiecare secvență. Aceste subrutine vor fi denumite în continuare subrutine specifice. În cazul în care nu este necesară interpretarea rezultatelor după fiecare secvență, tratarea întreruperii este transferată unei subrutine ne-specifice, care încarcă următoarea secvență de microprogram și o lansează în execuție.

Există teste, pentru verificarea unor anumiți parametri ai selecției unităților de memorie, care trebuie să ducă la erori dacă unitatea testată este lipsită de defecte. Aceste coduri se vor numi inverse și se va ține seama de acest lucru în interpretarea rezultatelor.

Modul de reprezentare a parametrilor microcodului în tabela de coduri este original și asigură identificarea tipului de subrutină specifică/nespecifică, precum și a tipului de cod, normal/invers, printr-o tratare simplă și unitară.

```
DB 'NUMCOD' ; Numele codului (test pattern)
DW ADRCOD   ; Adresa din memorie unde se află micro-
              ; codul
DB TIP      ; Tipul algoritmului (normal/invers)
DW SSPEC    ; Adresa subrutinei specifice. Dacă
              ; SSPEC = 0000 se implică subrutina
              ; nespecifică
```

În cazul în care ^{în}momentul execuției instrucției COD este activă una din cheile pentru lansarea de la panou a unor teste speciale, (de stimulare în vederea depanării), se încarcă și se lansează codul cerut de la panou în regim infinit (cu autobucularea procesorului rapid). Operatorul este anunțat de acest lucru prin mesajul "START OF KEYBOARD TEST # n". În acest moment, cheile care condiționau tipărirea rezultatelor au semnificații diferite:

- anularea strobării adreselor
- anularea strobării datelor de intrare
- suprimarea regenerării comandate de testor
- suprimarea modului dialog (hand-shake), în cazul în care se testează module de memorie cu hand-shake, ce emit semnale tip BUSY și END OF CYCLE.

În acest caz nu se face avansul pointerului de linie, putându-se relansa alt cod în aceleași condiții de timing și tensiuni de alimentare, prin apăsarea tastei RELUARE.

6.5. Concluzii

Sistemul software, conceput de autor pentru testoarele de memorii din familia MOSTEST-03, este alcătuit din trei module :

- un sistem de operare pe disc flexibil,
- un editor de text interactiv, superior din multe puncte de vedere editoarelor uzuale implementate pe microprocesoare de 8 biți,
- un interpretor de test - executiv pentru limbajul de test MTL.

Programul sursă în limbaj de asamblare cuprinde cca. 6900 linii din care peste 6000 aparțin autorului. Prin combinarea tehnicilor de proiectare sus-jos și jos-sus ("top-down" și "down-top") care a dus la subrutine cu puncte de intrare multiple, apelabile din orice punct al programului, codul obiect propriu-zis a putut fi condensat într-un spațiu de numai 8.5 KO, la care se adaugă tabelele și variabilele sistemului precum și microcodurile, ajungând la un total de 16 KO. Sistemul necesită un minim de 24 KO RAM, pentru a putea fi rulat.

Proiectarea sistemului software a avut în vedere, în afara cerințelor de testare, în primul rând orientarea către utilizator și posibilitatea ca echipamentul să poată fi operat de personal cu calificare medie, adică acea sumă de caracteristici întrunite sub calificativul, asimilat ca atare, de "user friendly".

Autorul a adus mai multe contribuții originale, în ceea ce privește arhitectura sistemului software, metodele de implementare, dintre care unele au fost prezentate sumar în acest capitol. Ele se referă, în special la modul de implementare a corecțiilor în cadrul editorului, transformarea BCD - binar și binar - BCD (subrutinele CZHEX și CHEXZ care nu au fost prezentate în acest capitol), implementarea opțiunii pas cu pas în bucla de rulare program, implementarea instrucțiunii COD și tratarea unitară a codurilor și a întreruperilor. Este de asemenea, originală metoda de lansare a unor teste de la panoul testorului, cu modificarea condițiilor de stimulare a memoriei testate.

În anexa A5.e este prezentat un exemplu concret de rulare a unui program de test pe echipamentul MOSTEST-03D.

CAPITOLUL 7.

C O N C L U Z I I

Incepînd din anul 1970, anul fabricației primului calculator în care memoriile cu C.I. au înlocuit feritele, s-a constatat că problemele testării UM cu C.I. sînt esențial diferite de cele ale UM cu ferite, în primul rînd datorită imposibilității accesului la celula de memorare.

Au fost dezvoltate metode, atît pentru testarea 'GO/NO GO' cît și pentru diagnoza UM, în scopul identificării și remedierii defectelor.

Așa cum a demonstrat J.P.Hayes în anul 1975, o testare completă nu este posibilă, datorită numărului mare de stări pe care le poate avea o memorie. Este posibil, și probabil, ca un număr apreciabil de defecte, din clasa defectelor de sensibilitate la informația înscrisă (PSF), care au un timp de latență mare, să nu fie detectate în cursul testării.

Testarea trebuie să aibă ca prim scop eliminarea defectelor "certe" (cu timp de latență mic) și apoi eliminarea acestor defecte cu timp de latență mare ("soft errors") care au probabilitate de apariție mai redusă. Pentru ca acestea să fie cunoscute este necesară caracterizarea periodică a C.I. de memorie.

Pentru asigurarea unei rate cît mai mici a erorilor, producătorul are de ales între două variante: -o testare intensivă a UM, cu eliminarea tuturor C.I. de memorie care prezintă defecte și-aplicarea unor metode de corecție a erorilor. Aceasta din urmă poate să reducă rata erorilor cu cîteva ordine de mărime. Deși a doua metodă presupune existența unui număr sporit de C.I. în produsul finit ea poate conduce la consumuri specifice mai mici. Decizia de adoptare a uneia sau al-

teia dintre metode este de obicei de ordin economic.

În afară de problemele testării GO/NO GO a UM, lucrarea de față prezintă unele aspecte ale testării cu diagnoză a UM, în vederea identificării și remedierii defectelor.

Ca și în celelalte ramuri ale producției de sisteme și subansamble electronice, introducerea echipamentelor de testare automată duce la ridicarea productivității muncii, dar numai cu condiția implementării lor corecte în fluxul de producție. Pentru a obține efectele economice dorite, introducerea ETA trebuie să fie însoțită de schimbări în structura personalului și calificarea de deservire și întreținere. Aceste aspecte au fost prezentate în [LUFU82] și reluate de autor în [DANC03g].

*

*

*

Principalele contribuții ale autorului se referă la :

- prezentarea pentru prima oară în literatura noastră a funcționării C.I. de memorie RAM, statice și dinamice (anexa 1) și a defectelor acestora (capitolul 2 și anexa 1);

- analiza comparativă a performanțelor testelor utilizate pentru memorii RAM semiconductoare, pe baza datelor publicate în literatură (anexa 2);

- generalizarea algoritmului Srimi pentru diagnoza de adresă din UM, în așa fel încât să poată detecta și defecte de scurtcircuit între linii, atât pentru cazul dominanței de 0 (funcție logică SI) cât și pentru cazul dominanței de 1 (funcție logică SAU). (§ 4.5.2, 4.5.3);

- elaborarea unui algoritm original - SC - pentru diagnoza liniilor de adresă din UM, care permite identificarea defectelor de scurtcircuit între ele, separat de defectele de blocare, atât pentru cazul dominanței de 1 cât și de 0 (§ 4.6) Algoritmul a fost verificat atât prin simulare (§ 4.6.4 și anexele A4.a, A4.b) cât și prin implementarea sa efectivă pe calculatorul I 100 (§ 4.6.6). Au fost definite cerințele pe

care trebuie să le îndeplinească ETA pentru implementarea algoritmului SC (§4.6.5) și limitele de aplicabilitate, datorate deplasării nivelelor de "1" și "0" în cazul scurtcircuitului între un număr mare de linii (§ 4.7);

- a fost elaborat un aparat matematic original pentru descrierea defectelor de blocare și de scurtcircuit pe magistrale (§ 4.5);

- acest aparat matematic a fost utilizat la demonstrarea a 15 teoreme originale referitoare la algoritmul Srimi generalizat (T1 - T9, din § 4.5.2, § 4.5.3) și la algoritmul SC elaborat de autor (T10 - T15, din § 4.6). Teoremele T1 și T9 sînt valabile și pentru alți algoritmi de acest tip. A fost demonstrată pentru prima oară unicitatea mulțimilor de adrese pe care se poate desfășura acest tip de teste. Pînă în prezent alegerea acestor mulțimi de adrese se făcea intuitiv;

- au fost definite necesitățile software ale unui echipament de testare automată a memoriilor (§ 5.1, § 6.3.1);

- a fost elaborat un nou limbaj de nivel înalt, MTL, pentru testarea UM, orientat spre utilizator (capitolul 5); Acest limbaj, implementabil pe microprocesoare de 8 biți din familia 8080/8085 conține toate instrucțiunile necesare oricărui tip de stimulare/evaluare a unei unități de memorie. Prin preluarea de către executiv a unor funcții de stimulare/evaluare, numărul de instrucțiuni a putut fi redus, permițînd astfel reducerea lungimii programelor de test și a efortului de programare;

- a fost elaborat un sistem de software de bază, alcătuit din: sistem de operare pe disc flexibil, editor interactiv (§ 6.3) și executiv pentru limbajul MTL (§ 6.4). Programul sursă în limbaj de asamblare este prezentat în anexa A6. După încărcarea programului de pe disc, operarea sistemului de test se poate face în totalitate de la un panou de comandă, care conține numai 8 chei și trei taste. Cu ajutorul acestora din urmă se comandă lansarea în execuție și oprirea programului; nu mai este necesară nici o intervenție la consolă sistemului, ceea ce face posibilă operarea de către personal cu calificare medie sau joasă. Cu ajutorul cheilor de pe panou, operatorul poate influența desfășurarea programului, sau poate lansa un set particular de secvențe de stimulare pentru

depanare. Prin tratarea minuțioasă a tuturor erorilor posibile de operare și programare, acestea nu duc la distrugerea programului de test sau a rezultatelor parțiale ale testării. Prin utilizarea unor metode originale de implementare, spațiul de memorie ocupat a fost restrâns la 16.5 KO (din care 8 KO microcodurile - programe ale procesorului rapid de test) iar spațiul necesar rulării la cca.24 KO.

Sistemul software, conceput și realizat de autor, a fost implementat pe o familie de echipamente de testare automată a unităților de memorie. Aceste echipamente au fost realizate la I.T.C. filiala Timișoara. Dintre acestea, echipamentul MOSTEST-03D se află în exploatare la Fabrica de Memorii Electronice și Componente pentru Tehnica de Calcul, cu varianta sistemului software prezentată în această lucrare, de peste un an, cu rezultate deosebite în ceea ce privește siguranța în funcționare flexibilitatea și eficiența testării.

8. LISTA PRESCURTARILOR UTILIZATE

Ca orice domeniu tehnic, și în domeniul testării automate, viteza cu care pătrund noțiuni noi este mai mare decât cea cu care limba le poate traduce și asimila. În fața autorului au stat două alternative crearea de prescurtări noi, negeneralizate și utilizarea celor din limbile de proveniență a noțiunilor, utilizate deja pe larg de specialiști, atunci când o traducere a termenilor este încă ambiguă și negeneralizată. Pentru ușurința lecturii, autorul a ales varianta utilizării traducerii în limba română a noțiunilor concomitent cu utilizarea prescurtărilor utilizate în publicațiile de circulație internațională.

- AFP - diagrama adreselor defecte (Address fault plot)
- ATE - (Automatic Test Equipment) Echipament(e) de testare automată
- BEM - (Board Error Map) Harta erorilor pe modul (de memorie)
- CBB - circuit basculant bistabil
- CE - (Chip Enable) - idem CS
- CI - circuit integrat
- CPU - (Central Processing Unit) Unitate centrală
- CS - (Chip Select) Denumire a semnalului de selecție a CI de memorie, de obicei activ pe 0
- DUT - (Device under test) dispozitiv supus testării
- ETA - Echipamente de testare automată
- FDC - (Floppy disk controller) - interfața la unitatea de disc flexibil
- I/O - Intrare/Ieșire
- MTL - (Memory Test Language) Denumire a limbajului de testare a UM
- MUT - (Memory Under Test) Memoria supusă testării
- PIC - (Peripheral Input Output) Interfață programabilă de intrare/ieșire
- PSF - (Pattern Sensitive Fault) defect de sensibilitate la informația înscrisă
- RAM - (Random Access Memory) Memorie cu acces aleator

- RD - denumire a semnalului de CITIRE (de obicei activ pe zero)
- UC - unitate centrală
- UM - unitate de memorie
- UUT - (Unit under test) dispozitiv, ansamblu sau sistem supus testării
- WR - denumire a semnalului de INSCRIERE (de obicei activ pe zero)

9. BIBLIOGRAFIE

1. [ABB081] - R.Abbot et.al., "Equipping a line of memories with spare cells", Electronics, Vol.54, No.15, 28 July 1981, pp.127-130.
2. [ADAR80] - DR 12/30 Memory test System Description, Adar-Scientific Atlanta, Burlington, MA, 1980.
3. [AHO77] - A.V.Aho & J.D.Ullmann, Principles of Compiler Design, Addison - Wesley, Reading, MA, 1977.
4. [BALM82] - S.Balmez, "Generator de coduri programabile pentru testarea memoriilor MOS", în Primul simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 5-6 nov. 1982, vol.II, pp 227-231.
5. [BALT74] - V.Baltac, Optimizarea sistemelor de operare ale calculatoarelor numerice, Facla, Timișoara, 1974.
6. [BATR81] - I.G.Bătrana, Cercetări privind structura memoriilor sistemelor de calcul interactive, Teză de doctorat, Inst.Polit.T.V.Timișoara, 1981.
7. [BELL82] - "Leak Testing in Presence of Hydrogen May Cause RAM Failures", Test and Measurement World, June 1982, pp.18.
8. [BERE83] - R.Beresford and R.J.Kozma, "Perment and recovery stir U.S. industry to fight Japan", Electronics, Vol.56, No.13, June 30, 1983, pp.129-142.
9. [CAPA82] - D.Căpățînă et.al., "Translator LITEST/2 pentru echipamentul de testare automată FD-5051", în Primul simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 5-6 nov. 1982, vol.I, pp.285-294.
10. [CATI75] - E.Catier, "Les tests automatiques", EMI, 206/1.06.1975.
11. [CHAS77a] - J.Chase, "Computer Test Diagnostics for Memory Boards", Electronic Packaging and Production, Nov. 1977.
12. [CHAS77b] - J.Chase, "Computer Test Diagnostics for Memory Boards", Adar Ass. Inc., Internal Report, 1977

13. [CII72] - IRIS50, Manuel de maintenance, Tome 2, Programmes de test des organes centraux, CII, Nov. 1972.
14. [CLIF80] - R.A.Cliff, "Acceptable Testing of VLSI Components which contain Error Correctors", IEEE Trans.Comput., Vol.C-29, No.2, Feb. 1980, pp.125-134.
15. [COCK79] - D.Cocker, "An in-depth look at MOSTEK'S high performance MK4027", in MOSTEK Data Book, 1979
16. [CRET81] - V.Crețu, Stadiul actual al dezvoltării limbajelor de programare pentru mini și micro sisteme de calcul, I.P.T.V., Timișoara, 1981, Referat de doctorat.
17. [DANC80] - M.Dancău, C.Purice, "Monitor de 1 KO pentru un sistem cu I 8085", comunicare la Primul Simpozion Național de Teoria Sistemelor, Craiova, 14-15 nov. 1980.
18. [DANC82a] - M.G.Dancău, R.Telescu, A.Toma, M.Cotorcă, "Sistem de operare și editor pentru echipamente de testare automată", în Primul simpozion de tehnologii și echipamente de testare automată, Cluj Napoca, 5-6 nov.1982, Vol.I, pp.33-38.
19. [DANC82b] - M.G.Dancău, R.Telescu, A.Boboc, A.Toma, "Limbaj de test și interpretor pentru teste de memorii", în Primul simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 5-6 nov. 1982, Vol.I, pp.39-44.
20. [DANC83a] - M.G.Dancău, Probleme ale testării unităților de memorie RAM cu semiconductoare, I.P.T.V. Timișoara, 1983, Referat de doctorat.
21. [DANC83b] - M.G.Dancău, "Comments on Fault Location in a Semiconductor Random - Access Memory Unit", to be published in IEEE Trans.Comput.
22. [DANC83c] - M.G.Dancău, "Limbajul de test MTL - o descriere formală", comunicare la Al doilea simpozion de tehnologii și echipamente de testare automată Cluj-Napoca, 11-12 nov. 1983.
23. [DANC83d] - M.G.Dancău, "Posibilități de diagnosticare "in vivo" a unităților de memorie RAM", comunicare

la Al doilea simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 11-12 nov.1983.

24. [DANC83e] - M.G.Dancău, R.Telescu, M.Rimbasiu, "Testarea memoriilor RAM cu semiconductoare - o privire de ansamblu", comunicare la Al doilea simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 11-12 nov. 1983.
25. [DANC83f] - M.G.Dancău, M.Ivănescu, M.Rădiță, "O caracterizare a C.I. de memorie dinamice K565-PY3", comunicare la Al doilea simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 11-12 nov.1983.
26. [DANC83g] - M.G.Dancău, Probleme software în testarea automată a memoriilor RAM, I.P.T.V. Timișoara, 1983, Referat de doctorat.
27. [DEC77] - RSX-11M V.3.2, Utilities Procedures Manual, DEC, Maynard, MA, 1977.
28. [DUMI82] - D.Dumitraș, M.Poienar, "Limbaș specializat pentru testarea plăcilor echipate cu circuite LSI, LITEST/LSI", în Primul simpozion de tehnologii și echipamente de testare automată, Cluj Napoca, 5-6 nov. 1982, Vol.I, pp.96-99.
29. [ELIN81] - "Orientations nouvelles des circuits integrés, Electronique Industrielle, Vol.1, No.12, 15 mars. 1981, pp.21-24.
30. [ELKI80] - S.A.Elkind & D.P.Siewiorek, "Reliability and Performance of Error - Correcting Memory and Register Arrays", IEEE Trans.Comput., Vol.C-29, No.10, oct.1980, pp.920-927.
31. [FCE78] - M18 - Manual de utilizare, FCE, București, 1978.
32. [PEE78] - W.G.Pee, "Memory Testing", in Tutorial LSI Testing, 2-nd.ed., IEEE Comput.Soc., 1978, pp.51-56.
33. [FERR79] - A.V.Ferris - Prabhu, "Improving Memory Reliability Through Error Correction", Computer Design, Vol.18, No.7, July 1979, pp.137-144.

34. [GHER82] - E.Gherman, "Bază de timp programabilă", comunicare la Primul simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 5-6 nov. 1982.
35. [GLAN82a] - D.R.Glancy, "Computers Meet Test Equipment - and ATE is Born", Test & Measurement World, May 1982.
36. [GLAN82b] - D.R.Glancy, "Systems ATE, part.II. Exercising the Buy option", Test and Measurement World, June 1982, pp.28-32.
37. [GLAN82c] - D.R.Glancy, "The Present and Future of VLSI and ATE", Test and Measurement World, oct.1982, pp.17-24.
38. [GLAN82d] - D.R.Glancy, "ATE Software improves Man/Machine Interface", Test and Measurement World, Nov. 1982, pp.19-30.
39. [GREE82] - A.M.Greenspan, "Testing as a System", Test and Measurement World, June 1982, pp.8-9.
40. [GROS81] - F.Grosvalet, "Les fabricants de mémoires MOS tournent vers la redondance", Electronique industrielle, Vol.1, No.13, Avril. 1981, pp.45-47.
41. [HART73] - R.W.Hartenstein, "Elemente der Prüftechnik für digitale Schaltungen", Elektronik, No.4, 1973, pp.117-121.
42. [HAYE75] J.P.Hayes, "Detection of Pattern Sensitive Faults in Random - Access Memories", IEEE Trans. Comput., Vol.C-24, No.2, Feb. 1975, pp.150-157.
43. [HAYE80] - J.P.Hayes, "Testing Memories for Single - Cell Pattern - Sensitive Faults", IEEE Trans.Comput., Vol.C-29, No.3, March 1980, pp.249-254.
44. [HILL80] - F.J.Hill și G.R.Peterson, Calculatoare numerice, Hardware - structură și proiectare, Ed.Tehnică, București, 1980.
45. [HP82] - "Quality of Domestic RAMs Approaching Japanese Device Reliability", Test and Measurement World, Vol.2, No.2, Feb. 1982, pp.19.
46. [IBM82] - "IBM Report Recommends Best 64K DRAM Test Patterns", in Test and Measurement World, oct.1982 pp.11.

47. [IEEE78] - IEEE Standard, ATLAS Test Language, ANSI/IEEE Std. 416 - 1978, IEEE Inc., New York, 1978.
48. [INTE76] - ISIS II User's Guide, Intel Corp., Santa Clara, CA, 1976, Manual nb.9800306D.
49. [ITC 88] - "Program de testare a memoriei calculatorului I-100 DZKMA, ITC București. Livrat în lotul de teste hard pentru calculatorul I-100.
50. [KNAI77a] - J.Knaizuk, jr. & C.R.P.Hartmann, "An Algorithm for Testing Random - Access Memories", IEEE Trans.Comput., Vol.C-26, No.4, April 1977, pp.414-416.
51. [KNAI77b] - J.Knaizuk, jr. & C.R.P.Hartmann, "An Optimal Algorithm for Testing Stuck - at Faults in Random - Access Memories", IEEE Trans.Comput., Vol.C-26, No.11, Nov.1977, pp.1141-1144.
52. [KOPP76] - R.J.Koppel & I.Maltz, "Predicting the real costs of semiconductor memory systems", Electronics, Vol.49, 25, nov. 1976, pp.117-122.
53. [KOZM83] - R.J.Kozma, et.al., "World Market Surrey & Forecast", Electronics, Vol.56, No.1, Jan. 13, 1983, pp.125-156.
54. [LINE83] - J.R.Lineback, "MOSTEK offers 32-K-by-8 RAM", Electronics, Vol.56, No.17, 25 Aug. 1983, pp. 49-50.
55. [LUPU82] - I.Lupu, F.Covaciu, Gh.Mureșan, "Elaborarea programelor aplicative pentru echipamente de testare automată", în Primul simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, Vol.I, 1982, pp.303-306.
56. [LYMA83] - J.Lyman, "Moving probes replace Bed of nails", Electronics, Vol.56, No.13, June 30, 1983, pp. 177.
57. [MACR77] - "Selecting test patterns for 4K RAMs", A.N. 139, Macrodata Corp., Doc. No.10006539, Woodland Hills, CA, April 1977.
58. [MACR78] - M.D.-207 Test System and Application, Macrodata Corp., Woodland Hills, CA, 1978.

59. [MART75] - R.R.Martin & H.D.Frankel, "Electronic Disks in the 1980's", Computer, Vol.8, No.2, Feb. 1975, pp.24-30.
60. [MILN80] - W.Milnor & B.Johnson, "RAM maker's system tests ensure quality, free users", Electronics, Vol.53 No.26, Dec. 4, 1980, pp.142-144.
61. [MIRO82a] - C.Miron, A.Grieber, R.Vaida, "Manual LITEST I îmbunătățit", în Primul simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 1982, Vol.I, pp.29-31.
62. [MIRO82b] - C.Miron, A.Grieber, R.Vaida, "Programe de testare automată pentru plăci echipate cu circuite difitale", în Primul simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 1982, Vol.I, pp.31-32.
63. [MONT75] - J.Montois, "Séquences de test pour mémoires à semiconducteurs", EMI, 266/1-6-1975.
64. [NAGY82] - S.Nagy, F.Negru, L.Patakfalvi, "Un sistem software pentru ETA numerice", în Primul simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 5-6 nov.1982, vol.I, pp. 45-53.
65. [NAIR78] - R.Nair, S.M.Thathe & J.A.Abraham, "Efficient Algorithms for Testing Semiconductor Random - Access Memories", IEEE Trans.Comput., Vol.C-27, No.6, June 1978, pp.572-576.
66. [NAIR79] - R.Nair, "Comments on An Optimal Algorithm for Testing Stuck-at Faults in Random - Access Memories", IEEE Trans.Comput., Vol.C-28, No.3, March 1979, pp.258-261.
67. [PATA81] - L.Patakfalvi, Manual de programare în limbajul LITEST 2, IPA, Cluj-Napoca, 1981.
68. [PATA82] - L.Patakfalvi, "LITEST- 2 - limbaj de programare evaluat pentru testoarele din familia THETA", comunicare la Primul simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 5-6 nov. 1982.
69. [PENE72] - W.M.Peney & L.Lau, eds., MOS Integrated Circuits, Van Nostrand-Reinhold, New York, 1972.


70. [PHIL80] - C.M.Philpott, "Testing Logic on Memory Boards" Micro Control Comp., Publication 00048, Minneapolis, N.M., 1980.
71. [POSA79] - J.G.Posa, "Programming microcomputer systems with highlevel languages", Electronics, Jan. 18, 1979, pp.105-112.
72. [POSA81a] - J.G.Posa, "Soviet chips feature refined fabrication but mimic U.S.ICs", Electronics, Vol.54, No.8, Jan.81, pp.39-40.
73. [POSA81b] - J.G.Posa, "What to do when the bits go out", Electronics, Vol.54, No.15, 28 July 1981, pp. 117-120.
74. [PRED82] - A.Predoi, "Ingineria asistată de calculator", în Primul simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 5-6 nov. 1982, vol.I, pp.11-17.
75. [PROE79] - R.Proebsting, "Dynamic MOS RAMs", in MOSTEK Data Book, 1979.
76. [OWEN79a] - R.W.Owen, "Optimized testing of 16K RAMs", in MOSTEK Data Book, 1979.
77. [OWEN79b] - R.W.Owen, "A Testing philosophy for 16K dynamic memories", in MOSTEK Data Book, 1979.
78. [OWEN79c] - R.W.Owen, "Addressing consideration when testing the MK4027", in MOSTEK Data Book, 1979.
79. [RIMB82] - M.Rimbașiu, S.Balmez, "Evoluția aparaturii de testare a memoriilor MOS realizate la ITC Timișoara", comunicare la Primul simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 5-6 nov.1982.
80. [SCHE81] - F.A.Scherpenberg, "Static n-MOS RAM idles on trickle current", Electronics, Vol.54, No.2, 27 Jan. 1981, pp.129-132.
81. [SCHL78a] - Le Logiciel BASCH, Enertec-Schlumberger, St. Etienne, France, 1978.
82. [SCHL78b] - Le Logiciel Basch Instructions programmant les appareils du système, Enertec-Schlumberger, St.Etienne, France, 1978.
83. [SCHW81] - Ph.Schwartz, "Le defi des années 80: maintenir la productivité des testeurs LSI et VLSI", Elec-

- tronique industrielle, Vol.1, No.13, Avril.1981, pp.XXXVII-XLVII.
84. [SETH81] - S.C.Seth & K.Narayanaswamy, "A Graph Model for Pattern Sensitive Faults in Random-Access Memories", IEEE Trans.Comput., Vol.C-30, No.12, Dec. 1981, pp.973-977.
85. [SIRB82] - M.Sîrbu, "Testarea asistată de calculator, un procedeu tehnologic industrial, actual și de perspectivă", în Primul simpozion de tehnologii și echipamente de testare automată, Cluj-Napoca, 5-6 nov.1982, vol.I, pp.18-25.
86. [SMAY83] - M.C.Smayling & M.Maekwa, "256-K dynamic RAM is more than just an upgrade", Electronics, Vol.56, No.17, 25 aug. 1983, pp.135-137.
87. [SMIT81] - R.T.Smith, "Using a laser beam to substitute good cells for bad", Electronics, Vol.54, No.15, 28 July 1981, pp.131-134.
88. [SRIN78] V.D.Srini, "Fault location in a Semiconductor Random-Access Memory Unit", IEEE Trans.Comput., Vol.C-27, No.4, April 1978, pp.349-358.
89. [STON79] - P.Stone & J.F.McDermid, "Circuit Board Testing: Cost Effective Production Test and Troubleshooting", H.P.Journal, Vol.30, No.3, March 1979, pp.2-8.
90. [SUK80] - D.S.Suk & S.M.Reddy, "Test Procedures for a Class of Pattern Sensitive Faults in Semiconductor Random-Access Memories", IEEE Trans.Comput., Vol.C-29, No.6, June 1980, pp.419-429.
91. [SUK81] - D.S.Suk & S.M.Reddy, "A March Test for Functional Faults in Semiconductor RAMs", IEEE Trans. Comput., Vol.C-30, No.12, Dec.1981, pp.982-986.
92. [SUL81] - R.Sul and K.C.Hardee, "Designing static RAMs for yield as well as speed", Electronics, Vol.54, No.15, 28 July 1981, pp.212-226.
93. [TEKT74] - "Efficient testing of MOS 4K RAMs", Tektronix System Application Note 70K4.0, 1974.
94. [TELE82a] - R.Telescu, M.G.Dancău, MOSTEST-03D - Manual de utilizare, ITC, Timișoara, 1982.

95. [TELE82b] - R.Telescu, D.Vlăduțiu, M.Cotarcă, M.G.Dancău, "Microcalculator pe două plăchete orientat pe sistemul de test", în Primul simpozion de tehnologii și echipamente de testare automată", Cluj-Napoca, 5-6 nov.1982, vol.I, pp.120-125.
96. [VLAD82] - M.Vlăduțiu, Creșterea coeficientului de disponibilitate al echipamentelor automate de prelucrare a informației prin metode de testare neconvenționale, Teză de doctorat, I.P. București, 1982.
97. [WHIT83] - A.Whiteside, "VLSI test system grows in pin count and functionality", Electronics, Vol.56, No.11, May 31, 1983, pp.155-160.
98. [ZIL077] - MCS 1.0, Software User's Manual/preliminary/ Zilog, Cupertino, CA, March 1977.

A N E X A A.1CIRCUITE INTEGRATE DE MEMORIE RAM
STRUCTURA SI ORGANIZARE

După tehnologia în care sînt realizate celulele de memorare, CI de memorie RAM se pot clasifica în bipolare și MOS. La rîndul lor, C.I. MOS se împart în statice și dinamice după structura celulei de memorare.

A.1.1. Circuite de memorie staticeA.1.1.1. Celula de memorare în tehnologie bipolară

Schema tipică a unei celule bipolare de memorare este prezentată în fig.A1.1.




Fig.A1.1. Element de memorie bipolară statică.


Ea este formată în esență dintr-un bistabil cu două tranzistoare. Descrierea funcționării ei poate fi găsită în [HILL80, pp.64-68]

A.1.1.2 Celula de memorare statică MOS

Pe măsura evoluției tehnologiilor MOS au fost utilizate diverse scheme pentru celula de memorare


În fig.A1.2 este prezentată schema unei celule cu 8

tranzistoare. Tranzistoarele T_3 și T_4 au rolul de rezistențe de drenă. Bistabilul de memorare este format din tranzistoarele T_1 și T_2 .



A1.2. Celula de memorie statică cu 8 tranzistoare MOS

Figura A1.3 prezintă o celulă cu 6 tranzistoare, a cărei selecție se face printr-o singură linie de cuvânt, și care ocupă o arie mai mică.



A.1.3. Celula de memorie statică cu 6 tranzistoare MOS

Caracteristic celulelor statice este prezența a două linii de bit complementare.


Selecția celulelor se face prin aplicarea semnalelor logice 1 (logică negativă) pe cele 2 linii de selecție. Aceasta are ca efect conectarea drenelor tranzistoarelor T_1 și T_2 ale bistabilului la liniile de bit.

Inscrierea se face prin forțarea liniilor de bit în starea dorită.

Prin activarea liniei de cuvânt, tranzistoarele T_5 și T_6 conectează celula la liniile de bit [PENB72].

La celulele de mai sus rezistențele de drenă erau realizate cu tranzistoare MOS deoarece acestea ocupau o arie mai mică.

Pe măsură ce evoluția tehnologiei a permis realizarea de rezistențe de valori mari și de arie mică, acestea au înlocuit tranzistoarele MOS ca rezistențe de drenă.



A1.4. Celulă statică cu 4 tranzistoare MOS

Firma MOSTEK prezintă o celulă (fig.A1.4) vînd rezistențe din polisiliciu, valorile rezistențelor fiind de $5M\Omega$.

Recent a fost menționat în literatură [SCHE81] un C.I. de memorie MK48D02, $2k \times 8$ bit avînd rezistențele de drenă de valori de $10^{10}\Omega$, ceea ce permite reducerea semnificativă a curentului consumat.

A.1.1.3. Organizarea memoriilor RAM statice

Celulele de memorare statice sînt organizate sub formă de matrice. Se va prezenta organizarea memoriei 2147 de $4k \times 1$ bit (fig.A1.5).

După cum se poate observa, adresa reală în matrice a unei celule nu coincide cu adresa externă, fiind necesară o renumerotare a liniilor de adresă.


Acesta este un caz simplu, în care fiecare bit al adresei internă este funcție de un singur bit al adresei externe.

A.1.2. C.I. de memorie RAM dinamice

Circuitele integrate de memorie dinamice au apărut din necesitatea de a realiza capacități mai mari pe aceeași pastilă de siliciu, aria ocupată de o celulă dinamică fiind mai mică decît cea ocupată de o celulă statică realizată în aceeași tehnologie.

A.1.2.1. Celula de memorare dinamică

Spre deosebire de celula statică, elementul esențial al celulei dinamice îl constituie o capacitate, memorarea făcîndu-se prin încărcarea acestei capacități fie la tensiunea



A1.5. Schema bloc a memoriei 2147

de alimentare, fie la o tensiune nulă. Datorită curenților de scurgere ai capacității și a rezistenței finite în stare blocată a tranzistoarelor de acces, memorarea este limitată în timp. Este necesară reîncărcarea periodică a capacității fiecărei celule de memorare.

Primele celule dinamice erau formate din trei tranzistoare (fig.A1.6).

Pentru înscriere, prin activarea liniei de scriere cuvânt T1 trece în conducție iar tensiunea pe capacitate este adusă la valoarea tensiunii de pe linia de (scriere) bit.

Tensiunea pe capacitate constituie tensiunea grilă-drenă a tranzistorului T2. La citire, prin activarea liniei de citire cuvânt T3 trece în conducție. Funcție de valoarea




Fig. Al.6a. Celula dinamică a
C.I. INTEL 1103




Fig. Al.6b. Celula dinamică a
C.I. MOSTEK 4006

tensiunii pe capacitatea de memorare T2 este în conducție sau blocat și tensiunea de pe linia de (citire) bit este fie 0 (T2 în conducție) fie V_{DD} (T2 blocat). Diferența dintre tensiunile de pe linia de bit în cazul citirii de "0"-sau "1" este de ordinul tensiunii de alimentare V_{DD} ca și în cazul memoriilor statice. Citirea este nedistructivă, în sensul că sarcina acumulată pe capacitate nu este alterată prin citire.




Fig. Al.7. Celula dinamică cu un
tranzistor

Evoluția tehnologiei NMOS a permis trecerea la celule de memorare cu un singur tranzistor, (fig. Al.7) aria acestei celule fiind mai puțin de jumătate din aria celulei cu trei tranzistoare. Astfel aria celulei din C.I. MK4027 (4 k x 1) este de 1.008 mil^2 ($6.5 \times 10^{-4} \text{ mm}^2$) iar aria celulei din circuitul MK4116 (16 k x 1) este de $0,55 \text{ mil}^2$ ($3.55 \times 10^{-4} \text{ mm}^2$). Circuitele actuale au aria celulei și mai redusă.

Funcționarea acestei celule este descrisă în [PROE79]. Citirea celulei se face prin trecerea în stare de conducție a

tranzistorului T_c . Are loc o redistribuire a sarcinii între capacitatea de memorare și capacitatea liniei de bit. Aceasta din urmă este mult mai mare (cca 1 pF) față de cea a celulei (cca 0,04 pF) și semnalele culese pe linia de bit sînt de ordinul zecilor sau sutelor de mV. Citirea este distructivă.

Pentru a micșora capacitatea liniei de bit a fost necesară reducerea lungimii acestei linii și introducerea de amplificatoare de citire.

Se va prezenta în continuare organizarea și funcționarea C.I. de memorie la care matricea de celule de memorare este divizată în două submatrici complementare, deoarece aceasta este organizarea cea mai frecvent întâlnită astăzi.

A.1.2.2. Amplificatoare de citire statice

Funcționarea acestor amplificatoare este descrisă în [PROE79]. Schema unei coloane de celule este prezentată în fig.A1.8.

Reducerea capacității liniei de bit s-a făcut prin împărțirea ei în două și plasarea amplificatorului de citire la mijloc. Amplificatorul este diferențial cu reacție pozitivă, fiind activat de un tact intern. În continuare cele două jumătăți ale liniei de bit vor fi denumite ca linia de bit superioară și inferioară.

În stare de repaus, cele două linii de bit sînt echilibrate la aceeași tensiune. La declanșarea unui ciclu de memorie ele sînt lăsate pentru scurt timp să floueze, apoi, în urma activării unei linii de selecție rînd (linie cuvînt), toate celulele din rîndul selectat sînt conectate la liniile de bit superioare sau inferioare ale coloanelor respective. În fiecare coloană este selectată o singură celulă, fie din jumătatea superioară fie din cea inferioară. În urma trecerii în stare de conducție a tranzistorului celulei selectate are loc o redistribuire a sarcinii între capacitatea celulei și linia de bit (superioară sau inferioară). În cele ce urmează, prin tensiunea pe celulă se va înțelege diferența de potențial dintre armătura dinspre tranzistor a capacității și masă.




Fig.A1.8. Coloană de celule dinamice cu amplificator de citire static

va fi deci mai mică decât $0,25\text{ V}$.

După redistribuirea sarcinii pe cele două linii de bit, tranzistorul T5 este trecut în stare de conducție. Datorită reacției pozitive, a bistabilului format de T1 și T2 diferența

Dacă tensiunea înmagazinată pe celulă a fost apropiată de 0 ("Low") tensiunea rezultată pe linia de bit va fi mai coborâtă decât în cazul în care tensiunea pe celulă a fost apropiată de V_{DD} ("high"). Diferența dintre cele două valori ale tensiunii rezultate pe linia de bit este mai mică de $0,5\text{ V}$ datorită atenuării liniei de bit.

Fragmentul de linie de bit care nu are acces la celula selectată este conectat la o celulă fictivă (dummy cell). Această celulă este încărcată la o tensiune nulă în stare de repaus și are capacitatea egală cu jumătate din capacitatea celulelor de memorare. Ca urmare, tensiunea rezultată pe acest fragment de linie de bit va fi la jumătatea intervalului dintre tensiunile "high" și "low". Diferența de potențial dintre cele două fragmente de linie de bit

de potențial dintre nodurile A și B ajunge la o valoare a tensiunii de alimentare V_{DD} , nodul la care este conectată celula citită ajungând fie la potențialul V_{DD} fie la 0, după care tensiunea inițială pe celulă a fost mai mare sau mai mică decât $1/2 V_{DD}$. Are loc astfel reîncărcarea celulei citite la tensiunea anterioară.

Dacă celula citită face parte din coloana selectată atunci prin trecerea în conducție a tranzistorului T3, nodul A este conectat la linia de date.

Scrierea: Se presupune că se dorește înscrierea unei tensiuni V_{DD} în celula 64 și că această celulă a fost anterior în starea opusă.

După echilibrarea sarcinii pe liniile de bit și reîncărcarea celulelor în starea inițială, nodul A se află la potențial V_{DD} , iar nodul B la potențial 0.

Aducerea nodului B la potențial V_{DD} se face prin forțarea nodului A la potențial 0, procedând astfel bascularea bistabilului T1, T2. Ridicarea potențialului nodului B se face numai prin rezistența R2, cu T2 blocat. Valori mari ale acestor rezistențe duc la încărcarea lentă a capacității liniei de bit (ciclu de scriere lung) iar valori mici duc la creșterea excesivă a puterii disipate pe pastilă. Puterea disipată pe rezistențele R1 și R2 din toate amplificatoarele de citire este de obicei 50% din puterea totală disipată [PROE79].

Pentru a elimina acest inconvenient și amplificatorul de citire a fost realizat dinamic.

A.1.2.3. Amplificatoarele de citire dinamice

Schema unui astfel de amplificator este dată în fig.9, iar funcționarea sa este descrisă în [OWEN79a]. În stare de repaus cele două linii de bit sînt preîncărcate la V_{DD} iar celulele fictive la 0.

La inițierea unui ciclu de memorie, celula selectată este conectată la fragmentul său de linie de bit iar linia de bit complementară este conectată la celula fictivă. În urma redistribuirii de sarcină tensiunea pe linia de bit conecta-




Fig.A1.9. Coloană de celule dinamice cu amplificator de citire dinamic

și R2. Nu apare un consum suplimentar de curent pentru for-

tă la celula fictivă va fi $V_{DD} - 0,4V$. Tensiunea pe linia de bit conectată la celula selectată va fi cea $V_{DD} - 0,3V$ dacă tensiunea pe celulă a fost "high" și de cca $V_{DD} - 0,5V$ dacă tensiunea pe celulă a fost "low"

După redistribuirea sarcinii, T5 este trecut în stare de conducție, activând reacția pozitivă a bistabilului din T1 și T2. Datorită reacției pozitive, fragmentul de linie de bit care a avut o tensiune mai mică în urma citirii va fi forțat la o tensiune 0. Astfel dacă tensiunea pe celula citită a fost mai mică decât $1/2 \cdot V_{DD}$, în urma activării bistabilului T1, T2 celula va fi încercată la o tensiune nulă. Dacă tensiunea pe celula citită a fost mai mare decât $1/2 \cdot V_{DD}$, tensiunea rezultată pe ea va fi mai mare decât $V_{DD} - 0,4V$. Se observă că prin citirea rândului respectiv de celule, toate celulele rândului sînt regenerate.

Scrierea: Pentru înscrisiere a fost necesară introducerea liniei de date complementare. La înscrisiere, se forțează în nodul A informația dorită iar în nodul B informația complementară. Linia de date complementară îndeplinește în acest caz rolul rezisten-

țarea bistabilului T1, T2 deoarece acesta nu are rezistențe de drenă.

Două defecte sînt specifice acestor tipuri de amplificatoare de citire. Primul apare în cazul echilibrării imperfecte ale celor două fragmente de linii de bit, potențialul lor inițial depinzînd de potențialul din ciclul precedent. Acesta face ca rezultatul unei citiri să depindă de rezultatul citirii din ciclul anterior. În cazul unei serii de citiri succesive care duc amplificatorul în aceeași stare (de pildă nodul A - "low" și nodul B - "high", dezechilibrul se cumulează și există posibilitatea ca amplificatorul să interpreteze greșit o citire care ar trebui să-l ducă în starea opusă.

Al doilea tip de defect, constînd în asimetria ansamblului format de amplificator, linii de bit și celule fictive, se manifestă cu precădere atunci cînd între încărcarea și citirea unei celule este modificată tensiunea de alimentare V_{DD} . De exemplu, o celulă este încărcată la tensiunea V_{DDmin} . După expirarea timpului de regenerare, tensiunea pe celulă va fi $\frac{1}{2} V_{DDmin} + U_c$. Citirea se face practic prin compararea cu o tensiune de referință $U_{ref} = \frac{1}{2} V_{DD}$. Dacă citirea se face avînd circuitul alimentat la V_{DDmax} atunci există posibilitatea ca

$$U_c = \frac{1}{2} V_{DDmin} + U_c < \frac{1}{2} V_{DDmax}$$

și conținutul celulei este interpretat ca fiind starea complementară.

Este necesară precizarea că este vorba de citirea internă a celulei respective. În orice ciclu de memorie sînt citite intern toate celulele dintr-un rînd.

A.1.2.4. Organizarea C.I. de memorie dinamice

După cum s-a arătat mai sus, este avantajoasă utilizarea celulelor de memorare cu un singur tranzistor și amplificatoare diferențiale de citire. Aceasta duce la împărțirea matricii de celule în două jumătăți una dintre ele memorînd informația în logică negativă.

Firme care nu utilizează amplificatoare dinamice, au împărțit chiar în 4 matricea pentru scurtarea liniilor de bit. În fig.A.1.10, este prezentată structura memoriei INTEL 2116 (16Kx1). [OWEN79b].

O structură cu două matrici de memorare și amplificatoare de citire dinamice este cea a memoriei MK 4116 (MOSTEK) [OWEN79b] prezentată în fig.A1.11. De menționat că și C.I. de memorie fabricate în URSS au aceeași structură [POSA81a].




Fig.A1.10. Structura memoriei INTEL 2116




Fig.A1.11. Structura memoriei MOSTEK MK 4116

STEFAN P
T
BULETIN

Si la C.I. de memorie dinamice adresa internă a unei celule este diferită de adresa externă. Mai mult, fiecare bit al adresei interne poate fi funcție de mai mulți biți ai adresei externe. Deoarece mulți algoritmi de test verifică sensibilități între celule fizic adiacente, este necesară adresarea topologică. Înțelegându-se prin aceasta că circuitului testat nu i se aplică cuvântul de adresă Y,X generat de dispozitivul de test ci o transformată a acestuia, în așa fel încât să fie adresată celula cu adresa internă Y,X.

[COCK79] indică transformarea necesară pentru C.I. de memorie MK4027 (fig.A1.12).




Fig.A1.12. Transformările necesare pentru adresarea topologică în C.I. MOSTEK MK 4027

Pentru memoria MK 4116 [OWEN79c] indică următoarea metodologie. În primul rând este necesară o rememorare a pinilor de adresă, conform tabelului de mai jos.

Pentru o adresare topologică este necesară apoi transformarea adreselor conform schemei din fig.A1.13.

Problema adresării topologice este mai complexă la actualele C.I. de foarte mare capacitate (64K, 256K). La aceste C.I. există rânduri și coloane de celule suplimentare cu care

Nr. pin	Denumire în foaia de catalog	Funcție reală
13	A6	A0
10	A5	A1
11	A4	A2
12	A3	A3
7	A1	A4
6	A2	A5
5	A0	A6




Fig.A1.13. Transformările necesare pentru adresarea topologică în C.I. MOSTEK MK 4116

se înlocuiesc rândurile (coloanele în care s-au descoperit defecte în cursul testării pastilei la producător). Se obține astfel o scădere spectaculoasă a numărului de pastile rebut întrucât topologia internă diferă de la o pastilă la alta iar timpul de acces crește cu cca. 5 ns în cazul utilizării coloanelor (rândurilor suplimentare) [POBA81b], [SUI81], [ABE081]. Conectarea rândurilor (coloanelor suplimentare), în locul celor defecte (reconfigurarea decodificatoarelor) se face prin

fuzibile care sînt programate în cursul testării pastilei sau cu ajutorul laserului. O comparație între cele două metode este făcută de [SMITH81]. Firma MOSTEK a prevăzut la un C.I. static 16K x 1 o funcție "roll-call" [POSA81b]. Pentru a activa această funcție se activează într-un nod nestandard semnalele de control. Ieșirea C.I. va fi "1" numai în cazul în care coloana adresată a fost înlocuită cu una din coloanele de rezervă.

La ora actuală (25 aug.1983) C.I. de 64K de memorie RAM sînt produse în mod curent, atît în varianta 64K x 1 cît și 16K x 4. Mai multe firme au prezentat deja prototipuri sau eșantioane de C.I. de 256K dar numai T.I. și MOSTEK le oferă în producție de serie, deocamdată în configurația 64K x 4 (T.I.) și 32K x 8 (MOSTEK) [LINE83]. Aceste configurații sînt mai ușor testabile decît cea de 256K x 1. Modificările tehnologice introduse în fabricația memoriilor odată cu C.I. de 256K RAM sînt prezentate în [SMAY83].

A.1.3. Concluzii

Circuitele integrate de memorie RAM statice sînt simplu de utilizat, schemele pentru comanda lor fiind compuse doar din circuite combinaționale. Densitatea acestor circuite este mai mică decît a celor dinamice. Sub aspectul prețului, un C.I. de memorie static este echivalent cu un C.I. de memorie dinamic cu o capacitate de 4 ori mai mare.

Circuitele dinamice permit o densitate foarte mare, existînd astăzi circuite de 64Kilobiți. Schemele de comandă sînt complexe, în special datorită faptului că fiecare rînd de celule trebuie regenerat la un interval de 2 ms. Se reduce astfel coeficientul de disponibilitate cu 2 - 5%. Ele sînt însă avantajoase sub aspectul prețului și al puterii consumate. Sînt recomandate de aceea pentru unități de memorie de capacitate mare.

A N E X A A.2TESTE STANDARD PENTRU MEMORII RAM
SEMICONDUCTOARE

Algoritmii de test s-au dezvoltat odată cu evoluția memoriilor semiconductoare. In cele ce urmează se va face o prezentare a lor și a defectelor pe care le pot detecta.

Memoria poate fi privită ca o mașină secvențială avînd 2^N stări [HAYE75]. Procedurile de test bazate pe metodele de identificare a mașinii secvențiale, de tipul [HAYE75] pot pune în evidență toate defectele teoretic detectabile dar aplicarea lor practică este exclusă datorită numărului mare de stări. In testarea memoriilor se utilizează proceduri algoritmice, care pot fi clasificate în proceduri "ad hoc" [VLAD82] pentru detectarea anumitor clase de defecte și proceduri elaborate pe baza unor modele de defecte mai restrictive decît modelul Hayes ([KNAI77a], [KNAI77b], [NAIR78], [NAIR79], [SUK81]). Aceste proceduri algoritmice vor fi prezentate în continuare.

W.G.Pee [PEE78] consideră că pentru memoriile dinamice cu organizare 4096×1 următoarele defecte posibile trebuie verificate

Unicitatea adresei

Viteza decodificatoarelor de adresă

Perturbări ale celulei

Perturbări ale celulelor adiacente

Perturbări ale coloanelor

Perturbări ale coloanelor adiacente

Perturbări ale rîndurilor

Perturbări ale rîndurilor adiacente

Sensibilitatea la informație

Revenirea după scriere

Regenerarea

In afară de defectele posibile de mai sus alți autori [TEKT74], [MONF76], [MACR77] consideră că mai trebuie testate

- scrierile multiple

- revenirea amplificatoarelor de citire.

În cele ce urmează va fi explicată semnificația acestor defecte

Unicitatea adresei. Prin verificarea unicității adresei se înțelege verificarea existenței fiecărei celule de memorare ca o entitate unică, separat adresabilă. Neîndeplinirea acestei condiții poate fi cauzată fie de defecte ale matricii de celule de memorare, de defecte a unor amplificatoare de citire sau ale decodificatoarelor care pot avea linii blocate pe 1 sau 0 sau în scurtcircuit. Viteza de comutare a decodificatoarelor de adresă depinde atât de starea anterioară cât și de starea următoare, în care se comută. În fig. A3.1 și A3.2 se poate observa reducerea semnificativă a domeniului de funcționare pentru testul GALPAT a cărui secvență de adresare conține toate salturile de adresă posibile.

Prin perturbări ale celulei se înțeleg defectele de alterare a informației conținute de o celulă prin operații de scriere/citire efectuate asupra acelei celule.

Prin perturbări ale celulelor adiacente, ale coloanelor ale coloanelor adiacente, rândurilor, rândurilor adiacente se înțeleg defectele de alterare a informației conținute într-o celulă prin operații asupra unor celule dintr-o vecinătate a sa care este definită ca celulele adiacente, coloana ce conține celula respectivă, coloanele adiacente, rândul respectiv sau rândurile adiacente. Așa cum s-a menționat anterior, noțiunea de adiacență nu implică neapărat o relație de adiacență topologică fizică.

Sensibilitatea la informația conținută a fost analizată în capitolul 2.

Revenirea după un ciclu de scriere (Write Recovery) constă în capacitatea memoriilor de a efectua corect un ciclu de citire după unul sau mai multe cicluri de scriere. Actualele memorii semiconductoare de mare capacitate, utilizate în realizarea memoriilor operative nu mai prezintă de obicei acest tip de defect.

Regenerarea. Testarea regenerării constă în testarea capacității memoriei dinamice de a menține informația un timp dat (2 ms de obicei) la o temperatură (de obicei 70°C) conform specificației tehnice, fie a memoriei semiconductoare

controlate prin testare fie a unității de memorie realizate cu aceste memorii semiconductoare.

In principiu există două tipuri de teste pentru verificarea regenerării

1. In memorie se înscrie o configurație de date (considerată critică), apoi ea nu este activată un interval de timp dat, după care se verifică faptul că ea conține aceeași informație.

2. In memorie se înscrie o configurație de date, apoi memoria este acționată la frecvența de ciclu maximă, cu o asemenea secvență de adresare încât anumite rînduri să nu fie regenerate. După un interval de timp dat se verifică faptul că rîndurile care nu au fost regenerate nu au pierdut informația. Operația este repetată pînă cînd sînt testate toate rîndurile.

A doua metodă este utilizată cel mai des deoarece acționarea memoriei duce la încălzirea pastilei de siliciu, simulîndu-se funcționarea ei în condiții reale. Trebuie avut în vedere că timpul de menținere a informației se garantează pentru temperatura ambiantă și nu pentru temperatura pastilei de siliciu.

Aceste teste trebuie executate la o temperatură mai mare sau egală cu cea pentru care se garantează memoria.

Scrierile multiple pot fi datorate cuplajelor parazite dintre celule sau între linii ale decodificatoarelor de adresă, condiționate de cuplaje cu liniile de scriere.

Revenirea amplificatoarelor de citire. După citirea unui șir lung de 0 sau 1, amplificatoarele tind să păstreze aceeași stare. Defectul se manifestă prin incapacitatea amplificatoarelor de a citi un 1 după citirea unui șir lung de zero-uri sau invers.

Pentru fiecare din defectele de mai sus au fost dezvoltate teste care le detectează cu o probabilitate mai mare sau mai mică.

Inainte de a trece la prezentarea acestora sînt necesare cîteva precizări de terminologie.

Prin informație fundal (background) se înțelege starea de 0 sau 1 în care sînt aduse toate celulele înainte de execuția propriu-zisă a unui test. Vom nota informația fundal cu I.

Este posibilă o clasificare a secvențelor de adresare ale testelor pentru memoriile semiconductoare. In afară de secvența scriere-citire, cel mai frecvent sînt utilizate sec-

vențele de tip MARCH, GALLOPING și WALKING.

Secvența de tip MARCH se caracterizează prin faptul că pentru verificarea unei celule se execută o secvență tip citește I, scrie \bar{I} , citește \bar{I} , după care se trece la verificarea celulei următoare.

Secvența de tip GALLOPING, definită pe o mulțime N_i de celule care conține și celula C_i este caracterizată de faptul că pentru verificarea celulei C_i se înscrie în aceasta \bar{I} , apoi se citesc alternativ C_i și C_j , $C_j \in N_i$. Dacă n este numărul de celule din N_i , atunci secvența pentru verificarea unei celule conține $2(n-1)$ citiri. Înainte de a trece la verificarea următoarei celule se reduce celula C_i în starea I.

Secvența de tip WALKING, definită pe o mulțime N_i de celule care conține și celula C_i , constă în trecerea celulei C_i în starea \bar{I} și apoi verificarea stării tuturor celulelor din N_i . Înainte de a trece la verificarea celulei următoare, celula C_i este redusă în starea inițială.

Teste pentru verificarea memoriilor semiconductoare

În cele ce urmează vor fi tratate toate testele întâlnite în literatură. O sinteză a acestora, împreună cu timpurile în care ele se pot executa este prezentată în tabelul A2.10. Acest tabel a fost realizat prin completarea tabelului publicat de [FEE78] cu testele și clasele de defecte propuse de alți autori.

1. Testul checkerboard (tabla de șah) [MACR77].

Constă în înscrierea în memorie a unei informații tip tablă de șah și apoi verificarea ei.

Număr de cicluri = $4N$.

Testul descoperă cu o probabilitate destul de mică anumite defecte de sensibilitate la informație.

2. Testul MARCH [MARC77].

Defecte detectate

- ++ neîndeplinirea condiției de unicitate a adresei
- + perturbări ale celulei și celulelor adiacente

+ perturbări în cadrul coloanelor și al coloanelor adiacente.

Este testul cel mai răspândit pentru verificarea unicității adresei.

Număr de cicluri: $10N$.

Algoritm

1. Scrie 0 în celula i , $i=0,1,\dots,N-1$.

2. Citește I în celula i , scrie informația \bar{I} în celula $i=0,1,\dots,N-1$.

În urma acestui pas, memoria conține informația fundamental negativă.

3. Repetă pasul 2 în ordine inversă, începând cu celula $N-1$.

În urma acestui pas memoria conține informația fundamental inițială.

4. Inscribe un fundal de "1" și repetă pașii 2 și 3.

Pentru scurtarea acestui test, fără reducerea esențială a probabilității de detecție a defectelor a fost dezvoltat testul MARCH II [FEL78].

Număr de cicluri $7N$.

Algoritm

1. Inscribe informația fundamental 0.

2. Verifică fiecare celulă printr-o secvență, citește I , scrie \bar{I} , citește \bar{I} .

În urma acestui pas, informația fundamental este negativă.

3. Repetă pasul 2 (cu informația fundamental negativă).

3. Testul MOVI [FEL78]

Este o secvență de test constând din $\log_2(N)$ parcurgeri tip MARCH II ale memoriei, astfel încât fiecare rang de adresă să fie rangul cel mai puțin semnificativ al generatorului de adrese. $\log_2(N)$ este numărul de linii de adresă ale memoriei testate. Fiecare secvență de verificare tip MARCH II are 6 cicluri și, împreună cu înscrierea informației fundamental, numărul total de cicluri este $N(6 \log_2 N + 1)$.

4. Testul GALCOL (coloană galopantă)

Caracteristica acestui test este secvența de verifica-

re tip Galloping pentru toate celulele dintr-un rând.

Poate descoperi următoarele tipuri de defecte

- ++ viteză nesatisfăcătoare a decodificatorului de adrese coloane,
- + perturbări ale coloanei..

Prezentarea algoritmului se va face după [MACR77] deși există mai multe variante ale acestui test.

Număr de cicluri $2(3N^{3/2}+6N)$.

Algoritm

Pentru a satisface necesitățile de regenerare adresa celulei testate va fi avansată cu 3, citindu-se 2 celule între etapele de testare. Exemplificarea se va face pentru memoriei de 4K.

1. Se înscrie informația fundal "0".

2. Pentru a testa o celulă din coloana curentă se execută secvența

- se înscrie 1 în celula testată,
- se face o verificare tip GALLOPING pe celulele din


rîndul respectiv.

Ex. testare coloana 0, celula 0

 citește celula 0, citește celula 64

 citește celula 0, citește celula 64

 citește celula 0, citește celula 4032



- citește celula testată, apoi înscrie 1 pentru a reface fundalul original,

- citește următoarele 2 celule pentru a regenera rîndurile respective.

Repetă secvența de testare pentru toate celulele din coloana curentă.

3. Repetă pasul 2

pentru toate coloanele.

4. Se înscrie informația fundal "1" și se repetă pașii 2 și 3.

5. Testul GALROW (Rînd galopant)

Acest test se aseamănă cu cel anterior, cu deosebirea că secvența de verificare tip galloping se execută pe mulțimea celulelor dintr-o coloană. Datorită faptului că se execută citiri în fiecare rînd la intervale scurte, nu necesită regenerare dar nici nu poate detecta acest tip de defecte.

Poate detecta următoarele tipuri de defecte

- ++ viteză nesatisfăcătoare a decodificatorului de adresă de rînd (selecția rîndurilor)
- ++ perturbări ale rîndului
 - + perturbări ale celulelor și rîndurilor adiacente prin citire.

Număr de cicluri $4(N^{3/2} + 2N)$

Algoritm

1. Se înscrie informația de fundal 0 în toate celulele.
2. Pentru a testa o celulă din rîndul curent se execută secvența

- se înscrie I în celula testată
- se face o verificare tip GALLOPING pe celulele din coloana respectivă

Ex. testare rînd 0, celula 0

 citește celula 0, citește celula 1

 citește celula 0, citește celula 2

 .

 .

 .

 citește celula 0, citește celula 63

- se citește din nou celula testată, apoi se înscrie I pentru a reface fundalul original
- repetă secvența de verificare pentru toate celulele din rîndul curent.

3. Repetă pasul 2 pentru toate rîndurile.

4. Se înscrie informația de fundal 1 și se repetă pașii 2 și 3.

6. Testul GALDIA (Gallopant pe diagonală)

Acest test poate detecta următoarele tipuri de defecte

- ++ unicitatea adresei
- ++ viteza decodificatoarelor de adresă

+ perturbări ale celulei.

Pentru testul GALDIA se ^{o memorie}partizionează cu N celule în \sqrt{N} submulțimi, (diagonale, fiecare conținând \sqrt{N} celule). Fie x și y coordonatele unei celule, astfel încât adresa sa e dată de relația

$$\text{adr} = x + \sqrt{N} \cdot y \quad (\text{A2.1})$$

operația efectuându-se în mulțimea claselor de resturi modulo N .

Considerăm că operațiile de adunare efectuate asupra valorilor coordonatelor se efectuează în mulțimea claselor de resturi modulo \sqrt{N} .

$$B = x_B + \sqrt{N} \cdot y_B \quad (\text{A2.2})$$

Fie adresa unei celule. Adresele celorlalte celule din aceeași diagonală cu pantă pozitivă sînt date de relația

$$A(B, n) = [(x_B - n) \bmod \sqrt{N} + \sqrt{N}(y_B + n) \bmod \sqrt{N}] \bmod N \quad (\text{A2.3})$$

$$n=0, \dots, \sqrt{N}-1$$

Pentru o diagonală cu pantă negativă, relația este

$$A(B, N) = [(x_B + n) \bmod \sqrt{N} + \sqrt{N}(y_B - n) \bmod \sqrt{N}] \bmod N \quad (\text{A2.4})$$

$$n=0, 1, \dots, \sqrt{N}-1$$

De exemplu fie o memorie cu $N=64$.

0	8	16	24	32	40	48	56
1	9	17	25	33	41	49	57
2	10	18	26	34	42	50	58
3	11	19	27	35	43	51	59
4	12	20	28	36	44	52	60
5	13	21	29	37	45	53	61
6	14	22	30	38	46	54	62
7	15	23	31	39	47	55	63

A.2.2. Memoria M64

Se definesc următoarele 8 diagonale cu pantă pozitivă,
Tabelul A2.1. Diagonalele cu pantă pozitivă din M64.

0	15	22	29	36	43	50	57
1	8	23	30	37	44	51	58
2	9	16	31	38	45	52	59
3	10	17	24	39	46	53	60
4	11	18	25	32	47	54	61
5	12	19	26	33	40	55	62
6	13	20	27	34	41	48	63
7	14	21	28	35	42	49	56

și următoarele 8 diagonale cu pantă negativă.

Tabelul A2.2. Diagonalele cu pantă negativă din M64.

0	9	18	27	36	45	54	63
1	10	19	28	37	46	55	56
2	11	20	29	38	47	48	57
3	12	21	30	39	40	49	58
4	13	22	31	32	41	50	59
5	14	23	24	33	42	51	60
6	15	16	25	34	43	52	61
7	8	17	26	35	44	53	62

Esența testului de galloping pe diagonală este o secvență de verificare tip galloping pe mulțimea celulelor dintr-o diagonală definită conform relației (A2.3) sau (A2.4).

Număr de cicluri $4(N^{3/2} + 2N)$

Algoritm [MACR77 corectat]

1. Se înscrie informația de fundal "0"
2. Pentru a testa o celulă se execută
 - se înscrie 1 în celula testată
 - se face o verificare tip galloping pe diagonala respectivă

Ex. Verificarea celului 8 din M64

citește 0, citește 23 (n=1)

citește 8, citește 30 (n=2)

citește 8, citește 37 (n=3)

·
·
·

citește 8, citește 1 (n=7)

- se citește din nou celula testată apoi se înscrie I în ea, refăcând fundalul inițial,
 - se repetă secvența de mai sus pentru toate celulele.
3. Se înscrie informația de fundal "1" și se repetă pasul 2.

7. Testul WALKPAT [MONT75], [MACR77]

Acest test poate detecta următoarele tipuri de defecte

++ unicitatea adresei

+ perturbări în cadrul coloanelor

+ perturbări în coloanele adiacente.

Număr de cicluri $2(N^2+2N)$.

După cum se va observa din algoritmul acestui test, descoperă cu probabilitate maximă defecte de selecție multiplă sau celule nefuncționale (unicitatea adresei). Performanțele sale nu depășesc însă cu mult testul MARCH iar durata sa îl face prohibitiv pentru memorii cu capacitate mare. Neîndeplinirea condiției de unicitate a adresei este detectată cu aceeași probabilitate și de testul GALPAT care în plus scoate în evidență și alte tipuri de defecte. Din acest motiv este puțin utilizat.

Algoritm

1. Se înscrie informația de fundal "0"
2. Se înscrie \bar{I} în celula C_i și se citește starea tuturor celulelor.

Se înscrie I în celula C_i pentru a reface fundalul inițial.

Se repetă secvența de mai sus pentru $i=0,1,\dots,N-1$.

3. Se înscrie informația de fundal "1", și se repetă pasul 2.

8. Testul GALPAT [TEKT74], [MONT75], [MACR77]

Esența acestui test este că pentru verificarea unei celule se execută o secvență de verificare tip GALLOPING pe toa-

te celulele memoriei.

Defecte detectate

++ unicitatea adresei

++ viteza decodificatoarelor de adresă

++ perturbări în cadrul coloanelor

+ perturbări ale celulelor

+ perturbări ale celulelor adiacente

+ perturbări în cadrul coloanelor adiacente

Număr de cicluri $2(2N^2+N)$

Algoritm

1. Se înscrie informația de fundal "0"

2. Pentru verificarea celului C_i se execută secvența

- înscrie $\bar{1}$ în celula C_i

- se face o verificare tip Galloping pe toată memoria

Ex. Verificarea celului 22

citește celula 22, citește celula 23

citește celula 22, citește celula 24

.....

citește celula 22, citește celula N

citește celula 22, citește celula 0

citește celula 22, citește celula 1

.....

citește celula 22, citește celula 21

- înscrie 1 în C_i pentru a reface fundalul inițial.

Repetă secvența de mai sus pentru toate celulele.

3. Se înscrie informația fundal "1" și se repetă pasul

2.

9. Testul MASEST [MACR77]

Defecte detectate : nefuncționarea decodificatoarelor de adresă.

Număr de cicluri $10N$

Algoritm

1. Se înscrie o informație fundal de 0 și 1 alternativ.




Fig. A2.3.

2. Testează cele N celule, cu următoarea secvență pentru celula C_i .

Citește C_i , citește C_{N-1-i} , citește C_i




Fig.A2.4.

3. Citește toate celulele secvențial.




Fig.A2.5.

4. Inscribe informația de fundal complementară și repetă pașii 2 și 3.

10. Testul DIAPAT [MACR77]

Acest test a fost special conceput pentru testarea reverșii amplificatoarelor de citire.

Alți autori denumesc acest test "SHIFTED DIAGONAL" [REML74] sau "MOVING DIAGONAL" [OWEN79a].

Spre deosebire de testul GALDIA unde fiecare diagonală era formată din \sqrt{N} celule, pentru acest test diagonală este definită ca avînd între 1 și \sqrt{N} celule, existînd $2\sqrt{N}-1$ diagonale.

În fig.A2.6 sînt reprezentate diagonalele cu pantă pozitivă din M64.

Pentru diagonalele cu pantă pozitivă, care încep în celule din coloana 0, adresele celulelor din diagonală sînt date de relația

$$A = B + (\sqrt{N}-1)n, \quad n=0,1,2,\dots,\sqrt{N}-1 \quad (\text{A2.5})$$

Adresele de început ale diagonalelor care încep în rîndul $\sqrt{N}-1$, mai puțin cea care începe în celula $\sqrt{N}-1$ sînt date de relația

$$B = 2\sqrt{N}-1 + \sqrt{N} \cdot K \quad (\text{A2.6})$$




Fig.A2.6. Diagonalele cu pantă pozitivă din M64.
 Celulele marcate cu cercuri sînt celulele de început ale diagonalelor

Adresele celulelor din aceste diagonale sînt date de relația

$$A(n) = B + (\sqrt{N}-1)n, \quad n=0,1,2,\dots,(\sqrt{N}-2-k) \quad (A2.7)$$

În tabelul de mai jos sînt date diagonalele pozitive ale memoriei M64.

Tabelul A2.3 Diagonalele cu pantă pozitivă din M64.

0							
1	8						
2	9	16					
3	10	17	24				
4	11	18	25	32			
5	12	19	26	33	40		
6	13	20	27	34	41	48	
7	14	21	28	35	42	49	56
15	22	29	36	43	50	57	
23	30	37	44	51	58		
31	38	45	52	59			
39	46	53	60				
47	54	61					
55	62						
63							

Număr de cicluri : $2(2N^{3/2}+2N)$.

[MACR77] indică în mod eronat numărul de cicluri pentru acest test ca fiind $2(2N^{3/2}+5N^{1/2}+4N)$.

Algoritm pentru diagonale cu pantă pozitivă.

•Pasul 1. Se înscrie o informație fundal "0" în toate celulele.

•Pasul 2.

- se înscrie \bar{I} în diagonala curentă D_i

- se citesc toate celelalte diagonale (I)

Adresa diagonalei următoare se obține adunând $\sqrt{N}-1$ la adresa ultimului element din diagonala curentă.




Fig.A2.7. Testul DIAPAT - secv.de adresare

- se citește diagonala curentă \bar{I}

- se înscrie I în diagonala curentă pentru a reface informația fundal inițială.

Secvența de mai sus se repetă pentru fiecare diagonală.

•Pasul 3. Se înscrie informația fundal "1" în toate celulele și se repetă pasul 2.

11. Testul WAKCOL (Walking column) [MACR77]

Tipuri de defecte detectate:

++ perturbări în cadrul coloanei

++ revenire lentă a amplificatoarelor de citire.
 Numărul de cicluri $2(N^{3/2} + 3N)$.

Algoritm

- Pasul 1. Se înscrie o informație fundal "0".
- Pasul 2.
 - se înscrie $\bar{1}$ în toate celulele unei coloane
 - se citesc secvențial celelalte celule

0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0

Fig.A2.8. Testul WAKCOL - secvență de adresare

- se citesc celulele din coloana curentă
- se înscrie $\bar{1}$ în toate celulele coloanei curente pentru a reface informația fundal inițială.

Se repetă secvența de mai sus pentru toate coloanele.

- Pasul 3. Se înscrie informația fundal "1" și se repetă pasul 2.

12. Testul DUAL WAKOL [MACR77]

Tipuri de defecte detectate

- ++ perturbări în cadrul coloanelor
 - ++ revenire lentă a amplificatoarelor de citire.
- Nr.de cicluri $2[(1/2)N^{3/2} + 3N]$.

Algoritm

Pasul 1. Se înscrie informația fundal "0".

Pasul 2.

Fie j indicele curent al coloanelor testate la o trecere.

Se vor testa coloanele j și $j + \frac{1}{2} \cdot \sqrt{N}$, $j=0, 1, \dots, \frac{1}{2} \cdot \sqrt{N}-1$

- Se înscrie \bar{I} în coloanele j și $j + \frac{1}{2} \cdot \sqrt{N}$ (fig.A2.9).
- Se citesc secvențial toate celulele memoriei, începând cu coloana $j + \frac{1}{2} \cdot \sqrt{N} + 1$, (celula $\sqrt{N}(j + \frac{1}{2} \cdot \sqrt{N} + 1)$) (fig.A2.10)

0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0

Fig.A2.9. DUAL WAKOL Informația conținută

0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0
0	1	0	0	0	1	0	0

Fig.A2.10. DUAL WAKOL - Secvență de adresare

- Se înscrie I în coloanele j și $j + \frac{1}{2} \cdot \sqrt{N}$ pentru a reface fundalul original.

Se repetă secvența de mai sus pentru toate perechile de coloane.

Pasul 3. Se înscrie informația fundal "1" și se repetă pasul 2.

13. Testul HAFCOL [MACR77]

Acest test este similar cu testul WAKOL însă informația conținută în jumătatea inferioară a fiecărei coloane este complementul celei conținute în jumătatea superioară. În acest fel se ține seama de faptul că majoritatea memoriilor dinamice, înscriind o informație fundal identică în toate celulele, celulele din jumătatea inferioară vor fi în starea negată.

Tipuri de defecte detectate

++ perturbări în cadrul coloanelor

++ revenire lentă a amplificatoarelor de citire

Număr de cicluri $2(N^{3/2} + 3N)$.

Algoritm

•Pasul 1. Se înscrie o informație fundal care este "0" în fiecare celulă din jumătatea superioară a matricii și "1" în cea inferioară a (fig.A2.11).

•Pasul 2.

Pentru fiecare coloană se execută secvența.

- se înscrie în coloană curentă complementul stării așteptate a acelei coloane, \bar{I}

- se citesc secvențial toate celulele începând din coloana ce urmează după coloana curentă, inclusiv celulele din coloana curentă (fig.A2.12).

- se înscrie în coloana curentă informația inițială de fundal.

•Pasul 3.

Se înscrie în toată memoria informația de fundal complementară celei înscrise în pasul 1 și se repetă pasul 2.

14. Testul HAMPAT [MACR77]

Acest test detectează defecte de tipul scrierilor multiple în cadrul aceleiași coloane.

Număr de cicluri $2(N^{3/2} + 2N)$.

Algoritm

•Pasul 1. Se înscrie o informație fundal "0" în toată memoria.

0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1

Fig.A2.11. HAFCOL - Informația fundal

0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0
0	1	0	0	0	0	0	0
1	0	1	1	1	1	1	1
1	0	1	1	1	1	1	1
1	0	1	1	1	1	1	1
1	0	1	1	1	1	1	1

col curentă

Fig.A2.12. HAFCOL - Secvență de adresare

- Pasul 2.

Pentru fiecare coloană se repetă secvența:

Pentru fiecare celulă din coloana curentă se repetă secvența:

- scrie \bar{I} , scrie I, scrie \bar{I} în celula curentă
- se citesc toate celulele coloanei curente începând cu celula de după celula curentă (fig.A2.13) și inclusiv celula curentă,
- se înscrie I în celula curentă pentru a restabili informația fundal.

• Pasul 3.

Se înscrie informația fundal "1" și se repetă pasul 2.

0	θ_1	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0

— col curentă

Fig.A2.13. HAMPAT - Secvență de adresare

15. Testul DISTURBED WALKING ONE/ZERO [MONT75]

Acest test verifică faptul că fiecare celulă nu este perturbată de o operație de scriere/citire în celulele adiacente. Denumirea provine de la faptul că memoria conține un singur "1" care se deplasează, fiind perturbat la fiecare poziție.

Număr de cicluri: $2N(4+8K)$, K fiind numărul de activări a fiecărei celule adiacente.

Algoritm

Pasul 1.

- se înscrie informația fundal "0" în toate celulele.

Pasul 2.

- se înscrie în celula curentă \bar{I} .
- se efectuează K operații de citire și/sau scriere în

fiecare din celulele adiacente (fig.A2.14).




Fig.A2.14. DISTURBED WALKING ONE/ZERO - Secvență de adresare

- se citește celula curentă.
 - se înscrie 1 în celula curentă pentru a reface informația fundal inițială.
- Se repetă secvența de mai sus pentru toate celulele.
- Pasul 3.
 - se înscrie informația fundal "1" și se repetă pasul 2.

16. Testul X-Y complementat [MONT75]

[FEE78] denumește acest test ADDRESS COMPLIMENT, test de adresă complementată.

Defecte detectate:

- + viteză necorespunzătoare a decodificatoarelor de adresă

Număr de cicluri : 4N.


Caracteristic acestui test este secvența de adresare care se construiește în așa fel încât de la un ciclu la altul un număr maxim de linii de adresă să treacă în stare complementară

Adresa poate fi generată de un numărător, care numără de la 0 la $N/2-1$. A fiind valoarea curentă a numărătorului, se efectuează operații în celula A și \bar{A} .

Tabelul A2.4. Secvența de adresare X-Y complementat.

Numărul operației	Adresa la care se efectuează	A
0	0 0 0 0 0 0 0 0	0
1	1 1 1 1 1 1 1 1	
2	0 0 0 0 0 0 0 1	1
3	1 1 1 1 1 1 1 0	
4	0 0 0 0 0 0 1 0	2
5	1 1 1 1 1 1 0 1	
---	---	---
62	0 0 0 1 1 1 1 1	31
63	1 1 1 0 0 0 0 0	

În fig.A2.15a este prezentată secvența de adresare iar în fig.A2.15b în fiecare celulă din M64 s-a înscris numărul operației de scriere sau citire efectuată asupra acelei celule.



0	16	32	48	63	47	31	15
2	18	34	50	61	45	29	13
4	20	36	52	59	43	27	11
6	22	38	54	57	41	25	9
8	24	40	56	55	39	23	7
10	26	42	58	53	37	21	5
12	28	44	60	51	35	19	3
14	30	46	62	49	33	17	1

a.

b.

Fig.A2.15. X-Y Complementat - secvența de adresare

Algoritm

- se înscrie o informație tablă de șah sau paritatea adresei,
- se citește această informație
- se înscrie informația complementată
- se citește această informație.

Obs: [FEE78] definește secvența de adresare cu adresa complementată ca fiind o secvență în care de la un ciclu la altul toți biții de adresă în afară de unul basculează în starea complementară.

17. Testul GWR (Galloping Write Recovery) [MONT75],
[FEE73]

Defecte detectate:

- ++ unicitatea adresei
- ++ viteză nesatisfăcătoare a decodificatoarelor de adresă
- ++ perturbări în cadrul coloanei
- ++ revenire după ciclu 1 de înscriere

Număr de cicluri $2(2N^2+N)$

Algoritmul este identic ca secvență de adresare cu GALPAT deosebirea fiind că pentru testarea celulei curente se fac alternativ o citire a celulei curente și o scriere a altei celule.

Ex. Verificarea celulei 22

- citește \bar{I} în celula 22, scrie I în celula 23
- citește \bar{I} în celula 22, scrie I în celula 24
-
- citește \bar{I} în celula 22, scrie I în celula N-1
- citește \bar{I} în celula 22, scrie I în celula 0
-
- citește \bar{I} în celula 22, scrie I în celula 21

18. Testul Paritatea adresei [MONT75]

Defecte detectate

- + sensibilitate la informația înscrisă
- + celule blocate pe 1 sau 0
- + circuitele de decodificare pe rînd și coloană.

Număr de cicluri 4N.

Algoritm

- Pasul 1. Se înscrie succesiv în fiecare celulă un bit de paritate pasă al adresei celulei respective.
- Pasul 2. Se citesc succesiv toate celulele.
- Pasul 3. Se înscrie paritatea impară în toate celulele.

•Pasul 3. Se citeșc și se verifică succesiv toate celulele.

Obs. Fie matricea elementară

$$E = \begin{bmatrix} 0 & 1 & 1 & 0 \\ 1 & 0 & 0 & 1 \\ 1 & 0 & 0 & 1 \\ 0 & 1 & 1 & 0 \end{bmatrix}$$

Dacă memoria are un număr par de linii de adresă matricea informației conține în memorie este de forma

$$I = \begin{bmatrix} E & \bar{E} & E & \dots & \bar{E} \\ \bar{E} & E & \bar{E} & \dots & E \\ E & \bar{E} & E & \dots & \bar{E} \\ \vdots & & & & \\ \bar{E} & E & \bar{E} & \dots & E \end{bmatrix}$$

0	1	1	0	1	0	0	1
1	0	0	1	0	1	1	0
1	0	0	1	0	1	1	0
0	1	1	0	1	0	0	1
1	0	0	1	0	1	1	0
0	1	1	0	1	0	0	1
0	1	1	0	1	0	0	1
1	0	0	1	0	1	1	0

paritate pară

1	0	0	1	0	1	1	0
0	1	1	0	1	0	0	1
0	1	1	0	1	0	0	1
1	0	0	1	0	1	1	0
0	1	1	0	1	0	0	1
1	0	0	1	0	1	1	0
1	0	0	1	0	1	1	0
0	1	1	0	1	0	0	1

paritate impară

Fig.A2.16. Paritatea adresei

Acest test poate detecta doar **acele** defecte ale decodificatoarelor la care adresa celulei activate intern are paritatea diferită de cea a celulei adresate.

19. Testul CHEKCOL [MACR77]

Este un test tip tablă de șah care se deplasează pe coloane.

Tipuri de defecte detectate

+ perturbări în cadrul coloanei

+ selecția interioară multiple

Număr de cicluri $2\left(\frac{1}{4} N^{3/2} + \frac{1}{4} N^2 + 2N\right)$

Algoritm

•Pasul 1.

Se înscrie o informație fundamentală constând din perechi de

și perechi de 1 alternativ (fig.A2.17).

• Pasul 2.

- se modifică conținutul unui bloc de celule de lungime egală cu cea a unei coloane, înscriind "0" în primele $\sqrt{N}/2$ celule și "1" în următoarele $\sqrt{N}/2$ (fig.A2.18)

		64				
0	0	0	...	0	4032	
1	0	0		0	.	
2	1	1		1	.	
3	1	1		1	.	
...	
...	
28	0	0		0	.	
29	0	0		0	.	
30	1	1		1	.	
31	1	1		1	.	
32	0	0		0	4064	
33	0	0		0	.	
34	1	1		1	.	
35	1	1		1	.	
...	
...	
60	0	0		0	.	
61	0	0		0	.	
62	1	1		1	.	
63	1	1		1	4095	

A.2.17.CHEKOL - Inf. fundal
(M4096)

		64				
0	1	0	...	0	4032	
1	1	0		0	.	
2	1	1		1	.	
3	1	1		1	.	
...	
...	
28	1	0		0	.	
29	1	0		0	.	
30	1	1		1	.	
31	1	1		1	.	
32	0	0		0	4064	
33	0	0		0	.	
34	0	1		1	.	
35	0	1		1	.	
...	
...	
60	0	0		0	.	
61	0	0		0	.	
62	0	1		1	.	
63	0	1		1	4095	

A.2.18.CHEKOL - pasul 2
(M4096)

- se citesc toate celulele începînd cu celula ce urmează după acest bloc, inclusiv celulele din blocul de lungime \sqrt{N} .

- se reface informația inițială din primele 4 celule ale blocului (fig.A2.19).

• Pasul 3.

Prima celulă a blocului va fi acum celula 4. Se repetă procedura de la pasul 2 depășind de fiecare dată blocul cu 4 celule.

• Pasul 4.

- Se înscrie informația fundal complementară, adică 11001100 ... 1100 și se repetă pașii 2 și 3.

		64			
0	0	0	. . .	0	4032
1	0	0		0	.
2	1	1		1	.
3	1	1		1	.
4	1	0		0	4064
5	1	0		0	.
..
..
25	1	0		0	.
29	1	0		0	.
30	1	1		1	.
31	1	1		1	.
32	0	0		0	4064
33	0	0		0	.
34	0	1		1	.
35	0	1		1	.
..
..
60	0	0		0	.
61	0	0		0	.
62	0	1		1	.
63	0	1		1	4095

Fig.A2.19. CHEKCOL - Deplasarea blocului în pozițiile 4-67

2o. Testul Knaizuk [KNAI77a],[KNAI77b]

Acest test a fost definit în anul 1977.

Tipuri de defecte detectate:

- + defecte ale registrelor de adresă și de decodarelor de adresă
- + defecte ale matricii de memorare (celule nefuncționale)

Număr de cicluri: 4N.

Fie A_j adresa binară a celulei care are adresa j , $j=0, 1, \dots, N-1$.

Se partitionează memoria în 3 submulțimi

$$\begin{aligned}
 \pi_0 &= \{ A_\mu \mid \mu = 0 \pmod{3} \} \\
 \pi_1 &= \{ A_\mu \mid \mu = 1 \pmod{3} \} \\
 \pi_2 &= \{ A_\mu \mid \mu = 2 \pmod{3} \}
 \end{aligned}
 \tag{A2.9}$$

Algoritm

•Pasul 1.

Se înscrie "0" în toate celulele ale căror adrese îndeplinesc relația

$$A_j \in \pi_1 \text{ și } A_k \in \pi_2$$

•Pasul 2.

Se înscrie "1" în toate celulele cu adrese din π_0 ,

$$A_i \in \pi_0$$

•Pasul 3.

Se citesc toate celulele cu $A_j \in \pi_1$.

•Pasul 4.

Se înscrie "1" în toate celulele cu $A_j \in \pi_1$.

•Pasul 5.

Se citesc toate celulele cu $A_k \in \pi_2$, al căror conținut trebuie să fie "0".

•Pasul 6.

Se citesc toate celulele cu $A_i \in \pi_0$ și $A_j \in \pi_1$, al căror conținut trebuie să fie "1".

•Pasul 7.

Se înscrie "0" în toate celulele cu $A_i \in \pi_0$ și apoi se citesc aceste celule.

•Pasul 8.

Se înscrie "0" în toate celulele cu $A_k \in \pi_2$ și apoi se citesc aceste celule.

Sub formă de tabel acest algoritm poate fi reprezentat astfel.

Tabelul A2.5.

Pasul Par- tiția	1	2	3	4	5	6	7	8
π_0		W"1"				R"L"	W"0", R"0"	
π_1	W"0"		R"0"	W"1"		R"1"		
π_2	W"0"				R"0"			W"1", R"1"

21. Testul Knaizuk-Nair [NAIR79]

R.Nair [NAIR79], a făcut în 1979 o perfecționare a testului de mai sus, astfel:

Modificarea nr.1. Proprietățile testului nu se modifică dacă scrierea din pasul 7 este inclusă în pasul 1 iar citirea este intercalată imediat după pasul 1.

Modificarea nr.2. Pasul 8 este intercalat după pasul 5.

Astfel modificată, reprezentarea tabelară a algoritmului este cea din tabelul A2.6.

Tabelul A2.6.

Pasul \ Par- tiție	1	2	3	4	5	6	7	8
π_0	W"0"	R"0"	W"1"					R"1"
π_1	W"0"			R"0"	W"1"			R"1"
π_2	W"0"					R"0"	W"1"	R"1"

[NAIR79] demonstrează că testul este validat pentru orice partiționare π^k de forma

$$\pi_i^k = \{ A_{\mu} \mid \mu \equiv i \pmod{k} \} \quad i=0,1,\dots,k-1 \quad (A2.9)$$

$$k \neq 2^j, \quad j < \lceil \log N \rceil$$

Interesant este cazul $k=N$, caz în care testul ia forma testului MARCH (tabelul A2.7).

Tabelul A2.7.

Pas Adr.	1	2	..	N-1	N	N+1	N+2	N+3	N+4	..	3N-3	3N-2	3N-1	3N
0	W0					RO	W1							
1		W0						RO	W1					
...						
N-2					RO						RO	W1		
N-1					W0								RO	W1

	3N+1	3N+2	...	4N+1	4N
R1					
		R1			
			...	R1	
				R1	
					R1

[NAIR79] demonstrează capacitatea acestui test de a descoperi defecte de neîndeplinire a condiției de unicitate a adresei.


22. Testul Milnor - MILPAT [MILN80]

Acest test, foarte recent, a fost dezvoltat de specialiști ai firmei National Semiconductor pentru testarea C.I. de memorie dinamice. Pentru aplicarea sa nu este necesară adresarea topologică sau secvențe speciale de adresare.

Defecte detectate:

- ++ cuplaje parazite între celule
- ++ pierderea informației la memorii dinamice în prezența perturbațiilor
- ++ neîndeplinirea condiției de unicitate a adresei.

În fig. A2.20 sînt indicate modificările suferite de o memorie cu 16 celule, cu o topologie dată, în cursul acestui test.



A.2.20. Testul MILPAT

Algoritm

- Pas 1. Se înscrie o informație fundamental "0".
- Pas 2.

- Se citește celula curentă
- Se scrie 1 în celula curentă
- Se citește celula curentă de X ori, unde

$$X = \frac{\text{Timp între regenerări}}{(N_R - 1) \cdot T_C} - 2 \quad (\text{A2.10})$$

unde N_R - numărul de rînduri

T_C - durata ciclului memoriei.

Se repetă ciclul de mai sus pentru toate celulele, adresarea făcîndu-se pe coloane.

•Pas 3. Se repetă pasul 2, în memorie fiind acum o informație fundal "1".

După cum se poate observa este o secvență tip MARCH modificată.

Durata testului:

$$T_T = N \cdot T_C + 2 \cdot \frac{N}{N_R - 1} \cdot T_R \quad (A2.11)$$

unde N - numărul total de celule

N_R - numărul de rînduri

T_C - ciclul memoriei, la care se efectuează testul

T_R - timpul admis între două regenerări ale aceleiași celule.

Cu $T_R=4$ ns și $T_C=500$ ns, durata testului pentru un C.I. de 16K este de 1,04 s.

23. Testul NAIR-A [NAIR78]

Acest test, elaborat de R.Nair satisface condițiile 1, 2 și 3 prezentate la capitolul 2.2.4.

Defecte detectate

++ nefîndeplinirea condiției de unicitate a adresei

++ cuplaje între oricare 2 celule

Număr de cicluri $30N-8$.

Algoritm

Algoritmul, prezentat în tabelul A2.8, este format din 3 secvențe care parcurg memoria atît în sens crescător cît și în sens descrescător și două secvențe de inițializare.

24. Testul NAIR-B [NAIR78]

Defecte detectate

++ absența uneia sau a mai multor celule

++ cuplaje între 3 celule

+ viteză necorespunzătoare a decodificatoarelor de adresă.

Număr de cicluri $N(1+32 \log_2 N)$.

Algoritm

Acest test conține un set de secvențe ce se repetă de un număr de ori egal cu cel al liniilor de adresă. De fiecă-

Tabelul A2.8. Algoritmul de test NAIR-A

Adr. cel.	Init.	Secvența 1	Secvența 2	Secvența 3	Secvența 4
0	0	R↑	R↑	R↑	R↑
1	0	R↑ R↑	R↑ R↑	R↑ R↑	R↑ R↑
2	0	R↑ R↑	R↑ R↑	R↑ R↑	R↑ R↑
...	0
N-2	0	R↑ R↑	R↑ R↑	R↑ R↑	R↑ R↑
N-1	0	R↑ R↑	R↑ R↑	R↑ R↑	R↑ R↑

Adr. cel.	Secvența 5	Secvența 6	Reset	Secvența 7	Secvența 8
0	R↑	R	1	R↑	R↑
1	R↑ R↑	R R	1 1	R↑ R↑	R↑ R
2	R↑ R↑	R↑ R↑	1 1	R↑ R↑	R↑ R
...
N-2	R↑ R	R R	1 1	R↑ R	R↑ R
N-1	R↑ R	R R	1 1	R↑ R	R↑ R

Legendă:

- ↑ = tranziție forțată din 0 în 1
- ↓ = tranziție forțată din 1 în 0
- R = citire
- O = scriere 0 (inițializare)
- 1 = scriere 1 (inițializare)

re dată bitul i devine cel mai semnificativ bit în secvența de adresare. Partiționarea memoriei în jumătatea inferioară este înțeleasă în cele de mai jos, funcție de valoarea bitului de adresă i (Bitul i este rangul c.m. semnificativ al unui numărator). Dacă bitul i din adresa celulei este 0 atunci ea aparține jumătății superioare iar în caz contrar, jumătății inferioare. În cele ce urmează ca și [NAIR78] vom considera biții de adresă numerotați de la 1 la $\log_2 N$.

•Pasul 1. Fie $i=1$, se inițializează toate celulele în starea 0.

•Pasul 2. Se execută secvențele 1 - 8 din tabelul A2.9, partiționarea memoriei fiind determinată de bitul i de adresă.

•Pasul 3. Se repetă secvențele 1 - 8 cu deosebirea că în cadrul fiecărei partiții se face adresarea în ordinea descrescătoare a adreselor.

Pasul 4. Dacă $i=\log_2 N$; $i=i+1$, salt la pasul 2.

END

25,26. Testele SUK [SUK81]

Conform definiției 5 din [SUK81], un element ARCH se notează cu $t_1 t_2 \dots t_n$, dacă operațiile t_1, \dots, t_n se efectuează asupra fiecărei celule de la C_0 la C_{N-1} și cu $t_1 t_2 \dots t_n$ dacă operațiile t_1, t_2, \dots, t_n se efectuează asupra fiecărei celule de la C_{N-1} la C_0 .

Operații

R - citire a celulei

W - scriere în celulă

W0- scriere de 0

W1- scriere de 1

WC- scriere a complementului stării anterioare (așteptată sau aparentă).

Cu aceste notații, testele SUK se exprimă ca testul A:

$\overline{RW_c W_c W_c}, \overline{RW_c W_c}, \overline{RW_c W_c W_c}, \overline{RW_c W_c}$; testul B: $\overline{RW_c RW_c RW_c}, \overline{RW_c W_c}, \overline{RW_c W_c W_c}, \overline{RW_c W_c}$.

[SUK81] demonstrează că testul A, referit în continuare ca MSUKA este un test minimal ce detectează toate defectele de cuplare în absența defectelor de tranziție. celule

blocate și accese multiple sau toate celelalte defecte (celule blocate, defecte de tranziție sau accese multiple) dacă nu există defecte de cuplare.

Testul B, referit în continuare ca MSUKB, detectează toate defectele funcționale dacă nu există accese multiple.

Aplicarea succesivă a testelor A și B va detecta toate defectele din modelul SUK prezentat în capitolul 2.

Se dă în continuare o interpretare a celor două teste, într-un limbaj ipotetic, cu preluarea din BASIC a buclelor FOR-NEXT.

```

1000 % TESTUL MSUKA
1010 % DURATA = 15*N
1020 FOR I=0 TO N-1 % INF.FUNDAL 0
1030 W0 @ I
1040 NEXT I
1050 FOR I=0 TO N-1 % PRIMUL ELEMENT MARCH
1060 R0 @ I
1070 W1 @ I
1080 W0 @ I
1090 W1 @ I
1100 NEXT I
1110 FOR I=0 TO N-1 % AL DOILEA ELEMENT MARCH
1120 R1 @ I
1130 W0 @ I
1140 W1 @ I
1150 NEXT I
1160 FOR I=N-1 TO 0 STEP -1 % AL 4-LEA ELEMENT MARCH
1170 R1 @ I
1180 W0 @ I
1190 W1 @ I
1200 W0 @ I
1210 NEXT I
1220 FOR I=N-1 TO 0 STEP -1 % AL 5-LEA ELEMENT MARCH
1230 R0 @ I
1240 W1 @ I
1250 W0 @ I
1260 NEXT I
1270 END
1280 % TESTUL MSUKB
1290 % DEOARECE DUPA EXECUTIA TESTULUI MSUKA MEMORIA
1300 % CONTINE INFORMATIA FUNDAL "0",NU SE MAI INSCRIE INFOR-
1310 % MATIE FUNDAL.
1320 %
1330 FOR I=0 TO N-1 % PRIMUL ELEMENT MARCH
1340 R0 @ I
1350 W1 @ I
1360 R1 @ I
1370 W0 @ I
1380 R0 @ I
1390 W1 @ I
1400 NEXT I
1410 FOR I=0 TO N-1 % AL DOILEA ELEMENT MARCH
1420 R1 @ I
1430 W0 @ I
1440 W1 @ I
1450 NEXT I
1460 FOR I=N-1 TO 0 STEP -1 % AL 3-LEA ELEMENT MARCH
1470 R1 @ I
1480 W0 @ I
1490 W1 @ I
1500 W0 @ I
1510 NEXT I
1520 FOR I=N-1 TO 0 STEP -1 % AL 4-LEA ELEMENT MARCH
1530 R0 @ I
1540 W1 @ I
1550 W0 @ I
1560 NEXT I
1570 END

```

A N E X A A.3DIAGrameLE SHMOO (SHMOO PLOTS)

Un circuit integrat de memorie are între 1 și 3 tensiuni de alimentare; pentru fiecare dintre semnalele de intrare, datele de catalog prevăd anumite limite pentru poziția fronturilor ridicătoare sau coborîtoare; de asemenea se garantează un timp de acces minim. Vom numi toate aceste variabile parametri. Pentru a putea stabili un program de test eficient, este necesară cunoașterea interdependenței dintre acești parametri.

Una din căile cele mai frecvent utilizate o constituie diagramele SHMOO. Acestea au fost utilizate inițial, la memoriile cu ferite, pentru a determina influența combinată a curenților de inhibiție și scriere/citire asupra funcționării memoriilor.




Fig.A3.1. Diagrama SHMOO.

În plan se aleg două axe, pentru curențul de scriere/citire (abscisă) și pentru curențul de inhibiție (ordonată).

Conturul care închide toate punctele $(I_{R/W}, I_{INH})$ în care memoria funcționează (răspunde corect la un test dat), constituie o diagramă SHMOO (fig.A3.1).

Se povestește că un nespecialist, privind cîndva o astfel de diagramă, ar fi afirmat că seamănă cu Shmoo, un personaj dintr-o serie de benzi desenate de Al.Capp, care avea succes în epoca respectivă. Astfel acest nume a rămas [FEL78].


Prin extensie, denumirea este utilizată azi pentru toate reprezentările de acest tip, indiferent de parametrii re-

prezențați pe cele două axe. De obicei se reprezintă pe cele două axe două dintre tensiunile de alimentare.

Majoritatea echipamentelor de testare automată au posibilitatea de a efectua astfel de reprezentări.

In continuare se dau două diagrame tipice pentru memorii de 1K, după [FEE78] statice, reprezentând dependența timpului de acces de tensiunea de alimentare, pentru două teste standard MARCH și GALPAT.


1K STATIC RAM
VCC-TIMP ACCES



TEST = MARCH

Fig.A3.2.

1K STATIC RAM
VCC-TIMP ACCES



TEST = GALPAT

Fig.A3.3.

TESTS PENTRU MAJORII RAN SEMICONDUCTOARE

Nr. crt.	Test	defecte	F1	F2	F3	F4	F5	F6	F7	F8	F9	F10	F11	F12	F13	Nr. cicluri	Timp de test			
																	4K	10K	64K	
1.	CHEKBOARD															4N	8.192	32.7	131	ms
2.	MARCH	++					+									10N	20.5	81.92	327	ms
3.	MARCH II	++					+									7N	14.33	57.34	229.4	ms
4.	MOVI	++	+	+	+	+	+	+	+	+	+	+	+	+	+	$N(6 \log_2 N + 1)$	0.149	0.696	3.18	s
5.	GAICOL	+	1					++								$2(3N^{3/2} + 6N)$	0.811	6.39	50.7	s
6.	GALROW	+	2						++	+						$4(N^{3/2} + 2N)$	0.54	4.26	33.8	s
7.	GALDIA	++	++	+												$4(N^{3/2} + 2N)$	0.54	4.26	33.8	s
8.	WALFAT	++					+									$2(N^2 + 2N)$	15.8	268	4295	s
9.	GALPAT	++	++	+			++	+						++		$2(2N^2 + N)$	33.5	537	8590	s
10.	MASPET			3												10N	20.5	81.92	327	ms
11.	DIAPAT	+	+												++	$2(2N^{3/2} + 2N)$	0.53	4.22	33.7	s
12.	WAKCOL						++									$2(N^{3/2} + 3N)$	0.274	2.14	16.97	s
13.	DUAL WACOL						++									$N^{3/2} + 6N$	0.143	1.09	8.58	s
14.	HAPCOL						++									$2(N^{3/2} + 3N)$	0.274	2.14	16.97	s
15.	HAMPAT						++							++		$2(N^{3/2} + 2N)$	0.27	0.12	16.9	s
16.	Dist. WALKING ⁵						++									$2N(4 + 8K)$	0.114 ⁶	0.458 ⁶	1.63 ⁶	s
17.	X-Y complem. ⁷		+													4N	8.192	32.7	131	ms
18.	GR	++	++	+			+	++	+			++				$2(2N^2 + N)$	33.5	537	8590	s
19.	Perit.adr.	+									+					4N	8.192	32.7	131	ms
20.	CHEKOL	+					+							+		$2(\frac{1}{4}N^{3/2} + \frac{1}{4}N^2 + 2N)$	4.26	67.66	1078	s
21.	Knoizur	+														4N	8.192	32.7	131	ms
22.	Knoizur-Nair	++														4N	8.192	32.7	131	ms
23.	MILPAT	++					++						++			obs. 8	0.529	1.049	2.089	s
24.	NALP-A	++					++	++	++	++	++	++	++	++		30N-8	61.4	24.5	983	ms
25.	NALP-B	++	+	+	+	+	++	++	++	++	++	++	++	++		$N(1+32 \log_2 N)$	0.78	3.67	16.1	s
26.	MSUKA+MSUB	++	+	+	+	+	+	+	+	+	+	+	++	++		$15N+16N=31N$	30.72	122.9	460	ms
27.	Sezresb												++			funcție de algoritm				

Legendă: ++ testul descoperă cu probabilitate mare defectul respectiv,
 + testul descoperă cu probabilitate mică defectul respectiv,
 N = numărul de ovinte.

- 1 ++ pentru defecte ale decodificatorului de adresa de coloană.
- 2 ++ pentru defecte ale decodificatorului de adrese de rând.
- 3 ++ pentru defecte statice (permanente) ale decodificatoarelor de adresă.
- 4 Descoperă scrieri multiple în cadrul aceluiași coloană.
- 5 Textul mai este denumit și SURROUND DISTURB.
- 6 Timpii sunt calculați pentru $k=3$.
- 7 Testul mai este denumit și ADDRESS COMPLIMENT.
- 8 $T=N \cdot T_C + 2 \cdot \frac{N}{R-1} \cdot T_R$
- 9 Timpii sunt calculați pentru $T_R=4$ ms

Defecte:

- P1 = Realizarea condiției de unicitate a adresei.
- P2 = Viteză nesatisfăcătoare a decodificatoarelor de adresă.
- P3 = Perturbări ale celulei. AS
- P4 = Perturbări între celulele adiacente.
- P5 = Perturbări în cadrul coloanei.
- P6 = Perturbări între coloanele adiacente.
- P7 = Perturbări în cadrul rândului.
- P8 = Perturbări între rânduri adiacente.
- P9 = Sensibilitate la informație.
- P10 = Revenire după scriere.
- P11 = Defecte de regenerare.
- P12 = Scrieri multiple.
- P13 = Nevenirea amplificatoarelor de citire.

ANEXA A4

ECHIPAMENT DE TESTARE AUTOMATA A PLACHETELOR
DE MEMORIE - MOSTEST-03 D -

SPECIFICATIE TEHNICA

Testorul este destinat depanării, verificării și testării finale a memoriilor MOS statice și dinamice de capacitate maximă 1 M cuvânt de 1 - 24 biți. Prezența unei erori se semnalează prin afișarea mesajului și locației circuitului de memorie defect pe display sau tipărire pe teletype. Sistemul de test este condus de un microcalculator.



Sistemul de test cuprinde:

- Testorul propriu-zis montat într-un dulap metalic ce conține un sertar cu electronice pe soclura de wrapping, surse alimentare testor și surse programabile alimentate de memorie de testat.

- Cuplor de interfațare a memorie de testat - testor - care are o parte dintr-un trunchi de calculatoare și memorie de testat.

- Unitate de disc flexibil pentru stocarea programelor de sistem și de test.

- Dispozitiv de intrare-ieșire date de tip teletype și display paralel.

- Masă suport.

- Există posibilitatea conectării suplimentare a unui lector și perforator de bandă.

Legătura între dulap, cuplor, unitate de disc, teletype, display se realizează prin cabluri flexibile, prevăzute cu cuple.

Descriere funcțională

Din punct de vedere logic sistemul de test cuprinde următoarele părți

1. Microcalculator pe bază de microprocesoare INTEL 8085, ca unitate de comandă a sistemului de test, avînd ca periferice memorie externă pe unitate de disc flexibil și dispozitiv de intrare-ieșire de tip teletype și display paralel. Microcalculatorul este prevăzut cu un sistem de operare software care permite realizarea funcțiilor testorului grupate astfel dialogul operator-sistem, execuție program de test, tratarea erorilor, crearea și modificarea programelor de test.

2. Bază de timp cu numărătoare care generează nouă impulsuri programabile cu un număr total de 20 fronturi. Semnalele de timing pot fi programate cu o rezoluție de 5 ns și precizie de ± 3 ns în domeniul 200 ns - 5000 ns.

3. Generator de coduri ce permite verificarea memoriei din punct de vedere al sensibilității la coduri de date și adrese. Generatorul de coduri este realizat în tehnica microprogramată. El este format din următoarele blocuri

- bloc de memorie microprograme
- generator de adrese
- bloc adresare topologică
- generator date
- bloc de comparație și înregistrare a erorii.
- memorie rapidă, captoare de erori.

Generatorul de coduri realizează următoarele coduri de testare

Coduri de depanare:

- cod verificare existență căi
- cod verificare existență căi adrese AFP

Coduri rapide specifice

- tabla de șah - Checkerboard
- paritate
- cod MASEST
- cod MARCH
- cod interacțiune căi date
- Galloping pe linii
- Galloping pe coloane
- Galloping pe diagonală

Coduri de regenerare

- cod regenerare statică
- cod regenerare dinamică

Coduri de performanță

- Galloping pattern
- Galloping write-recovery
- Walking

Pe lângă aceste coduri mai pot fi implementate și alte coduri specifice memoriei de testat.

Frecvența maximă a generatorului de coduri este de 8MHz

4. Surse programabile.

Blocul de surse programabile furnizează - 3 tensiuni astfel

U1= -(0+10V) de 2A programabilă cu pas de 10 mV

U2= +(0+10V) de 10A programabilă cu pas de 10 mV

U3= +(0+20V) de 10A programabilă cu pas de 20 mV

5. Cuplorul ce permite interfațarea testorului propriu-zis cu memoria de testat. Cuplorul asigură recepția, emisia, adaptarea și strobarea semnalelor. El are o parte specifică tipului de memorie testată.

Caracteristici generale

- Gabaritul testorului propriu-zis 600 x 600 x 1500 mm³
- Alimentare la 220 V, 50 Hz
- Greutate cca. 200 kg
- Consum de energie electrică sub 1000 VA

- Temperatura de funcționare $22^{\circ}\text{C} + 3^{\circ}\text{C}$

La solicitările beneficiarului, pe baza specificației tehnice a memoriei se realizează un cuplor specific și programe de test complete care urmează să se stocheze pe unitatea de disc flexibil.