

INSTITUTUL POLITEHNIC "TRAIAN VUIA" TIMISOARA
FACULTATEA DE ELECTROTEHNICA

ing.OLIMPIU NEGRU

CONTRIBUTII PRIVIND METODELE DE TESTARE A PLACHETELOR
ECHIPATE CU CIRCUITE INTEGRATE LOGICE

- Teză de doctorat -

Conducător științific:
Prof.dr.ing.ALEXANDRU ROGOJAN

BIBLIOTECA CENTRALĂ
UNIVERSITATEA "POLITEHNICA"
TIMIȘOARA

INSTITUTUL POLITEHNIC Tim.,	
21	CA
Volume	554 536
Dulap	332 H

- 1982 -

C U P R I N S

	pag.
Cap.1. Introducere	1
Cap.2. Metodă de testare a plachetelor echipate cu circuite logice SSI, MSI și LSI	13
2.1. Considerații generale	13
2.2. Realizarea MPA	17
2.2.1. Realizarea MPA pentru circuitele logice SSI	17
2.2.1.1. Circuitul bistabil RS asincron.	18
2.2.1.2. Circuitul bistabil D	20
2.2.1.3. Circuitul bistabil JK	21
2.2.2. Realizarea MPA pentru circuitele logice MSI	22
2.2.2.1. Realizarea MPA pentru circuitele logice MSI combinaționale	22
2.2.2.2. Realizarea MPA pentru circuitele logice MSI secvențiale	22
2.2.3. Realizarea MPA pentru circuitele logice LSI	28
2.3. Algoritm pentru elaborarea vectorilor de testare	45
2.4. Concluzii	57
Cap.3. Realizarea automată a programelor de testare	59
3.1. Considerații generale	59
3.2. Configurația sistemului de programe de testare	60
3.3. Elaborarea unui limbaj destinat descrierii schemelor logice	65
3.4. Analizorul sintactic al limbajului	68
3.5. Biblioteca de circuite	71
3.6. Procesorul de defecte	73
3.7. Biblioteca programelor de construire a vec- torilor de testare	75
3.8. Procesorul de simulare	77
3.9. Generatorul programelor de testare	90
3.10. Concluzii	92

	pag.
Cap.4. Sistemul automat de testare	93
4.1. Considerații generale	93
4.2. Configurația sistemului automat de testare a plachetelor echipate cu circuite logice SSI, MSI și LSI	97
4.3. Magistrala universală a sistemului automat de testare	102
4.4. Modulul de comandă a testării.	115
4.5. Modulul de testare	121
4.6. Modulul de atac/sesizare	125
4.7. Posibilități de extindere ale sistemului automat de testare	127
4.8. Exemplu de testare a plachetelor cu ajuto- rul sistemului automat de testare.	128
4.9. Concluzii	135
Cap.5. Concluzii finale	136
Bibliografie	145

Cap.I. INTRODUCERE

Produsele realizate în actuala etapă de dezvoltare sînt caracterizate printr-un raport complexitate/dimensiuni de gabarit în continuă creștere [H2], [L1].

Pe măsura amplificării complexității și performanțelor produselor, problema siguranței în exploatare devine tot mai acută, astfel încît evaluarea obiectivă a indicilor de calitate apare tot mai presantă, dar și mai greu de realizat. Asigurarea calității, ca o totalitate a trăsăturilor produsului ce-l fac capabil să satisfacă o necesitate dată, implică o integrare a aspectelor de proiectare, producție, exploatare și întreținere [K2]. În acest caz, în toate fazele de elaborare și exploatare, operația de testare apare ca o parte integrantă a proceselor de fabricație și exploatare, cu o pondere crescîndă în ceea ce privește timpul și costul aferent, motiv pentru care automatizarea ei se impune ca o necesitate.

Un experiment de testare este procesul prin care se aplică o secvență de semnale corespunzătoare, pe intrările obiectului ce se verifică și, plecînd de la o stare cunoscută, se efectuează o analiză asupra răspunsului. Stabilirea corectitudinii răspunsului se face prin compararea acestuia cu un semnal corect, obținut de la un obiect martor sau sintetizat pe baza funcției ce stabilește corespondența dintre intrările, stările și ieșirile obiectului.

Testarea se poate desfășura sub forma unui experiment programat, cînd întreaga secvență de semnale, aplicate pe intrările obiectului care se verifică, se determină anticipat sau ca un experiment adaptiv, în care fiecare tip de semnal, în afară de primul, este stabilit pe baza observațiilor și rezultatelor obținute anterior [A4]. În al doilea caz există posibilitatea ca faza de localizare a defectelor să ducă la rezultate superioare.

Secvențele de semnale se generează pe baza unui algoritm, astfel conceput încît rezultatul să fie obținut rapid și sigur. Întrucît orice obiect are un număr limitat de intrări, respectiv ieșiri, eficacitatea testării depinde atît de algoritm, cît și

de modul în care este construit obiectul, respectiv accesibil. Prin această ultimă observație se ajunge la concluzia că obiectelor trebuie să li se atribuie, în plus, o proprietate de testabilitate, prin care fiecare element component să poată fi controlat de la cel puțin o intrare, iar comportarea lui, vizualizată la cel puțin o ieșire [*14], [*9], [F1].

Integrarea pe scară tot mai largă, alături de realizarea modulară, bazată pe elemente cu caracter universal, reduc, simțitor, ciclul de elaborare al unui produs final. Dar în același timp, crește ponderea etapelor de punere în funcțiune, aferente fiecărei faze de elaborare. Dacă dimensiunile de gabarit ale fiecărui element component, începând cu circuitul integrat, apoi placheta, subansamblul, deci și produsul final, se reduc, aceasta are ca efect îngreunarea accesului la diferite componente, complicând, într-o măsură tot mai mare, testarea și evaluarea parametrilor.

Toate aceste considerații concură la necesitatea asigurării unei strategii de testare, care să rezolve problemele caracteristice fiecărei faze de elaborare a unui produs [C4]. Volumul și profilul producției influențează strategia de testare prin mărimea și complexitatea seriilor de produse fabricate într-o perioadă calendaristică dată [A5]. În acest caz este necesară realizarea următoarelor nivele de testare :

- testarea componentelor (circuite integrate, tranzistoare, diode, rezistențe, condensatoare);
- testarea plachetelor neechipate;
- testarea plachetelor echipate;
- testarea sertarelor și a cablajelor;
- testarea și evaluarea parametrilor produsului final.

După modul de conducere al operațiilor de testare, aceasta poate fi :

- manuală;
- semiautomată;
- automată;
- dirijată cu calculator.

Intr-un experiment de testare, se pot realiza următoarele tipuri de verificări : parametrice, funcționale, dinamice sau combinații ale acestora.

O modalitate aparte o constituie testarea "IN CIRCUIT", tehnică ce permite, în urma accesului direct pe plachetă, cu a-

jutorul unui pat de cuie, efectuarea testării parametrice și funcționale a fiecărei componente [129], [14].

Testarea componentelor integrate și discrete, la producător, cuprinde toate tipurile de verificări. Dar aceasta se face numai pentru un set de mostre dintr-un lot. Decizia de acceptare sau respingere a întregului lot este luată în funcție de numărul defectelor depistate în setul de mostre. Deci se vor găsi componente defecte și într-un lot controlat. Efectul acceptării loturilor, fără o testare prealabilă a fiecărei componente, se prezintă în fig.1.1 [13]. Se observă că dacă 2% din componente sînt defecte, pe o plachetă cu 50 de componente, doar 35 din 100 plachete au șansa să nu fie defecte.




Fig.1.1.

Dacă se consideră și faptul că detectarea și localizarea unei componente defecte, pe o plachetă echipată, este o operație mult mai dificilă decât testarea individuală a componentei, rezultă importanța asigurării unei tehnologii optime de testare a componentelor, la beneficiar.

Testarea plachetelor neechipate urmărește verificarea continuității traseelor și detectarea scurtcircuitelor dintre ele și se realizează cu echipamente specializate.

Testarea plachetelor echipate este una dintre cele mai dificile faze ale tehnologiei de testare.

În funcție de numărul și complexitatea componentelor cu care sînt echipate, plachetele se pot clasifica în următoarele tipuri :

- a) plachete echipate numai cu circuite integrate SSI, în

număr de 30-100 circuite. Este cazul plachetelor mai puțin complexe, proiectate și executate în perioada 1960-1970, în momentul de față fabricându-se, în cea mai mare parte, ca piese de schimb. Plachetele sînt realizate cu un singur strat, iar accesul se asigură printr-un singur conector;

b) plachetele ce conțin 50-300 circuite integrate SSI și MSI sînt, în momentul de față, cele mai răspîndite. Accesul pe plachetă se realizează cu ajutorul a 1-2 conectoare, în cazuri de excepție putînd fi chiar 3-4;

c) plachetele ce conțin 40-150 circuite logice, alături de unele circuite analogice. Pentru acces utilizează 1-2 conectoare;

d) plachete echipate cu 10-100 circuite SSI, MSI și LSI.

Chiar dacă numărul de circuite LSI este redus, funcționarea plachetei este complexă și, implicit, dificil de verificat. Accesul pe plachetă se realizează cu ajutorul a 1-4 conectoare.

Plachetele caracteristice tipurilor b, c, d conțin 1-4 straturi.

Pe fiecare din tipurile prezentate mai sus pot apărea, în cazuri de excepție și în număr redus, componente semiconductoare utilizate pentru adaptări de nivele, inițializări etc.

În general, tendința este de a utiliza plachete, ale căror dimensiuni să permită echiparea cu un număr tot mai mare de circuite de orice tip, astfel încît să se reducă numărul total de plachete ale produsului, iar cu aceasta și interconexiunile dintre ele [*14].

Din analiza tipurilor de plachete echipate se pot evidenția următoarele elemente caracteristice :

- creșterea continuă a complexității schemelor electronice realizate pe plachete;
- scăderea continuă a raportului puncte de acces/număr de componente de pe o plachetă;
- existența, pe plachete, a unui număr redus de componente semiconductoare, solicitate de modul de funcționare al unor circuite, adaptări, protecții etc.;
- circuitele integrate cu care se echipează placheta pot fi realizate în tehnologii diferite, ca : bipolară, MOS, CMOS, ECL etc., ceea ce poate determina existența de nivele logice diferite, chiar pe aceeași plachetă;
- necesitatea alimentării unor plachete de la mai multe surse;

- caracterul dinamic al unor circuite integrate ISI implică condiționări suplimentare, realizate din exterior, necesare în cazul studiului funcționării la nivel de plachetă echipată;
- existența unor stări ale plachetei, care nu pot fi controlate sau vizualizate direct prin conector.

Toate aceste elemente influențează negativ faza de testare a plachetelor echipate, contribuind la evidențierea acesteia ca una dintre cele mai dificile din cadrul fluxului tehnologic de testare, aferent procesului de elaborare al produsului.

Testarea plachetelor echipate, în condiții reale de funcționare, solicită o investiție importantă de timp și mijloace și se poate realiza, într-un mod adecvat, cu ajutorul echipamentelor de testare conduse prin calculator și cunoscute sub denumirea de sisteme de testare automată.

Complexitatea acestei faze de testare impune respectarea unei anumite metodologii, cu avantaje, atât în facilitatea operației de testare propriu-zisă, cât și în posibilitatea efectuării acesteia cu ajutorul unor sisteme de testare mai simple.

În general, distribuția defectelor pe plachetele echipate este următoarea [A5] :

- 40-45% - defecte de fabricație, cum sînt : lipituri reci, scurtcircuite, lipsă lipituri etc.;
- 30-35% - defecte datorită componentelor, ca : componente defecte, componente care nu se încadrează în clasă, erori de marcarea componentelor, componente greșit utilizate etc.;
- 22-26% - defecte de asamblare : componente greșit poziționate, polarități incorecte etc.

Distribuția defectelor este în funcție de complexitatea și eficiența procesului de producție. În fig.1.2 se prezintă : a) distribuțiile de defecte tipice, b) implicațiile fiecărui tip de defect asupra timpului solicitat pentru detectare [*18], [A5].

În special la seriile mici, procentajul de plachete defecte din cauza scurtcircuitelor este mare, datorită lipsei de timp necesar optimizării funcționării băii de lipit cu undă staționară. Se apreciază că din 7 defecte, maximum 4 pot fi scurtcircuite [A5]. Din acest motiv, testarea va urmări, în primul rînd, detectarea scurtcircuitelor, operație ce se poate efectua cu un echipament specializat. Astfel se asigură și o creștere importan-

tă a capacității și disponibilității sistemului de testare complex.




Fig.1.2.

Dacă se utilizează tehnica de testare "In Circuit", se poate realiza atât verificarea continuității (scurtcircuite, întreruperi, lipsă legături), cât și testarea parametrică a componentelor cu care este echipată placheta. În plus, programele de testare sînt relativ simple. Dezavantajul major este că solicită o interfață cu pat de cuie, între sistemul de testare și placheta sub test, interfață scumpă și greu de realizat.

Dacă se efectuează o testare funcțional-dinamică, accesul pe plachetă se face prin conector. Deci dispăre patul de cuie, dar cu aceasta și posibilitățile de acces direct pe plachetă, iar programele de testare devin mai complexe.

Cele două tehnici nu se exclud ci se completează reciproc. Testarea "In Circuit" detectează defectele permanente, ce afectează, în special, comportarea individuală a componentelor. Testarea funcțional-dinamică este mai completă, permițînd detectarea și a defectelor aleatoare, a hazardului etc.

În fig.1.3 se prezintă o analiză comparativă a eficienței utilizării diferitelor modalități de testare a plachetelor echipate și anume [*13], [*19] :

- ① - testarea cu un echipament simplu (eventual manual, plus instrumente de măsură universale) și personal special calificat;
- ② - testarea cu un echipament ce utilizează plachete mar-tor;
- ③ - testarea cu ajutorul unui sistem cu calculator, care

utilizează plăchete etalon;

- ④ - testarea cu ajutorul unui sistem cu calculator, care utilizează tehnica răspunsului sintetizat și elaborarea automată a programelor de testare.

Se observă că, începând cu un volum de 5000 plăchete/an, cea mai avantajoasă modalitate de testare este evidențiată de diagrama ④.




Fig.1.3.

Testarea sertarelor se face cu echipamente specializate și urmărește verificarea legăturilor între două sau mai multe puncte. Dacă numărul punctelor este mare, crește numărul capetelor de acces. Căutarea legăturilor, pe porțiuni de sertar, implică memorarea unei cantități de informație, care se amplifică exponențial cu avansul spre final, dar reduce numărul capetelor de acces. Din aceste motive, modalitatea de lucru se va stabili în funcție de situația reală [*37].

Testarea produselor se realizează cu echipamente specializate, urmărindu-se verificarea diferitelor moduri de lucru, proceduri, evaluarea performanțelor etc. Astfel de echipamente pot fi simulatoarele de parametri și/sau de procese, care asigură

evaluarea parametrilor produsului analizat, în condiții reale de funcționare.

Din analiza diferitelor strategii de testare rezultă următoarele concluzii [C4] :

- în majoritatea cazurilor, testarea continuității, urmată de cea "In Circuit" și apoi de cea funcțional-dinamică determină strategia optimă;
- în toate cazurile, testarea componentelor și a plachetelor neechipate scade, substanțial, costul testării și al reparării plachetelor echipate;
- dacă nu s-a făcut o testare a componentelor, testarea "In Circuit" este mai indicată decât cea funcțional-dinamică, exceptând cazurile când defectele funcționale sînt în număr mai mare decât 50% din totalul defectelor;
- dacă defectele de continuitate reprezintă peste 50% din totalul defectelor, o strategie optimă este cea care asigură o testare a continuității pentru plachetele echipate, urmată de o testare funcțional-dinamică.

Eficacitatea operației de testare este direct influențată de metodele utilizate pentru întocmirea programelor de testare. Se programează diferite metode cu ajutorul cărora, plecînd de la schema electronică realizată pe plachetă, se construiesc secvențele de semnale ce se aplică pe pinii conectorilor plachetei, stabiliți ca intrări, precum și răspunsurile așteptate pe pinii conectorilor, stabiliți ca ieșiri. Prin testare se urmărește detectarea defectelor la nivel de pin al conectorului și dacă este posibil, localizarea lor în interiorul plachetei.

În momentul de față nu există o metodă general valabilă pentru testarea oricărui tip de schemă logică, realizată pe o plachetă. S-au elaborat o serie de metode destinate, în general, fie pentru tipul de scheme combinaționale, fie pentru cele secvențiale. Chiar și în cadrul aceluiași tip există numeroase cazuri cînd aplicabilitatea unei anumite metode este mai restrînsă. Există o clasă de scheme logice, la care se poate aplica optim o anumită metodă. Problemele se complică și mai mult dacă schema logică conține circuite LSI [H2], [K6], [H9], [J1].

Cele mai cunoscute metode destinate testării schemelor logice combinaționale sînt : metoda tabelii de adevăr, metoda diferențelor booleene, metoda Poage, algoritmul D, metoda Armstrong [C3], [F2], [L2], [W1].

Metoda tabelii de adevăr construiește tabelele de adevăr pentru circuitul corect și cel defect. Vectorii de testare destinați detectării unui anumit defect se obțin comparând cele două tabele. Pe baza acestor tabele se poate construi setul minim al vectorilor de testare pentru o schemă logică. Deficiența majoră a acestei metode este determinată de dimensiunea mare a tabelilor, chiar și pentru schemele logice simple.

Metoda diferențelor booleene urmărește realizarea operației SAU-EXCLUSIV între două funcții booleene, una descriind schema logică corectă iar cealaltă pentru schema logică defectă. Dacă diferența booleană pentru un anumit defect este 1, acel defect este detectabil. Metoda este indicată pentru schemele logice simple, în cazul celor mai complexe, volumul de calcule crește foarte mult. Totodată permite abordarea și a defectelor multiple, dar, bineînțeles, cu un mare volum de calcule.

Algoritmul D este una dintre metodele cele mai utilizate pentru detectarea defectelor în schemele logice combinaționale. Acesta urmărește construirea vectorilor de testare pentru fiecare defect în parte, ce ar putea apărea în schema logică. Diferența de bază față de celelalte metode este că nu solicită descrierea și memorarea întregii scheme logice sub formă de tabele sau formule. Dar pentru schemele logice complexe, cu un număr mare de nivele de la locul apariției defectului până la o ieșire accesibilă, stabilirea vectorilor de testare solicită un volum mare de calcule și capacitate mare de memorare.

Spre deosebire de metodele prezentate, metoda Poage permite determinarea setului complet al vectorilor de testare. Metoda se bazează pe descrierea funcțională a fiecărei ieșiri a schemei logice. Fiecare expresie a unei ieșiri nu reprezintă numai relația dintre variabilele ce determină valoarea respectivei ieșiri, ci reține și efectul oricărui defect ce ar afecta valoarea uneia din variabilele ce influențează ieșirea dată. Metoda este indicată numai pentru cazul schemelor logice relativ simple.

Renunțând la unele informații privind, în special tipul defectelor, Armstrong elaborează o altă metodă, asemănătoare cu precedenta dar mai simplă. Totodată, pentru cazul schemelor logice mai simple, poate fi aplicată și în vederea detectării defectelor multiple.

În cazul schemelor logice secvențiale, determinarea vectorilor de testare este o problemă mult mai dificilă, datorită par-

ticularităților ce apar în funcționarea circuitelor secvențiale [C3], [F23], [I2], [W1], [Z1], [Z2]. Se utilizează, fie unele din metodele prezentate în cazul schemelor combinaționale, fie metode proprii schemelor secvențiale. Din prima categorie, rezultatele cele mai bune s-au obținut cu ajutorul algoritmului D extins. Pentru a putea fi aplicat, fiecare circuit secvențial se tratează ca o mulțime de circuite combinaționale.

Dintre metodele specifice, cele mai utilizate sînt cele, care se bazează pe identificarea maginii (metoda Hennie, metoda Heieh etc.). Modul de lucru urmărește determinarea vectorului de testare, care asigură ca tabela de tranziții a schemei logice corecte să fie diferită de toate celelalte tabele de tranziții ale schemelor logice ce conțin defecte. Faptul că se cere construirea unor tabele de tranziții este un dezavantaj, acesta fiind destul de dificil de realizat, mai ales în cazul schemelor complexe. Probleme deosebite pot apărea în cazul realizării experimentelor de inițializare, necesare pentru aducerea schemei într-o stare cunoscută.

Ținînd cont de metodele prezentate și de altele din literatura de specialitate [A1], [A3], [B1], [H3], [K4], [K7], [S1], [Y1], se pot trage următoarele concluzii :

- utilitatea și eficacitatea unei metode este direct influențată de tipul și complexitatea schemei logice asupra căreia se aplică;
- în general, volumul de calcule solicitat este mare;
- pentru cazul schemelor secvențiale, problema determinării vectorilor de testare este foarte greu de rezolvat;
- este indicat să se abordeze acele metode care sînt ușor de programat, pentru a putea fi utilizate în cazul construirii automate a vectorilor de testare.

În această lucrare se prezintă o metodă cu aplicabilitate mai largă, destinată testării schemelor logice combinaționale și a celor secvențiale sincrone, în care există, la un moment dat, un singur defect ce nu schimbă tipul schemei (de exemplu, din schemă combinațională să devină schemă secvențială asincronă). Se iau în considerare numai defectele permanente, de tipul forțărilor la "0" logic (f0) sau la "1" logic (f1). Această clasă de defecte acoperă majoritatea tipurilor de defecte ce pot afecta comportarea unui circuit logic. În general, în cazul unui astfel de circuit din familia TTL, pot apărea următoarele defecte :

- linie de intrare intreruptă sau scurtcircuitată cu sursa de alimentare - este asimilat ca defect fl, la intrare;
- linia de intrare scurtcircuitată la masă - este asimilat ca defect fo, la intrare;
- intreruperea legăturii la sursa de alimentare sau la masă - sînt asimilate ca defecte fl, la ieşire;
- etajul final intrerupt - poate fi asimilat ca defect fl sau fo, la ieşire, în funcţie de locul defectului şi, deci, după comportarea ieşirii;
- scurtcircuite între liniile de intrare (pot fi generate de scurtcircuite între două ieşiri anterioare) - pot fi asimilate ca defecte fl sau fo şi detectate cu aceiaşi vectori de testare ca şi în cazul defectelor clasice fl sau fo, dar aplicaţi într-o anumită succesiune.

Metoda poate fi extinsă şi în unele cazuri de existenţă a defectelor multiple. Prezentarea detaliată se face în cap.2.

Metoda urmăreşte stabilirea unei combinaţii de semnale, care aplicate pe intrările schemei să realizeze următoarele :

- descoperirea defectului la locul apariţiei lui;
- existenţa defectului să fie pusă în evidenţă la cel puţin o ieşire a schemei logice, adică comportarea elementului defect trebuie transmisă, din aproape în aproape, la o ieşire a schemei. Calea pe care se transmite aceasta, numită cale activată, cuprinde alte circuite presupuse corecte, precum şi legăturile dintre ele.

Combinaţia de semnale care răspunde acestor deziderate se numeşte vector de testare.

Totalitatea vectorilor de testare, destinaţi detectării defectelor dintr-o schemă logică, aranjaţi într-o succesiune stabilă în funcţie de configuraţia şi tipul schemei, constituie programul de testare.

Descrierea comportării schemei logice în prezenţa unui defect, precum şi a posibilităţii de influenţare a unei ieşiri de către respectivul defect, se poate realiza cu ajutorul modulului primitiv abstract, MPA, elaborat pentru fiecare tip de circuit, în parte.

MPA se construieşte pe baza relaţiilor dintre intrările, ieşirile şi stările circuitului şi cuprinde tabelul de adevăr, TA şi tabelul de evidenţiere a defectelor, TED.

TED, pentru un circuit dat, conține combinațiile de semnale, care trebuie aplicate pe intrările sale, astfel încît orice defect permanent, de tipul fl sau fo, ce apare în circuitul respectiv, să poată fi evidențiat la cel puțin o ieșire a sa.

Realizarea MPA pentru diferitele tipuri de circuite logice SSI, MSI și LSI se prezintă în cap.2.

În cap.3 se prezintă un sistem de programe, destinat stabilirii automate, a succesiunii în execuție, a vectorilor de testare.

Aplicarea vectorilor de testare asupra plachetei ce se verifică și înregistrarea răspunsurilor acesteia, se face cu ajutorul unui sistem automat de testare. Configurația propusă și realizată, pentru un sistem automat de testare, se prezintă în cap. 4. Se descriu modulele componente ale sistemului, precum și modul de interconectare și exploatare ale acestora.

În cap.5 se prezintă concluziile finale ale lucrării.

*
* *
*

Pentru conducerea și sprijinul deosebit de competent, acordat permanent pe tot parcursul activității de doctorat, autorul mulțumește și pe această cale și dorește să-și exprime stima și respectul tov.prof.dr.ing. Rogoian Alexandru, conducătorul științific.

Autorul ține să-și exprime întreaga sa recunoștință față de tov.prof.dr.ing.Hăngănuț Marius, șeful filialei I.P.A.T.C.T., care l-a ajutat și îndrumat pe tot parcursul activității de doctorat.

Este locul și momentul ca autorul să declare, cu convingere și deplină satisfacție, că și elaborarea acestei lucrări, ca oricare alta de altfel, evidențiază condiția succesului în activitatea științifică : sprijinul și colaborarea celor din jur. Autorul le mulțumește astfel, prietenilor și colegilor de la IPATCT filiala Cluj-Napoca și de la fac.de electrotehnică a Institutului politehnic Cluj-Napoca, cu care a colaborat și speră să colaboreze și în continuare, în condiții din cele mai bune.

Autorul dorește să mulțumească conducerii fac.de electrotehnică a Inst.politehnic Cluj-Napoca pentru sprijinul acordat în toată activitatea ce o desfășoară în această instituție.

Cap.2. METODĂ DE TESTARE A PLACHETELOR ECHIPATE CU CIRCUITE LOGICE SSI, MSI ȘI LSI

2.1. Considerații generale

Complexitatea crescândă a schemelor realizate cu circuite logice influențează negativ testarea plachetelor pe care se realizează aceste scheme.

Un defect poate afecta comportarea unei intrări, a unei ieșiri sau starea unui circuit logic din componența schemei cu care este echipată placheta. Pentru a-l putea descoperi, este necesar ca influența lui să se observe la cel puțin o ieșire accesibilă a schemei. Intrările, respectiv ieșirile accesibile sînt cele legate direct de pinii conectorilor.

Descoperirea defectului și evidențierea influenței lui la o ieșire accesibilă se face prin aplicarea, pe intrările accesibile, a unei combinații de semnale potrivite, descrisă prin vectorul de testare. Defectul, pentru care nu se poate construi cel puțin un astfel de vector de testare, este nedetectabil. Este necesar un algoritm ce să construiască vectorii de testare pentru fiecare defect în parte. Acest lucru este posibil dacă există o descriere potrivită a circuitelor logice ce intră în componența schemei. Se apreciază că o descriere sub forma MPA satisface această cerință.

Metoda de testare ce se propune cuprinde :

- realizarea MPA pentru diferitele tipuri de circuite logice;
- elaborarea algoritmului de construire a vectorilor de testare.

Se introduc următoarele definiții :

Definiția 1. Un defect este observabil la o ieșire, dacă există o combinație de semnale, care, aplicată pe intrările schemei logice, determină răspunsuri diferite la acea ieșire, în cazul prezenței, respectiv absenței defectului.

Definiția 2. Un defect este controlabil, dacă există o combinație de semnale, care, aplicată pe intrările schemei, de-

termină, la locul defectului, o stare logică opusă celei cauzată de defect.

Deci, pentru ca o combinație de semnale aplicate pe intrările schemei logice să fie caracterizată ca și vector de testare, trebuie să i se poată asocia cel puțin un defect controlabil și observabil.

Dacă prin variabila logică "P" se notează valoarea, la un moment dat, a unei intrări, a unei ieșiri sau a stării unui circuit logic din schemă, observarea acestei valori la o ieșire accesibilă este asigurată, dacă variabila P sau \bar{P} se transmite pînă la respectiva ieșire. Regulile de operare ce caracterizează variabila P sînt :

$$\begin{aligned} P + P &= P ; & \bar{\bar{P}} &= P ; \\ P + 1 &= 1 ; & P + 0 &= P ; \\ P \cdot 1 &= P ; & P \cdot 0 &= 0 . \end{aligned} \quad (2.1)$$

Pe tot parcursul unei căi activate este obligatorie îndeplinirea relațiilor :

$$\begin{aligned} P + 0 + 0 + \dots + 0 &= P ; \\ P \cdot 1 \cdot 1 \cdot \dots \cdot 1 &= P . \end{aligned} \quad (2.2)$$

In cazul existenței unui defect, valoarea variabilei P, transmisă de la locul defect, la o ieșire accesibilă, va fi opusă celei obținută în absența defectului.

Avantajele utilizării acestei notații se prezintă cu ajutorul exemplului din fig.2.1.




Fig.2.1.

Dacă pe intrările I_1 , I_2 și I_3 se aplică combinația de semnale 100, valoarea răspunsului obținut la ieșire este egală cu "1" logic. Altfel spus, se observă că valoarea "1" a semnalului aplicat pe intrarea I_1 se transmite prin circuitele Y_2 și Y_4 pînă la ieșire (cazul I).

Dacă semnalele aplicate pe intrările I_2 și I_3 își păstrează valorile, iar semnalul aplicat pe intrarea I_1 devine "0" logic, răspunsul obținut la ieșire va avea valoarea "0" logic. Această valoare "0" este cea aplicată pe intrarea I_1 și transmisă prin circuitele Y_2 și Y_4 sau cea care circulă prin circuitele Y_3 și Y_4 (cazul II).

Notînd cu "P" valoarea logică a semnalului aplicat pe intrarea I_1 , la un moment dat, se pune în evidență foarte clar, care este intrarea ale cărei valori se transmit la ieșire (intrarea ale cărei valori influențează direct valoarea ieșirii), precum și calea pe care se transmit aceste valori (cazul III).

În cazul existenței unui defect pe calea respectivă, variabila P va primi o valoare opusă celei avute în absența defectului. Astfel, analizînd valoarea variabilei P obținută la ieșire, se poate evidenția, sigur, existența unui defect pe calea parcursă de această variabilă.

Tablelul de evidențiere a defectelor, TED, realizat pentru fiecare tip de circuit logic conține, pe fiecare linie, combinația de semnale, care aplicată pe intrările circuitului logic, determină transmisia, pînă la o ieșire a circuitului, a variabilei logice P. În felul acesta se poate observa, la o ieșire a circuitului, orice defect ce apare pe o intrare, o ieșire sau într-o stare a sa.

Dacă se activează, la un moment dat, mai multe căi, variabila P se transmite simultan pe toate căile activate. Procesul se numește activare multiplă.

Se presupune că schema logică ce se testează nu este redundantă, deci pentru fiecare defect există cel puțin un vector de testare, iar la un moment dat, în schemă, apare un singur defect.

Se iau în considerare numai defectele permanente de tipul forțărilor la "0" logic (f_0) și la "1" logic (f_1).

Un defect f_1 sau f_0 pe o linie redundantă este nedetectabil. Totodată, dacă există un defect pe liniile redundante și un alt defect pe celelalte linii, primul poate bloca acțiunea vectori-

lor de testare destinați celui de-al doilea defect.

Se vor face unele considerații și asupra defectelor multiple.

Dintre celelalte tipuri de defecte, cele mai frecvente, care apar pe plachetele echipate, sînt scurtcircuitele între pini sau trasee $\{ *q \}$, $\{ *4 \}$ și pot afecta valorile semnalelor aplicate pe intrările unui circuit sau răspunsul obținut la ieșirea unui circuit. Existența unui astfel de defect poate bloca acțiunile unor vectori de testare, destinați defectelor de tipul fl și fo. Totodată, acest tip de defecte poate introduce legături suplimentare, care să transforme tipul schemei logice (de exemplu, din schemă combinațională devine schemă secvențială asincronă). Vectorii de testare, care urmăresc detectarea și a acestor tipuri de defecte (asimilîndu-le cu defectele clasice fl și fo), sînt mai complexi, iar aplicarea lor asupra intrărilor trebuie să se facă într-o anumită succesiune.

Datorită acestor motive este indicat ca operația de testare să debuteze cu verificarea scurtcircuitelor. Pentru aceasta s-au elaborat echipamente de testare specializate.

Definiția 3. Două defecte sînt echivalente dacă funcția logică realizată la ieșirea schemei este aceeași, indiferent care din cele două defecte este prezent în schemă. De exemplu un defect de tipul fo, la o intrare a unui circuit logic SI-NU, este echivalent cu un defect de tipul fl, de la ieșirea aceluiași circuit logic SI-NU. Este foarte importantă determinarea defectelor echivalente, deoarece aceasta are influență directă asupra reducerii numărului vectorilor de testare. Asupra acestei probleme se va reveni în cap. 3.

Se mai precizează faptul că redundanța poate transforma două defecte distincte în defecte echivalente.

Orice circuit logic se poate descrie sub forma unui MPA, utilizînd următoarele noțiuni :

- intrări de date, I_D ;
- intrări de comandă, I_{CD} ;
- ieșiri de date, Z_D ;
- ieșiri de control, Z_C ;
- stările circuitului logic, Y_C^*

În paragraful următor se prezintă realizarea MPA pentru diferitele tipuri de circuite logice.

2.2. Realizarea MPA

2.2.1. Realizarea MPA pentru circuitele logice SSI

Circuitele logice combinaționale SSI conțin intrări și ieșiri de date. Realizarea MPA pentru acest tip de circuite se prezintă pe exemplul din fig.2.2, care conține tabelul de adevăr, TA, al unui circuit logic SI cu trei intrări (a) și tabelul său de evidențiere a defectelor, TED.

Prin "X" se notează un semnal a cărui valoare logică este indiferentă.

TED se realizează pe baza tabelului de adevăr și conține, în fiecare linie, combinația de semnale ce trebuie aplicată pe intrări, astfel încât variabila P să fie transmisă de la o intrare, la ieșire. La ieșire, aceasta poate apărea cu valoare adevărată sau negată (P sau \bar{P})

D1	D2	D3	ZD
0	X	X	0
X	0	X	0
X	X	0	0
1	1	1	1

a)

D1	D2	D3	ZD
P	1	1	P
1	P	1	P
1	1	P	P

b)

Fig.2.2.

Modul de construcție al TED pentru celelalte circuite combinaționale SSI se face identic cu cel prezentat în fig.2.2.

În continuare se vor aborda circuitele integrate bistabile.

Prin Q_t se notează starea ieșirii la momentul t , iar prin Q_{t+1} , starea aceleiași ieșiri la momentul $t+1$. Pentru a pune în evidență faptul că circuitul bistabil este corect, trebuie ca, plecând de la starea la momentul t , Q_t , să rezulte starea la momentul $t+1$, Q_{t+1} , cu valorile prezentate în fig.2.3.

Se observă că în toate cazurile, valoarea finală a ieșirii circuitului bistabil (Q_{t+1}) este bine precizată ("1" sau "0").

*554 556
332 H*

Q_t	Q_{t+1}
0	0
0	1
1	0
1	1
X	1
X	0

Fig.2.3.

De această observație se va ține seama în construcția combinațiilor de semnale ce se aplică pe intrările circuitului, pentru a asigura transmiterea variabilei P la ieșire.

Dacă pentru stabilirea valorii stării finale nu interesează valoarea stării inițiale, aceasta din urmă se notează cu variabila "X". Dar dacă este nevoie să se pună în evidență faptul că circuitul și-a schimbat starea, trebuie să se impună o valoare anumită pentru starea inițială. În acest caz, variabilei "X" i se atașează notația "0" sau "1", prin care se precizează valoarea logică necesară pentru starea inițială. De exemplu "X0" va preciza că starea inițială nu influențează valoarea stării finale ("X"), dar pentru evidențierea efectuării unei comutări ce are ca rezultat schimbarea valorii logice a stării inițiale, aceasta trebuie să aibă valoarea logică "0". Dacă valoarea impusă stării inițiale este "1", notația utilizată va fi "X1".

În cazul circuitelor secvențiale, posibilitatea stabilirii unei stări inițiale cunoscute este un element foarte important în efectuarea operației de testare. TED pune, direct, în evidență intrările care trebuie acționate pentru ca circuitul să treacă într-o stare cunoscută, indiferent de starea anterioară.

2.2.1.1. Circuitul bistabil RS asincron

MPA al acestui tip de circuit se prezintă prin tabelul de adevăr (a) și tabelul de evidențiere a defectelor (b) din fig.

2.4.

Din tabelul de adevăr se observă că starea finală a ieșirii este bine precizată numai dacă, pe intrările R și S, se aplică combinațiile de semnale logice (1,0) sau (0,1).

Ținând cont de această observație, TED se va construi astfel încât pe fiecare linie să conțină combinația de semnale, care aplicate pe intrări, să asigure transmisia variabilei P sau \bar{P} la

ID	I _{cd}		Y*		Z _D	
	R	S	Q _t	\bar{Q}_t	Q _{t+1}	\bar{Q}_{t+1}
	1	1	X	\bar{X}	X	\bar{X}
	1	0	X	\bar{X}	1	0
-	0	1	X	\bar{X}	0	1

a)

ID	I _{cd}		Y*		Z _D	
	R	S	Q _t	\bar{Q}_t	Q _{t+1}	\bar{Q}_{t+1}
-	1	\bar{P}	X0	$\bar{X}0$	P	\bar{P}
-	\bar{P}	1	X1	$\bar{X}1$	\bar{P}	P
-	1	1	P	\bar{P}	P	\bar{P}
--	1	1	\bar{P}	P	\bar{P}	P

b)

Fig.2.4.

ieşire. Variabila P sau \bar{P} caracterizează comportarea unei intrări sau starea circuitului bistabil.

Analizând TED se observă că, dacă pe intrările I_{cd} se aplică combinația (1, \bar{P}) sau (\bar{P} , 1), circuitul bistabil trece într-o stare finală a cărei valoare logică este bine precizată. Pentru comutarea dintr-o stare inițială cu valoare logică cunoscută, "X0", respectiv "X1", într-o altă stare finală și revenirea în starea inițială, este necesar ca pe intrările I_{cd} să se aplice secvența (1, \bar{P} ; \bar{P} , 1), respectiv (\bar{P} , 1; 1, \bar{P}), în funcție de starea inițială. Practic, se poate afirma că intrarea a cărei valoare logică este notată cu \bar{P} controlează direct valoarea logică a ieşirii, deci există o cale activată de la respectiva intrare la ieşire, pe care se transmite variabila \bar{P} . Însă realizarea acestui control nu se poate face prin aplicarea unei singure combinații de semnale pe intrări, ca și în cazul circuitelor combinaționale, ci utilizând o secvență de combinații, bine stabilită, cum este cazul secvențelor anterior prezentate ((1, \bar{P} ; \bar{P} , 1) sau (\bar{P} , 1; 1, \bar{P})).

Acest lucru rămâne valabil în cazul tuturor circuitelor secvențiale, însă secvența de combinații, prin care să se asigure un control eficient, crește cu complexitatea circuitului și este influențată de tipul acestuia.

Dacă variabila P sau \bar{P} caracterizează starea internă a circuitului bistabil, transmisia ei la ieşire se asigură dacă pe intrările I_{cd} se aplică combinația (1, 1).

Dacă starea inițială nu este cunoscută (X), secvența ce se aplică pe intrări va fi (1, \bar{P} ; \bar{P} , 1; 1, \bar{P}), respectiv (\bar{P} , 1; 1, \bar{P} ; \bar{P} , 1).

prima combinație din fiecare secvență fiind necesară pentru aducerea într-o stare inițială cu valoare logică cunoscută.

După cum se observă în TED, la o ieșire a circuitului bistabil se transmite variabila $P(\bar{P})$ iar la cealaltă ieșire, variabila $\bar{P}(P)$. Dacă circuitul bistabil se utilizează într-o schemă logică și nu se dorește transmiterea în continuare, atât a variabilei $P(\bar{P})$ cât și a variabilei $\bar{P}(P)$, se poate bloca una dintre căile de transmisie, utilizând relațiile (2.1). Această observație este valabilă și în cazul circuitelor secvențiale MSI și LSI.

În concluzie, se poate aprecia că TED răspunde, în totalitate, necesităților de testare ale circuitului bistabil RS asincron.

2.2.1.2. Circuitul bistabil D

În cazul circuitului bistabil D sincron, se consideră ca și intrări de comandă, I_{cd} , pe lângă intrarea de tact, TC, și intrările asincrone R și S, prioritare față de cele sincrone. S-a adoptat acest mod de lucru, deoarece este caracteristic circuitelor bistabile integrate și apare în cazul majorității circuitelor integrate secvențiale MSI și LSI.

Tabelul de adevăr se prezintă în fig.2.5.(a), iar tabelul de evidențiere a defectelor, în fig.2.5.(b). Pentru a nu încărca TED, modul de lucru aferent intrărilor asincrone R și S nu se va mai relua, acesta fiind identic cu cel din cazul circuitului bistabil RS asincron. Însă în faza de testare, pentru o descriere completă a unui circuit bistabil D sincron, care conține și intrări asincrone, TED trebuie completat cu liniile aferente acestor tipuri de intrări.

Pe intrarea de tact, TC, se pot aplica semnale de tip nivel logic, cu valorile "1", "0", "X", sau semnale de tact, notate cu T.

Din analiza TED se observă că variabila logică P sau \bar{P} se transmite la ieșire, de la fiecare intrare (D și TC). Dacă această variabilă caracterizează starea internă a bistabilului, transmisia ei la ieșire este asigurată, dacă pe intrarea de tact, TC, se aplică un semnal cu valoarea logică "0". Deci pentru fiecare linie din TED există o cale activată pînă la ieșire.

Comutarea dintr-o stare inițială cunoscută, 'XC' sau 'X1', într-o altă stare finală, se obține acționînd pe intrările D și TC.

ID		Icd			Y*		ZD	
D	IC	R	S	Q _t	\bar{Q}_t	Q _{t+1}	\bar{Q}_{t+1}	
X	X	0	1	X	\bar{X}	0	1	
X	X	1	0	X	\bar{X}	1	0	
1	1	1	1	X	\bar{X}	1	0	
0	1	1	1	X	\bar{X}	0	1	
X	0	1	1	X	\bar{X}	X	\bar{X}	

ID		Icd			Y*		ZD	
D	IC	R	S	Q _t	\bar{Q}_t	Q _{t+1}	\bar{Q}_{t+1}	
1	P	1	1	X0	$\bar{X}0$	P	\bar{P}	
P	T	1	1	X0	$\bar{X}0$	P	\bar{P}	
\bar{P}	T	1	1	X1	$\bar{X}1$	\bar{P}	P	
X	0	1	1	P	\bar{P}	P	\bar{P}	
X	0	1	1	\bar{P}	P	\bar{P}	P	

a) b)

Fig.2.5.

2.2.1.3. Circuitul bistabil JK

Intrările de comandă, I_{cd}, sînt, ca și în cazul anterior, TC, R și S, iar intrările de date sînt J și K.

Tabelul de adevăr se prezintă în fig.2.6.(a), iar tabelul de evidențiere a defectelor, în fig.2.6.(b). Acesta din urmă conține linii aferente numai modului de lucru sincron, cele pentru modul de lucru asincron sînt identice cu liniile construite în cazul bistabilului RS asincron.

ID		Icd			Y*		ZD	
K	J	TC	R	S	Q _t	\bar{Q}_t	Q _{t+1}	\bar{Q}_{t+1}
X	X	0	0	1	X	\bar{X}	0	1
X	X	X	1	0	X	\bar{X}	1	0
0	1	T	1	1	X	\bar{X}	1	0
1	0	T	1	1	X	\bar{X}	0	1
0	0	T	1	1	X	\bar{X}	Q _t	\bar{Q}_t
1	1	T	1	1	X	\bar{X}	\bar{Q}_t	Q _t
X	X	0	1	1	X	\bar{X}	X	\bar{X}

ID		Icd			Y*		ZD	
K	J	TC	R	S	Q _t	\bar{Q}_t	Q _{t+1}	\bar{Q}_{t+1}
0	1	P	1	1	X0	$\bar{X}0$	P	\bar{P}
1	0	P	1	1	X1	$\bar{X}1$	\bar{P}	P
0	P	T	1	1	X0	$\bar{X}0$	P	\bar{P}
P	0	T	1	1	X1	$\bar{X}1$	\bar{P}	P
1	1	T	1	1	P	\bar{P}	\bar{P}	P
1	1	T	1	1	\bar{P}	P	P	\bar{P}
X	X	0	1	1	P	\bar{P}	P	\bar{P}
X	X	0	1	1	\bar{P}	P	\bar{P}	P

a) b)

Fig.2.6.

Si in acest caz, fiecare linie din TED realizează o cale activată pe care să fie transmisă la ieşire, variabila P sau \bar{P} . Această variabilă caracterizează comportarea unei intrări (K, J sau TC) sau starea circuitului bistabil (Y).

Totodată, se pun în evidenţă şi combinaţiile care trebuie aplicate pe intrări, pentru a aduce circuitul într-o stare cunoscută, indiferent de starea sa anterioară.

2.2.2. Realizarea MPA pentru circuitele logice MSI

2.2.2.1. Realizarea MPA pentru circuitele logice MSI combinaţionale.

Modul de lucru este asemănător cu cel din cazurile precedente. Deoarece circuitele logice MSI sînt mai complexe şi TED aferente vor fi mai ample.

Din clasa circuitelor integrate combinaţionale se prezintă realizarea MPA pentru cazul circuitului de multiplexare SN74150. Deoarece întocmirea tabelului de adevăr nu ridică probleme deosebite, se renunţă la prezentarea lui. În fig.2.7 se prezintă tabelul de evidenţiere a defectelor, pentru acest tip de circuit.

Intrările de date, I_D , sînt notate D_0-D_{15} , iar intrările de comandă sînt : intrările de selecţie S_0-S_3 şi intrarea de validare E.

Din TED se observă că variabila P sau \bar{P} este transmisă la ieşire de la oricare din intrările circuitului. Astfel, aplicînd o combinaţie de semnale potrivite pe celelalte intrări, se asigură ca intrarea pe care este aplicat semnalul, notat cu variabila P, să controleze, la momentul respectiv, valoarea ieşirii, indiferent de valoarea logică a variabilei $P(\bar{P})$.

2.2.2.2. Realizarea MPA pentru circuitele logice MSI secvenţiale

Realizarea MPA în cazul registrelor se prezintă pentru registrul de 4 biţi, CDB495.

Intrările de date, I_D , sînt : I_{DS} - intrarea serială, $I_{DP_{1-4}}$ - intrări paralele. Intrările de comandă, I_{cd} , sînt : ML - modul de lucru al registrului, TP - intrarea de tact pentru încărcare paralelă/deplasare stînga, TS - intrarea de tact pentru încărcare serie/deplasare dreapta.

ID								Icd				ZD		
D ₀	D ₁	D ₂		D ₄		D ₇		D ₁₅	S ₃	S ₂	S ₁	S ₀	E	-
X	X	X		X		X		X	X	X	X	X	P	P
Q	X	X		X		X		X	0	0	0	\bar{P}	0	P
1	X	X		X		X		X	0	0	0	\bar{P}	0	\bar{P}
X	0	X		X		X		X	0	0	0	P	0	P
X	1	X		X		X		X	0	0	0	P	0	\bar{P}
X	X	0		X		X		X	0	0	P	0	0	P
X	X	1		X		X		X	0	0	P	0	0	\bar{P}
X	X	X		0		X		X	0	P	0	0	0	P
X	X	X		1		X		X	0	P	0	0	0	\bar{P}
X	X	X		X		0		X	P	0	0	0	0	P
X	X	X		X		1		X	P	0	0	0	0	\bar{P}
P	X	X		X		X		X	0	0	0	0	0	\bar{P}
\bar{P}	X	X		X		X		X	0	0	0	0	0	P
X	P	X		X		X		X	0	0	0	1	0	\bar{P}
X	\bar{P}	X		X		X		X	0	0	0	1	0	P
X	X	P		X		X		X	0	0	1	0	0	\bar{P}
X	X	\bar{P}		X		X		X	0	0	1	0	0	P
X	X	X		P		X		X	0	1	0	0	0	\bar{P}
X	X	X		\bar{P}		X		X	0	1	0	0	0	P
X	X	X		X		P		X	1	0	0	0	0	\bar{P}
X	X	X		X		\bar{P}		X	1	0	0	0	0	P
X	X	X		X		X		P	1	1	1	1	0	\bar{P}
X	X	X		X		X		\bar{P}	1	1	1	1	0	P

Fig.2.7.

Tabelul de adevăr se prezintă în fig.2.8, iar tabelul de evidențiere a defectelor, în fig.2.9.

Numărul și tipul operațiilor ce se realizează sînt proprii registrului ce se analizează. Pentru fiecare din operațiile ce caracterizează funcționarea registrului se urmărește aplicarea pe intrările de date, respectiv de comandă, a unei astfel de combinații de semnale, care să asigure transmisia variabilei P sau \bar{P} la cel

puțin o ieșire.

I_D		I_{cd}			$Y_{i,i=1,4}^*$	$Z_{D_{i,i=1,4}}$	Operatia realizată
I_{DS}	$I_{DP_{i,i=1,4}}$	ML	TP	TS	-	-	-
X	I_{DP_i}	1	T	X	X	I_{DP_i}	Încărcare paralelă, IP
I_{DS}	X	0	X	T	Y_i	$Z_{D_i} = Y_{i-1}$ $Z_{D_i} = I_{DS}$	Încărcare serie/deplasare dreapta, IS/DD
X	X	1	0	X	Y_i	Y_i	Stare neschimbată, SN
X	X	0	X	0	Y_i	Y_i	Stare neschimbată, SN
X	X	X	0	0	Y_i	Y_i	Stare neschimbată, SN

Fig.2.8.

I_D		I_{cd}			Y_{i-1}^*	Y_i^*	$Z_{D_{i-1}}$	Z_{D_i}	Operatia realizata
I_{DS}	I_{DP_i}	M L	T P	T S	-	-	-	-	-
X	1	1	P	X		X0		P	IP
X	0	1	P	X		X1		\bar{P}	IP
X	1	P	T	0		X0		P	IP
X	0	P	T	0		X1		\bar{P}	IP
X	P	1	T	X		X0		P	IP
X	\bar{P}	1	T	X		X1		\bar{P}	IP
1	X	0	X	P	X0		P		IS/DD
0	X	0	X	P	X1		\bar{P}		IS/DD
X	X	0	X	P	0	X1		\bar{P}	IS/DD
X	X	0	X	P	1	X0		P	IS/DD
X	X	1	0	X		P		P	SN
X	X	0	X	0		P		P	SN
X	X	X	0	0		P		P	SN

Fig.2.9.

Plecînd de la un set de operații stabilite cu ajutorul intrărilor I_D și I_{cd} , se poate construi TED pentru orice alt tip de registru.

În general, modul de lucru al unui registru dat se descrie cu ajutorul operațiilor, astfel :

- (IP).(DD)² - determină o încărcare paralelă, urmată de două deplasări spre dreapta;
- (IS).(DD)³ - determină o încărcare serie, urmată de trei deplasări spre dreapta. Aceasta poate fi descrierea unui algoritm de inițializare a unui registru de 4 biți, având ca și efect, încărcarea serie a valorii logice "0" și deplasarea ei spre dreapta, prin toate celulele registrului.

Deci, pe baza unui TED ce conține toate operațiile ce se pot efectua într-un registru, se poate construi TED pentru orice tip particular de registru, apelând, în plus, la un program care să descrie tipurile și succesiunea operațiilor, ce caracterizează funcționarea respectivului registru. În acest caz, deoarece nu mai este necesară memorarea TED pentru toate tipurile de registre, se obține o importantă economie de memorie.

Realizarea TED în cazul numărătoarelor se prezintă pentru cazul circuitului CDR4192. Acesta este un numărător zecimal sincron, care comută pe frontul anterior al semnalului de tact, în repaus, intrarea de tact având valoarea logică "1". Ca intrări de date, I_D , se consideră intrările pentru încărcare paralelă. Intrările de comandă, I_{CD} , sînt : intrarea de inițializare, R, intrarea de încărcare, L, intrarea de numărare în sens crescător, CU și intrarea de numărare în sens descrescător, CD. Ieșirile de control sînt : ieșirea de transport, C și ieșirea de împrumut, B. Ieșirile de date, Z_{Di} , sînt ieșirile paralele ale numărătorului.

Tabelul de adevăr al acestui tip de circuit se prezintă în fig.2.10, iar tabelul de evidențiere a defectelor, în fig.2.11.

Semnificația notațiilor utilizate este următoarea :

- IN - inițializare;
- IP - încărcare paralelă;
- NC - numărare în sens crescător;
- ND - numărare în sens descrescător.

Unele operații ce se efectuează în numărătoare sînt mai complexe decît în cazul registrelor. Este vorba, în special, de operațiile de numărare. Execuția unei operații de numărare în sens crescător se prezintă în schema logică din fig.2.12, unde $b_i, i = 1, n$ reprezintă configurația binară a numărului.

Un exemplu de realizare a unei numărări, pe baza schemei din fig.2.12 :

$i = 11010X1XX11$

$i+1 = 1101XXXXX00$

Numărarea în sens descrescător se poate face după același principiu.




Fig.2.10.

Ca și în cazul registrelor, și aici, plecând de la un TED ce conține toate operațiile care se pot efectua într-un numărator, se poate construi TED pentru orice alt tip de numărător. Pentru fiecare caz în parte, pe lângă TED existent, se atagează un program simplu care să stabilească tipul și succesiunea în execuție a tuturor operațiilor ce caracterizează funcționarea numărătorului dat. În cazul fiecărei operații, ce se efectuează în numărător, se va urmări asigurarea transmisiei variabilei $P(\bar{P})$

I_D				I_{cd}				Y_i^*				Z_C		Z_{D_i}				Operația realizată
I_{D1}	I_{D2}	I_{D3}	I_{D4}	R	L	CU	CD	Y_1	Y_2	Y_3	Y_4	B	C	Z_{D1}	Z_{D2}	Z_{D3}	Z_{D4}	-
X	X	X	X	1	X	X	0	X	X	X	X	0	1	0	0	0	0	IN
X	X	X	X	1	X	X	1	X	X	X	X	1	1	0	0	0	0	IN
0	0	0	0	0	0	X	0	X	X	X	X	0	1	0	0	0	0	IN
0	0	0	0	0	0	X	1	X	X	X	X	1	1	0	0	0	0	IN
1	X	X	1	0	0	X	X	X	X	X	X	1	1	1	0	0	0	IP
1	X	X	1	0	0	X	X	X	X	X	X	1	1	1	X	X	1	IP
X	X	X	X	0	1	T	1	0	0	0	0	1	1	1	0	0	0	NC
X	X	X	X	0	1	T	1	1	0	0	0	1	1	0	1	0	0	NC
										⋮								
X	X	X	X	0	1	T	1	1	1	1	0	1	1	0	0	0	1	NC
X	X	X	X	0	1	T	1	0	0	0	1	1	1	1	0	0	1	NC
X	X	X	X	0	1	T	1	1	0	0	1	1	0	0	0	0	0	NC
X	X	X	X	0	1	T	T	1	0	0	1	1	1	0	0	0	1	ND
										⋮								
X	X	X	X	0	1	1	T	0	1	0	0	1	1	1	0	0	0	ND
X	X	X	X	0	1	1	T	1	0	0	0	1	1	0	0	0	0	ND
X	X	X	X	0	1	1	T	0	0	0	0	0	1	1	0	0	1	ND

Fig.2.11.

la cel puțin o ieșire. Această variabilă caracterizează comportarea unei intrări sau starea numărătorului.

În concluzie, pentru orice tip de circuit secvențial MSI, plecând de la o mulțime A a operațiilor, definită cu ajutorul unei mulțimi I a intrărilor de comandă, a unei mulțimi Y^* a stărilor și a unei mulțimi E a ieșirilor de control, pentru o lungime dată P , se poate elabora TED pentru orice tip de circuit, care să conțină mulțimea operațiilor $A_1 \in A$, definită pe o mulțime a intrărilor $I_1 \in I$, a stărilor $Y_1^* \in Y^*$ și a ieșirilor $E_1 \in E$.

ID	I _{cd}				Y _i [*]	Y _j [*]	Y _j [*]	Z _c		Z _{D_i}	Operatia realizata
	R	L	CU	CD				B	C		
-	R	L	CU	CD	-	j<i	j<i	B	C	-	-
X	P	X	X	X	1	X	X	X	X	\bar{P}	IN
X	1	X	X	\bar{P}	X	X	X	\bar{P}	1	0	IN
X	1	X	X	P	X	X	X	P	1	0	IN
1	0	\bar{P}	X	X	X	X	X	X	X	P	IP
0	0	\bar{P}	X	X	X	X	X	X	X	\bar{P}	IP
0000	0	0	X	\bar{P}	X	X	X	\bar{P}	1	0000	IP
0000	0	0	X	P	X	X	X	P	1	0000	IP
1XX1	0	0	\bar{P}	X	X	X	X	1	\bar{P}	1XX1	IP
1XX1	0	0	P	X	X	X	X	1	P	1XX1	IP
P	0	0	X	X	X	X	X	X	X	P	IP
\bar{P}	0	0	X	X	X	X	X	X	X	\bar{P}	IP
X	0	1	T	1	P	0	X	X	X	P	NC
X	0	1	T	1	P	1	X	X	X	\bar{P}	NC
X	0	1	T	1	P	X	0	X	X	P	ND
X	0	1	T	1	P	X	1	X	X	\bar{P}	ND

Fig.2.12.

2.2.3. Realizarea MPA pentru circuitele logice LSI

Circuitele integrate LSI sînt componente electronice cu dimensiuni de gabarit foarte reduse, în raport cu gradul mare de integrare și prin aceasta, cu un număr limitat de puncte de acces. Aceste trăsături permit concluzionarea că, anumite funcții sînt controlate intern, deci odată cu creșterea complexității, circuitele LSI devin tot mai ermetice, reducînd accesul sistemului de testare la logica lor internă [L1].

Procesele tehnologice legate de elaborarea circuitelor LSI, în special a microprocesoarelor, nu sînt în totalitate automatizate (de exemplu, generarea măștilor este automatizată numai în ultimele faze) [K6],[H9]. Multitudinea și complexitatea operațiilor tehnologice care au loc, coroborate cu imposibilitatea unei supravegheri și conduceri automate, face ca numărul de defecte, în cazul circuitelor integrate LSI, să fie relativ mare, depășindu-l cu mult pe cel caracteristic circuitelor integrate MSI sau SSI.

În circuitele **LSI** se integrează un număr tot mai mare de module, care solicită puține conexiuni externe, dar prezintă o complexă rețea de conexiuni interne. Se urmărește ca raportul dintre numărul de componente, integrate pe același suport și numărul de terminale, să fie cât mai mare. Numărul de terminale este limitat, în principal, de dimensiunea suportului, care se urmărește să fie cât mai mică. Avantajele acestui mod de realizare sînt : creșterea vitezei de lucru, în urma micșorării lungimii medii a liniilor de conexiuni și a sarcinilor capacitive, creșterea imunității la perturbații și scăderea puterii consumate, în urma dispariției amplificatoarelor pe post de emițătoare de linie [L1]. Dar are ca și dezavantaj principal, realizarea dificilă a operației de testare și evaluare a performanțelor, în condiții reale de funcționare.

În general, circuitele **LSI** pot prezenta atât tipurile de defecte "clasice", prezente în cazul circuitelor **MSI** și **SSI** (forțare la "1", forțare la "0", scurtcircuite între linii, intrare în aer etc.), precum și o categorie de defecte caracteristice regimului de funcționare dinamic.

În concluzie, se apreciază că circuitele integrate **LSI** și plachetele echipate cu astfel de circuite, datorită complexității lor deosebite, solicită sisteme și metode de testare, care să țină cont de totalitatea particularităților ce le caracterizează.

Se utilizează o gamă largă de metode, unele cu aplicabilitate generală pentru orice tip de circuite logice și plachete echipate cu astfel de circuite, altele proprii acestui tip. Cele mai cunoscute sînt :

- compararea răspunsului cu cel obținut de la un obiect martor;
- metodele convenționale (deterministe);
- emularea;
- metode neconvenționale;
- simularea;
- divizarea în module senzoriale.

a) Utilizarea unui obiect martor, în vederea stabilirii corectitudinii în funcționare este una dintre cele mai vechi metode de testare. Obiectul martor și cel care se testează sînt atașați cu aceeași secvență de semnale. Răspunsurile acestora se compară, iar neconcordanța între ele este un indiciu al existenței unui defect. Localizarea defectelor se face, în cel mai bun

caz, la nivel de pin al conectorului.

Impedimentul major, ce apare în cazul acestei metode de testare, este necesitatea existenței unui mător, cu certitudine corect, element greu de realizat și în ultimă instanță, neeconomic. Problema se complică dacă plăchetele cu circuite LSI prezintă o varietate mare. Metoda este indicată numai în cazul testării în flux tehnologic, când numărul de plăchete sau circuite de același tip, care se analizează, este foarte mare [P23].

b) Metodele convenționale (algoritmul D, metoda Poage, metoda Armstrong etc.) [N9], [*4], [*5] pot fi utilizate pentru testarea plăchetelor echipate cu circuite LSI, MSI și SSI (în marea majoritate a cazurilor, plăchetele echipate cu circuite LSI conțin un număr de circuite logice MSI și SSI), dacă se realizează o descriere potrivită, pentru fiecare tip de circuit. Tehnicile utilizate până în prezent, nu permit, în toate cazurile și într-un mod optim, acest lucru.

Realizarea unei descrieri sub forma MPA, după metodologia prezentată în cazul circuitelor SSI și MSI poate fi utilizată în cazul oricărui tip de circuit LSI, permițând aplicarea metodelor convenționale pentru testarea plăchetelor echipate cu aceste circuite.

Aceste metode nu solicită un obiect mător și se pretează foarte bine pentru automatizarea procesului de întocmire a programelor de testare.

c) Emularea [H9], [R4], [*4], [*5], [*45] oferă posibilitatea dezvoltării de sisteme realizate cu ajutorul circuitelor LSI, testînd și evaluînd configurația electronică. Totodată permite dezvoltarea sistemului de programe și verificarea interacțiunii hard-soft.

Un sistem de emulare, prezentat în fig.2.13, cuprinde următoarele elemente : modulul de emulare, ME, modulul condițiilor de oprire, MCO, modulul de memorare al evenimentelor, MME și modulul de interfață cu utilizatorul, MIU.

Modulul de emulare servește pentru :

- înlocuirea microprocesorului din sistemul utilizatorului cu cel existent în ME;
- utilizarea memoriei sistemului de emulare sau a unei părți din ea, în locul memoriei din sistemul utilizatorului;
- utilizarea modulului MIU, în locul porturilor de intra-

re/ieşire din sistemul utilizatorului. Acest modul se modifică în funcţie de tipul microprocesorului din sistemul utilizator.




Fig.2.13.

Modulul de memorare al evenimentelor poate înregistra un număr de informații aferente diferitelor evenimente, ce apar pe parcursul desfășurării unui număr de cicluri mașină. În acest fel se oferă o istorie a evoluției sistemului pe o anumită perioadă de timp.

Modulul condițiilor de oprire permite oprirea execuției în funcție de anumite condiții îndeplinite.

Sistemul de emulare va asigura execuția programului utilizator, colectând informații despre fiecare instrucțiune. Utilizatorul poate asigna o parte din memoria sistemului de emulare, precum și resursele sale de intrare/ieșire, elemente care, din punct de vedere logic, devin resurse ale utilizatorului.

Analizând avantajele și dezavantajele utilizării unui sistem de emulare în testare, se pot trage următoarele concluzii :

- emularea asigură o testare completă a unui ansamblu realizat pe bază de circuite LSI, din punct de vedere hard, soft și al interacțiunii acestora;
- un sistem de emulare este întotdeauna orientat spre un anumit tip de microprocesor, deci utilizarea lui în testare este indicată numai pentru serii mari;
- realizarea unui sistem de emulare reprezintă o investiție importantă, motiv pentru care decizia de realizare se va lua în urma unei analize minuțioase privind dota-

- rea, gradul de utilizare, evoluția tipurilor de micro-procesoare ce se vor utiliza etc.;
- un sistem de emulare poate fi utilizat și pentru dezvoltarea de programe orientate pe tipul microprocesorului cu care este dotat;
 - emularea este o tehnică de testare, proprie numai ansamblelor realizate cu circuite ISI programabile.

d) Metodele neconvenționale [*3], [*1], [J1], [*5], [*21] urmăresc aplicarea asupra elementului care se verifică, a vectorilor de testare ce au caracter pseudo-aleator și înregistrarea răspunsului comprimat, după o anumită lege, sub forma unei "semnături". În felul acesta, un răspuns cu o lungime, în biți, oricât de mare, se reduce la 16-20 biți, aceasta fiind dimensiunea unei "semnături". Deci cantitatea de informații ce trebuie înregistrată și analizată este foarte redusă. Din acest motiv, metoda se pretează la testarea de mare viteză.

Ca și deficiență se semnalează faptul că, pentru testare, necesită cunoașterea semnăturilor de pe placheta corectă, ceea ce, în unele cazuri este dificil de obținut. Dacă există o plachetă cu certitudine corectă, poate fi utilizată pentru obținerea semnăturilor corecte.

e) Simularea [N2], [P4], [*4], [*5] este o metodă mult utilizată pentru realizarea programelor de testare și totodată, ca un instrument pentru facilitarea operației de localizare a defectelor. Unele defecte, cum sînt hazardul, apariția de impulsuri parazite, pot fi puse în evidență numai cu această metodă.

Problema care trebuie rezolvată, pentru a putea utiliza optim această metodă, este ca descrierea schemei logice de pe placheta echipată și simularea acesteia să se realizeze cît mai simplu și să nu solicite o capacitate de memorare prea mare. Aceasta se obține dacă circuitele logice ce formează schema realizată pe o plachetă se descriu cu ajutorul MPA, sub forma prezentată în paragrafele anterioare. Modul de lucru se va prezenta amănunțit în cap.3.

Simularea, în această tehnică, reține numai aspectul funcțional, nu și cel electronic. Dar acest element este mai puțin interesant în cazul testării plachetelor echipate.

f) Divizarea în module senzoriale [T2], [V3], [J1], [O2]. Un modul senzorial este o unitate logică complexă, care poate fi ac-

tivată și testată individual sau utilizând numai modulele verificate în pașii precedenți. În felul acesta se urmărește ca fiecare modul să fie capabil să-și transmită răspunsul său (starea sa), direct sau indirect, pe magistralele externe ale circuitului LSI, când pe intrările sale se aplică o combinație de semnale.

Activarea constă în stimularea modulului pentru a-l face accesibil, după care se aplică asupra lui o combinație de semnale, care determină comutarea dintr-o stare inițială, într-o stare finală, ce se poate analiza.

Pentru circuitele logice LSI, mai ales în cazul microprocesoarelor, vectorul de testare se construiește cu ajutorul instrucțiunilor proprii. Cu aceste instrucțiuni se activează fiecare modul ce formează circuitul LSI, astfel încât orice defect ce afectează comportarea modulului să fie descoperit, iar influența lui să poată fi observată pe una din magistralele externe ale circuitului LSI. Defectele pot apărea pe intrările, ieșirile sau în stările diferitelor module.

Astfel se asigură, implicit, și o testare a diferitelor module ale circuitului LSI.

Utilizarea acestei metode de testare este obligatorie dacă placheta se verifică cu ajutorul tehnicii de testare "IN CIRCUIT".

Circuitul integrat LSI, fiind numai parțial accesibil, nu toate modulele vor putea fi testate în întregime, existând cel puțin un modul inițial, care se consideră corect, eventual a fost testat printr-o altă metodă.

Problemele care apar în cazul utilizării acestei metode sînt următoarele :

- ordonarea instrucțiunilor astfel încît execuția lor să stabilească modulele senzoriale și să permită testarea acestora;
- testarea propriu-zisă a modulelor.

Prima problemă solicită o perfectă cunoaștere a întregului set de instrucțiuni sau comenzi/moduri de lucru, pentru circuitul LSI care se testează, ceea ce este greu de realizat, datorită multitudinii și complexității diferitelor tipuri de circuite LSI.

Pentru rezolvarea celei de-a doua probleme este absolut necesară o descriere potrivită a diferitelor module, deoarece, în caz contrar, datorită complexității circuitelor LSI, se solicită o mare capacitate de memorare și o investiție importantă de

timp, pentru întocmirea programelor de testare. Dacă nu există o astfel de descriere, unele circuite ISI nu se pot testa sau se testează numai parțial.

Dacă se rezolvă optim aceste două probleme, metoda de testare, care divizează circuitul ISI în module senzoriale, este cea mai indicată, atât pentru testarea circuitelor ISI, cât și a plachetelor echipate cu aceste circuite.

În continuare, pentru rezolvarea acestor probleme, se propune următorul mod de lucru :

- ordonarea automată a setului de instrucțiuni (comenzi etc.) pentru stabilirea și activarea modulelor senzoriale de tip registru, descrise cu ajutorul MPA, plecând de la tabelul instrucțiunilor;
- realizarea programelor pentru testarea modulelor senzoriale utilizând un algoritm convențional.

Procedeu propus se prezintă în cazul microprocesoarelor, acestea fiind cele mai complexe circuite logice ISI. Exemplificările se vor face pe microprocesorul Intel 8080.

Analizând o gamă de microprocesoare (I8080, M6800, TMS9900), în fig.2.14, se prezintă o configurație generală la nivel de modul de tip registru. Toate modulele componente vor fi descrise ca MPA de tip registru.




Fig.2.14.

Semnificația notațiilor utilizate este următoarea :

- unitatea de decodificare și control, UDC;
- registrul de instrucțiuni, RI;
- unitatea aritmetică și logică, UAL;
- acumulator, AC;
- acumulator temporar, ACT;
- registrul pentru păstrarea temporară a informațiilor, RET;
- registre generale, REG;
- registrul indicator de stivă, ST;
- numărător de adrese, NADR;
- registru pentru recepția/emisia informațiilor (instrucțiuni, date), RERED;
- magistralele de date, adrese, comenzi, internă, MD, MA, MC, MI.

Cu linie simplă se specifică circulația semnalelor de comandă.

În faza de realizare a MPA se ține cont de faptul că registrele au lungimi diferite, iar unele pot fi adresate ca registre perechi. Ținând cont de această observație, MPA de tip registru ale microprocesorului I8080 sînt :

a) - module cu lungimea de 8 biți : RERED, RADRH, RADRL, NADRH, NADRL, STH, STL, B, C, D, E, H, L, W, Z, AC, ACT, RET, UAL, RI, Z, CY, S, P, C;

b) - module cu lungimea de 16 biți :

RADR = (RADRH, RADRL);

NADR = (NADRH, NADRL);

ST = (STH, STL);

BC = (B, C);

DE = (D, E);

HL = (H, L);

WZ = (W, Z).

c) - module suplimentare (fictive), definite cu scopul de a înlesni efectuarea unor operații :

- B0 - registru ce conține, tot timpul, valoarea zero;

- B1 - registru ce conține, tot timpul, valoarea "1";

- BD - registru de manevră;

- BM - registru încărcat cu "1" în toate pozițiile.

Aceste registre au lungimea de 8 biți.

Dacă aplicația o cere, introducerea unui nou modul sau modificarea celor existente nu ridică nici o problemă deosebită.

Se utilizează următoarele microoperații, cu ajutorul cărora se vor descrie instrucțiunile și operațiile microprocesorului:

a) - microoperația de transfer :

MIT(R1,R2);

unde : R1 - registru destinație;

R2 - registru sursă.

b) - microoperația de adunare :

MIA(R1,R2,R3,R4);

unde : R1,R2,R3 - registre ale căror conținuturi se adună;

R4 - registru ce conține rezultatul adunării.

În definiție s-a prezentat numărul maxim de registre care pot participa la adunare. Într-o configurație simplificată, microoperația de adunare poate fi descrisă astfel :

MIA(R1,R2,R4);

cînd operația de adunare se efectuează numai între două registre (R1 și R2). De asemenea, unul dintre registrele care participă la adunare poate fi R4, deci vom avea :

MIA(R1,R4,R4);

MIA(R1,R3,R4,R4);

c) - microoperația de scădere :

MIS(R1,R2,R3,R4);

unde : R1 - registru care păstrează descăzutul;

R2,R3 - registre care păstrează scăzătoarele;

R4 - registru care păstrează rezultatul.

Și aici, unul dintre registrele R2,R3 poate lipsi sau R4 să conțină, în faza inițială, unul dintre operanzi. Deci avem variantele :

MIS(R1,R2,R4);

MIS(R4,R2,R4);

MIS(R4,R2,R3,R4);

d) - microoperația de rotație :

MIR(R1,R2,IR);

unde : R1,R2 - registre care participă la efectuarea rotației;

IR - indicator ce precizează sensul rotației :

IR = 1 - rotație dreapta;

IR = 0 - rotație stînga.

Unul dintre registre poate lipsi, situație în care rotația afectează numai registrul prezent. Deci microoperația se prezintă sub forma :

MIR(R1,IR).

Ca o exemplificare, pentru microprocesorul I8080, este vorba de efectuarea rotației cu sau fără registrul de condiție CY.

e) - microoperația de salt condiționat :

MIC(RC,R);

unde : RC - registrele de condiție;

R - registru ce conține adresa de salt.

f) - microoperația inefectivă :

MIN.

Fără a avea un rol executabil, această microoperație se utilizează pentru a asigura o corespondență între execuția simulată și cea reală, a unei instrucțiuni.

g) - microoperații logice :

MLA(R1,R2,R3) - pentru realizarea funcției SI;

MIO(R1,R2,R3) - pentru realizarea funcției SAU;

MIX(R1,R2,R3) - pentru realizarea funcției SAU-EXCLUSIV

unde R1 și R2 sînt registre ce conțin operanzii, iar R3 va conține rezultatul.

Cu microoperațiile definite se poate descrie un set larg de instrucțiuni ale circuitelor integrate LSI. Într-o variantă mai restrînsă se poate renunța la unele tipuri de microoperații, funcția lor efectuîndu-se cu ajutorul celorlalte rămase, aceasta, desigur, în detrimentul unor descrieri mai complexe.

În cazul circuitelor integrate LSI, problema testării poate fi privită din următoarele puncte de vedere :

- stabilirea, activarea și, implicit, verificarea modulelor ce formează circuitul LSI, astfel încît orice defect ce apare la intrare sau în configurația sa internă să fie transmis la o ieșire. În această fază sînt necesare, în majoritatea cazurilor, numai instrucțiunile de transfer, deci se reduce și setul de microoperații, definit anterior;
- verificarea completă a circuitului integrat LSI. În această fază este necesară verificarea completă a întregului set de instrucțiuni aferente, într-o ordine prestabilită.

În majoritatea cazurilor de testare a plachetelor echipate cu circuite integrate LSI, MSI și SSI se utilizează primul mod de lucru. Al doilea mod de lucru este destinat, în special, testării circuitelor LSI, în faza de elaborare.

Plecînd de la aceste microoperații, MPA de tip registru

se realizează astfel :

- intrările și ieșirile de date (I_D , respectiv Z_D) sînt legate la magistrale;

- intrările de comandă I_{cd} , sînt următoarele :

- L - comanda de încărcare; DDS - deplasare dreapta/stînga :

$L = \overline{MIT} \cdot \overline{MIR}$; DDS = X - încărcare paralelă;

$L = \overline{MIT} \cdot MIR$; DDS = IR - deplasare dreapta;

$L = \overline{MIT} \cdot \overline{MIR}$; DDS = \overline{IR} - deplasare stînga;

$L = \overline{MIT} \cdot \overline{MIR}$; DDS = X - conținutul registrului nu se schimbă.

- TC - tactul de comutare.

- ieșirile de control, cînd există, cuprind semnalizările de condiție CY, Z, P, S, C. Aceste ieșiri sînt legate, direct, pe intrările de date ale respectivelor registre de condiție, în care se încarcă automat, în momentul apariției. Registrele respective, de cîte 8 biți, conțin în poziția cea mai puțin semnificativă, valoarea condiției, iar ceilalți biți au valoarea egală cu zero. Aceasta este o excepție de la modul de definire al registrelor și s-a admis pentru a înlesni prelucrările, în sensul existenței unui mod de lucru universal și cînd se operează asupra condițiilor.

Cu aceste precizări, MPA de tip registru se realizează după procedeul prezentat în paragraful anterior.

Utilizînd aceste microoperații, instrucțiunile se descriu ca succesiuni finite de microoperații. De exemplu, pentru microprocesorul I8080 avem :

- instrucțiunea NOP se descrie astfel :

MIT(RADR,NADR);

MIA(NADR,B1,NADR);

MIT(RI,RERED).

- instrucțiunea MOV r1,r2 se descrie astfel :

MIT(RADR,NADR);

MIA(NADR,B1,NADR);

MIT(RI,RERED);

MIT(RET,r2);

MIT(r1,RET).

Deoarece rolul unității de comandă și control este preluat de către utilizator, microoperația MIT(RI,RERED) nu are nici un efect, deci se poate înlocui cu microoperația MIN. În această situație, instrucțiunea NOP se descrie astfel :

MIT(RADR,NADR);

```
MIA(NADR,B1,NADR);  
MIN.
```

Un alt rol al microoperației MIN este cel de descriere, dacă se dorește, a stărilor mașină în care nu se execută, în mod explicit, nici o microoperație. De exemplu, instrucțiunea MOV M,r a microprocesorului I8080 nu execută, explicit, nici o microoperație în starea T5 a ciclului mașină M1. În acest caz, utilizând microoperația MIN, instrucțiunea se descrie astfel :

```
MIT(RADR,NADR)  
MIA(NADR,B1,NADR)  
MIN  
MIT(RET,r)  
MIN  
MIT(RADR,HL)  
MIT(RERED,RET).
```

Registreele care au acces direct la magistralele externe sînt RERED și RADR.


Comportarea modulelor senzoriale se verifică gradat, activînd calea de la respectivul modul, la unul din modulele cu acces direct la magistralele externe. Calea de activare se va realiza cît mai scurtă și să nu conțină alte module neverificate. Aceasta impune utilizarea, mai întîi, a acelor instrucțiuni care implică un număr minim de module, dacă este posibil, numai acela care se verifică. Modulele verificate și declarate corecte vor fi utilizate pentru verificarea altora. Pentru a ține cont de aceste elemente este necesară stabilirea unui algoritm al succesiunii în execuție a instrucțiunilor.

În vederea construirii algoritmului se apelează la graful microprocesorului. Modulele din configurația microprocesorului constituie nodurile grafului, iar microoperațiile de transfer descriu liniile grafului. În fig.2.15 se prezintă graful microprocesorului I8080.

O primă fază în construcția algoritmului o constituie notarea liniilor grafului. Plecînd de la notația generală L n.m.p, a unei linii, regulile de definire a valorilor indicilor n,m și p sînt următoarele :

- a) n = 1 - pentru liniile de la/la modulele RERED și RADR;
m = 1 - pentru liniile de la modulele RERED și RADR, la celelalte module;
- m = 2 - pentru liniile de la celelalte module, la modulele RERED și RADR;

- p = 0 - pentru liniile aferente microoperațiilor (MT), care transferă informații de la alte module, la modulele RERED sau RADR. Aceste informații sînt caracterizate astfel :
- nu au fost prelucrate și nici nu urmează a fi prelucrate, în instrucțiunea din care face parte MT;
 - nu provin din modulele RERED sau RADR, în urma unui transfer executat în instrucțiunea din care face parte MT;
- p = 1 - pentru liniile aferente microoperațiilor (MT), care transferă informații de la alte module, la modulele RERED sau RADR. Aceste informații sînt caracterizate astfel :
- au fost prelucrate înainte de transfer în instrucțiunea din care face parte MT;
 - nu provin din modulele RERED sau RADR, în urma unui transfer executat în instrucțiunea din care face parte MT;
- p = 2 - liniile aferente microoperațiilor (MT), care transferă informații de la alte module, la modulele RERED sau RADR. Aceste informații sînt caracterizate astfel :
- nu au fost prelucrate înainte de transfer, dar urmează a fi prelucrate, după transfer, de alte microoperații din instrucțiunea din care face parte MT;
 - nu provin din modulele RERED sau RADR, în urma unui transfer executat în instrucțiunea din care face parte MT;
- p = 3 - pentru liniile aferente microoperațiilor (MT), care transferă informații de la alte module, la modulele RERED sau RADR. Aceste informații sînt caracterizate astfel :
- nu au fost prelucrate înainte de transfer, dar urmează a fi prelucrate, după transfer, de alte microoperații din instrucțiunea din care face parte MT;
 - provin din modulele RERED sau RADR, în urma unui transfer executat în instrucțiunea din care face parte MT;
- p = 4 - pentru liniile aferente microoperațiilor (MT), care



S-au figurat numai MT
ce implica modulele RERED și RADR

Fig.2.15.

transferă informații de la alte module, la modulele RERED sau RADR. Aceste informații sînt caracterizate astfel :

- au fost prelucrate, înainte de transfer, în instrucțiunea din care face parte MT;
- provin din modulele RERED sau RADR, în urma unui transfer executat în instrucțiunea din care face parte MT.

Liniiile aferente microoperațiilor care execută incrementări sau decrementări cu o unitate se notează cu L123, respectiv L124, în funcție de momentul în care se execută.

- b) $n = 2$ - pentru liniile, care realizează legături între modulele, care au, ambele, legături de tipul L123 sau L124;
- c) $n = 3$ - pentru liniile, care realizează legături între modulele, dintre care, unul singur are legături de tipul L123 sau L124;
- d) $n = 4$ - pentru liniile, care realizează legături între modulele, dintre care, nici unul nu are legături de tipul L123 sau L124.

În cazurile b, c și d nu interesează valorile indicilor m și P . Se observă că regulile de notare sînt influențate, direct, de posibilitățile de transfer între modulul în cauză și modulele ce au acces direct la cel puțin una din magistralele externe ale circuitului LSI.

Utilizînd aceste notații, în cazul microprocesorului I8080, instrucțiunea MVI r , data realizează următoarele legături :

```
MIT(RADR,NADR) - L123;  
MIA(NADR,B1,NADR) - L124;  
MIN  
MIN  
MIN  
MIT(RADR,NADR) - L124;  
MIN  
MIT(r,RERED) - L11;
```

Instrucțiunea ORI data realizează următoarele legături :

```
MIT(RADR,NADR) - L123;  
MIA(NADR,B1,NADR) - L124;  
MIN
```

MIT(ACT,AC) - L3;
MIN
MIT(RADR,NADR) - L124;
MIA(NADR,B1,NADR) - L123;
MIT(RET,PERED) - L11;
MIN
MLO(ACT,RET,UAL)
MIT(AC,UAL) - L2.

Cînd se utilizează notația "X" nu interesează valoarea indicelui.

Cu acestea, pașii algoritmului, care stabilește ordinea în execuție a instrucțiunilor, sînt următorii :

- a) - se execută, mai întîi, instrucțiunile descrise prin numărul cel mai mic de microoperații și conțin numărul minim de legături, de tipul L11 și L124;
- b) - se execută instrucțiunile, rămase, care conțin numai legături de tipul L11 și L124;
- c) - se execută instrucțiunile, care conțin numai legături de tipul L11, L123 și L124, executate în această ordine;
- d) - se execută instrucțiunile, care conțin numai legături de tipul L11, L124, L123, executate în această ordine. Aceste instrucțiuni se execută de două ori, iar rezultatul se interpretează după a doua execuție;
- e) - se execută instrucțiunile, care conțin numai legături de tipul L11, L123, L124, L120, L121;
- f) - se execută instrucțiunile, care conțin legături de tipul L11, L12X și L2, începînd cu cele care conțin numărul cel mai mic de legături de tipul L2;
- g) - se execută instrucțiunile, care conțin legături de tipul L11, L12X și L3, începînd cu cele care conțin numărul cel mai mic de legături de tipul L3;
- h) - se execută instrucțiunile, care conțin legături de tipul L11, L12X și L4, începînd cu cele care conțin numărul cel mai mic de legături de tipul L4;
- i) - se execută instrucțiunile rămase, în ordinea complexității, stabilită în funcție de numărul de legături de tipul L2, L3, L4, legăturile de tipul L2 fiind considerate cele mai simple iar L4, cele mai complicate, din punctul de vedere al operației de testare.

Rezultatul ordonării în execuție a instrucțiunilor este stabilirea succesiunii de verificare a modulelor.

In continuare, pentru testarea modulelor se utilizează o metodă convențională.

Datorită numărului mare de informații memorate, problema se poate pune și altfel : să se stabilească setul de instrucțiuni, care pot asigura o verificare a unui modul dat, indiferent de starea celorlalte module. Si în acest caz se poate stabili un algoritm de tipul celui enunțat.

Din punctul de vedere al utilizatorului, se cer următoarele informații :

- stabilirea modulelor, care au acces direct la magistralele externe ale circuitului LSI;
- descrierea setului de instrucțiuni cu ajutorul microoperațiilor.

Programul de testare automată va realiza :

- utilizând modulele din configurația circuitului LSI, pe care le stabilește din analiza microoperațiilor, execută codificarea legăturilor și stabilește ordinea în execuție a instrucțiunilor;
- pentru verificarea fiecărui modul cu ajutorul instrucțiunilor alocate, apelează programul de stabilire a vectorilor de testare, care lucrează pe baza unei metode convenționale;
- interpretează rezultatul pentru fiecare modul în parte și ia decizia de continuare sau nu a operației de testare.

In vederea obținerii vectorilor de testare, fiecare modul se descrie sub formă MPA. Astfel se asigură o descriere unitară pentru toate tipurile de circuite LSI, MSI și SSI, cu care poate fi echipată o plachetă.

Avantajele cele mai importante ale acestui mod de descriere sînt simplitatea, economia de memorie și posibilitatea utilizării aceleiași metode pentru stabilirea vectorilor de testare, în cazul plachetelor echipate cu orice tip de circuite logice. Un algoritm destinat acestui scop se prezintă în paragraful următor.

Totodată, descrierea sub formă MPA conține și secvențele de combinații ce pot fi utilizate pentru inițializarea circuitului respectiv, indiferent de starea în care se află.

2.3. Algoritm pentru elaborarea vectorilor de testare

Procesul de stabilire a vectorilor de testare implică considerarea a două scheme logice : cea corectă, C, și cea defectă, F.

Dacă $X = (X_1 X_2 \dots X_n)$ reprezintă vectorul variabilelor ce descriu semnalele, care se aplică pe intrările schemei logice, a cărei stare este caracterizată de vectorul $Y^* = (Y_1^*, Y_2^* \dots Y_n^*)$, pentru detectarea unui defect este necesar ca cel puțin o ieșire să realizeze relația :

$$Z_i^F \oplus Z_i^C = 1 ; \quad (2.3)$$

$$\begin{aligned} \text{unde : } Z_i^F &= f^F(X_1, X_2, \dots, X_n, Y_1^*, Y_2^*, \dots, Y_p^*) \\ Z_i^C &= f^C(X_1, X_2, \dots, X_n, Y_1^*, Y_2^*, \dots, Y_p^*) \end{aligned} \quad (2.4)$$

reprezintă funcțiile realizate de schema defectă, respectiv corectă, la ieșirea Z_i .

Vectorul $(X_1^1, X_2^1, \dots, X_n^1)$ reprezintă un set de valori, care aplicate pe intrările schemei logice determină, la ieșire, valoarea logică "1".

Vectorul $(X_1^0, X_2^0, \dots, X_n^0)$ reprezintă un set de valori, care aplicate pe intrările schemei logice determină, la ieșire, valoarea logică "0".

Algoritmul urmărește activarea cel puțin a unei căi de la o intrare, la ieșire. În acest fel se asigură ca de la fiecare intrare să se controleze valoarea ieșirii, controlul efectuându-se pe calea activată. Orice modificare, în comportare, ce apare pe calea activată, trebuie să fie vizibilă la ieșire.

Pentru ca o intrare să controleze valoarea ieșirii, este necesar ca aceasta să se modifice dacă valoarea logică a semnalului aplicat pe intrarea respectivă se modifică, iar semnalele de pe toate celelalte intrări rămân neschimbate. Deci, dacă se analizează intrarea caracterizată prin variabila logică X_i , se caută combinații de semnale în care să difere numai valoarea variabilei X_i și care, aplicate pe intrări, să determine valori diferite, la ieșire. Aceste combinații se găsesc în setul de soluții al ecuațiilor :

$$f^C(X_1, X_2, \dots, X_n, Y_1^*, Y_2^*, \dots, Y_p^*) = 0 \quad (2.5)$$

$$f^C(X_1, X_2, \dots, X_n, Y_1^*, Y_2^*, \dots, Y_p^*) = 1 \quad (2.6)$$

Pentru a reduce numărul de calcule, este necesar să se rezolve acea ecuație, care are numărul minim de soluții.

Cu aceste precizări, pași algoritmului sînt următorii :

a) - funcția $f^C(x_1, x_2, \dots, x_n, y_1^*, y_2^*, \dots, y_p^*)$ se aduce sub forma de sumă de produse, care conțin variabile adevărate sau negate;

b) - se determină, care din ecuațiile (2.5), respectiv (2.6) are numărul minim de soluții și se rezolvă acea ecuație. Rezultatul m soluții de forma : $(x_1, x_2, \dots, x_i, \dots, x_n, y_1^*, y_2^*, \dots, y_p^*)$.

$k = 1; i = 1;$

c) - pentru ca soluția k , din setul de m soluții, să activeze calea de la intrarea notată prin variabila x_i , la ieșire, este necesar ca setul de m soluții să nu conțină combinația :

$$(x_1, x_2, \dots, \bar{x}_i, \dots, x_n, y_1^*, y_2^*, \dots, y_p^*).$$

Dacă răspunsul este afirmativ, atunci combinația de mai sus este un vector de testare, care permite verificarea comportării căii de la intrarea notată cu variabila x_i , la ieșire. Intrarea respectivă se notează, în continuare, cu P .

Dacă răspunsul este negativ, combinația respectivă nu constituie un vector de testare pentru calea de la intrarea x_i , la ieșire.

d) - $k = k+1$; dacă $k \leq m$, se reia cu pasul C; în caz contrar se trece la pasul e ;

e) - $i = i+1$; dacă $i \leq (n+p)$, atunci $k = 1$ și se reia cu pasul C. În caz contrar STOP.

În final rezultă cel puțin un vector de testare pentru fiecare cale de la o intrare, la ieșire. Totodată, se precizează faptul că un vector poate activa mai multe căi simultan. Această ultimă problemă va fi tratată pe un exemplu.

Cele prezentate sînt valabile și în cazul în care se urmărește activarea unei căi ce va fi controlată de către o variabilă de stare, y_i^* . În acest caz raționamentul se face pentru variabila y_i^* .

Modul de rezolvare a punctelor a și b este esențial în reducerea numărului de operații cerut de algoritm. Pentru aceasta este necesar să se rezolve acea ecuație (2.5) sau (2.6), care are numărul minim de soluții. Deci, trebuie aplicat un algoritm cu ajutorul căruia să se stabilească ecuația cu număr minim de soluții, înainte de rezolvare. În acest sens funcția se aduce la forma de sumă de produse, fiecare produs conținând variabilele adevărate sau negate. Se notează cu U_i , fiecare produs al sumei, iar

cu V_j (unde V_j poate fi o variabilă de intrare Y_j sau o variabilă ce caracterizează o stare, Y_j^*), o variabilă a unui produs. Cu aceste notații funcția se poate scrie sub forma :

$$f^C(X_1, X_2, \dots, X_n, Y_1^*, Y_2^*, \dots, Y_p^*) = \sum_{i=1}^m U_i. \quad (2.7)$$

În continuare, pentru a stabili ecuația cu număr minim de soluții, se transformă fiecare produs al sumei astfel încât rezolvarea uneia din ecuațiile (2.5) sau (2.6) să nu introducă soluții multiple. Acest lucru se obține dacă fiecare produs diferă de oricare alt produs al sumei, cel puțin prin valoarea unei variabile. După ce s-au transformat produsele astfel încât să respecte regula enunțată mai sus, se poate determina numărul de soluții pentru oricare din ecuațiile (2.5) sau (2.6). Dacă ne referim la ecuația (2.6), fiecare produs transformat introduce 2^{n-K} soluții, unde n reprezintă numărul de variabile ale funcției iar K , numărul de variabile conținute în produsul respectiv. Aplicând acest raționament, la fiecare produs, rezultă, în total, n_S soluții. Dacă este îndeplinită relația $n_S \leq 2^{n/2}$ se va rezolva ecuația (2.6). În caz contrar se va rezolva ecuația (2.5).

Schema logică a acestui algoritm se prezintă în fig.2.16.

Se compară fiecare produs cu toate celelalte produse ale sumei. În urma comparației se iau următoarele decizii :

a) - dacă în urma comparației produsului U_i cu produsul U_j , $j > i$, rezultă că diferă cel puțin prin valoarea unei variabile, asupra produsului U_i nu se aplică nici o transformare. Exemplu : $V_1 \bar{V}_2 + V_2 V_3$;

b) - dacă produsul U_i diferă de reuniunea $U_i \cup U_j$, $j > i$, numai printr-o variabilă V_1 , atunci se aplică transformarea :

$$U_i = U_i V_1 + U_i \bar{V}_1$$

Termenul $U_i \bar{V}_1$ va fi absorbit de produsul U_j . Exemplu :

$$\bar{V}_1 \bar{V}_3 + V_2 \bar{V}_3 = \bar{V}_1 \bar{V}_2 \bar{V}_3 + \bar{V}_1 V_2 \bar{V}_3 + V_2 \bar{V}_3 = \bar{V}_1 \bar{V}_2 \bar{V}_3 + V_2 \bar{V}_3;$$

c) - dacă produsul U_i diferă de reuniunea $U_i \cup U_j$, $j > i$, prin mai mult de o singură variabilă, se aplică transformarea :

$$U_i = U_i V_1 + U_i \bar{V}_1 \quad ;$$

în care, V_1 este prima variabilă conținută de produsul U_j , dar care nu se află în produsul U_i . În felul acesta s-a introdus un termen suplimentar în sumă ($U_i V_1$), care va fi pre-

lucrat după aceleași reguli ca și produsele inițiale.

$$\text{Exemplu : } v_2 \bar{v}_3 + \bar{v}_1 \bar{v}_4 = v_1 v_2 \bar{v}_3 + \bar{v}_1 \bar{v}_4 + \bar{v}_1 v_2 \bar{v}_3$$

În continuare se prezintă acest algoritm pe un exemplu. Fără a pierde din generalitate, se utilizează numai variabile ce caracterizează semnalele aplicate pe intrări, x_i .

$$f(x_1, x_2, x_3, x_4) = \underbrace{\bar{x}_1 \bar{x}_3 + x_2 \bar{x}_3}_{\text{ⓐ}} + \bar{x}_1 \bar{x}_4 + x_2 \bar{x}_4 ; \quad (2.8)$$

$$f(x_1, x_2, x_3, x_4) = \underbrace{\bar{x}_1 \bar{x}_2 \bar{x}_3 + x_2 \bar{x}_3}_{\text{ⓑ}} + \bar{x}_1 \bar{x}_4 + x_2 \bar{x}_4 ;$$

$$f(x_1, x_2, x_3, x_4) = \bar{x}_1 \bar{x}_2 \bar{x}_3 x_4 + \underbrace{x_2 \bar{x}_3}_{\text{ⓒ}} + \bar{x}_1 \bar{x}_4 + x_2 \bar{x}_4 ;$$

$$f(x_1, x_2, x_3, x_4) = \bar{x}_1 \bar{x}_2 \bar{x}_3 x_4 + \underbrace{x_1 x_2 \bar{x}_3}_{\text{ⓓ}} + \bar{x}_1 \bar{x}_4 + x_2 \bar{x}_4 + \bar{x}_1 x_2 \bar{x}_3 ;$$

$$f(x_1, x_2, x_3, x_4) = \bar{x}_1 \bar{x}_2 \bar{x}_3 x_4 + x_1 x_2 \bar{x}_3 x_4 + \underbrace{\bar{x}_1 \bar{x}_4}_{\text{ⓔ}} + x_2 \bar{x}_4 + \bar{x}_1 x_2 \bar{x}_3 ;$$

$$f(x_1, x_2, x_3, x_4) = \bar{x}_1 \bar{x}_2 \bar{x}_3 x_4 + x_1 x_2 \bar{x}_3 x_4 + \bar{x}_1 \bar{x}_2 \bar{x}_4 + \underbrace{x_2 \bar{x}_4}_{\text{ⓕ}} + \bar{x}_1 x_2 \bar{x}_3 ;$$

$$f(x_1, x_2, x_3, x_4) = \bar{x}_1 \bar{x}_2 \bar{x}_3 x_4 + x_1 x_2 \bar{x}_3 x_4 + \bar{x}_1 \bar{x}_2 \bar{x}_4 + x_1 x_2 \bar{x}_4 + \underbrace{\bar{x}_1 x_2 \bar{x}_3 + \bar{x}_1 x_2 \bar{x}_4}_{\text{ⓖ}} ;$$

$$f(x_1, x_2, x_3, x_4) = \bar{x}_1 \bar{x}_2 \bar{x}_3 x_4 + x_1 x_2 \bar{x}_3 x_4 + \bar{x}_1 \bar{x}_2 \bar{x}_4 + x_1 x_2 \bar{x}_4 + \bar{x}_1 x_2 \bar{x}_3 x_4 + \bar{x}_1 x_2 \bar{x}_4 .$$

Se observă și din exemplul prezentat, că modul de lucru este simplu și destul de rapid. Un produs odată analizat și eventual transformat, nu mai este luat în considerare. În felul acesta se economisește timp și capacitate de memorare.

Cu ajutorul ultimei forme de prezentare a funcției f se poate determina numărul minim de soluții astfel :

$$f(x_1, x_2, x_3, x_4) = 1 ; \quad (2.9)$$

$$\bar{x}_1 \bar{x}_2 \bar{x}_3 x_4 + x_1 x_2 \bar{x}_3 x_4 + \bar{x}_1 \bar{x}_2 \bar{x}_4 + x_1 x_2 \bar{x}_4 + \bar{x}_1 x_2 \bar{x}_3 x_4 + \bar{x}_1 x_2 \bar{x}_4 = 1 ;$$

$$n_S = 2^{4-4} + 2^{4-4} + 2^{4-3} + 2^{4-5} + 2^{4-4} + 2^{4-3} = 9 .$$

Deci $n_S = 9 > 2^4/2$ și în consecință, numărul minim de soluții va fi obținut prin rezolvarea ecuației :

$$f(x_1, x_2, x_3, x_4) = 0 ; \quad (2-10)$$




FIG. 2.16

Cu ajutorul soluțiilor astfel obținute se determină vectorii de testare după metodologia prezentată anterior. Dintre vectorii de testare, care activează aceeași cale, se reține unul singur, ceilalți se elimină. Pentru aceasta se aplică un procedeu de minimizare grafo-analitică, care constă în construcția tabelului vectorilor de testare, TAVT. Acest tabel conține, pe fiecare coloană, calea activată, iar pe linii, vectorii de testare. Dacă o cale C_i este activată de către vectorul de testare VT_j , atunci la intersecția coloanei C_i cu linia VT_j se introduce cifra "1". În caz contrar se introduce cifra "0".

Pentru minimizarea numărului vectorilor de testare se execută următoarele operații :

- se elimină acele rînduri, care din punct de vedere al cifrei "1" sînt conținute în alte rînduri. Rămîne un singur rînd, care le poate acoperi pe toate celelalte eliminate;
- se elimină acele coloane, care din punctul de vedere al cifrei "1" sînt conținute în alte coloane. Rămîne numai coloana, care poate acoperi toate coloanele eliminate.

În continuare se exemplifică modul de construcție al vectorilor de testare, atât pentru cazul schemelor combinaționale, cît și al celor secvențiale.

a) Se analizează schema din fig.2.17.




Fig.2.17.

Funcția realizată la ieșirea Z este următoarea :

$$Z(X_1, X_2, X_3, X_4) = X_1 \bar{X}_2 X_3 + X_1 X_2 X_4 + X_3 X_4 ; \quad (2.11)$$

Aplicînd algoritmul de transformare se obține următoarea formă :

$$Z(X_1, X_2, X_3, X_4) = X_1 \bar{X}_2 \bar{X}_3 \bar{X}_4 + X_1 X_2 \bar{X}_3 X_4 + X_3 X_4 ; \quad (2.12)$$

Pentru ecuația :

$$Z(X_1, X_2, X_3, X_4) = 1 \quad (2.13)$$

rezultă $n_S = 2^{4-4} + 2^{4-4} + 2^{4-2} = 6 < 2^4/2$, deci se va rezolva ecuația (2.13). Soluțiile se prezintă în tabelul din fig.2.18.

k	X ₁	X ₂	X ₃	X ₄
1	0	0	1	1
2	0	1	1	1
3	1	0	1	0
4	1	0	1	1
5	1	1	0	1
6	1	1	1	1

Fig.2.18.

Vectorii de testare, care activează cîte o singură cale, sînt următorii :

- pentru activarea căii C₁ : X₁ - poarta 1 - Z — VT₁ = P010 ;
- pentru activarea căii C₂ : X₁ - poarta 2 - Z — VT₂ = P101 ;
- pentru activarea căii C₃ : X₂ - poarta 1 - Z — VT₃ = 1P10 ;
- pentru activarea căii C₄ : X₂ - poarta 2 - Z — VT₄ = 1P01 ;
- pentru activarea căii C₅ : X₃ - poarta 1 - Z — VT₅ = 10P0 ;
- pentru activarea căii C₆ : X₃ - poarta 3 - Z — VT₆ = 00P1 ;
- VT₇ = 01P1 ;
- pentru activarea căii C₇ : X₄ - poarta 2 - Z — VT₈ = 110P ;
- pentru activarea căii C₈ : X₄ - poarta 3 - Z — VT₉ = 001P ;
- VT₁₀ = 011P .

Vectorii de testare care activează căi multiple sînt următorii :

- pentru activarea căilor : $C_5 : X_3$ - poarta 1 - Z --- $VT_{11} = 10P1$;
- $C_6 : X_3$ - poarta 3 - Z
- pentru activarea căilor : $C_7 : X_4$ - poarta 2 - Z --- $VT_{12} = 111P$.
- $C_8 : X_4$ - poarta 3 - Z

Configurația TAVT se prezintă în fig.2.19.

VT \ C	C ₁	C ₂	C ₃	C ₄	C ₅	C ₆	C ₇	C ₈
VT ₁	1							
VT ₂		1						
VT ₃			1					
VT ₄				1				
VT ₅					1			
VT ₆						1		
VT ₇						1		
VT ₈							1	
VT ₉								1
VT ₁₀								1
VT ₁₁					1	1		
VT ₁₂							1	1

Fig.2.19.

În urma analizei TAVT se poate reține numărul minim al vectorilor de testare, astfel ca să se asigure activarea fiecărei căi.

Astfel setul de vectori VT₁, VT₂, VT₃, VT₄, VT₁₁ și VT₁₂ realizează activarea tuturor căilor, dar căile C₅ și C₆, respectiv C₇ și C₈ sînt activate simultan. Setul de vectori VT₁, VT₂, VT₃, VT₄, VT₅, VT₆, VT₈ și VT₉ permite activarea individuală a fiecărei căi. Se observă că în ambele cazuri s-a obținut o reducere importantă a numărului de vectori.

Obs. Algoritmul asigură activarea tuturor căilor numai dacă schema logică nu este redundantă. De exemplu, dacă se realizează schema descrisă de funcția :

$$Z(X_1, X_2, X_3, X_4) = X_1 \bar{X}_2 X_3 + X_1 X_2 X_4 + X_1 X_3 X_4 ; \quad (2.14)$$

adică apare X₁ redundant în termenul al treilea, setul vec-

torilor de testare rămâne același, deci nu se construiesc vector pentru activarea căii X_1 - poarta 3 - Z.

b) Se analizează schema din fig.2.2o.




Fig.2.2o.

Funcția realizată la ieșirea Z este următoarea :

$$Z(X_1, X_2, X_3, X_4) = X_1 X_2 X_3 X_4 + \bar{X}_1 \bar{X}_2 \bar{X}_3 \bar{X}_4 . \quad (2.15)$$

Funcția îndeplinește condițiile astfel încât să se poată stabili ecuația cu numărul minim de soluții. Deci ecuația :

$$Z(X_1, X_2, X_3, X_4) = 1 ; \quad (2.16)$$

are $n_2 = 2 < 2^4/2$ soluții și anume :

$$X_1 = X_2 = X_3 = X_4 = 0 ;$$

$$X_1 = X_2 = X_3 = X_4 = 1 .$$

Vectorii care activează câte o singură cale sînt următo-
rii :

- pentru activarea căii : $C_1 : X_1 - Y_2 - Y_1 - Z \text{ — } VT_1 = P000;$

- pentru activarea căii : $C_2 : X_1 - Y_3 - Z \text{ — } VT_2 = P111;$

- pentru activarea căii : $C_3 : X_2 - Y_1 - Z \text{ — } VT_3 = 1P11;$

- pentru activarea căii : $C_4 : X_3 - Y_7 - Z \quad \text{--- } VT_4 = 11P1;$
- pentru activarea căii : $C_5 : X_4 - Y_6 - Y_7 - Z \quad \text{--- } VT_5 = 000P;$
- pentru activarea căii : $C_6 : X_4 - Y_5 - Z \quad \text{--- } VT_6 = 111P.$

Vectorii care activează căi multiple sînt următorii :

- pentru activarea căilor : $C_7 : X_2 - Y_4 - Y_3 - Z$
 $C_8 : X_2 - Y_4 - Y_5 - Z \quad \text{--- } VT_7 = 0P00;$
 $C_9 : X_2 - Y_6 - Y_7 - Z$
- pentru activarea căilor : $C_{10} : X_3 - Y_4 - Y_3 - Z$
 $C_{11} : X_3 - Y_4 - Y_5 - Z \quad \text{--- } VT_8 = 00P0.$
 $C_{12} : X_3 - Y_2 - Y_1 - Z$

Se observă că în acest exemplu există căi care nu pot fi activate individual, pentru nici un vector de testare.

În cazul activării de căi multiple, pentru a putea transmite variabila P sau \bar{P} la o ieșire, se admite efectuarea operațiilor :

$$P + \bar{P} = P ; \quad P \cdot \bar{P} = \bar{P} .$$

Activarea de căi multiple poate apărea, cînd o linie din schema logică atacă mai multe intrări de circuite. Acest lucru se evidențiază și în funcția realizată de schemă, prin prezența variabilei ce descrie semnalul de pe linia în cauză, în mai mulți termeni ai funcției. Deci, căutînd variabilele ce îndeplinesc această condiție, se poate semnala posibilitatea apariției de căi multiple activate.

Dacă se dorește, pentru o mai bună detectare și eventual localizare a defectelor, activarea tuturor căilor numai individual, se propune introducerea de puncte de control suplimentare. Bineînțeles, aceasta se va face numai în cazurile în care nu există altă posibilitate (cum ar fi vectori de testare care să realizeze activarea căilor și individual, exemplul a), cum este situația în exemplul b. Punctele de control suplimentare vor fi active numai în faza de testare, în rest, li se vor atribui astfel de valori logice, încît să nu influențeze funcționarea schemei.

În continuare se prezintă un algoritm pentru introducerea punctelor de control suplimentare :

- b1) - pentru fiecare vector de testare, care activează mai multe căi, se introduce numărul necesar de puncte de control. Re-

zultă, pentru toți cei m vectori de testare, n puncte.

$i = 1 ; K = 1 ;$

b2) - se verifică dacă punctul de control i afectează rolul unuia dintre punctele de control ale vectorului K . Punctele vectorului K , pentru care răspunsul este afirmativ se elimină.

b3) - $K = K + 1$; dacă $K \leq m$, se revine la pasul b2;
In caz contrar se trece la pasul b4.

b4) - $i = i + 1$; dacă $i \leq n$, atunci $k = 1$ și se revine la pasul b2.
In caz contrar STOP.

Pentru exemplul prezentat anterior rezultă necesitatea introducerii a trei puncte de control, introduse ca și intrări suplimentare la porțile Y_2, Y_3 (sau Y_5) și Y_6 . Cu ajutorul valorilor logice aplicate pe aceste intrări se asigură, ca la un moment dat, să fie activată o singură cale de la o intrare, la ieșire.

c) Se analizează schema din fig.2.21.




Fig.2.21.

Schema reprezintă realizarea funcției SR, a interfeței universale IEEE488. După cum se observă, este o schemă secvențială sincronă.

Se analizează numai ieşirea notată APRS. Modul de lucru în cazul celorlalte ieşiri este identic.

Valoarea semnalului APRS la momentul (t+1), în funcţie de starea la momentul t şi semnalele aplicate pe intrări, este dată de relaţia :

$$\text{APRS}_{t+1} = Q_0 \cdot \text{SPAS} + Q_0 \cdot Q_1 \cdot \text{rsv} ; \quad (2.17)$$

Utilizînd notaţiile (2.4) rezultă :

$$Z(X_1, X_2, Y_1^*, Y_2^*) = Y_1^* \cdot X_1 + Y_1^* \cdot Y_2^* \cdot X_2 ; \quad (2.18)$$

În urma transformării funcţiei (2.18) se obţine :

$$Z(X_1, X_2, Y_1^*, Y_2^*) = Y_1^* X_1 \bar{X}_2 + Y_1^* Y_2^* \bar{X}_1 X_2 + Y_1^* X_1 X_2 ; \quad (2.19)$$

Deci ecuaţia :

$$Z(X_1, X_2, Y_1^*, Y_2^*) = 1 \quad (2.20)$$

are $n_S = 2^{4-3} + 2^{4-4} + 2^{4-3} = 5 < 2^4/2$. Soluţii.

În urma rezolvării ecuaţiei (2.20) rezultă soluţiile prezentate în tabelul din fig.2.22.

k	rsv	SPAS	Q ₀	Q ₁
1	0	1	1	0
2	0	1	1	1
3	1	1	1	0
4	1	1	1	1
5	1	0	1	1

Fig.2.22.

Vectorii de testare, care activează câte o singură cale, sînt următorii :

- pentru activarea căii C₁ : SPAS-Y₁-Y₅-Y₇-APRS — VT₁ = 0P10
VT₂ = 1P10
- pentru activarea căii C₂ : Y₆ - Y₇ — VT₃ = 01P0
VT₄ = 01P1
VT₅ = 11P0
VT₆ = 11P1
VT₇ = 10P1
- pentru activarea căii C₃ : Y₅ - Y₇ — VT₈ = 101P

Vectorii de testare, care activează căi multiple, sînt următorii :

- pentru activarea căilor : $C_4 : rsv-Y_2-Y_5-Y_7-APRS$
 $C_5 : rsv-Y_4-Y_6-Y_7-APRS$ -- $VT_9 = PO11$;
- pentru activarea căilor : $C_6 : SPAS-Y_2-Y_5-Y_7-APRS$
 $C_7 : SPAS-Y_2-Y_5-Y_7-APRS$ -- $VT_{10} = OP11$.

Dacă se reține un singur vector din cei care activează aceeași cale (cea ce se realizează în TAVT) rezultă, în final, numărul minim de vectori ce activează câte o singură cale : VT_1 , VT_3 și VT_8 .

Vectorii care activează căi multiple sînt VT_9 și VT_{10} . Pentru căile C_4 și C_5 , respectiv C_6 și C_7 nu există vectori de testare care să asigure activarea individuală a fiecăreia. Dacă se dorește acest lucru se vor introduce puncte de control suplimentare.

În acest exemplu nu s-a luat în considerare activarea căii de la intrarea de tact, la ieșire. Aceasta nu ridică nici o problemă deosebită.

Obs. În cazul schemelor secvențiale nu este, neapărat, necesară activarea explicită a căilor controlate prin variabilele de stare (căile C_2 și C_3 din exemplul prezentat anterior), deoarece acestea se iau în considerare, implicit, cînd se activează căile de la intrările schemei, prin circuitele secvențiale, la ieșirea schemei. Activarea explicită a căilor menționate poate contribui, însă, la facilitatea operației de localizare a defectelor.

În concluzie, se poate afirma că algoritmul prezentat permite, fără eforturi deosebite, construirea întregului set al vectorilor de testare pentru o schemă dată.

2.4. Concluzii

Problemele tratate în acest capitol permit evidențierea următoarelor concluzii :

- a) Metoda de testare prezentată asigură construirea vectorilor de testare a schemelor realizate cu circuite SSI, MSI și LSI.
- b) Circuitele componente se descriu sub forma MPA, prin

care se evidențiază faptul că existența oricărui defect, ce afectează comportarea unui astfel de circuit, poate fi evidențiată la cel puțin o ieșire.

- c) Un anumit vector va permite analiza comportării unei anumite căi de la o intrare, pînă la o ieșire a schemei realizată pe plachetă. Eficiența maximă se obține cînd în respectiva schemă există un singur defect.
- d) Vectorii de testare stabiliți pot fi utilizați și decă în schemă există, la un moment dat, mai multe defecte, dar care nu se anihilează reciproc. Inșă, în acest caz, eficiența este mai scăzută.
- e) Metoda de testare prezentată oferă informații minore asupra comportării legăturilor de reacție.

Cap.3. REALIZAREA AUTOMATĂ A PROGRAMELOR DE TESTARE

3.1. Considerații generale

Setul de programe cu care este dotat un sistem de testare s-a perfecționat continuu, devenind astăzi un element de bază în configurația sistemului și contribuind astfel, în mare măsură, la obținerea unor performanțe ridicate, în ceea ce privește detectarea și localizarea defectelor.

Realizând o interfață între utilizator și sistemul de testare, setul de programe, încheșat sub forma unui sistem de programe de testare (SPT) [N3], supraveghează, în totalitate, schimbul de informații cu elementul sub test, permițând descrierea și utilizarea a diferite tehnici și moduri de testare, în funcție de specificațiile utilizatorului și caracteristicile elementului sub test. Se urmărește realizarea unei interacțiuni hard-soft performante, astfel încât utilizatorul să poată descrie caracteristicile oricărui semnal ce ar circula între sistemul de testare și elementul sub test, iar asupra acestuia să se permită aplicarea oricărui tratament necesar și posibil. În timp, testarea este un proces perfecționabil, astfel că utilizatorul, pe baza rezultatelor obținute în fazele precedente, poate modifica programele de testare, în scopul obținerii unor performanțe finale superioare.

Factorii de care trebuie să se țină seama la proiectarea unui SPT sînt următorii [M1],[*4],[*5],[*6],[*8],[*27],[*35] :

- concepția unitară a tuturor programelor;
- sintaxă universală, apropiată de limbajul utilizatorilor de circuite;
- transparență pentru procesele interne, astfel încît vizualizarea să se poată realiza cu comenzi simple;
- concepție și realizare modulară;
- facilități de realizare și depanare rapidă a programelor utilizatorilor sistemului de testare;
- portabilitate, cel puțin în cazul sistemelor de testare aparținînd aceleiași familii;
- integrarea optimă în cadrul sistemului de operare al

echipamentului de calcul utilizat în sistemul de testare;

- posibilități de autotestare la nivel hard și soft.

Eficiența operației de testare este influențată, în mare măsură, de capacitățile SPT.

3.2. Configurația sistemului de programe de testare

[N3], [K2], [M1], [*4], [*5], [*8], [*17], [*20], [*24],
[*32], [*35], [*46]

Se precizează faptul că organizarea și configurația SPT este influențată de tipul sistemului de testare, performanțele solicitate și caracteristicile domeniului de aplicații pentru care este destinat. Componentele unui SPT se prezintă în fig. 3.1.




Fig. 3.1.

Semnificația notațiilor utilizate este următoarea :

- sistemul de operare al echipamentului de calcul, SOC;
- monitorul SPT, MON;
- compilatorul limbajului orientat spre testare, COLT;
- interpretorul limbajului orientat spre testare, INT;
- editor, EDIT;
- autoprogramator, AUTOP;
- simulator, SIM;
- generatorul programelor de testare, GEPT;

- biblioteca de circuite, BIC;
- biblioteca programelor de construire a vectorilor de testare, BPVT;
- programe pentru testarea IN-CIRCUIT, PINT;
- programe pentru conversația cu operatorul și vizualizarea rezultatelor, PCOV.

Monitorul supraveghează, în totalitate, desfășurarea operației de testare, în orice regim și mod de lucru. Conversația cu operatorul se realizează prin intermediul unui panou specializat sau a unei console. În acest caz se specifică :

- modul de testare : automat, pas cu pas, stop la defect, ciclare pe defect etc.;
- modul de afișare : la defect, la fiecare pas, tipul echipamentului utilizat în afișare, caracteristicile secvenței de afișare etc.;
- comenzi utilizate în faza de testare : START, STOP, INIT etc.;
- diferite tipuri de semnalizări, legate de : rezultatul operației de testare (DEFECT/CORECT), starea programului (PREGĂTIT, EXECUTIE), etc.

Tot monitorul este acela care realizează interacțiunea cu sistemul de operare al echipamentului de calcul, desfășurându-și activitatea în subordinea acestuia. În felul acesta, prin intermediul monitorului, se pot apela și utiliza unele din capacitățile și resursele sistemului de operare.

Compilerul sau interpretorul permit utilizarea unui limbaj orientat spre testare. Cerința de bază solicitată acestora este viteza mare de prelucrare. Dar timpul afectat operației de compilare este influențat de sintaxa limbajului. Din acest motiv trebuie admis un compromis între o sintaxă relativ complexă și un timp de prelucrare minim.

Caracteristicile solicitate limbajelor de testare sînt [*4], [*5], [*8], [*17] :

- accesibilitatea;
- să permită utilizarea de algoritmi de testare cît mai complexi;
- să permită definirea și utilizarea de simboluri, variabile, și-ruri de caractere, subprograme;
- să dispună de un metalimbaj adecvat;
- să utilizeze o sintaxă simplă, cît mai universală.

Existența acestor elemente permite utilizarea tehnicii de programare structurată, prin care se asigură întocmirea programelor de testare în mod ierarhic, sub forma de unități funcționale

independente, dar fiecare unitate fiind capabilă să interacționeze cu altele, prin parametrii sau variabilele ce se transferă între unități. Avantajele acestui mod de lucru sînt :

- orice unitate poate fi verificată individual;
- descrierea modulară;
- reducerea timpului de întocmire a programelor;
- reducerea timpilor de punere în funcțiune și de exploatare a programelor;
- asigurarea unui control eficient al resurselor.

Pentru descrierea și utilizarea resurselor, a capabilităților sistemului automat de testare, se utilizează următoarele tehnici [M1],[*4],[*5],[*6],[*12],[*17] :

- controlul direct al resursei de către utilizator. În acest caz toate operațiile de definire și alocare se realizează în faza de compilare. Deoarece nu se permite utilizarea de variabile, simboluri, subprograme, utilizatorul trebuie să memoreze toate definițiile și alocările făcute, astfel încît să existe un control eficient, în orice moment, asupra întregului sistem. Limbajele ce posedă aceste caracteristici au configurația cea mai simplă;
- controlul orientat spre elementul sub test. În acest caz, utilizatorul poate ignora resursele, deoarece există posibilitatea definirii directe, prin alocare dinamică, a modului de testare, tipul semnalelor cu care se lucrează și măsurătorile ce se efectuează, fără a specifica aparatele ce sînt implicate în aceste acțiuni, fiindcă se alocă și se gestionează automat. Utilizatorul se concentrează numai asupra problemelor testării, ignorînd, teoretic, resursele disponibile ale sistemului și modul de utilizare în momentul execuției programului. Inconveniența majoră a acestei tehnici este că sintaxa limbajului, compilatorul și, eventual, monitorul trebuie, parțial, adaptate tipurilor de resurse ale unui sistem. Uneori este dificil de a specifica un tip de semnal sau o măsurătoare, prin stabilirea stării instrumentului ce participă la acțiune.

În urma analizei celor două tehnici se propune realizarea unui compromis, din care să rezulte un limbaj ce să permită elaborarea programelor bazîndu-se pe un control orientat spre elementul sub test, dar să asigure conservarea imediată și completă a controlului resurselor sistemului. Soluția este un mod de lucru în multinivel și oferă următoarele avantaje :

- controlul direct al ansamblului de resurse;
- permite utilizarea programării structurate;
- capacitate mare de extensie.

Un limbaj ce se încadrează în prima tehnică este LITEST. Acesta este un limbaj mnemonic, de complexitate redusă, destinat testării funcțional-dinamice a plăchetelor echipate cu circuite logice. Un vector de testare conține descrierea stimulilor aplicați pe pinii de intrare, precum și valoarea răspunsului obținut, la un moment dat, pe pinii de ieșire. Configurația tuturor vectorilor se descrie cu mnemonice LITEST, de exemplu :

- IN Listă - specifică declararea pinilor ca pini de intrare;
- IH Listă, IL Listă - specifică atribuirea de nivele logice pinilor de intrare (IH - "1", IL - "0") etc.

Limbajul nu permite definirea și utilizarea de variabile, simboluri, șiruri de caractere, ci numai de subprograme. Utilizarea de algoritmi de testare eficienți este greoaie și nu atinge parametrii optimi.

Datorită simplității limbajului, interpretorul asociat este rapid și mai puțin complex.

Limbajul ATIAS [*4],[*5],[*20],[*35] , [*46] este un limbaj de testare evoluat, permițând descrierea cerințelor de testare ale elementului sub test, independent de caracteristicile sistemului de testare.

În diferitele aplicații, se utilizează următoarele nivele ale limbajului ATIAS :

- standardul ATLAS complet, ca și configurație, sintaxă, semantică și vocabular;
- un subset ATIAS - cuprinde o parte din standardul inițial.

Elementele preluate sînt perfect identice cu cele din standardul original.

- limbaj ATLAS adaptat - plecînd de la standardul original s-au adaptat o serie de limbaje, în funcție de caracteristicile aplicației, posibilitățile sistemului de testare (tip calculator, memorie, viteză) etc.

Limbajul ATLAS permite definirea și utilizarea de variabile, simboluri, șiruri de caractere, subprograme și deci, implicit, a programării structurate.

Pentru ca limbajul să asigure aceleași facilități în toate fazele de existență ale unui program și anume : de elaborare, punere la punct și exploatare, este indicat ca, com-

pilatorul să fie de tip incremental. In acest caz, orice modificare în programul de testare solicită recompilarea numai a modului afectat, dar în contextul stabilit pentru întregul program.

Caracteristicile limbajului ATLAS (în special sintaxa), la orice nivel, solicită construcția unui compilator complex. Din acest motiv și pentru a asigura o portabilitate adecvată, în cazul unui număr cât mai mare de sisteme de testare, este indicată efectuarea compilării în două faze. În prima fază, codul sursă ATLAS este translatat într-un cod intermediar, care nu depinde de sistemul pe care se abordează. A doua fază de compilare realizează translatarea, ținând cont de toate capabilitățile și particularitățile sistemului de testare, pe care va fi exploatat programul. În felul acesta se asigură și o modularitate și un control efectiv al configurării sistemului.

Alocarea resurselor [*4], [*5], [*36], [*46] în faza de compilare realizează o optimizare a codului de execuție, mai ales în ceea ce privește memoria solicitată și timpul de exploatare. Aceasta se realizează printr-un proces bine delimitat în timp și spațiu și constă în :

- selecția și descrierea resurselor;
- descrierea și analiza semnalelor;
- alocarea propriu-zisă.

Ca dezavantaj, alocarea în faza de compilare este neeconomică, deoarece se alocă resurse și pe ramuri ale programului, care, pentru un caz dat, nu sînt exploatate.

Alocarea în faza de execuție este mult mai economică, dar duce la scăderea vitezei de execuție.

Se apreciază că, compilarea în două faze oferă o soluție de compromis, care încearcă să țină cont de toate problemele legate de alocarea resurselor.

Pentru exploatare este indicată utilizarea unui procesor interpretativ, care oferă o serie de posibilități legate de modificarea codului de execuție, element de importanță majoră, mai ales în faza de localizare a defectelor elementului sub test.

Un limbaj ATLAS destinat testării hibride cuprinde următoarele tipuri de instrucțiuni :

- instrucțiuni de identificare și control a programelor;
- instrucțiuni de declarație, prin care se realizează : atribuirea de nume simbolice pinilor, desemnarea pinilor numerici în diferite logici, fixarea formatului de afigare etc.;

- instrucțiuni de program propriu-zise, care pot fi :
 - instrucțiuni orientate test (CONNECT, READ, SETUP etc.);
 - instrucțiuni procedurale (COMPARE, CALCULATE etc.);
 - instrucțiuni de control (GOTO, EXECUTE etc.);
 - definiții și apeluri de subprograme (CALL etc.);
 - instrucțiuni cu efect de temporizare (DELAY, PAUSE etc.).

În concluzie, se poate afirma că limbajele orientate spre testare oferă avantaje substanțiale în faza de elaborare și exploatare a programelor de testare.

Pentru elaborarea automată a programelor de testare se utilizează generatoare adecvate, simulatoare, biblioteca de circuite și biblioteca programelor de construcție a vectorilor de testare. Schema cu care este echipată placheta, descrisă cu ajutorul unui limbaj simbolic, este simulată în memoria echipamentului de calcul. În felul acesta se asigură posibilitatea atribuirii de valori logice corecte variabilelor ce descriu comportarea ieșirilor schemei, când pe intrări se aplică vectorii de testare. Programul care realizează aceste atribuiri poartă numele de autoprogramator. Un ajutor substanțial prezintă simulatorul, în faza de localizare a defectelor, oferind în orice moment o hartă a stării tuturor nodurilor.

3.3. Elaborarea unui limbaj destinat descrierii schemelor logice [K1], [P2], [P4], [W2], [*4], [*5], [*6], [*8], [*17], [*24], [*25].

Limbajul ce se propune permite descrierea componentelor pentru orice nivel de simulare, utilizând o codificare simplă și flexibilă, apropiată de limbajul utilizatorilor de circuite logice.

Schema logică de pe plachetă poate fi descrisă funcțional, specificându-i intrările, ieșirile, componentele integrate sau/și discrete din configurația sa și interconexiunile dintre acestea. Parametrii statici, dinamici, funcționali, precum și tipul pinilor fiecărei componente se păstrează în bibliotecă. În felul acesta se asigură o analiză strictă a modului de utilizare a componentelor.

Informațiile surse oferite de utilizator se grupează pe secțiuni, după cum urmează :

- secțiunea de comentariu - este deschisă de caracterul %C și poate conține orice caracter alfanumeric. Această secțiune nu

este prelucrată și poate fi introdusă în orice punct al programului;

- secțiunea interconexiunilor între componente - este deschisă de caracterul §D. O linie din program conține un șir de identificatori, separați prin virgulă, sfârșitul liniei fiind marcat printr-un caracter special. Lungimea liniei este nelimitată. Ca identificatori pot apare :

- [I] [n₁ n₂ n₃] - specifică o intrare pe plachetă, prin conector;
n₁ n₂ n₃ - este numărul pinului utilizat ca intrare, în exprimare zecimală. Acest număr poate fi format din maximum trei cifre zecimale, sfârșitul identificatorului fiind marcat prin virgulă sau un caracter special. Exemple : I2, I49;

- [Ø] [n₁ n₂ n₃] - specifică o ieșire de pe plachetă prin conector;
n₁ n₂ n₃ - are aceeași semnificație și configurație ca și în cazul pinului de intrare. Exemple : Ø6, Ø92;

- [#] [Nume compon.] [P] [n₁ n₂] - specifică componenta și numărul pinului ce intră în conexiune; identificatorul "Nume compon." specifică o componentă integrată și este format din litera Y urmată de maximum trei cifre zecimale; n₁ n₂ - precizează, în exprimare zecimală, numărul pinului componente și este format din maximum două cifre zecimale, sfârșitul exprimării fiind delimitat de virgulă sau un caracter special; caracterul special "# " arată că pinul căruia îi este atașat face parte dintr-o legătură de reacție. Această precizare, de excepție, se solicită pentru a permite atribuirea de valori inițiale intrărilor care fac parte din legăturile de reacție. Dacă pinul componente nu este utilizat în acest scop, caracterul special "# " lipsește. Exemple : Y4P6, Y8P4, Y8P5;

-

TE
TB
TC

 [n₁ n₂ n₃] - specifică conexiunile pentru tranzistoare. Se precizează locul legăturii (în emitor - TE, în colector - TC sau în bază - TB) și numărul tranzistorului din legătură. Acest număr este tot în exprimare zecimală și are maximum trei cifre, după ultima, urmînd virgula sau un caracter special. Exemple : Y2P3, TB93, TB42;

- $\begin{bmatrix} RI \\ R\emptyset \end{bmatrix} [n_1 n_2 n_3]$ - specifică conexiunile pentru rezistențe. Pentru verificare și exploatare, în faza de simulare se consideră conexiunea RI, ca intrare, iar conexiunea R \emptyset , ca ieșire; $n_1 n_2 n_3$ - reprezintă numărul de ordine al rezistenței, în exprimare zecimală. Această valoare poate fi formată din maximum trei cifre, după ultima, urmînd virgula sau un caracter special. Exemplu : Y4P9, RI42;
- $\begin{bmatrix} KI \\ K\emptyset \end{bmatrix} [n_1 n_2 n_3]$ - specifică conexiunile pentru condensatoare. Pentru aceleași raționamente ca și în cazul rezistențelor, KI specifică conexiunea de intrare iar K \emptyset , conexiunea de ieșire; $n_1 n_2 n_3$ - reprezintă numărul de ordine al condensatorului, exprimat zecimal și format din maximum trei cifre, după ultima, urmînd virgula sau un caracter special. Exemple : Y3P2, Y4P5, KI100;
- $\begin{bmatrix} VCC \\ GND \end{bmatrix}$ - precizează legături fixe la alimentare;
- [Nume semnal] - desemnează, opțional, un nume semnalului ce circulă prin interconexiunea la care se referă; este format din maximum șase caractere litere sau cifre, primul caracter fiind literă; se introduce după ultimul identificator din linie și este precedat de un caracter special. Exemple : Y2P3, Y4P5, Y6P8, \odot CLOCK.

Intr-o linie sînt cuprinse toate conexiunile aceluiași nod.

- secțiunea de specificare a tipului componentelor - este deschisă de caracterul #E. O linie din această secțiune conține un șir de identificatori, care reprezintă numele componentelor, despărțiți prin virgulă. În continuare urmează semnul egal și specificarea tipului componentei. Tipul componentei se descrie astfel :

- maximum trei litere, ca primă literă fiind excluse literele R și K, urmate de maximum cinci cifre zecimale - pentru componentele integrate;
- litera R urmată de maximum patru cifre zecimale, care specifică valoarea în KOhmi - pentru rezistențe;
- litera K urmată de maximum patru cifre zecimale, care specifică valoarea în nF - pentru condensatoare;

Exemple : Y2, Y4, Y6, Y7 = CDP400;

R2, R8, R9 = R22;

F5, F7, F4 = K100.

Sfîrşitul descrierii circuitului se specifică prin caracterul \$F.

Cu ajutorul limbajului de mai sus se prezintă, în fig.3.2 (b), un exemplu de descriere a schemei din fig.3.2(a).

Sfîrşitul unei secţiuni este marcat de începutul altei secţiuni sau de caracterul \$F.




Fig.3.2.

După cum se observă, limbajul adoptat este practic, orientat spre circuit și ușor de abordat de cei care lucrează în domeniu. Sintaxa s-a căutat să fie cât mai simplă, pentru a reduce timpul de lucru al analizorului sintactic.

3.4. Analizorul sintactic al limbajului

În faza de analiză sintactică a textului sursă se verifică specificarea corectă a definițiilor, ca lungime și conținut, dubbele definiții, formatul secțiunilor și a liniilor din secțiuni. Se indică locul erorii în fiecare linie, iar la sfîrșit se afișează numărul total de erori. Rezultatul prelucrării îl constituie generarea a două tabele și anume : TAB1 - tabelul inter-

conexiunilor și TAB2 - tabelul de specificare al tipului componentelor. Aceste tabele se generează, în paralel cu analiza sintactică. Liniiile din textul surasă, care prezintă cel puțin o eroare sintactică, nu sînt incluse în tabele. Același lucru se întîmplă cu separatorii, caracterele speciale, blăncurile și comentariile. În concluzie, se rețin numai informațiile strict necesare specificării exacte și corecte a interconexiunilor și tipurilor componentelor. În acest fel se urmărește o utilizare cît mai rațională a capacității de memorare a echipamentului de calcul și creșterea vitezei de prelucrare în fazele următoare.

În fig.3.3 se prezintă cîte o linie din fiecare tabel.

ⓐ	Nume semnal	Ident 1	Ident 2	...	Ident n	§
---	----------------	------------	------------	-----	------------	---

TAB1

ⓐ	Tip compon	Nume comp1	Nume comp2	...	Nume compn	§
---	---------------	---------------	---------------	-----	---------------	---

TAB2

Fig.3.3.

Fiecărui nod descris în program îi corespunde o linie în TAB1 și fiecărui tip de componentă îi corespunde o linie în TAB2. Începutul unei linii este specificat prin caracterul special ⓐ iar sfîrșitul tabelului respectiv, prin caracterul §.

Existența unor erori nu presupune, automat, oprirea prelucrării, odată cu încheierea acestei faze. Utilizatorul va fi cel care va decide oprirea sau continuarea cu faza de execuție, în funcție de locul, gravitatea și numărul erorilor, deoarece, în mod cert, există situații cînd o eroare sintactică afectează în măsură mai mică comportarea, în ansamblu, a schemei sau afectează o parte bine delimitată din configurația sa, eventual, care se poate izola.

În fig.3.4 se prezintă schema bloc a modului de construcție a tabelelor TAB1 și TAB2. Notațiile utilizate au următoarele semnificații :

DESC_i - tabloul care conține caracterul în curs de analiză;

ALFAB - variabilă care conține caracterul ce se analizează, dacă acesta este literă;

CIFRA - variabilă care conține caracterul ce se analizează, dacă acesta este cifră;

BIANC - variabilă care conține caracterul ce se analizează, dacă acesta este blanc (b);

CS - variabilă care conține caracterul ce se analizează, dacă acesta este un caracter special;
ETER - rutină pentru tratarea erorilor.




Fig.3.4.

3.5. Biblioteca de circuite

Biblioteca de circuite asigură o descriere funcțională și parametrică a circuitelor integrate logice, a celor mai utilizate tranzistoare comerciale și a unor circuite realizate cu componente discrete.

Parametrii caracteristici ce-i furnizează biblioteca, pentru circuitele integrate logice, sînt : numărul de intrări, numărul de ieșiri, factorii de încărcare la intrare și la ieșire, tipul etajului de ieșire (în contratimp, cu colector deschis sau cu trei stări), timpul mediu de propagare, tipul fiecărui pin.

Descrierea funcțională se realizează cu ajutorul unor rutine aferente fiecărui circuit integrat. Alte rutine sînt destinate calculului circuitului inversor realizat cu componente discrete, a răspunsului circuitelor RC trece-sus și a celor trece-jos.

Modelele conținute în bibliotecă se pot diviza în :

- modele de bază - caracterizează circuitele integrate SSI, cum sînt porțile de orice tip, circuitul inversor, circuitul amplificator etc., precum și circuitele combinaționale MSI, ca : decodificatoare, multiplexoare etc.;
- modelele de memorie - în această categorie intră bistabilele, registrele, numărătoarele și memoriile;
- modele speciale - cum ar fi conectorul;
- modelele de timp - realizează diferite întârzieri programate.

Pentru fiecare model, construit pe baza tabelor de adevăr, prezentate în cap.2, pinii sînt partiționați în intrări de date și de comandă și ieșiri de date, respectiv de control. Mai ales în cazul circuitelor secvențiale, se fac precizări amănunțite asupra fiecărei intrări de comandă și a momentului de basculare : pe frontul anterior, posterior sau pe palierul semnalului de tact.

Modelele de memorie, în afară de bistabile, au o lungime variabilă, în funcție de tipul memoriei ce se prelucrează. În felul acesta se obține o importantă economie de spațiu.

Diferitele modele de întârzieri permit o serie de facilități în faza de simulare, legate de analiza comportării dinamice a circuitelor.

Modelul conectorului realizează transferul semnalelor între schema de pe plachetă și sistemul de testare, fiind descris

ca un amplificator cu factorul de amplificare egal cu unitatea.

După cum se observă, în descrierea conținută în bibliotecă, nu se insistă asupra configurației electronice a circuitelor integrate. În felul acesta, economia de memorie solicitată și creșterea vitezei, în faza de execuție, reprezintă cele mai importante câștiguri.

În urma apelurilor la bibliotecă, pentru descrierea schemei de pe plăchetă, se poate face o analiză exactă, pe lângă cea sintactică, a corectitudinii utilizării și din punctul de vedere al parametrilor caracteristici. Această analiză este realizată în timpul procesului de simulare.

Tuturor intrărilor circuitelor integrate din bibliotecă li se atribuie, inițial, o valoare logică caracteristică stării de repaus, valoare care să nu influențeze starea ieșirii, în situația în care intrarea respectivă rămâne nespecificată în timpul procesului de simulare.

Parametrii circuitelor din bibliotecă caracterizează familia TTL și respectă datele de catalog.

Biblioteca de circuite este păstrată pe un suport periferic, de unde este apelată la nevoie.

În fig.3.5 se prezintă modul de organizare al bibliotecii : a) repertoriul bibliotecii; b) descrierea circuitului integrat.

Tip componentă ₁	ADDC ₁	ADSF ₁	...	Tip componentă _n	ADDC _n	ADSF _n	\$
-----------------------------	-------------------	-------------------	-----	-----------------------------	-------------------	-------------------	----

a)

Nr. pin di chip pulu	Nr. comp pe chip	Nr. intr. pe comp	Nr. ieșiri pe comp	Tip ieșiri	Timp de prop.	Fact de încar. care ieșire	Nr. pin de intr.1	Fact înc. într. 1	...	Nr. pin intr. n	Fact. înc. intr. n	Nr. pin ieșire 1	...	Nr. pin ieșire n
----------------------------	------------------------	-------------------------	--------------------------	---------------	---------------------	--	-------------------------	-------------------------	-----	--------------------	--------------------------	---------------------	-----	---------------------

b)

Fig.3.5.

Repertoriul bibliotecii conține toate tipurile de componente din bibliotecă, alături de adresele la care se află descrierea circuitului integrat aferent (ADDC) și rutina ce caracterizează funcționarea logică a componentei (ADSF). Încheierea reper-

torului se indică cu caracterul special Φ . Un exemplu de descriere a circuitului integrat CDB400 se prezintă în fig.3.6. Indicațiile sînt exprimate în zecimal, iar timpul de propagare în ns. Semnificația specificațiilor din rubrica "Tip ieșire" este : N - ieșire normală, Φ - ieșire cu colector deschis, S - ieșire cu trei stări. Factorii de încărcare sînt exprimați în unități de încărcare, o unitate reprezentînd sarcina impusă de o intrare a unei porți logice TTL.

Nr pin aj chip	Nr comp ale chip	Nr intr pe comp	Nr ieșn pe comp	Tip ie- sin	Timp de prop	Fact de inc ieșire	Nr pin intr.1	Fact inc intr.1	Nr pin intr.2	Fact inc intr.2	Nr pin ies	Nr pin intr.1	Fact inc intr.1	Nr pin intr.2	Fact inc intr.2	Nr pin ies	Nr pin intr.1	Fact in- cârc	Nr pin intr	Fact in- cârc intr.2	Nr pin ies
14	4	2	1	N	10	10	1	1	2	1	3	4	1	5	1	6	10	1	9	1	8

Fig.3.6.

Adăugarea de noi circuite integrate sau modificarea celor existente deja în bibliotecă nu implică nici o problemă deosebită.

3.6. Procesorul de defecte

Bazîndu-se pe descrierea schemei cu care este echipată placheta, procesorul de defecte realizează o hartă a tuturor defectelor de tipul forțărilor, ce pot apărea în schema realizată pe plachetă. Pentru reducerea numărului de defecte, foarte importantă este etapa de stabilire a claselor de defecte echivalente, clase stabilite plecînd de la configurația schemei.

O primă clasă de echivalență este aferentă tipului de componentă utilizată. Pentru o componentă integrată, la care semnalul de ieșire nu este inversat față de cel de la intrare, defectele de același tip de la intrare și ieșire sînt echivalente. Dacă semnalul este inversat, un defect, la intrare, de tipul f0 este echivalent cu un defect, la ieșire, de tipul f1 și invers. Se specifică faptul că este vorba de defectele de pe căile de propagare, indiferent că acestea sînt intrări de date sau de comandă, respectiv ieșiri de date sau de control. Definiția se referă la tipurile de MPA prezentate în cap.2.

O altă clasă de echivalență se poate stabili din analiza configurației schemei de pe plachetă.

Se consideră două mulțimi α și β formate din componente integrate și definite astfel :

- mulțimea α conține n componente, iar mulțimea β , m componente astfel :

$$\begin{aligned} \alpha_i &\equiv \alpha_j, & \text{pentru } i, j = 1, n \\ \beta_i &\equiv \beta_j, & \text{pentru } i, j = 1, m \\ \alpha_i &\not\equiv \beta_j, & \text{pentru } i = 1, n; j = 1, m. \end{aligned} \quad (3.1)$$

Defectele de același tip, care apar la ieșirile de același tip (de date, respectiv de control) ale componentelor mulțimii α sînt echivalente, dacă respectivele ieșiri atacă împreună, intrările de același tip ale fiecărei componente a mulțimii β

. În fig.3.7 defectele de același tip de la ieșirile porțiilor Y2 și Y3 sînt echivalente.




Fig.3.7.

În funcție de configurația schemei se pot stabili și alte clase de echivalență.

Se apreciază că utilizând numai cele două definiții de mai sus, numărul total de defecte considerate se reduce cu mai mult de 50%.

Pentru construirea vectorului de testare aferent, se reține un singur defect din fiecare clasă de echivalență.

O linie din biblioteca de defecte, creată de procesorul de defecte, se prezintă în fig.3.8.

Pentru fiecare defect, simulatorul va crea un model ce va fi utilizat în faza de stabilire a vectorului (vectorilor) de testare. Un defect prelucrat este eliminat din biblioteca de defecte. Pentru fiecare vector de testare se prezintă clasa de defecte echivalente asociate.

Caracter special	Identificator pin	Tip defect	Defecte echivalente				
			Ident. pin	Tip defect	...	Ident. pin	Tip defect
α	Y2P3	F0	Y3P4	F1		Y4P6	F0

Fig.3.8.

3.7. Biblioteca programelor de construire a vectorilor de testare

In general, această bibliotecă conține, programați, diferiți algoritmi ce vor fi utilizați pentru construirea automată a vectorilor de testare, cum ar fi : algoritmul D, algoritmul lui Poage, algoritmul lui Armstrong etc.

In cazul de față, biblioteca conține, programat, algoritmul prezentat în cap.2.

Tot în această bibliotecă se află programate diferite rutine de utilitate generală, necesare în faza de construire a vectorilor de testare, având drept scop **facilitarea** acestui proces. Acestea sînt :

- rutina TACT - generează o serie repetitivă de impulsuri, a căror perioadă, durată și număr sînt programabile;
- rutina NIV - generează semnale de tip nivel, cu valoarea egală cu "1", "0" sau "X", pentru durate de timp programate;
- rutina ALEATOR - generează secvențe de semnale pseudoaleatoare;
- rutinele INCR și DCR realizează o numărare în sens crescător, respectiv descrescător, între o valoare inițială și una finală, cu un anumit pas, elemente care se specifică prin program.

In cazul plăchetelor echipate și cu circuite integrate LSI se utilizează același algoritm de generare, cu deosebire că în cazul celor programabile (microprocesoare) se execută mai întîi programul de ordonare a succesiunii de activare a instrucțiunilor sau comenzilor/modurilor de lucru, după care, pe baza rezultatelor obținute, se abordează faza de construire a vectorilor de testare.

Dintre algoritmi mai cunoscuți, în bibliotecă se află programat cel al lui Poage. S-a adoptat acesta, deoarece permite




Fig.3.9.

construirea întregului set al vectorilor de testare pentru o schemă dată și poate fi utilizat, cu puține restricții și adaptări, în testarea unei game variate de tipuri de scheme cu care sînt echipate plachetele.

Modul de lucru, cînd se utilizează algoritmul din cap.2, pentru construirea vectorilor de testare, se prezintă în schema bloc din fig.3.9.

Cînd se apelează algoritmul lui Poage, pentru stabilirea vectorilor de testare, se utilizează același mod de introducere a funcțiilor ce descriu comportarea ieșirilor schemei realizată pe plachetă. De asemenea și pentru afișarea vectorilor se utilizează aceeași rutină.

3.8. Procesorul de simulare [C2],[P4],[T3],[U1],[U2], [V2],[W1],[W2],[*16].

Prin simulare numerică, utilizînd modelul sistemului fizic, se realizează analiza comportării în timp a acestuia, cînd este atacat, la intrare, cu un set de stimuli.

În cazul nostru, sistemul fizic este reprezentat de schema logică cu care este echipată placheta, iar prin simulare se urmărește realizarea unei testări adecvate a plachetelor echipate, utilizînd o referință virtuală.

Totodată, simulatorul constituie un instrument important în elaborarea sau îmbunătățirea programelor de testare, în localizarea defectelor pe plachetele echipate, iar în faza de proiectare poate fi utilizat pentru analiza performanțelor funcționale și evaluarea proiectării din punctul de vedere al testabilității.

Modelele virtuale, realizate prin soft, rețin cele mai importante caracteristici, în special funcționale, ale circuitelor. Crearea și analiza modelului nu presupune, neapărat, cunoașterea modului cum răspunde circuitul fizic la diferiți stimuli, iar nivelul lui de complexitate poate fi dezvoltat gradat, în funcție de necesitățile și posibilitățile evaluării.

Performanțele obținute au impus această tehnică, față de simularea prin hard, cînd se urmărește utilizarea, ca referință, a unei plachete presupusă corectă. Realizarea unei astfel de referințe ridică probleme tehnice și economice deosebite, mai ales cînd se lucrează cu componente de mare complexitate, cum sînt cele LSI/VLSI.

Pentru pregătirea operației de testare, existența unui model soft al circuitului fizic permite injectarea de defecte în

orice nod, construirea vectorilor de testare, ce asigură detectarea și localizarea defectelor și evaluarea eficacității acestora.

În faza de testare propriu-zisă, un astfel de model constituie un ajutor prețios pentru localizarea rapidă a defectelor la nivelul unui nod.

În elaborarea simulatoarelor se utilizează două tehnici de bază :

- simularea pe bază de cod executabil - în acest caz, toate ecuațiile ce descriu funcționarea, ordonate astfel încât să simuleze propagarea semnalelor de la intrare la ieșire, fără reacții, vor fi executate pentru fiecare set de stimuli, aplicat la intrări. Orice buclă se va întrerupe. Acest mod de lucru nu permite realizarea unei analize precise din punct de vedere al timpului de propagare, iar durata simulării este relativ mare. Totodată, o modificare în descriere cere prelucrarea întregului program. Se asigură simularea numai a două valori logice și anume "0" și "1";
- simularea pe bază de tabele - această tehnică, în care informațiile sînt organizate sub formă de tabele, în funcție de tipul fiecăreia, asigură o eficiență sporită, generalitate, extensibilitate și modularitate în exploatare. Posibilitatea utilizării a diverse modele de întârzieri oferă facilități importante pentru testarea în regim dinamic. Se pot simula trei sau patru stări logice : "1", "0", "X" - starea incertă, "Z" - starea de înaltă impedanță. Acestea asigură capabilități noi legate de : detectarea hazardului, inițializarea circuitelor, simularea în situația în care starea inițială a unor componente nu se cunoaște exact, descrierea modului de lucru a schemelor formate din componente cu ieșiri legate împreună etc.

Simulatorul ce se prezintă are o configurație tabelară și utilizează, în exploatare, modelul circuitului realizat pe baza MPA prezentate în cap.2.

Pentru fiecare identificator din tabelul TAB1, al cărui tip este precizat în tabelul TAB2, se face un apel la biblioteca de circuite, de unde se extrag informațiile : tipul pinului (de intrare sau de ieșire), tipul ieșirii (în contratimp, cu colector deschis, cu trei stări), factorii de încărcare, timpul de propagare. Cu aceste elemente se construiesc : tabelul ieșirilor, TAB3, tabelul destinațiilor, TAB4 și tabelul intrărilor, TAB5. Configurația acestora se prezintă în fig.3.10. Caracterul speci-

al # se introduce numai dacă respectiva destinație constituie o legătură de reacție.

Ident iesire	Tip comp	Adr init intr. A _i	Adr fin intr. A _f	Adr init dest. D _i	Adr finala dest. D _f	T B 3
-----------------	-------------	----------------------------------	---------------------------------	----------------------------------	------------------------------------	-------

# sau	Ident dest 1	Încărcare destinație 1	# sau	Ident dest 2	Înc dest 2	# sau	Ident dest. n	Înc. dest. n	TAB 4
	D _i							D _f	

Ident intr. 1	Înc intr. 1	Ident intr. 2	Înc intr. 2	...	Ident intr. m	Încărcare intrare m	TAB 5
A _i						A _f	

Fig.3.10.

Utilizarea adreselor în locul indicatorilor propriu-zisi asigură o manevrabilitate sporită asupra câmpurilor respective, mai ales în cazul în care se fac diferite modificări și actualizări.

În continuare, pe baza tabelului TAB3, se construiește tabelul TAB6, identic ca și configurație cu acesta, dar având ieșirile ordonate în sensul de propagare al semnalelor. Ordonarea s-a făcut prin împărțirea componentelor pe nivele, astfel :

- în primul nivel intră componentele ale căror intrări sînt legate numai la pini conectorului;
- în al doilea nivel intră componentele ale căror intrări sînt legate la ieșirile componentelor din primul nivel și, eventual, la pini conectorului;
- în al treilea nivel intră componentele ale căror intrări sînt legate la ieșirile componentelor din nivelul anterior și, eventual, din celelalte nivele inferioare sau la pini conectorului și așa mai departe.

Existența unor legături de reacție nu influențează partiționarea în nivele, acestora atribuindu-li-se valori inițiale, bine precizate.

Tabelul TAB6 descrie perfect fiecare nod al circuitului.

În această fază se fac o serie de verificări legate de utilizarea corectă a fiecărei componente din configurația schemei cu care este echipată plăcheta. Orice identificator prezent în tabelul TAB1, dar neprecizat în tabelul TAB2 este considerat element nedefinit. Apariția în TAB2 dar neutilizarea în TAB1 duce

la considerarea identificatorului respectiv, ca element nereferențiat. Tot acum se verifică și se semnalează ca eroare, dublele definiții, adică același nume de element atribuit la componente de tipuri diferite.

În urma apelului la bibliotecă se verifică : existența în bibliotecă, numărul de pini ai circuitului integrat, numărul maxim de intrări și de ieșiri, încărcările, legarea corectă a ieșirilor. Se consideră că ieșirile legate împreună realizează funcția logică SI. Acest tip de legare se admite numai pentru ieșiri de tipul cu colector deschis sau cu trei stări. Din acest motiv se semnalează ca și eroare apariția în aceeași linie a tabelului TAB1 a mai mult decât o ieșire, care nu fac parte din categoria celor specificate mai sus.

În continuare se construiește TAB7 - tabelul cu numele simbolurilor. Acest tabel face corespondența între numele identificatorilor și adresele la care se găsesc valorile acestora. Pentru crearea tabelului TAB7 se caută numele ieșirii în tabelul TAB6 și i se rezervă atâtea locații de memorie într-un tabel ce conține valorile simbolurilor, TAB7, câți pini are circuitul integrat a cărui ieșire s-a extras din TAB6. În tabelul TAB7 se introduce numele și adresa primului pin. Modul de lucru se prezintă în schema bloc din fig.3.11.

Folosind tabelele TAB4, TAB5 și TAB7 se construiesc alte două tabele TAB8 și TAB9, care, de fapt, vor lua locul tabelelor TAB4 și TAB5. Tabelele TAB8 și TAB9 vor conține în locul numelui, adresa reală la care se găsesc valorile variabilelor respective, adresă extrasă din VSIMP. Modul de lucru și configurația tabelelor se prezintă în fig.3.12.

Ultimul tabel creat este TAB10, care corespunde cu tabelul TAB6 ca și configurație, dar conține direct adresele reale ale elementelor ce vor fi utilizate în faza de execuție și anume: adresa rutinei ce permite calculul funcției realizată de circuitul logic a cărui ieșire se evaluează, adresele valorilor semnalelor aplicate pe intrări etc. Modul de lucru și configurația acestui tabel se prezintă în fig.3.13.

În faza de simulare propriu-zisă se apelează tabelul TAB10 pentru evaluarea fiecărei ieșiri.

Crearea gradată a tabelelor în faza de pregătire a operației de simulare și apoi utilizarea unui număr redus de tabele, în faza de simulare propriu-zisă, contribuie la asigurarea unei




Fig.3.11.

manevrabilități ugoare a informațiilor, pe de o parte și la creșterea vitezei de caloul, pe de altă parte. Totodată apelul și modificarea unor informații, deja depuse în tabele, se realizează foarte simplu și rapid.

Se permite simularea a patru stări. Pentru codificare se utilizează doi biți și anume : 00-"0", 11-"1", 01-"X", 10-"Z".

"X" poate pune în evidență existența unei stări incerte, care apare la o tranziție $0 \rightarrow 1$ sau $1 \rightarrow 0$. Regulile de operare, stabilite pentru această stare, sînt următoarele :

$$\begin{aligned}
 X + 0 &= X ; & X \cdot 0 &= 0 ; & \overline{\overline{X}} &= X ; \\
 X + 1 &= 1 ; & X \cdot 1 &= X
 \end{aligned}
 \tag{3.2}$$

Pentru a facilita modul de lucru, fiecare bit al unei stări se păstrează într-un registru. În acest caz, pentru efectuarea operațiilor logice dintre diferitele stări, se apelează di-





Fig.3.12.

rect la instrucțiunile de asamblare destinate acestui scop, care vor opera asupra registrelor luate două câte două, după cum se prezintă în fig.3.14. Operanzii sînt A, B și C. Operațiile de complementare și SAU-EXCLUSIV nu au corespondent direct în setul de instrucțiuni de asamblare. Pentru aceste două operații se utilizează rutine speciale de prelucrare. Deoarece inversarea unei stări necunoscute duce la o stare, de asemenea, necunoscută, în cazul apariției acestei operații, rutina asociată va realiza o dublă complementare a fiecărui registru, adică :

$$\begin{aligned}
 - \text{dacă } C = X, \quad \bar{C} \rightarrow R_{31} &= \overline{\overline{R_{31}}} \\
 R_{32} &= R_{32}
 \end{aligned}
 \tag{3.3}$$


Starea "X" oferă o foarte bună reprezentare a stării de tranziție a unui circuit, permițînd detectarea hazardului logic, validarea inițializării în situația în care starea inițială nu



Tab 10

Salt la adresa pt. Tip compon.	Adr. init intr.	Adresa iesire	Adrese destinații	
			Adresa inițială	Adresa finală

Fig.3.13.



Dacă $A, B \in (0,1,x)$

$$C = A + B \Rightarrow R_{31} = R_{11} + R_{21}$$

$$R_{32} = R_{12} + R_{22}$$

$$C = A \cdot B \Rightarrow R_{31} = R_{11} \cdot R_{21}$$

$$R_{32} = R_{12} \cdot R_{22}$$

Dacă $A, B \in (0,1)$

$$C = A \odot B \Rightarrow R_{31} = R_{11} \odot R_{21}$$

$$R_{32} = R_{12} \odot R_{22}$$

Fig.3.14.

se poate stabili exact, verificarea utilizării corecte a ieșirilor legate împreună. Utilizând starea "X" se pot face două tipuri de analize în timp, care să realizeze :

- determinarea condițiilor de intrare ilegale - apariția lor se semnalează, la ieșire, cu starea "X"; un exemplu ar fi aplicarea, pe intrările asincrone ale unui bistabil CDB472, a unor semnale cu valoare logică "0", adică $R = S = 0$;
- determinarea tranzițiilor simultane pe intrările aceleiași componente - se semnalează, la ieșire, cu starea "X".

În concluzie, starea "X" evidențiază orice stare a cărei valoare nu se poate determina exact.




Fig.3.15.

În fig.3.15 se prezintă modul de apariție și de detecție a hazardului cu ajutorul a trei exemple : a) în cazul unei componente SI-NU cu două intrări; b) în cazul unui bistabil RS realizat cu porți SI-NU; c) în cazul unui circuit mai complex. Simulând numai stările "1" și "0" nu s-ar fi detectat hazardul. Se observă că răspunsul circuitelor este același, înainte și după tranziție, momentul tranziției fiind semnalat prin starea "X".

Chiar dacă prin simularea unei stări suplimentare (starea "X"), timpul de lucru crește, avantajele obținute impun acest mod de lucru.

Existența în biblioteca de circuite și a timpului de propagare, caracteristic fiecărei componente, permite efectuarea unei analize exacte, în funcție de timp, cu evidențierea hazardu-

lui și a impulsurilor parazite. Aceasta, spre deosebire de simulatoarele ce lucrează cu timpi de întârziere nuli sau unitari. Practic, se poate aprecia că se lucrează cu întârzieri variabile, element de semnalat, deoarece oferă o imagine veridică și asupra timpului de propagare pe întreaga schemă, ceea ce este, în ultimă instanță, precizarea frecvenței de lucru la care ar putea fi utilizată schema de pe plachetă.

Tot cu ajutorul stării "X" se verifică și se semnalează dacă intrările de date ale componentelor secvențiale sincrone se modifică pe fronturile sau pe pelierul (când este interzis) semnalului de tact.

Starea "Z" se introduce pentru a permite evaluarea corectă a ieșirilor legate împreună. Aceasta nu se poate transmite printr-un circuit logic și de aceea este convertită în valorile "1", "0" sau "X", înainte de operația de propagare. Conversia se realizează cu ajutorul unei rutine, care calculează starea ieșirii utilizând tabelul de operare din fig.3.16, în care A și B reprezintă cei doi operanzi (ieșirile legate împreună), iar R, valoarea logică a ieșirii, după conversie și are expresia :

$$R = A \cdot B + "X" \cdot (A+B)$$

A B	0	1	X	Z
0	0	X	X	0
1	X	1	X	1
X	X	X	X	X
Z	0	1	X	Z

Fig.3.16.

Justificarea acestui mod de operare rezultă din următorul exemplu. Se presupune că există două memorii cu ieșirile, de tipul cu trei stări, legate împreună. La funcționare normală, memoria selectată va determina starea ieșirii, deci rutina de conversie a stării "Z" va afecta ieșirii, starea logică "0" sau "1", corespunzătoare conținutului memoriei selectate și adresate, situație identică cu cazul real. Într-un caz de defect, ambele memorii pot fi selectate simultan. În această situație, cazul real va determina la ieșire, o valoare, în tensiune, cuprinsă între

valorile corespunzătoare stărilor "0" și "1". În acest caz, răspunsului rutinei de conversie i se va atribui starea "X". Deci se observă că pentru orice valori date la intrare, răspunsul rutinei va avea una din stările logice "0", "1" sau "X". Astfel se asigură interacțiunea corectă a tuturor configurațiilor, reprezentând orice valori logice.

În faza de exploatare se simulează circuitul corect și cel obținut prin injecția unui defect. Un model al circuitului defect conține un singur defect de tipul f_0 sau f_1 , într-unul din nodurile schemei. În evaluarea răspunsurilor, pentru diferiți vectori de testare aplicați la intrare, se calculează ieșirile numai la acele componente la care s-au modificat semnalele aplicate pe intrări sau s-a epuizat timpul de propagare, marcat de la ultima tranziție. În felul acesta se obține o viteză de lucru sporită, apreciindu-se statistic, că un număr redus de componente din configurația schemei își schimbă intrările la aplicarea unui nou vector de testare.

În timpul simulării se efectuează un control riguros al timpului. Orice eveniment poate apărea numai la momente discrete de timp, fixate cu ajutorul unui contor t , a cărui rată de creștere Δt , reprezintă cuanta de variație a timpului. Un eveniment definește operația de evaluare a unei ieșiri sau a unui nod. Rezultatul evaluării poate fi sau nu, identic cu vechea valoare. Simularea începe cu operația de inițializare, prin care se urmărește stabilirea stării fiecărui nod. Dacă acest lucru nu este posibil, i se atribuie starea "X". În continuare se pot preciza valorile fixe ale unor noduri, cum ar fi : alimentări, noduri legate la "1" sau "0" logic, prin construcție, defecte injectate de tipul f_1 sau f_0 , nivele constante, aplicate pentru o anumită durată de timp.

Valoarea curentă a unui semnal ce caracterizează starea unui nod este notată cu variabila VC. Ieșirea unei componente se determină, plecând de la valoarea curentă a semnalelor aplicate pe intrările sale și este funcție de starea sa curentă, pentru tipul secvențial și nu este influențată de starea curentă, în cazul celor combinaționale. Noua valoare calculată este notată cu variabila VN. Aceasta poate fi programată să devină valoare curentă, după ce se epuizează timpul de propagare prin componenta respectivă. Toate evenimentele ce se află în această situație se introduc într-o linie de așteptare, iar valoarea evenimentului

din capul liniei este deținută și în variabila VP. Linia de așteptare va conține într-un tablou, LA, lista evenimentelor, împreună cu momentele când acestea sînt programate să se producă, momente stabilite în corelație directă cu timpul de propagare prin componente. Un eveniment care s-a produs va avea, în rubrica timpului, valoarea zero. Algoritmul de evaluare al ieșirilor se prezintă în fig.3.17.




Fig.3.17.

Evaluarea unei ieşiri se face în felul următor. Dacă pentru un eveniment i , al cărui timp programat de apariţie este $t_{PR} = 0$, avem relaţia $VN \neq VC$, atunci acest eveniment va fi introdus în linia de aşteptare, iar valoarea lui, în VP. Se determină $t_{PR} = t + t_p$, în care : t - timpul curent, iar t_p - timpul de propagare prin componenta respectivă. Procedura de lucru se prezintă pe exemplul din fig.3.18.




Fig.3.18.

Se presupune că poarta C are o întârziere în propagare egală cu patru unităţi. La momentul $t = 0$, starea intrărilor este "X" şi deci şi a ieşirii. La momentul $t = 2$, pe intrarea A se aplică un semnal cu valoarea logică "0", ceea ce va solicita evaluarea ieşirii. După evaluare, variabilele de lucru aferente ieşirii C vor avea valorile : $VC = X$, $VN = 0$, $VP = 0$, $t_{PR} = 2 + 4 = 6$. La momentul $t = 4$, intrarea B se schimbă, trecând în "0", ceea ce va solicita o nouă evaluare a ieşirii. Deoarece $t \neq t_{PR}$, ieşirea nu este într-o stare stabilă. Însă, efectul asupra ieşirii este acelaşi cu cel produs de modificarea intrării A, la momentul $t = 2$. Deci, în acest caz, nu se solicită o nouă analiză a ieşirii. Se specifică faptul că nu poate apărea un impuls parazit la ieşire, nefiind o situaţie de hazard. După momentul $t = 6$,

ieșirea se poate considera stabilă, valoarea curentă devine cea programată, iar t_{PR} se forțează la zero, deci $VC = VP$, $t_{PR} = 0$. La momentul $t = 7$, intrarea A devine din nou "1" dar, deoarece ieșirea nu se modifică, nu se face nici o analiză suplimentară. La momentul $t = 8$, intrarea B devine și ea "1". Aceasta va determina schimbarea valorii ieșirii din "0" în "1", schimbare care se încheie la $t = 12$. Valorile variabilelor de lucru vor fi : $VC = 0$, $VN = 1$, $VP = 1$, $t_{PR} = 8+4 = 12$. Dacă la momentul $t = 10$, intrarea A devine "0", ieșirea este influențată negativ, deoarece este în tranziție pînă la momentul $t = 12$. În această situație, la ieșire ar putea apărea un impuls parazit, ce are influențe nedorite asupra funcționalității circuitului. După acest moment, $VN = 0$. Evidențierea hazardului se face cu condiționările : $VN \neq VP$ și $t_{PR} \neq t$.

Se observă deci, că acest mod de evaluare permite determinarea stării oricărui nod, în orice moment discret al timpului, specificîndu-se, totodată, și situațiile în care pot apărea impulsuri parazite, comutații false etc.

Dacă se simulează în același timp cu modelul corect și un model defect, în fiecare moment solicitat, se evaluează ambele, iar ieșirile se compară între ele, semnăindu-se cazurile de neconcordanță. Se precizează faptul că, intrările ambelor modele sînt atacate cu aceeași secvență de stimuli. În urma analizei răspunsurilor se trage concluzia că defectul injectat se pune sau nu în evidență cu ajutorul secvenței de stimuli, deci dacă aceasta poate fi sau nu utilizată ca vector de testare.

O atenție deosebită se acordă evaluării ieșirilor circuitelor secvențiale sincrone. În acest caz, problema care apare este cea legată de momentul basculării, corelat cu modificarea intrărilor de date. La circuitele care comută pe frontul anterior, evaluarea ieșirii se face după dispariția frontului, deci cînd semnalul de tact are valoarea logică "1". Se semnălează ca și eroare, modificarea semnalelor aplicate pe intrările de date, pe durata frontului anterior. La circuitele care comută pe frontul posterior, evaluarea ieșirii se face după dispariția acestuia, deci cînd semnalul de tact are valoarea logică "0". Se semnălează ca și eroare, modificarea semnalelor pe intrările de date, pe durata fronturilor sau a palierului semnalului de tact.

3.9. Generatorul programelor de testare

Odată cu creșterea complexității plăchetelor echipate, construirea manuală a vectorilor de testare devine un proces tot mai ineficient și mai greu de realizat.

Generatorul programelor de testare este destinat elaborării unui program complet, pentru întreaga schemă realizată pe plăchetă, permițând, totodată, și verificarea eficacității acestuia.

Modul de lucru se prezintă în fig.3.19. Descrierea schemei realizată pe plăchetă o face utilizatorul, în ordinea dorită. Pentru construirea vectorilor de testare, în cazul fiecărei ieșiri a schemei, se apelează la unul din algoritmi aflați în BPVT. Pentru calculul valorii ieșirilor, în situația în care pe intrări se aplică semnalele stabilite prin vectorii de testare, se apelează procesorul de simulare.

În vederea evaluării eficacității programului construit se activează procesorul de defecte, care injectează câte un defect în modelul descris în memoria echipamentului de calcul, se simulează modelul corect și cel care conține respectivul defect, aplicând, la intrări, semnalele stabilite prin vectorul de testare, destinat acestui defect. În urma analizării rezultatelor obținute se poate stabili eficiența fiecărui vector de testare, în cazul prezenței oricărui defect de tipul f_0 și f_1 .

Generatorul permite și introducerea manuală a unor vectori de testare sau modificarea celor existenți. În felul acesta se poate crește eficacitatea programului, în detectarea și mai ales, în localizarea defectelor. În faza de testare propriu-zisă, posibilitatea modificării vectorilor de testare, în funcție de rezultatele obținute în pașii precedenți, deci realizarea unei testări adaptive, reprezintă un avantaj important pentru localizarea defectelor de pe plăcheta echipată.

În situația în care, într-un anumit nod al schemei se injectează un defect de tipul f_1 sau f_0 , toate ieșirile componentelor se evaluează, ținând cont de valoarea logică a acestui nod și indiferent de valoarea care ar trebui să o ia respectivul nod, datorită semnalelor aplicate pe intrări.

Se poate solicita afișarea vectorilor de testare, a defectelor care se detectează cu fiecare vector de testare, starea logică a diferitelor noduri, configurația unor tabele utilizate în

faza de simulare.

Generatorul mai conține unele comenzi utilizate în faza de exploatare, care permit realizarea a diferite facilități legate de activarea unor rutine din BPVT sau BIC, a unor moduri de afișare, accesul la diferitele module ale programului etc.




Fig.3.19.

3.10. Concluzii

Problemele tratate în acest capitol permit enunțarea următoarelor concluzii :

- a) Creșterea complexității circuitelor logice impune, tot mai mult, utilizarea de tehnici automate pentru stabilirea vectorilor de testare.
- b) Elaborarea unui sistem de generare automată a programelor implică eforturi deosebite și solicită sisteme de testare puternice. Gradul de detectabilitate a defectelor este cuprins între 60-100%, în funcție de schema care se abordează.
- c) Simulatorul propus poate fi utilizat atât în faza de testare propriu-zisă, pentru localizarea rapidă a defectelor, detectarea hazardului etc., cât și pentru verificarea eficacității programelor de testare utilizate.
- d) Se permite simularea simultană a două modele ale circuitului cu care este echipată placheta și anume, cel corect și cel în care s-a injectat un defect de tipul f0 sau f1.
- e) Pentru stabilirea setului de defecte s-au definit clase de echivalențe, care reduc considerabil numărul total de defecte.
- f) Generarea programelor se face pe baza algoritmului propus în cap.2.
- g) În cazul programelor de testare întocmite manual, simulatorul poate fi utilizat pentru completarea valorii ieșirilor corecte.

În continuare se pot dezvolta următoarele probleme :

- a) Simularea, în paralel cu modelul corect, a unui număr mai mare de modele de defect. În acest caz crește foarte mult eficacitatea în exploatare. Dar problema este indicat să se abordeze pe un calculator mai puternic decât M18, pe care s-a lucrat până în prezent. Numărul de modele defecte, simulate pe un pas, poate fi specificat de utilizator, dar are influență mare asupra vitezei de calcul și a capacității de memorare solicitată. Se apreciază că în acest mod de lucru, totdeauna, unul dintre defecte va fi simulat cel mai bine.
- b) Stabilirea de noi clase de echivalențe a defectelor, mai ales în cazul circuitelor LSI/VLSI.
- c) Utilizarea de tehnici mai eficiente de evaluare a ieșirilor.

Cap.4. SISTEMUL AUTOMAT DE TESTARE

4.1. Considerații generale

Metodologia prezentată în capitolele doi și trei permite construirea vectorilor de testare pentru plachetele echipate cu circuite logice. Aplicarea semnalelor electrice, descrise prin vectorii de testare, asupra plachetei ce se verifică, în configurația solicitată de aceasta și înregistrarea răspunsurilor ce urmează a fi analizate, se realizează cu ajutorul unui sistem automat de testare.

Un astfel de sistem prezintă următoarele capacități [N4] [*7], [*12], [*17], [*18], [*20] :

- testarea în condiții funcționale, cu posibilități de detectare și localizare a defectelor;
- utilizarea limbajelor orientate spre testare;
- utilizarea tehnicii de simulare;
- posibilitatea construirii automate a vectorilor de testare;
- urmărirea și vizualizarea simultană a informațiilor furnizate pe un mare număr de căi;
- posibilități de adaptabilitate rapidă pentru diferitele tipuri de plachete, ce urmează a fi testate;
- realizare modulară.

În configurația unui sistem automat de testare se pot deosebi următoarele unități funcționale, prezentate în fig.4.1

[N4] :

- modulul de testare, MT;
- modulul de atac/sesizare, MAS;
- modulul adaptor, MA;
- modulul de comandă, MC;
- echipamentul de calcul, EC.

Modulele MT, MAS, MA și MC formează echipamentul de testare, ET, iar împreună cu echipamentul de calcul, EC, constituie sistemul automat de testare, SAT.

Modul de realizare al acestor unități funcționale este determinat de tipul și destinația sistemului automat de testare.

Modulul de testare are sarcina de a pregăti secvențele de




Fig.4.1.

semnale, în formatul și configurația cerută de elementul care se testează (EST), precum și de a prelua și, eventual prelucra, rezultatele testării.

Modulul de atac/sesizare asigură aplicarea secvențelor de semnale asupra elementului care se testează, la nivelul energetic cerut de acesta, sesizarea și transferul răspunsurilor în modulul de testare.

Conectarea mecanică și electrică a elementului care se testează, la sistemul de testare, se realizează prin intermediul modulului adaptor.

În fine, modulul de comandă asigură generarea semnalelor de comandă și control necesare pregătirii și desfășurării operației de testare, după specificațiile utilizatorului. Este necesar acest modul, deoarece echipamentul de calcul nu poate prelua toate funcțiile de comandă și control, la parametrii ceruți de operația de testare. În primul rând, este vorba de realizarea funcțiilor de comandă la frecvență mare (500 KHz - 20 MHz).

Echipamentul de calcul este utilizat, în principal, pentru construirea vectorilor de testare și interpretarea rezultatelor obținute în urma testării.

Realizarea unui sistem de testare performant solicită o îmbinare perfectă între capabilitățile unui echipament de calcul puternic și posibilitățile oferite de echipamentul de testare, legate de stimularea elementului sub test și înregistrarea răspunsurilor acestuia.

Pentru utilizarea tehnicilor de simulare și construire automată a vectorilor de testare, prezentate în capitolele precedente, se cere un echipament de calcul cu următoarele caracteristici: memoria operativă 64-256 K, lungimea cuvintului 8-16 biți, facilități multiple de intrare/ieșire, set puternic de instruc-

țiuni, 1-2 unități de discuri, consolă (DAF). Aceste trăsături le posedă, în parte, microcalculatorul M118 și, mai ales, minicalculatorul CORAL 4011 [*47], [*48].

Asupra elementelor caracteristice ale echipamentului de testare se va insista amănunțit în paragrafele următoare.

Intr-o operație de testare se pot analiza parametrii stației, dinamici și/sau funcționali.

Tipul sistemului de testare este definit, în principal, de destinația acestuia. În acest sens se elaborează sisteme distincte pentru testarea de : componente active și pasive, circuite integrate SSI, MSI și LSI, plăchete neechipate, sertare, cabluri, plăchete echipate și produse finale.

Sistemele destinate testării componentelor pasive [* 4], [*37], [*41], [*42] verifică rezistențe, condensatoare, inductanțe. În general, se realizează configurații mai simple, comparativ cu alte tipuri de sisteme automate de testare. Rolul modulului de comandă este preluat, de cele mai multe ori, de către echipamentul de calcul, realizat, în majoritatea cazurilor, pe baza unui microprocesor. Aceasta este posibilă datorită vitezei mici de prelucrare solicitată. Nu necesită un limbaj orientat spre testare, diferitele comenzi legate de modurile de lucru și tehnicile utilizate fiind activate de la un panou sau prin explorarea conținutului unei memorii fixe. Este posibilă selectarea frecvenței și amplitudinii semnalelor care se aplică asupra componentei ce se testează, în funcție de tipul și valoarea acesteia, măsurătoarea efectuându-se, fie în configurații seriale, fie paralele.

Sistemele de testare destinate componentelor active sînt foarte diverse, după tipul componentelor și gama de parametri care se verifică. Cele mai complexe sînt sistemele de testare hibride, care pot analiza atât componente logice cît și analogice, urmărind evaluarea parametrilor statici, dinamici și funcționali [*39], [*41], [*42], [*43].

În fig.4.2 se prezintă un sistem automat destinat testării componentelor active.

Schimbul de informații cu echipamentul de calcul se realizează prin interfața IIE. Decodificatorul de adrese, DADR, permite activarea oricărui bloc al modulelor MT și MAS. Programarea stimulilor de tip intensitate și tensiune se asigură cu ajutorul blocurilor PSC, respectiv PSV, care au în construcția lor convertoare numeric-analogice. Generarea acestor stimuli se face în




Fig.4.2.

blocurile SC, respectiv SV. Testarea în sarcină se realizează cu ajutorul blocului rezistențelor de sarcini, BRS, care se programează prin intermediul blocului PSC. Ansamblul surselor programabile, SP, alimentează atât echipamentul de testare cât și componenta care se testează.

Cu ajutorul modulelor MAS și MA se pot conecta mai multe stații de testare.

Sistemele destinate testării circuitelor integrate [*11], [*22], [*35], [*37], [*41], [*2], [*3], [*44] urmăresc realizarea, în primul rând, a unei verificări parametrice, în condiții reale de exploatare. Testarea parametrilor funcționali se efectuează pe baza tabelelor de adevăr, memorate.

În cazul circuitelor mai complexe (memorii, microprocesoare etc.) se utilizează diferiți algoritmi specifici, pentru construirea vectorilor de testare (cum este cel prezentat în cap.2).

Sistemele destinate testării plachetelor neechipate, a sertarelor și a cablurilor [*37],[*41],[*42] urmăresc, în principal, verificarea continuității electrice între două puncte. Astfel se detectează legăturile lipsă și scurtcircuiturile existente, măsurând rezistența traseului între două puncte. Pentru valori maxime de ordinul ohmilor se poate aprecia existența unui scurtcircuit, iar pentru valori peste 10 K, lipsa legăturii. Probleme deosebite, în cazul acestor sisteme, apar la realizarea modulelor MAS și MA, datorită multitudinii punctelor care trebuie verificate. Se pot utiliza diferiți algoritmi pentru minimizarea timpului de testare. Rolul modulelor MC și MT poate fi preluat, în mare parte, de către echipamentul de calcul, care printr-o interfață de intrare/ieșire poziționează și realizează măsurătorile, direct, cu ajutorul modulului MAS și a capetelor de acces, din modulul MA.

Sistemele destinate testării plachetelor echipate cu circuite logice [*4],[*5],[*6],[*7],[*12],[*13],[*17],[*18],[*20],[*23],[*27],[*28],[*35],[*37],[*38],[*40] sînt unele dintre cele mai complexe, atît din punct de vedere al configurației, cît și al sistemului de programe necesar. Totodată, cu aceste sisteme se poate aborda testarea și a altor tipuri de elemente (cum ar fi, de exemplu, componentele logice integrate), fără ca modificarea destinației să ridice, în general, probleme deosebite.

Aceste considerații, ținînd cont și de importanta utilitate practică, justifică prezentarea, în paragrafele următoare, a unui sistem automat destinat testării plachetelor echipate cu circuite logice SSI, MSI și LSI, conceput de autor.

Sistemele de testare pentru produse finale simulează modulele de funcționare ale acestora. Procedurile de lucru sînt particulare fiecărui tip de produs și asigură o testare a parametrilor funcționali. Deci acestea sînt sisteme orientate, fără să aibă o aplicabilitate generală.

4.2. Configurația sistemului automat de testare a plachetelor echipate cu circuite logice SSI, MSI și LSI [*2],[*43],[*5],[*7],[*12],[*17],[*20],[*23],[*27], [*29],[*31],[*32],[*34],[*38]

Sistemul ce se prezintă este destinat testării funcționale-

dinamice, în regim de detectare și localizare a defectelor, pe plachetele echipate cu circuite logice SSI, MSI și LSI, aparținând familiilor logice TTL și CMOS. Fiind realizat într-o configurație modulară, orientată pe magistrala universală IEEE 488 - 1975, sistemului i se pot conferi capabilitățile dorite, în funcție de natura practică a aplicației în care se utilizează. Modul de realizare și performanțele ce le asigură sînt proprii generației 3,5, aferentă acestui domeniu.

Pentru obținerea unui mod de interfațare și de schimb a informațiilor, universal, indiferent de tipul modulului, conceptul de magistrală universală se utilizează pentru toate modulele echipamentului de testare, indiferent de tip, aceasta spre deosebire de sistemele de testare existente, care schimbă prin magistrală numai informațiile aferente modulelor analogice. Totodată, se precizează faptul că sistemul de programe de bază este puțin afectat, în comparație cu situația cînd există mai multe moduri de schimb a informațiilor. Viteza globală de transfer rămîne, în continuare, ridicată. Toate aceste avantaje se obțin în detrimentul unei creșteri a numărului de circuite utilizate, cu aprox. (10-30) buc., pentru o interfață, aceasta în funcție de complexitatea interfeței.

Configurația sistemului se prezintă în fig.4.3 și conține următoarele elemente :

a) - modulul de testare, MT, are următoarele blocuri :

al) - pentru aplicarea informației pe intrările plachetei ce se verifică :

- separatorul de intrare/ieșire, SIE - specifică pinii de intrare și cei de ieșire de pe plachetă;
- selectorul familiei logice, SFL - stabilește tipul familiei logice (TTL sau CMOS) în care se încadrează funcționarea circuitului a cărui intrare, la nivel de pin al plachetei, se specifică în instrucțiune;
- selectorul atributelor secvenței, SAS - selectează tipul informației ce se aplică pe fiecare pin de intrare. Pentru activarea circuitelor, pe pinii de intrare se pot aplica semnale de tip nivel logic sau tacte. Specificarea valorii logice a acestor semnale se face prin vectorii de testare și, deci, modificarea acestor valori se obține prin schimbarea

- vectorilor de testare. Aceasta se poate realiza la viteza de prelucrare și transfer a complexului echipament de calcul - magistrală sau la o viteză superioară, obținută prin utilizarea de blocuri suplimentare pentru formarea și/sau memorarea intermediară a vectorilor de testare;
- distribuitorul de nivele logice, DNL - permite stabilirea stimulilor de tip nivel logic din configurația unui vector de testare, în formatul cerut de placheta care se testează, adresarea pinilor asupra cărora se aplică acești stimuli și atacul simultan al tuturor pinilor de intrare pe plachetă;
 - blocul de memorie pentru păstrarea temporară a vectorilor de testare, MVT - este destinat memorării unui număr de vectori de testare, care ulterior, la o comandă, vor fi aplicați asupra plachetei ce se verifică, realizându-se astfel o succesiune de atac la viteză foarte mare, limitată superior numai de timpul de acces al memoriei;
 - distribuitorul stimulilor aleatori, DSA - acești stimuli sînt generați de analizorul de semnături, AS, prin diferite tehnici heuristice. Rezultatul, cules din nodurile plachetei cu ajutorul unor sonde, se comprimă, după o tehnică oarecare, sub forma unei "semnături", care se compară cu cea corectă;
 - distribuitorul de tacte, DT - permite aplicarea pe plachetă, la pinii specificați, a unui număr dorit de tacte, a căror polaritate și frecvență sînt programabile;
- a2) - pentru citirea stării pinilor de intrare sau de ieșire ai plachetei ce se verifică :
- blocul de înregistrare al răspunsului obținut în urma aplicării semnalelor descrise de un singur vector de testare, BRVT;
 - blocul de memorie pentru înregistrarea răspunsurilor obținute în urma aplicării semnalelor descrise de un număr dat de vectori de testare, memorați în blocul MVT, MRVT ;
- b) - modulul de comandă al testării, MC, cuprinde :
- numărătorul de tacte, NT - permite aplicarea pe intrările de tact, a unui număr de semnale de tact precizate

- prin vectorul de testare;
- numărătorul de întârzieri, NI - precizează întârzierea necesară din momentul aplicării semnalelor, descrise printr-un vector de testare, asupra plachetei, până se înregistrează răspunsul. Această întârziere se specifică în număr de unități de timp, mărimea unei unități fiind programabilă;
 - generatorul de tacte programabile, GTP - realizează programarea frecvenței, duratei și polarității semnalelor de tact;
 - blocul de oprire condiționată, BOC - determină oprirea aplicării semnalelor descrise de un nou vector de testare și/sau înregistrarea condiționată a unui răspuns, în urma apariției unui eveniment generat de : un tip de răspuns așteptat, număr de tranziții îndeplinit, epuizarea timpului de așteptare programat etc. Acest bloc lucrează corelat cu blocurile MVT și MRVT;
 - panoul de testare, PAT - permite stabilirea modului de lucru și de afigurare a rezultatelor testării, precum și emiteria unor comenzi, utilizate în operația de testare;
 - sincronizatorul de test, ST - comandă aplicarea sincronă a semnalelor descrise într-un vector de testare, pe toți pinii de intrare ai plachetei, precum și programarea intervalului dintre momentul atacului și cel al înregistrării răspunsului. În felul acesta se realizează și o verificare a timpului de propagare a semnalelor prin circuitele plachetei. Sincronizarea se poate face, fie cu tactul intern al sistemului, fie cu un tact sau cu o comandă externă, eventual chiar culese de pe placheta care se testează;
- c) - modulul de atac/sesizare, MAS;
- d) - modulul de adaptare, MA.

Cuplarea la echipamentul de calcul se realizează prin :

- interfața de recepție și emisie a semnalelor, IRES;
- blocul de comandă și control a magistralei universale, BCCM.

Schimbul de informații se face pe următoarele magistrale:

- magistrala bidirecțională de informații, MIB;
- magistrala de comenzi ale interfeței, MCI.

Aceste două magistrale sînt caracteristice interfeței universale IEEE 488.

- magistrala de intrare pentru date, MID;

- magistrala de ieşire a datelor , MED;
- magistrala de adrese, MA;
- magistrala de comenzi, MC.




Fig.4.3.

4.3. Magistrala universală a sistemului de testare [$*49$], [$*50$], [$*51$], [$*52$], [$*53$], [$*4$], [$*5$], [$*10$], [$*20$], [$*26$], [73]

Utilizarea unei tehnici de cuplare standardizate între diferitele module ale unui sistem oferă avantaje multiple atât în faza de proiectare, cât și de punere la punct sau exploatare. O astfel de tehnică presupune existența unei magistrale universale standardizată, care cere la rândul ei, interfețe standardizate. Oferind o soluție unică, privind interconectarea modulelor unui sistem, acest mod de lucru permite simplificarea sau chiar eliminarea unor blocuri funcționale, contribuind, în principal, la reducerea substanțială a timpului de punere în funcțiune. Adăugarea unui modul nou sau eliminarea unuia existent nu ridică nici o problemă deosebită.

Preocupările legate de standardizare se referă la elaborarea funcțiilor interfețelor, la modul de schimb a informațiilor, condițiile de prelucrare a întreruperilor și cuprind specificații electrice, mecanice și funcționale.

Selectarea tipului de magistrală universală, pentru un sistem dat, se face luând în considerație următorii parametri :

- viteza de transfer a informațiilor;
- numărul de module care vor intra în configurația sistemului;
- lungimea magistralei;
- numărul de linii ale magistralei;
- complexitatea și costul realizării;
- facilitățile ce le oferă în exploatare.

Prin funcțiile interfeței, un modul conectat la magistrală trebuie să poată emite și/sau recepționa mesaje sau să controleze schimbul de informații.

Din motivele arătate mai sus, urmărind în final realizarea unei interfațări universale, atât la nivel hard cât și soft, cu un schimb de informații unic acceptat de toți cei care concurează la magistrală, se propune utilizarea magistralei universale, împreună cu funcțiile de interfațare standardizate asociate, pentru toate modulele, indiferent de tip (numeric, analogic, hibrid) sau destinație.

În general, se pot utiliza două tipuri de magistrale : paralele și seriale.

Din categoria celor paralele, cele mai performante sînt :

- magistrala S100;
- magistrala IEEE 488;
- magistrala IEEE 583;
- magistrale orientate pe diferite microprocesoare.

Magistralele seriale cele mai cunoscute sînt :

- EIA - RS232C - pentru comunicații asincrone;
- EIA - RS422-423 - pentru comunicații asincrone și sincrone.

Magistrala paralelă, cu un număr de linii mult mai mare decît cea serială, se utilizează în aplicațiile care solicită efectuarea schimbului de informații la viteze ridicate. Pentru viteze mici, dispunînd, însă, de o siguranță și fiabilitate sporite, se indică utilizarea magistralei seriale.

Magistrala S100 conține 100 de linii, cu următoarele destinații : 16 linii de adrese, 8 linii pentru introducerea datelor, 8 linii pentru extragerea datelor, 8 linii de întrerupere, 39 linii de control, 3 linii de alimentare și 18 linii la dispoziția utilizatorului.

Primul element caracteristic, care iese în evidență, este complexitatea magistralei. Aceasta este un avantaj în faza de proiectare, dar pot apărea probleme dificil de rezolvat legate de imunitatea la perturbații, mai ales la frecvențe ridicate (peste 1 MHz), fiabilitate scăzută, exploatare rațională, punerea în funcțiune și, chiar și prețul de cost. Numărul liniilor de control este prea ridicat și, în general, orientat pe modul de lucru al circuitului 8228/8238, produs de firma Intel.

Magistrala 6800 posedă : 8 linii bidirecționale pentru date, 16 linii unidirecționale pentru adrese și 9 linii de control. Este o magistrală mult mai compactă, orientată pe modul de lucru al microprocesorului Motorola 6800. Poate fi utilizată pentru transferul de mare viteză. Fiind orientată pe un tip de microprocesor, este utilizată cel mai mult în sistemele ce au în configurația lor acest element.

Standardul IEEE 583, denumit și CAMAC, stabilește organizarea magistralelor, interfețelor, alimentărilor și caracteristicile mecanice. Acest tip de standard conține o magistrală paralelă și una serială. Magistrala paralelă, de viteză, are următoarele linii : 3 linii de control, 5 linii de comandă, 5 linii de adrese, 24 linii pentru introducerea informațiilor și 24 linii pentru extragerea informațiilor. Specificațiile mecanice și

electrice sînt foarte riguroase, astfel încît să se asigure o viteză de transfer ridicată (pînă la 24 Mbit/S), cu un factor de siguranță și fiabilitate ridicate. Datorită acestor specificații, realizarea este dificilă și costisitoare. Se utilizează, cel mai mult, în tehnica nucleară, unde se cere realizarea transferului a mari volume de date, la viteze și siguranță ridicate.

Standardul IEEE 488 este destinat interconectării de echipamente foarte diverse : aparate de măsură și control, calculatoare, periferice. Dispunînd de o configurație generală, fără o orientare predefinită, standardul conține specificații mecanice, electrice și funcționale. Magistrala este formată din 16 linii, repartizate astfel : 8 linii bidirecționale pentru transferul datelor, 5 linii de comandă și 3 linii pentru controlul transferului.

Transmișiile seriale utilizează una sau două linii, adresele, datele și comenzile fiind transferate bit cu bit. Acesta este motivul pentru care viteza de transfer este mai scăzută. Dar numărul scăzut de linii contribuie la obținerea unei siguranțe ridicate, în funcționare.

Gradul de generalitate, ușurința în proiectare, punerea la punct și exploatarea, alături de o siguranță ridicată în funcționare, au impus standardul IEEE 488, în cele mai diverse domenii, fiind astăzi cel mai utilizat în practică.

Datorită performanțelor ce le realizează, am adoptat acest standard în configurația sistemelor de testare, motiv pentru care se va prezenta detaliat, în continuare. În paranteze sînt prezentate denumirile originale din standard.

Pe magistrala universală se transmit două tipuri de informații : mesajele interfeței și mesajele dependente de modul. Primele sînt destinate stabilirii funcțiilor interfeței, fără să afecteze modulele. Acestea sînt standardizate, iar prezența lor pe magistrală este semnalată printr-un semnal de comandă. Al doilea tip de mesaje este destinat modulelor, fără să afecteze funcțiile interfețelor. Un tip particular de mesaje îl constituie cele locale. Acestea circulă între module și interfață.

O interfață standard poate realiza maximum 10 funcții, proiectantul urmînd să aleagă pe acelea care sînt solicitate de modul de lucru al modulului ce se interconectează. Totodată, pentru o funcție stabilită, se pot reține numai acele capacități, care sînt strict necesare aplicației date. În felul acesta se

poate realiza o interfață optimă, cu minimum de circuite, atât ca număr cât și ca tip, viteză maximă de transfer, toate acestea orientate spre un anumit tip de modul ce se interconectează, respectînd, însă, standardul atât în ceea ce privește realizarea funcțiilor, cât și a schimbului de informații.

Funcțiile posibile sînt următoarele : funcția de control - C, (controller), emițător - T, (talker), receptor - L, (listener), acceptor de informație - AH, (acceptor handshake), sursă de informație - SH, (source handshake), cerere de întrerupere - SR, (service request), lucrul în local - RL (remote local), interogare paralelă - PP, (parallel poll), inițializare modul - DC, (device clear), start modul - DT, (devine trigger). Dintre acestea, funcțiile C, T, L, SH și AH sînt de bază, celelalte fiind auxiliare. Oricărui modul conectat la magistrală i se poate atribui una din funcțiile : emițător, receptor, de control sau o combinație a acestora. La un moment dat va fi activă o singură funcție de control, un singur emițător și cel puțin un receptor. După ce funcția C activă a transmis mesajele de comandă diferitelor interfețe, magistrala este eliberată, astfel încît se poate realiza schimbul de informații între un eventual emițător și receptoarele active. Cu ajutorul funcției C se stabilește emițătorul și receptoarele active la un moment dat.

Fiecare funcție a interfeței se descrie prin una sau mai multe grupe de stări înlănțuite, mutual exclusive. Dintr-o grupă de stări, una singură este activă la un moment dat.

Realizarea stărilor nu implică, neapărat, existența unor configurații secvențiale (de exemplu, circuite bistabile), iar în cazul existenței, rămîne la alegerea proiectantului modul de lucru sincron sau asincron. Pentru cazul nostru, am considerat oportun, oferind o siguranță ridicată în exploatare, fără ca aceasta să ducă la creșterea numărului de circuite, utilizarea bistabilelor J-K MS pentru memorarea stărilor și deci, modul de lucru sincron.

Modul de interconectare al celor 10 funcții se prezintă în fig.4.4.

Partiționarea interfețelor în funcții este esențială pentru facilitarea procesului de realizare și asigură un înalt grad de opționalitate, flexibilitate și acomodarea la diferite nivele de capabilități.

Pentru exemplificare se prezintă modul de realizare al




Fig.4.4.




Fig.4.5.

funcției SH. Această funcție dă posibilitatea unui modul să efectueze un transfer de mesaje spre unul sau mai multe module ale căror funcții receptoare sînt active. Transferul informației se face asincron, funcția controlînd începutul și sfîrșitul opera-

ției.

Diagrama de stare a funcției se prezintă în fig.4.5.

Se adoptă următoarea codificare a stărilor :

$$SIDS = \overline{Q_2} \cdot \overline{Q_1} \cdot \overline{Q_0} ; \quad STRS = Q_2 \cdot Q_1 \cdot Q_0 ;$$

$$SONS = \overline{Q_2} \cdot \overline{Q_1} \cdot \overline{Q_0} ; \quad SWNS = Q_2 \cdot \overline{Q_1} \cdot Q_0 ;$$

$$SDYS = \overline{Q_2} \cdot Q_1 \cdot Q_0 ; \quad SIWS = Q_2 \cdot \overline{Q_1} \cdot \overline{Q_0} .$$

Ecuatiile de funcționare, minimizate, rezultă sub forma :

$$J_2 = SDYS \cdot NRFD \cdot T_1 ;$$

$$K_2 = \overline{nba} \cdot Q_2 \cdot \overline{Q_1} ;$$

$$\overline{R_2} = \overline{pon} \cdot \overline{IFC} ;$$

$$J_1 = SGNS \cdot nba ;$$

$$K_1 = \overline{ATN} \cdot \overline{CACS} \cdot \overline{CTRS} \cdot \overline{ATN} \cdot \overline{TACS} \cdot \overline{SPAS} \cdot Q_1 \cdot Q_0 \cdot \overline{STRS} \cdot \overline{NDAC} ;$$

$$\overline{R_1} = \overline{pon} \cdot \overline{IFC} ;$$

$$J_0 = \overline{TACS} \cdot \overline{CACS} \cdot \overline{SPAS} \cdot \overline{Q_1} \cdot \overline{Q_0} ;$$

$$K_0 = Q_0 \cdot \overline{ATN} \cdot \overline{CACS} \cdot \overline{CTRS} \cdot \overline{ATN} \cdot \overline{TACS} \cdot \overline{SPAS} ;$$

$$\overline{R_0} = \overline{pon} \cdot \overline{IFC} .$$

Pe baza acestor ecuații se construiește schema electrică a funcției, prezentată în fig.4.6.

În starea SIDS, funcția SH nu este angajată în ciclul de dialog. Aceasta apare la punerea sub tensiune (\overline{pon}). În starea SGNS, funcția așteaptă ca noul mesaj generat de către modul să devină disponibil. În starea SDYS, mesajul se stabilizează pe liniile magistralei, iar funcțiile acceptoare urmează să semnalizeze disponibilitatea lor. În această stare se ajunge, dacă modul lansează mesajul local nba, prin care specifică faptul că un nou cuvânt de informație este disponibil. Dacă funcția AH semnalizează că poate primi un nou cuvânt, prin emiterea semnalului NRFD, funcția SH trece în starea STRS, în care, prin semnalul DAV, anunță funcțiile acceptoare ale modulelor receptoare active că pe magistrala de informații MIB este disponibil un nou cuvânt. După recepționarea acestuia, funcțiile acceptoare determină trecerea semnalului NDAC din starea logică "0", în starea logică "1", ceea ce va avea ca efect comutarea funcției SH în starea de ag-




Fig.4.6.

teptare SWNS și apoi în starea SGNS, unde așteaptă o nouă apariție a mesajului local nba. Starea SIWS permite întreruperea unei secvențe de transfer, fără să se piardă informația din interfață, în timp ce modulul se pregătește pentru un nou ciclu de genera-

re.

Este indicat, din motive de siguranță în exploatare, ca mesajul nba să apară în stările SIDS sau SGNS și poate dispărea în orice altă stare.

Plecând de la diagrama de bază din fig.4.5, se prezintă în fig.4.7, o diagramă minimizată, care reține numai o parte din tranzițiile și condiționările prezente în diagrama inițială. Această minimizare nu va afecta, însă, modul de schimb al informațiilor stabilit în standard, ci numai unele capacități, care nu sînt solicitate în majoritatea aplicațiilor practice.




Fig.4.7.

Schema electrică corespunzătoare se prezintă în fig.4.8.

S-a obținut o realizare mai simplă. Cu linie continuă s-a prezentat varianta sincronă, iar cu linie întreruptă elementele care pot înlocui circuitele bistabile sincrone, pentru a obține o variantă asincronă.

În felul acesta se realizează oricare din cele 10 funcții. Modul lor de interconectare și utilizare se prezintă pentru sistemul automat de testare. În acest caz, elementele de bază care trebuie urmărite, la realizarea interfețelor cu fiecare modul, sînt legate de asigurarea unei fiabilități și siguranțe în funcționare ridicate. De aceste elemente se va ține cont, în primul rînd, la stabilirea și reținerea capacităților necesare pentru realizarea fiecărei funcții a interfețelor.

Blocul de comandă și control al magistralei, ECCM, se prezintă în fig.4.9 și conține următoarele funcții : C, T, L, AH,




Fig.4.8.

SH, SR și RL. Alături de acestea, în configurația blocului mai apar :

- registrul de mesaje locale, REMEL;
- registrul mesajelor de comandă, REMEC;
- decodificatorul mesajelor locale, DEMEL;
- decodificatorul mesajelor de comandă, DEMEC;
- registrul de recepție a datelor, RERED;
- registrul de transmisie a datelor, RETAD;
- registrul cererilor de acces, RECA;
- decodificatorul de adrese, DADR;
- generatorul de comenzi pentru interfațare cu echipamentul de calcul, GCIC;




Fig.4.9.

- comparatorul de adrese, CADI;
- generatorul de tact al interfeței, GT.

Adresele transmise pe magistrala MA sînt decodificate în blocul DADR, sub controlul semnalelor generate în blocul GCIC, obținîndu-se astfel stabilirea porturilor Pi, utilizate pentru transferul informației utile.

Mesajele de comandă, utilizate la adresarea modulelor, în stare nedecodificată, sînt analizate în blocul CADI. Adresa sau adresele fiecărui modul se cablează, iar în urma comparării cu mesajul emis de blocul BCCM, se ia decizia de activare sau nu a modulului respectiv.

Celelalte mesaje de comandă se decodifică în DEMEC, rezultînd comenzi pentru diferitele funcții ale interfeței.

Pe magistrala MIB se transmit sînt mesajele de comandă destinate funcțiilor interfeței, cît și mesajele aferente modulelor. În această ultimă categorie intră : datele utile, adresele, comenzile necesare modulelor pentru a-și realiza funcțiile, informațiile de stare.

Funcția RL nu este destinată exploatării curente, aceasta introducîndu-se numai pentru faza de punere în funcțiune, respectiv testare, cînd, dacă este activată, permite conectarea unui panou local.

Blocul BCCM asigură schimbul de informații cu echipamentul de calcul, iar cu ajutorul funcțiilor T, SH, L, AH și SR realizează, prin magistrala MIB, transferul de informații cu celelalte module ale sistemului. În acest caz, respectivele module vor fi echipate, fiecare, fie cu funcții emițătoare, fie receptoare, fie cu ambele.

Analizînd modul de lucru al modulului de comandă și al celui de testare, rezultă necesitatea asigurării următoarelor funcții, de către interfața asociată :

- modulul de comandă, MC, cere funcțiile T, SH, L, AH, DC, DT; SR și RL;
- modulul de testare, MT, cere, pentru aplicarea semnalelor pe pini plachetei ce se testează, funcțiile : L, AH, DC, DT, ST și RL, iar pentru înregistrarea stării pinilor, funcțiile : T, SH, AH, DC, SR și RL.

Deoarece activitățile realizate de cele două module sînt distincte și nu se suprapun, din punctul de vedere al accesului la magistrala MIB, se utilizează o singură interfață IRES pentru ambele module.

Funcțiile SR și PP nu sînt absolut necesare amîndouă. Într-un sistem de testare, care, în general, conține un număr relativ redus de module, funcția SR satisface solicitările practice, la un nivel acceptabil. Este indicată utilizarea ambelor funcții în sisteme mai complexe, ca număr și tipuri de module (numerice, analogice și/sau hibride). În acest caz este importantă obținerea unei viteze de interogare sporită, ceea ce se realizează prin utilizarea combinată a funcțiilor SR și PP.

Din punctul de vedere al modularității în cadrul sistemului de testare, partiționarea interfeței în funcții fiind foarte bine făcută, este mai avantajoasă proiectarea unei interfețe complete, cu caracter emițător/receptor, iar orientarea ei spre un mod de lucru (de exemplu emițător sau receptor) sau altul, să se facă în funcție de modulul la care se asociază, printr-o echipare tehnologică potrivită. În felul acesta se asigură o interschimbabilitate rapidă a interfețelor, reducerea timpului de punere în funcțiune, creșterea siguranței în exploatare. În fig. 4.10 se prezintă schema bloc a interfeței cu caracter emițător/receptor, IRES, utilizată în sistemul de testare.

De la blocul emițător al unui modul, BE, se preiau date și informații de stare, acest ultim tip, în faza de interogare serie sau paralelă. Tipul informației se alege cu ajutorul multiplexorului MUX. Informațiile utile sînt destinate blocurilor receptoare, BE, ale modulelor.

Pe magistrală, informația se transmite asincron, dar fiecare funcție își desfășoară activitatea proprie în mod sincron. Inițiativa în activarea funcțiilor și efectuarea schimbului o are echipamentul de calcul. După stabilirea funcției C active, se trece la emiterea mesajelor de comandă și, în ultimă instanță, informațiile destinate modulelor. Acestea din urmă circulă între un modul cu funcția T a interfeței asociate, activă și unul sau mai multe module cu funcțiile L ale interfețelor asociate, active.

În concluzie, se poate afirma că acest tip de magistrală universală asigură un schimb de informații la o viteză mare de transfer (1 MHz, mult superioară magistralelor seriale), utilizează un număr mic de linii (în comparație cu magistralele S100, IEEE583), nu este orientată spre diferite tipuri de circuite (cum sînt cele ale microprocesoarelor) și este foarte ușor de exploatat, în condiții de siguranță și fiabilitate sporite.




Fig.4.10.

4.4. Modulul de comandă al testării

Faza de testare presupune desfășurarea a două etape distincte :

- etapa de pregătire a operației de testare;
- testarea propriu-zisă.

În prima etapă se stabilește modul de lucru, tipul testării ce se va efectua, tipul pinilor și al stimulilor ce se aplică pe fiecare pin în parte. În etapa a doua se comandă aplicarea simultană și sincronă a semnalelor asupra plăchetei care se testează. Citirea răspunsurilor se face, de asemenea controlat, în modulul de testare.

Schema bloc a modului se prezintă în fig.4.11. Semnificația notațiilor utilizate este următoarea :

- amplificatorul de magistrală, AM;
- distribuitorul de informații și comenzi, DISIC;
- registrul adresei inițiale, RAI;
- registrul adresei finale, RAF;
- numărătoarele de adrese ale blocurilor de memorie, NADR1 și NADR2;
- comparatorul adresei finale, CADR;
- decodificatorul modurilor de lucru, DML;
- numărătorul de scriere/citire, NCS;
- decodificatorul de scriere/citire, DSC;
- numărătorul condiției de oprire, NCOP;
- comparatorul condiției de oprire, CCOP;
- registrul condiției de oprire, RECOP;
- multiplexorul condiției de oprire, MOCOP;
- numărătorul de tacte, NT;
- numărătorul de întârzieri, NI;
- multiplexorul numărului de tacte, MUNT;
- generatorul de comenzi sincrone, GCS.

Registreele RAI și RAF se utilizează pentru păstrarea adresei inițiale, respectiv finale, necesare blocurilor MVT și MRVT, care se utilizează pentru testarea la viteză mare. Modificarea adresei între valoarea inițială și finală se realizează cu ajutorul numărătoarelor NADR1, respectiv NADR2.

Elocul CADR realizează o comparare între adresa finală și adresa curentă. În caz de egalitate, dacă modul de lucru este cel fără ciclare, se blochează numărarea și prin aceasta, întreaga eta-




Fig.4.11.

pă de testare propriu-zisă. Dacă modul de lucru este cel cu ciclare, reluarea se face, automat, de la adresa inițială.

Blocul DML stabilește modurile de lucru, în cazul testării cu ajutorul blocurilor MVT, MRVT și anume: încărcare MVT, citire MRVT, testarea cu memoria rapidă (MVT, MRVT). Totodată, împreună cu blocurile NSC și DSC, asigură selecția memoriei și accesul la nivel de octet. Incărcarea vectorilor de testare, în MVT, extragerea lor pentru a fi aplicați asupra plăchetei și înregistrarea rezultatelor obținute, în MRVT, se poate realiza la

viteza maximă de lucru a memoriei utilizate, programând adecvat frecvența tactului numărătoarelor NRC, respectiv NADR1 și NADR2.

Amplificatorul de magistrală, AM, s-a introdus cu scopul de a asigura încărcarea magistralei MIR cu o singură sarcină TTI, în situațiile în care mai multe blocuri ale unui modul utilizează informații de pe magistrală.

Blocul DISIC are rolul de a stabili blocurile care participă la efectuarea unei operații de testare și de a genera semnalele de comandă necesare fiecărui bloc activat. Este solicitat de multitudinea și complexitatea blocurilor, respectiv a modulelor, care concurează la aceeași interfață IRES. Acest bloc este un automat secvențial format, în principal, dintr-un numărător, NRS și un decodificator, DS. O anumită stare a numărătorului specifică o operație dată, pentru care se activează anumite blocuri. În repaus, acesta se află în starea inițială, menținută de funcția L, prin starea sa de repaus, \overline{LACS} . Activarea altei operații se poate face numai în urma trecerii prin starea inițială. Se apreciază că acest mod de lucru oferă o siguranță sporită în funcționare. Specificarea unei anumite operații se face prin introducerea în numărător a unei informații prestabilite, de pe magistrală, iar comenzile aferente rezultă în urma decodificării stărilor prin care trece numărătorul, ce-și modifică conținutul la fiecare apel la interfață. Ultima comandă aferentă operației de testare activă blochează numărătorul pe starea curentă. Diagrama de tranziții a blocului se prezintă în fig.4.12.




Fig.4.12.

Semnificația notațiilor utilizate este următoarea :

- starea inițială, SINIT;
- starea de încărcare, SINC;
- starea de numărare, SNUM;

- starea de blocare, SBI;
- stările de numărare decodificate, $DS_{i,i} = 0,11$;
- comanda de numărare în sens descrescător, CND;
- comanda de numărare în sens crescător, CNC;
- starea de acceptare a unui mesaj, ACDS, caracteristică funcției AH.

În etapa de pregătire a testării se realizează următoarele operații :

- a) - stabilirea tipului pinilor : de intrare sau de ieșire.
Aceasta se realizează prin înscrierea informației corespunzătoare în blocul SIE;
- b) - stabilirea familiei logice în care se încadrează funcționarea fiecărui pin, acțiune ce se realizează prin înscrierea informației corespunzătoare în blocul SFL;
- c) - distribuirea stimulilor de tip nivel logic pe fiecare pin, ceea ce se realizează cu ajutorul blocului DNL;
- d) - distribuirea stimulilor aleatori se realizează cu ajutorul blocului DSA.

Pentru efectuarea acestor operații se solicită transmisia, într-o succesiune ciclică, de mesaje utile, care să conțină informațiile :

- adresa pinului;
- informația necesară pinului respectiv;

pină la epuizarea numărului de pini ai plăchetei ce se testează. Modul de lucru se prezintă în schema logică din fig.4.13.

- e) - distribuirea stimulilor de tip tacte. Această acțiune presupune transmiterea următoarelor informații :
 - adresa pinului;
 - informația necesară pinului respectiv;
 - numărul de tacte necesare pe pinul respectiv;
 - polaritatea tactelor;
 - numărul de întârzieri.

Operația se realizează cu ajutorul blocului DT, iar informațiile se pot transmite în aceeași succesiune ca în cazurile anterioare, pentru numărul de tacte sau de întârzieri, transmitându-se, mai întâi, o adresă a numărătorului de tacte, NT, respectiv de întârzieri, NI, după care urmează numărul propriuzis. Bitul de pe poziția cea mai semnificativă a numărătorului NT va indica polaritatea tactelor. Deci este valabilă, și în acest caz, schema logică din fig.4.13.




Fig.4.13.

f) - testarea cu ajutorul blocurilor MVT și MRVT. In acest caz se transmit următoarele informații :

- adresa inițială a memoriei, ADRI;
- adresa finală a memoriei, ADRF;
- condiția de oprire, COP;
- modul de lucru (MD) - încărcare MVT;
- testare cu blocurile MVT și MRVT;
- citirea MRVT în echipamentul de calcul.

Sucesiunea acțiunilor caracteristice acestei operații se prezintă în fig.4.14.

Oprirea fazei de testare propriu-zisă pe o anumită condiție îndeplinită se realizează cu ajutorul blocurilor : NCOP, care specifică condiția de blocare sub formă de număr de tranziții îndeplinit, RECOP, ce conține condiția prestabilită pentru oprire, MUCOP, prin care se realizează multiplexarea tipului de informație din blocurile MVT sau NCOP, ce urmează a fi comparată cu cea existentă în registrul RECOP, acțiune realizată cu ajutorul blocului CCOP. In caz de egalitate se blochează activitatea numărătoarelor de adresă și deci, operația de testare.




Fig.4.14.

Numărătorul NT se utilizează pentru testarea schemelor care conțin, în configurația lor, și circuite secvențiale. Acesta permite aplicarea, pe un anumit pin, aferent unui vector de teste, un număr prestabilit de tacte. Numărătorul NT se poate încărcă din blocul MVT sau de pe magistrala MIB, utilizând multiplexorul MUNT.

Numărătorul NI este destinat generării de întârzieri programate, necesare, în special, testării circuitelor asincrone.

Blocul GCS este destinat generării semnalelor de comandă necesare în faza de testare propriu-zisă. Acestea sînt :

- TRAP - semnalul care precizează momentul aplicării semnalelor stabilite prin vectorul de testare, asupra plăchetei care se verifică;
- TRRT - semnalul care stabilește momentul înregistrării răspunsului plăchetei, obținut în urma aplicării semnalelor specificate prin vectorul de testare;
- TN - semnale de tact, necesare funcționării circuitelor secvențiale de pe placeta ce se testează.

Faza de testare propriu-zisă constă în aplicarea sincronă, a semnalelor specificate prin vectorii de testare, asupra plăchetei și înregistrarea controlată a răspunsurilor. După stabilizarea semnalelor pe intrările de date ale circuitelor combinaționale și secvențiale se generează, sincron, numărul de tacte necesar. La epuizarea acestuia, odată cu apariția semnalului TRRT se înregistrează răspunsul plăchetei. În cazul inexistenței circuitelor secvențiale, semnalul TRRT se generează, sincron cu tactul, imediat după semnalul TRAP. Modul de generare al comenzilor se prezintă în fig.4.15.




Fig.4.15.

Sucesiunea operațiilor în faza de testare se prezintă în schema logică din fig.4.16.

4.5. Modulul de testare

Cu ajutorul acestui modul se realizează următoarele :

- stabilirea tipului pinilor de intrare sau de ieșire;
- stabilirea familiei logice în care se încadrează funcționarea fiecărui pin;




Fig.4.16.

- distribuirea stimulilor de tip nivel logic pe fiecare pin;
- distribuirea stimulilor aleatori pe fiecare pin;
- distribuirea stimulilor de tip tacte, pe fiecare pin;
- înregistrarea răspunsurilor plăchetei care se testează;
- înregistrarea unui număr dat de vectori de testare într-o memorie intermediară, cu scopul de a-i aplica, ulterior, asupra plăchetei, în vederea obținerii unei viteze sporite de testare. Înregistrarea răspunsurilor, în acest caz, se face într-o altă memorie intermediară. Viteza de testare este limitată superior numai de timpul de acces al memoriei utilizate.

Configurația modului se prezintă în fig.4.17. În esență,




fig.4.17.

elementul principal al blocurilor SIE, SFL, DNL, DSA, DT, BRVT îl constituie cîte un registru a cărui lungime activă este identică cu numărul de pini ai plachetei ce se testează, fiecărui pin corespunzîndu-i o poziție în registru. Această poziție, adresată, va putea memora informația necesară stabilirii tipului pinului sau caracterul stimulului ce se va aplica pe acesta.

În faza de pregătire a testării se stabilește tipul pinilor și al informației ce urmează a fi aplicată pe un anumit pin, utilizînd blocurile SIE, SFL, DT și DSA. Vectorii de testare se încarcă în blocul DNL (în registrul de împachetare a vectorilor, RIV) sau în blocul MVT. Informația se extrage, din echipamentul de calcul, în unități de cîte 8 biți, echivalente a 8 pini. În faza de testare propriu-zisă se comandă transferul sincron al informației din registrul RIV în registrul RAP, respectiv din blocul de memorie BMVT în registrul RAPM, în funcție de modul de lucru, asigurîndu-se astfel aplicarea simultană a semnalelor asupra tuturor pinilor de intrare ai plachetei.

Blocul SAS conține un circuit de multiplexare cu 8 căi, care, împreună cu registrul de selecție COMS, realizează selecția atributelor semnalelor ce se aplică pe un anumit pin.

Pentru înregistrarea răspunsurilor plachetei ce se verifică se utilizează următoarele blocuri :

- registrul ce păstrează răspunsul obținut în urma aplicării semnalelor specificate de un singur vector de testare asupra plachetei, RRT;
- blocul de selectare a informației ce urmează a fi introdusă în echipamentul de calcul, BSOC;
- blocul de memorie pentru înregistrarea răspunsurilor obținute în cazul aplicării semnalelor specificate de un număr de vectori de testare, MRVT. Răspunsurile se introduc în memoria BMR, printr-un registru tampon, la care înscrierea este comandată prin semnalul TRRT. Deoarece registrul are un timp de acces mult inferior memoriei, se asigură fixarea precisă a momentului de apariție al răspunsului. Răspunsul sosit după dispariția semnalului TRRT nu mai este înregistrat, ceea ce este un indiciu că timpul de propagare prin plachetă este mai mare decît cel dorit, deci, din acest punct de vedere, placheta se poate considera defectă;
- registrul de ieșire al blocului de memorie, REM - conține răspunsul care urmează a fi introdus în echipamentul de calcul;

- blocul de selectare a informației ce se citește din registrul REM, BSCCM.

Pentru introducerea, în echipamentul de calcul, a rezultatului testării, se activează funcția T a interfeței IRES și funcția L a blocului PCCM, citirea efectuându-se, pentru întregul răspuns, echivalent în lungime, cu numărul pinilor, din registrul RRT.

Răspunsurile obținute în urma aplicării unui număr dat de vectori de testare se citesc din blocul MRVT, prin intermediul registrului REM.

Funcției T îi sînt afectate două adrese, una activează citirea din registrul RRT, iar cealaltă din registrul REM.

4.6. Modulul de atac/sesizare

În realizarea practică a modulului de atac/sesizare se cristalizează două orientări principale și anume : realizare cu relee și realizare cu dispozitive electronice.

Prima variantă este întilnită mai ales la sistemele care asigură testarea și a plachetelor echipate cu circuite analogice. În acest caz se realizează o separare galvanică foarte bună, cădere mică de tensiune pe contactele releelor, dar la o viteză de comutație scăzută.

Pentru sistemele destinate testării plachetelor echipate cu circuite logice se utilizează, tot mai des, al doilea mod de construcție, care asigură, în principal, o viteză de comutație net superioară.

Acest modul are, în configurația sa, două circuite de bază: circuitul de atac (A) și circuitul de sesizare (S).

Circuitul A realizează aplicarea informației pe pin, la nivelul energetic cerut de acesta. Pentru a-și putea realiza funcția, circuitul A trebuie să prezinte trei stări : o stare pasivă, în care să nu influențeze valoarea informației de pe pin, o stare activă cu nivelul logic "1" și o stare activă cu nivelul logic "0". Datorită similitudinii funcționale, circuitul A poate fi realizat într-o configurație asemănătoare cu etajul de ieșire în contratimp a porților familiei TTL. Cîteva modificări ce apar sînt cauzate de necesitatea asigurării unei puteri mai mari decît în cazul porților TTL și a unei protecții la scurtcircuit.

Circuitul S stabilește starea fiecărui pin, semnalizînd totodată și corectitudinea nivelelor logice (0-0,4 V pentru ni-

velul logic "0" corect și 2,4-5 V pentru nivelul logic "1" corect, obținute la ieșirea unui circuit al familiei TTL).

Schema echivalentă a modului de atac/sesizare se prezintă în fig.4.18, în care se reține și influența pinului plachetei ce se testează, prin R_P și E_P . Condițiile idealizate de funcționare sînt :

- pentru S : $R_S \rightarrow \infty$, $E_S \approx 0$;
- pentru A în stare pasivă : $R_D \rightarrow \infty$, $E_D \approx 0$;
- pentru A în stare activă : $R_D \approx 0$, iar E_D avînd valoarea corespunzătoare nivelului logic ce se aplică pe pin.




Fig.4.18.

Parametrii reali ai schemei echivalente din fig.4.18 țin cont de o serie de considerente practice. Astfel, rezistența R_S se alege cu o astfel de valoare încît să se poată sesiza întreruperea legăturii spre sau de la plachetă.

Pentru circuitul A interesează valoarea rezistenței R_D , pentru starea pasivă și curentul și tensiunea furnizată în stare activă. Caracteristica statică a circuitului A, în stare activă, pentru nivelele logice "1" și "0", se prezintă în fig.4.19.

La apariția unui scurtcircuit pe plachetă, între un pin și masă, curentul debitat de circuitul A rămîne limitat la valoarea nedistructivă I_{HS} . Analog, în starea activă "0", circuitul menține o tensiune între 0 și U_{LO} , pentru un curent nominal maxim absorbit de valoare I_{LO} . La scurtcircuit pe plachetă, în situația cea mai dificilă, curentul absorbit este limitat la valoarea nedistructivă I_{LS} .

Timpii de comutație ai modului nu trebuie să depășească 10 nS.




Fig.4.19.

Pentru a obține performanțele prezentate, modulul de atac/sesizare se realizează cu semiconductoare discrete, circuitele logice integrate preluând funcțiile de comandă și de interpretare a rezultatelor.

4.7. Posibilități de extindere ale sistemului automat de testare

Fiind realizat modular, sistemului automat de testare i se pot adăuga blocuri noi, care să-i confere noi capacități în testarea plachetelor echipate cu circuite logice SSI, MSI și LSI. Cîteva din aceste blocuri sînt următoarele :

- a) - Sonda logică - permite înregistrarea stării logice a unui nod de pe placheta echipată. Din punctul de vedere al sistemului, sonda este considerată ca un pin de ieșire mobil, al plachetei. Stabilirea nodului a cărui stare logică va fi citită, la un moment dat, se poate face automat, prin program, cînd sonda este ghidată spre nodul în cauză sau manual, situație în care utilizatorul este cel care stabilește nodul a cărui stare logică urmează a fi citită. În felul acesta se urmărește obținerea unor rezoluții cît mai bune, în faza de localizare a defectelor. Utilizarea, în această fază, a sondei logice, împreună cu un simulator de circuite, poate oferi noi avantaje substanțiale, legate de localizarea rapidă a defectelor.
- b) - Blocul "In Circuit" - utilizînd un adaptor cu pat de cuie,

realizează accesul direct pe placheta care se verifică. În felul acesta cresc foarte mult posibilitățile de localizare a defectelor. Totodată permite efectuarea și a unei testări funcționale și/sau parametrice a circuitelor, pentru care s-a asigurat accesul prin pat de cuie. Programele de testare devin mult mai simple, iar realizarea lor cu ajutorul sistemului prezentat în cap.3 nu ridică nici o problemă deosebită. Singurul element dificil de realizat rămâne patul de cuie.

- c) - Blocul de emulare - destinat punerii în funcțiune a sistemelor realizate cu circuite LSI - configurația a fost prezentată în cap.2.

4.8. Exemplu de testare a plachetelor cu ajutorul sistemului automat de testare

Pentru verificarea unei scheme este necesar să se cunoască vectorii de testare care activează fiecare cale ce există între intrările și ieșirile schemei, precum și valorile logice ale ieșirilor când, pe intrări, se aplică respectivii vectori. Determinarea setului complet al vectorilor de testare și a valorii logice a ieșirilor respective, pentru o schemă dată, se prezintă cu ajutorul exemplului din fig.4.20.

a) Analiza ieșirii Z_1 .

$$Z_1 = X_1 X_2 \bar{X}_3 \bar{X}_4 \bar{X}_5 + X_1 \bar{X}_2 X_3 \bar{X}_4 \bar{X}_5 + X_1 X_2 \bar{X}_3 X_4 X_5 + X_1 \bar{X}_2 X_3 X_4 X_5 + X_1 \bar{X}_2 \bar{X}_3 X_4 \bar{X}_5 + X_1 X_2 X_3 X_4 \bar{X}_5 + X_1 \bar{X}_2 \bar{X}_3 \bar{X}_4 X_5 + X_1 X_2 X_3 \bar{X}_4 X_5 ;$$

Intrările Vectorii de testare	X_1	X_2	X_3	X_4	X_5	Ieșirea Z_1	Calea activată
VT ₁	P	1	0	0	0	P	$X_1 - Y_4 - Z_1$
VT ₂	1	P	0	0	0	P	$X_2 - Y_1 - Y_3 - Y_4 - Z_1$
VT ₃	1	0	P	0	0	P	$X_3 - Y_1 - Y_3 - Y_4 - Z_1$
VT ₄	1	0	0	P	0	P	$X_4 - Y_2 - Y_3 - Y_4 - Z_1$
VT ₅	1	0	0	0	P	P	$X_5 - Y_2 - Y_3 - Y_4 - Z_1$

b) Analiza ieșirii Z_2 .

$$Z_2 = X_2 \bar{X}_3 \bar{X}_4 \bar{X}_5 X_6 \bar{X}_7 + \bar{X}_2 X_3 \bar{X}_4 \bar{X}_5 X_6 \bar{X}_7 + X_2 \bar{X}_3 X_4 X_5 X_6 \bar{X}_7 + \\ \bar{X}_2 X_3 X_4 X_5 X_6 \bar{X}_7 + \bar{X}_2 \bar{X}_3 X_4 \bar{X}_5 X_6 \bar{X}_7 + X_2 X_3 X_4 \bar{X}_5 X_6 \bar{X}_7 + \\ \bar{X}_2 \bar{X}_3 \bar{X}_4 X_5 X_6 \bar{X}_7 + X_2 X_3 \bar{X}_4 X_5 X_6 \bar{X}_7 ;$$

Intrările Vectorii de testare	X ₂	X ₃	X ₄	X ₅	X ₆	X ₇	iesirea Z ₂	Calea activată
VT ₁	P	0	0	0	1	0	P	X ₂ -Y ₁ -Y ₃ -Y ₆ -Z ₂
VT ₂	0	P	0	0	1	0	P	X ₃ -Y ₁ -Y ₃ -Y ₆ -Z ₂
VT ₃	0	0	P	0	1	0	P	X ₄ -Y ₂ -Y ₃ -Y ₆ -Z ₂
VT ₄	0	0	0	P	1	0	P	X ₅ -Y ₂ -Y ₃ -Y ₆ -Z ₂
VT ₅	1	0	0	0	P	0	P	X ₆ - Y ₆ - Z ₂
VT ₆	1	0	0	0	1	P	\bar{P}	X ₇ -Y ₅ -Y ₆ -Z ₂

e) Analiza ieşirii Z₃.

$$Z_3 = \bar{X}_1 \bar{X}_6 X_7 X_8 \bar{X}_9 + X_1 \bar{X}_6 \bar{X}_9 Y_1^* + \bar{X}_6 \bar{X}_8 \bar{X}_9 Y_1^* + X_6 X_{10} ;$$

Intrările Vectorii de testare	X ₁	X ₆	X ₇	X ₈	X ₉	X ₁₀	Y ₁ [*]	iesirea Z ₃	Calea activată
VT ₁	0	0	P	1	0	0	X0	P	X ₇ -Y ₇ -Y ₉ -Y ₁₀ -Y ₁₁ -Z ₃
VT ₂	\bar{P}	0	1	1	0	0	X0	P	X ₁ -Y ₁₂ -Y ₁₃ -Y ₇ -Y ₉ -Y ₁₀ -Y ₁₁ -Z ₃
VT ₃	0	P	1	1	0	0	1	\bar{P}	X ₆ -Y ₈ -Y ₉ -Y ₁₀ -Y ₁₁ -Z ₃
VT ₄	0	P	0	1	0	1	0	P	X ₆ -Y ₁₅ -Y ₁₀ -Y ₁₁ -Z ₃
VT ₅	0	0	\bar{P}	1	0	0	X1	\bar{P}	X ₇ -Y ₇ -Y ₉ -Y ₁₀ -Y ₁₁ -Z ₃
VT ₆	0	0	1	P	0	0	X0	P	X ₈ -Y ₁₃ -Y ₇ -Y ₉ -Y ₁₀ -Y ₁₁ -Z ₃
VT ₇	0	0	1	1	P	0	X1	\bar{P}	X ₉ -Y ₁₄ -Y ₇ -Y ₉ -Y ₁₀ -Y ₁₁ -Z ₃
VT ₈	0	0	0	0	0	0	P	P	Y ₇ -Y ₉ -Y ₁₀ -Y ₁₁ -Z ₃

d) Analiza ieşirii Z₄.

$$Z_4 = X_8 \bar{X}_9 X_{10} X_{11} X_{12} + \bar{X}_8 \bar{X}_9 Y_2^* Y_3^* ;$$

Intrările Vectorii de testare	X ₈	X ₉	X ₁₀	X ₁₁	X ₁₂	Y ₂ *	Y ₃ *	iesirea Z ₄	Calea activată
VT ₁	1	0	P	1	1	X0	1	P	X ₁₀ -Y ₁₆ -Y ₁₇ -Y ₁₈ -Z ₄
VT ₂	1	0	1	P	1	X0	1	P	X ₁₁ -Y ₁₆ -Y ₁₇ -Y ₁₈ -Z ₄
VT ₃	1	0	1	1	P	1	X0	P	X ₁₂ -Y ₁₉ -Y ₂₀ -Y ₁₈ -Z ₄
VT ₄	P	0	1	1	1	X0	1	P	X ₈ -Y ₁₇ -Y ₁₈ -Z ₄
VT ₅	P	0	1	1	1	1	X0	P	X ₈ -Y ₂₀ -Y ₁₈ -Z ₄
VT ₆	1	0	1	P	1	1	X0	P	X ₁₁ -Y ₁₆ -Y ₁₉ -Y ₂₀ -Y ₁₈ -Z ₄
VT ₇	1	0	P	1	1	X1	X0	P	X ₁₀ -Y ₁₆ -Y ₁₇ -Y ₁₈ -Z ₄
VT ₈	0	P	0	0	0	X0	X1	P	X ₉ -Y ₁₄ -Y ₂₀ -Y ₁₈ -Z ₄
VT ₉	0	P	0	0	0	X1	X0	P	X ₉ -Y ₁₄ -Y ₁₇ -Y ₁₈ -Z ₄
VT ₁₀	1	0	1	1	P	X0	X1	P	X ₁₂ -Y ₁₉ -Y ₂₀ -Y ₁₈ -Z ₄
VT ₁₁	0	0	0	0	0	P	1	P	Y ₁₇ -Y ₁₈ -Z ₄
VT ₁₂	0	0	0	0	0	1	P	P	Y ₂₀ -Y ₁₈ -Z ₄

e) Analiza ieşirii Z₅.

$$Z_5 = X_8 \bar{X}_9 X_{10} X_{11} X_{12} \bar{X}_{13} + \bar{X}_8 \bar{X}_9 \bar{X}_{13} Y_3^*$$

Intrările Vectorii de testare	X ₈	X ₉	X ₁₀	X ₁₁	X ₁₂	X ₁₃	Y ₃ *	iesirea Z ₅	Calea activată
VT ₁	1	0	P	1	1	0	X0	P	X ₁₀ -Y ₁₆ -Y ₁₉ -Y ₂₀ -Y ₂₁ -Z ₅
VT ₂	1	0	1	P	1	0	X0	P	X ₁₁ -Y ₁₆ -Y ₁₉ -Y ₂₀ -Y ₂₁ -Z ₅
VT ₃	1	0	1	1	P	0	X0	P	X ₁₂ -Y ₁₉ -Y ₂₀ -Y ₂₁ -Z ₅
VT ₄	P	0	1	1	1	0	X0	P	X ₈ -Y ₂₀ -Y ₂₁ -Z ₅
VT ₅	1	0	1	1	P	0	X1	P	X ₁₂ -Y ₁₉ -Y ₂₀ -Y ₂₁ -Z ₅
VT ₆	0	P	0	0	0	0	X1	P	X ₉ -Y ₁₄ -Y ₂₀ -Y ₂₁ -Z ₅
VT ₇	1	0	1	1	1	P	1	P	X ₁₃ -Y ₂₂ -Y ₂₁ -Z ₅
VT ₈	0	0	0	0	0	0	P	P	Y ₂₀ -Y ₂₁ -Z ₅

f) Analiza ieşirii Z₆.

$$Z_6 = \bar{X}_{13} X_{15} X_{17} + \bar{X}_{14} X_{15} X_{17} + \bar{X}_{15} X_{16} X_{17}$$

Intrările Vectorii de testare	X ₁₃	X ₁₄	X ₁₅	X ₁₆	X ₁₇	iesirea Z ₆	Calea activată
VT ₁	P	1	1	0	1	\bar{P}	X ₁₃ -Y ₂₃ -Y ₂₄ -Y ₂₅ -Y ₂₆ -Y ₂₇ -Z ₆
VT ₂	1	P	1	0	1	\bar{P}	X ₁₄ -Y ₂₃ -Y ₂₄ -Y ₂₅ -Y ₂₆ -Y ₂₇ -Z ₆
VT ₃	0	0	P	0	1	P	X ₁₅ -Y ₂₄ -Y ₂₅ -Y ₂₆ -Y ₂₇ -Z ₆
VT ₄	1	1	P	1	1	\bar{P}	X ₁₅ -Y ₂₈ -Y ₂₉ -Y ₂₅ -Y ₂₆ -Y ₂₇ -Z ₆
VT ₅	0	0	0	P	1	P	X ₁₆ -Y ₂₉ -Y ₂₅ -Y ₂₆ -Y ₂₇ -Z ₆
VT ₆	0	0	1	0	P	P	X ₁₇ -Y ₂₇ -Z ₆

g) Analiza ieşirii Z₇.


$$Z_7 = X_{13}X_{16}X_{17}X_{18}X_{19}X_{20}X_{21} + X_{13}X_{16}X_{17}X_{18}X_{19}X_{20}X_{22} \quad ;$$

Intrările Vectorii de testare	X ₁₃	X ₁₆	X ₁₇	X ₁₈	X ₁₉	X ₂₀	X ₂₁	X ₂₂	iesirea Z ₇	Calea activată
VT ₁	1	1	1	1	1	1	P	0	P	X ₂₁ -Y ₃₆ -Y ₃₄ -Y ₃₂ -Y ₃₃ -Z ₇
VT ₂	P	1	1	1	1	1	1	0	P	X ₁₃ -Y ₃₃ -Z ₇
VT ₃	1	P	1	1	1	1	1	0	P	X ₁₆ -Y ₃₀ -Y ₃₁ -Y ₃₂ -Y ₃₃ -Z ₇
VT ₄	1	1	P	1	1	1	1	0	P	X ₁₇ -Y ₃₀ -Y ₃₁ -Y ₃₂ -Y ₃₃ -Z ₇
VT ₅	1	1	1	P	1	1	1	0	P	X ₁₈ -Y ₃₀ -Y ₃₁ -Y ₃₂ -Y ₃₃ -Z ₇
VT ₆	1	1	1	1	P	1	1	0	P	X ₁₉ -Y ₃₀ -Y ₃₁ -Y ₃₂ -Y ₃₃ -Z ₇
VT ₇	1	1	1	1	1	P	1	0	P	X ₂₀ -Y ₃₂ -Y ₃₃ -Z ₇
VT ₈	1	1	1	1	1	1	0	P	P	X ₂₂ -Y ₃₉ -Y ₃₄ -Y ₃₂ -Y ₃₃ -Z ₇

h) Analiza ieşirii Z₈.

$$Z_8 = X_{20} + \bar{X}_{21}X_{22} + \bar{X}_{21}X_{23} \quad ;$$

Intrările Vectorii de testare	X ₂₀	X ₂₁	X ₂₂	X ₂₃	iesirea Z ₈	Calea activată
VT ₁	P	0	0	0	P	X ₂₀ -Y ₃₅ -Y ₃₈ -Z ₈
VT ₂	0	0	P	0	P	X ₂₂ -Y ₃₉ -Y ₄₁ -Y ₃₇ -Y ₃₈ -Z ₈
VT ₃	0	P	1	0	\bar{P}	X ₂₁ -Y ₃₆ -Y ₃₇ -Y ₃₈ -Z ₈
VT ₄	0	0	0	P	P	X ₂₃ -Y ₄₀ -Y ₄₁ -Y ₃₇ -Y ₃₈ -Z ₈



1) Analiza ieşirii Z_9 .

$$Z_9 = \bar{X}_{16} + \bar{X}_{17} + \bar{X}_{18} + \bar{X}_{19} + \bar{X}_{20} + X_{22} + X_{23} + \bar{X}_{24}$$

Intrările Vectorii de testare	X_{16}	X_{17}	X_{18}	X_{19}	X_{20}	X_{22}	X_{23}	X_{24}	Ieşirea Z_9	Calea activata
VT ₁	P	1	1	1	1	0	0	1	\bar{P}	$X_{16}-Y_{30}-Y_{31}-Y_{43}-Y_{44}-Z_9$
VT ₂	1	P	1	1	1	0	0	1	\bar{P}	$X_{17}-Y_{30}-Y_{31}-Y_{43}-Y_{44}-Z_9$
VT ₃	1	1	P	1	1	0	0	1	\bar{P}	$X_{18}-Y_{30}-Y_{31}-Y_{43}-Y_{44}-Z_9$
VT ₄	1	1	1	P	1	0	0	1	\bar{P}	$X_{19}-Y_{30}-Y_{31}-Y_{43}-Y_{44}-Z_9$
VT ₅	1	1	1	1	P	0	0	1	\bar{P}	$X_{20}-Y_{43}-Y_{44}-Z_9$
VT ₆	1	1	1	1	1	P	0	1	\bar{P}	$X_{22}-Y_{39}-Y_{41}-Y_{42}-Y_{43}-Y_{44}-Z_9$
VT ₇	1	1	1	1	1	0	P	1	P	$X_{23}-Y_{40}-Y_{41}-Y_{42}-Y_{43}-Y_{44}-Z_9$
VT ₈	1	1	1	1	1	0	0	P	\bar{P}	$X_{24}-Y_{44}-Z_9$

Pentru localizarea defectelor se descrie schema cu ajutorul limbajului simbolic și aplicând semnalele stabilite prin vectorii de testare, pe intrările schemei, se determină, cu ajutorul simulatorului, valoarea logică a fiecărui nod din schemă.

*D
INTRODUCETE PROGRAMUL

\$DI1, Y2F1, Y3F3-
I2, Y1F1-
I3, Y1F2-
I4, Y1F4-
I5, Y1F5-
Y1F3, Y1F10-
Y1F6, Y1F9-
Y1F8, Y2F2, Y11F13-
Y2F3, O1-
I6, Y11F1, Y3F13, Y8P4-
I7, Y3F1, Y14F2-
Y3F2, Y11F2-
Y11F12, O2-
Y3F4, Y6F1-
I8, Y6F2, Y13F11, Y13F3-
Y6F3, Y14F3-
I9, Y3F5-
Y3F6, Y14F1, Y13F1, Y13F13-
Y14F5, Y8P3-
Y3F12, Y8P2-
I10, Y8F5, Y6F4-
Y8F6, Y3F11-
Y3F10, O3-
I11, Y6F5-

↓
Y6F6, Y13F2, Y6F13-
Y13F5, Y6F10-
I12, Y6F12-
Y6F11, Y13F12-
Y13F9, Y6F9, Y7F1-
Y6F8, O4-
I13, Y3F9, Y9F1, Y7F13-
Y3F8, Y7F2-
Y7F3, O5-
I14, Y9F2-
Y9F3, Y8F13-
I15, Y8F1, Y4F1-
Y4F2, Y8F10-
I16, Y8F9, Y12P1-
Y8F8, Y4F3-
Y4F4, Y7F10-
I17, Y7F9, Y12P2-
Y7F8, O6-
I18, Y12F4-
I19, Y12F5-
Y12F6, Y4P5-
Y4F6, Y11P11, Y11F3-
I20, Y11F10, Y4P13, Y11P5-
I22, Y4F9-
Y4F8, Y9F4, Y9P10-
I21, Y4F11-
Y4P10, Y9P13, Y9F5-
Y9F6, Y11F9-

↓
Y11F8, Y7F12-
Y7F11, 07-
Y4F12, Y10F1
I23, Y5F1-
Y5F2, Y9F9
Y9F8, Y9F12, Y5F3-
Y9F11, Y10F2-
Y10F3, 08-
Y5F4, Y11F4-
Y11F6, Y10F4
I24, Y10F5-
Y10F6, 09-
*EY1=CDB486-
Y2, Y6, Y7=CDB408-
Y3, Y4, Y5=CDB404-
Y8=CDB451-
Y9, Y10=CDB400-
Y11=CDB411-
Y12=CDB420-
Y13, Y14=CDB474-
*F.

·
·
·

INTRODUCETI VALORILE

*EI1, I2, I4, I5, I6, I8, I10, I11, I12, I14, I15, I16, I17, I18, I19, I20, I24=1.
*EI3, I7, I9, I13, I21, I22, I23=0.

AFISARE REZULTATE

- *
I001F01 1,
I002F01 1,
I003F01 0,
I004F01 1,
I005F01 1,
I006F01 1,
I007F01 0,
I008F01 1,

·
·
·
·

Y1 F03 1,
Y1 F06 0,
Y1 F08 1,
Y2 F03 1,
0001F01 1,
Y3 F02 1,
Y11 F12 1,
0002F01 1,
Y3 F04 0,
Y3 F06 1,
Y6 F03 0,
Y14 F05 0,
Y3 F12 0,
Y8 F06 0,
Y3 F10 1,
0003F01 1,

·
·
·

NOTATII:

INIRARI-I ; -IESIRI-O ; -CIRCUITE-Y ;




Fig. 4.20. Regu-pentru simulatori 716

4.9. Concluzii

Concluziile ce se desprind din problemele tratate în acest capitol sînt următoarele :

- a) Configurația sistemelor automate de testare este influențată de tipul și complexitatea elementelor care se verifică;
- b) Sistemele automate de testare a plachetelor echipate sînt unele din cele mai complexe, iar realizarea lor implică o investiție importantă de timp și mijloace;
- c) În realizarea sistemelor automate de testare se păstrează, în general, aceeași configurație modulară;
- d) Tipul de conectare printr-o magistrală universală a tuturor modulelor sistemului asigură un înalt grad de flexibilitate, siguranță în funcționare, modularitate, toate acestea, la o viteză de transfer a informațiilor ridicată;
- e) Sistemul automat de testare prezentat asigură o testare funcțional-dinamică a plachetelor echipate, pe baza metodologiei stabilite în cap.2 și 3, privind elaborarea vectorilor de testare;
- f) Sistemele automate de testare sînt indispensabile în actuala etapă de dezvoltare, datorită complexității mereu crescînde a echipamentelor ce se realizează.

Cap.5. CONCLUZII FINALE

Integrarea unui număr mare de funcții la nivelul unei componente, pe de o parte, și necesitatea realizării de echipamente complexe, pe de altă parte, sînt elemente care impun evidențierea etapei de punere în funcțiune și evaluare a performanțelor produselor, ca una dintre cele mai importante ale procesului de producție. O tehnologie de testare adecvată joacă un rol important în rezolvarea problemelor caracteristice acestei etape.

Prezenta lucrare tratează problema testării plachetelor echipate cu circuite logice SSI, MSI și LSI.

Deoarece elementul constructiv de bază, din configurația unui produs, îl constituie placheta, este firesc ca și problemele cele mai importante și mai dificil de rezolvat, din punctul de vedere al testării, să apară la acest nivel, iar tratarea lor în lucrare să fie justificată și oportună.

Analizînd diferitele tipuri de plachete echipate se stabilesc, în funcție de complexitate și număr de circuite, 4 tipuri de bază, evidențiindu-se elementele caracteristice, din punctul de vedere al operației de testare. Testarea este privită și în ansamblul procesului de producție, prin tehnologia de testare în flux. În acest sens se analizează diferitele tipuri de tehnologii de testare, cu particularitățile aferente, tipurile de defecțe, verificările ce se efectuează și unele elemente ce determină o strategie de testare optimă. Strategia de testare optimă este diferită de la produs la produs, în funcție de caracteristicile fiecăruia, dar scopul urmărit este același și anume, minimizarea costului și timpului afectat operației de testare, în condițiile asigurării unei depanări adecvate. Eficacitatea operației de testare este direct influențată de metoda utilizată pentru construirea vectorilor de testare, modul de elaborare al programelor și echipamentul de testare utilizat. În acest sens se analizează critic metodele existente, evidențiindu-se avantajele și dezavantajele acestora, în comparație cu metoda propusă de autor. Totodată se concluzionează faptul că un sistem automat de testare, datorită performanțelor ce le are, răspunde cel mai bine necesităților de testare ale plachetelor echipate cu circuite logice.

Acestea sînt problemele tratate în primul capitol al lucrării, urmărindu-se, astfel, justificarea abordării domeniului cu elementele sale caracteristice și o prezentare introductivă a tuturor problemelor ce vor fi dezvoltate în capitolele următoare.

În capitolul doi se propune o metodă de testare a schemeilor combinaționale și/sau secvențiale sincrone, realizate cu circuite logice SSI, MSI și LSI, utilizînd principiul activării căilor. În acest sens se elaborează un algoritm prin care se urmărește determinarea combinațiilor de semnale, care aplicate pe intrările schemei, activează cel puțin o cale de la o intrare, la o ieșire a schemei. Combinația de semnale, care are această proprietate, poartă numele de vector de testare. Se poate afirma că intrarea respectivă controlează calea activată, astfel încît orice variație a valorii logice a semnalului aplicat pe acea intrare se observă la ieșire. Posibilitatea efectuării unui transfer pentru orice valoare logică, de la o intrare a schemei, prin circuitele care apar pe calea activată, pînă la ieșirea schemei și modul de realizare a acestuia, în cazul fiecărui tip de circuit logic, se prezintă cu ajutorul MPA. Utilizînd MPA aferent unui anumit tip de circuit logic, se arată că pentru oricare din intrările sale (de date sau de comandă) sau plecînd din orice stare a sa, există o combinație de semnale, care aplicate pe celelalte intrări, activează cel puțin o cale pînă la o ieșire.

Realizarea MPA se prezintă pentru toate tipurile de circuite logice SSI, MSI și LSI. Pentru cazul circuitelor secvențiale MSI și a circuitelor LSI se propune utilizarea aceluiași tip de descriere sub forma MPA, de tip registru sau numărător, cu posibilități de încărcare, particularizarea pentru un anumit circuit făcîndu-se după modul de specificare a capacității, a intrărilor de date, respectiv de comandă și a ieșirilor de date, respectiv de control. Astfel se obține o importantă reducere a memoriei solicitate pentru păstrarea diferitelor MPA, deoarece se reține un singur MPA și în plus, pentru fiecare circuit, se execută o rutină care-i specifică elementele caracteristice (intrări, ieșiri, capacitate etc.).

În cazul circuitelor LSI, datorită complexității și reducerii substanțiale a punctelor de acces, activarea diferitelor module din configurație, pentru a se putea realiza un control de la o intrare accesibilă pînă la o ieșire accesibilă, este necesar să se facă gradat, ținînd cont de posibilitățile de acces la

magistralele externe, pe care le au diferitele module. Pentru aceasta se elaborează un algoritm, care, plecând de la descrierea instrucțiunilor circuitului LSI pe baza unui set de microoperații universale, realizează activarea gradată a fiecărui modul din configurația circuitului LSI. Odată realizată această activare se poate obține și o testare a fiecărui modul în parte. Din punctul de vedere al utilizatorului se cere numai descrierea instrucțiunilor circuitelor LSI, cu ajutorul setului de microoperații și specificarea modulelor cu acces la magistralele externe. Algoritmul stabilește toate modulele circuitului, le descrie sub forma MPA de tip registru sau numărător și le ordonează astfel încât să poată fi verificate individual, modulele verificate și declarate corecte utilizându-le pentru verificarea altora. Vectorii de testare, care se aplică pe intrările accesibile, se construiesc cu ajutorul algoritmului amintit anterior și făcând apel la descrierea circuitului LSI sub forma de MPA de tip registru sau numărător și ordonate în vederea unei verificări gradate.

În acest fel s-a realizat o descriere unitară a fiecărui tip de circuit SSI, MSI și LSI. Totodată se menționează faptul că, existența unei descrieri de tipul MPA pentru un anumit tip de circuit, este foarte avantajoasă în cazul apelării la tehnica de testare "IN CIRCUIT", deoarece oferă o posibilitate de verificare rapidă și sigură pentru orice circuit logic din configurația schemei realizată pe placheta care se verifică. Programul de testare, care se realizează în acest caz, este o copie fidelă a descrierii sub forma MPA (în special a TED) pentru circuitul care se verifică.

Urmărind preocupările și rezultatele obținute, pe plan mondial, prin utilizarea tehnicii de testare "IN CIRCUIT" se apreciază că, în scurt timp, aceasta va deveni una din cele mai utilizate și mai avantajoase din punct de vedere al raportului performanță/cost, astfel încât realizarea programelor de testare, pe baza descrierii circuitelor sub forma MPA, va deveni o necesitate absolută.

Algoritmul, cu ajutorul căruia se construiesc vectorii de testare, se execută pentru fiecare ieșire a schemei realizată pe plachetă. Pentru elaborarea vectorilor de testare se utilizează funcția logică realizată la ieșirea respectivă. Această funcție se scrie ținând cont de funcțiile logice realizate de fiecare circuit, a cărui comportare influențează valoarea logică ce

se obține la respectiva ieșire. Funcțiile logice aferente circuitelor se scriu pe baza TED al MPA, pentru circuitul în cauză. Odată obținută funcția realizată la ieșirea accesibilă, în raport cu intrările accesibile și, eventual, stările interne ale circuitelor, este necesar să se rezolve acea ecuație obținută prin egalarea funcției cu 1 sau cu 0, care are numărul minim de soluții. Pentru aceasta se elaborează un algoritm, relativ simplu, cu ajutorul căruia se determină ecuația cu număr minim de soluții înainte de rezolvare și care, totodată, aduce ecuația la forma în care nu are soluții multiple. În felul acesta se obține o reducere considerabilă a numărului de calcule.

În funcție de configurația schemei, vectorii de testare pot activa câte o singură cale fiecare sau mai multe căi simultan. Pentru activarea, la un moment dat, a unei singure căi, se propune un algoritm prin care se introduc puncte de control suplimentare, pe căile activate simultan, astfel încât unele dintre acestea vor putea fi blocate la un moment dat. În afara operației de testare punctele de control sînt ineficiente.

Modul de aplicare al metodei de testare se prezintă pe cîteva scheme combinaționale și secvențiale.

Metoda permite elaborarea setului complet al vectorilor de testare, pe baza unui procedeu relativ simplu și cu aplicabilitate directă în practică. Aceste elemente caracteristice sînt valabile pentru scheme combinaționale și secvențiale sincrone iredundante. Totodată, metoda oferă informații minore asupra legăturilor de reacție.

În capitolul trei se abordează problema elaborării automate a vectorilor de testare. Pentru aceasta se analizează, mai întîi, configurația sistemului de programe de testare, care intră în dotarea unui sistem automat de testare, insistîndu-se, în special, asupra limbajelor orientate spre testare. În acest sens se concluzionează faptul, că soluția cea mai bună este utilizarea unui limbaj, care să permită elaborarea programelor de testare, bazîndu-se pe un control orientat spre elementul sub test, dar să asigure conservarea imediată și completă a controlului resurselor sistemului. Totodată se apreciază faptul că, realizarea compilării în două faze, a programelor scrise în limbaje orientate spre testare, oferă o soluție de compromis, dar care încearcă să țină cont de toate problemele legate de alocarea resurselor.

Datorită particularităților și complexității operației de

testare, este mult mai indicată utilizarea limbajelor orientate spre testare, în locul celor cu orientare generală.

Pentru descrierea schemelor realizate pe plachete se elaborează un limbaj simplu și orientat, ușor de asimilat, apropiat de limbajul utilizatorilor de circuite logice. Cu ajutorul lui se poate descrie, în memoria echipamentului de calcul, orice schemă logică combinațională și/sau secvențială, cu sau fără reacții, care are în componența sa și tranzistoare, rezistențe sau condensatoare.

Analizorul sintactic al limbajului verifică fiecare legătură descrisă, elimină informațiile suplimentare (separatori, caractere speciale etc.), reținând, sub forma unor tabele, numai informațiile utile, ce descriu corect legăturile. Se semnalează tipul și locul fiecărei erori sintactice, precum și numărul total al erorilor.

Fiecare circuit logic combinațional sau secvențial este descris în biblioteca de circuite, unde se rețin, pentru fiecare caz în parte, parametrii circuitului logic, tipul pinilor și funcția logică realizată. Făcând apel la descrierea din bibliotecă se verifică utilizarea corectă a fiecărui circuit din schemă.

Pentru simularea schemei descrise s-a elaborat un procesor de simulare, realizat pe bază de tabele și care permite simularea a patru stări logice. Acesta preia informațiile verificate de analizorul sintactic, le aranjează într-o ordine prestabilită, în tabele, astfel încât explorarea secvențială a acestora să permită determinarea valorii logice a oricărei ieșiri, în funcție de semnalele aplicate pe intrări. În acest fel s-a creat o imagine virtuală, corectă, a schemei reale, realizată pe plachetă, imagine care poate fi atacată, la intrare, cu aceeași secvență de stimuli ca și schema de pe plachetă. Aceasta constituie un avantaj important în faza de localizare a defectelor pe plachetă, deoarece imaginea simulată oferă, în orice moment, starea corectă a tuturor nodurilor schemei, iar prin comparație cu starea reală de pe plachetă, se poate localiza rapid un anumit defect. Deoarece, în biblioteca de circuite se află memorat și timpul de propagare aferent fiecărui circuit, procesorul de simulare permite și depistarea hazardului, a impulsurilor parazite sau a condițiilor greșite.

Totodată, prin aplicarea vectorilor de testare asupra in-

trărilor schemei simulate se obține valoarea corectă a fiecărei ieșiri și astfel se poate realiza programul complet de testare a plăchetei echipate.

Procesorul de defecte este utilizat pentru injectarea de defecte de tipul f1 sau f0 în schema simulată și astfel, în urma aplicării vectorilor de testare, pe intrări, să se stabilească eficacitatea acestora. O problemă foarte importantă pentru reducerea numărului total de defecte este stabilirea defectelor echivalente. S-au stabilit două tipuri de clase de echivalență, iar în faza de execuție se abordează un singur defect din fiecare clasă. Astfel se reduce, considerabil, numărul de calcule.

În concluzie se poate afirma, că utilizarea unui procesor de simulare permite realizarea, în mod automat, dar cu un înalt grad de eficiență, a programelor de testare. Totodată procesorul de simulare oferă avantaje importante în faza de localizare a defectelor. Se menționează faptul că procesorul de simulare poate fi utilizat și pentru evaluarea performanțelor, în faza de proiectare a schemelor.

Sistemul de programe de testare elaborat este destinat schemelor realizate cu circuite logice, iar eficiența lui este direct influențată de tipul și complexitatea schemei.

În capitolul patru se prezintă organizarea unui sistem automat de testare, conceput de autor. Urmărind configurația diferitelor sisteme de testare se evidențiază tipurile de module ce pot să apară, caracteristicile și destinația fiecăruia. Interconectarea diferitelor module ale unui echipament de testare se realizează printr-o magistrală universală. Datorită avantajelor ce le oferă s-a adoptat magistrala universală, caracteristică standardului IEEE 488-1975. Se propune utilizarea aceleiași magistrale, împreună cu interfața aferentă, pentru toate modulele echipamentului, indiferent de tip (numeric, analogic, matricea cu relee etc.), spre deosebire de echipamentele existente în momentul de față, care utilizează o magistrală universală standardizată, eventual pentru cuplarea unor aparate. În acest caz schimbul de informații se face în mod identic cu toate modulele, deci sistemul de programe de testare nu va conține opțiuni distincte pentru modulele conectate în moduri diferite, ceea ce contribuie mult la simplificarea acestuia. Totodată, realizarea din punct de vedere electronic a tuturor interfețelor, utilizate la interconectare, este perfect identică, ceea ce oferă avan-

taje importante în fazele de realizare tehnologică și de punere în funcțiune. Datorită posibilităților de interschimbabilitate, existente în acest caz, pentru toate modulele apar avantaje la punerea în funcțiune a întregului sistem automat de testare, iar fiabilitatea și siguranța în funcționare, la nivelul sistemului, se îmbunătățesc considerabil. Se menționează faptul că viteza de prelucrare și transfer a informațiilor pe magistrala universală rămâne ridicată, fiind limitată superior de posibilitățile echipamentului de calcul și de modulele care participă la schimb.

În această lucrare se prezintă configurația unui sistem automat destinat testării funcțional-dinamice a plăchetelor echipate cu circuite logice SSI, MSI și LSI, aparținând familiilor TTL și CMOS. Se insistă asupra modulelor de testare, de comandă și a modului de interconectare prin magistrala universală, elemente realizate de autor.

Operația de testare se desfășoară în două etape. În prima etapă, cu ajutorul modului de testare se pregătesc semnalele ce urmează a fi aplicate pe pini plăchetei ce se verifică, în configurația cerută de aceasta, se stabilește tipul pinilor, modul de testare, modul de afișare etc. În etapa a doua se comandă aplicarea sincronă și simultană a semnalelor pe pini de intrare ai plăchetei și înregistrarea răspunsurilor obținute pe pini de ieșire, după un timp prestabilit și, de asemenea, sincron cu un semnal de tact sau cu un semnal de comandă. Utilizarea modului de lucru în două etape a fost necesară, deoarece informația care se extrage din echipamentul de calcul are un format de lungime fixă, lungime care, în majoritatea cazurilor, este mult mai mică decât cea cerută de placa care se testează. În general, fiecărui pin îi corespunde un bit de informație. În acest caz, dacă informația extrasă din echipamentul de calcul s-ar aplica direct pe pini plăchetei, schema logică ar trece prin stări intermediare dificil de controlat, în faza de testare.

Realizând o aplicare simultană și sincronă a semnalelor pe toți pini de intrare ai plăchetei și înregistrarea controlată a răspunsurilor, se asigură și o verificare a comportării dinamice a schemei realizată pe placă, prin analiza timpului de propagare a semnalelor prin schemă.

Pentru obținerea unei viteze de testare ridicată, necesară mai ales în cazul testării plăchetelor echipate și cu circuite LSI, s-a introdus câte un bloc de memorie pentru înmagazina-

rea unui număr dat de vectori de testare și unul pentru înregistrarea răspunsurilor, în acest caz. Astfel se obține o viteză de aplicare a semnalelor pe pini plachetei, limitată superior numai de timpul de acces al blocurilor de memorie.

Intregul echipament de testare este realizat modular, cu posibilitate de interschimbabilitate a tuturor plachetelor de același tip și urmărindu-se, în principal, obținerea unei fiabilități și a unei siguranțe sporite în funcționare.

Posibilitățile de autotestare, atât din punct de vedere hard, cât și soft, ce le deține, asigură o depanare rapidă și sigură.

Modul de realizare și performanțele obținute permit încadrarea sistemului automat de testare prezentat în generația 3,5, aferentă acestui domeniu.

În final, autorul își exprimă satisfacția că a realizat o metodologie completă privind testarea plachetelor echipate cu circuite logice și anume : elaborarea unei metode de testare, realizarea unui sistem destinat elaborării automate a programelor de testare, bazate pe metoda concepută și realizarea unui sistem automat care permite testarea plachetelor echipate, cu ajutorul programului construit.

Principalele contribuții aduse de autor în prezenta lucrare sînt următoarele :

- a) - elaborarea unei metode de testare a schemelor logice combinate și secvențiale sincrone, care cuprinde :
 - algoritmul de activare a căilor de la fiecare intrare a schemei, la o ieșire;
 - descrierea fiecărui tip de circuit logic sub forma de MPA, astfel încît orice variație a valorii logice a unui semnal aplicat pe o intrare, să poată fi pusă în evidență la cel puțin o ieșire.

Ca elemente ajutătoare s-au elaborat următorii algoritmi:

 - algoritmul pentru stabilirea și activarea modulelor din configurația unui circuit LSI;
 - algoritmul pentru eliminarea soluțiilor multiple ale unei ecuații logice;
 - algoritmul pentru introducerea punctelor de control suplimentare;
- b) - construirea unui sistem de programe de testare, care cuprinde :

- elaborarea unui limbaj de descriere a schemelor realizate cu circuite logice;
 - construirea unui simulator destinat schemelor realizate cu circuite logice;
 - construirea unor programe, care permit generarea automată a vectorilor de testare, întocmirea programelor de testare și verificarea eficacității acestora;
- c) - elaborarea unui sistem automat de testare a plachetelor echipate cu circuite logice SSI, MSI și LSI, pentru care s-a realizat :
- stabilirea unei configurații generale, la nivel de modul, pentru orice sistem de testare;
 - conceperea modulelor de testare și de comandă din configurația sistemului automat de testare;
 - introducerea și realizarea conceptului de magistrală universală pentru toate modulele echipamentului de testare.

Pe întreaga perioadă de pregătire a prezentei lucrări de doctorat, autorul a lucrat, pe bază de contracte, împreună cu Institutul de cercetări pentru automatizări, tehnică de calcul și telecomunicații (IPATCT), filiala Cluj-Napoca. Rezultatele obținute și prezentate în capitolele lucrării s-au materializat în realizarea unor sisteme automate de testare, utilizate în momentul de față în producție, la fabricile : Intreprinderea de electronică industrială și automatizări Cluj-Napoca, Fabrica de elemente de automatizări București, Electrotehnica București și Electromagnetica București. De asemenea unele din sistemele realizate au fost apreciate elogios la expozițiile internaționale de la Brighton (Anglia), Wiesbaden (R.F.Germania), Paris (Franța) și Moscova (U.R.S.S.), fiind oferite în momentul de față pentru export. În prezent se realizează un astfel de sistem automat de testare pentru R.D.Germană.

Autorul își exprimă întreaga gratitudine conducerii institutului central, precum și a filialei din Cluj-Napoca, pentru încrederea și sprijinul acordat.

Sper ca modestele rezultate obținute să servească pentru cercetări și realizări ulterioare, cu performanțe în continuă evoluție.

BIBLIOGRAFIE

- A1. Abramovici, M., Breuer, M., A. - Multiple Fault Diagnosis in Combinational Circuits Based on an Effect-Cause Analysis. IEEE Transactions on Computers, vol.C-29, iunie 1980.
- A2. Akers, S., B. - A Logic System for Fault Test Generation. IEEE Transactions on Computers, vol.C-25, iunie 1976.
- A3. Akers, S., B. - Binary Decision Diagrams. IEEE Transactions on Computers, vol.C-27, iunie 1978.
- A4. Angheloiu, I., Mincu, I., Györfi, E., Ghiță, Al. - Introducere în sisteme tehnice mari. Editura Militară, București, România, 1980.
- A5. Antonescu, Al. - Tehnologii de testare în întreprinderile C.I.E.T.A. Studiu IPA. 1980.
- B1. Batni, R., Kime, C. - A Module Level Testing Approach for Combinational Networks. IEEE Transactions on Computers, vol.C-25, iunie 1976.
- B2. Beverly, N. - Interactive Simulator of IEEE-488. Test, vol. III, decembrie 1981.
- B3. Bluestone, A. - Logical Environment Comparison Testing Handles Complex LSI Devices. Computer Design, aprilie 1979.
- B4. Breuer, M., A., Friedman, A., D. - Functional Level Primitives in Test Generation. IEEE Transactions on Computers, vol. C-29, martie 1980.
- B5. Budkowski, S. - Some Problems in verifying Microprograms. Proceedings of the Symposium on Microcomputer and Microprocessor Application, Budapesta, Ungaria, 1979.
- C1. Cerny, E. - Controllability and Fault Observability in Modular Combinational Circuits. IEEE Transactions on Computer, vol.C-27, octombrie 1978.
- C2. Chicoix, C., Pedoussant, J., Giambiasi, N. - An Accurate Time Delay. Model for Large Digital Network Simulation. IEEE Transactions on Computers.
- C3. Chang, H., Y., Manning, E., Metze, G. - Fault Diagnosis of Digital Systems. John Wiley, 1970.
- C4. Covaciu, F. - Tehnologie de control globală a produselor din Întreprinderea Electrotehnica București. Studiu IPA, 1979.

- D1. Dances, I. - Calculatoare numerice. Editura didactică și pedagogică, București, Romania, 1975.
- D2. Dances, I. - Microprocesoare. Arhitectură internă. Programare. Aplicații. Editura Dacia, 1979.
- F1. Forest, C. - Improve Testability of Logic Design. Membrain, Anglia, 1974.
- F2. Friedman, A., D., Menon, P., R. - Fault Detection in Digital Circuits. Prentice Hall, 1971.
- G1. Goundan, A., Hayes, J., P. - Partitioning Logic Circuits so Maximize Fault Resolution. IEEE Transactions on Computers, vol.C-23, aprilie, 1974.
- H1. Hammer (Ivănescu), P., L., Rudeanu, S. - Boolean Methods in Operations Research and Related Areas. Springer Verlag, Berlin, Germania, 1968.
- H2. Hartenstein, W. - ISI Chip Design : from evolution to revolution. Proceedings of the Symposium on Microcomputer and Microprocessor Application. Budapesta, Ungaria, 1979.
- H3. Hayes, J. - Generation of Optimal Transition Count Tests. IEEE Transactions on Computers, vol.C-27, ianuarie, 1978.
- H4. Hayes, J. - Transition Count Testing of Combinational Logic Circuits. IEEE Transactions on Computers, vol.C-25, iunie, 1976.
- H5. Hângănuț, M., Negru, O., Leția, I., Antonescu, Al. - Sisteme de testare. Buletinul științific IPCN, Cluj-Napoca, Romania, 1977.
- H6. Hângănuț, M., Negru, O., Damian, D. - Sistem de testare cu calculator. Simpozionul național de creativitate tehnologică, Cluj-Napoca, Romania, 1978.
- H7. Hângănuț, M., Negru, O. - Testor de plachete, Simpozionul de informatică, Cluj-Napoca, Romania, 1976.
- H8. Hopf, T., A. - Universal Board System. Test, vol.III, septembrie, 1981.
- H9. Huang, H., H. - MSI and LSI Impact on Digital Systems Testing. IEEE Transactions on Computer.
- J1. Jensen, K. - Production Line Testing of Microprocessor Based Products. Test, vol.III, decembrie, 1981.
- K1. Keiner, W., L. - Functional Testing. A User Looks at Logic Simulation. IEEE Transactions on Computers.

- K2. Knowles, R. - Automatic Testing Systems and Applications. McGraw-Hill Book Company, 1976.
- K3. Kohavi, Z. - Finite State Machines. John Wiley, 1971.
- K4. Kohavi, Z., Berger, I. - Fault Diagnosis in Combinational Tree Networks. IEEE Transactions on Computers, vol.C-24, decembrie, 1975.
- K5. Kosek, B. - An Integrated Hardware-Software. Debugging System Based on the Forced Instruction Method. Proceedings of the Symposium on Microcomputer and Microprocessor Application, Budapesta, Ungaria, 1979.
- K6. Kovacs, M. - Technical and Economical Problems of LSI. Proceedings of the Symposium on Microcomputer and Microprocessor Application, Budapesta, Ungaria, 1979.
- K7. Ku, C.T., Masson, G., M. - The Boolean Difference and Multiple Fault Analysis. IEEE Transactions on Computers, vol. C-24, ianuarie, 1975.
- L1. Lăzăroiu, D., F., Bălan, M., Constantinescu, F., T. - Microprocessor Testing Methods. Symposium on Controls Systems and Computer Science, București, Romania, 1979.
- L2. Lee, C., S. - Modern Switching Theory and Digital Design. Prentice Hall, 1978.
- L3. Leția, I., A., Pusztai, K., Negru, O. - Procesor orientat pentru testare. Sesiunea științifică IPCN, Cluj-Napoca, Romania, 1978.
- L4. Loughry, D., Allen, S. - IEEE Standard 488 and Microprocessors Synergism. Proceedings of IEEE vol.66 nr.2, februarie, 1978.
- M1. Matthews, N., O. - Introduction to Automated Testing. Network Publication, Anglia, 1974.
- M2. Morris, R., L., Miller, J., R. - Proiectarea cu circuite integrate TTL. Editura tehnică, București, Romania, 1974.
- N1. Negru, O., Gavrea, G. - Testarea Circuitelor LSI. Simpozionul I.E.I.A. Cluj-Napoca, Romania, 1981.
- N2. Negru, O., Serban, D., Găvrea, V. - Simularea circuitelor numerice. Symposium on Controls Systems and Computer Science. București, Romania, 1981.
- N3. Negru, O. - Problemele testării în industria modernă de echipament de calcul. Referat de doctorat. Institutul Politehnic "Traian Vuia" Timișoara, 1978.
- N4. Negru, O. - Organizarea unui sistem de testare cu calculator.

Referat de doctorat. Institutul Politehnic "Traian Vuia", Timișoara, 1979.

- O1. Osborne, A. - An Introduction to Microcomputers. Osborne/Mc Graw-Hill, U.S.A. 1980.
- O2. Osborne, A. - 8080 Programing for Logic Design. A. Osborne Incorporated, U.S.A., 1976.
- P1. Parasch, G., J. - Development and Application of a Designer Oriented Cyclic Simulator. IEEE Transactions on Computers.
- P2. Petrescu, A., Zervos, C., Tepuș, N. - Limbaj de simulare a circuitelor logice. Institutul Politehnic, București, Romania.
- P3. Petrescu, M., Giunale, C., A., Dumitru, P., Popescu, T. - Experimente privind realizarea unor terminale cu afigare pe tub catodic. Probleme de automatizare, vol.II, Editura Academiei, Romania, 1979.
- P4. Popiel, J., Rosinski, A., T. - Multilevel Simulation of LSI Digital Circuits. Proceedings of the Symposium on Microprocessor Application, Budapesta, Ungaria, 1979.
- R1. Rogoian, Al. - Testor de baterii. Simpozionul de informatică. Cluj-Napoca, Romania, 1978.
- R2. Rogoian, Al. - Calculatoare numerice. Institutul Politehnic "Traian Vuia" Timișoara, Romania, 1973.
- R3. Rozeboom, R., W. - An Implementation of Computer Aided Test Generation Techniques. IEEE Transactions on Computers.
- R4. Rozeboom, R., W. - Current Problems Related to LSI Functional Testing. IEEE Transactions on Computers.
- S1. Sabniw, L. - Multi-Defect Real Time Diagnosis using a Single Pin Probe. IEEE Transactions on Computers.
- S2. Stoffers, K., E. - Test Set for Combinational Logic. The Edge Tracing Approach. IEEE Transactions on Computers, vol.C-29, august, 1980.
- S3. Szygenda, S., A., Lekkos, A., A. - Integrated Techniques for Functional and Gate-Level Digital Logic Simulation. IEEE Transactions on Computers.
- T1. Takahashi, Y., Rabins, M., Auslander, D., M. - Control and Dynamic Systems. Addison - Wesley Publishing Company, U.S.A., 1970.
- T2. Thatte, S., M., Abraham, J., A. - Test Generation for Microprocessors. IEEE Transactions on Computers, vol.C-29, iunie 1980.

- T3. Thompson, E., W., Szygenda, S., A., Billawalo, N., Pierce, R. - Timing Analysis for Digital Fault Simulation Using Assignable Delays. IEEE Transactions on Computers.
- U1. Ulrich, E., G. - Non-Integral Event Timing for Digital Logic Simulation. IEEE Transactions on Computers.
- U2. Ulrich, E., G., Baker, T. - The Concurrent Simulation of Nearly Identical Digital Networks. IEEE Transactions on Computers.
- V1. Vaughn, G. - Cdalgo - A Test Pattern Generation Program. IEEE Transactions on Computers.
- V2. Verma, J., P., Selove, D., M., Tessier, J., N. - Automatic Test-Generation and Test Verification of Digital Systems. IEEE Transactions on Computers.
- V3. Vlăduțiu, M., Cotarcă, M., Pulzu, F. - Programs Elaboration for Functional Testing of Microprocessors. Symposium on Control Systems and Computer Science, București, Romania, 1979.
- W1. Wang, D., T. - An Algorithm for the Generation of Test Set for Combinational Logic Networks. IEEE Transactions on Computers, vol.C-24, iunie, 1975.
- W2. Wilcox, P., Rombeek, H. - F/Logic - An Interactive Fault and Logic Simulator for Digital Circuits. IEEE Transactions on Computers.
- Y1. Yau, S., S., Yang, S., C. - Multiple Fault Detection for Combinational Logic Circuits. IEEE Transactions on Computers, vol.C-24, martie, 1975.
- Z1. Zervos, C., Athanasiu, I. - Fault Detection in Sequential Logic Circuits Using the State Register. Buletinul I.P. București, 1981.
- Z2. Zervos, C., Athanasiu, I. - Detectability of Logical Faults in Sequential Logic Circuits. Buletinul I.P. București, 1981.
- Z3. Zaks, R., Lesea, A. - Techniques d'interface aux microprocesseurs. Sylex, 1980.
- *1. A designer's Guide to Signature Analysis. Application Note 222, Hewlett Packard, U.S.A. 1980.
- *2. Adar DR 12/25. Adar Inc., USA, 1979.
- *3. Application Articles on Signature Analysis. Application Note 222-2, Hewlett Packard, USA, 1980.
- *4. Automatic Testing 80. Conference Proceedings. Paris, France, 1980.

- *5. Automatic Testing 81. Conference Proceedings. Brighton, Anglia, 1981.
- *6. Capable Test Systems. Application Note 107. Computer Automation, USA, 1978.
- *7. Capable 4000 Series. Test Logic. Simulation Systems. Computer Automation, USA, 1979.
- *8. CAPS/APG Equipped Gen Rad Test Systems. Gen Rad, USA, 1978.
- *9. Circuit Designers Can Make Digital Boards Easier to Test. Teradyne, USA, 1978.
- *10. Data Catalog. Intel, USA, 1980.
- *11. Digital IC Test System. Hewlett Packard, USA, 1979.
- *12. DTS-70 Digital Test System. Hewlett Packard, USA, 1978.
- *13. DTS-70 ECL Test System. Hewlett Packard, USA, 1980.
- *14. DTS-70 Digital Test System. Designing Digital Circuits for Testability. Application Note 210-4, Hewlett Packard, USA, 1979.
- *15. Electronics Test. Octombrie, 1979.
- *16. FTC/3. International Symposium on Fault-Tolerant Computing. Palo Alto, USA, 1972.
- *17. GR 1792 A thru D and GR 1797 Test Systems. Gen Rad, USA, 1977.
- *18. GR 1795 Logic-Circuit Test System. Gen Rad, USA, 1977.
- *19. Gen Rad Application Notes 1-7. USA, 1977.
- *20. Graduate Data Pack. Marconi Instruments, Anglia, 1979.
- *21. Hewlett Packard Journal, mai 1977.
- *22. Hewlett Packard Journal, martie 1979.
- *23. L135 LSI Board Test System. Teradyne, USA, 1978.
- *24. Lasar. Electronic Circuit Design Verification and Test System. UCC Anglia, 1979.
- *25. Learning Probe. Membrain, Anglia, 1975.
- *26. M 6800 Microprocessor. Applications Manual. Motorola, USA, 1975.
- *27. MB 2420. Automatic Test Systems. Membrain, Anglia, 1977.
- *28. Membrain Automatic Test Equipment. Membrain Schlumberger, Anglia, 1981.
- *29. MICA 5000. Manufacturing In-Circuit Analyzer. Computer Automation, USA, 1979.
- *30. Microcomputer Components. Motorola, USA, 1979.
- *31. 9000 Series Micro-System Troubleshooters. Fluke, USA, 1981.
- *32. MX-17. LSI Test System. Adar, USA, 1980.

- *33. New Electronics. Special Supplement, noiembrie 1979.
- *34. Proceedings of the ACM-IEEE Design Automation Workshop. Dallas, USA, 1972.
- *35. Test Programming GR Digital/Analog Test Systems. Gen Rad, USA, 1977.
- *36. Testaid III. Hewlett Packard, USA, 1976.
- *37. Teradyne Automatic Test Systems, USA, 1977.
- *38. 3040 A Logictester for uP Boards. Bulletin Nr.105 Fluke, USA, 1977.
- *39. The Independent UK Testing Laboratory. MTL, Anglia, 1981.
- *40. Type 1792 A and 1792 B Logic Test Systems General Radio, USA, 1973.
- *41. Gen Rad Automatic Test Systems, USA, 1978.
- *42. Fluke Automatic Test Systems, USA, 1979.
- *43. Lorlin Automatic Test Systems, USA, 1979.
- *44. Siemens Automatic Test Systems, R.F.G., 1980.
- *45. In Circuit Emulator 80. Intel, SUA, 1979.
- *46. IEEE Standard 416. Atlas. IEEE, 1978.
- *47. Manual de utilizare M18. Fabrica de calculatoare Bucuresti, 1980.
- *48. Manual de utilizare Coral. Fabrica de calculatoare Bucuresti, 1981.
- *49. Standard IEEE 488. IEEE, 1978.
- *50. Rational automatic measurements using IEC-BUS test assemblies. Rohde-Schwarz, 1980.
- *51. The missing links. IEEE 488 Bus. ICS 1981.
- *52. Accessing the 3582A memory with HP-IB. Hewlett Packard application note 245-4, 1979.
- *53. Improving measurements in engineering and manufacturing. Hewlett Packard, SUA, 1976.