Tehnici speciale în rețelele de distribuție de clock pe chip-uri

Abstract

Primul capitol face o trecere în revistă a soluțiilor actuale de distribuire a semnalului de clock pe circuitele integrate. Sunt detaliate problemele specifice arătându-se că distribuirea tactului (cel puțin) își păstrează gradul de dificultate, indiferent de procesul de fabricație. Dintre soluțiile curente, sunt detaliate topologiile standard, cu buffere, respectiv topologiile alternative destinate îmbunătățirii performanțelor de viteză sau de putere consumată. Următorul capitol prezintă condițiile necesare realizării distribuției salfazice la nivel de circuit integrat – necesitatea compensării pierderilor liniilor de transmisie, impactul compensării asupra proprietăților structurilor folosite, metode de compensare automată și, nu în ultimul rând, presupune o familie de circuite logice capabilă să lucreze cu semnalul distribuit salfazic. Al treilea capitol extinde în mod original metoda de distribuire salfazică a semnalului de tact la structuri bidimensionale detaliind structuri ortogonale, respectiv radiale, cu comportament simulat (ortogonal sau sferic). Ultimul capitol cuprinde concluziile ce se pot trage în urma activităților de cercetare întreprinse în vederea elaborării tezei de doctorat.