Transient errors impact analysis for sub-powered CMOS circuits at multiple levels of abstraction of a digital system

Abstract

Dezvoltarea de circuite integrate CMOS cu consum redus de energie a devenit critică pentru supravieţuirea industriei semiconductorilor. Metoda cea mai eficientă pentru atingerea acestui obiectiv este scăderea tensiunii de alimentare sub tensiunea de prag a tranzistoarelor nanometrice. În aceste condiţii, circuitele manifestă un comportament probabilistic, indus majoritar de variaţiile de proces, voltaj şi temperatură, precum şi de zgomot. Scopul cercetării îl constituie analiza impactului erorilor tranzitorii ale circuitelor CMOS subalimentate, la următoarele niveluri de abstractizare ale unui sistem digital: nivelul tranzistor, nivelul poartă logică şi nivelul registru. Abordarea propusă constă în extragerea probabilităţilor şi a modelelor de defectare la nivel tranzistor şi folosirea acestor rezultate pentru dezvoltarea unor metodologii de evaluare a fiabilităţii la nivelurile superioare de abstractizare.